अतुल्यकालिक परिपथ

From Vigyanwiki

"अनुक्रमिक" यहां पुनर्निर्देश करता है। प्रगणित अनुक्रमों के लिए, अनुक्रमिक देखें। सशर्त अभिकथन के लिए, अनुक्रम देखें। संबंधित प्रकार के औपचारिक तार्किक तर्क के लिए, अनुक्रमिक कलन देखें।

अतिरिक्त जानकारी के लिए एसिंक्रोनस प्रणाली देखें।

एसिंक्रोनस (अतुल्यकालिक) परिपथ (क्लॉकलेस या स्व-समय पर परिपथ)[1]: Lecture 12  [note 1][2]: 157–186  अनुक्रमिक डिजिटल तार्किक परिपथ है जो अपने घटकों को सिंक्रनाइज़ करने के लिए वैश्विक क्लॉक (कालद) परिपथ या सिग्नल जनित्र का उपयोग नहीं करता है।[1][3]: 3–5  इसके अतिरिक्त, घटक एक हैंडशेकिंग परिपथ द्वारा संचालित होते हैं जो निर्देशों के एक समूह को पूरा करने का संकेत देता है। हैंडशेकिंग साधारण डेटा स्थानांतरण प्रोटोकॉल द्वारा काम करता है[3]: 115  1950 के दशक के प्रारंभ में कई सिंक्रोनस परिपथ बड़े एसिंक्रोनस प्रणाली जैसे ओआरडीवीएसी के भाग के रूप में विकसित किए गए थे। एसिंक्रोनस परिपथ और आसपास के सिद्धांत एकीकृत परिपथ डिजाइन, डिजिटल इलेक्ट्रॉनिक्स अभियांत्रिकी के क्षेत्र में कई चरणों का एक भाग है।

एसिंक्रोनस परिपथ सिंक्रोनस परिपथ के विपरीत होते हैं, जिसमें परिपथ में संकेत मान में परिवर्तन पुनरावृत्तीय स्पंदन द्वारा प्रतिबंधित किया जाता है जिसे क्लॉक सिग्नल कहा जाता है। अधिकांश डिजिटल उपकरण आज सिंक्रोनस परिपथ का उपयोग करते हैं। हालांकि एसिंक्रोनस परिपथ में बहुत तेज होने की क्षमता होती है, बिजली के उपभोग का स्तर कम होता है, विद्युत चुम्बकीय अन्तः क्षेप होता है, और बड़ी प्रणालियों में अपेक्षाकृत अधिक प्रतिरूपकता होती है। एसिंक्रोनस परिपथ तर्क डिजाइन में अनुसंधान का एक सक्रिय क्षेत्र है।[4][5]

यह 1990 के दशक तक नहीं था जब एसिंक्रोनस परिपथ की व्यवहार्यता वास्तविक जीवन के व्यवसायिक उत्पादों द्वारा दिखाई गई थी।[3]: 4 

अवलोकन

सभी डिजिटल तार्किक परिपथ को संयोजन तर्क में विभाजित किया जा सकता है, जिसमें आउटपुट सिग्नल केवल वर्तमान इनपुट सिग्नल और अनुक्रमिक तार्किक पर निर्भर करते हैं, जिसमें आउटपुट वर्तमान इनपुट और पूर्व इनपुट दोनों पर निर्भर करता है। दूसरे शब्दों में, अनुक्रमिक तर्क कंप्यूटर मेमोरी के साथ संयोजनात्मक तर्क है। वस्तुतः सभी व्यावहारिक डिजिटल उपकरणों को अनुक्रमिक तर्क की आवश्यकता होती है। अनुक्रमिक तर्क को दो प्रकारों सिंक्रोनस तर्क और एसिंक्रोनस तर्क में विभाजित किया जा सकता है।

सिंक्रोनस परिपथ

सिंक्रोनस परिपथ में, एक इलेक्ट्रॉनिक ऑसिलेटर (दोलक) समान दूरी वाली स्पंदन की पुनरावृत्तीय श्रृंखला उत्पन्न करता है जिसे क्लॉक सिग्नल कहा जाता है। एकीकृत परिपथ के घटकों को क्लॉक सिग्नल की आपूर्ति की जाती है। फ्लिप-फ्लॉप केवल क्लॉक स्पंदन के सिग्नल कोर से प्रवर्तित होने पर स्विच करते हैं, इसलिए पूरे परिपथ में तार्किक सिग्नल में परिवर्तन समान समय और नियमित अंतराल पर प्रारंभ होते हैं। एक परिपथ में सभी मेमोरी तत्वों के आउटपुट को परिपथ की स्थिति (कंप्यूटर विज्ञान) कहा जाता है। एक सिंक्रोनस परिपथ की स्थिति केवल क्लॉक स्पंदन पर बदलती है। परिपथ के संयोजन तार्किक गेट्स के माध्यम से सिग्नल में परिवर्तन करने के लिए एक निश्चित समय की आवश्यकता होती है। इस समय को संचरण विलंब कहा जाता है।

2021 तक, आधुनिक सिंक्रोनस एकीकृत परिपथ के समय में महत्वपूर्ण अभियांत्रिकी प्रयासों और परिष्कृत इलेक्ट्रॉनिक डिजाइन स्वचालन की आवश्यकता होती है।[6] डिजाइनरों को यह सुनिश्चित करना होगा कि क्लॉक का आगमन दोषपूर्ण न हो। एकीकृत परिपथ के बढ़ते आकार और जटिलता के साथ (उदाहरण के लिए एप्लिकेशन-विशिष्ट एकीकृत परिपथ) यह एक चुनौतीपूर्ण कार्य है।[6] विशाल परिपथ में, क्लॉक डिस्ट्रीब्यूशन नेटवर्क पर भेजे गए सिग्नल प्रायः अलग-अलग भागों में अलग-अलग समय पर समाप्त होते हैं।[6] इस समस्या को व्यापक रूप से ''क्लॉक विचलन'' के रूप में जाना जाता है।[6][7]: xiv 

अधिकतम संभावित क्लॉक दर को तार्किक पथ द्वारा सबसे लंबी संचरण विलंब के साथ समाप्त किया जाता है, जिसे क्रान्तिक पथ कहा जाता है। इसके कारण, जो पथ शीघ्रता से संचालित हो सकते हैं, वे अधिकांश समय निष्क्रिय रहते हैं। एक व्यापक रूप से वितरित क्लॉक नेटवर्क बहुत सारी उपयोगी शक्ति को नष्ट कर देता है और परिपथ इनपुट प्राप्त कर रहा है या नहीं, इसे संचालित करना चाहिए।[6] जटिलता के इस स्तर के कारण, सिंक्रोनस परिपथ के लिए परीक्षण और डिबगिंग (दोषमार्जन) सभी आयामों में आधे से अधिक विकास समय लेता है।[6]


एसिंक्रोनस परिपथ

एसिंक्रोनस परिपथ को वैश्विक क्लॉक की आवश्यकता नहीं होती है, और इनपुट बदलते ही परिपथ की स्थिति बदल जाती है। स्थानीय कार्यात्मक ब्लॉकों को अभी भी नियोजित किया जा सकता है लेकिन क्लॉक विचलन समस्या को अभी भी सहन किया जा सकता है।[7]: xiv [3]: 4 

चूंकि एसिंक्रोनस परिपथ को इनपुट प्रोसेसिंग प्रारंभ करने के लिए क्लॉक स्पंदन की प्रतीक्षा नहीं करनी पड़ती है, इसलिए वे तेजी से संचालित कर सकते हैं। उनकी गति सैद्धांतिक रूप से केवल तार्किक गेट्स और अन्य तत्वों के संचरण विलंब से सीमित है।[7]: xiv 

हालांकि, एसिंक्रोनस परिपथ को डिजाइन करना अधिक कठिन होता है और सिंक्रोनस परिपथ में नहीं पाई जाने वाली समस्याओं के अधीन होता है। ऐसा इसलिए है क्योंकि एसिंक्रोनस परिपथ की परिणामी स्थिति गेट्स पर इनपुट के सापेक्ष आगमन समय के प्रति संवेदनशील हो सकती है। यदि दो इनपुट पर संक्रमण लगभग समान समय पर आते हैं, तो गेट के संचरण विलंब में सामान्य अंतर के आधार पर परिपथ गलत स्थिति में जा सकता है।

इसे धाव प्रतिबंध कहा जाता है। सिंक्रोनस परिपथ में यह समस्या कम आवश्यक होती है क्योंकि रेधाव प्रतिबंध केवल सिंक्रोनस प्रणाली के बाहर से इनपुट के कारण उत्पन्न हो सकती है, जिसे एसिंक्रोनस इनपुट कहा जाता है।

हालांकि कुछ पूरी तरह से एसिंक्रोनस डिजिटल प्रणाली (नीचे देखें) बनाई गई हैं, आज एसिंक्रोनस परिपथ सामान्य रूप से सिंक्रोनस प्रणाली के कुछ महत्वपूर्ण भागों में उपयोग किए जाते हैं जहां गति अधिमूल्य पर होती है, जैसे सिग्नल प्रोसेसिंग परिपथ मे होती है।

सैद्धांतिक नींव

एसिंक्रोनस परिपथ का मूल सिद्धांत डेविड ई. मुलर द्वारा 1950 के दशक के मध्य में बनाया गया था।[8] इस सिद्धांत को बाद में रेमंड मिलर की प्रसिद्ध पुस्तक स्विचिंग सिद्धांत में प्रस्तुत किया गया था।[9]

एसिंक्रोनस तार्किक शब्द का उपयोग विभिन्न प्रकार की डिज़ाइन शैलियों का वर्णन करने के लिए किया जाता है, जो परिपथ गुणों के बारे में विभिन्न धारणाओं का उपयोग करते हैं।[10] ये बंडल किए गए विलंब मॉडल से भिन्न होते हैं - जो पारंपरिक डेटा प्रोसेसिंग तत्वों का उपयोग स्थानीय रूप से उत्पन्न विलंब मॉडल द्वारा संकेतित पूर्णता के साथ - असंवेदनशील डिजाइन में विलंब के लिए करते हैं - जहां परिपथ तत्वों के माध्यम से मनमानी विलंब को समायोजित किया जा सकता है। बाद वाली शैली ऐसे परिपथ उत्पन्न करती है जो बंडल किए गए डेटा कार्यान्वयन से बड़े होते हैं, लेकिन जो लेआउट और प्राचलिक विविधताओं के प्रति असंवेदनशील होते हैं और इस प्रकार डिज़ाइन द्वारा सही होते हैं।

एसिंक्रोनस तर्क

एसिंक्रोनस तर्क एसिंक्रोनस डिजिटल प्रणाली के डिजाइन के लिए आवश्यक तर्क है। ये क्लॉक सिग्नल के बिना कार्य करते हैं और इसलिए व्यक्तिगत तर्क तत्वों पर किसी भी समय असतत सही/गलत स्थिति होने पर निर्भर नहीं किया जा सकता है। बूलियन तर्क (दो मान) तार्किक इसके लिए अपर्याप्त है और इसलिए एक्सटेंशन (विस्तार) की आवश्यकता है।

कार्ल एम. फैंट ने 2005 में अपने कार्य तार्किक रूप से निर्धारित डिजाइन में इसका एक सैद्धांतिक संशोधन विकसित किया, जिसमें चार-मान तर्क का उपयोग किया गया जिसमें अशक्त और मध्यवर्ती अतिरिक्त मान थे। यह संरचना महत्वपूर्ण है क्योंकि यह अर्ध-विलंब-असंवेदनशील है।[11] स्कॉट स्मिथ और जिया डी ने फान्टे के पूर्णांक सम्मेलन तर्क का एक अति निम्न-शक्ति संस्करण विकसित किया जिसमें बहु-प्रभाव सीमा सीएमओएस सम्मिलित है।[12] इस भिन्नता को बहु-प्रभाव सीमा अशक्त सम्मेलन तर्क (एमटीएनसीएल), या वैकल्पिक रूप से स्लीप सम्मेलन तर्क (एससीएल) कहा जाता है।[13]

1984 के बाद से, वादिम ओ. वासुकेविच ने नए तार्किक संचालन के आधार पर एक अलग दृष्टिकोण विकसित किया, जिसे उन्होंने वेनजंक्शन (अतुल्यकालिक संक्रिया "x∠y" के साथ "बैकग्राउंड y पर स्विचिंग x" या "यदि x जब y फिर") और अनुक्रम (प्राथमिकता चिह्न "xi≻xj" और "xi≺xj" के साथ) कहा है। यह न केवल किसी तत्व के वर्तमान मान, बल्कि उसके इतिहास को भी ध्यान में रखता है।[14][15][16][17][18]

पेट्री नेट (जाल)

पेट्री नेट एसिंक्रोनस परिपथ के बारे में तर्क करने के लिए एक आकर्षक (समवर्ती के बाद के मॉडल देखें) और प्रभावशाली मॉडल हैं। 1985 में लियोनिद रोसेनब्लम और एलेक्स याकोवलेव और टैम-अन्ह चू द्वारा स्वतंत्र रूप से एक विशेष रूप से उपयोगी प्रकार के व्याख्या किए गए पेट्री नेट प्रस्तावित किया गया था, जिसे सिग्नल संक्रमण ग्राफ़ (एसटीजी) कहा जाता है।[19][20] तब से, एसटीजी का सिद्धांत और व्यवहार में बड़े पैमाने पर अध्ययन किया गया है,[21][22] जिसके कारण एसिंक्रोनस नियंत्रण परिपथ के विश्लेषण और संश्लेषण के लिए लोकप्रिय सॉफ्टवेयर उपकरण का विकास हुआ है, जैसे कि पेट्रीफाई[23] और वर्कक्राफ्ट होते है।[24]

पेट्री नेट के बाद संगामिति के अन्य मॉडल विकसित किए गए हैं जो एक्टर मॉडल और प्रक्रिया गणना सहित एसिंक्रोनस परिपथ को मॉडल कर सकते हैं।

लाभ

एसिंक्रोनस परिपथ द्वारा कई प्रकार के लाभ प्रदर्शित किए गए हैं। अर्ध-विलंब-असंवेदनशील (क्यूडीआई) परिपथ दोनों सामान्य रूप से एसिंक्रोनस तर्क का सबसे शुद्ध रूप माना जाता है जो कम्प्यूटेशनल सार्वभौमिकता को सतत रखता है[citation needed] और एसिंक्रोनस परिपथिकी के कम शुद्ध रूप जो उच्च प्रदर्शन और निचले क्षेत्र और शक्ति के लिए समय की कमी का उपयोग करते हैं, कई लाभ प्रस्तुत करते हैं।

  • मध्यस्थों की मेटास्टेबिलिटी ( मितस्थायित्व) का प्रबल और आसान संचालन।
  • औसत-स्थिति प्रदर्शन: संचालन का औसत-स्थिति समय (विलंब) घटक (गेट, वायर, ब्लॉक इत्यादि) के सबसे विकृत-स्थितियों के पूरा होने के समय तक सीमित नहीं है क्योंकि यह सिंक्रोनस परिपथ में है।[7]: xiv [3]: 3  इसका परिणाम अपेक्षाकृत अधिक विलंबता और संचार क्षमता प्रदर्शन में होता है।[25]: 9 [3]: 3  उदाहरणों में अव्यवहार्य पूरा करना सम्मिलित है[26][27] जिसे सिंक्रोनस वाले की तुलना में तेजी से पैरेलेल उपसर्ग योजक डिजाइन करने के लिए प्रयुक्त किया गया है, और एक उच्च-प्रदर्शन द्वैत-परिशुद्धता चल बिन्दु योजक[28] जो प्रमुख सिंक्रोनस डिजाइनों से अपेक्षाकृत अधिक प्रदर्शन करता है।
    • प्रारंभिक पूर्णता: आउटपुट समय से पहले उत्पन्न हो सकता है, जब इनपुट प्रोसेसिंग का परिणाम अनुमानित या अप्रासंगिक हो।
    • अंतर्निहित मूल्य-सापेक्षता: किसी भी समय पाइपलाइन इनपुट में डेटा आइटम की वेरिएबल (पाइपलाइन का अर्थ है जुड़ा हुआ कार्यात्मक ब्लॉक का कैस्केड) संख्या दिखाई दे सकती है। अनक्लॉक किए गए पाइपलाइन चरणों (कार्यात्मक ब्लॉक) विलंब के कारण परिवर्तनीय इनपुट और आउटपुट दरों को अधिकतम सही रूप से नियंत्रण करने केसमय यह उच्च प्रदर्शन में योगदान देता है हालांकि संकुलन अभी भी संभव हो सकता है और इनपुट-आउटपुट गेट्स विलंब को भी ध्यान में रखा जाना चाहिए।[29]: 194 [25]
    • कार्यात्मक ब्लॉकों के बीच समय-मिलान की कोई आवश्यकता नहीं है। हालांकि अलग-अलग विलंब मॉडल (गेट/वायर विलंब समय की भविष्यवाणी) दिए गए हैं, यह एसिंक्रोनस परिपथ कार्यान्वयन के वास्तविक दृष्टिकोण पर निर्भर करता है।[29]: 194 
    • उच्च निर्गमी परिपथ, समय के प्रति संवेदनशील क्लॉक सिग्नल के डिस्ट्रीब्यूशन की निरंतर विकृत कठिनाइयों से मुक्ति।
    • परिपथ की गति तापमान और वोल्टेज की स्थिति को बदलने के अतिरिक्त सबसे विकृत स्थिति की धारणाओं द्वारा अनिवार्य गति पर बंद होने के लिए अनुकूल है।[citation needed][vague][3]: 3 
  • कम मांग पर बिजली का उपभोग;[7]: xiv [25]: 9 [3]: 3 शून्य अतिरिक्त बिजली का उपभोग[3]: 3  2005 में एप्सॉन ने सिंक्रोनस डिजाइन की तुलना में 70% कम बिजली का उपभोग की सूचना दी थी।[30] साथ ही, क्लॉक ड्राइवर्स को हटाया जा सकता है जो बिजली का उपभोग को अपेक्षाकृत अधिक कम कर सकता है। हालांकि, कुछ एन्कोडिंग का उपयोग करते समय, एसिंक्रोनस परिपथ को अधिक क्षेत्र की आवश्यकता हो सकती है, यदि अंतर्निहित प्रक्रिया में विकृत क्षरण गुण हैं उदाहरण के लिए, उच्च-κ परावैद्युत के प्रारंभ से पहले उपयोग की जाने वाली गहन उप- सूक्ष्म मापी प्रक्रियाएं होती है।
    • परिपथकी के स्थानीय एसिंक्रोनस कार्यात्मक प्रक्षेत्र के बीच शक्ति-मिलान की कोई आवश्यकता नहीं है। सिंक्रोनस परिपथ क्लॉक कोर पर और उसके तुरंत बाद बड़ी मात्रा में संचार करते हैं। स्विचिंग नोड्स की संख्या (और इसलिए, संचरित धारा की मात्रा) क्लॉक कोर के बाद तेजी से गिरती है, अगली क्लॉक कोर से ठीक पहले शून्य तक पहुंच जाती है। एक एसिंक्रोनस परिपथ में, नोड्स के स्विचिंग समय इस तरह से सहसंबद्ध नहीं होते हैं, इसलिए संचार कर्षण अधिक समान और कम स्फोटक होता है।
  • विनिर्माण स्थानांतरण प्रक्रिया में ट्रांजिस्टर-से-ट्रांजिस्टर परिवर्तनशीलता की ओर प्रबल जो कि अर्द्धचालक उद्योग के सामने आने वाली सबसे आवश्यक समस्याओं में से एक है, क्योंकि संकुचन हो जाता है, वोल्टेज की आपूर्ति, तापमान और निर्माण प्रक्रिया मापदंडों में परिवर्तन होता है।[3]: 3 
  • कम आवश्यक विद्युत चुम्बकीय अन्तः क्षेप (ईएमआई)[3]: 3  सिंक्रोनस परिपथ आवृत्ति बैंड में अपनी क्लॉक आवृत्ति और इसके हार्मोनिक्स पर (या बहुत निकट) ईएमआई का एक बड़ा परिनियोजन बनाते हैं; एसिंक्रोनस परिपथ ईएमआई पैटर्न उत्पन्न करते हैं जो पूरे स्पेक्ट्रम में समान रूप से प्रसारित हुए हैं।[3]: 3 
  • डिजाइन प्रतिरूपकता (पुन: उपयोग), अपेक्षाकृत अधिक रव प्रतिरक्षा और विद्युत चुम्बकीय संगतता होती है। एसिंक्रोनस परिपथ विविधताओं और बाहरी वोल्टेज में अस्थिरता को संसाधित करने के लिए अधिक सहिष्णु हैं।[3]: 4 

हानि

  • हैंडशेकिंग को प्रयुक्त करने वाले अतिरिक्त तर्क के कारण क्षेत्र ओवरहेड है।[3]: 4  कुछ स्थितियों में एक एसिंक्रोनस डिज़ाइन को एक सिंक्रोनस डिज़ाइन के संसाधनों (क्षेत्र, परिपथ गति, बिजली का उपभोग) को दोगुना करने की आवश्यकता हो सकती है, पूर्णता का पता लगाने और परीक्षण के लिए डिजाइन परिपथ के कारण होता है।[31][3]: 4 
  • एक सिंक्रोनस डिजाइन की तुलना में, 1990 के दशक और 2000 के दशक के प्रारंभ में बहुत से लोग एसिंक्रोनस परिपथ के डिजाइन में प्रशिक्षित या अनुभवी नहीं थे।[31]
  • सिंक्रोनस डिज़ाइन एसिंक्रोनस डिज़ाइनों की तुलना में स्वाभाविक रूप से परीक्षण और डिबग करना आसान है।[32] हालांकि, यह स्थिति फान्टे द्वारा विवादित है, जो दावा करती है कि सिंक्रोनस तर्क की स्पष्ट सरलता सामान्य डिजाइन दृष्टिकोणों द्वारा उपयोग किए जाने वाले गणितीय मॉडल की एक कलाकृति है।[33]
  • अधिक पारंपरिक सिंक्रोनस डिजाइनों में क्लॉक गेटिंग एसिंक्रोनस आदर्श का एक अनुमान है, और कुछ स्थितियों में, इसकी सरलता पूरी तरह से एसिंक्रोनस डिजाइन के लाभों से अधिक हो सकती है।
  • इनपुट-पूर्णता (अधिक जटिल डेटा पथ) की आवश्यकता वाले संरचना में एसिंक्रोनस परिपथ का प्रदर्शन (गति) कम हो सकता है।[34]
  • समर्पित, एसिंक्रोनस डिजाइन-केंद्रित व्यवसायिक इलेक्ट्रॉनिक डिजाइन स्वचालन उपकरण का अभाव है।[34] हालाँकि, 2006 तक स्थिति में धीरे-धीरे संशोधन हो रहा था।[3]: x 

संचार

एसिंक्रोनस संचार चैनल बनाने के कई तरीके हैं जिन्हें उनके प्रोटोकॉल और डेटा एन्कोडिंग द्वारा वर्गीकृत किया जा सकता है।

प्रोटोकॉल

दो व्यापक रूप से उपयोग किए जाने वाले प्रोटोकॉल वर्ग हैं जो संचार को एन्कोड करने के तरीके में भिन्न हैं:

  • दो-चरण हैंडशेक (दो-चरण प्रोटोकॉल के रूप में भी जाना जाता है, अनिवर्ती -से-शून्य (एनआरजेड) एन्कोडिंग, या संक्रमण संकेतन): संचार किसी भी वायर संक्रमण द्वारा दर्शाया जाता है; 0 से 1 और 1 से 0 तक के संक्रमण दोनों को संचार के रूप में गणना की जाती है।
  • चार-चरण हैंडशेक (चार-चरण प्रोटोकॉल के रूप में भी जाना जाता है, या आवृत्ति-से-शून्य (आरजेड) एन्कोडिंग): संचार को एक पुनः स्थापन के बाद वायर संक्रमण द्वारा दर्शाया जाता है; 0 से 1 और वापस 0 से एक संक्रमण अनुक्रम एकल संचार के रूप में गणना की जाती है।
दो और चार चरण के हाथ मिलाने का चित्रण। शीर्ष: एक प्रेषक और एक ग्राही सरल अनुरोध के साथ संचार कर रहे हैं और संकेतों को स्वीकार करते हैं। प्रेषक अनुरोध लाइन संचालित है, और ग्राही अभिस्वीकृति लाइन सक्रिय करता है। मध्य: दो, दो-चरण संचार का समय आरेख। नीचे: एक, चार-चरण संचार का समय आरेख।

प्रति संचार में अधिक संक्रमण सम्मिलित होने के बाद भी, चार-चरण प्रोटोकॉल को प्रयुक्त करने वाले परिपथ सामान्य रूप से दो-चरण प्रोटोकॉल की तुलना में तेज़ और सरल होते हैं क्योंकि सिग्नल लाइनें प्रत्येक संचार के अंत तक अपनी मूल स्थिति में वापस आ जाती हैं। दो चरण के प्रोटोकॉल में, परिपथ कार्यान्वयन को सिग्नल लाइन की स्थिति को आंतरिक रूप से संग्रहीत करना होगा।

ध्यान दें कि ये मौलिक अंतर विभिन्न प्रकार के प्रोटोकॉल के लिए अधीन नहीं हैं। ये प्रोटोकॉल केवल अनुरोधों और अभिस्वीकृति को एन्कोड कर सकते हैं या डेटा को भी एन्कोड कर सकते हैं, जो लोकप्रिय बहु-वायर डेटा एन्कोडिंग की ओर जाता है। कई अन्य, कम सामान्य प्रोटोकॉल प्रस्तावित किए गए हैं जिनमें अनुरोध और अभिस्वीकृति के लिए एक वायर का उपयोग करना, कई महत्वपूर्ण वोल्टेज का उपयोग करना, केवल स्पंदन का उपयोग करना या लैच को हटाने के लिए समय को संतुलित करना सम्मिलित है।

डेटा एन्कोडिंग

एसिंक्रोनस परिपथ में दो व्यापक रूप से उपयोग किए जाने वाले डेटा एन्कोडिंग : बंडल-डेटा एन्कोडिंग और बहु-रेल एन्कोडिंग हैं।

डेटा को एनकोड करने का एक अन्य सामान्य तरीका एक अंक को एनकोड करने के लिए कई वायर का उपयोग करना है: मान उस वायर द्वारा निर्धारित किया जाता है जिस पर घटना होती है। यह बंडल-डेटा एन्कोडिंग के साथ आवश्यक कुछ विलंब अनुमानों से संरक्षित किया जाता है, क्योंकि अनुरोध और डेटा अब अलग नहीं होते हैं।

बंडल-डेटा एन्कोडिंग

बंडल-डेटा एन्कोडिंग एक अनुरोध और एक अभिस्वीकृति संकेत के साथ एक वायर प्रति बिट डेटा का उपयोग करता है; यह वही एन्कोडिंग है जिसका उपयोग सिंक्रोनस परिपथ में बिना किसी प्रतिबंध के किया जाता है कि संक्रमण क्लॉक कोर पर होता है। उपरोक्त प्रोटोकॉल में से एक के साथ अनुरोध और अभिस्वीकृति अलग-अलग वायर पर प्रेषित की जाती है। ये परिपथ सामान्य रूप से एक सीमित विलंब मॉडल की कल्पना करते हैं, जिसके पूरा होने के संकेतों में गणना होने के लिए अपेक्षाकृत अधिक देर हो जाती है।

संचालन में, प्रेषक एक अनुरोध के साथ डेटा की उपलब्धता और वैधता का संकेत देता है। प्राप्तकर्ता तब एक अभिस्वीकृति के साथ पूरा होने का संकेत देता है, यह दर्शाता है कि वह नए अनुरोधों को संसाधित करने में सक्षम है। यही अनुरोध डेटा के साथ बंडल किया गया है, इसलिए नाम बंडल-डेटा है।

बंडल-डेटा परिपथ को प्रायः सूक्ष्म पाइपलाइन के रूप में संदर्भित किया जाता है, फिर वे दो-चरण या चार-चरण प्रोटोकॉल का उपयोग करते हों, तथापि यह शब्द दो-चरण बंडल-डेटा के लिए प्रारंभ में प्रस्तुत किया गया हो।

एक 4-चरण, बंडल-डेटा संचार। शीर्ष: एक प्रेषक और ग्राही डेटा लाइन, एक अनुरोध लाइन और एक अभिस्वीकृति लाइन से जुड़े होते हैं। नीचे: बंडल किए गए डेटा संचार का समय आरेख। जब अनुरोध लाइन कम होती है, तो डेटा को अमान्य माना जाता है और किसी भी समय परिवर्तन के लिए उत्तरदायी होता है।

बहु-रेल एन्कोडिंग

बहु-रेल एन्कोडिंग बिट्स और वायर के बीच एक-से-एक संबंध के बिना और एक अलग अभिस्वीकृति संकेत के बिना कई वायर का उपयोग करता है। बंडल-डेटा एन्कोडिंग के रूप में अनुरोध सिग्नल के अतिरिक्त डेटा उपलब्धता को एक या एक से अधिक डेटा वायर (बहु-रेल एन्कोडिंग के प्रकार के आधार पर) पर संक्रमण द्वारा इंगित किया जाता है। यह लाभ प्रदान करता है कि डेटा संचार विलंब-असंवेदनशील है। दो सामान्य बहु-रेल एनकोडिंग एक-तापीय और डुअल रेल हैं। एक तापीय (1-का -n के रूप में भी जाना जाता है) एन्कोडिंग n वायर में से एक पर संचार के साथ आधार n में एक संख्या का प्रतिनिधित्व करता है। डुअल-रेल एन्कोडिंग डेटा के प्रत्येक बिट का प्रतिनिधित्व करने के लिए वायर के युग्म का उपयोग करता है, इसलिए इसका नाम डुअल-रेल है; जोड़ी में एक वायर 0 के बिट मान का प्रतिनिधित्व करता है और दूसरा 1 के बिट मान का प्रतिनिधित्व करता है। उदाहरण के लिए, एक दोहरी-रेल एन्कोडेड दो बिट संख्या को कुल चार वायर के लिए दो युग्म वायर के साथ दर्शाया जाएगा। डेटा संचार केसमय, डेटा के बिट्स को इंगित करने के लिए प्रत्येक जोड़ी वायर में से एक पर संचार होता है। सामान्य स्थितियों में, एक m n एन्कोडिंग डेटा को आधार n के m शब्दों के रूप में दर्शाता है।

डुअल रेल और 1-ऑफ-4 संचार का आरेख। शीर्ष: एक प्रेषक और ग्राही डेटा लाइनों और एक अभिस्वीकृति लाइन से जुड़े होते हैं। मध्य: प्रेषक का समय आरेख 0, 1, 2, और फिर 3 को ग्राही को 1-ऑफ-4 एन्कोडिंग के साथ संप्रेषित करता है। नीचे: दोहरी-रेल एन्कोडिंग के साथ ग्राही को समान मूल्यों को संप्रेषित करने वाले प्रेषक का समय आरेख। इस विशेष डेटा आकार के लिए, दोहरी रेल एन्कोडिंग 2x1-ऑफ़-2 एन्कोडिंग के समान है।

दोहरी-रेल एन्कोडिंग

चार-चरण प्रोटोकॉल के साथ दोहरी-रेल एन्कोडिंग सबसे सामान्य है और इसे तीन-स्थिति एन्कोडिंग भी कहा जाता है, क्योंकि इसमें दो वैध स्थिति (10 और 01, एक संक्रमण के बाद) और एक पुनः स्थापन स्थिति (00) हैं। एक अन्य सामान्य एन्कोडिंग, जो एक-तापीय, दो-चरण दोहरे-रेल की तुलना में सरल कार्यान्वयन की ओर जाता है, चार-स्थिति एन्कोडिंग, या स्तर-एन्कोडेड दोहरी-रेल है, और दो-चरण प्राप्त करने के लिए डेटा बिट और समता बिट का उपयोग करता है।

एसिंक्रोनस सीपीयू

एसिंक्रोनस सीपीयू मौलिक रूप से सीपीयू डिजाइन को बदलने के लिए कई विचारों में से एक है।

एक पारंपरिक प्रोसेसर के विपरीत, एक क्लॉकलेस प्रोसेसर (एसिंक्रोनस सीपीयू) में पाइपलाइन के माध्यम से डेटा की प्रगति को समन्वित करने के लिए कोई केंद्रीय क्लॉक नहीं होती है। इसके अतिरिक्त, सीपीयू के चरणों को पाइपलाइन नियंत्रण या फीफो अनुक्रम्रक नामक तर्क उपकरणों का उपयोग करके समन्वित किया जाता है। मूल रूप से, पाइपलाइन नियंत्रक तर्क के अगले चरण को तब देखता है जब सम्मिलित चरण पूरा हो जाता है। इस तरह केंद्रीय क्लॉक अनावश्यक है। क्लॉक्ड, तार्किक के विपरीत एसिंक्रोनस में उच्च प्रदर्शन वाले उपकरणों को प्रयुक्त करना वास्तव में और भी आसान हो सकता है:

  • घटक एक एसिंक्रोनस सीपीयू पर अलग-अलग गति से संचरित हो सकते हैं; क्लॉक किए गए सीपीयू के सभी प्रमुख घटकों को केंद्रीय क्लॉक के साथ सिंक्रनाइज़ रहना चाहिए;
  • एक पारंपरिक सीपीयू सबसे मंद अवस्था/निर्देश/घटक के अपेक्षित सबसे विकृत स्थिति के प्रदर्शन से तेज नहीं हो सकता। जब एक एसिंक्रोनस सीपीयू प्रत्याशित से अधिक तेज़ी से एक संचालन पूरा करता है, तो अगला चरण केंद्रीय क्लॉक के साथ सिंक्रनाइज़ेशन की प्रतीक्षा करने के अतिरिक्त तुरंत परिणाम संसाधित करना प्रारंभ कर सकता है। संसाधित किए जा रहे डेटा की विशेषताओं के कारण एक संचालन सामान्य से अधिक तेज़ी से समाप्त हो सकता है (उदाहरण के लिए, गुणा बहुत तेज़ हो सकता है जब 0 या 1 से गुणा किया जाता है, यहां तक ​​​​कि जब एक सामान्य कंपाइलर द्वारा उत्पादित कोड सक्रिय हो), या उच्च वोल्टेज की उपस्थिति के कारण या बस की गति संस्थापन, या 'सामान्य' या अपेक्षा से कम परिवेश का तापमान होता है।

एसिंक्रोनस तर्क समर्थकों का मानना ​​है कि इन क्षमताओं के ये लाभ होंगे:

  • किसी दिए गए प्रदर्शन स्तर के लिए कम बिजली अपव्यय, और
  • उच्चतम संभव निष्पादन गति।

क्लॉकलेस सीपीयू का सबसे बड़ी हानि यह है कि अधिकांश सीपीयू डिज़ाइन उपकरण एक क्लॉक्ड सीपीयू (अर्थात, एक सिंक्रोनस परिपथ) मानते हैं। कई उपकरण सिंक्रोनस डिजाइन पद्धति को प्रयुक्त करते हैं।[35] क्लॉकलेस सीपीयू (एक एसिंक्रोनस परिपथ डिजाइन करना) बनाने में क्लॉकलेस तार्किक को नियंत्रित करने के लिए डिज़ाइन उपकरण को संशोधित करना और डिज़ाइन को इलेक्ट्रॉनिक समस्याओं में मेटास्टेबिलिटी (मितस्थायी) से संरक्षित करने के लिए अतिरिक्त परीक्षण करना सम्मिलित है। जिस समूह ने एएमयूएलईटी माइक्रोप्रोसेसर डिज़ाइन किया था, उदाहरण के लिए, उसने [36] एएमयूएलईटी3 के जटिल डिजाइन से परिनियोजन के लिए एलएआरडी नामक एक उपकरण विकसित किया।

उदाहरण

सभी कठिनाइयों के बाद भी कई एसिंक्रोनस सीपीयू बनाए गए हैं।

1951 का ओआरडीवीएसी, ईएनआईएसी का आनुक्रमिक था और अब तक निर्मित पहला एसिंक्रोनस कंप्यूटर था।[37][38]

इलिनोइस स्वचालित कंप्यूटर II अब तक निर्मित पहला पूरी तरह से एसिंक्रोनस, गति स्वतंत्र प्रोसेसर डिजाइन था; यह उस समय का सबसे प्रभावशाली कंप्यूटर था।[37]

डीईसी पीडीपी--16 रजिस्टर स्थानांतरण मॉड्यूल (ca. 1973) ने प्रयोगकर्ता को एसिंक्रोनस, 16-बिट प्रसंस्करण तत्वों के निर्माण की स्वीकृति दी। प्रत्येक मॉड्यूल के लिए विलंब निर्धारित किया गया था और मॉड्यूल के सबसे विकृत स्थिति के समय पर आधारित था।

कैल्टेक

1980 के दशक के मध्य से, कैलिफोर्निया प्रौद्योगिकी संस्थान ने एसिंक्रोनस परिपथ के प्रदर्शन और ऊर्जा दक्षता का मूल्यांकन करने के प्रयास में चार गैर-व्यवसायिक सीपीयू डिजाइन किए हैं।[39][40]

कैल्टेक एसिंक्रोनस माइक्रोप्रोसेसर (सीएएम)

1988 में कैलटेक एसिंक्रोनस माइक्रोप्रोसेसर (सीएएम) कैलटेक द्वारा बनाया गया पहला एसिंक्रोनस, अर्ध विलंब असंवेदनशील (क्यूडीआई) माइक्रोप्रोसेसर था।[39][41] प्रोसेसर में 16-बिट वाइड अल्प निर्देश समूह कंप्यूटर आईएसए और हार्वर्ड संरचना था।[39] यह एमओएसआईएस द्वारा निर्मित और डीएआरपीए द्वारा वित्त पोषित किया गया था। परियोजना का संरक्षण नौसेना अनुसंधान कार्यालय, सेना अनुसंधान कार्यालय और वायु सेना अनुसंधान प्रयोगशाला द्वारा की गई थी।[39]: 12 

प्रदर्शनों के समय, शोधकर्ताओं ने एक साधारण प्रोग्राम लोड किया जो एक दृढ़ लूप में संचालित था, प्रत्येक निर्देश के बाद आउटपुट लाइनों में से एक को स्पंदित करता था। यह आउटपुट लाइन एक ऑसिलोस्कोप ( दोलनदर्शी) से जुड़ी थी। जब एक कप गर्म कॉफी को चिप पर रखा गया, तो गर्म ट्रांजिस्टर के विकृत प्रदर्शन के अनुकूल होने के लिए स्पंदन दर (प्रभावी क्लॉक दर) स्वाभाविक रूप से मंद हो गया। जब चिप पर तरल नाइट्रोजन डाला गया, तो बिना किसी अतिरिक्त अन्तः क्षेप के निर्देश दर बढ़ गई। इसके अतिरिक्त, कम तापमान पर, चिप को आपूर्ति की गई वोल्टेज को सुरक्षित रूप से बढ़ाया जा सकता है जिसने बिना किसी अतिरिक्त कॉन्फ़िगरेशन के निर्देश दर में पुनः संशोधन किया।[citation needed]

गैलियम आर्सेनाइड में प्रयुक्त होने पर (HGaAs
3) यह 100एमआईपीएस प्राप्त करने का दावा किया गया था।[39]: 5  समग्र रूप से, शोध पत्र ने उस समय उपलब्ध व्यावसायिक विकल्पों की तुलना में सीएएम के परिणामी प्रदर्शन को अपेक्षाकृत अधिक बताया।[39]: 5 

मिनीएमआईपीएस

1998 में मिनीएमआईपीएस, एक प्रायोगिक, एसिंक्रोनस एमआईपीएस I-आधारित माइक्रोकंट्रोलर बनाया गया था। तथापि इसका एसपीआईसीई-पूर्वानुमानित प्रदर्शन 3.3 V पर लगभग 280 एमआईपीएस था, कार्यान्वयन लेआउट (मानवीय गलती) में कई त्रुटियों से प्रभावित हुआ और परिणाम लगभग 40% (तालिका देखें) कम हो गए ।[39]: 5 

ल्यूटोनियम 8051

2003 में बनाया गया, यह एक अर्ध-विलंब-असंवेदनशील परिपथ था। ऊर्जा दक्षता के लिए डिज़ाइन किया गया अर्ध-विलंब-असंवेदनशील एसिंक्रोनस माइक्रोकंट्रोलर[40][39]: 9  कार्यान्वयन ने हार्वर्ड संरचना का अनुसरण किया।[40]

कैल्टेक सीपीयू के प्रदर्शन की तुलना ( एमआईपीएस मे )[note 2]
नाम वर्ष शब्द का आकार (बिट्स) ट्रांजिस्टर (हजारों में) आकार (मिमी) नोड आकार (माइक्रोन) 1.5V 2V 3.3V 5V 10V
सीएएम एससीएमओएस 1988 16 20 N/A 1.6 N/A 5 N/A 18 26
मिनीएमआईपीएस सीएमओएस 1998 32 2000 8×14 0.6 60 100 180 N/A N/A
ल्यूटोनियम 8051 सीएमओएस 2003 8 N/A N/A 0.18 200 N/A N/A N/A 4


ईपीएसन

2004 में, एप्सॉन ने एसीटी11 नामक विश्व का पहला बेंडेबल माइक्रोप्रोसेसर, एक 8-बिट एसिंक्रोनस चिप का निर्माण किया।[42][43][44][45][46] सिंक्रोनस सामान्य प्रोसेसर मंद होते हैं, क्योंकि उस वस्तु को मोड़ना जिस पर एक चिप स्थित की जाती है, विभिन्न ट्रांजिस्टर की विलंब में वाइल्ड और अप्रत्याशित विविधताओ का कारण बनती है, जिसके लिए सबसे विकृत स्थिति को प्रत्येक स्थान मे माना जाना चाहिए और प्रत्येक वस्तु को सबसे विकृत गति से देखा जाना चाहिए। प्रोसेसर स्मार्ट कार्ड में उपयोग के लिए अभिप्रेत है, जिनके चिप्स वर्तमान में आकार में इतने छोटे हैं कि वे पूरी तरह से कठोर रह सकते हैं।

अन्तर्राष्ट्रीय व्यवसाय मशीन

2014 में, अन्तर्राष्ट्रीय व्यवसाय मशीन ने एक सिनैप्स- विकसित चिप की घोषणा की जो एसिंक्रोनस तरीके से संचलित है, जिसमें अब तक उत्पादित किसी भी चिप की उच्चतम ट्रांजिस्टर की गणना होती है। अन्तर्राष्ट्रीय व्यवसाय मशीन की चिप पैटर्न पहचान मानदंड पर पारंपरिक कंप्यूटिंग प्रणाली की तुलना में कम बिजली का उपभोग करती है।[47]


घटनाक्रम

  • ओआरडीवीएसी और (समान) आईएलआईएलएसी (1951)[37][38]
  • जॉनियाक (1953)[48]
  • वीज़ैक (1955)
  • कीव (1958), एक सोवियत मशीन जो पीएल/1 भाषा में आने से बहुत पहले पॉइंटर्स के साथ प्रोग्रामिंग भाषा का उपयोग कर रही थी[49]
  • आईएलआईएलएसी II (1962)[37]
  • मैनचेस्टर के विक्टोरिया विश्वविद्यालय ने एटलस कंप्यूटर (मैनचेस्टर) (1964) बनाया
  • अन्तर्राष्ट्रीय कंप्यूटर लिमिटेड 1906A और 1906S मेनफ्रेम कंप्यूटर, 1900 श्रृंखला का भाग हैं और 1964 से अन्तर्राष्ट्रीय कंप्यूटर लिमिटेड द्वारा एक दशक से अधिक समय तक विक्रय किए गए[50]
  • पोलिश कंप्यूटर केएआर-65 और K-202 (क्रमशः 1965 और 1970)
  • हनीवेल सीपीयू 6180 (1972)[51] और सीरीज 60 लेवल 68 (1981)[52][53] जिस पर मॉलटिक्स एसिंक्रोनस रूप से संचलित था
  • सोवियत बिट-स्लाइस माइक्रोप्रोसेसर मॉड्यूल (1970 के दशक के अंत में)[54][55] K587 के रूप में उत्पादित,[56] K588[57] और К1883 (पूर्वी जर्मनी में U83x)[58]
  • कैलटेक एसिंक्रोनस माइक्रोप्रोसेसर, विश्व का पहला एसिंक्रोनस माइक्रोप्रोसेसर (1988)[39][41]
  • एआरएम संरचना-कार्यान्वयन एएमयूएलईटी माइक्रोप्रोसेसर (1993 और 2000)
  • एआरएम संरचना R3000 का एसिंक्रोनस कार्यान्वयन, डब मिनीएमआईपीएस (1998)
  • एक्सएपी प्रोसेसर के कई संस्करणों ने विभिन्न एसिंक्रोनस डिजाइन शैलियों के साथ प्रयोग किया: एक बंडल डेटा एक्सएपी, 1-ऑफ-4 एक्सएपी, और 1-ऑफ-2 (डुअल-रेल) एक्सएपी (2003?)[59]
  • एआरएम-संगत प्रोसेसर (2003?) जेडसी यू, स्टीव फर्बर एस बी. फरबर, और एल.ए. प्लाना द्वारा डिजाइन किया गया।; विशेष रूप से सुरक्षा संवेदनशील एप्लीकेशन के लिए एसिंक्रोनस डिजाइन के लाभों का पता लगाने के लिए डिज़ाइन किया गया[59]
  • नेटवर्क-आधारित एसिंक्रोनस संरचना प्रोसेसर (2005) जो एमआईपीएस संरचना निर्देश समूह के उपसमूह को निष्पादित करता है[59]
  • हैंडशेक संशोधन से एआरएम996एचएस प्रोसेसर (2006)।
  • हैंडशेक संशोधन से एचटी80C51 प्रोसेसर (2007?)।[60]
  • वोर्टेक्स, लोड-भंडार संरचना के साथ सामान्य-उद्देश्य वाले सीपीयू का एक सुपरस्केलर प्रोसेसर इतिहास इंटेल से लोड/भंडारण संरचना (2007);[61] इसे फुलक्रम माइक्रोसिस्टम टेस्ट चिप 2 के रूप में विकसित किया गया था और इसके कुछ घटकों को छोड़कर इसका व्यावसायीकरण नहीं किया गया था; चिप में डीडीआर एसडीआरएएम और एक 10 जीबी ईथरनेट इंटरफेस सम्मिलित है जो नेक्सस प्रणाली-पर-चिप नेट के माध्यम से सीपीयू से जुड़ा हुआ है।[61][62]
  • चार्ल्स एच. मूर से सीफर्थ बहु कोर प्रोसेसर (2008)।[63]
  • जीए144[64] चार्ल्स एच. मूर का बहु-कोर प्रोसेसर (2010)।
  • टीएएम16: 16-बिट एसिंक्रोनस माइक्रोकंट्रोलर आईपी कोर (टिएम्पो)[65]
  • एस्पिडा एसिंक्रोनस डीएलएक्स कोर[66] एसिंक्रोनस मुक्त स्त्रोत डीएलएक्स प्रोसेसर (एएसपीआईडीए) को एएसआईसी और एफपीजीए दोनों संस्करणों में सफलतापूर्वक प्रयुक्त किया गया है।[67]


यह भी देखें

टिप्पणियाँ

  1. ↑ Globally asynchronous locally synchronous circuits are possible.
  2. ↑ Dhrystone was also used.[39]: 4, 8 


संदर्भ

  1. ↑ 1.0 1.1 Horowitz, Mark (2007). "उन्नत वीएलएसआई सर्किट डिजाइन व्याख्यान". Stanford University, Computer Systems Laboratory. Archived from the original on April 21, 2016.
  2. ↑ Staunstrup, Jørgen (1994). हार्डवेयर डिजाइन के लिए एक औपचारिक दृष्टिकोण. Boston, Massachusetts, USA: Springer USA. ISBN 978-1-4615-2764-0. OCLC 852790160.
  3. ↑ 3.00 3.01 3.02 3.03 3.04 3.05 3.06 3.07 3.08 3.09 3.10 3.11 3.12 3.13 3.14 3.15 Sparsø, Jens (April 2006). "अतुल्यकालिक सर्किट डिजाइन एक ट्यूटोरियल" (PDF). Technical University of Denmark.
  4. ↑ Nowick, S. M.; Singh, M. (May–June 2015). "Asynchronous Design — Part 1: Overview and Recent Advances" (PDF). IEEE Design and Test. 32 (3): 5–18. doi:10.1109/MDAT.2015.2413759. S2CID 14644656. Archived from the original (PDF) on December 21, 2018. Retrieved August 27, 2019.
  5. ↑ Nowick, S. M.; Singh, M. (May–June 2015). "Asynchronous Design — Part 2: Systems and Methodologies" (PDF). IEEE Design and Test. 32 (3): 19–28. doi:10.1109/MDAT.2015.2413757. S2CID 16732793. Archived from the original (PDF) on December 21, 2018. Retrieved August 27, 2019.
  6. ↑ 6.0 6.1 6.2 6.3 6.4 6.5 "Why Asynchronous Design?". Galois, Inc. 2021-07-15. Retrieved 2021-12-04.
  7. ↑ 7.0 7.1 7.2 7.3 7.4 Myers, Chris J. (2001). अतुल्यकालिक सर्किट डिजाइन. New York: J. Wiley & Sons. ISBN 0-471-46412-0. OCLC 53227301.
  8. ↑ Muller, D. E. (1955). Theory of asynchronous circuits, Report no. 66. Digital Computer Laboratory, University of Illinois at Urbana-Champaign.
  9. ↑ Miller, Raymond E. (1965). स्विचिंग थ्योरी, वॉल्यूम। द्वितीय. Wiley.
  10. ↑ van Berkel, C. H.; Josephs, M. B.; Nowick, S. M. (February 1999), "Applications of Asynchronous Circuits" (PDF), Proceedings of the IEEE, 87 (2): 234–242, doi:10.1109/5.740016, archived from the original (PDF) on April 3, 2018, retrieved August 27, 2019
  11. ↑ Fant, Karl M. (2005). Logically determined design: clockless system design with NULL convention logic (NCL). Chichester, UK: John Wiley and Sons. ISBN 978-0-471-68478-7.
  12. ↑ Smith, Scott; Di, Jia (2009). Designing Asynchronous Circuits using NULL Conventional Logic (NCL). Morgan & Claypool Publishers [d]. pp. 61–73. ISBN 978-1-59829-981-6.
  13. ↑ Smith, Scott; Di, Jia. "U.S. 7,977,972 Ultra-Low Power Multi-threshold Asychronous Circuit Design". Retrieved 2011-12-12.
  14. ↑ Vasyukevich, Vadim O. (1984). "Whenjunction as a logic/dynamic operation. Definition, implementation and applications". Automatic Control and Computer Sciences (ACCS Journal). 18 (6): 68–74. (NB. The function was still called whenjunction instead of venjunction in this publication.)
  15. ↑ Vasyukevich, Vadim O. (1998). "Monotone sequences of binary data sets and their identification by means of venjunctive functions". Automatic Control and Computer Sciences (ACCS Journal). 32 (5): 49–56.
  16. ↑ Vasyukevich, Vadim O. (April 2007). "Decoding asynchronous sequences". Automatic Control and Computer Sciences. Allerton Press. 41 (2): 93–99. doi:10.3103/S0146411607020058. ISSN 1558-108X. S2CID 21204394.
  17. ↑ Vasyukevich, Vadim O. (2009). "Asynchronous logic elements. Venjunction and sequention" (PDF). Archived (PDF) from the original on 2011-07-22. (118 pages)
  18. ↑ Vasyukevich, Vadim O. (2011). Written at Riga, Latvia. Asynchronous Operators of Sequential Logic: Venjunction & Sequention — Digital Circuits Analysis and Design. Lecture Notes in Electrical Engineering (LNEE). Vol. 101 (1st ed.). Berlin / Heidelberg, Germany: Springer-Verlag. doi:10.1007/978-3-642-21611-4. ISBN 978-3-642-21610-7. ISSN 1876-1100. LCCN 2011929655. (xiii+1+123+7 pages) (NB. The back cover of this book erroneously states volume 4, whereas it actually is volume 101.)
  19. ↑ Rosenblum, L. Ya.; Yakovlev, A. V. (July 1985). "Signal Graphs: from Self-timed to Timed ones. Proceedings of International Workshop on Timed Petri Nets" (PDF). Torino, Italy: IEEE CS Press. pp. 199–207. Archived (PDF) from the original on October 23, 2003.
  20. ↑ Chu, T.-A. (1986-06-01). "वीएलएसआई अतुल्यकालिक डिजिटल सिस्टम डिजाइन करने के लिए मॉडल पर". Integration (in English). 4 (2): 99–113. doi:10.1016/S0167-9260(86)80002-5. ISSN 0167-9260.
  21. ↑ Yakovlev, Alexandre; Lavagno, Luciano; Sangiovanni-Vincentelli, Alberto (1996-11-01). "अतुल्यकालिक नियंत्रण सर्किट संश्लेषण के लिए एक एकीकृत संकेत संक्रमण ग्राफ मॉडल". Formal Methods in System Design (in English). 9 (3): 139–188. doi:10.1007/BF00122081. ISSN 1572-8102. S2CID 26970846.
  22. ↑ Cortadella, J.; Kishinevsky, M.; Kondratyev, A.; Lavagno, L.; Yakovlev, A. (2002). अतुल्यकालिक नियंत्रकों और इंटरफेस के लिए तर्क संश्लेषण. Springer Series in Advanced Microelectronics (in English). Vol. 8. Berlin / Heidelberg, Germany: Springer Berlin Heidelberg. doi:10.1007/978-3-642-55989-1. ISBN 978-3-642-62776-7.
  23. ↑ "Petrify: Related publications". www.cs.upc.edu. Retrieved 2021-07-28.
  24. ↑ "प्रारंभ - वर्कक्राफ्ट". workcraft.org. Retrieved 2021-07-28.
  25. ↑ 25.0 25.1 25.2 Nowick, S. M.; Singh, M. (September–October 2011). "High-Performance Asynchronous Pipelines: an Overview" (PDF). IEEE Design & Test of Computers. 28 (5): 8–22. doi:10.1109/mdt.2011.71. S2CID 6515750. Archived from the original (PDF) on April 21, 2021. Retrieved August 27, 2019.
  26. ↑ Nowick, S. M.; Yun, K. Y.; Beerel, P. A.; Dooply, A. E. (March 1997). "उच्च-प्रदर्शन अतुल्यकालिक गतिशील योजक के डिजाइन के लिए सट्टा पूर्णता" (PDF). Proceedings of the IEEE International Symposium on Advanced Research in Asynchronous Circuits and Systems ('Async'): 210–223. doi:10.1109/ASYNC.1997.587176. ISBN 0-8186-7922-0. S2CID 1098994. Archived from the original (PDF) on April 21, 2021. Retrieved August 27, 2019.
  27. ↑ Nowick, S. M. (September 1996). "सट्टा पूर्णता का उपयोग करके एक कम-विलंबता अतुल्यकालिक योजक का डिज़ाइन" (PDF). IEE Proceedings - Computers and Digital Techniques. 143 (5): 301–307. doi:10.1049/ip-cdt:19960704. Archived from the original (PDF) on April 22, 2021. Retrieved August 27, 2019.
  28. ↑ Sheikh, B.; Manohar, R. (May 2010). "An Operand-Optimized Asynchronous IEEE 754 Double-Precision Floating-Point Adder" (PDF). Proceedings of the IEEE International Symposium on Asynchronous Circuits and Systems ('Async'): 151–162. Archived from the original (PDF) on April 21, 2021. Retrieved August 27, 2019.
  29. ↑ 29.0 29.1 Sasao, Tsutomu (1993). तर्क संश्लेषण और अनुकूलन. Boston, Massachusetts, USA: Springer USA. ISBN 978-1-4615-3154-8. OCLC 852788081.
  30. ↑ "Epson Develops the World's First Flexible 8-Bit Asynchronous Microprocessor"[permanent dead link] 2005
  31. ↑ 31.0 31.1 Furber, Steve. "अतुल्यकालिक सर्किट डिजाइन के सिद्धांत" (PDF). Pg. 232. Archived from the original (PDF) on 2012-04-26. Retrieved 2011-12-13.
  32. ↑ "Keep It Strictly Synchronous: KISS those asynchronous-logic problems good-bye". Personal Engineering and Instrumentation News, November 1997, pages 53–55. http://www.fpga-site.com/kiss.html
  33. ↑ Fant, Karl M. (2007). Computer Science Reconsidered: The Invocation Model of Process Expression. John Wiley and Sons. ISBN 978-0-47179814-9.
  34. ↑ 34.0 34.1 van Leeuwen, T. M. (2010). अतुल्यकालिक अनुसूचित डेटा प्रवाह ग्राफ का कार्यान्वयन और स्वत: निर्माण. Delft.
  35. ↑ Kruger, Robert (2005-03-15). "Reality TV for FPGA design engineers!". eetimes.com. Retrieved 2020-11-11.
  36. ↑ LARD Archived March 6, 2005, at the Wayback Machine
  37. ↑ 37.0 37.1 37.2 37.3 "In the 1950 and 1960s, asynchronous design was used in many early mainframe computers, including the ILLIAC I and ILLIAC II ... ." Brief History of asynchronous circuit design
  38. ↑ 38.0 38.1 "The Illiac is a binary parallel asynchronous computer in which negative numbers are represented as two's complements." – final summary of "Illiac Design Techniques" 1955.
  39. ↑ 39.0 39.1 39.2 39.3 39.4 39.5 39.6 39.7 39.8 39.9 Martin, A. J.; Nystrom, M.; Wong, C. G. (November 2003). "अतुल्यकालिक माइक्रोप्रोसेसरों की तीन पीढ़ियां". IEEE Design & Test of Computers. 20 (6): 9–17. doi:10.1109/MDT.2003.1246159. ISSN 0740-7475. S2CID 15164301.
  40. ↑ 40.0 40.1 40.2 Martin, A. J.; Nystrom, M.; Papadantonakis, K.; Penzes, P. I.; Prakash, P.; Wong, C. G.; Chang, J.; Ko, K. S.; Lee, B.; Ou, E.; Pugh, J. (2003). "The Lutonium: a sub-nanojoule asynchronous 8051 microcontroller". Ninth International Symposium on Asynchronous Circuits and Systems, 2003. Proceedings. Vancouver, BC, Canada: IEEE Comput. Soc: 14–23. doi:10.1109/ASYNC.2003.1199162. ISBN 978-0-7695-1898-5. S2CID 13866418.
  41. ↑ 41.0 41.1 Martin, Alain J. (2014-02-06). "25 Years Ago: The First Asynchronous Microprocessor" (in English). Computer Science Technical Reports. doi:10.7907/Z9QR4V3H. {{cite journal}}: Cite journal requires |journal= (help)
  42. ↑ "Seiko Epson tips flexible processor via TFT technology" Archived 2010-02-01 at the Wayback Machine by Mark LaPedus 2005
  43. ↑ "A flexible 8b asynchronous microprocessor based on low-temperature poly-silicon TFT technology" by Karaki et al. 2005. Abstract: "A flexible 8b asynchronous microprocessor ACTII ... The power level is 30% of the synchronous counterpart."
  44. ↑ "Introduction of TFT R&D Activities in Seiko Epson Corporation" by Tatsuya Shimoda (2005?) has picture of "A flexible 8-bit asynchronous microprocessor, ACT11"
  45. ↑ "Epson Develops the World's First Flexible 8-Bit Asynchronous Microprocessor"
  46. ↑ "Seiko Epson details flexible microprocessor: A4 sheets of e-paper in the pipeline by Paul Kallender 2005
  47. ↑ "SyNAPSE program develops advanced brain-inspired chip" Archived 2014-08-10 at the Wayback Machine. August 07, 2014.
  48. ↑ Johnniac history written in 1968
  49. ↑ V. M. Glushkov and E. L. Yushchenko. Mathematical description of computer "Kiev". UkrSSR, 1962 (in Russian)
  50. ↑ "Computer Resurrection Issue 18".
  51. ↑ "Entirely asynchronous, its hundred-odd boards would send out requests, earmark the results for somebody else, swipe somebody else's signals or data, and backstab each other in all sorts of amusing ways which occasionally failed (the "op not complete" timer would go off and cause a fault). ... [There] was no hint of an organized synchronization strategy: various "it's ready now", "ok, go", "take a cycle" pulses merely surged through the vast backpanel ANDed with appropriate state and goosed the next guy down. Not without its charms, this seemingly ad-hoc technology facilitated a substantial degree of overlap ... as well as the [segmentation and paging] of the Multics address mechanism to the extant 6000 architecture in an ingenious, modular, and surprising way ... . Modification and debugging of the processor, though, were no fun." "Multics Glossary: ... 6180"
  52. ↑ "10/81 ... DPS 8/70M CPUs" Multics Chronology
  53. ↑ "The Series 60, Level 68 was just a repackaging of the 6180." Multics Hardware features: Series 60, Level 68
  54. ↑ A. A. Vasenkov, V. L. Dshkhunian, P. R. Mashevich, P. V. Nesterov, V. V. Telenkov, Ju. E. Chicherin, D. I. Juditsky, "Microprocessor computing system," Patent US4124890, Nov. 7, 1978
  55. ↑ Chapter 4.5.3 in the biography of D. I. Juditsky (in Russian)
  56. ↑ "Серия 587 - Collection ex-USSR Chip's". Archived from the original on 2015-07-17. Retrieved 2015-07-16.
  57. ↑ "Серия 588 - Collection ex-USSR Chip's". Archived from the original on 2015-07-17. Retrieved 2015-07-16.
  58. ↑ "Серия 1883/U830 - Collection ex-USSR Chip's". Archived from the original on 2015-07-22. Retrieved 2015-07-19.
  59. ↑ 59.0 59.1 59.2 "A Network-based Asynchronous Architecture for Cryptographic Devices" by Ljiljana Spadavecchia 2005 in section "4.10.2 Side-channel analysis of dual-rail asynchronous architectures" and section "5.5.5.1 Instruction set"
  60. ↑ "Handshake Solutions HT80C51" "The Handshake Solutions HT80C51 is a Low power, asynchronous 80C51 implementation using handshake technology, compatible with the standard 8051 instruction set."
  61. ↑ 61.0 61.1 Lines, Andrew (March 2007). "The Vortex: A Superscalar Asynchronous Processor". 13th IEEE International Symposium on Asynchronous Circuits and Systems (ASYNC'07): 39–48. doi:10.1109/ASYNC.2007.28. ISBN 978-0-7695-2771-0. S2CID 33189213.
  62. ↑ Lines, A. (2003). "Nexus: an asynchronous crossbar interconnect for synchronous system-on-chip designs". 11th Symposium on High Performance Interconnects, 2003. Proceedings. Stanford, CA, USA: IEEE Comput. Soc: 2–9. doi:10.1109/CONECT.2003.1231470. ISBN 978-0-7695-2012-4. S2CID 1799204.
  63. ↑ SEAforth Overview Archived 2008-02-02 at the Wayback Machine "... asynchronous circuit design throughout the chip. There is no central clock with billions of dumb nodes dissipating useless power. ... the processor cores are internally asynchronous themselves."
  64. ↑ "GreenArrayChips" "Ultra-low-powered multi-computer chips with integrated peripherals."
  65. ↑ Tiempo: Asynchronous TAM16 Core IP
  66. ↑ "ASPIDA sync/async DLX Core". OpenCores.org. Retrieved September 5, 2014.
  67. ↑ "Asynchronous Open-Source DLX Processor (ASPIDA)".


अग्रिम पठन

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=अतुल्यकालिक_परिपथ&oldid=184492’