प्रोसेसर डिजाइन: Difference between revisions
From Vigyanwiki
No edit summary |
|||
| (7 intermediate revisions by 4 users not shown) | |||
| Line 2: | Line 2: | ||
प्रोसेसर डिजाइन [[ कंप्यूटर इंजीनियरिंग |कंप्यूटर इंजीनियरिंग]] और[[ इलेक्ट्रॉनिक्स इंजीनियरिंग | इलेक्ट्रॉनिक्स इंजीनियरिंग]] का एक उपक्षेत्र है जो [[ संगणक धातु सामग्री |संगणक]] का एक प्रमुख घटक, [[ प्रोसेसर (कंप्यूटिंग) |प्रोसेसर]] बनाने से संबंधित है। | प्रोसेसर डिजाइन [[ कंप्यूटर इंजीनियरिंग |कंप्यूटर इंजीनियरिंग]] और[[ इलेक्ट्रॉनिक्स इंजीनियरिंग | इलेक्ट्रॉनिक्स इंजीनियरिंग]] का एक उपक्षेत्र है जो [[ संगणक धातु सामग्री |संगणक]] का एक प्रमुख घटक, [[ प्रोसेसर (कंप्यूटिंग) |प्रोसेसर]] बनाने से संबंधित है। | ||
डिजाइन प्रक्रिया में निर्देश विन्यास और निश्चित निष्पादन प्रतिमान (जैसे वीएलआईडब्ल्यू या आरआईएससी) का चयन करना सम्मिलित है और इसके परिणामस्वरूप [[ माइक्रोआर्किटेक्चर |माइक्रोआर्किटेक्चर प्राप्त]] होता है, जिसे उदाहरण के लिए वीएचडीएल या वेरिलॉग में वर्णित किया जा सकता है।[[ माइक्रोप्रोसेसर | माइक्रोप्रोसेसर]] डिज़ाइन के लिए, तब यह विवरण विभिन्न अर्धचालक उपकरण निर्माण प्रक्रियाओं में से कुछ को नियोजित करके निर्मित किया जाता है, जिसके परिणामस्वरूप एक डाई (एकीकृत | डिजाइन प्रक्रिया में निर्देश विन्यास और निश्चित निष्पादन प्रतिमान (जैसे वीएलआईडब्ल्यू या आरआईएससी) का चयन करना सम्मिलित है और इसके परिणामस्वरूप [[ माइक्रोआर्किटेक्चर |माइक्रोआर्किटेक्चर प्राप्त]] होता है, जिसे उदाहरण के लिए वीएचडीएल या वेरिलॉग में वर्णित किया जा सकता है।[[ माइक्रोप्रोसेसर | माइक्रोप्रोसेसर]] डिज़ाइन के लिए, तब यह विवरण विभिन्न अर्धचालक उपकरण निर्माण प्रक्रियाओं में से कुछ को नियोजित करके निर्मित किया जाता है, जिसके परिणामस्वरूप एक डाई (एकीकृत परिपथ) प्राप्त होता है जो[[ चिप वाहक | चिप वाहक]] पर स्थापित होता है। इस चिप वाहक को फिर एक [[ मुद्रित सर्किट बोर्ड |मुद्रित परिपथ बोर्ड]] (पीसीबी) पर [[ सीपीयू सॉकेट |सीपीयू सॉकेट]] में मिलाया या डाला जाता है। | ||
किसी भी प्रोसेसर के संचालन का तरीका निर्देशों की सूची का निष्पादन है। निर्देशों में सामान्यतः [[ प्रोसेसर रजिस्टर |प्रोसेसर रजिस्टर]] का उपयोग करके डेटा मानों की गणना या हेरफेर करना, पढ़ने/लिखने की मेमोरी में मानों को बदलना या पुनर्प्राप्त करना, डेटा मानों के बीच संबंधपरक परीक्षण करना और प्रोग्राम प्रवाह को नियंत्रित करना सम्मिलित हैं। | किसी भी प्रोसेसर के संचालन का तरीका निर्देशों की सूची का निष्पादन है। निर्देशों में सामान्यतः [[ प्रोसेसर रजिस्टर |प्रोसेसर रजिस्टर]] का उपयोग करके डेटा मानों की गणना या हेरफेर करना, पढ़ने/लिखने की मेमोरी में मानों को बदलना या पुनर्प्राप्त करना, डेटा मानों के बीच संबंधपरक परीक्षण करना और प्रोग्राम प्रवाह को नियंत्रित करना सम्मिलित हैं। | ||
| Line 9: | Line 9: | ||
== विवरण == | == विवरण == | ||
=== मूल बातें === | === मूल बातें === | ||
[[ सीपीयू सॉकेट |सीपीयू]] डिज़ाइन को विभिन्न घटकों में विभाजित किया गया है: डेटापथ (जैसे एएलयू और पाइपलाइन) के माध्यम से सूचना स्थानांतरित की जाती है। इन डेटापथों को नियंत्रण इकाइयों द्वारा तर्क के माध्यम से नियंत्रित किया जाता है। मेमोरी घटकों में जानकारी, या कुछ क्रियाओं को बनाए रखने के लिए रजिस्टर फ़ाइलें और कैश शामिल हैं। क्लॉक | [[ सीपीयू सॉकेट |सीपीयू]] डिज़ाइन को विभिन्न घटकों में विभाजित किया गया है: डेटापथ (जैसे एएलयू और पाइपलाइन) के माध्यम से सूचना स्थानांतरित की जाती है। इन डेटापथों को नियंत्रण इकाइयों द्वारा तर्क के माध्यम से नियंत्रित किया जाता है। मेमोरी घटकों में जानकारी, या कुछ क्रियाओं को बनाए रखने के लिए रजिस्टर फ़ाइलें और कैश शामिल हैं। क्लॉक परिपथ्री, क्लॉक ड्राइवर्स, पीएलएल और क्लॉक वितरण तंत्र के माध्यम से आंतरिक लय और समय को बनाए रखता है। पैड ट्रांसीवर तंत्र सिग्नल प्राप्त करने और भेजने की अनुमति देता है और एक तर्क गेट सेल लाइब्रेरी जिसका उपयोग तर्क को कार्यान्यवित करने के लिए किया जाता है। | ||
उच्च-प्रदर्शन बाजारों के लिए डिज़ाइन किए गए [[ सीपीयू सॉकेट |सीपीयू]] को आवृत्ति, [[ बिजली की खपत |बिजली की खपत]] और चिप-क्षेत्र लक्ष्यों को प्राप्त करने के लिए इनमें से प्रत्येक घटक के लिए कस्टम (अनुकूलित या एप्लिकेशन विशिष्ट(नीचे देखें)) डिज़ाइन की आवश्यकता हो सकती है, जबकि निम्न-प्रदर्शन बाजारों के लिए डिज़ाइन किए गए सीपीयू इनमें से कुछ वस्तुओं को [[ बौद्धिक संपदा |बौद्धिक संपदा]] के रूप में खरीदकर कार्यान्वयन के बोझ को कम करते हैं। नियंत्रण तर्क कार्यान्वयन तकनीकों (सीएडी उपकरणों का उपयोग करके [[ तर्क संश्लेषण |तर्क संश्लेषण]] ) का उपयोग डेटापथों को कार्यान्यवित करने, फाइलों को पंजीकृत करने और घड़ियों को कार्यान्यवित करने के लिए किया जा सकता है। सीपीयू डिजाइन में उपयोग की जाने वाली सामान्य तर्क शैलियों में असंरचित यादृच्छिक तर्क, परिमित-अवस्था मशीन, [[ माइक्रोप्रोग्रामिंग |माइक्रोप्रोग्रामिंग]](1965 से 1985 तक प्रचलित), और प्रोग्रामेबल तर्क एरेज़(1980 के दशक में प्रचलित पर अब नहीं) सम्मिलित हैं। | उच्च-प्रदर्शन बाजारों के लिए डिज़ाइन किए गए [[ सीपीयू सॉकेट |सीपीयू]] को आवृत्ति, [[ बिजली की खपत |बिजली की खपत]] और चिप-क्षेत्र लक्ष्यों को प्राप्त करने के लिए इनमें से प्रत्येक घटक के लिए कस्टम (अनुकूलित या एप्लिकेशन विशिष्ट(नीचे देखें)) डिज़ाइन की आवश्यकता हो सकती है, जबकि निम्न-प्रदर्शन बाजारों के लिए डिज़ाइन किए गए सीपीयू इनमें से कुछ वस्तुओं को [[ बौद्धिक संपदा |बौद्धिक संपदा]] के रूप में खरीदकर कार्यान्वयन के बोझ को कम करते हैं। नियंत्रण तर्क कार्यान्वयन तकनीकों (सीएडी उपकरणों का उपयोग करके [[ तर्क संश्लेषण |तर्क संश्लेषण]]) का उपयोग डेटापथों को कार्यान्यवित करने, फाइलों को पंजीकृत करने और घड़ियों को कार्यान्यवित करने के लिए किया जा सकता है। सीपीयू डिजाइन में उपयोग की जाने वाली सामान्य तर्क शैलियों में असंरचित यादृच्छिक तर्क, परिमित-अवस्था मशीन, [[ माइक्रोप्रोग्रामिंग |माइक्रोप्रोग्रामिंग]](1965 से 1985 तक प्रचलित), और प्रोग्रामेबल तर्क एरेज़(1980 के दशक में प्रचलित पर अब नहीं) सम्मिलित हैं। | ||
=== कार्यान्वयन तर्क === | === कार्यान्वयन तर्क === | ||
| Line 22: | Line 22: | ||
*सीएमओएस बड़े पैमाने पर उत्पादित [[ एकीकृत परिपथ |एकीकृत परिपथ]] - वॉल्यूम के हिसाब से सीपीयू का विशाल बहुमत | *सीएमओएस बड़े पैमाने पर उत्पादित [[ एकीकृत परिपथ |एकीकृत परिपथ]] - वॉल्यूम के हिसाब से सीपीयू का विशाल बहुमत | ||
*[[ सीएमओएस |सीएमओएस]] एप्लिकेशन-विशिष्ट एकीकृत | *[[ सीएमओएस |सीएमओएस]] एप्लिकेशन-विशिष्ट एकीकृत परिपथ - केवल व्यय के कारण कुछ विशेष अनुप्रयोगों के लिए | ||
*[[ क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला |फील्ड-प्रोग्रामेबल गेट एरेज़]](एफपीजीए) - सॉफ्ट माइक्रोप्रोसेसरों के लिए सामान्य, और कमोबेश पुन: कॉन्फ़िगर करने योग्य कंप्यूटिंग के लिए आवश्यक है | *[[ क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला |फील्ड-प्रोग्रामेबल गेट एरेज़]](एफपीजीए) - सॉफ्ट माइक्रोप्रोसेसरों के लिए सामान्य, और कमोबेश पुन: कॉन्फ़िगर करने योग्य कंप्यूटिंग के लिए आवश्यक है | ||
| Line 32: | Line 32: | ||
* स्पीड क्रिटिकल कंपोनेंट्स(कैशै, रजिस्टर, एएलयू) का [[ सर्किट डिज़ाइन |परिपथ डिज़ाइन]] | * स्पीड क्रिटिकल कंपोनेंट्स(कैशै, रजिस्टर, एएलयू) का [[ सर्किट डिज़ाइन |परिपथ डिज़ाइन]] | ||
* तर्क-सिंथेसिस या तर्क-गेट-लेवल डिज़ाइन | * तर्क-सिंथेसिस या तर्क-गेट-लेवल डिज़ाइन | ||
* समय-विश्लेषण यह पुष्टि करने के लिए कि सभी तर्क और | * समय-विश्लेषण यह पुष्टि करने के लिए कि सभी तर्क और परिपथ निर्दिष्ट ऑपरेटिंग आवृत्ति पर चलेंगे | ||
* तर्क गेट्स का फ्लोरप्लानिंग, [[ स्थान और मार्ग |प्लेस और रूट]] सहित भौतिक डिजाइन | * तर्क गेट्स का फ्लोरप्लानिंग, [[ स्थान और मार्ग |प्लेस और रूट]] सहित भौतिक डिजाइन | ||
* जाँच करना कि आरटीएल, गेट-लेवल, ट्रांजिस्टर-लेवल और फिजिकल-लेवल प्रतिरूप समतुल्य हैं | * जाँच करना कि आरटीएल, गेट-लेवल, ट्रांजिस्टर-लेवल और फिजिकल-लेवल प्रतिरूप समतुल्य हैं | ||
* सिग्नल की अखंडता, डिजाइन नियम की जांच | * सिग्नल की अखंडता, डिजाइन नियम की जांच | ||
सीपीयू कोर को छोटे डाई-एरिया में फिर से डिजाइन करने से सब कुछ छोटा करने में मदद मिलती है( [[ फोटोमास्क |'फोटोमास्क]] श्रिंक'), जिसके परिणामस्वरूप एक छोटे से डाई पर समान संख्या में ट्रांजिस्टर होते हैं। इससे प्रदर्शन में सुधार करता है(छोटे ट्रांजिस्टर तेजी से स्विच करते हैं), बिजली खपत कम करते हैं (छोटे तारों में कम [[ परजीवी समाई |परजीवी संधारित्र]] होती है) और लागत कम होती है(अधिक सीपीयू सिलिकॉन के एक ही वेफर पर फिट होते हैं)। एक डाई पर एक ही आकार का सीपीयू प्रकाशित करना, लेकिन छोटे सीपीयू कोर के साथ, लागत लगभग समान रहती है लेकिन एक बहुत बड़े पैमाने पर एकीकरण चिप(अतिरिक्त कैशै, एकाधिक सीपीयू या अन्य घटकों) के भीतर उच्च स्तर के एकीकरण की अनुमति देता है, प्रदर्शन में सुधार करता है और समग्र प्रणाली लागत को कम करता है। | सीपीयू कोर को छोटे डाई-एरिया में फिर से डिजाइन करने से सब कुछ छोटा करने में मदद मिलती है( [[ फोटोमास्क |'फोटोमास्क]] श्रिंक'), जिसके परिणामस्वरूप एक छोटे से डाई पर समान संख्या में ट्रांजिस्टर होते हैं। इससे प्रदर्शन में सुधार करता है(छोटे ट्रांजिस्टर तेजी से स्विच करते हैं), बिजली खपत कम करते हैं (छोटे तारों में कम [[ परजीवी समाई |परजीवी संधारित्र]] होती है) और लागत कम होती है(अधिक सीपीयू सिलिकॉन के एक ही वेफर पर फिट होते हैं)। एक डाई पर एक ही आकार का सीपीयू प्रकाशित करना, लेकिन छोटे सीपीयू कोर के साथ, लागत लगभग समान रहती है लेकिन एक बहुत बड़े पैमाने पर एकीकरण चिप (अतिरिक्त कैशै, एकाधिक सीपीयू या अन्य घटकों) के भीतर उच्च स्तर के एकीकरण की अनुमति देता है, प्रदर्शन में सुधार करता है और समग्र प्रणाली लागत को कम करता है। | ||
सबसे जटिल इलेक्ट्रॉनिक डिजाइनों की तरह, [[ कार्यात्मक सत्यापन |तर्क सत्यापन]] प्रयास(यह साबित करते हुए कि डिजाइन में | सबसे जटिल इलेक्ट्रॉनिक डिजाइनों की तरह, [[ कार्यात्मक सत्यापन |तर्क सत्यापन]] प्रयास (यह साबित करते हुए कि डिजाइन में त्रुटि नहीं है) सीपीयू के प्रोजेक्ट कार्यक्रम में प्रमुख होता है। | ||
मुख्य सीपीयू आर्किटेक्चरल नवरचना में [[ सूचकांक रजिस्टर |सूचकांक रजिस्टर]], [[ सीपीयू कैश |सीपीयू कैशै]], वर्चुअल मेमोरी,[[ निर्देश पाइपलाइनिंग | निर्देश पाइपलाइनिंग]], सुपरस्केलर, [[ जटिल निर्देश सेट कंप्यूटर |जटिल निर्देश-सेट कंप्यूटर]], रिड्यूस्ड इंस्ट्रक्शन-सेट कंप्यूटर, वर्चुअल मशीन, एमुलेटर, [[ माइक्रोप्रोग्राम |माइक्रोप्रोग्राम]] और स्टैक(डेटा स्ट्रक्चर) सम्मिलित हैं। | मुख्य सीपीयू आर्किटेक्चरल नवरचना में [[ सूचकांक रजिस्टर |सूचकांक रजिस्टर]], [[ सीपीयू कैश |सीपीयू कैशै]], वर्चुअल मेमोरी,[[ निर्देश पाइपलाइनिंग | निर्देश पाइपलाइनिंग]], सुपरस्केलर, [[ जटिल निर्देश सेट कंप्यूटर |जटिल निर्देश-सेट कंप्यूटर]], रिड्यूस्ड इंस्ट्रक्शन-सेट कंप्यूटर, वर्चुअल मशीन, एमुलेटर, [[ माइक्रोप्रोग्राम |माइक्रोप्रोग्राम]] और स्टैक(डेटा स्ट्रक्चर) सम्मिलित हैं। | ||
| Line 51: | Line 51: | ||
=== प्रदर्शन विश्लेषण और मानदण्ड === | === प्रदर्शन विश्लेषण और मानदण्ड === | ||
{{Main|कंप्यूटर का प्रदर्शन}} | {{Main|कंप्यूटर का प्रदर्शन}} | ||
[[ बेंचमार्क (कंप्यूटिंग) |मानदण्ड,]] सीपीयू की गति के परीक्षण का एक तरीका है। उदाहरणों में स्टैण्डर्ड परफॉरमेंस इवैल्यूएशन कारपोरेशन द्वारा विकसित एसपीईसी-इंट और एसपीईसी-ऍफ़पी और | [[ बेंचमार्क (कंप्यूटिंग) |मानदण्ड,]] सीपीयू की गति के परीक्षण का एक तरीका है। उदाहरणों में स्टैण्डर्ड परफॉरमेंस इवैल्यूएशन कारपोरेशन द्वारा विकसित एसपीईसी-इंट और एसपीईसी-ऍफ़पी और अंतःस्थापित माइक्रोप्रोसेसर बेंचमार्क कंसोर्टियम [[ EEMBC |ईईएमबीसी]] द्वारा विकसित कंसुमेरमार्क सम्मिलित हैं। | ||
सामान्यतः इस्तेमाल किए जाने वाले कुछ मेट्रिक्स में सम्मिलित हैं: | सामान्यतः इस्तेमाल किए जाने वाले कुछ मेट्रिक्स में सम्मिलित हैं: | ||
* प्रति सेकंड निर्देश - अधिकांश उपभोक्ता पहले से मौजूद पूर्व-संकलित सॉफ़्टवेयर के बड़े आधार को चलाने में सक्षम होने के लिए कंप्यूटर आर्किटेक्चर(सामान्यतः [[ इंटेल |इंटेल]][[ IA32 ]]आर्किटेक्चर) चुनते हैं। कंप्यूटर बेंचमार्क पर अपेक्षाकृत अनभिज्ञ होने के कारण, उनमें से कुछ ऑपरेटिंग आवृत्ति के आधार पर एक विशेष सीपीयू चुनते हैं([[ मेगाहर्ट्ज़ मिथक ]]देखें)। | * प्रति सेकंड निर्देश - अधिकांश उपभोक्ता पहले से मौजूद पूर्व-संकलित सॉफ़्टवेयर के बड़े आधार को चलाने में सक्षम होने के लिए कंप्यूटर आर्किटेक्चर(सामान्यतः [[ इंटेल |इंटेल]][[ IA32 ]]आर्किटेक्चर) चुनते हैं। कंप्यूटर बेंचमार्क पर अपेक्षाकृत अनभिज्ञ होने के कारण, उनमें से कुछ ऑपरेटिंग आवृत्ति के आधार पर एक विशेष सीपीयू चुनते हैं ([[ मेगाहर्ट्ज़ मिथक |मेगाहर्ट्ज़ मिथक]] देखें)। | ||
* [[ FLOPS | ऍफ़एलवोपीएस]] - वैज्ञानिक गणनाओं के लिए कंप्यूटर के चयन में प्रति सेकंड फ्लोटिंग पॉइंट ऑपरेशंस की संख्या प्रायः महत्वपूर्ण होती है। | * [[ FLOPS | ऍफ़एलवोपीएस]] - वैज्ञानिक गणनाओं के लिए कंप्यूटर के चयन में प्रति सेकंड फ्लोटिंग पॉइंट ऑपरेशंस की संख्या प्रायः महत्वपूर्ण होती है। | ||
* [[ प्रदर्शन प्रति वाट | प्रदर्शन प्रति वाट]] - [[ समानांतर कंप्यूटिंग |समानांतर कंप्यूटिंग]] का निर्माण करने वाले सिस्टम डिजाइनर, जैसे कि गूगल, सीपीयू को उनकी गति प्रति वाट बिजली के आधार पर चुनते हैं, क्योंकि सीपीयू को पावर देने की लागत सीपीयू की लागत से अधिक होती है।<ref>{{cite web|url=http://www.eembc.org/benchmark/consumer.asp?HTYPE=SIM|title=EEMBC ConsumerMark|archive-url=https://web.archive.org/web/20050327005323/http://www.eembc.org/benchmark/consumer.asp?HTYPE=SIM |archive-date=March 27, 2005}}</ref><ref>{{cite web|url=http://www.zdnet.com/article/power-could-cost-more-than-servers-google-warns/|title=Power could cost more than servers, Google warns|author=Stephen Shankland|website=[[ZDNet]]|date=December 9, 2005}}</ref> | * [[ प्रदर्शन प्रति वाट | प्रदर्शन प्रति वाट]] - [[ समानांतर कंप्यूटिंग |समानांतर कंप्यूटिंग]] का निर्माण करने वाले सिस्टम डिजाइनर, जैसे कि गूगल, सीपीयू को उनकी गति प्रति वाट बिजली के आधार पर चुनते हैं, क्योंकि सीपीयू को पावर देने की लागत सीपीयू की लागत से अधिक होती है।<ref>{{cite web|url=http://www.eembc.org/benchmark/consumer.asp?HTYPE=SIM|title=EEMBC ConsumerMark|archive-url=https://web.archive.org/web/20050327005323/http://www.eembc.org/benchmark/consumer.asp?HTYPE=SIM |archive-date=March 27, 2005}}</ref><ref>{{cite web|url=http://www.zdnet.com/article/power-could-cost-more-than-servers-google-warns/|title=Power could cost more than servers, Google warns|author=Stephen Shankland|website=[[ZDNet]]|date=December 9, 2005}}</ref> | ||
| Line 69: | Line 69: | ||
=== सामान्य प्रयोजन कंप्यूटिंग === | === सामान्य प्रयोजन कंप्यूटिंग === | ||
सीपीयू की बिक्री | सीपीयू की बिक्री अधिकांश राजस्व सामान्य प्रयोजन कंप्यूटिंग से उत्पन्न है{{Citation needed|date=May 2010}}, अर्थात, डेस्कटॉप, लैपटॉप और सर्वर कंप्यूटर जो सामान्यतः व्यवसायों और घरों में उपयोग किए जाते हैं। इस बाजार में, Intel [[ IA-32 |IA-32]] और 64-बिट संस्करण x86-64 आर्किटेक्चर बाजार पर हावी है, इसके प्रतिद्वंद्वी पावरपीसी और स्पार्क बहुत छोटे ग्राहक आधार बनाए रखते हैं। सालाना, इस बाजार द्वारा करोड़ों IA-32 आर्किटेक्चर सीपीयू का उपयोग किया जाता है। इन प्रोसेसरों का बढ़ता प्रतिशत नेटबुक और लैपटॉप जैसे मोबाइल कार्यान्वयन के कारण है।<ref>Kerr, Justin. [http://www.maximumpc.com/article/news/amd_loses_market_share_mobile_cpu_sales_outsell_desktop_first_time "AMD Loses Market Share as Mobile CPU Sales Outsell Desktop for the First Time."] Maximum PC. Published 2010-10-26.</ref> | ||
चूंकि इन उपकरणों का उपयोग अनगिनत विभिन्न प्रकार के प्रोग्राम चलाने के लिए किया जाता है, इसलिए ये सीपीयू डिज़ाइन विशेष रूप से एक प्रकार के एप्लिकेशन या | चूंकि इन उपकरणों का उपयोग अनगिनत विभिन्न प्रकार के प्रोग्राम चलाने के लिए किया जाता है, इसलिए ये सीपीयू डिज़ाइन विशेष रूप से एक प्रकार के एप्लिकेशन या फ़ंक्शन पर लक्षित नहीं होते हैं। कार्यक्रमों की एक विस्तृत श्रृंखला को कुशलता से चलाने में सक्षम होने की मांगों ने इन सीपीयू डिजाइनों को तकनीकी रूप से अधिक उन्नत बना दिया है, साथ ही अपेक्षाकृत महंगा होने और उच्च बिजली की खपत के कुछ नुकसान भी हैं। | ||
==== उच्च अंत प्रोसेसर | ==== उच्च अंत प्रोसेसर मितव्यता ==== | ||
1984 में, अधिकांश उच्च-प्रदर्शन वाले सीपीयू को विकसित होने में चार से पांच साल की आवश्यकता होती थी।<ref> | 1984 में, अधिकांश उच्च-प्रदर्शन वाले सीपीयू को विकसित होने में चार से पांच साल की आवश्यकता होती थी।<ref> | ||
"New system manages hundreds of transactions per second" article | "New system manages hundreds of transactions per second" article | ||
| Line 86: | Line 86: | ||
=== वैज्ञानिक कंप्यूटिंग === | === वैज्ञानिक कंप्यूटिंग === | ||
{{Main|सुपर कंप्यूटर}} | {{Main|सुपर कंप्यूटर}} | ||
वैज्ञानिक कंप्यूटिंग एक बहुत छोटा | वैज्ञानिक कंप्यूटिंग एक बहुत छोटा प्रमुख़ बाजार है (राजस्व और शिप की गई इकाइयों में)। इसका उपयोग सरकारी अनुसंधान प्रयोगशालाओं और विश्वविद्यालयों में किया जाता है। 1990 से पहले, इस बाजार के लिए सीपीयू डिजाइन प्रायः किया जाता था, लेकिन बड़े समूहों में संगठित बड़े पैमाने पर बाजार सीपीयू अधिक किफायती साबित हुए हैं। वैज्ञानिक कंप्यूटिंग के लिए सक्रिय हार्डवेयर डिजाइन और अनुसंधान का मुख्य शेष क्षेत्र बड़े पैमाने पर बाजार सीपीयू को जोड़ने के लिए उच्च गति डेटा ट्रांसमिशन सिस्टम के लिए है। | ||
=== | === अंतःस्थापित डिजाइन === | ||
{{Main|अंतःस्थापित प्रणाली}} | {{Main|अंतःस्थापित प्रणाली}} | ||
जैसा कि शिप की गई इकाइयों द्वारा मापा जाता है, अधिकांश सीपीयू अन्य मशीनरी, जैसे टेलीफोन, घड़ियां, उपकरण, वाहन और बुनियादी ढांचे में | जैसा कि शिप की गई इकाइयों द्वारा मापा जाता है, अधिकांश सीपीयू अन्य मशीनरी, जैसे टेलीफोन, घड़ियां, उपकरण, वाहन और बुनियादी ढांचे में अंतःस्थापित होते हैं। अंतःस्थापित प्रोसेसर प्रति वर्ष कई अरबों यूनिट की मात्रा में बेचे जाते हैं, हालांकि, सामान्य प्रयोजन प्रोसेसर की तुलना में अधिकतर कम कीमत पर। | ||
ये | ये एकल-प्रकार्य उपकरण कई मायनों में अधिक परिचित सामान्य-उद्देश्य वाले सीपीयू से भिन्न होते हैं: | ||
* कम लागत का बहुत महत्व है। | * कम लागत का बहुत महत्व है। | ||
* कम बिजली अपव्यय बनाए रखना महत्वपूर्ण है क्योंकि | * कम बिजली अपव्यय बनाए रखना महत्वपूर्ण है क्योंकि अंतःस्थापित उपकरणों में प्रायः सीमित बैटरी जीवन होता है और शीतलन पंखों को सम्मिलित करना प्रायः अव्यावहारिक होता है। | ||
* सिस्टम की कम लागत देने के लिए, बाह्य उपकरणों को उसी सिलिकॉन चिप पर प्रोसेसर के साथ एकीकृत किया जाता है। | * सिस्टम की कम लागत देने के लिए, बाह्य उपकरणों को उसी सिलिकॉन चिप पर प्रोसेसर के साथ एकीकृत किया जाता है। | ||
* बाह्य उपकरणों को ऑन-चिप रखने से बिजली की खपत भी कम हो जाती है क्योंकि बाहरी जीपीआईओ पोर्ट्स को सामान्यतः बफरिंग की आवश्यकता होती है ताकि वे चिप के बाहर एक मजबूत सिग्नल बनाए रखने के लिए आवश्यक अपेक्षाकृत उच्च विद्युत् भार को स्रोत या सिंक कर सकें। | * बाह्य उपकरणों को ऑन-चिप रखने से बिजली की खपत भी कम हो जाती है क्योंकि बाहरी जीपीआईओ पोर्ट्स को सामान्यतः बफरिंग की आवश्यकता होती है ताकि वे चिप के बाहर एक मजबूत सिग्नल बनाए रखने के लिए आवश्यक अपेक्षाकृत उच्च विद्युत् भार को स्रोत या सिंक कर सकें। | ||
** कई | ** कई अंतःस्थापित अनुप्रयोगों में विद्युत् परिपथ तंत्र के लिए सीमित मात्रा में भौतिक स्थान होता है; बाह्य उपकरणों को ऑन-चिप रखने से परिपथ बोर्ड के लिए आवश्यक स्थान कम हो जाएगा। | ||
** प्रोग्राम और डेटा मेमोरी को प्रायः एक ही चिप पर एकीकृत किया जाता है। जब केवल अनुमत प्रोग्राम मेमोरी रीड-ओनली मेमोरी होती है, तो | ** प्रोग्राम और डेटा मेमोरी को प्रायः एक ही चिप पर एकीकृत किया जाता है। जब केवल अनुमत प्रोग्राम मेमोरी रीड-ओनली मेमोरी होती है, तो उपकरण को [[ microcontroller |माइक्रोकंट्रोलर]] के रूप में जाना जाता है। | ||
* कई | * कई अंतःस्थापित अनुप्रयोगों के लिए, कुछ सामान्य-उद्देश्य वाले प्रोसेसर की तुलना में इंटरप्ट-लेटेंसी अधिक महत्वपूर्ण होगी। | ||
==== | ==== अंतःस्थापित प्रोसेसर मितव्यता ==== | ||
शिप की गई कुल इकाइयों की सबसे बड़ी संख्या के साथ | शिप की गई कुल इकाइयों की सबसे बड़ी संख्या के साथ अंतःस्थापित सीपीयू परिवार [[ 8051 |8051]] है, जिसका प्रति वर्ष लगभग एक बिलियन यूनिट का औसत है।<ref>{{cite web |url=http://people.wallawalla.edu/~curt.nelson/engr355/lecture/8051_overview.pdf |title=8051 Overview |author=Curtis A. Nelson |access-date=2011-07-10 |url-status=dead |archive-url=https://web.archive.org/web/20111009101426/http://people.wallawalla.edu/~curt.nelson/engr355/lecture/8051_overview.pdf |archive-date=2011-10-09 }}</ref> 8051 का व्यापक रूप से उपयोग किया जाता है क्योंकि यह बहुत सस्ती है। डिजाइन समय अब लगभग शून्य है, क्योंकि यह वाणिज्यिक बौद्धिक संपदा के रूप में व्यापक रूप से उपलब्ध है। अब इसे प्रायः एक चिप पर बड़े सिस्टम के एक छोटे हिस्से के रूप में एम्बेड किया जाता है। एक 8051 की सिलिकॉन लागत अब यूएस $0.001 जितनी कम है, क्योंकि कुछ कार्यान्वयन 2,200 तर्क गेट्स का उपयोग करते हैं और 0.4730 वर्ग मिलीमीटर सिलिकॉन लेते हैं।<ref> | ||
{{cite web| url = http://www.keil.com/dd/docs/datashts/evatronix/t8051_ds.pdf| title = T8051 Tiny 8051-compatible Microcontroller| archive-url = https://web.archive.org/web/20110929033902/https://www.keil.com/dd/docs/datashts/evatronix/t8051_ds.pdf| archive-date = 2011-09-29}}</ref><ref>To figure dollars per square millimeter, see [http://www.overclockers.com/forums/showthread.php?t=550542], and note that an SOC component has no pin or packaging costs.</ref> | {{cite web| url = http://www.keil.com/dd/docs/datashts/evatronix/t8051_ds.pdf| title = T8051 Tiny 8051-compatible Microcontroller| archive-url = https://web.archive.org/web/20110929033902/https://www.keil.com/dd/docs/datashts/evatronix/t8051_ds.pdf| archive-date = 2011-09-29}}</ref><ref>To figure dollars per square millimeter, see [http://www.overclockers.com/forums/showthread.php?t=550542], and note that an SOC component has no pin or packaging costs.</ref> | ||
| Line 118: | Line 118: | ||
==== अनुसंधान और शैक्षिक सीपीयू डिजाइन ==== | ==== अनुसंधान और शैक्षिक सीपीयू डिजाइन ==== | ||
32 बिट [[ बर्कले RISC |बर्कले आरआईएससी -]]I और आरआईएससी-II प्रोसेसर ज्यादातर छात्रों की एक श्रृंखला द्वारा स्नातक पाठ्यक्रमों के चार तिमाही अनुक्रम के हिस्से के रूप में डिजाइन किए गए थे।<ref>{{cite web|url=http://www.eecs.berkeley.edu/Pubs/TechRpts/1982/CSD-82-106.pdf|title=Design and Implementation of RISC I|author1=C.H. Séquin|author-link1=Carlo H. Sequin|author2=D.A. Patterson|author-link2=David A. Patterson (scientist)}}</ref>यह डिज़ाइन वाणिज्यिक इसपीयेआरसी प्रोसेसर डिज़ाइन का आधार बन गया। | 32 बिट [[ बर्कले RISC |बर्कले आरआईएससी-]]I और आरआईएससी-II प्रोसेसर ज्यादातर छात्रों की एक श्रृंखला द्वारा स्नातक पाठ्यक्रमों के चार तिमाही अनुक्रम के हिस्से के रूप में डिजाइन किए गए थे।<ref>{{cite web|url=http://www.eecs.berkeley.edu/Pubs/TechRpts/1982/CSD-82-106.pdf|title=Design and Implementation of RISC I|author1=C.H. Séquin|author-link1=Carlo H. Sequin|author2=D.A. Patterson|author-link2=David A. Patterson (scientist)}}</ref>यह डिज़ाइन वाणिज्यिक इसपीयेआरसी प्रोसेसर डिज़ाइन का आधार बन गया। | ||
लगभग एक दशक तक, एमआईटी में 6.004 कक्षा लेने वाला प्रत्येक छात्र एक टीम का हिस्सा था- प्रत्येक टीम के पास [[ 7400 श्रृंखला |7400 श्रृंखला]] एकीकृत | लगभग एक दशक तक, एमआईटी में 6.004 कक्षा लेने वाला प्रत्येक छात्र एक टीम का हिस्सा था- प्रत्येक टीम के पास [[ 7400 श्रृंखला |7400 श्रृंखला]] एकीकृत परिपथों में से एक साधारण 8 बिट सीपीयू डिजाइन और निर्माण करने के लिए एक सेमेस्टर था। 4 छात्रों की एक टीम ने उस सेमेस्टर के दौरान एक साधारण 32 बिट सीपीयू का डिजाइन और निर्माण किया।<ref>{{cite web|url=http://sub-zero.mit.edu/fbyte/hacks/vhs/|title=the VHS|archive-url=https://web.archive.org/web/20100227055013/http://sub-zero.mit.edu/fbyte/hacks/vhs/|archive-date=2010-02-27}} | ||
</ref> | </ref> | ||
कुछ स्नातक पाठ्यक्रमों में | कुछ स्नातक पाठ्यक्रमों में 15-सप्ताह के सेमेस्टर में एफपीजीए में एक साधारण सीपीयू को डिज़ाइन करने, कार्यान्वित करने और परीक्षण करने के लिए 2 से 5 छात्रों की एक टीम की आवश्यकता होती है।<ref>{{cite web|url=http://www.fpgacpu.org/teaching.html|title=Teaching Computer Design with FPGAs|author=Jan Gray}}</ref> | ||
मल्टीटाइटन सीपीयू को 2.5 मानव वर्षों के प्रयास के साथ डिजाइन किया गया था, जिसे उस समय अपेक्षाकृत कम डिजाइन प्रयास माना जाता था।<ref>{{cite journal |last1=Jouppi |first1=N.P. |last2=Tang |first2=J.Y.-F. |title=A 20-MIPS sustained 32-bit CMOS microprocessor with high ratio of sustained to peak performance |journal=IEEE Journal of Solid-State Circuits |date=October 1989 |volume=24 |issue=5 |pages=1348–1359 |doi=10.1109/JSSC.1989.572612 |bibcode=1989IJSSC..24.1348J }}</ref>24 लोगों ने 3.5 वर्षीय मल्टीटाइटन अनुसंधान परियोजना में योगदान दिया, जिसमें एक प्रोटोटाइप सीपीयू का डिजाइन और निर्माण सम्मिलित था।<ref>{{cite web|url=http://www.hpl.hp.com/techreports/Compaq-DEC/WRL-87-8.pdf|title=MultiTitan: Four Architecture Papers|year=1988|pages=4–5}}</ref> | मल्टीटाइटन सीपीयू को 2.5 मानव वर्षों के प्रयास के साथ डिजाइन किया गया था, जिसे उस समय अपेक्षाकृत कम डिजाइन प्रयास माना जाता था।<ref>{{cite journal |last1=Jouppi |first1=N.P. |last2=Tang |first2=J.Y.-F. |title=A 20-MIPS sustained 32-bit CMOS microprocessor with high ratio of sustained to peak performance |journal=IEEE Journal of Solid-State Circuits |date=October 1989 |volume=24 |issue=5 |pages=1348–1359 |doi=10.1109/JSSC.1989.572612 |bibcode=1989IJSSC..24.1348J }}</ref>24 लोगों ने 3.5 वर्षीय मल्टीटाइटन अनुसंधान परियोजना में योगदान दिया, जिसमें एक प्रोटोटाइप सीपीयू का डिजाइन और निर्माण सम्मिलित था।<ref>{{cite web|url=http://www.hpl.hp.com/techreports/Compaq-DEC/WRL-87-8.pdf|title=MultiTitan: Four Architecture Papers|year=1988|pages=4–5}}</ref> | ||
==== सॉफ्ट माइक्रोप्रोसेसर कोर ==== | ==== सॉफ्ट माइक्रोप्रोसेसर कोर ==== | ||
{{Main|मंद माइक्रोप्रोसेसर}} | {{Main|मंद माइक्रोप्रोसेसर}} | ||
अंतःस्थापित सिस्टम के लिए, बिजली की खपत आवश्यकताओं के कारण उच्चतम प्रदर्शन स्तरों की प्रायः आवश्यकता नहीं होती है या वांछित नहीं होती है। यह ऐसे प्रोसेसर के उपयोग की अनुमति देता है जिसे तर्क संश्लेषण तकनीकों द्वारा पूरी तरह कार्यान्वित किया जा सकता है। इन संश्लेषित प्रोसेसरों को बहुत कम समय में कार्यान्यवित किया जा सकता है, जिससे यह बाजार में तेजी से भेजा जा सकता है। | |||
== यह भी देखें == | == यह भी देखें == | ||
*अमदहल का नियम | *अमदहल का नियम | ||
* [[ सेंट्रल प्रोसेसिंग यूनिट ]] | * [[ सेंट्रल प्रोसेसिंग यूनिट |सेंट्रल प्रोसेसिंग यूनिट]] | ||
* [[ निर्देश सेट आर्किटेक्चर की तुलना ]] | * [[ निर्देश सेट आर्किटेक्चर की तुलना |निर्देश सेट आर्किटेक्चर की तुलना]] | ||
* जटिल निर्देश सेट कंप्यूटर | * जटिल निर्देश सेट कंप्यूटर | ||
*[[ इलेक्ट्रॉनिक डिजाइन स्वचालन ]] | *[[ इलेक्ट्रॉनिक डिजाइन स्वचालन |इलेक्ट्रॉनिक डिजाइन स्वचालन]] | ||
* उच्च स्तरीय संश्लेषण | * उच्च स्तरीय संश्लेषण | ||
* [[ सामान्य प्रयोजन के सीपीयू का इतिहास ]] | * [[ सामान्य प्रयोजन के सीपीयू का इतिहास |सामान्य प्रयोजन के सीपीयू का इतिहास]] | ||
*[[ एकीकृत सर्किट डिजाइन ]] | *[[ एकीकृत सर्किट डिजाइन | एकीकृत परिपथ डिजाइन]] | ||
* माइक्रोआर्किटेक्चर | * माइक्रोआर्किटेक्चर | ||
* माइक्रोप्रोसेसर | * माइक्रोप्रोसेसर | ||
* [[ न्यूनतम निर्देश सेट कंप्यूटर ]] | * [[ न्यूनतम निर्देश सेट कंप्यूटर |न्यूनतम निर्देश सेट कंप्यूटर]] | ||
* मूर की विधि | * मूर की विधि | ||
* अल्प निर्देश सेट कंप्यूटर | * अल्प निर्देश सेट कंप्यूटर | ||
* सिस्टम-ऑन-ए-चिप | * सिस्टम-ऑन-ए-चिप | ||
*तंत्र-ऑन-ए-चिप | *तंत्र-ऑन-ए-चिप | ||
*[[ प्रक्रिया डिजाइन किट | प्रक्रिया डिजाइन किट]] - सेमीकंडक्टर डिवाइस उत्पादन प्रक्रिया के लिए बनाए गए या संचित किए गए दस्तावेज़ों का एक सेट | *[[ प्रक्रिया डिजाइन किट |प्रक्रिया डिजाइन किट]] - सेमीकंडक्टर डिवाइस उत्पादन प्रक्रिया के लिए बनाए गए या संचित किए गए दस्तावेज़ों का एक सेट | ||
== संदर्भ == | == संदर्भ == | ||
| Line 160: | Line 160: | ||
{{DEFAULTSORT:Processor Design}} | {{DEFAULTSORT:Processor Design}} | ||
[[Category: Machine Translated Page]] | [[Category:All articles with unsourced statements|Processor Design]] | ||
[[Category:Articles with hatnote templates targeting a nonexistent page|Processor Design]] | |||
[[Category:Articles with invalid date parameter in template|Processor Design]] | |||
[[Category:Articles with unsourced statements from May 2010|Processor Design]] | |||
[[Category:Collapse templates|Processor Design]] | |||
[[Category:Lua-based templates|Processor Design]] | |||
[[Category:Machine Translated Page|Processor Design]] | |||
[[Category:Navigational boxes| ]] | |||
[[Category:Navigational boxes without horizontal lists|Processor Design]] | |||
[[Category:Pages with script errors|Processor Design]] | |||
[[Category:Short description with empty Wikidata description|Processor Design]] | |||
[[Category:Sidebars with styles needing conversion|Processor Design]] | |||
[[Category:Template documentation pages|Documentation/doc]] | |||
[[Category:Templates Vigyan Ready|Processor Design]] | |||
[[Category:Templates generating microformats|Processor Design]] | |||
[[Category:Templates that add a tracking category|Processor Design]] | |||
[[Category:Templates that are not mobile friendly|Processor Design]] | |||
[[Category:Templates that generate short descriptions|Processor Design]] | |||
[[Category:Templates using TemplateData|Processor Design]] | |||
[[Category:Wikipedia articles needing clarification from January 2013|Processor Design]] | |||
[[Category:Wikipedia metatemplates|Processor Design]] | |||
Latest revision as of 10:53, 24 January 2023
प्रोसेसर डिजाइन कंप्यूटर इंजीनियरिंग और इलेक्ट्रॉनिक्स इंजीनियरिंग का एक उपक्षेत्र है जो संगणक का एक प्रमुख घटक, प्रोसेसर बनाने से संबंधित है।
डिजाइन प्रक्रिया में निर्देश विन्यास और निश्चित निष्पादन प्रतिमान (जैसे वीएलआईडब्ल्यू या आरआईएससी) का चयन करना सम्मिलित है और इसके परिणामस्वरूप माइक्रोआर्किटेक्चर प्राप्त होता है, जिसे उदाहरण के लिए वीएचडीएल या वेरिलॉग में वर्णित किया जा सकता है। माइक्रोप्रोसेसर डिज़ाइन के लिए, तब यह विवरण विभिन्न अर्धचालक उपकरण निर्माण प्रक्रियाओं में से कुछ को नियोजित करके निर्मित किया जाता है, जिसके परिणामस्वरूप एक डाई (एकीकृत परिपथ) प्राप्त होता है जो चिप वाहक पर स्थापित होता है। इस चिप वाहक को फिर एक मुद्रित परिपथ बोर्ड (पीसीबी) पर सीपीयू सॉकेट में मिलाया या डाला जाता है।
किसी भी प्रोसेसर के संचालन का तरीका निर्देशों की सूची का निष्पादन है। निर्देशों में सामान्यतः प्रोसेसर रजिस्टर का उपयोग करके डेटा मानों की गणना या हेरफेर करना, पढ़ने/लिखने की मेमोरी में मानों को बदलना या पुनर्प्राप्त करना, डेटा मानों के बीच संबंधपरक परीक्षण करना और प्रोग्राम प्रवाह को नियंत्रित करना सम्मिलित हैं।
प्रोसेसर के डिजाइन को अर्धचालक निर्माण प्रक्रियाओं के लिए फाउंड्री में भेजने से पहले एक या कई एफपीजीए पर प्रायः प्रोसेसर डिजाइनों का परीक्षण और सत्यापन किया जाता है।[1]
विवरण
मूल बातें
सीपीयू डिज़ाइन को विभिन्न घटकों में विभाजित किया गया है: डेटापथ (जैसे एएलयू और पाइपलाइन) के माध्यम से सूचना स्थानांतरित की जाती है। इन डेटापथों को नियंत्रण इकाइयों द्वारा तर्क के माध्यम से नियंत्रित किया जाता है। मेमोरी घटकों में जानकारी, या कुछ क्रियाओं को बनाए रखने के लिए रजिस्टर फ़ाइलें और कैश शामिल हैं। क्लॉक परिपथ्री, क्लॉक ड्राइवर्स, पीएलएल और क्लॉक वितरण तंत्र के माध्यम से आंतरिक लय और समय को बनाए रखता है। पैड ट्रांसीवर तंत्र सिग्नल प्राप्त करने और भेजने की अनुमति देता है और एक तर्क गेट सेल लाइब्रेरी जिसका उपयोग तर्क को कार्यान्यवित करने के लिए किया जाता है।
उच्च-प्रदर्शन बाजारों के लिए डिज़ाइन किए गए सीपीयू को आवृत्ति, बिजली की खपत और चिप-क्षेत्र लक्ष्यों को प्राप्त करने के लिए इनमें से प्रत्येक घटक के लिए कस्टम (अनुकूलित या एप्लिकेशन विशिष्ट(नीचे देखें)) डिज़ाइन की आवश्यकता हो सकती है, जबकि निम्न-प्रदर्शन बाजारों के लिए डिज़ाइन किए गए सीपीयू इनमें से कुछ वस्तुओं को बौद्धिक संपदा के रूप में खरीदकर कार्यान्वयन के बोझ को कम करते हैं। नियंत्रण तर्क कार्यान्वयन तकनीकों (सीएडी उपकरणों का उपयोग करके तर्क संश्लेषण) का उपयोग डेटापथों को कार्यान्यवित करने, फाइलों को पंजीकृत करने और घड़ियों को कार्यान्यवित करने के लिए किया जा सकता है। सीपीयू डिजाइन में उपयोग की जाने वाली सामान्य तर्क शैलियों में असंरचित यादृच्छिक तर्क, परिमित-अवस्था मशीन, माइक्रोप्रोग्रामिंग(1965 से 1985 तक प्रचलित), और प्रोग्रामेबल तर्क एरेज़(1980 के दशक में प्रचलित पर अब नहीं) सम्मिलित हैं।
कार्यान्वयन तर्क
तर्क को कार्यान्यवित करने के लिए उपयोग किए जाने वाले उपकरण प्रकारों में सम्मिलित हैं:
- ट्रांजिस्टर-ट्रांजिस्टर तर्क स्मॉल स्केल इंटीग्रेशन तर्क चिप्स - अब सीपीयू के लिए उपयोग नहीं किया जाता है
- प्रोग्रामेबल एरे तर्क और प्रोग्रामेबल तर्क डिवाइस - अब सीपीयू के लिए उपयोग नहीं किया जाता है
- एमिटर-युग्मित तर्क(ईसीएल) गेट एरेज़ - अब आम नहीं
- सीएमओएस गेट सरणियाँ - अब सीपीयू के लिए उपयोग नहीं की जाती हैं
- सीएमओएस बड़े पैमाने पर उत्पादित एकीकृत परिपथ - वॉल्यूम के हिसाब से सीपीयू का विशाल बहुमत
- सीएमओएस एप्लिकेशन-विशिष्ट एकीकृत परिपथ - केवल व्यय के कारण कुछ विशेष अनुप्रयोगों के लिए
- फील्ड-प्रोग्रामेबल गेट एरेज़(एफपीजीए) - सॉफ्ट माइक्रोप्रोसेसरों के लिए सामान्य, और कमोबेश पुन: कॉन्फ़िगर करने योग्य कंप्यूटिंग के लिए आवश्यक है
सीपीयू डिज़ाइन प्रोजेक्ट में सामान्यतः निम्न प्रमुख कार्य होते हैं:
- प्रोग्रामर-दृश्यमान निर्देश सेट आर्किटेक्चर, जिसे विभिन्न प्रकार के माइक्रोआर्किटेक्चर द्वारा कार्यान्वित किया जा सकता है
- एएनएसआई सी / सी++ या सिस्टम-सी में वास्तुकला अध्ययन और प्रदर्शन मॉडलिंग[clarification needed]
- उच्च-स्तरीय संश्लेषण (एचएलएस) या रजिस्टर ट्रांसफर लेवल(आरटीएल, जैसे तर्क) कार्यान्वयन
- रजिस्टर ट्रांसफर भाषा(आरटीएल) सत्यापन
- स्पीड क्रिटिकल कंपोनेंट्स(कैशै, रजिस्टर, एएलयू) का परिपथ डिज़ाइन
- तर्क-सिंथेसिस या तर्क-गेट-लेवल डिज़ाइन
- समय-विश्लेषण यह पुष्टि करने के लिए कि सभी तर्क और परिपथ निर्दिष्ट ऑपरेटिंग आवृत्ति पर चलेंगे
- तर्क गेट्स का फ्लोरप्लानिंग, प्लेस और रूट सहित भौतिक डिजाइन
- जाँच करना कि आरटीएल, गेट-लेवल, ट्रांजिस्टर-लेवल और फिजिकल-लेवल प्रतिरूप समतुल्य हैं
- सिग्नल की अखंडता, डिजाइन नियम की जांच
सीपीयू कोर को छोटे डाई-एरिया में फिर से डिजाइन करने से सब कुछ छोटा करने में मदद मिलती है( 'फोटोमास्क श्रिंक'), जिसके परिणामस्वरूप एक छोटे से डाई पर समान संख्या में ट्रांजिस्टर होते हैं। इससे प्रदर्शन में सुधार करता है(छोटे ट्रांजिस्टर तेजी से स्विच करते हैं), बिजली खपत कम करते हैं (छोटे तारों में कम परजीवी संधारित्र होती है) और लागत कम होती है(अधिक सीपीयू सिलिकॉन के एक ही वेफर पर फिट होते हैं)। एक डाई पर एक ही आकार का सीपीयू प्रकाशित करना, लेकिन छोटे सीपीयू कोर के साथ, लागत लगभग समान रहती है लेकिन एक बहुत बड़े पैमाने पर एकीकरण चिप (अतिरिक्त कैशै, एकाधिक सीपीयू या अन्य घटकों) के भीतर उच्च स्तर के एकीकरण की अनुमति देता है, प्रदर्शन में सुधार करता है और समग्र प्रणाली लागत को कम करता है।
सबसे जटिल इलेक्ट्रॉनिक डिजाइनों की तरह, तर्क सत्यापन प्रयास (यह साबित करते हुए कि डिजाइन में त्रुटि नहीं है) सीपीयू के प्रोजेक्ट कार्यक्रम में प्रमुख होता है।
मुख्य सीपीयू आर्किटेक्चरल नवरचना में सूचकांक रजिस्टर, सीपीयू कैशै, वर्चुअल मेमोरी, निर्देश पाइपलाइनिंग, सुपरस्केलर, जटिल निर्देश-सेट कंप्यूटर, रिड्यूस्ड इंस्ट्रक्शन-सेट कंप्यूटर, वर्चुअल मशीन, एमुलेटर, माइक्रोप्रोग्राम और स्टैक(डेटा स्ट्रक्चर) सम्मिलित हैं।
सूक्ष्म-वास्तुशिल्प अवधारणाएं
शोध विषय
पुन: संयोजन योग्य तर्क, क्लॉकलेस सीपीयू, कम्प्यूटेशनल रैम और ऑप्टिकल कंप्यूटिंग सहित कई नए सीपीयू डिजाइन विचार प्रस्तावित किए गए हैं।
प्रदर्शन विश्लेषण और मानदण्ड
मानदण्ड, सीपीयू की गति के परीक्षण का एक तरीका है। उदाहरणों में स्टैण्डर्ड परफॉरमेंस इवैल्यूएशन कारपोरेशन द्वारा विकसित एसपीईसी-इंट और एसपीईसी-ऍफ़पी और अंतःस्थापित माइक्रोप्रोसेसर बेंचमार्क कंसोर्टियम ईईएमबीसी द्वारा विकसित कंसुमेरमार्क सम्मिलित हैं।
सामान्यतः इस्तेमाल किए जाने वाले कुछ मेट्रिक्स में सम्मिलित हैं:
- प्रति सेकंड निर्देश - अधिकांश उपभोक्ता पहले से मौजूद पूर्व-संकलित सॉफ़्टवेयर के बड़े आधार को चलाने में सक्षम होने के लिए कंप्यूटर आर्किटेक्चर(सामान्यतः इंटेलIA32 आर्किटेक्चर) चुनते हैं। कंप्यूटर बेंचमार्क पर अपेक्षाकृत अनभिज्ञ होने के कारण, उनमें से कुछ ऑपरेटिंग आवृत्ति के आधार पर एक विशेष सीपीयू चुनते हैं (मेगाहर्ट्ज़ मिथक देखें)।
- ऍफ़एलवोपीएस - वैज्ञानिक गणनाओं के लिए कंप्यूटर के चयन में प्रति सेकंड फ्लोटिंग पॉइंट ऑपरेशंस की संख्या प्रायः महत्वपूर्ण होती है।
- प्रदर्शन प्रति वाट - समानांतर कंप्यूटिंग का निर्माण करने वाले सिस्टम डिजाइनर, जैसे कि गूगल, सीपीयू को उनकी गति प्रति वाट बिजली के आधार पर चुनते हैं, क्योंकि सीपीयू को पावर देने की लागत सीपीयू की लागत से अधिक होती है।[2][3]
- समानांतर कंप्यूटर बनाने वाले कुछ सिस्टम डिज़ाइनर प्रति डॉलर की गति के आधार पर सीपीयू चुनते हैं।
- रीयल-टाइम कंप्यूटिंग सिस्टम बनाने वाले सिस्टम डिज़ाइनर सबसे खराब स्थिति की प्रतिक्रिया की गारंटी देना चाहते हैं। ऐसा करना आसान होता है जब सीपीयू में कम इंटरप्ट लेटेंसी होती है और जब इसकी नियतात्मक प्रतिक्रिया होती है।(डिजिटल सिग्नल प्रोसेसर )
- कंप्यूटर प्रोग्रामर जो सीधे असेंबली भाषा में प्रोग्राम करते हैं, पूर्ण विशेषताओं वाले सीपीयू निर्देश सेट का समर्थन करना चाहते हैं।
- कम शक्ति - सीमित बिजली स्रोतों(जैसे सौर, बैटरी, मानव शक्ति) वाले सिस्टम के लिए।
- छोटे आकार या कम वजन - पोर्टेबल एम्बेडेड सिस्टम के लिए, अंतरिक्ष यान के लिए सिस्टम।
- पर्यावरणीय प्रभाव - निर्माण और पुनर्चक्रण के साथ-साथ उपयोग के दौरान कंप्यूटर के पर्यावरणीय प्रभाव को कम करना। कचरे को कम करना, खतरनाक सामग्री को कम करना।( हरित संगणना देखें)।
इनमें से कुछ मेट्रिक्स को अनुकूलित करने में ट्रेडऑफ़ हो सकता है। विशेष रूप से, कई डिज़ाइन तकनीकें जो एक सीपीयू को तेजी से चलाती हैं, प्रति वाट प्रदर्शन, प्रति डॉलर प्रदर्शन, और नियतात्मक प्रतिक्रिया को और भी बदतर बना देती हैं, और इसके विपरीत भी सत्य हो सकता है।
बाजार
कई अलग-अलग बाजार हैं जिनमें सीपीयू का उपयोग किया जाता है। चूंकि इनमें से प्रत्येक बाजार सीपीयू के लिए अपनी आवश्यकताओं में भिन्न होता है, इसलिए एक बाजार के लिए डिजाइन किए गए उपकरण ज्यादातर मामलों में अन्य बाजारों के लिए अनुपयुक्त होते हैं।
सामान्य प्रयोजन कंप्यूटिंग
सीपीयू की बिक्री अधिकांश राजस्व सामान्य प्रयोजन कंप्यूटिंग से उत्पन्न है[citation needed], अर्थात, डेस्कटॉप, लैपटॉप और सर्वर कंप्यूटर जो सामान्यतः व्यवसायों और घरों में उपयोग किए जाते हैं। इस बाजार में, Intel IA-32 और 64-बिट संस्करण x86-64 आर्किटेक्चर बाजार पर हावी है, इसके प्रतिद्वंद्वी पावरपीसी और स्पार्क बहुत छोटे ग्राहक आधार बनाए रखते हैं। सालाना, इस बाजार द्वारा करोड़ों IA-32 आर्किटेक्चर सीपीयू का उपयोग किया जाता है। इन प्रोसेसरों का बढ़ता प्रतिशत नेटबुक और लैपटॉप जैसे मोबाइल कार्यान्वयन के कारण है।[4]
चूंकि इन उपकरणों का उपयोग अनगिनत विभिन्न प्रकार के प्रोग्राम चलाने के लिए किया जाता है, इसलिए ये सीपीयू डिज़ाइन विशेष रूप से एक प्रकार के एप्लिकेशन या फ़ंक्शन पर लक्षित नहीं होते हैं। कार्यक्रमों की एक विस्तृत श्रृंखला को कुशलता से चलाने में सक्षम होने की मांगों ने इन सीपीयू डिजाइनों को तकनीकी रूप से अधिक उन्नत बना दिया है, साथ ही अपेक्षाकृत महंगा होने और उच्च बिजली की खपत के कुछ नुकसान भी हैं।
उच्च अंत प्रोसेसर मितव्यता
1984 में, अधिकांश उच्च-प्रदर्शन वाले सीपीयू को विकसित होने में चार से पांच साल की आवश्यकता होती थी।[5]
वैज्ञानिक कंप्यूटिंग
वैज्ञानिक कंप्यूटिंग एक बहुत छोटा प्रमुख़ बाजार है (राजस्व और शिप की गई इकाइयों में)। इसका उपयोग सरकारी अनुसंधान प्रयोगशालाओं और विश्वविद्यालयों में किया जाता है। 1990 से पहले, इस बाजार के लिए सीपीयू डिजाइन प्रायः किया जाता था, लेकिन बड़े समूहों में संगठित बड़े पैमाने पर बाजार सीपीयू अधिक किफायती साबित हुए हैं। वैज्ञानिक कंप्यूटिंग के लिए सक्रिय हार्डवेयर डिजाइन और अनुसंधान का मुख्य शेष क्षेत्र बड़े पैमाने पर बाजार सीपीयू को जोड़ने के लिए उच्च गति डेटा ट्रांसमिशन सिस्टम के लिए है।
अंतःस्थापित डिजाइन
जैसा कि शिप की गई इकाइयों द्वारा मापा जाता है, अधिकांश सीपीयू अन्य मशीनरी, जैसे टेलीफोन, घड़ियां, उपकरण, वाहन और बुनियादी ढांचे में अंतःस्थापित होते हैं। अंतःस्थापित प्रोसेसर प्रति वर्ष कई अरबों यूनिट की मात्रा में बेचे जाते हैं, हालांकि, सामान्य प्रयोजन प्रोसेसर की तुलना में अधिकतर कम कीमत पर।
ये एकल-प्रकार्य उपकरण कई मायनों में अधिक परिचित सामान्य-उद्देश्य वाले सीपीयू से भिन्न होते हैं:
- कम लागत का बहुत महत्व है।
- कम बिजली अपव्यय बनाए रखना महत्वपूर्ण है क्योंकि अंतःस्थापित उपकरणों में प्रायः सीमित बैटरी जीवन होता है और शीतलन पंखों को सम्मिलित करना प्रायः अव्यावहारिक होता है।
- सिस्टम की कम लागत देने के लिए, बाह्य उपकरणों को उसी सिलिकॉन चिप पर प्रोसेसर के साथ एकीकृत किया जाता है।
- बाह्य उपकरणों को ऑन-चिप रखने से बिजली की खपत भी कम हो जाती है क्योंकि बाहरी जीपीआईओ पोर्ट्स को सामान्यतः बफरिंग की आवश्यकता होती है ताकि वे चिप के बाहर एक मजबूत सिग्नल बनाए रखने के लिए आवश्यक अपेक्षाकृत उच्च विद्युत् भार को स्रोत या सिंक कर सकें।
- कई अंतःस्थापित अनुप्रयोगों में विद्युत् परिपथ तंत्र के लिए सीमित मात्रा में भौतिक स्थान होता है; बाह्य उपकरणों को ऑन-चिप रखने से परिपथ बोर्ड के लिए आवश्यक स्थान कम हो जाएगा।
- प्रोग्राम और डेटा मेमोरी को प्रायः एक ही चिप पर एकीकृत किया जाता है। जब केवल अनुमत प्रोग्राम मेमोरी रीड-ओनली मेमोरी होती है, तो उपकरण को माइक्रोकंट्रोलर के रूप में जाना जाता है।
- कई अंतःस्थापित अनुप्रयोगों के लिए, कुछ सामान्य-उद्देश्य वाले प्रोसेसर की तुलना में इंटरप्ट-लेटेंसी अधिक महत्वपूर्ण होगी।
अंतःस्थापित प्रोसेसर मितव्यता
शिप की गई कुल इकाइयों की सबसे बड़ी संख्या के साथ अंतःस्थापित सीपीयू परिवार 8051 है, जिसका प्रति वर्ष लगभग एक बिलियन यूनिट का औसत है।[6] 8051 का व्यापक रूप से उपयोग किया जाता है क्योंकि यह बहुत सस्ती है। डिजाइन समय अब लगभग शून्य है, क्योंकि यह वाणिज्यिक बौद्धिक संपदा के रूप में व्यापक रूप से उपलब्ध है। अब इसे प्रायः एक चिप पर बड़े सिस्टम के एक छोटे हिस्से के रूप में एम्बेड किया जाता है। एक 8051 की सिलिकॉन लागत अब यूएस $0.001 जितनी कम है, क्योंकि कुछ कार्यान्वयन 2,200 तर्क गेट्स का उपयोग करते हैं और 0.4730 वर्ग मिलीमीटर सिलिकॉन लेते हैं।[7][8]
2009 तक, किसी भी अन्य 32-बिट निर्देश सेट की तुलना में एआरएम आर्किटेक्चर निर्देश सेट का उपयोग करके अधिक सीपीयू का उत्पादन किया जाता है।[9][10]एआरएम आर्किटेक्चर और पहली एआरएम चिप को लगभग डेढ़ साल और 5 मानव वर्षों के कार्य समय में डिजाइन किया गया था।[11]
32-बिट पराल्लास प्रोपेलर माइक्रोकंट्रोलर आर्किटेक्चर और पहली चिप को दो लोगों द्वारा लगभग 10 मानव वर्षों के कार्य समय में डिजाइन किया गया था।[12]
8-बिट एटमेल एवीआर और पहले एवीआर माइक्रोकंट्रोलर की कल्पना और डिजाइन नॉर्वेजियन इंस्टीट्यूट ऑफ टेक्नोलॉजी के दो छात्रों ने किया था।
8-बिट 6502 आर्किटेक्चर और पहली एमओएस प्रौद्योगिकी 6502 चिप को 13 महीनों में लगभग 9 लोगों के समूह द्वारा डिजाइन किया गया था।[13]
अनुसंधान और शैक्षिक सीपीयू डिजाइन
32 बिट बर्कले आरआईएससी-I और आरआईएससी-II प्रोसेसर ज्यादातर छात्रों की एक श्रृंखला द्वारा स्नातक पाठ्यक्रमों के चार तिमाही अनुक्रम के हिस्से के रूप में डिजाइन किए गए थे।[14]यह डिज़ाइन वाणिज्यिक इसपीयेआरसी प्रोसेसर डिज़ाइन का आधार बन गया।
लगभग एक दशक तक, एमआईटी में 6.004 कक्षा लेने वाला प्रत्येक छात्र एक टीम का हिस्सा था- प्रत्येक टीम के पास 7400 श्रृंखला एकीकृत परिपथों में से एक साधारण 8 बिट सीपीयू डिजाइन और निर्माण करने के लिए एक सेमेस्टर था। 4 छात्रों की एक टीम ने उस सेमेस्टर के दौरान एक साधारण 32 बिट सीपीयू का डिजाइन और निर्माण किया।[15]
कुछ स्नातक पाठ्यक्रमों में 15-सप्ताह के सेमेस्टर में एफपीजीए में एक साधारण सीपीयू को डिज़ाइन करने, कार्यान्वित करने और परीक्षण करने के लिए 2 से 5 छात्रों की एक टीम की आवश्यकता होती है।[16]
मल्टीटाइटन सीपीयू को 2.5 मानव वर्षों के प्रयास के साथ डिजाइन किया गया था, जिसे उस समय अपेक्षाकृत कम डिजाइन प्रयास माना जाता था।[17]24 लोगों ने 3.5 वर्षीय मल्टीटाइटन अनुसंधान परियोजना में योगदान दिया, जिसमें एक प्रोटोटाइप सीपीयू का डिजाइन और निर्माण सम्मिलित था।[18]
सॉफ्ट माइक्रोप्रोसेसर कोर
अंतःस्थापित सिस्टम के लिए, बिजली की खपत आवश्यकताओं के कारण उच्चतम प्रदर्शन स्तरों की प्रायः आवश्यकता नहीं होती है या वांछित नहीं होती है। यह ऐसे प्रोसेसर के उपयोग की अनुमति देता है जिसे तर्क संश्लेषण तकनीकों द्वारा पूरी तरह कार्यान्वित किया जा सकता है। इन संश्लेषित प्रोसेसरों को बहुत कम समय में कार्यान्यवित किया जा सकता है, जिससे यह बाजार में तेजी से भेजा जा सकता है।
यह भी देखें
- अमदहल का नियम
- सेंट्रल प्रोसेसिंग यूनिट
- निर्देश सेट आर्किटेक्चर की तुलना
- जटिल निर्देश सेट कंप्यूटर
- इलेक्ट्रॉनिक डिजाइन स्वचालन
- उच्च स्तरीय संश्लेषण
- सामान्य प्रयोजन के सीपीयू का इतिहास
- एकीकृत परिपथ डिजाइन
- माइक्रोआर्किटेक्चर
- माइक्रोप्रोसेसर
- न्यूनतम निर्देश सेट कंप्यूटर
- मूर की विधि
- अल्प निर्देश सेट कंप्यूटर
- सिस्टम-ऑन-ए-चिप
- तंत्र-ऑन-ए-चिप
- प्रक्रिया डिजाइन किट - सेमीकंडक्टर डिवाइस उत्पादन प्रक्रिया के लिए बनाए गए या संचित किए गए दस्तावेज़ों का एक सेट
संदर्भ
- ↑ Cutress, Ian (August 27, 2019). "Xilinx Announces World Largest FPGA: Virtex Ultrascale+ VU19P with 9m Cells". AnandTech.
- ↑ "EEMBC ConsumerMark". Archived from the original on March 27, 2005.
- ↑ Stephen Shankland (December 9, 2005). "Power could cost more than servers, Google warns". ZDNet.
- ↑ Kerr, Justin. "AMD Loses Market Share as Mobile CPU Sales Outsell Desktop for the First Time." Maximum PC. Published 2010-10-26.
- ↑ "New system manages hundreds of transactions per second" article by Robert Horst and Sandra Metz, of Tandem Computers Inc., "Electronics" magazine, 1984 April 19: "While most high-performance CPUs require four to five years to develop, The NonStop TXP processor took just 2+1/2 years -- six months to develop a complete written specification, one year to construct a working prototype, and another year to reach volume production."
- ↑ Curtis A. Nelson. "8051 Overview" (PDF). Archived from the original (PDF) on 2011-10-09. Retrieved 2011-07-10.
- ↑ "T8051 Tiny 8051-compatible Microcontroller" (PDF). Archived from the original (PDF) on 2011-09-29.
- ↑ To figure dollars per square millimeter, see [1], and note that an SOC component has no pin or packaging costs.
- ↑ "ARM Cores Climb Into 3G Territory" by Mark Hachman, 2002.
- ↑ "The Two Percent Solution" by Jim Turley 2002.
- ↑ "ARM's way" 1998
- ↑ "Why the Propeller Works" by Chip Gracey
- ↑ "Interview with William Mensch". Archived from the original on 2016-03-04. Retrieved 2009-02-01.
- ↑ C.H. Séquin; D.A. Patterson. "Design and Implementation of RISC I" (PDF).
- ↑ "the VHS". Archived from the original on 2010-02-27.
- ↑ Jan Gray. "Teaching Computer Design with FPGAs".
- ↑ Jouppi, N.P.; Tang, J.Y.-F. (October 1989). "A 20-MIPS sustained 32-bit CMOS microprocessor with high ratio of sustained to peak performance". IEEE Journal of Solid-State Circuits. 24 (5): 1348–1359. Bibcode:1989IJSSC..24.1348J. doi:10.1109/JSSC.1989.572612.
- ↑ "MultiTitan: Four Architecture Papers" (PDF). 1988. pp. 4–5.
