बिट-सीरियल आर्किटेक्चर: Difference between revisions
No edit summary |
No edit summary |
||
| Line 11: | Line 11: | ||
== यह भी देखें == | == यह भी देखें == | ||
* [[1-बिट कंप्यूटिंग]] | * [[1-बिट कंप्यूटिंग]] | ||
* [[थोड़ा पीटना]] | * [[थोड़ा पीटना|बिट बैंगिंग]] | ||
* [[बिट स्लाइसिंग]] | * [[बिट स्लाइसिंग]] | ||
* सीरियल कंप्यूटर | * सीरियल कंप्यूटर | ||
* [[एल्गोरिदम कितना है?]] | * [[एल्गोरिदम कितना है?|बीकेएम एल्गोरिदम]] | ||
* [[कॉरडिक]] | * [[कॉरडिक]] | ||
Revision as of 11:34, 16 May 2023
डिजिटल लॉजिक अनुप्रयोगों में, बिट-सीरियल आर्किटेक्चर बिट-समानांतर शब्द आर्किटेक्चर के विपरीत, एक तार के साथ एक समय में एक बिट डेटा भेजते हैं, जिसमें डेटा मान सभी बिट्स या एक शब्द को एक साथ तारों के समूह में भेजा जाता है।
1951 से पहले बनाए गए सभी डिजिटल कंप्यूटर, और अधिकांश प्रारंभिक बड़े माप पर समानांतर (कंप्यूटिंग) मशीनों में बिट-सीरियल आर्किटेक्चर का उपयोग किया गया था - वे सीरियल कंप्यूटर थे।
1960 से 1980 के दशक में अंकीय संकेत प्रक्रिया के लिए बिट-सीरियल आर्किटेक्चर विकसित किए गए थे, जिसमें बिट-सीरियल गुणन और संचय के लिए कुशल संरचनाएं सम्मिलित थीं।[1]
अधिकांशतः, एन सीरियल प्रोसेसर कम एफपीजीए क्षेत्र लेते हैं और एकल एन-बिट समांतर प्रोसेसर की तुलना में उच्च प्रदर्शन करते हैं।[2]
यह भी देखें
- 1-बिट कंप्यूटिंग
- बिट बैंगिंग
- बिट स्लाइसिंग
- सीरियल कंप्यूटर
- बीकेएम एल्गोरिदम
- कॉरडिक
संदर्भ
- ↑ Denyer, Peter B.; Renshaw, David (1985). VLSI signal processing: a bit-serial approach. VLSI systems series. Addison-Wesley. ISBN 978-0-201-13306-6.
- ↑ Andraka., Raymond J. "Building a High Performance Bit Serial Processor in an FPGA" (PDF).
बाहरी संबंध
- Application of FPGA technology to accelerate the finite-difference time-domain (FDTD) method
- BIT-Serial FIR filters with CSD Coefficients for FPGAs
 | This computer science article is a stub. You can help Wikipedia by expanding it. |
