एकीकृत परिपथ: Difference between revisions

From Vigyanwiki
(Created page with "{{short description|Electronic circuit formed on a small, flat piece of semiconductor material}} {{Redirect|Silicon chip|the electronics magazine|Silicon Chip}} {{Redirect|Mic...")
 
No edit summary
Line 4: Line 4:
{{Use dmy dates|date=October 2020}}
{{Use dmy dates|date=October 2020}}


[[File:Microchips.jpg|thumb|Erasable प्रोग्रामेबल रीड-ओनली मेमोरी (EPROM) दोहरी इन-लाइन पैकेजों में एकीकृत सर्किट।इन पैकेजों में एक पारदर्शी खिड़की होती है जो अंदर मरने को दिखाती है।खिड़की का उपयोग चिप को पराबैंगनी प्रकाश में उजागर करके मेमोरी को मिटाने के लिए किया जाता है।]]
[[File:Microchips.jpg|thumb|EPROM | इरेज़ेबल प्रोग्रामेबल रीड-ओनली मेमोरी (EPROM) ड्यूल इन-लाइन पैकेज में इंटीग्रेटेड सर्किट। इन सेमीकंडक्टर पैकेज में एक पारदर्शी विंडो होती है जो अंदर डाई (एकीकृत सर्किट) दिखाती है। चिप को पराबैंगनी प्रकाश में उजागर करके मेमोरी को मिटाने के लिए विंडो का उपयोग किया जाता है।]]
[[File:EPROM Microchip SuperMacro.jpg|right|thumb|एक EPROM मेमोरी माइक्रोचिप से एकीकृत सर्किट मेमोरी ब्लॉक, सहायक सर्किटरी और ठीक चांदी के तारों को दिखाते हैं जो एकीकृत सर्किट को पैकेजिंग के पैरों से जोड़ते हैं]]
[[File:EPROM Microchip SuperMacro.jpg|right|thumb|EPROM मेमोरी माइक्रोचिप से इंटीग्रेटेड सर्किट, मेमोरी ब्लॉक्स, सपोर्टिंग सर्किट्री और फाइन सिल्वर वायर्स जो इंटीग्रेटेड सर्किट को पैकेजिंग के लेग्स से जोड़ते हैं, दिखाते हैं]]
[[File:Siliconchip by shapeshifter.png|right|thumb|प्लानराइज्ड कॉपर इंटरकनेक्ट की चार परतों के माध्यम से एक एकीकृत सर्किट का आभासी विवरण, नीचे पॉलीसिलिकॉन (गुलाबी), कुओं (ग्रेश), और सब्सट्रेट (हरा) के लिए]]
[[File:Siliconchip by shapeshifter.png|right|thumb|पॉलीसिलिकॉन (गुलाबी), कुओं (ग्रेश), और सब्सट्रेट (हरा) के नीचे प्लैनराइज्ड कॉपर इंटरकनेक्ट की चार परतों के माध्यम से एक एकीकृत सर्किट का आभासी विवरण]]
एक एकीकृत सर्किट या मोनोलिथिक एकीकृत सर्किट (जिसे IC, एक चिप, या एक माइक्रोचिप के रूप में भी जाना जाता है) सेमीकंडक्टर सामग्री के एक छोटे फ्लैट टुकड़े (या चिप) पर इलेक्ट्रॉनिक सर्किट का एक सेट है, आमतौर पर सिलिकॉन। बड़ी संख्या में छोटे MOSFETs (धातु-ऑक्साइड-सेमिकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर) एक छोटी चिप में एकीकृत होते हैं। यह सर्किट में परिणाम है जो असतत इलेक्ट्रॉनिक घटकों के निर्माण की तुलना में छोटे, तेज और कम महंगे परिमाण के आदेश हैं। एकीकृत सर्किट डिजाइन के लिए आईसी की जन उत्पादन क्षमता, विश्वसनीयता और बिल्डिंग-ब्लॉक दृष्टिकोण ने असतत ट्रांजिस्टर का उपयोग करके डिजाइनों के स्थान पर मानकीकृत आईसी के तेजी से अपनाने को सुनिश्चित किया है। आईसीएस का उपयोग अब लगभग सभी इलेक्ट्रॉनिक उपकरणों में किया जाता है और इलेक्ट्रॉनिक्स की दुनिया में क्रांति ला दी है। कंप्यूटर, मोबाइल फोन और अन्य घरेलू उपकरण अब आधुनिक समाजों की संरचना के अटूट हिस्से हैं, जो आधुनिक कंप्यूटर प्रोसेसर और माइक्रोकंट्रोलर जैसे छोटे आकार और कम लागत से संभव हैं।
एक एकीकृत परिपथ या अखंड एकीकृत परिपथ (जिसे आईसी, एक चिप या माइक्रोचिप भी कहा जाता है) अर्धचालक सामग्री के एक छोटे से फ्लैट टुकड़े (या चिप) पर इलेक्ट्रॉनिक सर्किट का एक सेट है, आमतौर पर सिलिकॉन। छोटे MOSFETs (धातु-ऑक्साइड-अर्धचालक क्षेत्र-प्रभाव ट्रांजिस्टर) की ट्रांजिस्टर गणना एक छोटी चिप में एकीकृत होती है। इसका परिणाम सर्किट में होता है जो असतत इलेक्ट्रॉनिक घटकों के निर्माण की तुलना में छोटे, तेज और कम खर्चीले होते हैं। एकीकृत सर्किट डिजाइन के लिए आईसी की बड़े पैमाने पर उत्पादन क्षमता, विश्वसनीयता और बिल्डिंग-ब्लॉक दृष्टिकोण ने असतत ट्रांजिस्टर का उपयोग करके डिजाइन के स्थान पर मानकीकृत आईसी को तेजी से अपनाना सुनिश्चित किया है। IC अब लगभग सभी इलेक्ट्रॉनिक उपकरणों में उपयोग किया जाता है और इसने इलेक्ट्रॉनिक्स की दुनिया में क्रांति ला दी है। कंप्यूटर, मोबाइल फोन और अन्य घरेलू उपकरण अब आधुनिक समाज की संरचना के अविभाज्य अंग हैं, जो आधुनिक कंप्यूटर प्रोसेसर और माइक्रोकंट्रोलर जैसे छोटे आकार और कम लागत के आईसी द्वारा संभव बनाया गया है।


बहुत बड़े पैमाने पर एकीकरण को धातु-ऑक्साइड-सिलिकॉन (MOS) सेमीकंडक्टर डिवाइस निर्माण में तकनीकी प्रगति द्वारा व्यावहारिक बनाया गया था। 1960 के दशक में उनकी उत्पत्ति के बाद से, चिप्स का आकार, गति और क्षमता बहुत आगे बढ़ी है, तकनीकी प्रगति से प्रेरित है जो एक ही आकार के चिप्स पर अधिक से अधिक एमओएस ट्रांजिस्टर फिट होते हैं और nbsp; - एक आधुनिक चिप में कई अरबों मॉस ट्रांजिस्टर हो सकते हैं। एक क्षेत्र एक मानव नाखून का आकार। मूर के नियम का पालन करते हुए, ये अग्रिम, आज के कंप्यूटर चिप्स को लाखों बार क्षमता और 1970 के दशक की शुरुआत में कंप्यूटर चिप्स की गति से हजारों गुना अधिक बार के पास बनाते हैं।
धातु-ऑक्साइड-सिलिकॉन (एमओएस) सेमीकंडक्टर डिवाइस निर्माण में तकनीकी प्रगति द्वारा बहुत बड़े पैमाने पर एकीकरण को व्यावहारिक बनाया गया था। 1960 के दशक में उनकी उत्पत्ति के बाद से, चिप्स के आकार, गति और क्षमता में काफी प्रगति हुई है, तकनीकी विकास द्वारा संचालित है जो एक ही आकार के चिप्स पर अधिक से अधिक MOS ट्रांजिस्टर फिट करते हैं - एक आधुनिक चिप में एक में कई अरबों MOS ट्रांजिस्टर हो सकते हैं। मानव नाखून के आकार का क्षेत्रफल। मोटे तौर पर मूर के नियम का पालन करते हुए ये प्रगति, आज के कंप्यूटर चिप्स की क्षमता का लाखों गुना और 1970 के दशक की शुरुआत के कंप्यूटर चिप्स की गति से हजारों गुना अधिक है।


ICS के असतत सर्किट पर दो मुख्य लाभ हैं: & nbsp; लागत और प्रदर्शन। लागत कम है क्योंकि चिप्स, उनके सभी घटकों के साथ, एक समय में एक ट्रांजिस्टर के निर्माण के बजाय फोटोलिथोग्राफी द्वारा एक इकाई के रूप में मुद्रित होते हैं। इसके अलावा, पैक किए गए आईसीएस असतत सर्किट की तुलना में बहुत कम सामग्री का उपयोग करते हैं। प्रदर्शन अधिक है क्योंकि आईसी के घटक जल्दी से स्विच करते हैं और उनके छोटे आकार और निकटता के कारण तुलनात्मक रूप से कम शक्ति का उपभोग करते हैं। आईसीएस का मुख्य नुकसान उन्हें डिजाइन करने और आवश्यक फोटोमस्क को गढ़ने की उच्च लागत है। इस उच्च प्रारंभिक लागत का मतलब है कि आईसीएस केवल व्यावसायिक रूप से व्यवहार्य हैं जब उच्च उत्पादन संस्करणों का अनुमान लगाया जाता है।
असतत सर्किट पर आईसी के दो मुख्य लाभ हैं: लागत और प्रदर्शन। लागत कम है क्योंकि चिप्स, उनके सभी घटकों के साथ, एक समय में एक ट्रांजिस्टर के निर्माण के बजाय फोटोलिथोग्राफी द्वारा एक इकाई के रूप में मुद्रित होते हैं। इसके अलावा, पैक किए गए आईसी असतत सर्किट की तुलना में बहुत कम सामग्री का उपयोग करते हैं। प्रदर्शन उच्च है क्योंकि आईसी के घटक जल्दी से स्विच करते हैं और उनके छोटे आकार और निकटता के कारण तुलनात्मक रूप से कम बिजली की खपत करते हैं। आईसी का मुख्य नुकसान उन्हें डिजाइन करने और आवश्यक फोटोमास्क बनाने की उच्च लागत है। इस उच्च प्रारंभिक लागत का मतलब है कि आईसी केवल व्यावसायिक रूप से व्यवहार्य हैं जब पैमाने की अर्थव्यवस्थाएं प्रत्याशित हैं।


== शब्दावली ==
== शब्दावली ==
एक एकीकृत सर्किट के रूप में परिभाषित किया गया है:<ref>{{cite web |url=http://www.jedec.org/standards-documents/dictionary/terms/integrated-circuit-ic |title=Integrated circuit (IC) |publisher=[[JEDEC]]}}</ref> <clockquote> एक सर्किट जिसमें सभी या कुछ सर्किट तत्व अविभाज्य रूप से जुड़े और विद्युत रूप से परस्पर जुड़े होते हैं, ताकि इसे निर्माण और वाणिज्य के उद्देश्यों के लिए अविभाज्य माना जाए।पतली-फिल्म ट्रांजिस्टर, मोटी-फिल्म प्रौद्योगिकी सहित प्रौद्योगिकियां | मोटी-फिल्म प्रौद्योगिकियां, या हाइब्रिड एकीकृत सर्किट।हालांकि, सामान्य उपयोग में एकीकृत सर्किट एकल-टुकड़ा सर्किट निर्माण को संदर्भित करने के लिए आया है जिसे मूल रूप से एक मोनोलिथिक एकीकृत सर्किट के रूप में जाना जाता है, जिसे अक्सर सिलिकॉन के एक टुकड़े पर बनाया जाता है।<ref>{{cite web |title=The first monolithic integrated circuits |url=http://homepages.nildram.co.uk/~wylie/ICs/monolith.htm |quote=Nowadays when people say 'integrated circuit' they usually mean a monolithic IC, where the entire circuit is constructed in a single piece of silicon. |author=Wylie, Andrew |year=2009 |access-date=14 March 2011}}</ref><ref>{{cite book| last1 = Horowitz| first1 = Paul| author-link1 = Paul Horowitz| last2 = Hill| first2 = Winfield| author-link2 = Winfield Hill| title = The Art of Electronics| edition = 2nd| year = 1989| publisher = Cambridge University Press| isbn = 978-0-521-37095-0| page = [https://archive.org/details/artofelectronics00horo/page/61 61]| quote = Integrated circuits, which have largely replaced circuits constructed from discrete transistors, are themselves merely arrays of transistors and other components built from a single chip of semiconductor material.| url = https://archive.org/details/artofelectronics00horo/page/61}}</ref>
एक एकीकृत सर्किट के रूप में परिभाषित किया गया है:<ref>{{cite web |url=http://www.jedec.org/standards-documents/dictionary/terms/integrated-circuit-ic |title=Integrated circuit (IC) |publisher=[[JEDEC]]}}</ref> <blockquote>एक सर्किट जिसमें सभी या कुछ सर्किट तत्व अविभाज्य रूप से जुड़े हुए हैं और विद्युत रूप से जुड़े हुए हैं ताकि इसे निर्माण और वाणिज्य के उद्देश्यों के लिए अविभाज्य माना जा सके।</blockquote> इस परिभाषा को पूरा करने वाले सर्किट कई अलग-अलग उपयोग करके बनाए जा सकते हैं पतली फिल्म ट्रांजिस्टर, मोटी फिल्म प्रौद्योगिकी | मोटी फिल्म प्रौद्योगिकियों, या संकर एकीकृत सर्किट सहित प्रौद्योगिकियों। हालांकि, सामान्य उपयोग में एकीकृत सर्किट एकल-टुकड़ा सर्किट निर्माण को संदर्भित करने के लिए आया है जिसे मूल रूप से एक मोनोलिथिक एकीकृत सर्किट के रूप में जाना जाता है, जिसे अक्सर सिलिकॉन के एक टुकड़े पर बनाया जाता है।<ref>{{cite web |title=The first monolithic integrated circuits |url=http://homepages.nildram.co.uk/~wylie/ICs/monolith.htm |quote=Nowadays when people say 'integrated circuit' they usually mean a monolithic IC, where the entire circuit is constructed in a single piece of silicon. |author=Wylie, Andrew |year=2009 |access-date=14 March 2011}}</ref><ref>{{cite book| last1 = Horowitz| first1 = Paul| author-link1 = Paul Horowitz| last2 = Hill| first2 = Winfield| author-link2 = Winfield Hill| title = The Art of Electronics| edition = 2nd| year = 1989| publisher = Cambridge University Press| isbn = 978-0-521-37095-0| page = [https://archive.org/details/artofelectronics00horo/page/61 61]| quote = Integrated circuits, which have largely replaced circuits constructed from discrete transistors, are themselves merely arrays of transistors and other components built from a single chip of semiconductor material.| url = https://archive.org/details/artofelectronics00horo/page/61}}</ref>




== इतिहास ==
== इतिहास ==
[[File:Kilby solid circuit.jpg|thumb|right|1958 से जैक किल्बी का मूल हाइब्रिड इंटीग्रेटेड सर्किट। यह पहला एकीकृत सर्किट था, और जर्मेनियम से बनाया गया था।]]
[[File:Kilby solid circuit.jpg|thumb|right|1958 से जैक किल्बी का मूल हाइब्रिड इंटीग्रेटेड सर्किट। यह पहला इंटीग्रेटेड सर्किट था, और इसे जर्मेनियम से बनाया गया था।]]
एक डिवाइस में कई घटकों को संयोजित करने का एक प्रारंभिक प्रयास (आधुनिक आईसीएस की तरह) 1920 के दशक से लोवे 3NF वैक्यूम ट्यूब था।आईसीएस के विपरीत, इसे कर से बचने के उद्देश्य से डिज़ाइन किया गया था, जैसा कि जर्मनी में, रेडियो रिसीवर्स में एक कर था जो एक रेडियो रिसीवर के पास कितने ट्यूब धारकों के आधार पर लगाया गया था।इसने रेडियो रिसीवर को एक एकल ट्यूब धारक की अनुमति दी।
1920 के दशक से लोवे 3NF वैक्यूम ट्यूब एक उपकरण (जैसे आधुनिक IC) में कई घटकों के संयोजन का एक प्रारंभिक प्रयास था। आईसी के विपरीत, इसे कर से बचने के उद्देश्य से डिजाइन किया गया था, जैसा कि जर्मनी में, रेडियो रिसीवर के पास एक कर था जो एक रेडियो रिसीवर के कितने ट्यूब धारकों के आधार पर लगाया जाता था। इसने रेडियो रिसीवर्स को सिंगल ट्यूब होल्डर रखने की अनुमति दी।


एक एकीकृत सर्किट की शुरुआती अवधारणाएं 1949 में वापस चली जाती हैं, जब जर्मन इंजीनियर वर्नर जैकोबी<ref name="computerhistory-ic">{{cite web|url=https://www.computerhistory.org/atchm/who-invented-the-ic/|title=Who Invented the IC? |department=@CHM Blog |publisher=Computer History Museum |date=20 August 2014}}</ref> (सीमेंस & nbsp; एजी)<ref>{{cite web|url=http://integratedcircuithelp.com/invention.html |title=Integrated circuits help Invention |publisher=Integratedcircuithelp.com |access-date=2012-08-13}}</ref> एक एकीकृत-सर्किट-जैसे अर्धचालक एम्पलीफाइंग डिवाइस के लिए एक पेटेंट दायर किया<ref name="jacobi1949">{{patent|DE|833366|W. Jacobi/SIEMENS AG: "Halbleiterverstärker" priority filing on 14 April 1949, published on 15 May 1952.}}</ref> तीन-चरण एम्पलीफायर व्यवस्था में एक सामान्य सब्सट्रेट पर पांच ट्रांजिस्टर दिखाना।जैकोबी ने अपने पेटेंट के विशिष्ट औद्योगिक अनुप्रयोगों के रूप में छोटे और सस्ते श्रवण यंत्रों का खुलासा किया।उनके पेटेंट का तत्काल व्यावसायिक उपयोग नहीं किया गया है।
एक एकीकृत सर्किट की प्रारंभिक अवधारणा 1949 में वापस आती है, जब जर्मन इंजीनियर वर्नर जैकोबिक<ref name="computerhistory-ic">{{cite web|url=https://www.computerhistory.org/atchm/who-invented-the-ic/|title=Who Invented the IC? |department=@CHM Blog |publisher=Computer History Museum |date=20 August 2014}}</ref> (सीमेंस एजी | सीमेंस एजी)<ref>{{cite web|url=http://integratedcircuithelp.com/invention.html |title=Integrated circuits help Invention |publisher=Integratedcircuithelp.com |access-date=2012-08-13}}</ref> एक एकीकृत-सर्किट-जैसे अर्धचालक प्रवर्धक उपकरण के लिए पेटेंट दायर किया<ref name="jacobi1949">{{patent|DE|833366|W. Jacobi/SIEMENS AG: "Halbleiterverstärker" priority filing on 14 April 1949, published on 15 May 1952.}}</ref> तीन-चरण एम्पलीफायर व्यवस्था में एक सामान्य सब्सट्रेट पर पांच ट्रांजिस्टर दिखा रहा है। जैकोबी ने अपने पेटेंट के विशिष्ट औद्योगिक अनुप्रयोगों के रूप में छोटे और सस्ते श्रवण यंत्रों का खुलासा किया। उनके पेटेंट के तत्काल व्यावसायिक उपयोग की सूचना नहीं मिली है।


अवधारणा का एक और प्रारंभिक प्रस्तावक जेफ्री डुमर (1909-2002) था, जो एक रडार वैज्ञानिक है जो ब्रिटिश रक्षा मंत्रालय के रॉयल रडार स्थापना के लिए काम कर रहा था।डुमर ने वाशिंगटन, डी.सी. में गुणवत्ता वाले इलेक्ट्रॉनिक घटकों में प्रगति पर संगोष्ठी में जनता के लिए विचार प्रस्तुत किया। वाशिंगटन, और एनबीएसपी; डी.सी.7 मई 1952 को।<ref>[http://www.epn-online.com/page/22909/the-hapless-tale-of-geoffrey-dummer-this-is-the-sad-.html "The Hapless Tale of Geoffrey Dummer"] {{webarchive|url=https://web.archive.org/web/20130511181443/http://www.epn-online.com/page/22909/the-hapless-tale-of-geoffrey-dummer-this-is-the-sad-.html |date=11 May 2013 }} (n.d.) (HTML), ''Electronic Product News'', accessed 8 July 2008.</ref> उन्होंने अपने विचारों को प्रचारित करने के लिए कई संगोष्ठी को सार्वजनिक रूप से दिया और 1956 में इस तरह के एक सर्किट का निर्माण करने का असफल प्रयास किया। 1953 और 1957 के बीच, सिडनी डार्लिंगटन और यासुओ तारुई (इलेक्ट्रोटेक्निकल लेबोरेटरी) ने इसी तरह के चिप डिजाइन का प्रस्ताव दिया, जहां कई ट्रांजिस्टर एक सामान्य सक्रिय क्षेत्र साझा कर सकते थे, लेकिन वहाँ, लेकिन वहाँक्या कोई पी -एन जंक्शन अलगाव नहीं था। उन्हें एक दूसरे से अलग करने के लिए विद्युत अलगाव।<ref name="computerhistory-ic"/>
अवधारणा का एक अन्य प्रारंभिक प्रस्तावक जेफ्री डमर (1909-2002) था, जो ब्रिटिश रक्षा मंत्रालय (यूनाइटेड किंगडम) के रॉयल रडार प्रतिष्ठान के लिए काम कर रहे एक रडार वैज्ञानिक थे। डमर ने 7 मई 1952 को वाशिंगटन, डीसी | वाशिंगटन, डीसी में गुणवत्ता इलेक्ट्रॉनिक घटकों में प्रगति पर संगोष्ठी में जनता के लिए विचार प्रस्तुत किया।<ref>[http://www.epn-online.com/page/22909/the-hapless-tale-of-geoffrey-dummer-this-is-the-sad-.html "The Hapless Tale of Geoffrey Dummer"] {{webarchive|url=https://web.archive.org/web/20130511181443/http://www.epn-online.com/page/22909/the-hapless-tale-of-geoffrey-dummer-this-is-the-sad-.html |date=11 May 2013 }} (n.d.) (HTML), ''Electronic Product News'', accessed 8 July 2008.</ref> उन्होंने अपने विचारों को प्रचारित करने के लिए सार्वजनिक रूप से कई संगोष्ठियां दीं और 1956 में इस तरह के एक सर्किट के निर्माण का असफल प्रयास किया। 1953 और 1957 के बीच, सिडनी डार्लिंगटन और यासुओ तारुई (इलेक्ट्रोटेक्निकल लेबोरेटरी) ने समान चिप डिजाइनों का प्रस्ताव रखा, जहां कई ट्रांजिस्टर एक सामान्य सक्रिय क्षेत्र साझा कर सकते थे, लेकिन वहां उन्हें एक दूसरे से अलग करने के लिए कोई पी-एन जंक्शन अलगाव नहीं था।<ref name="computerhistory-ic"/>


मोनोलिथिक इंटीग्रेटेड सर्किट चिप को कर्ट लेहोवेक द्वारा जीन होर्नी और पी -एन जंक्शन अलगाव द्वारा प्लानर प्रक्रिया के आविष्कारों द्वारा सक्षम किया गया था।होर्ननी का आविष्कार सरफेसिंग पर मोहम्मद एम। अटला के काम पर बनाया गया था, साथ ही फुलर और डिटजेनबर्गर के काम पर बोरॉन और फास्फोरस अशुद्धियों के प्रसार पर सिलिकॉन, कार्ल फ्रॉश और लिंकन डेरिक के काम की सतह की सुरक्षा पर काम किया, और फैह-तांग साह का काम प्रसार परऑक्साइड द्वारा मास्किंग।<ref>{{Cite book|last=Saxena|first=Arjum|title=Invention of Integrated Circuits: Untold Important Facts|publisher=World Scientific|year=2009|pages=95–103}}</ref>
मोनोलिथिक इंटीग्रेटेड सर्किट चिप को जीन होर्नी द्वारा प्लानर प्रक्रिया के आविष्कारों और कर्ट लेहोवेक द्वारा पी-एन जंक्शन अलगाव द्वारा सक्षम किया गया था। होर्नी का आविष्कार सतह पर निष्क्रियता पर मोहम्मद एम। अटाला के काम के साथ-साथ फुलर और डिट्ज़ेनबर्गर के काम पर बोरॉन और फास्फोरस अशुद्धियों के सिलिकॉन में प्रसार, कार्ल फ्रॉश और लिंकन डेरिक के सतह संरक्षण पर काम और चिह-तांग साह के प्रसार पर काम पर बनाया गया था। ऑक्साइड द्वारा मास्किंग।<ref>{{Cite book|last=Saxena|first=Arjum|title=Invention of Integrated Circuits: Untold Important Facts|publisher=World Scientific|year=2009|pages=95–103}}</ref>




=== पहले एकीकृत सर्किट ===
=== प्रथम एकीकृत परिपथ ===
{{Main|Invention of the integrated circuit}}
{{Main|Invention of the integrated circuit}}
{{See also|Planar process|p–n junction isolation|Surface passivation}}
{{See also|Planar process|p–n junction isolation|Surface passivation}}
[[File:Robert Noyce with Motherboard 1959.png|thumb|रॉबर्ट नोयस ने 1959 में पहले मोनोलिथिक इंटीग्रेटेड सर्किट का आविष्कार किया। चिप को सिलिकॉन से बनाया गया था।]]
[[File:Robert Noyce with Motherboard 1959.png|thumb|रॉबर्ट नॉयस ने 1959 में पहले मोनोलिथिक इंटीग्रेटेड सर्किट का आविष्कार किया था। चिप को सिलिकॉन से बनाया गया था।]]
आईसी के लिए एक अग्रदूत विचार छोटे सिरेमिक सब्सट्रेट (तथाकथित माइक्रोमोड्यूल्स) बनाने के लिए था,<ref name=micromodules/>प्रत्येक में एक एकल लघु घटक है।घटक तब एकीकृत और एक द्विदिश या त्रिभुज कॉम्पैक्ट ग्रिड में वायर्ड किए जा सकते हैं।यह विचार, जो 1957 में बहुत होनहार लग रहा था, जैक किल्बी द्वारा अमेरिकी सेना को प्रस्तावित किया गया था<ref name="micromodules" />और अल्पकालिक माइक्रोमॉड्यूल कार्यक्रम (1951 के प्रोजेक्ट टिंकरटॉय के समान) के लिए नेतृत्व किया।<ref name= micromodules >{{Cite web|url=http://www.eetimes.com/special/special_issues/millennium/milestones/kilby.html|title=Micromodules: the ultimate package|last=Rostky|first=George|website=EE Times|archive-url=https://web.archive.org/web/20100107111717/http://www.eetimes.com/special/special_issues/millennium/milestones/kilby.html|archive-date=2010-01-07|access-date=2018-04-23}}</ref><ref>{{Cite web|url=http://www.chipsetc.com/the-rca-micromodule.html|title=The RCA Micromodule|website=Vintage Computer Chip Collectibles, Memorabilia & Jewelry|access-date=2018-04-23}}</ref><ref>{{Cite book|url=https://books.google.com/books?id=tdCjBQAAQBAJ&q=micromodule&pg=PA392|title=American Microelectronics Data Annual 1964–65|last1=Dummer|first1=G.W.A.|last2=Robertson|first2=J. Mackenzie|date=2014-05-16|publisher=Elsevier|isbn=978-1-4831-8549-1|pages=392–397, 405–406}}</ref> हालाँकि, जैसे -जैसे परियोजना गति प्राप्त कर रही थी, किल्बी एक नया, क्रांतिकारी डिजाइन: & nbsp; ic।
आईसी के लिए एक अग्रदूत विचार छोटे सिरेमिक सबस्ट्रेट्स (तथाकथित माइक्रोमोड्यूल) बनाना था,<ref name=micromodules/>प्रत्येक में एक छोटा सा घटक होता है। घटकों को तब एकीकृत किया जा सकता है और एक द्विआयामी या त्रिआयामी कॉम्पैक्ट ग्रिड में तारित किया जा सकता है। यह विचार, जो 1957 में बहुत आशाजनक लग रहा था, अमेरिकी सेना को जैक किल्बी द्वारा प्रस्तावित किया गया था<ref name="micromodules" />और अल्पकालिक माइक्रोमॉड्यूल प्रोग्राम (1951 के प्रोजेक्ट टिंकर्टॉय के समान) का नेतृत्व किया।<ref name= micromodules >{{Cite web|url=http://www.eetimes.com/special/special_issues/millennium/milestones/kilby.html|title=Micromodules: the ultimate package|last=Rostky|first=George|website=EE Times|archive-url=https://web.archive.org/web/20100107111717/http://www.eetimes.com/special/special_issues/millennium/milestones/kilby.html|archive-date=2010-01-07|access-date=2018-04-23}}</ref><ref>{{Cite web|url=http://www.chipsetc.com/the-rca-micromodule.html|title=The RCA Micromodule|website=Vintage Computer Chip Collectibles, Memorabilia & Jewelry|access-date=2018-04-23}}</ref><ref>{{Cite book|url=https://books.google.com/books?id=tdCjBQAAQBAJ&q=micromodule&pg=PA392|title=American Microelectronics Data Annual 1964–65|last1=Dummer|first1=G.W.A.|last2=Robertson|first2=J. Mackenzie|date=2014-05-16|publisher=Elsevier|isbn=978-1-4831-8549-1|pages=392–397, 405–406}}</ref> हालांकि, जैसे-जैसे परियोजना गति प्राप्त कर रही थी, किल्बी एक नए, क्रांतिकारी डिजाइन के साथ आया: आईसी।


टेक्सास इंस्ट्रूमेंट्स द्वारा नियोजित, किल्बी ने जुलाई 1958 में एकीकृत सर्किट से संबंधित अपने प्रारंभिक विचारों को दर्ज किया, 12 सितंबर 1958 को एक एकीकृत सर्किट के पहले कामकाजी उदाहरण का सफलतापूर्वक प्रदर्शन किया।<ref name="TIJackBuilt">[http://www.ti.com/corp/docs/kilbyctr/jackbuilt.shtml ''The Chip that Jack Built''], (c. 2008), (HTML), Texas Instruments, Retrieved 29 May 2008.</ref> 6 फरवरी 1959 के अपने पेटेंट आवेदन में,<ref>Kilby, Jack S. "Miniaturized Electronic Circuits", {{US Patent|3138743}}, filed 6 February 1959, issued 23 June 1964.</ref> किल्बी ने अपने नए डिवाइस को सेमीकंडक्टर सामग्री के एक शरीर के रूप में वर्णित किया ... जिसमें इलेक्ट्रॉनिक सर्किट के सभी घटक पूरी तरह से एकीकृत हैं।<ref>{{cite book| last = Winston| first = Brian| title = Media Technology and Society: A History: From the Telegraph to the Internet| url = https://books.google.com/books?id=gfeCXlElJTwC&pg=PA221| year = 1998| publisher = Routledge| isbn = 978-0-415-14230-4| page = 221 }}</ref> नए आविष्कार के लिए पहला ग्राहक अमेरिकी वायु सेना था।<ref>{{cite web|url=http://www.ti.com/corp/docs/company/history/timeline/defense/1960/docs/61-first_ic.htm |title=Texas Instruments – 1961 First IC-based computer |publisher=Ti.com |access-date=2012-08-13}}</ref> किल्बी ने एकीकृत सर्किट के आविष्कार में अपने हिस्से के लिए भौतिकी में 2000 नोबेल पुरस्कार जीता।<ref>[http://nobelprize.org/nobel_prizes/physics/laureates/2000/press.html "The Nobel Prize in Physics 2000"], nobelprize.org (10 October 2000)</ref> हालांकि, किल्बी का आविष्कार एक अखंड एकीकृत सर्किट (मोनोलिथिक आईसी) चिप के बजाय एक हाइब्रिड एकीकृत सर्किट (हाइब्रिड आईसी) था।<ref name="Saxena140">{{cite book |last1=Saxena |first1=Arjun N. |title=Invention of Integrated Circuits: Untold Important Facts |date=2009 |publisher=[[World Scientific]] |isbn=9789812814456 |page=140 |url=https://books.google.com/books?id=-3lpDQAAQBAJ&pg=PA140}}</ref> किल्बी के आईसी में बाहरी तार कनेक्शन थे, जिससे बड़े पैमाने पर उत्पादन करना मुश्किल हो गया।<ref name="nasa">{{cite web |title=Integrated circuits |url=https://www.hq.nasa.gov/alsj/ic-pg3.html |website=[[NASA]] |access-date=13 August 2019}}</ref>
टेक्सास इंस्ट्रूमेंट्स द्वारा नव नियोजित, किल्बी ने जुलाई 1958 में एकीकृत सर्किट से संबंधित अपने प्रारंभिक विचारों को दर्ज किया, 12 सितंबर 1958 को एक एकीकृत सर्किट के पहले कामकाजी उदाहरण को सफलतापूर्वक प्रदर्शित किया।<ref name="TIJackBuilt">[http://www.ti.com/corp/docs/kilbyctr/jackbuilt.shtml ''The Chip that Jack Built''], (c. 2008), (HTML), Texas Instruments, Retrieved 29 May 2008.</ref> 6 फरवरी 1959 के अपने पेटेंट आवेदन में,<ref>Kilby, Jack S. "Miniaturized Electronic Circuits", {{US Patent|3138743}}, filed 6 February 1959, issued 23 June 1964.</ref> किल्बी ने अपने नए उपकरण को सेमीकंडक्टर सामग्री का एक निकाय बताया... जिसमें इलेक्ट्रॉनिक सर्किट के सभी घटक पूरी तरह से एकीकृत हैं।<ref>{{cite book| last = Winston| first = Brian| title = Media Technology and Society: A History: From the Telegraph to the Internet| url = https://books.google.com/books?id=gfeCXlElJTwC&pg=PA221| year = 1998| publisher = Routledge| isbn = 978-0-415-14230-4| page = 221 }}</ref> नए आविष्कार के लिए पहला ग्राहक अमेरिकी वायु सेना था।<ref>{{cite web|url=http://www.ti.com/corp/docs/company/history/timeline/defense/1960/docs/61-first_ic.htm |title=Texas Instruments – 1961 First IC-based computer |publisher=Ti.com |access-date=2012-08-13}}</ref> किल्बी ने एकीकृत सर्किट के आविष्कार में अपने हिस्से के लिए भौतिकी में 2000 का नोबेल पुरस्कार जीता।<ref>[http://nobelprize.org/nobel_prizes/physics/laureates/2000/press.html "The Nobel Prize in Physics 2000"], nobelprize.org (10 October 2000)</ref> हालांकि, किल्बी का आविष्कार एक मोनोलिथिक इंटीग्रेटेड सर्किट (मोनोलिथिक आईसी) चिप के बजाय एक हाइब्रिड इंटीग्रेटेड सर्किट (हाइब्रिड आईसी) था।<ref name="Saxena140">{{cite book |last1=Saxena |first1=Arjun N. |title=Invention of Integrated Circuits: Untold Important Facts |date=2009 |publisher=[[World Scientific]] |isbn=9789812814456 |page=140 |url=https://books.google.com/books?id=-3lpDQAAQBAJ&pg=PA140}}</ref> किल्बी के आईसी में बाहरी तार कनेक्शन थे, जिससे बड़े पैमाने पर उत्पादन करना मुश्किल हो गया।<ref name="nasa">{{cite web |title=Integrated circuits |url=https://www.hq.nasa.gov/alsj/ic-pg3.html |website=[[NASA]] |access-date=13 August 2019}}</ref>
किल्बी के डेढ़ साल बाद, फेयरचाइल्ड सेमीकंडक्टर में रॉबर्ट नोयस ने पहले सच्चे मोनोलिथिक आईसी चिप का आविष्कार किया।<ref name="computerhistory1959">{{cite web |title=1959: Practical Monolithic Integrated Circuit Concept Patented |url=https://www.computerhistory.org/siliconengine/practical-monolithic-integrated-circuit-concept-patented/ |website=[[Computer History Museum]] |access-date=13 August 2019}}</ref><ref name="nasa"/>यह एक एकीकृत सर्किट की एक नई किस्म थी, जो किल्बी के कार्यान्वयन की तुलना में अधिक व्यावहारिक थी।नोयस का डिज़ाइन सिलिकॉन से बना था, जबकि किल्बी की चिप जर्मेनियम से बनी थी।नोयस के अखंड आईसी ने सभी घटकों को सिलिकॉन की एक चिप पर रखा और उन्हें तांबे की लाइनों के साथ जोड़ा।<ref name="nasa"/>नोयस के मोनोलिथिक आईसी को प्लानर प्रक्रिया का उपयोग करके गढ़ा गया था, जिसे 1959 की शुरुआत में उनके सहयोगी जीन होर्नी द्वारा विकसित किया गया था।आधुनिक आईसी चिप्स नोयस के मोनोलिथिक आईसी पर आधारित हैं,<ref name="computerhistory1959"/><ref name="nasa"/>किल्बी के हाइब्रिड आईसी के बजाय।<ref name="Saxena140"/>
किल्बी के आधे साल बाद, फेयरचाइल्ड सेमीकंडक्टर में रॉबर्ट नॉयस ने पहली सच्ची मोनोलिथिक आईसी चिप का आविष्कार किया।<ref name="computerhistory1959">{{cite web |title=1959: Practical Monolithic Integrated Circuit Concept Patented |url=https://www.computerhistory.org/siliconengine/practical-monolithic-integrated-circuit-concept-patented/ |website=[[Computer History Museum]] |access-date=13 August 2019}}</ref><ref name="nasa"/>यह एकीकृत सर्किट की एक नई किस्म थी, जो किल्बी के कार्यान्वयन से अधिक व्यावहारिक थी। नॉयस का डिजाइन सिलिकॉन से बना था, जबकि किल्बी की चिप जर्मेनियम से बनी थी। नॉयस के मोनोलिथिक आईसी ने सभी घटकों को सिलिकॉन की एक चिप पर रखा और उन्हें तांबे की लाइनों से जोड़ा।<ref name="nasa"/>नॉयस का मोनोलिथिक आईसी प्लानर प्रक्रिया का उपयोग करके सेमीकंडक्टर डिवाइस फैब्रिकेशन था, जिसे 1959 की शुरुआत में उनके सहयोगी जीन होर्नी ने विकसित किया था। आधुनिक आईसी चिप्स नॉयस के मोनोलिथिक आईसी पर आधारित हैं,<ref name="computerhistory1959"/><ref name="nasa"/>किल्बी के हाइब्रिड आईसी के बजाय।<ref name="Saxena140"/>


नासा का अपोलो कार्यक्रम 1961 और 1965 के बीच एकीकृत सर्किट का सबसे बड़ा एकल उपभोक्ता था।<ref name="eldon">Hall,  
नासा का अपोलो कार्यक्रम 1961 और 1965 के बीच एकीकृत परिपथों का सबसे बड़ा एकल उपभोक्ता था।<ref name="eldon">Hall,  
Eldon C. (1996).
Eldon C. (1996).
[https://books.google.com/books?id=G8Dml1x55r0C "Journey to the Moon: The History of the Apollo Guidance Computer"]. American Institute of Aeronautics and Astronautics. pp. 18–19. {{ISBN|9781563471858}}
[https://books.google.com/books?id=G8Dml1x55r0C "Journey to the Moon: The History of the Apollo Guidance Computer"]. American Institute of Aeronautics and Astronautics. pp. 18–19. {{ISBN|9781563471858}}
Line 43: Line 43:




=== TTL एकीकृत सर्किट ===
=== टीटीएल एकीकृत परिपथ ===
{{Main|Transistor–transistor logic}}
{{Main|Transistor–transistor logic}}
ट्रांजिस्टर -ट्रांसिस्टर लॉजिक (TTL) को 1960 के दशक की शुरुआत में TRW Inc. TTL में जेम्स एल। बुई द्वारा 1970 के दशक की शुरुआत में 1980 के दशक की शुरुआत में प्रमुख एकीकृत सर्किट प्रौद्योगिकी बन गई थी।<ref>{{cite web |title=Computer Pioneers – James L. Buie |url=https://history.computer.org/pioneers/buie.html |website=[[IEEE Computer Society]] |access-date=25 May 2020}}</ref>
ट्रांजिस्टर-ट्रांजिस्टर लॉजिक (TTL) को जेम्स एल. बुई द्वारा 1960 के दशक की शुरुआत में TRW Inc. में विकसित किया गया था। TTL 1970 से 1980 के दशक के दौरान प्रमुख एकीकृत सर्किट तकनीक बन गया।<ref>{{cite web |title=Computer Pioneers – James L. Buie |url=https://history.computer.org/pioneers/buie.html |website=[[IEEE Computer Society]] |access-date=25 May 2020}}</ref>
टीटीएल एकीकृत सर्किट के दर्जनों मिनीकॉपर्स और मेनफ्रेम कंप्यूटरों के प्रोसेसर के लिए निर्माण का एक मानक विधि थी।आईबीएम 360 मेनफ्रेम, पीडीपी -11 मिनीकॉम्पटर और डेस्कटॉप डेटापॉइंट 2200 जैसे कंप्यूटर द्विध्रुवी एकीकृत सर्किट से बनाए गए थे,<ref name="tmx_shirriff" />या तो टीटीएल या यहां तक कि तेजी से एमिटर-युग्मित तर्क (ईसीएल)।
दर्जनों टीटीएल एकीकृत सर्किट मिनीकंप्यूटर और मेनफ्रेम कंप्यूटर की केंद्रीय प्रसंस्करण इकाई के निर्माण का एक मानक तरीका था। आईबीएम 360 मेनफ्रेम, पीडीपी-11 मिनीकंप्यूटर और डेस्कटॉप डेटापॉइंट 2200 जैसे कंप्यूटर बाइपोलर जंक्शन ट्रांजिस्टर इंटीग्रेटेड सर्किट से बनाए गए थे।<ref name="tmx_shirriff" />या तो टीटीएल या इससे भी तेज एमिटर-कपल्ड लॉजिक (ईसीएल)।


=== MOS एकीकृत सर्किट ===
=== एमओएस इंटीग्रेटेड सर्किट ===
{{See|MOSFET applications#MOS integrated circuit}}
{{See|MOSFET applications#MOS integrated circuit}}
{{See also|List of semiconductor scale examples|Mixed-signal integrated circuit|Moore's law|Three-dimensional integrated circuit|Transistor count|Very Large Scale Integration}}
{{See also|List of semiconductor scale examples|Mixed-signal integrated circuit|Moore's law|Three-dimensional integrated circuit|Transistor count|Very Large Scale Integration}}
लगभग सभी आधुनिक आईसी चिप्स मेटल-ऑक्साइड-सेमिकंडक्टर (MOS) एकीकृत सर्किट हैं, जो MOSFETs (मेटल-ऑक्साइड-सिलिकॉन फील्ड-इफेक्ट ट्रांजिस्टर) से निर्मित हैं।<ref name="Kuo">{{cite journal |last1=Kuo |first1=Yue |title=Thin Film Transistor Technology—Past, Present, and Future |journal=The Electrochemical Society Interface |date=1 January 2013 |volume=22 |issue=1 |pages=55–61 |doi=10.1149/2.F06131if |bibcode=2013ECSIn..22a..55K |url=https://www.electrochem.org/dl/interface/spr/spr13/spr13_p055_061.pdf }}</ref> MOSFET (जिसे MOS ट्रांजिस्टर के रूप में भी जाना जाता है), जिसका आविष्कार मोहम्मद एम। अटला और डावन काहंग ने 1959 में बेल लैब्स में किया था, का आविष्कार किया गया था,<ref>{{cite web |title=1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated |url=https://www.computerhistory.org/siliconengine/metal-oxide-semiconductor-mos-transistor-demonstrated/ |website=[[Computer History Museum]]}}</ref> बहुत बड़े पैमाने पर एकीकरण का निर्माण करना संभव है। उच्च घनत्व एकीकृत सर्किट।<ref name="computerhistory-transistor">{{cite web |title=Who Invented the Transistor? |author=Laws, David |url=https://www.computerhistory.org/atchm/who-invented-the-transistor/ |website=[[Computer History Museum]] |date=4 December 2013 }}</ref> द्विध्रुवी ट्रांजिस्टर के विपरीत, जिन्हें एक चिप पर ट्रांजिस्टर के पी -एन जंक्शन अलगाव के लिए कई चरणों की आवश्यकता होती है, MOSFETS को ऐसे कदमों की आवश्यकता होती है, लेकिन आसानी से एक दूसरे से अलग किया जा सकता है।<ref name="Bassett53">{{cite book |last1=Bassett |first1=Ross Knox |title=To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology |date=2002 |publisher=[[Johns Hopkins University Press]] |isbn=978-0-8018-6809-2 |pages=53–4 |url=https://books.google.com/books?id=Qge1DUt7qDUC&pg=PA53}}</ref> एकीकृत सर्किट के लिए इसका लाभ 1961 में दाऊन कहंग द्वारा बताया गया था।<ref name="Bassett22">{{cite book |last1=Bassett |first1=Ross Knox |title=To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology |date=2007 |publisher=[[Johns Hopkins University Press]] |isbn=9780801886393 |pages=22–25 |url=https://books.google.com/books?id=UUbB3d2UnaAC&pg=PA22}}</ref> IEEE मील के पत्थर की सूची में 1958 में किल्बी द्वारा पहला एकीकृत सर्किट शामिल है,<ref>{{cite web |url=http://www.ieeeghn.org/wiki/index.php/Milestones:First_Semiconductor_Integrated_Circuit_%28IC%29,_1958 |title=Milestones:First Semiconductor Integrated Circuit (IC), 1958 |work=IEEE Global History Network |publisher=IEEE |access-date=3 August 2011}}</ref> 1959 में होरनी की प्लानर प्रोसेस और नोयस के प्लानर आईसी, और 1959 में अटला और काहंग द्वारा मोसफेट।<ref>{{Cite web|url=https://ethw.org/Milestones:List_of_IEEE_Milestones|title=Milestones:List of IEEE Milestones – Engineering and Technology History Wiki|website=ethw.org}}</ref>
लगभग सभी आधुनिक IC चिप्स मेटल-ऑक्साइड-सेमीकंडक्टर (MOS) इंटीग्रेटेड सर्किट हैं, जो MOSFETs (मेटल-ऑक्साइड-सिलिकॉन फील्ड-इफेक्ट ट्रांजिस्टर) से निर्मित होते हैं।<ref name="Kuo">{{cite journal |last1=Kuo |first1=Yue |title=Thin Film Transistor Technology—Past, Present, and Future |journal=The Electrochemical Society Interface |date=1 January 2013 |volume=22 |issue=1 |pages=55–61 |doi=10.1149/2.F06131if |bibcode=2013ECSIn..22a..55K |url=https://www.electrochem.org/dl/interface/spr/spr13/spr13_p055_061.pdf }}</ref> MOSFET (जिसे MOS ट्रांजिस्टर के रूप में भी जाना जाता है), जिसका आविष्कार मोहम्मद एम। अटाला और डॉन कहंग ने 1959 में बेल लैब्स में किया था।<ref>{{cite web |title=1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated |url=https://www.computerhistory.org/siliconengine/metal-oxide-semiconductor-mos-transistor-demonstrated/ |website=[[Computer History Museum]]}}</ref> बहुत बड़े पैमाने पर एकीकरण | उच्च-घनत्व एकीकृत परिपथों का निर्माण करना संभव बना दिया।<ref name="computerhistory-transistor">{{cite web |title=Who Invented the Transistor? |author=Laws, David |url=https://www.computerhistory.org/atchm/who-invented-the-transistor/ |website=[[Computer History Museum]] |date=4 December 2013 }}</ref> द्विध्रुवी ट्रांजिस्टर के विपरीत, जिसमें एक चिप पर ट्रांजिस्टर के पी-एन जंक्शन अलगाव के लिए कई चरणों की आवश्यकता होती है, एमओएसएफईटी को ऐसे चरणों की आवश्यकता नहीं होती है, लेकिन आसानी से एक दूसरे से अलग किया जा सकता है।<ref name="Bassett53">{{cite book |last1=Bassett |first1=Ross Knox |title=To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology |date=2002 |publisher=[[Johns Hopkins University Press]] |isbn=978-0-8018-6809-2 |pages=53–4 |url=https://books.google.com/books?id=Qge1DUt7qDUC&pg=PA53}}</ref> 1961 में डॉन कहंग ने एकीकृत सर्किट के लिए इसके लाभ की ओर इशारा किया था।<ref name="Bassett22">{{cite book |last1=Bassett |first1=Ross Knox |title=To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology |date=2007 |publisher=[[Johns Hopkins University Press]] |isbn=9780801886393 |pages=22–25 |url=https://books.google.com/books?id=UUbB3d2UnaAC&pg=PA22}}</ref> IEEE मील के पत्थर की सूची में 1958 में Kilby द्वारा पहला एकीकृत सर्किट शामिल है,<ref>{{cite web |url=http://www.ieeeghn.org/wiki/index.php/Milestones:First_Semiconductor_Integrated_Circuit_%28IC%29,_1958 |title=Milestones:First Semiconductor Integrated Circuit (IC), 1958 |work=IEEE Global History Network |publisher=IEEE |access-date=3 August 2011}}</ref> 1959 में होर्नी की प्लानर प्रक्रिया और नॉयस का प्लानर आईसी, और 1959 में अटाला और कहंग द्वारा एमओएसएफईटी।<ref>{{Cite web|url=https://ethw.org/Milestones:List_of_IEEE_Milestones|title=Milestones:List of IEEE Milestones – Engineering and Technology History Wiki|website=ethw.org|date=9 December 2020 }}</ref>
1962 में आरसीए में फ्रेड हेमन और स्टीवन हॉफस्टीन द्वारा निर्मित एक 16-ट्रांजिस्टर चिप था।<ref name="computerhistory-digital">{{cite web |title=Tortoise of Transistors Wins the Race – CHM Revolution |url=https://www.computerhistory.org/revolution/digital-logic/12/279 |website=[[Computer History Museum]] |access-date=22 July 2019}}</ref> जनरल माइक्रोइलेक्ट्रॉनिक्स ने बाद में 1964 में पहला वाणिज्यिक एमओएस इंटीग्रेटेड सर्किट पेश किया,<ref name="computerhistory1964">{{cite web|url=http://www.computerhistory.org/semiconductor/timeline/1964-Commecial.html|title=1964 – First Commercial MOS IC Introduced|website=[[Computer History Museum]]}}</ref> रॉबर्ट नॉर्मन द्वारा विकसित एक 120-ट्रांसिस्टर शिफ्ट रजिस्टर।<ref name="computerhistory-digital"/>1964 तक, MOS चिप्स द्विध्रुवी चिप्स की तुलना में उच्च ट्रांजिस्टर घनत्व और कम विनिर्माण लागत तक पहुंच गए थे।MOS चिप्स ने मूर के कानून द्वारा भविष्यवाणी की गई दर पर जटिलता में वृद्धि की, जो 1960 के दशक के अंत तक एकल MOS चिप पर सैकड़ों ट्रांजिस्टर के साथ बड़े पैमाने पर एकीकरण (LSI) के लिए अग्रणी था।<ref name="ieee">{{cite journal |last1=Shirriff |first1=Ken |title=The Surprising Story of the First Microprocessors |journal=[[IEEE Spectrum]] |volume=53 |issue=9 |pages=48–54 |date=30 August 2016 |publisher=[[Institute of Electrical and Electronics Engineers]] |url=https://spectrum.ieee.org/tech-history/silicon-revolution/the-surprising-story-of-the-first-microprocessors|doi=10.1109/MSPEC.2016.7551353 |s2cid=32003640 }}</ref>
सबसे पहले प्रायोगिक MOS IC का निर्माण किया जाने वाला 16-ट्रांजिस्टर चिप था जिसे 1962 में RCA में फ्रेड हेमैन और स्टीवन हॉफस्टीन द्वारा बनाया गया था।<ref name="computerhistory-digital">{{cite web |title=Tortoise of Transistors Wins the Race – CHM Revolution |url=https://www.computerhistory.org/revolution/digital-logic/12/279 |website=[[Computer History Museum]] |access-date=22 July 2019}}</ref> जनरल माइक्रोइलेक्ट्रॉनिक ने बाद में 1964 में पहला वाणिज्यिक MOS एकीकृत सर्किट पेश किया,<ref name="computerhistory1964">{{cite web|url=http://www.computerhistory.org/semiconductor/timeline/1964-Commecial.html|title=1964 – First Commercial MOS IC Introduced|website=[[Computer History Museum]]}}</ref> रॉबर्ट नॉर्मन द्वारा विकसित एक 120-ट्रांजिस्टर शिफ्ट रजिस्टर।<ref name="computerhistory-digital"/>1964 तक, एमओएस चिप्स द्विध्रुवी जंक्शन ट्रांजिस्टर चिप्स की तुलना में उच्च ट्रांजिस्टर घनत्व और कम विनिर्माण लागत तक पहुंच गए थे। मूर के नियम द्वारा अनुमानित दर से एमओएस चिप्स जटिलता में और बढ़ गए, जिससे 1960 के दशक के अंत तक एक एकल एमओएस चिप पर सैकड़ों ट्रांजिस्टर के साथ बड़े पैमाने पर एकीकरण (एलएसआई) हो गया।<ref name="ieee">{{cite journal |last1=Shirriff |first1=Ken |title=The Surprising Story of the First Microprocessors |journal=[[IEEE Spectrum]] |volume=53 |issue=9 |pages=48–54 |date=30 August 2016 |publisher=[[Institute of Electrical and Electronics Engineers]] |url=https://spectrum.ieee.org/tech-history/silicon-revolution/the-surprising-story-of-the-first-microprocessors|doi=10.1109/MSPEC.2016.7551353 |s2cid=32003640 }}</ref>
रॉबर्ट केरविन, डोनाल्ड एल। क्लेन द्वारा स्व-संरेखित गेट (सिलिकॉन-गेट) MOSFET के विकास के बाद 1967 में बेल लैब्स में डोनाल्ड क्लेन और जॉन सारस,<ref>{{cite web |title=1968: Silicon Gate Technology Developed for ICs |url=https://www.computerhistory.org/siliconengine/silicon-gate-technology-developed-for-ics/ |website=[[Computer History Museum]] |access-date=22 July 2019}}</ref> स्व-संरेखित गेट्स के साथ पहला सिलिकॉन-गेट एमओएस आईसी तकनीक, सभी आधुनिक सीएमओ एकीकृत सर्किट का आधार, 1968 में फेडरिको फागिन द्वारा फेयरचाइल्ड सेमीकंडक्टर में विकसित किया गया था।<ref>{{cite web |title=1968: Silicon Gate Technology Developed for ICs |url=https://www.computerhistory.org/siliconengine/silicon-gate-technology-developed-for-ics/ |website=The Silicon Engine |publisher=[[Computer History Museum]] |access-date=13 October 2019}}</ref> कंप्यूटिंग के लिए MOS LSI चिप्स का अनुप्रयोग पहले माइक्रोप्रोसेसरों के लिए आधार था, क्योंकि इंजीनियरों ने यह पहचानना शुरू कर दिया कि एक पूर्ण कंप्यूटर प्रोसेसर को एक एकल MOS LSI चिप पर समाहित किया जा सकता है।इसने 1970 के दशक की शुरुआत तक माइक्रोप्रोसेसर और माइक्रोकंट्रोलर के आविष्कारों का नेतृत्व किया।<ref name="ieee"/>1970 के दशक की शुरुआत में, MOS इंटीग्रेटेड सर्किट टेक्नोलॉजी ने एक ही चिप पर 10,000 से अधिक ट्रांजिस्टर के बहुत बड़े पैमाने पर एकीकरण (VLSI) को सक्षम किया।<ref>{{cite journal |last1=Hittinger |first1=William C. |title=Metal–Oxide–Semiconductor Technology |journal=Scientific American |date=1973 |volume=229 |issue=2 |pages=48–59 |jstor=24923169 |doi=10.1038/scientificamerican0873-48 |bibcode=1973SciAm.229b..48H }}</ref>
1967 में बेल लैब्स में रॉबर्ट केर्विन, डोनाल्ड एल. क्लेन और जॉन सरेस द्वारा स्व-संरेखित गेट (सिलिकॉन-गेट) MOSFET के विकास के बाद,<ref>{{cite web |title=1968: Silicon Gate Technology Developed for ICs |url=https://www.computerhistory.org/siliconengine/silicon-gate-technology-developed-for-ics/ |website=[[Computer History Museum]] |access-date=22 July 2019}}</ref> स्व-संरेखित गेटों के साथ पहली सिलिकॉन-गेट एमओएस आईसी तकनीक, सभी आधुनिक सीएमओएस एकीकृत सर्किटों का आधार, 1968 में फेडेरिको फागिन द्वारा फेयरचाइल्ड सेमीकंडक्टर में विकसित किया गया था।<ref>{{cite web |title=1968: Silicon Gate Technology Developed for ICs |url=https://www.computerhistory.org/siliconengine/silicon-gate-technology-developed-for-ics/ |website=The Silicon Engine |publisher=[[Computer History Museum]] |access-date=13 October 2019}}</ref> कंप्यूटिंग के लिए एमओएस एलएसआई चिप्स का आवेदन पहले माइक्रोप्रोसेसरों का आधार था, क्योंकि इंजीनियरों ने यह पहचानना शुरू कर दिया था कि एक एकल एमओएस एलएसआई चिप पर एक पूर्ण कंप्यूटर प्रोसेसर शामिल हो सकता है। इसके कारण 1970 के दशक की शुरुआत में माइक्रोप्रोसेसर और माइक्रोकंट्रोलर का आविष्कार हुआ।<ref name="ieee"/>1970 के दशक की शुरुआत में, MOS इंटीग्रेटेड सर्किट टेक्नोलॉजी ने एक चिप पर 10,000 से अधिक ट्रांजिस्टर के बहुत बड़े पैमाने पर एकीकरण (VLSI) को सक्षम किया।<ref>{{cite journal |last1=Hittinger |first1=William C. |title=Metal–Oxide–Semiconductor Technology |journal=Scientific American |date=1973 |volume=229 |issue=2 |pages=48–59 |jstor=24923169 |doi=10.1038/scientificamerican0873-48 |bibcode=1973SciAm.229b..48H }}</ref>
सबसे पहले, एमओएस-आधारित कंप्यूटरों ने केवल तब समझ में आता था जब उच्च घनत्व की आवश्यकता होती थी, जैसे कि एयरोस्पेस और पॉकेट कैलकुलेटर।पूरी तरह से TTL से निर्मित कंप्यूटर, जैसे कि 1970 DataPoint 2200, 1972 इंटेल 8008 जैसे 1980 के दशक की शुरुआत तक सिंगल-चिप MOS माइक्रोप्रोसेसर्स की तुलना में बहुत तेज और अधिक शक्तिशाली थे।<ref name="tmx_shirriff">केन शिरिफ़।]2015। </ref>
सबसे पहले, एमओएस-आधारित कंप्यूटर केवल तभी समझ में आते थे जब उच्च घनत्व की आवश्यकता होती थी, जैसे एयरोस्पेस और पॉकेट कैलकुलेटर। पूरी तरह से टीटीएल से निर्मित कंप्यूटर, जैसे कि 1970 डेटापॉइंट 2200, 1972 के इंटेल 8008 जैसे सिंगल-चिप एमओएस माइक्रोप्रोसेसरों की तुलना में 1980 के दशक की शुरुआत तक बहुत तेज और अधिक शक्तिशाली थे।<ref name="tmx_shirriff">केन शिरिफ। [https://www.righto.com/2015/05/the-texas-instruments-tmx-1795-first.html टेक्सास इंस्ट्रूमेंट्स टीएमएक्स 1795: (लगभग) पहले, भूल गए माइक्रोप्रोसेसर]। 2015.</ref>


आईसी प्रौद्योगिकी में अग्रिम, मुख्य रूप से छोटी विशेषताएं और बड़े चिप्स, ने एक एकीकृत सर्किट में एमओएस ट्रांजिस्टर की संख्या को हर दो साल में दोगुना करने की अनुमति दी है, एक प्रवृत्ति जिसे मूर के नियम के रूप में जाना जाता है।मूर ने मूल रूप से कहा था कि यह हर साल दोगुना हो जाएगा, लेकिन वह 1975 में हर दो साल में दावे को बदलने के लिए चला गया।
आईसी प्रौद्योगिकी में प्रगति, मुख्य रूप से सेमीकंडक्टर डिवाइस फैब्रिकेशन और बड़े चिप्स, ने एक एकीकृत सर्किट में एमओएस ट्रांजिस्टर की ट्रांजिस्टर गिनती को हर दो साल में दोगुना करने की अनुमति दी है, एक प्रवृत्ति जिसे मूर के नियम के रूप में जाना जाता है। मूर ने मूल रूप से कहा था कि यह हर साल दोगुना हो जाएगा, लेकिन उन्होंने 1975 में हर दो साल में दावे को बदल दिया।
ref>{{Cite web|url=https://www.cnet.com/news/moores-law-to-roll-on-for-another-decade/|title=Moore's Law to roll on for another decade|last=Kanellos|first=Michael|website=CNET|date=February 11, 2003}}</ref> इस बढ़ी हुई क्षमता का उपयोग लागत को कम करने और कार्यक्षमता बढ़ाने के लिए किया गया है।सामान्य तौर पर, जैसे -जैसे सुविधा का आकार सिकुड़ जाता है, एक आईसी के ऑपरेशन के लगभग हर पहलू में सुधार होता है।प्रति ट्रांजिस्टर और कम-शक्ति वाले इलेक्ट्रॉनिक्स की लागत | प्रति ट्रांजिस्टर प्रति बिजली की खपत स्विच करना नीचे चला जाता है, जबकि मेमोरी क्षमता और गति ऊपर जाती है, डेनार्ड स्केलिंग (MOSFET स्केलिंग) द्वारा परिभाषित संबंधों के माध्यम से। ref>{{cite news |author=Davari, Bijan, Robert H. Dennard, and Ghavam G. Shahidi |title=CMOS scaling for high performance and low power-the next ten years |journal=Proceedings of the IEEE |volume=83 |issue=4 |year=1995 |pages=595–606 |url=http://www.cisl.columbia.edu/courses/spring-2002/ee6930/papers/high_perform_scaling.pdf}}</ref> क्योंकि गति, क्षमता और बिजली की खपत लाभ अंतिम उपयोगकर्ता के लिए स्पष्ट हैं, निर्माताओं के बीच महीन ज्यामिति का उपयोग करने के लिए उग्र प्रतिस्पर्धा है।इन वर्षों में, ट्रांजिस्टर के आकार 1970 के दशक की शुरुआत में दसियों माइक्रोन से घटकर 2017 में 10 नैनोमीटर हो गए हैं ref>{{Cite web|url=https://news.samsung.com/global/qualcomm-and-samsung-collaborate-on-10nm-process-technology-for-the-latest-snapdragon-835-mobile-processor|title=Qualcomm and Samsung Collaborate on 10nm Process Technology for the Latest Snapdragon 835 Mobile Processor|website=news.samsung.com|access-date=2017-02-11}}</ref> प्रति यूनिट क्षेत्र में ट्रांजिस्टर में एक समान मिलियन-गुना वृद्धि के साथ।2016 तक, ठेठ चिप क्षेत्र कुछ वर्ग मिलीमीटर से लेकर लगभग 600 & nbsp; मिमी तक होते हैं<sup>2 </sup>, प्रति मिमी 25 मिलियन ट्रांजिस्टर तक<sup>2 </sup>।<ref name=Pascal>{{cite web |url=https://devblogs.nvidia.com/parallelforall/inside-pascal/ |title=Inside Pascal: NVIDIA's Newest Computing Platform|date=2016-04-05}}.  15,300,000,000 transistors in 610 mm<sup>2</sup>.</ref>
रेफरी>{{Cite web|url=https://www.cnet.com/news/moores-law-to-roll-on-for-another-decade/|title=Moore's Law to roll on for another decade|last=Kanellos|first=Michael|website=CNET|date=February 11, 2003}}</ref> इस बढ़ी हुई क्षमता का उपयोग लागत घटाने और कार्यक्षमता बढ़ाने के लिए किया गया है। सामान्य तौर पर, जैसे-जैसे सुविधा का आकार सिकुड़ता जाता है, IC के संचालन के लगभग हर पहलू में सुधार होता है। डेनार्ड स्केलिंग (MOSFET स्केलिंग) द्वारा परिभाषित संबंधों के माध्यम से, प्रति ट्रांजिस्टर की लागत और प्रति ट्रांजिस्टर कम-शक्ति वाले इलेक्ट्रॉनिक्स कम हो जाते हैं, जबकि कंप्यूटर मेमोरी और क्लॉक रेट बढ़ जाते हैं। रेफरी>{{cite news |author=Davari, Bijan, Robert H. Dennard, and Ghavam G. Shahidi |title=CMOS scaling for high performance and low power-the next ten years |journal=Proceedings of the IEEE |volume=83 |issue=4 |year=1995 |pages=595–606 |url=http://www.cisl.columbia.edu/courses/spring-2002/ee6930/papers/high_perform_scaling.pdf}}</ref> क्योंकि गति, क्षमता और बिजली की खपत का लाभ अंतिम उपयोगकर्ता के लिए स्पष्ट है, निर्माताओं के बीच महीन ज्यामिति का उपयोग करने के लिए भयंकर प्रतिस्पर्धा है। इन वर्षों में, ट्रांजिस्टर का आकार 1970 के दशक की शुरुआत में दसियों माइक्रोन से घटकर 2017 में 10 नैनोमीटर हो गया है रेफरी>{{Cite web|url=https://news.samsung.com/global/qualcomm-and-samsung-collaborate-on-10nm-process-technology-for-the-latest-snapdragon-835-mobile-processor|title=Qualcomm and Samsung Collaborate on 10nm Process Technology for the Latest Snapdragon 835 Mobile Processor|website=news.samsung.com|access-date=2017-02-11}}</ref> प्रति यूनिट क्षेत्र में ट्रांजिस्टरों में एक लाख गुना वृद्धि के साथ। 2016 तक, विशिष्ट चिप क्षेत्र कुछ वर्ग मिलीमीटर से लेकर लगभग 600 मिमी . तक होते हैं<sup>2</sup>, प्रति मिमी . 25 मिलियन तक ट्रांजिस्टर के साथ<sup>2</सुप>.<ref name=Pascal>{{cite web |url=https://devblogs.nvidia.com/parallelforall/inside-pascal/ |title=Inside Pascal: NVIDIA's Newest Computing Platform|date=2016-04-05}}.  15,300,000,000 transistors in 610 mm<sup>2</sup>.</ref>
सेमीकंडक्टर्स (ITRS) के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप द्वारा कई वर्षों के लिए सुविधा आकार और संबंधित क्षेत्रों में आवश्यक प्रगति की अपेक्षित सिकुड़न का पूर्वानुमान था।अंतिम ITRS 2016 में जारी किया गया था, और इसे उपकरणों और प्रणालियों के लिए अंतर्राष्ट्रीय रोडमैप द्वारा प्रतिस्थापित किया जा रहा है।<ref>{{cite web |title=International Roadmap for Devices and Systems |publisher=IEEE |year=2016 |url=http://rebootingcomputing.ieee.org/images/files/pdf/rc_irds.pdf}}</ref>
फीचर साइज में अपेक्षित सिकुड़न और संबंधित क्षेत्रों में आवश्यक प्रगति का अनुमान इंटरनेशनल टेक्नोलॉजी रोडमैप फॉर सेमीकंडक्टर्स (ITRS) द्वारा कई वर्षों से लगाया गया था। अंतिम आईटीआरएस 2016 में जारी किया गया था, और इसे उपकरणों और प्रणालियों के लिए अंतर्राष्ट्रीय रोडमैप द्वारा प्रतिस्थापित किया जा रहा है।<ref>{{cite web |title=International Roadmap for Devices and Systems |publisher=IEEE |year=2016 |url=http://rebootingcomputing.ieee.org/images/files/pdf/rc_irds.pdf}}</ref>
प्रारंभ में, आईसीएस सख्ती से इलेक्ट्रॉनिक उपकरण थे।आईसीएस की सफलता ने छोटे आकार और कम लागत के समान लाभ प्राप्त करने के प्रयास में अन्य प्रौद्योगिकियों के एकीकरण को जन्म दिया है।इन तकनीकों में यांत्रिक उपकरण, प्रकाशिकी और सेंसर शामिल हैं।
प्रारंभ में, IC सख्ती से इलेक्ट्रॉनिक उपकरण थे। छोटे आकार और कम लागत के समान लाभ प्राप्त करने के प्रयास में आईसी की सफलता ने अन्य प्रौद्योगिकियों के एकीकरण को प्रेरित किया है। इन तकनीकों में यांत्रिक उपकरण, प्रकाशिकी और सेंसर शामिल हैं।
* चार्ज-युग्मित डिवाइस, और बारीकी से संबंधित सक्रिय-पिक्सेल सेंसर, चिप्स हैं जो प्रकाश के प्रति संवेदनशील हैं।उन्होंने बड़े पैमाने पर वैज्ञानिक, चिकित्सा और उपभोक्ता अनुप्रयोगों में फोटोग्राफिक फिल्म को बदल दिया है।इन उपकरणों के अरबों अब प्रत्येक वर्ष सेलफोन, टैबलेट और डिजिटल कैमरों जैसे अनुप्रयोगों के लिए उत्पादित किए जाते हैं।आईसीएस के इस उप-क्षेत्र ने 2009 में नोबेल पुरस्कार जीता।<ref name= CcdNobel >{{citation | title = The Nobel Prize in Physics 2009 | url = http://nobelprize.org/nobel_prizes/physics/laureates/2009/index.html | publisher = Nobel Foundation | date = 2009-10-06 | access-date = 2009-10-06}}.</ref>
* चार्ज-युग्मित डिवाइस, और निकट से संबंधित सक्रिय-पिक्सेल सेंसर, ऐसे चिप्स हैं जो प्रकाश के प्रति संवेदनशील होते हैं। उन्होंने बड़े पैमाने पर वैज्ञानिक, चिकित्सा और उपभोक्ता अनुप्रयोगों में फोटोग्राफिक फिल्म को बदल दिया है। इन उपकरणों के अरबों अब हर साल सेलफोन, टैबलेट और डिजिटल कैमरों जैसे अनुप्रयोगों के लिए उत्पादित किए जाते हैं। आईसी के इस उप-क्षेत्र ने 2009 में नोबेल पुरस्कार जीता।<ref name= CcdNobel >{{citation | title = The Nobel Prize in Physics 2009 | url = http://nobelprize.org/nobel_prizes/physics/laureates/2009/index.html | publisher = Nobel Foundation | date = 2009-10-06 | access-date = 2009-10-06}}.</ref>
* बिजली द्वारा संचालित बहुत छोटे यांत्रिक उपकरणों को चिप्स पर एकीकृत किया जा सकता है, एक तकनीक जिसे माइक्रोइलेक्ट्रोमैकेनिकल सिस्टम के रूप में जाना जाता है।इन उपकरणों को 1980 के दशक के अंत में विकसित किया गया था<ref>{{cite conference |title=A decade of MEMS and its future |author=Fujita, H. |conference= Tenth Annual International Workshop on Micro Electro Mechanical Systems |year=1997 |doi=10.1109/MEMSYS.1997.581729 }}</ref> और विभिन्न प्रकार के वाणिज्यिक और सैन्य अनुप्रयोगों में उपयोग किया जाता है।उदाहरणों में डीएलपी प्रोजेक्टर, इंकजेट प्रिंटर, और एक्सेलेरोमीटर और एमईएमएस गायरोस्कोप शामिल हैं जो ऑटोमोबाइल एयरबैग को तैनात करते हैं।
* बिजली द्वारा संचालित बहुत छोटे यांत्रिक उपकरणों को चिप्स पर एकीकृत किया जा सकता है, एक तकनीक जिसे माइक्रोइलेक्ट्रोमैकेनिकल सिस्टम के रूप में जाना जाता है। इन उपकरणों को 1980 के दशक के अंत में विकसित किया गया था<ref>{{cite conference |title=A decade of MEMS and its future |author=Fujita, H. |conference= Tenth Annual International Workshop on Micro Electro Mechanical Systems |year=1997 |doi=10.1109/MEMSYS.1997.581729 }}</ref> और विभिन्न प्रकार के वाणिज्यिक और सैन्य अनुप्रयोगों में उपयोग किया जाता है। उदाहरणों में डीएलपी प्रोजेक्टर, इंकजेट प्रिंटर, और एक्सेलेरोमीटर और एमईएमएस गायरोस्कोप शामिल हैं जिनका उपयोग ऑटोमोबाइल एयरबैग को तैनात करने के लिए किया जाता है।
* 2000 के दशक की शुरुआत से, सिलिकॉन चिप्स में ऑप्टिकल कार्यक्षमता (ऑप्टिकल कंप्यूटिंग) के एकीकरण को अकादमिक अनुसंधान और उद्योग दोनों में सक्रिय रूप से आगे बढ़ाया गया है, जिसके परिणामस्वरूप ऑप्टिकल डिवाइसों (मॉड्यूलर, डिटेक्टरों, रूटिंग) के संयोजन से सिलिकॉन आधारित एकीकृत ऑप्टिकल ट्रांससेवर्स का सफल व्यावसायीकरण हुआ है।CMOS आधारित इलेक्ट्रॉनिक्स के साथ।<ref>{{cite journal|author = Narasimha, A. |title = A 40-Gb/s QSFP optoelectronic transceiver in a 0.13 µm CMOS silicon-on-insulator technology|year = 2008|journal = Proceedings of the Optical Fiber Communication Conference (OFC)|page = OMK7|url=http://www.opticsinfobase.org/abstract.cfm?URI=OFC-2008-OMK7|display-authors=etal}}</ref> फोटोनिक के रूप में ज्ञात भौतिकी के उभरते क्षेत्र का उपयोग करके फोटोनिक एकीकृत सर्किट भी प्रकाश का उपयोग करते हैं।
* 2000 के दशक की शुरुआत से, सिलिकॉन चिप्स में ऑप्टिकल कार्यक्षमता (ऑप्टिकल कंप्यूटिंग) के एकीकरण को अकादमिक अनुसंधान और उद्योग दोनों में सक्रिय रूप से आगे बढ़ाया गया है, जिसके परिणामस्वरूप ऑप्टिकल उपकरणों (मॉड्यूलेटर, डिटेक्टर, रूटिंग) के संयोजन वाले सिलिकॉन आधारित एकीकृत ऑप्टिकल ट्रांसीवर का सफल व्यावसायीकरण हुआ है। CMOS आधारित इलेक्ट्रॉनिक्स के साथ।<ref>{{cite journal|author = Narasimha, A. |title = A 40-Gb/s QSFP optoelectronic transceiver in a 0.13 µm CMOS silicon-on-insulator technology|year = 2008|journal = Proceedings of the Optical Fiber Communication Conference (OFC)|page = OMK7|url=http://www.opticsinfobase.org/abstract.cfm?URI=OFC-2008-OMK7|display-authors=etal}}</ref> प्रकाश का उपयोग करने वाले फोटोनिक एकीकृत परिपथों को भी विकसित किया जा रहा है, जो भौतिकी के उभरते हुए क्षेत्र का उपयोग करके फोटोनिक्स के रूप में जाना जाता है।
* एकीकृत सर्किट भी चिकित्सा प्रत्यारोपण या अन्य बायोइलेक्ट्रोनिक उपकरणों में सेंसर अनुप्रयोगों के लिए विकसित किए जा रहे हैं।<ref name= Birkholz2015>{{cite journal | url = https://www.researchgate.net/publication/282052331 | title = Technology modules from micro- and nano-electronics for the life sciences | journal = WIREs Nanomed. Nanobiotech. | volume = 8 |issue=3 | pages = 355–377 | year = 2016 | doi = 10.1002/wnan.1367 |pmid=26391194 | last1 = Birkholz | first1 = M. | last2 = Mai | first2 = A. | last3 = Wenger | first3 = C. | last4 = Meliani | first4 = C. | last5 = Scholz | first5 = R. }}</ref> उजागर अर्धचालक सामग्री के जंग या बायोडिग्रेडेशन से बचने के लिए ऐसे बायोजेनिक वातावरण में विशेष सीलिंग तकनीकों को लागू किया जाना है।<ref name="Graham2011">{{cite journal | title = Commercialisation of CMOS Integrated Circuit Technology in Multi-Electrode Arrays for Neuroscience and Cell-Based Biosensors | journal = Sensors | volume = 11 |issue=5 | pages = 4943–4971 | year = 2011 | doi = 10.3390/s110504943 |pmid=22163884 |pmc=3231360 | last1 = Graham | first1 = Anthony H. D. | last2 = Robbins | first2 = Jon | last3 = Bowen | first3 = Chris R. | last4 = Taylor | first4 = John | bibcode = 2011Senso..11.4943G | doi-access = free }}</ref>
* इम्प्लांट (दवा) या अन्य बायोइलेक्ट्रॉनिक उपकरणों में सेंसर अनुप्रयोगों के लिए एकीकृत सर्किट भी विकसित किए जा रहे हैं।<ref name= Birkholz2015>{{cite journal | url = https://www.researchgate.net/publication/282052331 | title = Technology modules from micro- and nano-electronics for the life sciences | journal = WIREs Nanomed. Nanobiotech. | volume = 8 |issue=3 | pages = 355–377 | year = 2016 | doi = 10.1002/wnan.1367 |pmid=26391194 | last1 = Birkholz | first1 = M. | last2 = Mai | first2 = A. | last3 = Wenger | first3 = C. | last4 = Meliani | first4 = C. | last5 = Scholz | first5 = R. }}</ref> ऐसे बायोजेनिक वातावरण में विशेष सीलिंग तकनीकों को लागू किया जाना चाहिए ताकि उजागर अर्धचालक पदार्थों के क्षरण या बायोडिग्रेडेशन से बचा जा सके।<ref name="Graham2011">{{cite journal | title = Commercialisation of CMOS Integrated Circuit Technology in Multi-Electrode Arrays for Neuroscience and Cell-Based Biosensors | journal = Sensors | volume = 11 |issue=5 | pages = 4943–4971 | year = 2011 | doi = 10.3390/s110504943 |pmid=22163884 |pmc=3231360 | last1 = Graham | first1 = Anthony H. D. | last2 = Robbins | first2 = Jon | last3 = Bowen | first3 = Chris R. | last4 = Taylor | first4 = John | bibcode = 2011Senso..11.4943G | doi-access = free }}</ref>
{{As of|2018}}, सभी ट्रांजिस्टर के विशाल बहुमत एक फ्लैट दो-आयामी प्लानर प्रक्रिया में सिलिकॉन की चिप के एक तरफ एक ही परत में गढ़े गए MOSFET हैं।शोधकर्ताओं ने कई होनहार विकल्पों के प्रोटोटाइप का उत्पादन किया है, जैसे कि:
{{As of|2018}}, सभी ट्रांजिस्टर के विशाल बहुमत MOSFETs हैं जो एक फ्लैट दो-आयामी प्लानर प्रक्रिया में सिलिकॉन की एक चिप के एक तरफ एक परत में निर्मित होते हैं। शोधकर्ताओं ने कई आशाजनक विकल्पों के प्रोटोटाइप तैयार किए हैं, जैसे:
* ट्रांजिस्टर की कई परतों को स्टैक करने के लिए विभिन्न दृष्टिकोण एक त्रि-आयामी एकीकृत सर्किट (3DIC) बनाने के लिए, जैसे कि साइलिकन के माध्यम से, मोनोलिथिक 3 डी,<ref>Or-Bach, Zvi (December 23, 2013). [http://semimd.com/blog/2013/12/23/why-soi-is-the-future-technology-of-semiconductors/ "Why SOI is the Future Technology of Semiconductors"]. semimd.com {{Webarchive|url=https://web.archive.org/web/20141129104851/http://semimd.com/blog/2013/12/23/why-soi-is-the-future-technology-of-semiconductors/ |date=29 November 2014 }}.
* त्रि-आयामी एकीकृत सर्किट (3DIC) बनाने के लिए ट्रांजिस्टर की कई परतों को ढेर करने के लिए विभिन्न दृष्टिकोण, जैसे कि थ्रू-सिलिकॉन थ्रू, मोनोलिथिक 3D,<ref>Or-Bach, Zvi (December 23, 2013). [http://semimd.com/blog/2013/12/23/why-soi-is-the-future-technology-of-semiconductors/ "Why SOI is the Future Technology of Semiconductors"]. semimd.com {{Webarchive|url=https://web.archive.org/web/20141129104851/http://semimd.com/blog/2013/12/23/why-soi-is-the-future-technology-of-semiconductors/ |date=29 November 2014 }}.
2013.</ref> स्टैक्ड वायर बॉन्डिंग,<ref>
2013.</ref> स्टैक्ड वायर बॉन्डिंग,<ref>
[https://sst.semiconductor-digest.com/chipworks_real_chips_blog/2010/09/13/samsungs-eight-stack-flash-shows-up-in-apples-iphone-4/ "Samsung’s Eight-Stack Flash Shows up in Apple’s iPhone 4"]. sst.semiconductor-digest.com.  
[https://sst.semiconductor-digest.com/chipworks_real_chips_blog/2010/09/13/samsungs-eight-stack-flash-shows-up-in-apples-iphone-4/ "Samsung’s Eight-Stack Flash Shows up in Apple’s iPhone 4"]. sst.semiconductor-digest.com.  
September 13, 2010.</ref> और अन्य कार्यप्रणाली।
September 13, 2010.</ref> और अन्य तरीके।
* अन्य सामग्रियों से निर्मित ट्रांजिस्टर: ग्राफीन ट्रांजिस्टर, मोलिब्डेनाइट ट्रांजिस्टर, कार्बन नैनोट्यूब फील्ड-इफेक्ट ट्रांजिस्टर, गैलियम नाइट्राइड ट्रांजिस्टर, ट्रांजिस्टर-जैसे नैनोवायर इलेक्ट्रॉनिक डिवाइस, कार्बनिक क्षेत्र-प्रभाव ट्रांजिस्टर, आदि।
* अन्य सामग्रियों से निर्मित ट्रांजिस्टर: ग्रेफीन ट्रांजिस्टर, मोलिब्डेनाइट#सेमीकंडक्टर, कार्बन नैनोट्यूब फील्ड-इफेक्ट ट्रांजिस्टर, गैलियम नाइट्राइड ट्रांजिस्टर, ट्रांजिस्टर जैसे नैनोवायर#इलेक्ट्रॉनिक उपकरण, ऑर्गेनिक फील्ड-इफेक्ट ट्रांजिस्टर, आदि।
* सिलिकॉन के एक छोटे से गोले की पूरी सतह पर ट्रांजिस्टर को गढ़ना।<ref>{{cite journal|url=http://www.natureinterface.com/e/ni07/P058-059/|title=Spherical semiconductor radio temperature sensor|journal=Nature Interface|year=2002|pages=58–59|volume=7|author=Yamatake Corporation|archive-url=https://web.archive.org/web/20090107144008/http://www.natureinterface.com/e/ni07/P058-059/|archive-date=7 January 2009}}</ref><ref>
* सिलिकॉन के एक छोटे से गोले की पूरी सतह पर ट्रांजिस्टर बनाना।<ref>{{cite journal|url=http://www.natureinterface.com/e/ni07/P058-059/|title=Spherical semiconductor radio temperature sensor|journal=Nature Interface|year=2002|pages=58–59|volume=7|author=Yamatake Corporation|archive-url=https://web.archive.org/web/20090107144008/http://www.natureinterface.com/e/ni07/P058-059/|archive-date=7 January 2009}}</ref><ref>
{{Citation
{{Citation
| last      = Takeda
| last      = Takeda
Line 80: Line 80:
}}
}}
</ref>
</ref>
* सब्सट्रेट के लिए संशोधन, आमतौर पर एक लचीले डिस्प्ले या अन्य लचीले इलेक्ट्रॉनिक्स के लिए लचीले ट्रांजिस्टर बनाने के लिए, संभवतः एक रोल-दूर कंप्यूटर के लिए अग्रणी।
* सब्सट्रेट में संशोधन, आमतौर पर ट्रांजिस्टर बनाने के लिए#लचीले प्रदर्शन या अन्य लचीले इलेक्ट्रॉनिक्स के लिए लचीले ट्रांजिस्टर, संभवतः एक रोल-अवे कंप्यूटर की ओर ले जाते हैं।


जैसा कि कभी छोटे ट्रांजिस्टर का निर्माण करना अधिक कठिन हो जाता है, कंपनियां मल्टी-चिप मॉड्यूल, तीन-आयामी एकीकृत सर्किट, पैकेज पर पैकेज, उच्च बैंडविड्थ मेमोरी और प्रदर्शन को बढ़ाने और आकार को कम करने के लिए मरने वाले स्टैकिंग के साथ-सिलिकॉन वीआईए का उपयोग कर रही हैंट्रांजिस्टर के आकार को कम करें।ऐसी तकनीकों को सामूहिक रूप से उन्नत पैकेजिंग के रूप में जाना जाता है।<ref>{{Cite web|url=https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/|title=Advanced Packaging}}</ref> उन्नत पैकेजिंग को मुख्य रूप से 2.5D और 3D पैकेजिंग में विभाजित किया गया है।2.5D मल्टी-चिप मॉड्यूल जैसे दृष्टिकोणों का वर्णन करता है, जबकि 3 डी दृष्टिकोणों का वर्णन करता है जहां मर जाता है, एक तरह से या किसी अन्य, जैसे पैकेज पर पैकेज और उच्च बैंडविड्थ मेमोरी पर स्टैक किया जाता है।सभी दृष्टिकोणों में एक ही पैकेज में 2 या अधिक मर जाते हैं।<ref>{{Cite web|url=https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/2-5d-ic/|title=2.5D|work=Semiconductor Engineering}}</ref><ref>{{Cite web|url=https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/3d-ics/|title=3D ICs|work=Semiconductor Engineering}}</ref><ref>[https://en.wikichip.org/wiki/chiplet Wikichip (2018) Chiplet]. wikichip.org cites IEDM 2017, Dr. Lisa Su accessdate=2019-05-26</ref><ref>{{Cite magazine|url=https://www.wired.com/story/keep-pace-moores-law-chipmakers-turn-chiplets/|title=To Keep Pace With Moore's Law, Chipmakers Turn to 'Chiplets'|magazine=Wired|date=11 June 2018}}</ref><ref>Schodt, Christopher (April 16, 2019)  [https://www.engadget.com/2019/04/16/upscaled-cpu-chiplet/ Upscaled: This is the year of the CPU ‘chiplet’]. ''End Gadget''</ref> वैकल्पिक रूप से, 3 डी नंद जैसे दृष्टिकोण एक ही मरने पर कई परतों को ढेर करते हैं।
जैसा कि कभी छोटे ट्रांजिस्टर का निर्माण करना अधिक कठिन हो जाता है, कंपनियां मल्टी-चिप मॉड्यूल, त्रि-आयामी एकीकृत सर्किट, पैकेज पर पैकेज, उच्च बैंडविड्थ मेमोरी और थ्रू-सिलिकॉन विअस का उपयोग प्रदर्शन को बढ़ाने और आकार को कम करने के लिए कर रही हैं। ट्रांजिस्टर के आकार को कम करें। ऐसी तकनीकों को सामूहिक रूप से उन्नत पैकेजिंग के रूप में जाना जाता है।<ref>{{Cite web|url=https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/|title=Advanced Packaging}}</ref> उन्नत पैकेजिंग को मुख्य रूप से 2.5D और 3D पैकेजिंग में विभाजित किया गया है। 2.5D मल्टी-चिप मॉड्यूल जैसे दृष्टिकोणों का वर्णन करता है जबकि 3D उन दृष्टिकोणों का वर्णन करता है जहां एक तरह से या किसी अन्य तरीके से ढेर हो जाते हैं, जैसे पैकेज पर पैकेज और उच्च बैंडविड्थ मेमोरी। सभी दृष्टिकोणों में एक पैकेज में 2 या अधिक मर जाते हैं।<ref>{{Cite web|url=https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/2-5d-ic/|title=2.5D|work=Semiconductor Engineering}}</ref><ref>{{Cite web|url=https://semiengineering.com/knowledge_centers/packaging/advanced-packaging/3d-ics/|title=3D ICs|work=Semiconductor Engineering}}</ref><ref>[https://en.wikichip.org/wiki/chiplet Wikichip (2018) Chiplet]. wikichip.org cites IEDM 2017, Dr. Lisa Su accessdate=2019-05-26</ref><ref>{{Cite magazine|url=https://www.wired.com/story/keep-pace-moores-law-chipmakers-turn-chiplets/|title=To Keep Pace With Moore's Law, Chipmakers Turn to 'Chiplets'|magazine=Wired|date=11 June 2018}}</ref><ref>Schodt, Christopher (April 16, 2019)  [https://www.engadget.com/2019/04/16/upscaled-cpu-chiplet/ Upscaled: This is the year of the CPU ‘chiplet’]. ''End Gadget''</ref> वैकल्पिक रूप से, 3D NAND जैसे दृष्टिकोण एक ही डाई पर कई परतों को ढेर कर देते हैं।


== डिजाइन ==
== डिजाइन ==
{{main|Electronic design automation|Hardware description language|Integrated circuit design}}
{{main|Electronic design automation|Hardware description language|Integrated circuit design}}
एक जटिल एकीकृत सर्किट को डिजाइन करने और विकसित करने की लागत काफी अधिक है, आम तौर पर लाखों डॉलर के कई दसियों में।<ref>{{cite web |title=FinFET Rollout Slower Than Expected |url=http://semiengineering.com/finfet-rollout-slower-than-expected/ |publisher=Semiconductor Engineering |date=16 April 2015 |author=LaPedus, Mark }}</ref><ref>{{Cite journal|last=Basu|first=Joydeep|date=2019-10-09|title=From Design to Tape-out in SCL 180 nm CMOS Integrated Circuit Fabrication Technology|journal=IETE Journal of Education|volume=60|issue=2|pages=51–64|doi=10.1080/09747338.2019.1657787|arxiv=1908.10674|s2cid=201657819}}</ref> इसलिए, यह केवल उच्च उत्पादन की मात्रा के साथ एकीकृत सर्किट उत्पादों का उत्पादन करने के लिए आर्थिक समझ में आता है, इसलिए गैर-आवर्ती इंजीनियरिंग (एनआरई) लागत आमतौर पर लाखों उत्पादन इकाइयों में फैली होती है।
एकीकृत सर्किट डिजाइन और एक जटिल एकीकृत सर्किट को विकसित करने की लागत काफी अधिक है, आमतौर पर कई दसियों मिलियन डॉलर में।<ref>{{cite web |title=FinFET Rollout Slower Than Expected |url=http://semiengineering.com/finfet-rollout-slower-than-expected/ |publisher=Semiconductor Engineering |date=16 April 2015 |author=LaPedus, Mark }}</ref><ref>{{Cite journal|last=Basu|first=Joydeep|date=2019-10-09|title=From Design to Tape-out in SCL 180 nm CMOS Integrated Circuit Fabrication Technology|journal=IETE Journal of Education|volume=60|issue=2|pages=51–64|doi=10.1080/09747338.2019.1657787|arxiv=1908.10674|s2cid=201657819}}</ref> इसलिए, यह केवल उच्च उत्पादन मात्रा के साथ एकीकृत सर्किट उत्पादों का उत्पादन करने के लिए आर्थिक समझ में आता है, इसलिए गैर-आवर्ती इंजीनियरिंग (एनआरई) लागत आम तौर पर लाखों उत्पादन इकाइयों में फैली हुई है।


आधुनिक अर्धचालक चिप्स में अरबों घटक होते हैं, और हाथ से डिजाइन किए जाने के लिए बहुत जटिल होते हैं।डिजाइनर की मदद करने के लिए सॉफ्टवेयर टूल आवश्यक हैं।इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन (EDA), जिसे इलेक्ट्रॉनिक कंप्यूटर-एडेड डिज़ाइन के रूप में भी जाना जाता है। कंप्यूटर-एडेड डिज़ाइन (ECAD),<ref>{{cite web|title=About the EDA Industry|url=http://www.edac.org/industry|publisher=[[Electronic Design Automation Consortium]]|access-date=29 July 2015|url-status=dead|archive-url=https://web.archive.org/web/20150802073506/http://www.edac.org/industry|archive-date=2 August 2015}}</ref> एकीकृत सर्किट सहित इलेक्ट्रॉनिक सिस्टम को डिजाइन करने के लिए सॉफ्टवेयर टूल की एक श्रेणी है।उपकरण एक डिजाइन प्रवाह में एक साथ काम करते हैं जो इंजीनियर पूरे अर्धचालक चिप्स को डिजाइन और विश्लेषण करने के लिए उपयोग करते हैं।
आधुनिक सेमीकंडक्टर चिप्स में अरबों घटक होते हैं, और हाथ से डिज़ाइन किए जाने के लिए बहुत जटिल होते हैं। डिज़ाइनर की सहायता के लिए सॉफ़्टवेयर उपकरण आवश्यक हैं। इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन (EDA), जिसे इलेक्ट्रॉनिक कंप्यूटर एडेड डिज़ाइन | कंप्यूटर एडेड डिज़ाइन (ECAD) भी कहा जाता है,<ref>{{cite web|title=About the EDA Industry|url=http://www.edac.org/industry|publisher=[[Electronic Design Automation Consortium]]|access-date=29 July 2015|url-status=dead|archive-url=https://web.archive.org/web/20150802073506/http://www.edac.org/industry|archive-date=2 August 2015}}</ref> एकीकृत सर्किट सहित इलेक्ट्रॉनिक्स डिजाइन करने के लिए सॉफ्टवेयर टूल्स की एक श्रेणी है। उपकरण एक डिजाइन प्रवाह (ईडीए) में एक साथ काम करते हैं जो इंजीनियर पूरे अर्धचालक चिप्स को डिजाइन और विश्लेषण करने के लिए उपयोग करते हैं।


== प्रकार ==
== प्रकार ==
[[File:AD570JD.jpg|thumb|एक दोहरी इन-लाइन पैकेज में ए-टू-डी कनवर्टर आईसी | डुबकी]]
[[File:AD570JD.jpg|thumb|दोहरी इन-लाइन पैकेज में ए-टू-डी कनवर्टर आईसी]]
एकीकृत सर्किट को मोटे तौर पर एनालॉग में वर्गीकृत किया जा सकता है,<ref>{{cite book |title=Analysis and Design of Analog Integrated Circuits |author1=Gray, Paul R. |author2=Hurst, Paul J. |author3=Lewis, Stephen H. |author4=Meyer, Robert G. |isbn=978-0-470-24599-6 |publisher=Wiley |year=2009 }}</ref> डिजिटल<ref>{{cite book |title=Digital Integrated Circuits |author1=Rabaey, Jan M. |author2=Chandrakasan, Anantha |author3=Nikolic, Borivoje |isbn=978-0-13-090996-1 |publisher=Pearson |year=2003 |url=https://archive.org/details/agilesoftwaredev00robe |edition=2nd }}</ref> और मिश्रित-सिग्नल इंटीग्रेटेड सर्किट | मिश्रित सिग्नल,<ref>{{cite book |title=CMOS: Mixed-Signal Circuit Design |author=Baker, Jacob |publisher=Wiley |isbn=978-0-470-29026-2 |year=2008}}</ref> एक ही आईसी पर एनालॉग और डिजिटल सिग्नलिंग से मिलकर।
इंटीग्रेटेड सर्किट को मोटे तौर पर एनालॉग सर्किट में वर्गीकृत किया जा सकता है,<ref>{{cite book |title=Analysis and Design of Analog Integrated Circuits |author1=Gray, Paul R. |author2=Hurst, Paul J. |author3=Lewis, Stephen H. |author4=Meyer, Robert G. |isbn=978-0-470-24599-6 |publisher=Wiley |year=2009 }}</ref> डिजिटल सर्किट<ref>{{cite book |title=Digital Integrated Circuits |author1=Rabaey, Jan M. |author2=Chandrakasan, Anantha |author3=Nikolic, Borivoje |isbn=978-0-13-090996-1 |publisher=Pearson |year=2003 |url=https://archive.org/details/agilesoftwaredev00robe |edition=2nd }}</ref> और मिश्रित-संकेत एकीकृत परिपथ,<ref>{{cite book |title=CMOS: Mixed-Signal Circuit Design |author=Baker, Jacob |publisher=Wiley |isbn=978-0-470-29026-2 |year=2008}}</ref> एक ही आईसी पर एनालॉग और डिजिटल सिग्नलिंग से मिलकर।


डिजिटल एकीकृत सर्किट में अरबों हो सकते हैं<ref name=Pascal/>लॉजिक गेट्स, फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) | कुछ वर्ग मिलीमीटर में फ्लिप-फ्लॉप, मल्टीप्लेक्स और अन्य सर्किट।इन सर्किटों का छोटा आकार बोर्ड-स्तरीय एकीकरण की तुलना में उच्च गति, कम बिजली अपव्यय और कम विनिर्माण लागत की अनुमति देता है।ये डिजिटल आईसी, आमतौर पर माइक्रोप्रोसेसर्स, डीएसपी और माइक्रोकंट्रोलर, एक और शून्य संकेतों को संसाधित करने के लिए बूलियन बीजगणित का उपयोग करते हैं।
डिजिटल एकीकृत सर्किट में अरबों हो सकते हैं<ref name=Pascal/>लॉजिक गेट्स, फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) | फ्लिप-फ्लॉप, मल्टीप्लेक्सर्स, और अन्य सर्किट कुछ वर्ग मिलीमीटर में। इन सर्किटों का छोटा आकार बोर्ड-स्तरीय एकीकरण की तुलना में उच्च गति, कम बिजली अपव्यय और कम विनिर्माण लागत की अनुमति देता है। ये डिजिटल आईसी, आमतौर पर माइक्रोप्रोसेसर, डिजिटल सिग्नल प्रोसेसर और माइक्रोकंट्रोलर, बाइनरी नंबर को संसाधित करने के लिए बूलियन बीजगणित का उपयोग करते हैं। एक और शून्य संकेत।


[[File:Intel 8742 153056995.jpg|right|thumb|एक इंटेल इंटेल MCS-48 | 8742 से डाई, एक 8-बिट NMOS माइक्रोकंट्रोलर जिसमें 12 & nbsp पर चलने वाला CPU शामिल है; MHz, 128 बाइट्स ऑफ़ रैम, 2048 बाइट्स ऑफ EPROM, और इनपुट/आउटपुट। I/O उसी चिप में।]]
[[File:Intel 8742 153056995.jpg|right|thumb|एक Intel Intel MCS-48 से डाई (एकीकृत सर्किट), एक 8-बिट NMOS लॉजिक माइक्रोकंट्रोलर जिसमें 12 मेगाहर्ट्ज पर चलने वाला CPU, 128 बाइट्स RAM, EPROM के 2048 बाइट्स और इनपुट/आउटपुट|I/O शामिल हैं। एक ही चिप]]
सबसे उन्नत एकीकृत सर्किट में माइक्रोप्रोसेसर्स या कोर हैं, जिनका उपयोग व्यक्तिगत कंप्यूटर, सेल-फोन, माइक्रोवेव ओवन आदि में किया जाता है। कई कोर को एक ही आईसी या चिप में एक साथ एकीकृत किया जा सकता है। डिजिटल मेमोरी चिप्स और एप्लिकेशन-विशिष्ट एकीकृत सर्किट (ASICs) एकीकृत सर्किट के अन्य परिवारों के उदाहरण हैं।
सबसे उन्नत एकीकृत परिपथों में माइक्रोप्रोसेसर या प्रोसेसर कोर हैं, जिनका उपयोग पर्सनल कंप्यूटर, सेल-फोन, माइक्रोवेव ओवन आदि में किया जाता है। कई कोर को एक आईसी या चिप में एक साथ एकीकृत किया जा सकता है। डिजिटल कंप्यूटर मेमोरी और एप्लिकेशन-विशिष्ट एकीकृत सर्किट (एएसआईसी) एकीकृत सर्किट के अन्य परिवारों के उदाहरण हैं।


1980 के दशक में, प्रोग्रामेबल लॉजिक डिवाइस विकसित किए गए थे। इन उपकरणों में सर्किट होते हैं जिनके तार्किक कार्य और कनेक्टिविटी को एकीकृत सर्किट निर्माता द्वारा तय किए जाने के बजाय उपयोगकर्ता द्वारा प्रोग्राम किया जा सकता है। यह एक चिप को विभिन्न एलएसआई-प्रकार के कार्यों जैसे लॉजिक गेट्स, एडर्स और रजिस्टर करने के लिए प्रोग्राम करने की अनुमति देता है। प्रोग्रामेबिलिटी विभिन्न रूपों में आती है-ऐसे उपकरण जो प्रोग्राम करने योग्य रीड-ओनली मेमोरी हो सकते हैं। केवल एक बार प्रोग्राम किए गए, डिवाइस जो मिटाए जा सकते हैं और फिर यूवी लाइट का उपयोग करके पुन: प्रोग्राम किए जा सकते हैं, डिवाइस जो फ्लैश मेमोरी और फ़ील्ड-प्रोग्रामेबल का उपयोग करके प्रोग्राम किए जा सकते हैं। गेट एरेज़ (FPGAs) जिसे ऑपरेशन के दौरान किसी भी समय प्रोग्राम किया जा सकता है। वर्तमान FPGAs (2016 के रूप में) लाखों फाटकों के बराबर लागू कर सकते हैं और 1 गीगाहर्ट्ज तक की आवृत्तियों पर काम कर सकते हैं।<ref name="Altera">{{cite news
1980 के दशक में, प्रोग्राम करने योग्य लॉजिक डिवाइस विकसित किए गए थे। इन उपकरणों में सर्किट होते हैं जिनके तार्किक कार्य और कनेक्टिविटी को एकीकृत सर्किट निर्माता द्वारा तय किए जाने के बजाय उपयोगकर्ता द्वारा प्रोग्राम किया जा सकता है। यह एक चिप को विभिन्न एलएसआई-प्रकार के कार्यों जैसे लॉजिक गेट्स, योजक (इलेक्ट्रॉनिक्स) और प्रोसेसर रजिस्टर करने के लिए प्रोग्राम करने की अनुमति देता है। प्रोग्राममेबिलिटी विभिन्न रूपों में आती है - डिवाइस जो प्रोग्रामेबल रीड-ओनली मेमोरी हो सकते हैं, वे डिवाइस जिन्हें मिटाया जा सकता है और फिर ईपीरोम को फिर से प्रोग्राम किया जा सकता है, वे डिवाइस जिन्हें फ्लैश मेमोरी का उपयोग करके (पुनः) प्रोग्राम किया जा सकता है, और फील्ड-प्रोग्रामेबल गेट एरेज़ (एफपीजीए) जो ऑपरेशन के दौरान सहित किसी भी समय प्रोग्राम किया जा सकता है। वर्तमान FPGAs (2016 तक) लाखों गेटों के बराबर लागू कर सकते हैं और 1 हर्ट्ज़ तक की घड़ी की दर से काम कर सकते हैं।<ref name="Altera">{{cite news
|url = https://www.altera.com/en_US/pdfs/literature/hb/stratix-10/s10-overview.pdf
|url = https://www.altera.com/en_US/pdfs/literature/hb/stratix-10/s10-overview.pdf
|title = Stratix 10 Device Overview
|title = Stratix 10 Device Overview
Line 105: Line 105:
|date = 12 December 2015
|date = 12 December 2015
}}</ref>
}}</ref>
एनालॉग आईसी, जैसे सेंसर, पावर मैनेजमेंट सर्किट, और ऑपरेशनल एम्पलीफायरों (ओपी-एएमपी), निरंतर संकेतों को संसाधित करते हैं, और एनालॉग फ़ंक्शंस जैसे कि प्रवर्धन, सक्रिय फ़िल्टरिंग, डिमोड्यूलेशन और मिक्सिंग करते हैं।
एनालॉग आईसी, जैसे सेंसर, पावर नेटवर्क डिज़ाइन (आईसी), और ऑपरेशनल एम्पलीफायर्स (ऑप-एम्प्स), निरंतर संकेतों को संसाधित करते हैं, और एम्पलीफायर, सक्रिय फ़िल्टरिंग, डिमॉड्यूलेशन और फ़्रिक्वेंसी मिक्सर जैसे एनालॉग फ़ंक्शन करते हैं।


आईसीएस एनालॉग-टू-डिजिटल कन्वर्टर्स और डिजिटल-टू-एनालॉग कन्वर्टर्स जैसे कार्यों को बनाने के लिए एक चिप पर एनालॉग और डिजिटल सर्किट को जोड़ सकता है।इस तरह के मिश्रित-सिग्नल सर्किट छोटे आकार और कम लागत की पेशकश करते हैं, लेकिन सिग्नल हस्तक्षेप के लिए जिम्मेदार होना चाहिए।1990 के दशक के उत्तरार्ध से पहले, रेडियोस को माइक्रोप्रोसेसरों के समान कम लागत वाली सीएमओएस प्रक्रियाओं में गढ़ा नहीं जा सका।लेकिन 1998 के बाद से, RF CMOS प्रक्रियाओं का उपयोग करके रेडियो चिप्स विकसित किए गए हैं।उदाहरणों में इंटेल का डेक कॉर्डलेस फोन, या 802.11 (वाई-फाई) चिप्स शामिल हैं जो एथेरोस और अन्य कंपनियों द्वारा बनाए गए हैं।<ref name="IEEE-CMOS-dualband-n">{{cite web|last1=Nathawad|first1=L.|last2=Zargari|first2=M.|last3=Samavati|first3=H.|last4=Mehta|first4=S.|last5=Kheirkhaki|first5=A.|last6=Chen|first6=P.|last7=Gong|first7=K.|last8=Vakili-Amini|first8=B.|last9=Hwang|first9=J.|last10=Chen|first10=M.|last11=Terrovitis|first11=M.|last12=Kaczynski|first12=B.|last13=Limotyrakis|first13=S.|last14=Mack|first14=M.|last15=Gan|first15=H.|last16=Lee|first16=M.|last17=Abdollahi-Alibeik|first17=B.|last18=Baytekin|first18=B.|last19=Onodera|first19=K.|last20=Mendis|first20=S.|last21=Chang|first21=A.|last22=Jen|first22=S.|last23=Su|first23=D.|last24=Wooley|first24=B.|title=20.2: A Dual-band CMOS MIMO Radio SoC for IEEE 802.11n Wireless LAN|url=http://www.ewh.ieee.org/r6/scv/ssc/May2008_WLAN.pdf|website=IEEE Entity Web Hosting|publisher=IEEE|access-date=22 October 2016}}</ref>
IC एनालॉग-टू-डिजिटल कन्वर्टर्स और डिजिटल-टू-एनालॉग कन्वर्टर्स जैसे फ़ंक्शन बनाने के लिए एक चिप पर एनालॉग और डिजिटल सर्किट को जोड़ सकते हैं। ऐसे मिश्रित सिग्नल सर्किट छोटे आकार और कम लागत की पेशकश करते हैं, लेकिन सिग्नल हस्तक्षेप के लिए जिम्मेदार होना चाहिए। 1990 के दशक के उत्तरार्ध से पहले, माइक्रोप्रोसेसरों के समान कम लागत वाली CMOS प्रक्रियाओं में रेडियो का निर्माण नहीं किया जा सकता था। लेकिन 1998 से, RF CMOS प्रक्रियाओं का उपयोग करके रेडियो चिप्स विकसित किए गए हैं। उदाहरणों में इंटेल का डिजिटल एन्हांस्ड कॉर्डलेस टेलीकम्युनिकेशंस कॉर्डलेस फोन, या एथेरोस और अन्य कंपनियों द्वारा बनाए गए 802.11 (वाई-फाई) चिप्स शामिल हैं।<ref name="IEEE-CMOS-dualband-n">{{cite web|last1=Nathawad|first1=L.|last2=Zargari|first2=M.|last3=Samavati|first3=H.|last4=Mehta|first4=S.|last5=Kheirkhaki|first5=A.|last6=Chen|first6=P.|last7=Gong|first7=K.|last8=Vakili-Amini|first8=B.|last9=Hwang|first9=J.|last10=Chen|first10=M.|last11=Terrovitis|first11=M.|last12=Kaczynski|first12=B.|last13=Limotyrakis|first13=S.|last14=Mack|first14=M.|last15=Gan|first15=H.|last16=Lee|first16=M.|last17=Abdollahi-Alibeik|first17=B.|last18=Baytekin|first18=B.|last19=Onodera|first19=K.|last20=Mendis|first20=S.|last21=Chang|first21=A.|last22=Jen|first22=S.|last23=Su|first23=D.|last24=Wooley|first24=B.|title=20.2: A Dual-band CMOS MIMO Radio SoC for IEEE 802.11n Wireless LAN|url=http://www.ewh.ieee.org/r6/scv/ssc/May2008_WLAN.pdf|website=IEEE Entity Web Hosting|publisher=IEEE|access-date=22 October 2016}}</ref>
आधुनिक: श्रेणी: इलेक्ट्रॉनिक घटक वितरक | इलेक्ट्रॉनिक घटक वितरक अक्सर उप-वर्गीकृत एकीकृत सर्किट:
आधुनिक: श्रेणी: इलेक्ट्रॉनिक घटक वितरक अक्सर एकीकृत परिपथों को उप-वर्गीकृत करते हैं:
* डिजिटल आईसीएस को लॉजिक आईसी (जैसे कि माइक्रोप्रोसेसर्स और माइक्रोकंट्रोलर), मेमोरी चिप्स (जैसे कि एमओएस मेमोरी और फ्लोटिंग-गेट मेमोरी), इंटरफ़ेस आईसीएस (लेवल शिफ्टर्स, सीरियलर/डिसेरियलर, आदि), पावर मैनेजमेंट आईसीएस और प्रोग्रामेबल के रूप में वर्गीकृत किया गया है।उपकरण।
* डिजिटल इंटीग्रेटेड सर्किट को लॉजिक IC (जैसे माइक्रोप्रोसेसर और माइक्रोकंट्रोलर), मेमोरी चिप्स (जैसे MOS मेमोरी और फ्लोटिंग-गेट मेमोरी), इंटरफ़ेस IC (लॉजिक लेवल, सीरियलाइज़र / डिसेरिएलाइज़र, आदि), पावर मैनेजमेंट IC, और के रूप में वर्गीकृत किया जाता है। प्रोग्रामेबल लॉजिक डिवाइस।
* एनालॉग आईसीएस को रैखिक एकीकृत सर्किट और आरएफ सर्किट (रेडियो फ्रीक्वेंसी सर्किट) के रूप में वर्गीकृत किया गया है।
* एनालॉग एकीकृत सर्किट को रैखिक एकीकृत सर्किट और आरएफ सर्किट (रेडियो आवृत्ति सर्किट) के रूप में वर्गीकृत किया जाता है।
* मिश्रित-सिग्नल इंटीग्रेटेड सर्किट को डेटा अधिग्रहण आईसी (ए/डी कन्वर्टर्स, डी/ए कन्वर्टर्स, डिजिटल पोटेंशियोमीटर), क्लॉक/टाइमिंग आईसीएस, स्विच किए गए कैपेसिटर (एससी) सर्किट और आरएफ सीएमओएस सर्किट के रूप में वर्गीकृत किया गया है।
* मिक्स्ड-सिग्नल इंटीग्रेटेड सर्किट को डेटा अधिग्रहण आईसी (ए/डी कन्वर्टर्स, डी/ए कन्वर्टर्स, डिजिटल पोटेंशियोमीटर सहित), क्लॉक जेनरेटर | क्लॉक/टाइमिंग आईसी, स्विच्ड कैपेसिटर (एससी) सर्किट और आरएफ सीएमओएस सर्किट के रूप में वर्गीकृत किया गया है।
* त्रि-आयामी एकीकृत सर्किट (3 डी आईसीएस) को थ्रू-सिलिकॉन में वर्गीकृत किया गया है (टीएसवी) आईसीएस और सीयू-सीयू कनेक्शन आईसीएस।
* त्रि-आयामी एकीकृत सर्किट (3D IC) को थ्रू-सिलिकॉन (TSV) IC और Cu-Cu कनेक्शन IC के माध्यम से वर्गीकृत किया गया है।


== विनिर्माण ==
== निर्माण ==
{{refimprove|section|date=May 2022}}
{{refimprove|section|date=May 2022}}


Line 120: Line 120:
=== निर्माण ===
=== निर्माण ===
{{Main|Semiconductor device fabrication|l1=Semiconductor fabrication}}
{{Main|Semiconductor device fabrication|l1=Semiconductor fabrication}}
[[File:Silicon chip 3d.png|right|thumb|तीन धातु परतों के साथ एक छोटे मानक सेल का प्रतिपादन (ढांकता हुआ हटा दिया गया है)।रेत के रंग की संरचनाएं धातु इंटरकनेक्ट होती हैं, जिसमें ऊर्ध्वाधर स्तंभ संपर्क होते हैं, आमतौर पर टंगस्टन के प्लग होते हैं।लाल रंग की संरचनाएं पॉलीसिलिकॉन गेट हैं, और नीचे की तरफ ठोस क्रिस्टलीय सिलिकॉन बल्क है।]]
[[File:Silicon chip 3d.png|right|thumb|तीन धातु परतों के साथ एक छोटे मानक सेल का प्रतिपादन (ढांकता हुआ हटा दिया गया है)। रेत के रंग की संरचनाएं धातु इंटरकनेक्ट (एकीकृत सर्किट) हैं, जिसमें ऊर्ध्वाधर खंभे संपर्क होते हैं, आमतौर पर टंगस्टन के प्लग होते हैं। लाल रंग की संरचनाएं पॉलीसिलिकॉन गेट हैं, और तल पर ठोस मोनोक्रिस्टलाइन सिलिकॉन बल्क है।]]
[[File:Cmos-chip structure in 2000s (en).svg|right|thumb|एक सीएमओएस चिप की योजनाबद्ध संरचना, जैसा कि 2000 के दशक की शुरुआत में बनाया गया था।ग्राफिक LDD-MISFET को SOI सब्सट्रेट पर पांच मेटलाइज़ेशन लेयर्स और फ्लिप-चिप बॉन्डिंग के लिए मिलाप टकराता है।यह Feol (लाइन के फ्रंट-एंड), Beol (लाइन के बैक-एंड) और बैक-एंड प्रक्रिया के पहले भागों के लिए अनुभाग भी दिखाता है।]]
[[File:Cmos-chip structure in 2000s (en).svg|right|thumb|सीएमओएस चिप की योजनाबद्ध संरचना, जैसा कि 2000 के दशक की शुरुआत में बनाया गया था। ग्राफिक एलडीडी-एमआईएसएफईटी को एसओआई सब्सट्रेट पर पांच धातुकरण परतों और फ्लिप-चिप बॉन्डिंग के लिए सोल्डर बंप के साथ दिखाता है। यह FEOL (लाइन का फ्रंट-एंड), BEOL (लाइन का बैक-एंड) और बैक-एंड प्रक्रिया के पहले भाग के लिए अनुभाग भी दिखाता है।]]
रासायनिक तत्वों की आवर्त सारणी के अर्धचालक को एक ठोस-राज्य इलेक्ट्रॉनिक्स के लिए सबसे अधिक संभावित सामग्री के रूप में पहचाना गया था। ठोस-राज्य वैक्यूम ट्यूब।कॉपर ऑक्साइड के साथ शुरू, जर्मेनियम के लिए आगे बढ़ते हुए, फिर सिलिकॉन, सामग्री को व्यवस्थित रूप से 1940 और 1950 के दशक में अध्ययन किया गया था।आज, मोनोक्रिस्टलाइन सिलिकॉन आईसीएस के लिए उपयोग किया जाने वाला मुख्य सब्सट्रेट है, हालांकि गैलियम आर्सेनाइड जैसे आवर्त सारणी के कुछ III-V यौगिकों का उपयोग प्रकाश-उत्सर्जक डायोड जैसे विशेष अनुप्रयोगों के लिए किया जाता है। एलईडी, लेजर, सौर कोशिकाओं और उच्चतम-गति एकीकृत सर्किट।अर्धचालक सामग्री की क्रिस्टल संरचना में न्यूनतम दोषों के साथ क्रिस्टल बनाने के सही तरीकों के लिए दशकों लग गए।
रासायनिक तत्वों की आवर्त सारणी के अर्धचालकों को सॉलिड-स्टेट इलेक्ट्रॉनिक्स | सॉलिड-स्टेट वैक्यूम ट्यूब के लिए सबसे संभावित सामग्री के रूप में पहचाना गया। कॉपर (I) ऑक्साइड से शुरू होकर, जर्मेनियम, फिर सिलिकॉन तक, सामग्री का व्यवस्थित रूप से 1940 और 1950 के दशक में अध्ययन किया गया था। आज, मोनोक्रिस्टलाइन सिलिकॉन आईसी के लिए उपयोग किया जाने वाला मुख्य सब्सट्रेट (प्रिंटिंग) है, हालांकि कुछ III-V यौगिक अर्धचालक जैसे गैलियम आर्सेनाइड का उपयोग प्रकाश उत्सर्जक डायोड, लेजर, सौर कोशिकाओं और उच्चतम गति एकीकृत सर्किट जैसे विशेष अनुप्रयोगों के लिए किया जाता है। अर्धचालक सामग्री की क्रिस्टल संरचना में न्यूनतम क्रिस्टल दोषों के साथ क्रिस्टल बनाने के सही तरीकों में दशकों लग गए।


सेमीकंडक्टर आईसी एक प्लानर प्रक्रिया में गढ़े जाते हैं जिसमें तीन प्रमुख प्रक्रिया चरण शामिल होते हैं{{snd}} फोटोलिथोग्राफी, बयान (जैसे रासायनिक वाष्प जमाव), और नक़्क़ाशी।मुख्य प्रक्रिया चरणों को डोपिंग और सफाई द्वारा पूरक किया जाता है।अधिक हाल के या उच्च-प्रदर्शन वाले आईसीएस इसके बजाय प्लानर के बजाय मल्टी-गेट फिनफेट या गाफेट ट्रांजिस्टर का उपयोग कर सकते हैं, जो 22 & nbsp; एनएम नोड (इंटेल) या 16/14 & nbsp; एनएम नोड्स से शुरू होते हैं।<ref>Hsu, Chi-Ping (January 17, 2013). [https://www.electronicdesign.com/technologies/digital-ics/article/21795644/16nm14nm-finfets-enabling-the-new-electronics-frontier 16nm/14nm FinFETs: Enabling The New Electronics Frontier]. ''Electronic Design''</ref>
सेमीकंडक्टर आईसी एक प्लानर प्रक्रिया में निर्मित होते हैं जिसमें तीन प्रमुख प्रक्रिया चरण शामिल होते हैं{{snd}} फोटोलिथोग्राफी, बयान (जैसे रासायनिक वाष्प जमाव), और नक़्क़ाशी (माइक्रोफैब्रिकेशन)। मुख्य प्रक्रिया कदम डोपिंग और सफाई द्वारा पूरक हैं। अधिक हाल के या उच्च-प्रदर्शन वाले आईसी इसके बजाय मल्टीगेट डिवाइस का उपयोग कर सकते हैं|प्लानर वाले के बजाय मल्टी-गेट फिनफेट या जीएएएफईटी ट्रांजिस्टर, 22 एनएम नोड (इंटेल) या 16/14 एनएम नोड्स से शुरू होते हैं।<ref>Hsu, Chi-Ping (January 17, 2013). [https://www.electronicdesign.com/technologies/digital-ics/article/21795644/16nm14nm-finfets-enabling-the-new-electronics-frontier 16nm/14nm FinFETs: Enabling The New Electronics Frontier]. ''Electronic Design''</ref>
मोनो-क्रिस्टल सिलिकॉन वेफर्स का उपयोग अधिकांश अनुप्रयोगों में किया जाता है (या विशेष अनुप्रयोगों के लिए, अन्य अर्धचालक जैसे कि गैलियम आर्सेनाइड का उपयोग किया जाता है)।वेफर को पूरी तरह से सिलिकॉन की आवश्यकता नहीं है।फोटोलिथोग्राफी का उपयोग सब्सट्रेट के विभिन्न क्षेत्रों को डोप किए जाने या पॉलीसिलिकॉन, इंसुलेटर या धातु (आमतौर पर एल्यूमीनियम या तांबे) ट्रैक करने के लिए किया जाता है, जो उन पर जमा होते हैं।डोपेंट्स अशुद्धियों को जानबूझकर अपने इलेक्ट्रॉनिक गुणों को संशोधित करने के लिए एक अर्धचालक के लिए पेश किया जाता है।डोपिंग एक अर्धचालक सामग्री में डोपेंट्स को जोड़ने की प्रक्रिया है।
मोनोक्रिस्टलाइन सिलिकॉन|मोनो-क्रिस्टल सिलिकॉन वेफर (इलेक्ट्रॉनिक्स) का उपयोग अधिकांश अनुप्रयोगों में किया जाता है (या विशेष अनुप्रयोगों के लिए, अन्य अर्धचालक जैसे गैलियम आर्सेनाइड का उपयोग किया जाता है)। वेफर पूरी तरह से सिलिकॉन नहीं होना चाहिए। फोटोलिथोग्राफी का उपयोग सब्सट्रेट के विभिन्न क्षेत्रों को डोपिंग (सेमीकंडक्टर) के रूप में चिह्नित करने के लिए किया जाता है या उन पर पॉलीसिलिकॉन, इंसुलेटर या धातु (आमतौर पर एल्यूमीनियम या तांबा) ट्रैक जमा करने के लिए किया जाता है। डोपेंट अशुद्धियाँ हैं जो जानबूझकर अर्धचालक को उसके इलेक्ट्रॉनिक गुणों को संशोधित करने के लिए पेश की जाती हैं। डोपिंग एक अर्धचालक पदार्थ में डोपेंट जोड़ने की प्रक्रिया है।
{{anchor|circuitLayers}} * एकीकृत सर्किट कई अतिव्यापी परतों से बने होते हैं, प्रत्येक फोटोलिथोग्राफी द्वारा परिभाषित किया जाता है, और सामान्य रूप से विभिन्न रंगों में दिखाया गया है।कुछ परतें चिह्नित करती हैं जहां विभिन्न डोपेंट्स को सब्सट्रेट (प्रसार परतें कहा जाता है) में विसरित किया जाता है, कुछ परिभाषित करते हैं जहां अतिरिक्त आयनों को प्रत्यारोपित किया जाता है (प्रत्यारोपण परतें), कुछ कंडक्टर (डोपेड पॉलीसिलिकॉन या धातु की परतें) को परिभाषित करते हैं, और कुछ कंडक्टिंग लेयर्स के बीच कनेक्शन को परिभाषित करते हैं(के माध्यम से या संपर्क परतें)।सभी घटकों का निर्माण इन परतों के एक विशिष्ट संयोजन से किया जाता है।
{{anchor|circuitLayers}} * एकीकृत सर्किट कई अतिव्यापी परतों से बने होते हैं, प्रत्येक को फोटोलिथोग्राफी द्वारा परिभाषित किया जाता है, और सामान्य रूप से विभिन्न रंगों में दिखाया जाता है। कुछ परतें चिह्नित करती हैं जहां विभिन्न डोपेंट सब्सट्रेट (डिफ्यूजन लेयर्स कहा जाता है) में विसरित होते हैं, कुछ परिभाषित करते हैं कि अतिरिक्त आयन कहाँ लगाए जाते हैं (प्रत्यारोपण परतें), कुछ कंडक्टर (डॉप्ड पॉलीसिलिकॉन या धातु की परतें) को परिभाषित करते हैं, और कुछ संवाहक परतों के बीच कनेक्शन को परिभाषित करते हैं। (के माध्यम से या संपर्क परतों)। सभी घटकों का निर्माण इन परतों के एक विशिष्ट संयोजन से किया जाता है।
* एक स्व-संरेखित सीएमओएस प्रक्रिया में, एक ट्रांजिस्टर का गठन किया जाता है जहां गेट लेयर (पॉलीसिलिकॉन या धातु) CMOS#उदाहरण: भौतिक लेआउट में नंद गेट | एक प्रसार परत को पार करता है।<ref name= selfAlignedCmos >[[Carver Mead|Mead, Carver A.]]; [[Lynn Conway|Conway, Lynn]] (1980) ''[[Introduction to VLSI Systems]]'' Reading, Mass.: Addison-Wesley: ISBN 2-201-04358-0</ref>{{rp|p.1 (see Fig. 1.1)}}
* एक स्व-संरेखित सीएमओएस प्रक्रिया में, एक ट्रांजिस्टर बनता है जहां गेट परत (पॉलीसिलिकॉन या धातु) सीएमओएस # उदाहरण: भौतिक लेआउट में नंद गेट एक प्रसार परत।<ref name= selfAlignedCmos >[[Carver Mead|Mead, Carver A.]]; [[Lynn Conway|Conway, Lynn]] (1980) ''[[Introduction to VLSI Systems]]'' Reading, Mass.: Addison-Wesley: ISBN 2-201-04358-0</ref>{{rp|p.1 (see Fig. 1.1)}}
* कैपेसिटिव संरचनाएं, समानांतर-प्लेट कैपेसिटर की तरह बहुत अधिक रूप में। एक पारंपरिक विद्युत संधारित्र की समानांतर संचालन प्लेट, प्लेटों के बीच में इन्सुलेट सामग्री के साथ प्लेटों के क्षेत्र के अनुसार बनती हैं। आकारों की एक विस्तृत श्रृंखला के कैपेसिटर आईसीएस पर आम हैं।
* संधारित्र, एक पारंपरिक विद्युत संधारित्र के समानांतर-प्लेट संधारित्र के रूप में, प्लेटों के बीच इन्सुलेट सामग्री के साथ, प्लेटों के क्षेत्र के अनुसार बनते हैं। आकार की एक विस्तृत श्रृंखला के कैपेसिटर IC पर आम हैं।
* अलग-अलग लंबाई की धारियों को कभी-कभी-चिप प्रतिरोधों के रूप में उपयोग करने के लिए उपयोग किया जाता है, हालांकि अधिकांश तर्क सर्किट को किसी भी प्रतिरोधों की आवश्यकता नहीं होती है। प्रतिरोधक संरचना की लंबाई का अनुपात इसकी चौड़ाई के लिए, इसकी शीट प्रतिरोधकता के साथ संयुक्त, प्रतिरोध को निर्धारित करता है।
* अलग-अलग लंबाई की घुमावदार धारियों का उपयोग कभी-कभी ऑन-चिप प्रतिरोधक बनाने के लिए किया जाता है, हालांकि अधिकांश लॉजिक सर्किट को किसी भी प्रतिरोधक की आवश्यकता नहीं होती है। प्रतिरोधक संरचना की लंबाई और इसकी चौड़ाई का अनुपात, इसकी शीट प्रतिरोधकता के साथ मिलकर, प्रतिरोध को निर्धारित करता है।
* अधिक शायद ही कभी, आगमनात्मक संरचनाओं को छोटे ऑन-चिप कॉइल के रूप में बनाया जा सकता है, या गाइरेटर द्वारा सिम्युलेटेड किया जा सकता है।
* शायद ही कभी, प्रारंभ करनेवाला को छोटे ऑन-चिप कॉइल के रूप में बनाया जा सकता है, या गाइरेटर्स द्वारा सिम्युलेटेड किया जा सकता है।


चूंकि एक CMOS डिवाइस केवल लॉजिक स्टेट्स के बीच संक्रमण पर वर्तमान खींचता है, इसलिए CMOS डिवाइस द्विध्रुवी जंक्शन ट्रांजिस्टर उपकरणों की तुलना में बहुत कम वर्तमान का उपभोग करते हैं।
चूंकि एक सीएमओएस डिवाइस केवल बूलियन बीजगणित (लॉजिक) स्टेट (कंप्यूटर साइंस) के बीच स्टेट ट्रांजिशन फंक्शन पर करंट खींचता है, सीएमओएस डिवाइस बाइपोलर जंक्शन ट्रांजिस्टर डिवाइस की तुलना में बहुत कम करंट की खपत करते हैं।


एक यादृच्छिक-पहुंच मेमोरी सबसे नियमित प्रकार का एकीकृत सर्किट है; उच्चतम घनत्व उपकरण इस प्रकार यादें हैं; लेकिन यहां तक ​​कि एक माइक्रोप्रोसेसर चिप पर मेमोरी भी होगा। (पहली छवि के नीचे नियमित सरणी संरचना देखें।{{Which|date=October 2018}}) हालांकि संरचनाएं जटिल हैं - चौड़ाई के साथ जो दशकों से सिकुड़ रहे हैं - परतें डिवाइस की चौड़ाई की तुलना में बहुत पतली रहती हैं।सामग्री की परतों को एक फोटोग्राफिक प्रक्रिया की तरह बहुत कुछ बनाया जाता है, हालांकि दृश्यमान स्पेक्ट्रम में प्रकाश तरंगों का उपयोग सामग्री की एक परत को उजागर करने के लिए नहीं किया जा सकता है, क्योंकि वे सुविधाओं के लिए बहुत बड़े होंगे।इस प्रकार प्रत्येक परत के लिए पैटर्न बनाने के लिए उच्च आवृत्तियों (आमतौर पर पराबैंगनी) के फोटॉन का उपयोग किया जाता है।क्योंकि प्रत्येक सुविधा इतनी छोटी है, इलेक्ट्रॉन माइक्रोस्कोप एक प्रक्रिया इंजीनियर के लिए आवश्यक उपकरण हैं जो एक निर्माण प्रक्रिया को डिबग कर सकते हैं।
रैंडम-एक्सेस मेमोरी इंटीग्रेटेड सर्किट का सबसे नियमित प्रकार है; उच्चतम घनत्व वाले उपकरण इस प्रकार यादें हैं; लेकिन एक माइक्रोप्रोसेसर में भी चिप पर मेमोरी होगी। (पहली छवि के नीचे नियमित सरणी संरचना देखें।{{Which|date=October 2018}}) हालांकि संरचनाएं जटिल हैं - चौड़ाई के साथ जो दशकों से सिकुड़ रही हैं - परतें डिवाइस की चौड़ाई की तुलना में बहुत पतली रहती हैं। सामग्री की परतें एक फोटोग्राफिक प्रक्रिया की तरह गढ़ी जाती हैं, हालांकि दृश्य स्पेक्ट्रम में प्रकाश तरंगों का उपयोग सामग्री की एक परत को उजागर करने के लिए नहीं किया जा सकता है, क्योंकि वे सुविधाओं के लिए बहुत बड़े होंगे। इस प्रकार प्रत्येक परत के लिए पैटर्न बनाने के लिए उच्च आवृत्तियों (आमतौर पर पराबैंगनी) के फोटॉन का उपयोग किया जाता है। क्योंकि प्रत्येक सुविधा इतनी छोटी है, एक औद्योगिक प्रक्रिया इंजीनियर के लिए इलेक्ट्रॉन सूक्ष्मदर्शी आवश्यक उपकरण हैं जो एक निर्माण प्रक्रिया को डीबग कर सकते हैं।


प्रत्येक डिवाइस को स्वचालित परीक्षण उपकरण (ATE) का उपयोग करके पैकेजिंग से पहले परीक्षण किया जाता है, जिसे वेफर परीक्षण, या वेफर जांच के रूप में जाना जाता है।फिर वेफर को आयताकार ब्लॉकों में काट दिया जाता है, जिनमें से प्रत्येक को एक डाई कहा जाता है।प्रत्येक अच्छी डाई (बहुवचन पासा, मर जाता है, या मर जाता है) फिर एल्यूमीनियम (या सोने) बॉन्ड तारों का उपयोग करके एक पैकेज में जुड़ा होता है जो थर्मोसोनिक रूप से बंधुआ होते हैं<ref><!-- Coucoulas, A., http://commons.wikimedia.org/wiki/File:Hot_Work_Ultrasonic_(Thermosonic)_Bonding_549-556.pdf DELETED--> [https://sites.google.com/site/hotworkultrasonicbonding/ "Hot Work Ultrasonic Bonding – A Method Of Facilitating Metal Flow By Restoration Processes"], Proc. 20th IEEE Electronic Components Conf. Washington, D.C., May 1970, pp. 549–556.]</ref> पैड के लिए, आमतौर पर मरने के किनारे के चारों ओर पाया जाता है।थर्मोसोनिक बॉन्डिंग को पहली बार ए। कूपोलस द्वारा पेश किया गया था, जिसने बाहरी दुनिया को इन महत्वपूर्ण विद्युत कनेक्शनों को बनाने का एक विश्वसनीय साधन प्रदान किया था।पैकेजिंग के बाद, डिवाइस वेफर जांच के दौरान उपयोग किए जाने वाले समान या इसी तरह के अंतिम परीक्षण से गुजरते हैं।औद्योगिक सीटी स्कैनिंग का भी उपयोग किया जा सकता है।परीक्षण लागत कम लागत वाले उत्पादों पर निर्माण की लागत का 25% से अधिक हो सकती है, लेकिन कम उपज, बड़े या उच्च लागत वाले उपकरणों पर नगण्य हो सकती है।
वेफर परीक्षण, या वेफर जांच के रूप में जानी जाने वाली प्रक्रिया में स्वचालित परीक्षण उपकरण (एटीई) का उपयोग करके पैकेजिंग से पहले प्रत्येक उपकरण का परीक्षण किया जाता है। फिर वेफर को आयताकार ब्लॉकों में काटा जाता है, जिनमें से प्रत्येक को डाई (एकीकृत सर्किट) कहा जाता है। प्रत्येक अच्छा डाई (बहुवचन पासा, मर जाता है, या मर जाता है) को फिर एल्यूमीनियम (या सोना) वायर बॉन्डिंग का उपयोग करके एक पैकेज में जोड़ा जाता है जो थर्मोसोनिक बॉन्डिंग होते हैं<ref><!-- Coucoulas, A., http://commons.wikimedia.org/wiki/File:Hot_Work_Ultrasonic_(Thermosonic)_Bonding_549-556.pdf DELETED--> [https://sites.google.com/site/hotworkultrasonicbonding/ "Hot Work Ultrasonic Bonding – A Method Of Facilitating Metal Flow By Restoration Processes"], Proc. 20th IEEE Electronic Components Conf. Washington, D.C., May 1970, pp. 549–556.]</ref> पैड के लिए, आमतौर पर मरने के किनारे के आसपास पाया जाता है। थर्मोसोनिक बॉन्डिंग की शुरुआत सबसे पहले ए. कौकुलस ने की थी, जिसने बाहरी दुनिया को इन महत्वपूर्ण विद्युत कनेक्शनों को बनाने का एक विश्वसनीय साधन प्रदान किया। पैकेजिंग के बाद, वेफर जांच के दौरान उपयोग किए जाने वाले समान या समान ATE पर उपकरणों का अंतिम परीक्षण किया जाता है। औद्योगिक सीटी स्कैनिंग का भी उपयोग किया जा सकता है। परीक्षण लागत कम लागत वाले उत्पादों पर निर्माण की लागत का 25% से अधिक हो सकती है, लेकिन कम उपज, बड़े या उच्च लागत वाले उपकरणों पर नगण्य हो सकती है।


{{As of|2016}}, एक निर्माण सुविधा (आमतौर पर एक अर्धचालक फैब के रूप में जाना जाता है) के निर्माण के लिए यूएस $ 8 बिलियन से अधिक खर्च हो सकता है।<ref>{{cite web |title=How Intel Makes a Chip |date=9 June 2016 |author1=Chafkin, Max |author2=King, Ian |publisher=Bloomburg Businessweek |url=https://www.bloomberg.com/news/articles/2016-06-09/how-intel-makes-a-chip}}</ref> नए उत्पादों की बढ़ती जटिलता के कारण एक निर्माण सुविधा की लागत समय के साथ बढ़ जाती है;इसे रॉक लॉ के रूप में जाना जाता है।ऐसी सुविधा सुविधाएँ:
{{As of|2016}}, एक सेमीकंडक्टर फैब्रिकेशन प्लांट (आमतौर पर सेमीकंडक्टर फैब के रूप में जाना जाता है) के निर्माण में 8 बिलियन अमेरिकी डॉलर से अधिक की लागत आ सकती है।<ref>{{cite web |title=How Intel Makes a Chip |date=9 June 2016 |author1=Chafkin, Max |author2=King, Ian |publisher=Bloomburg Businessweek |url=https://www.bloomberg.com/news/articles/2016-06-09/how-intel-makes-a-chip}}</ref> नए उत्पादों की बढ़ती जटिलता के कारण एक निर्माण सुविधा की लागत समय के साथ बढ़ती जाती है; इसे रॉक के नियम के रूप में जाना जाता है। ऐसी सुविधा विशेषताएं:
* 300 & nbsp तक वेफर्स;
* वेफर (इलेक्ट्रॉनिक्स) 300 मिमी व्यास तक (एक सामान्य प्लेट (डिशवेयर) से अधिक चौड़ा)।
* {{Update inline span|text={{As of|2016}}, 14 nm transistors.<ref>{{cite web |title=10 nm Fab Watch |author=Lapedus, Mark |publisher=Semiconductor Engineering |url=http://semiengineering.com/10nm-fab-watch/ |date=21 May 2015}}</ref>|date=October 2018|reason=In 2018, we see 7 nm and soon expect 5 nm processes}}
* {{Update inline span|text={{As of|2016}}, 14 nm transistors.<ref>{{cite web |title=10 nm Fab Watch |author=Lapedus, Mark |publisher=Semiconductor Engineering |url=http://semiengineering.com/10nm-fab-watch/ |date=21 May 2015}}</ref>|date=October 2018|reason=In 2018, we see 7 nm and soon expect 5 nm processes}}
* कॉपर इंटरकनेक्ट्स जहां कॉपर वायरिंग इंटरकनेक्ट्स के लिए एल्यूमीनियम की जगह लेता है।
* कॉपर इंटरकनेक्ट करता है जहां कॉपर वायरिंग इंटरकनेक्ट के लिए एल्युमीनियम की जगह लेती है।
* कम-the ढांकता हुआ इंसुलेटर।
* कम-κ ढांकता हुआ इन्सुलेटर (बिजली)।
* इंसुलेटर (SOI) पर सिलिकॉन।
* इन्सुलेटर पर सिलिकॉन (SOI)।
* आईबीएम द्वारा उपयोग की जाने वाली एक प्रक्रिया में स्ट्रेड सिलिकॉन को सीधे इन्सुलेटर (SSDOI) पर तनावपूर्ण सिलिकॉन के रूप में जाना जाता है।
* आईबीएम द्वारा उपयोग की जाने वाली प्रक्रिया में स्ट्रेनड सिलिकॉन सीधे इंसुलेटर (एसएसडीओआई) पर स्ट्रेनड सिलिकॉन के रूप में जाना जाता है।
* ट्राई-गेट ट्रांजिस्टर जैसे मल्टीगेट डिवाइस।
* मल्टीगेट डिवाइस जैसे ट्राई-गेट ट्रांजिस्टर।


ICS को एकीकृत डिवाइस निर्माताओं (IDM) द्वारा या फाउंड्री मॉडल का उपयोग करके या तो इन-हाउस का निर्माण किया जा सकता है।IDM लंबवत रूप से एकीकृत कंपनियां हैं (जैसे कि इंटेल और सैमसंग) जो अपने स्वयं के आईसीएस को डिजाइन, निर्माण और बेचते हैं, और अन्य कंपनियों को डिजाइन और/या विनिर्माण (फाउंड्री) सेवाओं की पेशकश कर सकते हैं (बाद में अक्सर Fabless कंपनियों के लिए)।फाउंड्री मॉडल में, Fabless कंपनियों (जैसे NVIDIA) केवल ICS को डिजाइन और बेचते हैं और सभी विनिर्माण को TSMC जैसे शुद्ध खेलने के लिए आउटसोर्स करते हैं।ये फाउंड्री आईसी डिजाइन सेवाएं प्रदान कर सकते हैं।
एकीकृत उपकरण निर्माताओं (आईडीएम) द्वारा या फाउंड्री मॉडल का उपयोग करके आईसी का निर्माण या तो घर में किया जा सकता है। IDM लंबवत रूप से एकीकृत कंपनियाँ (जैसे Intel और Samsung) हैं जो अपने स्वयं के IC का डिज़ाइन, निर्माण और बिक्री करती हैं, और अन्य कंपनियों को डिज़ाइन और/या निर्माण (फाउंड्री) सेवाएँ प्रदान कर सकती हैं (बाद में अक्सर फैबलेस कंपनी को)। फाउंड्री मॉडल में, फैबलेस कंपनियां (जैसे एनवीडिया) केवल आईसी को डिजाइन और बेचती हैं और सभी मैन्युफैक्चरिंग को शुद्ध प्ले # प्योर प्ले फाउंड्री जैसे टीएसएमसी को आउटसोर्स करती हैं। ये फाउंड्री आईसी डिजाइन सेवाएं प्रदान कर सकती हैं।


=== पैकेजिंग ===
=== पैकेजिंग ===
{{Main|Integrated circuit packaging}}
{{Main|Integrated circuit packaging}}
[[File:RUS-IC.JPG|right|thumb|1977 में एक सोवियत एमएसआई एनएमओएस चिप बनाया गया, 1970 में डिज़ाइन किए गए चार-चिप कैलकुलेटर का हिस्सा<ref>{{cite web | url=http://www.155la3.ru/k145_3.htm#k145hk1 | title = 145 series ICs (in Russian) | access-date=22 April 2012 }}</ref>]]
[[File:RUS-IC.JPG|right|thumb|1977 में बनी सोवियत एमएसआई एनएमओएस लॉजिक चिप, 1970 में डिज़ाइन किए गए चार-चिप कैलकुलेटर सेट का हिस्सा है<ref>{{cite web | url=http://www.155la3.ru/k145_3.htm#k145hk1 | title = 145 series ICs (in Russian) | access-date=22 April 2012 }}</ref>]]
सबसे पहले एकीकृत सर्किट को सिरेमिक फ्लैट पैक में पैक किया गया था, जो कई वर्षों तक उनकी विश्वसनीयता और छोटे आकार के लिए सेना द्वारा उपयोग किया जाता रहा। वाणिज्यिक सर्किट पैकेजिंग जल्दी से दोहरी इन-लाइन पैकेज (डीआईपी) में ले जाया गया, पहले सिरेमिक में और बाद में प्लास्टिक में, जो आमतौर पर क्रैसोल-फॉर्मलडिहाइड-नोवोलैक है। 1980 के दशक में वीएलएसआई सर्किट के पिन काउंट डीआईपी पैकेजिंग के लिए व्यावहारिक सीमा से अधिक हो गए, जिससे पिन ग्रिड एरे (पीजीए) और लीडलेस चिप वाहक (एलसीसी) पैकेज हो गए। सर्फेस-माउंट टेक्नोलॉजी | सरफेस माउंट पैकेजिंग 1980 के दशक की शुरुआत में दिखाई दी और 1980 के दशक के अंत में लोकप्रिय हो गई, जो कि छोटे-विंग या जे-लीड के रूप में गठित लीड के साथ बारीक लीड पिच का उपयोग कर रही थी, जैसा कि छोटे-आउटलाइन इंटीग्रेटेड सर्किट (एसओआईसी) द्वारा अनुकरणीय रूप से किया गया था। पैकेज - एक वाहक जो एक समतुल्य डुबकी से लगभग 30-50% कम क्षेत्र में रहता है और आमतौर पर 70% पतला होता है। इस पैकेज में गल विंग दो लंबे पक्षों से फैला हुआ है और 0.050 & nbsp; इंच का लीड रिक्ति है।
सबसे पहले एकीकृत सर्किट सिरेमिक फ्लैटपैक (इलेक्ट्रॉनिक्स) में पैक किए गए थे, जो कि कई वर्षों तक सेना द्वारा उनकी विश्वसनीयता और छोटे आकार के लिए उपयोग किया जाता रहा। वाणिज्यिक सर्किट पैकेजिंग जल्दी से दोहरी इन-लाइन पैकेज (डीआईपी) में चली गई, पहले सिरेमिक में और बाद में प्लास्टिक में, जो आमतौर पर क्रेसोल-फॉर्मेल्डिहाइड-नोवोलैक होता है। 1980 के दशक में वीएलएसआई सर्किट के पिन काउंट डीआईपी पैकेजिंग के लिए व्यावहारिक सीमा से अधिक हो गए, जिससे पिन ग्रिड एरे (पीजीए) और लीडलेस चिप कैरियर (एलसीसी) पैकेज हो गए। सरफेस-माउंट टेक्नोलॉजी पैकेजिंग 1980 के दशक की शुरुआत में दिखाई दी और 1980 के दशक के अंत में लोकप्रिय हो गई, जिसमें गल-विंग या जे-लीड के रूप में बनाई गई लीड के साथ महीन लीड पिच का उपयोग किया गया, जैसा कि स्मॉल आउटलाइन इंटीग्रेटेड सर्किट | स्मॉल-आउटलाइन इंटीग्रेटेड सर्किट ( SOIC) पैकेज - एक वाहक जो एक समकक्ष डीआईपी से लगभग 30-50% कम क्षेत्र पर कब्जा करता है और आमतौर पर 70% पतला होता है। इस पैकेज में दो लंबी भुजाओं से गल विंग लीड उभरी हुई है और 0.050 इंच की लीड स्पेसिंग है।


1990 के दशक के उत्तरार्ध में, प्लास्टिक क्वाड फ्लैट पैक (PQFP) और पतले छोटे-आउटलाइन पैकेज (TSOP) पैकेज उच्च पिन काउंट डिवाइस के लिए सबसे आम बन गए, हालांकि पीजीए पैकेज अभी भी उच्च-अंत माइक्रोप्रोसेसरों के लिए उपयोग किए जाते हैं।
1990 के दशक के उत्तरार्ध में, PQFP (PQFP) और थिन स्मॉल आउटलाइन पैकेज | थिन स्मॉल-आउटलाइन पैकेज (TSOP) पैकेज हाई पिन काउंट डिवाइस के लिए सबसे आम हो गए, हालांकि PGA पैकेज अभी भी हाई-एंड माइक्रोप्रोसेसर के लिए उपयोग किए जाते हैं।


बॉल ग्रिड एरे (बीजीए) पैकेज 1970 के दशक से मौजूद हैं। फ्लिप-चिप बॉल ग्रिड एरे पैकेज, जो अन्य पैकेज प्रकारों की तुलना में बहुत अधिक पिन काउंट की अनुमति देते हैं, 1990 के दशक में विकसित किए गए थे। एक FCBGA पैकेज में, डाई को उल्टा-डाउन (फ़्लिप) माउंट किया जाता है और एक पैकेज सब्सट्रेट के माध्यम से पैकेज बॉल से जुड़ता है जो तारों के बजाय एक मुद्रित-सर्किट बोर्ड के समान है। FCBGA पैकेज इनपुट/आउटपुट की एक सरणी की अनुमति देते हैं। इनपुट-आउटपुट सिग्नल (जिसे एरिया-आई/ओ कहा जाता है) को डाई परिधि तक सीमित होने के बजाय पूरे मरने पर वितरित किया जाता है। BGA उपकरणों को एक समर्पित सॉकेट की आवश्यकता नहीं होने का लाभ होता है, लेकिन डिवाइस की विफलता के मामले में प्रतिस्थापित करने के लिए बहुत कठिन होते हैं।
बॉल ग्रिड ऐरे (बीजीए) पैकेज 1970 के दशक से मौजूद हैं। फ्लिप चिप | फ्लिप-चिप बॉल ग्रिड ऐरे पैकेज, जो अन्य पैकेज प्रकारों की तुलना में बहुत अधिक पिन काउंट की अनुमति देते हैं, 1990 के दशक में विकसित किए गए थे। एक FCBGA पैकेज में, डाई को उल्टा (फ़्लिप) लगाया जाता है और पैकेज बॉल्स को एक पैकेज सब्सट्रेट के माध्यम से जोड़ता है जो तारों के बजाय एक मुद्रित-सर्किट बोर्ड के समान होता है। FCBGA पैकेज इनपुट/आउटपुट|इनपुट-आउटपुट सिग्नल (जिन्हें एरिया-I/O कहा जाता है) की एक सरणी को डाई परिधि तक सीमित होने के बजाय पूरे डाई पर वितरित करने की अनुमति देता है। BGA उपकरणों को एक समर्पित सॉकेट की आवश्यकता नहीं होने का लाभ होता है, लेकिन डिवाइस की विफलता के मामले में इसे बदलना बहुत कठिन होता है।


इंटेल ने पीजीए से लैंड ग्रिड सरणी (एलजीए) और बीजीए से 2004 में शुरू किया, जिसमें 2004 में मोबाइल प्लेटफार्मों के लिए 2014 में जारी किया गया अंतिम पीजीए सॉकेट था। {{As of|2018}}, AMD मुख्यधारा के डेस्कटॉप प्रोसेसर पर PGA पैकेज का उपयोग करता है,<ref>{{Cite news|url=https://wccftech.com/amd-am4-socket-zen-bristol-bridge-soc-package-pictured/|title=AMD Zen CPU & AM4 Socket Pictured, Launching February 2017 – PGA Design With 1331 Pins Confirmed|last=Moammer|first=Khalid|date=2016-09-16|work=Wccftech|access-date=2018-05-20}}</ref> मोबाइल प्रोसेसर पर बीजीए पैकेज,<ref>{{Cite news|url=https://en.wikichip.org/wiki/amd/ryzen_5/2500u|title=Ryzen 5 2500U – AMD – WikiChip|access-date=2018-05-20|publisher=wikichip.org}}</ref> और हाई-एंड डेस्कटॉप और सर्वर माइक्रोप्रोसेसर्स एलजीए पैकेज का उपयोग करते हैं।<ref>{{Cite news|url=https://www.pcworld.com/article/3198924/computers/amds-tr4-threadripper-cpu-socket-is-gigantic.html|title=AMD's 'TR4' Threadripper CPU socket is gigantic|work=PCWorld|access-date=2018-05-20|author=Ung, Gordon Mah |date=May 30, 2017}}</ref>
इंटेल पीजीए से लैंड ग्रिड ऐरे (एलजीए) और बीजीए में 2004 में शुरू हुआ, मोबाइल प्लेटफॉर्म के लिए 2014 में जारी आखिरी पीजीए सॉकेट के साथ। {{As of|2018}}, एएमडी मुख्यधारा के डेस्कटॉप प्रोसेसर पर पीजीए पैकेज का उपयोग करता है,<ref>{{Cite news|url=https://wccftech.com/amd-am4-socket-zen-bristol-bridge-soc-package-pictured/|title=AMD Zen CPU & AM4 Socket Pictured, Launching February 2017 – PGA Design With 1331 Pins Confirmed|last=Moammer|first=Khalid|date=2016-09-16|work=Wccftech|access-date=2018-05-20}}</ref> मोबाइल प्रोसेसर पर बीजीए पैकेज,<ref>{{Cite news|url=https://en.wikichip.org/wiki/amd/ryzen_5/2500u|title=Ryzen 5 2500U – AMD – WikiChip|access-date=2018-05-20|publisher=wikichip.org}}</ref> और हाई-एंड डेस्कटॉप और सर्वर माइक्रोप्रोसेसर LGA पैकेज का उपयोग करते हैं।<ref>{{Cite news|url=https://www.pcworld.com/article/3198924/computers/amds-tr4-threadripper-cpu-socket-is-gigantic.html|title=AMD's 'TR4' Threadripper CPU socket is gigantic|work=PCWorld|access-date=2018-05-20|author=Ung, Gordon Mah |date=May 30, 2017}}</ref>
मरने को छोड़ने वाले विद्युत संकेतों को पैकेज में प्रवाहकीय निशान (पथ) के माध्यम से, पैकेज से मरने को जोड़ने वाले सामग्री के माध्यम से पारित होना चाहिए, लीड के माध्यम से पैकेज को मुद्रित सर्किट बोर्ड पर प्रवाहकीय निशान से जोड़ता है।पथ में उपयोग की जाने वाली सामग्री और संरचनाएं इन विद्युत संकेतों को यात्रा करनी चाहिए, उनमें बहुत अलग विद्युत गुण होते हैं, उन लोगों की तुलना में जो एक ही मरने के विभिन्न हिस्सों की यात्रा करते हैं।नतीजतन, उन्हें यह सुनिश्चित करने के लिए विशेष डिजाइन तकनीकों की आवश्यकता होती है कि संकेत भ्रष्ट नहीं हैं, और सिग्नल की तुलना में बहुत अधिक विद्युत शक्ति मरने तक ही सीमित है।
मरने से निकलने वाले विद्युत संकेतों को मुद्रित सर्किट बोर्ड पर पैकेज को प्रवाहकीय निशान से जोड़ने वाले लीड के माध्यम से, पैकेज में प्रवाहकीय सिग्नल ट्रेस (पथ) के माध्यम से, पैकेज में मरने को विद्युत रूप से जोड़ने वाली सामग्री से गुजरना होगा। इन विद्युत संकेतों के मार्ग में उपयोग की जाने वाली सामग्रियों और संरचनाओं में एक ही मरने के विभिन्न हिस्सों की यात्रा करने वालों की तुलना में बहुत भिन्न विद्युत गुण होते हैं। नतीजतन, उन्हें यह सुनिश्चित करने के लिए विशेष डिजाइन तकनीकों की आवश्यकता होती है कि सिग्नल दूषित न हों, और मरने तक ही सीमित संकेतों की तुलना में बहुत अधिक विद्युत शक्ति।


जब एक पैकेज में कई मर जाते हैं, तो परिणाम पैकेज में एक प्रणाली है, संक्षिप्त {{Abbr|SiP|System in Package}}।एक मल्टी-चिप मॉड्यूल ({{Abbr|MCM|multi-chip module}}), अक्सर सिरेमिक से बने एक छोटे से सब्सट्रेट पर कई मरने के संयोजन से बनाया जाता है।एक बड़े एमसीएम और एक छोटे मुद्रित सर्किट बोर्ड के बीच का अंतर कभी -कभी फजी होता है।
जब एक पैकेज में कई मर जाते हैं, तो परिणाम पैकेज में एक सिस्टम होता है, जिसे संक्षिप्त किया जाता है {{Abbr|SiP|System in Package}}. एक बहु-चिप मॉड्यूल ({{Abbr|MCM|multi-chip module}}), अक्सर सिरेमिक से बने एक छोटे सब्सट्रेट पर कई डाई को मिलाकर बनाया जाता है। एक बड़े एमसीएम और एक छोटे मुद्रित सर्किट बोर्ड के बीच का अंतर कभी-कभी अस्पष्ट होता है।


पैक किए गए एकीकृत सर्किट आमतौर पर जानकारी की पहचान करने के लिए पर्याप्त बड़े होते हैं।चार सामान्य खंड निर्माता का नाम या लोगो, पार्ट नंबर, एक पार्ट प्रोडक्शन बैच नंबर और सीरियल नंबर, और चार अंकों की तारीख-कोड हैं जो चिप का निर्माण करते थे।एकीकृत सर्किट की विशेषताओं को खोजने के लिए एक निर्माता की लुकअप तालिका में उपयोग किए जाने वाले केवल छोटे सतह-माउंट प्रौद्योगिकी भागों को अक्सर एक संख्या का उपयोग किया जाता है।
पैकेज्ड इंटीग्रेटेड सर्किट आमतौर पर काफी बड़े होते हैं जिनमें पहचान की जानकारी शामिल होती है। चार सामान्य खंड हैं निर्माता का नाम या लोगो, भाग संख्या, एक भाग उत्पादन बैच संख्या और सीरियल नंबर, और चार अंकों का दिनांक-कोड यह पहचानने के लिए कि चिप का निर्माण कब किया गया था। अत्यधिक छोटे सतह-माउंट प्रौद्योगिकी भागों में अक्सर एकीकृत सर्किट की विशेषताओं को खोजने के लिए निर्माता की लुकअप तालिका में उपयोग की जाने वाली संख्या ही होती है।


विनिर्माण तिथि को आमतौर पर दो-अंकीय वर्ष के रूप में दर्शाया जाता है, जिसके बाद दो अंकों के सप्ताह के कोड होते हैं, जैसे कि कोड 8341 को प्रभावित करने वाला एक हिस्सा 1983 के सप्ताह 41 में, या लगभग अक्टूबर 1983 में निर्मित किया गया था।
निर्माण की तारीख को आमतौर पर दो अंकों के वर्ष के रूप में दर्शाया जाता है, जिसके बाद दो अंकों का सप्ताह कोड होता है, जैसे कि कोड 8341 वाला एक हिस्सा 1983 के सप्ताह 41 में या लगभग अक्टूबर 1983 में निर्मित किया गया था।


== बौद्धिक संपदा ==
== बौद्धिक संपदा ==
{{Main|Integrated circuit layout design protection}}
{{Main|Integrated circuit layout design protection}}
एक एकीकृत सर्किट की प्रत्येक परत की तस्वीर लेने और प्राप्त तस्वीरों के आधार पर इसके उत्पादन के लिए फोटोमस्क तैयार करने से नकल करने की संभावना लेआउट डिजाइनों की सुरक्षा के लिए कानून की शुरुआत का एक कारण है।1984 के यूएस सेमीकंडक्टर चिप प्रोटेक्शन एक्ट ने एकीकृत सर्किट का उत्पादन करने के लिए उपयोग किए जाने वाले फोटोमस्क के लिए बौद्धिक संपदा संरक्षण की स्थापना की।<ref name="USC-circ100">{{cite web|title=Federal Statutory Protection for Mask Works|url=https://copyright.gov/circs/circ100.pdf|website=United States Copyright Office|publisher=United States Copyright Office|access-date=22 October 2016}}</ref>
एक एकीकृत परिपथ की प्रत्येक परत की तस्वीर खींचकर और प्राप्त तस्वीरों के आधार पर इसके उत्पादन के लिए फोटोमास्क तैयार करने की संभावना लेआउट डिजाइनों के संरक्षण के लिए कानून की शुरूआत का एक कारण है। 1984 के यूएस सेमीकंडक्टर चिप प्रोटेक्शन एक्ट ने एकीकृत सर्किट का उत्पादन करने के लिए उपयोग किए जाने वाले फोटोमास्क के लिए बौद्धिक संपदा संरक्षण की स्थापना की।<ref name="USC-circ100">{{cite web|title=Federal Statutory Protection for Mask Works|url=https://copyright.gov/circs/circ100.pdf|website=United States Copyright Office|publisher=United States Copyright Office|access-date=22 October 2016}}</ref>
1989 में वाशिंगटन, डीसी में आयोजित एक राजनयिक सम्मेलन ने एकीकृत सर्किट के संबंध में बौद्धिक संपदा पर एक संधि को अपनाया,<ref>{{cite web|url=https://www.wipo.int/treaties/en/ip/washington/index.html|title=Washington Treaty on Intellectual Property in Respect of Integrated Circuits|website=www.wipo.int}}</ref> जिसे वाशिंगटन संधि या आईपीआईसी संधि भी कहा जाता है।संधि वर्तमान में लागू नहीं है, लेकिन आंशिक रूप से TRIPS समझौते में एकीकृत थी।<ref>On 1 January 1995, the ''Agreement on Trade-Related Aspects of Intellectual Property Rights'' (TRIPs) (Annex 1C to the World Trade Organization (WTO) Agreement), went into force. Part II, section 6 of TRIPs protects semiconductor chip products and was the basis for Presidential Proclamation No. 6780, 23 March 1995, under SCPA § 902(a)(2), extending protection to all present and future WTO members.</ref>
1989 में वाशिंगटन, डीसी में आयोजित एक राजनयिक सम्मेलन ने एकीकृत सर्किट के संबंध में बौद्धिक संपदा पर एक संधि को अपनाया,<ref>{{cite web|url=https://www.wipo.int/treaties/en/ip/washington/index.html|title=Washington Treaty on Intellectual Property in Respect of Integrated Circuits|website=www.wipo.int}}</ref> इसे वाशिंगटन संधि या आईपीआईसी संधि भी कहा जाता है। संधि वर्तमान में लागू नहीं है, लेकिन आंशिक रूप से ट्रिप्स समझौते में एकीकृत किया गया था।<ref>On 1 January 1995, the ''Agreement on Trade-Related Aspects of Intellectual Property Rights'' (TRIPs) (Annex 1C to the World Trade Organization (WTO) Agreement), went into force. Part II, section 6 of TRIPs protects semiconductor chip products and was the basis for Presidential Proclamation No. 6780, 23 March 1995, under SCPA § 902(a)(2), extending protection to all present and future WTO members.</ref>
आईसी लेआउट डिजाइनों की रक्षा करने वाले राष्ट्रीय कानूनों को जापान सहित कई देशों में अपनाया गया है,<ref>Japan was the first country to enact its own version of the SCPA, the Japanese "Act Concerning the Circuit Layout of a Semiconductor Integrated Circuit" of 1985.</ref> ईसी,<ref>In 1986 the EC promulgated a directive requiring its members to adopt national legislation for the protection of semiconductor topographies. Council Directive 1987/54/EEC of 16 December 1986 on the ''Legal Protection of Topographies of Semiconductor Products'', art. 1(1)(b), 1987 O.J. (L 24) 36.</ref> यूके, ऑस्ट्रेलिया और कोरिया।यूके ने कॉपीराइट, डिजाइन और पेटेंट अधिनियम, 1988, सी को लागू किया।48,, 213, इसके बाद शुरू में यह स्थिति ले ली कि इसके कॉपीराइट कानून ने पूरी तरह से चिप स्थलाकृतियों की रक्षा की।ब्रिटिश लीलैंड मोटर कॉर्प वी। आर्मस्ट्रांग पेटेंट कंपनी देखें।
एकीकृत सर्किट से जुड़े कई संयुक्त राज्य पेटेंट हैं, जिनमें जैक किल्बी द्वारा पेटेंट शामिल हैं | जे.एस. किल्बी {{US patent|3138743|US3,138,743}}, {{US patent|3261081|US3,261,081}}, {{US patent|3434015|US3,434,015}} और आर.एफ. स्टीवर्ट {{US patent|3138747|US3,138,747}}.


यूएस चिप उद्योग द्वारा माना जाने वाले यूके कॉपीराइट दृष्टिकोण की अपर्याप्तता की आलोचनाओं को आगे की चिप अधिकारों के विकास में संक्षेपित किया गया है।<ref>{{cite journal|doi=10.1109/MM.1985.304489|title=MicroLaw|journal=IEEE Micro|volume=5|issue=4|pages=90–92|year=1985|last1=Stern|first1=Richard}}</ref>
आईसी लेआउट डिजाइनों की रक्षा करने वाले राष्ट्रीय कानूनों को जापान सहित कई देशों में अपनाया गया है,<ref>Japan was the first country to enact its own version of the SCPA, the Japanese "Act Concerning the Circuit Layout of a Semiconductor Integrated Circuit" of 1985.</ref> यूरोपीय आर्थिक समुदाय,<ref>In 1986 the EC promulgated a directive requiring its members to adopt national legislation for the protection of semiconductor topographies. Council Directive 1987/54/EEC of 16 December 1986 on the ''Legal Protection of Topographies of Semiconductor Products'', art. 1(1)(b), 1987 O.J. (L 24) 36.</ref> यूके, ऑस्ट्रेलिया और कोरिया। यूके ने कॉपीराइट, डिजाइन और पेटेंट अधिनियम, 1988 अधिनियमित किया, c. 48, 213, शुरू में यह स्थिति लेने के बाद कि इसका कॉपीराइट कानून पूरी तरह से चिप स्थलाकृतियों की रक्षा करता है। ब्रिटिश लीलैंड मोटर कार्पोरेशन बनाम आर्मस्ट्रांग पेटेंट कंपनी देखें।
ऑस्ट्रेलिया ने 1989 के सर्किट लेआउट अधिनियम को चिप संरक्षण के SUI जेनिस रूप के रूप में पारित किया।{{citation needed|date=December 2020}} कोरिया ने सेमीकंडक्टर एकीकृत सर्किट के लेआउट-डिजाइन से संबंधित अधिनियम पारित किया।{{citation needed|date=December 2020}}
 
यूके के कॉपीराइट दृष्टिकोण की अपर्याप्तता की आलोचना, जैसा कि यूएस सेमीकंडक्टर उद्योग द्वारा माना जाता है, को आगे के चिप अधिकारों के विकास में संक्षेपित किया गया है।<ref>{{cite journal|doi=10.1109/MM.1985.304489|title=MicroLaw|journal=IEEE Micro|volume=5|issue=4|pages=90–92|year=1985|last1=Stern|first1=Richard}}</ref>
ऑस्ट्रेलिया ने सर्किट लेआउट अधिनियम 1989 को चिप सुरक्षा के एक सुई जेनेरिस रूप के रूप में पारित किया।{{citation needed|date=December 2020}} कोरिया ने सेमीकंडक्टर इंटीग्रेटेड सर्किट के लेआउट-डिज़ाइन के संबंध में अधिनियम पारित किया।{{citation needed|date=December 2020}}




== पीढ़ी ==
== पीढ़ी ==
{{See also|List of semiconductor scale examples|MOS integrated circuit|Transistor count}}
{{See also|List of semiconductor scale examples|MOS integrated circuit|Transistor count}}
सरल एकीकृत सर्किट के शुरुआती दिनों में, प्रौद्योगिकी के बड़े पैमाने पर प्रत्येक चिप को केवल कुछ ट्रांजिस्टर तक सीमित कर दिया गया था, और एकीकरण की कम डिग्री का मतलब था कि डिजाइन प्रक्रिया अपेक्षाकृत सरल थी।आज के मानकों से विनिर्माण पैदावार भी काफी कम थी।जैसा कि मेटल -ऑक्साइड -सेमिकंडक्टर (MOS) तकनीक आगे बढ़ी, लाखों और फिर अरबों MOS ट्रांजिस्टर को एक चिप पर रखा जा सकता है,<ref>Peter Clarke, ''Intel enters billion-transistor processor era'', [http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=172301051 EE Times, 14 October 2005] {{Webarchive|url=https://web.archive.org/web/20130510121557/http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=172301051 |date=10 May 2013 }}</ref> और अच्छे डिजाइनों को पूरी तरह से नियोजन की आवश्यकता होती है, जिससे इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन, या ईडीए के क्षेत्र को जन्म दिया जाता है।
सरल एकीकृत परिपथों के शुरुआती दिनों में, प्रौद्योगिकी के बड़े पैमाने ने प्रत्येक चिप को केवल कुछ ट्रांजिस्टर तक सीमित कर दिया था, और एकीकरण की निम्न डिग्री का मतलब था कि डिजाइन प्रक्रिया अपेक्षाकृत सरल थी। पहले पास की उपज भी आज के मानकों से काफी कम थी। जैसे-जैसे मेटल-ऑक्साइड-सेमीकंडक्टर (MOS) तकनीक आगे बढ़ी, लाखों और फिर अरबों MOS ट्रांजिस्टर एक चिप पर रखे जा सकते थे,<ref>Peter Clarke, ''Intel enters billion-transistor processor era'', [http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=172301051 EE Times, 14 October 2005] {{Webarchive|url=https://web.archive.org/web/20130510121557/http://www.eetimes.com/news/latest/showArticle.jhtml?articleID=172301051 |date=10 May 2013 }}</ref> और अच्छे डिजाइनों के लिए पूरी तरह से योजना बनाने की आवश्यकता थी, जिससे इलेक्ट्रॉनिक डिजाइन ऑटोमेशन, या ईडीए के क्षेत्र में वृद्धि हुई।
कुछ एसएसआई और एमएसआई चिप्स, असतत ट्रांजिस्टर जैसे, अभी भी बड़े पैमाने पर उत्पादित हैं, दोनों पुराने उपकरणों को बनाए रखने और नए उपकरणों का निर्माण करने के लिए हैं जिनके लिए केवल कुछ गेट की आवश्यकता होती है।7400-सीरीज़ एकीकृत सर्किट | 7400 ट्रांजिस्टर-ट्रांसिस्टर लॉजिक की 7400 श्रृंखला | टीटीएल चिप्स, उदाहरण के लिए, एक वास्तविक मानक बन गया है और उत्पादन में रहता है।
कुछ एसएसआई और एमएसआई चिप्स, जैसे असतत ट्रांजिस्टर, अभी भी बड़े पैमाने पर उत्पादित होते हैं, दोनों पुराने उपकरणों को बनाए रखने और नए उपकरणों का निर्माण करने के लिए केवल कुछ द्वारों की आवश्यकता होती है। उदाहरण के लिए, ट्रांजिस्टर-ट्रांजिस्टर लॉजिक चिप्स के 7400-श्रृंखला के एकीकृत सर्किट एक वास्तविक मानक बन गए हैं और उत्पादन में बने हुए हैं।


{|class="wikitable sortable"
{|class="wikitable sortable"
Line 199: Line 201:


=== छोटे पैमाने पर एकीकरण (एसएसआई) {{Anchor|SSI, MSI and LSI|SSI}}===<!-- This section is linked from [[PDP-11]] and Computer fan-->
=== छोटे पैमाने पर एकीकरण (एसएसआई) {{Anchor|SSI, MSI and LSI|SSI}}===<!-- This section is linked from [[PDP-11]] and Computer fan-->
पहले एकीकृत सर्किट में केवल कुछ ट्रांजिस्टर शामिल थे।दसियों ट्रांजिस्टर वाले शुरुआती डिजिटल सर्किट ने कुछ लॉजिक गेट्स प्रदान किए, और शुरुआती रैखिक आईसी जैसे कि प्लेसे SL201 या फिलिप्स TAA320 के पास दो ट्रांजिस्टर के रूप में कम थे।एक एकीकृत सर्किट में ट्रांजिस्टर की संख्या तब से नाटकीय रूप से बढ़ गई है।लार्ज स्केल इंटीग्रेशन (एलएसआई) शब्द का उपयोग पहली बार सैद्धांतिक अवधारणा का वर्णन करते समय आईबीएम साइंटिस्ट रॉल्फ लैंडाउर द्वारा किया गया था;<ref>{{Cite journal|last=Safir|first=Ruben|date=March 2015|title=System on Chip – Integrated Circuits|url=https://books.google.com/books?id=JsOmCQAAQBAJ&pg=PT39|journal=NYLXS Journal|isbn=9781312995512}}</ref> उस शब्द ने छोटे पैमाने पर एकीकरण (एसएसआई), मध्यम-पैमाने पर एकीकरण (एमएसआई), बहुत बड़े-पैमाने पर एकीकरण (वीएलएसआई), और अल्ट्रा-लार्ज-स्केल एकीकरण (यूएलएसआई) शर्तों को जन्म दिया।प्रारंभिक एकीकृत सर्किट एसएसआई थे।
पहले एकीकृत परिपथों में केवल कुछ ट्रांजिस्टर होते थे। दसियों ट्रांजिस्टर वाले प्रारंभिक डिजिटल सर्किट में कुछ लॉजिक गेट उपलब्ध थे, और प्रारंभिक रैखिक IC जैसे कि प्लेसी SL201 या Philips TAA320 में कम से कम दो ट्रांजिस्टर थे। तब से एक एकीकृत परिपथ में ट्रांजिस्टर की संख्या में नाटकीय रूप से वृद्धि हुई है। सैद्धांतिक अवधारणा का वर्णन करते समय बड़े पैमाने पर एकीकरण (LSI) शब्द का प्रयोग पहली बार IBM वैज्ञानिक रॉल्फ लैंडौअर द्वारा किया गया था;<ref>{{Cite journal|last=Safir|first=Ruben|date=March 2015|title=System on Chip – Integrated Circuits|url=https://books.google.com/books?id=JsOmCQAAQBAJ&pg=PT39|journal=NYLXS Journal|isbn=9781312995512}}</ref> उस शब्द ने छोटे पैमाने के एकीकरण (एसएसआई), मध्यम पैमाने के एकीकरण (एमएसआई), बहुत बड़े पैमाने पर एकीकरण (वीएलएसआई), और अल्ट्रा-बड़े पैमाने पर एकीकरण (यूएलएसआई) को जन्म दिया। प्रारंभिक एकीकृत सर्किट एसएसआई थे।


एसएसआई सर्किट शुरुआती एयरोस्पेस परियोजनाओं के लिए महत्वपूर्ण थे, और एयरोस्पेस परियोजनाओं ने प्रौद्योगिकी के विकास को प्रेरित करने में मदद की।दोनों LGM-30 Minuteman | Minuteman Missile और Apollo कार्यक्रम को अपने जड़त्वीय मार्गदर्शन प्रणालियों के लिए हल्के डिजिटल कंप्यूटरों की आवश्यकता थी।हालांकि अपोलो मार्गदर्शन कंप्यूटर ने एकीकृत-सर्किट तकनीक का नेतृत्व और प्रेरित किया,<ref>{{cite book |last=Mindell |first=David A. |title=Digital Apollo: Human and Machine in Spaceflight |year=2008 |publisher=The MIT Press |isbn=978-0-262-13497-2}}</ref> यह Minuteman मिसाइल थी जिसने इसे जन-उत्पादन में मजबूर कर दिया।Minuteman मिसाइल कार्यक्रम और विभिन्न अन्य संयुक्त राज्य अमेरिका के नौसेना कार्यक्रमों में 1962 में कुल $ 4 मिलियन एकीकृत सर्किट बाजार के लिए जिम्मेदार था, और 1968 तक, अमेरिकी सरकार अंतरिक्ष और रक्षा पर खर्च करने में अभी भी $ 312 मिलियन कुल उत्पादन का 37% हिस्सा था।
प्रारंभिक एयरोस्पेस परियोजनाओं के लिए एसएसआई सर्किट महत्वपूर्ण थे, और एयरोस्पेस परियोजनाओं ने प्रौद्योगिकी के विकास को प्रेरित करने में मदद की। LGM-30 Minuteman और Apollo कार्यक्रम दोनों को अपने जड़त्वीय मार्गदर्शन प्रणालियों के लिए हल्के डिजिटल कंप्यूटरों की आवश्यकता थी। हालांकि अपोलो गाइडेंस कंप्यूटर ने एकीकृत-सर्किट प्रौद्योगिकी का नेतृत्व और प्रेरित किया,<ref>{{cite book |last=Mindell |first=David A. |title=Digital Apollo: Human and Machine in Spaceflight |year=2008 |publisher=The MIT Press |isbn=978-0-262-13497-2}}</ref> यह मिनुटमैन मिसाइल थी जिसने इसे बड़े पैमाने पर उत्पादन के लिए मजबूर किया। मिनुटमैन मिसाइल कार्यक्रम और विभिन्न अन्य संयुक्त राज्य नौसेना कार्यक्रमों ने 1962 में कुल $4 मिलियन एकीकृत सर्किट बाजार के लिए जिम्मेदार था, और 1968 तक, नासा के बजट और संयुक्त राज्य अमेरिका के सैन्य बजट पर यू.एस. सरकार का खर्च अभी भी 312 मिलियन डॉलर का 37% था। कुल उत्पादन।


अमेरिकी सरकार की मांग ने नवजात एकीकृत सर्किट बाजार का समर्थन किया, जब तक कि लागत काफी गिर गई, जो आईसी फर्मों को औद्योगिक बाजार और अंततः उपभोक्ता बाजार में घुसने की अनुमति देने के लिए पर्याप्त गिर गई।1962 में प्रति एकीकृत सर्किट की औसत कीमत $ 50.00 से घटकर 1968 में $ 2.33 हो गई।<ref>{{cite book| last = Ginzberg| first = Eli| title = Economic impact of large public programs: the NASA Experience| year = 1976| publisher = Olympus Publishing Company| isbn = 978-0-913420-68-3| page = 57 }}</ref> 1970 के दशक के मोड़ तक एकीकृत सर्किट उपभोक्ता उत्पादों में दिखाई देने लगे।एक विशिष्ट अनुप्रयोग टेलीविजन रिसीवर में एफएम इंटर-वाहक ध्वनि प्रसंस्करण था।
अमेरिकी सरकार की मांग ने नवजात एकीकृत सर्किट बाजार का समर्थन किया जब तक कि आईसी फर्मों को उद्योग (विनिर्माण) बाजार और अंततः उपभोक्ता बाजार में प्रवेश करने की अनुमति देने के लिए लागत पर्याप्त नहीं हो गई। प्रति एकीकृत परिपथ की औसत कीमत 1962 में $50.00 से गिरकर 1968 में $2.33 हो गई।<ref>{{cite book| last = Ginzberg| first = Eli| title = Economic impact of large public programs: the NASA Experience| year = 1976| publisher = Olympus Publishing Company| isbn = 978-0-913420-68-3| page = 57 }}</ref> 1970 के दशक के अंत तक उपभोक्ता उत्पादों में एकीकृत सर्किट दिखाई देने लगे। टेलीविज़न रिसीवर्स में एक विशिष्ट अनुप्रयोग फ़्रीक्वेंसी मॉड्यूलेशन इंटर-कैरियर साउंड प्रोसेसिंग था।


पहला एप्लिकेशन MOS चिप्स छोटे पैमाने पर एकीकरण (SSI) चिप्स थे।<ref name="forging"/>1960 में MOS इंटीग्रेटेड सर्किट चिप के मोहम्मद एम। अटला के प्रस्ताव के बाद,<ref name="Moskowitz">{{cite book|last1=Moskowitz|first1=Sanford L.|url=https://books.google.com/books?id=2STRDAAAQBAJ&pg=PA165|title=Advanced Materials Innovation: Managing Global Technology in the 21st century|date=2016|publisher=[[John Wiley & Sons]]|isbn=9780470508923|pages=165–167}}</ref> 1962 में आरसीए में फ्रेड हेमन और स्टीवन हॉफस्टीन द्वारा निर्मित एक 16-ट्रांजिस्टर चिप थी, जो कि सबसे पहले प्रायोगिक मोस चिप थी।<ref name="computerhistory-digital"/>MOS SSI चिप्स का पहला व्यावहारिक अनुप्रयोग नासा के उपग्रहों के लिए था।<ref name="forging" />
पहला अनुप्रयोग MOSFET चिप्स छोटे पैमाने पर एकीकरण (SSI) चिप्स थे।<ref name="forging"/>1960 में मोहम्मद एम. अटाला के एमओएस इंटीग्रेटेड सर्किट चिप के प्रस्ताव के बाद,<ref name="Moskowitz">{{cite book|last1=Moskowitz|first1=Sanford L.|url=https://books.google.com/books?id=2STRDAAAQBAJ&pg=PA165|title=Advanced Materials Innovation: Managing Global Technology in the 21st century|date=2016|publisher=[[John Wiley & Sons]]|isbn=9780470508923|pages=165–167}}</ref> गढ़ी जाने वाली सबसे पहली प्रायोगिक एमओएस चिप एक 16-ट्रांजिस्टर चिप थी जिसे 1962 में आरसीए में फ्रेड हेमैन और स्टीवन हॉफस्टीन द्वारा बनाया गया था।<ref name="computerhistory-digital"/>एमओएस एसएसआई चिप्स का पहला व्यावहारिक अनुप्रयोग नासा के उपग्रहों के लिए था।<ref name="forging" />




=== मध्यम-पैमाने पर एकीकरण (एमएसआई) {{Anchor|MSI}}===
=== मध्यम स्तर का एकीकरण (एमएसआई) {{Anchor|MSI}}===
एकीकृत सर्किट के विकास में अगला कदम उन उपकरणों को पेश किया गया, जिनमें प्रत्येक चिप पर सैकड़ों ट्रांजिस्टर शामिल थे, जिन्हें मध्यम-स्तरीय एकीकरण (एमएसआई) कहा जाता है।
एकीकृत परिपथों के विकास के अगले चरण में ऐसे उपकरण पेश किए गए जिनमें प्रत्येक चिप पर सैकड़ों ट्रांजिस्टर होते हैं, जिन्हें मध्यम-स्तरीय एकीकरण (MSI) कहा जाता है।


MOSFET स्केलिंग तकनीक ने उच्च घनत्व वाले चिप्स का निर्माण करना संभव बना दिया।<ref name="computerhistory-transistor"/>1964 तक, MOS चिप्स द्विध्रुवी चिप्स की तुलना में उच्च ट्रांजिस्टर घनत्व और कम विनिर्माण लागत तक पहुंच गए थे।<ref name="ieee"/>
MOSFET स्केलिंग तकनीक ने उच्च-घनत्व वाले चिप्स बनाना संभव बना दिया है।<ref name="computerhistory-transistor"/>1964 तक, एमओएस चिप्स द्विध्रुवी जंक्शन ट्रांजिस्टर चिप्स की तुलना में उच्च ट्रांजिस्टर घनत्व और कम विनिर्माण लागत तक पहुंच गए थे।<ref name="ieee"/>


1964 में, फ्रैंक वानलास ने एक एकल-चिप 16-बिट शिफ्ट रजिस्टर का प्रदर्शन किया, जिसे उन्होंने एक ही चिप पर तत्कालीन बढ़त 120 एमओएस ट्रांजिस्टर के साथ डिजाइन किया था।<ref name="forging">{{cite book | title = We were burning: Japanese entrepreneurs and the forging of the electronic age | author = Johnstone, Bob | publisher = Basic Books | year = 1999 | isbn = 978-0-465-09118-8 | pages = 47–48 | url = https://books.google.com/books?id=PE1bQS9VpWoC&pg=PA47 }}</ref><ref>{{cite web| url = http://www.eecs.umich.edu/eecs/about/articles/2007/Boysel.html| title = Making Your First Million (and other tips for aspiring entrepreneurs)| author = Boysel, Lee | date = 2007-10-12| work = U. Mich. EECS Presentation / ECE Recordings}}</ref> उसी वर्ष, सामान्य माइक्रोइलेक्ट्रॉनिक्स ने पहले वाणिज्यिक एमओएस एकीकृत सर्किट चिप की शुरुआत की, जिसमें 120 पी-चैनल एमओएस ट्रांजिस्टर शामिल थे।<ref name="computerhistory1964"/>यह एक 20-बिट शिफ्ट रजिस्टर था, जिसे रॉबर्ट नॉर्मन द्वारा विकसित किया गया था<ref name="computerhistory-digital"/>और फ्रैंक वानलास।<ref>{{cite journal |last1=Kilby |first1=J. S. |title=Miniaturized electronic circuits [US Patent No. 3,138, 743] |journal=IEEE Solid-State Circuits Society Newsletter |date=2007 |volume=12 |issue=2 |pages=44–54 |doi=10.1109/N-SSC.2007.4785580 |url=https://www.researchgate.net/publication/245509003 }}</ref> MOS चिप्स ने मूर के कानून द्वारा अनुमानित दर पर जटिलता में वृद्धि की, 1960 के दशक के अंत तक एक चिप पर सैकड़ों MOSFETs के साथ चिप्स के लिए अग्रणी।<ref name="ieee"/>
1964 में, फ्रैंक वानलास ने एक सिंगल-चिप 16-बिट शिफ्ट रजिस्टर का प्रदर्शन किया, जिसे उन्होंने डिज़ाइन किया था, जिसमें एक एकल चिप पर तत्कालीन-अविश्वसनीय 120 MOS ट्रांजिस्टर थे।<ref name="forging">{{cite book | title = We were burning: Japanese entrepreneurs and the forging of the electronic age | author = Johnstone, Bob | publisher = Basic Books | year = 1999 | isbn = 978-0-465-09118-8 | pages = 47–48 | url = https://books.google.com/books?id=PE1bQS9VpWoC&pg=PA47 }}</ref><ref>{{cite web| url = http://www.eecs.umich.edu/eecs/about/articles/2007/Boysel.html| title = Making Your First Million (and other tips for aspiring entrepreneurs)| author = Boysel, Lee | date = 2007-10-12| work = U. Mich. EECS Presentation / ECE Recordings}}</ref> उसी वर्ष, जनरल माइक्रोइलेक्ट्रॉनिक ने पहली वाणिज्यिक एमओएस एकीकृत सर्किट चिप पेश की, जिसमें 120 पीएमओएस लॉजिक | पी-चैनल एमओएस ट्रांजिस्टर शामिल थे।<ref name="computerhistory1964"/>यह एक 20-बिट शिफ्ट रजिस्टर था, जिसे रॉबर्ट नॉर्मन द्वारा विकसित किया गया था<ref name="computerhistory-digital"/>और फ्रैंक वानलास।<ref>{{cite journal |last1=Kilby |first1=J. S. |title=Miniaturized electronic circuits [US Patent No. 3,138, 743] |journal=IEEE Solid-State Circuits Society Newsletter |date=2007 |volume=12 |issue=2 |pages=44–54 |doi=10.1109/N-SSC.2007.4785580 |url=https://www.researchgate.net/publication/245509003 }}</ref> मूर के नियम द्वारा अनुमानित दर पर MOS चिप्स जटिलता में और बढ़ गए, जिससे 1960 के दशक के अंत तक एक चिप पर सैकड़ों MOSFETs के साथ चिप्स बन गए।<ref name="ieee"/>




=== बड़े पैमाने पर एकीकरण (एलएसआई) {{Anchor|LSI}}===
=== बड़े पैमाने पर एकीकरण (LSI) {{Anchor|LSI}}===
आगे के विकास, एक ही MOSFET स्केलिंग प्रौद्योगिकी और आर्थिक कारकों द्वारा संचालित, 1970 के दशक के मध्य तक बड़े पैमाने पर एकीकरण (LSI) का नेतृत्व किया, जिसमें प्रति चिप हजारों ट्रांजिस्टर के साथ।<ref name="Hittinger">{{cite journal |last1=Hittinger |first1=William C. |title=Metal-Oxide-Semiconductor Technology |journal=Scientific American |date=1973 |volume=229 |issue=2 |pages=48–59 |jstor=24923169 |doi=10.1038/scientificamerican0873-48 |bibcode=1973SciAm.229b..48H }}</ref>
समान MOSFET स्केलिंग तकनीक और आर्थिक कारकों द्वारा संचालित आगे के विकास ने 1970 के दशक के मध्य तक प्रति चिप हजारों ट्रांजिस्टर के साथ बड़े पैमाने पर एकीकरण (LSI) का नेतृत्व किया।<ref name="Hittinger">{{cite journal |last1=Hittinger |first1=William C. |title=Metal-Oxide-Semiconductor Technology |journal=Scientific American |date=1973 |volume=229 |issue=2 |pages=48–59 |jstor=24923169 |doi=10.1038/scientificamerican0873-48 |bibcode=1973SciAm.229b..48H }}</ref>
एसएसआई, एमएसआई और शुरुआती एलएसआई और वीएलएसआई उपकरणों (जैसे कि 1970 के दशक के माइक्रोप्रोसेसर) को संसाधित करने और निर्माण करने के लिए उपयोग किए जाने वाले मुखौटे ज्यादातर हाथ से बनाए गए थे, अक्सर रूबिलिथ-टेप या समान का उपयोग करते हुए।<ref>{{cite web |url=https://www.cnet.com/news/intels-accidental-revolution/ |title=Intel's Accidental Revolution |website=CNET|author=Kanellos, Michael |date=January 16, 2002}}</ref> बड़े या जटिल आईसी (जैसे कि यादें या प्रोसेसर) के लिए, यह अक्सर सर्किट लेआउट के प्रभारी के रूप में विशेष रूप से काम पर रखे गए पेशेवरों द्वारा किया जाता था, इंजीनियरों की एक टीम की देखरेख में रखा जाता था, जो सर्किट डिजाइनरों के साथ -साथ, निरीक्षण और सत्यापित करते थेप्रत्येक मास्क की शुद्धता और पूर्णता।
एसएसआई, एमएसआई और शुरुआती एलएसआई और वीएलएसआई उपकरणों (जैसे कि 1970 के दशक के शुरुआती माइक्रोप्रोसेसरों) को संसाधित करने और निर्माण करने के लिए उपयोग किए जाने वाले मुखौटे ज्यादातर हाथ से बनाए जाते थे, अक्सर रूबीलिथ-टेप या इसी तरह का उपयोग करते थे।<ref>{{cite web |url=https://www.cnet.com/news/intels-accidental-revolution/ |title=Intel's Accidental Revolution |website=CNET|author=Kanellos, Michael |date=January 16, 2002}}</ref> बड़े या जटिल आईसी (जैसे कंप्यूटर मेमोरी या प्रोसेसर (कंप्यूटिंग)) के लिए, यह अक्सर सर्किट लेआउट के प्रभारी विशेष रूप से किराए के पेशेवरों द्वारा किया जाता था, जिन्हें इंजीनियरों की एक टीम की देखरेख में रखा जाता था, जो सर्किट डिजाइनरों के साथ भी होगा। प्रत्येक मास्क का निरीक्षण और कार्यात्मक सत्यापन।


एकीकृत सर्किट जैसे कि 1K-बिट राम, कैलकुलेटर चिप्स, और पहले माइक्रोप्रोसेसर्स, जो 1970 के दशक की शुरुआत में मध्यम मात्रा में निर्मित होने लगे, 4,000 ट्रांजिस्टर के तहत थे।ट्रू एलएसआई सर्किट, 10,000 ट्रांजिस्टर से संपर्क करते हुए, कंप्यूटर मुख्य यादों और दूसरी पीढ़ी के माइक्रोप्रोसेसरों के लिए 1974 के आसपास उत्पादन किया जाना शुरू हुआ।
एकीकृत सर्किट जैसे 1K-बिट RAM, कैलकुलेटर चिप्स, और पहला माइक्रोप्रोसेसर, जो 1970 के दशक की शुरुआत में मध्यम मात्रा में निर्मित होना शुरू हुआ, में 4,000 ट्रांजिस्टर थे। ट्रू एलएसआई सर्किट, 10,000 ट्रांजिस्टर के करीब, कंप्यूटर की मुख्य यादों और दूसरी पीढ़ी के माइक्रोप्रोसेसरों के लिए 1974 के आसपास निर्मित होने लगे।


=== बहुत-बड़े-बड़े एकीकरण (VLSI) ===
=== बहुत बड़े पैमाने पर एकीकरण (वीएलएसआई) ===
{{Main|Very-large-scale integration}}
{{Main|Very-large-scale integration}}
[[File:80486DX2 200x.png|right|thumb|एक इंटेल 80486DX2 माइक्रोप्रोसेसर मरने पर ऊपरी इंटरकनेक्ट परतें]]
[[File:80486DX2 200x.png|right|thumb|Intel 80486DX2 माइक्रोप्रोसेसर पर ऊपरी इंटरकनेक्ट परतें मर जाती हैं]]
1980 के दशक की शुरुआत में बहुत बड़े पैमाने पर एकीकरण (वीएलएसआई) एक विकास है, जो सैकड़ों हजारों ट्रांजिस्टर के साथ शुरू हुआ था, और 2016 तक, ट्रांजिस्टर की गिनती प्रति चिप दस बिलियन ट्रांजिस्टर से आगे बढ़ती रहती है।
वेरी-लार्ज-स्केल इंटीग्रेशन (वीएलएसआई) एक ऐसा विकास है जिसकी शुरुआत 1980 के दशक की शुरुआत में सैकड़ों हजारों ट्रांजिस्टर के साथ हुई थी, और 2016 तक, ट्रांजिस्टर की संख्या प्रति चिप दस बिलियन ट्रांजिस्टर से आगे बढ़ रही है।


इस बढ़े हुए घनत्व को प्राप्त करने के लिए कई विकास की आवश्यकता थी।निर्माता छोटे MOSFET डिजाइन नियमों और क्लीनर निर्माण सुविधाओं में चले गए।प्रक्रिया में सुधार के मार्ग को सेमीकंडक्टर्स (ITRS) के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप द्वारा संक्षेपित किया गया था, जो तब से डिवाइस और सिस्टम (IRDs) के लिए अंतर्राष्ट्रीय रोडमैप द्वारा सफल रहा है।इलेक्ट्रॉनिक डिज़ाइन टूल में सुधार हुआ, जिससे यह एक उचित समय में डिजाइन खत्म करने के लिए व्यावहारिक हो गया।अधिक ऊर्जा-कुशल CMOS ने NMOS और PMO को बदल दिया, बिजली की खपत में निषेधात्मक वृद्धि से बचा।आधुनिक वीएलएसआई उपकरणों की जटिलता और घनत्व ने मास्क की जांच करना या हाथ से मूल डिजाइन करना संभव नहीं किया।इसके बजाय, इंजीनियर उपयोग करते हैं {{Abbr|EDA|Electronic design automation}} सबसे कार्यात्मक सत्यापन कार्य करने के लिए उपकरण।<ref>{{cite journal|doi=10.1109/AFIPS.1968.93|year=1968|journal=Afips 1968|author=O'Donnell, C.F. |url=http://www.computer.org/csdl/proceedings/afips/1968/5072/00/50720867.pdf|title=Engineering for systems using large scale integration|page= 870}}</ref>
इस बढ़े हुए घनत्व को प्राप्त करने के लिए कई विकासों की आवश्यकता थी। निर्माता छोटे MOSFET डिज़ाइन नियमों और क्लीनरूम में चले गए। प्रक्रिया में सुधार के मार्ग को सेमीकंडक्टर्स (आईटीआरएस) के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप द्वारा संक्षेपित किया गया था, जिसे बाद में उपकरणों और प्रणालियों के लिए अंतर्राष्ट्रीय रोडमैप (आईआरडीएस) द्वारा सफल बनाया गया है। इलेक्ट्रॉनिक डिजाइन ऑटोमेशन में सुधार हुआ, जिससे डिजाइनों को उचित समय में खत्म करना व्यावहारिक हो गया। अधिक ऊर्जा कुशल CMOS ने NMOS तर्क और PMOS तर्क को बदल दिया, ऊर्जा खपत में निषेधात्मक वृद्धि से बचा। आधुनिक वीएलएसआई उपकरणों की जटिलता और घनत्व ने मास्क की जांच करना या हाथ से मूल डिजाइन करना संभव नहीं बना दिया। इसके बजाय, इंजीनियर उपयोग करते हैं {{Abbr|EDA|Electronic design automation}} सबसे कार्यात्मक सत्यापन कार्य करने के लिए उपकरण।<ref>{{cite journal|doi=10.1109/AFIPS.1968.93|year=1968|journal=Afips 1968|author=O'Donnell, C.F. |url=http://www.computer.org/csdl/proceedings/afips/1968/5072/00/50720867.pdf|title=Engineering for systems using large scale integration|page= 870}}</ref>
1986 में, एक-मेगैबिट रैंडम-एक्सेस मेमोरी (RAM) चिप्स पेश किए गए, जिसमें एक मिलियन से अधिक ट्रांजिस्टर शामिल थे।माइक्रोप्रोसेसर चिप्स ने 1989 में मिलियन-ट्रांसिस्टर मार्क और 2005 में अरब-ट्रांसिस्टर मार्क को पारित किया।<ref>{{cite web |last1=Clarke |first1=Peter |title=Intel enters billion-transistor processor era |url=https://www.eetimes.com/intel-enters-billion-transistor-processor-era/ |website=EETimes.com |access-date=May 23, 2022 |date=14 October 2005}}</ref> 2007 में शुरू किए गए चिप्स के साथ यह प्रवृत्ति काफी हद तक अनबैबेटेड है, जिसमें दसियों अरबों मेमोरी ट्रांजिस्टर शामिल थे।<ref>{{cite web |title=Samsung First to Mass Produce 16Gb NAND Flash Memory |url=https://phys.org/news/2007-04-samsung-mass-16gb-nand-memory.html |website=phys.org |access-date=May 23, 2022 |date=April 30, 2007}}</ref>
1986 में, एक-मेगाबिट रैंडम-एक्सेस मेमोरी (RAM) चिप्स पेश किए गए, जिसमें एक मिलियन से अधिक ट्रांजिस्टर थे। माइक्रोप्रोसेसर चिप्स ने 1989 में मिलियन-ट्रांजिस्टर का निशान और 2005 में बिलियन-ट्रांजिस्टर का निशान पार किया।<ref>{{cite web |last1=Clarke |first1=Peter |title=Intel enters billion-transistor processor era |url=https://www.eetimes.com/intel-enters-billion-transistor-processor-era/ |website=EETimes.com |access-date=May 23, 2022 |date=14 October 2005}}</ref> यह प्रवृत्ति काफी हद तक बेरोकटोक जारी है, 2007 में पेश किए गए चिप्स में दसियों अरबों मेमोरी ट्रांजिस्टर शामिल हैं।<ref>{{cite web |title=Samsung First to Mass Produce 16Gb NAND Flash Memory |url=https://phys.org/news/2007-04-samsung-mass-16gb-nand-memory.html |website=phys.org |access-date=May 23, 2022 |date=April 30, 2007}}</ref>




=== ULSI, WSI, SOC और 3D-IC ===
=== ULSI, WSI, SoC और 3D-IC ===
{{See|Wafer-scale integration|System on a chip|Three-dimensional integrated circuit}}
{{See|Wafer-scale integration|System on a chip|Three-dimensional integrated circuit}}
जटिलता के और विकास को प्रतिबिंबित करने के लिए, ULSI शब्द जो अल्ट्रा-लार्ज-स्केल एकीकरण के लिए खड़ा है, 1 मिलियन से अधिक ट्रांजिस्टर के चिप्स के लिए प्रस्तावित किया गया था।<ref>{{cite journal|last1=Meindl|first1=J.D.|title=Ultra-large scale integration|journal=IEEE Transactions on Electron Devices|volume=31|issue=11|pages=1555–1561|doi=10.1109/T-ED.1984.21752|year=1984|bibcode=1984ITED...31.1555M|s2cid=19237178}}</ref>
जटिलता के और विकास को प्रतिबिंबित करने के लिए, ULSI शब्द जो अल्ट्रा-लार्ज-स्केल इंटीग्रेशन के लिए है, 1 मिलियन से अधिक ट्रांजिस्टर के चिप्स के लिए प्रस्तावित किया गया था।<ref>{{cite journal|last1=Meindl|first1=J.D.|title=Ultra-large scale integration|journal=IEEE Transactions on Electron Devices|volume=31|issue=11|pages=1555–1561|doi=10.1109/T-ED.1984.21752|year=1984|bibcode=1984ITED...31.1555M|s2cid=19237178}}</ref>
वेफर-स्केल इंटीग्रेशन (डब्ल्यूएसआई) बहुत बड़े एकीकृत सर्किट बनाने का एक साधन है जो एक एकल सुपर-चिप का उत्पादन करने के लिए एक पूरे सिलिकॉन वेफर का उपयोग करता है।बड़े आकार और कम पैकेजिंग के संयोजन के माध्यम से, डब्ल्यूएसआई कुछ प्रणालियों के लिए नाटकीय रूप से कम लागत का कारण बन सकता है, विशेष रूप से बड़े पैमाने पर समानांतर सुपर कंप्यूटर।यह नाम बहुत बड़े पैमाने पर एकीकरण शब्द से लिया गया है, जब WSI विकसित किया जा रहा था, तो कला की वर्तमान स्थिति।<ref>{{cite web|date=1985|last1=Shanefield|first1=Daniel|title=Wafer scale integration|url=http://www.google.com/patents/US4866501|website=google.com/patents|access-date=21 September 2014}}</ref>
वेफर-स्केल इंटीग्रेशन (WSI) बहुत बड़े एकीकृत परिपथों के निर्माण का एक साधन है जो एक एकल सुपर-चिप का उत्पादन करने के लिए संपूर्ण सिलिकॉन वेफर का उपयोग करता है। बड़े आकार और कम पैकेजिंग के संयोजन के माध्यम से, WSI कुछ प्रणालियों के लिए नाटकीय रूप से कम लागत का कारण बन सकता है, विशेष रूप से बड़े पैमाने पर समानांतर सुपर कंप्यूटर। यह नाम वेरी-लार्ज-स्केल इंटीग्रेशन शब्द से लिया गया है, जब डब्ल्यूएसआई विकसित किया जा रहा था, तब कला की वर्तमान स्थिति।<ref>{{cite web|date=1985|last1=Shanefield|first1=Daniel|title=Wafer scale integration|url=http://www.google.com/patents/US4866501|website=google.com/patents|access-date=21 September 2014}}</ref>
एक सिस्टम-ऑन-ए-चिप (एसओसी या एसओसी) एक एकीकृत सर्किट है जिसमें कंप्यूटर या अन्य सिस्टम के लिए आवश्यक सभी घटकों को एकल चिप पर शामिल किया जाता है।इस तरह के डिवाइस का डिज़ाइन जटिल और महंगा हो सकता है, और जबकि प्रदर्शन लाभ एक मरने पर सभी आवश्यक घटकों को एकीकृत करने से हो सकता है, लाइसेंसिंग की लागत और एक-डाई मशीन को विकसित करने की लागत अभी भी अलग-अलग उपकरणों से है।उचित लाइसेंसिंग के साथ, इन कमियों को कम विनिर्माण और विधानसभा लागतों और बहुत कम बिजली बजट द्वारा ऑफसेट किया जाता है: क्योंकि घटकों के बीच संकेतों को ऑन-डाई रखा जाता है, बहुत कम शक्ति की आवश्यकता होती है (पैकेजिंग देखें)।<ref>{{cite web|last1=Klaas|first1=Jeff|title=System-on-a-chip|date=2000|url=http://www.google.com/patents/US6816750|website=google.com/patents|access-date=21 September 2014}}</ref> इसके अलावा, सिग्नल स्रोत और गंतव्य शारीरिक रूप से मरने पर करीब हैं, वायरिंग की लंबाई को कम करते हैं और इसलिए विलंबता, ट्रांसमिशन बिजली की लागत और एक ही चिप पर मॉड्यूल के बीच संचार से अपशिष्ट गर्मी।इसने तथाकथित नेटवर्क-ऑन-चिप (एनओसी) उपकरणों की खोज की है, जो पारंपरिक बस आर्किटेक्चर के विपरीत डिजिटल संचार नेटवर्क के लिए सिस्टम-ऑन-चिप डिजाइन कार्यप्रणाली को लागू करते हैं।
एक सिस्टम-ऑन-ए-चिप (एसओसी या एसओसी) एक एकीकृत सर्किट है जिसमें कंप्यूटर या अन्य सिस्टम के लिए आवश्यक सभी घटकों को एक चिप पर शामिल किया जाता है। इस तरह के एक उपकरण का डिज़ाइन जटिल और महंगा हो सकता है, और जबकि प्रदर्शन लाभ एक ही बार में सभी आवश्यक घटकों को एकीकृत करने से प्राप्त किया जा सकता है, लाइसेंस की लागत और एक-मरने वाली मशीन को विकसित करने की लागत अभी भी अलग-अलग उपकरणों से अधिक है। उपयुक्त लाइसेंस के साथ, इन कमियों को कम विनिर्माण और असेंबली लागत और बहुत कम बिजली बजट द्वारा ऑफसेट किया जाता है: क्योंकि घटकों के बीच सिग्नल ऑन-डाई रखे जाते हैं, बहुत कम बिजली की आवश्यकता होती है (देखें #पैकेजिंग)।<ref>{{cite web|last1=Klaas|first1=Jeff|title=System-on-a-chip|date=2000|url=http://www.google.com/patents/US6816750|website=google.com/patents|access-date=21 September 2014}}</ref> इसके अलावा, सिग्नल स्रोत और गंतव्य हैं मरने पर संदर्भ का स्थान, तारों की लंबाई को कम करना और इसलिए विलंबता (इंजीनियरिंग), डेटा ट्रांसमिशन बिजली की लागत और एक ही चिप पर मॉड्यूल के बीच संचार से अपशिष्ट गर्मी। इसने तथाकथित नेटवर्क ऑन चिप | नेटवर्क-ऑन-चिप (एनओसी) उपकरणों की खोज को प्रेरित किया है, जो पारंपरिक बस (कंप्यूटिंग) के विपरीत डिजिटल संचार नेटवर्क के लिए सिस्टम-ऑन-चिप डिज़ाइन पद्धति को लागू करते हैं।


एक त्रि-आयामी एकीकृत सर्किट (3 डी-आईसी) में सक्रिय इलेक्ट्रॉनिक घटकों की दो या अधिक परतें होती हैं जो एक ही सर्किट में लंबवत और क्षैतिज रूप से दोनों को एकीकृत करती हैं।परतों के बीच संचार ऑन-डाई सिग्नलिंग का उपयोग करता है, इसलिए बिजली की खपत बराबर अलग सर्किट की तुलना में बहुत कम है।छोटे ऊर्ध्वाधर तारों का विवेकपूर्ण उपयोग तेजी से संचालन के लिए समग्र तार की लंबाई को काफी कम कर सकता है।<ref>{{cite journal|last1=Topol|first1=A.W.|last2=Tulipe|first2=D.C.La|last3=Shi|first3=L|last4=et.|first4=al|title=Three-dimensional integrated circuits|journal=IBM Journal of Research and Development|volume=50|issue=4.5|pages=491–506|doi=10.1147/rd.504.0491|year=2006|s2cid=18432328|url=https://semanticscholar.org/paper/8de20d9e01b189c02f5e68ae3720965bed48c82c}}</ref>
एक त्रि-आयामी एकीकृत सर्किट (3D-IC) में सक्रिय इलेक्ट्रॉनिक घटकों की दो या दो से अधिक परतें होती हैं जो एक एकल सर्किट में लंबवत और क्षैतिज रूप से एकीकृत होती हैं। परतों के बीच संचार ऑन-डाई सिग्नलिंग का उपयोग करता है, इसलिए बिजली की खपत समकक्ष अलग सर्किट की तुलना में बहुत कम है। छोटे ऊर्ध्वाधर तारों का विवेकपूर्ण उपयोग तेजी से संचालन के लिए समग्र तार की लंबाई को काफी हद तक कम कर सकता है।<ref>{{cite journal|last1=Topol|first1=A.W.|last2=Tulipe|first2=D.C.La|last3=Shi|first3=L|last4=et.|first4=al|title=Three-dimensional integrated circuits|journal=IBM Journal of Research and Development|volume=50|issue=4.5|pages=491–506|doi=10.1147/rd.504.0491|year=2006|s2cid=18432328|url=https://semanticscholar.org/paper/8de20d9e01b189c02f5e68ae3720965bed48c82c}}</ref>




== सिलिकॉन लेबलिंग और भित्तिचित्र ==
== सिलिकॉन लेबलिंग और भित्तिचित्र ==
उत्पादन के दौरान पहचान की अनुमति देने के लिए, अधिकांश सिलिकॉन चिप्स में एक कोने में एक सीरियल नंबर होगा।निर्माता के लोगो को जोड़ना भी आम है।जब से आईसीएस बनाया गया था, कुछ चिप डिजाइनरों ने सिलिकॉन सतह क्षेत्र का उपयोग किया है, जो कि, गैर-कार्यात्मक छवियों या शब्दों के लिए सिलिकॉन सतह क्षेत्र का उपयोग करता है।इन्हें कभी -कभी चिप आर्ट, सिलिकॉन आर्ट, सिलिकॉन भित्तिचित्र या सिलिकॉन डूडलिंग के रूप में जाना जाता है।{{citation needed|date=December 2020}}
उत्पादन के दौरान पहचान की अनुमति देने के लिए, अधिकांश सिलिकॉन चिप्स के एक कोने में एक सीरियल नंबर होगा। निर्माता का लोगो जोड़ना भी आम है। जब से IC बनाया गया है, कुछ चिप डिजाइनरों ने गुप्त, गैर-कार्यात्मक छवियों या शब्दों के लिए सिलिकॉन सतह क्षेत्र का उपयोग किया है। इन्हें कभी-कभी चिप आर्ट, सिलिकॉन आर्ट, सिलिकॉन ग्रैफिटी या सिलिकॉन डूडलिंग के रूप में जाना जाता है।{{citation needed|date=December 2020}}




== आईसीएस और आईसी परिवार ==
== आईसी और आईसी परिवार ==
* 555 टाइमर आईसी
* 555 टाइमर आईसी
* परिचालन एम्पलीफायर
* ऑपरेशनल एम्पलीफायर
* 7400-श्रृंखला एकीकृत सर्किट
* 7400-श्रृंखला एकीकृत सर्किट
* 4000-श्रृंखला एकीकृत सर्किट, CMOS समकक्ष 7400 श्रृंखला के लिए (यह भी देखें: 74HC00 श्रृंखला)
* 4000-श्रृंखला एकीकृत सर्किट, 7400 श्रृंखला के लिए CMOS समकक्ष (यह भी देखें: HCMOS)
* इंटेल 4004, आम तौर पर पहले व्यावसायिक रूप से उपलब्ध माइक्रोप्रोसेसर के रूप में माना जाता है, जिसके कारण प्रसिद्ध इंटेल 8080 | 8080 सीपीयू और फिर आईबीएम पीसी का इंटेल 8088 | 8088, 80286, इंटेल I486 | 486 ई।
* इंटेल 4004, जिसे आम तौर पर व्यावसायिक रूप से उपलब्ध पहला माइक्रोप्रोसेसर माना जाता है, जिसके कारण प्रसिद्ध इंटेल 8080 सीपीयू और फिर आईबीएम पीसी के इंटेल 8088, 80286, इंटेल i486 आदि।
* MOS प्रौद्योगिकी 6502 और Zilog Z80 माइक्रोप्रोसेसर्स, 1980 के दशक की शुरुआत के कई घरेलू कंप्यूटरों में उपयोग किए गए
* MOS Technology 6502 और Zilog Z80 माइक्रोप्रोसेसर, 1980 के दशक की शुरुआत में कई घरेलू कंप्यूटरों में उपयोग किए गए थे
* कंप्यूटर से संबंधित चिप्स की मोटोरोला 6800 श्रृंखला, 68000 और 88000 श्रृंखला (कुछ सेब कंप्यूटरों में उपयोग की जाने वाली और 1980 के दशक के कमोडोर अमीगा श्रृंखला में) के लिए अग्रणी है।
* कंप्यूटर से संबंधित चिप्स की मोटोरोला 6800 श्रृंखला, 68000 और 88000 श्रृंखला (कुछ एप्पल कंप्यूटरों में और 1980 के दशक में कमोडोर अमीगा श्रृंखला में प्रयुक्त)
* एलएम-सीरीज़ एकीकृत सर्किट की सूची | एनालॉग इंटीग्रेटेड सर्किट की एलएम-सीरीज़
* एलएम-श्रृंखला एकीकृत परिपथों की सूची|एनालॉग एकीकृत परिपथों की एलएम-श्रृंखला


== यह भी देखें ==
== यह भी देखें ==
{{Portal|Electronics|Physics|Technology|Telecommunication|Engineering|History of science|Companies|Computer programming|Amiga/Selected biography|Telephones}}
{{Portal|Electronics|Physics|Technology|Telecommunication|Engineering|History of science|Companies|Computer programming|Amiga/Selected biography|Telephones}}
* चिपसेट
* चिपसेट
*चिप्स और विज्ञान अधिनियम
* एकीकृत इंजेक्शन तर्क
* एकीकृत इंजेक्शन तर्क
* आयन आरोपण
*आयन आरोपण
*माइक्रोइलेक्ट्रॉनिक्स
*माइक्रोइलेक्ट्रॉनिक्स
* अखंड माइक्रोवेव एकीकृत सर्किट
* मोनोलिथिक माइक्रोवेव इंटीग्रेटेड सर्किट
* मल्टी-थ्रेशोल्ड सीएमओ
* बहु-दहलीज CMOS
* सिलिकॉन-जर्मेनियम
*सिलिकॉन-जर्मेनियम*
* साउंड चिप
* साउंड चिप
* मसाला
* मसाला
* चिप वाहक
*चिप वाहक
*डार्क सिलिकॉन
*डार्क सिलिकॉन
*एकीकृत निष्क्रिय उपकरण
*एकीकृत निष्क्रिय उपकरण
*उच्च तापमान संचालन जीवन
*उच्च तापमान परिचालन जीवन
*एकीकृत सर्किट के लिए थर्मल सिमुलेशन
*एकीकृत सर्किट के लिए थर्मल सिमुलेशन
*एकीकृत सर्किट में हीट जनरेशन
*एकीकृत परिपथों में ऊष्मा उत्पन्न करना


== संदर्भ ==
== संदर्भ ==
{{Reflist}}
{{Reflist}}


==इस पृष्ठ में अनुपलब्ध आंतरिक कड़ियों की सूची==
*विशिष्ट एकीकृत परिपथ आवेदन
*डिजिटल डाटा
*आंकड़े
*के माध्यम से (इलेक्ट्रॉनिक्स)
*विनिर्माण क्षमता के लिए डिजाइन (आईसी)
*संवहन दस्तावेज़ स्वरूप
*मास्क डेटा तैयारी
*असफलता विश्लेषण
*सिलिकॉन सत्यापन पोस्ट करें
*रजिस्टर ट्रांसफर लेवल
*सी (प्रोग्रामिंग भाषा)
*यात्रा
*उत्पाद आवश्यकता दस्तावेज़
*मांग
*बाज़ार अवसर
*जीवन का अंत (उत्पाद)
*निर्देश समुच्चय
*तर्क अनुकरण
*सिग्नल की समग्रता
*टाइमिंग क्लोजर
*डिजाइन नियम की जाँच
*औपचारिक तुल्यता जाँच
*सामान्य केन्द्रक
*ऑप एंप
*मेंटर ग्राफिक्स
*एकीकृत परिपथों और प्रणालियों के कंप्यूटर सहायता प्राप्त डिजाइन पर आईईईई लेनदेन
*ज्यामितीय आकार
*मुखौटा डेटा तैयारी
*मानक सेल
*स्थान और मार्ग
*योजनाबद्ध संचालित लेआउट
*फ्लोरप्लान (माइक्रोइलेक्ट्रॉनिक्स)
*उपयोगिता के चाकू
*डेटा सामान्य
*अवरोध
*विद्युत प्रतिरोध और चालकता
*एकदिश धारा
*अस्थायी प्रतिसाद
*प्रत्यक्ष वर्तमान सर्किट
*जीएनयू सर्किट विश्लेषण पैकेज
*गाउस विलोपन
*टुकड़े-टुकड़े रैखिक कार्य
*जमीन (बिजली)
*ढांच के रूप में
*सादृश्य के माध्यम से और भर में
*एकीकृत परिपथ
*नोर गेट
*नॉन - वोलेटाइल मेमोरी
*स्थिर रैम
*व्यक्तिगत अंकीय सहायक
*पहूंच समय
*सीरियल उपस्थिति का पता लगाने
*ठोस अवस्था भंडारण
*दावों कहंग
*साइमन मिन Wed
*सैन्य उपकरणों
*डेटा स्टोरेज डिवाइस
*हाइनिक्स सेमीकंडक्टर
*विद्युत क्षेत्र स्क्रीनिंग
*निरपेक्ष तापमान
*दूसरे कंप्यूटर पर निर्भर रहने वाला कंप्यूटर प्रोग्राम
*पतली छोटी रूपरेखा पैकेज
*त्रुटि सुधार कोड
*पुनर्विक्रय (इलेक्ट्रॉनिक्स)
*ब्लॉक आकार (डेटा भंडारण और संचरण)
*आईसी पैकेज
*डाई (एकीकृत सर्किट)
*विशिष्ट एकीकृत परिपथ आवेदन
*छाया राम
*कचरा संग्रह (कंप्यूटिंग)
*एसिड
*डेटा रूट
*आधार सामग्री अतिरेक
*करनेगी मेलों विश्वविद्याल
*अर्धचालक पैमाने के उदाहरणों की सूची
*एकीकृत परिपथ
*एचिंग
*रासायनिक वाष्प निक्षेपन
*-संश्लेषण
*रोशनी
*सूक्ष्म और नैनो-संरचनाओं का निर्देशित संयोजन
*संपर्क मुद्रण
*निकटता फ्यूज
*यूनाइटेड स्टेट्स आर्मी रिसर्च लेबोरेटरी
*आरसीए साफ
*खड़ी लहर
*विद्युतीय इन्सुलेशन
*सोडियम हाइड्रॉक्साइड
*संख्यात्मक छिद्र
*रासायनिक यांत्रिक चमकाने
*फोटॉनों
*नोबल गैस
*निस्तो
*फोटोलिथोग्राफी की रसायन शास्त्र
*सॉफ्ट लिथोग्राफी
*कंपन
*त्वचा का प्रभाव
*विद्युत का झटका
*विद्युत प्रवाह
*एकदिश धारा
*समाक्षीय तार
*चुम्बकीय अनुनाद इमेजिंग
*आवृति का उतार - चढ़ाव
*आयाम अधिमिश्रण
*पढ़ें (कंप्यूटर)
*DVD-RW
*सीडी आरडब्ल्यू
*द्विध्रुवी ट्रांजिस्टर
*दुगनी डाटा दर
*सीपीयू कैश
*न ही फ्लैश
*ईसीसी मेमोरी
*दृढ़ता (कंप्यूटर विज्ञान)
*घूंट
*आदेश दिया
*अड़चन (इंजीनियरिंग)
*डीडीआर4 एसडीआरएएम
*नॉन - वोलेटाइल मेमोरी
*ट्रांसफॉर्मर रीड-ओनली स्टोरेज
*उत्पाद वापसी
*शब्द (डेटा प्रकार)
*साइमन वेड
*इन-प्लेस प्रोग्रामेबल
*प्रारंभिक भंडारण
*नॉन-वोलाटाइल
*घरेलु उपकरण
*फाइल का प्रारूप
*टीएफटी स्क्रीन
*आईबीएम संगत
*गृह कम्प्यूटर
*चुम्बकीय डिस्क
*लिनक्स वितरण
*सहायक कोष
*विपुल भंडारण
*तार का बंधन
*विद्युत रूप से परिवर्तनशील रीड ओनली मेमोरी
*एक बार लिखें कई पढ़ें
*पिछेड़ी संगतता
*विद्युतीय इन्सुलेशन
*abandonware
*केवल लिखने के लिए स्मृति (इंजीनियरिंग)
*वोल्टेज रेगुलेटर
*स्विचिंग रेगुलेटर
*वयर्थ ऊष्मा
*आवृत्ति मुआवजा
*चालू बिजली)
*विद्युतचुंबकीय व्यवधान
*स्विच-मोड बिजली की आपूर्ति
*समाई गुणक
*दोहरी इन-लाइन पैकेज
*क्रोबार (सर्किट)
*फोल्डबैक (बिजली आपूर्ति डिजाइन)
*डिज़ाइन प्रक्रिया
*जाँच और वैधता
*पुराना पड़ जाना
*ढांच के रूप में
*शर्म
*द्विक फिल्टर
*अण्डाकार फिल्टर
*गंभीर रूप से नम
*स्क्वेर वेव
*आवृत्ति निर्भर नकारात्मक रोकनेवाला


== अग्रिम पठन ==
== अग्रिम पठन ==
* {{cite book |last=Veendrick |first=H.J.M. |year=2017 |title=Nanometer CMOS ICs, from Basics to ASICs |publisher=Springer |isbn=978-3-319-47595-0}}
* {{cite book |last=Veendrick |first=H.J.M. |year=2017 |title=Nanometer CMOS ICs, from Basics to ASICs |publisher=Springer |isbn=978-3-319-47595-0 |oclc=990149326}}
* {{cite book |last=Baker |first=R.J. |year=2010 |title=CMOS: Circuit Design, Layout, and Simulation |edition=3rd |publisher=Wiley-IEEE |isbn=978-0-470-88132-3}}
* {{cite book |last=Baker |first=R.J. |year=2010 |title=CMOS: Circuit Design, Layout, and Simulation |edition=3rd |publisher=Wiley-IEEE |isbn=978-0-470-88132-3 |oclc=699889340}}
* {{cite book |last=Marsh |first=Stephen P. |year=2006 |title=Practical MMIC design |publisher=Artech House |isbn=978-1-59693-036-0}}
* {{cite book |last=Marsh |first=Stephen P. |year=2006 |title=Practical MMIC design |publisher=Artech House |isbn=978-1-59693-036-0 |oclc=1261968369}}
* {{cite book |last1=Camenzind |first1=Hans |date=2005 |title=Designing Analog Chips |publisher=Virtual Bookworm |isbn=978-1-58939-718-7 |url=http://www.designinganalogchips.com/_count/designinganalogchips.pdf |archive-url=https://web.archive.org/web/20170612055924/http://www.designinganalogchips.com/_count/designinganalogchips.pdf |archive-date=12 June 2017 |quote=[[Hans Camenzind]] invented the 555 timer}}
* {{cite book |last1=Camenzind |first1=Hans |date=2005 |title=Designing Analog Chips |publisher=Virtual Bookworm |isbn=978-1-58939-718-7 |oclc=926613209 |url=http://www.designinganalogchips.com/_count/designinganalogchips.pdf |archive-url=https://web.archive.org/web/20170612055924/http://www.designinganalogchips.com/_count/designinganalogchips.pdf |archive-date=12 June 2017 |quote=[[Hans Camenzind]] invented the 555 timer}}
* {{cite book |last1=Hodges |first1=David |last2=Jackson |first2=Horace |last3=Saleh |first3=Resve |year=2003 |title=Analysis and Design of Digital Integrated Circuits |publisher=McGraw-Hill |isbn=978-0-07-228365-5}}
* {{cite book |last1=Hodges |first1=David |last2=Jackson |first2=Horace |last3=Saleh |first3=Resve |year=2003 |title=Analysis and Design of Digital Integrated Circuits |publisher=McGraw-Hill |isbn=978-0-07-228365-5 |oclc=840380650}}
* {{cite book |last1=Rabaey |first1=J.M. |last2=Chandrakasan |first2=A. |last3=Nikolic |first3=B. |year=2003 |title=Digital Integrated Circuits |edition=2nd |publisher=Pearson |isbn=978-0-13-090996-1 |url=https://archive.org/details/agilesoftwaredev00robe }}
* {{cite book |last1=Rabaey |first1=J.M. |last2=Chandrakasan |first2=A. |last3=Nikolic |first3=B. |year=2003 |title=Digital Integrated Circuits |edition=2nd |publisher=Pearson |isbn=978-0-13-090996-1 |oclc=893541089 |url=https://archive.org/details/agilesoftwaredev00robe }}
* {{cite book |last1=Mead |first1=Carver |last2=Conway |first2=Lynn |year=1980 |title=Introduction to VLSI systems |publisher=Addison Wesley Publishing Company |isbn=978-0-201-04358-7 |url=https://archive.org/details/introductiontovl00mead }}
* {{cite book |last1=Mead |first1=Carver |last2=Conway |first2=Lynn |year=1991 |title=Introduction to VLSI systems |publisher=Addison Wesley Publishing Company |isbn=978-0-201-04358-7 |oclc=634332043 |url=https://archive.org/details/introductiontovl00mead }}




== बाहरी संबंध ==
== बाहरी संबंध ==
{{external links|date=June 2021}}
* {{Commons category-inline|Integrated circuits}}
* {{Commons category-inline|Integrated circuits}}
 
* [https://web.archive.org/web/20120319150151/http://homepages.nildram.co.uk/~wylie/ICs/monolith.htm The first monolithic integrated circuits]
'''General'''
* [http://homepages.nildram.co.uk/~wylie/ICs/monolith.htm The first monolithic integrated circuits]
* [http://rtellason.com/ic-generic.html A large chart listing ICs by generic number] including access to most of the datasheets for the parts.
* [http://rtellason.com/ic-generic.html A large chart listing ICs by generic number] including access to most of the datasheets for the parts.
* [https://www.nobelprize.org/educational/physics/integrated_circuit/history/ The History of the Integrated Circuit] at ''Nobelprize.org''
* [https://web.archive.org/web/20170702192457/http://www.nobelprize.org/educational/physics/integrated_circuit/history/ The History of the Integrated Circuit]
 
* [http://diephotos.blogspot.com/ IC Die Photography] – A gallery of integrated circuit die photographs
'''Patents'''
* {{US patent|3138743|US3,138,743}} – Miniaturized electronic circuit – [[Jack Kilby|J.S. Kilby]]
* {{US patent|3138747|US3,138,747}} – Integrated semiconductor circuit device – R.F. Stewart
* {{US patent|3261081|US3,261,081}} – Method of making miniaturized electronic circuits – J.S. Kilby
* {{US patent|3434015|US3,434,015}} – Capacitor for miniaturized electronic circuits or the like – J. . Kilby


'''Integrated circuit die manufacturing'''
* [http://diephotos.blogspot.com/ IC Die Photography] – A gallery of IC die photographs
* [http://zeptobars.ru/en Zeptobars] – Yet another gallery of IC die photographs
{{Processor technologies}}
{{Processor technologies}}
{{Digital electronics}}
{{Digital electronics}}
Line 315: Line 472:
{{MOS Video/Sound}}
{{MOS Video/Sound}}
{{Authority control}}
{{Authority control}}
[[Category: एकीकृत सर्किट | एकीकृत सर्किट ]]
[[Category:एकीकृत सर्किट| ]]
[[Category: 1949 कम्प्यूटिंग में]]]
[[Category: 1949 कंप्यूटिंग में]]
[[Category: २० वीं सदी के आविष्कार]]]
[[Category:20वीं सदी के आविष्कार]]
[[Category: अमेरिकी आविष्कार]]
[[Category: अमेरिकी आविष्कार]]
[[Category: १ ९ ४ ९ में कंप्यूटर से संबंधित परिचय]]
[[Category: 1949 में कंप्यूटर से संबंधित परिचय]]
[[Category: डिजिटल इलेक्ट्रॉनिक्स]]
[[Category:डिजिटल इलेक्ट्रॉनिक्स]]
[[Category: खोज और आविष्कार विवाद]]]
[[Category: खोज और आविष्कार विवाद]]
[[Category: जर्मन आविष्कार]]
[[Category: जर्मन आविष्कार]]
[[Category: अर्धचालक उपकरण]]]
[[Category: अर्धचालक उपकरण]]




[[Category: Machine Translated Page]]
[[Category: Machine Translated Page]]

Revision as of 22:37, 1 September 2022

"Silicon chip" redirects here. For the electronics magazine, see Silicon Chip.
"Microchip" redirects here. For other uses, see Microchip (disambiguation).

इरेज़ेबल प्रोग्रामेबल रीड-ओनली मेमोरी (EPROM) ड्यूल इन-लाइन पैकेज में इंटीग्रेटेड सर्किट। इन सेमीकंडक्टर पैकेज में एक पारदर्शी विंडो होती है जो अंदर डाई (एकीकृत सर्किट) दिखाती है। चिप को पराबैंगनी प्रकाश में उजागर करके मेमोरी को मिटाने के लिए विंडो का उपयोग किया जाता है।
EPROM मेमोरी माइक्रोचिप से इंटीग्रेटेड सर्किट, मेमोरी ब्लॉक्स, सपोर्टिंग सर्किट्री और फाइन सिल्वर वायर्स जो इंटीग्रेटेड सर्किट को पैकेजिंग के लेग्स से जोड़ते हैं, दिखाते हैं
पॉलीसिलिकॉन (गुलाबी), कुओं (ग्रेश), और सब्सट्रेट (हरा) के नीचे प्लैनराइज्ड कॉपर इंटरकनेक्ट की चार परतों के माध्यम से एक एकीकृत सर्किट का आभासी विवरण

एक एकीकृत परिपथ या अखंड एकीकृत परिपथ (जिसे आईसी, एक चिप या माइक्रोचिप भी कहा जाता है) अर्धचालक सामग्री के एक छोटे से फ्लैट टुकड़े (या चिप) पर इलेक्ट्रॉनिक सर्किट का एक सेट है, आमतौर पर सिलिकॉन। छोटे MOSFETs (धातु-ऑक्साइड-अर्धचालक क्षेत्र-प्रभाव ट्रांजिस्टर) की ट्रांजिस्टर गणना एक छोटी चिप में एकीकृत होती है। इसका परिणाम सर्किट में होता है जो असतत इलेक्ट्रॉनिक घटकों के निर्माण की तुलना में छोटे, तेज और कम खर्चीले होते हैं। एकीकृत सर्किट डिजाइन के लिए आईसी की बड़े पैमाने पर उत्पादन क्षमता, विश्वसनीयता और बिल्डिंग-ब्लॉक दृष्टिकोण ने असतत ट्रांजिस्टर का उपयोग करके डिजाइन के स्थान पर मानकीकृत आईसी को तेजी से अपनाना सुनिश्चित किया है। IC अब लगभग सभी इलेक्ट्रॉनिक उपकरणों में उपयोग किया जाता है और इसने इलेक्ट्रॉनिक्स की दुनिया में क्रांति ला दी है। कंप्यूटर, मोबाइल फोन और अन्य घरेलू उपकरण अब आधुनिक समाज की संरचना के अविभाज्य अंग हैं, जो आधुनिक कंप्यूटर प्रोसेसर और माइक्रोकंट्रोलर जैसे छोटे आकार और कम लागत के आईसी द्वारा संभव बनाया गया है।

धातु-ऑक्साइड-सिलिकॉन (एमओएस) सेमीकंडक्टर डिवाइस निर्माण में तकनीकी प्रगति द्वारा बहुत बड़े पैमाने पर एकीकरण को व्यावहारिक बनाया गया था। 1960 के दशक में उनकी उत्पत्ति के बाद से, चिप्स के आकार, गति और क्षमता में काफी प्रगति हुई है, तकनीकी विकास द्वारा संचालित है जो एक ही आकार के चिप्स पर अधिक से अधिक MOS ट्रांजिस्टर फिट करते हैं - एक आधुनिक चिप में एक में कई अरबों MOS ट्रांजिस्टर हो सकते हैं। मानव नाखून के आकार का क्षेत्रफल। मोटे तौर पर मूर के नियम का पालन करते हुए ये प्रगति, आज के कंप्यूटर चिप्स की क्षमता का लाखों गुना और 1970 के दशक की शुरुआत के कंप्यूटर चिप्स की गति से हजारों गुना अधिक है।

असतत सर्किट पर आईसी के दो मुख्य लाभ हैं: लागत और प्रदर्शन। लागत कम है क्योंकि चिप्स, उनके सभी घटकों के साथ, एक समय में एक ट्रांजिस्टर के निर्माण के बजाय फोटोलिथोग्राफी द्वारा एक इकाई के रूप में मुद्रित होते हैं। इसके अलावा, पैक किए गए आईसी असतत सर्किट की तुलना में बहुत कम सामग्री का उपयोग करते हैं। प्रदर्शन उच्च है क्योंकि आईसी के घटक जल्दी से स्विच करते हैं और उनके छोटे आकार और निकटता के कारण तुलनात्मक रूप से कम बिजली की खपत करते हैं। आईसी का मुख्य नुकसान उन्हें डिजाइन करने और आवश्यक फोटोमास्क बनाने की उच्च लागत है। इस उच्च प्रारंभिक लागत का मतलब है कि आईसी केवल व्यावसायिक रूप से व्यवहार्य हैं जब पैमाने की अर्थव्यवस्थाएं प्रत्याशित हैं।

शब्दावली

एक एकीकृत सर्किट के रूप में परिभाषित किया गया है:[1]

एक सर्किट जिसमें सभी या कुछ सर्किट तत्व अविभाज्य रूप से जुड़े हुए हैं और विद्युत रूप से जुड़े हुए हैं ताकि इसे निर्माण और वाणिज्य के उद्देश्यों के लिए अविभाज्य माना जा सके।

इस परिभाषा को पूरा करने वाले सर्किट कई अलग-अलग उपयोग करके बनाए जा सकते हैं पतली फिल्म ट्रांजिस्टर, मोटी फिल्म प्रौद्योगिकी | मोटी फिल्म प्रौद्योगिकियों, या संकर एकीकृत सर्किट सहित प्रौद्योगिकियों। हालांकि, सामान्य उपयोग में एकीकृत सर्किट एकल-टुकड़ा सर्किट निर्माण को संदर्भित करने के लिए आया है जिसे मूल रूप से एक मोनोलिथिक एकीकृत सर्किट के रूप में जाना जाता है, जिसे अक्सर सिलिकॉन के एक टुकड़े पर बनाया जाता है।[2][3]


इतिहास

File:Kilby solid circuit.jpg
1958 से जैक किल्बी का मूल हाइब्रिड इंटीग्रेटेड सर्किट। यह पहला इंटीग्रेटेड सर्किट था, और इसे जर्मेनियम से बनाया गया था।

1920 के दशक से लोवे 3NF वैक्यूम ट्यूब एक उपकरण (जैसे आधुनिक IC) में कई घटकों के संयोजन का एक प्रारंभिक प्रयास था। आईसी के विपरीत, इसे कर से बचने के उद्देश्य से डिजाइन किया गया था, जैसा कि जर्मनी में, रेडियो रिसीवर के पास एक कर था जो एक रेडियो रिसीवर के कितने ट्यूब धारकों के आधार पर लगाया जाता था। इसने रेडियो रिसीवर्स को सिंगल ट्यूब होल्डर रखने की अनुमति दी।

एक एकीकृत सर्किट की प्रारंभिक अवधारणा 1949 में वापस आती है, जब जर्मन इंजीनियर वर्नर जैकोबिक[4] (सीमेंस एजी | सीमेंस एजी)[5] एक एकीकृत-सर्किट-जैसे अर्धचालक प्रवर्धक उपकरण के लिए पेटेंट दायर किया[6] तीन-चरण एम्पलीफायर व्यवस्था में एक सामान्य सब्सट्रेट पर पांच ट्रांजिस्टर दिखा रहा है। जैकोबी ने अपने पेटेंट के विशिष्ट औद्योगिक अनुप्रयोगों के रूप में छोटे और सस्ते श्रवण यंत्रों का खुलासा किया। उनके पेटेंट के तत्काल व्यावसायिक उपयोग की सूचना नहीं मिली है।

अवधारणा का एक अन्य प्रारंभिक प्रस्तावक जेफ्री डमर (1909-2002) था, जो ब्रिटिश रक्षा मंत्रालय (यूनाइटेड किंगडम) के रॉयल रडार प्रतिष्ठान के लिए काम कर रहे एक रडार वैज्ञानिक थे। डमर ने 7 मई 1952 को वाशिंगटन, डीसी | वाशिंगटन, डीसी में गुणवत्ता इलेक्ट्रॉनिक घटकों में प्रगति पर संगोष्ठी में जनता के लिए विचार प्रस्तुत किया।[7] उन्होंने अपने विचारों को प्रचारित करने के लिए सार्वजनिक रूप से कई संगोष्ठियां दीं और 1956 में इस तरह के एक सर्किट के निर्माण का असफल प्रयास किया। 1953 और 1957 के बीच, सिडनी डार्लिंगटन और यासुओ तारुई (इलेक्ट्रोटेक्निकल लेबोरेटरी) ने समान चिप डिजाइनों का प्रस्ताव रखा, जहां कई ट्रांजिस्टर एक सामान्य सक्रिय क्षेत्र साझा कर सकते थे, लेकिन वहां उन्हें एक दूसरे से अलग करने के लिए कोई पी-एन जंक्शन अलगाव नहीं था।[4]

मोनोलिथिक इंटीग्रेटेड सर्किट चिप को जीन होर्नी द्वारा प्लानर प्रक्रिया के आविष्कारों और कर्ट लेहोवेक द्वारा पी-एन जंक्शन अलगाव द्वारा सक्षम किया गया था। होर्नी का आविष्कार सतह पर निष्क्रियता पर मोहम्मद एम। अटाला के काम के साथ-साथ फुलर और डिट्ज़ेनबर्गर के काम पर बोरॉन और फास्फोरस अशुद्धियों के सिलिकॉन में प्रसार, कार्ल फ्रॉश और लिंकन डेरिक के सतह संरक्षण पर काम और चिह-तांग साह के प्रसार पर काम पर बनाया गया था। ऑक्साइड द्वारा मास्किंग।[8]


प्रथम एकीकृत परिपथ

Main article: Invention of the integrated circuit
See also: Planar process, p–n junction isolation, and Surface passivation
रॉबर्ट नॉयस ने 1959 में पहले मोनोलिथिक इंटीग्रेटेड सर्किट का आविष्कार किया था। चिप को सिलिकॉन से बनाया गया था।

आईसी के लिए एक अग्रदूत विचार छोटे सिरेमिक सबस्ट्रेट्स (तथाकथित माइक्रोमोड्यूल) बनाना था,[9]प्रत्येक में एक छोटा सा घटक होता है। घटकों को तब एकीकृत किया जा सकता है और एक द्विआयामी या त्रिआयामी कॉम्पैक्ट ग्रिड में तारित किया जा सकता है। यह विचार, जो 1957 में बहुत आशाजनक लग रहा था, अमेरिकी सेना को जैक किल्बी द्वारा प्रस्तावित किया गया था[9]और अल्पकालिक माइक्रोमॉड्यूल प्रोग्राम (1951 के प्रोजेक्ट टिंकर्टॉय के समान) का नेतृत्व किया।[9][10][11] हालांकि, जैसे-जैसे परियोजना गति प्राप्त कर रही थी, किल्बी एक नए, क्रांतिकारी डिजाइन के साथ आया: आईसी।

टेक्सास इंस्ट्रूमेंट्स द्वारा नव नियोजित, किल्बी ने जुलाई 1958 में एकीकृत सर्किट से संबंधित अपने प्रारंभिक विचारों को दर्ज किया, 12 सितंबर 1958 को एक एकीकृत सर्किट के पहले कामकाजी उदाहरण को सफलतापूर्वक प्रदर्शित किया।[12] 6 फरवरी 1959 के अपने पेटेंट आवेदन में,[13] किल्बी ने अपने नए उपकरण को सेमीकंडक्टर सामग्री का एक निकाय बताया... जिसमें इलेक्ट्रॉनिक सर्किट के सभी घटक पूरी तरह से एकीकृत हैं।[14] नए आविष्कार के लिए पहला ग्राहक अमेरिकी वायु सेना था।[15] किल्बी ने एकीकृत सर्किट के आविष्कार में अपने हिस्से के लिए भौतिकी में 2000 का नोबेल पुरस्कार जीता।[16] हालांकि, किल्बी का आविष्कार एक मोनोलिथिक इंटीग्रेटेड सर्किट (मोनोलिथिक आईसी) चिप के बजाय एक हाइब्रिड इंटीग्रेटेड सर्किट (हाइब्रिड आईसी) था।[17] किल्बी के आईसी में बाहरी तार कनेक्शन थे, जिससे बड़े पैमाने पर उत्पादन करना मुश्किल हो गया।[18] किल्बी के आधे साल बाद, फेयरचाइल्ड सेमीकंडक्टर में रॉबर्ट नॉयस ने पहली सच्ची मोनोलिथिक आईसी चिप का आविष्कार किया।[19][18]यह एकीकृत सर्किट की एक नई किस्म थी, जो किल्बी के कार्यान्वयन से अधिक व्यावहारिक थी। नॉयस का डिजाइन सिलिकॉन से बना था, जबकि किल्बी की चिप जर्मेनियम से बनी थी। नॉयस के मोनोलिथिक आईसी ने सभी घटकों को सिलिकॉन की एक चिप पर रखा और उन्हें तांबे की लाइनों से जोड़ा।[18]नॉयस का मोनोलिथिक आईसी प्लानर प्रक्रिया का उपयोग करके सेमीकंडक्टर डिवाइस फैब्रिकेशन था, जिसे 1959 की शुरुआत में उनके सहयोगी जीन होर्नी ने विकसित किया था। आधुनिक आईसी चिप्स नॉयस के मोनोलिथिक आईसी पर आधारित हैं,[19][18]किल्बी के हाइब्रिड आईसी के बजाय।[17]

नासा का अपोलो कार्यक्रम 1961 और 1965 के बीच एकीकृत परिपथों का सबसे बड़ा एकल उपभोक्ता था।[20]


टीटीएल एकीकृत परिपथ

Main article: Transistor–transistor logic

ट्रांजिस्टर-ट्रांजिस्टर लॉजिक (TTL) को जेम्स एल. बुई द्वारा 1960 के दशक की शुरुआत में TRW Inc. में विकसित किया गया था। TTL 1970 से 1980 के दशक के दौरान प्रमुख एकीकृत सर्किट तकनीक बन गया।[21] दर्जनों टीटीएल एकीकृत सर्किट मिनीकंप्यूटर और मेनफ्रेम कंप्यूटर की केंद्रीय प्रसंस्करण इकाई के निर्माण का एक मानक तरीका था। आईबीएम 360 मेनफ्रेम, पीडीपी-11 मिनीकंप्यूटर और डेस्कटॉप डेटापॉइंट 2200 जैसे कंप्यूटर बाइपोलर जंक्शन ट्रांजिस्टर इंटीग्रेटेड सर्किट से बनाए गए थे।[22]या तो टीटीएल या इससे भी तेज एमिटर-कपल्ड लॉजिक (ईसीएल)।

एमओएस इंटीग्रेटेड सर्किट

Further information: MOSFET applications § MOS integrated circuit
See also: List of semiconductor scale examples, Mixed-signal integrated circuit, Moore's law, Three-dimensional integrated circuit, Transistor count, and Very Large Scale Integration

लगभग सभी आधुनिक IC चिप्स मेटल-ऑक्साइड-सेमीकंडक्टर (MOS) इंटीग्रेटेड सर्किट हैं, जो MOSFETs (मेटल-ऑक्साइड-सिलिकॉन फील्ड-इफेक्ट ट्रांजिस्टर) से निर्मित होते हैं।[23] MOSFET (जिसे MOS ट्रांजिस्टर के रूप में भी जाना जाता है), जिसका आविष्कार मोहम्मद एम। अटाला और डॉन कहंग ने 1959 में बेल लैब्स में किया था।[24] बहुत बड़े पैमाने पर एकीकरण | उच्च-घनत्व एकीकृत परिपथों का निर्माण करना संभव बना दिया।[25] द्विध्रुवी ट्रांजिस्टर के विपरीत, जिसमें एक चिप पर ट्रांजिस्टर के पी-एन जंक्शन अलगाव के लिए कई चरणों की आवश्यकता होती है, एमओएसएफईटी को ऐसे चरणों की आवश्यकता नहीं होती है, लेकिन आसानी से एक दूसरे से अलग किया जा सकता है।[26] 1961 में डॉन कहंग ने एकीकृत सर्किट के लिए इसके लाभ की ओर इशारा किया था।[27] IEEE मील के पत्थर की सूची में 1958 में Kilby द्वारा पहला एकीकृत सर्किट शामिल है,[28] 1959 में होर्नी की प्लानर प्रक्रिया और नॉयस का प्लानर आईसी, और 1959 में अटाला और कहंग द्वारा एमओएसएफईटी।[29] सबसे पहले प्रायोगिक MOS IC का निर्माण किया जाने वाला 16-ट्रांजिस्टर चिप था जिसे 1962 में RCA में फ्रेड हेमैन और स्टीवन हॉफस्टीन द्वारा बनाया गया था।[30] जनरल माइक्रोइलेक्ट्रॉनिक ने बाद में 1964 में पहला वाणिज्यिक MOS एकीकृत सर्किट पेश किया,[31] रॉबर्ट नॉर्मन द्वारा विकसित एक 120-ट्रांजिस्टर शिफ्ट रजिस्टर।[30]1964 तक, एमओएस चिप्स द्विध्रुवी जंक्शन ट्रांजिस्टर चिप्स की तुलना में उच्च ट्रांजिस्टर घनत्व और कम विनिर्माण लागत तक पहुंच गए थे। मूर के नियम द्वारा अनुमानित दर से एमओएस चिप्स जटिलता में और बढ़ गए, जिससे 1960 के दशक के अंत तक एक एकल एमओएस चिप पर सैकड़ों ट्रांजिस्टर के साथ बड़े पैमाने पर एकीकरण (एलएसआई) हो गया।[32] 1967 में बेल लैब्स में रॉबर्ट केर्विन, डोनाल्ड एल. क्लेन और जॉन सरेस द्वारा स्व-संरेखित गेट (सिलिकॉन-गेट) MOSFET के विकास के बाद,[33] स्व-संरेखित गेटों के साथ पहली सिलिकॉन-गेट एमओएस आईसी तकनीक, सभी आधुनिक सीएमओएस एकीकृत सर्किटों का आधार, 1968 में फेडेरिको फागिन द्वारा फेयरचाइल्ड सेमीकंडक्टर में विकसित किया गया था।[34] कंप्यूटिंग के लिए एमओएस एलएसआई चिप्स का आवेदन पहले माइक्रोप्रोसेसरों का आधार था, क्योंकि इंजीनियरों ने यह पहचानना शुरू कर दिया था कि एक एकल एमओएस एलएसआई चिप पर एक पूर्ण कंप्यूटर प्रोसेसर शामिल हो सकता है। इसके कारण 1970 के दशक की शुरुआत में माइक्रोप्रोसेसर और माइक्रोकंट्रोलर का आविष्कार हुआ।[32]1970 के दशक की शुरुआत में, MOS इंटीग्रेटेड सर्किट टेक्नोलॉजी ने एक चिप पर 10,000 से अधिक ट्रांजिस्टर के बहुत बड़े पैमाने पर एकीकरण (VLSI) को सक्षम किया।[35] सबसे पहले, एमओएस-आधारित कंप्यूटर केवल तभी समझ में आते थे जब उच्च घनत्व की आवश्यकता होती थी, जैसे एयरोस्पेस और पॉकेट कैलकुलेटर। पूरी तरह से टीटीएल से निर्मित कंप्यूटर, जैसे कि 1970 डेटापॉइंट 2200, 1972 के इंटेल 8008 जैसे सिंगल-चिप एमओएस माइक्रोप्रोसेसरों की तुलना में 1980 के दशक की शुरुआत तक बहुत तेज और अधिक शक्तिशाली थे।[22]

आईसी प्रौद्योगिकी में प्रगति, मुख्य रूप से सेमीकंडक्टर डिवाइस फैब्रिकेशन और बड़े चिप्स, ने एक एकीकृत सर्किट में एमओएस ट्रांजिस्टर की ट्रांजिस्टर गिनती को हर दो साल में दोगुना करने की अनुमति दी है, एक प्रवृत्ति जिसे मूर के नियम के रूप में जाना जाता है। मूर ने मूल रूप से कहा था कि यह हर साल दोगुना हो जाएगा, लेकिन उन्होंने 1975 में हर दो साल में दावे को बदल दिया। रेफरी>Kanellos, Michael (11 February 2003). "Moore's Law to roll on for another decade". CNET.</ref> इस बढ़ी हुई क्षमता का उपयोग लागत घटाने और कार्यक्षमता बढ़ाने के लिए किया गया है। सामान्य तौर पर, जैसे-जैसे सुविधा का आकार सिकुड़ता जाता है, IC के संचालन के लगभग हर पहलू में सुधार होता है। डेनार्ड स्केलिंग (MOSFET स्केलिंग) द्वारा परिभाषित संबंधों के माध्यम से, प्रति ट्रांजिस्टर की लागत और प्रति ट्रांजिस्टर कम-शक्ति वाले इलेक्ट्रॉनिक्स कम हो जाते हैं, जबकि कंप्यूटर मेमोरी और क्लॉक रेट बढ़ जाते हैं। रेफरी>Davari, Bijan, Robert H. Dennard, and Ghavam G. Shahidi (1995). "CMOS scaling for high performance and low power-the next ten years" (PDF). Proceedings of the IEEE. Vol. 83, no. 4. pp. 595–606.{{cite news}}: CS1 maint: multiple names: authors list (link)</ref> क्योंकि गति, क्षमता और बिजली की खपत का लाभ अंतिम उपयोगकर्ता के लिए स्पष्ट है, निर्माताओं के बीच महीन ज्यामिति का उपयोग करने के लिए भयंकर प्रतिस्पर्धा है। इन वर्षों में, ट्रांजिस्टर का आकार 1970 के दशक की शुरुआत में दसियों माइक्रोन से घटकर 2017 में 10 नैनोमीटर हो गया है रेफरी>"Qualcomm and Samsung Collaborate on 10nm Process Technology for the Latest Snapdragon 835 Mobile Processor". news.samsung.com. Retrieved 11 February 2017.</ref> प्रति यूनिट क्षेत्र में ट्रांजिस्टरों में एक लाख गुना वृद्धि के साथ। 2016 तक, विशिष्ट चिप क्षेत्र कुछ वर्ग मिलीमीटर से लेकर लगभग 600 मिमी . तक होते हैं2, प्रति मिमी . 25 मिलियन तक ट्रांजिस्टर के साथ2</सुप>.[36] फीचर साइज में अपेक्षित सिकुड़न और संबंधित क्षेत्रों में आवश्यक प्रगति का अनुमान इंटरनेशनल टेक्नोलॉजी रोडमैप फॉर सेमीकंडक्टर्स (ITRS) द्वारा कई वर्षों से लगाया गया था। अंतिम आईटीआरएस 2016 में जारी किया गया था, और इसे उपकरणों और प्रणालियों के लिए अंतर्राष्ट्रीय रोडमैप द्वारा प्रतिस्थापित किया जा रहा है।[37] प्रारंभ में, IC सख्ती से इलेक्ट्रॉनिक उपकरण थे। छोटे आकार और कम लागत के समान लाभ प्राप्त करने के प्रयास में आईसी की सफलता ने अन्य प्रौद्योगिकियों के एकीकरण को प्रेरित किया है। इन तकनीकों में यांत्रिक उपकरण, प्रकाशिकी और सेंसर शामिल हैं।

  • चार्ज-युग्मित डिवाइस, और निकट से संबंधित सक्रिय-पिक्सेल सेंसर, ऐसे चिप्स हैं जो प्रकाश के प्रति संवेदनशील होते हैं। उन्होंने बड़े पैमाने पर वैज्ञानिक, चिकित्सा और उपभोक्ता अनुप्रयोगों में फोटोग्राफिक फिल्म को बदल दिया है। इन उपकरणों के अरबों अब हर साल सेलफोन, टैबलेट और डिजिटल कैमरों जैसे अनुप्रयोगों के लिए उत्पादित किए जाते हैं। आईसी के इस उप-क्षेत्र ने 2009 में नोबेल पुरस्कार जीता।[38]
  • बिजली द्वारा संचालित बहुत छोटे यांत्रिक उपकरणों को चिप्स पर एकीकृत किया जा सकता है, एक तकनीक जिसे माइक्रोइलेक्ट्रोमैकेनिकल सिस्टम के रूप में जाना जाता है। इन उपकरणों को 1980 के दशक के अंत में विकसित किया गया था[39] और विभिन्न प्रकार के वाणिज्यिक और सैन्य अनुप्रयोगों में उपयोग किया जाता है। उदाहरणों में डीएलपी प्रोजेक्टर, इंकजेट प्रिंटर, और एक्सेलेरोमीटर और एमईएमएस गायरोस्कोप शामिल हैं जिनका उपयोग ऑटोमोबाइल एयरबैग को तैनात करने के लिए किया जाता है।
  • 2000 के दशक की शुरुआत से, सिलिकॉन चिप्स में ऑप्टिकल कार्यक्षमता (ऑप्टिकल कंप्यूटिंग) के एकीकरण को अकादमिक अनुसंधान और उद्योग दोनों में सक्रिय रूप से आगे बढ़ाया गया है, जिसके परिणामस्वरूप ऑप्टिकल उपकरणों (मॉड्यूलेटर, डिटेक्टर, रूटिंग) के संयोजन वाले सिलिकॉन आधारित एकीकृत ऑप्टिकल ट्रांसीवर का सफल व्यावसायीकरण हुआ है। CMOS आधारित इलेक्ट्रॉनिक्स के साथ।[40] प्रकाश का उपयोग करने वाले फोटोनिक एकीकृत परिपथों को भी विकसित किया जा रहा है, जो भौतिकी के उभरते हुए क्षेत्र का उपयोग करके फोटोनिक्स के रूप में जाना जाता है।
  • इम्प्लांट (दवा) या अन्य बायोइलेक्ट्रॉनिक उपकरणों में सेंसर अनुप्रयोगों के लिए एकीकृत सर्किट भी विकसित किए जा रहे हैं।[41] ऐसे बायोजेनिक वातावरण में विशेष सीलिंग तकनीकों को लागू किया जाना चाहिए ताकि उजागर अर्धचालक पदार्थों के क्षरण या बायोडिग्रेडेशन से बचा जा सके।[42]

As of 2018, सभी ट्रांजिस्टर के विशाल बहुमत MOSFETs हैं जो एक फ्लैट दो-आयामी प्लानर प्रक्रिया में सिलिकॉन की एक चिप के एक तरफ एक परत में निर्मित होते हैं। शोधकर्ताओं ने कई आशाजनक विकल्पों के प्रोटोटाइप तैयार किए हैं, जैसे:

  • त्रि-आयामी एकीकृत सर्किट (3DIC) बनाने के लिए ट्रांजिस्टर की कई परतों को ढेर करने के लिए विभिन्न दृष्टिकोण, जैसे कि थ्रू-सिलिकॉन थ्रू, मोनोलिथिक 3D,[43] स्टैक्ड वायर बॉन्डिंग,[44] और अन्य तरीके।
  • अन्य सामग्रियों से निर्मित ट्रांजिस्टर: ग्रेफीन ट्रांजिस्टर, मोलिब्डेनाइट#सेमीकंडक्टर, कार्बन नैनोट्यूब फील्ड-इफेक्ट ट्रांजिस्टर, गैलियम नाइट्राइड ट्रांजिस्टर, ट्रांजिस्टर जैसे नैनोवायर#इलेक्ट्रॉनिक उपकरण, ऑर्गेनिक फील्ड-इफेक्ट ट्रांजिस्टर, आदि।
  • सिलिकॉन के एक छोटे से गोले की पूरी सतह पर ट्रांजिस्टर बनाना।[45][46]
  • सब्सट्रेट में संशोधन, आमतौर पर ट्रांजिस्टर बनाने के लिए#लचीले प्रदर्शन या अन्य लचीले इलेक्ट्रॉनिक्स के लिए लचीले ट्रांजिस्टर, संभवतः एक रोल-अवे कंप्यूटर की ओर ले जाते हैं।

जैसा कि कभी छोटे ट्रांजिस्टर का निर्माण करना अधिक कठिन हो जाता है, कंपनियां मल्टी-चिप मॉड्यूल, त्रि-आयामी एकीकृत सर्किट, पैकेज पर पैकेज, उच्च बैंडविड्थ मेमोरी और थ्रू-सिलिकॉन विअस का उपयोग प्रदर्शन को बढ़ाने और आकार को कम करने के लिए कर रही हैं। ट्रांजिस्टर के आकार को कम करें। ऐसी तकनीकों को सामूहिक रूप से उन्नत पैकेजिंग के रूप में जाना जाता है।[47] उन्नत पैकेजिंग को मुख्य रूप से 2.5D और 3D पैकेजिंग में विभाजित किया गया है। 2.5D मल्टी-चिप मॉड्यूल जैसे दृष्टिकोणों का वर्णन करता है जबकि 3D उन दृष्टिकोणों का वर्णन करता है जहां एक तरह से या किसी अन्य तरीके से ढेर हो जाते हैं, जैसे पैकेज पर पैकेज और उच्च बैंडविड्थ मेमोरी। सभी दृष्टिकोणों में एक पैकेज में 2 या अधिक मर जाते हैं।[48][49][50][51][52] वैकल्पिक रूप से, 3D NAND जैसे दृष्टिकोण एक ही डाई पर कई परतों को ढेर कर देते हैं।

डिजाइन

Main articles: Electronic design automation, Hardware description language, and Integrated circuit design

एकीकृत सर्किट डिजाइन और एक जटिल एकीकृत सर्किट को विकसित करने की लागत काफी अधिक है, आमतौर पर कई दसियों मिलियन डॉलर में।[53][54] इसलिए, यह केवल उच्च उत्पादन मात्रा के साथ एकीकृत सर्किट उत्पादों का उत्पादन करने के लिए आर्थिक समझ में आता है, इसलिए गैर-आवर्ती इंजीनियरिंग (एनआरई) लागत आम तौर पर लाखों उत्पादन इकाइयों में फैली हुई है।

आधुनिक सेमीकंडक्टर चिप्स में अरबों घटक होते हैं, और हाथ से डिज़ाइन किए जाने के लिए बहुत जटिल होते हैं। डिज़ाइनर की सहायता के लिए सॉफ़्टवेयर उपकरण आवश्यक हैं। इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन (EDA), जिसे इलेक्ट्रॉनिक कंप्यूटर एडेड डिज़ाइन | कंप्यूटर एडेड डिज़ाइन (ECAD) भी कहा जाता है,[55] एकीकृत सर्किट सहित इलेक्ट्रॉनिक्स डिजाइन करने के लिए सॉफ्टवेयर टूल्स की एक श्रेणी है। उपकरण एक डिजाइन प्रवाह (ईडीए) में एक साथ काम करते हैं जो इंजीनियर पूरे अर्धचालक चिप्स को डिजाइन और विश्लेषण करने के लिए उपयोग करते हैं।

प्रकार

दोहरी इन-लाइन पैकेज में ए-टू-डी कनवर्टर आईसी

इंटीग्रेटेड सर्किट को मोटे तौर पर एनालॉग सर्किट में वर्गीकृत किया जा सकता है,[56] डिजिटल सर्किट[57] और मिश्रित-संकेत एकीकृत परिपथ,[58] एक ही आईसी पर एनालॉग और डिजिटल सिग्नलिंग से मिलकर।

डिजिटल एकीकृत सर्किट में अरबों हो सकते हैं[36]लॉजिक गेट्स, फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) | फ्लिप-फ्लॉप, मल्टीप्लेक्सर्स, और अन्य सर्किट कुछ वर्ग मिलीमीटर में। इन सर्किटों का छोटा आकार बोर्ड-स्तरीय एकीकरण की तुलना में उच्च गति, कम बिजली अपव्यय और कम विनिर्माण लागत की अनुमति देता है। ये डिजिटल आईसी, आमतौर पर माइक्रोप्रोसेसर, डिजिटल सिग्नल प्रोसेसर और माइक्रोकंट्रोलर, बाइनरी नंबर को संसाधित करने के लिए बूलियन बीजगणित का उपयोग करते हैं। एक और शून्य संकेत।

I/O शामिल हैं। एक ही चिप

सबसे उन्नत एकीकृत परिपथों में माइक्रोप्रोसेसर या प्रोसेसर कोर हैं, जिनका उपयोग पर्सनल कंप्यूटर, सेल-फोन, माइक्रोवेव ओवन आदि में किया जाता है। कई कोर को एक आईसी या चिप में एक साथ एकीकृत किया जा सकता है। डिजिटल कंप्यूटर मेमोरी और एप्लिकेशन-विशिष्ट एकीकृत सर्किट (एएसआईसी) एकीकृत सर्किट के अन्य परिवारों के उदाहरण हैं।

1980 के दशक में, प्रोग्राम करने योग्य लॉजिक डिवाइस विकसित किए गए थे। इन उपकरणों में सर्किट होते हैं जिनके तार्किक कार्य और कनेक्टिविटी को एकीकृत सर्किट निर्माता द्वारा तय किए जाने के बजाय उपयोगकर्ता द्वारा प्रोग्राम किया जा सकता है। यह एक चिप को विभिन्न एलएसआई-प्रकार के कार्यों जैसे लॉजिक गेट्स, योजक (इलेक्ट्रॉनिक्स) और प्रोसेसर रजिस्टर करने के लिए प्रोग्राम करने की अनुमति देता है। प्रोग्राममेबिलिटी विभिन्न रूपों में आती है - डिवाइस जो प्रोग्रामेबल रीड-ओनली मेमोरी हो सकते हैं, वे डिवाइस जिन्हें मिटाया जा सकता है और फिर ईपीरोम को फिर से प्रोग्राम किया जा सकता है, वे डिवाइस जिन्हें फ्लैश मेमोरी का उपयोग करके (पुनः) प्रोग्राम किया जा सकता है, और फील्ड-प्रोग्रामेबल गेट एरेज़ (एफपीजीए) जो ऑपरेशन के दौरान सहित किसी भी समय प्रोग्राम किया जा सकता है। वर्तमान FPGAs (2016 तक) लाखों गेटों के बराबर लागू कर सकते हैं और 1 हर्ट्ज़ तक की घड़ी की दर से काम कर सकते हैं।[59] एनालॉग आईसी, जैसे सेंसर, पावर नेटवर्क डिज़ाइन (आईसी), और ऑपरेशनल एम्पलीफायर्स (ऑप-एम्प्स), निरंतर संकेतों को संसाधित करते हैं, और एम्पलीफायर, सक्रिय फ़िल्टरिंग, डिमॉड्यूलेशन और फ़्रिक्वेंसी मिक्सर जैसे एनालॉग फ़ंक्शन करते हैं।

IC एनालॉग-टू-डिजिटल कन्वर्टर्स और डिजिटल-टू-एनालॉग कन्वर्टर्स जैसे फ़ंक्शन बनाने के लिए एक चिप पर एनालॉग और डिजिटल सर्किट को जोड़ सकते हैं। ऐसे मिश्रित सिग्नल सर्किट छोटे आकार और कम लागत की पेशकश करते हैं, लेकिन सिग्नल हस्तक्षेप के लिए जिम्मेदार होना चाहिए। 1990 के दशक के उत्तरार्ध से पहले, माइक्रोप्रोसेसरों के समान कम लागत वाली CMOS प्रक्रियाओं में रेडियो का निर्माण नहीं किया जा सकता था। लेकिन 1998 से, RF CMOS प्रक्रियाओं का उपयोग करके रेडियो चिप्स विकसित किए गए हैं। उदाहरणों में इंटेल का डिजिटल एन्हांस्ड कॉर्डलेस टेलीकम्युनिकेशंस कॉर्डलेस फोन, या एथेरोस और अन्य कंपनियों द्वारा बनाए गए 802.11 (वाई-फाई) चिप्स शामिल हैं।[60] आधुनिक: श्रेणी: इलेक्ट्रॉनिक घटक वितरक अक्सर एकीकृत परिपथों को उप-वर्गीकृत करते हैं:

  • डिजिटल इंटीग्रेटेड सर्किट को लॉजिक IC (जैसे माइक्रोप्रोसेसर और माइक्रोकंट्रोलर), मेमोरी चिप्स (जैसे MOS मेमोरी और फ्लोटिंग-गेट मेमोरी), इंटरफ़ेस IC (लॉजिक लेवल, सीरियलाइज़र / डिसेरिएलाइज़र, आदि), पावर मैनेजमेंट IC, और के रूप में वर्गीकृत किया जाता है। प्रोग्रामेबल लॉजिक डिवाइस।
  • एनालॉग एकीकृत सर्किट को रैखिक एकीकृत सर्किट और आरएफ सर्किट (रेडियो आवृत्ति सर्किट) के रूप में वर्गीकृत किया जाता है।
  • मिक्स्ड-सिग्नल इंटीग्रेटेड सर्किट को डेटा अधिग्रहण आईसी (ए/डी कन्वर्टर्स, डी/ए कन्वर्टर्स, डिजिटल पोटेंशियोमीटर सहित), क्लॉक जेनरेटर | क्लॉक/टाइमिंग आईसी, स्विच्ड कैपेसिटर (एससी) सर्किट और आरएफ सीएमओएस सर्किट के रूप में वर्गीकृत किया गया है।
  • त्रि-आयामी एकीकृत सर्किट (3D IC) को थ्रू-सिलिकॉन (TSV) IC और Cu-Cu कनेक्शन IC के माध्यम से वर्गीकृत किया गया है।

निर्माण


निर्माण

Main article: Semiconductor fabrication
तीन धातु परतों के साथ एक छोटे मानक सेल का प्रतिपादन (ढांकता हुआ हटा दिया गया है)। रेत के रंग की संरचनाएं धातु इंटरकनेक्ट (एकीकृत सर्किट) हैं, जिसमें ऊर्ध्वाधर खंभे संपर्क होते हैं, आमतौर पर टंगस्टन के प्लग होते हैं। लाल रंग की संरचनाएं पॉलीसिलिकॉन गेट हैं, और तल पर ठोस मोनोक्रिस्टलाइन सिलिकॉन बल्क है।
सीएमओएस चिप की योजनाबद्ध संरचना, जैसा कि 2000 के दशक की शुरुआत में बनाया गया था। ग्राफिक एलडीडी-एमआईएसएफईटी को एसओआई सब्सट्रेट पर पांच धातुकरण परतों और फ्लिप-चिप बॉन्डिंग के लिए सोल्डर बंप के साथ दिखाता है। यह FEOL (लाइन का फ्रंट-एंड), BEOL (लाइन का बैक-एंड) और बैक-एंड प्रक्रिया के पहले भाग के लिए अनुभाग भी दिखाता है।

रासायनिक तत्वों की आवर्त सारणी के अर्धचालकों को सॉलिड-स्टेट इलेक्ट्रॉनिक्स | सॉलिड-स्टेट वैक्यूम ट्यूब के लिए सबसे संभावित सामग्री के रूप में पहचाना गया। कॉपर (I) ऑक्साइड से शुरू होकर, जर्मेनियम, फिर सिलिकॉन तक, सामग्री का व्यवस्थित रूप से 1940 और 1950 के दशक में अध्ययन किया गया था। आज, मोनोक्रिस्टलाइन सिलिकॉन आईसी के लिए उपयोग किया जाने वाला मुख्य सब्सट्रेट (प्रिंटिंग) है, हालांकि कुछ III-V यौगिक अर्धचालक जैसे गैलियम आर्सेनाइड का उपयोग प्रकाश उत्सर्जक डायोड, लेजर, सौर कोशिकाओं और उच्चतम गति एकीकृत सर्किट जैसे विशेष अनुप्रयोगों के लिए किया जाता है। अर्धचालक सामग्री की क्रिस्टल संरचना में न्यूनतम क्रिस्टल दोषों के साथ क्रिस्टल बनाने के सही तरीकों में दशकों लग गए।

सेमीकंडक्टर आईसी एक प्लानर प्रक्रिया में निर्मित होते हैं जिसमें तीन प्रमुख प्रक्रिया चरण शामिल होते हैं – फोटोलिथोग्राफी, बयान (जैसे रासायनिक वाष्प जमाव), और नक़्क़ाशी (माइक्रोफैब्रिकेशन)। मुख्य प्रक्रिया कदम डोपिंग और सफाई द्वारा पूरक हैं। अधिक हाल के या उच्च-प्रदर्शन वाले आईसी इसके बजाय मल्टीगेट डिवाइस का उपयोग कर सकते हैं|प्लानर वाले के बजाय मल्टी-गेट फिनफेट या जीएएएफईटी ट्रांजिस्टर, 22 एनएम नोड (इंटेल) या 16/14 एनएम नोड्स से शुरू होते हैं।[61] मोनोक्रिस्टलाइन सिलिकॉन|मोनो-क्रिस्टल सिलिकॉन वेफर (इलेक्ट्रॉनिक्स) का उपयोग अधिकांश अनुप्रयोगों में किया जाता है (या विशेष अनुप्रयोगों के लिए, अन्य अर्धचालक जैसे गैलियम आर्सेनाइड का उपयोग किया जाता है)। वेफर पूरी तरह से सिलिकॉन नहीं होना चाहिए। फोटोलिथोग्राफी का उपयोग सब्सट्रेट के विभिन्न क्षेत्रों को डोपिंग (सेमीकंडक्टर) के रूप में चिह्नित करने के लिए किया जाता है या उन पर पॉलीसिलिकॉन, इंसुलेटर या धातु (आमतौर पर एल्यूमीनियम या तांबा) ट्रैक जमा करने के लिए किया जाता है। डोपेंट अशुद्धियाँ हैं जो जानबूझकर अर्धचालक को उसके इलेक्ट्रॉनिक गुणों को संशोधित करने के लिए पेश की जाती हैं। डोपिंग एक अर्धचालक पदार्थ में डोपेंट जोड़ने की प्रक्रिया है। * एकीकृत सर्किट कई अतिव्यापी परतों से बने होते हैं, प्रत्येक को फोटोलिथोग्राफी द्वारा परिभाषित किया जाता है, और सामान्य रूप से विभिन्न रंगों में दिखाया जाता है। कुछ परतें चिह्नित करती हैं जहां विभिन्न डोपेंट सब्सट्रेट (डिफ्यूजन लेयर्स कहा जाता है) में विसरित होते हैं, कुछ परिभाषित करते हैं कि अतिरिक्त आयन कहाँ लगाए जाते हैं (प्रत्यारोपण परतें), कुछ कंडक्टर (डॉप्ड पॉलीसिलिकॉन या धातु की परतें) को परिभाषित करते हैं, और कुछ संवाहक परतों के बीच कनेक्शन को परिभाषित करते हैं। (के माध्यम से या संपर्क परतों)। सभी घटकों का निर्माण इन परतों के एक विशिष्ट संयोजन से किया जाता है।

  • एक स्व-संरेखित सीएमओएस प्रक्रिया में, एक ट्रांजिस्टर बनता है जहां गेट परत (पॉलीसिलिकॉन या धातु) सीएमओएस # उदाहरण: भौतिक लेआउट में नंद गेट एक प्रसार परत।[62]: p.1 (see Fig. 1.1) 
  • संधारित्र, एक पारंपरिक विद्युत संधारित्र के समानांतर-प्लेट संधारित्र के रूप में, प्लेटों के बीच इन्सुलेट सामग्री के साथ, प्लेटों के क्षेत्र के अनुसार बनते हैं। आकार की एक विस्तृत श्रृंखला के कैपेसिटर IC पर आम हैं।
  • अलग-अलग लंबाई की घुमावदार धारियों का उपयोग कभी-कभी ऑन-चिप प्रतिरोधक बनाने के लिए किया जाता है, हालांकि अधिकांश लॉजिक सर्किट को किसी भी प्रतिरोधक की आवश्यकता नहीं होती है। प्रतिरोधक संरचना की लंबाई और इसकी चौड़ाई का अनुपात, इसकी शीट प्रतिरोधकता के साथ मिलकर, प्रतिरोध को निर्धारित करता है।
  • शायद ही कभी, प्रारंभ करनेवाला को छोटे ऑन-चिप कॉइल के रूप में बनाया जा सकता है, या गाइरेटर्स द्वारा सिम्युलेटेड किया जा सकता है।

चूंकि एक सीएमओएस डिवाइस केवल बूलियन बीजगणित (लॉजिक) स्टेट (कंप्यूटर साइंस) के बीच स्टेट ट्रांजिशन फंक्शन पर करंट खींचता है, सीएमओएस डिवाइस बाइपोलर जंक्शन ट्रांजिस्टर डिवाइस की तुलना में बहुत कम करंट की खपत करते हैं।

रैंडम-एक्सेस मेमोरी इंटीग्रेटेड सर्किट का सबसे नियमित प्रकार है; उच्चतम घनत्व वाले उपकरण इस प्रकार यादें हैं; लेकिन एक माइक्रोप्रोसेसर में भी चिप पर मेमोरी होगी। (पहली छवि के नीचे नियमित सरणी संरचना देखें।[which?]) हालांकि संरचनाएं जटिल हैं - चौड़ाई के साथ जो दशकों से सिकुड़ रही हैं - परतें डिवाइस की चौड़ाई की तुलना में बहुत पतली रहती हैं। सामग्री की परतें एक फोटोग्राफिक प्रक्रिया की तरह गढ़ी जाती हैं, हालांकि दृश्य स्पेक्ट्रम में प्रकाश तरंगों का उपयोग सामग्री की एक परत को उजागर करने के लिए नहीं किया जा सकता है, क्योंकि वे सुविधाओं के लिए बहुत बड़े होंगे। इस प्रकार प्रत्येक परत के लिए पैटर्न बनाने के लिए उच्च आवृत्तियों (आमतौर पर पराबैंगनी) के फोटॉन का उपयोग किया जाता है। क्योंकि प्रत्येक सुविधा इतनी छोटी है, एक औद्योगिक प्रक्रिया इंजीनियर के लिए इलेक्ट्रॉन सूक्ष्मदर्शी आवश्यक उपकरण हैं जो एक निर्माण प्रक्रिया को डीबग कर सकते हैं।

वेफर परीक्षण, या वेफर जांच के रूप में जानी जाने वाली प्रक्रिया में स्वचालित परीक्षण उपकरण (एटीई) का उपयोग करके पैकेजिंग से पहले प्रत्येक उपकरण का परीक्षण किया जाता है। फिर वेफर को आयताकार ब्लॉकों में काटा जाता है, जिनमें से प्रत्येक को डाई (एकीकृत सर्किट) कहा जाता है। प्रत्येक अच्छा डाई (बहुवचन पासा, मर जाता है, या मर जाता है) को फिर एल्यूमीनियम (या सोना) वायर बॉन्डिंग का उपयोग करके एक पैकेज में जोड़ा जाता है जो थर्मोसोनिक बॉन्डिंग होते हैं[63] पैड के लिए, आमतौर पर मरने के किनारे के आसपास पाया जाता है। थर्मोसोनिक बॉन्डिंग की शुरुआत सबसे पहले ए. कौकुलस ने की थी, जिसने बाहरी दुनिया को इन महत्वपूर्ण विद्युत कनेक्शनों को बनाने का एक विश्वसनीय साधन प्रदान किया। पैकेजिंग के बाद, वेफर जांच के दौरान उपयोग किए जाने वाले समान या समान ATE पर उपकरणों का अंतिम परीक्षण किया जाता है। औद्योगिक सीटी स्कैनिंग का भी उपयोग किया जा सकता है। परीक्षण लागत कम लागत वाले उत्पादों पर निर्माण की लागत का 25% से अधिक हो सकती है, लेकिन कम उपज, बड़े या उच्च लागत वाले उपकरणों पर नगण्य हो सकती है।

As of 2016, एक सेमीकंडक्टर फैब्रिकेशन प्लांट (आमतौर पर सेमीकंडक्टर फैब के रूप में जाना जाता है) के निर्माण में 8 बिलियन अमेरिकी डॉलर से अधिक की लागत आ सकती है।[64] नए उत्पादों की बढ़ती जटिलता के कारण एक निर्माण सुविधा की लागत समय के साथ बढ़ती जाती है; इसे रॉक के नियम के रूप में जाना जाता है। ऐसी सुविधा विशेषताएं:

  • वेफर (इलेक्ट्रॉनिक्स) 300 मिमी व्यास तक (एक सामान्य प्लेट (डिशवेयर) से अधिक चौड़ा)।
  • As of 2016, 14 nm transistors.[65][needs update]
  • कॉपर इंटरकनेक्ट करता है जहां कॉपर वायरिंग इंटरकनेक्ट के लिए एल्युमीनियम की जगह लेती है।
  • कम-κ ढांकता हुआ इन्सुलेटर (बिजली)।
  • इन्सुलेटर पर सिलिकॉन (SOI)।
  • आईबीएम द्वारा उपयोग की जाने वाली प्रक्रिया में स्ट्रेनड सिलिकॉन सीधे इंसुलेटर (एसएसडीओआई) पर स्ट्रेनड सिलिकॉन के रूप में जाना जाता है।
  • मल्टीगेट डिवाइस जैसे ट्राई-गेट ट्रांजिस्टर।

एकीकृत उपकरण निर्माताओं (आईडीएम) द्वारा या फाउंड्री मॉडल का उपयोग करके आईसी का निर्माण या तो घर में किया जा सकता है। IDM लंबवत रूप से एकीकृत कंपनियाँ (जैसे Intel और Samsung) हैं जो अपने स्वयं के IC का डिज़ाइन, निर्माण और बिक्री करती हैं, और अन्य कंपनियों को डिज़ाइन और/या निर्माण (फाउंड्री) सेवाएँ प्रदान कर सकती हैं (बाद में अक्सर फैबलेस कंपनी को)। फाउंड्री मॉडल में, फैबलेस कंपनियां (जैसे एनवीडिया) केवल आईसी को डिजाइन और बेचती हैं और सभी मैन्युफैक्चरिंग को शुद्ध प्ले # प्योर प्ले फाउंड्री जैसे टीएसएमसी को आउटसोर्स करती हैं। ये फाउंड्री आईसी डिजाइन सेवाएं प्रदान कर सकती हैं।

पैकेजिंग

Main article: Integrated circuit packaging
1977 में बनी सोवियत एमएसआई एनएमओएस लॉजिक चिप, 1970 में डिज़ाइन किए गए चार-चिप कैलकुलेटर सेट का हिस्सा है[66]

सबसे पहले एकीकृत सर्किट सिरेमिक फ्लैटपैक (इलेक्ट्रॉनिक्स) में पैक किए गए थे, जो कि कई वर्षों तक सेना द्वारा उनकी विश्वसनीयता और छोटे आकार के लिए उपयोग किया जाता रहा। वाणिज्यिक सर्किट पैकेजिंग जल्दी से दोहरी इन-लाइन पैकेज (डीआईपी) में चली गई, पहले सिरेमिक में और बाद में प्लास्टिक में, जो आमतौर पर क्रेसोल-फॉर्मेल्डिहाइड-नोवोलैक होता है। 1980 के दशक में वीएलएसआई सर्किट के पिन काउंट डीआईपी पैकेजिंग के लिए व्यावहारिक सीमा से अधिक हो गए, जिससे पिन ग्रिड एरे (पीजीए) और लीडलेस चिप कैरियर (एलसीसी) पैकेज हो गए। सरफेस-माउंट टेक्नोलॉजी पैकेजिंग 1980 के दशक की शुरुआत में दिखाई दी और 1980 के दशक के अंत में लोकप्रिय हो गई, जिसमें गल-विंग या जे-लीड के रूप में बनाई गई लीड के साथ महीन लीड पिच का उपयोग किया गया, जैसा कि स्मॉल आउटलाइन इंटीग्रेटेड सर्किट | स्मॉल-आउटलाइन इंटीग्रेटेड सर्किट ( SOIC) पैकेज - एक वाहक जो एक समकक्ष डीआईपी से लगभग 30-50% कम क्षेत्र पर कब्जा करता है और आमतौर पर 70% पतला होता है। इस पैकेज में दो लंबी भुजाओं से गल विंग लीड उभरी हुई है और 0.050 इंच की लीड स्पेसिंग है।

1990 के दशक के उत्तरार्ध में, PQFP (PQFP) और थिन स्मॉल आउटलाइन पैकेज | थिन स्मॉल-आउटलाइन पैकेज (TSOP) पैकेज हाई पिन काउंट डिवाइस के लिए सबसे आम हो गए, हालांकि PGA पैकेज अभी भी हाई-एंड माइक्रोप्रोसेसर के लिए उपयोग किए जाते हैं।

बॉल ग्रिड ऐरे (बीजीए) पैकेज 1970 के दशक से मौजूद हैं। फ्लिप चिप | फ्लिप-चिप बॉल ग्रिड ऐरे पैकेज, जो अन्य पैकेज प्रकारों की तुलना में बहुत अधिक पिन काउंट की अनुमति देते हैं, 1990 के दशक में विकसित किए गए थे। एक FCBGA पैकेज में, डाई को उल्टा (फ़्लिप) लगाया जाता है और पैकेज बॉल्स को एक पैकेज सब्सट्रेट के माध्यम से जोड़ता है जो तारों के बजाय एक मुद्रित-सर्किट बोर्ड के समान होता है। FCBGA पैकेज इनपुट/आउटपुट|इनपुट-आउटपुट सिग्नल (जिन्हें एरिया-I/O कहा जाता है) की एक सरणी को डाई परिधि तक सीमित होने के बजाय पूरे डाई पर वितरित करने की अनुमति देता है। BGA उपकरणों को एक समर्पित सॉकेट की आवश्यकता नहीं होने का लाभ होता है, लेकिन डिवाइस की विफलता के मामले में इसे बदलना बहुत कठिन होता है।

इंटेल पीजीए से लैंड ग्रिड ऐरे (एलजीए) और बीजीए में 2004 में शुरू हुआ, मोबाइल प्लेटफॉर्म के लिए 2014 में जारी आखिरी पीजीए सॉकेट के साथ। As of 2018, एएमडी मुख्यधारा के डेस्कटॉप प्रोसेसर पर पीजीए पैकेज का उपयोग करता है,[67] मोबाइल प्रोसेसर पर बीजीए पैकेज,[68] और हाई-एंड डेस्कटॉप और सर्वर माइक्रोप्रोसेसर LGA पैकेज का उपयोग करते हैं।[69] मरने से निकलने वाले विद्युत संकेतों को मुद्रित सर्किट बोर्ड पर पैकेज को प्रवाहकीय निशान से जोड़ने वाले लीड के माध्यम से, पैकेज में प्रवाहकीय सिग्नल ट्रेस (पथ) के माध्यम से, पैकेज में मरने को विद्युत रूप से जोड़ने वाली सामग्री से गुजरना होगा। इन विद्युत संकेतों के मार्ग में उपयोग की जाने वाली सामग्रियों और संरचनाओं में एक ही मरने के विभिन्न हिस्सों की यात्रा करने वालों की तुलना में बहुत भिन्न विद्युत गुण होते हैं। नतीजतन, उन्हें यह सुनिश्चित करने के लिए विशेष डिजाइन तकनीकों की आवश्यकता होती है कि सिग्नल दूषित न हों, और मरने तक ही सीमित संकेतों की तुलना में बहुत अधिक विद्युत शक्ति।

जब एक पैकेज में कई मर जाते हैं, तो परिणाम पैकेज में एक सिस्टम होता है, जिसे संक्षिप्त किया जाता है SiP. एक बहु-चिप मॉड्यूल (MCM), अक्सर सिरेमिक से बने एक छोटे सब्सट्रेट पर कई डाई को मिलाकर बनाया जाता है। एक बड़े एमसीएम और एक छोटे मुद्रित सर्किट बोर्ड के बीच का अंतर कभी-कभी अस्पष्ट होता है।

पैकेज्ड इंटीग्रेटेड सर्किट आमतौर पर काफी बड़े होते हैं जिनमें पहचान की जानकारी शामिल होती है। चार सामान्य खंड हैं निर्माता का नाम या लोगो, भाग संख्या, एक भाग उत्पादन बैच संख्या और सीरियल नंबर, और चार अंकों का दिनांक-कोड यह पहचानने के लिए कि चिप का निर्माण कब किया गया था। अत्यधिक छोटे सतह-माउंट प्रौद्योगिकी भागों में अक्सर एकीकृत सर्किट की विशेषताओं को खोजने के लिए निर्माता की लुकअप तालिका में उपयोग की जाने वाली संख्या ही होती है।

निर्माण की तारीख को आमतौर पर दो अंकों के वर्ष के रूप में दर्शाया जाता है, जिसके बाद दो अंकों का सप्ताह कोड होता है, जैसे कि कोड 8341 वाला एक हिस्सा 1983 के सप्ताह 41 में या लगभग अक्टूबर 1983 में निर्मित किया गया था।

बौद्धिक संपदा

Main article: Integrated circuit layout design protection

एक एकीकृत परिपथ की प्रत्येक परत की तस्वीर खींचकर और प्राप्त तस्वीरों के आधार पर इसके उत्पादन के लिए फोटोमास्क तैयार करने की संभावना लेआउट डिजाइनों के संरक्षण के लिए कानून की शुरूआत का एक कारण है। 1984 के यूएस सेमीकंडक्टर चिप प्रोटेक्शन एक्ट ने एकीकृत सर्किट का उत्पादन करने के लिए उपयोग किए जाने वाले फोटोमास्क के लिए बौद्धिक संपदा संरक्षण की स्थापना की।[70] 1989 में वाशिंगटन, डीसी में आयोजित एक राजनयिक सम्मेलन ने एकीकृत सर्किट के संबंध में बौद्धिक संपदा पर एक संधि को अपनाया,[71] इसे वाशिंगटन संधि या आईपीआईसी संधि भी कहा जाता है। संधि वर्तमान में लागू नहीं है, लेकिन आंशिक रूप से ट्रिप्स समझौते में एकीकृत किया गया था।[72] एकीकृत सर्किट से जुड़े कई संयुक्त राज्य पेटेंट हैं, जिनमें जैक किल्बी द्वारा पेटेंट शामिल हैं | जे.एस. किल्बी US3,138,743, US3,261,081, US3,434,015 और आर.एफ. स्टीवर्ट US3,138,747.

आईसी लेआउट डिजाइनों की रक्षा करने वाले राष्ट्रीय कानूनों को जापान सहित कई देशों में अपनाया गया है,[73] यूरोपीय आर्थिक समुदाय,[74] यूके, ऑस्ट्रेलिया और कोरिया। यूके ने कॉपीराइट, डिजाइन और पेटेंट अधिनियम, 1988 अधिनियमित किया, c. 48, 213, शुरू में यह स्थिति लेने के बाद कि इसका कॉपीराइट कानून पूरी तरह से चिप स्थलाकृतियों की रक्षा करता है। ब्रिटिश लीलैंड मोटर कार्पोरेशन बनाम आर्मस्ट्रांग पेटेंट कंपनी देखें।

यूके के कॉपीराइट दृष्टिकोण की अपर्याप्तता की आलोचना, जैसा कि यूएस सेमीकंडक्टर उद्योग द्वारा माना जाता है, को आगे के चिप अधिकारों के विकास में संक्षेपित किया गया है।[75] ऑस्ट्रेलिया ने सर्किट लेआउट अधिनियम 1989 को चिप सुरक्षा के एक सुई जेनेरिस रूप के रूप में पारित किया।[citation needed] कोरिया ने सेमीकंडक्टर इंटीग्रेटेड सर्किट के लेआउट-डिज़ाइन के संबंध में अधिनियम पारित किया।[citation needed]


पीढ़ी

See also: List of semiconductor scale examples, MOS integrated circuit, and Transistor count

सरल एकीकृत परिपथों के शुरुआती दिनों में, प्रौद्योगिकी के बड़े पैमाने ने प्रत्येक चिप को केवल कुछ ट्रांजिस्टर तक सीमित कर दिया था, और एकीकरण की निम्न डिग्री का मतलब था कि डिजाइन प्रक्रिया अपेक्षाकृत सरल थी। पहले पास की उपज भी आज के मानकों से काफी कम थी। जैसे-जैसे मेटल-ऑक्साइड-सेमीकंडक्टर (MOS) तकनीक आगे बढ़ी, लाखों और फिर अरबों MOS ट्रांजिस्टर एक चिप पर रखे जा सकते थे,[76] और अच्छे डिजाइनों के लिए पूरी तरह से योजना बनाने की आवश्यकता थी, जिससे इलेक्ट्रॉनिक डिजाइन ऑटोमेशन, या ईडीए के क्षेत्र में वृद्धि हुई। कुछ एसएसआई और एमएसआई चिप्स, जैसे असतत ट्रांजिस्टर, अभी भी बड़े पैमाने पर उत्पादित होते हैं, दोनों पुराने उपकरणों को बनाए रखने और नए उपकरणों का निर्माण करने के लिए केवल कुछ द्वारों की आवश्यकता होती है। उदाहरण के लिए, ट्रांजिस्टर-ट्रांजिस्टर लॉजिक चिप्स के 7400-श्रृंखला के एकीकृत सर्किट एक वास्तविक मानक बन गए हैं और उत्पादन में बने हुए हैं।

Acronym Name Year Transistor count[77] Logic gates number[78]
SSI small-scale integration 1964 1 to 10 1 to 12
MSI medium-scale integration 1968 10 to 500 13 to 99
LSI large-scale integration 1971 500 to 20 000 100 to 9999
VLSI very large-scale integration 1980 20 000 to 1 000 000 10 000 to 99 999
ULSI ultra-large-scale integration 1984 1 000 000 and more 100 000 and more


छोटे पैमाने पर एकीकरण (एसएसआई)

पहले एकीकृत परिपथों में केवल कुछ ट्रांजिस्टर होते थे। दसियों ट्रांजिस्टर वाले प्रारंभिक डिजिटल सर्किट में कुछ लॉजिक गेट उपलब्ध थे, और प्रारंभिक रैखिक IC जैसे कि प्लेसी SL201 या Philips TAA320 में कम से कम दो ट्रांजिस्टर थे। तब से एक एकीकृत परिपथ में ट्रांजिस्टर की संख्या में नाटकीय रूप से वृद्धि हुई है। सैद्धांतिक अवधारणा का वर्णन करते समय बड़े पैमाने पर एकीकरण (LSI) शब्द का प्रयोग पहली बार IBM वैज्ञानिक रॉल्फ लैंडौअर द्वारा किया गया था;[79] उस शब्द ने छोटे पैमाने के एकीकरण (एसएसआई), मध्यम पैमाने के एकीकरण (एमएसआई), बहुत बड़े पैमाने पर एकीकरण (वीएलएसआई), और अल्ट्रा-बड़े पैमाने पर एकीकरण (यूएलएसआई) को जन्म दिया। प्रारंभिक एकीकृत सर्किट एसएसआई थे।

प्रारंभिक एयरोस्पेस परियोजनाओं के लिए एसएसआई सर्किट महत्वपूर्ण थे, और एयरोस्पेस परियोजनाओं ने प्रौद्योगिकी के विकास को प्रेरित करने में मदद की। LGM-30 Minuteman और Apollo कार्यक्रम दोनों को अपने जड़त्वीय मार्गदर्शन प्रणालियों के लिए हल्के डिजिटल कंप्यूटरों की आवश्यकता थी। हालांकि अपोलो गाइडेंस कंप्यूटर ने एकीकृत-सर्किट प्रौद्योगिकी का नेतृत्व और प्रेरित किया,[80] यह मिनुटमैन मिसाइल थी जिसने इसे बड़े पैमाने पर उत्पादन के लिए मजबूर किया। मिनुटमैन मिसाइल कार्यक्रम और विभिन्न अन्य संयुक्त राज्य नौसेना कार्यक्रमों ने 1962 में कुल $4 मिलियन एकीकृत सर्किट बाजार के लिए जिम्मेदार था, और 1968 तक, नासा के बजट और संयुक्त राज्य अमेरिका के सैन्य बजट पर यू.एस. सरकार का खर्च अभी भी 312 मिलियन डॉलर का 37% था। कुल उत्पादन।

अमेरिकी सरकार की मांग ने नवजात एकीकृत सर्किट बाजार का समर्थन किया जब तक कि आईसी फर्मों को उद्योग (विनिर्माण) बाजार और अंततः उपभोक्ता बाजार में प्रवेश करने की अनुमति देने के लिए लागत पर्याप्त नहीं हो गई। प्रति एकीकृत परिपथ की औसत कीमत 1962 में $50.00 से गिरकर 1968 में $2.33 हो गई।[81] 1970 के दशक के अंत तक उपभोक्ता उत्पादों में एकीकृत सर्किट दिखाई देने लगे। टेलीविज़न रिसीवर्स में एक विशिष्ट अनुप्रयोग फ़्रीक्वेंसी मॉड्यूलेशन इंटर-कैरियर साउंड प्रोसेसिंग था।

पहला अनुप्रयोग MOSFET चिप्स छोटे पैमाने पर एकीकरण (SSI) चिप्स थे।[82]1960 में मोहम्मद एम. अटाला के एमओएस इंटीग्रेटेड सर्किट चिप के प्रस्ताव के बाद,[83] गढ़ी जाने वाली सबसे पहली प्रायोगिक एमओएस चिप एक 16-ट्रांजिस्टर चिप थी जिसे 1962 में आरसीए में फ्रेड हेमैन और स्टीवन हॉफस्टीन द्वारा बनाया गया था।[30]एमओएस एसएसआई चिप्स का पहला व्यावहारिक अनुप्रयोग नासा के उपग्रहों के लिए था।[82]


मध्यम स्तर का एकीकरण (एमएसआई)

एकीकृत परिपथों के विकास के अगले चरण में ऐसे उपकरण पेश किए गए जिनमें प्रत्येक चिप पर सैकड़ों ट्रांजिस्टर होते हैं, जिन्हें मध्यम-स्तरीय एकीकरण (MSI) कहा जाता है।

MOSFET स्केलिंग तकनीक ने उच्च-घनत्व वाले चिप्स बनाना संभव बना दिया है।[25]1964 तक, एमओएस चिप्स द्विध्रुवी जंक्शन ट्रांजिस्टर चिप्स की तुलना में उच्च ट्रांजिस्टर घनत्व और कम विनिर्माण लागत तक पहुंच गए थे।[32]

1964 में, फ्रैंक वानलास ने एक सिंगल-चिप 16-बिट शिफ्ट रजिस्टर का प्रदर्शन किया, जिसे उन्होंने डिज़ाइन किया था, जिसमें एक एकल चिप पर तत्कालीन-अविश्वसनीय 120 MOS ट्रांजिस्टर थे।[82][84] उसी वर्ष, जनरल माइक्रोइलेक्ट्रॉनिक ने पहली वाणिज्यिक एमओएस एकीकृत सर्किट चिप पेश की, जिसमें 120 पीएमओएस लॉजिक | पी-चैनल एमओएस ट्रांजिस्टर शामिल थे।[31]यह एक 20-बिट शिफ्ट रजिस्टर था, जिसे रॉबर्ट नॉर्मन द्वारा विकसित किया गया था[30]और फ्रैंक वानलास।[85] मूर के नियम द्वारा अनुमानित दर पर MOS चिप्स जटिलता में और बढ़ गए, जिससे 1960 के दशक के अंत तक एक चिप पर सैकड़ों MOSFETs के साथ चिप्स बन गए।[32]


बड़े पैमाने पर एकीकरण (LSI)

समान MOSFET स्केलिंग तकनीक और आर्थिक कारकों द्वारा संचालित आगे के विकास ने 1970 के दशक के मध्य तक प्रति चिप हजारों ट्रांजिस्टर के साथ बड़े पैमाने पर एकीकरण (LSI) का नेतृत्व किया।[86] एसएसआई, एमएसआई और शुरुआती एलएसआई और वीएलएसआई उपकरणों (जैसे कि 1970 के दशक के शुरुआती माइक्रोप्रोसेसरों) को संसाधित करने और निर्माण करने के लिए उपयोग किए जाने वाले मुखौटे ज्यादातर हाथ से बनाए जाते थे, अक्सर रूबीलिथ-टेप या इसी तरह का उपयोग करते थे।[87] बड़े या जटिल आईसी (जैसे कंप्यूटर मेमोरी या प्रोसेसर (कंप्यूटिंग)) के लिए, यह अक्सर सर्किट लेआउट के प्रभारी विशेष रूप से किराए के पेशेवरों द्वारा किया जाता था, जिन्हें इंजीनियरों की एक टीम की देखरेख में रखा जाता था, जो सर्किट डिजाइनरों के साथ भी होगा। प्रत्येक मास्क का निरीक्षण और कार्यात्मक सत्यापन।

एकीकृत सर्किट जैसे 1K-बिट RAM, कैलकुलेटर चिप्स, और पहला माइक्रोप्रोसेसर, जो 1970 के दशक की शुरुआत में मध्यम मात्रा में निर्मित होना शुरू हुआ, में 4,000 ट्रांजिस्टर थे। ट्रू एलएसआई सर्किट, 10,000 ट्रांजिस्टर के करीब, कंप्यूटर की मुख्य यादों और दूसरी पीढ़ी के माइक्रोप्रोसेसरों के लिए 1974 के आसपास निर्मित होने लगे।

बहुत बड़े पैमाने पर एकीकरण (वीएलएसआई)

Main article: Very-large-scale integration
Intel 80486DX2 माइक्रोप्रोसेसर पर ऊपरी इंटरकनेक्ट परतें मर जाती हैं

वेरी-लार्ज-स्केल इंटीग्रेशन (वीएलएसआई) एक ऐसा विकास है जिसकी शुरुआत 1980 के दशक की शुरुआत में सैकड़ों हजारों ट्रांजिस्टर के साथ हुई थी, और 2016 तक, ट्रांजिस्टर की संख्या प्रति चिप दस बिलियन ट्रांजिस्टर से आगे बढ़ रही है।

इस बढ़े हुए घनत्व को प्राप्त करने के लिए कई विकासों की आवश्यकता थी। निर्माता छोटे MOSFET डिज़ाइन नियमों और क्लीनरूम में चले गए। प्रक्रिया में सुधार के मार्ग को सेमीकंडक्टर्स (आईटीआरएस) के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप द्वारा संक्षेपित किया गया था, जिसे बाद में उपकरणों और प्रणालियों के लिए अंतर्राष्ट्रीय रोडमैप (आईआरडीएस) द्वारा सफल बनाया गया है। इलेक्ट्रॉनिक डिजाइन ऑटोमेशन में सुधार हुआ, जिससे डिजाइनों को उचित समय में खत्म करना व्यावहारिक हो गया। अधिक ऊर्जा कुशल CMOS ने NMOS तर्क और PMOS तर्क को बदल दिया, ऊर्जा खपत में निषेधात्मक वृद्धि से बचा। आधुनिक वीएलएसआई उपकरणों की जटिलता और घनत्व ने मास्क की जांच करना या हाथ से मूल डिजाइन करना संभव नहीं बना दिया। इसके बजाय, इंजीनियर उपयोग करते हैं EDA सबसे कार्यात्मक सत्यापन कार्य करने के लिए उपकरण।[88] 1986 में, एक-मेगाबिट रैंडम-एक्सेस मेमोरी (RAM) चिप्स पेश किए गए, जिसमें एक मिलियन से अधिक ट्रांजिस्टर थे। माइक्रोप्रोसेसर चिप्स ने 1989 में मिलियन-ट्रांजिस्टर का निशान और 2005 में बिलियन-ट्रांजिस्टर का निशान पार किया।[89] यह प्रवृत्ति काफी हद तक बेरोकटोक जारी है, 2007 में पेश किए गए चिप्स में दसियों अरबों मेमोरी ट्रांजिस्टर शामिल हैं।[90]


ULSI, WSI, SoC और 3D-IC

Further information: Wafer-scale integration, System on a chip, and Three-dimensional integrated circuit

जटिलता के और विकास को प्रतिबिंबित करने के लिए, ULSI शब्द जो अल्ट्रा-लार्ज-स्केल इंटीग्रेशन के लिए है, 1 मिलियन से अधिक ट्रांजिस्टर के चिप्स के लिए प्रस्तावित किया गया था।[91] वेफर-स्केल इंटीग्रेशन (WSI) बहुत बड़े एकीकृत परिपथों के निर्माण का एक साधन है जो एक एकल सुपर-चिप का उत्पादन करने के लिए संपूर्ण सिलिकॉन वेफर का उपयोग करता है। बड़े आकार और कम पैकेजिंग के संयोजन के माध्यम से, WSI कुछ प्रणालियों के लिए नाटकीय रूप से कम लागत का कारण बन सकता है, विशेष रूप से बड़े पैमाने पर समानांतर सुपर कंप्यूटर। यह नाम वेरी-लार्ज-स्केल इंटीग्रेशन शब्द से लिया गया है, जब डब्ल्यूएसआई विकसित किया जा रहा था, तब कला की वर्तमान स्थिति।[92] एक सिस्टम-ऑन-ए-चिप (एसओसी या एसओसी) एक एकीकृत सर्किट है जिसमें कंप्यूटर या अन्य सिस्टम के लिए आवश्यक सभी घटकों को एक चिप पर शामिल किया जाता है। इस तरह के एक उपकरण का डिज़ाइन जटिल और महंगा हो सकता है, और जबकि प्रदर्शन लाभ एक ही बार में सभी आवश्यक घटकों को एकीकृत करने से प्राप्त किया जा सकता है, लाइसेंस की लागत और एक-मरने वाली मशीन को विकसित करने की लागत अभी भी अलग-अलग उपकरणों से अधिक है। उपयुक्त लाइसेंस के साथ, इन कमियों को कम विनिर्माण और असेंबली लागत और बहुत कम बिजली बजट द्वारा ऑफसेट किया जाता है: क्योंकि घटकों के बीच सिग्नल ऑन-डाई रखे जाते हैं, बहुत कम बिजली की आवश्यकता होती है (देखें #पैकेजिंग)।[93] इसके अलावा, सिग्नल स्रोत और गंतव्य हैं मरने पर संदर्भ का स्थान, तारों की लंबाई को कम करना और इसलिए विलंबता (इंजीनियरिंग), डेटा ट्रांसमिशन बिजली की लागत और एक ही चिप पर मॉड्यूल के बीच संचार से अपशिष्ट गर्मी। इसने तथाकथित नेटवर्क ऑन चिप | नेटवर्क-ऑन-चिप (एनओसी) उपकरणों की खोज को प्रेरित किया है, जो पारंपरिक बस (कंप्यूटिंग) के विपरीत डिजिटल संचार नेटवर्क के लिए सिस्टम-ऑन-चिप डिज़ाइन पद्धति को लागू करते हैं।

एक त्रि-आयामी एकीकृत सर्किट (3D-IC) में सक्रिय इलेक्ट्रॉनिक घटकों की दो या दो से अधिक परतें होती हैं जो एक एकल सर्किट में लंबवत और क्षैतिज रूप से एकीकृत होती हैं। परतों के बीच संचार ऑन-डाई सिग्नलिंग का उपयोग करता है, इसलिए बिजली की खपत समकक्ष अलग सर्किट की तुलना में बहुत कम है। छोटे ऊर्ध्वाधर तारों का विवेकपूर्ण उपयोग तेजी से संचालन के लिए समग्र तार की लंबाई को काफी हद तक कम कर सकता है।[94]


सिलिकॉन लेबलिंग और भित्तिचित्र

उत्पादन के दौरान पहचान की अनुमति देने के लिए, अधिकांश सिलिकॉन चिप्स के एक कोने में एक सीरियल नंबर होगा। निर्माता का लोगो जोड़ना भी आम है। जब से IC बनाया गया है, कुछ चिप डिजाइनरों ने गुप्त, गैर-कार्यात्मक छवियों या शब्दों के लिए सिलिकॉन सतह क्षेत्र का उपयोग किया है। इन्हें कभी-कभी चिप आर्ट, सिलिकॉन आर्ट, सिलिकॉन ग्रैफिटी या सिलिकॉन डूडलिंग के रूप में जाना जाता है।[citation needed]


आईसी और आईसी परिवार

  • 555 टाइमर आईसी
  • ऑपरेशनल एम्पलीफायर
  • 7400-श्रृंखला एकीकृत सर्किट
  • 4000-श्रृंखला एकीकृत सर्किट, 7400 श्रृंखला के लिए CMOS समकक्ष (यह भी देखें: HCMOS)
  • इंटेल 4004, जिसे आम तौर पर व्यावसायिक रूप से उपलब्ध पहला माइक्रोप्रोसेसर माना जाता है, जिसके कारण प्रसिद्ध इंटेल 8080 सीपीयू और फिर आईबीएम पीसी के इंटेल 8088, 80286, इंटेल i486 आदि।
  • MOS Technology 6502 और Zilog Z80 माइक्रोप्रोसेसर, 1980 के दशक की शुरुआत में कई घरेलू कंप्यूटरों में उपयोग किए गए थे
  • कंप्यूटर से संबंधित चिप्स की मोटोरोला 6800 श्रृंखला, 68000 और 88000 श्रृंखला (कुछ एप्पल कंप्यूटरों में और 1980 के दशक में कमोडोर अमीगा श्रृंखला में प्रयुक्त)
  • एलएम-श्रृंखला एकीकृत परिपथों की सूची|एनालॉग एकीकृत परिपथों की एलएम-श्रृंखला

यह भी देखें

  • चिपसेट
  • चिप्स और विज्ञान अधिनियम
  • एकीकृत इंजेक्शन तर्क
  • आयन आरोपण
  • माइक्रोइलेक्ट्रॉनिक्स
  • मोनोलिथिक माइक्रोवेव इंटीग्रेटेड सर्किट
  • बहु-दहलीज CMOS
  • सिलिकॉन-जर्मेनियम*
  • साउंड चिप
  • मसाला
  • चिप वाहक
  • डार्क सिलिकॉन
  • एकीकृत निष्क्रिय उपकरण
  • उच्च तापमान परिचालन जीवन
  • एकीकृत सर्किट के लिए थर्मल सिमुलेशन
  • एकीकृत परिपथों में ऊष्मा उत्पन्न करना

संदर्भ

  1. ↑ "Integrated circuit (IC)". JEDEC.
  2. ↑ Wylie, Andrew (2009). "The first monolithic integrated circuits". Retrieved 14 March 2011. Nowadays when people say 'integrated circuit' they usually mean a monolithic IC, where the entire circuit is constructed in a single piece of silicon.
  3. ↑ Horowitz, Paul; Hill, Winfield (1989). The Art of Electronics (2nd ed.). Cambridge University Press. p. 61. ISBN 978-0-521-37095-0. Integrated circuits, which have largely replaced circuits constructed from discrete transistors, are themselves merely arrays of transistors and other components built from a single chip of semiconductor material.
  4. ↑ 4.0 4.1 "Who Invented the IC?". @CHM Blog. Computer History Museum. 20 August 2014.
  5. ↑ "Integrated circuits help Invention". Integratedcircuithelp.com. Retrieved 13 August 2012.
  6. ↑ DE 833366  W. Jacobi/SIEMENS AG: "Halbleiterverstärker" priority filing on 14 April 1949, published on 15 May 1952.
  7. ↑ "The Hapless Tale of Geoffrey Dummer" Archived 11 May 2013 at the Wayback Machine (n.d.) (HTML), Electronic Product News, accessed 8 July 2008.
  8. ↑ Saxena, Arjum (2009). Invention of Integrated Circuits: Untold Important Facts. World Scientific. pp. 95–103.
  9. ↑ 9.0 9.1 9.2 Rostky, George. "Micromodules: the ultimate package". EE Times. Archived from the original on 7 January 2010. Retrieved 23 April 2018.
  10. ↑ "The RCA Micromodule". Vintage Computer Chip Collectibles, Memorabilia & Jewelry. Retrieved 23 April 2018.
  11. ↑ Dummer, G.W.A.; Robertson, J. Mackenzie (16 May 2014). American Microelectronics Data Annual 1964–65. Elsevier. pp. 392–397, 405–406. ISBN 978-1-4831-8549-1.
  12. ↑ The Chip that Jack Built, (c. 2008), (HTML), Texas Instruments, Retrieved 29 May 2008.
  13. ↑ Kilby, Jack S. "Miniaturized Electronic Circuits", U.S. Patent 3,138,743, filed 6 February 1959, issued 23 June 1964.
  14. ↑ Winston, Brian (1998). Media Technology and Society: A History: From the Telegraph to the Internet. Routledge. p. 221. ISBN 978-0-415-14230-4.
  15. ↑ "Texas Instruments – 1961 First IC-based computer". Ti.com. Retrieved 13 August 2012.
  16. ↑ "The Nobel Prize in Physics 2000", nobelprize.org (10 October 2000)
  17. ↑ 17.0 17.1 Saxena, Arjun N. (2009). Invention of Integrated Circuits: Untold Important Facts. World Scientific. p. 140. ISBN 9789812814456.
  18. ↑ 18.0 18.1 18.2 18.3 "Integrated circuits". NASA. Retrieved 13 August 2019.
  19. ↑ 19.0 19.1 "1959: Practical Monolithic Integrated Circuit Concept Patented". Computer History Museum. Retrieved 13 August 2019.
  20. ↑ Hall, Eldon C. (1996). "Journey to the Moon: The History of the Apollo Guidance Computer". American Institute of Aeronautics and Astronautics. pp. 18–19. ISBN 9781563471858
  21. ↑ "Computer Pioneers – James L. Buie". IEEE Computer Society. Retrieved 25 May 2020.
  22. ↑ 22.0 22.1 केन शिरिफ। टेक्सास इंस्ट्रूमेंट्स टीएमएक्स 1795: (लगभग) पहले, भूल गए माइक्रोप्रोसेसर। 2015.
  23. ↑ Kuo, Yue (1 January 2013). "Thin Film Transistor Technology—Past, Present, and Future" (PDF). The Electrochemical Society Interface. 22 (1): 55–61. Bibcode:2013ECSIn..22a..55K. doi:10.1149/2.F06131if.
  24. ↑ "1960: Metal Oxide Semiconductor (MOS) Transistor Demonstrated". Computer History Museum.
  25. ↑ 25.0 25.1 Laws, David (4 December 2013). "Who Invented the Transistor?". Computer History Museum.
  26. ↑ Bassett, Ross Knox (2002). To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology. Johns Hopkins University Press. pp. 53–4. ISBN 978-0-8018-6809-2.
  27. ↑ Bassett, Ross Knox (2007). To the Digital Age: Research Labs, Start-up Companies, and the Rise of MOS Technology. Johns Hopkins University Press. pp. 22–25. ISBN 9780801886393.
  28. ↑ "Milestones:First Semiconductor Integrated Circuit (IC), 1958". IEEE Global History Network. IEEE. Retrieved 3 August 2011.
  29. ↑ "Milestones:List of IEEE Milestones – Engineering and Technology History Wiki". ethw.org. 9 December 2020.
  30. ↑ 30.0 30.1 30.2 30.3 "Tortoise of Transistors Wins the Race – CHM Revolution". Computer History Museum. Retrieved 22 July 2019.
  31. ↑ 31.0 31.1 "1964 – First Commercial MOS IC Introduced". Computer History Museum.
  32. ↑ 32.0 32.1 32.2 32.3 Shirriff, Ken (30 August 2016). "The Surprising Story of the First Microprocessors". IEEE Spectrum. Institute of Electrical and Electronics Engineers. 53 (9): 48–54. doi:10.1109/MSPEC.2016.7551353. S2CID 32003640.
  33. ↑ "1968: Silicon Gate Technology Developed for ICs". Computer History Museum. Retrieved 22 July 2019.
  34. ↑ "1968: Silicon Gate Technology Developed for ICs". The Silicon Engine. Computer History Museum. Retrieved 13 October 2019.
  35. ↑ Hittinger, William C. (1973). "Metal–Oxide–Semiconductor Technology". Scientific American. 229 (2): 48–59. Bibcode:1973SciAm.229b..48H. doi:10.1038/scientificamerican0873-48. JSTOR 24923169.
  36. ↑ 36.0 36.1 "Inside Pascal: NVIDIA's Newest Computing Platform". 5 April 2016.. 15,300,000,000 transistors in 610 mm2.
  37. ↑ "International Roadmap for Devices and Systems" (PDF). IEEE. 2016.
  38. ↑ The Nobel Prize in Physics 2009, Nobel Foundation, 6 October 2009, retrieved 6 October 2009.
  39. ↑ Fujita, H. (1997). A decade of MEMS and its future. Tenth Annual International Workshop on Micro Electro Mechanical Systems. doi:10.1109/MEMSYS.1997.581729.
  40. ↑ Narasimha, A.; et al. (2008). "A 40-Gb/s QSFP optoelectronic transceiver in a 0.13 µm CMOS silicon-on-insulator technology". Proceedings of the Optical Fiber Communication Conference (OFC): OMK7.
  41. ↑ Birkholz, M.; Mai, A.; Wenger, C.; Meliani, C.; Scholz, R. (2016). "Technology modules from micro- and nano-electronics for the life sciences". WIREs Nanomed. Nanobiotech. 8 (3): 355–377. doi:10.1002/wnan.1367. PMID 26391194.
  42. ↑ Graham, Anthony H. D.; Robbins, Jon; Bowen, Chris R.; Taylor, John (2011). "Commercialisation of CMOS Integrated Circuit Technology in Multi-Electrode Arrays for Neuroscience and Cell-Based Biosensors". Sensors. 11 (5): 4943–4971. Bibcode:2011Senso..11.4943G. doi:10.3390/s110504943. PMC 3231360. PMID 22163884.
  43. ↑ Or-Bach, Zvi (December 23, 2013). "Why SOI is the Future Technology of Semiconductors". semimd.com Archived 29 November 2014 at the Wayback Machine. 2013.
  44. ↑ "Samsung’s Eight-Stack Flash Shows up in Apple’s iPhone 4". sst.semiconductor-digest.com. September 13, 2010.
  45. ↑ Yamatake Corporation (2002). "Spherical semiconductor radio temperature sensor". Nature Interface. 7: 58–59. Archived from the original on 7 January 2009.
  46. ↑ Takeda, Nobuo, MEMS applications of Ball Semiconductor Technology (PDF), archived from the original (PDF) on 1 January 2015
  47. ↑ "Advanced Packaging".
  48. ↑ "2.5D". Semiconductor Engineering.
  49. ↑ "3D ICs". Semiconductor Engineering.
  50. ↑ Wikichip (2018) Chiplet. wikichip.org cites IEDM 2017, Dr. Lisa Su accessdate=2019-05-26
  51. ↑ "To Keep Pace With Moore's Law, Chipmakers Turn to 'Chiplets'". Wired. 11 June 2018.
  52. ↑ Schodt, Christopher (April 16, 2019) Upscaled: This is the year of the CPU ‘chiplet’. End Gadget
  53. ↑ LaPedus, Mark (16 April 2015). "FinFET Rollout Slower Than Expected". Semiconductor Engineering.
  54. ↑ Basu, Joydeep (9 October 2019). "From Design to Tape-out in SCL 180 nm CMOS Integrated Circuit Fabrication Technology". IETE Journal of Education. 60 (2): 51–64. arXiv:1908.10674. doi:10.1080/09747338.2019.1657787. S2CID 201657819.
  55. ↑ "About the EDA Industry". Electronic Design Automation Consortium. Archived from the original on 2 August 2015. Retrieved 29 July 2015.
  56. ↑ Gray, Paul R.; Hurst, Paul J.; Lewis, Stephen H.; Meyer, Robert G. (2009). Analysis and Design of Analog Integrated Circuits. Wiley. ISBN 978-0-470-24599-6.
  57. ↑ Rabaey, Jan M.; Chandrakasan, Anantha; Nikolic, Borivoje (2003). Digital Integrated Circuits (2nd ed.). Pearson. ISBN 978-0-13-090996-1.
  58. ↑ Baker, Jacob (2008). CMOS: Mixed-Signal Circuit Design. Wiley. ISBN 978-0-470-29026-2.
  59. ↑ "Stratix 10 Device Overview" (PDF). Altera. 12 December 2015.
  60. ↑ Nathawad, L.; Zargari, M.; Samavati, H.; Mehta, S.; Kheirkhaki, A.; Chen, P.; Gong, K.; Vakili-Amini, B.; Hwang, J.; Chen, M.; Terrovitis, M.; Kaczynski, B.; Limotyrakis, S.; Mack, M.; Gan, H.; Lee, M.; Abdollahi-Alibeik, B.; Baytekin, B.; Onodera, K.; Mendis, S.; Chang, A.; Jen, S.; Su, D.; Wooley, B. "20.2: A Dual-band CMOS MIMO Radio SoC for IEEE 802.11n Wireless LAN" (PDF). IEEE Entity Web Hosting. IEEE. Retrieved 22 October 2016.
  61. ↑ Hsu, Chi-Ping (January 17, 2013). 16nm/14nm FinFETs: Enabling The New Electronics Frontier. Electronic Design
  62. ↑ Mead, Carver A.; Conway, Lynn (1980) Introduction to VLSI Systems Reading, Mass.: Addison-Wesley: ISBN 2-201-04358-0
  63. ↑ "Hot Work Ultrasonic Bonding – A Method Of Facilitating Metal Flow By Restoration Processes", Proc. 20th IEEE Electronic Components Conf. Washington, D.C., May 1970, pp. 549–556.]
  64. ↑ Chafkin, Max; King, Ian (9 June 2016). "How Intel Makes a Chip". Bloomburg Businessweek.
  65. ↑ Lapedus, Mark (21 May 2015). "10 nm Fab Watch". Semiconductor Engineering.
  66. ↑ "145 series ICs (in Russian)". Retrieved 22 April 2012.
  67. ↑ Moammer, Khalid (16 September 2016). "AMD Zen CPU & AM4 Socket Pictured, Launching February 2017 – PGA Design With 1331 Pins Confirmed". Wccftech. Retrieved 20 May 2018.
  68. ↑ "Ryzen 5 2500U – AMD – WikiChip". wikichip.org. Retrieved 20 May 2018.
  69. ↑ Ung, Gordon Mah (30 May 2017). "AMD's 'TR4' Threadripper CPU socket is gigantic". PCWorld. Retrieved 20 May 2018.
  70. ↑ "Federal Statutory Protection for Mask Works" (PDF). United States Copyright Office. United States Copyright Office. Retrieved 22 October 2016.
  71. ↑ "Washington Treaty on Intellectual Property in Respect of Integrated Circuits". www.wipo.int.
  72. ↑ On 1 January 1995, the Agreement on Trade-Related Aspects of Intellectual Property Rights (TRIPs) (Annex 1C to the World Trade Organization (WTO) Agreement), went into force. Part II, section 6 of TRIPs protects semiconductor chip products and was the basis for Presidential Proclamation No. 6780, 23 March 1995, under SCPA § 902(a)(2), extending protection to all present and future WTO members.
  73. ↑ Japan was the first country to enact its own version of the SCPA, the Japanese "Act Concerning the Circuit Layout of a Semiconductor Integrated Circuit" of 1985.
  74. ↑ In 1986 the EC promulgated a directive requiring its members to adopt national legislation for the protection of semiconductor topographies. Council Directive 1987/54/EEC of 16 December 1986 on the Legal Protection of Topographies of Semiconductor Products, art. 1(1)(b), 1987 O.J. (L 24) 36.
  75. ↑ Stern, Richard (1985). "MicroLaw". IEEE Micro. 5 (4): 90–92. doi:10.1109/MM.1985.304489.
  76. ↑ Peter Clarke, Intel enters billion-transistor processor era, EE Times, 14 October 2005 Archived 10 May 2013 at the Wayback Machine
  77. ↑ Dalmau, M. Les Microprocesseurs. IUT de Bayonne
  78. ↑ Bulletin de la Société fribourgeoise des sciences naturelles, Volumes 62 à 63 (in français). 1973.
  79. ↑ Safir, Ruben (March 2015). "System on Chip – Integrated Circuits". NYLXS Journal. ISBN 9781312995512.
  80. ↑ Mindell, David A. (2008). Digital Apollo: Human and Machine in Spaceflight. The MIT Press. ISBN 978-0-262-13497-2.
  81. ↑ Ginzberg, Eli (1976). Economic impact of large public programs: the NASA Experience. Olympus Publishing Company. p. 57. ISBN 978-0-913420-68-3.
  82. ↑ 82.0 82.1 82.2 Johnstone, Bob (1999). We were burning: Japanese entrepreneurs and the forging of the electronic age. Basic Books. pp. 47–48. ISBN 978-0-465-09118-8.
  83. ↑ Moskowitz, Sanford L. (2016). Advanced Materials Innovation: Managing Global Technology in the 21st century. John Wiley & Sons. pp. 165–167. ISBN 9780470508923.
  84. ↑ Boysel, Lee (12 October 2007). "Making Your First Million (and other tips for aspiring entrepreneurs)". U. Mich. EECS Presentation / ECE Recordings.
  85. ↑ Kilby, J. S. (2007). "Miniaturized electronic circuits [US Patent No. 3,138, 743]". IEEE Solid-State Circuits Society Newsletter. 12 (2): 44–54. doi:10.1109/N-SSC.2007.4785580.
  86. ↑ Hittinger, William C. (1973). "Metal-Oxide-Semiconductor Technology". Scientific American. 229 (2): 48–59. Bibcode:1973SciAm.229b..48H. doi:10.1038/scientificamerican0873-48. JSTOR 24923169.
  87. ↑ Kanellos, Michael (16 January 2002). "Intel's Accidental Revolution". CNET.
  88. ↑ O'Donnell, C.F. (1968). "Engineering for systems using large scale integration" (PDF). Afips 1968: 870. doi:10.1109/AFIPS.1968.93.
  89. ↑ Clarke, Peter (14 October 2005). "Intel enters billion-transistor processor era". EETimes.com. Retrieved 23 May 2022.
  90. ↑ "Samsung First to Mass Produce 16Gb NAND Flash Memory". phys.org. 30 April 2007. Retrieved 23 May 2022.
  91. ↑ Meindl, J.D. (1984). "Ultra-large scale integration". IEEE Transactions on Electron Devices. 31 (11): 1555–1561. Bibcode:1984ITED...31.1555M. doi:10.1109/T-ED.1984.21752. S2CID 19237178.
  92. ↑ Shanefield, Daniel (1985). "Wafer scale integration". google.com/patents. Retrieved 21 September 2014.
  93. ↑ Klaas, Jeff (2000). "System-on-a-chip". google.com/patents. Retrieved 21 September 2014.
  94. ↑ Topol, A.W.; Tulipe, D.C.La; Shi, L; et., al (2006). "Three-dimensional integrated circuits". IBM Journal of Research and Development. 50 (4.5): 491–506. doi:10.1147/rd.504.0491. S2CID 18432328.


इस पृष्ठ में अनुपलब्ध आंतरिक कड़ियों की सूची

  • विशिष्ट एकीकृत परिपथ आवेदन
  • डिजिटल डाटा
  • आंकड़े
  • के माध्यम से (इलेक्ट्रॉनिक्स)
  • विनिर्माण क्षमता के लिए डिजाइन (आईसी)
  • संवहन दस्तावेज़ स्वरूप
  • मास्क डेटा तैयारी
  • असफलता विश्लेषण
  • सिलिकॉन सत्यापन पोस्ट करें
  • रजिस्टर ट्रांसफर लेवल
  • सी (प्रोग्रामिंग भाषा)
  • यात्रा
  • उत्पाद आवश्यकता दस्तावेज़
  • मांग
  • बाज़ार अवसर
  • जीवन का अंत (उत्पाद)
  • निर्देश समुच्चय
  • तर्क अनुकरण
  • सिग्नल की समग्रता
  • टाइमिंग क्लोजर
  • डिजाइन नियम की जाँच
  • औपचारिक तुल्यता जाँच
  • सामान्य केन्द्रक
  • ऑप एंप
  • मेंटर ग्राफिक्स
  • एकीकृत परिपथों और प्रणालियों के कंप्यूटर सहायता प्राप्त डिजाइन पर आईईईई लेनदेन
  • ज्यामितीय आकार
  • मुखौटा डेटा तैयारी
  • मानक सेल
  • स्थान और मार्ग
  • योजनाबद्ध संचालित लेआउट
  • फ्लोरप्लान (माइक्रोइलेक्ट्रॉनिक्स)
  • उपयोगिता के चाकू
  • डेटा सामान्य
  • अवरोध
  • विद्युत प्रतिरोध और चालकता
  • एकदिश धारा
  • अस्थायी प्रतिसाद
  • प्रत्यक्ष वर्तमान सर्किट
  • जीएनयू सर्किट विश्लेषण पैकेज
  • गाउस विलोपन
  • टुकड़े-टुकड़े रैखिक कार्य
  • जमीन (बिजली)
  • ढांच के रूप में
  • सादृश्य के माध्यम से और भर में
  • एकीकृत परिपथ
  • नोर गेट
  • नॉन - वोलेटाइल मेमोरी
  • स्थिर रैम
  • व्यक्तिगत अंकीय सहायक
  • पहूंच समय
  • सीरियल उपस्थिति का पता लगाने
  • ठोस अवस्था भंडारण
  • दावों कहंग
  • साइमन मिन Wed
  • सैन्य उपकरणों
  • डेटा स्टोरेज डिवाइस
  • हाइनिक्स सेमीकंडक्टर
  • विद्युत क्षेत्र स्क्रीनिंग
  • निरपेक्ष तापमान
  • दूसरे कंप्यूटर पर निर्भर रहने वाला कंप्यूटर प्रोग्राम
  • पतली छोटी रूपरेखा पैकेज
  • त्रुटि सुधार कोड
  • पुनर्विक्रय (इलेक्ट्रॉनिक्स)
  • ब्लॉक आकार (डेटा भंडारण और संचरण)
  • आईसी पैकेज
  • डाई (एकीकृत सर्किट)
  • विशिष्ट एकीकृत परिपथ आवेदन
  • छाया राम
  • कचरा संग्रह (कंप्यूटिंग)
  • एसिड
  • डेटा रूट
  • आधार सामग्री अतिरेक
  • करनेगी मेलों विश्वविद्याल
  • अर्धचालक पैमाने के उदाहरणों की सूची
  • एकीकृत परिपथ
  • एचिंग
  • रासायनिक वाष्प निक्षेपन
  • -संश्लेषण
  • रोशनी
  • सूक्ष्म और नैनो-संरचनाओं का निर्देशित संयोजन
  • संपर्क मुद्रण
  • निकटता फ्यूज
  • यूनाइटेड स्टेट्स आर्मी रिसर्च लेबोरेटरी
  • आरसीए साफ
  • खड़ी लहर
  • विद्युतीय इन्सुलेशन
  • सोडियम हाइड्रॉक्साइड
  • संख्यात्मक छिद्र
  • रासायनिक यांत्रिक चमकाने
  • फोटॉनों
  • नोबल गैस
  • निस्तो
  • फोटोलिथोग्राफी की रसायन शास्त्र
  • सॉफ्ट लिथोग्राफी
  • कंपन
  • त्वचा का प्रभाव
  • विद्युत का झटका
  • विद्युत प्रवाह
  • एकदिश धारा
  • समाक्षीय तार
  • चुम्बकीय अनुनाद इमेजिंग
  • आवृति का उतार - चढ़ाव
  • आयाम अधिमिश्रण
  • पढ़ें (कंप्यूटर)
  • DVD-RW
  • सीडी आरडब्ल्यू
  • द्विध्रुवी ट्रांजिस्टर
  • दुगनी डाटा दर
  • सीपीयू कैश
  • न ही फ्लैश
  • ईसीसी मेमोरी
  • दृढ़ता (कंप्यूटर विज्ञान)
  • घूंट
  • आदेश दिया
  • अड़चन (इंजीनियरिंग)
  • डीडीआर4 एसडीआरएएम
  • नॉन - वोलेटाइल मेमोरी
  • ट्रांसफॉर्मर रीड-ओनली स्टोरेज
  • उत्पाद वापसी
  • शब्द (डेटा प्रकार)
  • साइमन वेड
  • इन-प्लेस प्रोग्रामेबल
  • प्रारंभिक भंडारण
  • नॉन-वोलाटाइल
  • घरेलु उपकरण
  • फाइल का प्रारूप
  • टीएफटी स्क्रीन
  • आईबीएम संगत
  • गृह कम्प्यूटर
  • चुम्बकीय डिस्क
  • लिनक्स वितरण
  • सहायक कोष
  • विपुल भंडारण
  • तार का बंधन
  • विद्युत रूप से परिवर्तनशील रीड ओनली मेमोरी
  • एक बार लिखें कई पढ़ें
  • पिछेड़ी संगतता
  • विद्युतीय इन्सुलेशन
  • abandonware
  • केवल लिखने के लिए स्मृति (इंजीनियरिंग)
  • वोल्टेज रेगुलेटर
  • स्विचिंग रेगुलेटर
  • वयर्थ ऊष्मा
  • आवृत्ति मुआवजा
  • चालू बिजली)
  • विद्युतचुंबकीय व्यवधान
  • स्विच-मोड बिजली की आपूर्ति
  • समाई गुणक
  • दोहरी इन-लाइन पैकेज
  • क्रोबार (सर्किट)
  • फोल्डबैक (बिजली आपूर्ति डिजाइन)
  • डिज़ाइन प्रक्रिया
  • जाँच और वैधता
  • पुराना पड़ जाना
  • ढांच के रूप में
  • शर्म
  • द्विक फिल्टर
  • अण्डाकार फिल्टर
  • गंभीर रूप से नम
  • स्क्वेर वेव
  • आवृत्ति निर्भर नकारात्मक रोकनेवाला

अग्रिम पठन


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=एकीकृत_परिपथ&oldid=13527’