3 एनएम प्रक्रिया

From Vigyanwiki
Semiconductor
device
fabrication
4-fach-NAND-C10.JPG
MOSFET scaling
(process nodes)
Future

अर्ध-चालक निर्माण में, 3 नैनोमीटर प्रक्रिया 5 नैनोमीटर प्रक्रिया एमओएसएफईटी (धातु-ऑक्साइड-अर्धचालक क्षेत्र-प्रभाव प्रतिरोधान्तरित्र) प्रौद्योगिकी नोड के बाद अगला डाई सन्कुचित है। 2022 तक,ताइवान के चिप निर्माता टीएसएमसी ने 2022 की दूसरी पारी में एक 3 नैनोमीटर, अर्ध-चालक नोड जिसे N3 कहा जाता है, को बड़े पैमाने पर उत्पादन में लगाने की योजना बनाई है।[1][2] N3E नामक एक उन्नत 3 नैनोमीटर चिप प्रक्रिया 2023 में उत्पादन प्रारभ कर सकती है।[3] दक्षिण कोरियाई चिप निर्माता सैमसंग ने आधिकारिक रूप से ताइवान अर्धचालक निर्माण कंपनी लिमिटेड (मई 2022 तक) के समान समय सीमा को 2022 की पहली पारी में 3जीएई प्रक्रिया प्रौद्योगिकी का उपयोग करके और और दूसरी-पीढ़ी 3 नैनोमीटर प्रक्रिया (3जीएपी नाम) के साथ अनुसरण करने के लिए लक्षित किया। 2023 मे[4][5] जबकि अन्य स्रोतों के अनुसार सैमसंग की 3 नैनोमीटर प्रक्रिया 2024 में प्रारंभ होगी।[6] अमेरिकी निर्माता इंटेल की योजना 2023 में 3 नैनोमीटर उत्पादन प्रारंभ करने की है।[7][8][9]

सैमसंग की 3 नैनोमीटर प्रक्रिया जीएएएफईटी (चारों ओर द्वार क्षेत्र प्रभाव प्रतिरोधान्तरित्र) तकनीक पर आधारित है, जो बहु-द्वार एमओएसएफईटी तकनीक का एक प्रकार है, जबकि ताइवान अर्धचालक निर्माण कंपनी लिमिटेड की 3 नैनोमीटर प्रक्रिया अभी भी फिनफेट (फिन क्षेत्र प्रभाव प्रतिरोधान्तरित्र) तकनीक का उपयोग करेगी,[10] ताइवान अर्धचालक निर्माण कंपनी लिमिटेड चारों ओर द्वार क्षेत्र प्रभाव प्रतिरोधान्तरित्र विकसित करने के बाद भी उपयोग करेगी।[11] विशेष रूप से, सैमसंग एमबीसीएफईटी (बहु-संबंध चैनल क्षेत्र-प्रभाव प्रतिरोधान्तरित्र) नामक चारों ओर द्वार क्षेत्र प्रभाव प्रतिरोधान्तरित्र के अपने संस्करण का उपयोग करने की योजना बना रहा है।[12] इंटेल की प्रक्रिया को नैनोमीटर प्रत्यय के बिना इंटेल 3 कहा जाता है, प्रति वाट प्राप्त प्रदर्शन, ईयूवी लिथोग्राफी का उपयोग, और विद्युत और क्षेत्र में संशोधन की स्थितियों में इसकी पूर्व प्रक्रिया नोड्स की तुलना में फिन क्षेत्र प्रभाव प्रतिरोधान्तरित्र तकनीक के एक परिष्कृत, उन्नत और अनुकूलित संस्करण का उपयोग करेगा।[13]

3 नैनोमीटर शब्द का प्रतिरोधान्तरित्र के किसी भी वास्तविक भौतिक विशेषता (जैसे द्वार की लंबाई, धातु की तारत्व या द्वार तारत्व) से कोई संबंध नहीं है। विद्युत और इलेक्ट्रॉनिक्स इंजीनियर संस्थान मानक संघ उद्योग संयोजन द्वारा प्रकाशित उपकरणों और प्रणालियों के लिए अंतर्राष्ट्रीय रूपरेखा के 2021 अद्यतन में निहित अनुमानों के अनुसार, 3 नैनोमीटर नोड में 48 नैनोमीटर की संपर्क द्वार तारत्व और 24 नैनोमीटर की सबसे सख्त धातु तारत्व होने की अपेक्षा है।[14] हालांकि, वास्तविक विश्व के वाणिज्यिक अभ्यास में, 3 नैनोमीटर का उपयोग मुख्य रूप से माइक्रोचिप निर्माताओं द्वारा एक विपणन शब्द के रूप में किया जाता है, जो प्रतिरोधान्तरित्र घनत्व (यानी लघुकरण की एक उच्च डिग्री), बढ़ी हुई गति के संदर्भ में सिलिकॉन अर्ध-चालक चिप्स की एक नई, अधिकतम पीढ़ी का और कम बिजली की क्षय का उल्लेख करता है।[15][16] इसके अतिरिक्त, विभिन्न निर्माताओं के बीच इस बारे में कोई उद्योग-व्यापी समझौता नहीं है कि कौन सी संख्या 3 नैनोमीटर नोड को परिभाषित करेंगे। सामान्य रूप से चिप निर्माता तुलना के लिए अपनी पूर्व प्रक्रिया नोड (इस स्थितियों में 5 नैनोमीटर प्रक्रिया नोड) को संदर्भित करता है। उदाहरण के लिए, ताइवान अर्धचालक निर्माण कंपनी लिमिटेड ने कहा है कि इसके 3 नैनोमीटर फिन क्षेत्र प्रभाव प्रतिरोधान्तरित्र चिप्स उसी गति से बिजली की क्षय को 25-30% तक कम कर देंगे, समान विद्युत पर गति को 10-15% तक बढ़ा देंगे और प्रतिरोधान्तरित्र घनत्व को इसकी तुलना में पूर्व 5 नैनोमीटर फिन क्षेत्र प्रभाव प्रतिरोधान्तरित्र चिप्स लगभग 33% बढ़ा देंगे।[17][18] दूसरी ओर, सैमसंग ने कहा है कि इसकी 3 नैनोमीटर प्रक्रिया बिजली की क्षय को 45% तक कम कर देगी, प्रदर्शन में 23% संशोधन करेगी, और इसकी पूर्व 5 नैनोमीटर प्रक्रिया की तुलना में सतह क्षेत्र में 16% की कमी आएगी।[19]

ईयूवी को 3 नैनोमीटर पर नई चुनौतियों का सामना करना पड़ता है जिससे कई संरूपण का आवश्यक उपयोग होता है।[20]


इतिहास

अनुसंधान और प्रौद्योगिकी प्रदर्शन

1985 में, एक निप्पॉन टेलीग्राफ और टेलीफोन (NTT) अनुसंधान दल ने एक धातु-ऑक्साइड-अर्धचालक क्षेत्र-प्रभाव प्रतिरोधान्तरित्र (एनएमओएस तर्क) उपकरण बनाया जिसकी चैनल लंबाई 130 नैनोमीटर प्रक्रिया 150 नैनोमीटर और द्वार ऑक्साइड सघनता 2.5 नैनोमीटर थी।[21] 1998 में, एक उन्नत सूक्ष्म उपकरण (एएमडी) अनुसंधान दल ने 50 नैनोमीटर की चैनल लंबाई और 1.3 नैनोमीटर की ऑक्साइड सघनता के साथ एक एमओएसएफईटी (एनएमओएस) उपकरण तैयार किया।[22][23]

2003 में, एनईसी की एक शोध टीम ने पीएमओएस और एनएमओएस प्रक्रियाओं का उपयोग करते हुए 3 नैनोमीटर की चैनल लंबाई के साथ पहले धातु-ऑक्साइड-अर्धचालक क्षेत्र-प्रभाव प्रतिरोधान्तरित्र का निर्माण किया।[24][25] 2006 में,कोरिया उन्नत विज्ञान और प्रौद्योगिकी संस्थान (केएआईएसटी) और राष्ट्रीय नैनो फैब केंद्र की एक टीम ने चारों ओर द्वार क्षेत्र प्रभाव प्रतिरोधान्तरित्र तकनीक पर आधारित विश्व का सबसे छोटा नैनोइलेक्ट्रॉनिक उपकरण, 3 नैनोमीटर चौड़ाई वाला बहु द्वार धातु-ऑक्साइड-अर्धचालक क्षेत्र-प्रभाव प्रतिरोधान्तरित्र विकसित किया।[26][27]


व्यावसायीकरण इतिहास

2016 के अंत में, ताइवान अर्धचालक निर्माण कंपनी लिमिटेड ने लगभग US$15.7 बिलियन के सह-प्रतिबद्धता निवेश के साथ 5 नैनोमीटर–3 नैनोमीटर नोड अर्ध-चालक निर्माण संयंत्र के निर्माण की योजना की घोषणा की।[28]

2017 में, ताइवान अर्धचालक निर्माण कंपनी लिमिटेड ने घोषणा की कि उसे ताइवान के ताइनान विज्ञान पार्क में 3 नैनोमीटर अर्ध-चालक निर्माण संयंत्र का निर्माण प्रारंभ करना है।[29] ताइवान अर्धचालक निर्माण कंपनी लिमिटेड की योजना 2023 में 3 नैनोमीटर प्रक्रिया नोड का मात्रा उत्पादन प्रारंभ करने की है।[30][31][32][33][34]

2018 के प्रारंभ में, IMEC (अंतरविश्वविद्यालय सूक्ष्म-इलेक्ट्रॉनिक केंद्र) और ताल डिजाइन सिस्टम ने कहा कि उन्होंने अत्यधिक पराबैंगनी लिथोग्राफी (ईयूवी) और 193 नैनोमीटर विसर्जन लिथोग्राफी का उपयोग करके 3 नैनोमीटर परीक्षण चिप्स को टेप किया है।[35]

2019 के प्रारंभ में, सैमसंग ने 2021 में 3 नैनोमीटर नोड पर 3 नैनोमीटर जीएएएफईटी के निर्माण की योजना प्रस्तुत की, जिसमें नैनोशीट्स का उपयोग करने वाली अपनी बहु-संबंध चैनल क्षेत्र-प्रभाव प्रतिरोधान्तरित्र संरचना का उपयोग किया गया; 7 नैनोमीटर की तुलना में प्रदर्शन में 35% वृद्धि, 50% बिजली की कमी और क्षेत्र में 45% की कमी प्रदान करना।[36][37][38] सैमसंग के अर्ध-चालक रूपरेखा में 8, 7, 6, 5 और 4 नैनोमीटर 'नोड्स' के उत्पाद भी सम्मिलित हैं।[39][40]

दिसंबर 2019 में, इंटेल ने 2025 में 3 नैनोमीटर उत्पादन की योजना की घोषणा की।[41]

जनवरी 2020 में, सैमसंग ने विश्व के पहले 3 नैनोमीटर चारों ओर द्वार क्षेत्र प्रभाव प्रतिरोधान्तरित्र प्रक्रिया प्रोटोटाइप के उत्पादन की घोषणा की, और कहा कि यह 2021 में बड़े पैमाने पर उत्पादन को लक्षित कर रहा है।[42]

अगस्त 2020 में, ताइवान अर्धचालक निर्माण कंपनी लिमिटेड ने अपनी N3 3 नैनोमीटर प्रक्रिया के विवरण की घोषणा की, जो इसकी N5 5 नैनोमीटर प्रक्रिया में संशोधन होने के अतिरिक्त नई है।[43] N5 प्रक्रिया की तुलना में, N3 प्रक्रिया को प्रदर्शन में 10–15% (1.10–1.15×) वृद्धि, या तर्क में 1.7× वृद्धि के साथ बिजली की क्षय में 25–35% (1.25–1.35×) कमी की पेशकश करनी चाहिए। घनत्व (0.58 का मापन कारक), एसआरएएम सेल घनत्व में 20% वृद्धि (0.8 मापन कारक), और एनालॉग परिपथ घनत्व में 10% की वृद्धि। चूंकि कई डिजाइनों में तर्क की तुलना में काफी अधिक एसआरएएम सम्मिलित है, (एक सामान्य अनुपात 70% एसआरएएम से 30% तर्क है) डाई केवल लगभग 26% होने की अपेक्षा है। ताइवान अर्धचालक निर्माण कंपनी लिमिटेड ने 2022 की दूसरी पारी में बड़े पैमाने पर उत्पादन की योजना बनाई है।[1]

जुलाई 2021 में, इंटेल ने एकदम नई प्रक्रिया प्रौद्योगिकी रूपरेखा प्रस्तुत किया, जिसके अनुसार इंटेल 3 प्रक्रिया, कंपनी का ईयूवी का उपयोग करने वाला दूसरा नोड और इंटेल के रिबनएफईटी प्रतिरोधान्तरित्र संरचना पर स्विच करने से पहले फिन क्षेत्र प्रभाव प्रतिरोधान्तरित्र का उपयोग करने वाला अंतिम नोड, अब H2 2023 में उत्पाद निर्माण चरण में प्रवेश करने के लिए निर्धारित है।[7]

अक्टूबर 2021 में, सैमसंग ने पहले की योजनाओं को समायोजित किया और घोषणा की कि कंपनी 2022 की पहली पारी में अपने ग्राहकों के पहले 3 नैनोमीटर-आधारित चिप डिज़ाइन का उत्पादन प्रारंभ करने वाली है, जबकि 2023 में इसकी 3 नैनोमीटर की दूसरी पीढ़ी की उपेक्षा है।[4]

जून 2022 में, ताइवान अर्धचालक निर्माण कंपनी लिमिटेड प्रौद्योगिकी संगोष्ठी में, कंपनी ने 2023 H2 में मात्रा उत्पादन के लिए निर्धारित अपनी N3E प्रक्रिया प्रौद्योगिकी का विवरण साझा किया: 1.6× उच्च तर्क प्रतिरोधान्तरित्र घनत्व, 1.3× उच्च चिप प्रतिरोधान्तरित्र घनत्व, अंतर्राष्ट्रीय मानक संगठन विद्युत पर 10-15% उच्च प्रदर्शन या ताइवान अर्धचालक निर्माण कंपनी लिमिटेड N5 v1.0 प्रक्रिया प्रौद्योगिकी, फिनफ्लेक्स तकनीक की तुलना में अंतर्राष्ट्रीय मानक संगठन प्रदर्शन पर 30-35% कम विद्युत, एक ब्लॉक आदि के अंदर विभिन्न पथ ऊंचाइयों के साथ पुस्तकालयों को मिश्रित करने की स्वीकृति देता है। ताइवान अर्धचालक निर्माण कंपनी लिमिटेड ने 3 नैनोमीटर प्रक्रिया परिवार के नए सदस्यों को भी प्रस्तुत किया: उच्च घनत्व वाला संस्करण आरएफ अनुप्रयोगों के लिए N3S, उच्च-प्रदर्शन संस्करण N3P और N3X, और N3आरएफ सम्मिलित है।[44][45][46]

जून 2022 में, सैमसंग ने जीएए संरचना के साथ 3 नैनोमीटर प्रक्रिया तकनीक का इस्तेमाल करते हुए लो-पॉवर, हाई-परफ़ॉर्मेंस चिप का शुरुआती उत्पादन प्रारंभ किया।[47][48] उद्योग के सूत्रों के अनुसार, क्वालकॉम ने सैमसंग से 3 नैनोमीटर उत्पादन क्षमता का कुछ भाग आरक्षित किया है।[49]

25 जुलाई, 2022 को, सैमसंग ने 3 नैनोमीटर द्वार-चारों ओर चिप्स की पहले भार चीन की क्रिप्टोकरंसी खनन कंपनी पैनसेमी को भेजी।[50][51][52][53] यह पता चला कि नई प्रारंभ की गई 3 नैनोमीटर एमबीसीएफईटी प्रक्रिया प्रौद्योगिकी 16% उच्च प्रतिरोधान्तरित्र घनत्व,[54] अनिर्दिष्ट 5 नैनोमीटर प्रक्रिया तकनीक की तुलना में 23% अधिक प्रदर्शन या 45% कम बिजली लेना प्रदान करती है।[55] दूसरी पीढ़ी की 3 नैनोमीटर प्रक्रिया प्रौद्योगिकी के लक्ष्यों में 35% तक उच्च प्रतिरोधान्तरित्र घनत्व,[54] बिजली लेने में और 50% तक की कमी या 30% तक उच्च प्रदर्शन सम्मिलित है।[55][56][54]

29 दिसंबर, 2022 को ताइवान अर्धचालक निर्माण कंपनी लिमिटेड ने घोषणा की कि उसकी 3नैनोमीटर प्रक्रिया तकनीक N3 का उपयोग करके आयतन उत्पादन अच्छी उत्पादकता के साथ चल रहा है।[57] कंपनी 2023 की दूसरी पारी में एन3ई नामक रिफाइंड 3 नैनोमीटर प्रक्रिया तकनीक का उपयोग करके आयतन निर्माण प्रारंभ करने की योजना बना रही है।[58]

दिसंबर 2022 में, आईईडीएम 2022 सम्मेलन में, ताइवान अर्धचालक निर्माण कंपनी लिमिटेड ने अपनी 3नैनोमीटर प्रक्रिया प्रौद्योगिकियों के बारे में कुछ विवरणों का प्रदर्शन किया: N3 की संपर्क द्वार तारत्व 45 नैनोमीटर है, N3E की न्यूनतम धातु तारत्व 23 नैनोमीटर है, और एसआरएएम सेल क्षेत्र N3 के लिए 0.0199 μm² और 0.021 μm² है। N3E के लिए (N5 के समान) N3E प्रक्रिया के लिए, डिजाइन के लिए उपयोग किए जाने वाले सेल में पंखों की संख्या के आधार पर, N5 2-2 फिन सेल की तुलना में क्षेत्र मापन 0.64x से 0.85x तक होती है, प्रदर्शन लाभ 11% से 32% तक होता है और ऊर्जा संग्रह 12% से 30% तक (संख्या प्रांतस्था-A72 कोर को संदर्भित करती है) होती है। ताइवान अर्धचालक निर्माण कंपनी लिमिटेड की फिनफ्लेक्स तकनीक समान चिप में विभिन्न संख्या में पंखों के साथ सेलों को मिलाने की स्वीकृति देती है।[59][60][61][62]

आईईडीएम 2022 से रिपोर्ट करते हुए, अर्ध-चालक उद्योग विशेषज्ञ डिक जेम्स ने कहा कि ताइवान अर्धचालक निर्माण कंपनी लिमिटेड की 3नैनोमीटर प्रक्रियाओं ने केवल वृद्धिशील संशोधन की पेशकश की, क्योंकि फिन की ऊंचाई, द्वार की लंबाई और प्रति प्रतिरोधान्तरित्र (एकल फिन) की संख्या के लिए सीमाएं पहुंच गई हैं। एकल विसरण अवरोध, सक्रिय द्वार पर संपर्क और फिनफ्लेक्स जैसी सुविधाओं के कार्यान्वयन के बाद, फिन क्षेत्र प्रभाव प्रतिरोधान्तरित्र- आधारित प्रक्रिया प्रौद्योगिकियों में संशोधन के लिए और कोई स्थान नहीं संरक्षित रहेगा।[63]

अप्रैल 2023 में, अपने प्रौद्योगिकी संगोष्ठी में, ताइवान अर्धचालक निर्माण कंपनी लिमिटेड ने अपनी N3P और N3X प्रक्रियाओं के बारे में कुछ विवरणों का प्रदर्शन किया, जिन्हें कंपनी ने पहले प्रस्तुत किया था: N3P N3E की तुलना में 5% उच्च गति या 5%-10% कम विद्युत और 1.04× उच्च चिप घनत्व की पेशकश करेगा। जबकि N3X, N3P की तुलना में ~3.5× उच्च क्षरण और समान घनत्व की कीमत पर 5% गति लाभ प्रदान करेगा। N3P 2024 की दूसरी पारी में मात्रा उत्पादन में प्रवेश करने के लिए निर्धारित है, और N3X 2025 में अनुसरण करेगा।[64]


3 नैनोमीटर प्रक्रिया नोड

सैमसंग[4][65][66][67] ताइवान अर्धचालक निर्माण कंपनी लिमिटेड[2] इंटेल[7]
प्रक्रिया नाम 3जीएई 3जीएपी 3जीएपी+ N3 N3E N3S N3P N3X 3
प्रतिरोधान्तरित्र का प्रकार बहु-ब्रिज चैनल क्षेत्र-प्रभाव प्रतिरोधान्तरित्र फिन क्षेत्र प्रभाव प्रतिरोधान्तरित्र
प्रतिरोधान्तरित्र घनत्व (MTr/mm2) 150[66] 195[66] Un­known 220[46] 180[46] Un­known Un­known Un­known Un­known
एसआरएएम बिट-सेल आकार(μm2) Un­known Un­known Un­known 0.0199[61] 0.021[61] Un­known Un­known Un­known Un­known
प्रतिरोधान्तरित्र द्वार तारत्व (नैनोमीटर) 40 Un­known Un­known 45[61] Un­known Un­known Un­known Un­known Un­known
अन्तःसम्बद्ध तारत्व (नैनोमीटर) 32 Un­known Un­known Un­known 23[61] Un­known Un­known Un­known Un­known
प्रकाशन की स्थिति 2022 risk production[4]
2022 production[68]
2022 shipping[69] 		2024 production 2025 production 2021 risk production
2022 H2 volume production[2][57]
2023 H1 shipping for revenue[70] 		2023 H2 production[2] 2024 H1 production[46] 2024 H2 production[64] 2025 production[64] 2023 H2 product manufacturing[7]
2024 fabbing of Xeons[71]


संदर्भ

  1. ↑ 1.0 1.1 "TSMC रोडमैप अपडेट: 2024 में N3E, 2026 में N2, आने वाले बड़े बदलाव". AnandTech. 2022-04-22. Archived from the original on 9 May 2022. Retrieved 12 May 2022.
  2. ↑ 2.0 2.1 2.2 2.3 "TSMC 3nm". www.tsmc.com (in English). 2022-04-15. Archived from the original on 20 April 2022. Retrieved 15 April 2022.
  3. ↑ Ramish Zafar (4 March 2022). "TSMC Exceeds 3nm Yield Expectations & Production Can Start Sooner Than Planned". wccftech.com. Archived from the original on 16 March 2022. Retrieved 19 March 2022.
  4. ↑ 4.0 4.1 4.2 4.3 "Samsung Foundry Innovations Power the Future of Big Data, AI/ML and Smart, Connected Devices". 2021-10-07. Archived from the original on 8 April 2022. Retrieved 23 March 2022.
  5. ↑ "Samsung Electronics Announces First Quarter 2022 Results". Samsung. 2022-04-28. Archived from the original on 10 May 2022. Retrieved 10 May 2022.
  6. ↑ Discuss, btarunr. "Samsung 3 nm GAAFET Node Delayed to 2024". TechPowerUp.com. Archived from the original on 17 December 2021. Retrieved 22 November 2021.
  7. ↑ 7.0 7.1 7.2 7.3 Cutress, Dr Ian. "Intel's Process Roadmap to 2025: with 4nm, 3nm, 20A and 18A?!". www.anandtech.com. Archived from the original on 3 November 2021. Retrieved 2021-07-27.
  8. ↑ Gartenberg, Chaim (26 July 2021). "Intel has a new architecture roadmap and a plan to retake its chipmaking crown in 2025". The Verge. Archived from the original on 20 December 2021. Retrieved 22 December 2021.
  9. ↑ "इंटेल प्रौद्योगिकी रोडमैप और मील के पत्थर". Intel (in English). Archived from the original on 16 July 2022. Retrieved 2022-02-17.
  10. ↑ Cutress, Dr Ian. "Where are my GAA-FETs? TSMC to Stay with FinFET for 3nm". Anandtech.com. Archived from the original on 2 September 2020. Retrieved 12 September 2020.
  11. ↑ "TSMC Plots an Aggressive Course for 3nm Lithography and Beyond - ExtremeTech". Extremetech.com. Archived from the original on 22 September 2020. Retrieved 12 September 2020.
  12. ↑ "Samsung at foundry event talks about 3nm, MBCFET developments". Techxplore.com. Archived from the original on 22 November 2021. Retrieved 22 November 2021.
  13. ↑ Patrick Moorhead (26 July 2021). "Intel Updates IDM 2.0 Strategy With New Node Naming And Transistor And Packaging Technologies". Forbes. Archived from the original on 18 October 2021. Retrieved 18 October 2021.
  14. ↑ INTERNATIONAL ROADMAP FOR DEVICES AND SYSTEMS™: More Moore, IEEE, 2021, p. 7, archived from the original on 7 August 2022, retrieved 7 August 2022
  15. ↑ "TSMC's 7nm, 5nm, and 3nm "are just numbers… it doesn't matter what the number is"". Pcgamesn.co. Archived from the original on 17 June 2020. Retrieved 20 April 2020.
  16. ↑ Samuel K. Moore (21 July 2020). "A Better Way to Measure Progress in Semiconductors: It's time to throw out the old Moore's Law metric". IEEE Spectrum. IEEE. Archived from the original on 2 December 2020. Retrieved 20 April 2021.
  17. ↑ Jason Cross (25 August 2020). "TSMC details its future 5nm and 3nm manufacturing processes—here's what it means for Apple silicon". Macworld. Archived from the original on 20 April 2021. Retrieved 20 April 2021.
  18. ↑ Anton Shilov (31 August 2020). "The future of leading-edge chips according to TSMC: 5nm, 4nm, 3nm and beyond". Techradar.com. Archived from the original on 20 April 2021. Retrieved 20 April 2021.
  19. ↑ "Samsung Begins Chip Production Using 3nm Process Technology With GAA Architecture". 30 June 2022. Archived from the original on 8 July 2022. Retrieved 8 July 2022.
  20. ↑ Chen, Frederick (2022-07-17). "EUV's Pupil Fill and Resist Limitations at 3nm". LinkedIn. Archived from the original on 2022-07-29.
  21. ↑ Kobayashi, Toshio; Horiguchi, Seiji; Miyake, M.; Oda, M.; Kiuchi, K. (December 1985). "Extremely high transconductance (above 500 mS/mm) MOSFET with 2.5 nm gate oxide". 1985 International Electron Devices Meeting: 761–763. doi:10.1109/IEDM.1985.191088. S2CID 22309664.
  22. ↑ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). "अल्ट्रा थिन डायरेक्ट टनलिंग गेट ऑक्साइड के साथ सब-100 एनएम एमओएसएफईटी का प्रदर्शन और विश्वसनीयता". 1998 Symposium on VLSI Technology Digest of Technical Papers (Cat. No.98CH36216): 160–161. doi:10.1109/VLSIT.1998.689240. ISBN 0-7803-4770-6. S2CID 109823217.
  23. ↑ Ahmed, Khaled Z.; Ibok, Effiong E.; Song, Miryeong; Yeap, Geoffrey; Xiang, Qi; Bang, David S.; Lin, Ming-Ren (1998). "सीधे टनलिंग थर्मल, नाइट्रस और नाइट्रिक ऑक्साइड के साथ सब-100 एनएम nMOSFETs". 56th Annual Device Research Conference Digest (Cat. No.98TH8373): 10–11. doi:10.1109/DRC.1998.731099. ISBN 0-7803-4995-4. S2CID 1849364.
  24. ↑ Schwierz, Frank; Wong, Hei; Liou, Juin J. (2010). नैनोमीटर सीएमओएस (in English). Pan Stanford Publishing. p. 17. ISBN 9789814241083. Archived from the original on 24 May 2020. Retrieved 11 October 2019.
  25. ↑ Wakabayashi, Hitoshi; Yamagami, Shigeharu; Ikezawa, Nobuyuki; Ogura, Atsushi; Narihiro, Mitsuru; Arai, K.; Ochiai, Y.; Takeuchi, K.; Yamamoto, T.; Mogami, T. (December 2003). "उप-10-एनएम प्लानर-बल्क-सीएमओएस उपकरण पार्श्व जंक्शन नियंत्रण का उपयोग करते हुए". IEEE International Electron Devices Meeting 2003: 20.7.1–20.7.3. doi:10.1109/IEDM.2003.1269446. ISBN 0-7803-7872-5. S2CID 2100267.
  26. ↑ "Still Room at the Bottom (nanometer transistor developed by Yang-kyu Choi from the Korea Advanced Institute of Science and Technology )", Nanoparticle News, 1 April 2006, archived from the original on 6 November 2012
  27. ↑ Lee, Hyunjin; Choi, Yang-Kyu; Yu, Lee-Eun; Ryu, Seong-Wan; Han, Jin-Woo; Jeon, K.; Jang, D.Y.; Kim, Kuk-Hwan; Lee, Ju-Hyun; et al. (June 2006), "Sub-5nm All-Around Gate FinFET for Ultimate Scaling", Symposium on VLSI Technology, 2006: 58–59, doi:10.1109/VLSIT.2006.1705215, hdl:10203/698, ISBN 978-1-4244-0005-8, S2CID 26482358
  28. ↑ Patterson, Alan (12 Dec 2016), "TSMC Plans New Fab for 3nm", Eetimes.com, archived from the original on 1 January 2019, retrieved 18 April 2019
  29. ↑ Patterson, Alan (2 Oct 2017), "TSMC Aims to Build World's First 3-nm Fab", Eetimes.com, archived from the original on 28 July 2019, retrieved 18 April 2019
  30. ↑ Zafar, Ramish (May 15, 2019). "TSMC To Commence 2nm Research In Hsinchu, Taiwan Claims Report". Wccftech.com. Archived from the original on 7 November 2020. Retrieved 6 December 2019.
  31. ↑ "TSMC to start production on 5nm in second half of 2020, 3nm in 2022". Techspot.com. Archived from the original on 19 December 2019. Retrieved 12 January 2020.
  32. ↑ Armasu 2019-12-06T20:26:59Z, Lucian. "Report: TSMC To Start 3nm Volume Production In 2022". Tom's Hardware. Archived from the original on 15 September 2022. Retrieved 19 December 2019.
  33. ↑ "TSMC 3nm process fab starts construction - mass production in 2023". Gizchina.com. 25 October 2019. Archived from the original on 12 January 2020. Retrieved 12 January 2020.
  34. ↑ Friedman, Alan. "TSMC starts constructing facilities to turn out 3nm chips by 2023". Phone Arena. Archived from the original on 12 January 2020. Retrieved 12 January 2020.
  35. ↑ "Imec and Cadence Tape Out Industry's First 3nm Test Chip", Cadence.com (press release), 28 Feb 2018, archived from the original on 18 April 2019, retrieved 18 April 2019
  36. ↑ "Samsung Unveils 3nm Gate-All-Around Design Tools - ExtremeTech". Extremetech.com. Archived from the original on 15 September 2020. Retrieved 12 September 2020.
  37. ↑ Armasu, Lucian (11 January 2019), "Samsung Plans Mass Production of 3nm GAAFET Chips in 2021", www.tomshardware.com, archived from the original on 6 December 2019, retrieved 6 December 2019
  38. ↑ Samsung: 3nm process is one year ahead of TSMC in GAA and three years ahead of Intel, August 6, 2019, archived from the original on 15 September 2022, retrieved 18 April 2019
  39. ↑ Armasu, Lucian (May 25, 2017), "Samsung Reveals 4nm Process Generation, Full Foundry Roadmap", www.tomshardware.com, archived from the original on 15 September 2022, retrieved 18 April 2019
  40. ↑ Cutress, Ian. "Samsung Announces 3nm GAA MBCFET PDK, Version 0.1". Anandtech.com. Archived from the original on 14 October 2019. Retrieved 19 December 2019.
  41. ↑ Cutress, Dr Ian. "Intel's Manufacturing Roadmap from 2019 to 2029: Back Porting, 7nm, 5nm, 3nm, 2nm, and 1.4 nm". Anandtech.com. Archived from the original on 12 January 2021. Retrieved 11 December 2019.
  42. ↑ Broekhuijsen 2020-01-03T16:28:57Z, Niels. "Samsung Prototypes First Ever 3nm GAAFET Semiconductor". Tom's Hardware (in English). Archived from the original on 15 September 2022. Retrieved 2020-02-10.
  43. ↑ Shilov, Anton. "TSMC: 3nm EUV Development Progress Going Well, Early Customers Engaged". Anandtech.com. Archived from the original on 3 September 2020. Retrieved 12 September 2020.
  44. ↑ "TSMC Technology Symposium Review". SemiWiki. 2022-06-22.
  45. ↑ "TSMC Readies Five 3nm Process Technologies, Adds FinFlex For Design Flexibility". AnandTech. 2022-06-16.
  46. ↑ 46.0 46.1 46.2 46.3 "N3E N3 की जगह लेता है; कई स्वादों में आता है". WikiChip Fuse. 2022-09-04.
  47. ↑ "Samsung Begins Chip Production Using 3nm Process Technology With GAA Architecture". news.samsung.com. Archived from the original on 30 June 2022. Retrieved 30 June 2022.
  48. ↑ "Samsung Starts 3nm Production: The Gate-All-Around (GAAFET) Era Begins". AnandTech. 2022-06-30. Archived from the original on 7 July 2022. Retrieved 7 July 2022.
  49. ↑ "Samsung Electronics begins 'trial production' of 3-nano foundry...The first customer is a Chinese ASIC company". TheElec. 2022-06-28. Archived from the original on 28 July 2022. Retrieved 28 July 2022.
  50. ↑ "Samsung's 3nm trial production run this week to make Bitcoin miner chips". SamMobile. 2022-06-28. Archived from the original on 27 July 2022. Retrieved 27 July 2022.
  51. ↑ "Samsung ships its first set of 3nm chips, marking an important milestone". SamMobile. 2022-07-25. Archived from the original on 27 July 2022. Retrieved 27 July 2022.
  52. ↑ "Samsung celebrates the first shipment of 3nm Gate-All-Around chips". www.gsmarena.com. 2022-07-25. Archived from the original on 26 July 2022. Retrieved 26 July 2022.
  53. ↑ "Samsung Electronics Holds 3 Nano Foundry Mass Production Shipment Ceremony". Samsung (Press release). 2022-07-25.
  54. ↑ 54.0 54.1 54.2 "सैमसंग ने सबसे उन्नत 3nm चिप्स की पहली खेप को चिह्नित करने के लिए समारोह आयोजित किया". Yonhap News Agency. 2022-07-25. Archived from the original on 28 July 2022. Retrieved 28 July 2022.
  55. ↑ 55.0 55.1 "सैमसंग ने GAA आर्किटेक्चर के साथ 3nm प्रोसेस टेक्नोलॉजी का उपयोग करके चिप उत्पादन शुरू किया". BusinessWire. 2022-06-29. Archived from the original on 28 July 2022. Retrieved 28 July 2022.
  56. ↑ "Samsung starts shipping world's first 3nm chips". The Korea Herald. 2022-07-25. Archived from the original on 27 July 2022. Retrieved 27 July 2022.
  57. ↑ 57.0 57.1 "TSMC Kicks Off 3nm Production: A Long Node to Power Leading Chips". Tom's Hardware. 2022-12-29.
  58. ↑ "TSMC's 3nm Journey: Slow Ramp, Huge Investments, Big Future". AnandTech. 2023-01-17.
  59. ↑ Patel, Dylan (2022-12-21). "TSMC's 3nm Conundrum, Does It Even Make Sense? – N3 & N3E Process Technology & Cost Detailed". SemiAnalysis.
  60. ↑ Patel, Dylan (2023-02-02). "IEDM 2022 Round-Up". SemiAnalysis.
  61. ↑ 61.0 61.1 61.2 61.3 61.4 Jones, Scotten (2023-02-01). "IEDM 2022 - TSMC 3nm". SemiWiki.
  62. ↑ Schor, David (2022-12-14). "IEDM 2022: Did We Just Witness The Death Of SRAM?". WikiChip Fuse.
  63. ↑ James, Dick. "TSMC Reveals 3nm Process Details". TechInsights. Retrieved 2023-02-16.
  64. ↑ 64.0 64.1 64.2 "TSMC Details 3nm Evolution: N3E On Schedule, N3P and N3X To Deliver 5% Performance Gains". AnandTech. 2023-04-26.
  65. ↑ "Can TSMC maintain their process technology lead". SemiWiki. 2020-04-29. Archived from the original on 13 May 2022. Retrieved 14 May 2022.
  66. ↑ 66.0 66.1 66.2 "Samsung 3nm GAAFET Enters Risk Production; Discusses Next-Gen Improvements". WikiChip Fuse. 2022-07-05.
  67. ↑ https://www.anandtech.com/show/18854/-samsung-foundry-vows-to-surpass-tsmc-within-five-years
  68. ↑ Cite error: Invalid <ref> tag; no text was provided for refs named :0
  69. ↑ "History is made! Samsung beats out TSMC and starts shipping 3nm GAA chipsets". 2022-07-25. Archived from the original on 23 August 2022. Retrieved 23 August 2022.
  70. ↑ "TSMC Q2 2022 Earnings Call" (PDF). TSMC. 2022-07-14. Archived (PDF) from the original on 15 July 2022. Retrieved 22 July 2022.
  71. ↑ Cutress, Dr Ian (2022-02-17). "Intel Discloses Multi-Generation Xeon Scalable Roadmap: New E-Core Only Xeons in 2024". www.anandtech.com. Archived from the original on 15 March 2022. Retrieved 23 March 2022.


अग्रिम पठन

  • Lapedus, Mark (21 June 2018), "Big Trouble At 3nm", semiengineering.com
  • Bae, Geumjong; Bae, D.-I.; Kang, M.; Hwang, S.M.; Kim, S.S.; Seo, B.; Kwon, T.Y.; Lee, T.J.; Moon, C.; Choi, Y.M.; Oikawa, K.; Masuoka, S.; Chun, K.Y.; Park, S.H.; Shin, H.J.; Kim, J.C.; Bhuwalka, K.K.; Kim, D.H.; Kim, W.J.; Yoo, J.; Jeon, H.Y.; Yang, M.S.; Chung, S.-J.; Kim, D.; Ham, B.H.; Park, K.J.; Kim, W.D.; Park, S.H.; Song, G.; et al. (December 2018), "3nm GAA Technology featuring Multi-Bridge-Channel FET for Low Power and High Performance Applications", 2018 IEEE International Electron Devices Meeting (IEDM) (conference paper), pp. 28.7.1–28.7.4, doi:10.1109/IEDM.2018.8614629, ISBN 978-1-7281-1987-8, S2CID 58673284


बाहरी संबंध

Preceded by
5 nm (FinFET) 		MOSFET semiconductor device fabrication process Succeeded by
2 nm (GAAFET)
Retrieved from ‘https://www.vigyanwiki.in/index.php?title=3_एनएम_प्रक्रिया&oldid=174744’