मल्टीबिट पीएलएल
पीएलएल मल्टी अंश या मल्टीबिट पीएलएल फेज़-लॉक लूप (पीएलएल) है जो अधिक बिट्स का उपयोग करके यूनीबिट पीएलएल एल की तुलना में उत्तम प्रदर्शन प्राप्त करता है। यूनिबिट पीएलएल फेज़ (तरंगों) को मापने के लिए प्रत्येक काउंटर की आउटपुट बस के केवल सबसे महत्वपूर्ण बिट (एमएसबी) का उपयोग करते हैं, जबकि मल्टीबिट पीएलएल अधिक बिट्स का उपयोग करते हैं।[1] दूरसंचार में पीएलएल आवश्यक घटक हैं।
मल्टीबिट पीएलएल उत्तम दक्षता और प्रदर्शन प्राप्त करते हैं: इस प्रकार आवृत्ति स्पेक्ट्रम का उत्तम उपयोग, सेवा की उच्च गुणवत्ता (क्यूओएस) पर अधिक उपयोगकर्ताओं को सेवा देने के लिए, आरएफ ट्रांसमिट पावर को कम करता है, और मोबाइल फ़ोन और अन्य तार रहित उपकरणों में बिजली की खपत को कम करता है।
अवधारणाएं
फेज़-लॉक लूप इलेक्ट्रॉनिक घटक या प्रणाली है जिसमें इनपुट या संदर्भ संकेत के फेज़ के साथ तुलना करते हुए इलेक्ट्रॉनिक ऑसिलेटर के फेज़ को नियंत्रित करने के लिए प्रतिक्रिया सम्मिलित है। अप्रत्यक्ष आवृत्ति सिंथेसाइज़र पीएलएल का उपयोग करता है। ऑल-डिजिटल पीएलएल में, वोल्टेज-नियंत्रित ऑसिलेटर (वीसीओ) को एनालॉग संकेत , कंट्रोल सिग्नल के अतिरिक्त डिजिटल डाटा का उपयोग करके नियंत्रित किया जाता है। फेज़ संसूचक दो संकेतों के बीच फेज़ अंतर के अनुपात में संकेत देता है; पीएलएल में, संकेत संदर्भ है, और दूसरा नियंत्रित ऑसिलेटर (या ऑसिलेटर द्वारा संचालित डिवाइडर) का आउटपुट है।
यूनीबिट फेज़-लॉक लूप में फेज़ को संदर्भ के केवल एक बिट का उपयोग करके मापा जाता है और आउटपुट सबसे महत्वपूर्ण बिट (एमएसबी) को काउंटर करता है। मल्टीबिट फेज़-लॉक लूप में फेज़ को सामान्यतः सबसे महत्वपूर्ण बिट सहित संदर्भ और आउटपुट काउंटर के एक से अधिक बिट का उपयोग करके मापा जाता है।
यूनीबिट पीएलएल
यूनिबिट पीएलएल में, आउटपुट आवृत्ति को इनपुट आवृत्ति और दो काउंटरों के मॉड्यूलो काउंट द्वारा परिभाषित किया जाता है। प्रत्येक काउंटर में, केवल सबसे महत्वपूर्ण बिट (एमएसबी) का उपयोग किया जाता है। काउंटरों की अन्य आउटपुट लाइनों पर ध्यान नहीं दिया जाता है; यह व्यर्थ जानकारी है।
पीएलएल संरचना और प्रदर्शन
पीएलएल में फेज संसूचक, फिल्टर और बंद लूप में जुड़ा ऑसिलेटर सम्मिलित होता है, इसलिए ऑसिलेटर आवृत्ति इनपुट आवृत्ति का अनुसरण करती है। चूँकि औसत आउटपुट आवृत्ति इनपुट आवृत्ति के समान होती है, ऑसिलेटर की आवृत्ति उस औसत वैल्यू के बारे में उतार-चढ़ाव या कंपन करती है। ऐसे आवृत्ति विचलन को ठीक करने के लिए बंद लूप संचालित होता है; उच्च प्रदर्शन पीएलएल इन उतार-चढ़ाव को कम मूल्यों तक कम कर देता है, चूँकि इन विचलनों को कभी भी रोका नहीं जा सकता है। नियंत्रण सिद्धांत देखें। फेज नॉइज़, कृत्रिम उत्सर्जन और कंपन उपरोक्त घटनाओं के परिणाम हैं।
पीएलएल सिंथेसाइज़र विशेषताए
- आधुनिक दूरसंचार में पीएलएल आवृत्ति सिंथेसाइज़र का व्यापक रूप से उपयोग किया जाता है। उदाहरण के लिए, सेल्युलर फोन में तीन से छह पीएलएल सम्मिलित हो सकते हैं।
- फेज़ नॉइज़ अन्य ग्राहकों के साथ उनकी सेवा की गुणवत्ता को कम करने के लिए हस्तक्षेप कर सकता है। यदि नॉइज़ कम हो जाता है, जिससे अधिक जटिल मॉडुलन योजनाओं का उपयोग करके प्रतीक दर को बढ़ाने के लिए तेज संचार संभव है - अर्थात, प्रति प्रतिरूप अधिक बिट्स प्रसारित करता है।
आवृत्ति स्थायीकरण समय वह समय होता है जब पीएलएल को दूसरी आवृत्ति पर जाने में समय लगता है। जीएसएम में आवृत्ति होपिंग का उपयोग किया जाता है, और आधुनिक प्रणालियों में और भी अधिक सीडीएमए में, आवृत्ति हॉपिंग फेज कोडिंग की तुलना में उत्तम प्रदर्शन प्राप्त करता है।
फाइन आवृत्ति रेजोल्यूशन पीएलएल की क्षमता है जो निकट दूरी पर आवृत्तियों को उत्पन्न करता है। उदाहरण के लिए, सेल्युलर नेटवर्क को 30 kHz या 10 kHz के अंतराल पर किसी भी मान की बहुलता पर अपनी आवृत्ति सेट करने के लिए मोबाइल फ़ोन की आवश्यकता हो सकती है।
पीएलएल का प्रदर्शन आवरण प्रदर्शन के उपरोक्त आवश्यक मानदंडों के बीच परस्पर संबंध को परिभाषित करता है उदाहरण के लिए आवृत्ति संकल्प में सुधार के परिणामस्वरूप धीमी पीएलएल और उच्च फेज़ नॉइज़ आदि होता है।
पीएलएल मल्टीबिट पीएलएल के प्रदर्शन एन्वोलाप का विस्तार करता है यह ठीक आवृत्ति संकल्प के साथ और कम फेज़ नॉइज़ के साथ तेजी से बसने का समय प्राप्त करने में सक्षम बनाता है।
यूनिबिट का प्रभाव
जैसे ही कोई एमएसबी से कम से कम महत्वपूर्ण बिट (एलएसबी) की ओर बढ़ता है, इस प्रकार आवृत्ति बढ़ जाती है। बाइनरी काउंटर के लिए, प्रत्येक अगली बिट पिछले की आवृत्ति से दोगुनी होती है। मॉडुलो काउंटरों के लिए, संबंध अधिक जटिल है।
केवल दो काउंटरों का एमएसबी समान आवृत्ति पर है। काउंटर के अन्य बिट्स की आवृत्ति दूसरे काउंटर के बिट्स से भिन्न होती है।
एक काउंटर के आउटपुट पर सभी बिट्स साथ डिजिटल बस का प्रतिनिधित्व करते हैं। इस प्रकार, पीएलएल आवृत्ति सिंथेसाइज़र में दो बसें होती हैं, संदर्भ काउंटर के लिए, दूसरी आउटपुट (या वीसीओ) काउंटर के लिए यूनी-बिट पीएलएल में, दो डिजिटल बसों में से प्रत्येक का केवल बिट (लाइन) उपयोग किया जाता है। अतिरिक्त सम्पूर्ण जानकारी खो जाती है।
पीएलएल डिजाइन की जटिलता
पीएलएल डिजाइन अंतःविषय कार्य है, यहां तक कि पीएलएल के विशेषज्ञों के लिए भी कठिन है। यह यूनिबिट पीएलएल के लिए, जो मल्टीबिट पीएलएल से सरल है। डिजाइन को ध्यान में रखना चाहिए:[2][3][4][5][6][7]
- नियंत्रण सिद्धांत, बंद लूप सिस्टम।
- रेडियो आवृत्ति आरएफ डिजाइन - थरथरानवाला, उच्च आवृत्ति घटक
- एनालॉग परिपथ - लूप फिल्टर
- डिजिटल परिपथ - काउंटर, फेज़ माप
- आरएफआई/ईएमआई, परिरक्षण, ग्राउंडिंग
- इलेक्ट्रॉनिक उपकरणों और परिपथ में नॉइज़ और फेज़ नॉइज़ के आंकड़े।
मल्टीबिट पीएलएल
संचालन का सिद्धांत
उपरोक्त पीएलएल दो काउंटरों में अधिक बिट्स का उपयोग करता है। दो डिजिटल बसों में अलग-अलग आवृत्तियों पर संकेतों की तुलना करने में कठिन समस्या है, जो अलग अंतिम मूल्य पर गिना जाता है।
अतिरिक्त उपलब्ध जानकारी को ध्यान में रखते हुए काउंटरों के तेज़ बिट्स का उपयोग करके उत्तम प्रदर्शन संभव है।
काउंटरों में ओवरफ्लो होने से पीएलएल का संचालन और बाधित होता है। यह प्रभाव केवल मल्टीबिट पीएलएल में प्रासंगिक है; यूनिबिट पीएलएल के लिए, केवल बिट सिग्नल एमएसबी है, इसलिए कोई अतिप्रवाह संभव नहीं है।
कार्यान्वयन
मल्टीबिट पीएलएल में स्वतंत्रता की अतिरिक्त डिग्री प्रत्येक पीएलएल को विशिष्ट आवश्यकताओं के अनुकूल बनाने की अनुमति देती है। इसे प्रोग्रामेबल लॉजिक डिवाइसेस (पीएलडी) के साथ प्रभावी विधि से प्रयुक्त किया जा सकता है, उदाहरण के लिए अल्टेरा कॉर्पोरेशन द्वारा निर्मित [7] अल्टेरा घटकों का उपयोग और प्रोग्रामिंग करने के लिए डिजिटल घटक और उन्नत डिज़ाइन टूल दोनों प्रदान करता है।
प्रारंभिक मल्टीबिट पीएलएल ने स्मार्ट कार्यान्वयन में लूप को बंद करने के लिए माइक्रोप्रोसेसर, माइक्रोकंट्रोलर या डीएसपी का उपयोग किया जाता है।[8][9][10][11][12][13][14]
लाभ
एक मल्टीबिट पीएलएल निम्न फेज़ नॉइज़ और कम बिजली की खपत के साथ ठीक आवृत्ति संकल्प और तेज आवृत्ति होपिंग प्रदान करता है।
इस प्रकार यह पीएलएल के समग्र प्रदर्शन आवरण को बढ़ाता है।
लूप बैंडविड्थ को फेज़ नॉइज़ प्रदर्शन और/या आवृत्ति सेटलिंग गति के लिए अनुकूलित किया जा सकता है; यह आवृत्ति संकल्प पर कम निर्भर करता है।
पीएलएल प्रदर्शन में सुधार आवृत्ति स्पेक्ट्रम का उत्तम उपयोग कर सकता है और संचार शक्ति को कम कर सकता है। और वास्तव में, पीएलएल के प्रदर्शन में निरंतर सुधार किया जा रहा है।[1]
संदर्भ
- ↑ 1.0 1.1 Marc Zuta, "A new PLL with fast settling time and low phase noise". Microwave Journal, June 1998, pp. 94–108.
- ↑ Floyd M. Gardner, Phaselock Techniques, Second edition. ISBN 0-471-04294-3
- ↑ Vadim Manassewitsch: Frequency Synthesizers, Theory and Design. Second edition. ISBN 0-471-07917-0
- ↑ Bar-Giora Goldberg, Digital Techniques in Frequency Synthesis
- ↑ William C. Lindsey, Marvin K. Simon, Telecommunication Systems Engineering
- ↑ Marvin Frerking, Crystal Oscillator Design and Temperature Compensation
- ↑ 7.0 7.1 "Device Data Book". Altera Corporation.
- ↑ U.S. Patent No. 4450518 ITT Industries, Inc. A closed loop control system for adjusting an oscillator frequency using a microprocessor and DAC
- ↑ U.S. Patent No. 4503401 Allied Corporation A PLL with a microprocessor controlling a VCO for extending the frequency range of the PLLO
- ↑ U.S. Patent No. 4646030 Tektronix, Inc. Oscillator is frequency and phase locked. Uses microprocessor and DAC, DAC output to programmable delay circuit
- ↑ U.S. Patent No. 5053723 U.S. Philips Corp. PLL with microprocessor controlling a VCO through a switching network and PDM
- ↑ U.S. Patent No. 5182528 Zuta Marc, Computer controls oscillator through both a coarse digital bus and a fine analog control using a DAC
- ↑ U.S. Patent No. 5363419 Advanced Micro Devices, Inc. VCO is controlled using analog signal derived from counter and DAC, and a coarse loop
- ↑ U.S. Patent No. 5448763 Motorola Inc. PLL synthesizer, processor determines the channel spacing. PLL has faster lock time and lower noise
