एकीकृत परिपथ पैकेजिंग
इलेक्ट्रॉनिक्स निर्माण में, एकीकृत परिपथ पैकेजिंग फैब्रिकेशन (अर्धचालक) का अंतिम अवस्था है, जिसमें अर्धचालक की सामग्री के ब्लॉक को एक सहायक केस में संपुटित करता है जो भौतिक क्षति और जंग को रोकता है। इस स्थिति को "सुचालक पैकेज" रूप में जाना जाता है, यह विद्युत संपर्कों का समर्थन करता है जो किसी उपकरण को परिपथ के बोर्ड से जोड़ता हैं।
एकीकृत परिपथ के उद्योग में, प्रक्रिया को सामान्यतः पैकेजिंग के रूप में जाना जाता है। इसे अर्धचालक उपकरण असेंबली, असेंबली, संपुटन या सीलिंग सम्मिलित हैं।
पैकेजिंग के बाद एकीकृत परिपथ का परीक्षण किया जाता है।
यह शब्द कभी-कभी इलेक्ट्रॉनिक पैकेजिंग के साथ भ्रमित होता है, जो मुद्रित सर्किट बोर्डों पर एकीकृत परिपथ (और अन्य घटकों) के साथ बढ़ता जाता है और आपस में मिलता जुलता है।
आकृति विचार
विद्युत
वर्तमान ले जाने वाले निशान जो डाई से बाहर निकलते हैं, पैकेज के माध्यम से, और मुद्रित सर्किट बोर्ड (पीसीबी) में ऑन-चिप सिग्नल की तुलना में बहुत अलग विद्युत गुण होते हैं। उन्हें विशेष डिजाइन तकनीकों की आवश्यकता होती है और चिप तक ही सीमित संकेतों की तुलना में बहुत अधिक विद्युत शक्ति की आवश्यकता होती है। इसलिए, यह महत्वपूर्ण है कि विद्युत संपर्कों के रूप में उपयोग की जाने वाली सामग्री कम प्रतिरोध, कम समाई और कम अधिष्ठापन जैसी विशेषताओं को प्रदर्शित करती है।[1] संरचना और सामग्री दोनों को सिग्नल ट्रांसमिशन गुणों को प्राथमिकता देनी चाहिए, जबकि किसी भी परजीवी तत्व (विद्युत नेटवर्क) को कम करना जो सिग्नल को नकारात्मक रूप से प्रभावित कर सकता है।
इन विशेषताओं को नियंत्रित करना तेजी से महत्वपूर्ण होता जा रहा है क्योंकि बची हुई तकनीक तेज होने लगी है। पैकेजिंग विलंब में उच्च-प्रदर्शन वाले कंप्यूटर को लगभग आधे समय की देरी करने की क्षमता होती है, और गति पर यह अड़चन बढ़ने लगती है।[1]
यांत्रिक और ऊष्मीय
एकीकृत परिपथ पैकेज को भौतिक टूटने का विरोध करना चाहिए, नमी को बाहर रखना चाहिए, और चिप से प्रभावी गर्मी अपव्यय भी प्रदान करना चाहिए। इसके अलावा, आरएफ अनुप्रयोगों के लिए, आमतौर पर विद्युत चुम्बकीय हस्तक्षेप को ढालने के लिए पैकेज की आवश्यकता होती है, जो या तो सर्किट के प्रदर्शन को कम कर सकता है या पड़ोसी सर्किट पर प्रतिकूल प्रभाव डाल सकता है। अंत में, पैकेज को चिप को पीसीबी से इंटरकनेक्ट करने की अनुमति देनी चाहिए।[1] पैकेज की सामग्री या तो प्लास्टिक (थर्मोसेटिंग पॉलिमर या थर्माप्लास्टिक ), धातु (आमतौर पर पत्रिका ) या सिरेमिक हैं। इसके लिए इस्तेमाल किया जाने वाला एक सामान्य प्लास्टिक एपॉक्सी-क्रेसोल -नोवोला (ईसीएन) है।[2] सभी तीन सामग्री प्रकार प्रयोग करने योग्य यांत्रिक शक्ति, नमी और गर्मी प्रतिरोध प्रदान करते हैं। फिर भी, उच्च अंत उपकरणों के लिए, धातु और सिरेमिक पैकेज आमतौर पर उनकी उच्च शक्ति (जो उच्च पिन-गिनती डिज़ाइन का समर्थन करता है), गर्मी अपव्यय, हेमेटिक प्रदर्शन, या अन्य कारणों के कारण पसंद किए जाते हैं। सामान्यतया, सिरेमिक पैकेज समान प्लास्टिक पैकेज की तुलना में अधिक महंगे होते हैं।[3]
कुछ पैकेजों में गर्मी हस्तांतरण को बढ़ाने के लिए धातु के बने हुए पंख (फिन (विस्तारित सतह)) होते हैं, लेकिन ये बहुत जगह लेते हैं। बड़े पैकेज भी अधिक इंटरकनेक्टिंग पिन की अनुमति देते हैं।[1]
आर्थिक
एकीकृत परिपथ पैकेजिंग के चयन में लागत एक कारक है। आमतौर पर, एक सस्ता प्लास्टिक पैकेज 2W तक की गर्मी को नष्ट कर सकता है, जो कि कई सरल अनुप्रयोगों के लिए पर्याप्त है, हालांकि समान परिदृश्य में एक समान सिरेमिक पैकेज 50W तक फैल सकता है।[1] जैसे-जैसे पैकेज के अंदर के चिप्स छोटे और तेज होते जाते हैं, वैसे-वैसे वे गर्म भी होते जाते हैं। जैसे-जैसे अधिक प्रभावी गर्मी अपव्यय की आवश्यकता बढ़ती है, पैकेजिंग की लागत इसके साथ बढ़ती जाती है। सामान्यतः पैकेज जितना छोटा और जटिल होगा, इसका निर्माण भी उतना ही महंगा होगा।[3]
इतिहास
प्रारंभिक एकीकृत परिपथों को सिरेमिक फ्लैट पैक में पैक किया गया था, जिसका उपयोग सेना ने कई वर्षों तक अपनी विश्वसनीयता और छोटे आकार के लिए किया था। 1970 के दशक में उपयोग की जाने वाली अन्य प्रकार की पैकेजिंग, जिसे ICP (इंटीग्रेटेड सर्किट पैकेज) कहा जाता है, एक सिरेमिक पैकेज (कभी-कभी ट्रांजिस्टर पैकेज के रूप में गोल) था, जिसमें एक तरफ लीड, पैकेज अक्ष के साथ सह-अक्षीय रूप से होता था।
वाणिज्यिक सर्किट पैकेजिंग जल्दी से दोहरे इन-लाइन पैकेज (डीआईपी) में चली गई, पहले सिरेमिक में और बाद में प्लास्टिक में[4] 1980 के दशक में वीएलएसआई पिन और सीसा रहित चिप वाहक की संख्या डीआईपी पैकेजिंग के लिए व्यावहारिक सीमा से अधिक हो गई, जिससे पिन ग्रिड सरणी(पीजीए) और लीडलेस चिप कैरियर (एलसीसी) पैकेज हो गए।[5] माउंट सतह पैकेजिंग 1980 के दशक की शुरुआत में दिखाई दी और 1980 के दशक के अंत में लोकप्रिय हो गई, जिसमें गल-विंग या जे-लीड के रूप में बनाई गई लीड के साथ महीन लीड पिच का उपयोग किया गया, जैसा कि लघु-रूपरेखा एकीकृत परिपथ द्वारा उदाहरण दिया गया - एक वाहक जो लगभग 30 के क्षेत्र में रहता है - एक समान डीआईपी से 50% कम, एक विशिष्ट मोटाई के साथ जो 70% कम है।[5]
प्रारंभिक यूएसएसआर-निर्मित एकीकृत परिपथ, अर्धचालक सामग्री (डाई) का छोटा ब्लॉक, गोल, धातु के पैकेज के अंदर संलग्न होता है। अगला बड़ा नवाचार क्षेत्र सरणी पैकेज था, जो पैकेज के सतह क्षेत्र में इंटरकनेक्शन टर्मिनल (इलेक्ट्रॉनिक्स) पर रखता है, पिछले पैकेज प्रकारों की तुलना में अधिक संख्या में कनेक्शन प्रदान करता है जहां केवल बाहरी परिधि का उपयोग किया जाता है। पहला क्षेत्र सरणी पैकेज एक सिरेमिक पिन ग्रिड सरणी पैकेज था।[1] कुछ ही समय बाद, प्लास्टिक बॉल ग्रिड सरणी (बीजीए), एक अन्य प्रकार का एरिया ऐरे पैकेज, सबसे अधिक इस्तेमाल की जाने वाली पैकेजिंग तकनीकों में से एक बन गया।[6]
1990 के दशक के अंत में, प्लास्टिक क्वाड फ्लैट पैक (PQFP) और पतले छोटे-आउटलाइन पैकेज (TSOP) ने PGA पैकेजों को उच्च पिन काउंट उपकरणों के लिए सबसे आम के रूप में बदल दिया,[1] चूंकि पीजीए पैकेज अभी भी अक्सर माइक्रोप्रोसेसर के लिए उपयोग किए जाते हैं। हालांकि, उद्योग जगत के अग्रणी इंटेल और एएमडी ने 2000 के दशक में पीजीए पैकेज से लैंड ग्रिड श्रेणी (एलजीए) पैकेज में संक्रमण किया।[7]
बॉल ग्रिड ऐरे (बीजीए) पैकेज 1970 के दशक से मौजूद हैं, लेकिन 1990 के दशक में फ्लिप-चिप बॉल ग्रिड ऐरे (एफसीबीजीए) पैकेज में विकसित हुए। FCBGA पैकेज किसी भी मौजूदा पैकेज प्रकार की तुलना में बहुत अधिक पिन काउंट की अनुमति देते हैं। FCBGA पैकेज में, डाई को उल्टा (फ़्लिप) लगाया जाता है और पैकेज बॉल को एक सब्सट्रेट के माध्यम से जोड़ता है जो तारों के बजाय एक मुद्रित-सर्किट बोर्ड के समान होता है। FCBGA पैकेज इनपुट-आउटपुट सिग्नल (क्षेत्र-I/O कहा जाता है) की एक सरणी को डाई परिधि तक सीमित होने के बजाय पूरे डाई पर वितरित करने की अनुमति देता है।[8]
ऑन-चिप सिग्नल की तुलना में, पैकेज के माध्यम से और मुद्रित सर्किट बोर्ड में मरने के निशान में बहुत अलग विद्युत गुण होते हैं। उन्हें विशेष डिजाइन तकनीकों की आवश्यकता होती है और चिप तक ही सीमित संकेतों की तुलना में बहुत अधिक विद्युत शक्ति की आवश्यकता होती है।
हाल के विकास में पैकेज में सिस्टम , या त्रि-आयामी एकीकृत परिपथ के लिए एसआईपी नामक एकल पैकेज में कई मर जाते हैं। एक छोटे सब्सट्रेट, अक्सर सिरेमिक पर कई डाई को मिलाने को एमसीएम या मल्टी-चिप मॉड्यूल कहा जाता है। एक बड़े एमसीएम और एक छोटे मुद्रित सर्किट बोर्ड के बीच की सीमा कभी-कभी धुंधली होती है।[9]
सामान्य पैकेज प्रकार
- थ्रू-होल तकनीक
- भूतल पर्वत प्रौद्योगिकी
- चिप वाहक
- पिन ग्रिड सारणी
- क्वाड सतह पैकेज
- लघु रूपरेखा एकीकृत परिपथ
- चिप-स्केल पैकेज
- गेंद जाल सारणी
- एकीकृत परिपथ पैकेजिंग प्रकारों की सूची | ट्रांजिस्टर, डायोड, छोटे पिन वाले काउंट आईसी पैकेज
- मल्टी-चिप मॉड्यूल | मल्टी-चिप पैकेज
संचालन
डाई अटैचमेंट वह चरण है जिसके दौरान एक डाई को माउंट किया जाता है और पैकेज या सपोर्ट स्ट्रक्चर (हेडर) पर लगाया जाता है।[10] उच्च-शक्ति वाले अनुप्रयोगों के लिए, डाई आमतौर पर पैकेज पर गलनक्रांतिक बंधी होती है, उदा। सोना-टिन या सोना-सिलिकॉन मिलाप (अच्छी गर्मी चालन के लिए)। कम-लागत, कम-शक्ति वाले अनुप्रयोगों के लिए, डाई को अक्सर एक एपॉक्सी चिपकने वाले का उपयोग करके सीधे एक सब्सट्रेट (जैसे एक मुद्रित वायरिंग बोर्ड) पर चिपका दिया जाता है।
निम्नलिखित ऑपरेशन पैकेजिंग चरण में किए जाते हैं, जैसा कि बॉन्डिंग, एनकैप्सुलेशन और वेफर बॉन्डिंग चरणों में टूट जाता है। ध्यान दें कि यह सूची सर्व-समावेशी नहीं है और ये सभी ऑपरेशन प्रत्येक पैकेज के लिए नहीं किए जाते हैं, क्योंकि यह प्रक्रिया एकीकृत परिपथ पैकेजिंग प्रकारों की सूची पर अत्यधिक निर्भर है।
- आईसी संबंध
- आईसी एनकैप्सुलेशन
- वेफर बॉन्डिंग
यह भी देखें
- एकीकृत परिपथ पैकेजिंग प्रकारों की सूची
- इलेक्ट्रॉनिक्स पैकेज आयामों की सूची
- बी-स्टेजिंग
- पोटिंग (इलेक्ट्रॉनिक्स)
- रजाई पैकेजिंग
- इलेक्ट्रॉनिक पैकेजिंग
- डिकैपिंग
संदर्भ
- ↑ 1.0 1.1 1.2 1.3 1.4 1.5 1.6 Rabaey, Jan (2007). Digital Integrated Circuits (2nd ed.). Prentice Hall, Inc. ISBN 978-0130909961.
- ↑ Ardebili, Haleh; Pecht, Michael G. (2009). "Plastic Encapsulant Materials". Encapsulation Technologies for Electronic Applications. pp. 47–127. doi:10.1016/B978-0-8155-1576-0.50006-1. ISBN 9780815515760 – via ResearchGate.
- ↑ 3.0 3.1 Greig, William (2007). Integrated Circuit Packaging, Assembly and Interconnections. Springer Science & Business Media. ISBN 9780387339139.
- ↑ Dummer, G.W.A. (1978). Electronic Inventions and Discoveries (2nd ed). Pergamon Press. ISBN 0-08-022730-9.
- ↑ 5.0 5.1 Baker, R. Jacob (2010). CMOS: Circuit Design, Layout, and Simulation, Third Edition. Wiley-IEEE. ISBN 978-0-470-88132-3.
- ↑ Ken Gilleo (2003). Area array packaging processes for BGA, Flip Chip, and CSP. McGraw-Hill Professional. p. 251. ISBN 0-07-142829-1.
- ↑ "Land Grid Array (LGA) Socket and Package Technology" (PDF). Intel. Retrieved April 7, 2016.
- ↑ Riley, George (2009-01-30). "Flipchips: Tutorial #1". Archived from the original on January 30, 2009. Retrieved 2016-04-07.
{{cite web}}: CS1 maint: unfit URL (link) - ↑ R. Wayne Johnson, Mark Strickland and David Gerke, NASA Electronic Parts and Packaging Program. "3-D Packaging: A Technology Review." June 23, 2005. Retrieved July 31, 2015
- ↑ L. W. Turner (ed), Electronics Engineers Reference Book, Newnes-Butterworth, 1976, ISBN 0-408-00168-2, pages 11-34 through 11-37
