इलियाक IV

From Vigyanwiki
इलियाक IV समानांतर कंप्यूटर की कंट्रोल यूनिट

इलियाक IV(इलियाक IV) पहला व्यापक समानांतर कंप्यूटर था।[1] सिस्टम को मूल रूप से 256 64-बिट फ़्लोटिंग पॉइंट यूनिट्स (एफपीयू) और चार सेंट्रल प्रोसेसिंग यूनिट (सीपीयू) के साथ प्रति सेकंड 1 बिलियन ऑपरेशन प्रोसेस करने में सक्षम बनाने के लिए डिज़ाइन किया गया था।[2] बजट की कमी के कारण, 64 एफपीयू और एक सीपीयू के साथ केवल एक क्वाड्रेंट बनाया गया था। चूंकि सभी एफपीयू को एक ही निर्देश ADD, SUB इत्यादि को संसाधित करना था, डिज़ाइन को एकल निर्देश, आधुनिक शब्दावली में एकाधिक डेटा, या SIMD माना जाएगा।

प्रोसेसर की एक श्रृंखला का उपयोग करके कंप्यूटर बनाने की अवधारणा 1952 में आईएएस मशीन पर एक प्रोग्रामर के रूप में काम करते समय डेनियल स्लोटनिक के दिमाग में आई थी।1960 तक औपचारिक डिजाइन प्रारम्भ नहीं हुआ था, जब स्लॉटनिक वेस्टिंगहाउस इलेक्ट्रिक में काम कर रहे थे और अमेरिकी वायु सेना अनुबंध के तहत विकास निधि की व्यवस्था की थी। जब 1964 में वह अनुदान समाप्त हो गई, तो स्लोटनिक इलिनोइस विश्वविद्यालय चले गए और इलिनोइस ऑटोमैटिक कंप्यूटर (इलियाक) टीम में सम्मिलित हो गए। एडवांस्ड रिसर्च प्रोजेक्ट्स एजेंसी (एआरपीए) से अनुदान के साथ, उन्होंने 1,024 1-बिट प्रोसेसर की मूल अवधारणा के स्थान पर 256 64-बिट प्रोसेसर के साथ एक नई अवधारणा का डिजाइन प्रारम्भ किया।

जब मशीन बरोज़ कॉर्पोरेशन में बनाई जा रही थी, विश्वविद्यालय ने इसे रखने के लिए एक नई सुविधा का निर्माण प्रारम्भ किया। अमेरिकी रक्षा विभाग से मिलने वाली अनुदान को लेकर राजनीतिक तनाव के कारण ARPA और विश्वविद्यालय को मशीन की सुरक्षा का डर सताने लगा। जब मशीन का पहला 64-प्रोसेसर क्वाड्रेंट 1972 में पूरा हो गया, तो इसे कैलिफोर्निया में नासा एम्स रिसर्च सेंटर भेजा गया। विभिन्न कमियों को ठीक करने के लिए तीन साल के गहन संशोअनुदान के बाद, इलियाक IV को नवंबर 1975 में वितरित उपयोग के लिए ARPANET से जोड़ा गया, जो क्रे-1 को लगभग 12 महीने से पीछे छोड़ते हुए पहला नेटवर्क-अवेलबल सुपरकंप्यूटर बन गया।

अपनी डिज़ाइन गति से आधी गति से चलते हुए, एक-क्वाड्रेंट इलियाक IV ने 50 एमएफएलओपी शिखर प्रदान किया,[3] जिससे यह उस समय विश्व का सबसे तेज़ कंप्यूटर बन गया। इसे सॉलिड-स्टेट मेमोरी का उपयोग करने वाला पहला बड़ा कंप्यूटर होने का श्रेय भी दिया जाता है, साथ ही यह उस समय तक निर्मित सबसे जटिल कंप्यूटर भी है, जिसमें 1 मिलियन से अधिक गेट हैं।[4] सामान्यतः अधिक बजट वृद्धि के कारण विफलता माना जाता है,[4][5] यह डिज़ाइन समानांतर प्रणालियों की प्रोग्रामिंग के लिए नई तकनीकों और प्रणालियों के विकास में सहायक था। 1980 के दशक में, इलियाक IV अवधारणाओं पर आधारित कई मशीनें सफलतापूर्वक वितरित की गईं।

इतिहास

उत्पत्ति

जून 1952 में, डैनियल स्लोटनिक ने प्रिंसटन विश्वविद्यालय में इंस्टीट्यूट फॉर एडवांस्ड स्टडी (आईएएस) में आईएएस मशीन पर काम करना प्रारम्भ किया।[6] आईएएस मशीन में एक बिट-समानांतर गणित इकाई थी जो 40-बिट शब्द पर संचालित होती थी।[7] मूल रूप से विलियम्स ट्यूब मेमोरी से सुसज्जित, इंजीनियरिंग रिसर्च एसोसिएट्स का एक चुंबकीय ड्रम बाद में जोड़ा गया था। इस ड्रम में 80 ट्रैक थे ताकि एक समय में दो शब्द पढ़े जा सकें, और प्रत्येक ट्रैक में 1,024 बिट्स संग्रहीत थे।[8]

ड्रम के तंत्र पर विचार करते समय, स्लोटनिक को आश्चर्य होने लगा कि क्या यह कंप्यूटर बनाने का सही तरीका है। यदि किसी शब्द के बिट्स को 40 ट्रैकों के समानांतर लिखने के स्थान पर एक ही ट्रैक पर क्रमिक रूप से लिखा जाता है, तो डेटा को बिट-दर-बिट ड्रम से सीधे बिट-सीरियल कंप्यूटर में फीड किया जा सकता है। ड्रम में अभी भी कई ट्रैक और हेड होंगे, लेकिन एक शब्द को एकत्रित करने और इसे एक एएलयू में भेजने के स्थान पर, इस अवधारणा में प्रत्येक ट्रैक पर डेटा को एक समय में थोड़ा सा पढ़ा जाएगा और समानांतर एएलयू में भेजा जाएगा। यह एक शब्द-समानांतर, बिट-सीरियल कंप्यूटर होगा।[6]

स्लोटनिक ने इस विचार को आईएएस में उठाया, लेकिन जॉन वॉन न्यूमैन ने इसे बहुत अधिक ट्यूबों की आवश्यकता के रूप में अस्वीकृत कर दिया।[6] स्लोटनिक ने अपनी पीएचडी के लिए स्कूल लौटने के लिए फरवरी 1954 में आईएएस छोड़ दिया और इस सन्दर्भ को भुला दिया गया।[6]

सोलोमन

अपनी पीएचडी और कुछ पोस्ट-डॉक्टर कार्य पूरा करने के बाद, स्लोटनिक आईबीएम में चले गए। इस समय तक, कम से कम वैज्ञानिक कंप्यूटिंग के लिए, ट्यूब और ड्रम को ट्रांजिस्टर और कोर मेमोरी से बदल दिया गया था। एक ड्रम से डेटा की विभिन्न धाराओं पर काम करने वाले समानांतर प्रोसेसर के विचार में अब वही स्पष्ट अपील नहीं रही। फिर भी, आगे के विचार से पता चला कि समानांतर मशीनें अभी भी कुछ अनुप्रयोगों में महत्वपूर्ण प्रदर्शन प्रदान कर सकती हैं; स्लोटनिक और एक सहयोगी, जॉन कॉके ने 1958 में इस अवधारणा पर एक पेपर लिखा था।[9]

आईबीएम में थोड़े समय के लिए और फिर एरोंका विमान में कुछ समय व्यतीत के बाद, स्लोटनिक वेस्टिंगहाउस एयर आर्म डिवीजन में पहुंचे, जो राडार और इसी तरह की प्रणालियों पर काम करता था।[10] अमेरिकी वायु सेना की आरएडीसी से एक अनुबंध के तहत, स्लॉटनिक 1,024 बिट-सीरियल एएलयू के साथ सिस्टम डिजाइन करने के लिए एक टीम बनाने में सक्षम था, जिसे "प्रसंस्करण तत्वों" या पीई के रूप में जाना जाता है। इस डिज़ाइन को राजा सोलोमन के नाम पर सोलोमन नाम दिया गया था, जो बहुत बुद्धिमान थे और उनकी 1,000 पत्नियाँ थीं।[11]

पीई को एकल मास्टर सेंट्रल प्रोसेसिंग यूनिट (सीपीयू), कंट्रोल यूनिट या सीयू से निर्देश दिए जाएंगे। सोलोमन का सीयू मेमोरी से निर्देशों को पढ़ेगा, उन्हें डीकोड करेगा, और फिर उन्हें प्रसंस्करण के लिए पीई को सौंप देगा। ऑपरेंड और परिणाम रखने के लिए प्रत्येक PE की अपनी मेमोरी, PE मेमोरी मॉड्यूल या PEM होती है। सीयू एक समर्पित मेमोरी बस के माध्यम से संपूर्ण मेमोरी तक पहुंच सकता है, जबकि पीई केवल अपने स्वयं के पीईएम तक पहुंच सकता है।[12] एक पीई के परिणामों को दूसरे में इनपुट के रूप में उपयोग करने की अनुमति देने के लिए, एक अलग नेटवर्क ने प्रत्येक पीई को उसके आठ निकटतम पड़ोसियों से जोड़ा।[13]

कई परीक्षण प्रणाली का निर्माण किया गया, जिसमें 3-बाय-3 (9 पीई) प्रणाली और सरलीकृत पीई के साथ 10-बाय-10 मॉडल सम्मिलित है। इस अवधि के दौरान, अधिक जटिल पीई डिज़ाइनों पर कुछ विचार किया गया, जो एक 24-बिट समानांतर प्रणाली बन जाएगी जिसे 256-बाई-32 व्यवस्था में व्यवस्थित किया जाएगा। इस डिज़ाइन का उपयोग करने वाला एक एकल पीई 1963 में बनाया गया था। जैसे ही डिज़ाइन का काम जारी रहा, अमेरिकी रक्षा विभाग के प्राथमिक प्रायोजक की एक दुर्घटना में मृत्यु हो गई और आगे कोई अनुदान नहीं मिल सका।[14]

विकास जारी रखने के लिए स्लोटनिक ने लिवरमोर से संपर्क किया, जो उस समय सुपरकंप्यूटर खरीद में सबसे आगे था। वे डिज़ाइन में बहुत रुचि रखते थे, लेकिन उन्होंने उन्हें वर्तमान डिज़ाइन की फिक्स्ड-पॉइंट निश्चित बिंदु गणित इकाइयों को वास्तविक फ़्लोटिंग पॉइंट में अपग्रेड करने के लिए मना लिया, जिसके परिणामस्वरूप सोलोमन.2 डिज़ाइन प्राप्त हुआ।[15]

लिवरमोर विकास के लिए अनुदान नहीं देगा, इसके स्थान पर, उन्होंने एक अनुबंध की प्रस्तुति की जिसमें वे मशीन के पूरा होने के बाद उसे लीज पर देंगे। वेस्टिंगहाउस प्रबंधन ने इसे बहुत जोखिम भरा माना और टीम को बंद कर दिया। स्लॉटनिक ने परियोजना को जारी रखने के लिए उद्यम पूंजी खोजने का प्रयास करते हुए वेस्टिंगहाउस छोड़ दिया, लेकिन असफल रहे। लिवरमोर ने बाद में इस भूमिका के लिए सीडीसी स्टार-100 का चयन किया, क्योंकि सीडीसी विकास लागत वहन करने को तैयार था।[16]

इलियाक IV

जब सोलोमन का कार्यकाल समाप्त हुआ, तो स्लॉटनिक अर्बाना-शैंपेन में इलिनोइस विश्वविद्यालय में इलिनोइस ऑटोमैटिक कंप्यूटर डिज़ाइन (इलियाक) टीम में सम्मिलित हो गए। इलिनोइस 1949 से अमेरिकी रक्षा विभाग और उन्नत अनुसंधान परियोजना एजेंसी (एआरपीए) के लिए बड़े कंप्यूटर डिजाइन और निर्माण कर रहा था। 1964 में विश्वविद्यालय ने इस प्रयास को वित्तपोषित करने के लिए एआरपीए के साथ एक अनुबंध पर हस्ताक्षर किए, जिसे इलियाक IV के रूप में जाना जाता है, क्योंकि यह विश्वविद्यालय में चौथा कंप्यूटर डिज़ाइन और निर्मित किया गया था । गतिविधि 1965 में प्रारम्भ हुआ, और पहला-पास डिज़ाइन 1966 में पूरा हुआ।[17]

सोलोमन की बिट-सीरियल अवधारणा के विपरीत, इलियाक IV में PE को 12,000 गेट्स और 2048-शब्द पतली-फिल्म मेमोरी का उपयोग करके पूर्ण 64-बिट (बिट-समानांतर) प्रोसेसर में अपग्रेड किया गया था।[18] पीई में पांच 64-बिट रजिस्टर थे, प्रत्येक का एक विशेष उद्देश्य था। इनमें से एक, आरजीआर, का उपयोग नज़दीक पीई को डेटा संचारित करने के लिए किया गया था, जो प्रति घड़ी चक्र में एक "हॉप" ले जाता था। एक अन्य रजिस्टर, आरजीडी, ने संकेत दिया कि वह पीई वर्तमान में सक्रिय था या नहीं। "निष्क्रिय" पीई मेमोरी तक नहीं पहुंच सकते थे, लेकिन वे आरजीआर का उपयोग करके नज़दीक पीई को परिणाम भेजेंगे।[13] पीई को एकल 64-बिट एफपीयू, दो 32-बिट अर्ध-सटीक एफपीयू, या आठ 8-बिट फिक्स्ड-पॉइंट प्रोसेसर के रूप में काम करने के लिए डिज़ाइन किया गया था।[18]

1,024 पीई और सीयू के स्थान पर, नए डिज़ाइन में कुल 256 पीई को चार 64-पीई "क्वाड्रेंट" में व्यवस्थित किया गया था, प्रत्येक का अपना सीयू था। सीयू भी 64-बिट डिज़ाइन थे, जिसमें चौंसठ 64-बिट रजिस्टर और अन्य चार 64-बिट संचायक थे। सिस्टम चार अलग-अलग 64-पीई मशीनों, दो 128-पीई मशीनों या एक 256-पीई मशीन के रूप में चल सकता है। इसने सिस्टम को विभिन्न समस्याओं पर काम करने की अनुमति दी जब डेटा संपूर्ण 256-पीई सरणी की मांग के लिए बहुत छोटा था [18]

25 मेगाहर्ट्ज घड़ी पर आधारित, सभी 256-पीई एक ही प्रोग्राम पर चलने के साथ, मशीन को प्रति सेकंड 1 बिलियन फ्लोटिंग पॉइंट ऑपरेशन, या आज की शब्दावली में, 1 जीएफएलओपीएस देने के लिए डिज़ाइन किया गया था।[19] इसने इसे विश्व की किसी भी मशीन से कहीं अधिक तेज़ बना दिया; समकालीन सीडीसी 7600 का घड़ी चक्र 27.5 नैनोसेकंड या 36 एमआईपीएस था[20], यद्यपि कई कारणों से यह सामान्यतः 10 एमआईपीएस के समीप प्रदर्शन की प्रस्तुति करता था।[21][lower-alpha 1]

मशीन को समर्थन देने के लिए, डिजिटल कंप्यूटर प्रयोगशाला भवनों के विस्तार का निर्माण किया गया।[22][23] विश्वविद्यालय में प्रतिकृति कार्य का मुख्य उद्देश्य पीई को डेटा के साथ कुशलतापूर्वक भरना था, इस प्रकार कंप्यूटर विकास में पहला तनाव परीक्षण आयोजित करना था। इसे यथासंभव आसान बनाने के लिए, कई नई कंप्यूटर लैंग्वेज बनाई गईं; IVTRAN और TRANQUIL FORTRAN के समानांतर संस्करण थे, और Glypnir ALGOL का एक समान रूपांतरण था। सामान्यतः, ये लैंग्वेज समानांतर में निष्पादित होने वाले पीई में डेटा के एरे को लोड करने के लिए समर्थन प्रदान करती हैं, और कुछ ने एरे संचालन में लूप को खोलने का भी समर्थन किया है।[24]

निर्माण, समस्याएँ

1966 की, डिज़ाइन के निर्माण में रुचि रखने वाले औद्योगिक भागीदारों की अनुसंधान में विश्वविद्यालय द्वारा प्रस्तावों के लिए एक अनुरोध भेजा गया था। जुलाई में सत्रह प्रतिक्रियाएँ प्राप्त हुईं, सात ने उत्तर दिया और इनमें से तीन का चयन किया गया।[25] नियंत्रण डेटा सहित कई प्रतिक्रियाओं ने उन्हें वेक्टर प्रोसेसर डिज़ाइन में रुचि लेने का प्रयास किया, लेकिन चूंकि इन्हें पहले से ही डिज़ाइन किया जा रहा था, इसलिए टीम को दूसरा निर्माण करने में कोई रुचि नहीं थी। अगस्त 1966 में,[lower-alpha 2] मशीन के निर्माण पर बोली लगाने के लिए आरसीए, बरोज़ कॉर्पोरेशन और यूनीवैक को आठ महीने के अनुबंध की प्रस्तुति की गई थी।[18]

टेक्सस इंस्ट्रूमेंट्स (टीआई) के साथ मिलकर बरोज़ ने अंततः अनुबंध जीत लिया। दोनों ने नई तकनीकी प्रगति की प्रस्तुति की जिसने उनकी बोली को सबसे रुचिकर बना दिया। बरोज़ पतली-फिल्म मेमोरी का एक नया और बहुत तेज़ संस्करण बनाने की प्रस्तुति कर रहा था जो प्रदर्शन में सुधार करेगा। टीआई प्रत्येक 20 लॉजिक गेट के साथ 64-पिन एमिटर-युग्मित लॉजिक (ईसीएल) इंटीग्रेटेड सर्किट (आईसी) बनाने की प्रस्तुति कर रहा था।[lower-alpha 3] उस समय, अधिकांश आईसी 16-पिन पैकेज का उपयोग करते थे और 4 से 7 गेट के बीच होते थे। टीआई के आईसी का उपयोग करने से सिस्टम बहुत छोटा हो जाएगा।[18]

बरोज़ ने विशेष डिस्क ड्राइव की भी आपूर्ति की, जिसमें प्रत्येक ट्रैक के लिए एक अलग स्थिर हेड होता है और यह 500 Mbit/s तक की गति प्रदान कर सकता है और प्रति 36" डिस्क में लगभग 80 MB संग्रहीत कर सकता है। वे फ्रंट के रूप में कार्य करने के लिए एक बरोज़ B6500 मेनफ्रेम भी प्रदान करेंगे। -एंड कंट्रोलर, सेकेंडरी स्टोरेज से डेटा लोड करना और अन्य हाउसकीपिंग कार्य करना। B6500 से जुड़ा एक तृतीय पक्ष लेजर ऑप्टिकल रिकॉर्डिंग माध्यम था, राइट वन्स सिस्टम जो पॉलिएस्टर शीट की एक पट्टी पर लेपित पतली धातु की फिल्म पर 1 Tbit तक संग्रहीत होता था एक घूमने वाले ड्रम द्वारा ले जाया गया। नए डिज़ाइन का निर्माण बरोज़ की ग्रेट वैली लैब में प्रारम्भ हुआ।[12] उस समय, यह अनुमान लगाया गया था कि मशीन 1970 की प्रारम्भ में वितरित की जाएगी।[26]

आईसी पर एक साल तक काम करने के बाद, टीआई ने घोषणा की कि वे 64-पिन डिज़ाइन बनाने में सक्षम होने में विफल रहे हैं। अधिक जटिल आंतरिक वायरिंग सर्किट्री में क्रॉसस्टॉक का कारण बन रही थी, और उन्होंने समस्याओं को ठीक करने के लिए एक और वर्ष का समय मांगा। इसके स्थान पर, इलियाक टीम ने उपलब्ध 16-पिन IC के आधार पर मशीन को फिर से डिज़ाइन करना चुना। इसके लिए सिस्टम को मूल 25 मेगाहर्ट्ज के स्थान पर 16 मेगाहर्ट्ज घड़ी का उपयोग करके धीमी गति से चलाने की आवश्यकता थी।[27] 64-पिन से 16-पिन में परिवर्तन में परियोजना की लागत लगभग दो साल और लाखों डॉलर थी। TI एक और वर्ष से अधिक समय के बाद 64-पिन डिज़ाइन को कार्यान्वित करने में सक्षम हुआ, और इलियाक के पूरा होने से पहले ही उन्हें कारोबार में प्रस्तुत करना प्रारम्भ कर दिया।[27]

इस परिवर्तन के परिणामस्वरूप, व्यक्तिगत पीसी बोर्ड लगभग 1 इंच (2.5 सेमी) वर्ग से बढ़कर लगभग 6 गुणा 10 इंच (15 सेमी × 25 सेमी) हो गए। इसने मशीन के लिए एक पतली-फिल्म मेमोरी बनाने के बरोज़ के प्रयासों को बर्बाद कर दिया, क्योंकि अब मेमोरी के लिए डिज़ाइन की अलमारियों में फिट होने के लिए पर्याप्त जगह नहीं थी। मेमोरी के लिए जगह बनाने के लिए अलमारियों के आकार को बढ़ाने के प्रयासों से सिग्नल प्रसार में गंभीर समस्याएं पैदा हुईं।[28] स्लॉटनिक ने संभावित प्रतिस्थापनों का सर्वेक्षण किया और फेयरचाइल्ड सेमीकंडक्टर से एक सेमीकंडक्टर मेमोरी चुनी, एक निर्णय जिसका बरोज़ ने इतना विरोध किया कि ARPA द्वारा एक पूर्ण समीक्षा की गई।[18]

1969 में, इन समस्याओं के साथ-साथ देरी, लागत में बढ़ोतरी के कारण केवल एक 64-पीई क्वाड्रेंट बनाने का निर्णय लिया गया,[18] जिससे मशीन की गति लगभग 200 MFLOPS तक सीमित हो गई।[29] इन परिवर्तनों को मिलाकर परियोजना की लागत तीन साल और $6 मिलियन थी।[18] 1969 तक, इस परियोजना पर प्रति माह 1 मिलियन डॉलर खर्च हो रहे थे, और इसे मूल इलियाक टीम से बाहर करना पड़ा, जो परियोजना के विरोध में तेजी से मुखर हो रहे थे।[30]

एम्स में स्थान-परिवर्तन

1970 तक, मशीन अंततः उचित दर पर बनाई जा रही थी और इसे लगभग एक वर्ष में डिलीवरी के लिए तैयार किया जा रहा था। 6 जनवरी 1970 को, छात्र समाचार पत्र द डेली इलिनी ने दावा किया कि कंप्यूटर का उपयोग परमाणु हथियारों को डिजाइन करने के लिए किया जाएगा।[31] मई में, केंट राज्य में गोलीबारी हुई और विश्वविद्यालय परिसरों में युद्ध-विरोधी हिंसा भड़क उठी।[30]

स्लॉटनिक ने वर्गीकृत अनुसंधान पर मशीन के उपयोग का विरोध किया और घोषणा की कि जब तक यह विश्वविद्यालय के आधार पर है, मशीन पर होने वाली सभी प्रसंस्करण सार्वजनिक रूप से जारी की जाएगी। उन्हें इस बात की भी चिंता बढ़ गई कि मशीन पर अधिक कट्टरपंथी छात्र समूहों द्वारा हमला किया जाएगा।[30] 9 मई 1970 को देशव्यापी छात्र हड़ताल में सम्मिलित होने के बाद स्थानीय छात्रों द्वारा "इलियक्शन का दिन" घोषित करने के बाद यह स्थिति समझदारी भरी लग रही थी[32] और विशेष रूप से 24 अगस्त को विस्कॉन्सिन-मैडिसन विश्वविद्यालय में गणित भवन पर बमबारी।[33]

सिलिकॉन वैली बन रहे नासा एम्स रिसर्च सेंटर के निदेशक हंस मार्क की मदद से जनवरी 1971 में मशीन को विश्वविद्यालय के स्थान पर एम्स में वितरित करने का निर्णय लिया गया। एक सक्रिय अमेरिकी नौसेना बेस पर स्थित और अमेरिकी नौसैनिकों द्वारा संरक्षित, सुरक्षा अब कोई चिंता का विषय नहीं होगी। मशीन अंततः अप्रैल 1972 में एम्स पहुंचा दी गई, और एन-233 भवन में केंद्रीय कंप्यूटर सुविधा में स्थापित की गई।[34] इस बिंदु तक यह कई साल देर से और बजट से कहीं अधिक $31 मिलियन की कुल मूल्य पर था, जो संपूर्ण 256-पीई मशीन के लिए $8 मिलियन के मूल अनुमान से लगभग चार गुना अधिक था।[30][2][lower-alpha 4][lower-alpha 5]

नासा ने B6500 फ्रंट-एंड मशीन को PDP-10 से बदलने का भी निर्णय लिया, जो एम्स में सामान्य उपयोग में थे और इससे ARPAnet से जुड़ना बहुत आसान हो जाएगा।[35] इसके लिए पीडीपी-10 पर नए सॉफ्टवेयर, विशेषकर कंपाइलर्स के विकास की आवश्यकता थी। इससे मशीन को ऑनलाइन लाने में और देरी हुई।[30]

इलियाक IV को ACTS कंप्यूटिंग कॉर्पोरेशन द्वारा प्रबंधित करने के लिए अनुबंधित किया गया था, जिसका मुख्यालय साउथफील्ड, एमआई में है, जो एक टाइमशेयरिंग और रिमोट जॉब एंट्री (आरजेई) कंपनी है, जिसे हाल ही में समूह, लियर सीगलर कॉर्पोरेशन द्वारा अधिग्रहित किया गया था। DoD ने ACTS के साथ लागत प्लस 10% अनुबंध के तहत अनुबंध किया। यह असामान्य व्यवस्था इस बाधा के कारण थी कि किसी भी सरकारी कर्मचारी को एक कांग्रेसी व्यक्ति से अधिक वेतन नहीं दिया जा सकता था और कई इलियाक IV कर्मियों को उस सीमा से अधिक वेतन दिया जाता था। कैलिफोर्निया विश्वविद्यालय, बर्कले और बर्कले कंप्यूटर कॉर्पोरेशन (बीसीसी) की पृष्ठभूमि वाले डॉ. मेल पर्टले को इलियाक IV के निदेशक के रूप में नियुक्त किया गया था।

कार्यान्वित करना

कंप्यूटर इतिहास संग्रहालय में प्रदर्शन पर इलियाक IV प्रोसेसिंग यूनिट।

जब पहली बार मशीन आई तो उसे प्रारम्भ नहीं किया जा सका। इसमें पीसीबी के टूटने से लेकर खराब प्रतिरोधकों तक, टीआई आईसी की पैकेजिंग के नमी के प्रति अत्यधिक संवेदनशील होने तक सभी प्रकार की समस्याओं का सामना करना पड़ा। इन मुद्दों को धीरे-धीरे संबोधित किया गया, और 1973 की गर्मियों तक पहला कार्यक्रम सिस्टम पर चलने में सक्षम हो गया, यद्यपि परिणाम अत्यधिक संदिग्ध थे। जून 1975 में प्रारम्भ हुआ, एक ठोस चार महीने का प्रयास प्रारम्भ हुआ, जिसमें अन्य बदलावों के अलावा, 110,000 प्रतिरोधों को बदलने, प्रसार विलंब के मुद्दों को ठीक करने के लिए भागों को फिर से जोड़ने, बिजली आपूर्ति में फ़िल्टरिंग में सुधार करने और घड़ी की गति को 13 मेगाहर्ट्ज तक कम करने की आवश्यकता थी। इस प्रक्रिया के अंत में, सिस्टम अंततः ठीक से काम कर रहा था।[30][2]

तब से, सिस्टम सोमवार सुबह से शुक्रवार दोपहर तक चलता रहा, जिससे उपयोगकर्ताओं को 60 घंटे का अप-टाइम मिलता था, लेकिन 44 घंटे के निर्धारित डाउनटाइम की आवश्यकता होती थी।[2]

फिर भी, इसका उपयोग तेजी से किया गया क्योंकि नासा प्रोग्रामर्स ने जटिल प्रणाली से प्रदर्शन प्राप्त करने के तरीके सीखे। सबसे पहले, प्रदर्शन निराशाजनक था, अधिकांश कार्यक्रम लगभग 15 एमएफएलओपीएस पर चल रहे थे, जो सीडीसी 7600 के औसत से लगभग तीन गुना अधिक था।[36] समय के साथ इसमें सुधार हुआ, विशेष रूप से एम्स प्रोग्रामर्स द्वारा फोरट्रान, सीएफडी का अपना संस्करण लिखने और सीमित पीईएम में I/O को समानांतर करने का तरीका सीखने के बाद। जिन समस्याओं को समानांतर किया जा सकता था, उन पर मशीन अभी भी दुनिया में सबसे तेज़ थी, सीडीसी 7600 से दो से छह गुना बेहतर प्रदर्शन कर रही थी, और इसे सामान्यत 1981 तक दुनिया की सबसे तेज़ मशीन के रूप में श्रेय दिया जाता है।[30]

7 सितंबर 1981 को, लगभग 10 वर्षों के ऑपरेशन के बाद, इलियाक IV को बंद कर दिया गया।[37] मशीन को आधिकारिक रूप से 1982 में बंद कर दिया गया था, और नासा का उन्नत कंप्यूटिंग डिवीजन इसके साथ समाप्त हो गया था। मशीन से एक नियंत्रण इकाई और एक प्रसंस्करण तत्व चेसिस अब माउंटेन व्यू में कंप्यूटर इतिहास संग्रहालय में प्रदर्शित है, जो इसके परिचालन स्थल से एक मील से भी कम दूरी पर है।[38]

परिणाम

इलियाक बहुत देर से तैयार हुआ, बहुत महंगा था, और 1 जीएफएलओपी के उत्पादन के अपने लक्ष्य को कभी पूरा नहीं कर पाया। इस पर काम करने वालों द्वारा भी इसे व्यापक रूप से विफलता माना गया; एक ने बस इतना कहा कि "किसी भी निष्पक्ष पर्यवेक्षक को इलियाक IV को तकनीकी दृष्टि से एक विफलता के रूप में मानना ​​होगा।"[39] परियोजना प्रबंधन के संदर्भ में इसे व्यापक रूप से एक विफलता के रूप में माना जाता है, इसकी लागत अनुमान से चार गुना अधिक चल रही है और इसके लिए वर्षों की आवश्यकता होती है। इसे कार्यान्वित करने के लिए उपचारात्मक प्रयास। जैसा कि स्लोटनिक ने स्वयं बाद में कहा:

मैं बुरी तरह निराश हूं, और बहुत प्रसन्न हूं... प्रसन्न और निराश हूं। ख़ुशी है कि अंत में समग्र उद्देश्य अच्छे निकले। निराशा है कि इसकी लागत बहुत अधिक है, इसमें बहुत अधिक समय लगा, यह पर्याप्त नहीं है और पर्याप्त लोग इसका उपयोग नहीं कर रहे हैं।[40]

यद्यपि, बाद के विश्लेषणों से पता चला कि इस परियोजना का कंप्यूटर कारोबार पर जानबूझकर और अनजाने में कई दीर्घकालिक प्रभाव पड़ा।[41]

अप्रत्यक्ष प्रभावों में इलियाक परियोजना के बाद सेमीकंडक्टर मेमोरी का तेजी से अद्यतन होना था। स्लॉटनिक को बहुत आलोचना मिली जब उन्होंने मेमोरी आईसी का उत्पादन करने के लिए फेयरचाइल्ड सेमीकंडक्टर को चुना, क्योंकि उस समय उत्पादन लाइन एक खाली कमरा थी और डिज़ाइन केवल कागज पर मौजूद था।[42]यद्यपि, तीन महीने के गहन प्रयास के बाद, फेयरचाइल्ड ने सामूहिक रूप से एक कार्यशील डिज़ाइन तैयार किया। जैसा कि स्लॉटनिक ने बाद में टिप्पणी की, "फेयरचाइल्ड ने हमारे चेस्टनट को आग से बाहर निकालने का शानदार काम किया। फेयरचाइल्ड की यादें शानदार थीं और आज तक उनकी विश्वसनीयता अविश्वसनीय रूप से अच्छी है।।[28] माना जाता है कि इलियाक ने कोर मेमोरी और थिन-फिल्म जैसी संबंधित प्रणालियों को घातक झटका दिया है।[28]

एक अन्य अप्रत्यक्ष प्रभाव मुद्रित सर्किट बोर्ड (पीसीबी), या मॉड्यूल की जटिलता के कारण हुआ। मूल 25 मेगाहर्ट्ज डिजाइन गति पर, ग्राउंड वायरिंग में प्रतिबाधा एक गंभीर समस्या साबित हुई, जिससे मांग हुई कि पीसीबी जितना संभव हो उतना छोटा हो। जैसे-जैसे उनकी जटिलता बढ़ती गई, पीसीबी को बड़े होने से बचाने के लिए अधिक से अधिक परतें जोड़नी पड़ीं। आख़िरकार, वे 15-परतों की गहराई तक पहुँच गए, जो ड्राफ्ट्समैन की क्षमताओं से काफी परे साबित हुआ। डिज़ाइन अंततः एक सब कांट्रेक्टर द्वारा प्रदान किए गए नए स्वचालित डिज़ाइन टूल का उपयोग करके पूरा किया गया था, और पूर्ण डिज़ाइन के लिए बरोज़ मेनफ़्रेम पर दो साल के कंप्यूटर समय की आवश्यकता थी। यह कंप्यूटर सहायता प्राप्त डिज़ाइन में एक बड़ा कदम था और 1970 के दशक के मध्य तक ऐसे उपकरण सामान्य हो गए थे।[43]

"इलियाक ने समानांतर प्रसंस्करण के विषय पर भी बड़े शोध का नेतृत्व किया जिसका व्यापक प्रभाव पड़ा। 1980 के दशक के दौरान, मूर के नियम के अनुसार माइक्रोप्रोसेसरों की मूल्य गिरने के साथ, कई कंपनियों ने और भी अधिक समानांतर मशीनें बनाने के लिए एमआईएमडी (मल्टीपल इंस्ट्रक्शन, मल्टीपल डेटा) बनाया, जिसमें कंपाइलर थे जो समानता का बेहतर उपयोग कर सकते थे। थिंकिंग मशीन्स सीएम-5 एमआईएमडी अवधारणा का एक उत्कृष्ट उदाहरण है। यह इलियाक पर समानता की बेहतर समझ थी जिसके कारण बेहतर कंपाइलर और प्रोग्राम सामने आए जो इन डिज़ाइनों का लाभ उठा सकते थे। जैसा कि एक इलियाक प्रोग्रामर ने कहा, "यदि कोई बहुत सारे माइक्रोप्रोसेसरों से एक तेज़ कंप्यूटर बनाता है, तो इलियाक IV ने चीजों की व्यापक योजना में अपना योगदान दिया होगा"।[44]

उस युग के अधिकांश सुपरकंप्यूटरों ने उच्च प्रदर्शन के लिए एक और दृष्टिकोण अपनाया, जिसमें एक बहुत ही उच्च गति वाले वेक्टर प्रोसेसर का उपयोग किया गया। कुछ मायनों में इलियाक के समान, इन प्रोसेसर डिज़ाइनों ने बड़ी संख्या में विशिष्ट प्रोसेसर के स्थान पर कई डेटा तत्वों को एक ही कस्टम प्रोसेसर में लोड किया। इस डिज़ाइन का उत्कृष्ट उदाहरण क्रे-1 है, जिसका प्रदर्शन इलियाक के समान था। इसके परिणामस्वरूप इलियाक डिज़ाइन के विरुद्ध थोड़ी अधिक "प्रतिक्रिया" हुई और कुछ समय के लिए सुपरकंप्यूटर कारोबार ने बड़े स्तर पर समानांतर डिज़ाइनों को तिरस्कार की दृष्टि से देखा, भले ही वे सफल रहे हों। जैसा कि सेमुर क्रे ने प्रसिद्ध रूप से कहा था, "यदि आप एक खेत की जुताई कर रहे हों, तो आप किसका उपयोग करना चाहेंगे? दो मजबूत बैल या 1024 मुर्गियां?"[45]

विवरण

भौतिक व्यवस्था

मशीन का प्रत्येक क्वाड्रेंट 10 फीट (3 मीटर) ऊँचा, 8 फीट (2.4 मीटर) गहरा और 50 फीट (15 मीटर) लंबा था।[46] चतुर्थांश के बगल में इसका इनपुट/आउटपुट (I/O) सिस्टम व्यवस्थित था, जिसका डिस्क सिस्टम 2.5 GiB संग्रहीत करता था और 1 बिलियन प्रति सेकंड बिट्स पर डेटा पढ़ और लिख सकता था, साथ ही B6700 कंप्यूटर जो उसी 1,024- के माध्यम से मशीन से जुड़ा था। डिस्क सिस्टम के रूप में बिट-वाइड इंटरफ़ेस।[47]

मशीन में कई छोटे मॉड्यूल रखने वाले वाहक चेसिस की एक श्रृंखला सम्मिलित थी। इनमें से अधिकांश प्रोसेसिंग यूनिट (पीयू) थे, जिसमें एकल पीई, उसके पीईएम और मेमोरी लॉजिक यूनिट के लिए मॉड्यूल सम्मिलित थे जो एड्रेस ट्रांसलेशन और I/O को संभालते थे। पीयू समान थे, इसलिए आवश्यकतानुसार उन्हें बदला या पुनः व्यवस्थित किया जा सकता था।[48]

प्रोसेसर विवरण

प्रत्येक सीयू में लगभग 30 से 40,000 गेट थे।[49] सीयू में सोलह 64-बिट रजिस्टर और एक अलग चौसठ स्लॉट 64-बिट स्क्रैचपैड, एलडीबी था। चार संचायक थे, AC0 से AC3, एक प्रोग्राम काउंटर ILR, और विभिन्न नियंत्रण रजिस्टर। सिस्टम में एक छोटी अनुदेश पाइपलाइन थी और कार्यान्वित अनुदेश आगे की ओर देखते थे।[50]

पीई में लगभग 12,000 द्वार थे।[49] इसमें चार 64-बिट रजिस्टर सम्मिलित थे, जिसमें एक संचायक ए, एक ऑपरेंड बफर बी और एक द्वितीयक स्क्रैचपैड एस का उपयोग किया गया था। चौथे, आर, का उपयोग अन्य पीई से डेटा प्रसारित करने या प्राप्त करने के लिए किया गया था।[51] पीई ने एक कैरी-लुकहेड योजक, बूलियन संचालन के लिए एक अग्रणी-एक डिटेक्टर और एक बैरल शिफ्टर का उपयोग किया। 64-बिट परिवर्धन में लगभग 200 ns और गुणन में लगभग 400 ns लगे। पीई एक निजी मेमोरी बैंक, पीईएम से जुड़े थे, जिसमें 2,048 64-बिट शब्द थे। पहुंच का समय 250 ns के क्रम पर था[52] पीई ने लोड/स्टोर आर्किटेक्चर का उपयोग किया।[53]

निर्देश सेट (ISA) में निर्देशों के दो अलग-अलग सेट थे, एक CU (या इसके भीतर एक इकाई, ADVAST) के लिए और दूसरा PE के लिए। पीई के लिए निर्देशों को डिकोड नहीं किया गया था, और इसके बजाय प्रक्रिया के लिए पीई को भेजने के लिए सीधे फिनस्ट रजिस्टर में भेज दिया गया था। ADVAST निर्देशों को डिकोड किया गया और CU की प्रोसेसिंग पाइपलाइन में प्रवेश किया गया।[54]

तार्किक व्यवस्था

प्रत्येक क्वाड्रेंट में 64 पीई और एक सीयू सम्मिलित थे। सीयू के पास संपूर्ण I/O बस तक पहुंच थी और वह मशीन की सभी मेमोरी को संबोधित कर सकता था। पीई केवल 2,048 64-बिट शब्दों के अपने स्थानीय स्टोर, पीईएम तक पहुंच सकते थे। पीई और सीयू दोनों डिस्क सिस्टम तक पहुंचने के लिए लोड और स्टोर ऑपरेशंस का उपयोग कर सकते हैं।[47]

अलमारियाँ इतनी बड़ी थीं कि सिग्नल को एक छोर से दूसरे छोर तक जाने में 240 नैनोसेकंड की आवश्यकता होती थी। इस कारण से, सीयू का उपयोग क्रियाओं के समन्वय के लिए नहीं किया जा सकता था, इसके स्थान पर, संपूर्ण सिस्टम पीई में सभी परिचालनों के साथ क्लॉक-सिंक्रोनस था, जो समान समय लेने की गारंटी देता था, चाहे ऑपरेंड कोई भी हो। इस तरह सीयू यह सुनिश्चित कर सकता है कि परिणाम या स्थिति कोड की प्रतीक्षा किए बिना परिचालन पूरा हो गया है।[46]

उन परिचालनों के प्रदर्शन को बेहतर बनाने के लिए जिनके लिए एक पीई के परिणामों के आउटपुट को दूसरे पीई में इनपुट के रूप में उपयोग करने की आवश्यकता होती है, पीई को सीधे उनके पड़ोसियों से जोड़ा गया था, साथ ही आठ-कदम दूर वाले पड़ोसियों से भी - उदाहरण के लिए, पीई1 को सीधे पीई0 और पीई2 के साथ-साथ पीई9 और पीई45 से जोड़ा गया था। जब डेटा को अधिक दूर के पीई के बीच यात्रा करने की आवश्यकता होती है तो आठ-दूर कनेक्शन ने तेज़ परिवहन की अनुमति दी।[47] डेटा की प्रत्येक पारी एक 125 एनएस घड़ी चक्र में 64-शब्द स्थानांतरित हुई।[46]

सिस्टम ने एक-पता प्रारूप का उपयोग किया, जिसमें निर्देशों में एक ऑपरेंड का पता सम्मिलित था और दूसरा ऑपरेंड पीई के संचायक (कंप्यूटिंग) (ए रजिस्टर) में था। पता पीई को एक अलग प्रसारण बस से भेजा गया था। निर्देश के आधार पर, बस का मान पीई के पीईएम में एक मेमोरी स्थान, पीई रजिस्टरों में से एक में एक मान, या एक संख्यात्मक स्थिरांक को संदर्भित कर सकता है।[55]

चूंकि प्रत्येक पीई की अपनी मेमोरी होती है, जबकि निर्देश प्रारूप और सीयू पूरे एड्रेस स्पेस को देखते हैं, सिस्टम में बेस एड्रेस को ऑफसेट करने के लिए एक सूचकांक रजिस्टर (एक्स) सम्मिलित होता है। उदाहरण के लिए, इसने एक ही निर्देश स्ट्रीम को उस डेटा पर काम करने की अनुमति दी जो विभिन्न पीई में समान स्थानों पर संरेखित नहीं था। सामान्य उदाहरण डेटा की एक सरणी होगी जिसे पीईएम में विभिन्न स्थानों पर लोड किया गया था, जिसे फिर अलग-अलग पीई में सूचकांक सेट करके एक समान बनाया जा सकता था।[55]

शाखाएँ

पारंपरिक कंप्यूटर डिज़ाइन में, निर्देशों को मेमोरी से पढ़ते समय एक-एक करके सीपीयू में लोड किया जाता है। सामान्यतः, जब सीपीयू किसी निर्देश की प्रोसेसिंग पूरी कर लेता है, तो कार्यक्रम गणक (पीसी) में एक शब्द बढ़ जाता है और अगला निर्देश पढ़ा जाता है। यह प्रक्रिया शाखा (कंप्यूटर विज्ञान) द्वारा बाधित होती है, जिसके कारण पीसी एक परीक्षण के आधार पर दो स्थानों में से एक पर पहुंच जाता है, जैसे कि दिए गए मेमोरी पते में गैर-शून्य मान है या नहीं। इलियाक डिज़ाइन में, प्रत्येक पीई इस परीक्षण को विभिन्न मूल्यों पर लागू करेगा, और इस प्रकार इसके अलग-अलग परिणाम होंगे। चूंकि वे मान पीई के लिए निजी हैं, इसलिए निम्नलिखित निर्देशों को उस मूल्य के आधार पर लोड करने की आवश्यकता होगी जो केवल पीई को पता था।[56]

पीई निर्देशों को पुनः लोड करने में होने वाली देरी से बचने के लिए, इलियाक ने शाखा के दोनों ओर निर्देशों के साथ पीईएम लोड किया। तार्किक परीक्षणों ने पीसी को नहीं बदला, इसके स्थान पर, उन्होंने मोड बिट्स सेट किए जो पीई को बताते थे कि अगला अंकगणित निर्देश चलाना है या नहीं। इस प्रणाली का उपयोग करने के लिए, प्रोग्राम को लिखा जाएगा ताकि दो संभावित अनुदेश धाराओं में से एक परीक्षण का पालन करे, और बिट्स को उलटने के निर्देश के साथ समाप्त हो। इसके बाद दूसरी शाखा के लिए कोड आएगा, जो सभी बिट्स को 1 पर सेट करने के निर्देश के साथ समाप्त होगा।[56]

यदि परीक्षण ने पहली शाखा का चयन किया, तो वह पीई सामान्य रूप से जारी रहेगी। जब यह उस कोड के अंत तक पहुंच जाता है, तो मोड ऑपरेटर निर्देश मोड बिट्स को फ्लिप कर देगा, और तब से वह पीई आगे के निर्देशों को अनदेखा कर देगा। यह तब तक जारी रहेगा जब तक यह दूसरी शाखा के लिए कोड के अंत तक नहीं पहुंच जाता, जहां मोड रीसेट निर्देश पीई को वापस प्रारम्भ कर देगा। यदि किसी विशेष पीई के परीक्षण के परिणामस्वरूप दूसरी शाखा ली जा रही है, तो यह मोड बिट्स को आगे के निर्देशों को अनदेखा करने के लिए सेट करेगा जब तक कि यह पहली शाखा के अंत तक नहीं पहुंच जाता, जहां मोड ऑपरेटर बिट्स को फ़्लिप करेगा और दूसरी शाखा को प्रसंस्करण प्रारम्भ करने के लिए प्रेरित करेगा, एक बार फिर उस शाखा के अंत में उन सभी को प्रारम्भ कर देगा।[56]

चूंकि पीई 64-, 32- और 8-बिट मोड में काम कर सकते हैं, मोड फ़्लैग में कई बिट होते थे ताकि अलग-अलग शब्दों को प्रारम्भ या बंद किया जा सके। उदाहरण के लिए, ऐसे सन्दर्भ में जब पीई 32-बिट मोड में काम कर रहा था, पीई के एक तरफ का परीक्षण सही हो सकता है जबकि दूसरा पक्ष गलत हो सकता है।[56]

शब्दावली

  • सीयू: कंट्रोल यूनिट
  • सीपीयू: सेंट्रल प्रोसेसिंग यूनिट
  • आईएसए: निर्देश सेट आर्किटेक्चर
  • मैक: गुणा-और-संचित करें
  • पीसी: प्रोग्राम काउंटर
  • पीई: प्रसंस्करण तत्व
  • पीईएम: प्रोसेसिंग एलिमेंट मेमोरी मॉड्यूल
  • पीयू: प्रसंस्करण इकाई

यह भी देखें

  • अमदहल का नियम, जो बताता है कि समानांतर कंप्यूटरों के प्रदर्शन में वृद्धि की सीमाएँ हैं
  • इलियाक III, एक विशेष प्रयोजन वाली SIMD मशीन जिसे इलियाक IV के लगभग उसी समय बनाया गया था
  • समानांतर तत्व प्रसंस्करण पहनावा, एक और व्यापक-समानांतर बरोज़ मशीन, यह एक बेल लैब्स डिज़ाइन है

टिप्पणियाँ

  1. ↑ Note that the term "FLOP" was not widely used at this time, MIPS and FLOPS were synonymous.
  2. ↑ Chen says July.[25]
  3. ↑ Later known as medium scale integration.
  4. ↑ Slotnick, and others, have claimed the original $8 million estimate was an ad hoc number that was the same as the purse in the Clay-Liston fight.[2]
  5. ↑ It was being developed during a period of historically high inflation rates, and at least some of the increase in the price is attributable to those increases.[2]


संदर्भ

उद्धरण

  1. ↑ Hord 1982, p. 1.
  2. ↑ 2.0 2.1 2.2 2.3 2.4 2.5 Hord 1982, p. 14.
  3. ↑ Hockney & Jesshope 1988, p. 24.
  4. ↑ 4.0 4.1 Hord 1982, p. 8.
  5. ↑ Hockney & Jesshope 1988, p. 25.
  6. ↑ 6.0 6.1 6.2 6.3 Slotnick 1982, p. 20.
  7. ↑ Ware, W.H. (10 March 1953). History and Development of the IAS Computer (PDF) (Technical report). Rand.
  8. ↑ MacKenzie 1998, p. 295.
  9. ↑ Slotnick 1982, p. 21.
  10. ↑ Slotnick 1982, pp. 21–22.
  11. ↑ MacKenzie 1998, p. 105.
  12. ↑ 12.0 12.1 Bouknight et al. 1972, p. 371.
  13. ↑ 13.0 13.1 Slotnick 1982, p. 23.
  14. ↑ Slotnick 1982, p. 24.
  15. ↑ MacKenzie 1998, p. 118.
  16. ↑ MacKenzie 1998, p. 119.
  17. ↑ Slotnick 1982, p. 25.
  18. ↑ 18.0 18.1 18.2 18.3 18.4 18.5 18.6 18.7 Slotnick 1982, p. 26.
  19. ↑ Barnes et al. 1968, p. 746.
  20. ↑ Levesque, John; Williamson, Joel (2014). सुपर कंप्यूटर पर फोरट्रान के लिए एक गाइडबुक. Academic Press. p. 14.
  21. ↑ Parkinson, Dennis (17 June 1976). "हज़ारों की संख्या में कंप्यूटर". New Scientist. p. 626.
  22. ↑ Hord 1982, p. 9.
  23. ↑ Leetaru, Kalev (2010). "डिजिटल कंप्यूटर प्रयोगशाला". UI Histories/University of Illinois. {{cite web}}: Missing or empty |url= (help)
  24. ↑ Hord 1982, p. 15.
  25. ↑ 25.0 25.1 Chen 1967, p. 3.
  26. ↑ Barnes et al. 1968, p. 747.
  27. ↑ 27.0 27.1 Hord 1982, p. 11.
  28. ↑ 28.0 28.1 28.2 Falk 1976, p. 67.
  29. ↑ Burroughs 1974, p. 3.
  30. ↑ 30.0 30.1 30.2 30.3 30.4 30.5 30.6 Slotnick 1982, p. 27.
  31. ↑ Falk 1976, p. 65.
  32. ↑ "Byte of History: Computing at the University of Illinois". University of Illinois. March 1997. Archived from the original on 10 June 2007.
  33. ↑ "Sterling Hall Bombing of 1970". University of Wisconsin–Madison.
  34. ↑ "वैज्ञानिक सूचना बुलेटिन" (PDF). Office of Naval Research Asian Office. December 1993. p. 51. Archived (PDF) from the original on September 24, 2015. Retrieved 25 September 2014.
  35. ↑ Hord 1982, p. 7.
  36. ↑ Falk 1976, p. 69.
  37. ↑ 'This Day in History: September 7', Computer History Museum
  38. ↑ "ILLIAC IV control unit". Computer History Museum.
  39. ↑ Falk 1976, p. 68.
  40. ↑ Hord 1990, p. 9.
  41. ↑ Hord 1990, p. 10.
  42. ↑ Hord 1990, p. 12.
  43. ↑ Hord 1990, p. 13.
  44. ↑ Falk 1976, p. 66.
  45. ↑ Robbins, Kay; Robbins, Steven (2003). UNIX Systems Programming: Communication, Concurrency, and Threads. Prentice Hall. p. 582. ISBN 9780130424112.
  46. ↑ 46.0 46.1 46.2 Burroughs 1974, p. 5.
  47. ↑ 47.0 47.1 47.2 Burroughs 1974, p. 4.
  48. ↑ Burroughs 1974, pp. 11–12.
  49. ↑ 49.0 49.1 Chen 1967, p. 9.
  50. ↑ Technical 1968, p. 2.10.
  51. ↑ Technical 1968, p. 2.7.
  52. ↑ Technical 1968, p. 2.8.
  53. ↑ Technical 1968, p. 2.11.
  54. ↑ Technical 1968, p. 2.12.
  55. ↑ 55.0 55.1 Burroughs 1974, p. 7.
  56. ↑ 56.0 56.1 56.2 56.3 Burroughs 1974, p. 6.


ग्रन्थसूची


अग्रिम पठन


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=इलियाक_IV&oldid=244864’