ईईपीरोम

From Vigyanwiki
Revision as of 14:02, 10 July 2023 by alpha>Indicwiki (Created page with "{{Distinguish|EPROM}} {{Memory types}} {{short description|Computer memory used for small quantities of data}} File:AT24C02 EEPROM 1480355 6 7 HDR Enhancer.jpg|thumbnail|[[S...")
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)
Not to be confused with EPROM.
कंप्यूटर मेमोरी और डेटा स्टोरेज प्रकार
सामान्य
वाष्पशील
रैम
ऐतिहासिक
गैर-वाष्पशील
रोम
NVRAM
प्रारंभिक-चरण NVRAM
एनालॉग रिकॉर्डिंग
ऑप्टिकल
विकास में
ऐतिहासिक
Error creating thumbnail:
STMicroelectronics M24C02 I²C सीरियल प्रकार EEPROM
एटमेल AT93C46A डाई (एकीकृत सर्किट)
File:Atmel-avr-atusb162-HD.jpg
AT90USB162 microcontroller 512 बाइट EEPROM को एकीकृत करता है
UV-EPROM संरचना का एक क्रॉस सेक्शन।
ऊपरी इन्सुलेटर: ONO
लोअर इंसुलेटर: क्वांटम टनलिंग सिलिकॉन डाइऑक्साइड

EEPROM (जिसे E भी कहा जाता है)2PROM) का मतलब विद्युत रूप से मिटाने योग्य प्रोग्रामयोग्य रीड-ओनली मेमोरी है और यह कंप्यूटर में उपयोग की जाने वाली एक प्रकार की गैर-वाष्पशील मेमोरी है, जो आमतौर पर स्मार्ट कार्ड और रिमोट कीलेस सिस्टम जैसे माइक्रोकंट्रोलर में या स्टोर करने के लिए एक अलग चिप डिवाइस के रूप में एकीकृत होती है। व्यक्तिगत बाइट्स को मिटाने और पुन: प्रोग्राम करने की अनुमति देकर अपेक्षाकृत कम मात्रा में डेटा।

EEPROMs को फ्लोटिंग-गेट ट्रांजिस्टर की सारणी के रूप में व्यवस्थित किया जाता है। EEPROM को विशेष प्रोग्रामिंग सिग्नल लागू करके इन-सर्किट प्रोग्राम और मिटाया जा सकता है। मूल रूप से, EEPROMs एकल-बाइट संचालन तक सीमित थे, जिससे वे धीमे हो गए, लेकिन आधुनिक EEPROMs मल्टी-बाइट पृष्ठ संचालन की अनुमति देते हैं। एक EEPROM में मिटाने और पुन:प्रोग्रामिंग के लिए एक सीमित जीवन होता है, जो अब आधुनिक EEPROM में दस लाख ऑपरेशन तक पहुंच गया है। एक EEPROM में जिसे बार-बार पुन: प्रोग्राम किया जाता है, EEPROM का जीवन एक महत्वपूर्ण डिज़ाइन विचार है।

फ़्लैश मेमोरी एक प्रकार की EEPROM है जिसे उच्च गति और उच्च घनत्व के लिए डिज़ाइन किया गया है, बड़े मिटाने वाले ब्लॉक (आमतौर पर 512 बाइट्स या बड़े) और सीमित संख्या में लिखने के चक्र (अक्सर 10,000) की कीमत पर। दोनों को विभाजित करने वाली कोई स्पष्ट सीमा नहीं है, लेकिन EEPROM शब्द का उपयोग आम तौर पर छोटे मिटाने वाले ब्लॉक (एक बाइट जितना छोटा) और लंबे जीवनकाल (आमतौर पर 1,000,000 चक्र) के साथ गैर-वाष्पशील मेमोरी का वर्णन करने के लिए किया जाता है। कई पिछले माइक्रोकंट्रोलर्स में दोनों (फर्मवेयर के लिए फ्लैश मेमोरी और मापदंडों के लिए एक छोटा ईईपीरोम) शामिल थे, हालांकि आधुनिक माइक्रोकंट्रोलर्स का रुझान फ्लैश का उपयोग करके ईईपीरोम का अनुकरण (कंप्यूटिंग) करना है।

2020 तक, फ्लैश मेमोरी की लागत बाइट-प्रोग्रामेबल EEPROM से बहुत कम है और यह प्रमुख मेमोरी प्रकार है जहां किसी सिस्टम को महत्वपूर्ण मात्रा में गैर-वाष्पशील ठोस अवस्था भंडारण की आवश्यकता होती है। हालाँकि, EEPROMs का उपयोग अभी भी उन अनुप्रयोगों पर किया जाता है जिनके लिए केवल थोड़ी मात्रा में भंडारण की आवश्यकता होती है, जैसे कि सीरियल उपस्थिति का पता लगाना।[1][2]


इतिहास

1970 के दशक की शुरुआत में, विद्युतीय रूप से पुन: प्रोग्राम करने योग्य गैर-वाष्पशील मेमोरी के लिए कुछ अध्ययन, आविष्कार और विकास विभिन्न कंपनियों और संगठनों द्वारा किए गए थे। 1971 में, सबसे प्रारंभिक शोध रिपोर्ट जापान में टोक्यो में सॉलिड-स्टेट इलेक्ट्रॉनिक्स पर तीसरे सम्मेलन में इलेक्ट्रोटेक्निकल प्रयोगशाला में यासुओ तारुई, युताका हयाशी और कियोको नागाई द्वारा प्रस्तुत की गई थी; एक जापानी राष्ट्रीय अनुसंधान संस्थान।[3] उन्होंने 1972 में एक EEPROM डिवाइस का सेमीकंडक्टर डिवाइस निर्माण किया,[4] और इस अध्ययन को 10 वर्षों से अधिक समय तक जारी रखा।[5] इन दस्तावेज़ों को बाद के दस्तावेज़ों और पेटेंटों द्वारा बार-बार उद्धृत किया गया है।[6][7] उनके एक शोध अध्ययन में मोनोस (धातु -ऑक्साइड-नाइट्राइड-ऑक्साइड-अर्धचालक ) तकनीक शामिल है,[8] जिसमें सिंगल-चिप माइक्रोकंट्रोलर में एकीकृत रेनेसा इलेक्ट्रॉनिक्स की फ्लैश मेमोरी का उपयोग किया गया था।[9][10][11] 1972 में, तोशिबा में फुजियो मासुओका द्वारा एक प्रकार की विद्युतीय रूप से पुन: प्रोग्राम करने योग्य गैर-वाष्पशील मेमोरी का आविष्कार किया गया था, जिन्हें फ्लैश मेमोरी के आविष्कारक के रूप में भी जाना जाता है।[12] अधिकांश प्रमुख अर्धचालक निर्माता, जैसे तोशीबा,[12][6]सान्यो (बाद में, सेमीकंडक्टर पर),[13] आईबीएम,[14] इंटेल,[15][16] एनईसी (बाद में, रेनेसा इलेक्ट्रॉनिक्स),[17] PHILIPS (बाद में, एनएक्सपी सेमीकंडक्टर),[18] सीमेंस (बाद में, इन्फिनियॉन टेक्नोलॉजीज),[19] हनीवेल (बाद में, एटमेल),[20] टेक्सस उपकरण,[21] 1977 तक कुछ विद्युतीय रूप से पुन: प्रोग्राम करने योग्य गैर-वाष्पशील उपकरणों का अध्ययन, आविष्कार और निर्माण किया गया।

इन उपकरणों का सैद्धांतिक आधार एवलांच ब्रेकडाउन गर्म वाहक इंजेक्शन है। लेकिन सामान्य तौर पर, 1970 के दशक की शुरुआत में ईपीरोम सहित प्रोग्रामयोग्य यादों में विश्वसनीयता और सहनशक्ति संबंधी समस्याएं थीं, जैसे डेटा प्रतिधारण अवधि और मिटाने/लिखने के चक्रों की संख्या।[22] 1975 में, NEC की सेमीकंडक्टर संचालन इकाई, बाद में NEC इलेक्ट्रॉनिक्स, वर्तमान में रेनेसा इलेक्ट्रॉनिक्स, ने जापान पेटेंट कार्यालय में ट्रेडमार्क नाम EEPROM® लागू किया।[23][24] 1978 में, यह ट्रेडमार्क अधिकार प्रदान किया गया और जापान में No.1,342,184 के रूप में पंजीकृत किया गया, और मार्च 2018 तक अभी भी जीवित है।

फरवरी 1977 में, ह्यूजेस एयरक्राफ्ट कंपनी में एलियाहौ हरारी ने फ्लोटिंग-गेट MOSFET|फ्लोटिंग-गेट और वेफर (इलेक्ट्रॉनिक्स) के बीच एक पतली सिलिकॉन डाइऑक्साइड परत के माध्यम से फील्ड इलेक्ट्रॉन उत्सर्जन#फाउलर-नॉर्डहेम टनलिंग|फाउलर-नॉर्डहेम टनलिंग का उपयोग करके एक नई EEPROM तकनीक का आविष्कार किया। ). ह्यूजेस ने इस नए EEPROM उपकरणों का उत्पादन किया।[25] लेकिन यह पेटेंट[26] EEPROM प्रौद्योगिकी और NEC के EEPROM® आविष्कार में IBM के योगदान का हवाला दिया गया।[27][17]

मई 1977 में, फेयरचाइल्ड कैमरा और उपकरण और सीमेंस द्वारा कुछ महत्वपूर्ण शोध परिणाम का खुलासा किया गया था। उन्होंने फ़ील्ड इलेक्ट्रॉन उत्सर्जन का उपयोग करने के लिए क्रमशः 30 Ångström|Å से कम सिलिकॉन डाइऑक्साइड की मोटाई के साथ SONOS (पॉलीसिलिकॉन-सिलिकॉन ऑक्सीनाइट्राइड-नाइट्राइड-ऑक्साइड-सिलिकॉन) संरचना और SIMOS (स्टैक्ड-गेट हॉट-कैरियर इंजेक्शन MOSFET) संरचना का उपयोग किया। फाउलर-नोर्डहाइम टनलिंग|फाउलर-नोर्डहेम टनलिंग हॉट-कैरियर इंजेक्शन।[28][29] 1976 से 1978 के आसपास, जॉर्ज पेरलेगोस समेत इंटेल की टीम ने इस टनलिंग ई को बेहतर बनाने के लिए कुछ आविष्कार किए।2PROM तकनीक.[30][31] 1978 में, उन्होंने एक पतली सिलिकॉन डाइऑक्साइड परत के साथ 16K (2K शब्द × 8) बिट इंटेल 2816 चिप विकसित की, जो 200 Ångström|Å से कम थी।[32] 1980 में इस संरचना को सार्वजनिक रूप से FLOTOX के रूप में पेश किया गया था; फ्लोटिंग-गेट MOSFET सुरंग जंक्शन ऑक्साइड।[33] FLOTOX संरचना ने प्रति बाइट मिटाने/लिखने के चक्र की विश्वसनीयता में 10,000 गुना तक सुधार किया।[34] लेकिन इस उपकरण के लिए अतिरिक्त 20 की आवश्यकता थी–22वी वीPP 5V रीड ऑपरेशंस को छोड़कर, बाइट इरेज़ के लिए बायस वोल्टेज सप्लाई।[35]: 5–86  1981 में, पेरलेगोस और 2 अन्य सदस्यों ने एटमेल#फाउंडिंग और 1980 के दशक के विकास के लिए इंटेल छोड़ दिया,[36] जो प्रोग्रामिंग ई के लिए आवश्यक उच्च वोल्टेज की आपूर्ति के लिए ऑन-डिवाइस चार्ज पंपों का उपयोग करता था2प्रोम. 1984 में, पेरलोगोस ने सीक टेक्नोलॉजी को छोड़कर एटमेल की स्थापना की, फिर सीक टेक्नोलॉजी को एटमेल द्वारा अधिग्रहित कर लिया गया।[37][38]


FLOTOX संरचना का सैद्धांतिक आधार

NOR-प्रकार फ्लैश मेमोरी मेमोरी सेल (कंप्यूटिंग)
File:Flash erase.svg
NOR-प्रकार फ्लैश मेमोरी मेमोरी सेल (कंप्यूटिंग)

जैसा कि पूर्व अनुभाग में वर्णित है, पुराने ईईपीरोम उच्च ब्रेकडाउन वोल्टेज के साथ हिमस्खलन ब्रेकडाउन-आधारित हॉट-कैरियर इंजेक्शन पर आधारित हैं। लेकिन FLOTOX का सैद्धांतिक आधार फील्ड इलेक्ट्रॉन उत्सर्जन # फाउलर-नॉर्डहाइम टनलिंग है। फ्लोटिंग-गेट MOSFET और वेफर के बीच एक पतली सिलिकॉन डाइऑक्साइड परत के माध्यम से फाउलर-नॉर्डहाइम टनलिंग हॉट-कैरियर इंजेक्शन। दूसरे शब्दों में, यह एक सुरंग जंक्शन का उपयोग करता है।[39]

भौतिक घटना का सैद्धांतिक आधार भी आज की फ्लैश मेमोरी जैसा ही है। लेकिन प्रत्येक FLOTOX संरचना एक अन्य रीड-कंट्रोल ट्रांजिस्टर के साथ संयोजन में है क्योंकि फ्लोटिंग गेट स्वयं केवल एक डेटा बिट को प्रोग्रामिंग और मिटा रहा है।[40] इंटेल की FLOTOX डिवाइस संरचना ने EEPROM विश्वसनीयता में सुधार किया, दूसरे शब्दों में, लिखने और मिटाने के चक्र की सहनशक्ति और डेटा अवधारण अवधि में सुधार किया। FLOTOX के बारे में एकल-घटना परेशान |सिंगल-इवेंट प्रभाव के लिए अध्ययन की सामग्री उपलब्ध है।[41] आज, FLOTOX डिवाइस संरचना का विस्तृत अकादमिक विवरण विभिन्न सामग्रियों में पाया जा सकता है।[42][43][44]


आज की EEPROM संरचना

आजकल, EEPROM का उपयोग एम्बेडेड माइक्रोकंट्रोलर के साथ-साथ मानक EEPROM उत्पादों के लिए भी किया जाता है। EEPROM को अभी भी मेमोरी में एक समर्पित बाइट को मिटाने के लिए प्रति बिट 2-ट्रांजिस्टर संरचना की आवश्यकता होती है, जबकि फ्लैश मेमोरी में मेमोरी के एक क्षेत्र को मिटाने के लिए प्रति बिट 1 ट्रांजिस्टर संरचना की आवश्यकता होती है।[45]


सुरक्षा सुरक्षा

File:Sim Chip.jpg
ग्राहक पहचान मॉड्यूल के अंदर

क्योंकि EEPROM तकनीक का उपयोग कुछ सुरक्षा गैजेटों के लिए किया जाता है, जैसे क्रेडिट कार्ड, सिम कार्ड, की-लेस एंट्री, आदि, कुछ उपकरणों में सुरक्षा सुरक्षा तंत्र होते हैं, जैसे कॉपी-प्रोटेक्शन।[45][46]


इलेक्ट्रिकल इंटरफ़ेस

EEPROM डिवाइस डेटा इनपुट/आउटपुट के लिए एक सीरियल या समानांतर इंटरफ़ेस का उपयोग करते हैं।

सीरियल बस डिवाइस

सामान्य सीरियल इंटरफ़ेस सीरियल पेरिफेरल इंटरफ़ेस बस, I²C, माइक्रोवायर, UNI/O और 1-तार हैं। ये 1 से 4 डिवाइस पिन का उपयोग करते हैं और डिवाइस को 8 पिन या उससे कम वाले पैकेज का उपयोग करने की अनुमति देते हैं।

एक विशिष्ट EEPROM सीरियल प्रोटोकॉल में तीन चरण होते हैं: Opcode|OP-कोड चरण, पता चरण और डेटा चरण। ओपी-कोड आमतौर पर EEPROM डिवाइस के सीरियल इनपुट पिन का पहला 8 बिट इनपुट होता है (या अधिकांश I²C डिवाइस के साथ, यह अंतर्निहित होता है); इसके बाद डिवाइस की गहराई के आधार पर 8 से 24 बिट एड्रेसिंग होती है, फिर डेटा पढ़ा या लिखा जाता है।

प्रत्येक EEPROM डिवाइस में आमतौर पर विभिन्न कार्यों के लिए मैप किए गए ओपी-कोड निर्देशों का अपना सेट होता है। सीरियल पेरिफेरल इंटरफ़ेस बस EEPROM उपकरणों पर सामान्य संचालन हैं:

  • सक्षम लिखें (WRENAL)
  • अक्षम लिखें (WRDI)
  • स्थिति रजिस्टर पढ़ें (आरडीएसआर)
  • स्थिति रजिस्टर लिखें (WRSR)
  • डेटा पढ़ें (पढ़ें)
  • डेटा लिखें (लिखें)

कुछ EEPROM उपकरणों द्वारा समर्थित अन्य ऑपरेशन हैं:

  • कार्यक्रम
  • सेक्टर मिटाएँ
  • चिप मिटाने के आदेश

समानांतर बस उपकरण

समानांतर EEPROM उपकरणों में आमतौर पर एक 8-बिट डेटा बस और एक एड्रेस बस होती है जो पूरी मेमोरी को कवर करने के लिए पर्याप्त होती है। अधिकांश उपकरणों में चिप सेलेक्ट और राइट प्रोटेक्ट पिन होते हैं। कुछ माइक्रोकंट्रोलर्स ने समानांतर EEPROM को भी एकीकृत किया है।

सीरियल EEPROM की तुलना में समानांतर EEPROM का संचालन सरल और तेज़ है, लेकिन ये डिवाइस उच्च पिन गिनती (28 पिन या अधिक) के कारण बड़े हैं और सीरियल EEPROM या फ्लैश के पक्ष में लोकप्रियता में कमी आ रही है।

अन्य उपकरण

EEPROM मेमोरी का उपयोग अन्य प्रकार के उत्पादों में सुविधाओं को सक्षम करने के लिए किया जाता है जो पूरी तरह से मेमोरी उत्पाद नहीं हैं। वास्तविक समय की घड़ियां, डिजिटल तनाव नापने का यंत्र , डिजिटल सिलिकॉन बैंडगैप तापमान सेंसर जैसे उत्पादों में अंशांकन जानकारी या अन्य डेटा संग्रहीत करने के लिए छोटी मात्रा में ईईपीरोम हो सकता है जो बिजली हानि की स्थिति में उपलब्ध होने की आवश्यकता होती है। बाहरी और आंतरिक फ़्लैश मेमोरी के उपयोग से पहले, गेम की प्रगति और कॉन्फ़िगरेशन को सहेजने के लिए इसका उपयोग वीडियो गेम कारतूस पर भी किया जाता था।

विफलता मोड

संग्रहीत जानकारी की दो सीमाएँ हैं: सहनशक्ति और डेटा प्रतिधारण।

पुनर्लेखन के दौरान, फ्लोटिंग-गेट ट्रांजिस्टर में गेट ऑक्साइड धीरे-धीरे फंसे हुए इलेक्ट्रॉनों को जमा करता है। फंसे हुए इलेक्ट्रॉनों का विद्युत क्षेत्र फ्लोटिंग गेट में इलेक्ट्रॉनों को जोड़ता है, जिससे शून्य बनाम एक के लिए थ्रेसहोल्ड वोल्टेज के बीच की खिड़की कम हो जाती है। पर्याप्त संख्या में पुनर्लेखन चक्रों के बाद, अंतर पहचानने योग्य होने के लिए बहुत छोटा हो जाता है, कोशिका क्रमादेशित अवस्था में फंस जाती है, और सहनशक्ति विफलता हो जाती है। निर्माता आमतौर पर पुनर्लेखन की अधिकतम संख्या 1 मिलियन या उससे अधिक निर्दिष्ट करते हैं।[47] भंडारण के दौरान, फ्लोटिंग गेट में इंजेक्ट किए गए इलेक्ट्रॉन, विशेष रूप से बढ़े हुए तापमान पर, इंसुलेटर के माध्यम से बह सकते हैं, और चार्ज हानि का कारण बन सकते हैं, जिससे सेल मिटी हुई स्थिति में वापस आ सकता है। निर्माता आमतौर पर 10 साल या उससे अधिक के डेटा प्रतिधारण की गारंटी देते हैं।[48]


संबंधित प्रकार

फ़्लैश मेमोरी EEPROM का बाद का रूप है। उद्योग में, EEPROM शब्द को ब्लॉक-वार मिटाने योग्य फ्लैश मेमोरी की तुलना में बाइट-वार मिटाने योग्य यादों में आरक्षित करने की परंपरा है। EEPROM समान क्षमता के लिए फ्लैश मेमोरी की तुलना में अधिक डाई क्षेत्र घेरता है, क्योंकि प्रत्येक सेल को आमतौर पर एक पढ़ने, लिखने और मिटाने वाले ट्रांजिस्टर की आवश्यकता होती है, जबकि फ्लैश मेमोरी इरेज़ सर्किट को कोशिकाओं के बड़े ब्लॉक (अक्सर 512×8) द्वारा साझा किया जाता है।

नई गैर-वाष्पशील मेमोरी प्रौद्योगिकियाँ जैसे कि फेरोइलेक्ट्रिक रैम और एमआरएएम धीरे-धीरे कुछ अनुप्रयोगों में ईईपीरोम की जगह ले रही हैं, लेकिन निकट भविष्य में ईईपीरोम बाजार का एक छोटा सा हिस्सा बने रहने की उम्मीद है।

ईपीरोम और ईईपीरोम/फ्लैश के साथ तुलना

EPROM और EEPROM के बीच अंतर यह है कि मेमोरी कैसे प्रोग्राम करती है और मिटा देती है। EEPROM क्षेत्र इलेक्ट्रॉन उत्सर्जन उत्सर्जन (उद्योग में आमतौर पर फाउलर-नॉर्डहाइम टनलिंग के रूप में जाना जाता है) का उपयोग करके विद्युत रूप से प्रोग्राम और मिटाया जा सकता है।

EPROMs को विद्युतीय रूप से मिटाया नहीं जा सकता है और इन्हें फ्लोटिंग गेट पर हॉट-कैरियर इंजेक्शन द्वारा प्रोग्राम किया जाता है। मिटाना एक पराबैंगनी प्रकाश स्रोत द्वारा होता है, हालांकि व्यवहार में कई ईपीरोम प्लास्टिक में संपुटित होते हैं जो यूवी प्रकाश के लिए अपारदर्शी होते हैं, जो उन्हें एक बार प्रोग्राम करने योग्य बनाते हैं।

अधिकांश NOR फ्लैश मेमोरी एक हाइब्रिड शैली है - प्रोग्रामिंग हॉट-कैरियर इंजेक्शन के माध्यम से होती है और मिटाना फ़ील्ड इलेक्ट्रॉन उत्सर्जन के माध्यम से होता है | फाउलर-नॉर्डहाइम टनलिंग।

Type Inject electrons onto gate
(mostly interpreted as bit=0) 		Duration Remove electrons from gate
(mostly interpreted as bit=1) 		Duration/mode
EEPROM field electron emission 0,1—5 ms, bytewise field electron emission 0,1—5 ms, blockwise
NOR flash memory hot-carrier injection 0,01—1 ms field electron emission 0,01—1 ms, blockwise
EPROM hot-carrier injection 3—50 ms, bytewise UV light 5—30 minutes, whole chip


यह भी देखें

संदर्भ

  1. ↑ "TN-04-42: Memory Module Serial Presence-Detect" (PDF). Micron Technology. 2002.
  2. ↑ "क्रमिक उपस्थिति का पता लगाना (एसपीडी)". TechTarget. July 2015.
  3. ↑ Tarui, Yasuo; Hayashi, Yutaka; Nagai, Kiyoko (1971-09-01). "Proposal of electrically reprogrammable non-volatile semiconductor memory". Proceedings of the 3rd Conference on Solid State Devices, Tokyo. The Japan Society of Applied Physics: 155–162.
  4. ↑ Tarui, Y.; Hayashi, Y.; Nagai, K. (1972). "Electrically reprogrammable nonvolatile semiconductor memory". IEEE Journal of Solid-State Circuits. 7 (5): 369–375. Bibcode:1972IJSSC...7..369T. doi:10.1109/JSSC.1972.1052895. ISSN 0018-9200.
  5. ↑ Tarui, Yasuo; Nagai, Kiyoko; Hayashi, Yutaka (1974-07-19). "Nonvolatile Semiconductor Memory" (PDF). Oyo Buturi. 43 (10): 990–1002. doi:10.11470/oubutsu1932.43.990. ISSN 2188-2290. Archived (PDF) from the original on 2018-03-12.
  6. ↑ 6.0 6.1 Iizuka, H.; Masuoka, F.; Sato, Tai; Ishikawa, M. (1976). "Electrically alterable avalanche-injection-type MOS READ-ONLY memory with stacked-gate structure". IEEE Transactions on Electron Devices. 23 (4): 379–387. Bibcode:1976ITED...23..379I. doi:10.1109/T-ED.1976.18415. ISSN 0018-9383. S2CID 30491074.
  7. ↑ Rossler, B. (1977). "Electrically erasable and reprogrammable read-only memory using the n-channel SIMOS one-transistor cell". IEEE Transactions on Electron Devices. 24 (5): 606–610. Bibcode:1977ITED...24..606R. doi:10.1109/T-ED.1977.18788. ISSN 0018-9383. S2CID 33203267.
  8. ↑ Suzuki, E.; Hiraishi, H.; Ishii, K.; Hayashi, Y. (1983). "A low-voltage alterable EEPROM with metal—oxide-nitride—oxide—semiconductor (MONOS) structures". IEEE Transactions on Electron Devices. 30 (2): 122–128. Bibcode:1983ITED...30..122S. doi:10.1109/T-ED.1983.21085. ISSN 0018-9383. S2CID 31589165.
  9. ↑ XTECH, NIKKEI. "Renesas Embeds 40nm Flash Memory on Chip". NIKKEI XTECH. Archived from the original on 2018-03-13.
  10. ↑ "Renesas Electronics Develops 90 nm One-Transistor MONOS Flash Memory Technology to Accelerate Intelligence in Automotive Control Systems". Business Wire (in English). 2016-01-03. Archived from the original on 2018-03-13.
  11. ↑ Taito, Y.; Kono, T.; Nakano, M.; Saito, T.; Ito, T.; Noguchi, K.; Hidaka, H.; Yamauchi, T. (2015). "A 28 nm Embedded Split-Gate MONOS (SG-MONOS) Flash Macro for Automotive Achieving 6.4 GB/s Read Throughput by 200 MHz No-Wait Read Operation and 2.0 MB/s Write Throughput at Tj of 170circ$ C". IEEE Journal of Solid-State Circuits. 51 (1): 213–221. Bibcode:2016IJSSC..51..213.. doi:10.1109/JSSC.2015.2467186. ISSN 0018-9200. S2CID 23597256.
  12. ↑ 12.0 12.1 Masuoka, Fujio (31 August 1972). "Avalanche injection type mos memory". {{cite journal}}: Cite journal requires |journal= (help)
  13. ↑ Rai, Yasuki; Sasami, Terutoshi; Hasegawa, Yuzuru; Okazoe, Masaru (1973-05-18). "Electrically reprogrammable nonvolatile floating gate semi-conductor memory device and method of operation". Archived from the original on 2018-05-03. {{cite journal}}: Cite journal requires |journal= (help)
  14. ↑ Abbas, Shakir A.; Barile, Conrad A.; Lane, Ralph D.; Liu., Peter T (1973-03-16). "US3836992A; Electrically erasable floating gate fet memory cell". pdfpiw.uspto.gov. United States Patent and Trademark Office. Archived from the original on 2018-03-09.
  15. ↑ Frohman, Bentchkowsky D (19 October 1973). "Electrically alterable floating gate device and method for altering same". {{cite journal}}: Cite journal requires |journal= (help)
  16. ↑ Chou, Sunlin (26 February 1973). "Erasable floating gate device". {{cite journal}}: Cite journal requires |journal= (help)
  17. ↑ 17.0 17.1 Ohya, Shuichi; Kikuchi, Masanori (1974-12-27). "Non-volatile semiconductor memory device". {{cite journal}}: Cite journal requires |journal= (help)
  18. ↑ Verwey, J. F.; Kramer, R. P. (1974). "Atmos—An electrically reprogrammable read-only memory device". IEEE Transactions on Electron Devices. 21 (10): 631–636. Bibcode:1974ITED...21..631V. doi:10.1109/T-ED.1974.17981. ISSN 0018-9383.
  19. ↑ B., Roessler; R. G., Mueller (1975). "Erasable and electrically reprogrammable read-only memory using the N-channel SIMOS one-transistor cell". Siemens Forschungs und Entwicklungsberichte. 4 (6): 345–351. Bibcode:1975SiFoE...4..345R.
  20. ↑ Jack, S; Huang, T. (8 September 1975). "Semiconductor memory cell". {{cite journal}}: Cite journal requires |journal= (help)
  21. ↑ Gosney, W. M. (1977). "DIFMOS—A floating-gate electrically erasable nonvolatile semiconductor memory technology". IEEE Transactions on Electron Devices. 24 (5): 594–599. Bibcode:1977ITED...24..594G. doi:10.1109/T-ED.1977.18786. ISSN 0018-9383. S2CID 45636024.
  22. ↑ Moskowitz, Sanford L. (2016). "reliability%20problems"+EPROM+1970s&pg=PA187 Advanced Materials Innovation: Managing Global Technology in the 21st century (in English). John Wiley & Sons. ISBN 9781118986097.
  23. ↑ "EEPROM". TMview. Archived from the original on 2018-03-10.
  24. ↑ "Reg. No.1342184 – LIVE – REGISTRATION – Issued and Active".
  25. ↑ "1027459330501acc.pdf" (PDF). Archived (PDF) from the original on 2015-02-07. Retrieved 2015-02-05.
  26. ↑ Harari, Eliyahou (22 February 1977). "Electrically erasable non-volatile semiconductor memory". Archived from the original on 3 May 2018. {{cite journal}}: Cite journal requires |journal= (help)
  27. ↑ Augusta, Benjamin (30 May 1972). "Method of forming self-aligned field effect transistor and charge-coupled device". Archived from the original on 15 August 2022. {{cite journal}}: Cite journal requires |journal= (help); |archive-date= / |archive-url= timestamp mismatch (help)
  28. ↑ Chen, P. C. Y. (May 1977). "Threshold-alterable Si-gate MOS devices". IEEE Transactions on Electron Devices. 24 (5): 584–586. Bibcode:1977ITED...24..584C. doi:10.1109/T-ED.1977.18783. ISSN 0018-9383. S2CID 25586393.
  29. ↑ Rossler, B. (May 1977). "Electrically erasable and reprogrammable read-only memory using the n-channel SIMOS one-transistor cell". IEEE Transactions on Electron Devices. 24 (5): 606–610. Bibcode:1977ITED...24..606R. doi:10.1109/T-ED.1977.18788. ISSN 0018-9383. S2CID 33203267.
  30. ↑ Simko, Richard T. (17 March 1977). "Electrically programmable and electrically erasable MOS memory cell".
  31. ↑ Frohman-Bentchkowsky, Dov; Mar, Jerry; Perlegos, George; Johnson, William S. (15 December 1978). "Electrically programmable and erasable MOS floating gate memory device employing tunneling and method of fabricating same".
  32. ↑ Dummer, G. W. A. (2013). Electronic Inventions and Discoveries: Electronics from Its Earliest Beginnings to the Present Day (in English). Elsevier. ISBN 9781483145211.
  33. ↑ Johnson, W.; Perlegos, G.; Renninger, A.; Kuhn, G.; Ranganath, T. (1980). "A 16Kb electrically erasable nonvolatile memory". 1980 IEEE International Solid-State Circuits Conference. Digest of Technical Papers. XXIII: 152–153. doi:10.1109/ISSCC.1980.1156030. S2CID 44313709.
  34. ↑ Euzent, B.; Boruta, N.; Lee, J.; Jenq, C. (1981). "Reliability Aspects of a Floating Gate E2 PROM". 19th International Reliability Physics Symposium: 11–16. doi:10.1109/IRPS.1981.362965. S2CID 41116025. The Intel 2816 uses the FLOTOX structure, which has been discussed in detail in the literaturel. Basically, it uses an oxide of less than 200A thick between the floating polysilicon gate and the N+ region as shown in Figure 1.
  35. ↑ 2816A-2 PDF Datasheet - Intel Corporation - Datasheets360.com. Intel. October 1983.
  36. ↑ "Seeq Technology » AntiqueTech". Archived from the original on 2014-10-02.
  37. ↑ Rostky, George (July 2, 2002). "Remembering the PROM knights of Intel". EE Times. Archived from the original on September 29, 2007. Retrieved 2007-02-08.
  38. ↑ Atmel AT28C16 datasheet (PDF) (0540B ed.). October 1998. Archived (PDF) from the original on 2017-08-29.
  39. ↑ Gutmann, Peter (2001-08-15). "Data Remanence in Semiconductor Devices". 10th USENIX SECURITY SYMPOSIUM. IBM T. J. Watson Research Center: 39–54. Archived from the original on 2016-10-12.
  40. ↑ Janwadkar, Sudhanshu (2017-10-24). "Fabrication of Floating Gate MOS (FLOTOX)". www.slideshare.net.
  41. ↑ Koga, R.; Tran, V.; George, J.; Crawford, K.; Crain, S.; Zakrzewski, M.; Yu, P. "SEE Sensitivities of Selected Advanced Flash and First-In-First-Out Memories" (PDF). The Aerospace Corporation. Archived (PDF) from the original on 2018-03-14.
  42. ↑ Fuller, Dr. Lynn (2012-02-22). CMOS Process Variations EEPROM Fabrication Technology. Microelectronic Engineering, Rochester Institute of Technology.
  43. ↑ Groeseneken, G.; Maes, H. E.; VanHoudt, J.; Witters, J. S. Basics of Nonvolatile Semiconductor Memory Devices. CiteSeerX 10.1.1.111.9431.
  44. ↑ Bergemont, Albert; Chi, Min-Hwa (1997-05-05). "US Patent 5856222: Method of fabricating a high density EEPROM cell". patents.google.com. National Semiconductor Corp.
  45. ↑ 45.0 45.1 Skorobogatov, Sergei (2017). "How Microprobing Can Attack Encrypted Memory" (PDF). 2017 Euromicro Conference on Digital System Design (DSD). 2017 Euromicro Conference on Digital System Design (DSD). Vienna. pp. 244–251. doi:10.1109/DSD.2017.69. ISBN 978-1-5386-2146-2.
  46. ↑ "Breaking copy protection in microcontrollers". www.cl.cam.ac.uk. Archived from the original on 2017-10-22.
  47. ↑ "अक्सर पूछे जाने वाले प्रश्न -आरओएचएम सेमीकंडक्टर". Archived from the original on 2011-02-19.
  48. ↑ System Integration - From Transistor Design to Large Scale Integrated Circuits


बाहरी संबंध

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=ईईपीरोम&oldid=227658’