कैस्कोड: Difference between revisions

Revision as of 14:32, 11 May 2023

कैस्कोड एक दो-चरण एम्पलीफायर है जिसमें सामान्य-एमिटर चरण होता है जो सामान्य-बेस चरण में खिलाता है।^[1]^[2] एकल प्रवर्धक चरण की तुलना में, इस संयोजन में निम्नलिखित विशेषताओं में से एक या अधिक हो सकते हैं: उच्च इनपुट-आउटपुट अलगाव, उच्च इनपुट प्रतिबाधा, उच्च आउटपुट प्रतिबाधा, उच्च बैंडविड्थ (सिग्नल प्रोसेसिंग)।

आधुनिक सर्किट में, कैस्कोड अक्सर दो ट्रांजिस्टर (द्विध्रुवीय द्विध्रुवी जंक्शन ट्रांजिस्टर फील्ड इफ़ेक्ट ट्रांजिस्टर ) से बना होता है, जिसमें से सामान्य उत्सर्जक या सामान्य स्रोत के रूप में काम करता है और दूसरा सामान्य आधार या सामान्य गेट के रूप में होता है। कैस्कोड इनपुट-आउटपुट अलगाव (रिवर्स ट्रांसमिशन को कम करता है) में सुधार करता है, क्योंकि आउटपुट से इनपुट तक कोई सीधा युग्मन नहीं होता है। यह मिलर प्रभाव को समाप्त करता है और इस प्रकार बहुत अधिक बैंडविड्थ में योगदान देता है।

कैस्कोड दो-चरण एम्पलीफायर है जिसमें सामान्य-एमिटर चरण होता है जो सामान्य-बेस चरण में खिलाता है।^[1]^[2] ल प्रवर्धक चरण की तुलना में, इस संयोजन में निम्नलिखित

इतिहास

कैसकोड (कभी-कभी कैसकोडिंग के लिए क्रिया ) का उपयोग एनालॉग सर्किट प्रदर्शन में सुधार के लिए सामान्य तकनीक है, जो वेक्यूम - ट्यूब और ट्रांजिस्टर दोनों पर लागू होता है। वोल्टेज स्टेबलाइजर्स के आवेदन पर चर्चा में 1939 में फ्रेडरिक विंटन हंट और रोजर वेन हिकमैन द्वारा लिखे गए एक लेख में कैसकोड नाम गढ़ा गया था।^[3] उन्होंने कलम के साथ के प्रतिस्थापन के रूप में दो ट्रायोड ( सामान्य कैथोड सेटअप के साथ पहला, सामान्य नियंत्रण ग्रिड वाला दूसरा) का कैस्केड प्रस्तावित किया, और इसलिए नाम को कैस्क (एडेड ट्रायोड एम्पलीफायर) का संक्षिप्त नाम माना जा सकता है। विशेषताओं के समान, लेकिन एकल पेंट) ओड की तुलना में कम शोर।^[4] कम शोर और व्यापक बैंडविड्थ के कारण 'फ्रंट-एंड' या ट्यूनर के लिए प्रारंभिक टेलीविजन सेटों में कैस्कोड सर्किट नियोजित किए गए थे।

ऑपरेशन

File:CascodeWithNegative.png

चित्रा 1: एन-चैनल क्लास-ए कैस्कोड एम्पलीफायर

चित्रा 1 सिग्नल स्रोत, वी द्वारा संचालित इनपुट चरण के रूप में सामान्य स्रोत एम्पलीफायर के साथ कैस्कोड एम्पलीफायर का उदाहरण दिखाता है_in. यह इनपुट चरण आउटपुट सिग्नल वी के साथ आउटपुट चरण के रूप में सामान्य-गेट एम्पलीफायर चलाता है_out.

जैसा कि निचला FET संचालित करता है, यह ऊपरी FET के स्रोत वोल्टेज को बदलता है, और ऊपरी FET इसके गेट और स्रोत के बीच परिवर्तित क्षमता के कारण संचालित होता है।

इस सर्किट व्यवस्था का प्रमुख लाभ इनपुट (कम) FET के आउटपुट टर्मिनल (नाली) के भार के रूप में ऊपरी क्षेत्र-प्रभाव ट्रांजिस्टर (FET) की नियुक्ति से उपजा है। क्योंकि ऑपरेटिंग आवृत्तियों पर ऊपरी FET का गेट प्रभावी रूप से ग्राउंडेड होता है, ऊपरी FET का स्रोत वोल्टेज (और इसलिए इनपुट ट्रांजिस्टर की नाली) ऑपरेशन के दौरान लगभग स्थिर वोल्टेज पर आयोजित होता है। दूसरे शब्दों में, ऊपरी एफईटी निचले एफईटी के लिए कम इनपुट प्रतिरोध प्रदर्शित करता है, जिससे निचले एफईटी का वोल्टेज लाभ बहुत छोटा हो जाता है, जो नाटकीय रूप से मिलर प्रभाव फीडबैक कैपेसिटेंस को निचले एफईटी के नाले से गेट तक कम कर देता है। वोल्टेज लाभ का यह नुकसान ऊपरी FET द्वारा वसूल किया जाता है। इस प्रकार, ऊपरी ट्रांजिस्टर कम एफईटी को न्यूनतम नकारात्मक (मिलर) प्रतिक्रिया के साथ संचालित करने की अनुमति देता है, जिससे इसकी बैंडविड्थ में सुधार होता है।

ऊपरी FET गेट विद्युत रूप से ग्राउंडेड है, इसलिए आवारा समाई का चार्ज और डिस्चार्ज, C_dg, नाली और गेट के बीच केवल R से होकर जाता है_Dऔर आउटपुट लोड (कहते हैं R_out), और आवृत्ति प्रतिक्रिया केवल संबद्ध आरसी समय स्थिर τ = C से ऊपर की आवृत्तियों के लिए प्रभावित होती है_dg R_D//आर_out, अर्थात् f = 1/(2πτ), उच्च आवृत्ति क्योंकि सी_dgछोटा है। अर्थात्, ऊपरी FET गेट C के मिलर प्रवर्धन से ग्रस्त नहीं है_dg.

यदि ऊपरी FET चरण अकेले अपने स्रोत को इनपुट नोड (अर्थात, कॉमन-गेट (CG) कॉन्फ़िगरेशन) के रूप में उपयोग करके संचालित किया जाता है, तो इसमें अच्छा वोल्टेज लाभ और व्यापक बैंडविड्थ होगा। हालांकि, इसकी कम इनपुट प्रतिबाधा इसकी उपयोगिता को बहुत कम-प्रतिबाधा वोल्टेज चालकों तक सीमित कर देगी। उच्च इनपुट प्रतिबाधा में कम FET परिणाम जोड़ने से, कैस्कोड चरण को उच्च-प्रतिबाधा स्रोत द्वारा संचालित करने की अनुमति मिलती है।

यदि कोई ऊपरी FET को विशिष्ट आगमनात्मक/प्रतिरोधक भार के साथ प्रतिस्थापित करता है और इनपुट ट्रांजिस्टर के ड्रेन (अर्थात, सामान्य-स्रोत (CS) कॉन्फ़िगरेशन) से आउटपुट लेता है, तो CS कॉन्फ़िगरेशन उसी इनपुट प्रतिबाधा की पेशकश करेगा जो कैस्कोड के रूप में होती है।, लेकिन कैस्कोड कॉन्फ़िगरेशन संभावित रूप से अधिक लाभ और बहुत अधिक बैंडविड्थ प्रदान करेगा।

स्थिरता

कैस्कोड व्यवस्था भी बहुत स्थिर है। इसका आउटपुट विद्युत और भौतिक दोनों तरह से इनपुट से प्रभावी रूप से अलग होता है। निचले ट्रांजिस्टर में नाली और स्रोत दोनों पर लगभग स्थिर वोल्टेज होता है, और इस प्रकार इसके गेट में वापस फीड करने के लिए अनिवार्य रूप से कुछ भी नहीं होता है। ऊपरी ट्रांजिस्टर के गेट और स्रोत पर लगभग स्थिर वोल्टेज होता है। इस प्रकार, उन पर महत्वपूर्ण वोल्टेज वाले एकमात्र नोड इनपुट और आउटपुट हैं, और इन्हें लगभग स्थिर वोल्टेज के केंद्रीय कनेक्शन और दो ट्रांजिस्टर की भौतिक दूरी से अलग किया जाता है। इस प्रकार व्यवहार में आउटपुट से इनपुट तक बहुत कम प्रतिक्रिया होती है। धातु परिरक्षण दोनों ट्रांजिस्टर के बीच आवश्यकता पड़ने पर और भी अधिक अलगाव के लिए प्रभावी और आसान दोनों है। यह -ट्रांजिस्टर एम्पलीफायर सर्किट में मुश्किल होगा, जो उच्च आवृत्तियों पर न्यूट्रोडाइन की आवश्यकता होगी।

पूर्वाग्रह

जैसा कि दिखाया गया है, दो स्टैक्ड FET का उपयोग करने वाला कैस्कोड सर्किट दो FET पर कुछ प्रतिबंध लगाता है - अर्थात्, ऊपरी FET को पक्षपाती होना चाहिए ताकि इसका स्रोत वोल्टेज पर्याप्त उच्च हो (कम FET ड्रेन वोल्टेज बहुत कम हो सकता है, जिससे यह संतृप्त हो सकता है)। एफईटी के लिए इस स्थिति को सुनिश्चित करने के लिए जोड़ी के लिए सावधानीपूर्वक चयन या ऊपरी एफईटी गेट के विशेष बायसिंग, बढ़ती लागत की आवश्यकता होती है।

कैसकोड सर्किट को द्विध्रुवी ट्रांजिस्टर, या एमओएसएफईटी, या एफईटी (या एमओएसएफईटी) और बीजेटी का उपयोग करके भी बनाया जा सकता है। वीएचएफ टेलीविजन ट्यूनर में यह सर्किट व्यवस्था बहुत आम थी जब वे वैक्यूम ट्यूबों को नियोजित करते थे।

लाभ

कैस्कोड व्यवस्था उच्च लाभ, उच्च बैंडविड्थ, उच्च स्लीव दर, उच्च स्थिरता और उच्च इनपुट प्रतिबाधा प्रदान करती है। दो-ट्रांजिस्टर सर्किट के रूप में, पुर्जों की संख्या बहुत कम है।

नुकसान

कैस्कोड सर्किट को दो ट्रांजिस्टर की आवश्यकता होती है और अपेक्षाकृत उच्च आपूर्ति वोल्टेज की आवश्यकता होती है। दो-एफईटी कैस्कोड के लिए, दोनों ट्रांजिस्टर को पर्याप्त वी के साथ पक्षपाती होना चाहिए_DS संचालन में, आपूर्ति वोल्टेज पर निचली सीमा लागू करना।

डुअल-गेट संस्करण

मल्टीगेट डिवाइस | डुअल-गेट MOSFET अक्सर -ट्रांजिस्टर कैस्कोड के रूप में कार्य करता है. संवेदनशील बहुत उच्च आवृत्ति रिसीवर के सामने के छोर में आम, एक दोहरे गेट MOSFET को इनपुट से जुड़े प्राथमिक गेट (आमतौर पर MOSFET निर्माताओं द्वारा निर्दिष्ट गेट 1) के साथ सामान्य-स्रोत एम्पलीफायर के रूप में संचालित किया जाता है और दूसरा गेट ग्राउंडेड (बाईपास) होता है। . आंतरिक रूप से, दो निकटवर्ती फाटकों द्वारा कवर किया गया चैनल है; इसलिए, परिणामी सर्किट विद्युत रूप से दो एफईटी से बना कैस्कोड है, सामान्य निचला-नाली-से-ऊपरी-स्रोत कनेक्शन केवल एकल चैनल का वह हिस्सा है जो दो फाटकों के बीच की सीमा के निकट भौतिक रूप से स्थित है।

सुपरहेट्रोडाइन रिसीवर्स में मिक्सर

सुपरहेटरोडाइन रिसीवर्स में गुणा आवृत्ति मिक्सर सर्किट के रूप में कैस्कोड सर्किट बहुत उपयोगी है। निचले गेट पर आरएफ सिग्नल मिक्सर को फीड किया जाता है, और ऊपरी गेट पर स्थानीय थरथरानवाला सिग्नल मिक्सर को फीड किया जाता है. दोनों संकेतों को मिक्सर द्वारा गुणा किया जाता है, और अंतर आवृत्ति, मध्यवर्ती आवृत्ति, कैस्कोड मिक्सर की ऊपरी नाली से ली जाती है।

इसे संतुलित मिक्सर बनाने के लिए पूरे अंतर प्रवर्धक#लंबी-पूंछ जोड़ी|अंतर-प्रवर्धक चरणों को कैसकोडिंग द्वारा विकसित किया गया था, और फिर गिल्बर्ट सेल डबल-संतुलित मिक्सर.

अन्य अनुप्रयोग

एकीकृत परिपथों के उदय के साथ, सिलिकॉन डाई क्षेत्र के संदर्भ में ट्रांजिस्टर सस्ते हो गए हैं। विशेष रूप से एमओएसएफईटी प्रौद्योगिकी में, आउटपुट वर्तमान स्रोत के आउटपुट प्रतिबाधा को बढ़ाने के लिए वर्तमान दर्पणों में कैसकोडिंग का उपयोग किया जा सकता है।

कैस्कोड का संशोधित संस्करण भी मॉडुलन के रूप में उपयोग किया जा सकता है, विशेष रूप से आयाम मॉड्यूलेशन के लिए। ऊपरी डिवाइस ऑडियो सिग्नल की आपूर्ति करता है, और निचला आरएफ न्यूनाधिक एम्पलीफायर डिवाइस है।

Error creating thumbnail:

हाई-वोल्टेज स्टैक

उच्च-वोल्टेज ट्रांजिस्टर बनाने के लिए कैस्कोड को वोल्टेज सीढ़ी के साथ भी जोड़ा जा सकता है। इनपुट ट्रांजिस्टर किसी भी लो-यू का हो सकता है_CEO प्रकार, जबकि अन्य, स्टैक्ड रैखिक नियामक # सरल श्रृंखला नियामक वोल्टेज नियामकों के रूप में कार्य करते हुए, आपूर्ति वोल्टेज के काफी अंश का सामना करने में सक्षम होना चाहिए। ध्यान दें कि बड़े आउटपुट-वोल्टेज स्विंग के लिए, उनके बेस वोल्टेज को कैपेसिटर द्वारा ग्राउंड पर बायपास नहीं किया जाना चाहिए, और ऊपरवाला सीढ़ी रोकनेवाला पूर्ण आपूर्ति वोल्टेज का सामना करने में सक्षम होना चाहिए।

इससे पता चलता है कि रैखिक श्रृंखला वोल्टेज नियामक वास्तव में वर्तमान बफर है जिसके इनपुट और आउटपुट पदनामों की अदला-बदली होती है।

दो-पोर्ट पैरामीटर

कैस्कोड कॉन्फ़िगरेशन को इसके इनपुट प्रतिबाधा, आउटपुट प्रतिबाधा और वोल्टेज लाभ (इलेक्ट्रॉनिक्स) का उपयोग करके साधारण वोल्टेज एम्पलीफायर (या अधिक सटीक रूप से, जी-पैरामीटर दो-पोर्ट नेटवर्क के रूप में) के रूप में दर्शाया जा सकता है। ये पैरामीटर नीचे दिए गए संबंधित जी-पैरामीटर से संबंधित हैं।^[5] अन्य उपयोगी गुणों पर यहां विचार नहीं किया गया है सर्किट बैंडविड्थ (सिग्नल प्रोसेसिंग) और डायनेमिक रेंज#इलेक्ट्रॉनिक्स।

BJT कैस्कोड: कम-आवृत्ति वाले छोटे-सिग्नल पैरामीटर

चित्र 2: डीसी बायस और बड़े कपलिंग कैपेसिटर के लिए ग्राउंड और एसी सिग्नल स्रोत के लिए आदर्श वर्तमान स्रोतों का उपयोग करके बीजेटी कैस्कोड; कैपेसिटर एसी के लिए शॉर्ट सर्किट हैं

चित्र 2 में सर्किट के लिए आदर्श छोटे-सिग्नल समतुल्य सर्किट का निर्माण खुले सर्किट के साथ वर्तमान स्रोतों और शॉर्ट सर्किट वाले कैपेसिटर को बदलकर किया जा सकता है, यह मानते हुए कि वे ब्याज की आवृत्तियों पर शॉर्ट सर्किट के रूप में कार्य करने के लिए पर्याप्त हैं। बीजेटी को छोटे-सिग्नल सर्किट में हाइब्रिड-पी मॉडल|हाइब्रिड-π मॉडल द्वारा दर्शाया जा सकता है।^[6]

	Definition	Expression
Voltage gain	$A_{\text{v}}=g_{21}=\left.{\frac {v_{\text{out}}}{v_{\text{in}}}}\right\|_{i_{\text{out}}=0}$	$-g_{m2}(r_{\pi 1}//r_{{\text{O}}2})(g_{m1}r_{{\text{O}}1}+1)$
Input resistance	$R_{\text{in}}={\frac {1}{g_{11}}}=\left.{\frac {v_{\text{in}}}{i_{\text{in}}}}\right\|_{i_{\text{out}}=0}$	$r_{\pi 2}$
Output resistance	$R_{\text{out}}=g_{22}=\left.{\frac {v_{\text{out}}}{i_{\text{out}}}}\right\|_{v_{\text{in}}=0}$	$r_{{\text{O}}1}+(g_{m1}r_{{\text{O}}1}+1)(r_{\pi 1}//r_{{\text{O}}2})$

MOSFET कैस्कोड: कम-आवृत्ति वाले छोटे-सिग्नल पैरामीटर

File:MOSFET Cascode.png

चित्रा 3: डीसी गेट पूर्वाग्रह के लिए आदर्श वोल्टेज स्रोतों और सक्रिय लोड के रूप में डीसी वर्तमान स्रोत का उपयोग कर एमओएसएफईटी कैस्कोड। चूंकि प्रत्येक MOSFET ट्रांजिस्टर में गेट और स्रोत जुड़े होते हैं, यह कॉन्फ़िगरेशन केवल असतत 3-टर्मिनल घटकों के लिए मान्य है।

इसी तरह, एमओएसएफईटी संस्करण के लिए छोटे-संकेत पैरामीटर प्राप्त किए जा सकते हैं, एमओएसएफईटी को इसके हाइब्रिड-π मॉडल समकक्ष द्वारा भी प्रतिस्थापित किया जा सकता है। इस व्युत्पत्ति को यह देखते हुए सरल किया जा सकता है कि MOSFET गेट करंट शून्य है, इसलिए BJT के लिए छोटा-सिग्नल मॉडल शून्य बेस करंट की सीमा में MOSFET का बन जाता है:

I_{B}\to 0\Rightarrow r_{\pi }={\frac {V_{T}}{I_{B}}}\to \infty ,

जहां वी_Tबोल्ट्जमान स्थिरांक है # सेमीकंडक्टर भौतिकी में भूमिका: थर्मल वोल्टेज।^[7]

	Definition	Expression
Voltage gain	${A_{\mathrm {v} }}=g_{21}={\begin{matrix}{v_{\mathrm {out} } \over v_{\mathrm {in} }}\end{matrix}}{\Big \|}_{i_{out}=0}$	${-(g_{\mathrm {m1} }r_{\mathrm {O1} }+1)g_{\mathrm {m2} }r_{\mathrm {O2} }}$
Input resistance	$R_{\mathrm {in} }={\begin{matrix}{\frac {1}{g_{11}}}\end{matrix}}={\begin{matrix}{\frac {v_{in}}{i_{in}}}\end{matrix}}{\Big \|}_{i_{out}=0}$	$\infty$
Output resistance	$R_{\mathrm {out} }=g_{22}={\begin{matrix}{\frac {v_{out}}{i_{out}}}\end{matrix}}{\Big \|}_{v_{in}=0}$	$\left(r_{\mathrm {O1} }+r_{\mathrm {O2} }\right)\left(1+g_{\mathrm {m1} }(r_{\mathrm {O1} }//r_{\mathrm {O2} })\right)$

कारकों का संयोजन जी_mr_Oउपरोक्त सूत्रों में अक्सर होता है, जो आगे की परीक्षा को आमंत्रित करता है। द्विध्रुवी ट्रांजिस्टर के लिए यह उत्पाद है (हाइब्रिड-पाई मॉडल देखें):

g_{m}r_{O}={\frac {I_{C}}{V_{T}}}{\frac {V_{A}+V_{CE}}{I_{C}}}={\frac {V_{A}+V_{CE}}{V_{T}}}.

विशिष्ट असतत द्विध्रुवी उपकरण में अर्ली वोल्टेज V_A≈ 100 वी और कमरे के तापमान के पास थर्मल वोल्टेज वी है_T≈ 25 mV, जिससे g बनता है_mr_O≈ 4000, एक बड़ी संख्या।

हाइब्रिड-पीआई मॉडल पर लेख से, हम MOSFET को सक्रिय मोड में पाते हैं:

g_{m}r_{O}={\frac {2I_{D}}{V_{GS}-V_{th}}}{\frac {1/\lambda +V_{DS}}{I_{D}}}={\frac {2(1/\lambda +V_{DS})}{V_{GS}-V_{th}}}.

65 नैनोमीटर प्रौद्योगिकी नोड पर, I_D≈ 1.2 mA/μ चौड़ाई, आपूर्ति वोल्टेज V है_DD= 1.1 वी; में_th≈ 165 एमवी, और वी_ov = वी_GS-में_th ≈ 5% वी_DD≈ 55 एमवी। सामान्य लंबाई को न्यूनतम दो बार लेते हुए, L = 2 L_min= 0.130 सुक्ष्ममापी और λ ≈ 1/(4 V/μm L) का विशिष्ट मान, हम 1/λ ≈ 2 V, और g पाते हैं_mr_O≈ 110, फिर भी बड़ा मान।^[8]^[9] बात यह है कि क्योंकि जी_mr_Oप्रौद्योगिकी की परवाह किए बिना लगभग बड़ा है, MOSFET और द्विध्रुवी कैस्कोड दोनों के लिए सारणीबद्ध लाभ और आउटपुट प्रतिरोध बहुत बड़ा है। इस तथ्य का आगामी चर्चा में निहितार्थ है।

कम आवृत्ति डिजाइन

चित्र 4 टॉप: हाइब्रिड-पीआई मॉडल का उपयोग करते हुए छोटे-सिग्नल बीजेटी कैस्कोड नीचे: एम्पलीफायर कम आवृत्ति पैरामीटर का उपयोग करके बीजेटी कैस्कोड के लिए समतुल्य सर्किट

उपरोक्त फ़ार्मुलों में पाए जाने वाले जी-पैरामीटर का उपयोग मूल कैस्कोड (समतुल्य सर्किट) के समान लाभ, इनपुट और आउटपुट प्रतिरोध के साथ छोटे-सिग्नल वोल्टेज एम्पलीफायर के निर्माण के लिए किया जा सकता है। यह सर्किट केवल इतनी कम आवृत्तियों पर लागू होता है कि ट्रांजिस्टर परजीवी समाई कोई मायने नहीं रखती। यह आंकड़ा मूल कैस्कोड (चित्र 1) और समतुल्य वोल्टेज एम्पलीफायर या जी-समतुल्य दो-पोर्ट (चित्र 4) दिखाता है। समतुल्य सर्किट विभिन्न चालकों और भारों के लिए सर्किट के व्यवहार की आसान गणना की अनुमति देता है। चित्र में थेवेनिन प्रतिरोध आर के साथ थेवेनिन समकक्ष वोल्टेज स्रोत_Sएम्पलीफायर ड्राइव करता है, और आउटपुट पर साधारण लोड रेसिस्टर आर_Lसंलग्न है। समतुल्य सर्किट का उपयोग करते हुए, एम्पलीफायर के लिए इनपुट वोल्टेज है (वोल्टेज विभक्त देखें):

{\upsilon }_{in}={\upsilon }_{s}{\begin{matrix}{\frac {R_{in}}{R_{S}+R_{in}}}\end{matrix}}

,

जो R प्रतिरोध वाले ड्राइवर के उपयोग के महत्व को दर्शाता है_S << आर_inएम्पलीफायर में प्रवेश करने वाले सिग्नल के क्षीणन से बचने के लिए। उपरोक्त प्रवर्धक विशेषताओं से, हम देखते हैं कि आर_inMOSFET कैस्कोड के लिए अनंत है, इसलिए उस स्थिति में इनपुट सिग्नल का कोई क्षीणन नहीं होता है। BJT कैस्कोड अधिक प्रतिबंधात्मक है क्योंकि R_in = आर_π2.

इसी तरह, समतुल्य सर्किट से आउटपुट सिग्नल है

{\upsilon }_{out}=A_{v}\ {\upsilon }_{in}{\begin{matrix}{\frac {R_{L}}{R_{L}+R_{out}}}\end{matrix}}

.

कम-आवृत्ति सर्किट में, उच्च वोल्टेज लाभ आमतौर पर वांछित होता है, इसलिए प्रतिरोध आर के साथ लोड का उपयोग करने का महत्व_L >> आर_outलोड तक पहुँचने वाले सिग्नल के क्षीणन से बचने के लिए। आर के लिए सूत्र_outलोड की तुलना में पर्याप्त रूप से छोटे आउटपुट प्रतिरोध के साथ एम्पलीफायर को डिजाइन करने के लिए इस्तेमाल किया जा सकता है या, यदि ऐसा नहीं किया जा सकता है, तो संशोधित सर्किट पर निर्णय लेने के लिए, उदाहरण के लिए, वोल्टेज अनुयायी जोड़ने के लिए जो लोड से बेहतर मेल खाता है।

पहले के अनुमान से पता चला है कि कैस्कोड आउटपुट प्रतिरोध बहुत बड़ा है। निहितार्थ यह है कि कई लोड प्रतिरोध शर्त आर को संतुष्ट नहीं करेंगे_L >> आर_out( महत्वपूर्ण अपवाद MOSFET को लोड के रूप में चला रहा है, जिसमें अनंत कम आवृत्ति इनपुट प्रतिबाधा है)। हालाँकि, शर्त को पूरा करने में विफलता R_L >> आर_outआपदाजनक नहीं है क्योंकि कैस्कोड लाभ भी बहुत बड़ा है। यदि डिजाइनर तैयार है, तो कम भार प्रतिरोध की अनुमति देने के लिए बड़े लाभ का त्याग किया जा सकता है; आर के लिए_L<< आर_outलाभ निम्नानुसार सरल होता है:

{\upsilon }_{out}=A_{v}\ {\upsilon }_{in}{\begin{matrix}{\frac {R_{L}}{R_{L}+R_{out}}}\approx A_{v}\ {\upsilon }_{in}{\frac {R_{L}}{R_{out}}}={\frac {A_{v}}{R_{out}}}\ {\upsilon }_{in}R_{L}\approx -g_{m2}R_{L}{\upsilon }_{in}\end{matrix}}

.

यह लाभ उतना ही है जितना अकेले अभिनय करने वाले इनपुट ट्रांजिस्टर के लिए। इस प्रकार, यहां तक कि लाभ का त्याग करते हुए, कैस्कोड एकल-ट्रांजिस्टर ट्रांसकंडक्शन एम्पलीफायर के समान लाभ पैदा करता है, लेकिन व्यापक बैंडविड्थ के साथ।

चूंकि एम्पलीफायर व्यापक बैंडविड्थ हैं, वही दृष्टिकोण सर्किट की बैंडविड्थ निर्धारित कर सकता है जब भार संधारित्र संलग्न होता है (बिना या बिना) load resistor [de]). आवश्यक धारणा यह है कि भार समाई काफी बड़ा है कि यह आवृत्ति निर्भरता को नियंत्रित करता है, और बैंडविड्थ स्वयं ट्रांजिस्टर के उपेक्षित परजीवी कैपेसिटेंस द्वारा नियंत्रित नहीं होता है।

उच्च आवृत्ति डिजाइन

उच्च आवृत्तियों पर, सटीक आवृत्ति प्रतिक्रिया प्राप्त करने के लिए ट्रांजिस्टर (गेट-टू-ड्रेन, गेट-टू-सोर्स, ड्रेन-टू बॉडी, और बाइपोलर समतुल्य) के परजीवी समाई को हाइब्रिड-π मॉडल में शामिल किया जाना चाहिए। कम आवृत्ति वाले डिज़ाइन के लिए ऊपर वर्णित समग्र उच्च लाभ पर जोर देने से डिज़ाइन लक्ष्य भी भिन्न होते हैं। उच्च आवृत्ति सर्किट में, सिग्नल प्रतिबिंबों को खत्म करने और शक्ति लाभ को अधिकतम करने के लिए एम्पलीफायर के इनपुट और आउटपुट पर प्रतिबाधा मिलान आमतौर पर वांछित होता है। कैस्कोड में, इनपुट और आउटपुट बंदरगाह (सर्किट सिद्धांत) के बीच अलगाव अभी भी छोटे से रिवर्स ट्रांसमिशन टर्म जी द्वारा विशेषता है₁₂, मेल खाने वाले नेटवर्क को डिजाइन करना आसान बनाता है क्योंकि एम्पलीफायर लगभग एकतरफा है।

संदर्भ

↑ ^1.0 ^1.1 Phillip A. Laplante (2005). Comprehensive Dictionary of Electrical Engineering (Second ed.). Boca Raton: CRC Press. p. 97. ISBN 0-8493-3086-6.
↑ ^2.0 ^2.1 S. W. Amos; Roger S. Amos (2002). Newnes Dictionary of Electronics (Fourth ed.). Oxford: Newnes. pp. 46. ISBN 0-7506-4331-5.
↑ Hunt, Frederick Vinton; Hickman, Roger Wayne (1939). "इलेक्ट्रॉनिक वोल्टेज स्टेबलाइजर्स पर" (PDF). Review of Scientific Instruments. 10 (1): 6. doi:10.1063/1.1751443. Retrieved 20 March 2016.
↑ "Cathode Ray", "The Cascode and its Advantages for Band III Reception", Wireless World, vol. 61, p. 397 (August 1955).
↑ In the g-parameter two-port, g₁₂ is the reverse current gain. When no such feedback occurs, g₁₂ = 0, and the network is called unilateral.
↑ Paul R. Gray; Paul J. Hurst; Stephen H. Lewis; Robert G. Meyer; et al. (2001). Analysis and Design of Analog Integrated Circuits (Fourth ed.). New York: Wiley. pp. 206–208. ISBN 0-471-32168-0.
↑ Paul R. Gray; Paul J. Hurst; Stephen H. Lewis; Robert G. Meyer; et al. (2001). Analysis and Design of Analog Integrated Circuits (Fourth ed.). New York: Wiley. pp. 208–211. ISBN 0-471-32168-0.
↑ R. Jacob Baker (2010). CMOS Circuit Design, Layout, and Simulation, Third Edition. New York: Wiley-IEEE. pp. 297–301. ISBN 978-0-470-88132-3.
↑ W. M. C. Sansen (2006). Analog Design Essentials. Dordrecht: Springer. p. 13 (§0124). ISBN 0-387-25746-2.

[Laplante-1] 1.0 ^1.1 Phillip A. Laplante (2005). Comprehensive Dictionary of Electrical Engineering (Second ed.). Boca Raton: CRC Press. p. 97. ISBN 0-8493-3086-6.

[Amos-Amos-2] 2.0 ^2.1 S. W. Amos; Roger S. Amos (2002). Newnes Dictionary of Electronics (Fourth ed.). Oxford: Newnes. pp. 46. ISBN 0-7506-4331-5.

[3] Hunt, Frederick Vinton; Hickman, Roger Wayne (1939). "इलेक्ट्रॉनिक वोल्टेज स्टेबलाइजर्स पर" (PDF). Review of Scientific Instruments. 10 (1): 6. doi:10.1063/1.1751443. Retrieved 20 March 2016.

[4] "Cathode Ray", "The Cascode and its Advantages for Band III Reception", Wireless World, vol. 61, p. 397 (August 1955).

[5] In the g-parameter two-port, g₁₂ is the reverse current gain. When no such feedback occurs, g₁₂ = 0, and the network is called unilateral.

[Gray-Meyer1-6] Paul R. Gray; Paul J. Hurst; Stephen H. Lewis; Robert G. Meyer; et al. (2001). Analysis and Design of Analog Integrated Circuits (Fourth ed.). New York: Wiley. pp. 206–208. ISBN 0-471-32168-0.

[Gray-Meyer2-7] Paul R. Gray; Paul J. Hurst; Stephen H. Lewis; Robert G. Meyer; et al. (2001). Analysis and Design of Analog Integrated Circuits (Fourth ed.). New York: Wiley. pp. 208–211. ISBN 0-471-32168-0.

[Baker-8] R. Jacob Baker (2010). CMOS Circuit Design, Layout, and Simulation, Third Edition. New York: Wiley-IEEE. pp. 297–301. ISBN 978-0-470-88132-3.

[Sansen-9] W. M. C. Sansen (2006). Analog Design Essentials. Dordrecht: Springer. p. 13 (§0124). ISBN 0-387-25746-2.

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

@@ Line 1: / Line 1: @@
 {{Distinguish|Cascade (disambiguation)}}
-कैस्कोड एक दो-चरण [[एम्पलीफायर]] है जिसमें एक सामान्य-एमिटर चरण होता है जो एक सामान्य-बेस चरण में खिलाता है।<ref name=Laplante>
+कैस्कोड एक दो-चरण [[एम्पलीफायर]] है जिसमें  सामान्य-एमिटर चरण होता है जो  सामान्य-बेस चरण में खिलाता है।<ref name=Laplante>
 {{cite book
 |author=Phillip A. Laplante
@@ Line 22: / Line 22: @@
 एकल प्रवर्धक चरण की तुलना में, इस संयोजन में निम्नलिखित विशेषताओं में से एक या अधिक हो सकते हैं: उच्च इनपुट-आउटपुट अलगाव, उच्च इनपुट प्रतिबाधा, उच्च [[आउटपुट प्रतिबाधा]], उच्च [[बैंडविड्थ (सिग्नल प्रोसेसिंग)]]।
-आधुनिक सर्किट में, कैस्कोड अक्सर दो [[ट्रांजिस्टर]] (द्विध्रुवीय [[द्विध्रुवी जंक्शन ट्रांजिस्टर]] [[ फील्ड इफ़ेक्ट ट्रांजिस्टर ]]) से बना होता है, जिसमें से एक [[सामान्य उत्सर्जक]] या [[सामान्य स्रोत]] के रूप में काम करता है और दूसरा [[सामान्य आधार]] या सामान्य गेट के रूप में होता है।
+आधुनिक सर्किट में, कैस्कोड अक्सर दो [[ट्रांजिस्टर]] (द्विध्रुवीय [[द्विध्रुवी जंक्शन ट्रांजिस्टर]] [[ फील्ड इफ़ेक्ट ट्रांजिस्टर ]]) से बना होता है, जिसमें से  [[सामान्य उत्सर्जक]] या [[सामान्य स्रोत]] के रूप में काम करता है और दूसरा [[सामान्य आधार]] या सामान्य गेट के रूप में होता है।
 कैस्कोड इनपुट-आउटपुट अलगाव (रिवर्स ट्रांसमिशन को कम करता है) में सुधार करता है, क्योंकि आउटपुट से इनपुट तक कोई सीधा युग्मन नहीं होता है। यह [[मिलर प्रभाव]] को समाप्त करता है और इस प्रकार बहुत अधिक बैंडविड्थ में योगदान देता है।
-'''कैस्कोड एक दो-चरण [[एम्पलीफायर]] है जिसमें एक सामान्य-एमिटर चरण होता है जो एक सामान्य-बेस चरण में खिलाता है।<ref name="Laplante" /><ref name="Amos-Amos" />
+'''कैस्कोड  दो-चरण [[एम्पलीफायर]] है जिसमें  सामान्य-एमिटर चरण होता है जो  सामान्य-बेस चरण में खिलाता है।<ref name="Laplante" /><ref name="Amos-Amos" />'''
-एकल प्रवर्धक चरण की तुलना में, इस संयोजन में निम्नलिखित विशेषताओं में से एक या अधिक हो सकते हैं: उच्च इनपुट-आउटपुट अलगाव, उच्च इनपुट प्रतिबाधा, उच्च [[आउटपुट प्रतिबाधा]], उच्च [[बैंडविड्थ (सिग्नल प्रोसेसिंग)]]।'''
+ल प्रवर्धक चरण की तुलना में, इस संयोजन में निम्नलिखित
 == इतिहास ==
-कैसकोड (कभी-कभी कैसकोडिंग के लिए [[ क्रिया ]]) का उपयोग [[एनालॉग सर्किट]] प्रदर्शन में सुधार के लिए एक सामान्य तकनीक है, जो [[ वेक्यूम - ट्यूब ]] और ट्रांजिस्टर दोनों पर लागू होता है। [[वोल्टेज स्टेबलाइजर]]्स के आवेदन पर चर्चा में 1939 में [[फ्रेडरिक विंटन हंट]] और रोजर वेन हिकमैन द्वारा लिखे गए एक लेख में कैसकोड नाम गढ़ा गया था।<ref>{{cite journal|last1=Hunt|first1=Frederick Vinton|last2=Hickman|first2=Roger Wayne|title=इलेक्ट्रॉनिक वोल्टेज स्टेबलाइजर्स पर|journal=Review of Scientific Instruments|date=1939|volume=10|issue=1|pages=6|doi=10.1063/1.1751443|url=http://www.tubezone.net/pdf/diagrams/regulator.pdf|accessdate=20 March 2016}}</ref> उन्होंने एक [[ एक कलम के साथ ]] के प्रतिस्थापन के रूप में दो [[ट्रायोड]] (एक सामान्य [[कैथोड]] सेटअप के साथ पहला, एक सामान्य [[नियंत्रण ग्रिड]] वाला दूसरा) का एक कैस्केड प्रस्तावित किया, और इसलिए नाम को कैस्क (एडेड ट्रायोड एम्पलीफायर) का संक्षिप्त नाम माना जा सकता है। विशेषताओं के समान, लेकिन एकल पेंट) ओड की तुलना में कम शोर।<ref>"Cathode Ray", "The Cascode and its Advantages for Band III Reception", ''Wireless World'', vol. 61, p. 397 (August 1955).</ref> कम शोर और व्यापक बैंडविड्थ के कारण 'फ्रंट-एंड' या ट्यूनर के लिए प्रारंभिक टेलीविजन सेटों में कैस्कोड सर्किट नियोजित किए गए थे।
+कैसकोड (कभी-कभी कैसकोडिंग के लिए [[ क्रिया ]]) का उपयोग [[एनालॉग सर्किट]] प्रदर्शन में सुधार के लिए  सामान्य तकनीक है, जो [[ वेक्यूम - ट्यूब ]] और ट्रांजिस्टर दोनों पर लागू होता है। [[वोल्टेज स्टेबलाइजर]]्स के आवेदन पर चर्चा में 1939 में [[फ्रेडरिक विंटन हंट]] और रोजर वेन हिकमैन द्वारा लिखे गए एक लेख में कैसकोड नाम गढ़ा गया था।<ref>{{cite journal|last1=Hunt|first1=Frederick Vinton|last2=Hickman|first2=Roger Wayne|title=इलेक्ट्रॉनिक वोल्टेज स्टेबलाइजर्स पर|journal=Review of Scientific Instruments|date=1939|volume=10|issue=1|pages=6|doi=10.1063/1.1751443|url=http://www.tubezone.net/pdf/diagrams/regulator.pdf|accessdate=20 March 2016}}</ref> उन्होंने  [[ एक कलम के साथ |  कलम के साथ]] के प्रतिस्थापन के रूप में दो [[ट्रायोड]] ( सामान्य [[कैथोड]] सेटअप के साथ पहला,  सामान्य [[नियंत्रण ग्रिड]] वाला दूसरा) का  कैस्केड प्रस्तावित किया, और इसलिए नाम को कैस्क (एडेड ट्रायोड एम्पलीफायर) का संक्षिप्त नाम माना जा सकता है। विशेषताओं के समान, लेकिन एकल पेंट) ओड की तुलना में कम शोर।<ref>"Cathode Ray", "The Cascode and its Advantages for Band III Reception", ''Wireless World'', vol. 61, p. 397 (August 1955).</ref> कम शोर और व्यापक बैंडविड्थ के कारण 'फ्रंट-एंड' या ट्यूनर के लिए प्रारंभिक टेलीविजन सेटों में कैस्कोड सर्किट नियोजित किए गए थे।
 == ऑपरेशन ==
-[[File:CascodeWithNegative.png|right|frame|चित्रा 1: एन-चैनल क्लास-ए कैस्कोड एम्पलीफायर]]चित्रा 1 एक सिग्नल स्रोत, वी द्वारा संचालित इनपुट चरण के रूप में एक सामान्य स्रोत एम्पलीफायर के साथ एक कैस्कोड एम्पलीफायर का एक उदाहरण दिखाता है<sub>in</sub>. यह इनपुट चरण आउटपुट सिग्नल वी के साथ आउटपुट चरण के रूप में एक सामान्य-गेट एम्पलीफायर चलाता है<sub>out</sub>.
+[[File:CascodeWithNegative.png|right|frame|चित्रा 1: एन-चैनल क्लास-ए कैस्कोड एम्पलीफायर]]चित्रा 1  सिग्नल स्रोत, वी द्वारा संचालित इनपुट चरण के रूप में  सामान्य स्रोत एम्पलीफायर के साथ  कैस्कोड एम्पलीफायर का  उदाहरण दिखाता है<sub>in</sub>. यह इनपुट चरण आउटपुट सिग्नल वी के साथ आउटपुट चरण के रूप में  सामान्य-गेट एम्पलीफायर चलाता है<sub>out</sub>.
 जैसा कि निचला FET संचालित करता है, यह ऊपरी FET के स्रोत वोल्टेज को बदलता है, और ऊपरी FET इसके गेट और स्रोत के बीच परिवर्तित क्षमता के कारण संचालित होता है।
@@ Line 38: / Line 38: @@
 इस सर्किट व्यवस्था का प्रमुख लाभ इनपुट (कम) FET के आउटपुट टर्मिनल (नाली) के भार के रूप में ऊपरी क्षेत्र-प्रभाव ट्रांजिस्टर (FET) की नियुक्ति से उपजा है। क्योंकि ऑपरेटिंग आवृत्तियों पर ऊपरी FET का गेट प्रभावी रूप से ग्राउंडेड होता है, ऊपरी FET का स्रोत वोल्टेज (और इसलिए इनपुट ट्रांजिस्टर की नाली) ऑपरेशन के दौरान लगभग स्थिर वोल्टेज पर आयोजित होता है। दूसरे शब्दों में, ऊपरी एफईटी निचले एफईटी के लिए कम इनपुट प्रतिरोध प्रदर्शित करता है, जिससे निचले एफईटी का वोल्टेज लाभ बहुत छोटा हो जाता है, जो नाटकीय रूप से मिलर प्रभाव फीडबैक कैपेसिटेंस को निचले एफईटी के नाले से गेट तक कम कर देता है। वोल्टेज लाभ का यह नुकसान ऊपरी FET द्वारा वसूल किया जाता है। इस प्रकार, ऊपरी ट्रांजिस्टर कम एफईटी को न्यूनतम नकारात्मक (मिलर) प्रतिक्रिया के साथ संचालित करने की अनुमति देता है, जिससे इसकी बैंडविड्थ में सुधार होता है।
-ऊपरी FET गेट विद्युत रूप से ग्राउंडेड है, इसलिए आवारा समाई का चार्ज और डिस्चार्ज, C<sub>dg</sub>, नाली और गेट के बीच केवल R से होकर जाता है<sub>D</sub>और आउटपुट लोड (कहते हैं R<sub>out</sub>), और आवृत्ति प्रतिक्रिया केवल संबद्ध [[आरसी समय स्थिर]] τ = C से ऊपर की आवृत्तियों के लिए प्रभावित होती है<sub>dg</sub> R<sub>D</sub>//आर<sub>out</sub>, अर्थात् f = 1/(2πτ), एक उच्च आवृत्ति क्योंकि सी<sub>dg</sub>छोटा है। अर्थात्, ऊपरी FET गेट C के मिलर प्रवर्धन से ग्रस्त नहीं है<sub>dg</sub>.
+ऊपरी FET गेट विद्युत रूप से ग्राउंडेड है, इसलिए आवारा समाई का चार्ज और डिस्चार्ज, C<sub>dg</sub>, नाली और गेट के बीच केवल R से होकर जाता है<sub>D</sub>और आउटपुट लोड (कहते हैं R<sub>out</sub>), और आवृत्ति प्रतिक्रिया केवल संबद्ध [[आरसी समय स्थिर]] τ = C से ऊपर की आवृत्तियों के लिए प्रभावित होती है<sub>dg</sub> R<sub>D</sub>//आर<sub>out</sub>, अर्थात् f = 1/(2πτ),  उच्च आवृत्ति क्योंकि सी<sub>dg</sub>छोटा है। अर्थात्, ऊपरी FET गेट C के मिलर प्रवर्धन से ग्रस्त नहीं है<sub>dg</sub>.
-यदि ऊपरी FET चरण अकेले अपने स्रोत को इनपुट नोड (अर्थात, कॉमन-गेट (CG) कॉन्फ़िगरेशन) के रूप में उपयोग करके संचालित किया जाता है, तो इसमें एक अच्छा वोल्टेज लाभ और व्यापक बैंडविड्थ होगा। हालांकि, इसकी कम इनपुट प्रतिबाधा इसकी उपयोगिता को बहुत कम-प्रतिबाधा वोल्टेज चालकों तक सीमित कर देगी। उच्च इनपुट प्रतिबाधा में कम FET परिणाम जोड़ने से, कैस्कोड चरण को उच्च-प्रतिबाधा स्रोत द्वारा संचालित करने की अनुमति मिलती है।
+यदि ऊपरी FET चरण अकेले अपने स्रोत को इनपुट नोड (अर्थात, कॉमन-गेट (CG) कॉन्फ़िगरेशन) के रूप में उपयोग करके संचालित किया जाता है, तो इसमें  अच्छा वोल्टेज लाभ और व्यापक बैंडविड्थ होगा। हालांकि, इसकी कम इनपुट प्रतिबाधा इसकी उपयोगिता को बहुत कम-प्रतिबाधा वोल्टेज चालकों तक सीमित कर देगी। उच्च इनपुट प्रतिबाधा में कम FET परिणाम जोड़ने से, कैस्कोड चरण को उच्च-प्रतिबाधा स्रोत द्वारा संचालित करने की अनुमति मिलती है।
-यदि कोई ऊपरी FET को एक विशिष्ट आगमनात्मक/प्रतिरोधक भार के साथ प्रतिस्थापित करता है और इनपुट ट्रांजिस्टर के ड्रेन (अर्थात, एक सामान्य-स्रोत (CS) कॉन्फ़िगरेशन) से आउटपुट लेता है, तो CS कॉन्फ़िगरेशन उसी इनपुट प्रतिबाधा की पेशकश करेगा जो कैस्कोड के रूप में होती है।, लेकिन कैस्कोड कॉन्फ़िगरेशन संभावित रूप से अधिक लाभ और बहुत अधिक बैंडविड्थ प्रदान करेगा।
+यदि कोई ऊपरी FET को  विशिष्ट आगमनात्मक/प्रतिरोधक भार के साथ प्रतिस्थापित करता है और इनपुट ट्रांजिस्टर के ड्रेन (अर्थात,  सामान्य-स्रोत (CS) कॉन्फ़िगरेशन) से आउटपुट लेता है, तो CS कॉन्फ़िगरेशन उसी इनपुट प्रतिबाधा की पेशकश करेगा जो कैस्कोड के रूप में होती है।, लेकिन कैस्कोड कॉन्फ़िगरेशन संभावित रूप से अधिक लाभ और बहुत अधिक बैंडविड्थ प्रदान करेगा।
 === स्थिरता ===
-कैस्कोड व्यवस्था भी बहुत स्थिर है। इसका आउटपुट विद्युत और भौतिक दोनों तरह से इनपुट से प्रभावी रूप से अलग होता है। निचले ट्रांजिस्टर में नाली और स्रोत दोनों पर लगभग स्थिर वोल्टेज होता है, और इस प्रकार इसके गेट में वापस फीड करने के लिए अनिवार्य रूप से कुछ भी नहीं होता है। ऊपरी ट्रांजिस्टर के गेट और स्रोत पर लगभग स्थिर वोल्टेज होता है। इस प्रकार, उन पर महत्वपूर्ण वोल्टेज वाले एकमात्र नोड इनपुट और आउटपुट हैं, और इन्हें लगभग स्थिर वोल्टेज के केंद्रीय कनेक्शन और दो ट्रांजिस्टर की भौतिक दूरी से अलग किया जाता है। इस प्रकार व्यवहार में आउटपुट से इनपुट तक बहुत कम प्रतिक्रिया होती है। धातु परिरक्षण दोनों ट्रांजिस्टर के बीच आवश्यकता पड़ने पर और भी अधिक अलगाव के लिए प्रभावी और आसान दोनों है। यह एक-ट्रांजिस्टर एम्पलीफायर सर्किट में मुश्किल होगा, जो उच्च आवृत्तियों पर [[न्यूट्रोडाइन]] की आवश्यकता होगी।
+कैस्कोड व्यवस्था भी बहुत स्थिर है। इसका आउटपुट विद्युत और भौतिक दोनों तरह से इनपुट से प्रभावी रूप से अलग होता है। निचले ट्रांजिस्टर में नाली और स्रोत दोनों पर लगभग स्थिर वोल्टेज होता है, और इस प्रकार इसके गेट में वापस फीड करने के लिए अनिवार्य रूप से कुछ भी नहीं होता है। ऊपरी ट्रांजिस्टर के गेट और स्रोत पर लगभग स्थिर वोल्टेज होता है। इस प्रकार, उन पर महत्वपूर्ण वोल्टेज वाले एकमात्र नोड इनपुट और आउटपुट हैं, और इन्हें लगभग स्थिर वोल्टेज के केंद्रीय कनेक्शन और दो ट्रांजिस्टर की भौतिक दूरी से अलग किया जाता है। इस प्रकार व्यवहार में आउटपुट से इनपुट तक बहुत कम प्रतिक्रिया होती है। धातु परिरक्षण दोनों ट्रांजिस्टर के बीच आवश्यकता पड़ने पर और भी अधिक अलगाव के लिए प्रभावी और आसान दोनों है। यह -ट्रांजिस्टर एम्पलीफायर सर्किट में मुश्किल होगा, जो उच्च आवृत्तियों पर [[न्यूट्रोडाइन]] की आवश्यकता होगी।
 === पूर्वाग्रह ===
 जैसा कि दिखाया गया है, दो स्टैक्ड FET का उपयोग करने वाला कैस्कोड सर्किट दो FET पर कुछ प्रतिबंध लगाता है - अर्थात्, ऊपरी FET को पक्षपाती होना चाहिए ताकि इसका स्रोत वोल्टेज पर्याप्त उच्च हो (कम FET ड्रेन वोल्टेज बहुत कम हो सकता है, जिससे यह संतृप्त हो सकता है)। एफईटी के लिए इस स्थिति को सुनिश्चित करने के लिए जोड़ी के लिए सावधानीपूर्वक चयन या ऊपरी एफईटी गेट के विशेष बायसिंग, बढ़ती लागत की आवश्यकता होती है।
-कैसकोड सर्किट को द्विध्रुवी ट्रांजिस्टर, या एमओएसएफईटी, या एक एफईटी (या एमओएसएफईटी) और एक बीजेटी का उपयोग करके भी बनाया जा सकता है। [[वीएचएफ]] टेलीविजन ट्यूनर में यह सर्किट व्यवस्था बहुत आम थी जब वे वैक्यूम ट्यूबों को नियोजित करते थे।
+कैसकोड सर्किट को द्विध्रुवी ट्रांजिस्टर, या एमओएसएफईटी, या  एफईटी (या एमओएसएफईटी) और  बीजेटी का उपयोग करके भी बनाया जा सकता है। [[वीएचएफ]] टेलीविजन ट्यूनर में यह सर्किट व्यवस्था बहुत आम थी जब वे वैक्यूम ट्यूबों को नियोजित करते थे।
 === लाभ ===
@@ Line 56: / Line 56: @@
 === नुकसान ===
-कैस्कोड सर्किट को दो ट्रांजिस्टर की आवश्यकता होती है और अपेक्षाकृत उच्च आपूर्ति वोल्टेज की आवश्यकता होती है। दो-एफईटी कैस्कोड के लिए, दोनों ट्रांजिस्टर को पर्याप्त वी के साथ पक्षपाती होना चाहिए<sub>DS</sub> संचालन में, आपूर्ति वोल्टेज पर एक निचली सीमा लागू करना।
+कैस्कोड सर्किट को दो ट्रांजिस्टर की आवश्यकता होती है और अपेक्षाकृत उच्च आपूर्ति वोल्टेज की आवश्यकता होती है। दो-एफईटी कैस्कोड के लिए, दोनों ट्रांजिस्टर को पर्याप्त वी के साथ पक्षपाती होना चाहिए<sub>DS</sub> संचालन में, आपूर्ति वोल्टेज पर  निचली सीमा लागू करना।
 === डुअल-गेट संस्करण ===
-एक [[मल्टीगेट डिवाइस]] | डुअल-गेट MOSFET अक्सर एक-ट्रांजिस्टर कैस्कोड के रूप में कार्य करता है. संवेदनशील [[बहुत उच्च आवृत्ति]] रिसीवर के सामने के छोर में आम, एक दोहरे गेट MOSFET को इनपुट से जुड़े प्राथमिक गेट (आमतौर पर MOSFET निर्माताओं द्वारा निर्दिष्ट गेट 1) के साथ एक सामान्य-स्रोत एम्पलीफायर के रूप में संचालित किया जाता है और दूसरा गेट ग्राउंडेड (बाईपास) होता है। . आंतरिक रूप से, दो निकटवर्ती फाटकों द्वारा कवर किया गया एक चैनल है; इसलिए, परिणामी सर्किट विद्युत रूप से दो एफईटी से बना एक कैस्कोड है, सामान्य निचला-नाली-से-ऊपरी-स्रोत कनेक्शन केवल एकल चैनल का वह हिस्सा है जो दो फाटकों के बीच की सीमा के निकट भौतिक रूप से स्थित है।
+[[मल्टीगेट डिवाइस]] | डुअल-गेट MOSFET अक्सर -ट्रांजिस्टर कैस्कोड के रूप में कार्य करता है. संवेदनशील [[बहुत उच्च आवृत्ति]] रिसीवर के सामने के छोर में आम, एक दोहरे गेट MOSFET को इनपुट से जुड़े प्राथमिक गेट (आमतौर पर MOSFET निर्माताओं द्वारा निर्दिष्ट गेट 1) के साथ  सामान्य-स्रोत एम्पलीफायर के रूप में संचालित किया जाता है और दूसरा गेट ग्राउंडेड (बाईपास) होता है। . आंतरिक रूप से, दो निकटवर्ती फाटकों द्वारा कवर किया गया  चैनल है; इसलिए, परिणामी सर्किट विद्युत रूप से दो एफईटी से बना  कैस्कोड है, सामान्य निचला-नाली-से-ऊपरी-स्रोत कनेक्शन केवल एकल चैनल का वह हिस्सा है जो दो फाटकों के बीच की सीमा के निकट भौतिक रूप से स्थित है।
 === [[सुपरहेट्रोडाइन]] रिसीवर्स में मिक्सर ===
-सुपरहेटरोडाइन रिसीवर्स में गुणा [[आवृत्ति मिक्सर]] सर्किट के रूप में एक कैस्कोड सर्किट बहुत उपयोगी है। निचले गेट पर आरएफ सिग्नल मिक्सर को फीड किया जाता है, और ऊपरी गेट पर [[स्थानीय थरथरानवाला]] सिग्नल मिक्सर को फीड किया जाता है. दोनों संकेतों को मिक्सर द्वारा गुणा किया जाता है, और अंतर आवृत्ति, मध्यवर्ती आवृत्ति, कैस्कोड मिक्सर की ऊपरी नाली से ली जाती है।
+सुपरहेटरोडाइन रिसीवर्स में गुणा [[आवृत्ति मिक्सर]] सर्किट के रूप में  कैस्कोड सर्किट बहुत उपयोगी है। निचले गेट पर आरएफ सिग्नल मिक्सर को फीड किया जाता है, और ऊपरी गेट पर [[स्थानीय थरथरानवाला]] सिग्नल मिक्सर को फीड किया जाता है. दोनों संकेतों को मिक्सर द्वारा गुणा किया जाता है, और अंतर आवृत्ति, मध्यवर्ती आवृत्ति, कैस्कोड मिक्सर की ऊपरी नाली से ली जाती है।
 इसे संतुलित मिक्सर बनाने के लिए पूरे अंतर प्रवर्धक#लंबी-पूंछ जोड़ी|अंतर-प्रवर्धक चरणों को कैसकोडिंग द्वारा विकसित किया गया था, और फिर [[गिल्बर्ट सेल]] डबल-संतुलित मिक्सर.
@@ Line 69: / Line 69: @@
 [[एकीकृत परिपथ]]ों के उदय के साथ, सिलिकॉन डाई क्षेत्र के संदर्भ में ट्रांजिस्टर सस्ते हो गए हैं। विशेष रूप से एमओएसएफईटी प्रौद्योगिकी में, आउटपुट [[वर्तमान स्रोत]] के आउटपुट प्रतिबाधा को बढ़ाने के लिए [[वर्तमान दर्पण]]ों में कैसकोडिंग का उपयोग किया जा सकता है।
-कैस्कोड का एक संशोधित संस्करण भी [[ मॉडुलन ]] के रूप में उपयोग किया जा सकता है, विशेष रूप से आयाम मॉड्यूलेशन के लिए। ऊपरी डिवाइस ऑडियो सिग्नल की आपूर्ति करता है, और निचला [[ आरएफ न्यूनाधिक ]] एम्पलीफायर डिवाइस है।
+कैस्कोड का  संशोधित संस्करण भी [[ मॉडुलन ]] के रूप में उपयोग किया जा सकता है, विशेष रूप से आयाम मॉड्यूलेशन के लिए। ऊपरी डिवाइस ऑडियो सिग्नल की आपूर्ति करता है, और निचला [[ आरएफ न्यूनाधिक ]] एम्पलीफायर डिवाइस है।
-[[File:Cascode-voltage-ladder.png|thumb|right|हाई-वोल्टेज स्टैक]]एक उच्च-वोल्टेज ट्रांजिस्टर बनाने के लिए एक कैस्कोड को [[वोल्टेज सीढ़ी]] के साथ भी जोड़ा जा सकता है। इनपुट ट्रांजिस्टर किसी भी लो-यू का हो सकता है<sub>CEO</sub> प्रकार, जबकि अन्य, स्टैक्ड रैखिक नियामक # सरल श्रृंखला नियामक वोल्टेज नियामकों के रूप में कार्य करते हुए, आपूर्ति वोल्टेज के काफी अंश का सामना करने में सक्षम होना चाहिए। ध्यान दें कि एक बड़े आउटपुट-वोल्टेज स्विंग के लिए, उनके बेस वोल्टेज को कैपेसिटर द्वारा ग्राउंड पर बायपास नहीं किया जाना चाहिए, और ऊपरवाला सीढ़ी रोकनेवाला पूर्ण आपूर्ति वोल्टेज का सामना करने में सक्षम होना चाहिए।
+[[File:Cascode-voltage-ladder.png|thumb|right|हाई-वोल्टेज स्टैक]]उच्च-वोल्टेज ट्रांजिस्टर बनाने के लिए  कैस्कोड को [[वोल्टेज सीढ़ी]] के साथ भी जोड़ा जा सकता है। इनपुट ट्रांजिस्टर किसी भी लो-यू का हो सकता है<sub>CEO</sub> प्रकार, जबकि अन्य, स्टैक्ड रैखिक नियामक # सरल श्रृंखला नियामक वोल्टेज नियामकों के रूप में कार्य करते हुए, आपूर्ति वोल्टेज के काफी अंश का सामना करने में सक्षम होना चाहिए। ध्यान दें कि  बड़े आउटपुट-वोल्टेज स्विंग के लिए, उनके बेस वोल्टेज को कैपेसिटर द्वारा ग्राउंड पर बायपास नहीं किया जाना चाहिए, और ऊपरवाला सीढ़ी रोकनेवाला पूर्ण आपूर्ति वोल्टेज का सामना करने में सक्षम होना चाहिए।
-इससे पता चलता है कि एक रैखिक श्रृंखला वोल्टेज नियामक वास्तव में एक वर्तमान बफर है जिसके '' इनपुट '' और '' आउटपुट '' पदनामों की अदला-बदली होती है।
+इससे पता चलता है कि  रैखिक श्रृंखला वोल्टेज नियामक वास्तव में  वर्तमान बफर है जिसके '' इनपुट '' और '' आउटपुट '' पदनामों की अदला-बदली होती है।
 == दो-पोर्ट पैरामीटर ==
-कैस्कोड कॉन्फ़िगरेशन को इसके इनपुट प्रतिबाधा, आउटपुट प्रतिबाधा और वोल्टेज [[लाभ (इलेक्ट्रॉनिक्स)]] का उपयोग करके एक साधारण वोल्टेज एम्पलीफायर (या अधिक सटीक रूप से, जी-पैरामीटर [[दो-पोर्ट नेटवर्क]] के रूप में) के रूप में दर्शाया जा सकता है। ये पैरामीटर नीचे दिए गए संबंधित जी-पैरामीटर से संबंधित हैं।<ref>In the [[two-port network#Inverse hybrid parameters (g-parameters)|''g''-parameter two-port]], ''g''<sub>12</sub> is the reverse current gain. When no such feedback occurs, ''g''<sub>12</sub> = 0, and the network is called '''unilateral'''.</ref> अन्य उपयोगी गुणों पर यहां विचार नहीं किया गया है सर्किट बैंडविड्थ (सिग्नल प्रोसेसिंग) और डायनेमिक रेंज#इलेक्ट्रॉनिक्स।
+कैस्कोड कॉन्फ़िगरेशन को इसके इनपुट प्रतिबाधा, आउटपुट प्रतिबाधा और वोल्टेज [[लाभ (इलेक्ट्रॉनिक्स)]] का उपयोग करके  साधारण वोल्टेज एम्पलीफायर (या अधिक सटीक रूप से, जी-पैरामीटर [[दो-पोर्ट नेटवर्क]] के रूप में) के रूप में दर्शाया जा सकता है। ये पैरामीटर नीचे दिए गए संबंधित जी-पैरामीटर से संबंधित हैं।<ref>In the [[two-port network#Inverse hybrid parameters (g-parameters)|''g''-parameter two-port]], ''g''<sub>12</sub> is the reverse current gain. When no such feedback occurs, ''g''<sub>12</sub> = 0, and the network is called '''unilateral'''.</ref> अन्य उपयोगी गुणों पर यहां विचार नहीं किया गया है सर्किट बैंडविड्थ (सिग्नल प्रोसेसिंग) और डायनेमिक रेंज#इलेक्ट्रॉनिक्स।
 === BJT कैस्कोड: कम-आवृत्ति वाले छोटे-सिग्नल पैरामीटर ===
@@ Line 144: / Line 144: @@
 :<math>g_m r_O = \frac{I_C}{V_T} \frac{V_A + V_{CE}}{I_C} = \frac{V_A + V_{CE}}{V_T}.</math>
-एक विशिष्ट असतत द्विध्रुवी उपकरण में अर्ली वोल्टेज V<sub>A</sub>≈ 100 वी और कमरे के तापमान के पास थर्मल वोल्टेज वी है<sub>T</sub>≈ 25 mV, जिससे g बनता है<sub>m</sub>r<sub>O</sub>≈ 4000, एक बड़ी संख्या।
+विशिष्ट असतत द्विध्रुवी उपकरण में अर्ली वोल्टेज V<sub>A</sub>≈ 100 वी और कमरे के तापमान के पास थर्मल वोल्टेज वी है<sub>T</sub>≈ 25 mV, जिससे g बनता है<sub>m</sub>r<sub>O</sub>≈ 4000, एक बड़ी संख्या।
 हाइब्रिड-पीआई मॉडल पर लेख से, हम MOSFET को सक्रिय मोड में पाते हैं:
 :<math>g_m r_O = \frac{2I_D}{V_{GS} - V_{th}} \frac{1/\lambda + V_{DS}}{I_D} = \frac{2(1/\lambda + V_{DS})}{V_{GS} - V_{th}}.</math>
-[[65 नैनोमीटर]] प्रौद्योगिकी नोड पर, I<sub>D</sub>≈ 1.2 mA/μ चौड़ाई, आपूर्ति वोल्टेज V है<sub>DD</sub>= 1.1 वी; में<sub>th</sub>≈ 165 एमवी, और वी<sub>ov</sub> = वी<sub>GS</sub>-में<sub>th</sub> ≈ 5% वी<sub>DD</sub>≈ 55 एमवी। सामान्य लंबाई को न्यूनतम दो बार लेते हुए, L = 2 L<sub>min</sub>= 0.130 सुक्ष्ममापी और λ ≈ 1/(4 V/μm L) का विशिष्ट मान, हम 1/λ ≈ 2 V, और g पाते हैं<sub>m</sub>r<sub>O</sub>≈ 110, फिर भी एक बड़ा मान।<ref name=Baker>
+[[65 नैनोमीटर]] प्रौद्योगिकी नोड पर, I<sub>D</sub>≈ 1.2 mA/μ चौड़ाई, आपूर्ति वोल्टेज V है<sub>DD</sub>= 1.1 वी; में<sub>th</sub>≈ 165 एमवी, और वी<sub>ov</sub> = वी<sub>GS</sub>-में<sub>th</sub> ≈ 5% वी<sub>DD</sub>≈ 55 एमवी। सामान्य लंबाई को न्यूनतम दो बार लेते हुए, L = 2 L<sub>min</sub>= 0.130 सुक्ष्ममापी और λ ≈ 1/(4 V/μm L) का विशिष्ट मान, हम 1/λ ≈ 2 V, और g पाते हैं<sub>m</sub>r<sub>O</sub>≈ 110, फिर भी  बड़ा मान।<ref name=Baker>
 {{cite book
 |author=R. Jacob Baker
@@ Line 172: / Line 172: @@
 === कम आवृत्ति डिजाइन ===
-[[File:BJT Cascode Small-signal Circuit.png|thumbnail|400px|चित्र 4 टॉप: हाइब्रिड-पीआई मॉडल का उपयोग करते हुए छोटे-सिग्नल बीजेटी कैस्कोड नीचे: एम्पलीफायर कम आवृत्ति पैरामीटर का उपयोग करके बीजेटी कैस्कोड के लिए समतुल्य सर्किट]]उपरोक्त फ़ार्मुलों में पाए जाने वाले जी-पैरामीटर का उपयोग मूल कैस्कोड (समतुल्य सर्किट) के समान लाभ, इनपुट और आउटपुट प्रतिरोध के साथ एक छोटे-सिग्नल वोल्टेज एम्पलीफायर के निर्माण के लिए किया जा सकता है। यह सर्किट केवल इतनी कम आवृत्तियों पर लागू होता है कि ट्रांजिस्टर [[परजीवी समाई]] कोई मायने नहीं रखती। यह आंकड़ा मूल कैस्कोड (चित्र 1) और समतुल्य वोल्टेज एम्पलीफायर या जी-समतुल्य दो-पोर्ट (चित्र 4) दिखाता है। समतुल्य सर्किट विभिन्न चालकों और भारों के लिए सर्किट के व्यवहार की आसान गणना की अनुमति देता है। चित्र में थेवेनिन प्रतिरोध आर के साथ थेवेनिन समकक्ष वोल्टेज स्रोत<sub>S</sub>एम्पलीफायर ड्राइव करता है, और आउटपुट पर एक साधारण लोड रेसिस्टर आर<sub>L</sub>संलग्न है। समतुल्य सर्किट का उपयोग करते हुए, एम्पलीफायर के लिए इनपुट वोल्टेज है ([[ वोल्टेज विभक्त ]] देखें):
+[[File:BJT Cascode Small-signal Circuit.png|thumbnail|400px|चित्र 4 टॉप: हाइब्रिड-पीआई मॉडल का उपयोग करते हुए छोटे-सिग्नल बीजेटी कैस्कोड नीचे: एम्पलीफायर कम आवृत्ति पैरामीटर का उपयोग करके बीजेटी कैस्कोड के लिए समतुल्य सर्किट]]उपरोक्त फ़ार्मुलों में पाए जाने वाले जी-पैरामीटर का उपयोग मूल कैस्कोड (समतुल्य सर्किट) के समान लाभ, इनपुट और आउटपुट प्रतिरोध के साथ  छोटे-सिग्नल वोल्टेज एम्पलीफायर के निर्माण के लिए किया जा सकता है। यह सर्किट केवल इतनी कम आवृत्तियों पर लागू होता है कि ट्रांजिस्टर [[परजीवी समाई]] कोई मायने नहीं रखती। यह आंकड़ा मूल कैस्कोड (चित्र 1) और समतुल्य वोल्टेज एम्पलीफायर या जी-समतुल्य दो-पोर्ट (चित्र 4) दिखाता है। समतुल्य सर्किट विभिन्न चालकों और भारों के लिए सर्किट के व्यवहार की आसान गणना की अनुमति देता है। चित्र में थेवेनिन प्रतिरोध आर के साथ थेवेनिन समकक्ष वोल्टेज स्रोत<sub>S</sub>एम्पलीफायर ड्राइव करता है, और आउटपुट पर  साधारण लोड रेसिस्टर आर<sub>L</sub>संलग्न है। समतुल्य सर्किट का उपयोग करते हुए, एम्पलीफायर के लिए इनपुट वोल्टेज है ([[ वोल्टेज विभक्त ]] देखें):
 ::<math>{\upsilon}_{in} = {\upsilon}_s \begin{matrix} \frac {R_{in}}{R_S + R_{in}} \end{matrix}</math>,
 जो R प्रतिरोध वाले ड्राइवर के उपयोग के महत्व को दर्शाता है<sub>S</sub> << आर<sub>in</sub>एम्पलीफायर में प्रवेश करने वाले सिग्नल के क्षीणन से बचने के लिए। उपरोक्त प्रवर्धक विशेषताओं से, हम देखते हैं कि आर<sub>in</sub>MOSFET कैस्कोड के लिए अनंत है, इसलिए उस स्थिति में इनपुट सिग्नल का कोई क्षीणन नहीं होता है। BJT कैस्कोड अधिक प्रतिबंधात्मक है क्योंकि R<sub>in</sub> = आर<sub>π2</sub>.
@@ Line 179: / Line 179: @@
 ::<math>{\upsilon}_{out} = A_v \ {\upsilon}_{in} \begin{matrix} \frac {R_{L}}{R_L + R_{out}} \end{matrix}</math>.
-कम-आवृत्ति सर्किट में, एक उच्च वोल्टेज लाभ आमतौर पर वांछित होता है, इसलिए प्रतिरोध आर के साथ लोड का उपयोग करने का महत्व<sub>L</sub> >> आर<sub>out</sub>लोड तक पहुँचने वाले सिग्नल के क्षीणन से बचने के लिए। आर के लिए सूत्र<sub>out</sub>लोड की तुलना में पर्याप्त रूप से छोटे आउटपुट प्रतिरोध के साथ एक एम्पलीफायर को डिजाइन करने के लिए इस्तेमाल किया जा सकता है या, यदि ऐसा नहीं किया जा सकता है, तो एक संशोधित सर्किट पर निर्णय लेने के लिए, उदाहरण के लिए, एक [[वोल्टेज अनुयायी]] जोड़ने के लिए जो लोड से बेहतर मेल खाता है।
+कम-आवृत्ति सर्किट में,  उच्च वोल्टेज लाभ आमतौर पर वांछित होता है, इसलिए प्रतिरोध आर के साथ लोड का उपयोग करने का महत्व<sub>L</sub> >> आर<sub>out</sub>लोड तक पहुँचने वाले सिग्नल के क्षीणन से बचने के लिए। आर के लिए सूत्र<sub>out</sub>लोड की तुलना में पर्याप्त रूप से छोटे आउटपुट प्रतिरोध के साथ  एम्पलीफायर को डिजाइन करने के लिए इस्तेमाल किया जा सकता है या, यदि ऐसा नहीं किया जा सकता है, तो  संशोधित सर्किट पर निर्णय लेने के लिए, उदाहरण के लिए,  [[वोल्टेज अनुयायी]] जोड़ने के लिए जो लोड से बेहतर मेल खाता है।
-पहले के अनुमान से पता चला है कि कैस्कोड आउटपुट प्रतिरोध बहुत बड़ा है। निहितार्थ यह है कि कई लोड प्रतिरोध शर्त आर को संतुष्ट नहीं करेंगे<sub>L</sub> >> आर<sub>out</sub>(एक महत्वपूर्ण अपवाद MOSFET को लोड के रूप में चला रहा है, जिसमें अनंत कम आवृत्ति इनपुट प्रतिबाधा है)। हालाँकि, शर्त को पूरा करने में विफलता R<sub>L</sub> >> आर<sub>out</sub>आपदाजनक नहीं है क्योंकि कैस्कोड लाभ भी बहुत बड़ा है। यदि डिजाइनर तैयार है, तो कम भार प्रतिरोध की अनुमति देने के लिए बड़े लाभ का त्याग किया जा सकता है; आर के लिए<sub>L</sub><< आर<sub>out</sub>लाभ निम्नानुसार सरल होता है:
+पहले के अनुमान से पता चला है कि कैस्कोड आउटपुट प्रतिरोध बहुत बड़ा है। निहितार्थ यह है कि कई लोड प्रतिरोध शर्त आर को संतुष्ट नहीं करेंगे<sub>L</sub> >> आर<sub>out</sub>( महत्वपूर्ण अपवाद MOSFET को लोड के रूप में चला रहा है, जिसमें अनंत कम आवृत्ति इनपुट प्रतिबाधा है)। हालाँकि, शर्त को पूरा करने में विफलता R<sub>L</sub> >> आर<sub>out</sub>आपदाजनक नहीं है क्योंकि कैस्कोड लाभ भी बहुत बड़ा है। यदि डिजाइनर तैयार है, तो कम भार प्रतिरोध की अनुमति देने के लिए बड़े लाभ का त्याग किया जा सकता है; आर के लिए<sub>L</sub><< आर<sub>out</sub>लाभ निम्नानुसार सरल होता है:
 ::<math>{\upsilon}_{out} = A_v \ {\upsilon}_{in} \begin{matrix} \frac {R_{L}}{R_L + R_{out}} \approx A_v \ {\upsilon}_{in} \frac {R_{L}}{R_{out}} = \frac {A_v }{R_{out}}\ {\upsilon}_{in} R_L \approx -g_{m2} R_L {\upsilon}_{in}\end{matrix}</math>.
 यह लाभ उतना ही है जितना अकेले अभिनय करने वाले इनपुट ट्रांजिस्टर के लिए। इस प्रकार, यहां तक कि लाभ का त्याग करते हुए, कैस्कोड एकल-ट्रांजिस्टर ट्रांसकंडक्शन एम्पलीफायर के समान लाभ पैदा करता है, लेकिन व्यापक बैंडविड्थ के साथ।
@@ Line 188: / Line 188: @@
 === उच्च आवृत्ति डिजाइन ===
-उच्च आवृत्तियों पर, सटीक आवृत्ति प्रतिक्रिया प्राप्त करने के लिए ट्रांजिस्टर (गेट-टू-ड्रेन, गेट-टू-सोर्स, ड्रेन-टू बॉडी, और बाइपोलर समतुल्य) के परजीवी समाई को हाइब्रिड-π मॉडल में शामिल किया जाना चाहिए। कम आवृत्ति वाले डिज़ाइन के लिए ऊपर वर्णित समग्र उच्च लाभ पर जोर देने से डिज़ाइन लक्ष्य भी भिन्न होते हैं। उच्च आवृत्ति सर्किट में, सिग्नल प्रतिबिंबों को खत्म करने और [[शक्ति लाभ]] को अधिकतम करने के लिए एम्पलीफायर के इनपुट और आउटपुट पर [[प्रतिबाधा मिलान]] आमतौर पर वांछित होता है। कैस्कोड में, इनपुट और आउटपुट [[ बंदरगाह (सर्किट सिद्धांत) ]] के बीच अलगाव अभी भी एक छोटे से रिवर्स ट्रांसमिशन टर्म जी द्वारा विशेषता है<sub>12</sub>, मेल खाने वाले नेटवर्क को डिजाइन करना आसान बनाता है क्योंकि एम्पलीफायर लगभग एकतरफा है।
+उच्च आवृत्तियों पर, सटीक आवृत्ति प्रतिक्रिया प्राप्त करने के लिए ट्रांजिस्टर (गेट-टू-ड्रेन, गेट-टू-सोर्स, ड्रेन-टू बॉडी, और बाइपोलर समतुल्य) के परजीवी समाई को हाइब्रिड-π मॉडल में शामिल किया जाना चाहिए। कम आवृत्ति वाले डिज़ाइन के लिए ऊपर वर्णित समग्र उच्च लाभ पर जोर देने से डिज़ाइन लक्ष्य भी भिन्न होते हैं। उच्च आवृत्ति सर्किट में, सिग्नल प्रतिबिंबों को खत्म करने और [[शक्ति लाभ]] को अधिकतम करने के लिए एम्पलीफायर के इनपुट और आउटपुट पर [[प्रतिबाधा मिलान]] आमतौर पर वांछित होता है। कैस्कोड में, इनपुट और आउटपुट [[ बंदरगाह (सर्किट सिद्धांत) ]] के बीच अलगाव अभी भी  छोटे से रिवर्स ट्रांसमिशन टर्म जी द्वारा विशेषता है<sub>12</sub>, मेल खाने वाले नेटवर्क को डिजाइन करना आसान बनाता है क्योंकि एम्पलीफायर लगभग एकतरफा है।
 ==संदर्भ==

v t e Transistor amplifiers
File:IEEE 315-1975 (1993) 8.6.10.1.b.svg	Bipolar junction transistor:	Common emitter Common collector Common base	File:IEEE 315-1975 (1993) 8.6.1.svg
	Field-effect transistor:	Common source Common drain Common gate
	Multiple transistors:	Darlington transistor Complementary feedback pair Cascode Long-tailed pair

Anonymous

Search

कैस्कोड: Difference between revisions

Namespaces

More

Page actions

Revision as of 14:32, 11 May 2023

Contents

इतिहास