इलियाक IV: Difference between revisions

[[File:ILLIAC 4 parallel computer.jpg|thumb|right|250px|ILLIAC IV समानांतर कंप्यूटर की नियंत्रण इकाई]]'''इलियाक IV(ILLIAC IV)''' पहला व्यापक समानांतर कंप्यूटर था।{{sfn|Hord|1982|p=1}} सिस्टम को मूल रूप से 256 [[64-बिट]] [[फ़्लोटिंग पॉइंट इकाई| फ़्लोटिंग पॉइंट यूनिट्स]] (एफपीयू) और चार [[सेंट्रल प्रोसेसिंग यूनिट]] (सीपीयू) के साथ प्रति सेकंड 1 बिलियन ऑपरेशन प्रोसेस करने में सक्षम बनाने के लिए डिज़ाइन किया गया था।{{sfn|Hord|1982|p=14}} बजट की कमी के कारण, 64 एफपीयू और एक सीपीयू के साथ केवल एक चतुर्थांश बनाया गया था। चूंकि सभी एफपीयू को एक ही निर्देश <code>ADD</code>, <code>SUB</code> इत्यादि को आधुनिक शब्दावली में संसाधित करना था, डिज़ाइन को एकल निर्देश, एकाधिक डेटा, या SIMD माना जाएगा।

प्रोसेसर की एक श्रृंखला का उपयोग करके कंप्यूटर बनाने की अवधारणा 1952 में [[आईएएस मशीन]] पर एक प्रोग्रामर के रूप में काम करते समय [[डेनियल स्लोटनिक]] के दिमाग में आई थी।1960 तक औपचारिक डिजाइन शुरू नहीं हुआ था, जब स्लॉटनिक [[वेस्टिंगहाउस इलेक्ट्रिक]] में काम कर रहे थे और अमेरिकी वायु सेना अनुबंध के तहत विकास निधि की व्यवस्था की थी। जब 1964 में वह फंडिंग समाप्त हो गई, तो स्लोटनिक इलिनोइस विश्वविद्यालय चले गए और और इलिनोइस ऑटोमैटिक कंप्यूटर (ILLIAC) टीम में शामिल हो गए। एडवांस्ड रिसर्च प्रोजेक्ट्स एजेंसी (एआरपीए) से फंडिंग के साथ, उन्होंने 1,024 1-बिट प्रोसेसर की मूल अवधारणा के बजाय 256 64-बिट प्रोसेसर के साथ एक नई अवधारणा का डिजाइन शुरू किया।

जब मशीन [[बरोज़ कॉर्पोरेशन]] में बनाई जा रही थी, विश्वविद्यालय ने इसे रखने के लिए एक नई सुविधा का निर्माण शुरू किया। [[अमेरिकी रक्षा विभाग]] से मिलने वाली फंडिंग को लेकर राजनीतिक तनाव के कारण ARPA और विश्वविद्यालय को मशीन की सुरक्षा का डर सताने लगा। जब मशीन का पहला 64-प्रोसेसर क्वाड्रेंट 1972 में पूरा हो गया, तो इसे कैलिफोर्निया में [[नासा एम्स रिसर्च सेंटर]] भेजा गया। विभिन्न खामियों को ठीक करने के लिए तीन साल के गहन संशोधन के बाद, ILLIAC IV को नवंबर 1975 में वितरित उपयोग के लिए [[ARPANET]] से जोड़ा गया, जो [[क्रे-1]] को लगभग 12 महीने से पीछे छोड़ते हुए पहला नेटवर्क-उपलब्ध सुपरकंप्यूटर बन गया।

अपनी डिज़ाइन गति से आधी गति से चलते हुए, एक-चतुर्थांश ILLIAC IV ने 50 एमएफएलओपी शिखर प्रदान किया,{{sfn|Hockney|Jesshope|1988|p=24}} जिससे यह उस समय दुनिया का सबसे तेज़ कंप्यूटर बन गया। इसे सॉलिड-स्टेट मेमोरी का उपयोग करने वाला पहला बड़ा कंप्यूटर होने का श्रेय भी दिया जाता है, साथ ही यह उस समय तक निर्मित सबसे जटिल कंप्यूटर भी है, जिसमें 1 मिलियन से अधिक गेट हैं।।{{sfn|Hord|1982|p=8}} आम तौर पर भारी बजट वृद्धि के कारण विफलता माना जाता है,{{sfn|Hord|1982|p=8}}{{sfn|Hockney|Jesshope|1988|p=25}} यह डिज़ाइन समानांतर प्रणालियों की प्रोग्रामिंग के लिए नई तकनीकों और प्रणालियों के विकास में सहायक था। 1980 के दशक में, ILLIAC IV अवधारणाओं पर आधारित कई मशीनें सफलतापूर्वक वितरित की गईं।

जून 1952 में, डैनियल स्लोटनिक ने [[प्रिंसटन विश्वविद्यालय]] में [[उन्नत अध्ययन संस्थान|इंस्टीट्यूट फॉर एडवांस्ड स्टडी]] (आईएएस) में आईएएस मशीन पर काम करना शुरू किया।{{sfn|Slotnick|1982|p=20}} आईएएस मशीन में एक बिट-समानांतर गणित इकाई थी जो 40-बिट [[शब्द (कंप्यूटर वास्तुकला)| शब्द]] पर संचालित होती थी।<ref>{{cite tech report |first=W.H. |last=Ware |date=10 March 1953 |publisher=Rand |url=http://bitsavers.trailing-edge.com/pdf/rand/P-377_The_History_And_Development_Of_The_IAS_Computer_Mar53.pdf |title=History and Development of the IAS Computer}}</ref> मूल रूप से [[विलियम्स ट्यूब]] मेमोरी से सुसज्जित, [[इंजीनियरिंग रिसर्च एसोसिएट्स]] का एक [[चुंबकीय ड्रम]] बाद में जोड़ा गया था। इस ड्रम में 80 ट्रैक थे ताकि एक समय में दो शब्द पढ़े जा सकें, और प्रत्येक ट्रैक में 1,024 बिट्स संग्रहीत थे।{{sfn|MacKenzie|1998|p=295}}

ड्रम के तंत्र पर विचार करते समय, स्लोटनिक को आश्चर्य होने लगा कि क्या यह कंप्यूटर बनाने का सही तरीका है। यदि किसी शब्द के बिट्स को 40 ट्रैकों के समानांतर लिखने के बजाय एक ही ट्रैक पर क्रमिक रूप से लिखा जाता है, तो डेटा को बिट-दर-बिट ड्रम से सीधे बिट-सीरियल कंप्यूटर में फीड किया जा सकता है। ड्रम में अभी भी कई ट्रैक और हेड होंगे, लेकिन एक शब्द को इकट्ठा करने और इसे एक एएलयू में भेजने के बजाय, इस अवधारणा में प्रत्येक ट्रैक पर डेटा को एक समय में थोड़ा सा पढ़ा जाएगा और समानांतर एएलयू में भेजा जाएगा। यह एक शब्द-समानांतर, बिट-सीरियल कंप्यूटर होगा।{{sfn|Slotnick|1982|p=20}}

स्लोटनिक ने इस विचार को आईएएस में उठाया, लेकिन [[जॉन वॉन न्यूमैन]] ने इसे बहुत अधिक ट्यूबों की आवश्यकता के रूप में खारिज कर दिया।{{sfn|Slotnick|1982|p=20}} स्लोटनिक ने अपनी [[पीएचडी]] के लिए स्कूल लौटने के लिए फरवरी 1954 में आईएएस छोड़ दिया और इस मामले को भुला दिया गया।{{sfn|Slotnick|1982|p=20}}

===सुलैमान===

आईबीएम में थोड़े समय के लिए और फिर [[एरोंका विमान]] में कुछ समय बिताने के बाद, स्लोटनिक वेस्टिंगहाउस एयर आर्म डिवीजन में पहुंचे, जो [[राडार]] और इसी तरह की प्रणालियों पर काम करता था।{{sfn|Slotnick|1982|pp=21-22}} अमेरिकी वायु सेना की आरएडीसी से एक अनुबंध के तहत, स्लॉटनिक 1,024 बिट-सीरियल एएलयू के साथ सिस्टम डिजाइन करने के लिए एक टीम बनाने में सक्षम था, जिसे "प्रसंस्करण तत्वों" या पीई के रूप में जाना जाता है। इस डिज़ाइन को राजा सोलोमन के नाम पर सोलोमन नाम दिया गया था, जो बहुत बुद्धिमान थे और उनकी 1,000 पत्नियाँ थीं।{{sfn|MacKenzie|1998|p=105}}

पीई को एकल मास्टर सेंट्रल प्रोसेसिंग यूनिट (सीपीयू), नियंत्रण इकाई या सीयू से निर्देश दिए जाएंगे। सोलोमन का सीयू मेमोरी से निर्देशों को पढ़ेगा, उन्हें डीकोड करेगा, और फिर उन्हें प्रसंस्करण के लिए पीई को सौंप देगा। ऑपरेंड और परिणाम रखने के लिए प्रत्येक PE की अपनी मेमोरी, PE मेमोरी मॉड्यूल या PEM होती है। सीयू एक समर्पित [[मेमोरी बस]] के माध्यम से संपूर्ण मेमोरी तक पहुंच सकता है, जबकि पीई केवल अपने स्वयं के पीईएम तक पहुंच सकता है।{{sfn|Bouknight|Denenberg|McIntyre|Randall|1972|p=371}} एक पीई के परिणामों को दूसरे में इनपुट के रूप में उपयोग करने की अनुमति देने के लिए, एक अलग नेटवर्क ने प्रत्येक पीई को उसके आठ निकटतम पड़ोसियों से जोड़ा।{{sfn|Slotnick|1982|p=23}}

कई परीक्षण प्रणाली का निर्माण किया गया, जिसमें 3-बाय-3 (9 पीई) प्रणाली और सरलीकृत पीई के साथ 10-बाय-10 मॉडल शामिल है। इस अवधि के दौरान, अधिक जटिल पीई डिज़ाइनों पर कुछ विचार किया गया, जो एक 24-बिट समानांतर प्रणाली बन जाएगी जिसे 256-बाई-32 व्यवस्था में व्यवस्थित किया जाएगा। इस डिज़ाइन का उपयोग करने वाला एक एकल पीई 1963 में बनाया गया था। जैसे ही डिज़ाइन का काम जारी रहा, अमेरिकी रक्षा विभाग के प्राथमिक प्रायोजक की एक दुर्घटना में मृत्यु हो गई और आगे कोई धन नहीं मिल सका।{{sfn|Slotnick|1982|p=24}}

विकास जारी रखने के लिए स्लोटनिक ने लिवरमोर से संपर्क किया, जो उस समय सुपरकंप्यूटर खरीद में सबसे आगे था। वे डिज़ाइन में बहुत रुचि रखते थे, लेकिन उन्होंने उन्हें वर्तमान डिज़ाइन की फिक्स्ड-पॉइंट निश्चित बिंदु गणित इकाइयों को वास्तविक [[तैरनेवाला स्थल|फ़्लोटिंग पॉइंट]] में अपग्रेड करने के लिए मना लिया, जिसके परिणामस्वरूप SOLOMON.2 डिज़ाइन प्राप्त हुआ।{{sfn|MacKenzie|1998|p=118}}

लिवरमोर विकास के लिए धन नहीं देगा, इसके बजाय, उन्होंने एक अनुबंध की पेशकश की जिसमें वे मशीन के पूरा होने के बाद उसे पट्टे पर देंगे। वेस्टिंगहाउस प्रबंधन ने इसे बहुत जोखिम भरा माना और टीम को बंद कर दिया। स्लॉटनिक ने परियोजना को जारी रखने के लिए [[उद्यम पूंजी]] खोजने का प्रयास करते हुए वेस्टिंगहाउस छोड़ दिया, लेकिन असफल रहे। लिवरमोर ने बाद में इस भूमिका के लिए [[सीडीसी स्टार-100]] का चयन किया, क्योंकि सीडीसी विकास लागत वहन करने को तैयार था।{{sfn|MacKenzie|1998|p=119}}

जब सोलोमन का कार्यकाल समाप्त हुआ, तो स्लॉटनिक अर्बाना-शैंपेन में इलिनोइस विश्वविद्यालय में इलिनोइस ऑटोमैटिक कंप्यूटर डिज़ाइन (ILLIAC) टीम में शामिल हो गए। इलिनोइस 1949 से अमेरिकी रक्षा विभाग और उन्नत अनुसंधान परियोजना एजेंसी (एआरपीए) के लिए बड़े कंप्यूटर डिजाइन और निर्माण कर रहा था। 1964 में विश्वविद्यालय ने इस प्रयास को वित्तपोषित करने के लिए एआरपीए के साथ एक अनुबंध पर हस्ताक्षर किए, जिसे ILLIAC IV के रूप में जाना गया, क्योंकि यह विश्वविद्यालय में डिजाइन और निर्मित किया गया चौथा कंप्यूटर था। विकास 1965 में शुरू हुआ, और पहला-पास डिज़ाइन 1966 में पूरा हुआ।{{sfn|Slotnick|1982|p=25}}

सोलोमन की बिट-सीरियल अवधारणा के विपरीत, ILLIAC IV में PE को 12,000 [[ तर्क द्वार ]] और 2048-शब्द [[पतली-फिल्मी स्मृति]] का उपयोग करके पूर्ण 64-बिट (बिट-समानांतर) प्रोसेसर में अपग्रेड किया गया था।{{sfn|Slotnick|1982|p=26}} पीई में पांच 64-बिट रजिस्टर थे, प्रत्येक का एक विशेष उद्देश्य था। इनमें से एक, आरजीआर, का उपयोग पड़ोसी पीई को डेटा संचारित करने के लिए किया गया था, जो प्रति घड़ी चक्र में एक हॉप ले जाता था। एक अन्य रजिस्टर, आरजीडी, ने संकेत दिया कि वह पीई वर्तमान में सक्रिय था या नहीं। निष्क्रिय पीई मेमोरी तक नहीं पहुंच सकते, लेकिन वे आरजीआर का उपयोग करके पड़ोसी पीई को परिणाम भेजेंगे।{{sfn|Slotnick|1982|p=23}} पीई को एकल 64-बिट एफपीयू, दो 32-बिट अर्ध-सटीक एफपीयू, या आठ 8-बिट फिक्स्ड-पॉइंट प्रोसेसर के रूप में काम करने के लिए डिज़ाइन किया गया था।{{sfn|Slotnick|1982|p=26}}

1,024 पीई और एक सीयू के बजाय, नए डिज़ाइन में कुल 256 पीई को चार 64-पीई क्वाड्रंट में व्यवस्थित किया गया था, प्रत्येक का अपना सीयू था। सीयू भी 64-बिट डिज़ाइन थे, जिसमें चौंसठ 64-बिट [[प्रोसेसर रजिस्टर]] और अन्य चार 64-बिट संचायक थे। सिस्टम चार अलग-अलग 64-पीई मशीनों, दो 128-पीई मशीनों या एक 256-पीई मशीन के रूप में चल सकता है। इसने सिस्टम को विभिन्न समस्याओं पर काम करने की अनुमति दी जब डेटा संपूर्ण 256-पीई सरणी की मांग के लिए बहुत छोटा था।{{sfn|Slotnick|1982|p=26}}

25 मेगाहर्ट्ज घड़ी पर आधारित, सभी 256-पीई एक ही प्रोग्राम पर चलने के साथ, मशीन को प्रति सेकंड 1 बिलियन फ्लोटिंग पॉइंट ऑपरेशन, या आज की शब्दावली में, 1 [[गीगाफ्लॉप]] देने के लिए डिज़ाइन किया गया था।{{sfn|Barnes|Brown|Kato|Kuck|1968|p=746}} इसने इसे दुनिया की किसी भी मशीन से कहीं अधिक तेज़ बना दिया; समकालीन [[सीडीसी 7600]] का घड़ी चक्र 27.5 नैनोसेकंड या 36 एमआईपीएस था,<ref>{{cite book |title=सुपर कंप्यूटर पर फोरट्रान के लिए एक गाइडबुक|first1= John |last1=Levesque |first2=Joel |last2=Williamson |publisher= Academic Press |date=2014 |page=14}}</ref> हालाँकि कई कारणों से यह आम तौर पर 10 एमआईपीएस के करीब प्रदर्शन की पेशकश करता है।<ref>{{cite magazine |magazine=New Scientist |date=17 June 1976 |title=हज़ारों की संख्या में कंप्यूटर|first=Dennis |last=Parkinson |page=626}}</ref>{{efn|Note that the term "FLOP" was not widely used at this time, MIPS and FLOPS were synonymous.}}

मशीन को समर्थन देने के लिए, डिजिटल कंप्यूटर प्रयोगशाला भवनों के विस्तार का निर्माण किया गया।{{sfn|Hord|1982|p=9}}<ref>{{cite web |title= डिजिटल कंप्यूटर प्रयोगशाला|website=UI Histories/University of Illinois |first=Kalev |last=Leetaru |date=2010}}</ref> विश्वविद्यालय में नमूना कार्य का मुख्य उद्देश्य पीई को डेटा के साथ कुशलतापूर्वक भरना था, इस प्रकार कंप्यूटर विकास में पहला तनाव परीक्षण आयोजित करना था। इसे यथासंभव आसान बनाने के लिए, कई नई [[कंप्यूटर भाषा]]एँ बनाई गईं; IVTRAN और TRANQUIL [[FORTRAN]] के समानांतर संस्करण थे, और Glypnir [[ALGOL]] का एक समान रूपांतरण था। आम तौर पर, ये भाषाएं समानांतर में निष्पादित होने वाले पीई में डेटा के एरे को लोड करने के लिए समर्थन प्रदान करती हैं, और कुछ ने एरे संचालन में लूप को खोलने का भी समर्थन किया है।{{sfn|Hord|1982|p=15}}

1966 की शुरुआत में, डिज़ाइन के निर्माण में रुचि रखने वाले औद्योगिक भागीदारों की तलाश में विश्वविद्यालय द्वारा प्रस्तावों के लिए एक अनुरोध भेजा गया था। जुलाई में सत्रह प्रतिक्रियाएँ प्राप्त हुईं, सात ने उत्तर दिया और इनमें से तीन का चयन किया गया।{{sfn|Chen|1967|p=3}} नियंत्रण डेटा सहित कई प्रतिक्रियाओं ने उन्हें [[वेक्टर प्रोसेसर]] डिज़ाइन में रुचि लेने का प्रयास किया, लेकिन चूंकि इन्हें पहले से ही डिज़ाइन किया जा रहा था, इसलिए टीम को दूसरा निर्माण करने में कोई दिलचस्पी नहीं थी। अगस्त 1966 में,{{efn|Chen says July.{{sfn|Chen|1967|p=3}}}} मशीन के निर्माण पर बोली लगाने के लिए [[आरसीए]], बरोज़ कॉर्पोरेशन और [[यूनीवैक]] को आठ महीने के अनुबंध की पेशकश की गई थी।{{sfn|Slotnick|1982|p=26}}

[[ टेक्सस उपकरण ]]्स (टीआई) के साथ मिलकर बरोज़ ने अंततः अनुबंध जीत लिया। दोनों ने नई तकनीकी प्रगति की पेशकश की जिसने उनकी बोली को सबसे दिलचस्प बना दिया। बरोज़ पतली-फिल्म मेमोरी का एक नया और बहुत तेज़ संस्करण बनाने की पेशकश कर रहा था जो प्रदर्शन में सुधार करेगा। टीआई प्रत्येक 20 लॉजिक गेट के साथ 64-पिन एमिटर-युग्मित लॉजिक (ईसीएल) एकीकृत सर्किट (आईसी) बनाने की पेशकश कर रहा था।{{efn|Later known as [[medium scale integration]].}} उस समय, अधिकांश आईसी 16-पिन पैकेज का उपयोग करते थे और उनमें 4 से 7 गेट होते थे। टीआई के आईसी का उपयोग करने से सिस्टम बहुत छोटा हो जाएगा।{{sfn|Slotnick|1982|p=26}}

बरोज़ ने विशेष [[डिस्क ड्राइव]] की भी आपूर्ति की, जिसमें प्रत्येक ट्रैक के लिए एक अलग स्थिर हेड होता था और यह 500 Mbit/s तक की गति प्रदान कर सकता था और प्रति 36 डिस्क में लगभग 80 [[मेगाबाइट]] संग्रहीत करता था। वे फ्रंट-एंड कंट्रोलर के रूप में कार्य करने, सेकेंडरी स्टोरेज से डेटा लोड करने और अन्य हाउसकीपिंग कार्य करने के लिए बरोज़ बरोज़ बड़े सिस्टम#B6500 मेनफ्रेम भी प्रदान करेंगे। B6500 से जुड़ा एक तृतीय पक्ष लेजर ऑप्टिकल रिकॉर्डिंग माध्यम था, एक बार लिखने की प्रणाली जो एक घूमने वाले ड्रम द्वारा लेपित पॉलिएस्टर शीट की एक पट्टी पर लेपित पतली धातु की फिल्म पर 1 [[ पहनेंगे ]] तक संग्रहीत होती थी। नए डिज़ाइन का निर्माण बरोज़ ग्रेट वैली लैब में शुरू हुआ।{{sfn|Bouknight|Denenberg|McIntyre|Randall|1972|p=371}} उस समय, यह अनुमान लगाया गया था कि मशीन 1970 की शुरुआत में वितरित की जाएगी।{{sfn|Barnes|Brown|Kato|Kuck|1968|p=747}}

आईसी पर एक साल तक काम करने के बाद, टीआई ने घोषणा की कि वे 64-पिन डिज़ाइन बनाने में सक्षम होने में विफल रहे हैं। अधिक जटिल आंतरिक वायरिंग सर्किट्री में [[क्रॉसस्टॉक]] का कारण बन रही थी, और उन्होंने समस्याओं को ठीक करने के लिए एक और वर्ष का समय मांगा। इसके बजाय, ILLIAC टीम ने उपलब्ध 16-पिन IC के आधार पर मशीन को फिर से डिज़ाइन करना चुना। इसके लिए सिस्टम को मूल 25 मेगाहर्ट्ज के बजाय 16 मेगाहर्ट्ज घड़ी का उपयोग करके धीमी गति से चलाने की आवश्यकता थी।{{sfn|Hord|1982|p=11}} 64-पिन से 16-पिन में परिवर्तन में परियोजना की लागत लगभग दो साल और लाखों डॉलर थी। TI एक और वर्ष से अधिक समय के बाद 64-पिन डिज़ाइन को कार्यान्वित करने में सक्षम हुआ, और ILLIAC के पूरा होने से पहले ही उन्हें बाज़ार में पेश करना शुरू कर दिया।{{sfn|Hord|1982|p=11}}

इस परिवर्तन के परिणामस्वरूप, व्यक्तिगत [[पीसी बोर्ड]]ों का विकास हुआ {{convert|1|in|cm}} वर्ग से लगभग {{convert|6 x 10|in|cm}}. इसने मशीन के लिए एक पतली-फिल्म मेमोरी बनाने के बरोज़ के प्रयासों को बर्बाद कर दिया, क्योंकि अब मेमोरी के लिए डिज़ाइन की अलमारियों में फिट होने के लिए पर्याप्त जगह नहीं थी। मेमोरी के लिए जगह बनाने के लिए अलमारियों के आकार को बढ़ाने के प्रयासों से सिग्नल प्रसार में गंभीर समस्याएं पैदा हुईं।{{sfn|Falk|1976|p=67}} स्लॉटनिक ने संभावित प्रतिस्थापनों का सर्वेक्षण किया और [[फेयरचाइल्ड सेमीकंडक्टर]] से एक सेमीकंडक्टर मेमोरी को चुना, एक निर्णय जिसका बरोज़ ने इतना विरोध किया कि ARPA द्वारा एक पूर्ण समीक्षा की गई।{{sfn|Slotnick|1982|p=26}}

1969 में, इन समस्याओं के साथ-साथ देरी के कारण लागत में बढ़ोतरी के कारण केवल एक 64-पीई क्वाड्रेंट बनाने का निर्णय लिया गया,{{sfn|Slotnick|1982|p=26}} जिससे मशीन की गति लगभग 200 MFLOPS तक सीमित हो जाती है।{{sfn|Burroughs|1974|p=3}} इन परिवर्तनों को मिलाकर परियोजना की लागत तीन साल और $6 मिलियन थी।{{sfn|Slotnick|1982|p=26}} 1969 तक, इस परियोजना पर प्रति माह 1 मिलियन डॉलर खर्च हो रहे थे, और इसे मूल ILLIAC टीम से बाहर करना पड़ा, जो परियोजना के विरोध में तेजी से मुखर हो रहे थे।{{sfn|Slotnick|1982|p=27}}

स्लॉटनिक ने वर्गीकृत अनुसंधान पर मशीन के उपयोग का विरोध किया और घोषणा की कि जब तक यह विश्वविद्यालय के आधार पर है, मशीन पर होने वाली सभी प्रसंस्करण सार्वजनिक रूप से जारी की जाएगी। उन्हें इस बात की भी चिंता बढ़ गई कि मशीन पर अधिक कट्टरपंथी छात्र समूहों द्वारा हमला किया जाएगा।{{sfn|Slotnick|1982|p=27}} स्थानीय छात्रों द्वारा [[1970 की छात्र हड़ताल]] में इलियक्शन दिवस की घोषणा के बाद शामिल होने के बाद यह स्थिति बुद्धिमानीपूर्ण प्रतीत हुई,<ref>{{cite web |archive-url=https://web.archive.org/web/20070610002849/http://images.library.uiuc.edu/projects/gcm/ccm/Detail.asp?Image__imageID=133&decade=All |url= http://images.library.uiuc.edu/projects/gcm/ccm/Detail.asp?Image__imageID=133&decade=All |archive-date=10 June 2007 |date= March 1997 |title= Byte of History: Computing at the University of Illinois |website= University of Illinois}}</ref> और विशेष रूप से विस्कॉन्सिन-मैडिसन विश्वविद्यालय में गणित भवन पर बमबारी।<ref>{{cite web |url=https://www.library.wisc.edu/archives/exhibits/sterling-hall-bombing-of-1970/ |title=Sterling Hall Bombing of 1970 |website= University of Wisconsin–Madison}}</ref>

[[सिलिकॉन वैली]] बन रहे नासा एम्स रिसर्च सेंटर के निदेशक [[ उसका निशान ]] की मदद से जनवरी 1971 में मशीन को विश्वविद्यालय के बजाय एम्स में वितरित करने का निर्णय लिया गया। एक सक्रिय [[अमेरिकी नौसेना]] बेस पर स्थित है और यूनाइटेड स्टेट्स मरीन कॉर्प्स|यू.एस. द्वारा सं�