एंड गेट: Difference between revisions

Latest revision as of 09:57, 23 August 2023

इनपुट		आउटपुट
A	B	A और B
0	0	0
0	1	0
1	0	0
1	1	1

एंड गेट एक बेसिक डिजिटल लॉजिक गेट है जो मैथमेटिकल लॉजिक से लॉजिकल कंजंक्शन (∧) को लागू करता है – तथा गेट ट्रुथ टेबल के अनुसार व्यवहार करता है। हाई आउटपुट (1) तभी परिणामित होता है जब एंड गेट के सभी इनपुट हाई (1) हों। यदि एंड गेट के सभी इनपुट हाई नहीं हैं, तो आउटपुट परिणाम निम्न होंगे। फ़ंक्शन को किसी भी संख्या में इनपुट तक बढ़ाया जा सकता है।

प्रतीक

एंड गेट्स के लिए तीन प्रतीक हैं: अमेरिकी (अमेरिकी राष्ट्रीय मानक संस्थान या 'सैन्य') प्रतीक और इंटरनेशनल इलेक्ट्रोटेक्नीकल कमीशन 'यूरोपीय' या 'आयताकार') प्रतीक, साथ ही अप्रचलित डॉयचेस इंस्टीट्यूट फर नॉर्मुंग प्रतीक है। आवश्यकतानुसार अतिरिक्त इनपुट जोड़े जा सकते हैं। अधिक जानकारी के लिए लॉजिक गेट लेख देखें। इसे प्रतीक ^ या & के रूप में भी दर्शाया जा सकता है।

File:AND ANSI.svg	File:AND IEC.svg	File:AND DIN.svg
एमआईएल/एएनएसआई प्रतीक	आईईसी प्रतीक	डीआईएन प्रतीक

इनपुट ए और बी और आउटपुट सी के साथ एंड गेट तार्किक अभिव्यक्ति $C=A\cdot B$ को लागू करता है। इस अभिव्यक्ति को $C=A\wedge B$ या $C=A\And B$ रूप में भी दर्शाया जा सकता है।

कार्यान्वयन

डायोड का इस्तेमाल करने वाले एंड गेट
TransistorANDgate.png

ट्रांजिस्टर का इस्तेमाल करने वाले एंड गेट
NMOS AND gate.png

एनएमओएस और गेट

एक एंड गेट को केवल N-चैनल (चित्रित) या P-चैनल एमओएसएफईटी का उपयोग करके डिज़ाइन किया जा सकता है, लेकिन सामान्यतः इसे दोनों (सीएमओएस) के साथ लागू किया जाता है। डिजिटल इनपुट a और b के कारण आउटपुट F का परिणाम एंड फ़ंक्शन के समान होता है। एंड गेट अलग-अलग घटकों से बनाए जा सकते हैं और कई अलग-अलग लॉजिक फैमिलीज़ में एकीकृत सर्किट के रूप में आसानी से उपलब्ध हैं।

विश्लेषणात्मक प्रतिनिधित्व

$f(a,b)=a*b$ एंड गेट का विश्लेषणात्मक प्रतिनिधित्व है:

$f(0,0)=0*0=0$
$f(0,1)=0*1=0$
$f(1,0)=1*0=0$
$f(1,1)=1*1=1$

विकल्प

यदि कोई विशिष्ट एंड गेट उपलब्ध नहीं है, तो एनएएनडी गेट या एनओआर गेट गेट से बनाया जा सकता है, क्योंकि एनएएनडी और एनओआर गेट यूनिवर्सल गेट हैं ^[1] जिसका अर्थ है कि उनका उपयोग अन्य सभी को बनाने के लिए किया जा सकता है।

डिज़ायरड गेट	एनएएनडी कंस्ट्रक्शन	एनओआर कंस्ट्रक्शन
File:AND ANSI Labelled.svg	File:AND from NAND.svg	File:AND from NOR.svg

यह भी देखें

ओआर गेट
इन्वर्टर (लॉजिक गेट)
एनएएनडी गेट
एनओआर गेट
एक्सएनओआर गेट
एक्सएनओआर गेट
आईएमपीएलवाई गेट
बूलियन बीजगणित
लॉजिक गेट

संदर्भ

↑ Mano, M. Morris and Charles R. Kime. Logic and Computer Design Fundamentals, Third Edition. Prentice-Hall, 2004. p. 73.

[1] Mano, M. Morris and Charles R. Kime. Logic and Computer Design Fundamentals, Third Edition. Prentice-Hall, 2004. p. 73.

[1]

@@ Line 3: / Line 3: @@
 {| class="wikitable floatright" style="text-align:center"
 |- bgcolor="#ddeeff"
-|colspan=2|'''Input''' || '''Output'''
+|colspan=2|'''इनपुट''' || '''आउटपुट'''
 |- bgcolor="#ddeeff"
-| A || B || A AND B
+| A || B || A और B
 |-
 |{{no2|0}} || {{no2|0}} || {{no2|0}}
@@ Line 15: / Line 15: @@
 |{{yes2|1}} || {{yes2|1}} || {{yes2|1}}
 |}
-AND गेट एक बुनियादी डिजिटल [[ तर्क द्वार ]] है जो [[गणितीय तर्क]] से [[तार्किक संयोजन]] (∧) को लागू करता है{{snd}} तथा गेट सत्य तालिका के अनुसार व्यवहार करता है। उच्च आउटपुट (1) तभी परिणामित होता है जब AND गेट के सभी इनपुट उच्च (1) हों। यदि AND गेट के सभी इनपुट उच्च नहीं हैं, तो आउटपुट परिणाम निम्न होंगे। फ़ंक्शन को किसी भी संख्या में इनपुट तक बढ़ाया जा सकता है।
+'''एंड गेट''' एक बेसिक डिजिटल [[ तर्क द्वार |लॉजिक गेट]] है जो [[गणितीय तर्क|मैथमेटिकल लॉजिक]] से [[तार्किक संयोजन|लॉजिकल कंजंक्शन]] (∧) को लागू करता है{{snd}} तथा गेट ट्रुथ टेबल के अनुसार व्यवहार करता है। हाई आउटपुट (1) तभी परिणामित होता है जब एंड गेट के सभी इनपुट हाई (1) हों। यदि एंड गेट के सभी इनपुट हाई नहीं हैं, तो आउटपुट परिणाम निम्न होंगे। फ़ंक्शन को किसी भी संख्या में इनपुट तक बढ़ाया जा सकता है।
 ==प्रतीक==
-AND गेट्स के लिए तीन प्रतीक हैं: अमेरिकी (अमेरिकी राष्ट्रीय मानक संस्थान या 'सैन्य') प्रतीक और अंतर्राष्ट्रीय [[इंटरनेशनल इलेक्ट्रोटेक्नीकल कमीशन]]'यूरोपीय' या 'आयताकार') प्रतीक, साथ ही अप्रचलित डॉयचेस इंस्टीट्यूट फर नॉर्मुंग प्रतीक। आवश्यकतानुसार अतिरिक्त इनपुट जोड़े जा सकते हैं। अधिक जानकारी के लिए लॉजिक गेट#सिंबल्स लेख देखें। इसे प्रतीक ^ या & के रूप में भी दर्शाया जा सकता है।
+एंड गेट्स के लिए तीन प्रतीक हैं: अमेरिकी (अमेरिकी राष्ट्रीय मानक संस्थान या 'सैन्य') प्रतीक और [[इंटरनेशनल इलेक्ट्रोटेक्नीकल कमीशन]] 'यूरोपीय' या 'आयताकार') प्रतीक, साथ ही अप्रचलित डॉयचेस इंस्टीट्यूट फर नॉर्मुंग प्रतीक है। आवश्यकतानुसार अतिरिक्त इनपुट जोड़े जा सकते हैं। अधिक जानकारी के लिए लॉजिक गेट लेख देखें। इसे प्रतीक ^ या & के रूप में भी दर्शाया जा सकता है।
 {| align=center style="text-align:center"
@@ Line 26: / Line 26: @@
 |[[image:AND DIN.svg]]
 |-
-|''MIL/ANSI symbol''
+|''एमआईएल/एएनएसआई प्रतीक''
-|''IEC symbol''
+|''आईईसी प्रतीक''
-|''DIN symbol''
+|''डीआईएन प्रतीक''
 |}
-इनपुट ए और बी और आउटपुट सी के साथ AND गेट तार्किक अभिव्यक्ति को लागू करता है <math>C = A \cdot B</math>. इस अभिव्यक्ति को इस प्रकार भी दर्शाया जा सकता है <math>C=A \wedge B</math> या <math>C=A \And B</math>.
+इनपुट ए और बी और आउटपुट सी के साथ एंड गेट तार्किक अभिव्यक्ति <math>C = A \cdot B</math> को लागू करता है। इस अभिव्यक्ति को <math>C=A \wedge B</math> या <math>C=A \And B</math> रूप में भी दर्शाया जा सकता है।
 ==कार्यान्वयन==
 {{Gallery
-|File:DiodeANDgate.png|AND gate using [[diode]]s
+|File:DiodeANDgate.png|डायोड का इस्तेमाल करने वाले एंड गेट|File:TransistorANDgate.png|ट्रांजिस्टर का इस्तेमाल करने वाले एंड गेट|File:NMOS AND gate.png|एनएमओएस और गेट
-|File:TransistorANDgate.png|AND gate using [[transistor]]s
-|File:NMOS AND gate.png|[[NMOS logic|NMOS]] AND gate
 }}
-एक AND गेट को केवल N-चैनल (चित्रित) या P-चैनल [[MOSFET]]s का उपयोग करके डिज़ाइन किया जा सकता है, लेकिन आमतौर पर इसे दोनों ([[CMOS]]) के साथ लागू किया जाता है। डिजिटल इनपुट a और b के कारण आउटपुट F का परिणाम AND फ़ंक्शन के समान होता है। AND गेट अलग-अलग घटकों से बनाए जा सकते हैं और कई अलग-अलग [[तर्क परिवार]]ों में एकीकृत सर्किट के रूप में आसानी से उपलब्ध हैं।
+एक एंड गेट को केवल N-चैनल (चित्रित) या P-चैनल [[MOSFET|एमओएसएफईटी]] का उपयोग करके डिज़ाइन किया जा सकता है, लेकिन सामान्यतः इसे दोनों ([[CMOS|सीएमओएस]]) के साथ लागू किया जाता है। डिजिटल इनपुट a और b के कारण आउटपुट F का परिणाम एंड फ़ंक्शन के समान होता है। एंड गेट अलग-अलग घटकों से बनाए जा सकते हैं और कई अलग-अलग [[तर्क परिवार|लॉजिक फैमिलीज़]] में एकीकृत सर्किट के रूप में आसानी से उपलब्ध हैं।
 === विश्लेषणात्मक प्रतिनिधित्व ===
-<math>f(a,b)=a*b</math> AND गेट का विश्लेषणात्मक प्रतिनिधित्व है:
+<math>f(a,b)=a*b</math> एंड गेट का विश्लेषणात्मक प्रतिनिधित्व है:
 * <math>f(0,0)=0*0=0</math>
@@ Line 50: / Line 49: @@
 === विकल्प ===
-{{further|NAND logic|NOR logic}}
+{{further|एनएएनडी लॉजिक|एनओआर लॉजिक}}
-यदि कोई विशिष्ट AND गेट उपलब्ध नहीं है, तो NAND गेट या NOR गेट गेट से बनाया जा सकता है, क्योंकि NAND और NOR गेट सार्वभौमिक गेट हैं <ref>
+यदि कोई विशिष्ट एंड गेट उपलब्ध नहीं है, तो एनएएनडी गेट या एनओआर गेट गेट से बनाया जा सकता है, क्योंकि एनएएनडी और एनओआर गेट यूनिवर्सल गेट हैं <ref>
 Mano, M. Morris and Charles R. Kime. ''Logic and Computer Design Fundamentals, Third Edition.'' Prentice-Hall, 2004. p. 73.</ref> जिसका अर्थ है कि उनका उपयोग अन्य सभी को बनाने के लिए किया जा सकता है।
 {| align=center style="text-align:center"
-! width="250" |Desired gate!! width="150" |NAND construction!! width="150" |NOR construction
+! width="250" |डिज़ायरड गेट!! width="150" |एनएएनडी कंस्ट्रक्शन!! width="150" |एनओआर कंस्ट्रक्शन
 |-
 |[[Image:AND ANSI Labelled.svg]]||[[Image:AND from NAND.svg]]||[[File:AND from NOR.svg]]
@@ Line 64: / Line 64: @@
 {{commons category|AND gates}}
-*[[या गेट]]
+*[[या गेट|ओआर गेट]]
 *[[इन्वर्टर (लॉजिक गेट)]]
-*नंद द्वार
+*एनएएनडी गेट
-*न ही गेट
+*एनओआर गेट
 *[[एक्सएनओआर गेट]]
-*XNOR गेट
+*एक्सएनओआर गेट
-* गेट लगाएं
+* आईएमपीएलवाई गेट
 *[[बूलियन बीजगणित]]
-*तर्क द्वार
+*लॉजिक गेट
 == संदर्भ ==
@@ Line 78: / Line 78: @@
 {{Logical connectives}}
-[[Category: तर्क द्वार]]
-[[Category: Machine Translated Page]]
+[[Category:Articles with hatnote templates targeting a nonexistent page]]
+[[Category:Collapse templates]]
+[[Category:Commons category link is locally defined]]
 [[Category:Created On 08/08/2023]]
+[[Category:Lua-based templates]]
+[[Category:Machine Translated Page]]
+[[Category:Navigational boxes| ]]
+[[Category:Navigational boxes without horizontal lists]]
+[[Category:Pages with empty portal template]]
+[[Category:Pages with script errors]]
+[[Category:Portal-inline template with redlinked portals]]
+[[Category:Short description with empty Wikidata description]]
+[[Category:Sidebars with styles needing conversion]]
+[[Category:Template documentation pages|Documentation/doc]]
+[[Category:Templates Vigyan Ready]]
+[[Category:Templates generating microformats]]
+[[Category:Templates that add a tracking category]]
+[[Category:Templates that are not mobile friendly]]
+[[Category:Templates that generate short descriptions]]
+[[Category:Templates using TemplateData]]
+[[Category:Wikipedia metatemplates]]
+[[Category:तर्क द्वार]]

v t e Logical connectives
Tautology/True $\top$
Alternative denial (NAND gate) $\uparrow$ Converse implication $\leftarrow$ Implication (IMPLY gate) $\rightarrow$ Disjunction (OR gate) $\lor$
Negation (NOT gate) $\neg$ Exclusive or (XOR gate) $\not \leftrightarrow$ Biconditional (XNOR gate) $\leftrightarrow$ Statement (Digital buffer)
Joint denial (NOR gate) $\downarrow$ Nonimplication (NIMPLY gate) $\nrightarrow$ Converse nonimplication $\nleftarrow$ Conjunction (AND gate) $\land$
Contradiction/False $\bot$

Anonymous

Search

एंड गेट: Difference between revisions

Namespaces

More

Page actions

Latest revision as of 09:57, 23 August 2023

Contents

प्रतीक

कार्यान्वयन

विश्लेषणात्मक प्रतिनिधित्व

विकल्प

यह भी देखें

संदर्भ

Navigation

Navigation

Wiki tools

Wiki tools

Anonymous

Search

एंड गेट: Difference between revisions

Latest revision as of 09:57, 23 August 2023

प्रतीक

कार्यान्वयन

विश्लेषणात्मक प्रतिनिधित्व

विकल्प

यह भी देखें

संदर्भ

Navigation

Wiki tools

Page tools

Other projects

Categories