एंड गेट: Difference between revisions
m (added Category:Vigyan Ready using HotCat) |
m (4 revisions imported from alpha:एंड_गेट) |
(No difference)
| |
Revision as of 06:56, 23 August 2023
| इनपुट | आउटपुट | |
| A | B | A और B |
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | 1 |
एंड गेट एक बेसिक डिजिटल लॉजिक गेट है जो मैथमेटिकल लॉजिक से लॉजिकल कंजंक्शन (∧) को लागू करता है – तथा गेट ट्रुथ टेबल के अनुसार व्यवहार करता है। हाई आउटपुट (1) तभी परिणामित होता है जब एंड गेट के सभी इनपुट हाई (1) हों। यदि एंड गेट के सभी इनपुट हाई नहीं हैं, तो आउटपुट परिणाम निम्न होंगे। फ़ंक्शन को किसी भी संख्या में इनपुट तक बढ़ाया जा सकता है।
प्रतीक
एंड गेट्स के लिए तीन प्रतीक हैं: अमेरिकी (अमेरिकी राष्ट्रीय मानक संस्थान या 'सैन्य') प्रतीक और इंटरनेशनल इलेक्ट्रोटेक्नीकल कमीशन 'यूरोपीय' या 'आयताकार') प्रतीक, साथ ही अप्रचलित डॉयचेस इंस्टीट्यूट फर नॉर्मुंग प्रतीक है। आवश्यकतानुसार अतिरिक्त इनपुट जोड़े जा सकते हैं। अधिक जानकारी के लिए लॉजिक गेट लेख देखें। इसे प्रतीक ^ या & के रूप में भी दर्शाया जा सकता है।
| File:AND ANSI.svg | File:AND IEC.svg | File:AND DIN.svg |
| एमआईएल/एएनएसआई प्रतीक | आईईसी प्रतीक | डीआईएन प्रतीक |
इनपुट ए और बी और आउटपुट सी के साथ एंड गेट तार्किक अभिव्यक्ति को लागू करता है। इस अभिव्यक्ति को या रूप में भी दर्शाया जा सकता है।
कार्यान्वयन
- DiodeANDgate.png
डायोड का इस्तेमाल करने वाले एंड गेट
- TransistorANDgate.png
ट्रांजिस्टर का इस्तेमाल करने वाले एंड गेट
- NMOS AND gate.png
एनएमओएस और गेट
एक एंड गेट को केवल N-चैनल (चित्रित) या P-चैनल एमओएसएफईटी का उपयोग करके डिज़ाइन किया जा सकता है, लेकिन सामान्यतः इसे दोनों (सीएमओएस) के साथ लागू किया जाता है। डिजिटल इनपुट a और b के कारण आउटपुट F का परिणाम एंड फ़ंक्शन के समान होता है। एंड गेट अलग-अलग घटकों से बनाए जा सकते हैं और कई अलग-अलग लॉजिक फैमिलीज़ में एकीकृत सर्किट के रूप में आसानी से उपलब्ध हैं।
विश्लेषणात्मक प्रतिनिधित्व
एंड गेट का विश्लेषणात्मक प्रतिनिधित्व है:
विकल्प
यदि कोई विशिष्ट एंड गेट उपलब्ध नहीं है, तो एनएएनडी गेट या एनओआर गेट गेट से बनाया जा सकता है, क्योंकि एनएएनडी और एनओआर गेट यूनिवर्सल गेट हैं [1] जिसका अर्थ है कि उनका उपयोग अन्य सभी को बनाने के लिए किया जा सकता है।
| डिज़ायरड गेट | एनएएनडी कंस्ट्रक्शन | एनओआर कंस्ट्रक्शन |
|---|---|---|
| File:AND ANSI Labelled.svg | File:AND from NAND.svg | File:AND from NOR.svg |
यह भी देखें
- ओआर गेट
- इन्वर्टर (लॉजिक गेट)
- एनएएनडी गेट
- एनओआर गेट
- एक्सएनओआर गेट
- एक्सएनओआर गेट
- आईएमपीएलवाई गेट
- बूलियन बीजगणित
- लॉजिक गेट
संदर्भ
- ↑ Mano, M. Morris and Charles R. Kime. Logic and Computer Design Fundamentals, Third Edition. Prentice-Hall, 2004. p. 73.