इलियाक IV: Difference between revisions

[[File:ILLIAC 4 parallel computer.jpg|thumb|right|250px|ILLIAC IV समानांतर कंप्यूटर की कंट्रोल यूनिट]]'''इलियाक IV(ILLIAC IV)''' पहला व्यापक समानांतर कंप्यूटर था।{{sfn|Hord|1982|p=1}} सिस्टम को मूल रूप से 256 [[64-बिट]] [[फ़्लोटिंग पॉइंट इकाई| फ़्लोटिंग पॉइंट यूनिट्स]] (एफपीयू) और चार [[सेंट्रल प्रोसेसिंग यूनिट]] (सीपीयू) के साथ प्रति सेकंड 1 बिलियन ऑपरेशन प्रोसेस करने में सक्षम बनाने के लिए डिज़ाइन किया गया था।{{sfn|Hord|1982|p=14}} बजट की कमी के कारण, 64 एफपीयू और एक सीपीयू के साथ केवल एक क्वाड्रेंट बनाया गया था। चूंकि सभी एफपीयू को एक ही निर्देश <code>ADD</code>, <code>SUB</code> इत्यादि को संसाधित करना था, डिज़ाइन को एकल निर्देश, आधुनिक शब्दावली में  एकाधिक डेटा, या SIMD माना जाएगा।

प्रोसेसर की एक श्रृंखला का उपयोग करके कंप्यूटर बनाने की अवधारणा 1952 में [[आईएएस मशीन]] पर एक प्रोग्रामर के रूप में काम करते समय [[डेनियल स्लोटनिक]] के दिमाग में आई थी।1960 तक औपचारिक डिजाइन प्रारम्भ नहीं हुआ था, जब स्लॉटनिक [[वेस्टिंगहाउस इलेक्ट्रिक]] में काम कर रहे थे और अमेरिकी वायु सेना अनुबंध के तहत विकास निधि की व्यवस्था की थी। जब 1964 में वह अनुदान समाप्त हो गई, तो स्लोटनिक इलिनोइस विश्वविद्यालय चले गए और इलिनोइस ऑटोमैटिक कंप्यूटर (ILLIAC) टीम में सम्मिलित हो गए। एडवांस्ड रिसर्च प्रोजेक्ट्स एजेंसी (एआरपीए) से अनुदान के साथ, उन्होंने 1,024 1-बिट प्रोसेसर की मूल अवधारणा के स्थान पर 256 64-बिट प्रोसेसर के साथ एक नई अवधारणा का डिजाइन प्रारम्भ किया।

जब मशीन [[बरोज़ कॉर्पोरेशन]] में बनाई जा रही थी, विश्वविद्यालय ने इसे रखने के लिए एक नई सुविधा का निर्माण प्रारम्भ किया। [[अमेरिकी रक्षा विभाग]] से मिलने वाली अनुदान को लेकर राजनीतिक तनाव के कारण ARPA और विश्वविद्यालय को मशीन की सुरक्षा का डर सताने लगा। जब मशीन का पहला 64-प्रोसेसर क्वाड्रेंट 1972 में पूरा हो गया, तो इसे कैलिफोर्निया में [[नासा एम्स रिसर्च सेंटर]] भेजा गया। विभिन्न कमियों को ठीक करने के लिए तीन साल के गहन संशोअनुदान के बाद, ILLIAC IV को नवंबर 1975 में वितरित उपयोग के लिए [[ARPANET]] से जोड़ा गया, जो [[क्रे-1]] को लगभग 12 महीने से पीछे छोड़ते हुए पहला नेटवर्क-अवेलबल सुपरकंप्यूटर बन गया।

अपनी डिज़ाइन गति से आधी गति से चलते हुए, एक-क्वाड्रेंट ILLIAC IV ने 50 एमएफएलओपी शिखर प्रदान किया,{{sfn|Hockney|Jesshope|1988|p=24}} जिससे यह उस समय विश्व का सबसे तेज़ कंप्यूटर बन गया। इसे सॉलिड-स्टेट मेमोरी का उपयोग करने वाला पहला बड़ा कंप्यूटर होने का श्रेय भी दिया जाता है, साथ ही यह उस समय तक निर्मित सबसे जटिल कंप्यूटर भी है, जिसमें 1 मिलियन से अधिक गेट हैं।{{sfn|Hord|1982|p=8}} सामान्यतः अधिक बजट वृद्धि के कारण विफलता माना जाता है,{{sfn|Hord|1982|p=8}}{{sfn|Hockney|Jesshope|1988|p=25}} यह डिज़ाइन समानांतर प्रणालियों की प्रोग्रामिंग के लिए नई तकनीकों और प्रणालियों के विकास में सहायक था। 1980 के दशक में, ILLIAC IV अवधारणाओं पर आधारित कई मशीनें सफलतापूर्वक वितरित की गईं।

जब सोलोमन का कार्यकाल समाप्त हुआ, तो स्लॉटनिक अर्बाना-शैंपेन में इलिनोइस विश्वविद्यालय में इलिनोइस ऑटोमैटिक कंप्यूटर डिज़ाइन (ILLIAC) टीम में सम्मिलित हो गए। इलिनोइस 1949 से अमेरिकी रक्षा विभाग और उन्नत अनुसंधान परियोजना एजेंसी (एआरपीए) के लिए बड़े कंप्यूटर डिजाइन और निर्माण कर रहा था। 1964 में विश्वविद्यालय ने इस प्रयास को वित्तपोषित करने के लिए एआरपीए के साथ एक अनुबंध पर हस्ताक्षर किए, जिसे ILLIAC IV के रूप में जाना जाता है, क्योंकि यह था विश्वविद्यालय में चौथा कंप्यूटर डिज़ाइन और निर्मित किया गया। विकास 1965 में प्रारम्भ हुआ, और पहला-पास डिज़ाइन 1966 में पूरा हुआ।{{sfn|Slotnick|1982|p=25}}

सोलोमन की बिट-सीरियल अवधारणा के विपरीत, ILLIAC IV में PE को 12,000 गेट्स और 2048-शब्द पतली-फिल्म मेमोरी का उपयोग करके पूर्ण 64-बिट (बिट-समानांतर) प्रोसेसर में अपग्रेड किया गया था।{{sfn|Slotnick|1982|p=26}} पीई में पांच 64-बिट रजिस्टर थे, प्रत्येक का एक विशेष उद्देश्य था। इनमें से एक, आरजीआर, का उपयोग पड़ोसी पीई को डेटा संचारित करने के लिए किया गया था, जो प्रति घड़ी चक्र में एक "हॉप" ले जाता था। एक अन्य रजिस्टर, आरजीडी, ने संकेत दिया कि वह पीई वर्तमान में सक्रिय था या नहीं। "निष्क्रिय" पीई मेमोरी तक नहीं पहुंच सकते थे, लेकिन वे आरजीआर का उपयोग करके पड़ोसी पीई को परिणाम भेजेंगे।{{sfn|Slotnick|1982|p=23}} पीई को एकल 64-बिट एफपीयू, दो 32-बिट अर्ध-सटीक एफपीयू, या आठ 8-बिट फिक्स्ड-पॉइंट प्रोसेसर के रूप में काम करने के लिए डिज़ाइन किया गया था।{{sfn|Slotnick|1982|p=26}}

1,024 पीई और एक सीयू के स्थान पर, नए डिज़ाइन में कुल 256 पीई को चार 64-पीई "क्वाड्रेंट" में व्यवस्थित किया गया था, प्रत्येक का अपना सीयू था। सीयू भी 64-बिट डिज़ाइन थे, जिसमें चौंसठ 64-बिट रजिस्टर और अन्य चार 64-बिट संचायक थे। सिस्टम चार अलग-अलग 64-पीई मशीनों, दो 128-पीई मशीनों या एक 256-पीई मशीन के रूप में चल सकता है। इसने सिस्टम को विभिन्न समस्याओं पर काम करने की अनुमति दी जब डेटा संपूर्ण 256-पीई सरणी की मांग के लिए बहुत छोटा था {{sfn|Slotnick|1982|p=26}}

25 मेगाहर्ट्ज घड़ी पर आधारित, सभी 256-पीई एक ही प्रोग्राम पर चलने के साथ, मशीन को प्रति सेकंड 1 बिलियन फ्लोटिंग पॉइंट ऑपरेशन, या आज की शब्दावली में, 1 जीएफएलओपीएस देने के लिए डिज़ाइन किया गया था।{{sfn|Barnes|Brown|Kato|Kuck|1968|p=746}} इसने इसे विश्व की किसी भी मशीन से कहीं अधिक तेज़ बना दिया; समकालीन [[सीडीसी 7600]] का घड़ी चक्र 27.5 नैनोसेकंड या 36 एमआईपीएस था<ref>{{cite book |title=सुपर कंप्यूटर पर फोरट्रान के लिए एक गाइडबुक|first1= John |last1=Levesque |first2=Joel |last2=Williamson |publisher= Academic Press |date=2014 |page=14}}</ref>, हालांकि कई कारणों से यह सामान्यतः 10 एमआईपीएस के करीब प्रदर्शन की प्रस्तुति करता था।<ref>{{cite magazine |magazine=New Scientist |date=17 June 1976 |title=हज़ारों की संख्या में कंप्यूटर|first=Dennis |last=Parkinson |page=626}}</ref>{{efn|Note that the term "FLOP" was not widely used at this time, MIPS and FLOPS were synonymous.}}

मशीन को समर्थन देने के लिए, डिजिटल कंप्यूटर प्रयोगशाला भवनों के विस्तार का निर्माण किया गया।{{sfn|Hord|1982|p=9}}<ref>{{cite web |title= डिजिटल कंप्यूटर प्रयोगशाला|website=UI Histories/University of Illinois |first=Kalev |last=Leetaru |date=2010}}</ref> विश्वविद्यालय में नमूना कार्य का मुख्य उद्देश्य पीई को डेटा के साथ कुशलतापूर्वक भरना था, इस प्रकार कंप्यूटर विकास में पहला तनाव परीक्षण आयोजित करना था। इसे यथासंभव आसान बनाने के लिए, कई नई [[कंप्यूटर भाषा]]एँ बनाई गईं; IVTRAN और TRANQUIL [[FORTRAN]] के समानांतर संस्करण थे, और Glypnir [[ALGOL]] का एक समान रूपांतरण था। सामान्यतः, ये भाषाएं समानांतर में निष्पादित होने वाले पीई में डेटा के एरे को लोड करने के लिए समर्थन प्रदान करती हैं, और कुछ ने एरे संचालन में लूप को खोलने का भी समर्थन किया है।{{sfn|Hord|1982|p=15}}

1966 की   में, डिज़ाइन के निर्माण में रुचि रखने वाले औद्योगिक भागीदारों की तलाश में विश्वविद्यालय द्वारा प्रस्तावों के लिए एक अनुरोध भेजा गया था। जुलाई में सत्रह प्रतिक्रियाएँ प्राप्त हुईं, सात ने उत्तर दिया और इनमें से तीन का चयन किया गया।{{sfn|Chen|1967|p=3}} नियंत्रण डेटा सहित कई प्रतिक्रियाओं ने उन्हें [[वेक्टर प्रोसेसर]] डिज़ाइन में रुचि लेने का प्रयास किया, लेकिन चूंकि इन्हें पहले से ही डिज़ाइन किया जा रहा था, इसलिए टीम को दूसरा निर्माण करने में कोई दिलचस्पी नहीं थी। अगस्त 1966 में,{{efn|Chen says July.{{sfn|Chen|1967|p=3}}}} मशीन के निर्माण पर बोली लगाने के लिए [[आरसीए]], बरोज़ कॉर्पोरेशन और [[यूनीवैक]] को आठ महीने के अनुबंध की प्रस्तुति की गई थी।{{sfn|Slotnick|1982|p=26}}

[[ टेक्सस उपकरण |टेक्सस इंस्ट्रूमेंट्स]] (टीआई) के साथ मिलकर बरोज़ ने अंततः अनुबंध जीत लिया। दोनों ने नई तकनीकी प्रगति की पेशकश की जिसने उनकी बोली को सबसे दिलचस्प बना दिया। बरोज़ पतली-फिल्म मेमोरी का एक नया और बहुत तेज़ संस्करण बनाने की पेशकश कर रहा था जो प्रदर्शन में सुधार करेगा। टीआई प्रत्येक 20 लॉजिक गेट के साथ 64-पिन एमिटर-युग्मित लॉजिक (ईसीएल) इंटीग्रेटेड सर्किट (आईसी) बनाने की पेशकश कर रहा था।{{efn|Later known as [[medium scale integration]].}}  उस समय, अधिकांश आईसी 16-पिन पैकेज का उपयोग करते थे और 4 से 7 गेट के बीच होते थे। टीआई के आईसी का उपयोग करने से सिस्टम बहुत छोटा हो जाएगा।{{sfn|Slotnick|1982|p=26}}

बरोज़ ने विशेष डिस्क ड्राइव की भी आपूर्ति की, जिसमें प्रत्येक ट्रैक के लिए एक अलग स्थिर हेड होता है और यह 500 Mbit/s तक की गति प्रदान कर सकता है और प्रति 36" डिस्क में लगभग 80 MB संग्रहीत कर सकता है। वे फ्रंट के रूप में कार्य करने के लिए एक बरोज़ B6500 मेनफ्रेम भी प्रदान करेंगे। -एंड कंट्रोलर, सेकेंडरी स्टोरेज से डेटा लोड करना और अन्य हाउसकीपिंग कार्य करना। B6500 से जुड़ा एक तृतीय पक्ष लेजर ऑप्टिकल रिकॉर्डिंग माध्यम था, एक बार लिखने वाला सिस्टम जो पॉलिएस्टर शीट की एक पट्टी पर लेपित पतली धातु की फिल्म पर 1 Tbit तक संग्रहीत होता था एक घूमने वाले ड्रम द्वारा ले जाया गया। नए डिज़ाइन का निर्माण बरोज़ की ग्रेट वैली लैब में शुरू हुआ।{{sfn|Bouknight|Denenberg|McIntyre|Randall|1972|p=371}} उस समय, यह अनुमान लगाया गया था कि मशीन 1970 की प्रारम्भ में वितरित की जाएगी।{{sfn|Barnes|Brown|Kato|Kuck|1968|p=747}}

आईसी पर एक साल तक काम करने के बाद, टीआई ने घोषणा की कि वे 64-पिन डिज़ाइन बनाने में सक्षम होने में विफल रहे हैं। अधिक जटिल आंतरिक वायरिंग सर्किट्री में [[क्रॉसस्टॉक]] का कारण बन रही थी, और उन्होंने समस्याओं को ठीक करने के लिए एक और वर्ष का समय मांगा। इसके बजाय, ILLIAC टीम ने उपलब्ध 16-पिन IC के आधार पर मशीन को फिर से डिज़ाइन करना चुना। इसके लिए सिस्टम को मूल 25 मेगाहर्ट्ज के बजाय 16 मेगाहर्ट्ज घड़ी का उपयोग करके धीमी गति से चलाने की आवश्यकता थी।{{sfn|Hord|1982|p=11}} 64-पिन से 16-पिन में परिवर्तन में परियोजना की लागत लगभग दो साल और लाखों डॉलर थी। TI एक और वर्ष से अधिक समय के बाद 64-पिन डिज़ाइन को कार्यान्वित करने में सक्षम हुआ, और ILLIAC के पूरा होने से पहले ही उन्हें बाज़ार में पेश करना प्रारम्भ कर दिया।{{sfn|Hord|1982|p=11}}

1969 में, इन समस्याओं के साथ-साथ देरी के कारण लागत में बढ़ोतरी के कारण केवल एक 64-पीई क्वाड्रेंट बनाने का निर्णय लिया गया,{{sfn|Slotnick|1982|p=26}} जिससे मशीन की गति लगभग 200 MFLOPS तक सीमित हो हो गई।{{sfn|Burroughs|1974|p=3}} इन परिवर्तनों को मिलाकर परियोजना की लागत तीन साल और $6 मिलियन थी।{{sfn|Slotnick|1982|p=26}} 1969 तक, इस परियोजना पर प्रति माह 1 मिलियन डॉलर खर्च हो रहे थे, और इसे मूल ILLIAC टीम से बाहर करना पड़ा, जो परियोजना के विरोध में तेजी से मुखर हो रहे थे।{{sfn|Slotnick|1982|p=27}}

===एम्स ले जाएँ===

स्लॉटनिक ने वर्गीकृत अनुसंधान पर मशीन के उपयोग का विरोध किया और घोषणा की कि जब तक यह विश्वविद्यालय के आधार पर है, मशीन पर होने वाली सभी प्रसंस्करण सार्वजनिक रूप से जारी की जाएगी। उन्हें इस बात की भी चिंता बढ़ गई कि मशीन पर अधिक कट्टरपंथी छात्र समूहों द्वारा हमला किया जाएगा।{{sfn|Slotnick|1982|p=27}} 9 मई [[1970 की छात्र हड़ताल|1970 को देशव्यापी छात्र हड़ताल]] में शामिल होने के बाद स्थानीय छात्रों द्वारा "इलियक्शन का दिन" घोषित करने के बाद यह स्थिति समझदारी भरी लग रही थी<ref>{{cite web |archive-url=https://web.archive.org/web/20070610002849/http://images.library.uiuc.edu/projects/gcm/ccm/Detail.asp?Image__imageID=133&decade=All |url= http://images.library.uiuc.edu/projects/gcm/ccm/Detail.asp?Image__imageID=133&decade=All |archive-date=10 June 2007 |date= March 1997 |title= Byte of History: Computing at the University of Illinois |website= University of Illinois}}</ref> और विशेष रूप से 24 अगस्त को विस्कॉन्सिन-मैडिसन विश्वविद्यालय में गणित भवन पर बमबारी।<ref>{{cite web |url=https://www.library.wisc.edu/archives/exhibits/sterling-hall-bombing-of-1970/ |title=Sterling Hall Bombing of 1970 |website= University of Wisconsin–Madison}}</ref>

[[सिलिकॉन वैली]] बन रहे नासा एम्स रिसर्च सेंटर के निदेशक हंस मार्क की मदद से जनवरी 1971 में मशीन को विश्वविद्यालय के बजाय एम्स में वितरित करने का निर्णय लिया गया। एक सक्रिय [[अमेरिकी नौसेना]] बेस पर स्थित और अमेरिकी नौसैनिकों द्वारा संरक्षित, सुरक्षा अब कोई चिंता का विषय नहीं होगी। मशीन अंततः अप्रैल 1972 में एम्स पहुंचा दी गई, और एन-233 भवन में केंद्रीय कंप्यूटर सुविधा में स्थापित की गई।<ref>{{cite web|title=वैज्ञानिक सूचना बुलेटिन|url=http://apps.dtic.mil/dtic/tr/fulltext/u2/a281233.pdf|archive-url=https://web.archive.org/web/20150924092132/http://www.dtic.mil/dtic/tr/fulltext/u2/a281233.pdf|url-status=live|archive-date=September 24, 2015|date=December 1993|publisher=Office of Naval Research Asian Office|volume=18|issue=4|page=51|access-date=25 September 2014}}</ref> इस बिंदु तक यह कई साल देर से और बजट से कहीं अधिक $31 मिलियन की कुल कीमत पर था, जो संपूर्ण 256-पीई मशीन के लिए $8 मिलियन के मूल अनुमान से लगभग चार गुना अधिक था।{{sfn|Slotnick|1982|p=27}}{{sfn|Hord|1982|p=14}}{{efn|Slotnick, and others, have claimed the original $8 million estimate was an ''ad hoc'' number that was the same as the purse in the [[Muhammad Ali vs. Sonny Liston#Liston vs. Clay I|Clay-Liston fight]].{{sfn|Hord|1982|p=14}}}}{{efn|It was being developed during a period of historically high inflation rates, and at least some of the increase in the price is attributable to those increases.{{sfn|Hord|1982|p=14}}}}

नासा ने B6500 फ्रंट-एंड मशीन को [[PDP-10]] से बदलने का भी निर्णय लिया, जो एम्स में आम उपयोग में थे और इससे ARPAnet से जुड़ना बहुत आसान हो जाएगा।{{sfn|Hord|1982|p=7}} इसके लिए पीडीपी-10 पर नए सॉफ्टवेयर, विशेषकर कंपाइलर्स के विकास की आवश्यकता थी। इससे मशीन को ऑनलाइन लाने में और देरी हुई।{{sfn|Slotnick|1982|p=27}}

===इसे कार्यान्वित करना===

[[File:ILLIAC IV Processing Unit.JPG|thumb|400px|[[कंप्यूटर इतिहास संग्रहालय]] में प्रदर्शन पर ILLIAC IV प्रोसेसिंग यूनिट।]]जब पहली बार मशीन आई तो उसे चालू नहीं किया जा सका। इसमें पीसीबी के टूटने से लेकर खराब प्रतिरोधकों तक, टीआई आईसी की पैकेजिंग के नमी के प्रति अत्यधिक संवेदनशील होने तक सभी प्रकार की समस्याओं का सामना करना पड़ा। इन मुद्दों को धीरे-धीरे संबोधित किया गया, और 1973 की गर्मियों तक पहला कार्यक्रम सिस्टम पर चलने में सक्षम हो गया, हालांकि परिणाम अत्यधिक संदिग्ध थे। जून 1975 में शुरू हुआ, एक ठोस चार महीने का प्रयास शुरू हुआ, जिसमें अन्य बदलावों के अलावा, 110,000 प्रतिरोधों को बदलने, प्रसार विलंब के मुद्दों को ठीक करने के लिए भागों को फिर से जोड़ने, बिजली आपूर्ति में फ़िल्टरिंग में सुधार करने और घड़ी की गति को 13 मेगाहर्ट्ज तक कम करने की आवश्यकता थी। इस प्रक्रिया के अंत में, सिस्टम अंततः ठीक से काम कर रहा था।{{sfn|Slotnick|1982|p=27}}{{sfn|Hord|1982|p=14}}

फिर भी, इसका उपयोग तेजी से किया गया क्योंकि नासा प्रोग्रामर्स ने जटिल प्रणाली से प्रदर्शन प्राप्त करने के तरीके सीखे। सबसे पहले, प्रदर्शन निराशाजनक था, अधिकांश कार्यक्रम लगभग 15 एमएफएलओपीएस पर चल रहे थे, जो सीडीसी 7600 के औसत से लगभग तीन गुना अधिक था।{{sfn|Falk|1976|p=69}} समय के साथ इसमें सुधार हुआ, विशेष रूप से एम्स प्रोग्रामर्स द्वारा फोरट्रान, सीएफडी का अपना संस्करण लिखने और सीमित पीईएम में I/O को समानांतर करने का तरीका सीखने के बाद। जिन समस्याओं को समानांतर किया जा सकता था, उन पर मशीन अभी भी दुनिया में सबसे तेज़ थी, सीडीसी 7600 से दो से छह गुना बेहतर प्रदर्शन कर रही थी, और इसे आम तौर पर 1981 तक दुनिया की सबसे तेज़ मशीन के रूप में श्रेय दिया जाता है।{{sfn|Slotnick|1982|p=27}}

7 सितंबर 1981 को, लगभग 10 वर्षों के ऑपरेशन के बाद, ILLIAC IV को बंद कर दिया गया।<ref name="chm">'This Day in History: September 7', Computer History Museum</ref> मशीन को आधिकारिक तौर पर 1982 में बंद कर दिया गया था, और नासा का उन्नत कंप्यूटिंग डिवीजन इसके साथ समाप्त हो गया था। मशीन से एक नियंत्रण इकाई और एक प्रसंस्करण तत्व चेसिस अब माउंटेन व्यू में कंप्यूटर इतिहास संग्रहालय में प्रदर्शित है, जो इसके परिचालन स्थल से एक मील से भी कम दूरी पर है।<ref>{{cite web |url=http://www.computerhistory.org/collections/catalog/102716109 |website= Computer History Museum |title=ILLIAC IV control unit}}</ref>

ILLIAC बहुत देर से तैयार हुआ, बहुत महंगा था, और 1 जीएफएलओपी के उत्पादन के अपने लक्ष्य को कभी पूरा नहीं कर पाया। इस पर काम करने वालों द्वारा भी इसे व्यापक रूप से विफलता माना गया; एक ने बस इतना कहा कि "किसी भी निष्पक्ष पर्यवेक्षक को इलियाक IV को तकनीकी दृष्टि से एक विफलता के रूप में मानना ​​होगा।"{{sfn|Falk|1976|p=68}} परियोजना प्रबंधन के संदर्भ में इसे व्यापक रूप से एक विफलता के रूप में माना जाता है, इसकी लागत अनुमान से चार गुना अधिक चल रही है और इसके लिए वर्षों की आवश्यकता होती है। इसे कार्यान्वित करने के लिए उपचारात्मक प्रयास। जैसा कि स्लोटनिक ने स्वयं बाद में कहा: