फ्लैश मेमोरी

From Vigyanwiki
Revision as of 12:10, 3 September 2022 by alpha>Ayush Mishra
"FlashROM" redirects here. For programming utility, see Flashrom (utility).
For the neuropsychological concept related to human memory, see Flashbulb memory.
एक असंतुष्ट USB फ्लैश ड्राइव।बाईं ओर की चिप फ्लैश मेमोरी है।नियंत्रक दाईं ओर है।
कंप्यूटर मेमोरी और डेटा स्टोरेज प्रकार
सामान्य
वाष्पशील
रैम
ऐतिहासिक
गैर-वाष्पशील
रोम
NVRAM
प्रारंभिक-चरण NVRAM
एनालॉग रिकॉर्डिंग
ऑप्टिकल
विकास में
ऐतिहासिक

फ्लैश मेमोरी (Flash Memory) कंप्यूटर मेमोरी संग्रह का एक ऐसा इलेक्ट्रॉनिक अवाष्पशील माध्यम है, जिसे विद्युत रूप से मिटाकर पुनः तैयार किया जा सकता है। NOR फ़्लैश और NAND फ़्लैश, दो मुख्य प्रकार की फ्लैश मेमोरी हैं, जिन्हें NOR और NAND लॉजिक गेट (तर्कद्वार) के नाम से जाना जाता है। ये दोनों मेमोरी एक ही बनावट के कोश का उपयोग करते हैं, जिसमें MOSFETs जैसे चलायमान (floating) गेट सम्मिलित हैं। ये परिपथ स्तर पर भिन्न होते हैं, जो इस बात पर निर्भर करता है कि बिट रेखा (bit line) या शब्द रेखा (word line) की स्थिति को उच्च खींचा गया है या निम्न: बिट रेखा और शब्द रेखा के बीच का संबंध NAND फ़्लैश में NAND गेट जैसा और NOR फ्लैश में NOR गेट जैसा दिखता है।

फ्लैश मेमोरी एक प्रकार की चलायमान-गेट मेमोरी है। इसका आविष्कार वर्ष 1980 में तोशिबा (Toshiba) में हुआ था और जो कि EEPROM तकनीक पर आधारित है। तोशिबा ने वर्ष 1987 में फ्लैश मेमोरी का विपणन (marketing) शुरू किया।[1] EPROMs को पुनः लिखने से पहले पूर्णतः मिटाना पड़ता था। हालांकि NAND फ्लैश मेमोरी को पेज (या ब्लॉक) में लिखा, पढ़ा और मिटाया जा सकता है, जो सामान्पयतः पूरे उपकरण की तुलना में अत्यंत छोटे होते हैं। NOR फ्लैश मेमोरी मिटाए गए स्थान पर केवल एक ही मशीन शब्द को लिखने और स्वतंत्र रूप से पढ़ने की अनुमति देती है। एक फ्लैश मेमोरी उपकरण में सामान्यतः प्रत्येक फ्लैश मेमोरी कोशों को पकड़े हुए एक या एक से अधिक फ्लैश मेमोरी चिपों (Chips) के साथ-साथ एक अलग फ्लैश मेमोरी नियंत्रक चिप होती है।

NAND फ्लैश मेमोरी का प्रयोग मुख्य रूप से मेमोरी कार्ड (memory card), यूएसबी फ्लैश ड्राइव (USB flash drive), वर्ष 2009 के बाद से उत्पादित ठोस अवस्था ड्राइव (solid-state drives), फ़ीचर फोन, स्मार्टफोन और इसी तरह के उत्पादों में सामान्य भंडारण (storage) और डेटा के हस्तांतरण (data transferring) के लिए जाता है। NAND या NOR फ्लैश मेमोरी का उपयोग प्रायः कई डिजिटल उत्पादों में विन्यास डेटा (configuration data) को संग्रहीत करने के लिए किया जाता है, जो पहले EEPROM या बैटरी-संचालित स्थिर RAM (static RAM) द्वारा संभव था। फ्लैश मेमोरी में एक प्रमुख नुकसान यह है कि यह एक विशिष्ट पृष्ठ में अपेक्षाकृत कम लेखन-चक्रों को ही सहन कर सकता है।[2]

फ्लैश मेमोरी[3] का उपयोग कंप्यूटर, पीडीए (PDA), डिजिटल ऑडियो प्लेयर (digital audio players), डिजिटल कैमरा (digital camera), मोबाइल फोन, सिंथेसाइज़र (synthesizers), वीडियो गेम, वैज्ञानिक यंत्रों, औद्योगिक रोबोटिक्स (industrial robotics) और चिकित्सीय इलेक्ट्रॉनिक्स में किया जाता है। फ्लैश मेमोरी तेजी से अध्ययन करती है, लेकिन यह स्थैतिक RAM या ROM जितनी तेज नहीं होती है। इसके यांत्रिक आघात प्रतिरोध (mechanical shock resistance) के कारण वहनीय (portable) उपकरणों में फ्लैश मेमोरी का उपयोग करना ज्यादा पसंद किया जाता है क्योंकि यांत्रिक ड्राइव (mechanical drives) यांत्रिक क्षति के लिए अधिक उन्मुख (ready) होते हैं।

फ़्लैश मेमोरी में डेटा को मिटाने के लिए उपयोग किए जाने वाले बड़े आकार के खाने (blocks) डेटा मिटाने धीमे के कारण इसे गैर-फ्लैश EEPROM में बड़ी मात्रा में डेटा लिखते समय एक महत्वपूर्ण गति लाभ देते हैं। फ्लैश मेमोरी की लागत वर्ष 2019 तक (As of 2019) बाइट-प्रोग्रामेबल EEPROM की तुलना में बहुत कम थी और जहाँ भी तंत्र (system) को महत्वपूर्ण मात्रा में अवाष्पशील ठोस-अवस्था भंडारण की आवश्यकता होती थी, इसका उपयोग प्रमुख रूप से किया जाता था। हालांकि EEPROMs का उपयोग अभी भी क्रमिक उपस्थिति का पता लगाने जैसे अनुप्रयोगों में किया जाता है, जिनके लिए केवल अल्प मात्रा में भंडारण की आवश्यकता होती है।[4][5]

फ्लैश मेमोरी पैकेज थ्रू-सिलिकॉन वाया (through-silicon via) और प्रति डाई 3डी टीएलसी NAND कोशों (3D TLC NAND cells) की कई दर्जन परतों के साथ डाई स्टैकिंग (die stacking) का एक साथ उपयोग कर सकते हैं ताकि 16 स्टैक्ड डाई (stacked die) का उपयोग करके प्रति पैकेज 1 टेबीबाइट (tebibyte) तक की क्षमता प्राप्त की जा सके और पैकेज के अन्दर एक एकीकृत फ्लैश नियंत्रक की एक अलग डाई के रूप में उपयोग किया जा सके।[6][7][8][9]

इतिहास

पृष्ठभूमि (Background)

फ्लैश मेमोरी की उत्पत्ति का पता चलायमान-गेट ट्रांजिस्टर (floating-gate transistor) नाम से प्रचलित चलायमान-गेट MOSFET (FGMOS) के विकास से लगाया जा सकता है।[10][11] मूल MOSFET (मेटल-ऑक्साइड-सेमिकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर) का आविष्कार वर्ष 1959 में मिस्र के अभियंता मोहम्मद एम. अताला (Mohamed M. Atalla) और कोरिया के अभियन्ता डावन काहंग (Dawon Kahng) ने बेल प्रयोगशाला में किया था।[12] डावन काहंग ने वर्ष 1967 में बेल प्रयोगशाला में चीन के अभियंता साइमन मिन सेज़ (Simon Min Sze) के साथ फ्लोटिंग-गेट MOSFET के रूप में एक परिवर्तन विकसित किया।[13] उन्होंने प्रस्तावित किया कि इसे प्रोग्रामेबल रीड-ओनली मेमोरी (Programmable Read Only Memory, PROM) के एक रूप को संग्रहीत (store) करने के लिए चलायमान-गेट मेमोरी कोशों (floating-gate memory cells) के रूप में इस्तेमाल किया जा सकता है, जो अवाष्पशील और पुन: लिखने योग्य है।[13]

1970 के दशक में चलायमान-गेट मेमोरी के प्रारम्भिक प्रकारों में EPROM (Erasable PROM) और EEPROM (Electrically Erasable PROM) सम्मिलित थे।[13] हालांकि, प्रारम्भिक चलायमान-गेट मेमोरी में डेटा के प्रत्येक बिट (bit) के लिए एक मेमोरी कोश बनाने में अभियंताओं की आवश्यकता होती है, जो अत्यंत बोझिल[14], धीमा[15], और महंगा साबित हुआ, जो 1970 के दशक में सैन्य उपकरणों और प्रारम्भिक प्रायोगिक मोबाइल फोन जैसे विशिष्ट अनुप्रयोगों के लिए चलायमान-गेट मेमोरी को प्रतिबंधित करता था।[10]

आविष्कार और व्यावसायीकरण

तोशिबा (Toshiba) के लिए काम करते हुए फ़ुजियो मासुओका (Fujio Masuoka) ने एक नए प्रकार की चलायमान-गेट मेमोरी का प्रस्ताव रखा, जिससे कोशों के समूह से जुड़े एकल तार पर विभव (voltage) लगाकर मेमोरी के पूरे भाग (section) को जल्दी और आसानी से मिटाया जा सकता है।[10] इस प्रकार वर्ष 1980 में तोशिबा (Toshiba) में मासुओका (Masuoka) के फ्लैश मेमोरी का आविष्कार हुआ।[15][16][17] तोशिबा के अनुसार, फ्लैश नाम का सुझाव मासुओका के सहयोगी शोजी एरीज़ुमी (Shōji Ariizumi) ने दिया था, क्योंकि मेमोरी के डेटा की मिटाने की प्रक्रिया ने उन्हें एक कैमरे के फ्लैश की याद दिला दी थी।[18] मासुओका और उनके सहकर्मियों ने वर्ष 1984 में NOR फ्लैश का आविष्कार प्रस्तुत किया,[19][20] और उसी समय NAND फ्लैश को सैन फ्रांसिस्को (San Francisco) में आयोजित IEEE 1987 अंतर्राष्ट्रीय इलेक्ट्रॉन युक्ति संगोष्ठी (IEDM) में प्रस्तुत किया।[21]

तोशिबा ने NAND फ्लैश मेमोरी को वर्ष 1987 में व्यावसायिक रूप से प्रस्तुत किया।[1][13] इंटेल कॉरपोरेशन (Intel Corporation) ने वर्ष 1988 में पहला व्यावसायिक NOR फ्लैश चिप प्रस्तुत किया।[22] NOR आधारित फ्लैश में मिटाने और लिखने में अधिक समय लगता है, लेकिन यह पूर्ण पता और डेटा बसें (data buses) प्रदान करता है, जिससे किसी भी मेमोरी के किसी भी स्थान पर यादृच्छिक पहुंच की अनुमति मिलती है। यह पुराने रीड-ओनली मेमोरी (ROM) चिप के लिए एक उपयुक्त प्रतिस्थापक बनता है, जिसका उपयोग प्रोग्राम कोड (program code) को संग्रह करने के लिए किया जाता है, जिसे शायद ही कभी सम्पादित (update) करने की आवश्यकता होती है, जैसे कंप्यूटर के BIOS या सेट-टॉप बक्से (set-top box) प्रक्रिया यन्त्र सामग्री (firmware)। इसकी ऑन-चिप फ्लैश मेमोरी (on-chip flash memory) के लिए डेटा को मिटाने की क्षमता न्यूनतम 100 चक्रों से लेकर,[23] एक अधिक विशिष्ट 10,000 चक्र, 1,00,000 चक्र और अधिकतम 10,00,000 चक्रों तक हो सकती है।[24] NOR-आधारित फ़्लैश प्रारंभिक फ़्लैश-आधारित हटाने योग्य मीडिया का आधार था और कॉम्पैक्ट फ्लैश (CompactFlash) मूल रूप से इस पर आधारित था, हालांकि बाद में कम खर्चीले NAND फ्लैश ने इन कार्डों का स्थान ले लिया।

NAND फ्लैश ने मिटाने और लिखने के समय को कम कर दिया है, और इसमें प्रति सेल कम चिप क्षेत्र की आवश्यकता होती है, इस प्रकार ये अधिक भंडारण घनत्व (storage density) और NOR फ्लैश की तुलना में प्रति बिट कम लागत की अनुमति प्रदान करता है। हालाँकि, NAND फ़्लैश का I/O अंतर्पृष्ठ (input-output interface) यादृच्छिक-पहुँच बाहरी पता बस (random-access external address bus) प्रदान नहीं करता है। बल्कि, डेटा को खंड-वार (block-wise) पढ़ा जाना चाहिए, जिसमें सैकड़ों से हजारों बिट्स के विशिष्ट खंड (block) आकार होते हैं। यह NAND फ्लैश को प्रोग्राम ROM के प्रतिस्थापन के रूप में अनुपयुक्त बनाता है, क्योंकि अधिकांश माइक्रोप्रोसेसरों (microprocessors) और माइक्रोकंट्रोलर्स (microcontrollers) को बाइट-स्तरीय यादृच्छिक-पहुँच की आवश्यकता होती है। इस प्रकार, NAND फ्लैश भी हार्ड डिस्क (hard disk) ऑप्टिकल मीडिया (optical media) जैसे अन्य द्वितीयक डेटा भंडारण उपकरणों के समान ही है, और इस प्रकार यह मेमोरी कार्ड और ठोस-अवस्था ड्राइव (SSD) जैसे बड़े पैमाने पर भंडारण उपकरणों में उपयोग के लिए अत्यधिक उपयुक्त है। फ्लैश मेमोरी कार्ड और ठोस-अवस्था ड्राइव (SSD) कई NAND फ्लैश मेमोरी चिपों का उपयोग करके डेटा का भण्डारण करते हैं।

वर्ष 1995 में जारी स्मार्टमीडिया (SmartMedia) पहला NAND-आधारित हटाने योग्य मेमोरी कार्ड प्रारूप था। कई अन्य लोगों ने मल्टीमीडिया कार्ड (MultiMediaCard), सिक्योर डिजिटल (secure digital), मेमोरी छड़ (memory stick) और एक्सडी-पिक्चर कार्ड (xD-Picture Card) आदि के उपयोग को पसंद किया।

बाद के विकास

RS-MMC, MINISD और माइक्रोएसडी सहित मेमोरी कार्ड प्रारूपों की एक नई पीढ़ी में बेहद छोटे निर्माण कारक (form factors) हैं। उदाहरण के लिए, माइक्रोएसडी कार्ड (microSD card) का क्षेत्रफल लगभग 1.5 वर्गसेमी० और मोटाई 1 मिमी० से कम है।

NAND फ्लैश ने कई प्रमुख तकनीकों के परिणामस्वरूप मेमोरी घनत्व के महत्वपूर्ण स्तरों को हासिल किया है, जिनका व्यावसायीकरण 2000 के दशक के अंत से 2010 के प्रारंभ तक किया गया था।[24]

बहु-स्तरीय कोश (MLC) तकनीक प्रत्येक मेमोरी कोश में एक से अधिक बिट स्टोर करती है। NEC ने वर्ष 1998 में बहु-स्तरीय सेल (MLC) तकनीक का प्रदर्शन किया, जिसमें 80MB की फ्लैश मेमोरी चिप में 2 बिट प्रति सेल का भंडारण किया जा सकता था।[25] एसटीमाइक्रोइलेक्ट्रॉनिक (STmicroelectronics) ने भी वर्ष 2000 में 64MB की NOR फ्लैश मेमोरी चिप के साथ बहु-स्तरीय कोश तकनीक प्रस्तुत की।[26] तोशिबा (Toshiba) और सैनडिस्क (SanDisk) ने भी वर्ष 2009 में QLC तकनीक के साथ NAND फ्लैश चिप प्रस्तुत किए, जिसमें 4 बिट प्रति कोश का भंडारण और 64 Gbit की क्षमता थी।[27][28] सैमसंग इलेक्ट्रॉनिक्स ने त्रि-स्तरीय कोश (TLC) तकनीक प्रस्तुत की,जिसमें 3-बिट प्रति कोश का भंडारण किया जा सकता था। कम्पनी ने त्रि-स्तरीय कोश (TLC) तकनीक के साथ वर्ष 2010 में बड़े पैमाने पर NAND चिपों का उत्पादन शुरू कर दिया।[29]

चार्ज ट्रैप फ्लैश (Charge Trap Flash)

चार्ज ट्रैप फ्लैश (CTF) तकनीक पॉलीसिलिकॉन (polysilicon) चलायमान गेट को प्रतिस्थापित करती है, जिसमें ऊपर एक अवरोधक (blocking) गेट ऑक्साइड और नीचे एक टनलिंग ऑक्साइड (tunneling oxide) के बीच एक विद्युत-रोधी सिलिकॉन नाइट्राइड (silicon nitride) एक परत फंसी होती है। CTF में सैद्धांतिक रूप से इलेक्ट्रॉन रिसाव की संभावना कम होती है, जिससे डेटा प्रतिधारण में सुधार होता है।[30][31][32][33][34][35]

चूँकि चार्ज ट्रैप फ्लैश पॉलीसिलिकॉन को विद्युत रोधी नाइट्राइड के साथ प्रतिस्थापित करता है, अतः यह छोटे कोशों और उच्च सहनशक्ति (कम गिरावट या घिसाव) की अनुमति प्रदान है। हालांकि, इलेक्ट्रॉनों के नाइट्राइड में फंस कर जमा होने के कारण इसमें गिरावट आ सकती है। उच्च तापमान पर रिसाव तेज हो जाता है क्योंकि बढ़ते तापमान के साथ इलेक्ट्रॉन अधिक उत्तेजित हो जाते हैं। हालांकि चार्ज ट्रैप फ्लैश (CTF) तकनीक अभी भी एक टनलिंग ऑक्साइड और अवरुद्ध परत का उपयोग करती है, जो इस तकनीक के कमजोर बिंदु हैं, क्योंकि वे अभी भी सामान्य तरीकों से क्षतिग्रस्त हो सकते हैं, जिनमें टनलिंग ऑक्साइड में अत्यधिक उच्च विद्युत क्षेत्रों के कारण और अवरुद्ध परत में एनोड हॉट होल इंजेक्शन (AHHI) के कारण गिरावट आ सकती है।[36][37]

फ्लैश मेमोरी की सीमित सहनशक्ति ही ऑक्साइड के क्षरण या घिसाव का कारण होती है, और बढ़ते क्षरण के साथ डेटा प्रतिधारण कम हो जाता है अर्थात् डेटा हानि की संभावना बढ़ जाती है, क्योंकि ऑक्साइड में क्षरण के कारण ये अपनी विद्युत अवरोधक विशेषताओं को खो देते हैं। ऑक्साइड को इलेक्ट्रॉनों से अवरोधित करना चाहिए, जिससे लीक होने के कारण होने वाली डेटा हानि को रोका जा सके।

एन. कोडामा (N. Kodama), के. ओयामा (K. Oyama) और हिरोकी शिराई (Hiroki Shirai) सहित एनईसी (NEC) के कई शोधकर्ताओं ने चार्ज ट्रैप तकनीक के साथ एक प्रकार की फ्लैश मेमोरी को प्रस्तुत किया।[38] सैफुन अर्धचालक (बाद में स्पैनसियन द्वारा अधिग्रहित) के बोज़ ईटन (Boaz Eitan) ने वर्ष 1998 में एनआरओएम (NROM) नामक एक फ्लैश मेमोरी तकनीक का एकाधिकरण (patent) कराया, जिसने पारंपरिक फ्लैश मेमोरी की बनावट में उपयोग किए जाने वाले चलायमान गेट को प्रतिस्थापित करके चार्ज ट्रैपिंग परत का लाभ उठाया।[39] रिचर्ड एम. फास्टो (Richard M. Fastow), मिस्र के अभियंता खालिद जेड. अहमद (Khaled Z. Ahmed) और जॉर्डन (Jordan) के अभियंता समीर हदद (Sameer Haddad)(जो बाद में स्पैन्सियन में शामिल हो गए) के नेतृत्व में एक उन्नत सूक्ष्म युक्ति (AMD) अनुसंधान टीम ने NOR फ्लैश मेमोरी कोशों के लिए एक चार्ज-ट्रैपिंग तंत्र प्रस्तुत किया।[40] चार्ज ट्रैप फ्लैश को बाद में वर्ष 2002 में एएमडी (AMD) और फुजित्सु (Fujitsu) द्वारा व्यवसायीकृत किया गया।[41] 3D V-NAND (वर्टिकल NAND) तकनीक 3D चार्ज ट्रैप फ्लैश (CTF) तकनीक का उपयोग करके NAND फ्लैश मेमोरी कोश को एक चिप के भीतर लंबवत रूप से संग्रहित करती है। 3D V-NAND (वर्टिकल NAND) तकनीक की घोषणा सर्वप्रथम वर्ष 2007 में तोशिबा द्वारा की गई थी[43] और 24 परतों वाले पहले उपकरण का व्यावसायीकरण सर्वप्रथम वर्ष 2013 में सैमसंग इलेक्ट्रॉनिक्स (Samsung Electronics) द्वारा किया गया था।।[42][43]

त्रिविमीय एकीकृत परिपथ प्रौद्योगिकी (3D integrated circuit technology)

3डी एकीकृत परिपथ (3D IC) तकनीक एकीकृत परिपथ (IC) चिपों को एकल 3D एकीकृत परिपथ (3D IC) चिप पैकेज में लंबवत रूप से संग्रहित करती है।[24] तोशिबा ने अप्रैल 2007 में NAND फ्लैश मेमोरी के लिए 3डी एकीकृत परिपथ तकनीक पेश की, जब उन्होंने 16 GB ईएमएमसी (eMMC) अनुवर्ती (उत्पाद संख्या THGAM0G7D8DBAI6 जो प्रायः उपभोक्ता वेबसाइटों पर संक्षिप्त रूप में THGAM लिखा होता है) अंतर्निहित NAND फ्लैश मेमोरी चिप की शुरुआत की, जिसे आठ 2 जीबी NAND फ्लैश चिपों के संग्रहण के साथ निर्मित किया गया था।[44] हाइनिक्स अर्धचालक (अब SK Hynix के नाम से जाना जाता है) ने सितंबर 2007 में 24-परतों की 3डी एकीकृत परिपथ तकनीक प्रस्तुत की, जिसमें 16 जीबी फ्लैश मेमोरी चिप थी, और जिसे 24 NAND फ्लैश चिपों के संग्रहण के साथ वेफर बंधन (wafer bonding) प्रक्रिया का उपयोग करके निर्मित किया गया था।।[45] तोशिबा ने भी वर्ष 2008 में अपनी 32 जीबी टीएचजीबीएम (THGBM) फ्लैश चिप के लिए आठ-परत के 3डी एकीकृत परिपथ का इस्तेमाल किया था।[46] तोशिबा ने वर्ष 2010 में अपने 128 GB THGBM2 फ्लैश चिप के लिए 16 परतों वाले 3डी एकीकृत परिपथ का उपयोग किया, जिसे 16, 8 जीबी चिपों के साथ निर्मित किया गया था।[47] 3डी एकीकृत परिपथ 2010 के दशक में मोबाइल उपकरणों में NAND फ्लैश मेमोरी के लिए व्यापक व्यावसायिक उपयोग में आया।[24]

अगस्त 2017 तक 400 जीबी (400 billion bytes) तक की क्षमता वाले माइक्रोएसडी कार्ड उपलब्ध थे।[48][49] उसी वर्ष, सैमसंग ने अपनी 3डी ऊर्ध्वाधर-NAND और टीएलसी (TLC) प्रौद्योगिकियों के साथ 3डी एकीकृत परिपथ चिप संग्रहण को मिलाकर आठ 64-परतों वाली ऊर्ध्वाधर NAND चिपों के साथ अपनी 512 जीबी KLUFG8R1EM फ्लैश मेमोरी चिप का निर्माण किया।[50] सैमसंग ने वर्ष 2019 में आठ 96-परतों वाली ऊर्ध्वाधर-NAND चिपों और क्यूएलसी (QLC) तकनीक के साथ अपनी 1024 जीबी फ्लैश चिप का उत्पादन किया।[51][52]

संचालन के सिद्धांत

एक फ्लैश मेमोरी सेल

फ्लैश मेमोरी, चलायमान-गेट ट्रांजिस्टर से बने मेमोरी कोशों की एक सरणी में सूचना संग्रहीत करती है। एकल-स्तरीय कोश (SLC) उपकरणों में प्रत्येक कोश केवल एक बिट सूचना को संग्रहीत करता है। त्रि-स्तरीय कोश (TLC) वाले बहु-स्तरीय कोश (MLC) उपकरण में प्रति सेल एक से अधिक बिट स्टोर कर सकते हैं।

चलायमान गेट प्रवाहकीय (सामान्यतः अधिकांश प्रकार की फ्लैश मेमोरी में पॉलीसिलिकॉन) या अप्रवाहकीय (जैसा कि सोनोस (SONOS) फ्लैश मेमोरी में होता है) हो सकता है।[53]

फ्लोटिंग-गेट MOSFET

Main article: Floating-gate MOSFET

फ्लैश मेमोरी में प्रत्येक मेमोरी कोश एक मानक धातु-ऑक्साइड-अर्धचालक फ़ील्ड-इफेक्ट ट्रांजिस्टर (MOSFET) जैसा दिखता है, परन्तु इसके ट्रांजिस्टर में एक के स्थान पर दो गेट होते हैं। कोशों को एक विद्युत स्विच के रूप में माना जा सकता है जिसमें धारा दो टर्मिनलों (स्रोत और निकास) के बीच प्रवाहित होती है, तथा एक चलायमान गेट (FG) और एक नियंत्रण गेट (CG) द्वारा नियंत्रित की जाती है। यह नियंत्रण गेट अन्य एमओएस (MOS) ट्रांजिस्टर के गेट के समान है, लेकिन इसके नीचे एक ऑक्साइड परत द्वारा चारों ओर अवरोधक चलायमान गेट (FG) होता है। चलायमान गेट (FG), नियंत्रण गेट (CG) और MOSFET चैनल के बीच परस्पर जुड़ा हुआ है। क्योंकि चलायमान गेट (FG) अपनी अवरोधक परत द्वारा विद्युत रूप से पृथक होता है, इसलिए यहाँ पर रखे हुए इलेक्ट्रॉन इसमें फंस जाते हैं। जब चलायमान गेट (FG) को इलेक्ट्रॉनों से आवेशित किया जाता है, तो यह आवेश नियंत्रण गेट (CG) से विद्युत क्षेत्र को देखकर सेल के थ्रेशोल्ड वोल्टेज (threshold voltage (VT1)) को बढ़ाता है। इसका अर्थ है कि चैनल प्रवाहकीय बनाने के लिए अब एक उच्च वोल्टेज (vT2) को नियंत्रण गेट (CG) पर लागू किया जाना चाहिए। ट्रांजिस्टर से एक मान पढ़ने के लिए, थ्रेशोल्ड वोल्टेज (vT1 & VT2) के बीच एक मध्यवर्ती वोल्टेज नियंत्रण गेट (CG) पर लागू होता है।यदि चैनल इस मध्यवर्ती वोल्टेज पर संचालित होता है, तो FG को अपरिवर्तित होना चाहिए (यदि इसे चार्ज किया गया था, तो हमें चालन नहीं मिलेगा क्योंकि मध्यवर्ती वोल्टेज VT2 से कम है), अतः गेट में तर्क "1" संग्रहीत किया जाता है। यदि चैनल मध्यवर्ती वोल्टेज पर संचालन नहीं करता है, तो यह इंगित करता है कि चलायमान गेट (FG) चार्ज किया गया है, अतः गेट में तर्क "0" संग्रहीत है। एक तर्क "0" या "1" की उपस्थिति को यह निर्धारित करके संवेदित किया जाता है कि क्या नियंत्रण गेट (CG) पर मध्यवर्ती वोल्टेज पर जोर देने पर ट्रांजिस्टर के माध्यम से प्रवाह होता है। एक बहु-स्तरीय कोश उपकरण में, जो प्रति सेल एक बिट से अधिक स्टोर करता है, धारा प्रवाह की मात्रा को चलायमान गेट (FG) पर आवेश के स्तर को अधिक सटीक रूप से निर्धारित करने के लिए संवेदित ( केवल इसकी उपस्थिति या अनुपस्थिति के स्थान पर) किया जाता है।

चलायमान गेट MOSFETs का यह नाम इसलिए रखा गया है क्योंकि चलायमान गेट और सिलिकॉन के बीच एक विद्युत रूप से अन्तर्निहित टनल ऑक्साइड परत होती है, इसलिए गेट सिलिकॉन के ऊपर तैरता है। ऑक्साइड इलेक्ट्रॉनों को चलायमान गेट तक सीमित रखता है। इसमें गिरावट या घिसाव (और फ्लोटिंग गेट फ्लैश मेमोरी की सीमित सहनशक्ति) ऑक्साइड द्वारा अनुभव किए गए अत्यधिक उच्च विद्युत क्षेत्र (10 मिलियन वोल्ट प्रति सेंटीमीटर) के कारण होता है। इस तरह के उच्च वोल्टेज घनत्व अपेक्षाकृत पतले ऑक्साइड में समय के साथ परमाणु बंधनों को तोड़ सकते हैं, और धीरे-धीरे इसके विद्युत अन्तर्निहित गुणों को कम करके इलेक्ट्रॉनों को फंसने की अनुमति देते हैं और चलायमान गेट से ऑक्साइड में स्वतंत्र रूप से (रिसाव) से गुजरते हैं, जिससे डेटा हानि की संभावना बढ़ जाती है, क्योंकि इलेक्ट्रॉन (जिसकी मात्रा का उपयोग विभिन्न आवेश स्तरों का प्रतिनिधित्व करने के लिए किया जाता है, प्रत्येक MLC फ्लैश में बिटों के एक अलग संयोजन को सौंपा जाता है) साधारणतया चलायमान गेट में होते हैं। इसी कारण से डेटा प्रतिधारण कम हो जाता है और बढ़ती गिरावट के साथ डेटा हानि का जोखिम बढ़ जाता है।[54][55][34][56][57]

फाउलर - नॉर्डहाइम टनलिंग (Fowler–Nordheim tunneling)

इलेक्ट्रॉनों को नियंत्रण द्वार (CG) से और फ्लोटिंग गेट (FG) में स्थानांतरित करने की प्रक्रिया को फाउलर-नॉर्डहाइम टनलिंग (Fowler–Nordheim tunneling) कहा जाता है, और यह मूल रूप से MOSFET के थ्रेशोल्ड वोल्टेज (threshold voltage) को बढ़ाकर कोश की विशेषताओं को बदल देता है। इसके बदले में यह किसी दिए गए गेट वोल्टेज के लिए ट्रांजिस्टर के माध्यम से बहने वाले निकास-स्त्रोत धारा को बदल देता है, जिसका उपयोग अंततः एक द्विआधारी मान (binary value) को एनकोड करने के लिए किया जाता है। फाउलर-नॉर्डहाइम टनलिंग प्रक्रिया के प्रभाव प्रतिवर्ती होने के कारण इलेक्ट्रॉनों को चलायमान गेट से जोड़ा या हटाया जा सकता है,ये पारंपरिक प्रक्रियायें लेखन और मिटाने के रूप में जाना जाती हैं।[58]

आंतरिक आवेश पंप (nternal charge pumps)

अपेक्षाकृत उच्च प्रोग्रामिंग और मिटाने वाले वोल्टेज की आवश्यकता के बावजूद, लगभग सभी फ्लैश चिपों को आज केवल एक आपूर्ति विभव की आवश्यकता होती है, जो उच्च विभव उत्पन्न करते हैं जो ऑन-चिप आवेश पंपों का उपयोग करने में आवश्यक होते हैं।

1.8 V NAND फ्लैश चिप द्वारा उपयोग की जाने वाली आधी से अधिक ऊर्जा आवेश पंप में ही खो जाती है। चूंकि आवेश पंपों की तुलना में बूस्ट परिवर्तक (boost converters) स्वाभाविक रूप से अधिक कुशल होते हैं, इसलिए कम-शक्ति वाले एसएसडी (SSD) विकसित करने वाले शोधकर्ताओं ने सभी शुरुआती फ्लैश चिपों पर उपयोग किए जाने वाले दोहरे Vcc / Vpp आपूर्ति विभव के पुनः उपयोग का प्रस्ताव दिया है, जिसमें एक एसएसडी (SSD में सभी फ्लैश चिप्स के लिए एकल साझा बाहरी बूस्ट परिवर्तक के साथ उच्च Vpp वोल्टेज लगाया जाता है।[59][60][61][62][63][64][65][66]

ऑन-चिप आवेश पंप अंतरिक्ष यान और अन्य उच्च-विकिरण वातावरण में विफल होने वाला फ्लैश चिप का पहला हिस्सा है, हालांकि फ्लैश मेमोरी बहुत अधिक विकिरण स्तरों पर रीड-ओनली मोड (read only mode) में काम करना जारी रखेगी।[67]

NOR फ्लैश

न ही सिलिकॉन पर फ्लैश मेमोरी वायरिंग और संरचना

NOR फ्लैश में प्रत्येक कोश का एक छोर सीधे जमीन से और दूसरा छोर सीधे एक बिट लाइन से जुड़ा होता है। इस व्यवस्था को NOR फ्लैश फ्लैश कहा जाता है क्योंकि यह एक NOR गेट की तरह काम करता है: जब कोश के CG से जुड़ी एक शब्द रेखा को ऊपर लाया जाता है, तो संबंधित संग्राहक ट्रांजिस्टर आउटपुट बिट लाइन को नीचे लाने का कार्य करता है। असतत गैर-वाष्पशील मेमोरी उपकरण की आवश्यकता वाले अन्तर्निहित अनुप्रयोगों के लिए NOR फ्लैश एक चयनित की तकनीक है।[citation needed] NOR उपकरणों की डेटा को पढ़ने की न्यूनतम विलंबित विशेषता एकल मेमोरी उत्पाद में प्रत्यक्ष कोड निष्पादन और डेटा संग्रहण दोनों की अनुमति देती है।[68]

प्रोग्रामिंग

प्रोग्रामिंग ए NOR मेमोरी सेल (इसे तार्किक 0 पर सेट करना), हॉट-इलेक्ट्रॉन इंजेक्शन के माध्यम से
क्वांटम टनलिंग के माध्यम से NOR मेमोरी सेल (इसे तार्किक 1 पर सेट करना)

अपनी पूर्वनिर्धारित स्थिति में एक एकल-स्तरीय NOR फ्लैश कोश तार्किक रूप से एक द्विआधारी मान "1" के बराबर है, क्योंकि नियंत्रण गेट पर एक उपयुक्त वोल्टेज के अनुप्रयोग के तहत चैनल के माध्यम से धारा प्रवाहित होगी, जिससे कि बिटलाइन विभव नीचे खींच लिया जाता है। एक NOR फ्लैश कोश को निम्न प्रक्रिया द्वारा प्रोग्राम किया जा सकता है, या द्विआधारी मान "0" पर सेट किया जा सकता है:

  • एक ऊंचा ऑन-वोल्टेज (आमतौर पर> 5 V) CG पर लागू होता है
  • चैनल अब चालू हो गया है, इसलिए इलेक्ट्रॉन तक प्रवाहित हो सकते हैं (एक NMOS ट्रांजिस्टर मानते हुए)
  • स्रोत-निकास धारा कुछ उच्च ऊर्जा इलेक्ट्रॉनों को हॉट-इलेक्ट्रॉन इंजेक्शन (hot-electron injection) नामक प्रक्रिया के माध्यम से FG पर अवरोधक परत के माध्यम से पहुँचने के लिए पर्याप्त रूप से उच्च है।

मिटाना (Erasing)

NOR फ्लैश के कोश (इसे "1" अवस्था तक पुन: निर्धारित करना) को मिटाने के लिए, CG और स्त्रोत टर्मिनल के बीच विपरीत ध्रुवीयता का एक बड़ा विभव अनुप्रयुक्त किया जाता है, जो क्वांटम टनलिंग ( quantum tunneling) के माध्यम से FG से इलेक्ट्रॉनों को खींचता है।आधुनिक NOR फ्लैश मेमोरी चिपों को मिटाने वाले भागों में विभाजित किया जाता है, जिन्हें प्रायः ब्लॉक (block) या सेक्टर (sector) कहा जाता है। मिटाने की प्रक्रिया केवल ब्लॉक-वार के आधार पर की जा सकता है, जिसमें एक मिटाए जाने वाले खंड में सभी कोशों को एक साथ मिटा दिया जाना चाहिए। हालांकि, NOR कोशों की प्रोग्रामिंग में सामान्यतः एक समय में एक बाइट या शब्द का ही प्रयोग किया जा सकता है।

सिलिकॉन पर NAND फ्लैश मेमोरी वायरिंग और संरचना

NAND फ्लैश

NAND फ्लैश चलायमान-गेट ट्रांजिस्टर का भी उपयोग करता है, लेकिन वे इस तरह से जुड़े होते हैं जिससे यह NAND गेट जैसा दिखता है जिसमें कई ट्रांजिस्टर श्रृंखला में जुड़े होते हैं, और यदि सभी शब्द रेखायें ऊपर की ओर (ट्रांजिस्टर के VT के ऊपर) खींची जाती हैं तो बिट लाइन को नीचे की ओर खींचा जाता है। फिर इन समूहों को कुछ अतिरिक्त ट्रांजिस्टर के माध्यम से एक NOR-शैली बिट लाइन सरणी (array) से उसी तरह जोड़ा जाता है जैसे कि एकल ट्रांजिस्टर NOR फ्लैश में जुड़े होते हैं।

NOR फ्लैश की तुलना में धारावाहिक-जुड़े हुए समूहों के साथ एकल ट्रांजिस्टर को बदलने से अतिरिक्त स्तर की सूचना मिलती है। जबकि NOR फ़्लैश मेमोरी को पहले पेज फिर शब्द द्वारा सूचित कर सकता है, जबकि NAND फ्लैश इसे पेज, शब्द और बिट द्वारा सूचित कर सकता है।बिट-स्तर को सूचित करने वाले बिट-धारावाही अनुप्रयोग (जैसे हार्ड डिस्क इम्यूलेशन), जो एक समय में केवल एक बिट तक पहुंचते हैं। दूसरी ओर, एक्ज़िक्यूट-इन-प्लेस अनुप्रयोगों (Execute-in-place applications) को एक शब्द के प्रत्येक बिट तक एक साथ पहुँच की आवश्यकता होती है। इसके लिए शब्द-स्तरीय सूचना की आवश्यकता है। NOR या NAND फ्लैश के साथ किसी भी स्थिति में बिट और शब्द सूचना मोड दोनों संभव हैं।

डेटा पढ़ने के लिए पहले वांछित समूह का चयन किया जाता है (उसी तरह जैसे कि एकल ट्रांजिस्टर को NOR सरणी से चुना जाता है)। इसके बाद, अधिकांश शब्द रेखाएं प्रोग्राम किए गए VT बिट के ऊपर खींची जाती हैं, जबकि उनमें से एक शब्द रेखा को मिटाए गए बिट के VT के ठीक ऊपर खींचा जाता है। यदि चयनित बिट को प्रोग्राम नहीं किया गया है तो श्रृंखला समूह बिट लाइन को नीचे खींचेगा।

अतिरिक्त ट्रांजिस्टर के बावजूद, जमीन के तारों और बिट लाइनों में कमी एक सघन चित्रण और प्रति चिप अधिक भंडारण क्षमता की अनुमति देती है (जमीन के तार और बिट रेखाएं वास्तव में आरेखों की रेखाओं की तुलना में बहुत व्यापक हैं)। इसके अलावा, NAND फ्लैश को सामान्यतः एक निश्चित संख्या में दोष शामिल करने की अनुमति है (NOR फ्लैश, जैसा कि BIOS ROM के लिए उपयोग किया जाता है, इसके दोष-मुक्त होने की उम्मीद है)। निर्माता ट्रांजिस्टर के आकार को कम करके प्रयोग करने योग्य भंडारण की मात्रा को अधिकतम करने का प्रयास करते हैं।

NAND फ्लैश कोशों को विभिन्न वोल्टेज पर उनकी प्रतिक्रियाओं का विश्लेषण करके पढ़ा जाता है।[56]


लेखन और मिटाना (Writing and erasing)

NAND फ्लैश डेटा के लेखन के लिए टनल इंजेक्शन (tunnel injection) का और मिटाने के लिए टनल रिलीज (tunnel release) ka उपयोग करता है। NAND फ्लैश मेमोरी USB फ्लैश ड्राइव के रूप में जाने जाने वाले हटाने योग्य USB स्टोरेज उपकरणों का कोर बनाती है, और साथ ही आजकल उपलब्ध अधिकांश मेमोरी कार्ड प्रारूप और ठोस-अवस्था ड्राइव भी बनती है।

NAND फ्लैश की पदानुक्रमित संरचना एक सेल स्तर पर शुरू होती है जो तार, फिर पृष्ठ, ब्लॉक, विमान और अंततः एक डाई तक जाती है। स्ट्रिंग जुडी हुई NAND कोशों की एक श्रृंखला है जिसमें एक कोश का स्रोत अगले कोश के निकास से जुड़ा होता है। NAND तकनीक के आधार पर, एक स्ट्रिंग में सामान्यतः 32 से 128 NAND कोश होते हैं। स्ट्रिंग्स को पृष्ठों में व्यवस्थित किया जाता है जो फिर ब्लॉक में व्यवस्थित होते हैं जिसमें प्रत्येक स्ट्रिंग एक अलग लाइन से जुड़ी होती है, जिसे बिटलाइन (BL) कहा जाता है, स्ट्रिंग में समान स्थिति वाले सभी कोश नियंत्रण द्वार के माध्यम से एक शब्द रेखा (WL) द्वारा जुड़े होते हैं। एक तल में एक निश्चित संख्या में ब्लॉक होते हैं जो एक ही BL के माध्यम से जुड़े होते हैं। एक फ्लैश डाई में एक या एक से अधिक तल परिधीय सर्किटरी होते हैं, जो सभी पढ़ने/ लिखने/ मिटाने की प्रक्रियाओं के संचालन के लिए आवश्यक होते हैं।

NAND फ्लैश की निर्माणकला का अर्थ है कि 4 KiB और 16 KiB आकार के बीच के डेटा को पृष्ठों में पढ़ा और प्रोग्राम किया जा सकता है, लेकिन केवल कई पृष्ठों और MB के आकार वाले पूरे ब्लॉक के स्तर पर मिटाया जा सकता है। जब एक ब्लॉक को मिटा दिया जाता है, तो सभी कोशों को तार्किक रूप से "1" मान पर निर्धारित किया जाता है। प्रोग्रामिंग द्वारा "0" पर निर्धारित किये गये किसी भी कोश केवल पूरे ब्लॉक को मिटाकर ही "1" पर रीसेट किया जा सकता है। इसका अर्थ है कि इससे पहले कि नए डेटा को उस पृष्ठ में प्रोग्राम किया जा सके जिसमें पहले से ही डेटा है, पृष्ठ की वर्तमान सामग्री और नए डेटा को एक नए, मिटाए गए पृष्ठ पर कॉपी कर लेना चाहिए। यदि कोई उपयुक्त पृष्ठ उपलब्ध है, तो उसमें डेटा को तत्काल लिखा जा सकता है। यदि कोई मिटा हुआ पृष्ठ उपलब्ध नहीं है, तो उस ब्लॉक में किसी पृष्ठ पर डेटा की प्रतिलिपि बनाने से पहले एक ब्लॉक को मिटा दिया जाना चाहिए। तब पुराने पृष्ठ को अमान्य के रूप में चिह्नित किया जाता है, और इसे मिटाने और पुन: उपयोग के लिए उपयोग में लाया जाता है।[69]

ऊर्ध्वाधर NAND (Vertical NAND)

File:NAND Flash Bit Cost from 2D to 3D.png
3D NAND 2D से परे स्केलिंग जारी रखता है।

ऊर्ध्वाधर NAND (V-NAND) या 3D NAND मेमोरी, मेमोरी कोशों को लंबवत रूप से एकत्रित कर देता है और एक आवेश ट्रैप फ्लैश निर्माणकला का उपयोग करता है।ऊर्ध्वाधर परतें छोटे व्यक्तिगत कोशों की आवश्यकता के बिना ही बड़े क्षेत्र बिट घनत्व की अनुमति देती है।[70] यह किक्सिया कॉर्पोरेशन (पूर्व तोशिबा मेमोरी कॉरपोरेशन) के BiCS फ़्लैश ट्रेडमार्क के तहत भी बेचा जाता है। 3D NAND को तोशिबा द्वारा पहली बार वर्ष 2007 में घोषित किया गया था।[71] ऊर्ध्वाधर-NAND सैमसंग इलेक्ट्रॉनिक्स द्वारा पहली बार वर्ष 2013 मे व्यावसायिक रूप से निर्मित किया गया था।[42][43][72][73]

संरचना

ऊर्ध्वाधर-NAND एक आवेश ट्रैप फ्लैश ज्यामिति का उपयोग करता है, जिसे वर्ष 2002 में AMD और FUJITSU द्वारा व्यावसायिक रूप से पेश किया गया था,[41] जो एक अन्तर्निहित सिलिकॉन नाइट्राइड झिल्ली पर आवेश का संग्रहण करती है। इस तरह की झिल्ली बिंदु दोषों के खिलाफ अधिक मजबूत होती हैं, और बड़ी संख्या में इलेक्ट्रॉनों को रखने के लिए मोटी बनाई जा सकती है। ऊर्ध्वाधर-NAND एक प्लानर चार्ज ट्रैप सेल को एक बेलनाकार रूप में लपेटता है।[70] माइक्रोन और इंटेल वर्ष 2020 तक 3 डी NAND फ्लैश मेमोरी के स्थान पर चलायमान गेट का उपयोग करती हैं, हालांकि, माइक्रोन 128 परत और 3D NAND मेमोरी के स्थान पर माइक्रोन और इंटेल के बीच साझेदारी के विघटन के कारण पारंपरिक चार्ज ट्रैप संरचना का उपयोग करती है। चार्ज ट्रैप 3D NAND फ्लैश, चलायमान गेट 3D NAND की तुलना में पतला होता है। चलायमान गेट 3D NAND में, मेमोरी कोश पूरी तरह से एक दूसरे से अलग हो जाते हैं, जबकि चार्ज ट्रैप 3D NAND में, मेमोरी कोश के ऊर्ध्वाधर समूह समान सिलिकॉन नाइट्राइड पदार्थ साझा करते हैं।[74]

एक एकल मेमोरी कोश एक समतलीय पॉली सिलिकॉन परत से बना होता है, जिसमें सान्द्र ऊर्ध्वाधर सिलेंडर द्वारा भरे हुए कई छिद्र होते हैं। छिद्र की पॉलीसिलिकॉन सतह गेट इलेक्ट्रोड के रूप में कार्य करती है। सबसे बाहरी सिलिकॉन डाइऑक्साइड सिलेंडर गेट डाइलेक्ट्रिक के रूप में कार्य करता है, जिसमें एक सिलिकॉन नाइट्राइड सिलेंडर होता है जो आवेश का संग्रहण करता है, इसके बदले में एक सिलिकॉन डाइऑक्साइड सिलेंडर को टनल डाइलेक्ट्रिक के रूप में ढकता है, जो पॉलीसिलिकॉन के संचालन की एक केंद्रीय रॉड को घेरता है जो संचालन चैनल के रूप में कार्य करता है।[70]

विभिन्न ऊर्ध्वाधर परतों में मेमोरी कोश एक-दूसरे के साथ हस्तक्षेप नहीं करते हैं, क्योंकि आवेशित सिलिकॉन नाइट्राइड माध्यम के द्वारा लंबवत रूप से आगे नहीं बढ़ सकते हैं, और गेट्स से जुड़े विद्युत क्षेत्र प्रत्येक परत के भीतर बारीकी से सीमित होते हैं। ऊर्ध्वाधर संग्रह विद्युत रूप से धारावाही-जुड़े हुए समूहों के समान है, जिनमें पारंपरिक NAND फ्लैश मेमोरी का उपयोग किया गया है।[70]

निर्माण

ऊर्ध्वाधर-NAND कोशों के एक समूह की प्रगति संचालन (डोपेड) पॉलीसिलिकॉन परतों और अवरोधित सिलिकॉन डाइऑक्साइड परतों के एक वैकल्पिक समूह के साथ शुरू होती है।[70]

इसके बाद इन परतों के माध्यम से एक बेलनाकार छिद्र बनाया जाता है। व्यवहार में, मेमोरी कोशों की 24 परतों के साथ एक 128 Gibit ऊर्ध्वाधर-NAND चिप में लगभग 2.9 बिलियन ऐसे छिद्रों की आवश्यकता होती है। इसके बाद, छिद्र की आंतरिक सतह को कई परतों, पहले सिलिकॉन डाइऑक्साइड, फिर सिलिकॉन नाइट्राइड, फिर सिलिकॉन डाइऑक्साइड की दूसरी परत चढ़ाई जाती है। अंत में, छिद्र को संचालित (डोप्ड) पॉलीसिलिकॉन से भरा जाता है।[70]

प्रदर्शन

ऊर्ध्वाधर-NAND फ्लैश निर्माणकला पारंपरिक NAND की तुलना में दोगुना तेजी से पढ़ने और लिखने की अनुमति देता है, और 50 प्रतिशत कम बिजली की खपत करते हुए 10 गुना तक ज्यादा समय तक चल सकता है। वे 10-nm लिथोग्राफी का उपयोग करके तुलनात्मक भौतिक बिट घनत्व प्रदान करते हैं, लेकिन कई सौ परतों तक वी-NAND के उपयोग को देखते हुए परिमाण की दो कोटियों तक बिट घनत्व बढ़ाने में सक्षम हो सकते हैं।[70] 160 परतों वाली ऊर्ध्वाधर-NAND चिप सैमसंग द्वारा विकास के अधीन हैं।[75]

लागत

गैर-वर्टिकल साइडवॉल से 3 डी NAND की न्यूनतम बिट लागत।शीर्ष उद्घाटन अधिक परतों के साथ चौड़ा करता है, बिट घनत्व में वृद्धि का मुकाबला करता है।

3D NAND की वेफर लागत तुलना स्केल्ड डाउन (32 nm या उससे कम) समतल NAND फ्लैश के साथ की जा सकती है।[76] हालांकि, समतल NAND स्केलिंग के 16 nm पर रुकने के साथ, 16 परतों वाली 3D NAND के साथ प्रति बिट लागत में कमी की जारी रह सकती है। हालांकि, एक मामूली विचलन भी परतों के माध्यम से खोदे गए छिद्र के गैर-ऊर्ध्वाधर दीवार के कारण न्यूनतम बिट लागत की ओर अग्रसर होता है, अर्थात् न्यूनतम समकक्ष बनावट नियम (या अधिकतम घनत्व), परतों की दी गई संख्या के लिए; छोटे व्यास वाले छिद्रों के लिए यह न्यूनतम बिट लागत परत संख्या घट जाती है।[77]

सीमाएँ (Limitations)

ब्लॉक उन्मूलन (Block erasure)

फ्लैश मेमोरी की एक सीमा यह है, कि एक समय में इसके केवल एक ब्लॉक को ही मिटाया जा सकता है। यह सामान्यतः ब्लॉक में सभी बिट्स को "1" पर निर्धारित करता है। तुरंत मिटाए गए ब्लॉक से शुरू करके, उस ब्लॉक के भीतर किसी भी स्थान को प्रोग्राम किया जा सकता है। हालाँकि, एक बार बिट को 0 पर निर्धारित करने के बाद पूरे ब्लॉक को मिटाकर ही इसे पुनः 1 में बदला जा सकता है। दूसरे शब्दों में, फ्लैश मेमोरी (विशेष रूप से NOR फ्लैश) पढ़ने की यादृच्छिक-पहुँच और प्रोग्रामिंग संचालन की सुविधा प्रदान करती है, लेकिन मनमाने ढंग से पुनर्लेखन या मिटाने की यादृच्छिक-पहुँच की सुविधा प्रदान नहीं करती है। हालाँकि, एक स्थान पर तब तक फिर से लिखा जा सकता है जब तक कि नए मान के 0 बिट्स लिखित मानों का अधिसमुच्चय (power set) न हों। उदाहरण के लिए, एक चतुःबिट का मान 1111 तक मिटाकर पुनः 1110 के रूप में लिखा जा सकता है। चतुःबिट के क्रमिक लेखों को 1010, फिर 0010, और अंत में 0000 में बदला जा सकता है। अनिवार्य रूप से, उन्मूलक (erasure) सभी बिट्स को 1 पर निर्धारित करता है, और प्रोग्रामिंग केवल बिट्स को 0 पर साफ़ कर सकती है।[78] फ्लैश उपकरणों के लिए बनाए गए कुछ फ़ाइल तंत्र इस पुनर्लेखन क्षमता का उपयोग करते हैं, उदाहरण के लिए YAFFS1, सेक्टर मेटाडेटा का प्रतिनिधित्व करने के लिए इसका उपयोग करता है। YAFFS2 जैसे अन्य फ़्लैश फ़ाइल तंत्र कभी भी इस "पुनर्लेखन" क्षमता का उपयोग नहीं करते हैं - वे "एक बार लिखने के नियम" का पालन करने के लिए अत्यधिक अतिरिक्त कार्य करते हैं।

यद्यपि फ्लैश मेमोरी में डेटा संरचनाओं को पूर्णतया सामान्य तरीकों से सम्पादित नहीं किया जा सकता है, लेकिन यह सदस्यों को अमान्य चिह्नित करके हटने की अनुमति प्रदान करता है। इस तकनीक को बहु-स्तरीय कोश उपकरणों के लिए संशोधित करने की आवश्यकता हो सकती है, जहां एक मेमोरी कोश एक से अधिक बिट रखती है।

USB फ्लैश ड्राइव और मेमोरी कार्ड जैसे सामान्य फ्लैश उपकरण केवल एक ब्लॉक-स्तर इंटरफ़ेस, या फ्लैश अनुवाद परत लेयर (FTL) प्रदान करते हैं, जो उपकरण घिसाव स्तर के लिए हर बार एक अलग कोश में लिखता है। यह एक ब्लॉक के भीतर वृद्धिशील लेखन को रोकता है; हालांकि, यह गहन लेखन पैटर्न द्वारा उपकरण को समय से पहले खराब होने से बचाने में सहायक होता है।

डेटा प्रतिधारण (Data Retention)

45NM और न ही फ्लैश मेमोरी डेटा रिटेंशन का उदाहरण तापमान के साथ भिन्न होता है

इलेक्ट्रान डिट्रैपिंग के कारण फ्लैश कोश पर संग्रहीत डेटा की लगातार हानि होती है और पूर्ण तापमान में वृद्धि के साथ हानि की दर तेजी से बढ़ती है; 45 nm NOR फ्लैश के लिए, 1000 घंटों में, 25 डिग्री सेल्सियस पर थ्रेशोल्ड वोल्टेज (Vt) में नुकसान 90 डिग्री सेल्सियस पर लगभग आधा है।[79]

मेमोरी घिसाव (Memory Wear)

फ्लैश मेमोरी में प्रोग्राम-उन्मूलन चक्र की एक सीमित संख्या भी इसकी एक सीमा है, जिसे आमतौर पर P/E चक्र के रूप में लिखा जाता है। व्यावसायिक रूप से उपलब्ध अधिकांश फ्लैश उत्पादों में घिसाव से ख़राब होने से पहले अखंड भंडारण के लगभग 100,000 P/E चक्रों का सामना करने की गारंटी दी जाती है।[80] माइक्रोन टेक्नोलॉजी (Micron Technology) और सन माइक्रोसिस्टम्स ने 17 दिसंबर 2008 को 1,000,000 P/E चक्रों के लिए निर्धारित SLC NAND फ्लैश मेमोरी चिप की घोषणा की।[81] औद्योगिक SSD के लंबे P/E चक्र उनकी सहनशीलता स्तर का वर्णन करते हैं और उन्हें औद्योगिक उपयोग के लिए अधिक विश्वसनीय बनाते हैं।

गारंटीकृत चक्र गणना केवल शून्य को ब्लॉक करने के लिए लागू हो सकती है (जैसा कि TSOP NAND उपकरणों के मामले में है), या सभी ब्लॉक (जैसे NOR में) पर लागू हो सकती है। कुछ चिप फर्मवेयर (firmware) या फाइल तंत्र चालकों इस प्रभाव को कम किया जाता है ताकि क्षेत्रों के बीच लेखन कार्यों को फैलाने के लिए लिखने और गतिशील रूप से पुनःचित्रण के लिए ब्लॉक की गणना की जा सके; इस तकनीक को वियर लेवलिंग (wear eveling) कहा जाता है। एक अन्य दृष्टिकोण से, लेखन विफलता के मामले में अतिरिक्त क्षेत्रों के लिए लेखन सत्यापन और पुनःचित्रण, यह "खराब ब्लॉक प्रबंधन (BBM)" नामक एक तकनीक है। वहनीय उपभोक्ता उपकरणों में ये खराब प्रबंधन तकनीकें आमतौर पर उपकरण के जीवनकाल से हटकर फ्लैश मेमोरी के जीवनकाल का विस्तार करती हैं, और इन अनुप्रयोगों में कुछ डेटा हानि स्वीकार्य हो सकती है। उच्च-विश्वसनीयता डेटा स्टोरेज के लिए, हालांकि, फ्लैश मेमोरी का उपयोग करना उचित नहीं है, जिसे बड़ी संख्या में प्रोग्रामिंग चक्रों से गुजरना होता है। यह सीमा पतले साधारण कम्प्यूटरों और राउटर जैसे 'रीड-ओनली' अनुप्रयोगों के लिए अर्थहीन है, जो कि उनके जीवनकाल के दौरान केवल एक बार या अधिकांश समय केवल एक बार प्रोग्राम किए जाते हैं।

मैक्रोनिक्स के ताइवानी इंजीनियरों ने दिसंबर 2012 में, 2012 इंटरनेशनल इलेक्ट्रॉन डिवाइसेस मीटिंग (IEEE) में घोषणा करने के अपने इरादे का खुलासा किया कि उन्होंने "सेल्फ-हीलिंग (self- healing)" प्रक्रिया का उपयोग करके 10,000 से 100 मिलियन चक्रों को पढ़ने या लिखने के लिए NAND फ्लैश संग्रहण को सुधारने का तरीका निकाला लिया है। जो "ऑनबोर्ड ऊष्मक के साथ एक फ्लैश चिप का उपयोग करता है जो मेमोरी कोशों के छोटे समूहों को नष्ट कर सकता है"।[82] अंतर्निहित थर्मल एनीलिंग ने स्थानीय उच्च तापमान प्रक्रिया के साथ सामान्य उन्मूलक चक्रों को बदला, जिसने न केवल संग्रहीत आवेश को मिटा दिया, बल्कि चिप में इलेक्ट्रॉन-प्रेरित तनाव का उपचार किया, जिसने कम से कम 100 मिलियन लेखन चक्रों की क्षमता प्रदान की।[83] परिणामस्वरुप एक ऐसी चिप का निर्माण हुआ, जिसे सैद्धांतिक रूप से ख़त्म होते समय भी मिटाकर पुनः लिखा जा सकता था। हालांकि, मोबाइल उद्योग के लिए मैक्रोनिक्स की सफलता के रूप में आशाजनक रूप में निकट भविष्य में किसी भी समय इस क्षमता वाले एक वाणिज्यिक उत्पाद की कोई योजना नहीं थी।[84]

पढ़ने में अवरोध (Read Disturb)

NAND फ्लैश मेमोरी को पढ़ने के लिए इस्तेमाल की जाने वाली विधि उसी मेमोरी ब्लॉक में आस-पास के कोशों को समय के साथ बदलने का कारण बन सकती है। इसे पढ़ने में अवरोध (Read Disturb) के नाम से जाना जाता है। पढ़ने की थ्रेशोल्ड संख्या आम तौर पर हस्तक्षेप करने वाले उन्मूलक प्रक्रियाओं के बीच सैकड़ों हज़ारों रीड्स में होती है। यदि एक कोश से लगातार पढ़ा जाता है, तो वह कोश विफल नहीं होगा, बल्कि बाद में पढ़ने पर आसपास के कोश में से एक होगा। पढ़ने में अवरोध की समस्या से बचने के लिए फ्लैश नियंत्रक आमतौर पर अंतिम उन्मूलन के बाद से एक ब्लॉक में रीड्स की कुल संख्या की गणना करेगा। जब गिनती एक लक्ष्य सीमा से अधिक हो जाती है, तो प्रभावित ब्लॉक को एक नए ब्लॉक में कॉपी किया जाता है, और उसे मिटाकर फिर ब्लॉक पूल में छोड़ दिया जाता है। मूल ब्लॉक मिटने के बाद उतना ही अच्छा होता है। यदि फ्लैश नियंत्रक समय पर हस्तक्षेप नहीं करता है, हालांकि, त्रुटि-सुधार कोड के साथ त्रुटियों को ठीक करने के लिए त्रुटियों के बहुत अधिक होने पर संभावित डेटा हानि के साथ पढ़ने में अवरोध की एक त्रुटि होगी।[85][86][87]

एक्स-रे प्रभाव (X-ray effects)

अधिकांश फ्लैश IC बॉल ग्रिड ऐरे (Ball grid array) पैकेज में आते हैं, और यहां तक ​​​​कि जो इसमें नहीं आते हैं उन्हें अक्सर अन्य बॉल ग्रिड ऐरे पैकेजों के बगल में एक PCB पर लगाया जाता है। PCB एकत्रीकरण के बाद BGA पैकेज वाले पटल अक्सर एक्स-रे कृत होते हैं, जो यह देखते हैं कि क्या बॉल्स उचित पैड से उचित संयोजन बना रही हैं, या BGA को फिर से काम करने की आवश्यकता है। ये एक्स-रे एक फ्लैश चिप में प्रोग्राम किए गए बिट्स को मिटा सकते हैं (प्रोग्राम किए गए 0 बिट्स को मिटाए गए 1 बिट्स में परिवर्तित करते हैं)। मिटाए गए बिट्स ("1" बिट्स) एक्स-रे से प्रभावित नहीं होते हैं।[88][89]

कुछ निर्माता अब एक्स-रे रहित SD[90] और USB[91] मेमोरी उपकरण बना रहे हैं।

निम्न-स्तरीय पहुंच

फ्लैश मेमोरी चिप्स के लिए निम्न-स्तरीय इंटरफ़ेस अन्य मेमोरी प्रकारों जैसे कि DRAM, Read-only मेमोरी | ROM, और EEPROM से भिन्न होता है, जो बिट-अल्टरबिलिटी (दोनों शून्य से एक और एक से शून्य) और बाहरी रूप से एक्सेस का समर्थन करते हैं और बाहरी रूप से यादृच्छिक पहुंच का समर्थन करते हैं।सुलभ पता बसें।

न ही मेमोरी में पढ़ने और प्रोग्रामिंग के लिए एक बाहरी पता बस है।NOR मेमोरी के लिए, रीडिंग और प्रोग्रामिंग यादृच्छिक-पहुंच है, और अनलॉकिंग और इरेज़िंग ब्लॉक-वार हैं।NAND मेमोरी के लिए, पढ़ना और प्रोग्रामिंग पेज-वार हैं, और अनलॉकिंग और इरेज़िंग ब्लॉक-वार हैं।

और न ही यादें

न ही इंटेल द्वारा फ्लैश

NOR फ्लैश से पढ़ना यादृच्छिक-एक्सेस मेमोरी से पढ़ने के समान है, बशर्ते कि पता और डेटा बस को सही ढंग से मैप किया गया हो। इस वजह से, अधिकांश माइक्रोप्रोसेसर्स न तो उपयोग कर सकते हैं और न ही & nbsp; फ़्लैश मेमोरी के रूप में जगह (XIP) मेमोरी में निष्पादित कर सकते हैं, जिसका अर्थ है कि NOR & nbsp में संग्रहीत प्रोग्राम; फ्लैश को सीधे NOR & nbsp से निष्पादित किया जा सकता है; फ्लैश को पहले राम में कॉपी किए जाने की आवश्यकता के बिना। न ही & nbsp; फ्लैश को पढ़ने के समान यादृच्छिक-पहुंच तरीके से प्रोग्राम किया जा सकता है। प्रोग्रामिंग एक तार्किक से एक शून्य में बिट्स को बदलता है। बिट्स जो पहले से ही शून्य हैं, वे अपरिवर्तित हैं। ERASURE एक समय में एक ब्लॉक होना चाहिए, और मिटाए गए ब्लॉक में सभी बिट्स को वापस एक पर रीसेट करता है। विशिष्ट ब्लॉक आकार 64, 128, या 256 & nbsp; kib हैं।

खराब ब्लॉक प्रबंधन NOR & nbsp; चिप्स में एक अपेक्षाकृत नई सुविधा है। पुराने और न ही डिवाइस में खराब ब्लॉक प्रबंधन का समर्थन नहीं है, मेमोरी चिप को नियंत्रित करने वाले सॉफ़्टवेयर या डिवाइस ड्राइवर को ब्लॉकों के लिए सही होना चाहिए जो पहनते हैं, या डिवाइस मज़बूती से काम करना बंद कर देगा।

विशिष्ट कमांड लॉक, अनलॉक, प्रोग्राम या मिटाने के लिए उपयोग किए जाते हैं और न ही यादें प्रत्येक निर्माता के लिए भिन्न होती हैं। किए गए प्रत्येक डिवाइस के लिए अद्वितीय ड्राइवर सॉफ़्टवेयर की आवश्यकता से बचने के लिए, विशेष सामान्य फ्लैश मेमोरी इंटरफ़ेस (CFI) कमांड डिवाइस को खुद और इसके महत्वपूर्ण परिचालन मापदंडों की पहचान करने की अनुमति देते हैं।

यादृच्छिक-पहुंच वाले रोम के रूप में इसके उपयोग के अलावा, न ही & nbsp; फ्लैश का उपयोग यादृच्छिक-एक्सेस प्रोग्रामिंग का लाभ उठाकर, स्टोरेज डिवाइस के रूप में भी किया जा सकता है। कुछ डिवाइस रीड-व्हाइल-राइट कार्यक्षमता की पेशकश करते हैं ताकि पृष्ठभूमि में एक प्रोग्राम या इरेज़ ऑपरेशन होने पर भी कोड निष्पादित हो जाए। अनुक्रमिक डेटा लिखते हैं, न ही & nbsp; फ्लैश चिप्स में आमतौर पर NAND & nbsp; फ्लैश की तुलना में धीमी गति से लिखने की गति होती है।

विशिष्ट और न ही फ्लैश को एक त्रुटि सही कोड की आवश्यकता नहीं है।[92]

NAND यादें

1989 में तोशिबा द्वारा NAND फ्लैश आर्किटेक्चर पेश किया गया था।[93] इन यादों को ब्लॉक डिवाइस, जैसे हार्ड डिस्क की तरह बहुत एक्सेस किया जाता है।प्रत्येक ब्लॉक में कई पृष्ठ होते हैं।पृष्ठ आमतौर पर 512 हैं,[94] 2,048 या 4,096 बाइट्स आकार में।प्रत्येक पृष्ठ के साथ संबद्ध कुछ बाइट्स (आमतौर पर डेटा आकार के 1/32) हैं जिनका उपयोग एक त्रुटि सही कोड (ईसीसी) चेकसम के भंडारण के लिए किया जा सकता है।

विशिष्ट ब्लॉक आकार में शामिल हैं:

Ref> AN10860 LPC313X NAND फ्लैश डेटा और खराब ब्लॉक प्रबंधन Archived 3 March 2016 at the Wayback Machine 4096+128-बाइट ब्लॉक बताते हैं। </ref>

  • 512 & nbsp; kib के ब्लॉक आकार के लिए प्रत्येक 4,096+128 बाइट्स के 128 पृष्ठ।

जबकि पढ़ना और प्रोग्रामिंग एक पृष्ठ के आधार पर किया जाता है, Erasure केवल एक ब्लॉक आधार पर किया जा सकता है। रेफ नाम = एल स्मिथ>Thatcher, Jonathan (18 August 2009). "NAND Flash Solid State Storage Performance and Capability – an In-depth Look" (PDF). SNIA. Archived (PDF) from the original on 7 September 2012. Retrieved 2012-08-28.</ref>

NAND डिवाइस को डिवाइस ड्राइवर सॉफ़्टवेयर या एक अलग कंट्रोलर चिप द्वारा खराब ब्लॉक प्रबंधन की भी आवश्यकता होती है।उदाहरण के लिए, SD & NBSP; कार्ड, खराब ब्लॉक प्रबंधन और पहनने के स्तर को करने के लिए नियंत्रक सर्किटरी को शामिल करें।जब एक तार्किक ब्लॉक को उच्च-स्तरीय सॉफ़्टवेयर द्वारा एक्सेस किया जाता है, तो इसे डिवाइस ड्राइवर या कंट्रोलर द्वारा एक भौतिक ब्लॉक में मैप किया जाता है।फ्लैश चिप पर कई ब्लॉक को खराब ब्लॉकों से निपटने के लिए मैपिंग टेबल के भंडारण के लिए अलग सेट किया जा सकता है, या सिस्टम केवल रैम में एक खराब ब्लॉक मैप बनाने के लिए पावर-अप पर प्रत्येक ब्लॉक की जांच कर सकता है।समग्र मेमोरी क्षमता धीरे -धीरे सिकुड़ जाती है क्योंकि अधिक ब्लॉक खराब हैं।

NAND BITS की भरपाई करने के लिए ECC पर निर्भर करता है जो सामान्य डिवाइस ऑपरेशन के दौरान अनायास विफल हो सकता है।एक विशिष्ट ईसीसी प्रत्येक 2048 & nbsp; बिट्स (256 & nbsp; बाइट्स) में 22 & nbsp; बिट्स के बिट्स, या प्रत्येक 4096 & nbsp; बिट्स (512 & nbsp; बाइट्स) में 24 & nbsp; बिट्स का उपयोग करते हुए एक-बिट त्रुटि का उपयोग करके एक-बिट त्रुटि को सही करेगा।[95] यदि ईसीसी रीड के दौरान त्रुटि को ठीक नहीं कर सकता है, तो यह अभी भी त्रुटि का पता लगा सकता है।जब मिटते हैं या कार्यक्रम संचालन करते हैं, तो डिवाइस ब्लॉकों का पता लगा सकता है जो प्रोग्राम या मिटाने में विफल होते हैं और उन्हें खराब करते हैं।डेटा तब एक अलग, अच्छे ब्लॉक में लिखा जाता है, और खराब ब्लॉक मैप को अपडेट किया जाता है।

हैमिंग कोड SLC & nbsp; Nand फ्लैश के लिए सबसे अधिक इस्तेमाल किया जाने वाला ECC है।रीड-सोलोमन त्रुटि सुधार | रीड-सोलोमन कोड और बीसीएच कोड (बोस-चौधुरी-होकक्वेनघम कोड) आमतौर पर एमएलसी और एनबीएसपी के लिए ईसीसी का उपयोग किया जाता है; NAND फ्लैश।कुछ MLC & nbsp; Nand फ्लैश चिप्स आंतरिक रूप से उपयुक्त BCH & nbsp; त्रुटि सुधार कोड उत्पन्न करते हैं।[92]

अधिकांश NAND उपकरणों को कारखाने से कुछ खराब ब्लॉकों के साथ भेज दिया जाता है। इन्हें आमतौर पर एक निर्दिष्ट खराब ब्लॉक मार्किंग रणनीति के अनुसार चिह्नित किया जाता है। कुछ खराब ब्लॉकों की अनुमति देकर, निर्माताओं को प्राप्त करने की तुलना में कहीं अधिक पैदावार प्राप्त करना संभव होगा यदि सभी ब्लॉकों को अच्छा होने के लिए सत्यापित किया जाना था। यह NAND & nbsp; फ्लैश लागत को काफी कम कर देता है और केवल भागों की भंडारण क्षमता को थोड़ा कम करता है।

NAND यादों से सॉफ़्टवेयर को निष्पादित करते समय, वर्चुअल मेमोरी रणनीतियों का अक्सर उपयोग किया जाता है: मेमोरी सामग्री को पहले मेमोरी-मैप किए गए रैम में पेज या कॉपी किया जाना चाहिए और वहां निष्पादित किया जाना चाहिए (NAND + RAM के सामान्य संयोजन के लिए)। सिस्टम में एक मेमोरी मैनेजमेंट यूनिट (MMU) सहायक है, लेकिन इसे ओवरले के साथ भी पूरा किया जा सकता है। इस कारण से, कुछ सिस्टम NOR और NAND यादों के संयोजन का उपयोग करेंगे, जहां एक छोटी और मेमोरी का उपयोग सॉफ्टवेयर ROM के रूप में किया जाता है और एक बड़ी NAND मेमोरी को एक गैर-वाष्पशील डेटा स्टोरेज क्षेत्र के रूप में उपयोग के लिए एक फ़ाइल सिस्टम के साथ विभाजित किया जाता है।

NAND यादृच्छिक-पहुंच और NOR के निष्पादित लाभ के लाभ का त्याग करता है। NAND उच्च क्षमता वाले डेटा स्टोरेज की आवश्यकता वाले सिस्टम के लिए सबसे उपयुक्त है। यह उच्च घनत्व, बड़ी क्षमता और कम लागत प्रदान करता है। इसमें तेजी से मिटने वाले, अनुक्रमिक लिखते हैं, और अनुक्रमिक रीड्स हैं।

मानकीकरण

ओपन NAND फ्लैश इंटरफ़ेस वर्किंग ग्रुप (ONFI) नामक एक समूह ने NAND & NBSP; फ्लैश चिप्स के लिए एक मानकीकृत निम्न-स्तरीय इंटरफ़ेस विकसित किया है।यह विभिन्न विक्रेताओं से NAND उपकरणों के अनुरूप अंतर की अनुमति देता है।ONFI विनिर्देश संस्करण 1.0[96] 28 दिसंबर 2006 को जारी किया गया था। यह निर्दिष्ट करता है:

  • पतले छोटे-आउटलाइन पैकेज में NAND फ्लैश के लिए एक मानक भौतिक इंटरफ़ेस (पिनआउट) | TSOP-48, WSOP-48, LGA-52, और BGA-63 पैकेज
  • NAND फ्लैश चिप्स को पढ़ने, लिखने और मिटाने के लिए एक मानक कमांड सेट
  • स्व-पहचान के लिए एक तंत्र (SDRAM मेमोरी मॉड्यूल की सीरियल उपस्थिति का पता लगाने की सुविधा के लिए)

ONFI समूह को प्रमुख NAND फ्लैश निर्माताओं द्वारा समर्थित किया जाता है, जिसमें Hynix, Intel, Micron Technology, और Numonyx शामिल हैं, साथ ही NAND & NBSP; फ्लैश चिप्स को शामिल करने वाले उपकरणों के प्रमुख निर्माताओं द्वारा भी।[97] दो प्रमुख फ्लैश डिवाइस निर्माता, तोशिबा और सैमसंग ने अपने स्वयं के डिजाइन के एक इंटरफ़ेस का उपयोग करने के लिए चुना है जिसे टॉगल मोड (और अब टॉगल v2.0) के रूप में जाना जाता है।यह इंटरफ़ेस पिन संगतता नहीं है#पिन-टू-पिन संगतता | ONFI विनिर्देश के साथ पिन-टू-पिन संगत नहीं है।नतीजा यह है कि एक विक्रेता के उपकरणों के लिए डिज़ाइन किया गया उत्पाद दूसरे विक्रेता के उपकरणों का उपयोग करने में सक्षम नहीं हो सकता है।[98] इंटेल, डेल और माइक्रोसॉफ्ट सहित विक्रेताओं के एक समूह ने एक गैर-वाष्पशील मेमोरी होस्ट कंट्रोलर इंटरफ़ेस (NVMHCI) वर्किंग ग्रुप का गठन किया।[99] समूह का लक्ष्य पीसीआई एक्सप्रेस बस से जुड़े फ्लैश कैश डिवाइस सहित, गैर -मेमोरी मेमोरी सबसिस्टम के लिए मानक सॉफ्टवेयर और हार्डवेयर प्रोग्रामिंग इंटरफेस प्रदान करना है।

NOR और NAND फ्लैश में अंतर

NOR और NAND फ्लैश में दो महत्वपूर्ण अंतर निम्न हैं:

  • एकल मेमोरी कोशों के संयोजन अलग-अलग हैं।[citation needed]
  • मेमोरी को पढ़ने और लिखने के लिए प्रदान किया गया इंटरफ़ेस अलग है; जिसमें NOR यादृच्छिक पहुंच की अनुमति देता है, जबकि NAND केवल पृष्ठ तक पहुँच की अनुमति देता है।[100]

NOR और NAND फ्लैश के ये नाम मेमोरी कोशों के बीच अंतर्संबंधों की संरचना के कारण हैं।[citation needed] NOR फ्लैश में, कोश बिट लाइनों के समानांतर जुड़ी हुई होती हैं, जिससे कोशों को एकल रूप से पढ़ने और प्रोग्राम करने की अनुमति मिलती है। कोशों के समानांतर संयोजन एक CMOS NOR गेट में ट्रांजिस्टर के समानांतर संयोजन से मिलता जुलता है। NAND फ्लैश में कोश श्रेणी में जुड़ी हुई होती हैं, जो एक CMOS NAND गेट से मिलती जुलती हैं। श्रेणी संयोजन, समानांतर संयोजन की तुलना में कम स्थान का घेरते हैं, और NAND फ्लैश की लागत को कम करते हैं। यह NAND कोशों को व्यक्तिगत रूप से पढ़ने और प्रोग्राम किए जाने से स्वयं नहीं रोकता है।[citation needed]

प्रत्येक NOR फ्लैश कोश एक NAND फ्लैश कोश से बड़ा होता है – 10 F2 बनाम 4 F2  – भले ही ये एक ही अर्धचालक उपकरण का निर्माण कर रहे हों और इसलिए प्रत्येक ट्रांजिस्टर, संपर्क आदि बिल्कुल एक ही आकार के हों - क्योंकि प्रत्येक NOR फ्लैश कोश को एक अलग धातु सम्पर्कन की आवश्यकता होती है।[101]

NAND का एक बड़ा ग्रिड फ्लैश मेमोरी कोश श्रेणी संयोजन और शब्द रेखा संपर्क को हटाने के कारण संभवतः समतुल्य NOR कोशों के क्षेत्र के केवल 60% भाग अधिग्रहीत कर लेता है[102] (एक ही CMOS प्रक्रिया संकल्प को मानते हुए, उदाहरण के लिए, 130 nm, 90 nm, या 65 nm)। NAND फ्लैश के डिजाइनरों को एहसास हुआ कि एक NAND चिप का क्षेत्रफल तथा इससे लागत को बाहरी सूचना और डेटा बस सर्किटरी को हटाकर और कम किया जा सकता है। इसके स्थान पर बाहरी उपकरण अनुक्रमिक-पहुंच कमांड और डेटा रजिस्टरों के माध्यम से NAND फ्लैश के साथ संपर्क कर सकते हैं, जो आवश्यक डेटा को आंतरिक रूप से पुनर्प्राप्त और निर्गत करेगा। इस प्रारूप विकल्प ने NAND फ्लैश मेमोरी की यादृच्छिक पहुँच को असंभव बना दिया, जबकि NAND फ्लैश का लक्ष्य यांत्रिक हार्ड डिस्क को बदलना था, न कि ROM को बदलना।

विशेषता NAND NOR
मुख्य अनुप्रयोग फ़ाइल संग्रहण कोड संचालन
भण्डारण क्षमता उच्च निम्न
प्रति कोश की लागत निम्न
सक्रिय सामर्थ्य निम्न
स्टैंडबाइ सामर्थ्य निम्न
लेखन गति तीव्र
पाठन गति तीव्र
स्थान में संचालन (XIP) नहीं हाँ
विश्वसनीयता उच्च

धीरज लिखें

SLC फ़्लोटिंग-गेट और न ही फ्लैश का लेखन धीरज आम तौर पर NAND & nbsp; फ्लैश की तुलना में अधिक या उससे अधिक होता है, जबकि MLC & nbsp; न ही और Nand & nbsp; फ्लैश में समान धीरज क्षमताएं हैं।NAND और NOR & NBSP; फ्लैश के साथ -साथ फ़्लैश मेमोरी का उपयोग करके स्टोरेज डिवाइसों में Datasheets में सूचीबद्ध धीरज चक्र रेटिंग के उदाहरण प्रदान किए जाते हैं।[103]

Type of flash memory Endurance rating (erases per block) Example(s) of flash memory or storage device
SLC NAND 100,000 Samsung OneNAND KFW4G16Q2M, Toshiba SLC NAND Flash chips,[104][105][106][107][108] Transcend SD500, Fujitsu S26361-F3298
MLC NAND 5,000 to 10,000 for medium-capacity applications;
1,000 to 3,000 for high-capacity applications[109]		 Samsung K9G8G08U0M (Example for medium-capacity applications), Memblaze PBlaze4,[110] ADATA SU900, Mushkin Reactor
TLC NAND 1,000 Samsung SSD 840
QLC NAND ? SanDisk X4 NAND flash SD cards[111][112][113][114]
3D SLC NAND 100,000 Samsung Z-NAND[115]
3D MLC NAND 6,000 to 40,000 Samsung SSD 850 PRO, Samsung SSD 845DC PRO,[116][117] Samsung 860 PRO
3D TLC NAND 1,000 to 3,000 Samsung SSD 850 EVO, Samsung SSD 845DC EVO, Crucial MX300[118][119][120]，Memblaze PBlaze5 900, Memblaze PBlaze5 700, Memblaze PBlaze5 910/916,Memblaze PBlaze5 510/516,[121][122][123][124] ADATA SX 8200 PRO (also being sold under "XPG Gammix" branding, model S11 PRO)
3D QLC NAND 100 to 1,000 Samsung SSD 860 QVO SATA, Intel SSD 660p, Samsung SSD 980 QVO NVMe, Micron 5210 ION, Samsung SSD BM991 NVMe[125][126][127][128][129][130][131][132]
3D PLC NAND Unknown In development by SK Hynix (formerly Intel)[133] and Kioxia (formerly Toshiba Memory).[109]
SLC (floating-gate) NOR 100,000 to 1,000,000 Numonyx M58BW (Endurance rating of 100,000 erases per block);
Spansion S29CD016J (Endurance rating of 1,000,000 erases per block)
MLC (floating-gate) NOR 100,000 Numonyx J3 flash

हालांकि, कुछ एल्गोरिदम और डिज़ाइन प्रतिमानों को लागू करने से जैसे कि वियर लेवलिंग और फ्लैश ओवर-प्रिसिजनिंग | मेमोरी ओवर-प्रिसिजनिंग, स्टोरेज सिस्टम के धीरज को विशिष्ट आवश्यकताओं की सेवा के लिए ट्यून किया जा सकता है।[134] NAND & nbsp; फ्लैश की दीर्घायु की गणना करने के लिए, किसी को मेमोरी चिप के आकार, मेमोरी के प्रकार (जैसे SLC/MLC/TLC) के लिए जिम्मेदार होना चाहिए, और पैटर्न का उपयोग करना चाहिए।औद्योगिक NAND उनकी क्षमता, लंबे समय तक धीरज और संवेदनशील वातावरण में विश्वसनीयता के कारण मांग में हैं।

3 डी NAND प्रदर्शन परतों को जोड़ने के रूप में नीचा हो सकता है।[115]


फ्लैश फ़ाइल तंत्र (Flash File System)

Main article: Flash file system

फ्लैश मेमोरी की व्यक्तिगत विशेषताओं के कारण, या तो इसका सबसे अच्छा उपयोग घिसाव स्तर और त्रुटि सुधार के लिए नियंत्रक के साथ या विशेष रूप से बनाए गए फ्लैश फाइल तंत्र के साथ किया जाता है, जो मीडिया पर लिखता है, और NOR फ्लैश ब्लॉक के लंबे समय तक डेटा को मिटाने के समय का वर्णन करता है। फ्लैश फ़ाइल तंत्र के पीछे मूल अवधारणा यह है कि जब फ्लैश स्टोर को अपडेट करना होता है, तो फाइल तंत्र बदले हुए डेटा की नई प्रति एक नए ब्लॉक में लिखता है, फाइल बिन्दुओं को पुनः अंकित करता है, फिर उसके बाद समय होने पर पुराने ब्लॉक को मिटा देता है।

फ्लैश फाइल तंत्र का उपयोग व्यावहारिक रूप में केवल मेमोरी तकनीक युक्ति (MDT) के लिए किया जाता है, जो ऐसे अन्तर्निहित फ्लैश मेमोरी होते हैं, जिनमें नियंत्रक नहीं होता है। हटाने योग्य फ्लैश मेमोरी कार्ड (removable memory cards), एसएसडी (SSD), ईएमएमसी/ईयूएफएस (eMMC/eUFS) चिपों और यूएसबी फ्लैश ड्राइव (USB flash drive) में घिसाव स्तर और त्रुटि सुधार के लिए पहले से ही नियंत्रक लगे होते हैं, इसलिए इनमें एक विशिष्ट फ्लैश फाइल तंत्र का उपयोग नया लाभ नहीं प्रदान कर सकता है।

क्षमता

कई चिपें प्रायः मल्टीमीडिया प्लेयर्स या GPS जैसे उपभोक्ता इलेक्ट्रॉनिक उपकरणों के उपयोग में उच्च क्षमता प्राप्त करने के लिए सरणीबद्ध या डाइ संगृहीत होती हैं।[135] फ्लैश चिपों की क्षमता मापन (वृद्धि) का उपयोग मूर के नियम का पालन करने के लिए किया जाता है क्योंकि वे एक ही एकीकृत परिपथ तकनीकों और उपकरणों में से कई के साथ निर्मित होते हैं।3D NAND के प्रारंभ के बाद से, मापन अब आवश्यक रूप से मूर के नियम से सम्बंधित नहीं है क्योंकि कभी भी छोटे ट्रांजिस्टर (कोशों) का उपयोग नहीं किया जाता है।

उपभोक्ता फ्लैश भंडारण उपकरणों को सामान्यतः की 2 एक छोटी पूर्णांक घात (2, 4, 8, आदि) और मेगाबाइट्स (MB) या गीगाबाइट्स (GB) के रूप में व्यक्त किए जाने योग्य आकारों के साथ विज्ञापित किया जाता है, जैसे 512 MB, 8 GB। इसमें SSD को हार्ड ड्राइव (hard drive) के प्रतिस्थापन के रूप विक्रय किया जाता है, जो दशमलव उपसर्गों का उपयोग करते हैं।[136] इस प्रकार, "64 GB" के रूप में चिह्नित एक SSD में कम से कम 64 × 10003 बाइट्स (64 GB) होते हैं। अधिकांश उपयोगकर्ताओं के पास फ़ाइल तंत्र मेटाडेटा द्वारा लिए गए स्थान के कारण उनकी फ़ाइलों के लिए उपलब्ध क्षमता से थोड़ी कम क्षमता होगी।

उनके अंदर फ्लैश मेमोरी चिपें सख्त बाइनरी गुणकों के आकार में होती हैं, लेकिन चिपों की कुल वास्तविक क्षमता ड्राइव इंटरफेस पर उपयोग करने योग्य नहीं होती है। यह विज्ञापित क्षमता से काफी ज्यादा है ताकि लिखने के वितरण (घिसाव स्तर), अपर्याप्तता के लिए, त्रुटि सुधार कोड के लिए, और उपकरण के आंतरिक फर्मवेयर द्वारा आवश्यक अन्य मेटाडेटा को अनुमति दी जा सके।

तोशिबा (Toshiba) और सैनडिस्क (SanDisk) ने वर्ष 2005 में एक NAND फ्लैश चिप विकसित की, जो बहु-स्तरीय कोश (MLC) तकनीक का उपयोग करके 1 GB डेटा का भण्डारण करने में सक्षम है, जो प्रति कोश 2 बिट डेटा का भण्डारण करने में सक्षम है। सैमसंग इलेक्ट्रॉनिक्स ने सितंबर 2005 में घोषणा की कि उसने दुनिया की पहली 2 GB चिप विकसित कर ली है।[137]

सैमसंग ने मार्च 2006 में 4 GB की क्षमता के साथ फ्लैश हार्ड ड्राइव की घोषणा की, जो कि अनिवार्य रूप से छोटे लैपटॉप हार्ड ड्राइव के समान परिमाण के क्रम की ही थी, और सितंबर 2006 में 40 nm निर्माण प्रक्रिया का उपयोग करके उत्पादित 8 GB चिप की घोषणा की।[138] सैनडिस्क ने जनवरी 2008 में अपने 16 GB माइक्रोएसडीएचसी (MicroSDHC) और 32 GB CDHC प्लस कार्ड की उपलब्धता की घोषणा की।[139][140]

वर्ष 2012 तक उत्पादित फ्लैश ड्राइव में 64 GB, 128 GB और 256 GB से अधिक भण्डारण क्षमता है।[141]

इंटेल और माइक्रोन का एक संयुक्त विकास 32-परतों वाली 3.5 टेराबाइट (TB[clarification needed]) NAND फ्लैश स्टिक और के उत्पादन की अनुमति देगा 10 TB आदर्श आकार वाली SSD के उत्पादन की अनुमति प्रदान करेगा। उपकरण में चलायमान गेट कोश की बनावट का उपयोग करते हुए 16 × 48 GB TLC डाइ के 5 पैकेज सम्मिलित हैं।[142]

1 MB से कम या उसके आसपास की क्षमता वाली फ्लैश चिपों का निर्माण BIOS-ROM और एम्बेडेड अनुप्रयोगों के लिए निरंतर हो रहा है।

सैमसंग ने जुलाई 2016 में 4 TB[clarification needed] सैमसंग 850 EVO की घोषणा की, जो उनके 256 Gbit 48-परतों वाली TLC 3 D V-NAND का उपयोग करता है।[143] सैमसंग ने अगस्त 2016 में अपने 512 Gbit 64-परतों वाली TLC 3D V-NAND पर आधारित 32 TB 2.5-इंच SAS SSD की घोषणा की। इसके साथ ही सैमसंग के वर्ष 2020 तक 100 TB तक भण्डारण क्षमता के साथ SSD का अनावरण करने की उम्मीद है।[144]

स्थानांतरण दरें

फ्लैश मेमोरी युक्ति सामान्यतः लिखने की तुलना में पढ़ने में बहुत तेज होती हैं।[145] इनका प्रदर्शन भंडारण नियंत्रकों की गुणवत्ता पर भी निर्भर करता है, जो आंशिक रूप से भरे होने पर अधिक महत्वपूर्ण हो जाते हैं।[vague][145] यहाँ तक कि जब विनिर्माण में डाइ का सिकुड़ना एकमात्र परिवर्तन होता है, तो एक उपयुक्त नियंत्रक की अनुपस्थिति के परिणामस्वरूप गति में गिरावट हो सकती है।[146]

अनुप्रयोग

सीरियल फ्लैश

सीरियल फ्लैश: सिलिकॉन स्टोरेज टेक SST25VF080B

सीरियल फ्लैश एक छोटा, कम -शक्ति वाला फ्लैश मेमोरी है जो डेटा के लिए केवल सीरियल एक्सेस प्रदान करता है - व्यक्तिगत बाइट्स को संबोधित करने के बजाय, उपयोगकर्ता पते की जगह में बाइट्स के बड़े सन्निहित समूहों को पढ़ता है या लिखता है। सीरियल पेरिफेरल इंटरफ़ेस बस (SPI) डिवाइस तक पहुंचने के लिए एक विशिष्ट प्रोटोकॉल है। जब एक एम्बेडेड सिस्टम में शामिल किया जाता है, तो सीरियल फ्लैश को समानांतर फ्लैश यादों की तुलना में पीसीबी पर कम तारों की आवश्यकता होती है, क्योंकि यह एक समय में एक बिट डेटा प्रसारित और प्राप्त करता है। यह बोर्ड स्पेस, बिजली की खपत और कुल सिस्टम लागत में कमी की अनुमति दे सकता है।

कई कारण हैं कि एक सीरियल डिवाइस, एक समानांतर डिवाइस की तुलना में कम बाहरी पिन के साथ, समग्र लागत को काफी कम कर सकता है:

  • कई अनुप्रयोग-विशिष्ट एकीकृत सर्किट | ASICS पैड-सीमित हैं, जिसका अर्थ है कि डाई का आकार वायर बॉन्ड पैड की संख्या से विवश है, बजाय डिवाइस लॉजिक के लिए उपयोग किए जाने वाले गेटों की जटिलता और संख्या के बजाय। इस प्रकार बॉन्ड पैड को खत्म करना एक छोटे से मरने पर एक अधिक कॉम्पैक्ट एकीकृत सर्किट की अनुमति देता है; यह मरने की संख्या को बढ़ाता है जो एक वेफर पर गढ़ा जा सकता है, और इस तरह प्रति लागत को कम करता है।
  • बाहरी पिन की संख्या को कम करने से विधानसभा और पैकेजिंग लागत भी कम हो जाती है। एक सीरियल डिवाइस को समानांतर डिवाइस की तुलना में छोटे और सरल पैकेज में पैक किया जा सकता है।
  • छोटे और निचले पिन-काउंट पैकेज कम पीसीबी क्षेत्र पर कब्जा करते हैं।
  • लोअर पिन-काउंट डिवाइस पीसीबी रूटिंग को सरल बनाते हैं।

दो प्रमुख एसपीआई फ्लैश प्रकार हैं। पहले प्रकार को छोटे पृष्ठों और एक या एक से अधिक आंतरिक SRAM पेज बफ़र्स की विशेषता है, जो एक पूर्ण पृष्ठ को बफर को पढ़ने की अनुमति देता है, आंशिक रूप से संशोधित किया गया है, और फिर वापस लिखा गया है (उदाहरण के लिए, ATMEL AT45 DataFlash या माइक्रोन टेक्नोलॉजी पेज मिटाएं और न ही NBSP; चमक)। दूसरे प्रकार के बड़े क्षेत्र हैं जहां सबसे छोटे क्षेत्र आमतौर पर इस प्रकार के एसपीआई फ्लैश में पाए जाते हैं, 4 & nbsp; kb, लेकिन वे 64 & nbsp; kb के रूप में बड़े हो सकते हैं। चूंकि इस प्रकार के SPI फ्लैश में एक आंतरिक SRAM बफर का अभाव है, इसलिए पूर्ण पृष्ठ को वापस लिखने से पहले पढ़ा और संशोधित किया जाना चाहिए, जिससे इसे प्रबंधित करने के लिए धीमा हो जाता है। हालांकि, दूसरा प्रकार पहले की तुलना में सस्ता है और इसलिए एप्लिकेशन कोड शैडोइंग होने पर एक अच्छा विकल्प है।

दो प्रकार आसानी से विनिमेय नहीं हैं, क्योंकि उनके पास एक ही पिनआउट नहीं है, और कमांड सेट असंगत हैं।

अधिकांश FPGAs SRAM कॉन्फ़िगरेशन कोशों पर आधारित होते हैं और एक बाहरी कॉन्फ़िगरेशन डिवाइस की आवश्यकता होती है, जो अक्सर एक सीरियल फ्लैश चिप, कॉन्फ़िगरेशन बिटस्ट्रीम को हर पावर चक्र को फिर से लोड करने के लिए होती है।[147]


फर्मवेयर स्टोरेज

आधुनिक सीपीयू की बढ़ती गति के साथ, समानांतर फ्लैश डिवाइस अक्सर उस कंप्यूटर की मेमोरी बस की तुलना में बहुत धीमे होते हैं जिससे वे जुड़े होते हैं।इसके विपरीत, आधुनिक SRAM 10 & nbsp; ns से नीचे का समय प्रदान करता है, जबकि DDR2 SDRAM 20 & nbsp; ns से नीचे का समय प्रदान करता है।इस वजह से, यह अक्सर रैम में फ़्लैश में संग्रहीत छाया कोड के लिए वांछनीय होता है;यही है, कोड को निष्पादन से पहले फ्लैश से रैम में कॉपी किया जाता है, ताकि सीपीयू इसे पूरी गति से एक्सेस कर सके।डिवाइस फर्मवेयर को सीरियल फ्लैश चिप में संग्रहीत किया जा सकता है, और फिर डिवाइस को संचालित होने पर SDRAM या SRAM में कॉपी किया जा सकता है।[148] ऑन-चिप फ्लैश के बजाय एक बाहरी सीरियल फ्लैश डिवाइस का उपयोग करना महत्वपूर्ण प्रक्रिया समझौता की आवश्यकता को हटा देता है (एक विनिर्माण प्रक्रिया जो उच्च गति के तर्क के लिए अच्छी है, आमतौर पर फ्लैश और इसके विपरीत के लिए अच्छा नहीं है)।एक बार जब एक बड़े ब्लॉक के रूप में फर्मवेयर को पढ़ने का निर्णय लिया जाता है, तो एक छोटे फ्लैश चिप को उपयोग करने के लिए संपीड़न को जोड़ना आम है।सीरियल फ्लैश के लिए विशिष्ट अनुप्रयोगों में हार्ड ड्राइव, ईथरनेट नेटवर्क इंटरफ़ेस एडेप्टर, डीएसएल मोडेम, आदि के लिए फर्मवेयर स्टोर करना शामिल है।

फ्लैश मेमोरी हार्ड ड्राइव के लिए एक प्रतिस्थापन के रूप में

Main article: Solid-state drive
एक इंटेल MSATA SSD

फ्लैश मेमोरी के लिए एक और हालिया एप्लिकेशन हार्ड डिस्क के लिए एक प्रतिस्थापन के रूप में है।फ्लैश मेमोरी में हार्ड ड्राइव की यांत्रिक सीमाएं और विलंबता नहीं होती है, इसलिए गति, शोर, बिजली की खपत और विश्वसनीयता पर विचार करते समय एक ठोस-राज्य ड्राइव (एसएसडी) आकर्षक है।फ्लैश ड्राइव मोबाइल डिवाइस माध्यमिक भंडारण उपकरणों के रूप में कर्षण प्राप्त कर रहे हैं;वे उच्च प्रदर्शन वाले डेस्कटॉप कंप्यूटरों में हार्ड ड्राइव के विकल्प के रूप में भी उपयोग किए जाते हैं और RAID और SAN आर्किटेक्चर के साथ कुछ सर्वर।

फ्लैश-आधारित एसएसडी के कुछ पहलू बने हुए हैं जो उन्हें बदसूरत बनाते हैं।फ्लैश मेमोरी के प्रति गीगाबाइट की लागत हार्ड डिस्क की तुलना में काफी अधिक है।[149] इसके अलावा फ्लैश मेमोरी में पी/ई (प्रोग्राम/इरेज़) चक्रों की एक सीमित संख्या होती है, लेकिन यह वर्तमान में नियंत्रण में है क्योंकि फ्लैश-आधारित एसएसडी पर वारंटी वर्तमान हार्ड ड्राइव के संपर्क में हैं।[150] इसके अलावा, एसएसडी पर हटाए गए फाइलें ताजा डेटा द्वारा अधिलेखित होने से पहले अनिश्चित काल के लिए समय के लिए रह सकती हैं;चुंबकीय हार्ड डिस्क ड्राइव पर अच्छी तरह से काम करने वाली ERASURE या SHRED तकनीक या सॉफ़्टवेयर का SSDs, सुरक्षा और फोरेंसिक परीक्षा से समझौता करने पर कोई प्रभाव नहीं पड़ता है।हालाँकि, तथाकथित ट्रिम (कंप्यूटिंग)#SD/MMC के कारण। ट्रिम कमांड को अधिकांश ठोस राज्य ड्राइव द्वारा नियोजित किया गया है, जो हटाए गए फ़ाइल द्वारा कब्जा किए गए तार्किक ब्लॉक पते को चिह्नित करता है, जो कचरा संग्रह को सक्षम करने के लिए अप्रयुक्त है, डेटा रिकवरी सॉफ्टवेयर सक्षम नहीं हैइस तरह से हटाए गए फ़ाइलों को पुनर्स्थापित करने के लिए।

संबंधपरक डेटाबेस या अन्य प्रणालियों के लिए जिन्हें एसिड लेनदेन की आवश्यकता होती है, यहां तक कि फ्लैश स्टोरेज की एक मामूली मात्रा भी डिस्क ड्राइव के सरणियों पर विशाल स्पीडअप की पेशकश कर सकती है।[151][152] मई 2006 में, सैमसंग इलेक्ट्रॉनिक्स ने दो फ्लैश-मेमोरी आधारित पीसी की घोषणा की, Q1-SSD और Q30-SSD को जून 2006 में उपलब्ध होने की उम्मीद थी, दोनों में से दोनों ने 32 & nbsp; GB SSD का उपयोग किया था, और कम से कम शुरू में केवल दक्षिण कोरिया में उपलब्ध थे।।[153] Q1-SSD और Q30-SSD लॉन्च में देरी हुई और अंत में अगस्त 2006 के अंत में भेज दिया गया।[154] उपलब्ध होने वाला पहला फ्लैश-मेमोरी आधारित पीसी सोनी वैयो यूएक्स 90 था, जिसे 27 जून 2006 को प्री-ऑर्डर के लिए घोषित किया गया था और 3 जुलाई 2006 को 16 जीबी फ्लैश मेमोरी हार्ड ड्राइव के साथ जापान में भेज दिया जाना शुरू हुआ।[155] सितंबर 2006 के अंत में सोनी ने VAIO UX90 में फ्लैश-मेमोरी को 32GB में अपग्रेड किया।[156] एक ठोस-राज्य ड्राइव को 2008 में पेश की गई पहली मैकबुक एयर के साथ एक विकल्प के रूप में पेश किया गया था, और 2010 के बाद से, सभी मॉडलों को एक एसएसडी के साथ भेज दिया गया था।2011 के अंत में, इंटेल की अल्ट्राबुक पहल के हिस्से के रूप में, अल्ट्रा-पतली लैपटॉप की बढ़ती संख्या को एसएसडीएस मानक के साथ भेज दिया जा रहा है।

हाइब्रिड ड्राइव और रेडीबॉस्ट जैसी हाइब्रिड तकनीकें भी हैं जो दोनों प्रौद्योगिकियों के लाभों को संयोजित करने का प्रयास करती हैं, डिस्क पर फ़ाइलों के लिए एक उच्च गति वाले गैर-वाष्पशील कैश के रूप में फ्लैश का उपयोग करते हुए, जो अक्सर संदर्भित की जाती हैं, लेकिन शायद ही कभी संशोधित, जैसे कि एप्लिकेशन औरऑपरेटिंग सिस्टम निष्पादन योग्य फ़ाइलें।

फ्लैश मेमोरी के रूप में रैम

As of 2012, मुख्य कंप्यूटर मेमोरी, डायनेमिक रैंडम-एक्सेस मेमोरी के रूप में फ्लैश मेमोरी का उपयोग करने के प्रयास हैं। DRAM।[157]


अभिलेखीय या दीर्घकालिक भंडारण

फ्लैश स्टोरेज डिवाइस होल्ड चार्ज में फ्लोटिंग-गेट ट्रांजिस्टर जो डेटा का प्रतिनिधित्व करता है।यह चार्ज धीरे -धीरे समय के साथ लीक हो जाता है, जिससे तार्किक त्रुटियों का संचय होता है, जिसे बिट रोट या बिट लुप्त होती भी कहा जाता है।[158]


डेटा प्रतिधारण

यह स्पष्ट नहीं है कि फ्लैश मेमोरी पर डेटा कितने समय तक अभिलेखीय परिस्थितियों में बने रहेगा (यानी, सौम्य तापमान और नमी के साथ या बिना रोगनिरोधी पुनर्लेखन के बिना पहुंच के साथ)।Atmel के फ्लैश-आधारित Atmega माइक्रोकंट्रोलर्स के Datasheets आमतौर पर 85 & nbsp; ° C (185 & nbsp; ° F) और 100 साल 25 & nbsp; ° C (77 & nbsp; ° F) पर 20 साल के प्रतिधारण समय का वादा करते हैं।[159] रिटेंशन स्पैन फ्लैश स्टोरेज के प्रकारों और मॉडलों के बीच भिन्न होता है।जब बिजली और निष्क्रिय के साथ आपूर्ति की जाती है, तो डेटा रखने वाले ट्रांजिस्टर का प्रभार फ्लैश स्टोरेज के फर्मवेयर द्वारा नियमित रूप से ताज़ा किया जाता है।[158] डेटा को बनाए रखने की क्षमता फर्मवेयर, डेटा अतिरेक और त्रुटि सुधार एल्गोरिदम में अंतर के कारण फ्लैश स्टोरेज उपकरणों के बीच भिन्न होती है।[160] 2015 में सीएमयू के एक लेख में आज के फ्लैश डिवाइस हैं, जिन्हें फ्लैश रिफ्रेश की आवश्यकता नहीं है, कमरे के तापमान पर 1 वर्ष की एक विशिष्ट अवधारण आयु है।और यह प्रतिधारण समय बढ़ते तापमान के साथ तेजी से कम हो जाता है।घटना को अरहेनियस समीकरण द्वारा मॉडल किया जा सकता है।[161][162]


FPGA कॉन्फ़िगरेशन

कुछ FPGA फ्लैश कॉन्फ़िगरेशन कोशों पर आधारित होते हैं, जिनका उपयोग सीधे (प्रोग्रामेबल) के रूप में किया जाता है, जो आंतरिक तत्वों को एक साथ जोड़ने के लिए स्विच करता है, उसी तरह के फ्लोटिंग-गेट ट्रांजिस्टर का उपयोग करके डेटा स्टोरेज डिवाइसेस में फ्लैश डेटा स्टोरेज सेल के रूप में।[147]


उद्योग

See also: Semiconductor industry

एक स्रोत के अनुसार, वर्ष 2008 में फ्लैश मेमोरी उद्योग में उत्पादन और बिक्री में लगभग 9.1 अरब अमेरिकी डॉलर का व्यय सम्मिलित था। अन्य स्रोतों ने वर्ष 2006 में फ्लैश मेमोरी बाजार को 20 अरब अमेरिकी डॉलर से अधिक के व्ययक्षेत्र में सम्मिलित किया, जो संपूर्ण अर्धचालक बाजार के 8 प्रतिशत से और संपूर्ण अर्धचालक मेमोरी बाजार के 34 प्रतिशत से अधिक था।[163] बाजार का अनुमानित व्यय वर्ष 2012 में 26.8 अरब डॉलर था।[164] एक फ्लैश मेमोरी चिप का उत्पादन करने में लगभग 10 सप्ताह तक का समय लगता है।[165]

निर्माता

Main articles: List of flash memory controller manufacturers and List of solid-state drive manufacturers

वर्ष 2019 की पहली तिमाही तक सबसे बड़े NAND फ्लैश मेमोरी निर्माता निम्न थे।[166]

  1. सैमसंग इलेक्ट्रॉनिक्स – 34.9%
  2. किओक्सिया (Kioxia) – 18.1%
  3. पश्चिमी डिजिटल निगम – 14%
  4. माइक्रोन (Micron) प्रौद्योगिकी – 13.5%
  5. SK हाइनिक्स – 10.3%
  6. इन्टेल – 8.7% (नोट: SK Hynix ने 2021 के अंत में इंटेल के NAND व्यवसाय का अधिग्रहण किया)[167]

वर्ष 2022 की पहली तिमाही तक सैमसंग सबसे बड़ा NAND फ्लैश मेमोरी निर्माता है।[168]

शिपमेंट

See also: Electronics industry and Transistor count
फ़्लैश मेमोरी उत्पादन (अनुमानित निर्मित इकाइयाँ)
वर्ष असतत फ़्लैश मेमोरी चिप फ़्लैश मेमोरी की डेटा क्षमता (गीगाबाईट में) चलायमान गेट MOSFET मेमोरी कोश (बिलियन में)
1992 26,000,000[169] 3[169] 24[lower-alpha 1]
1993 73,000,000[169] 17[169] 139[lower-alpha 1]
1994 112,000,000[169] 25[169] 203[lower-alpha 1]
1995 235,000,000[169] 38[169] 300[lower-alpha 1]
1996 359,000,000[169] 140[169] 1,121[lower-alpha 1]
1997 477,200,000+[170] 317+ 2,533+[lower-alpha 1]
1998 762,195,122[171] 455+ 3,642+[lower-alpha 1]
1999 12,800,000,000[172] 635+ 5,082+[lower-alpha 1]
2000–2004 134,217,728,000 (NAND)[173] 1,073,741,824,000 (NAND)[173]
2005–2007 ?
2008 1,226,215,645 (mobile NAND)[174]
2009 1,226,215,645+ (mobile NAND)
2010 7,280,000,000+[lower-alpha 2]
2011 8,700,000,000[176]
2012 5,151,515,152 (serial)[177]
2013 ?
2014 ? 59,000,000,000[178] 118,000,000,000+[lower-alpha 1]
2015 7,692,307,692 (NAND)[179] 85,000,000,000[180] 170,000,000,000+[lower-alpha 1]
2016 ? 100,000,000,000[181] 200,000,000,000+[lower-alpha 1]
2017 ? 148,200,000,000[lower-alpha 3] 296,400,000,000+[lower-alpha 1]
2018 ? 231,640,000,000[lower-alpha 4] 463,280,000,000+[lower-alpha 1]
2019 ? ? ?
2020 ? ? ?
1992–2020 45,358,454,134+ मेमोरी चिप 758,057,729,630+ गीगाबाइट 2,321,421,837,044+ अरब कोश

एकल फ्लैश मेमोरी चिपों को छोड़कर फ्लैश मेमोरी को माइक्रोकंट्रोलर (MCU) चिपों और सिस्टम-ऑन-चिप (SoC) उपकरणों में भी अन्तर्निहित (embed) किया जाता है।[185] फ्लैश मेमोरी एआरएम चिप्स में अंतर्निहित है[185], जिसने 2019 तक दुनिया भर में 150 बिलियन यूनिट्स की बिक्री की है[186], और प्रोग्रामेबल सिस्टम-ऑन-चिप (पीएसओसी) उपकरणों में, जो 2012 तक 1.1 बिलियन यूनिट्स की बिक्री कर चुके हैं।[187] इसके बाद कम से कम 151.1 अरब अन्तर्निहित (embedded) फ्लैश मेमोरी वाली MCU और SoC चिपों की चिपों की बिक्री हुई, और वर्ष 2015 तक 45.4 अरब प्रसिद्ध एकल फ्लैश चिप बिक्री के अलावा, कम से कम 196.5 बिलियन फ्लैश मेमोरी वाले चिपों की बिक्री हुई।

फ्लैश मापनीयता (Flash Scalability)

इसकी अपेक्षाकृत सरल संरचना और उच्च क्षमता की उच्च माँग के कारण, NAND फ्लैश मेमोरी इलेक्ट्रॉनिक उपकरणों के बीच सबसे मजबूती से मापी गई तकनीक है। कुछ शीर्ष निर्माताओं के बीच भारी प्रतिस्पर्धा चलायमान-गेट MOSFET डिज़ाइन नियम या प्रक्रिया प्रौद्योगिकी नोड को सिकोड़ने में केवल आक्रामकता को जोड़ती है।[86] जबकि अपेक्षित सिकुड़न समयरेखा मूर के नियम के मूल संस्करण के अनुसार दो प्रत्येक तीन साल का एक कारक है, हाल ही में NAND फ्लैश के सम्बन्ध में इसे दो प्रत्येक दो साल के कारक तक बढ़ा दिया गया है।

ITRS या कम्पनी 2010 2011 2012 2013 2014 2015 2016 2017 2018
ITRS फ़्लैश रोडमैप 2011[188] 32 nm 22 nm 20 nm 18 nm 16 nm
सम्पादित ITRS फ़्लैश रोडमैप[189] 17 nm 15 nm 14 nm
सैमसंग (Samsung)[188][189][190]
(सैमसंग 3D NAND)[189]		 35–20 nm[29] 27 nm 21 nm
(MLC, TLC)		 19–16 nm
19–10 nm (MLC, TLC)[191]		 19–10 nm
V-NAND (24L)		 16–10 nm
V-NAND (32L)		 16–10 nm 12–10 nm 12–10 nm
माइक्रोन (Micron), इंटेल (Intel)[188][189][190] 34–25 nm 25 nm 20 nm
(MLC + HKMG)		 20 nm
(TLC)		 16 nm 16 nm
3D NAND		 16 nm
3D NAND		 12 nm
3D NAND		 12 nm
3D NAND
तोशीबा (Toshiba), WD (SanDisk)[188][189][190] 43–32 nm
24 nm (Toshiba)[192]		 24 nm 19 nm
(MLC, TLC)		 15 nm 15 nm
3D NAND		 15 nm
3D NAND		 12 nm
3D NAND		 12 nm
3D NAND
SK हाइनिक्स (SK Hynix)[188][189][190] 46–35 nm 26 nm 20 nm (MLC) 16 nm 16 nm 16 nm 12 nm 12 nm

जैसे ही फ्लैश मेमोरी सेल के MOSFET फीचर का आकार 15-16 nm की न्यूनतम सीमा तक पहुँच जाता है, फ्लैश घनत्व में वृद्धि TLC (3 बिट प्रति सेल) द्वारा संचालित होती है, जो NAND मेमोरी तलों के ऊर्ध्वाधर संग्रहण के साथ जुड़ा है। सहनशक्ति में कमी और फीचर का आकार सिकुड़ने के साथ-साथ अपरिवर्तनीय बिट त्रुटि दरों में वृद्धि को बेहतर त्रुटि सुधार तंत्र द्वारा सहयोग दिया जा सकता है।[193] इस विकास के साथ भी इलेक्ट्रॉन की संख्या धारण की कम क्षमता के कारण छोटे से छोटे आयामों में फ्लैश को आर्थिक रूप से मापना असंभव हो सकता है। कई आशाजनक नई प्रौद्योगिकियाँ (जैसे कि FeRAM, MRAM, PMC, PCM, ReRAM, और अन्य) फ्लैश के लिए अधिक मापनीय प्रतिस्थापन के रूप में जांच और विकास के कार्यरत हैं।[194]

टाइमलाइन

See also: Read-only memory § Timeline, Random-access memory § Timeline, and Transistor count § Memory
आगमन की तिथि चिप का नाम मेमोरी पैकेज क्षमता
मेगाबाइट (Mb), गीगाबाइट (Gb), टेराबाइट (Tb)		 फ़्लैश का प्रकार कोश का प्रकार परतों या परतों के समूहों की संख्या विनिर्माता प्रक्रिया क्षेत्रफल सन्दर्भ
1984 ? ? NOR SLC 1 Toshiba ? ? [19]
1985 ? 256 kb NOR SLC 1 Toshiba 2,000 nm ? [26]
1987 ? ? NAND SLC 1 Toshiba ? ? [1]
1989 ? 1 Mb NOR SLC 1 Seeq, Intel ? ? [26]
4 Mb NAND SLC 1 Toshiba 1,000 nm
1991 ? 16 Mb NOR SLC 1 Mitsubishi 600 nm ? [26]
1993 DD28F032SA 32 Mb NOR SLC 1 Intel ? 280 mm² [195][196]
1994 ? 64 Mb NOR SLC 1 NEC 400 nm ? [26]
1995 ? 16 Mb DINOR SLC 1 Mitsubishi, Hitachi ? ? [26][197]
NAND SLC 1 Toshiba ? ? [198]
32 Mb NAND SLC 1 Hitachi, Samsung, Toshiba ? ? [26]
34 Mb Serial SLC 1 SanDisk
1996 ? 64 Mb NAND SLC 1 Hitachi, Mitsubishi 400 nm ? [26]
QLC 1 NEC
128 Mb NAND SLC 1 Samsung, Hitachi ?
1997 ? 32 Mb NOR SLC 1 Intel, Sharp 400 nm ? [199]
NAND SLC 1 AMD, Fujitsu 350 nm
1999 ? 256 Mb NAND SLC 1 Toshiba 250 nm ? [26]
MLC 1 Hitachi 1
2000 ? 32 Mb NOR SLC 1 Toshiba 250 nm ? [26]
64 Mb NOR QLC 1 STMicroelectronics 180 nm
512 Mb NAND SLC 1 Toshiba ? ? [200]
2001 ? 512 Mb NAND MLC 1 Hitachi ? ? [26]
1 Gibit NAND MLC 1 Samsung
1 Toshiba, SanDisk 160 nm ? [201]
2002 ? 512 Mb NROM MLC 1 Saifun 170 nm ? [26]
2 Gb NAND SLC 1 Samsung, Toshiba ? ? [202][203]
2003 ? 128 Mb NOR MLC 1 Intel 130 nm ? [26]
1 Gb NAND MLC 1 Hitachi
2004 ? 8 Gb NAND SLC 1 Samsung 60 nm ? [202]
2005 ? 16 Gb NAND SLC 1 Samsung 50 nm ? [29]
2006 ? 32 Gb NAND SLC 1 Samsung 40 nm
Apr-07 THGAM 128 Gb Stacked NAND SLC Toshiba 56 nm 252 mm² [44]
Sep-07 ? 128 Gb Stacked NAND SLC Hynix ? ? [45]
2008 THGBM 256 Gb Stacked NAND SLC Toshiba 43 nm 353 mm² [46]
2009 ? 32 Gb NAND TLC Toshiba 32 nm 113 mm² [27]
64 Gb NAND QLC Toshiba, SanDisk 43 nm ? [27][28]
2010 ? 64 Gb NAND SLC Hynix 20 nm ? [204]
TLC Samsung 20 nm ? [29]
THGBM2 1 Tb संगृहीत NAND QLC Toshiba 32 nm 374 mm² [47]
2011 KLMCG8GE4A 512 Gb संगृहीत NAND MLC Samsung ? 192 mm² [205]
2013 ? ? NAND SLC SK Hynix 16 nm ? [204]
128 Gb V-NAND TLC Samsung 10 nm ?
2015 ? 256 Gb V-NAND TLC Samsung ? ? [191]
2017 eUFS 2.1 512 Gb V-NAND TLC 8 of 64 Samsung ? ? [50]
768 Gb V-NAND QLC Toshiba ? ? [206]
KLUFG8R1EM 4 Tb संगृहीत V-NAND TLC Samsung ? 150 mm² [50]
2018 ? 1 Tb V-NAND QLC Samsung ? ? [207]
1.33 Tb V-NAND QLC Toshiba ? 158 mm² [208][209]
2019 ? 512 Gb V-NAND QLC Samsung ? ? [51][52]
1 Tb V-NAND TLC SK Hynix ? ? [210]
eUFS 2.1 1 Tb संगृहीत V-NAND[211] QLC 16 of 64 Samsung ? 150 mm² [51][52][212]

यह भी देखें

  • EMMC
  • फ्लैश मेमोरी कंट्रोलर
  • फ्लैश फ़ाइल सिस्टम की सूची
  • फ्लैश मेमोरी कंट्रोलर निर्माताओं की सूची
  • microsdxc (2 & nbsp; tb), और उत्तराधिकारी प्रारूप सुरक्षित डिजिटल अल्ट्रा क्षमता (SDUC) 128 & nbsp; tib तक कार्ड का समर्थन करते हैं
  • ओपन NAND फ्लैश इंटरफ़ेस वर्किंग ग्रुप
  • पढ़ें-मेमोरी (RMM)
  • यूनिवर्सल फ्लैश स्टोरेज
  • USB फ्लैश ड्राइव सुरक्षा
  • प्रवर्धन लिखें

टिप्पणियाँ

  1. ↑ 1.00 1.01 1.02 1.03 1.04 1.05 1.06 1.07 1.08 1.09 1.10 1.11 1.12 Single-level cell (1-bit per cell) up until 2009. Multi-level cell (up to 4-bit or half-byte per cell) commercialised in 2009.[27][28]
  2. ↑ Flash memory chip shipments in 2010:
    • NOR – 3.64 billion[175]
    • NAND – 3.64 billion+ (est.)
  3. ↑ Flash memory data capacity shipments in 2017:
  4. ↑ Flash memory data capacity shipments in 2018 (est.)
    • NAND NVM – 140 exabytes[182]
    • SSD – 91.64 exabytes[184]


संदर्भ

  1. ↑ 1.0 1.1 1.2 "1987: Toshiba Launches NAND Flash". eWeek. 11 April 2012. Retrieved 20 June 2019.
  2. ↑ "A Flash Storage Technical and Economic Primer". FlashStorage.com. 30 March 2015. Archived from the original on 20 July 2015.
  3. ↑ "What is Flash Memory". Bitwarsoft.com. 22 July 2020.
  4. ↑ "TN-04-42: Memory Module Serial Presence-Detect Introduction" (PDF). Micron. Retrieved 1 June 2022.
  5. ↑ "What is serial presence detect (SPD)? - Definition from WhatIs.com". WhatIs.com.
  6. ↑ Shilov, Anton. "Samsung Starts Production of 1 TB eUFS 2.1 Storage for Smartphones". AnandTech.com.
  7. ↑ Shilov, Anton. "Samsung Starts Production of 512 GB UFS NAND Flash Memory: 64-Layer V-NAND, 860 MB/s Reads". AnandTech.com.
  8. ↑ Kim, Chulbum; Cho, Ji-Ho; Jeong, Woopyo; Park, Il-han; Park, Hyun-Wook; Kim, Doo-Hyun; Kang, Daewoon; Lee, Sunghoon; Lee, Ji-Sang; Kim, Wontae; Park, Jiyoon; Ahn, Yang-lo; Lee, Jiyoung; Lee, Jong-Hoon; Kim, Seungbum; Yoon, Hyun-Jun; Yu, Jaedoeg; Choi, Nayoung; Kwon, Yelim; Kim, Nahyun; Jang, Hwajun; Park, Jonghoon; Song, Seunghwan; Park, Yongha; Bang, Jinbae; Hong, Sangki; Jeong, Byunghoon; Kim, Hyun-Jin; Lee, Chunan; et al. (2017). "11.4 a 512Gb 3b/Cell 64-stacked WL 3D V-NAND flash memory". 2017 IEEE International Solid-State Circuits Conference (ISSCC). pp. 202–203. doi:10.1109/ISSCC.2017.7870331. ISBN 978-1-5090-3758-2. S2CID 206998691.
  9. ↑ "Samsung enables 1TB eUFS 2.1 smartphones - Storage - News - HEXUS.net". m.hexus.net.
  10. ↑ 10.0 10.1 10.2 "Not just a flash in the pan". The Economist. 11 March 2006. Retrieved 10 September 2019.
  11. ↑ Bez, R.; Pirovano, A. (2019). Advances in Non-Volatile Memory and Storage Technology. Woodhead Publishing. ISBN 9780081025857.
  12. ↑ "1960 - Metal Oxide Semiconductor (MOS) Transistor Demonstrated". The Silicon Engine. Computer History Museum.
  13. ↑ 13.0 13.1 13.2 13.3 "1971: Reusable semiconductor ROM introduced". Computer History Museum. Retrieved 19 June 2019.
  14. ↑ "How ROM Works". HowStuffWorks. 29 August 2000. Retrieved 10 September 2019.
  15. ↑ 15.0 15.1 Fulford, Adel (24 June 2002). "Unsung hero". Forbes. Archived from the original on 3 March 2008. Retrieved 18 March 2008.
  16. ↑ US 4531203  Fujio Masuoka
  17. ↑ Semiconductor memory device and method for manufacturing the same
  18. ↑ "NAND Flash Memory: 25 Years of Invention, Development - Data Storage - News & Reviews - eWeek.com". eweek.com.
  19. ↑ 19.0 19.1 "Toshiba: Inventor of Flash Memory". Toshiba. Retrieved 20 June 2019.
  20. ↑ Masuoka, F.; Asano, M.; Iwahashi, H.; Komuro, T.; Tanaka, S. (December 1984). "A new flash E2PROM cell using triple polysilicon technology". 1984 International Electron Devices Meeting: 464–467. doi:10.1109/IEDM.1984.190752. S2CID 25967023.
  21. ↑ Masuoka, F.; Momodomi, M.; Iwata, Y.; Shirota, R. (1987). "New ultra high density EPROM and flash EEPROM with NAND structure cell". Electron Devices Meeting, 1987 International. IEDM 1987. IEEE. pp. 552–555. doi:10.1109/IEDM.1987.191485.
  22. ↑ Tal, Arie (February 2002). "NAND vs. NOR flash technology: The designer should weigh the options when using flash memory". Archived from the original on 28 July 2010. Retrieved 31 July 2010.
  23. ↑ "H8S/2357 Group, H8S/2357F-ZTATTM, H8S/2398F-ZTATTM Hardware Manual, Section 19.6.1" (PDF). Renesas. October 2004. Retrieved 23 January 2012. The flash memory can be reprogrammed up to 100 times.
  24. ↑ 24.0 24.1 24.2 James, Dick (2014). "3D ICs in the real world". 25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014): 113–119. doi:10.1109/ASMC.2014.6846988. ISBN 978-1-4799-3944-2. S2CID 42565898.
  25. ↑ "NEC: News Release 97/10/28-01". www.nec.co.jp.
  26. ↑ 26.00 26.01 26.02 26.03 26.04 26.05 26.06 26.07 26.08 26.09 26.10 26.11 26.12 "Memory". STOL (Semiconductor Technology Online). Retrieved 25 June 2019.
  27. ↑ 27.0 27.1 27.2 27.3 "Toshiba Makes Major Advances in NAND Flash Memory with 3-bit-per-cell 32nm generation and with 4-bit-per-cell 43nm technology". Toshiba. 11 February 2009. Retrieved 21 June 2019.
  28. ↑ 28.0 28.1 28.2 "SanDisk ships world's first memory cards with 64 gigabit X4 NAND flash". SlashGear. 13 October 2009. Retrieved 20 June 2019.
  29. ↑ 29.0 29.1 29.2 29.3 "History". Samsung Electronics. Samsung. Retrieved 19 June 2019.
  30. ↑ "StackPath". www.electronicdesign.com.
  31. ↑ Ito, T., & Taito, Y. (2017). SONOS Split-Gate eFlash Memory. Embedded Flash Memory for Embedded Systems: Technology, Design for Sub-Systems, and Innovations, 209–244. doi:10.1007/978-3-319-55306-1_7
  32. ↑ Bez, R., Camerlenghi, E., Modelli, A., & Visconti, A. (2003). Introduction to flash memory. Proceedings of the IEEE, 91(4), 489–502. doi:10.1109/jproc.2003.811702
  33. ↑ Lee, J.-S. (2011). Review paper: Nano-floating gate memory devices. Electronic Materials Letters, 7(3), 175–183. doi:10.1007/s13391-011-0901-5
  34. ↑ 34.0 34.1 Aravindan, Avinash (13 November 2018). "Flash 101: Types of NAND Flash".
  35. ↑ Meena, J., Sze, S., Chand, U., & Tseng, T.-Y. (2014). Overview of emerging nonvolatile memory technologies. Nanoscale Research Letters, 9(1), 526. doi:10.1186/1556-276x-9-526
  36. ↑ "Charge trap technology advantages for 3D NAND flash drives". SearchStorage.
  37. ↑ Grossi, A., Zambelli, C., & Olivo, P. (2016). Reliability of 3D NAND Flash Memories. 3D Flash Memories, 29–62. doi:10.1007/978-94-017-7512-0_2
  38. ↑ Kodama, N.; Oyama, K.; Shirai, H.; Saitoh, K.; Okazawa, T.; Hokari, Y. (December 1991). "A symmetrical side wall (SSW)-DSA cell for a 64 Mbit flash memory". International Electron Devices Meeting 1991 [Technical Digest]: 303–306. doi:10.1109/IEDM.1991.235443. ISBN 0-7803-0243-5. S2CID 111203629.
  39. ↑ Eitan, Boaz. "US Patent 5,768,192: Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping". US Patent & Trademark Office. Retrieved 22 May 2012.
  40. ↑ Fastow, Richard M.; Ahmed, Khaled Z.; Haddad, Sameer; et al. (April 2000). "Bake induced charge gain in NOR flash cells". IEEE Electron Device Letters. 21 (4): 184–186. Bibcode:2000IEDL...21..184F. doi:10.1109/55.830976. S2CID 24724751.
  41. ↑ 41.0 41.1 "Samsung produces first 3D NAND, aims to boost densities, drive lower cost per GB". ExtremeTech. 6 August 2013. Retrieved 4 July 2019.
  42. ↑ 42.0 42.1 "Samsung Introduces World's First 3D V-NAND Based SSD for Enterprise Applications | Samsung | Samsung Semiconductor Global Website". Samsung.com.
  43. ↑ 43.0 43.1 Clarke, Peter. "Samsung Confirms 24 Layers in 3D NAND". EETimes.
  44. ↑ 44.0 44.1 "TOSHIBA COMMERCIALIZES INDUSTRY'S HIGHEST CAPACITY EMBEDDED NAND FLASH MEMORY FOR MOBILE CONSUMER PRODUCTS". Toshiba. 17 April 2007. Archived from the original on 23 November 2010. Retrieved 23 November 2010.
  45. ↑ 45.0 45.1 "Hynix Surprises NAND Chip Industry". The Korea Times. 5 September 2007. Retrieved 8 July 2019.
  46. ↑ 46.0 46.1 "Toshiba Launches the Largest Density Embedded NAND Flash Memory Devices". Toshiba. 7 August 2008. Retrieved 21 June 2019.
  47. ↑ 47.0 47.1 "Toshiba Launches Industry's Largest Embedded NAND Flash Memory Modules". Toshiba. 17 June 2010. Retrieved 21 June 2019.
  48. ↑ SanDisk. "Western Digital Breaks Boundaries with World's Highest-Capacity microSD Card". SanDisk.com. Archived from the original on 1 September 2017. Retrieved 2017-09-02.
  49. ↑ Bradley, Tony. "Expand Your Mobile Storage With New 400GB microSD Card From SanDisk". Forbes. Archived from the original on 1 September 2017. Retrieved 2017-09-02.
  50. ↑ 50.0 50.1 50.2 Shilov, Anton (5 December 2017). "Samsung Starts Production of 512 GB UFS NAND Flash Memory: 64-Layer V-NAND, 860 MB/s Reads". AnandTech. Retrieved 23 June 2019.
  51. ↑ 51.0 51.1 51.2 Manners, David (30 January 2019). "Samsung makes 1TB flash eUFS module". Electronics Weekly. Retrieved 23 June 2019.
  52. ↑ 52.0 52.1 52.2 Tallis, Billy (17 October 2018). "Samsung Shares SSD Roadmap for QLC NAND And 96-layer 3D NAND". AnandTech. Retrieved 27 June 2019.
  53. ↑ Basinger, Matt (18 January 2007), PSoC Designer Device Selection Guide (PDF), AN2209, archived from the original (PDF) on 31 October 2009, The PSoC ... utilizes a unique Flash process: SONOS
  54. ↑ "2.1.1 Flash Memory". www.iue.tuwien.ac.at.
  55. ↑ "Floating Gate MOS Memory". www.princeton.edu.
  56. ↑ 56.0 56.1 Shimpi, Anand Lal. "The Intel SSD 710 (200GB) Review". www.anandtech.com.
  57. ↑ "Flash Memory Reliability, Life & Wear » Electronics Notes".
  58. ↑ "Solid State bit density, and the Flash Memory Controller". hyperstone.com. 17 April 2018. Retrieved 29 May 2018.
  59. ↑ Yasufuku, Tadashi; Ishida, Koichi; Miyamoto, Shinji; Nakai, Hiroto; Takamiya, Makoto; Sakurai, Takayasu; Takeuchi, Ken (2009), Proceedings of the 14th ACM/IEEE international symposium on Low power electronics and design - ISLPED '09, pp. 87–92, doi:10.1145/1594233.1594253, ISBN 9781605586847, S2CID 6055676, archived from the original on 5 March 2016 (abstract).
  60. ↑ Micheloni, Rino; Marelli, Alessia; Eshghi, Kam (2012), Inside Solid State Drives (SSDs), Bibcode:2013issd.book.....M, ISBN 9789400751460, archived from the original on 9 February 2017
  61. ↑ Micheloni, Rino; Crippa, Luca (2010), Inside NAND Flash Memories, ISBN 9789048194315, archived from the original on 9 February 2017 In particular, pp 515-536: K. Takeuchi. "Low power 3D-integrated SSD"
  62. ↑ Mozel, Tracey (2009), CMOSET Fall 2009 Circuits and Memories Track Presentation Slides, ISBN 9781927500217, archived from the original on 9 February 2017
  63. ↑ Tadashi Yasufuku et al., "Inductor and TSV Design of 20-V Boost Converter for Low Power 3D Solid State Drive with NAND Flash Memories" Archived 4 February 2016 at the Wayback Machine. 2010.
  64. ↑ Hatanaka, T. and Takeuchi, K. "4-times faster rising VPASS (10V), 15% lower power VPGM (20V), wide output voltage range voltage generator system for 4-times faster 3D-integrated solid-state drives". 2011.
  65. ↑ Takeuchi, K., "Low power 3D-integrated Solid-State Drive (SSD) with adaptive voltage generator". 2010.
  66. ↑ Ishida, K. et al., "1.8 V Low-Transient-Energy Adaptive Program-Voltage Generator Based on Boost Converter for 3D-Integrated NAND Flash SSD". 2011.
  67. ↑ A. H. Johnston, "Space Radiation Effects in Advanced Flash Memories" Archived 4 March 2016 at the Wayback Machine. NASA Electronic Parts and Packaging Program (NEPP). 2001. "... internal transistors used for the charge pump and erase/write control have much thicker oxides because of the requirement for high voltage. This causes flash devices to be considerably more sensitive to total dose damage compared to other ULSI technologies. It also implies that write and erase functions will be the first parameters to fail from total dose. ... Flash memories will work at much higher radiation levels in the read mode. ... The charge pumps that are required to generate the high voltage for erasing and writing are usually the most sensitive circuit functions, usually failing below 10 krad(SI)."
  68. ↑ Zitlaw, Cliff. "The Future of NOR Flash Memory". Memory Designline. UBM Media. Retrieved 3 May 2011.
  69. ↑ "NAND Flash Controllers - The key to endurance and reliability". hyperstone.com. 7 June 2018. Retrieved 1 June 2022.
  70. ↑ 70.0 70.1 70.2 70.3 70.4 70.5 70.6 "Samsung moves into mass production of 3D flash memory". Gizmag.com. 27 August 2013. Archived from the original on 27 August 2013. Retrieved 2013-08-27.
  71. ↑ "Toshiba announces new "3D" NAND flash technology". Engadget. 2007-06-12. Retrieved 10 July 2019.
  72. ↑ "Samsung Electronics Starts Mass Production of Industry First 3-bit 3D V-NAND Flash Memory". news.samsung.com.
  73. ↑ "Samsung V-NAND technology" (PDF). Samsung Electronics. September 2014. Archived from the original (PDF) on 2016-03-27. Retrieved 2016-03-27.
  74. ↑ Tallis, Billy. "Micron Announces 176-layer 3D NAND". www.anandtech.com.
  75. ↑ "Samsung said to be developing industry's first 160-layer NAND flash memory chip". TechSpot.
  76. ↑ "Toshiba's Cost Model for 3D NAND". www.linkedin.com.
  77. ↑ "Calculating the Maximum Density and Equivalent 2D Design Rule of 3D NAND Flash". linkedin.com. Retrieved 1 June 2022.; "Calculating the Maximum Density and Equivalent 2D Design Rule of 3D NAND Flash". semwiki.com. Retrieved 1 June 2022.
  78. ↑ "AVR105: Power Efficient High Endurance Parameter Storage in Flash Memory". p. 3
  79. ↑ Calabrese, Marcello (May 2013). "Accelerated reliability testing of flash memory: Accuracy and issues on a 45nm NOR technology". Proceedings of 2013 International Conference on IC Design & Technology (ICICDT): 37–40. doi:10.1109/ICICDT.2013.6563298. ISBN 978-1-4673-4743-3. S2CID 37127243. Retrieved June 22, 2022.
  80. ↑ Jonathan Thatcher, Fusion-io; Tom Coughlin, Coughlin Associates; Jim Handy, Objective-Analysis; Neal Ekker, Texas Memory Systems (April 2009). "NAND Flash Solid State Storage for the Enterprise, An In-depth Look at Reliability" (PDF). Solid State Storage Initiative (SSSI) of the Storage Network Industry Association (SNIA). Archived (PDF) from the original on 14 October 2011. Retrieved 6 December 2011. {{cite journal}}: Cite journal requires |journal= (help)CS1 maint: multiple names: authors list (link)
  81. ↑ "Micron Collaborates with Sun Microsystems to Extend Lifespan of Flash-Based Storage, Achieves One Million Write Cycles" (Press release). Micron Technology, Inc. 17 December 2008. Archived from the original on 4 March 2016.
  82. ↑ "Taiwan engineers defeat limits of flash memory". phys.org. Archived from the original on 9 February 2016.
  83. ↑ "Flash memory made immortal by fiery heat". theregister.co.uk. Archived from the original on 13 September 2017.
  84. ↑ "Flash memory breakthrough could lead to even more reliable data storage". news.yahoo.com. Archived from the original on 21 December 2012.
  85. ↑ "TN-29-17 NAND Flash Design and Use Considerations Introduction" (PDF). Micron. April 2010. Archived (PDF) from the original on 12 December 2015. Retrieved 29 July 2011.
  86. ↑ 86.0 86.1 Kawamatus, Tatsuya. "Technology For Managing NAND Flash" (PDF). Hagiwara sys-com co., LTD. Archived from the original (PDF) on 2018-05-15. Retrieved 15 May 2018.
  87. ↑ Cooke, Jim (August 2007). "The Inconvenient Truths of NAND Flash Memory" (PDF). Flash Memory Summit 2007. Archived (PDF) from the original on 2018-02-15.
  88. ↑ Richard Blish. "Dose Minimization During X-ray Inspection of Surface-Mounted Flash ICs" Archived 20 February 2016 at the Wayback Machine. p. 1.
  89. ↑ Richard Blish. "Impact of X-Ray Inspection on Spansion Flash Memory" Archived 4 March 2016 at the Wayback Machine
  90. ↑ "SanDisk Extreme PRO SDHC/SDXC UHS-I Memory Card". Archived from the original on 27 January 2016. Retrieved 2016-02-03.
  91. ↑ "Samsung 32GB USB 3.0 Flash Drive FIT MUF-32BB/AM". Archived from the original on 3 February 2016. Retrieved 2016-02-03.
  92. ↑ 92.0 92.1 स्पैन्सन। ]] Archived 4 March 2016 at the Wayback Machine। 2011।
  93. ↑ "DSstar: TOSHIBA ANNOUNCES 0.13 MICRON 1GB MONOLITHIC NAND". Tgc.com. 2002-04-23. Archived from the original on 27 December 2012. Retrieved 2013-08-27.
  94. ↑ Kim, Jesung; Kim, John Min; Noh, Sam H.; Min, Sang Lyul; Cho, Yookun (May 2002). "A Space-Efficient Flash Translation Layer for CompactFlash Systems". Proceedings of the IEEE. Vol. 48, no. 2. pp. 366–375. doi:10.1109/TCE.2002.1010143.
  95. ↑ "Samsung ECC algorithm" (PDF). Samsung. June 2008. Archived (PDF) from the original on 12 October 2008. Retrieved 15 August 2008.
  96. ↑ "Open NAND Flash Interface Specification" (PDF). Open NAND Flash Interface. 28 December 2006. Archived from the original (PDF) on 27 July 2011. Retrieved 31 July 2010.
  97. ↑ A list of ONFi members is available at "Membership - ONFi". Archived from the original on 29 August 2009. Retrieved 2009-09-21.
  98. ↑ "Toshiba Introduces Double Data Rate Toggle Mode NAND in MLC And SLC Configurations". toshiba.com. Archived from the original on 25 December 2015.
  99. ↑ "Dell, Intel And Microsoft Join Forces To Increase Adoption of NAND-Based Flash Memory in PC Platforms". REDMOND, Wash: Microsoft. 30 May 2007. Archived from the original on 12 August 2014. Retrieved 12 August 2014.
  100. ↑ Aravindan, Avinash (2018-07-23). "Flash 101: NAND Flash vs NOR Flash". Embedded.com (in English). Retrieved 2020-12-23.
  101. ↑ NAND Flash 101: An Introduction to NAND Flash and How to Design It in to Your Next Product (PDF), Micron, pp. 2–3, TN-29-19, archived from the original (PDF) on 4 June 2016
  102. ↑ Pavan, Paolo; Bez, Roberto; Olivo, Piero; Zanoni, Enrico (1997). "Flash Memory Cells – An Overview". Proceedings of the IEEE. Vol. 85, no. 8 (published August 1997). pp. 1248–1271. doi:10.1109/5.622505. Retrieved 15 August 2008.
  103. ↑ "The Fundamentals of Flash Memory Storage". 2012-03-20. Archived from the original on 4 January 2017. Retrieved 2017-01-03.
  104. ↑ "SLC NAND Flash Memory | TOSHIBA MEMORY | Europe(EMEA)". business.toshiba-memory.com.
  105. ↑ "Loading site please wait..." Toshiba.com.
  106. ↑ "Serial Interface NAND | TOSHIBA MEMORY | Europe(EMEA)". business.toshiba-memory.com.
  107. ↑ "BENAND | TOSHIBA MEMORY | Europe(EMEA)". business.toshiba-memory.com.
  108. ↑ "SLC NAND Flash Memory | TOSHIBA MEMORY | Europe(EMEA)". business.toshiba-memory.com.
  109. ↑ 109.0 109.1 Salter, Jim (28 September 2019). "SSDs are on track to get bigger and cheaper thanks to PLC technology". Ars Technica.
  110. ↑ "PBlaze4_Memblaze". memblaze.com. Retrieved 2019-03-28.
  111. ↑ Crothers, Brooke. "SanDisk to begin making 'X4' flash chips". CNET.
  112. ↑ Crothers, Brooke. "SanDisk ships 'X4' flash chips". CNET.
  113. ↑ "SanDisk Ships Flash Memory Cards With 64 Gigabit X4 NAND Technology". phys.org.
  114. ↑ "SanDisk Begins Mass Production of X4 Flash Memory Chips". 17 February 2012.
  115. ↑ 115.0 115.1 Tallis, Billy. "The Samsung 983 ZET (Z-NAND) SSD Review: How Fast Can Flash Memory Get?". AnandTech.com.
  116. ↑ Vättö, Kristian. "Testing Samsung 850 Pro Endurance & Measuring V-NAND Die Size". AnandTech. Archived from the original on 26 June 2017. Retrieved 11 June 2017.
  117. ↑ Vättö, Kristian. "Samsung SSD 845DC EVO/PRO Performance Preview & Exploring IOPS Consistency". AnandTech. p. 3. Archived from the original on 22 October 2016. Retrieved 11 June 2017.
  118. ↑ Vättö, Kristian. "Samsung SSD 850 EVO (120GB, 250GB, 500GB & 1TB) Review". AnandTech. p. 4. Archived from the original on 31 May 2017. Retrieved 11 June 2017.
  119. ↑ Vättö, Kristian. "Samsung SSD 845DC EVO/PRO Performance Preview & Exploring IOPS Consistency". AnandTech. p. 2. Archived from the original on 22 October 2016. Retrieved 11 June 2017.
  120. ↑ Ramseyer, Chris (2017-06-09). "Flash Industry Trends Could Lead Users Back to Spinning Disks". AnandTech. Retrieved 11 June 2017.
  121. ↑ "PBlaze5 700". memblaze.com. Retrieved 2019-03-28.
  122. ↑ "PBlaze5 900". memblaze.com. Retrieved 2019-03-28.
  123. ↑ "PBlaze5 910/916 series NVMe SSD". memblaze.com. Retrieved 2019-03-26.
  124. ↑ "PBlaze5 510/516 series NVMe™ SSD". memblaze.com. Retrieved 2019-03-26.
  125. ↑ "QLC NAND - What can we expect from the technology?". 7 November 2018.
  126. ↑ "Say Hello: Meet the World's First QLC SSD, the Micron 5210 ION". Micron.com.
  127. ↑ "QLC NAND". Micron.com.
  128. ↑ Tallis, Billy. "The Intel SSD 660p SSD Review: QLC NAND Arrives For Consumer SSDs". AnandTech.com.
  129. ↑ "SSD endurance myths and legends articles on StorageSearch.com". StorageSearch.com.
  130. ↑ "Samsung Announces QLC SSDs And Second-Gen Z-NAND". Tom's Hardware. 18 October 2018.
  131. ↑ "Samsung 860 QVO review: the first QLC SATA SSD, but it can't topple TLC yet". PCGamesN.
  132. ↑ "Samsung Electronics Starts Mass Production of Industry's First 4-bit Consumer SSD". news.samsung.com.
  133. ↑ Nellis, Hyunjoo Jin, Stephen (20 October 2020). "South Korea's SK Hynix to buy Intel's NAND business for $9 billion". Reuters – via www.reuters.com.{{cite news}}: CS1 maint: multiple names: authors list (link)
  134. ↑ "NAND Evolution and its Effects on Solid State Drive Useable Life" (PDF). Western Digital. 2009. Archived from the original (PDF) on 12 November 2011. Retrieved 22 April 2012.
  135. ↑ "Flash vs DRAM follow-up: chip stacking". The Daily Circuit. 22 April 2012. Archived from the original on 24 November 2012. Retrieved 22 April 2012.
  136. ↑ "Computer data storage unit conversion - non-SI quantity". Archived from the original on 8 May 2015. Retrieved 2015-05-20.
  137. ↑ Shilov, Anton (12 September 2005). "Samsung Unveils 2GB Flash Memory Chip". X-bit labs. Archived from the original on 24 December 2008. Retrieved 30 November 2008.
  138. ↑ Gruener, Wolfgang (11 September 2006). "Samsung announces 40 nm Flash, predicts 20 nm devices". TG Daily. Archived from the original on 23 March 2008. Retrieved 30 November 2008.
  139. ↑ "SanDisk Media Center". sandisk.com. Archived from the original on 19 December 2008.
  140. ↑ "SanDisk Media Center". sandisk.com. Archived from the original on 19 December 2008.
  141. ↑ https://www.pcworld.com/article/225370/look_out_for_the_256gb_thumb_drive_and_the_128gb_tablet.html[dead link]; "Kingston outs the first 256GB flash drive". Archived from the original on 8 July 2017. Retrieved 2017-08-28. 20 July 2009, Kingston DataTraveler 300 is 256 GB.
  142. ↑ Borghino, Dario (31 March 2015). "3D flash technology moves forward with 10 TB SSDs and the first 48-layer memory cells". Gizmag. Archived from the original on 18 May 2015. Retrieved 31 March 2015.
  143. ↑ "Samsung Launches Monster 4TB 850 EVO SSD Priced at $1,499 | Custom PC Review". Custom PC Review. 2016-07-13. Archived from the original on 9 October 2016. Retrieved 2016-10-08.
  144. ↑ "Samsung Unveils 32TB SSD Leveraging 4th Gen 64-Layer 3D V-NAND | Custom PC Review". Custom PC Review. 2016-08-11. Archived from the original on 9 October 2016. Retrieved 2016-10-08.
  145. ↑ 145.0 145.1 Master, Neal; Andrews, Mathew; Hick, Jason; Canon, Shane; Wright, Nicholas (2010). "Performance analysis of commodity and enterprise class flash devices" (PDF). IEEE Petascale Data Storage Workshop. Archived (PDF) from the original on 6 May 2016.
  146. ↑ "DailyTech - Samsung Confirms 32nm Flash Problems, Working on New SSD Controller". dailytech.com. Archived from the original on 4 March 2016. Retrieved 3 October 2009.
  147. ↑ 147.0 147.1 Clive Maxfield. "Bebop to the Boolean Boogie: An Unconventional Guide to Electronics". p. 232.
  148. ↑ Many serial flash devices implement a bulk read mode and incorporate an internal address counter, so that it is trivial to configure them to transfer their entire contents to RAM on power-up. When clocked at 50 MHz, for example, a serial flash could transfer a 64 Mbit firmware image in less than two seconds.
  149. ↑ Lyth0s (17 March 2011). "SSD vs. HDD". elitepcbuilding.com. Archived from the original on 20 August 2011. Retrieved 11 July 2011.
  150. ↑ "Flash Solid State Disks – Inferior Technology or Closet Superstar?". STORAGEsearch. Archived from the original on 24 December 2008. Retrieved 30 November 2008.
  151. ↑ Vadim Tkachenko (2012-09-12). "Intel SSD 910 vs HDD RAID in tpcc-mysql benchmark". MySQL Performance Blog.
  152. ↑ Matsunobu, Yoshinori. "SSD Deployment Strategies for MySQL." Archived 3 March 2016 at the Wayback Machine Sun Microsystems, 15 April 2010.
  153. ↑ "Samsung Electronics Launches the World's First PCs with NAND Flash-based Solid State Disk". Press Release. Samsung. 24 May 2006. Archived from the original on 20 December 2008. Retrieved 30 November 2008.
  154. ↑ "Samsung's SSD Notebook". 22 August 2006.
  155. ↑ "文庫本サイズのVAIO「type U」 フラッシュメモリー搭載モデル発売". Sony.jp (in 日本語).
  156. ↑ "Sony Vaio UX UMPC – now with 32 GB Flash memory | NBnews.info. Laptop and notebook news, reviews, test, specs, price | Каталог ноутбуков, ультрабуков и планшетов, новости, обзоры".
  157. ↑ Douglas Perry (2012) Princeton: Replacing RAM with Flash Can Save Massive Power.
  158. ↑ 158.0 158.1 "Understanding Life Expectancy of Flash Storage". www.ni.com (in English). 2020-07-23. Retrieved 2020-12-19.
  159. ↑ "8-Bit AVR Microcontroller ATmega32A Datasheet Complete" (PDF). 2016-02-19. p. 18. Archived from the original (PDF) on 9 April 2016. Retrieved 2016-05-29. Reliability Qualification results show that the projected data retention failure rate is much less than 1 PPM over 20 years at 85 °C or 100 years at 25 °C
  160. ↑ "On Hacking MicroSD Cards « bunnie's blog".
  161. ↑ "Data Retention in MLC NAND Flash Memory: Characterization, Optimization, and Recovery" (PDF). 2015-01-27. p. 10. Archived (PDF) from the original on 7 October 2016. Retrieved 2016-04-27.
  162. ↑ "JEDEC SSD Specifications Explained" (PDF). p. 27.
  163. ↑ Yinug, Christopher Falan (July 2007). "The Rise of the Flash Memory Market: Its Impact on Firm Behavior and Global Semiconductor Trade Patterns" (PDF). Journal of International Commerce and Economics. Archived from the original (PDF) on 29 May 2008. Retrieved 19 April 2008.
  164. ↑ NAND memory market rockets Archived 8 February 2016 at the Wayback Machine, 17 April 2013, Nermin Hajdarbegovic, TG Daily, retrieved at 18 April 2013
  165. ↑ "Power outage may have ruined 15 exabytes of WD and Toshiba flash storage". AppleInsider.
  166. ↑ "NAND Flash manufacturers' market share 2019". Statista. Retrieved 3 July 2019.
  167. ↑ "SK Hynix completes first phase of $9 bln Intel NAND business buy". Reuters. 29 December 2021. Retrieved June 27, 2022.
  168. ↑ "NAND Revenue by Manufacturers Worldwide (2014-2022)". 26 May 2020. Retrieved June 27, 2022.
  169. ↑ 169.0 169.1 169.2 169.3 169.4 169.5 169.6 169.7 169.8 169.9 "The Flash Memory Market" (PDF). Integrated Circuit Engineering Corporation. Smithsonian Institution. 1997. p. 4. Retrieved 16 October 2019.
  170. ↑ Cappelletti, Paulo; Golla, Carla; Olivo, Piero; Zanoni, Enrico (2013). Flash Memories. Springer Science & Business Media. p. 32. ISBN 9781461550150.
  171. ↑ "Not Flashing Quite As Fast". Electronic Business. Cahners Publishing Company. 26 (7–13): 504. 2000. Unit shipments increased 64% in 1999 from the prior year, and are forecast to increase 44% to 1.8 billion units in 2000.
  172. ↑ Sze, Simon Min. "EVOLUTION OF NONVOLATILE SEMICONDUCTOR MEMORY: From Invention to Nanocrystal Memory" (PDF). CERN. National Yang Ming Chiao Tung University. p. 41. Retrieved 22 October 2019.
  173. ↑ 173.0 173.1 Handy, Jim (26 May 2014). "How Many Transistors Have Ever Shipped?". Forbes. Retrieved 21 October 2019.
  174. ↑ "【Market View】Major events in the 2008 DRAM industry; End application demand remains weak, 2009 NAND Flash demand bit growth being revised down to 81%". DRAMeXchange. 30 December 2008. Retrieved 16 October 2019.
  175. ↑ "NOR Flash Memory Finds Growth Opportunities in Tablets and E-Book Readers". IHS Technology. IHS Markit. 9 June 2011. Retrieved 16 October 2019.
  176. ↑ "Samsung to unveil new mass-storage memory cards". The Korea Times. 29 August 2012. Retrieved 16 October 2019.
  177. ↑ "Winbond Top Serial Flash Memory Supplier Worldwide, Ships 1.7 Billion Units in 2012, Ramps 58nm Production". Business Wire. Winbond. 10 April 2013. Retrieved 16 October 2019.
  178. ↑ Shilov, Anton (1 October 2015). "Samsung: NAND flash industry will triple output to 253EB by 2020". KitGuru. Retrieved 16 October 2019.
  179. ↑ "Flash memory prices rebound as makers introduce larger-capacity chips". Nikkei Asian Review. Nikkei, Inc. 21 July 2016. Retrieved 16 October 2019.
  180. ↑ Tidwell, William (30 August 2016). "Data 9, Storage 1 - NAND Production Falls Behind in the Age of Hyperscale". Seeking Alpha. Retrieved 17 October 2019.
  181. ↑ Coughlin, Thomas M. (2017). Digital Storage in Consumer Electronics: The Essential Guide. Springer. p. 217. ISBN 9783319699073.
  182. ↑ 182.0 182.1 Reinsel, David; Gantz, John; Rydning, John (November 2018). "IDC White Paper: The Digitization of the World" (PDF). Seagate Technology. International Data Corporation. p. 14. Retrieved 17 October 2019.
  183. ↑ Mellor, Chris (28 February 2018). "Who was the storage dollar daddy in 2017? S. S. D". The Register. Retrieved 17 October 2019.
  184. ↑ "Combined SSD, HDD Storage Shipped Jumps 21% to 912 Exabytes in 2018". Business Wire. TRENDFOCUS. 7 March 2019. Retrieved 17 October 2019.
  185. ↑ 185.0 185.1 Yiu, Joseph (February 2015). "Embedded Processors" (PDF). ARM. Embedded World 2015. Retrieved 23 October 2019.
  186. ↑ Smith, Ryan (8 October 2019). "Arm TechCon 2019 Keynote Live Blog (Starts at 10am PT/17:00 UTC)". AnandTech. Retrieved 15 October 2019.
  187. ↑ "2011 Annual Report". Cypress Semiconductor. 2012. Archived from the original on 16 October 2019. Retrieved 16 October 2019.
  188. ↑ 188.0 188.1 188.2 188.3 188.4 "Technology Roadmap for NAND Flash Memory". techinsights. April 2013. Archived from the original on 9 January 2015. Retrieved 9 January 2015.
  189. ↑ 189.0 189.1 189.2 189.3 189.4 189.5 "Technology Roadmap for NAND Flash Memory". techinsights. April 2014. Archived from the original on 9 January 2015. Retrieved 9 January 2015.
  190. ↑ 190.0 190.1 190.2 190.3 "NAND Flash Memory Roadmap" (PDF). TechInsights. June 2016. Archived from the original (PDF) on 25 June 2018. Retrieved 25 June 2018.
  191. ↑ 191.0 191.1 "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. 11 April 2013. Archived from the original on 21 June 2019. Retrieved 21 June 2019.
  192. ↑ "Toshiba : News Release (31 Aug, 2010): Toshiba launches 24nm process NAND flash memory". Toshiba.co.jp.
  193. ↑ Lal Shimpi, Anand (2 December 2010). "Micron's ClearNAND: 25nm + ECC, Combats Increasing Error Rates". Anandtech. Archived from the original on 3 December 2010. Retrieved 2 December 2010.
  194. ↑ Kim, Kinam; Koh, Gwan-Hyeob (16 May 2004). 2004 24th International Conference on Microelectronics (IEEE Cat. No.04TH8716). Vol. 1. Serbia and Montenegro: Proceedings of the 24th International Conference on Microelectronics. pp. 377–384. doi:10.1109/ICMEL.2004.1314646. ISBN 978-0-7803-8166-7. S2CID 40985239.
  195. ↑ "A chronological list of Intel products. The products are sorted by date" (PDF). Intel museum. Intel Corporation. July 2005. Archived from the original (PDF) on 9 August 2007. Retrieved 31 July 2007.
  196. ↑ "DD28F032SA Datasheet". Intel. Retrieved 27 June 2019.
  197. ↑ "Japanese Company Profiles" (PDF). Smithsonian Institution. 1996. Retrieved 27 June 2019.
  198. ↑ "Toshiba to Introduce Flash Memory Cards". Toshiba. 2 March 1995. Retrieved 20 June 2019.
  199. ↑ "WORLDWIDE IC MANUFACTURERS" (PDF). Smithsonian Institution. 1997. Retrieved 10 July 2019.
  200. ↑ "TOSHIBA ANNOUNCES 0.13 MICRON 1Gb MONOLITHIC NAND FEATURING LARGE BLOCK SIZE FOR IMPROVED WRITE/ERASE SPEED PERFORMANCE". Toshiba. 9 September 2002. Archived from the original on 11 March 2006. Retrieved 11 March 2006.
  201. ↑ "TOSHIBA AND SANDISK INTRODUCE A ONE GIGABIT NAND FLASH MEMORY CHIP, DOUBLING CAPACITY OF FUTURE FLASH PRODUCTS". Toshiba. 12 November 2001. Retrieved 20 June 2019.
  202. ↑ 202.0 202.1 "Our Proud Heritage from 2000 to 2009". Samsung Semiconductor. Samsung. Retrieved 25 June 2019.
  203. ↑ "TOSHIBA ANNOUNCES 1 GIGABYTE COMPACTFLASH™CARD". Toshiba. 9 September 2002. Archived from the original on 11 March 2006. Retrieved 11 March 2006.
  204. ↑ 204.0 204.1 "History: 2010s". SK Hynix. Archived from the original on 17 May 2021. Retrieved 8 July 2019.
  205. ↑ "Samsung e·MMC Product family" (PDF). Samsung Electronics. December 2011. Retrieved 15 July 2019.
  206. ↑ "Toshiba Develops World's First 4-bit Per Cell QLC NAND Flash Memory". TechPowerUp. 28 June 2017. Retrieved 20 June 2019.
  207. ↑ Shilov, Anton (6 August 2018). "Samsung Starts Mass Production of QLC V-NAND-Based SSDs". AnandTech. Retrieved 23 June 2019.
  208. ↑ "Toshiba's flash chips could boost SSD capacity by 500 percent". Engadget. 20 July 2018. Retrieved 23 June 2019.
  209. ↑ McGrath, Dylan (20 February 2019). "Toshiba Claims Highest-Capacity NAND". EE Times. Retrieved 23 June 2019.
  210. ↑ Shilov, Anton (26 June 2019). "SK Hynix Starts Production of 128-Layer 4D NAND, 176-Layer Being Developed". AnandTech. Retrieved 8 July 2019.
  211. ↑ Mu-Hyun, Cho. "Samsung produces 1TB eUFS memory for smartphones". ZDNet.
  212. ↑ "Samsung Breaks Terabyte Threshold for Smartphone Storage with Industry's First 1TB Embedded Universal Flash Storage". Samsung. 30 January 2019. Retrieved 13 July 2019.


बाहरी संबंध

Wikimedia Commons has media related to [[commons:Category:फ्लैश मेमोरी|फ्लैश मेमोरी]].

]]

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=फ्लैश_मेमोरी&oldid=12512’