फ्लैश मेमोरी: Difference between revisions
From Vigyanwiki
No edit summary |
No edit summary |
||
| (21 intermediate revisions by 3 users not shown) | |||
| Line 2: | Line 2: | ||
{{For|the neuropsychological concept related to human memory|Flashbulb memory}} | {{For|the neuropsychological concept related to human memory|Flashbulb memory}} | ||
[[File:USB flash drive.JPG|thumb|एक | [[File:USB flash drive.JPG|thumb|एक असंगठित USB फ्लैश ड्राइव। बाईं ओर की चिप फ्लैश मेमोरी है। नियंत्रक दाईं ओर है।]] | ||
{{Memory types}} | {{Memory types}} | ||
'''<big>फ्लैश मेमोरी (Flash Memory)</big>''' कंप्यूटर मेमोरी संग्रह का एक ऐसा इलेक्ट्रॉनिक अवाष्पशील माध्यम है, जिसे विद्युत रूप से मिटाकर पुनः | '''<big>फ्लैश मेमोरी (Flash Memory)</big>''' कंप्यूटर मेमोरी संग्रह का एक ऐसा इलेक्ट्रॉनिक अवाष्पशील माध्यम है, जिसे विद्युत रूप से मिटाकर पुनः प्रोग्राम किया जा सकता है। '''नॉर (NOR) फ़्लैश''' और '''नैंड (NAND) फ़्लैश,''' दो मुख्य प्रकार की फ्लैश मेमोरी हैं, जिन्हें '''नॉर (NOR)''' और '''नैंड (NAND) लॉजिक गेट''' (तर्कद्वार) के नाम से जाना जाता है। ये दोनों मेमोरी एक ही बनावट के कोश का उपयोग करते हैं, जिसमें मॉस्फेट (MOSFET) जैसे चलायमान (floating) गेट सम्मिलित हैं। ये परिपथ स्तर पर भिन्न होते हैं, जो इस बात पर निर्भर करता है कि बिट रेखा (bit line) या शब्द रेखा (word line) की स्थिति को उच्च खींचा गया है या निम्न: बिट रेखा और शब्द रेखा के बीच का संबंध नैंड (NAND) फ़्लैश में नैंड (NAND) गेट जैसा और नॉर (NOR) फ्लैश में नॉर (NOR) गेट जैसा दिखता है। | ||
फ्लैश मेमोरी एक प्रकार की चलायमान-गेट मेमोरी है। इसका आविष्कार वर्ष 1980 में '''''तोशिबा (Toshiba)''''' में हुआ था और जो कि EEPROM तकनीक पर आधारित है। तोशिबा ने वर्ष 1987 में फ्लैश मेमोरी का विपणन (marketing) शुरू किया।<ref name=":0" /> | फ्लैश मेमोरी एक प्रकार की चलायमान-गेट मेमोरी है। इसका आविष्कार वर्ष 1980 में '''''तोशिबा (Toshiba)''''' में हुआ था और जो कि ईईप्रोम (EEPROM) तकनीक पर आधारित है। तोशिबा ने वर्ष 1987 में फ्लैश मेमोरी का विपणन (marketing) शुरू किया।<ref name=":0" /> EPROM को पुनः लिखने से पहले पूर्णतः मिटाना पड़ता था। हालांकि नैंड (NAND) फ्लैश मेमोरी को पेज (या ब्लॉक) में लिखा, पढ़ा और मिटाया जा सकता है, जो सामान्पयतः पूरे उपकरण की तुलना में अत्यंत छोटे होते हैं। नॉर (NOR) फ्लैश मेमोरी मिटाए गए स्थान पर केवल एक ही मशीन शब्द को लिखने और स्वतंत्र रूप से पढ़ने की अनुमति देती है। एक फ्लैश मेमोरी उपकरण में सामान्यतः प्रत्येक फ्लैश मेमोरी कोशों को पकड़े हुए एक या एक से अधिक फ्लैश मेमोरी चिपों (Chips) के साथ-साथ एक अलग फ्लैश मेमोरी नियंत्रक चिप होती है। | ||
NAND फ्लैश मेमोरी का प्रयोग मुख्य रूप से मेमोरी कार्ड (memory card), यूएसबी फ्लैश ड्राइव (USB flash drive), वर्ष 2009 के बाद से उत्पादित ठोस अवस्था ड्राइव (solid-state drives), फ़ीचर फोन, स्मार्टफोन और इसी तरह के उत्पादों में सामान्य भंडारण (storage) और डेटा के हस्तांतरण (data transferring) के लिए जाता है। NAND या NOR फ्लैश मेमोरी का उपयोग प्रायः कई डिजिटल उत्पादों में विन्यास डेटा (configuration data) को संग्रहीत करने के लिए किया जाता है, जो पहले EEPROM या बैटरी-संचालित स्थिर | नैंड (NAND) फ्लैश मेमोरी का प्रयोग मुख्य रूप से मेमोरी कार्ड (memory card), यूएसबी फ्लैश ड्राइव (USB flash drive), वर्ष 2009 के बाद से उत्पादित ठोस अवस्था ड्राइव (solid-state drives), फ़ीचर फोन, स्मार्टफोन और इसी तरह के उत्पादों में सामान्य भंडारण (storage) और डेटा के हस्तांतरण (data transferring) के लिए जाता है। नैंड (NAND) या नॉर (NOR) फ्लैश मेमोरी का उपयोग प्रायः कई डिजिटल उत्पादों में विन्यास डेटा (configuration data) को संग्रहीत करने के लिए किया जाता है, जो पहले ईईप्रोम (EEPROM) या बैटरी-संचालित स्थिर रैम (static RAM)) द्वारा संभव था। फ्लैश मेमोरी में एक प्रमुख नुकसान यह है कि यह एक विशिष्ट पृष्ठ में अपेक्षाकृत कम लेखन-चक्रों को ही सहन कर सकता है।<ref>{{cite news | url= http://www.flashstorage.com/flash-storage-technical-economic-primer/ | work= FlashStorage.com | title= A Flash Storage Technical and Economic Primer | date= 30 March 2015 | url-status= live | archive-url= https://web.archive.org/web/20150720220844/http://www.flashstorage.com/flash-storage-technical-economic-primer/ | archive-date= 20 July 2015}}</ref> | ||
फ्लैश मेमोरी<ref>{{cite news | url= https://www.bitwarsoft.com/what-is-flash-memory.html | work= Bitwarsoft.com | title= What is Flash Memory | date= 22 July 2020}}</ref> का उपयोग कंप्यूटर, पीडीए (PDA), डिजिटल ऑडियो प्लेयर (digital audio players), डिजिटल कैमरा (digital camera), मोबाइल फोन, सिंथेसाइज़र (synthesizers), वीडियो गेम, वैज्ञानिक यंत्रों, औद्योगिक रोबोटिक्स (industrial robotics) और चिकित्सीय इलेक्ट्रॉनिक्स में किया जाता है। फ्लैश मेमोरी तेजी से अध्ययन करती है, लेकिन यह स्थैतिक RAM या ROM जितनी तेज नहीं होती है। इसके यांत्रिक आघात प्रतिरोध (mechanical shock resistance) के कारण वहनीय (portable) उपकरणों में फ्लैश मेमोरी का उपयोग करना ज्यादा पसंद किया जाता है क्योंकि यांत्रिक ड्राइव (mechanical drives) यांत्रिक क्षति के लिए अधिक उन्मुख (ready) होते हैं। | फ्लैश मेमोरी<ref>{{cite news | url= https://www.bitwarsoft.com/what-is-flash-memory.html | work= Bitwarsoft.com | title= What is Flash Memory | date= 22 July 2020}}</ref> का उपयोग कंप्यूटर, पीडीए (PDA), डिजिटल ऑडियो प्लेयर (digital audio players), डिजिटल कैमरा (digital camera), मोबाइल फोन, सिंथेसाइज़र (synthesizers), वीडियो गेम, वैज्ञानिक यंत्रों, औद्योगिक रोबोटिक्स (industrial robotics) और चिकित्सीय इलेक्ट्रॉनिक्स में किया जाता है। फ्लैश मेमोरी तेजी से अध्ययन करती है, लेकिन यह स्थैतिक रैम (RAM) या रोम (ROM) जितनी तेज नहीं होती है। इसके यांत्रिक आघात प्रतिरोध (mechanical shock resistance) के कारण वहनीय (portable) उपकरणों में फ्लैश मेमोरी का उपयोग करना ज्यादा पसंद किया जाता है क्योंकि यांत्रिक ड्राइव (mechanical drives) यांत्रिक क्षति के लिए अधिक उन्मुख (ready) होते हैं। | ||
फ़्लैश मेमोरी में डेटा को मिटाने के लिए उपयोग किए जाने वाले बड़े आकार के खाने (blocks) डेटा मिटाने धीमे के कारण इसे गैर-फ्लैश EEPROM में बड़ी मात्रा में डेटा लिखते समय एक महत्वपूर्ण गति लाभ देते हैं। फ्लैश मेमोरी की लागत वर्ष 2019 तक ({{As of|2019|post=}}) बाइट-प्रोग्रामेबल EEPROM की तुलना में बहुत कम थी और जहाँ भी तंत्र (system) को महत्वपूर्ण मात्रा में अवाष्पशील ठोस-अवस्था भंडारण की आवश्यकता होती थी, इसका उपयोग प्रमुख रूप से किया जाता था। हालांकि | फ़्लैश मेमोरी में डेटा को मिटाने के लिए उपयोग किए जाने वाले बड़े आकार के खाने (blocks) डेटा मिटाने धीमे के कारण इसे गैर-फ्लैश ईईप्रोम (EEPROM) में बड़ी मात्रा में डेटा लिखते समय एक महत्वपूर्ण गति लाभ देते हैं। फ्लैश मेमोरी की लागत वर्ष 2019 तक ({{As of|2019|post=}}) बाइट-प्रोग्रामेबल ईईप्रोम (EEPROM) की तुलना में बहुत कम थी और जहाँ भी तंत्र (system) को महत्वपूर्ण मात्रा में अवाष्पशील ठोस-अवस्था भंडारण की आवश्यकता होती थी, इसका उपयोग प्रमुख रूप से किया जाता था। हालांकि ईईप्रोम (EEPROM) का उपयोग अभी भी श्रेणी उपस्थिति का पता लगाने जैसे अनुप्रयोगों में किया जाता है, जिनके लिए केवल अल्प मात्रा में भंडारण की आवश्यकता होती है।<ref>{{cite web |url=https://www.micron.com/-/media/client/global/documents/products/technical-note/dram-modules/tn_04_42.pdf?rev=e5a1537ce3214de5b695f17c340fd023 |title=TN-04-42: Memory Module Serial Presence-Detect Introduction |publisher=Micron |access-date=1 June 2022}}</ref><ref>{{cite web|url=https://whatis.techtarget.com/definition/serial-presence-detect-SPD|title=What is serial presence detect (SPD)? - Definition from WhatIs.com|website=WhatIs.com}}</ref> | ||
फ्लैश मेमोरी पैकेज थ्रू-सिलिकॉन वाया (through-silicon via) और प्रति डाई 3डी टीएलसी NAND कोशों (3D TLC NAND cells) की कई दर्जन परतों के साथ डाई स्टैकिंग (die stacking) का एक साथ उपयोग कर सकते हैं ताकि 16 स्टैक्ड डाई (stacked die) का उपयोग करके प्रति पैकेज 1 टेबीबाइट (tebibyte) तक की क्षमता प्राप्त की जा सके और पैकेज के अन्दर एक एकीकृत फ्लैश नियंत्रक की एक अलग डाई के रूप में उपयोग किया जा सके।<ref>{{cite web|url=https://www.anandtech.com/show/13918/samsung-starts-production-of-1-tb-eufs-21-storage-for-smartphones|title=Samsung Starts Production of 1 TB eUFS 2.1 Storage for Smartphones|first=Anton|last=Shilov|website=AnandTech.com}}</ref><ref>{{cite web|url=https://www.anandtech.com/show/12120/samsung-starts-production-of-512-gb-ufs-chips|title=Samsung Starts Production of 512 GB UFS NAND Flash Memory: 64-Layer V-NAND, 860 MB/s Reads|first=Anton|last=Shilov|website=AnandTech.com}}</ref><ref>{{Cite book|doi = 10.1109/ISSCC.2017.7870331|s2cid = 206998691|chapter = 11.4 a 512Gb 3b/Cell 64-stacked WL 3D V-NAND flash memory|title = 2017 IEEE International Solid-State Circuits Conference (ISSCC)|year = 2017|last1 = Kim|first1 = Chulbum|last2 = Cho|first2 = Ji-Ho|last3 = Jeong|first3 = Woopyo|last4 = Park|first4 = Il-han|last5 = Park|first5 = Hyun-Wook|last6 = Kim|first6 = Doo-Hyun|last7 = Kang|first7 = Daewoon|last8 = Lee|first8 = Sunghoon|last9 = Lee|first9 = Ji-Sang|last10 = Kim|first10 = Wontae|last11 = Park|first11 = Jiyoon|last12 = Ahn|first12 = Yang-lo|last13 = Lee|first13 = Jiyoung|last14 = Lee|first14 = Jong-Hoon|last15 = Kim|first15 = Seungbum|last16 = Yoon|first16 = Hyun-Jun|last17 = Yu|first17 = Jaedoeg|last18 = Choi|first18 = Nayoung|last19 = Kwon|first19 = Yelim|last20 = Kim|first20 = Nahyun|last21 = Jang|first21 = Hwajun|last22 = Park|first22 = Jonghoon|last23 = Song|first23 = Seunghwan|last24 = Park|first24 = Yongha|last25 = Bang|first25 = Jinbae|last26 = Hong|first26 = Sangki|last27 = Jeong|first27 = Byunghoon|last28 = Kim|first28 = Hyun-Jin|last29 = Lee|first29 = Chunan|last30 = Min|first30 = Young-Sun|pages = 202–203|isbn = 978-1-5090-3758-2|display-authors = 29}}</ref><ref>{{cite web|url=https://m.hexus.net/tech/news/storage/127010-samsung-enables-1tb-eufs-21-smartphones/|title=Samsung enables 1TB eUFS 2.1 smartphones - Storage - News - HEXUS.net|website=m.hexus.net}}</ref> | फ्लैश मेमोरी पैकेज थ्रू-सिलिकॉन वाया (through-silicon via) और प्रति डाई 3डी टीएलसी नैंड (NAND) कोशों (3D TLC नैंड (NAND) cells) की कई दर्जन परतों के साथ डाई स्टैकिंग (die stacking) का एक साथ उपयोग कर सकते हैं ताकि 16 स्टैक्ड डाई (stacked die) का उपयोग करके प्रति पैकेज 1 टेबीबाइट (tebibyte) तक की क्षमता प्राप्त की जा सके और पैकेज के अन्दर एक एकीकृत फ्लैश नियंत्रक की एक अलग डाई के रूप में उपयोग किया जा सके।<ref>{{cite web|url=https://www.anandtech.com/show/13918/samsung-starts-production-of-1-tb-eufs-21-storage-for-smartphones|title=Samsung Starts Production of 1 TB eUFS 2.1 Storage for Smartphones|first=Anton|last=Shilov|website=AnandTech.com}}</ref><ref>{{cite web|url=https://www.anandtech.com/show/12120/samsung-starts-production-of-512-gb-ufs-chips|title=Samsung Starts Production of 512 GB UFS NAND Flash Memory: 64-Layer V-NAND, 860 MB/s Reads|first=Anton|last=Shilov|website=AnandTech.com}}</ref><ref>{{Cite book|doi = 10.1109/ISSCC.2017.7870331|s2cid = 206998691|chapter = 11.4 a 512Gb 3b/Cell 64-stacked WL 3D V-NAND flash memory|title = 2017 IEEE International Solid-State Circuits Conference (ISSCC)|year = 2017|last1 = Kim|first1 = Chulbum|last2 = Cho|first2 = Ji-Ho|last3 = Jeong|first3 = Woopyo|last4 = Park|first4 = Il-han|last5 = Park|first5 = Hyun-Wook|last6 = Kim|first6 = Doo-Hyun|last7 = Kang|first7 = Daewoon|last8 = Lee|first8 = Sunghoon|last9 = Lee|first9 = Ji-Sang|last10 = Kim|first10 = Wontae|last11 = Park|first11 = Jiyoon|last12 = Ahn|first12 = Yang-lo|last13 = Lee|first13 = Jiyoung|last14 = Lee|first14 = Jong-Hoon|last15 = Kim|first15 = Seungbum|last16 = Yoon|first16 = Hyun-Jun|last17 = Yu|first17 = Jaedoeg|last18 = Choi|first18 = Nayoung|last19 = Kwon|first19 = Yelim|last20 = Kim|first20 = Nahyun|last21 = Jang|first21 = Hwajun|last22 = Park|first22 = Jonghoon|last23 = Song|first23 = Seunghwan|last24 = Park|first24 = Yongha|last25 = Bang|first25 = Jinbae|last26 = Hong|first26 = Sangki|last27 = Jeong|first27 = Byunghoon|last28 = Kim|first28 = Hyun-Jin|last29 = Lee|first29 = Chunan|last30 = Min|first30 = Young-Sun|pages = 202–203|isbn = 978-1-5090-3758-2|display-authors = 29}}</ref><ref>{{cite web|url=https://m.hexus.net/tech/news/storage/127010-samsung-enables-1tb-eufs-21-smartphones/|title=Samsung enables 1TB eUFS 2.1 smartphones - Storage - News - HEXUS.net|website=m.hexus.net}}</ref> | ||
== इतिहास == | == इतिहास == | ||
=== पृष्ठभूमि (Background) === | === पृष्ठभूमि (Background) === | ||
फ्लैश मेमोरी की उत्पत्ति का पता चलायमान-गेट ट्रांजिस्टर (floating-gate transistor) नाम से प्रचलित चलायमान-गेट | फ्लैश मेमोरी की उत्पत्ति का पता चलायमान-गेट ट्रांजिस्टर (floating-gate transistor) नाम से प्रचलित चलायमान-गेट मॉस्फेट (FGMOS) के विकास से लगाया जा सकता है।<ref name="economist">{{cite news |title=Not just a flash in the pan |url=https://www.economist.com/technology-quarterly/2006/03/11/not-just-a-flash-in-the-pan |newspaper=[[The Economist]]|date=11 March 2006 |access-date=10 September 2019}}</ref><ref name="Bez">{{cite book |last1=Bez |first1=R. |last2=Pirovano |first2=A. |title=Advances in Non-Volatile Memory and Storage Technology |date=2019 |publisher=[[Woodhead Publishing]] |isbn=9780081025857}}</ref> मूल मॉस्फेट (MOSFET) (मेटल-ऑक्साइड-सेमिकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर) का आविष्कार वर्ष 1959 में मिस्र के अभियंता मोहम्मद एम. अताला (Mohamed M. Atalla) और कोरिया के अभियन्ता डावन काहंग (Dawon Kahng) ने बेल प्रयोगशाला में किया था।<ref name="computerhistory">{{cite journal|url=https://www.computerhistory.org/siliconengine/metal-oxide-semiconductor-mos-transistor-demonstrated/|title=1960 - Metal Oxide Semiconductor (MOS) Transistor Demonstrated|journal=The Silicon Engine|publisher=[[Computer History Museum]]}}</ref> डावन काहंग ने वर्ष 1967 में बेल प्रयोगशाला में चीन के अभियंता साइमन मिन सेज़ (Simon Min Sze) के साथ फ्लोटिंग-गेट मॉस्फेट (MOSFET) के रूप में एक परिवर्तन विकसित किया।<ref name="computerhistory1971">{{cite web |title=1971: Reusable semiconductor ROM introduced |url=https://www.computerhistory.org/storageengine/reusable-semiconductor-rom-introduced/ |website=[[Computer History Museum]] |access-date=19 June 2019}}</ref> उन्होंने प्रस्तावित किया कि इसे प्रोग्रामेबल रीड-ओनली मेमोरी (Programmable Read Only Memory, PROM) के एक रूप को संग्रहीत (store) करने के लिए चलायमान-गेट मेमोरी कोशों (floating-gate memory cells) के रूप में इस्तेमाल किया जा सकता है, जो अवाष्पशील और पुन: लिखने योग्य है।<ref name="computerhistory1971"/> | ||
1970 के दशक में चलायमान-गेट मेमोरी के प्रारम्भिक प्रकारों में EPROM (Erasable PROM) और | 1970 के दशक में चलायमान-गेट मेमोरी के प्रारम्भिक प्रकारों में EPROM (Erasable PROM)) और ईईप्रोम (Electrically Erasable PROM) सम्मिलित थे।<ref name="computerhistory1971" /> हालांकि, प्रारम्भिक चलायमान-गेट मेमोरी में डेटा के प्रत्येक बिट (bit) के लिए एक मेमोरी कोश बनाने में अभियंताओं की आवश्यकता होती है, जो अत्यंत बोझिल<ref>{{cite web |title=How ROM Works |url=https://computer.howstuffworks.com/rom5.htm |website=[[HowStuffWorks]] |access-date=10 September 2019 |date=29 August 2000}}</ref>, धीमा<ref name="forbes">{{cite web |last=Fulford |first=Adel |title=Unsung hero |work=Forbes |date=24 June 2002 |access-date=18 March 2008 |url=https://www.forbes.com/global/2002/0624/030.html |url-status=live |archive-url=https://web.archive.org/web/20080303205125/http://www.forbes.com/global/2002/0624/030.html |archive-date=3 March 2008}}</ref>, और महंगा साबित हुआ, जो 1970 के दशक में सैन्य उपकरणों और प्रारम्भिक प्रायोगिक मोबाइल फोन जैसे विशिष्ट अनुप्रयोगों के लिए चलायमान-गेट मेमोरी को प्रतिबंधित करता था।<ref name="economist" /> | ||
=== आविष्कार और व्यावसायीकरण === | === आविष्कार और व्यावसायीकरण === | ||
तोशिबा (Toshiba) के लिए काम करते हुए फ़ुजियो मासुओका (Fujio Masuoka) ने एक नए प्रकार की चलायमान-गेट मेमोरी का प्रस्ताव रखा, जिससे कोशों के समूह से जुड़े एकल तार पर विभव (voltage) लगाकर मेमोरी के पूरे भाग (section) को जल्दी और आसानी से मिटाया जा सकता है।<ref name="economist"/> इस प्रकार वर्ष 1980 में तोशिबा ( | तोशिबा (Toshiba) के लिए काम करते हुए फ़ुजियो मासुओका (Fujio Masuoka) ने एक नए प्रकार की चलायमान-गेट मेमोरी का प्रस्ताव रखा, जिससे कोशों के समूह से जुड़े एकल तार पर विभव (voltage) लगाकर मेमोरी के पूरे भाग (section) को जल्दी और आसानी से मिटाया जा सकता है।<ref name="economist"/> इस प्रकार वर्ष 1980 में तोशिबा (तोशिबा) में मासुओका (Masuoka) के फ्लैश मेमोरी का आविष्कार हुआ।<ref name="forbes"/><ref>{{patent|US|4531203|Fujio Masuoka}}</ref><ref>{{US patent|4531203|Semiconductor memory device and method for manufacturing the same}}</ref> तोशिबा के अनुसार, फ्लैश नाम का सुझाव मासुओका के सहयोगी शोजी एरीज़ुमी (Shōji Ariizumi) ने दिया था, क्योंकि मेमोरी के डेटा की मिटाने की प्रक्रिया ने उन्हें एक कैमरे के फ्लैश की याद दिला दी थी।<ref>{{cite web |url=http://www.eweek.com/c/a/Data-Storage/NAND-Flash-Memory-25-Years-of-Invention-Development-684048/ |title=NAND Flash Memory: 25 Years of Invention, Development - Data Storage - News & Reviews - eWeek.com |work=eweek.com}}</ref> मासुओका और उनके सहकर्मियों ने वर्ष 1984 में नॉर (NOR) फ्लैश का आविष्कार प्रस्तुत किया,<ref name="auto1">{{cite web |title=Toshiba: Inventor of Flash Memory |url=http://www.flash25.toshiba.com |website=[[Toshiba]] |access-date=20 June 2019}}</ref><ref>{{cite journal |last1=Masuoka |first1=F. |last2=Asano |first2=M. |last3=Iwahashi |first3=H. |last4=Komuro |first4=T. |last5=Tanaka |first5=S. |title=A new flash E2PROM cell using triple polysilicon technology |journal=1984 International Electron Devices Meeting |date=December 1984 |pages=464–467 |doi=10.1109/IEDM.1984.190752|s2cid=25967023 }}</ref> और उसी समय नैंड (NAND) फ्लैश को सैन फ्रांसिस्को (San Francisco) में आयोजित ''IEEE 1987 अंतर्राष्ट्रीय इलेक्ट्रॉन युक्ति संगोष्ठी (IEDM)'' में प्रस्तुत किया।<ref>{{cite conference |title=New ultra high density EPROM and flash EEPROM with NAND structure cell |last1=Masuoka |first1=F. |last2=Momodomi |first2=M. |last3=Iwata |first3=Y. |last4=Shirota |first4=R. |year=1987 |pages=552–555 |conference=[[International Electron Devices Meeting|IEDM]] 1987 |book-title=Electron Devices Meeting, 1987 International |publisher=[[IEEE]]|doi=10.1109/IEDM.1987.191485}}</ref> | ||
तोशिबा ने NAND फ्लैश मेमोरी को वर्ष 1987 में व्यावसायिक रूप से प्रस्तुत किया।<ref name=":0">{{cite web |title=1987: Toshiba Launches NAND Flash |url=https://www.eweek.com/storage/1987-toshiba-launches-nand-flash |website=[[eWeek]] |date=11 April 2012 |access-date=20 June 2019}}</ref><ref name="computerhistory1971" /> इंटेल कॉरपोरेशन ( | तोशिबा ने नैंड (NAND) फ्लैश मेमोरी को वर्ष 1987 में व्यावसायिक रूप से प्रस्तुत किया।<ref name=":0">{{cite web |title=1987: Toshiba Launches NAND Flash |url=https://www.eweek.com/storage/1987-toshiba-launches-nand-flash |website=[[eWeek]] |date=11 April 2012 |access-date=20 June 2019}}</ref><ref name="computerhistory1971" /> इंटेल कॉरपोरेशन (इन्टेल Corporation) ने वर्ष 1988 में पहला व्यावसायिक नॉर (NOR) फ्लैश चिप प्रस्तुत किया।<ref>{{cite web |url=http://www2.electronicproducts.com/NAND_vs_NOR_flash_technology-article-FEBMSY1-FEB2002.aspx |title=NAND vs. NOR flash technology: The designer should weigh the options when using flash memory |last=Tal |first=Arie |date=February 2002 |access-date=31 July 2010 |url-status=dead |archive-url=https://web.archive.org/web/20100728210327/http://www2.electronicproducts.com/NAND_vs_NOR_flash_technology-article-FEBMSY1-FEB2002.aspx |archive-date=28 July 2010}}</ref> नॉर (NOR) आधारित फ्लैश में मिटाने और लिखने में अधिक समय लगता है, लेकिन यह पूर्ण पता और डेटा बसें (data buses) प्रदान करता है, जिससे किसी भी मेमोरी के किसी भी स्थान पर यादृच्छिक पहुंच की अनुमति मिलती है। यह पुराने रीड-ओनली मेमोरी (रोम (ROM)) चिप के लिए एक उपयुक्त प्रतिस्थापक बनता है, जिसका उपयोग प्रोग्राम कोड (program code) को संग्रह करने के लिए किया जाता है, जिसे शायद ही कभी सम्पादित (update) करने की आवश्यकता होती है, जैसे कंप्यूटर के BIOS या सेट-टॉप बक्से (set-top box) प्रक्रिया यन्त्र सामग्री (firmware)। इसकी ऑन-चिप फ्लैश मेमोरी (on-chip flash memory) के लिए डेटा को मिटाने की क्षमता न्यूनतम 100 चक्रों से लेकर,<ref name="rej09b0138_h8s2357.pdf">{{cite web | url = http://documentation.renesas.com/doc/products/mpumcu/rej09b0138_h8s2357.pdf | title = H8S/2357 Group, H8S/2357F-ZTATTM, H8S/2398F-ZTATTM Hardware Manual, Section 19.6.1 | access-date =23 January 2012 | date = October 2004 | publisher = Renesas | quote = The flash memory can be reprogrammed up to 100 times.}}</ref> एक अधिक विशिष्ट 10,000 चक्र, 1,00,000 चक्र और अधिकतम 10,00,000 चक्रों तक हो सकती है।[[:en:Flash_memory#cite_note-24|<sup>[24]</sup>]] नॉर (NOR)-आधारित फ़्लैश प्रारंभिक फ़्लैश-आधारित हटाने योग्य मीडिया का आधार था और कॉम्पैक्ट फ्लैश (CompactFlash) मूल रूप से इस पर आधारित था, हालांकि बाद में कम खर्चीले नैंड (NAND) फ्लैश ने इन कार्डों का स्थान ले लिया। | ||
NAND फ्लैश ने मिटाने और लिखने के समय को कम कर दिया है, और इसमें प्रति सेल कम चिप क्षेत्र की आवश्यकता होती है, इस प्रकार ये अधिक भंडारण घनत्व (storage density) और NOR फ्लैश की तुलना में प्रति बिट कम लागत की अनुमति प्रदान करता है। हालाँकि, NAND फ़्लैश का I/O अंतर्पृष्ठ (input-output interface) यादृच्छिक-पहुँच बाहरी पता बस (random-access external address bus) प्रदान नहीं करता है। बल्कि, डेटा को खंड-वार (block-wise) पढ़ा जाना चाहिए, जिसमें सैकड़ों से हजारों बिट्स के विशिष्ट खंड (block) आकार होते हैं। यह NAND फ्लैश को प्रोग्राम ROM के प्रतिस्थापन के रूप में अनुपयुक्त बनाता है, क्योंकि अधिकांश माइक्रोप्रोसेसरों (microprocessors) और माइक्रोकंट्रोलर्स (microcontrollers) को बाइट-स्तरीय यादृच्छिक-पहुँच की आवश्यकता होती है। इस प्रकार, NAND फ्लैश भी हार्ड डिस्क (hard disk) ऑप्टिकल मीडिया (optical media) जैसे अन्य द्वितीयक डेटा भंडारण उपकरणों के समान ही है, और इस प्रकार यह मेमोरी कार्ड और ठोस-अवस्था ड्राइव (SSD) जैसे बड़े पैमाने पर भंडारण उपकरणों में उपयोग के लिए अत्यधिक उपयुक्त है। फ्लैश मेमोरी कार्ड और ठोस-अवस्था ड्राइव (SSD) कई NAND फ्लैश मेमोरी चिपों का उपयोग करके डेटा का भण्डारण करते हैं। | नैंड (NAND) फ्लैश ने मिटाने और लिखने के समय को कम कर दिया है, और इसमें प्रति सेल कम चिप क्षेत्र की आवश्यकता होती है, इस प्रकार ये अधिक भंडारण घनत्व (storage density) और नॉर (NOR) फ्लैश की तुलना में प्रति बिट कम लागत की अनुमति प्रदान करता है। हालाँकि, नैंड (NAND) फ़्लैश का I/O अंतर्पृष्ठ (input-output interface) यादृच्छिक-पहुँच बाहरी पता बस (random-access external address bus) प्रदान नहीं करता है। बल्कि, डेटा को खंड-वार (block-wise) पढ़ा जाना चाहिए, जिसमें सैकड़ों से हजारों बिट्स के विशिष्ट खंड (block) आकार होते हैं। यह नैंड (NAND) फ्लैश को प्रोग्राम रोम (ROM) के प्रतिस्थापन के रूप में अनुपयुक्त बनाता है, क्योंकि अधिकांश माइक्रोप्रोसेसरों (microprocessors) और माइक्रोकंट्रोलर्स (microcontrollers) को बाइट-स्तरीय यादृच्छिक-पहुँच की आवश्यकता होती है। इस प्रकार, नैंड (NAND) फ्लैश भी हार्ड डिस्क (hard disk) ऑप्टिकल मीडिया (optical media) जैसे अन्य द्वितीयक डेटा भंडारण उपकरणों के समान ही है, और इस प्रकार यह मेमोरी कार्ड और ठोस-अवस्था ड्राइव (SSD) जैसे बड़े पैमाने पर भंडारण उपकरणों में उपयोग के लिए अत्यधिक उपयुक्त है। फ्लैश मेमोरी कार्ड और ठोस-अवस्था ड्राइव (SSD) कई नैंड (NAND) फ्लैश मेमोरी चिपों का उपयोग करके डेटा का भण्डारण करते हैं। | ||
वर्ष 1995 में जारी स्मार्टमीडिया (SmartMedia) पहला NAND-आधारित हटाने योग्य मेमोरी कार्ड प्रारूप था। कई अन्य लोगों ने मल्टीमीडिया कार्ड (MultiMediaCard), सिक्योर डिजिटल (secure digital), मेमोरी छड़ (memory stick) और एक्सडी-पिक्चर कार्ड (xD-Picture Card) आदि के उपयोग को पसंद किया। | वर्ष 1995 में जारी स्मार्टमीडिया (SmartMedia) पहला नैंड (NAND)-आधारित हटाने योग्य मेमोरी कार्ड प्रारूप था। कई अन्य लोगों ने मल्टीमीडिया कार्ड (MultiMediaCard), सिक्योर डिजिटल (secure digital), मेमोरी छड़ (memory stick) और एक्सडी-पिक्चर कार्ड (xD-Picture Card) आदि के उपयोग को पसंद किया। | ||
=== बाद के विकास === | === बाद के विकास === | ||
RS-MMC, | आरएसएमएमसी (RS-MMC), मिनी एसडी (mini SD) और माइक्रोएसडी सहित मेमोरी कार्ड प्रारूपों की एक नई पीढ़ी में बेहद छोटे निर्माण कारक (form factors) हैं। उदाहरण के लिए, माइक्रोएसडी कार्ड (microSD card) का क्षेत्रफल लगभग 1.5 वर्गसेमी० और मोटाई 1 मिमी० से कम है। | ||
NAND फ्लैश ने कई प्रमुख तकनीकों के परिणामस्वरूप मेमोरी घनत्व के महत्वपूर्ण स्तरों को हासिल किया है, जिनका व्यावसायीकरण 2000 के दशक के अंत से 2010 के प्रारंभ तक किया गया था।<ref name="James">{{cite journal |last1=James |first1=Dick |title=3D ICs in the real world |journal=25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014) |date=2014 |pages=113–119 |doi=10.1109/ASMC.2014.6846988 |url=https://www.researchgate.net/publication/271453642|isbn=978-1-4799-3944-2 |s2cid=42565898 }}</ref> | नैंड (NAND) फ्लैश ने कई प्रमुख तकनीकों के परिणामस्वरूप मेमोरी घनत्व के महत्वपूर्ण स्तरों को हासिल किया है, जिनका व्यावसायीकरण 2000 के दशक के अंत से 2010 के प्रारंभ तक किया गया था।<ref name="James">{{cite journal |last1=James |first1=Dick |title=3D ICs in the real world |journal=25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014) |date=2014 |pages=113–119 |doi=10.1109/ASMC.2014.6846988 |url=https://www.researchgate.net/publication/271453642|isbn=978-1-4799-3944-2 |s2cid=42565898 }}</ref> | ||
बहु-स्तरीय कोश (MLC) तकनीक प्रत्येक मेमोरी कोश में एक से अधिक बिट स्टोर करती है। NEC ने वर्ष 1998 में बहु-स्तरीय सेल (MLC) तकनीक का प्रदर्शन किया, जिसमें 80MB की फ्लैश मेमोरी चिप में 2 बिट प्रति सेल का भंडारण किया जा सकता था।<ref>{{cite web|url=http://www.nec.co.jp/press/en/9710/2801.html|title=NEC: News Release 97/10/28-01|website=www.nec.co.jp}}</ref> एसटीमाइक्रोइलेक्ट्रॉनिक (STmicroelectronics) ने भी वर्ष 2000 में 64MB की NOR फ्लैश मेमोरी चिप के साथ बहु-स्तरीय कोश तकनीक प्रस्तुत की।<ref name="stol" /> तोशिबा ( | बहु-स्तरीय कोश (MLC) तकनीक प्रत्येक मेमोरी कोश में एक से अधिक बिट स्टोर करती है। NEC ने वर्ष 1998 में बहु-स्तरीय सेल (MLC) तकनीक का प्रदर्शन किया, जिसमें 80MB की फ्लैश मेमोरी चिप में 2 बिट प्रति सेल का भंडारण किया जा सकता था।<ref>{{cite web|url=http://www.nec.co.jp/press/en/9710/2801.html|title=NEC: News Release 97/10/28-01|website=www.nec.co.jp}}</ref> एसटीमाइक्रोइलेक्ट्रॉनिक (STmicroelectronics) ने भी वर्ष 2000 में 64MB की नॉर (NOR) फ्लैश मेमोरी चिप के साथ बहु-स्तरीय कोश तकनीक प्रस्तुत की।<ref name="stol" /> तोशिबा (तोशिबा) और सैनडिस्क (SanDisk) ने भी वर्ष 2009 में QLC तकनीक के साथ नैंड (NAND) फ्लैश चिप प्रस्तुत किए, जिसमें 4 बिट प्रति कोश का भंडारण और 64 Gbit की क्षमता थी।<ref name="toshiba2009" /><ref name="toshiba-sd-2009" /> सैमसंग इलेक्ट्रॉनिक्स ने त्रि-स्तरीय कोश (TLC) तकनीक प्रस्तुत की,जिसमें 3-बिट प्रति कोश का भंडारण किया जा सकता था। कम्पनी ने त्रि-स्तरीय कोश (TLC) तकनीक के साथ वर्ष 2010 में बड़े पैमाने पर नैंड (NAND) चिपों का उत्पादन शुरू कर दिया।<ref name="samsung-history" /> | ||
==== चार्ज ट्रैप फ्लैश (Charge Trap Flash) ==== | ==== चार्ज ट्रैप फ्लैश (Charge Trap Flash) ==== | ||
चार्ज ट्रैप फ्लैश (CTF) तकनीक पॉलीसिलिकॉन (polysilicon) चलायमान गेट को प्रतिस्थापित करती है, जिसमें ऊपर एक अवरोधक (blocking) गेट ऑक्साइड और नीचे एक टनलिंग ऑक्साइड (tunneling oxide) के बीच एक विद्युत-रोधी सिलिकॉन नाइट्राइड (silicon nitride) एक परत फंसी होती है। CTF में सैद्धांतिक रूप से इलेक्ट्रॉन रिसाव की संभावना कम होती है, जिससे डेटा प्रतिधारण में सुधार होता है।<ref>{{cite web|url=https://www.electronicdesign.com/technologies/memory/article/21796009/interview-spansions-cto-talks-about-embedded-charge-trap-nor-flash-technology|title=StackPath|website=www.electronicdesign.com}}</ref><ref>Ito, T., & Taito, Y. (2017). SONOS Split-Gate eFlash Memory. Embedded Flash Memory for Embedded Systems: Technology, Design for Sub-Systems, and Innovations, 209–244. doi:10.1007/978-3-319-55306-1_7</ref><ref>Bez, R., Camerlenghi, E., Modelli, A., & Visconti, A. (2003). Introduction to flash memory. Proceedings of the IEEE, 91(4), 489–502. doi:10.1109/jproc.2003.811702</ref><ref>Lee, J.-S. (2011). Review paper: Nano-floating gate memory devices. Electronic Materials Letters, 7(3), 175–183. doi:10.1007/s13391-011-0901-5</ref><ref name="auto5">{{cite web|url=https://www.embedded.com/flash-101-types-of-nand-flash/|title=Flash 101: Types of NAND Flash|first=Avinash|last=Aravindan|date=13 November 2018}}</ref><ref>Meena, J., Sze, S., Chand, U., & Tseng, T.-Y. (2014). Overview of emerging nonvolatile memory technologies. Nanoscale Research Letters, 9(1), 526. doi:10.1186/1556-276x-9-526</ref> | चार्ज ट्रैप फ्लैश (CTF) तकनीक पॉलीसिलिकॉन (polysilicon) चलायमान गेट को प्रतिस्थापित करती है, जिसमें ऊपर एक अवरोधक (blocking) गेट ऑक्साइड और नीचे एक टनलिंग ऑक्साइड (tunneling oxide) के बीच एक विद्युत-रोधी सिलिकॉन नाइट्राइड (silicon nitride) एक परत फंसी होती है। CTF में सैद्धांतिक रूप से इलेक्ट्रॉन रिसाव की संभावना कम होती है, जिससे डेटा प्रतिधारण में सुधार होता है।<ref>{{cite web|url=https://www.electronicdesign.com/technologies/memory/article/21796009/interview-spansions-cto-talks-about-embedded-charge-trap-nor-flash-technology|title=StackPath|website=www.electronicdesign.com}}</ref><ref>Ito, T., & Taito, Y. (2017). SONOS Split-Gate eFlash Memory. Embedded Flash Memory for Embedded Systems: Technology, Design for Sub-Systems, and Innovations, 209–244. doi:10.1007/978-3-319-55306-1_7</ref><ref>Bez, R., Camerlenghi, E., Modelli, A., & Visconti, A. (2003). Introduction to flash memory. Proceedings of the IEEE, 91(4), 489–502. doi:10.1109/jproc.2003.811702</ref><ref>Lee, J.-S. (2011). Review paper: Nano-floating gate memory devices. Electronic Materials Letters, 7(3), 175–183. doi:10.1007/s13391-011-0901-5</ref><ref name="auto5">{{cite web|url=https://www.embedded.com/flash-101-types-of-nand-flash/|title=Flash 101: Types of NAND Flash|first=Avinash|last=Aravindan|date=13 November 2018}}</ref><ref>Meena, J., Sze, S., Chand, U., & Tseng, T.-Y. (2014). Overview of emerging nonvolatile memory technologies. Nanoscale Research Letters, 9(1), 526. doi:10.1186/1556-276x-9-526</ref> | ||
| Line 44: | Line 44: | ||
फ्लैश मेमोरी की सीमित सहनशक्ति ही ऑक्साइड के क्षरण या घिसाव का कारण होती है, और बढ़ते क्षरण के साथ डेटा प्रतिधारण कम हो जाता है अर्थात् डेटा हानि की संभावना बढ़ जाती है, क्योंकि ऑक्साइड में क्षरण के कारण ये अपनी विद्युत अवरोधक विशेषताओं को खो देते हैं। ऑक्साइड को इलेक्ट्रॉनों से अवरोधित करना चाहिए, जिससे लीक होने के कारण होने वाली डेटा हानि को रोका जा सके। | फ्लैश मेमोरी की सीमित सहनशक्ति ही ऑक्साइड के क्षरण या घिसाव का कारण होती है, और बढ़ते क्षरण के साथ डेटा प्रतिधारण कम हो जाता है अर्थात् डेटा हानि की संभावना बढ़ जाती है, क्योंकि ऑक्साइड में क्षरण के कारण ये अपनी विद्युत अवरोधक विशेषताओं को खो देते हैं। ऑक्साइड को इलेक्ट्रॉनों से अवरोधित करना चाहिए, जिससे लीक होने के कारण होने वाली डेटा हानि को रोका जा सके। | ||
एन. कोडामा (N. Kodama), के. ओयामा (K. Oyama) और हिरोकी शिराई (Hiroki Shirai) सहित एनईसी (NEC) के कई शोधकर्ताओं ने चार्ज ट्रैप तकनीक के साथ एक प्रकार की फ्लैश मेमोरी को प्रस्तुत किया।<ref>{{cite journal |last1=Kodama |first1=N. |last2=Oyama |first2=K. |last3=Shirai |first3=H. |last4=Saitoh |first4=K. |last5=Okazawa |first5=T. |last6=Hokari |first6=Y. |title=A symmetrical side wall (SSW)-DSA cell for a 64 Mbit flash memory |journal=International Electron Devices Meeting 1991 [Technical Digest] |date=December 1991 |pages=303–306 |doi=10.1109/IEDM.1991.235443|isbn=0-7803-0243-5 |s2cid=111203629 }}</ref> सैफुन अर्धचालक (बाद में स्पैनसियन द्वारा अधिग्रहित) के बोज़ ईटन (Boaz Eitan) ने वर्ष 1998 में एनआरओएम ( | एन. कोडामा (N. Kodama), के. ओयामा (K. Oyama) और हिरोकी शिराई (Hiroki Shirai) सहित एनईसी (NEC) के कई शोधकर्ताओं ने चार्ज ट्रैप तकनीक के साथ एक प्रकार की फ्लैश मेमोरी को प्रस्तुत किया।<ref>{{cite journal |last1=Kodama |first1=N. |last2=Oyama |first2=K. |last3=Shirai |first3=H. |last4=Saitoh |first4=K. |last5=Okazawa |first5=T. |last6=Hokari |first6=Y. |title=A symmetrical side wall (SSW)-DSA cell for a 64 Mbit flash memory |journal=International Electron Devices Meeting 1991 [Technical Digest] |date=December 1991 |pages=303–306 |doi=10.1109/IEDM.1991.235443|isbn=0-7803-0243-5 |s2cid=111203629 }}</ref> सैफुन अर्धचालक (बाद में स्पैनसियन द्वारा अधिग्रहित) के बोज़ ईटन (Boaz Eitan) ने वर्ष 1998 में एनआरओएम (Nरोम (ROM)) नामक एक फ्लैश मेमोरी तकनीक का एकाधिकरण (patent) कराया, जिसने पारंपरिक फ्लैश मेमोरी की बनावट में उपयोग किए जाने वाले चलायमान गेट को प्रतिस्थापित करके चार्ज ट्रैपिंग परत का लाभ उठाया।<ref>{{cite web|last=Eitan|first=Boaz|title=US Patent 5,768,192: Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping|url=http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO1&Sect2=HITOFF&d=PALL&p=1&u=%2Fnetahtml%2FPTO%2Fsrchnum.htm&r=1&f=G&l=50&s1=5,768,192.PN.&OS=PN/5,768,192&RS=PN/5,768,192|publisher=US Patent & Trademark Office|access-date=22 May 2012}}</ref> रिचर्ड एम. फास्टो (Richard M. Fastow), मिस्र के अभियंता खालिद जेड. अहमद (Khaled Z. Ahmed) और जॉर्डन (Jordan) के अभियंता समीर हदद (Sameer Haddad)(जो बाद में स्पैन्सियन में शामिल हो गए) के नेतृत्व में एक उन्नत सूक्ष्म युक्ति (AMD) अनुसंधान टीम ने नॉर (NOR) फ्लैश मेमोरी कोशों के लिए एक चार्ज-ट्रैपिंग तंत्र प्रस्तुत किया।<ref>{{cite journal |last1=Fastow |first1=Richard M. |last2=Ahmed |first2=Khaled Z. |last3=Haddad |first3=Sameer |display-authors=etal |title=Bake induced charge gain in NOR flash cells |journal=IEEE Electron Device Letters |date=April 2000 |volume=21 |issue=4 |pages=184–186 |doi=10.1109/55.830976 |url=https://www.researchgate.net/publication/3253902|bibcode=2000IEDL...21..184F |s2cid=24724751 }}</ref> चार्ज ट्रैप फ्लैश को बाद में वर्ष 2002 में एएमडी (AMD) और फुजित्सु (Fujitsu) द्वारा व्यवसायीकृत किया गया।<ref name="auto3">{{cite news |title=Samsung produces first 3D NAND, aims to boost densities, drive lower cost per GB |url=https://www.extremetech.com/computing/163221-samsung-produces-first-3d-nand-aims-to-boost-densities-drive-lower-cost-per-gb |access-date=4 July 2019 |work=[[ExtremeTech]] |date=6 August 2013}}</ref> 3D V-नैंड (NAND) (वर्टिकल नैंड (NAND)) तकनीक 3D चार्ज ट्रैप फ्लैश (CTF) तकनीक का उपयोग करके नैंड (NAND) फ्लैश मेमोरी कोश को एक चिप के भीतर लंबवत रूप से संग्रहित करती है। 3D V-नैंड (NAND) (वर्टिकल नैंड (NAND)) तकनीक की घोषणा सर्वप्रथम वर्ष 2007 में तोशिबा द्वारा की गई थी[[:en:Flash_memory#cite_note-toshiba-3d-43|<sup>[43]</sup>]] और 24 परतों वाले पहले उपकरण का व्यावसायीकरण सर्वप्रथम वर्ष 2013 में सैमसंग इलेक्ट्रॉनिक्स (सैमसंग Electronics) द्वारा किया गया था।।<ref name="samsung-3d"/><ref name="samsung-3d-ee"/> | ||
==== त्रिविमीय एकीकृत परिपथ प्रौद्योगिकी (3D integrated circuit technology) ==== | ==== त्रिविमीय एकीकृत परिपथ प्रौद्योगिकी (3D integrated circuit technology) ==== | ||
3डी एकीकृत परिपथ (3D IC) तकनीक एकीकृत परिपथ (IC) चिपों को एकल 3D एकीकृत परिपथ (3D IC) चिप पैकेज में लंबवत रूप से संग्रहित करती है।<ref name="James"/> तोशिबा ने अप्रैल 2007 में NAND फ्लैश मेमोरी के लिए 3डी एकीकृत परिपथ तकनीक पेश की, जब उन्होंने 16 GB ईएमएमसी (eMMC) अनुवर्ती (उत्पाद संख्या THGAM0G7D8DBAI6 जो प्रायः उपभोक्ता वेबसाइटों पर संक्षिप्त रूप में THGAM लिखा होता है) अंतर्निहित NAND फ्लैश मेमोरी चिप की शुरुआत की, जिसे आठ 2 जीबी NAND फ्लैश चिपों के संग्रहण के साथ निर्मित किया गया था।<ref name="toshiba2007"/> हाइनिक्स अर्धचालक (अब SK | 3डी एकीकृत परिपथ (3D IC) तकनीक एकीकृत परिपथ (IC) चिपों को एकल 3D एकीकृत परिपथ (3D IC) चिप पैकेज में लंबवत रूप से संग्रहित करती है।<ref name="James"/> तोशिबा ने अप्रैल 2007 में नैंड (NAND) फ्लैश मेमोरी के लिए 3डी एकीकृत परिपथ तकनीक पेश की, जब उन्होंने 16 GB ईएमएमसी (eMMC) अनुवर्ती (उत्पाद संख्या THGAM0G7D8DBAI6 जो प्रायः उपभोक्ता वेबसाइटों पर संक्षिप्त रूप में THGAM लिखा होता है) अंतर्निहित नैंड (NAND) फ्लैश मेमोरी चिप की शुरुआत की, जिसे आठ 2 जीबी नैंड (NAND) फ्लैश चिपों के संग्रहण के साथ निर्मित किया गया था।<ref name="toshiba2007"/> हाइनिक्स अर्धचालक (अब SK हाइनिक्स के नाम से जाना जाता है) ने सितंबर 2007 में 24-परतों की 3डी एकीकृत परिपथ तकनीक प्रस्तुत की, जिसमें 16 जीबी फ्लैश मेमोरी चिप थी, और जिसे 24 नैंड (NAND) फ्लैश चिपों के संग्रहण के साथ वेफर बंधन (wafer bonding) प्रक्रिया का उपयोग करके निर्मित किया गया था।।<ref name="hynix2007"/> तोशिबा ने भी वर्ष 2008 में अपनी 32 जीबी टीएचजीबीएम (THGBM) फ्लैश चिप के लिए आठ-परत के 3डी एकीकृत परिपथ का इस्तेमाल किया था।<ref name="toshiba2008"/> तोशिबा ने वर्ष 2010 में अपने 128 GB THGBM2 फ्लैश चिप के लिए 16 परतों वाले 3डी एकीकृत परिपथ का उपयोग किया, जिसे 16, 8 जीबी चिपों के साथ निर्मित किया गया था।<ref name="toshiba2010"/> 3डी एकीकृत परिपथ 2010 के दशक में मोबाइल उपकरणों में नैंड (NAND) फ्लैश मेमोरी के लिए व्यापक व्यावसायिक उपयोग में आया।<ref name="James"/> | ||
अगस्त 2017 तक 400 जीबी (400 billion bytes) तक की क्षमता वाले माइक्रोएसडी कार्ड उपलब्ध थे।<ref>{{cite web|url=https://www.sandisk.com/about/media-center/press-releases/2017/western-digital-breaks-boundaries-with-worlds-highest-capacity-microsd-card|title=Western Digital Breaks Boundaries with World's Highest-Capacity microSD Card|last=SanDisk|website=SanDisk.com|access-date=2017-09-02|url-status=live|archive-url=https://web.archive.org/web/20170901035345/https://www.sandisk.com/about/media-center/press-releases/2017/western-digital-breaks-boundaries-with-worlds-highest-capacity-microsd-card|archive-date=1 September 2017}}</ref><ref>{{Cite news|url=https://www.forbes.com/sites/tonybradley/2017/08/31/expand-your-mobile-storage-with-new-400gb-microsd-card-from-sandisk/#1f2c918d7cc7|title=Expand Your Mobile Storage With New 400GB microSD Card From SanDisk|last=Bradley|first=Tony|work=Forbes|access-date=2017-09-02|url-status=live|archive-url=https://web.archive.org/web/20170901064146/https://www.forbes.com/sites/tonybradley/2017/08/31/expand-your-mobile-storage-with-new-400gb-microsd-card-from-sandisk/#1f2c918d7cc7|archive-date=1 September 2017}}</ref> उसी वर्ष, सैमसंग ने अपनी 3डी ऊर्ध्वाधर-NAND और टीएलसी (TLC) प्रौद्योगिकियों के साथ 3डी एकीकृत परिपथ चिप संग्रहण को मिलाकर आठ 64-परतों वाली ऊर्ध्वाधर NAND चिपों के साथ अपनी 512 जीबी KLUFG8R1EM फ्लैश मेमोरी चिप का निर्माण किया।<ref name="anandtech-samsung-2017"/> सैमसंग ने वर्ष 2019 में आठ 96-परतों वाली ऊर्ध्वाधर-NAND चिपों और क्यूएलसी (QLC) तकनीक के साथ अपनी 1024 जीबी फ्लैश चिप का उत्पादन किया।<ref name="electronicsweekly-samsung"/><ref name="anandtech-samsung-2018"/> | अगस्त 2017 तक 400 जीबी (400 billion bytes) तक की क्षमता वाले माइक्रोएसडी कार्ड उपलब्ध थे।<ref>{{cite web|url=https://www.sandisk.com/about/media-center/press-releases/2017/western-digital-breaks-boundaries-with-worlds-highest-capacity-microsd-card|title=Western Digital Breaks Boundaries with World's Highest-Capacity microSD Card|last=SanDisk|website=SanDisk.com|access-date=2017-09-02|url-status=live|archive-url=https://web.archive.org/web/20170901035345/https://www.sandisk.com/about/media-center/press-releases/2017/western-digital-breaks-boundaries-with-worlds-highest-capacity-microsd-card|archive-date=1 September 2017}}</ref><ref>{{Cite news|url=https://www.forbes.com/sites/tonybradley/2017/08/31/expand-your-mobile-storage-with-new-400gb-microsd-card-from-sandisk/#1f2c918d7cc7|title=Expand Your Mobile Storage With New 400GB microSD Card From SanDisk|last=Bradley|first=Tony|work=Forbes|access-date=2017-09-02|url-status=live|archive-url=https://web.archive.org/web/20170901064146/https://www.forbes.com/sites/tonybradley/2017/08/31/expand-your-mobile-storage-with-new-400gb-microsd-card-from-sandisk/#1f2c918d7cc7|archive-date=1 September 2017}}</ref> उसी वर्ष, सैमसंग ने अपनी 3डी ऊर्ध्वाधर-नैंड (NAND) और टीएलसी (TLC) प्रौद्योगिकियों के साथ 3डी एकीकृत परिपथ चिप संग्रहण को मिलाकर आठ 64-परतों वाली ऊर्ध्वाधर नैंड (NAND) चिपों के साथ अपनी 512 जीबी KLUFG8R1EM फ्लैश मेमोरी चिप का निर्माण किया।<ref name="anandtech-samsung-2017"/> सैमसंग ने वर्ष 2019 में आठ 96-परतों वाली ऊर्ध्वाधर-नैंड (NAND) चिपों और क्यूएलसी (QLC) तकनीक के साथ अपनी 1024 जीबी फ्लैश चिप का उत्पादन किया।<ref name="electronicsweekly-samsung"/><ref name="anandtech-samsung-2018"/> | ||
== संचालन के सिद्धांत == | == संचालन के सिद्धांत == | ||
[[File:Flash cell structure.svg|thumb|350px|right|एक फ्लैश मेमोरी | [[File:Flash cell structure.svg|thumb|350px|right|एक फ्लैश मेमोरी कोश]] | ||
फ्लैश मेमोरी, चलायमान-गेट ट्रांजिस्टर से बने मेमोरी कोशों की एक सरणी में सूचना संग्रहीत करती है। एकल-स्तरीय कोश (SLC) उपकरणों में प्रत्येक कोश केवल एक बिट सूचना को संग्रहीत करता है। त्रि-स्तरीय कोश (TLC) वाले बहु-स्तरीय कोश (MLC) उपकरण में प्रति सेल एक से अधिक बिट स्टोर कर सकते हैं। | फ्लैश मेमोरी, चलायमान-गेट ट्रांजिस्टर से बने मेमोरी कोशों की एक सरणी में सूचना संग्रहीत करती है। एकल-स्तरीय कोश (SLC) उपकरणों में प्रत्येक कोश केवल एक बिट सूचना को संग्रहीत करता है। त्रि-स्तरीय कोश (TLC) वाले बहु-स्तरीय कोश (MLC) उपकरण में प्रति सेल एक से अधिक बिट स्टोर कर सकते हैं। | ||
चलायमान गेट प्रवाहकीय (सामान्यतः अधिकांश प्रकार की फ्लैश मेमोरी में पॉलीसिलिकॉन) या अप्रवाहकीय (जैसा कि सोनोस (SONOS) फ्लैश मेमोरी में होता है) हो सकता है।<ref>{{Citation |first=Matt |last=Basinger |title=PSoC Designer Device Selection Guide |date=18 January 2007 |id=AN2209 |url=http://www.psocdeveloper.com/uploads/tx_piapappnote/an2209_03.pdf |quote=The [[PSoC]] ... utilizes a unique Flash process: [[SONOS]] |url-status=dead |archive-url=https://web.archive.org/web/20091031121330/http://www.psocdeveloper.com/uploads/tx_piapappnote/an2209_03.pdf |archive-date=31 October 2009}}</ref> | चलायमान गेट प्रवाहकीय (सामान्यतः अधिकांश प्रकार की फ्लैश मेमोरी में पॉलीसिलिकॉन) या अप्रवाहकीय (जैसा कि सोनोस (SONOS) फ्लैश मेमोरी में होता है) हो सकता है।<ref>{{Citation |first=Matt |last=Basinger |title=PSoC Designer Device Selection Guide |date=18 January 2007 |id=AN2209 |url=http://www.psocdeveloper.com/uploads/tx_piapappnote/an2209_03.pdf |quote=The [[PSoC]] ... utilizes a unique Flash process: [[SONOS]] |url-status=dead |archive-url=https://web.archive.org/web/20091031121330/http://www.psocdeveloper.com/uploads/tx_piapappnote/an2209_03.pdf |archive-date=31 October 2009}}</ref> | ||
=== फ्लोटिंग-गेट MOSFET === | === फ्लोटिंग-गेट मॉस्फेट (MOSFET) === | ||
{{Main| Floating-gate MOSFET}} | {{Main| Floating-gate MOSFET}} | ||
फ्लैश मेमोरी में प्रत्येक मेमोरी कोश एक मानक धातु-ऑक्साइड-अर्धचालक फ़ील्ड-इफेक्ट ट्रांजिस्टर (MOSFET) जैसा दिखता है, परन्तु इसके ट्रांजिस्टर में एक के स्थान पर दो गेट होते हैं। कोशों को एक विद्युत स्विच के रूप में माना जा सकता है जिसमें धारा दो टर्मिनलों (स्रोत और निकास) के बीच प्रवाहित होती है, तथा एक चलायमान गेट (FG) और एक नियंत्रण गेट (CG) द्वारा नियंत्रित की जाती है। यह नियंत्रण गेट अन्य एमओएस (MOS) ट्रांजिस्टर के गेट के समान है, लेकिन इसके नीचे एक ऑक्साइड परत द्वारा चारों ओर अवरोधक चलायमान गेट (FG) होता है। चलायमान गेट (FG), नियंत्रण गेट (CG) और MOSFET चैनल के बीच परस्पर जुड़ा हुआ है। क्योंकि चलायमान गेट (FG) अपनी अवरोधक परत द्वारा विद्युत रूप से पृथक होता है, इसलिए यहाँ पर रखे हुए इलेक्ट्रॉन इसमें फंस जाते हैं। जब चलायमान गेट (FG) को इलेक्ट्रॉनों से आवेशित किया जाता है, तो यह आवेश नियंत्रण गेट (CG) से विद्युत क्षेत्र को देखकर सेल के थ्रेशोल्ड वोल्टेज (threshold voltage (V<sub>T1</sub>)) को बढ़ाता है। इसका अर्थ है कि चैनल प्रवाहकीय बनाने के लिए अब एक उच्च वोल्टेज (v<sub>T2</sub>) को नियंत्रण गेट (CG) पर लागू किया जाना चाहिए। ट्रांजिस्टर से एक मान पढ़ने के लिए, थ्रेशोल्ड वोल्टेज (v<sub>T1</sub> & V<sub>T2</sub>) के बीच एक मध्यवर्ती वोल्टेज नियंत्रण गेट (CG) पर लागू होता है।यदि चैनल इस मध्यवर्ती वोल्टेज पर संचालित होता है, तो FG को अपरिवर्तित होना चाहिए (यदि इसे चार्ज किया गया था, तो हमें चालन नहीं मिलेगा क्योंकि मध्यवर्ती वोल्टेज V<sub>T2</sub> से कम है), अतः गेट में तर्क "1" संग्रहीत किया जाता है। यदि चैनल मध्यवर्ती वोल्टेज पर संचालन नहीं करता है, तो यह इंगित करता है कि चलायमान गेट (FG) चार्ज किया गया है, अतः गेट में तर्क "0" संग्रहीत है। एक तर्क "0" या "1" की उपस्थिति को यह निर्धारित करके संवेदित किया जाता है कि क्या नियंत्रण गेट (CG) पर मध्यवर्ती वोल्टेज पर जोर देने पर ट्रांजिस्टर के माध्यम से प्रवाह होता है। एक बहु-स्तरीय कोश उपकरण में, जो प्रति सेल एक बिट से अधिक स्टोर करता है, धारा प्रवाह की मात्रा को चलायमान गेट (FG) पर आवेश के स्तर को अधिक सटीक रूप से निर्धारित करने के लिए संवेदित ( केवल इसकी उपस्थिति या अनुपस्थिति के स्थान पर) किया जाता है। | फ्लैश मेमोरी में प्रत्येक मेमोरी कोश एक मानक धातु-ऑक्साइड-अर्धचालक फ़ील्ड-इफेक्ट ट्रांजिस्टर (मॉस्फेट (MOSFET)) जैसा दिखता है, परन्तु इसके ट्रांजिस्टर में एक के स्थान पर दो गेट होते हैं। कोशों को एक विद्युत स्विच के रूप में माना जा सकता है जिसमें धारा दो टर्मिनलों (स्रोत और निकास) के बीच प्रवाहित होती है, तथा एक चलायमान गेट (FG) और एक नियंत्रण गेट (CG) द्वारा नियंत्रित की जाती है। यह नियंत्रण गेट अन्य एमओएस (MOS) ट्रांजिस्टर के गेट के समान है, लेकिन इसके नीचे एक ऑक्साइड परत द्वारा चारों ओर अवरोधक चलायमान गेट (FG) होता है। चलायमान गेट (FG), नियंत्रण गेट (CG) और मॉस्फेट (MOSFET) चैनल के बीच परस्पर जुड़ा हुआ है। क्योंकि चलायमान गेट (FG) अपनी अवरोधक परत द्वारा विद्युत रूप से पृथक होता है, इसलिए यहाँ पर रखे हुए इलेक्ट्रॉन इसमें फंस जाते हैं। जब चलायमान गेट (FG) को इलेक्ट्रॉनों से आवेशित किया जाता है, तो यह आवेश नियंत्रण गेट (CG) से विद्युत क्षेत्र को देखकर सेल के थ्रेशोल्ड वोल्टेज (threshold voltage (V<sub>T1</sub>)) को बढ़ाता है। इसका अर्थ है कि चैनल प्रवाहकीय बनाने के लिए अब एक उच्च वोल्टेज (v<sub>T2</sub>) को नियंत्रण गेट (CG) पर लागू किया जाना चाहिए। ट्रांजिस्टर से एक मान पढ़ने के लिए, थ्रेशोल्ड वोल्टेज (v<sub>T1</sub> & V<sub>T2</sub>) के बीच एक मध्यवर्ती वोल्टेज नियंत्रण गेट (CG) पर लागू होता है।यदि चैनल इस मध्यवर्ती वोल्टेज पर संचालित होता है, तो FG को अपरिवर्तित होना चाहिए (यदि इसे चार्ज किया गया था, तो हमें चालन नहीं मिलेगा क्योंकि मध्यवर्ती वोल्टेज V<sub>T2</sub> से कम है), अतः गेट में तर्क "1" संग्रहीत किया जाता है। यदि चैनल मध्यवर्ती वोल्टेज पर संचालन नहीं करता है, तो यह इंगित करता है कि चलायमान गेट (FG) चार्ज किया गया है, अतः गेट में तर्क "0" संग्रहीत है। एक तर्क "0" या "1" की उपस्थिति को यह निर्धारित करके संवेदित किया जाता है कि क्या नियंत्रण गेट (CG) पर मध्यवर्ती वोल्टेज पर जोर देने पर ट्रांजिस्टर के माध्यम से प्रवाह होता है। एक बहु-स्तरीय कोश उपकरण में, जो प्रति सेल एक बिट से अधिक स्टोर करता है, धारा प्रवाह की मात्रा को चलायमान गेट (FG) पर आवेश के स्तर को अधिक सटीक रूप से निर्धारित करने के लिए संवेदित ( केवल इसकी उपस्थिति या अनुपस्थिति के स्थान पर) किया जाता है। | ||
चलायमान गेट | चलायमान गेट मॉस्फेट (MOSFET) का यह नाम इसलिए रखा गया है क्योंकि चलायमान गेट और सिलिकॉन के बीच एक विद्युत रूप से अन्तर्निहित टनल ऑक्साइड परत होती है, इसलिए गेट सिलिकॉन के ऊपर तैरता है। ऑक्साइड इलेक्ट्रॉनों को चलायमान गेट तक सीमित रखता है। इसमें गिरावट या घिसाव (और फ्लोटिंग गेट फ्लैश मेमोरी की सीमित सहनशक्ति) ऑक्साइड द्वारा अनुभव किए गए अत्यधिक उच्च विद्युत क्षेत्र (10 मिलियन वोल्ट प्रति सेंटीमीटर) के कारण होता है। इस तरह के उच्च वोल्टेज घनत्व अपेक्षाकृत पतले ऑक्साइड में समय के साथ परमाणु बंधनों को तोड़ सकते हैं, और धीरे-धीरे इसके विद्युत अन्तर्निहित गुणों को कम करके इलेक्ट्रॉनों को फंसने की अनुमति देते हैं और चलायमान गेट से ऑक्साइड में स्वतंत्र रूप से (रिसाव) से गुजरते हैं, जिससे डेटा हानि की संभावना बढ़ जाती है, क्योंकि इलेक्ट्रॉन (जिसकी मात्रा का उपयोग विभिन्न आवेश स्तरों का प्रतिनिधित्व करने के लिए किया जाता है, प्रत्येक MLC फ्लैश में बिटों के एक अलग संयोजन को सौंपा जाता है) साधारणतया चलायमान गेट में होते हैं। इसी कारण से डेटा प्रतिधारण कम हो जाता है और बढ़ती गिरावट के साथ डेटा हानि का जोखिम बढ़ जाता है।<ref>{{cite web|url=https://www.iue.tuwien.ac.at/phd/windbacher/node14.html|title=2.1.1 Flash Memory|website=www.iue.tuwien.ac.at}}</ref><ref>{{cite web|url=http://www.princeton.edu/~chouweb/newproject/research/SEM/FloatMOSMem.html|title=Floating Gate MOS Memory|website=www.princeton.edu}}</ref><ref name="auto5"/><ref name="anandtech"/><ref>{{cite web|url=https://www.electronics-notes.com/articles/electronic_components/semiconductor-ic-memory/flash-wear-levelling-reliability-lifetime.php#:~:text=Flash%20memory%20wear%20out%20mechanism&text=The%20wear%2Dout%20mechanism%20for,the%20flash%20memory%20wear%20issue.|title = Flash Memory Reliability, Life & Wear » Electronics Notes}}</ref> | ||
=== फाउलर - नॉर्डहाइम टनलिंग ( | === फाउलर - नॉर्डहाइम टनलिंग (Fowler - Nordheim tunneling) === | ||
इलेक्ट्रॉनों को नियंत्रण द्वार (CG) से और फ्लोटिंग गेट (FG) में स्थानांतरित करने की प्रक्रिया को फाउलर-नॉर्डहाइम टनलिंग (Fowler–Nordheim tunneling) कहा जाता है, और यह मूल रूप से MOSFET के थ्रेशोल्ड वोल्टेज (threshold voltage) को बढ़ाकर कोश की विशेषताओं को बदल देता है। इसके बदले में यह किसी दिए गए गेट वोल्टेज के लिए ट्रांजिस्टर के माध्यम से बहने वाले निकास-स्त्रोत धारा को बदल देता है, जिसका उपयोग अंततः एक द्विआधारी मान (binary value) को एनकोड करने के लिए किया जाता है। फाउलर-नॉर्डहाइम टनलिंग प्रक्रिया के प्रभाव प्रतिवर्ती होने के कारण इलेक्ट्रॉनों को चलायमान गेट से जोड़ा या हटाया जा सकता है,ये पारंपरिक प्रक्रियायें लेखन और मिटाने के रूप में जाना जाती हैं।<ref>{{cite web |url=https://www.hyperstone.com/en/Solid-State-bit-density-and-the-Flash-Memory-Controller-1235,12728.html |title=Solid State bit density, and the Flash Memory Controller |website=hyperstone.com |date=17 April 2018 |access-date=29 May 2018}}</ref> | इलेक्ट्रॉनों को नियंत्रण द्वार (CG) से और फ्लोटिंग गेट (FG) में स्थानांतरित करने की प्रक्रिया को फाउलर-नॉर्डहाइम टनलिंग (Fowler–Nordheim tunneling) कहा जाता है, और यह मूल रूप से मॉस्फेट (MOSFET) के थ्रेशोल्ड वोल्टेज (threshold voltage) को बढ़ाकर कोश की विशेषताओं को बदल देता है। इसके बदले में यह किसी दिए गए गेट वोल्टेज के लिए ट्रांजिस्टर के माध्यम से बहने वाले निकास-स्त्रोत धारा को बदल देता है, जिसका उपयोग अंततः एक द्विआधारी मान (binary value) को एनकोड करने के लिए किया जाता है। फाउलर-नॉर्डहाइम टनलिंग प्रक्रिया के प्रभाव प्रतिवर्ती होने के कारण इलेक्ट्रॉनों को चलायमान गेट से जोड़ा या हटाया जा सकता है,ये पारंपरिक प्रक्रियायें लेखन और मिटाने के रूप में जाना जाती हैं।<ref>{{cite web |url=https://www.hyperstone.com/en/Solid-State-bit-density-and-the-Flash-Memory-Controller-1235,12728.html |title=Solid State bit density, and the Flash Memory Controller |website=hyperstone.com |date=17 April 2018 |access-date=29 May 2018}}</ref> | ||
=== आंतरिक आवेश पंप ( | === आंतरिक आवेश पंप (Internal charge pumps) === | ||
अपेक्षाकृत उच्च प्रोग्रामिंग और मिटाने वाले वोल्टेज की आवश्यकता के बावजूद, लगभग सभी फ्लैश चिपों को आज केवल एक आपूर्ति विभव की आवश्यकता होती है, जो उच्च विभव उत्पन्न करते हैं जो ऑन-चिप आवेश पंपों का उपयोग करने में आवश्यक होते हैं। | अपेक्षाकृत उच्च प्रोग्रामिंग और मिटाने वाले वोल्टेज की आवश्यकता के बावजूद, लगभग सभी फ्लैश चिपों को आज केवल एक आपूर्ति विभव की आवश्यकता होती है, जो उच्च विभव उत्पन्न करते हैं जो ऑन-चिप आवेश पंपों का उपयोग करने में आवश्यक होते हैं। | ||
1.8 V NAND फ्लैश चिप द्वारा उपयोग की जाने वाली आधी से अधिक ऊर्जा आवेश पंप में ही खो जाती है। चूंकि आवेश पंपों की तुलना में बूस्ट परिवर्तक (boost converters) स्वाभाविक रूप से अधिक कुशल होते हैं, इसलिए कम-शक्ति वाले एसएसडी (SSD) विकसित करने वाले शोधकर्ताओं ने सभी शुरुआती फ्लैश चिपों पर उपयोग किए जाने वाले दोहरे Vcc / Vpp आपूर्ति विभव के पुनः उपयोग का प्रस्ताव दिया है, जिसमें एक एसएसडी (SSD में सभी फ्लैश चिप्स के लिए एकल साझा बाहरी बूस्ट परिवर्तक के साथ उच्च Vpp वोल्टेज लगाया जाता है।<ref>{{Citation |first1=Tadashi |title=Proceedings of the 14th ACM/IEEE international symposium on Low power electronics and design - ISLPED '09 |last1=Yasufuku |first2=Koichi |last2=Ishida |first3=Shinji |last3=Miyamoto |first4=Hiroto |last4=Nakai |first5=Makoto |last5=Takamiya |first6=Takayasu |last6=Sakurai |first7=Ken |last7=Takeuchi |url=http://www.computer.org/csdl/proceedings/islped/2009/8684/00/86840087-abs.html |pages=87–92 |year=2009 |url-status=live |archive-url=https://web.archive.org/web/20160305135918/https://www.computer.org/csdl/proceedings/islped/2009/8684/00/86840087-abs.html |archive-date=5 March 2016|doi=10.1145/1594233.1594253 |isbn=9781605586847 |s2cid=6055676 }} [http://adsabs.harvard.edu/abs/2010IEITE..93..317Y (abstract)].</ref><ref>{{citation |first1=Rino |last1=Micheloni |first2=Alessia |last2=Marelli |first3=Kam |last3=Eshghi |url=https://books.google.com/books?id=8LS3egzcBG4C&pg=PA188 |title=Inside Solid State Drives (SSDs) |year=2012 |url-status=live |archive-url=https://web.archive.org/web/20170209234319/https://books.google.com/books?id=8LS3egzcBG4C&pg=PA188&lpg=PA188 |archive-date=9 February 2017|isbn=9789400751460 |bibcode=2013issd.book.....M }}</ref><ref>{{citation |first1=Rino |last1=Micheloni |first2=Luca |last2=Crippa |url=https://books.google.com/books?id=vaq11vKwo_kC&pg=PA530 |title=Inside NAND Flash Memories |year=2010 |url-status=live |archive-url=https://web.archive.org/web/20170209164808/https://books.google.com/books?id=vaq11vKwo_kC&pg=PA530&lpg=PA530 |archive-date=9 February 2017|isbn=9789048194315 }} In particular, pp 515-536: K. Takeuchi. [https://link.springer.com/content/pdf/10.1007%2F978-90-481-9431-5_18.pdf "Low power 3D-integrated SSD"]</ref><ref>{{citation |first1=Tracey |last1=Mozel |url=https://books.google.com/books?id=XlbOf-m8fdYC&pg=RA5-PA3 |title=CMOSET Fall 2009 Circuits and Memories Track Presentation Slides |year=2009 |url-status=live |archive-url=https://web.archive.org/web/20170209213305/https://books.google.com/books?id=XlbOf-m8fdYC&pg=RA5-PA3&lpg=RA5-PA3 |archive-date=9 February 2017|isbn=9781927500217 }}</ref><ref>Tadashi Yasufuku et al., [https://www.researchgate.net/publication/220240029_Inductor_and_TSV_Design_of_20-V_Boost_Converter_for_Low_Power_3D_Solid_State_Drive_with_NAND_Flash_Memories "Inductor and TSV Design of 20-V Boost Converter for Low Power 3D Solid State Drive with NAND Flash Memories"] {{webarchive|url=https://web.archive.org/web/20160204025034/https://www.researchgate.net/publication/220240029_Inductor_and_TSV_Design_of_20-V_Boost_Converter_for_Low_Power_3D_Solid_State_Drive_with_NAND_Flash_Memories |date=4 February 2016 }}. 2010.</ref><ref>Hatanaka, T. and Takeuchi, K. | 1.8 V नैंड (NAND) फ्लैश चिप द्वारा उपयोग की जाने वाली आधी से अधिक ऊर्जा आवेश पंप में ही खो जाती है। चूंकि आवेश पंपों की तुलना में बूस्ट परिवर्तक (boost converters) स्वाभाविक रूप से अधिक कुशल होते हैं, इसलिए कम-शक्ति वाले एसएसडी (SSD) विकसित करने वाले शोधकर्ताओं ने सभी शुरुआती फ्लैश चिपों पर उपयोग किए जाने वाले दोहरे Vcc / Vpp आपूर्ति विभव के पुनः उपयोग का प्रस्ताव दिया है, जिसमें एक एसएसडी (SSD में सभी फ्लैश चिप्स के लिए एकल साझा बाहरी बूस्ट परिवर्तक के साथ उच्च Vpp वोल्टेज लगाया जाता है।<ref>{{Citation |first1=Tadashi |title=Proceedings of the 14th ACM/IEEE international symposium on Low power electronics and design - ISLPED '09 |last1=Yasufuku |first2=Koichi |last2=Ishida |first3=Shinji |last3=Miyamoto |first4=Hiroto |last4=Nakai |first5=Makoto |last5=Takamiya |first6=Takayasu |last6=Sakurai |first7=Ken |last7=Takeuchi |url=http://www.computer.org/csdl/proceedings/islped/2009/8684/00/86840087-abs.html |pages=87–92 |year=2009 |url-status=live |archive-url=https://web.archive.org/web/20160305135918/https://www.computer.org/csdl/proceedings/islped/2009/8684/00/86840087-abs.html |archive-date=5 March 2016|doi=10.1145/1594233.1594253 |isbn=9781605586847 |s2cid=6055676 }} [http://adsabs.harvard.edu/abs/2010IEITE..93..317Y (abstract)].</ref><ref>{{citation |first1=Rino |last1=Micheloni |first2=Alessia |last2=Marelli |first3=Kam |last3=Eshghi |url=https://books.google.com/books?id=8LS3egzcBG4C&pg=PA188 |title=Inside Solid State Drives (SSDs) |year=2012 |url-status=live |archive-url=https://web.archive.org/web/20170209234319/https://books.google.com/books?id=8LS3egzcBG4C&pg=PA188&lpg=PA188 |archive-date=9 February 2017|isbn=9789400751460 |bibcode=2013issd.book.....M }}</ref><ref>{{citation |first1=Rino |last1=Micheloni |first2=Luca |last2=Crippa |url=https://books.google.com/books?id=vaq11vKwo_kC&pg=PA530 |title=Inside NAND Flash Memories |year=2010 |url-status=live |archive-url=https://web.archive.org/web/20170209164808/https://books.google.com/books?id=vaq11vKwo_kC&pg=PA530&lpg=PA530 |archive-date=9 February 2017|isbn=9789048194315 }} In particular, pp 515-536: K. Takeuchi. [https://link.springer.com/content/pdf/10.1007%2F978-90-481-9431-5_18.pdf "Low power 3D-integrated SSD"]</ref><ref>{{citation |first1=Tracey |last1=Mozel |url=https://books.google.com/books?id=XlbOf-m8fdYC&pg=RA5-PA3 |title=CMOSET Fall 2009 Circuits and Memories Track Presentation Slides |year=2009 |url-status=live |archive-url=https://web.archive.org/web/20170209213305/https://books.google.com/books?id=XlbOf-m8fdYC&pg=RA5-PA3&lpg=RA5-PA3 |archive-date=9 February 2017|isbn=9781927500217 }}</ref><ref>Tadashi Yasufuku et al., [https://www.researchgate.net/publication/220240029_Inductor_and_TSV_Design_of_20-V_Boost_Converter_for_Low_Power_3D_Solid_State_Drive_with_NAND_Flash_Memories "Inductor and TSV Design of 20-V Boost Converter for Low Power 3D Solid State Drive with NAND Flash Memories"] {{webarchive|url=https://web.archive.org/web/20160204025034/https://www.researchgate.net/publication/220240029_Inductor_and_TSV_Design_of_20-V_Boost_Converter_for_Low_Power_3D_Solid_State_Drive_with_NAND_Flash_Memories |date=4 February 2016 }}. 2010.</ref><ref>Hatanaka, T. and Takeuchi, K. | ||
[https://ieeexplore.ieee.org/document/5986104 "4-times faster rising VPASS (10V), 15% lower power VPGM (20V), wide output voltage range voltage generator system for 4-times faster 3D-integrated solid-state drives"]. 2011.</ref><ref>Takeuchi, K., [https://ieeexplore.ieee.org/document/5488397 "Low power 3D-integrated Solid-State Drive (SSD) with adaptive voltage generator"]. 2010.</ref><ref>Ishida, K. et al., [https://ieeexplore.ieee.org/document/5759723 "1.8 V Low-Transient-Energy Adaptive Program-Voltage Generator Based on Boost Converter for 3D-Integrated NAND Flash SSD"]. 2011.</ref> | [https://ieeexplore.ieee.org/document/5986104 "4-times faster rising VPASS (10V), 15% lower power VPGM (20V), wide output voltage range voltage generator system for 4-times faster 3D-integrated solid-state drives"]. 2011.</ref><ref>Takeuchi, K., [https://ieeexplore.ieee.org/document/5488397 "Low power 3D-integrated Solid-State Drive (SSD) with adaptive voltage generator"]. 2010.</ref><ref>Ishida, K. et al., [https://ieeexplore.ieee.org/document/5759723 "1.8 V Low-Transient-Energy Adaptive Program-Voltage Generator Based on Boost Converter for 3D-Integrated NAND Flash SSD"]. 2011.</ref> | ||
ऑन-चिप आवेश पंप अंतरिक्ष यान और अन्य उच्च-विकिरण वातावरण में विफल होने वाला फ्लैश चिप का पहला हिस्सा है, हालांकि फ्लैश मेमोरी बहुत अधिक विकिरण स्तरों पर रीड-ओनली मोड (read only mode) में काम करना जारी रखेगी।<ref>A. H. Johnston, [http://trs-new.jpl.nasa.gov/dspace/bitstream/2014/13431/1/01-2369.pdf "Space Radiation Effects in Advanced Flash Memories"] {{webarchive|url=https://web.archive.org/web/20160304220536/http://trs-new.jpl.nasa.gov/dspace/bitstream/2014/13431/1/01-2369.pdf |date=4 March 2016 }}. | ऑन-चिप आवेश पंप अंतरिक्ष यान और अन्य उच्च-विकिरण वातावरण में विफल होने वाला फ्लैश चिप का पहला हिस्सा है, हालांकि फ्लैश मेमोरी बहुत अधिक विकिरण स्तरों पर रीड-ओनली मोड (read only mode) में काम करना जारी रखेगी।<ref>A. H. Johnston, [http://trs-new.jpl.nasa.gov/dspace/bitstream/2014/13431/1/01-2369.pdf "Space Radiation Effects in Advanced Flash Memories"] {{webarchive|url=https://web.archive.org/web/20160304220536/http://trs-new.jpl.nasa.gov/dspace/bitstream/2014/13431/1/01-2369.pdf |date=4 March 2016 }}. | ||
NASA Electronic Parts and Packaging Program (NEPP). 2001. "... internal transistors used for the charge pump and erase/write control have much thicker oxides because of the requirement for high voltage. This causes flash devices to be considerably more sensitive to total dose damage compared to other [[ULSI]] technologies. It also implies that write and erase functions will be the first parameters to fail from total dose. ... Flash memories will work at much higher radiation levels in the read mode. ... The charge pumps that are required to generate the high voltage for erasing and writing are usually the most sensitive circuit functions, usually failing below 10 [[kilorad|krad]](SI)."</ref> | NASA Electronic Parts and Packaging Program (NEPP). 2001. "... internal transistors used for the charge pump and erase/write control have much thicker oxides because of the requirement for high voltage. This causes flash devices to be considerably more sensitive to total dose damage compared to other [[ULSI]] technologies. It also implies that write and erase functions will be the first parameters to fail from total dose. ... Flash memories will work at much higher radiation levels in the read mode. ... The charge pumps that are required to generate the high voltage for erasing and writing are usually the most sensitive circuit functions, usually failing below 10 [[kilorad|krad]](SI)."</ref> | ||
=== NOR फ्लैश === | === नॉर (NOR) फ्लैश === | ||
[[File:NOR flash layout.svg|thumb|350px|right| | [[File:NOR flash layout.svg|thumb|350px|right|नॉर (NOR) फ्लैश मेमोरी की सिलिकॉन पर वायरिंग और संरचना]] | ||
NOR फ्लैश में प्रत्येक कोश का एक छोर सीधे जमीन से और दूसरा छोर सीधे एक बिट लाइन से जुड़ा होता है। इस व्यवस्था को NOR फ्लैश फ्लैश कहा जाता है क्योंकि यह एक NOR गेट की तरह काम करता है: जब कोश के CG से जुड़ी एक शब्द रेखा को ऊपर लाया जाता है, तो संबंधित संग्राहक ट्रांजिस्टर आउटपुट बिट लाइन को नीचे लाने का कार्य करता है। असतत गैर-वाष्पशील मेमोरी उपकरण की आवश्यकता वाले अन्तर्निहित अनुप्रयोगों के लिए NOR फ्लैश एक चयनित की तकनीक है।{{citation needed|date=May 2022}} NOR उपकरणों की डेटा को पढ़ने की न्यूनतम विलंबित विशेषता एकल मेमोरी उत्पाद में प्रत्यक्ष कोड निष्पादन और डेटा संग्रहण दोनों की अनुमति देती है।<ref>{{cite web |last=Zitlaw |first=Cliff |title=The Future of NOR Flash Memory |url=http://www.eetimes.com/design/memory-design/4215634 |work=Memory Designline |publisher=UBM Media |access-date=3 May 2011}}</ref> | नॉर (NOR) फ्लैश में प्रत्येक कोश का एक छोर सीधे जमीन से और दूसरा छोर सीधे एक बिट लाइन से जुड़ा होता है। इस व्यवस्था को नॉर (NOR) फ्लैश फ्लैश कहा जाता है क्योंकि यह एक नॉर (NOR) गेट की तरह काम करता है: जब कोश के CG से जुड़ी एक शब्द रेखा को ऊपर लाया जाता है, तो संबंधित संग्राहक ट्रांजिस्टर आउटपुट बिट लाइन को नीचे लाने का कार्य करता है। असतत गैर-वाष्पशील मेमोरी उपकरण की आवश्यकता वाले अन्तर्निहित अनुप्रयोगों के लिए नॉर (NOR) फ्लैश एक चयनित की तकनीक है।{{citation needed|date=May 2022}} नॉर (NOR) उपकरणों की डेटा को पढ़ने की न्यूनतम विलंबित विशेषता एकल मेमोरी उत्पाद में प्रत्यक्ष कोड निष्पादन और डेटा संग्रहण दोनों की अनुमति देती है।<ref>{{cite web |last=Zitlaw |first=Cliff |title=The Future of NOR Flash Memory |url=http://www.eetimes.com/design/memory-design/4215634 |work=Memory Designline |publisher=UBM Media |access-date=3 May 2011}}</ref> | ||
==== प्रोग्रामिंग ==== | ==== प्रोग्रामिंग ==== | ||
[[Image:Flash-Programming.svg|thumb|left| | [[Image:Flash-Programming.svg|thumb|left|हॉट-इलेक्ट्रॉन इंजेक्शन के माध्यम से नॉर (NOR) मेमोरी सेल की प्रोग्रामिंग (इसे तार्किक 0 पर सेट करना)]] | ||
[[File:Flash erase.svg|thumb|right|क्वांटम टनलिंग के माध्यम से NOR मेमोरी सेल (इसे तार्किक 1 पर सेट करना)]] | [[File:Flash erase.svg|thumb|right|क्वांटम टनलिंग के माध्यम से नॉर (NOR) मेमोरी सेल को मिटाना (इसे तार्किक 1 पर सेट करना)]] | ||
अपनी पूर्वनिर्धारित स्थिति में एक एकल-स्तरीय NOR फ्लैश कोश तार्किक रूप से एक द्विआधारी मान "1" के बराबर है, क्योंकि नियंत्रण गेट पर एक उपयुक्त वोल्टेज के अनुप्रयोग के तहत चैनल के माध्यम से धारा प्रवाहित होगी, जिससे कि बिटलाइन विभव नीचे खींच लिया जाता है। एक NOR फ्लैश कोश को निम्न प्रक्रिया द्वारा प्रोग्राम किया जा सकता है, या द्विआधारी मान "0" पर सेट किया जा सकता है: | अपनी पूर्वनिर्धारित स्थिति में एक एकल-स्तरीय नॉर (NOR) फ्लैश कोश तार्किक रूप से एक द्विआधारी मान "1" के बराबर है, क्योंकि नियंत्रण गेट पर एक उपयुक्त वोल्टेज के अनुप्रयोग के तहत चैनल के माध्यम से धारा प्रवाहित होगी, जिससे कि बिटलाइन विभव नीचे खींच लिया जाता है। एक नॉर (NOR) फ्लैश कोश को निम्न प्रक्रिया द्वारा प्रोग्राम किया जा सकता है, या द्विआधारी मान "0" पर सेट किया जा सकता है: | ||
* एक ऊंचा ऑन-वोल्टेज (आमतौर पर> 5 V) CG पर लागू होता है | * एक ऊंचा ऑन-वोल्टेज (आमतौर पर> 5 V) CG पर लागू होता है | ||
| Line 85: | Line 85: | ||
==== मिटाना (Erasing) ==== | ==== मिटाना (Erasing) ==== | ||
NOR फ्लैश के कोश (इसे "1" अवस्था तक पुन: निर्धारित करना) को मिटाने के लिए, CG और स्त्रोत टर्मिनल के बीच विपरीत ध्रुवीयता का एक बड़ा विभव अनुप्रयुक्त किया जाता है, जो क्वांटम टनलिंग ( quantum tunneling) के माध्यम से FG से इलेक्ट्रॉनों को खींचता है।आधुनिक NOR फ्लैश मेमोरी चिपों को मिटाने वाले भागों में विभाजित किया जाता है, जिन्हें प्रायः ब्लॉक (block) या सेक्टर (sector) कहा जाता है। मिटाने की प्रक्रिया केवल ब्लॉक-वार के आधार पर की जा सकता है, जिसमें एक मिटाए जाने वाले खंड में सभी | नॉर (NOR) फ्लैश के कोश (इसे "1" अवस्था तक पुन: निर्धारित करना) को मिटाने के लिए, CG और स्त्रोत टर्मिनल के बीच विपरीत ध्रुवीयता का एक बड़ा विभव अनुप्रयुक्त किया जाता है, जो क्वांटम टनलिंग ( quantum tunneling) के माध्यम से FG से इलेक्ट्रॉनों को खींचता है।आधुनिक नॉर (NOR) फ्लैश मेमोरी चिपों को मिटाने वाले भागों में विभाजित किया जाता है, जिन्हें प्रायः ब्लॉक (block) या सेक्टर (sector) कहा जाता है। मिटाने की प्रक्रिया केवल ब्लॉक-वार के आधार पर की जा सकता है, जिसमें एक मिटाए जाने वाले खंड में सभी कोशों को एक साथ मिटा दिया जाना चाहिए। हालांकि, नॉर (NOR) कोशों की प्रोग्रामिंग में सामान्यतः एक समय में एक बाइट या शब्द का ही प्रयोग किया जा सकता है।[[File:Nand flash structure.svg|thumb|350px|right|नैंड (NAND) फ्लैश मेमोरी की सिलिकॉन पर वायरिंग और संरचना]] | ||
=== NAND फ्लैश === | === नैंड (NAND) फ्लैश === | ||
NAND फ्लैश चलायमान-गेट ट्रांजिस्टर का भी उपयोग करता है, लेकिन वे इस तरह से जुड़े होते हैं जिससे यह NAND गेट जैसा दिखता है जिसमें कई ट्रांजिस्टर श्रृंखला में जुड़े होते हैं, और यदि सभी शब्द रेखायें ऊपर की ओर (ट्रांजिस्टर के V<sub>T</sub> के ऊपर) खींची जाती हैं तो बिट लाइन को नीचे की ओर खींचा जाता है। फिर इन समूहों को कुछ अतिरिक्त ट्रांजिस्टर के माध्यम से एक NOR-शैली बिट लाइन सरणी (array) से उसी तरह जोड़ा जाता है जैसे कि एकल ट्रांजिस्टर NOR फ्लैश में जुड़े होते हैं। | नैंड (NAND) फ्लैश चलायमान-गेट ट्रांजिस्टर का भी उपयोग करता है, लेकिन वे इस तरह से जुड़े होते हैं जिससे यह नैंड (NAND) गेट जैसा दिखता है जिसमें कई ट्रांजिस्टर श्रृंखला में जुड़े होते हैं, और यदि सभी शब्द रेखायें ऊपर की ओर (ट्रांजिस्टर के V<sub>T</sub> के ऊपर) खींची जाती हैं तो बिट लाइन को नीचे की ओर खींचा जाता है। फिर इन समूहों को कुछ अतिरिक्त ट्रांजिस्टर के माध्यम से एक नॉर (NOR)-शैली बिट लाइन सरणी (array) से उसी तरह जोड़ा जाता है जैसे कि एकल ट्रांजिस्टर नॉर (NOR) फ्लैश में जुड़े होते हैं। | ||
NOR फ्लैश की तुलना में धारावाहिक-जुड़े हुए समूहों के साथ एकल ट्रांजिस्टर को बदलने से अतिरिक्त स्तर की सूचना मिलती है। जबकि NOR फ़्लैश मेमोरी को पहले पेज फिर शब्द द्वारा सूचित कर सकता है, जबकि NAND फ्लैश इसे पेज, शब्द और बिट द्वारा सूचित कर सकता है।बिट-स्तर को सूचित करने वाले बिट-धारावाही अनुप्रयोग (जैसे हार्ड डिस्क इम्यूलेशन), जो एक समय में केवल एक बिट तक पहुंचते हैं। दूसरी ओर, एक्ज़िक्यूट-इन-प्लेस अनुप्रयोगों (Execute-in-place applications) को एक शब्द के प्रत्येक बिट तक एक साथ पहुँच की आवश्यकता होती है। इसके लिए शब्द-स्तरीय सूचना की आवश्यकता है। NOR या NAND फ्लैश के साथ किसी भी स्थिति में बिट और शब्द सूचना मोड दोनों संभव हैं। | नॉर (NOR) फ्लैश की तुलना में धारावाहिक-जुड़े हुए समूहों के साथ एकल ट्रांजिस्टर को बदलने से अतिरिक्त स्तर की सूचना मिलती है। जबकि नॉर (NOR) फ़्लैश मेमोरी को पहले पेज फिर शब्द द्वारा सूचित कर सकता है, जबकि नैंड (NAND) फ्लैश इसे पेज, शब्द और बिट द्वारा सूचित कर सकता है।बिट-स्तर को सूचित करने वाले बिट-धारावाही अनुप्रयोग (जैसे हार्ड डिस्क इम्यूलेशन), जो एक समय में केवल एक बिट तक पहुंचते हैं। दूसरी ओर, एक्ज़िक्यूट-इन-प्लेस अनुप्रयोगों (Execute-in-place applications) को एक शब्द के प्रत्येक बिट तक एक साथ पहुँच की आवश्यकता होती है। इसके लिए शब्द-स्तरीय सूचना की आवश्यकता है। नॉर (NOR) या नैंड (NAND) फ्लैश के साथ किसी भी स्थिति में बिट और शब्द सूचना मोड दोनों संभव हैं। | ||
डेटा पढ़ने के लिए पहले वांछित समूह का चयन किया जाता है (उसी तरह जैसे कि एकल ट्रांजिस्टर को NOR सरणी से चुना जाता है)। इसके बाद, अधिकांश शब्द रेखाएं प्रोग्राम किए गए V<sub>T</sub> बिट के ऊपर खींची जाती हैं, जबकि उनमें से एक शब्द रेखा को मिटाए गए बिट के V<sub>T</sub> के ठीक ऊपर खींचा जाता है। यदि चयनित बिट को प्रोग्राम नहीं किया गया है तो श्रृंखला समूह बिट लाइन को नीचे खींचेगा। | डेटा पढ़ने के लिए पहले वांछित समूह का चयन किया जाता है (उसी तरह जैसे कि एकल ट्रांजिस्टर को नॉर (NOR) सरणी से चुना जाता है)। इसके बाद, अधिकांश शब्द रेखाएं प्रोग्राम किए गए V<sub>T</sub> बिट के ऊपर खींची जाती हैं, जबकि उनमें से एक शब्द रेखा को मिटाए गए बिट के V<sub>T</sub> के ठीक ऊपर खींचा जाता है। यदि चयनित बिट को प्रोग्राम नहीं किया गया है तो श्रृंखला समूह बिट लाइन को नीचे खींचेगा। | ||
अतिरिक्त ट्रांजिस्टर के बावजूद, जमीन के तारों और बिट लाइनों में कमी एक सघन चित्रण और प्रति चिप अधिक भंडारण क्षमता की अनुमति देती है (जमीन के तार और बिट रेखाएं वास्तव में आरेखों की रेखाओं की तुलना में बहुत व्यापक हैं)। इसके अलावा, नैंड (NAND) फ्लैश को सामान्यतः एक निश्चित संख्या में दोष शामिल करने की अनुमति है (नॉर (NOR) फ्लैश, जैसा कि BIOS रोम (ROM) के लिए उपयोग किया जाता है, इसके दोष-मुक्त होने की उम्मीद है)। निर्माता ट्रांजिस्टर के आकार को कम करके प्रयोग करने योग्य भंडारण की मात्रा को अधिकतम करने का प्रयास करते हैं। | |||
नैंड (NAND) फ्लैश कोशों को विभिन्न वोल्टेज पर उनकी प्रतिक्रियाओं का विश्लेषण करके पढ़ा जाता है।<ref name="anandtech">{{cite web|url=https://www.anandtech.com/show/4902/intel-ssd-710-200gb-review|title=The Intel SSD 710 (200GB) Review|first=Anand Lal|last=Shimpi|website=www.anandtech.com}}</ref> | |||
==== लेखन और मिटाना (Writing and erasing) ==== | ==== लेखन और मिटाना (Writing and erasing) ==== | ||
NAND फ्लैश डेटा के लेखन के लिए टनल इंजेक्शन (tunnel injection) का और मिटाने के लिए टनल रिलीज (tunnel release) ka उपयोग करता है। NAND फ्लैश मेमोरी USB फ्लैश ड्राइव के रूप में जाने जाने वाले हटाने योग्य USB स्टोरेज उपकरणों का कोर बनाती है, और साथ ही आजकल उपलब्ध अधिकांश मेमोरी कार्ड प्रारूप और ठोस-अवस्था ड्राइव भी बनती है। | नैंड (NAND) फ्लैश डेटा के लेखन के लिए टनल इंजेक्शन (tunnel injection) का और मिटाने के लिए टनल रिलीज (tunnel release) ka उपयोग करता है। नैंड (NAND) फ्लैश मेमोरी USB फ्लैश ड्राइव के रूप में जाने जाने वाले हटाने योग्य USB स्टोरेज उपकरणों का कोर बनाती है, और साथ ही आजकल उपलब्ध अधिकांश मेमोरी कार्ड प्रारूप और ठोस-अवस्था ड्राइव भी बनती है। | ||
NAND फ्लैश की पदानुक्रमित संरचना एक सेल स्तर पर शुरू होती है जो तार, फिर पृष्ठ, ब्लॉक, विमान और अंततः एक डाई तक जाती है। स्ट्रिंग जुडी हुई NAND | नैंड (NAND) फ्लैश की पदानुक्रमित संरचना एक सेल स्तर पर शुरू होती है जो तार, फिर पृष्ठ, ब्लॉक, विमान और अंततः एक डाई तक जाती है। स्ट्रिंग जुडी हुई नैंड (NAND) कोशों की एक श्रृंखला है जिसमें एक कोश का स्रोत अगले कोश के निकास से जुड़ा होता है। नैंड (NAND) तकनीक के आधार पर, एक स्ट्रिंग में सामान्यतः 32 से 128 नैंड (NAND) कोश होते हैं। स्ट्रिंग्स को पृष्ठों में व्यवस्थित किया जाता है जो फिर ब्लॉक में व्यवस्थित होते हैं जिसमें प्रत्येक स्ट्रिंग एक अलग लाइन से जुड़ी होती है, जिसे बिटलाइन (BL) कहा जाता है, स्ट्रिंग में समान स्थिति वाले सभी कोश नियंत्रण द्वार के माध्यम से एक शब्द रेखा (WL) द्वारा जुड़े होते हैं। एक तल में एक निश्चित संख्या में ब्लॉक होते हैं जो एक ही BL के माध्यम से जुड़े होते हैं। एक फ्लैश डाई में एक या एक से अधिक तल परिधीय सर्किटरी होते हैं, जो सभी पढ़ने/ लिखने/ मिटाने की प्रक्रियाओं के संचालन के लिए आवश्यक होते हैं। | ||
NAND फ्लैश की निर्माणकला का अर्थ है कि 4 KiB और 16 KiB आकार के बीच के डेटा को पृष्ठों में पढ़ा और प्रोग्राम किया जा सकता है, लेकिन केवल कई पृष्ठों और MB के आकार वाले पूरे ब्लॉक के स्तर पर मिटाया जा सकता है। जब एक ब्लॉक को मिटा दिया जाता है, तो सभी कोशों को तार्किक रूप से "1" मान पर निर्धारित किया जाता है। प्रोग्रामिंग द्वारा "0" पर निर्धारित किये गये किसी भी कोश केवल पूरे ब्लॉक को मिटाकर ही "1" पर रीसेट किया जा सकता है। इसका अर्थ है कि इससे पहले कि नए डेटा को उस पृष्ठ में प्रोग्राम किया जा सके जिसमें पहले से ही डेटा है, पृष्ठ की वर्तमान सामग्री और नए डेटा को एक नए, मिटाए गए पृष्ठ पर कॉपी कर लेना चाहिए। यदि कोई उपयुक्त पृष्ठ उपलब्ध है, तो उसमें डेटा को तत्काल लिखा जा सकता है। यदि कोई मिटा हुआ पृष्ठ उपलब्ध नहीं है, तो उस ब्लॉक में किसी पृष्ठ पर डेटा की प्रतिलिपि बनाने से पहले एक ब्लॉक को मिटा दिया जाना चाहिए। तब पुराने पृष्ठ को अमान्य के रूप में चिह्नित किया जाता है, और इसे मिटाने और पुन: उपयोग के लिए उपयोग में लाया जाता है।<ref>{{cite web |url=https://www.hyperstone.com/en/NAND-Flash-controllers-The-key-to-endurance-and-reliability-1256,12728.html |title=NAND Flash Controllers - The key to endurance and reliability |work=hyperstone.com |date=7 June 2018 |access-date=1 June 2022}}</ref> | नैंड (NAND) फ्लैश की निर्माणकला का अर्थ है कि 4 KiB और 16 KiB आकार के बीच के डेटा को पृष्ठों में पढ़ा और प्रोग्राम किया जा सकता है, लेकिन केवल कई पृष्ठों और MB के आकार वाले पूरे ब्लॉक के स्तर पर मिटाया जा सकता है। जब एक ब्लॉक को मिटा दिया जाता है, तो सभी कोशों को तार्किक रूप से "1" मान पर निर्धारित किया जाता है। प्रोग्रामिंग द्वारा "0" पर निर्धारित किये गये किसी भी कोश केवल पूरे ब्लॉक को मिटाकर ही "1" पर रीसेट किया जा सकता है। इसका अर्थ है कि इससे पहले कि नए डेटा को उस पृष्ठ में प्रोग्राम किया जा सके जिसमें पहले से ही डेटा है, पृष्ठ की वर्तमान सामग्री और नए डेटा को एक नए, मिटाए गए पृष्ठ पर कॉपी कर लेना चाहिए। यदि कोई उपयुक्त पृष्ठ उपलब्ध है, तो उसमें डेटा को तत्काल लिखा जा सकता है। यदि कोई मिटा हुआ पृष्ठ उपलब्ध नहीं है, तो उस ब्लॉक में किसी पृष्ठ पर डेटा की प्रतिलिपि बनाने से पहले एक ब्लॉक को मिटा दिया जाना चाहिए। तब पुराने पृष्ठ को अमान्य के रूप में चिह्नित किया जाता है, और इसे मिटाने और पुन: उपयोग के लिए उपयोग में लाया जाता है।<ref>{{cite web |url=https://www.hyperstone.com/en/NAND-Flash-controllers-The-key-to-endurance-and-reliability-1256,12728.html |title=NAND Flash Controllers - The key to endurance and reliability |work=hyperstone.com |date=7 June 2018 |access-date=1 June 2022}}</ref> | ||
=== ऊर्ध्वाधर NAND (Vertical NAND) === | === ऊर्ध्वाधर नैंड (NAND) (Vertical नैंड (NAND)) === | ||
ऊर्ध्वाधर नैंड (NAND) (V-नैंड (NAND)) या 3D नैंड (NAND) मेमोरी, मेमोरी कोशों को लंबवत रूप से एकत्रित कर देता है और एक आवेश ट्रैप फ्लैश निर्माणकला का उपयोग करता है।ऊर्ध्वाधर परतें छोटे व्यक्तिगत कोशों की आवश्यकता के बिना ही बड़े क्षेत्र बिट घनत्व की अनुमति देती है।<ref name="vnand">{{cite web |url=http://www.gizmag.com/samsung-v-nand-flash-chip-ssd/28655 |title=Samsung moves into mass production of 3D flash memory |publisher=Gizmag.com |access-date=2013-08-27 |url-status=live |archive-url=https://web.archive.org/web/20130827091835/http://www.gizmag.com/samsung-v-nand-flash-chip-ssd/28655/ |archive-date=27 August 2013|date=27 August 2013 }}</ref> यह किक्सिया कॉर्पोरेशन (पूर्व तोशिबा मेमोरी कॉरपोरेशन) के ''BiCS फ़्लैश'' ट्रेडमार्क के तहत भी बेचा जाता है। 3D नैंड (NAND) को तोशिबा द्वारा पहली बार वर्ष 2007 में घोषित किया गया था।<ref name="toshiba-3d">{{cite news |title=Toshiba announces new "3D" NAND flash technology |url=https://www.engadget.com/2007/06/12/toshiba-announces-new-3d-nand-flash-technology/ |access-date=10 July 2019 |work=[[Engadget]] |date=2007-06-12}}</ref> ऊर्ध्वाधर-नैंड (NAND) सैमसंग इलेक्ट्रॉनिक्स द्वारा पहली बार वर्ष 2013 मे व्यावसायिक रूप से निर्मित किया गया था।<ref name="samsung-3d">{{cite web|url=https://www.samsung.com/semiconductor/insights/news-events/samsung-introduces-worlds-first-3d-v-nand-based-ssd-for-enterprise-applications/|title=Samsung Introduces World's First 3D V-NAND Based SSD for Enterprise Applications | Samsung | Samsung Semiconductor Global Website|website=Samsung.com}}</ref><ref name="samsung-3d-ee">{{cite web|url=https://www.eetimes.com/author.asp?section_id=36&doc_id=1319167|title=Samsung Confirms 24 Layers in 3D NAND|first=Peter|last=Clarke|website=EETimes}}</ref><ref>{{cite web|url=https://news.samsung.com/global/samsung-electronics-starts-mass-production-of-industry-first-3-bit-3d-v-nand-flash-memory|title=Samsung Electronics Starts Mass Production of Industry First 3-bit 3D V-NAND Flash Memory|website=news.samsung.com}}</ref><ref>{{cite web|url=http://www.samsung.com/us/business/oem-solutions/pdfs/V-NAND_technology_WP.pdf|archive-url=https://web.archive.org/web/20160327194431/http://www.samsung.com/us/business/oem-solutions/pdfs/V-NAND_technology_WP.pdf|url-status=dead|archive-date=2016-03-27|title=Samsung V-NAND technology|website=Samsung Electronics|date=September 2014|access-date=2016-03-27}}</ref> | |||
ऊर्ध्वाधर NAND (V-NAND) या 3D NAND मेमोरी, मेमोरी कोशों को लंबवत रूप से एकत्रित कर देता है और एक आवेश ट्रैप फ्लैश निर्माणकला का उपयोग करता है।ऊर्ध्वाधर परतें छोटे व्यक्तिगत कोशों की आवश्यकता के बिना ही बड़े क्षेत्र बिट घनत्व की अनुमति देती है।<ref name="vnand">{{cite web |url=http://www.gizmag.com/samsung-v-nand-flash-chip-ssd/28655 |title=Samsung moves into mass production of 3D flash memory |publisher=Gizmag.com |access-date=2013-08-27 |url-status=live |archive-url=https://web.archive.org/web/20130827091835/http://www.gizmag.com/samsung-v-nand-flash-chip-ssd/28655/ |archive-date=27 August 2013|date=27 August 2013 }}</ref> यह किक्सिया कॉर्पोरेशन (पूर्व तोशिबा मेमोरी कॉरपोरेशन) के ''BiCS फ़्लैश'' ट्रेडमार्क के तहत भी बेचा जाता है। 3D NAND को तोशिबा द्वारा पहली बार वर्ष 2007 में घोषित किया गया था।<ref name="toshiba-3d">{{cite news |title=Toshiba announces new "3D" NAND flash technology |url=https://www.engadget.com/2007/06/12/toshiba-announces-new-3d-nand-flash-technology/ |access-date=10 July 2019 |work=[[Engadget]] |date=2007-06-12}}</ref> ऊर्ध्वाधर-NAND सैमसंग इलेक्ट्रॉनिक्स द्वारा पहली बार वर्ष 2013 मे व्यावसायिक रूप से निर्मित किया गया था।<ref name="samsung-3d">{{cite web|url=https://www.samsung.com/semiconductor/insights/news-events/samsung-introduces-worlds-first-3d-v-nand-based-ssd-for-enterprise-applications/|title=Samsung Introduces World's First 3D V-NAND Based SSD for Enterprise Applications | Samsung | Samsung Semiconductor Global Website|website=Samsung.com}}</ref><ref name="samsung-3d-ee">{{cite web|url=https://www.eetimes.com/author.asp?section_id=36&doc_id=1319167|title=Samsung Confirms 24 Layers in 3D NAND|first=Peter|last=Clarke|website=EETimes}}</ref><ref>{{cite web|url=https://news.samsung.com/global/samsung-electronics-starts-mass-production-of-industry-first-3-bit-3d-v-nand-flash-memory|title=Samsung Electronics Starts Mass Production of Industry First 3-bit 3D V-NAND Flash Memory|website=news.samsung.com}}</ref><ref>{{cite web|url=http://www.samsung.com/us/business/oem-solutions/pdfs/V-NAND_technology_WP.pdf|archive-url=https://web.archive.org/web/20160327194431/http://www.samsung.com/us/business/oem-solutions/pdfs/V-NAND_technology_WP.pdf|url-status=dead|archive-date=2016-03-27|title=Samsung V-NAND technology|website=Samsung Electronics|date=September 2014|access-date=2016-03-27}}</ref> | |||
==== संरचना ==== | ==== संरचना ==== | ||
ऊर्ध्वाधर-NAND एक आवेश ट्रैप फ्लैश ज्यामिति का उपयोग करता है, जिसे वर्ष 2002 में AMD और FUJITSU द्वारा व्यावसायिक रूप से पेश किया गया था,<ref name="auto3"/> जो एक अन्तर्निहित सिलिकॉन नाइट्राइड झिल्ली पर आवेश का संग्रहण करती है। इस तरह की झिल्ली बिंदु दोषों के खिलाफ अधिक मजबूत होती हैं, और बड़ी संख्या में इलेक्ट्रॉनों को रखने के लिए मोटी बनाई जा सकती है। ऊर्ध्वाधर-NAND एक प्लानर चार्ज ट्रैप सेल को एक बेलनाकार रूप में लपेटता है।<ref name="vnand" /> माइक्रोन और इंटेल वर्ष 2020 तक 3 डी NAND फ्लैश मेमोरी के स्थान पर चलायमान गेट का उपयोग करती हैं, हालांकि, माइक्रोन 128 परत और 3D NAND मेमोरी के स्थान पर माइक्रोन और इंटेल के बीच साझेदारी के विघटन के कारण पारंपरिक चार्ज ट्रैप संरचना का उपयोग करती है। चार्ज ट्रैप 3D NAND फ्लैश, चलायमान गेट 3D NAND की तुलना में पतला होता है। चलायमान गेट 3D NAND में, मेमोरी कोश पूरी तरह से एक दूसरे से अलग हो जाते हैं, जबकि चार्ज ट्रैप 3D NAND में, मेमोरी कोश के ऊर्ध्वाधर समूह समान सिलिकॉन नाइट्राइड पदार्थ साझा करते हैं।<ref>{{cite web|url=https://www.anandtech.com/show/16230/micron-announces-176layer-3d-nand|title=Micron Announces 176-layer 3D NAND|first=Billy|last=Tallis|website=www.anandtech.com}}</ref> | ऊर्ध्वाधर-नैंड (NAND) एक आवेश ट्रैप फ्लैश ज्यामिति का उपयोग करता है, जिसे वर्ष 2002 में AMD और FUJITSU द्वारा व्यावसायिक रूप से पेश किया गया था,<ref name="auto3"/> जो एक अन्तर्निहित सिलिकॉन नाइट्राइड झिल्ली पर आवेश का संग्रहण करती है। इस तरह की झिल्ली बिंदु दोषों के खिलाफ अधिक मजबूत होती हैं, और बड़ी संख्या में इलेक्ट्रॉनों को रखने के लिए मोटी बनाई जा सकती है। ऊर्ध्वाधर-नैंड (NAND) एक प्लानर चार्ज ट्रैप सेल को एक बेलनाकार रूप में लपेटता है।<ref name="vnand" /> माइक्रोन और इंटेल वर्ष 2020 तक 3 डी नैंड (NAND) फ्लैश मेमोरी के स्थान पर चलायमान गेट का उपयोग करती हैं, हालांकि, माइक्रोन 128 परत और 3D नैंड (NAND) मेमोरी के स्थान पर माइक्रोन और इंटेल के बीच साझेदारी के विघटन के कारण पारंपरिक चार्ज ट्रैप संरचना का उपयोग करती है। चार्ज ट्रैप 3D नैंड (NAND) फ्लैश, चलायमान गेट 3D नैंड (NAND) की तुलना में पतला होता है। चलायमान गेट 3D नैंड (NAND) में, मेमोरी कोश पूरी तरह से एक दूसरे से अलग हो जाते हैं, जबकि चार्ज ट्रैप 3D नैंड (NAND) में, मेमोरी कोश के ऊर्ध्वाधर समूह समान सिलिकॉन नाइट्राइड पदार्थ साझा करते हैं।<ref>{{cite web|url=https://www.anandtech.com/show/16230/micron-announces-176layer-3d-nand|title=Micron Announces 176-layer 3D NAND|first=Billy|last=Tallis|website=www.anandtech.com}}</ref> | ||
एक एकल मेमोरी कोश एक समतलीय पॉली सिलिकॉन परत से बना होता है, जिसमें सान्द्र ऊर्ध्वाधर सिलेंडर द्वारा भरे हुए कई छिद्र होते हैं। छिद्र की पॉलीसिलिकॉन सतह गेट इलेक्ट्रोड के रूप में कार्य करती है। सबसे बाहरी सिलिकॉन डाइऑक्साइड सिलेंडर गेट डाइलेक्ट्रिक के रूप में कार्य करता है, जिसमें एक सिलिकॉन नाइट्राइड सिलेंडर होता है जो आवेश का संग्रहण करता है, इसके बदले में एक सिलिकॉन डाइऑक्साइड सिलेंडर को टनल डाइलेक्ट्रिक के रूप में ढकता है, जो पॉलीसिलिकॉन के संचालन की एक केंद्रीय रॉड को घेरता है जो संचालन चैनल के रूप में कार्य करता है।<ref name="vnand" /> | एक एकल मेमोरी कोश एक समतलीय पॉली सिलिकॉन परत से बना होता है, जिसमें सान्द्र ऊर्ध्वाधर सिलेंडर द्वारा भरे हुए कई छिद्र होते हैं। छिद्र की पॉलीसिलिकॉन सतह गेट इलेक्ट्रोड के रूप में कार्य करती है। सबसे बाहरी सिलिकॉन डाइऑक्साइड सिलेंडर गेट डाइलेक्ट्रिक के रूप में कार्य करता है, जिसमें एक सिलिकॉन नाइट्राइड सिलेंडर होता है जो आवेश का संग्रहण करता है, इसके बदले में एक सिलिकॉन डाइऑक्साइड सिलेंडर को टनल डाइलेक्ट्रिक के रूप में ढकता है, जो पॉलीसिलिकॉन के संचालन की एक केंद्रीय रॉड को घेरता है जो संचालन चैनल के रूप में कार्य करता है।<ref name="vnand" /> | ||
विभिन्न ऊर्ध्वाधर परतों में मेमोरी कोश एक-दूसरे के साथ हस्तक्षेप नहीं करते हैं, क्योंकि आवेशित सिलिकॉन नाइट्राइड माध्यम के द्वारा लंबवत रूप से आगे नहीं बढ़ सकते हैं, और गेट्स से जुड़े विद्युत क्षेत्र प्रत्येक परत के भीतर बारीकी से सीमित होते हैं। ऊर्ध्वाधर संग्रह विद्युत रूप से धारावाही-जुड़े हुए समूहों के समान है, जिनमें पारंपरिक NAND फ्लैश मेमोरी का उपयोग किया गया है।<ref name="vnand" /> | विभिन्न ऊर्ध्वाधर परतों में मेमोरी कोश एक-दूसरे के साथ हस्तक्षेप नहीं करते हैं, क्योंकि आवेशित सिलिकॉन नाइट्राइड माध्यम के द्वारा लंबवत रूप से आगे नहीं बढ़ सकते हैं, और गेट्स से जुड़े विद्युत क्षेत्र प्रत्येक परत के भीतर बारीकी से सीमित होते हैं। ऊर्ध्वाधर संग्रह विद्युत रूप से धारावाही-जुड़े हुए समूहों के समान है, जिनमें पारंपरिक नैंड (NAND) फ्लैश मेमोरी का उपयोग किया गया है।<ref name="vnand" /> | ||
==== निर्माण ==== | ==== निर्माण ==== | ||
ऊर्ध्वाधर-NAND कोशों के एक समूह की प्रगति संचालन (डोपेड) पॉलीसिलिकॉन परतों और अवरोधित सिलिकॉन डाइऑक्साइड परतों के एक वैकल्पिक समूह के साथ शुरू होती है।<ref name="vnand" /> | ऊर्ध्वाधर-नैंड (NAND) कोशों के एक समूह की प्रगति संचालन (डोपेड) पॉलीसिलिकॉन परतों और अवरोधित सिलिकॉन डाइऑक्साइड परतों के एक वैकल्पिक समूह के साथ शुरू होती है।<ref name="vnand" /> | ||
इसके बाद इन परतों के माध्यम से एक बेलनाकार छिद्र बनाया जाता है। व्यवहार में, मेमोरी कोशों की 24 परतों के साथ एक 128 Gibit ऊर्ध्वाधर-NAND चिप में लगभग 2.9 बिलियन ऐसे छिद्रों की आवश्यकता होती है। इसके बाद, छिद्र की आंतरिक सतह को कई परतों, पहले सिलिकॉन डाइऑक्साइड, फिर सिलिकॉन नाइट्राइड, फिर सिलिकॉन डाइऑक्साइड की दूसरी परत चढ़ाई जाती है। अंत में, छिद्र को संचालित (डोप्ड) पॉलीसिलिकॉन से भरा जाता है।<ref name="vnand" /> | इसके बाद इन परतों के माध्यम से एक बेलनाकार छिद्र बनाया जाता है। व्यवहार में, मेमोरी कोशों की 24 परतों के साथ एक 128 Gibit ऊर्ध्वाधर-नैंड (NAND) चिप में लगभग 2.9 बिलियन ऐसे छिद्रों की आवश्यकता होती है। इसके बाद, छिद्र की आंतरिक सतह को कई परतों, पहले सिलिकॉन डाइऑक्साइड, फिर सिलिकॉन नाइट्राइड, फिर सिलिकॉन डाइऑक्साइड की दूसरी परत चढ़ाई जाती है। अंत में, छिद्र को संचालित (डोप्ड) पॉलीसिलिकॉन से भरा जाता है।<ref name="vnand" /> | ||
==== प्रदर्शन ==== | ==== प्रदर्शन ==== | ||
ऊर्ध्वाधर-NAND फ्लैश निर्माणकला पारंपरिक NAND की तुलना में दोगुना तेजी से पढ़ने और लिखने की अनुमति देता है, और 50 प्रतिशत कम बिजली की खपत करते हुए 10 गुना तक ज्यादा समय तक चल सकता है। वे 10-nm लिथोग्राफी का उपयोग करके तुलनात्मक भौतिक बिट घनत्व प्रदान करते हैं, लेकिन कई सौ परतों तक वी-NAND के उपयोग को देखते हुए परिमाण की दो कोटियों तक बिट घनत्व बढ़ाने में सक्षम हो सकते हैं।<ref name="vnand" /> 160 परतों वाली ऊर्ध्वाधर-NAND चिप सैमसंग द्वारा विकास के अधीन हैं।<ref>{{cite web|url=https://www.techspot.com/news/84905-samsung-developing-industry-first-160-layer-nand-flash.html|title=Samsung said to be developing industry's first 160-layer NAND flash memory chip|website=TechSpot}}</ref> | ऊर्ध्वाधर-नैंड (NAND) फ्लैश निर्माणकला पारंपरिक नैंड (NAND) की तुलना में दोगुना तेजी से पढ़ने और लिखने की अनुमति देता है, और 50 प्रतिशत कम बिजली की खपत करते हुए 10 गुना तक ज्यादा समय तक चल सकता है। वे 10-nm लिथोग्राफी का उपयोग करके तुलनात्मक भौतिक बिट घनत्व प्रदान करते हैं, लेकिन कई सौ परतों तक वी-नैंड (NAND) के उपयोग को देखते हुए परिमाण की दो कोटियों तक बिट घनत्व बढ़ाने में सक्षम हो सकते हैं।<ref name="vnand" /> 160 परतों वाली ऊर्ध्वाधर-नैंड (NAND) चिप सैमसंग द्वारा विकास के अधीन हैं।<ref>{{cite web|url=https://www.techspot.com/news/84905-samsung-developing-industry-first-160-layer-nand-flash.html|title=Samsung said to be developing industry's first 160-layer NAND flash memory chip|website=TechSpot}}</ref> | ||
==== लागत ==== | ==== लागत ==== | ||
[[File:3D NAND minimum cost example.png|thumb|right|300px|गैर- | [[File:3D NAND minimum cost example.png|thumb|right|300px|गैर-ऊर्ध्वाधर साइडवॉल से 3D नैंड (NAND) की न्यूनतम बिट लागत। बिट घनत्व में वृद्धि का प्रतिकार करते हुए, शीर्ष उद्घाटन अधिक परतों के साथ चौड़ा होता है।।]] | ||
3D NAND की वेफर लागत तुलना स्केल्ड डाउन (32 nm या उससे कम) समतल NAND फ्लैश के साथ की जा सकती है।<ref>{{cite web|url=https://www.linkedin.com/pulse/toshibas-cost-model-3d-nand-frederick-chen|title=Toshiba's Cost Model for 3D NAND|website=www.linkedin.com}}</ref> हालांकि, समतल NAND स्केलिंग के 16 nm पर रुकने के साथ, 16 परतों वाली 3D NAND के साथ प्रति बिट लागत में कमी की जारी रह सकती है। हालांकि, एक मामूली विचलन भी परतों के माध्यम से खोदे गए छिद्र के गैर-ऊर्ध्वाधर दीवार के कारण न्यूनतम बिट लागत की ओर अग्रसर होता है, अर्थात् न्यूनतम समकक्ष बनावट नियम (या अधिकतम घनत्व), परतों की दी गई संख्या के लिए; छोटे व्यास वाले छिद्रों के लिए यह न्यूनतम बिट लागत परत संख्या घट जाती है।<ref>{{cite web |title=Calculating the Maximum Density and Equivalent 2D Design Rule of 3D NAND Flash |url=https://www.linkedin.com/pulse/calculating-maximum-density-equivalent-2d-design-rule-frederick-chen |website=linkedin.com |access-date=1 June 2022}}; {{cite web |url=https://semiwiki.com/lithography/296121-calculating-the-maximum-density-and-equivalent-2d-design-rule-of-3d-nand-flash/ |title=Calculating the Maximum Density and Equivalent 2D Design Rule of 3D NAND Flash |website=semwiki.com |access-date=1 June 2022}}</ref> | 3D नैंड (NAND) की वेफर लागत तुलना स्केल्ड डाउन (32 nm या उससे कम) समतल नैंड (NAND) फ्लैश के साथ की जा सकती है।<ref>{{cite web|url=https://www.linkedin.com/pulse/toshibas-cost-model-3d-nand-frederick-chen|title=Toshiba's Cost Model for 3D NAND|website=www.linkedin.com}}</ref> हालांकि, समतल नैंड (NAND) स्केलिंग के 16 nm पर रुकने के साथ, 16 परतों वाली 3D नैंड (NAND) के साथ प्रति बिट लागत में कमी की जारी रह सकती है। हालांकि, एक मामूली विचलन भी परतों के माध्यम से खोदे गए छिद्र के गैर-ऊर्ध्वाधर दीवार के कारण न्यूनतम बिट लागत की ओर अग्रसर होता है, अर्थात् न्यूनतम समकक्ष बनावट नियम (या अधिकतम घनत्व), परतों की दी गई संख्या के लिए; छोटे व्यास वाले छिद्रों के लिए यह न्यूनतम बिट लागत परत संख्या घट जाती है।<ref>{{cite web |title=Calculating the Maximum Density and Equivalent 2D Design Rule of 3D NAND Flash |url=https://www.linkedin.com/pulse/calculating-maximum-density-equivalent-2d-design-rule-frederick-chen |website=linkedin.com |access-date=1 June 2022}}; {{cite web |url=https://semiwiki.com/lithography/296121-calculating-the-maximum-density-and-equivalent-2d-design-rule-of-3d-nand-flash/ |title=Calculating the Maximum Density and Equivalent 2D Design Rule of 3D NAND Flash |website=semwiki.com |access-date=1 June 2022}}</ref> | ||
== | == सीमायें (Limitations) == | ||
=== ब्लॉक उन्मूलन (Block erasure) === | === ब्लॉक उन्मूलन (Block erasure) === | ||
फ्लैश मेमोरी की एक सीमा यह है, कि एक समय में इसके केवल एक ब्लॉक को ही मिटाया जा सकता है। यह सामान्यतः ब्लॉक में सभी बिट्स को "1" पर निर्धारित करता है। तुरंत मिटाए गए ब्लॉक से शुरू करके, उस ब्लॉक के भीतर किसी भी स्थान को प्रोग्राम किया जा सकता है। हालाँकि, एक बार बिट को 0 पर निर्धारित करने के बाद पूरे ब्लॉक को मिटाकर ही इसे पुनः 1 में बदला जा सकता है। दूसरे शब्दों में, फ्लैश मेमोरी (विशेष रूप से NOR फ्लैश) पढ़ने की यादृच्छिक-पहुँच और प्रोग्रामिंग संचालन की सुविधा प्रदान करती है, लेकिन मनमाने ढंग से पुनर्लेखन या मिटाने की यादृच्छिक-पहुँच की सुविधा प्रदान नहीं करती है। हालाँकि, एक स्थान पर तब तक फिर से लिखा जा सकता है जब तक कि नए मान के 0 बिट्स लिखित मानों का अधिसमुच्चय (power set) न हों। उदाहरण के लिए, एक चतुःबिट का मान 1111 तक मिटाकर पुनः 1110 के रूप में लिखा जा सकता है। चतुःबिट के | फ्लैश मेमोरी की एक सीमा यह है, कि एक समय में इसके केवल एक ब्लॉक को ही मिटाया जा सकता है। यह सामान्यतः ब्लॉक में सभी बिट्स को "1" पर निर्धारित करता है। तुरंत मिटाए गए ब्लॉक से शुरू करके, उस ब्लॉक के भीतर किसी भी स्थान को प्रोग्राम किया जा सकता है। हालाँकि, एक बार बिट को 0 पर निर्धारित करने के बाद पूरे ब्लॉक को मिटाकर ही इसे पुनः 1 में बदला जा सकता है। दूसरे शब्दों में, फ्लैश मेमोरी (विशेष रूप से नॉर (NOR) फ्लैश) पढ़ने की यादृच्छिक-पहुँच और प्रोग्रामिंग संचालन की सुविधा प्रदान करती है, लेकिन मनमाने ढंग से पुनर्लेखन या मिटाने की यादृच्छिक-पहुँच की सुविधा प्रदान नहीं करती है। हालाँकि, एक स्थान पर तब तक फिर से लिखा जा सकता है जब तक कि नए मान के 0 बिट्स लिखित मानों का अधिसमुच्चय (power set) न हों। उदाहरण के लिए, एक चतुःबिट का मान 1111 तक मिटाकर पुनः 1110 के रूप में लिखा जा सकता है। चतुःबिट के श्रेणी लेखों को 1010, फिर 0010, और अंत में 0000 में बदला जा सकता है। अनिवार्य रूप से, उन्मूलक (erasure) सभी बिट्स को 1 पर निर्धारित करता है, और प्रोग्रामिंग केवल बिट्स को 0 पर साफ़ कर सकती है।<ref> | ||
[http://ww1.microchip.com/downloads/en/AppNotes/doc2546.pdf "AVR105: Power Efficient High Endurance Parameter Storage in Flash Memory"]. | [http://ww1.microchip.com/downloads/en/AppNotes/doc2546.pdf "AVR105: Power Efficient High Endurance Parameter Storage in Flash Memory"]. | ||
p. 3 | p. 3 | ||
| Line 138: | Line 135: | ||
=== डेटा प्रतिधारण (Data Retention) === | === डेटा प्रतिधारण (Data Retention) === | ||
[[File:Micron_45_nm_NOR_Flash_Data_Retention.png|thumb|right|300px| | [[File:Micron_45_nm_NOR_Flash_Data_Retention.png|thumb|right|300px|तापमान के साथ अलग-अलग डेटा प्रतिधारण का 45nm नॉर (NOR) फ्लैश मेमोरी उदाहरण]] | ||
इलेक्ट्रान डिट्रैपिंग के कारण फ्लैश कोश पर संग्रहीत डेटा की लगातार हानि होती है और पूर्ण तापमान में वृद्धि के साथ हानि की दर तेजी से बढ़ती है; 45 nm NOR फ्लैश के लिए, 1000 घंटों में, 25 डिग्री सेल्सियस पर थ्रेशोल्ड वोल्टेज (Vt) में नुकसान 90 डिग्री सेल्सियस पर लगभग आधा है।<ref>{{cite journal | इलेक्ट्रान डिट्रैपिंग के कारण फ्लैश कोश पर संग्रहीत डेटा की लगातार हानि होती है और पूर्ण तापमान में वृद्धि के साथ हानि की दर तेजी से बढ़ती है; 45 nm नॉर (NOR) फ्लैश के लिए, 1000 घंटों में, 25 डिग्री सेल्सियस पर थ्रेशोल्ड वोल्टेज (Vt) में नुकसान 90 डिग्री सेल्सियस पर लगभग आधा है।<ref>{{cite journal | ||
| last1 = Calabrese |first1 =Marcello| date = May 2013 | title = Accelerated reliability testing of flash memory: Accuracy and issues on a 45nm NOR technology | | last1 = Calabrese |first1 =Marcello| date = May 2013 | title = Accelerated reliability testing of flash memory: Accuracy and issues on a 45nm NOR technology | ||
| url = https://ieeexplore.ieee.org/document/6563298 | journal = Proceedings of 2013 International Conference on IC Design & Technology (ICICDT) | | url = https://ieeexplore.ieee.org/document/6563298 | journal = Proceedings of 2013 International Conference on IC Design & Technology (ICICDT) | ||
|pages =37–40| doi = 10.1109/ICICDT.2013.6563298 |isbn =978-1-4673-4743-3|s2cid =37127243| access-date = June 22, 2022}}</ref> | |pages =37–40| doi = 10.1109/ICICDT.2013.6563298 |isbn =978-1-4673-4743-3|s2cid =37127243| access-date = June 22, 2022}}</ref> | ||
=== मेमोरी घिसाव (Memory Wear) === | === मेमोरी घिसाव (Memory Wear) === | ||
फ्लैश मेमोरी में प्रोग्राम-उन्मूलन चक्र की एक सीमित संख्या भी इसकी एक सीमा है, जिसे आमतौर पर P/E चक्र के रूप में लिखा जाता है। व्यावसायिक रूप से उपलब्ध अधिकांश फ्लैश उत्पादों में घिसाव से ख़राब होने से पहले अखंड भंडारण के लगभग 100,000 P/E चक्रों का सामना करने की गारंटी दी जाती है।<ref>{{cite journal |url= http://www.snia.org/sites/default/files/SSSI_NAND_Reliability_White_Paper_0.pdf |title= NAND Flash Solid State Storage for the Enterprise, An In-depth Look at Reliability |date= April 2009 |access-date= 6 December 2011 |author= Jonathan Thatcher, Fusion-io; Tom Coughlin, Coughlin Associates; Jim Handy, Objective-Analysis; Neal Ekker, Texas Memory Systems |publisher= Solid State Storage Initiative (SSSI) of the Storage Network Industry Association (SNIA) |url-status= live |archive-url= https://web.archive.org/web/20111014033413/http://snia.org/sites/default/files/SSSI_NAND_Reliability_White_Paper_0.pdf |archive-date= 14 October 2011}}</ref> माइक्रोन टेक्नोलॉजी (Micron Technology) और सन माइक्रोसिस्टम्स ने 17 दिसंबर 2008 को 1,000,000 P/E चक्रों के लिए निर्धारित SLC NAND फ्लैश मेमोरी चिप की घोषणा की।<ref>{{cite press release |url=http://investors.micron.com/releasedetail.cfm?ReleaseID=440650 |title=Micron Collaborates with Sun Microsystems to Extend Lifespan of Flash-Based Storage, Achieves One Million Write Cycles |date=17 December 2008 |publisher=Micron Technology, Inc. |url-status=live |archive-url=https://web.archive.org/web/20160304075718/http://investors.micron.com/releasedetail.cfm?ReleaseID=440650 |archive-date=4 March 2016}}</ref> औद्योगिक SSD के लंबे P/E चक्र उनकी सहनशीलता स्तर का वर्णन करते हैं और उन्हें औद्योगिक उपयोग के लिए अधिक विश्वसनीय बनाते हैं। | फ्लैश मेमोरी में प्रोग्राम-उन्मूलन चक्र की एक सीमित संख्या भी इसकी एक सीमा है, जिसे आमतौर पर P/E चक्र के रूप में लिखा जाता है। व्यावसायिक रूप से उपलब्ध अधिकांश फ्लैश उत्पादों में घिसाव से ख़राब होने से पहले अखंड भंडारण के लगभग 100,000 P/E चक्रों का सामना करने की गारंटी दी जाती है।<ref>{{cite journal |url= http://www.snia.org/sites/default/files/SSSI_NAND_Reliability_White_Paper_0.pdf |title= NAND Flash Solid State Storage for the Enterprise, An In-depth Look at Reliability |date= April 2009 |access-date= 6 December 2011 |author= Jonathan Thatcher, Fusion-io; Tom Coughlin, Coughlin Associates; Jim Handy, Objective-Analysis; Neal Ekker, Texas Memory Systems |publisher= Solid State Storage Initiative (SSSI) of the Storage Network Industry Association (SNIA) |url-status= live |archive-url= https://web.archive.org/web/20111014033413/http://snia.org/sites/default/files/SSSI_NAND_Reliability_White_Paper_0.pdf |archive-date= 14 October 2011}}</ref> माइक्रोन टेक्नोलॉजी (Micron Technology) और सन माइक्रोसिस्टम्स ने 17 दिसंबर 2008 को 1,000,000 P/E चक्रों के लिए निर्धारित SLC नैंड (NAND) फ्लैश मेमोरी चिप की घोषणा की।<ref>{{cite press release |url=http://investors.micron.com/releasedetail.cfm?ReleaseID=440650 |title=Micron Collaborates with Sun Microsystems to Extend Lifespan of Flash-Based Storage, Achieves One Million Write Cycles |date=17 December 2008 |publisher=Micron Technology, Inc. |url-status=live |archive-url=https://web.archive.org/web/20160304075718/http://investors.micron.com/releasedetail.cfm?ReleaseID=440650 |archive-date=4 March 2016}}</ref> औद्योगिक SSD के लंबे P/E चक्र उनकी सहनशीलता स्तर का वर्णन करते हैं और उन्हें औद्योगिक उपयोग के लिए अधिक विश्वसनीय बनाते हैं। | ||
गारंटीकृत चक्र गणना केवल शून्य को ब्लॉक करने के लिए लागू हो सकती है (जैसा कि TSOP NAND उपकरणों के मामले में है), या सभी ब्लॉक (जैसे NOR में) पर लागू हो सकती है। कुछ चिप फर्मवेयर (firmware) या फाइल तंत्र चालकों इस प्रभाव को कम किया जाता है ताकि क्षेत्रों के बीच लेखन कार्यों को फैलाने के लिए लिखने और गतिशील रूप से पुनःचित्रण के लिए ब्लॉक की गणना की जा सके; इस तकनीक को वियर लेवलिंग (wear eveling) कहा जाता है। एक अन्य दृष्टिकोण से, लेखन विफलता के मामले में अतिरिक्त क्षेत्रों के लिए लेखन सत्यापन और पुनःचित्रण, यह "खराब ब्लॉक प्रबंधन (BBM)" नामक एक तकनीक है। वहनीय उपभोक्ता उपकरणों में ये खराब प्रबंधन तकनीकें आमतौर पर उपकरण के जीवनकाल से हटकर फ्लैश मेमोरी के जीवनकाल का विस्तार करती हैं, और इन अनुप्रयोगों में कुछ डेटा हानि स्वीकार्य हो सकती है। उच्च-विश्वसनीयता डेटा स्टोरेज के लिए, हालांकि, फ्लैश मेमोरी का उपयोग करना उचित नहीं है, जिसे बड़ी संख्या में प्रोग्रामिंग चक्रों से गुजरना होता है। यह सीमा पतले साधारण कम्प्यूटरों और राउटर जैसे 'रीड-ओनली' अनुप्रयोगों के लिए अर्थहीन है, जो कि उनके जीवनकाल के दौरान केवल एक बार या अधिकांश समय केवल एक बार प्रोग्राम किए जाते हैं। | गारंटीकृत चक्र गणना केवल शून्य को ब्लॉक करने के लिए लागू हो सकती है (जैसा कि TSOP नैंड (NAND) उपकरणों के मामले में है), या सभी ब्लॉक (जैसे नॉर (NOR) में) पर लागू हो सकती है। कुछ चिप फर्मवेयर (firmware) या फाइल तंत्र चालकों इस प्रभाव को कम किया जाता है ताकि क्षेत्रों के बीच लेखन कार्यों को फैलाने के लिए लिखने और गतिशील रूप से पुनःचित्रण के लिए ब्लॉक की गणना की जा सके; इस तकनीक को वियर लेवलिंग (wear eveling) कहा जाता है। एक अन्य दृष्टिकोण से, लेखन विफलता के मामले में अतिरिक्त क्षेत्रों के लिए लेखन सत्यापन और पुनःचित्रण, यह "खराब ब्लॉक प्रबंधन (BBM)" नामक एक तकनीक है। वहनीय उपभोक्ता उपकरणों में ये खराब प्रबंधन तकनीकें आमतौर पर उपकरण के जीवनकाल से हटकर फ्लैश मेमोरी के जीवनकाल का विस्तार करती हैं, और इन अनुप्रयोगों में कुछ डेटा हानि स्वीकार्य हो सकती है। उच्च-विश्वसनीयता डेटा स्टोरेज के लिए, हालांकि, फ्लैश मेमोरी का उपयोग करना उचित नहीं है, जिसे बड़ी संख्या में प्रोग्रामिंग चक्रों से गुजरना होता है। यह सीमा पतले साधारण कम्प्यूटरों और राउटर जैसे 'रीड-ओनली' अनुप्रयोगों के लिए अर्थहीन है, जो कि उनके जीवनकाल के दौरान केवल एक बार या अधिकांश समय केवल एक बार प्रोग्राम किए जाते हैं। | ||
मैक्रोनिक्स के ताइवानी इंजीनियरों ने दिसंबर 2012 में, 2012 इंटरनेशनल इलेक्ट्रॉन डिवाइसेस मीटिंग (IEEE) में घोषणा करने के अपने इरादे का खुलासा किया कि उन्होंने "सेल्फ-हीलिंग (self- healing)" प्रक्रिया का उपयोग करके 10,000 से 100 मिलियन चक्रों को पढ़ने या लिखने के लिए NAND फ्लैश संग्रहण को सुधारने का तरीका निकाला लिया है। जो "ऑनबोर्ड ऊष्मक के साथ एक फ्लैश चिप का उपयोग करता है जो मेमोरी कोशों के छोटे समूहों को नष्ट कर सकता है"।<ref>{{cite web |url=http://phys.org/news/2012-12-taiwan-defeat-limits-memory.html |title=Taiwan engineers defeat limits of flash memory |work=phys.org |url-status=live |archive-url=https://web.archive.org/web/20160209010327/http://phys.org/news/2012-12-taiwan-defeat-limits-memory.html |archive-date=9 February 2016}}</ref> अंतर्निहित थर्मल एनीलिंग ने स्थानीय उच्च तापमान प्रक्रिया के साथ सामान्य उन्मूलक चक्रों को बदला, जिसने न केवल संग्रहीत आवेश को मिटा दिया, बल्कि चिप में इलेक्ट्रॉन-प्रेरित तनाव का उपचार किया, जिसने कम से कम 100 मिलियन लेखन चक्रों की क्षमता प्रदान की।<ref>{{cite web |url=https://www.theregister.co.uk/2012/12/03/macronix_thermal_annealing_extends_life_of_flash_memory/ |title=Flash memory made immortal by fiery heat |work=theregister.co.uk |url-status=live |archive-url=https://web.archive.org/web/20170913183926/https://www.theregister.co.uk/2012/12/03/macronix_thermal_annealing_extends_life_of_flash_memory/ |archive-date=13 September 2017}}</ref> परिणामस्वरुप एक ऐसी चिप का निर्माण हुआ, जिसे सैद्धांतिक रूप से ख़त्म होते समय भी मिटाकर पुनः लिखा जा सकता था। हालांकि, मोबाइल उद्योग के लिए मैक्रोनिक्स की सफलता के रूप में आशाजनक रूप में निकट भविष्य में किसी भी समय इस क्षमता वाले एक वाणिज्यिक उत्पाद की कोई योजना नहीं थी।<ref name="yahoo1">{{cite web|url=https://news.yahoo.com/flash-memory-breakthrough-could-lead-even-more-reliable-124049340.html|archive-url=https://web.archive.org/web/20121221044513/http://news.yahoo.com/flash-memory-breakthrough-could-lead-even-more-reliable-124049340.html|url-status=dead|title=Flash memory breakthrough could lead to even more reliable data storage|archive-date=21 December 2012|website=news.yahoo.com}}</ref> | मैक्रोनिक्स के ताइवानी इंजीनियरों ने दिसंबर 2012 में, 2012 इंटरनेशनल इलेक्ट्रॉन डिवाइसेस मीटिंग (IEEE) में घोषणा करने के अपने इरादे का खुलासा किया कि उन्होंने "सेल्फ-हीलिंग (self- healing)" प्रक्रिया का उपयोग करके 10,000 से 100 मिलियन चक्रों को पढ़ने या लिखने के लिए नैंड (NAND) फ्लैश संग्रहण को सुधारने का तरीका निकाला लिया है। जो "ऑनबोर्ड ऊष्मक के साथ एक फ्लैश चिप का उपयोग करता है जो मेमोरी कोशों के छोटे समूहों को नष्ट कर सकता है"।<ref>{{cite web |url=http://phys.org/news/2012-12-taiwan-defeat-limits-memory.html |title=Taiwan engineers defeat limits of flash memory |work=phys.org |url-status=live |archive-url=https://web.archive.org/web/20160209010327/http://phys.org/news/2012-12-taiwan-defeat-limits-memory.html |archive-date=9 February 2016}}</ref> अंतर्निहित थर्मल एनीलिंग ने स्थानीय उच्च तापमान प्रक्रिया के साथ सामान्य उन्मूलक चक्रों को बदला, जिसने न केवल संग्रहीत आवेश को मिटा दिया, बल्कि चिप में इलेक्ट्रॉन-प्रेरित तनाव का उपचार किया, जिसने कम से कम 100 मिलियन लेखन चक्रों की क्षमता प्रदान की।<ref>{{cite web |url=https://www.theregister.co.uk/2012/12/03/macronix_thermal_annealing_extends_life_of_flash_memory/ |title=Flash memory made immortal by fiery heat |work=theregister.co.uk |url-status=live |archive-url=https://web.archive.org/web/20170913183926/https://www.theregister.co.uk/2012/12/03/macronix_thermal_annealing_extends_life_of_flash_memory/ |archive-date=13 September 2017}}</ref> परिणामस्वरुप एक ऐसी चिप का निर्माण हुआ, जिसे सैद्धांतिक रूप से ख़त्म होते समय भी मिटाकर पुनः लिखा जा सकता था। हालांकि, मोबाइल उद्योग के लिए मैक्रोनिक्स की सफलता के रूप में आशाजनक रूप में निकट भविष्य में किसी भी समय इस क्षमता वाले एक वाणिज्यिक उत्पाद की कोई योजना नहीं थी।<ref name="yahoo1">{{cite web|url=https://news.yahoo.com/flash-memory-breakthrough-could-lead-even-more-reliable-124049340.html|archive-url=https://web.archive.org/web/20121221044513/http://news.yahoo.com/flash-memory-breakthrough-could-lead-even-more-reliable-124049340.html|url-status=dead|title=Flash memory breakthrough could lead to even more reliable data storage|archive-date=21 December 2012|website=news.yahoo.com}}</ref> | ||
=== पढ़ने में अवरोध (Read Disturb) === | === पढ़ने में अवरोध (Read Disturb) === | ||
NAND फ्लैश मेमोरी को पढ़ने के लिए इस्तेमाल की जाने वाली विधि उसी मेमोरी ब्लॉक में आस-पास के कोशों को समय के साथ बदलने का कारण बन सकती है। इसे पढ़ने में अवरोध (Read Disturb) के नाम से जाना जाता है। पढ़ने की थ्रेशोल्ड संख्या आम तौर पर हस्तक्षेप करने वाले उन्मूलक प्रक्रियाओं के बीच सैकड़ों हज़ारों रीड्स में होती है। यदि एक कोश से लगातार पढ़ा जाता है, तो वह कोश विफल नहीं होगा, बल्कि बाद में पढ़ने पर आसपास के कोश में से एक होगा। पढ़ने में अवरोध की समस्या से बचने के लिए फ्लैश नियंत्रक आमतौर पर अंतिम उन्मूलन के बाद से एक ब्लॉक में रीड्स की कुल संख्या की गणना करेगा। जब गिनती एक लक्ष्य सीमा से अधिक हो जाती है, तो प्रभावित ब्लॉक को एक नए ब्लॉक में कॉपी किया जाता है, और उसे मिटाकर फिर ब्लॉक पूल में छोड़ दिया जाता है। मूल ब्लॉक मिटने के बाद उतना ही अच्छा होता है। यदि फ्लैश नियंत्रक समय पर हस्तक्षेप नहीं करता है, हालांकि, त्रुटि-सुधार कोड के साथ त्रुटियों को ठीक करने के लिए त्रुटियों के बहुत अधिक होने पर संभावित डेटा हानि के साथ पढ़ने में अवरोध की एक त्रुटि होगी।<ref>{{cite web |url=http://www.micron.com/~/media/documents/products/technical-note/nand-flash/tn2917.pdf |title=TN-29-17 NAND Flash Design and Use Considerations Introduction |publisher=Micron |date=April 2010 |access-date=29 July 2011 |url-status=live |archive-url=https://web.archive.org/web/20151212004340/https://www.micron.com/~/media/documents/products/technical-note/nand-flash/tn2917.pdf |archive-date=12 December 2015}}</ref><ref name=NEA>{{cite web |title=Technology For Managing NAND Flash |last=Kawamatus |first=Tatsuya |publisher=Hagiwara sys-com co., LTD |access-date=15 May 2018 |url=http://read.pudn.com/downloads151/ebook/654250/0808002.pdf |archive-url=https://web.archive.org/web/20180515164812/http://read.pudn.com/downloads151/ebook/654250/0808002.pdf |archive-date=2018-05-15 |url-status=dead }}</ref><ref>{{cite web |last1=Cooke |first1=Jim |title=The Inconvenient Truths of NAND Flash Memory |publisher=Flash Memory Summit 2007|date=August 2007 |url=http://www.dslreports.com/r0/download/1507743~59e7b9dda2c0e0a0f7ff119a7611c641/flash_mem_summit_jcooke_inconvenient_truths_nand.pdf |archive-url=https://web.archive.org/web/20180215023326/http://www.dslreports.com/r0/download/1507743~59e7b9dda2c0e0a0f7ff119a7611c641/flash_mem_summit_jcooke_inconvenient_truths_nand.pdf |archive-date=2018-02-15 |url-status=live}}</ref> | नैंड (NAND) फ्लैश मेमोरी को पढ़ने के लिए इस्तेमाल की जाने वाली विधि उसी मेमोरी ब्लॉक में आस-पास के कोशों को समय के साथ बदलने का कारण बन सकती है। इसे पढ़ने में अवरोध (Read Disturb) के नाम से जाना जाता है। पढ़ने की थ्रेशोल्ड संख्या आम तौर पर हस्तक्षेप करने वाले उन्मूलक प्रक्रियाओं के बीच सैकड़ों हज़ारों रीड्स में होती है। यदि एक कोश से लगातार पढ़ा जाता है, तो वह कोश विफल नहीं होगा, बल्कि बाद में पढ़ने पर आसपास के कोश में से एक होगा। पढ़ने में अवरोध की समस्या से बचने के लिए फ्लैश नियंत्रक आमतौर पर अंतिम उन्मूलन के बाद से एक ब्लॉक में रीड्स की कुल संख्या की गणना करेगा। जब गिनती एक लक्ष्य सीमा से अधिक हो जाती है, तो प्रभावित ब्लॉक को एक नए ब्लॉक में कॉपी किया जाता है, और उसे मिटाकर फिर ब्लॉक पूल में छोड़ दिया जाता है। मूल ब्लॉक मिटने के बाद उतना ही अच्छा होता है। यदि फ्लैश नियंत्रक समय पर हस्तक्षेप नहीं करता है, हालांकि, त्रुटि-सुधार कोड के साथ त्रुटियों को ठीक करने के लिए त्रुटियों के बहुत अधिक होने पर संभावित डेटा हानि के साथ पढ़ने में अवरोध की एक त्रुटि होगी।<ref>{{cite web |url=http://www.micron.com/~/media/documents/products/technical-note/nand-flash/tn2917.pdf |title=TN-29-17 NAND Flash Design and Use Considerations Introduction |publisher=Micron |date=April 2010 |access-date=29 July 2011 |url-status=live |archive-url=https://web.archive.org/web/20151212004340/https://www.micron.com/~/media/documents/products/technical-note/nand-flash/tn2917.pdf |archive-date=12 December 2015}}</ref><ref name=NEA>{{cite web |title=Technology For Managing NAND Flash |last=Kawamatus |first=Tatsuya |publisher=Hagiwara sys-com co., LTD |access-date=15 May 2018 |url=http://read.pudn.com/downloads151/ebook/654250/0808002.pdf |archive-url=https://web.archive.org/web/20180515164812/http://read.pudn.com/downloads151/ebook/654250/0808002.pdf |archive-date=2018-05-15 |url-status=dead }}</ref><ref>{{cite web |last1=Cooke |first1=Jim |title=The Inconvenient Truths of NAND Flash Memory |publisher=Flash Memory Summit 2007|date=August 2007 |url=http://www.dslreports.com/r0/download/1507743~59e7b9dda2c0e0a0f7ff119a7611c641/flash_mem_summit_jcooke_inconvenient_truths_nand.pdf |archive-url=https://web.archive.org/web/20180215023326/http://www.dslreports.com/r0/download/1507743~59e7b9dda2c0e0a0f7ff119a7611c641/flash_mem_summit_jcooke_inconvenient_truths_nand.pdf |archive-date=2018-02-15 |url-status=live}}</ref> | ||
=== एक्स-रे प्रभाव (X-ray effects) === | === एक्स-रे प्रभाव (X-ray effects) === | ||
अधिकांश फ्लैश IC बॉल ग्रिड ऐरे (Ball grid array) पैकेज में आते हैं, और यहां तक कि जो इसमें नहीं आते हैं उन्हें अक्सर अन्य बॉल ग्रिड ऐरे पैकेजों के बगल में एक PCB पर लगाया जाता है। PCB एकत्रीकरण के बाद BGA पैकेज वाले पटल अक्सर एक्स-रे कृत होते हैं, जो यह देखते हैं कि क्या बॉल्स उचित पैड से उचित संयोजन बना रही हैं, या BGA को फिर से काम करने की आवश्यकता है। ये एक्स-रे एक फ्लैश चिप में प्रोग्राम किए गए बिट्स को मिटा सकते हैं (प्रोग्राम किए गए 0 बिट्स को मिटाए गए 1 बिट्स में परिवर्तित करते हैं)। मिटाए गए बिट्स ("1" बिट्स) एक्स-रे से प्रभावित नहीं होते हैं।<ref> | अधिकांश फ्लैश IC बॉल ग्रिड ऐरे (Ball grid array) पैकेज में आते हैं, और यहां तक कि जो इसमें नहीं आते हैं उन्हें अक्सर अन्य बॉल ग्रिड ऐरे पैकेजों के बगल में एक PCB पर लगाया जाता है। PCB एकत्रीकरण के बाद BGA पैकेज वाले पटल अक्सर एक्स-रे कृत होते हैं, जो यह देखते हैं कि क्या बॉल्स उचित पैड से उचित संयोजन बना रही हैं, या BGA को फिर से काम करने की आवश्यकता है। ये एक्स-रे एक फ्लैश चिप में प्रोग्राम किए गए बिट्स को मिटा सकते हैं (प्रोग्राम किए गए 0 बिट्स को मिटाए गए 1 बिट्स में परिवर्तित करते हैं)। मिटाए गए बिट्स ("1" बिट्स) एक्स-रे से प्रभावित नहीं होते हैं।<ref> | ||
| Line 163: | Line 160: | ||
कुछ निर्माता अब एक्स-रे रहित SD<ref>{{cite web |url= https://www.sandisk.com/home/memory-cards/sd-cards/extremepro-sd-uhs-i |title= SanDisk Extreme PRO SDHC/SDXC UHS-I Memory Card |access-date= 2016-02-03 |url-status= live |archive-url= https://web.archive.org/web/20160127214859/https://www.sandisk.com/home/memory-cards/sd-cards/extremepro-sd-uhs-i |archive-date= 27 January 2016}}</ref> और USB<ref>{{cite web |url= http://www.samsung.com/us/computer/memory-storage-accessories/MUF-32BB/AM |title= Samsung 32GB USB 3.0 Flash Drive FIT MUF-32BB/AM |access-date= 2016-02-03 |url-status= live |archive-url= https://web.archive.org/web/20160203145010/http://www.samsung.com/us/computer/memory-storage-accessories/MUF-32BB/AM |archive-date= 3 February 2016}}</ref> मेमोरी उपकरण बना रहे हैं। | कुछ निर्माता अब एक्स-रे रहित SD<ref>{{cite web |url= https://www.sandisk.com/home/memory-cards/sd-cards/extremepro-sd-uhs-i |title= SanDisk Extreme PRO SDHC/SDXC UHS-I Memory Card |access-date= 2016-02-03 |url-status= live |archive-url= https://web.archive.org/web/20160127214859/https://www.sandisk.com/home/memory-cards/sd-cards/extremepro-sd-uhs-i |archive-date= 27 January 2016}}</ref> और USB<ref>{{cite web |url= http://www.samsung.com/us/computer/memory-storage-accessories/MUF-32BB/AM |title= Samsung 32GB USB 3.0 Flash Drive FIT MUF-32BB/AM |access-date= 2016-02-03 |url-status= live |archive-url= https://web.archive.org/web/20160203145010/http://www.samsung.com/us/computer/memory-storage-accessories/MUF-32BB/AM |archive-date= 3 February 2016}}</ref> मेमोरी उपकरण बना रहे हैं। | ||
== निम्न-स्तरीय पहुंच == | == निम्न-स्तरीय पहुंच (Low-level Access) == | ||
फ्लैश मेमोरी | फ्लैश मेमोरी चिपों के लिए निम्न-स्तरीय इंटरफ़ेस अन्य मेमोरी प्रकारों, जैसे Dरैम (RAM), रोम (ROM) और ईईप्रोम (EEPरोम (ROM)) से भिन्न होता है, जो बिट-अपरिवर्तनीयता (शून्य से एक और एक से शून्य दोनों) का समर्थन करता है और बाहरी रूप से सुलभ सूचना बसों के माध्यम से यादृच्छिक पहुंच का समर्थन करता है। | ||
नॉर (NOR) मेमोरी में पढ़ने और प्रोग्रामिंग के लिए एक बाहरी पता बस होती है। नॉर (NOR) मेमोरी के लिए, पाठन और प्रोग्रामिंग की पहुँच यादृच्छिक होती है, और खोलने की क्रिया और उन्मूलन (erasing) ब्लॉक-वार होता है। नैंड (NAND) मेमोरी के लिए, पाठन और प्रोग्रामिंग पृष्ठ-वार होते हैं, और खोलने की क्रिया और उन्मूलन ब्लॉक-वार होता है। | |||
=== | === नॉर (NOR) मेमोरीज़ (नॉर (NOR) Memories) === | ||
[[File:IPhone 3G teardown - Intel 3050M0Y0CE -3303.jpg|thumb| | [[File:IPhone 3G teardown - Intel 3050M0Y0CE -3303.jpg|thumb|इंटेल द्वारा नॉर (NOR) फ्लैश]] | ||
NOR फ्लैश से पढ़ना यादृच्छिक- | नॉर (NOR) फ्लैश से पढ़ना यादृच्छिक-पहुँच मेमोरी से पढ़ने के समान है, लेकिन शर्त यह है कि पता और डेटा बस को सही ढंग से चित्रित किया गया हो। इसी कारण से अधिकांश माइक्रोप्रोसेसर नॉर (NOR) फ्लैश मेमोरी को एक्ज़ीक्यूट इन प्लेस (XIP) मेमोरी के रूप में उपयोग कर सकते हैं, जिसका अर्थ है कि नॉर (NOR) फ्लैश में संग्रहीत प्रोग्राम को पहले रैम (RAM) में कॉपी किए बिना नॉर (NOR) फ्लैश से सीधे निष्पादित किया जा सकता है। नॉर (NOR) फ्लैश को पढ़ने के समान ही यादृच्छिक पहुँच मेमोरी के तरीके से प्रोग्राम भी किया जा सकता है। प्रोग्रामिंग बिट्स को तार्किक 1 से 0 में बदलता है। जो बिट्स पहले से ही 0 में रहते हैं, वे अपरिवर्तित रहते हैं। एक बार में एक ब्लॉक का ही उन्मूलन (erasure) होना चाहिए, और मिटाए गए ब्लॉक में सभी बिट्स को वापस एक पर निर्धारित कर देता है। 64,128 या 256 KiB के ब्लॉक आकार विशिष्ट होते हैं। | ||
खराब ब्लॉक प्रबंधन | नॉर (NOR) चिपों में खराब ब्लॉक प्रबंधन अपेक्षाकृत एक नई सुविधा है। खराब ब्लॉक प्रबंधन का समर्थन न करने वाले पुराने नॉर (NOR) उपकरणों में, मेमोरी चिप को नियंत्रित करने वाले सॉफ़्टवेयर या उपकरण खराब होने वाले ब्लॉकों के लिए सही होने चाहिए, अन्यथा उपकरण मज़बूती से काम करना बंद कर देगा। | ||
प्रत्येक निर्माता के लिए नॉर (NOR) मेमोरी को लॉक करने, अनलॉक करने, प्रोग्राम करने या मिटाने के लिए उपयोग की जाने वाली अलग-अलग विशिष्ट कमान होती हैं। निर्मित प्रत्येक उपकरण के लिए अद्वितीय संचालन सॉफ़्टवेयर की आवश्यकता से बचने के लिए, विशेष उभयनिष्ठ फ्लैश मेमोरी इंटरफ़ेस (CFI) कमान उपकरण को स्वयं और इसके महत्वपूर्ण संचालन मापदंडों की पहचान करने की अनुमति देता है। | |||
यादृच्छिक | यादृच्छिक पहुँच वाली रोम (ROM) के रूप में इसके उपयोग के अलावा, यादृच्छिक पहुँच प्रोग्रामिंग का उपयोग करके नॉर (NOR) फ्लैश को भण्डारण उपकरण के रूप में भी इस्तेमाल किया जा सकता है। कुछ उपकरण पढ़ने के दौरान ही लिखने की कार्यक्षमता भी प्रदान करते हैं ताकि पृष्ठभूमि में कोई प्रोग्राम या मिटाने की प्रक्रिया होने पर भी कोड निष्पादित होता रहे। नैंड (NAND) फ्लैश की तुलना में नॉर (NOR) फ्लैश चिपों में सामान्यतः अनुश्रेणी डेटा लिखने की गति धीमी होती है। | ||
विशिष्ट | विशिष्ट नॉर (NOR) फ्लैश को एक त्रुटि निवारक कोड की आवश्यकता नहीं होती है।<ref name="types_of_ecc">स्पैन्सन। | ||
]] {{webarchive|url=https://web.archive.org/web/20160304044226/http://www.spansion.com/Support/Application%20Notes/Types_of_ECC_Used_on_Flash_AN.pdf |date=4 March 2016 }}। | ]] {{webarchive|url=https://web.archive.org/web/20160304044226/http://www.spansion.com/Support/Application%20Notes/Types_of_ECC_Used_on_Flash_AN.pdf |date=4 March 2016 }}। | ||
2011। | 2011। | ||
</ref> | </ref> | ||
=== NAND | === नैंड (NAND) मेमोरीज़ (नैंड (NAND) Memories) ===<!-- This section is linked from [[Centrino]] --> | ||
1989 में | तोशिबा द्वारा वर्ष 1989 में नैंड (NAND) फ्लैश निर्माणकला को प्रस्तुत किया गया था।<ref>{{cite web |url=http://www.tgc.com/dsstar/02/0917/104762.html |title=DSstar: TOSHIBA ANNOUNCES 0.13 MICRON 1GB MONOLITHIC NAND |publisher=Tgc.com |date=2002-04-23 |access-date=2013-08-27 |url-status=dead |archive-url=https://web.archive.org/web/20121227020955/http://www.tgc.com/dsstar/02/0917/104762.html |archive-date=27 December 2012}}</ref> इन मेमोरीज़ को हार्ड डिस्क जैसे ब्लॉक उपकरणों की तरह संचालित किया जाता है। प्रत्येक ब्लॉक में कई पृष्ठ होते हैं। पृष्ठों का आमतौर पर 512, 2048 या 4096 बाइट्स होता है।<ref name="ieee_cf"> | ||
{{Cite news |last1=Kim |first1=Jesung |last2=Kim |first2=John Min |last3=Noh |first3=Sam H. |last4=Min |first4=Sang Lyul |last5=Cho |first5=Yookun |date=May 2002 |title=A Space-Efficient Flash Translation Layer for CompactFlash Systems |periodical=Proceedings of the IEEE |volume=48 |issue=2 |pages=366–375 |doi=10.1109/TCE.2002.1010143 }}</ref> | {{Cite news |last1=Kim |first1=Jesung |last2=Kim |first2=John Min |last3=Noh |first3=Sam H. |last4=Min |first4=Sang Lyul |last5=Cho |first5=Yookun |date=May 2002 |title=A Space-Efficient Flash Translation Layer for CompactFlash Systems |periodical=Proceedings of the IEEE |volume=48 |issue=2 |pages=366–375 |doi=10.1109/TCE.2002.1010143 }}</ref> प्रत्येक पृष्ठ के साथ कुछ बाइट्स (आमतौर पर डेटा आकार का 1/32) संबद्ध होते हैं जिनका उपयोग त्रुटि सुधार कोड (ECC) चेकसम के भंडारण के लिए किया जा सकता है। | ||
इन विशिष्ट ब्लॉकों के आकार निम्नलिखित हैं: | |||
* प्रत्येक 16 KiB के ब्लॉक आकार (प्रभावी) के लिए 512+16 बाइट्स के 32 पृष्ठ; | |||
* प्रत्येक 128 KiB के ब्लॉक आकार के लिए 2,048+64 बाइट्स के 64 पृष्ठ;[[:en:Flash_memory#cite_note-96|<sup>[96]</sup>]] | |||
* प्रत्येक 256 KiB के ब्लॉक आकार के लिए 4,096+128 बाइट्स के 64 पृष्ठ;[[:en:Flash_memory#cite_note-97|<sup>[97]</sup>]] | |||
* | * प्रत्येक 512 KiB के ब्लॉक आकार के लिए 4,096+128 बाइट्स के 128 पृष्ठ। | ||
जबकि | जबकि पठन और प्रोग्रामिंग पृष्ठ के आधार पर की जाती है, मिटाने की प्रक्रिया को केवल ब्लॉक के आधार पर ही किया जा सकता है।[[:en:Flash_memory#cite_note-L_Smith-98|<sup>[98]</sup>]] | ||
NAND | नैंड (NAND) उपकरणों को भी उपकरण संचालन सॉफ़्टवेयर या एक अलग नियंत्रक चिप द्वारा खराब ब्लॉक प्रबंधन (bad block management) की आवश्यकता होती है। उदाहरण के लिए, SD कार्ड घिसाव स्तर और खराब ब्लॉक प्रबंधन के लिए नियंत्रक सर्किटरी को उपयोग करते हैं। जब एक तार्किक ब्लॉक को उच्च-स्तरीय सॉफ़्टवेयर द्वारा संचालित किया जाता है, तो इसे उपकरण संचालक या नियंत्रक द्वारा एक भौतिक ब्लॉक में चित्रित किया जाता है। खराब ब्लॉक प्रबन्धन के लिए चित्रित टेबल को संगृहीत करने के लिए फ्लैश चिप पर कई ब्लॉक अलग रखे जा सकते हैं, या सिस्टम, रैम में खराब ब्लॉक मैप बनाने के लिए उच्च सामर्थ्य पर प्रत्येक ब्लॉक की जाँच कर सकता है। अधिकतम ब्लॉकों के खराब के रूप में चिह्नित होने से समग्र मेमोरी क्षमता धीरे-धीरे कम हो जाती है। | ||
NAND | नैंड (NAND) उन बिट्स की भरपाई के लिए ECC पर निर्भर करता है, जो सामान्य उपकरण संचालन के दौरान अकारण ही स्वेच्छा (spontaneously) से विफल हो सकते हैं। एक विशिष्ट ECC, ECC के 22 बिट्स का उपयोग करके प्रत्येक 2048 बिट्स (256 बाइट्स) में एक-बिट त्रुटि को ठीक करेगा, या ECC के 24 बिट्स का उपयोग करके प्रत्येक 4096 बिट्स (512 बाइट्स) में एक-बिट त्रुटि को ठीक करेगा।<ref name="samsung_ecc">{{cite web |url=http://www.elnec.com/sw/samsung_ecc_algorithm_for_256b.pdf |title=Samsung ECC algorithm |access-date=15 August 2008 |publisher=Samsung |date=June 2008 |url-status=live |archive-url=https://web.archive.org/web/20081012043739/http://www.elnec.com/sw/samsung_ecc_algorithm_for_256b.pdf |archive-date=12 October 2008}}</ref> यदि ECC पाठन के दौरान त्रुटि को ठीक नहीं कर सकता है, तब भी यह त्रुटि का पता लगा सकता है। उपकरण मिटाने या प्रोग्राम संचालन के समय उन ब्लॉकों का पता लगा सकता है, जो मिटाने या प्रोग्राम करने में विफल होते हैं और उन्हें खराब के रूप में चिन्हित करता है। फिर डेटा को एक अलग अच्छे ब्लॉक में लिखा जाता है, और खराब ब्लॉक चिन्हांकन को संशोधित किया जाता है। | ||
हैमिंग कोड SLC | हैमिंग कोड (Hamming codes), SLC नैंड (NAND) फ्लैश के लिए सबसे अधिक उपयोग किया जाने वाला ECC है। रीड-सोलोमन कोड (Reed-Solomon codes) और BCH कोड ((Bose-Chaudhuri-Hocquenghem codes) ECC का उपयोग सामान्यतः MLC नैंड (NAND) फ्लैश के लिए किया जाता है। कुछ MLC नैंड (NAND) फ्लैश चिप, आंतरिक रूप से उपयुक्त BCH त्रुटि सुधार कोड उत्पन्न करते हैं।<ref name="types_of_ecc" /> | ||
अधिकांश NAND उपकरणों को | अधिकांश नैंड (NAND) उपकरणों को कारखानों से कुछ खराब ब्लॉकों के साथ भेज दिया जाता है। इन्हें सामान्यतः एक निर्दिष्ट खराब ब्लॉक चिन्हांकन रणनीति के अनुसार चिह्नित किया जाता है। निर्माता कुछ खराब ब्लॉकों की अनुमति के साथ ही यथासंभव अधिक उपज प्राप्त करते हैं, यदि सभी ब्लॉकों को अच्छे होने के लिए सत्यापित किया जाना है। यह नैंड (NAND) फ्लैश की लागत को काफी कम कर देता है और इसके भागों की भंडारण क्षमता को थोड़ा कम करता है। | ||
NAND | आभासी मेमोरी रणनीतियों का प्रायः नैंड (NAND) मेमोरी से सॉफ़्टवेयर निष्पादित करते समय उपयोग किया जाता है, मेमोरी डेटा को पहले मेमोरी-चित्रित रैम (RAM) में पृष्ठांकित या कॉपी किया जाना चाहिए और फिर वहां निष्पादित (नैंड (NAND) + रैम (RAM) के सामान्य संयोजन के लिए अग्रणी) किया जाना चाहिए। सिस्टम में एक मेमोरी प्रबंधन इकाई (MMU) सहायक होती है, लेकिन इसे ओवरले (overlay) के साथ पूरा भी किया जा सकता है। इस कारण से, कुछ सिस्टम नॉर (NOR) और नैंड (NAND) मेमोरी के संयोजन का उपयोग करते हैं, जहाँ एक छोटी नॉर (NOR) मेमोरी को सॉफ़्टवेयर रोम (ROM) के रूप में उपयोग किया जाता है, जबकि एक बड़ी नैंड (NAND) मेमोरी को गैर-वाष्पशील डेटा संग्रहण क्षेत्र के रूप में उपयोग करने के लिए फ़ाइल सिस्टम के साथ विभाजित किया जाता है। | ||
NAND यादृच्छिक- | नैंड (NAND), नॉर (NOR) के यादृच्छिक पहुँच वाले एक्जीक्यूट-इन-प्लेस फायदों का लाभ नहीं लेता है। नैंड (NAND) उच्च क्षमता डेटा भंडारण की आवश्यकता वाले सिस्टम के लिए सबसे उपयुक्त है। यह उच्च घनत्व, अधिक क्षमता और कम लागत प्रदान करता है। इसमें तेजी से मिटाने, क्रमानुसार लिखने और पढ़ने की सुविधा उपलब्ध होती है। | ||
=== मानकीकरण === | === मानकीकरण === | ||
ओपन NAND फ्लैश इंटरफ़ेस वर्किंग ग्रुप (ONFI) नामक एक समूह ने NAND | ''ओपन नैंड (NAND) फ्लैश इंटरफ़ेस वर्किंग ग्रुप'' (ONFI) नामक एक समूह ने नैंड (NAND) फ्लैश चिपों के लिए एक मानकीकृत निम्न-स्तरीय इंटरफ़ेस विकसित किया है। यह विभिन्न विक्रेताओं के अनुरूप नैंड (NAND) उपकरणों के बीच अंतःक्रियाशीलता की अनुमति देता है। ONFI के इस विशेषतम संस्करण 1.0<ref>{{cite web |url=http://onfi.org/wp-content/uploads/2009/02/onfi_1_0_gold.pdf |title=Open NAND Flash Interface Specification |publisher=Open NAND Flash Interface |date=28 December 2006 |access-date=31 July 2010 |url-status=dead |archive-url=https://web.archive.org/web/20110727145313/http://onfi.org/wp-content/uploads/2009/02/onfi_1_0_gold.pdf |archive-date=27 July 2011}}</ref> को 28 दिसंबर 2006 को जारी किया गया था। यह निम्न विशेषताओं का वर्णन करता है: | ||
* | * नैंड (NAND) फ्लैश के लिए TSOP-48, WSOP-48, LGA-52, और BGA-63 पैकेज में एक मानक भौतिक इंटरफ़ेस (pinout) | ||
* NAND फ्लैश चिप्स को पढ़ने, लिखने और मिटाने के लिए एक मानक | * नैंड (NAND) फ्लैश चिप्स को पढ़ने, लिखने और मिटाने के लिए एक मानक कमान समूह | ||
* स्व-पहचान के लिए एक तंत्र ( | * स्व-पहचान के लिए एक तंत्र (SDरैम (RAM) मेमोरी मॉड्यूल की सीरियल उपस्थिति का पता लगाने की सुविधा के लिए) | ||
हाइनिक्स (हाइनिक्स), इन्टेल (इन्टेल), माइक्रोन तकनीक (Micron Technology) और न्यूमोनिक्स (Numonyx) जैसे प्रमुख नैंड (NAND) फ़्लैश निर्माताओं के साथ ही नैंड (NAND) फ्लैश चिप प्रयुक्त उपकरणों के निर्माता भी ONFI समूह का समर्थन करते है।<ref>A list of ONFi members is available at {{cite web |url=http://onfi.org/membership/ |title=Membership - ONFi |access-date=2009-09-21 |url-status=live |archive-url=https://web.archive.org/web/20090829141114/http://onfi.org/membership/ |archive-date=29 August 2009}}</ref> | |||
== NOR और NAND फ्लैश == | दो प्रमुख फ्लैश उपकरण निर्माताओं, तोशिबा और सैमसंग, ने स्वयं बनाए हुए एक इंटरफ़ेस के उपयोग को वरीयता दी है, जिसे टॉगल मोड (Toggle Mode) के नाम से जाना जाता था, जिसका नया नाम टॉगल वी2.0 (Toggle V2.0) है। यह इंटरफ़ेस ONFI विनिर्देश के साथ पिन-टू-पिन संगत नहीं है। इसका परिणाम यह है कि एक विक्रेता के उपकरणों के लिए बनाया गया उत्पाद किसी दूसरे विक्रेता के उपकरणों का उपयोग करने में सक्षम नहीं हो सकता है।<ref>{{cite web |url=http://www.toshiba.com/taec/news/press_releases/2010/memy_10_599.jsp |title=Toshiba Introduces Double Data Rate Toggle Mode NAND in MLC And SLC Configurations |work=toshiba.com |url-status=live |archive-url=https://web.archive.org/web/20151225111800/http://www.toshiba.com/taec/news/press_releases/2010/memy_10_599.jsp |archive-date=25 December 2015}}</ref> | ||
* | इंटेल (इन्टेल), डेल (Dell) और माइक्रोसॉफ्ट (Microsoft) जैसे विक्रेताओं के एक समूह ने एक गैर-वाष्पशील मेमोरी होस्ट कंट्रोलर इंटरफ़ेस (NVMHCI) नामक कार्यकारी समूह का गठन किया।<ref>{{cite web |url=http://www.microsoft.com/en-us/news/press/2007/may07/05-30nvmhcipr.aspx |title=Dell, Intel And Microsoft Join Forces To Increase Adoption of NAND-Based Flash Memory in PC Platforms |publisher=Microsoft |date=30 May 2007 |location=REDMOND, Wash |access-date=12 August 2014 |url-status=live |archive-url=https://web.archive.org/web/20140812212921/http://www.microsoft.com/en-us/news/press/2007/may07/05-30nvmhcipr.aspx |archive-date=12 August 2014}}</ref> इस समूह का लक्ष्य PCI एक्सप्रेस बस से जुड़े "फ्लैश कैशे (flash cache)" उपकरण सहित गैर -मेमोरी उपतंत्रों के लिए मानक सॉफ्टवेयर और हार्डवेयर प्रोग्रामिंग इंटरफेस प्रदान करना है। | ||
* मेमोरी को पढ़ने और लिखने के लिए प्रदान किया गया इंटरफ़ेस अलग है; | |||
== नॉर (NOR) और नैंड (NAND) फ्लैश में अंतर == | |||
प्रत्येक | नॉर (NOR) और नैंड (NAND) फ्लैश में दो महत्वपूर्ण अंतर निम्न हैं: | ||
* एकल मेमोरी कोशों के संयोजन अलग-अलग हैं।{{Citation needed|date=October 2009}} | |||
* मेमोरी को पढ़ने और लिखने के लिए प्रदान किया गया इंटरफ़ेस अलग है; जिसमें नॉर (NOR) यादृच्छिक पहुंच की अनुमति देता है, जबकि नैंड (NAND) केवल पृष्ठ तक पहुँच की अनुमति देता है।<ref>{{cite web|last=Aravindan|first=Avinash|date=2018-07-23|title=Flash 101: NAND Flash vs NOR Flash|url=https://www.embedded.com/flash-101-nand-flash-vs-nor-flash/|access-date=2020-12-23|website=Embedded.com|language=en-US}}</ref> | |||
नॉर (NOR) और नैंड (NAND) फ्लैश के ये नाम मेमोरी कोशों के बीच अंतर्संबंधों की संरचना के कारण हैं।{{Citation needed|date=September 2020}} नॉर (NOR) फ्लैश में, कोश बिट लाइनों के समानांतर जुड़ी हुई होती हैं, जिससे कोशों को एकल रूप से पढ़ने और प्रोग्राम करने की अनुमति मिलती है। कोशों के समानांतर संयोजन एक CMOS नॉर (NOR) गेट में ट्रांजिस्टर के समानांतर संयोजन से मिलता जुलता है। नैंड (NAND) फ्लैश में कोश श्रेणी में जुड़ी हुई होती हैं, जो एक CMOS नैंड (NAND) गेट से मिलती जुलती हैं। श्रेणी संयोजन, समानांतर संयोजन की तुलना में कम स्थान का घेरते हैं, और नैंड (NAND) फ्लैश की लागत को कम करते हैं। यह नैंड (NAND) कोशों को व्यक्तिगत रूप से पढ़ने और प्रोग्राम किए जाने से स्वयं नहीं रोकता है।{{Citation needed|date=September 2020}} | |||
प्रत्येक नॉर (NOR) फ्लैश कोश एक नैंड (NAND) फ्लैश कोश से बड़ा होता है{{snd}}10 F<sup>2</sup> बनाम 4 F<sup>2</sup> {{snd}}भले ही ये एक ही अर्धचालक उपकरण का निर्माण कर रहे हों और इसलिए प्रत्येक ट्रांजिस्टर, संपर्क आदि बिल्कुल एक ही आकार के हों - क्योंकि प्रत्येक नॉर (NOR) फ्लैश कोश को एक अलग धातु सम्पर्कन की आवश्यकता होती है।<ref>{{Citation |publisher=Micron |url=http://www.micron.com/~/media/Documents/Products/Technical%20Note/NAND%20Flash/tn2919_nand_101.pdf |id=TN-29-19 |title=NAND Flash 101: An Introduction to NAND Flash and How to Design It in to Your Next Product |pages=2–3 |url-status=dead |archive-url=https://web.archive.org/web/20160604054353/https://www.micron.com/~/media/Documents/Products/Technical%20Note/NAND%20Flash/tn2919_nand_101.pdf |archive-date=4 June 2016}}</ref> | |||
नैंड (NAND) का एक बड़ा ग्रिड फ्लैश मेमोरी कोश श्रेणी संयोजन और शब्द रेखा संपर्क को हटाने के कारण संभवतः समतुल्य नॉर (NOR) कोशों के क्षेत्र के केवल 60% भाग अधिग्रहीत कर लेता है<ref name="flash_overview">{{Cite news |last1=Pavan |first1=Paolo |last2=Bez |first2=Roberto |last3=Olivo |first3=Piero |last4=Zanoni |first4=Enrico |publication-date=August 1997 |title=Flash Memory Cells – An Overview |periodical=Proceedings of the IEEE |volume=85 |issue=8 |pages=1248–1271 |url= https://ieeexplore.ieee.org/document/622505 |access-date=15 August 2008 |doi=10.1109/5.622505 |year=1997}}</ref> (एक ही CMOS प्रक्रिया संकल्प को मानते हुए, उदाहरण के लिए, 130 nm, 90 nm, या 65 nm)। नैंड (NAND) फ्लैश के डिजाइनरों को एहसास हुआ कि एक नैंड (NAND) चिप का क्षेत्रफल तथा इससे लागत को बाहरी सूचना और डेटा बस सर्किटरी को हटाकर और कम किया जा सकता है। इसके स्थान पर बाहरी उपकरण अनुश्रेणी-पहुंच कमांड और डेटा रजिस्टरों के माध्यम से नैंड (NAND) फ्लैश के साथ संपर्क कर सकते हैं, जो आवश्यक डेटा को आंतरिक रूप से पुनर्प्राप्त और निर्गत करेगा। इस प्रारूप विकल्प ने नैंड (NAND) फ्लैश मेमोरी की यादृच्छिक पहुँच को असंभव बना दिया, जबकि नैंड (NAND) फ्लैश का लक्ष्य यांत्रिक हार्ड डिस्क को बदलना था, न कि रोम (ROM) को बदलना। | |||
{| class="wikitable" | {| class="wikitable" | ||
|- | |- | ||
! | ! विशेषता !! नैंड (NAND) !! नॉर (NOR) | ||
|- | |- | ||
| | | मुख्य अनुप्रयोग || फ़ाइल संग्रहण || कोड संचालन | ||
|- | |- | ||
| | | भण्डारण क्षमता || उच्च || निम्न | ||
|- | |- | ||
| | | प्रति कोश की लागत || निम्न || | ||
|- | |- | ||
| | | सक्रिय सामर्थ्य || निम्न || | ||
|- | |- | ||
| | | स्टैंडबाइ सामर्थ्य || || निम्न | ||
|- | |- | ||
| | | लेखन गति || तीव्र || | ||
|- | |- | ||
| | | पाठन गति || || तीव्र | ||
|- | |- | ||
| [[Execute in place]] (XIP) || | | [[Execute in place|स्थान में संचालन]] (XIP) || नहीं || हाँ | ||
|- | |- | ||
| | | विश्वसनीयता || || उच्च | ||
|} | |} | ||
=== लेखन सहनशक्ति (Write Endurance) === | |||
=== | SLC चलायमान-गेट और नॉर (NOR) फ्लैश का लेखन सहनशक्ति सामान्यतः नैंड (NAND) फ्लैश की तुलना में बराबर या उससे अधिक होता है, जबकि MLC नॉर (NOR) और नैंड (NAND) फ्लैश में समान लेखन सहनशक्ति होती है। नैंड (NAND) और नॉर (NOR) फ्लैश के साथ -साथ फ़्लैश मेमोरी का उपयोग करके संग्रहण उपकरणों में आँकड़ासूची में सूचीबद्ध सहनशक्ति रेटिंग चक्र के उदाहरण प्रदान किए जाते हैं।<ref>{{cite web |url=http://electronicdesign.com/memory/fundamentals-flash-memory-storage |title=The Fundamentals of Flash Memory Storage |access-date=2017-01-03 |url-status=live |archive-url=https://web.archive.org/web/20170104163357/http://electronicdesign.com/memory/fundamentals-flash-memory-storage |archive-date=4 January 2017|date=2012-03-20 }}</ref> | ||
SLC | |||
{| class="wikitable" | {| class="wikitable" | ||
|- | |- | ||
! | ! फ़्लैश मेमोरी का प्रकार !! सहनशक्ति रेटिंग (प्रति ब्लॉक इरेसेस) !! फ़्लैश मेमोरी या भण्डारण उपकरणों के उदहारण | ||
|- | |- | ||
| [[Single-level cell|SLC]] NAND || 100,000 || | | [[Single-level cell|SLC]] नैंड (NAND) || 100,000 || सैमसंग Oneनैंड (NAND) KFW4G16Q2M, तोशिबा SLC नैंड (NAND) फ़्लैश चिप,<ref name="auto">{{cite web|url=https://business.toshiba-memory.com/en-emea/product/memory/slc-nand/slc.html|title=SLC NAND Flash Memory | TOSHIBA MEMORY | Europe(EMEA)|website=business.toshiba-memory.com}}</ref><ref>{{cite web|url=https://www.toshiba.com/tma/technologymoves/slc-nand.jsp|title=Loading site please wait...|website=Toshiba.com}}</ref><ref>{{cite web|url=https://business.toshiba-memory.com/en-emea/product/memory/slc-nand/serial.html|title=Serial Interface NAND | TOSHIBA MEMORY | Europe(EMEA)|website=business.toshiba-memory.com}}</ref><ref>{{cite web|url=https://business.toshiba-memory.com/en-emea/product/memory/slc-nand/benand.html|title=BENAND | TOSHIBA MEMORY | Europe(EMEA)|website=business.toshiba-memory.com}}</ref><ref>{{cite web|url=https://business.toshiba-memory.com/en-emea/product/memory/slc-nand.html|title=SLC NAND Flash Memory | TOSHIBA MEMORY | Europe(EMEA)|website=business.toshiba-memory.com}}</ref> Transcend SD500, फुजित्सु (Fujitsu) S26361-F3298 | ||
|- | |- | ||
| [[Multi-level cell|MLC]] NAND || 5,000 to 10,000 | | [[Multi-level cell|MLC]] नैंड (NAND) || 5,000 to 10,000 मध्यम क्षमता वाले अनुप्रयोगों के लिए;<br />1,000 to 3,000 उच्च क्षमता वाले अनुप्रयोगों के लिए<ref name="auto4">{{cite web|url=https://arstechnica.com/gadgets/2019/09/new-intel-toshiba-ssd-technologies-squeeze-more-bits-into-each-cell/|title=SSDs are on track to get bigger and cheaper thanks to PLC technology|first=Jim|last=Salter|date=28 September 2019|website=Ars Technica}}</ref> || सैमसंग K9G8G08U0M (मध्यम क्षमता वाले अनुप्रयोगों के लिए), Memblaze PBlaze4,<ref>{{cite web|url=http://memblaze.com/en/index.php?c=article&a=type&tid=54|title=PBlaze4_Memblaze|website=memblaze.com|access-date=2019-03-28}}</ref> ADATA SU900, मश्किन (Mushkin) अभिकारक | ||
|- | |- | ||
| TLC NAND || 1,000 || | | TLC नैंड (NAND) || 1,000 || सैमसंग SSD 840 | ||
|- | |- | ||
| QLC NAND || ? || SanDisk X4 NAND | | QLC नैंड (NAND) || ? || SanDisk X4 नैंड (NAND) फ़्लैश SD कार्ड<ref>{{cite web|url=https://www.cnet.com/news/sandisk-to-begin-making-x4-flash-chips/|title=SanDisk to begin making 'X4' flash chips|first=Brooke|last=Crothers|website=CNET}}</ref><ref>{{cite web|url=https://www.cnet.com/news/sandisk-ships-x4-flash-chips/|title=SanDisk ships 'X4' flash chips|first=Brooke|last=Crothers|website=CNET}}</ref><ref>{{cite web|url=https://phys.org/news/2009-10-sandisk-ships-memory-cards-gigabit.html|title=SanDisk Ships Flash Memory Cards With 64 Gigabit X4 NAND Technology|website=phys.org}}</ref><ref>{{cite web|url=https://www.photoreview.com.au/news/sandisk-begins-mass-production-of-x4-flash-memory-chips/|title=SanDisk Begins Mass Production of X4 Flash Memory Chips|date=17 February 2012}}</ref> | ||
|- | |- | ||
| 3D SLC NAND || 100,000 || | | 3D SLC नैंड (NAND) || 100,000 || सैमसंग Z-नैंड (NAND)<ref name="auto2">{{cite web|url=https://www.anandtech.com/show/13951/the-samsung-983-zet-znand-ssd-review|title=The Samsung 983 ZET (Z-NAND) SSD Review: How Fast Can Flash Memory Get?|first=Billy|last=Tallis|website=AnandTech.com}}</ref> | ||
|- | |- | ||
| 3D MLC NAND || 6,000 to 40,000 || | | 3D MLC नैंड (NAND) || 6,000 to 40,000 || सैमसंग SSD 850 PRO, सैमसंग SSD 845DC PRO,<ref name="AnandTech-SSD850PROEndurance">{{cite web|last1=Vättö|first1=Kristian|title=Testing Samsung 850 Pro Endurance & Measuring V-NAND Die Size|url=http://www.anandtech.com/show/8239/update-on-samsung-850-pro-endurance-vnand-die-size|website=[[AnandTech]]|access-date=11 June 2017|url-status=live|archive-url=https://web.archive.org/web/20170626155736/http://www.anandtech.com/show/8239/update-on-samsung-850-pro-endurance-vnand-die-size|archive-date=26 June 2017}}</ref><ref name="AnandTech-SamsungSSD845DCPreview-p3">{{cite web|last1=Vättö|first1=Kristian|title=Samsung SSD 845DC EVO/PRO Performance Preview & Exploring IOPS Consistency|url=http://www.anandtech.com/show/8319/samsung-ssd-845dc-evopro-preview-exploring-worstcase-iops/3|website=[[AnandTech]]|access-date=11 June 2017|page=3|url-status=live|archive-url=https://web.archive.org/web/20161022231209/http://www.anandtech.com/show/8319/samsung-ssd-845dc-evopro-preview-exploring-worstcase-iops/3|archive-date=22 October 2016}}</ref> सैमसंग 860 PRO | ||
|- | |- | ||
| 3D TLC NAND || 1,000 to 3,000 || | | 3D TLC नैंड (NAND) || 1,000 to 3,000 || सैमसंग SSD 850 EVO, सैमसंग SSD 845DC EVO, Crucial MX300<ref name="AnandTech-SamsungSSD850EVOReview-p4">{{cite web|last1=Vättö|first1=Kristian|title=Samsung SSD 850 EVO (120GB, 250GB, 500GB & 1TB) Review|url=http://www.anandtech.com/show/8747/samsung-ssd-850-evo-review/4|website=[[AnandTech]]|access-date=11 June 2017|page=4|url-status=live|archive-url=https://web.archive.org/web/20170531043312/http://www.anandtech.com/show/8747/samsung-ssd-850-evo-review/4|archive-date=31 May 2017}}</ref><ref name="AnandTech-SamsungSSD845DCPreview-p2">{{cite web|last1=Vättö|first1=Kristian|title=Samsung SSD 845DC EVO/PRO Performance Preview & Exploring IOPS Consistency|url=http://www.anandtech.com/show/8319/samsung-ssd-845dc-evopro-preview-exploring-worstcase-iops/3|website=[[AnandTech]]|access-date=11 June 2017|page=2|url-status=live|archive-url=https://web.archive.org/web/20161022231209/http://www.anandtech.com/show/8319/samsung-ssd-845dc-evopro-preview-exploring-worstcase-iops/3|archive-date=22 October 2016}}</ref><ref name="AnandTech-FlashIndustryTrends">{{cite web|last1=Ramseyer|first1=Chris|title=Flash Industry Trends Could Lead Users Back to Spinning Disks|url=http://www.tomshardware.com/news/consumer-optane-enterprise-ssd-market,34631.html|website=[[AnandTech]]|access-date=11 June 2017|date=2017-06-09}}</ref>，Memblaze PBlaze5 900, Memblaze PBlaze5 700, Memblaze PBlaze5 910/916,Memblaze PBlaze5 510/516,<ref>{{cite web|url=http://memblaze.com/en/index.php?c=article&a=type&tid=100|title=PBlaze5 700|website=memblaze.com|access-date=2019-03-28}}</ref><ref>{{cite web|url=http://memblaze.com/en/index.php?c=article&a=type&tid=101|title=PBlaze5 900|website=memblaze.com|access-date=2019-03-28}}</ref><ref>{{cite web|url=http://memblaze.com/en/index.php?c=article&a=type&tid=102|title=PBlaze5 910/916 series NVMe SSD|website=memblaze.com|access-date=2019-03-26}}</ref><ref>{{cite web|url=http://memblaze.com/en/index.php?c=article&a=type&tid=103|title=PBlaze5 510/516 series NVMe™ SSD|website=memblaze.com|access-date=2019-03-26}}</ref> ADATA SX 8200 PRO ("XPG Gammix" ब्रांडिंग के तहत भी बेचा जा रहा है, मॉडल S11 PRO) | ||
|- | |- | ||
| 3D QLC NAND || 100 to 1,000 || | | 3D QLC नैंड (NAND) || 100 to 1,000 || सैमसंग SSD 860 QVO SATA, इन्टेल SSD 660p, सैमसंग SSD 980 QVO NVMe, माइक्रोन 5210 ION, सैमसंग SSD BM991 NVMe<ref>{{cite web|url=https://www.architecting.it/blog/qlc-nand/|title=QLC NAND - What can we expect from the technology?|date=7 November 2018}}</ref><ref>{{cite web|url=https://www.micron.com/about/blog/2018/november/meet%20the%20worlds%20first%20qlc%20ssd%20the%20micron%205210%20ion|title=Say Hello: Meet the World's First QLC SSD, the Micron 5210 ION|website=Micron.com}}</ref><ref>{{cite web|url=https://www.micron.com/products/advanced%20solutions/qlc%20nand|title=QLC NAND|website=Micron.com}}</ref><ref>{{cite web|url=https://www.anandtech.com/show/13078/the-intel-ssd-660p-ssd-review-qlc-nand-arrives|title=The Intel SSD 660p SSD Review: QLC NAND Arrives For Consumer SSDs|first=Billy|last=Tallis|website=AnandTech.com}}</ref><ref>{{cite web|url=http://www.storagesearch.com/ssdmyths-endurance.html|title=SSD endurance myths and legends articles on StorageSearch.com|website=StorageSearch.com}}</ref><ref>{{cite web|url=https://www.tomshardware.com/news/samsung-qlc-z-nand-ssd-flash,37945.html|title=Samsung Announces QLC SSDs And Second-Gen Z-NAND|date=18 October 2018|website=Tom's Hardware}}</ref><ref>{{cite web|url=https://www.pcgamesn.com/samsung-860-qvo-review-benchmarks-qlc-ssd|title=Samsung 860 QVO review: the first QLC SATA SSD, but it can't topple TLC yet|website=PCGamesN}}</ref><ref>{{cite web|url=https://news.samsung.com/global/samsung-electronics-starts-mass-production-of-industrys-first-4-bit-consumer-ssd|title=Samsung Electronics Starts Mass Production of Industry's First 4-bit Consumer SSD|website=news.samsung.com}}</ref> | ||
|- | |- | ||
| 3D PLC NAND || | | 3D PLC नैंड (NAND) || अज्ञात || SK हाइनिक्स (पूर्व में इन्टेल)<ref>{{cite news|url=https://www.reuters.com/article/us-intel-divestiture-sk-hynix-idUSKBN2742IY|title=South Korea's SK Hynix to buy Intel's NAND business for $9 billion|first=Hyunjoo Jin, Stephen|last=Nellis|newspaper=Reuters |date=20 October 2020|via=www.reuters.com}}</ref> और Kioxia (पूर्व में तोशिबा मेमोरी)<ref name="auto4" /> द्वारा विकास के अधीन | ||
|- | |- | ||
| SLC ( | | SLC (चलायमान-गेट) नॉर (NOR) || 100,000 to 1,000,000 || न्यूमोनिक्स M58BW (100,000 );<br />[[Spansion]] S29CD016J (1,000,000 सहनशक्ति रेटिंग (प्रति ब्लॉक इरेसेस)) | ||
|- | |- | ||
| MLC ( | | MLC (चलायमान-गेट) नॉर (NOR) || 100,000 || न्यूमोनिक्स (Numonyx) J3 फ़्लैश | ||
|} | |} | ||
हालांकि, कुछ एल्गोरिदम और | हालांकि, घिसाव स्तर और मेमोरी का अधिक प्रावधानीकरण जैसे कुछ एल्गोरिदम और डिजाइन प्रतिमानों को लागू करके विशिष्ट आवश्यकताओं की पूर्ति के लिए एक भंडारण प्रणाली की सहनशक्ति का मिलान किया जा सकता है।<ref>{{cite web |url=http://www.wdc.com/WDProducts/SSD/whitepapers/en/NAND_Evolution_0812.pdf |title=NAND Evolution and its Effects on Solid State Drive Useable Life |publisher=Western Digital |year=2009 |access-date=22 April 2012 |url-status=dead |archive-url=https://web.archive.org/web/20111112000643/http://www.wdc.com/WDProducts/SSD/whitepapers/en/NAND_Evolution_0812.pdf |archive-date=12 November 2011}}</ref> नैंड (NAND) फ्लैश के दीर्घ जीवनकाल की गणना करने के लिए, एक उपकरण को मेमोरी चिप के आकार, मेमोरी के प्रकार (जैसे SLC/MLC/TLC) और उपयोग के प्रतिरूप का अंकन करना चाहिए। औद्योगिक नंद अपनी क्षमता, लंबे समय तक धीरज और संवेदनशील वातावरण में विश्वसनीयता के कारण मांग में हैं | ||
NAND | |||
परतों को जुड़ने से 3D नैंड (NAND) के प्रदर्शन में गिरावट आ सकती है।<ref name="auto2" /> | |||
== फ्लैश फ़ाइल तंत्र (Flash File System) == | == फ्लैश फ़ाइल तंत्र (Flash File System) == | ||
{{Main|Flash file system}} | {{Main|Flash file system}} | ||
फ्लैश मेमोरी की व्यक्तिगत विशेषताओं के कारण, या तो इसका सबसे अच्छा उपयोग घिसाव स्तर और त्रुटि सुधार के लिए नियंत्रक के साथ या विशेष रूप से बनाए गए फ्लैश फाइल तंत्र के साथ किया जाता है, जो मीडिया पर लिखता है, और NOR फ्लैश ब्लॉक के लंबे समय तक डेटा को मिटाने के समय का वर्णन करता है। फ्लैश फ़ाइल तंत्र के पीछे मूल अवधारणा यह है कि जब फ्लैश स्टोर को अपडेट करना होता है, तो फाइल तंत्र बदले हुए डेटा की नई प्रति एक नए ब्लॉक में लिखता है, फाइल बिन्दुओं को पुनः अंकित करता है, फिर उसके बाद समय होने पर पुराने ब्लॉक को मिटा देता है। | फ्लैश मेमोरी की व्यक्तिगत विशेषताओं के कारण, या तो इसका सबसे अच्छा उपयोग घिसाव स्तर और त्रुटि सुधार के लिए नियंत्रक के साथ या विशेष रूप से बनाए गए फ्लैश फाइल तंत्र के साथ किया जाता है, जो मीडिया पर लिखता है, और नॉर (NOR) फ्लैश ब्लॉक के लंबे समय तक डेटा को मिटाने के समय का वर्णन करता है। फ्लैश फ़ाइल तंत्र के पीछे मूल अवधारणा यह है कि जब फ्लैश स्टोर को अपडेट करना होता है, तो फाइल तंत्र बदले हुए डेटा की नई प्रति एक नए ब्लॉक में लिखता है, फाइल बिन्दुओं को पुनः अंकित करता है, फिर उसके बाद समय होने पर पुराने ब्लॉक को मिटा देता है। | ||
फ्लैश फाइल तंत्र का उपयोग व्यावहारिक रूप में केवल मेमोरी तकनीक युक्ति (MDT) के लिए किया जाता है, जो ऐसे अन्तर्निहित फ्लैश मेमोरी होते हैं, जिनमें नियंत्रक नहीं होता है। हटाने योग्य फ्लैश मेमोरी कार्ड (removable memory cards), एसएसडी (SSD), ईएमएमसी/ईयूएफएस (eMMC/eUFS) चिपों और यूएसबी फ्लैश ड्राइव (USB flash drive) में घिसाव स्तर और त्रुटि सुधार के लिए पहले से ही नियंत्रक लगे होते हैं, इसलिए इनमें एक विशिष्ट फ्लैश फाइल तंत्र का उपयोग नया लाभ नहीं प्रदान कर सकता है। | फ्लैश फाइल तंत्र का उपयोग व्यावहारिक रूप में केवल मेमोरी तकनीक युक्ति (MDT) के लिए किया जाता है, जो ऐसे अन्तर्निहित फ्लैश मेमोरी होते हैं, जिनमें नियंत्रक नहीं होता है। हटाने योग्य फ्लैश मेमोरी कार्ड (removable memory cards), एसएसडी (SSD), ईएमएमसी/ईयूएफएस (eMMC/eUFS) चिपों और यूएसबी फ्लैश ड्राइव (USB flash drive) में घिसाव स्तर और त्रुटि सुधार के लिए पहले से ही नियंत्रक लगे होते हैं, इसलिए इनमें एक विशिष्ट फ्लैश फाइल तंत्र का उपयोग नया लाभ नहीं प्रदान कर सकता है। | ||
== क्षमता == | == क्षमता == | ||
कई चिपें प्रायः मल्टीमीडिया प्लेयर्स या GPS जैसे उपभोक्ता इलेक्ट्रॉनिक उपकरणों के उपयोग में उच्च क्षमता प्राप्त करने के लिए सरणीबद्ध या डाइ संगृहीत होती हैं।<ref>{{cite news |url=http://www.dailycircuitry.com/2012/04/as-follow-up-to-our-flash-vs-dram.html |title=Flash vs DRAM follow-up: chip stacking |publisher=The Daily Circuit |date=22 April 2012 |access-date=22 April 2012 |url-status=dead |archive-url=https://web.archive.org/web/20121124042741/http://www.dailycircuitry.com/2012/04/as-follow-up-to-our-flash-vs-dram.html |archive-date=24 November 2012}}</ref> फ्लैश चिपों की क्षमता मापन (वृद्धि) का उपयोग मूर के नियम का पालन करने के लिए किया जाता है क्योंकि वे एक ही एकीकृत परिपथ तकनीकों और उपकरणों में से कई के साथ निर्मित होते हैं।3D NAND के प्रारंभ के बाद से, मापन अब आवश्यक रूप से मूर के नियम से सम्बंधित नहीं है क्योंकि कभी भी छोटे ट्रांजिस्टर (कोशों) का उपयोग नहीं किया जाता है। | कई चिपें प्रायः मल्टीमीडिया प्लेयर्स या GPS जैसे उपभोक्ता इलेक्ट्रॉनिक उपकरणों के उपयोग में उच्च क्षमता प्राप्त करने के लिए सरणीबद्ध या डाइ संगृहीत होती हैं।<ref>{{cite news |url=http://www.dailycircuitry.com/2012/04/as-follow-up-to-our-flash-vs-dram.html |title=Flash vs DRAM follow-up: chip stacking |publisher=The Daily Circuit |date=22 April 2012 |access-date=22 April 2012 |url-status=dead |archive-url=https://web.archive.org/web/20121124042741/http://www.dailycircuitry.com/2012/04/as-follow-up-to-our-flash-vs-dram.html |archive-date=24 November 2012}}</ref> फ्लैश चिपों की क्षमता मापन (वृद्धि) का उपयोग मूर के नियम का पालन करने के लिए किया जाता है क्योंकि वे एक ही एकीकृत परिपथ तकनीकों और उपकरणों में से कई के साथ निर्मित होते हैं।3D नैंड (NAND) के प्रारंभ के बाद से, मापन अब आवश्यक रूप से मूर के नियम से सम्बंधित नहीं है क्योंकि कभी भी छोटे ट्रांजिस्टर (कोशों) का उपयोग नहीं किया जाता है। | ||
उपभोक्ता फ्लैश भंडारण उपकरणों को सामान्यतः की 2 एक छोटी पूर्णांक घात (2, 4, 8, आदि) और मेगाबाइट्स (MB) या गीगाबाइट्स (GB) के रूप में व्यक्त किए जाने योग्य आकारों के साथ विज्ञापित किया जाता है, जैसे 512 MB, 8 GB। इसमें SSD को हार्ड ड्राइव (hard drive) के प्रतिस्थापन के रूप विक्रय किया जाता है, जो दशमलव उपसर्गों का उपयोग करते हैं।<ref>{{cite web |url=http://www.convertunits.com/type/computer+data+storage |title=Computer data storage unit conversion - non-SI quantity |access-date=2015-05-20 |url-status=live |archive-url=https://web.archive.org/web/20150508070909/http://www.convertunits.com/type/computer+data+storage |archive-date=8 May 2015}}</ref> इस प्रकार, "64 GB" के रूप में चिह्नित एक SSD में कम से कम 64 × 1000<sup>3</sup> बाइट्स (64 GB) होते हैं। अधिकांश उपयोगकर्ताओं के पास फ़ाइल तंत्र मेटाडेटा द्वारा लिए गए स्थान के कारण उनकी फ़ाइलों के लिए उपलब्ध क्षमता से थोड़ी कम क्षमता होगी। | |||
उनके अंदर फ्लैश मेमोरी चिपें सख्त बाइनरी गुणकों के आकार में होती हैं, लेकिन चिपों की कुल वास्तविक क्षमता ड्राइव इंटरफेस पर उपयोग करने योग्य नहीं होती है। यह विज्ञापित क्षमता से काफी ज्यादा है ताकि लिखने के वितरण (घिसाव स्तर), अपर्याप्तता के लिए, त्रुटि सुधार कोड के लिए, और उपकरण के आंतरिक फर्मवेयर द्वारा आवश्यक अन्य मेटाडेटा को अनुमति दी जा सके। | |||
तोशिबा (तोशिबा) और सैनडिस्क (SanDisk) ने वर्ष 2005 में एक नैंड (NAND) फ्लैश चिप विकसित की, जो बहु-स्तरीय कोश (MLC) तकनीक का उपयोग करके 1 GB डेटा का भण्डारण करने में सक्षम है, जो प्रति कोश 2 बिट डेटा का भण्डारण करने में सक्षम है। सैमसंग इलेक्ट्रॉनिक्स ने सितंबर 2005 में घोषणा की कि उसने दुनिया की पहली 2 GB चिप विकसित कर ली है।<ref>{{cite news |first=Anton |last=Shilov |url=http://www.xbitlabs.com/news/memory/display/20050912212649.html |title=Samsung Unveils 2GB Flash Memory Chip |publisher=X-bit labs |date=12 September 2005 |access-date=30 November 2008 |url-status=dead |archive-url=https://web.archive.org/web/20081224220204/http://www.xbitlabs.com/news/memory/display/20050912212649.html |archive-date=24 December 2008}}</ref> | |||
सैमसंग ने मार्च 2006 में 4 GB की क्षमता के साथ फ्लैश हार्ड ड्राइव की घोषणा की, जो कि अनिवार्य रूप से छोटे लैपटॉप हार्ड ड्राइव के समान परिमाण के क्रम की ही थी, और सितंबर 2006 में 40 nm निर्माण प्रक्रिया का उपयोग करके उत्पादित 8 GB चिप की घोषणा की।<ref>{{cite news |first=Wolfgang |last=Gruener |url=http://www.tgdaily.com/content/view/28504/135/ |archive-url=https://web.archive.org/web/20080323070752/http://www.tgdaily.com/content/view/28504/135/ |url-status=dead |archive-date=23 March 2008 |title=Samsung announces 40 nm Flash, predicts 20 nm devices |publisher=TG Daily |date=11 September 2006 |access-date=30 November 2008 }}</ref> सैनडिस्क ने जनवरी 2008 में अपने 16 GB माइक्रोएसडीएचसी (MicroSDHC) और 32 GB CDHC प्लस कार्ड की उपलब्धता की घोषणा की।<ref>{{cite web |url=http://www.sandisk.com/Corporate/PressRoom/PressReleases/PressRelease.aspx?ID=4079 |title=SanDisk Media Center |work=sandisk.com |url-status=live |archive-url=https://web.archive.org/web/20081219084116/http://www.sandisk.com/Corporate/PressRoom/PressReleases/PressRelease.aspx?ID=4079 |archive-date=19 December 2008}}</ref><ref>{{cite web |url=http://www.sandisk.com/Corporate/PressRoom/PressReleases/PressRelease.aspx?ID=4091 |title=SanDisk Media Center |work=sandisk.com |url-status=live |archive-url=https://web.archive.org/web/20081219084247/http://www.sandisk.com/Corporate/PressRoom/PressReleases/PressRelease.aspx?ID=4091 |archive-date=19 December 2008}}</ref> | |||
वर्ष 2012 तक उत्पादित फ्लैश ड्राइव में 64 GB, 128 GB और 256 GB से अधिक भण्डारण क्षमता है।<ref>https://www.pcworld.com/article/225370/look_out_for_the_256gb_thumb_drive_and_the_128gb_tablet.html{{dead link|date=June 2022}}; {{cite web |url=https://techcrunch.com/2009/07/20/kingston-outs-the-first-256gb-flash-drive/ |title=Kingston outs the first 256GB flash drive |access-date=2017-08-28 |url-status=live |archive-url=https://web.archive.org/web/20170708012814/https://techcrunch.com/2009/07/20/kingston-outs-the-first-256gb-flash-drive/ |archive-date=8 July 2017}} 20 July 2009, Kingston DataTraveler 300 is 256 GB.</ref> | |||
जुलाई 2016 में | इंटेल और माइक्रोन का एक संयुक्त विकास 32-परतों वाली 3.5 टेराबाइट (TB{{clarify|3500 GB or 3.5 * 1024 GB?|date=February 2020}}) नैंड (NAND) फ्लैश स्टिक और के उत्पादन की अनुमति देगा 10 TB आदर्श आकार वाली SSD के उत्पादन की अनुमति प्रदान करेगा। उपकरण में चलायमान गेट कोश की बनावट का उपयोग करते हुए 16 × 48 GB TLC डाइ के 5 पैकेज सम्मिलित हैं।<ref>{{Cite news |url = http://www.gizmag.com/high-capacity-3d-flash-memory/36782 |title = 3D flash technology moves forward with 10 TB SSDs and the first 48-layer memory cells |last = Borghino |first = Dario |date = 31 March 2015 |work = Gizmag |access-date = 31 March 2015 |url-status = live |archive-url = https://web.archive.org/web/20150518115212/http://www.gizmag.com/high-capacity-3d-flash-memory/36782/ |archive-date = 18 May 2015}}</ref> | ||
1 MB से कम या उसके आसपास की क्षमता वाली फ्लैश चिपों का निर्माण BIOS-रोम (ROM) और एम्बेडेड अनुप्रयोगों के लिए निरंतर हो रहा है। | |||
सैमसंग ने जुलाई 2016 में 4 TB{{clarify|4000 GB or 4 * 1024 GB?|date=February 2020}} सैमसंग 850 EVO की घोषणा की, जो उनके 256 Gbit 48-परतों वाली TLC 3 D V-नैंड (NAND) का उपयोग करता है।<ref>{{Cite news|url=https://www.custompcreview.com/news/samsung-launches-4tb-850-evo-ssd-priced-1499/30838/|title=Samsung Launches Monster 4TB 850 EVO SSD Priced at $1,499 {{!}} Custom PC Review|date=2016-07-13|newspaper=Custom PC Review |access-date=2016-10-08|url-status=live|archive-url=https://web.archive.org/web/20161009172049/https://www.custompcreview.com/news/samsung-launches-4tb-850-evo-ssd-priced-1499/30838/|archive-date=9 October 2016}}</ref> सैमसंग ने अगस्त 2016 में अपने 512 Gbit 64-परतों वाली TLC 3D V-नैंड (NAND) पर आधारित 32 TB 2.5-इंच SAS SSD की घोषणा की। इसके साथ ही सैमसंग के वर्ष 2020 तक 100 TB तक भण्डारण क्षमता के साथ SSD का अनावरण करने की उम्मीद है।<ref>{{Cite news|url=https://www.custompcreview.com/news/samsung-unveils-32tb-ssd-leveraging-4th-gen-64-layer-3d-v-nand/31651/|title=Samsung Unveils 32TB SSD Leveraging 4th Gen 64-Layer 3D V-NAND {{!}} Custom PC Review|date=2016-08-11|newspaper=Custom PC Review |access-date=2016-10-08|url-status=live|archive-url=https://web.archive.org/web/20161009170533/https://www.custompcreview.com/news/samsung-unveils-32tb-ssd-leveraging-4th-gen-64-layer-3d-v-nand/31651/|archive-date=9 October 2016}}</ref> | |||
== स्थानांतरण दरें == | == स्थानांतरण दरें == | ||
फ्लैश मेमोरी युक्ति सामान्यतः लिखने की तुलना में पढ़ने में बहुत तेज होती हैं।<ref name="master2010">{{cite journal |last1=Master |first1=Neal |last2=Andrews |first2=Mathew |last3=Hick |first3=Jason |last4=Canon |first4=Shane |last5=Wright |first5=Nicholas |title=Performance analysis of commodity and enterprise class flash devices |journal=IEEE Petascale Data Storage Workshop |date=2010 |url=http://www.pdsw.org/pdsw10/resources/papers/master.pdf |url-status=live |archive-url=https://web.archive.org/web/20160506160509/http://www.pdsw.org/pdsw10/resources/papers/master.pdf |archive-date=6 May 2016}}</ref> इनका प्रदर्शन भंडारण नियंत्रकों की गुणवत्ता पर भी निर्भर करता है, जो आंशिक रूप से भरे होने पर अधिक महत्वपूर्ण हो जाते हैं।{{vague|date=December 2020}}<ref name="master2010" /> यहाँ तक कि जब विनिर्माण में डाइ का सिकुड़ना एकमात्र परिवर्तन होता है, तो एक उपयुक्त नियंत्रक की अनुपस्थिति के परिणामस्वरूप गति में गिरावट हो सकती है।<ref>{{cite web |url=http://www.dailytech.com/article.aspx?newsid=16407 |title=DailyTech - Samsung Confirms 32nm Flash Problems, Working on New SSD Controller |work=dailytech.com |url-status=dead |archive-url=https://web.archive.org/web/20160304003356/http://www.dailytech.com/article.aspx?newsid=16407 |archive-date=4 March 2016|access-date=3 October 2009 }}</ref> | फ्लैश मेमोरी युक्ति सामान्यतः लिखने की तुलना में पढ़ने में बहुत तेज होती हैं।<ref name="master2010">{{cite journal |last1=Master |first1=Neal |last2=Andrews |first2=Mathew |last3=Hick |first3=Jason |last4=Canon |first4=Shane |last5=Wright |first5=Nicholas |title=Performance analysis of commodity and enterprise class flash devices |journal=IEEE Petascale Data Storage Workshop |date=2010 |url=http://www.pdsw.org/pdsw10/resources/papers/master.pdf |url-status=live |archive-url=https://web.archive.org/web/20160506160509/http://www.pdsw.org/pdsw10/resources/papers/master.pdf |archive-date=6 May 2016}}</ref> इनका प्रदर्शन भंडारण नियंत्रकों की गुणवत्ता पर भी निर्भर करता है, जो आंशिक रूप से भरे होने पर अधिक महत्वपूर्ण हो जाते हैं।{{vague|date=December 2020}}<ref name="master2010" /> यहाँ तक कि जब विनिर्माण में डाइ का सिकुड़ना एकमात्र परिवर्तन होता है, तो एक उपयुक्त नियंत्रक की अनुपस्थिति के परिणामस्वरूप गति में गिरावट हो सकती है।<ref>{{cite web |url=http://www.dailytech.com/article.aspx?newsid=16407 |title=DailyTech - Samsung Confirms 32nm Flash Problems, Working on New SSD Controller |work=dailytech.com |url-status=dead |archive-url=https://web.archive.org/web/20160304003356/http://www.dailytech.com/article.aspx?newsid=16407 |archive-date=4 March 2016|access-date=3 October 2009 }}</ref> | ||
== अनुप्रयोग == | == अनुप्रयोग (Applications) == | ||
=== | ===श्रेणी फ्लैश (Serial Flash) === | ||
[[File:IPhone 3G teardown - Silicon Storage Tech SST25VF080B-3309.jpg|thumb| | [[File:IPhone 3G teardown - Silicon Storage Tech SST25VF080B-3309.jpg|thumb|श्रेणी फ्लैश: सिलिकॉन भण्डारण तकनीक SST25VF080B]] | ||
श्रेणी फ्लैश छोटी और कम-सामर्थ्य वाली एक फ्लैश मेमोरी है, जो अलग-अलग बाइट्स को सूचित करने के स्थान पर डेटा तक केवल श्रेणी पहुँच प्रदान करती है, जिसमें उपयोगकर्ता सूचना वाले स्थान में बाइट्स के बड़े सन्निहित समूहों को श्रेणी रूप से पढ़ता या लिखता है। श्रेणी पेरिफेरल इंटरफ़ेस बस (SPI) उपकरण तक पहुंचने का एक विशिष्ट प्रोटोकॉल है। जब श्रेणी फ्लैश को एक अन्तर्निहित तंत्र में सम्मिलित किया जाता है, तो समानांतर फ्लैश मेमोरी की तुलना में PCB पर कम तारों की आवश्यकता होती है, क्योंकि यह एक बार में एक बिट डेटा प्रसारित और प्राप्त करता है। यह पटल स्थान, बिजली की खपत और कुल सिस्टम लागत में कमी की अनुमति दे सकता है। | |||
जब एक | |||
कई कारण हैं कि | इसके कई कारण हैं कि श्रेणी उपकरण, एक समानांतर उपकरण की तुलना में कम बाहरी पिनों के साथ समग्र लागत को काफी कम कर सकता है: | ||
* कई | * कई ASIC के पैड-सीमित होने का अर्थ है कि डाई का आकार उपकरण तार्किक के लिए उपयोग किए जाने वाले गेटों की जटिलता और संख्या के स्थान पर तार बंधन पैड की संख्या से प्रतिबंधित है। इस प्रकार बंधन पैड को खत्म करने से एक छोटी सी डाई पर अधिक सघन एकीकृत परिपथ की अनुमति मिलती है, इससे वेफर पर तैयार की जाने वाली डाईयों की संख्या बढ़ जाती है, और इस प्रकार प्रति डाई की लागत कम हो जाती है। | ||
* बाहरी | * बाहरी पिनों की संख्या को कम करने से एकत्रण और पैकेजिंग लागत भी कम हो जाती है। एक श्रेणी उपकरण को समानांतर उपकरण की तुलना में छोटे और सरल पैकेज में पैक किया जा सकता है। | ||
* छोटे और निचले पिन-काउंट पैकेज कम | * छोटे और निचले पिन-काउंट पैकेज कम PCB क्षेत्र अधिग्रहीत करते हैं। | ||
* | * निचले पिन-काउंट उपकरण PCB रूटिंग को सरल बनाते हैं। | ||
दो प्रमुख | SPI फ्लैश दो प्रमुख प्रकार के होते हैं। पहले प्रकार में छोटे पृष्ठों और एक या एक से अधिक आंतरिक Sरैम (RAM) पृष्ठ बफ़र्स की विशेषता होती है, जो एक पूर्ण पृष्ठ को आंशिक रूप से संशोधित बफर में पढ़ने की अनुमति देता है, और पुनः वापस लिखा जाता है (उदाहरण के लिए, एटमेल (Atmel) AT45 डेटा फ़्लैश या माइक्रोन टेक्नोलॉजी पृष्ठ इरेज़ नॉर (NOR) फ्लैश)। इसके दूसरे प्रकार में ऐसे बड़े क्षेत्र होते हैं, जहाँ इस प्रकार के SPI फ्लैश में सामान्यतः न्यूनतम 4 kB के छोटे क्षेत्र से लेकर 64 kB तक के बड़े क्षेत्र हो सकते हैं। चूंकि इस प्रकार के SPI फ्लैश में एक आंतरिक Sरैम (RAM) बफर का अभाव है, इसलिए पूर्ण पृष्ठ को वापस लिखने से पहले पढ़ना और संशोधित किया जाना चाहिए, जो इसे प्रबंधित करने के लिए धीमा करता है। हालांकि, इसका दूसरा प्रकार पहले प्रकार की तुलना में सस्ता होता है और जब एप्लिकेशन कोड ग्रहण हो तो यह एक अच्छा विकल्प है। | ||
दो प्रकार | ये दो प्रकार सरलता से विनिमेय नहीं हैं, क्योंकि उनके पास समान पिनआउट नहीं होते हैं, और इसमें कमान समूह असंगत होते हैं। | ||
अधिकांश | अधिकांश FGPA, Sरैम (RAM) विन्यास कोशों पर आधारित होते हैं और प्रत्येक सामर्थ्य चक्र विन्यास बिटस्ट्रीम को पुनः लोड करने के लिए बाहरी विन्यास उपकरण, प्रायः एक श्रेणी फ्लैश चिप की आवश्यकता होती है।<ref name="maxfield"> | ||
Clive Maxfield. | Clive Maxfield. | ||
[https://books.google.com/books?id=u0xyEuXF3l4C "Bebop to the Boolean Boogie: An Unconventional Guide to Electronics"]. | [https://books.google.com/books?id=u0xyEuXF3l4C "Bebop to the Boolean Boogie: An Unconventional Guide to Electronics"]. | ||
p. 232. | p. 232. | ||
</ref> | </ref> | ||
==== फर्मवेयर भण्डारण ==== | |||
समानांतर फ्लैश उपकरण आधुनिक CPU की बढ़ती गति के साथ प्रायः उस कंप्यूटर की मेमोरी बस की तुलना में बहुत धीमे होते हैं, जिससे वे जुड़े होते हैं। इसके विपरीत, आधुनिक Sरैम (RAM) 10 ns से कम पहुँच समय प्रदान करता है, जबकि DDR2 SDरैम (RAM) 20 ns से कम पहुँच समय प्रदान करता है। इस कारण फ्लैश में संग्रहीत कोड को रैम (RAM) में कॉपी करना वांछनीय होता है; अर्थात्, कोड को निष्पादन से पहले फ्लैश से रैम (RAM) में कॉपी किया जाता है, ताकि CPU इस तक पूरी गति से पहुँच सके। उपकरण के फर्मवेयर को श्रेणी फ्लैश चिप में संग्रहीत किया जा सकता है, और फिर उपकरण को संचालित होने पर SDरैम (RAM) या Sरैम (RAM) में कॉपी किया जा सकता है।<ref>Many serial flash devices implement a ''bulk read'' mode and incorporate an internal address counter, so that it is trivial to configure them to transfer their entire contents to RAM on power-up. When clocked at 50 MHz, for example, a serial flash could transfer a 64 [[Mbit]] firmware image in less than two seconds.</ref> ऑन-चिप फ्लैश के स्थान पर बाहरी श्रेणी फ्लैश उपकरण का उपयोग महत्वपूर्ण प्रक्रिया के समझौता की आवश्यकता को ख़त्म कर देता है, जो एक ऐसी निर्माण प्रक्रिया है जो उच्च गति के तार्किक के लिए अच्छी और फ्लैश के लिए अच्छी नहीं होती है और इसके विपरीत भी यही प्रक्रिया होती है। एक बार फर्मवेयर को एक बड़े ब्लॉक के रूप में पढ़ने का निर्णय लेने के बाद, एक छोटी फ्लैश चिप का उपयोग करने की अनुमति देने के लिए संपीड़ित करना सामान्य बात है। श्रेणी फ्लैश के लिए विशिष्ट अनुप्रयोगों में हार्ड ड्राइव (Hard Drive), ईथरनेट नेटवर्क इंटरफेस अनुकूलक (Ethernet network interface adapters) , डीएसएल मोडेम (DSL Modems) आदि के लिए फर्मवेयर का संग्रहण सम्मिलित होता है। | |||
=== हार्ड ड्राइव के प्रतिस्थापन के रूप में फ्लैश मेमोरी === | |||
{{Main|Solid-state drive}} | |||
[[File:Intel 525 mSATA SSD.jpg|thumb|इंटेल mSATA SSD]] | |||
फ्लैश मेमोरी के लिए हाल ही का एक अनुप्रयोग हार्ड डिस्क के प्रतिस्थापन के रूप में प्रस्तुत है। फ्लैश मेमोरी में हार्ड ड्राइव की यांत्रिक सीमाएँ और विलंबता नहीं होती है, इसलिए गति, ध्वनि, बिजली की खपत और विश्वसनीयता पर विचार करते समय एक ठोस-अवस्था ड्राइव (SSD) आकर्षक होती है। फ्लैश ड्राइव मोबाइल उपकरण के द्वितीयक भण्डारण उपकरण के रूप में कर्षण प्राप्त कर रहे हैं; इनका उपयोग उच्च-प्रदर्शन वाले डेस्कटॉप कंप्यूटरों में हार्ड ड्राइव के विकल्प के रूप में और RAID और SAN आर्किटेक्चर वाले कुछ सर्वरों में भी किया जाता है। | |||
फ्लैश-आधारित SSD के कुछ ऐसे पक्ष हैं, जो उन्हें अनाकर्षक बनाते हैं। हार्ड डिस्क की तुलना में फ्लैश मेमोरी की प्रति गीगाबाइट की लागत काफी अधिक रहती है।<ref>{{cite web |url=http://elitepcbuilding.com/ssd-vs-hdd |title=SSD vs. HDD |author=Lyth0s |publisher=elitepcbuilding.com |date=17 March 2011 |access-date=11 July 2011 |url-status=dead |archive-url=https://web.archive.org/web/20110820095531/http://elitepcbuilding.com/ssd-vs-hdd |archive-date=20 August 2011}}</ref> इसके अलावा फ्लैश मेमोरी में P/E (प्रोग्राम/इरेज़) चक्रों की संख्या सीमित होती है, लेकिन यह वर्तमान में नियंत्रण में है क्योंकि फ्लैश-आधारित SSD पर गारंटी वर्तमान हार्ड ड्राइव के समान ही है।<ref>{{cite web |url=http://www.storagesearch.com/bitmicro-art1.html |title=Flash Solid State Disks – Inferior Technology or Closet Superstar? |publisher=STORAGEsearch |access-date=30 November 2008 |url-status=live |archive-url=https://web.archive.org/web/20081224215032/http://www.storagesearch.com/bitmicro-art1.html |archive-date=24 December 2008}}</ref> इसके अलावा, SSD पर मिटाई गई फ़ाइलें नए डेटा द्वारा अधिलेखित होने से पहले अनिश्चित काल तक बनी रह सकती हैं; चुंबकीय हार्ड डिस्क ड्राइव पर अच्छी तरह से काम करने वाली इरेज़र या श्रेड तकनीक या सॉफ़्टवेयर का सुरक्षा और न्याय सम्बन्धी परीक्षा से समझौता करते हुए SSD पर कोई प्रभाव नहीं पड़ता है। हालाँकि, अधिकांश ठोस अवस्था ड्राइव द्वारा नियोजित तथाकथित TRIM कमान के कारण डेटा रिकवरी सॉफ़्टवेयर इस प्रकार मिटाई गई फ़ाइलों को पुनर्स्थापित करने में सक्षम नहीं है, जो हटाए गए फ़ाइल द्वारा अधिग्रहीत किए गए तार्किक ब्लॉक पते को कचरा संग्रह को सक्षम करने के लिए अप्रयुक्त के रूप में चिह्नित करता है। | |||
=== | |||
ACID लेन-देन की आवश्यकता वाले सम्बंधित डेटाबेस या अन्य सिस्टम के लिए फ्लैश भण्डारण की मामूली मात्रा भी डिस्क ड्राइव के सरणी पर अत्यधिक गति प्रदान कर सकती है।<ref>{{cite web |url=http://www.mysqlperformanceblog.com/2012/09/11/intel-ssd-910-vs-hdd-raid-in-tpcc-mysql-benchmark/ |title=Intel SSD 910 vs HDD RAID in tpcc-mysql benchmark |author=Vadim Tkachenko |work=MySQL Performance Blog|date=2012-09-12 }}</ref><ref>Matsunobu, Yoshinori. [http://www.slideshare.net/matsunobu/ssd-deployment-strategies-for-mysql "SSD Deployment Strategies for MySQL."] {{webarchive|url=https://web.archive.org/web/20160303224013/http://www.slideshare.net/matsunobu/ssd-deployment-strategies-for-mysql |date=3 March 2016 }} ''Sun Microsystems'', 15 April 2010.</ref> | |||
सैमसंग इलेक्ट्रॉनिक्स ने मई 2006 में फ्लैश-मेमोरी आधारित दो व्यक्तिगत कम्प्यूटरों (PC) Q1-SSD and Q30-SSD की घोषणा की, जिनके जून 2006 में उपलब्ध होने की उम्मीद थी, जिनमें से दोनों 32 GB SSD का उपयोग करते थे, और प्रारंभ में कम से कम केवल दक्षिण कोरिया में ही उपलब्ध थे।[[:en:Flash_memory#cite_note-157|<sup>[157]</sup>]]Q1-SSD और Q30-SSD अवतरण में देरी हुई और अंततः अगस्त 2006 के अंत में उत्पादन के लिए भेज दिया गया।<ref>{{cite web | url=https://news.softpedia.com/news/Samsung-s-SSD-Notebook-33475.shtml | title=Samsung's SSD Notebook| date=22 August 2006}}</ref> | |||
मई 2006 में | |||
उपलब्ध होने वाला पहला फ्लैश-मेमोरी आधारित PC सोनी वायो यूएक्स90 (Sony Vaio UX90) था, जिसे पहले खरीदने के पंजीकरण के लिए घोषित किया गया था और 16 GB फ्लैश मेमोरी हार्ड ड्राइव के साथ 3 जुलाई 2006 को जापान में भेजना शुरू किया गया था।<ref>{{cite web|url=https://www.sony.jp/CorporateCruise/Press/200606/06-0627/|title=文庫本サイズのVAIO「type U」 フラッシュメモリー搭載モデル発売|website=Sony.jp|language=ja}}</ref> सोनी ने सितंबर 2006 के अंत में Vaio UX90 में फ्लैश-मेमोरी को 32GB में अपग्रेड किया।<ref>{{cite web | url=http://nbnews.info/en/news/397 | title=Sony Vaio UX UMPC – now with 32 GB Flash memory | NBnews.info. Laptop and notebook news, reviews, test, specs, price | Каталог ноутбуков, ультрабуков и планшетов, новости, обзоры}}</ref> | |||
2008 में पेश किए गए पहले मैकबुक एयर (MacBook Air) के विकल्प के रूप में एक ठोस अवस्था ड्राइव प्रस्तुत की गई थी, और वर्ष 2010 के बाद से, सभी मॉडलों को SSD के साथ निर्यात के लिए भेज दिया गया। SSD मानक के साथ अल्ट्रा-थिन लैपटॉप की बढ़ती संख्या को इंटेल की अल्ट्राबुक (Ultrabook) पहल के रूप में वर्ष 2011 के अंत से निर्यात किया जा रहा है। | |||
यहाँ हाइब्रिड ड्राइव और रेडीबूस्ट (ReadyBoost) जैसी हाइब्रिड तकनीकें भी हैं जो दोनों तकनीकों के लाभों को फ्लैश का उपयोग डिस्क पर फ़ाइलों के लिए उच्च गति वाले गैर-वाष्पशील कैशे के रूप में संयोजित करने का प्रयास करती हैं, जिन्हें प्रायः एप्लिकेशन और ऑपरेटिंग सिस्टम निष्पादन योग्य फ़ाइलों के रूप में संदर्भित किया जाता है, लेकिन संभवतः ही कभी संशोधित किया जाता है। | |||
=== रैम (RAM) के रूप में फ्लैश मेमोरी === | |||
फ्लैश मेमोरी को वर्ष 2012 तक मुख्य कंप्यूटर मेमोरी, Dरैम (RAM) के रूप में उपयोग करने का प्रयास किया जा रहा है।<ref>[http://www.tomshardware.com/news/fusio-io-flash-ssdalloc-memory-ram,16352.html Douglas Perry (2012)] Princeton: Replacing RAM with Flash Can Save Massive Power.</ref> | |||
=== अभिलेखीय या दीर्घकालिक भंडारण === | === अभिलेखीय या दीर्घकालिक भंडारण === | ||
फ्लैश | फ्लैश भण्डारण उपकरणों में फ्लोटिंग-गेट ट्रांजिस्टर आवेश को रखता है जो डेटा का प्रतिनिधित्व करता है। यह आवेश समय के साथ धीरे-धीरे रिसने लगता है, जिससे तार्किक त्रुटियों का संचय होता है, जिसे "बिट रोट (bit rot)" या "बिट फ़ेडिंग (bit fading)" के रूप में भी जाना जाता है।<ref name=ni12 /> | ||
==== डेटा प्रतिधारण ==== | |||
यह स्पष्ट नहीं होता है कि फ्लैश मेमोरी पर डेटा कितने समय तक अभिलेखीय परिस्थितियों (अर्थात् सौम्य तापमान और आर्द्रता जिसमें रोगनिरोधी पुनर्लेखन के साथ या असामान्य पहुंच के साथ) में बना रहेगा। एटमेल (Atmel) के फ्लैश-आधारित "एटीमेगा (ATmega)" माइक्रोकंट्रोलरों की डेटाशीट सामान्यतः 85 °C (185 °F) पर 20 वर्षों के और 25 °C (77 °F) पर 100 वर्षों के प्रतिधारण समय प्रदान करती है।<ref>{{cite web |title=8-Bit AVR Microcontroller ATmega32A Datasheet Complete |date=2016-02-19 |access-date=2016-05-29 |page=18 |url=https://www.atmel.com/images/atmel-8155-8-bit-microcontroller-avr-atmega32a_datasheet.pdf |quote=Reliability Qualification results show that the projected data retention failure rate is much less than 1 PPM over 20 years at 85 °C or 100 years at 25 °C |url-status=dead |archive-url=https://web.archive.org/web/20160409120244/http://www.atmel.com/Images/Atmel-8155-8-bit-Microcontroller-AVR-ATmega32A_Datasheet.pdf |archive-date=9 April 2016}}</ref> | |||
फ्लैश उपकरणों के प्रकारों और मॉडलों के बीच प्रतिधारण अवधि भिन्न होती है। जब सामर्थ्य और निष्क्रियता के साथ आपूर्ति की जाती है, तो डेटा रखने वाले ट्रांजिस्टर का चार्ज फ्लैश भण्डारण के फर्मवेयर द्वारा नियमित रूप से नयी की जाती है।<ref name="ni12">{{cite web|date=2020-07-23|title=Understanding Life Expectancy of Flash Storage|url=https://www.ni.com/en-us/support/documentation/supplemental/12/understanding-life-expectancy-of-flash-storage.html|access-date=2020-12-19|website=www.ni.com|language=en}}</ref> फर्मवेयर, डेटा अतिरेक और त्रुटि सुधार एल्गोरिथम में अंतर होने के कारण फ्लैश भण्डारण उपकरणों में डेटा को बनाए रखने की क्षमता भिन्न होती है।<ref>{{Cite web|url=https://www.bunniestudios.com/blog/?p=3554|title=On Hacking MicroSD Cards « bunnie's blog}}</ref> | |||
वर्ष 2015 में CMU के एक लेख में कहा गया था, कि "आज के फ्लैश उपकरणों की सामान्य प्रतिधारण आयु कमरे के तापमान पर 1 वर्ष की होती है, जिन्हें फ्लैश को नया करने की आवश्यकता नहीं होती है।" और यह प्रतिधारण समय बढ़ते तापमान के साथ तेजी से घटता है। इस घटना को आरहीनियस समीकरण ( Arrhenius equation) द्वारा तैयार किया जा सकता है।<ref>{{cite web | |||
2015 में | |||
|title = Data Retention in MLC NAND Flash Memory: Characterization, Optimization, and Recovery | |title = Data Retention in MLC NAND Flash Memory: Characterization, Optimization, and Recovery | ||
|date = 2015-01-27 | |date = 2015-01-27 | ||
| Line 379: | Line 375: | ||
|at = p. 27 | |at = p. 27 | ||
}}</ref> | }}</ref> | ||
=== FPGA विन्यास === | |||
कुछ FPGA फ्लैश विन्यास कोशों पर आधारित होते हैं, जिनका उपयोग समान चलायमान-गेट ट्रांजिस्टर का उपयोग करके डेटा भण्डारण उपकरण में फ्लैश डेटा भण्डारण कोश का उपयोग करके सीधे (प्रोग्रामेबल) कुंजी के रूप में आंतरिक तत्वों को एक साथ जोड़ने के लिए किया जाता है।<ref name="maxfield" /> | |||
कुछ FPGA फ्लैश | |||
== उद्योग == | == उद्योग == | ||
{{See also|Semiconductor industry}} | {{See also|Semiconductor industry}} | ||
| Line 391: | Line 383: | ||
=== निर्माता === | === निर्माता === | ||
{{Main|List of flash memory controller manufacturers|List of solid-state drive manufacturers}} | {{Main|List of flash memory controller manufacturers|List of solid-state drive manufacturers}} | ||
वर्ष 2019 की पहली तिमाही तक सबसे बड़े NAND फ्लैश मेमोरी | वर्ष 2019 की पहली तिमाही तक सबसे बड़े नैंड (NAND) फ्लैश मेमोरी निर्माताओं की सूची निम्न है।<ref>{{cite web |title=NAND Flash manufacturers' market share 2019 |url=https://www.statista.com/statistics/275886/market-share-held-by-leading-nand-flash-memory-manufacturers-worldwide/ |website=[[Statista]] |access-date=3 July 2019}}</ref> | ||
#सैमसंग इलेक्ट्रॉनिक्स {{ndash}} 34.9% | #सैमसंग इलेक्ट्रॉनिक्स {{ndash}} 34.9% | ||
#किओक्सिया (Kioxia) {{ndash}} 18.1% | #किओक्सिया (Kioxia) {{ndash}} 18.1% | ||
| Line 397: | Line 389: | ||
#माइक्रोन (Micron) प्रौद्योगिकी {{ndash}} 13.5% | #माइक्रोन (Micron) प्रौद्योगिकी {{ndash}} 13.5% | ||
#SK हाइनिक्स {{ndash}} 10.3% | #SK हाइनिक्स {{ndash}} 10.3% | ||
#इन्टेल {{ndash}} 8.7% (नोट: SK | #इन्टेल {{ndash}} 8.7% (नोट: SK हाइनिक्स ने 2021 के अंत में इंटेल के नैंड (NAND) व्यवसाय का अधिग्रहण किया)<ref>{{cite news | ||
|url=https://www.reuters.com/technology/sk-hynix-completes-first-phase-9-bln-intel-nand-business-buy-2021-12-29/ | |url=https://www.reuters.com/technology/sk-hynix-completes-first-phase-9-bln-intel-nand-business-buy-2021-12-29/ | ||
|title=SK Hynix completes first phase of $9 bln Intel NAND business buy |newspaper=Reuters |date=29 December 2021 |access-date=June 27, 2022}}</ref> | |title=SK Hynix completes first phase of $9 bln Intel NAND business buy |newspaper=Reuters |date=29 December 2021 |access-date=June 27, 2022}}</ref> | ||
वर्ष 2022 की पहली तिमाही तक सैमसंग सबसे बड़ा NAND फ्लैश मेमोरी निर्माता है।<ref>{{cite web | वर्ष 2022 की पहली तिमाही तक सैमसंग सबसे बड़ा नैंड (NAND) फ्लैश मेमोरी निर्माता है।<ref>{{cite web | ||
|url=https://businessquant.com/nand-revenue-by-manufacturer-worldwide#:~:text=NAND%20manufacturers%20collectively%20generated%20%2417.91,third%20and%20fourth%20positions%2C%20respectively. | |url=https://businessquant.com/nand-revenue-by-manufacturer-worldwide#:~:text=NAND%20manufacturers%20collectively%20generated%20%2417.91,third%20and%20fourth%20positions%2C%20respectively. | ||
|title=NAND Revenue by Manufacturers Worldwide (2014-2022) |date=26 May 2020 |access-date=June 27, 2022}}</ref> | |title=NAND Revenue by Manufacturers Worldwide (2014-2022) |date=26 May 2020 |access-date=June 27, 2022}}</ref> | ||
| Line 410: | Line 402: | ||
!असतत फ़्लैश [[memory chip|मेमोरी चिप]] | !असतत फ़्लैश [[memory chip|मेमोरी चिप]] | ||
!फ़्लैश [[memory chip|मेमोरी]] की डेटा क्षमता ([[gigabytes|गीगाबाईट में]]) | !फ़्लैश [[memory chip|मेमोरी]] की डेटा क्षमता ([[gigabytes|गीगाबाईट में]]) | ||
!चलायमान गेट MOSFET मेमोरी कोश (बिलियन में) | !चलायमान गेट मॉस्फेट (MOSFET) मेमोरी कोश (बिलियन में) | ||
|- | |- | ||
|1992 | |1992 | ||
| Line 453: | Line 445: | ||
|- | |- | ||
|2000–2004 | |2000–2004 | ||
| rowspan="8" |134,217,728,000 (NAND)<ref name="Forbes">{{cite web |last1=Handy |first1=Jim |title=How Many Transistors Have Ever Shipped? |url=https://www.forbes.com/sites/jimhandy/2014/05/26/how-many-transistors-have-ever-shipped/ |website=[[Forbes]] |access-date=21 October 2019 |date=26 May 2014}}</ref> | | rowspan="8" |134,217,728,000 (नैंड (NAND))<ref name="Forbes">{{cite web |last1=Handy |first1=Jim |title=How Many Transistors Have Ever Shipped? |url=https://www.forbes.com/sites/jimhandy/2014/05/26/how-many-transistors-have-ever-shipped/ |website=[[Forbes]] |access-date=21 October 2019 |date=26 May 2014}}</ref> | ||
| rowspan="8" |1,073,741,824,000 (NAND)<ref name="Forbes" /> | | rowspan="8" |1,073,741,824,000 (नैंड (NAND))<ref name="Forbes" /> | ||
|- | |- | ||
|2005–2007 | |2005–2007 | ||
| Line 460: | Line 452: | ||
|- | |- | ||
|2008 | |2008 | ||
|1,226,215,645 (mobile NAND)<ref name="dramexchange">{{cite news |title=【Market View】Major events in the 2008 DRAM industry; End application demand remains weak, 2009 NAND Flash demand bit growth being revised down to 81% |url=https://www.dramexchange.com/WeeklyResearch/Post/2/1911.html |access-date=16 October 2019 |work=DRAMeXchange |date=30 December 2008}}</ref> | |1,226,215,645 (mobile नैंड (NAND))<ref name="dramexchange">{{cite news |title=【Market View】Major events in the 2008 DRAM industry; End application demand remains weak, 2009 NAND Flash demand bit growth being revised down to 81% |url=https://www.dramexchange.com/WeeklyResearch/Post/2/1911.html |access-date=16 October 2019 |work=DRAMeXchange |date=30 December 2008}}</ref> | ||
|- | |- | ||
|2009 | |2009 | ||
|1,226,215,645+ (mobile NAND) | |1,226,215,645+ (mobile नैंड (NAND)) | ||
|- | |- | ||
|2010 | |2010 | ||
| Line 486: | Line 478: | ||
|- | |- | ||
|2015 | |2015 | ||
|7,692,307,692 (NAND)<ref>{{cite news |title=Flash memory prices rebound as makers introduce larger-capacity chips |url=https://asia.nikkei.com/Business/Flash-memory-prices-rebound-as-makers-introduce-larger-capacity-chips |access-date=16 October 2019 |work=[[Nikkei Asian Review]] |publisher=[[Nikkei, Inc.]] |date=21 July 2016}}</ref> | |7,692,307,692 (नैंड (NAND))<ref>{{cite news |title=Flash memory prices rebound as makers introduce larger-capacity chips |url=https://asia.nikkei.com/Business/Flash-memory-prices-rebound-as-makers-introduce-larger-capacity-chips |access-date=16 October 2019 |work=[[Nikkei Asian Review]] |publisher=[[Nikkei, Inc.]] |date=21 July 2016}}</ref> | ||
|85,000,000,000<ref>{{cite web |last1=Tidwell |first1=William |title=Data 9, Storage 1 - NAND Production Falls Behind in the Age of Hyperscale |url=https://seekingalpha.com/article/4002948-data-9-storage-1-nand-production-falls-behind-age-hyperscale |website=[[Seeking Alpha]] |access-date=17 October 2019 |date=30 August 2016}}</ref> | |85,000,000,000<ref>{{cite web |last1=Tidwell |first1=William |title=Data 9, Storage 1 - NAND Production Falls Behind in the Age of Hyperscale |url=https://seekingalpha.com/article/4002948-data-9-storage-1-nand-production-falls-behind-age-hyperscale |website=[[Seeking Alpha]] |access-date=17 October 2019 |date=30 August 2016}}</ref> | ||
|170,000,000,000+{{efn|name=MLC}} | |170,000,000,000+{{efn|name=MLC}} | ||
| Line 529: | Line 521: | ||
== फ्लैश मापनीयता (Flash Scalability) == | == फ्लैश मापनीयता (Flash Scalability) == | ||
इसकी अपेक्षाकृत सरल संरचना और उच्च क्षमता की उच्च माँग के कारण, NAND फ्लैश मेमोरी इलेक्ट्रॉनिक उपकरणों के बीच सबसे मजबूती से मापी गई तकनीक है। कुछ शीर्ष निर्माताओं के बीच भारी प्रतिस्पर्धा चलायमान-गेट MOSFET डिज़ाइन नियम या प्रक्रिया प्रौद्योगिकी नोड को सिकोड़ने में केवल आक्रामकता को जोड़ती है।<ref name=NEA/> जबकि अपेक्षित सिकुड़न समयरेखा मूर के नियम के मूल संस्करण के अनुसार दो प्रत्येक तीन साल का एक कारक है, हाल ही में NAND फ्लैश के सम्बन्ध में इसे दो प्रत्येक दो साल के कारक तक बढ़ा दिया गया है। | इसकी अपेक्षाकृत सरल संरचना और उच्च क्षमता की उच्च माँग के कारण, नैंड (NAND) फ्लैश मेमोरी इलेक्ट्रॉनिक उपकरणों के बीच सबसे मजबूती से मापी गई तकनीक है। कुछ शीर्ष निर्माताओं के बीच भारी प्रतिस्पर्धा चलायमान-गेट मॉस्फेट (MOSFET) डिज़ाइन नियम या प्रक्रिया प्रौद्योगिकी नोड को सिकोड़ने में केवल आक्रामकता को जोड़ती है।<ref name=NEA/> जबकि अपेक्षित सिकुड़न समयरेखा मूर के नियम के मूल संस्करण के अनुसार दो प्रत्येक तीन साल का एक कारक है, हाल ही में नैंड (NAND) फ्लैश के सम्बन्ध में इसे दो प्रत्येक दो साल के कारक तक बढ़ा दिया गया है। | ||
{| class="wikitable" | {| class="wikitable" | ||
| Line 539: | Line 531: | ||
| सम्पादित ITRS फ़्लैश रोडमैप<ref name="ti-roadmap2014-04">{{cite web|url=http://www.techinsights.com/uploadedFiles/NAND-Flash-Roadmap-2014.ppt |title=Technology Roadmap for NAND Flash Memory |date=April 2014 |publisher=techinsights |access-date=9 January 2015 |url-status=dead |archive-url=https://web.archive.org/web/20150109095119/http://www.techinsights.com/uploadedFiles/NAND-Flash-Roadmap-2014.ppt |archive-date=9 January 2015 }}</ref> || || || || || 17 nm || 15 nm || [[14 nm]] || || | | सम्पादित ITRS फ़्लैश रोडमैप<ref name="ti-roadmap2014-04">{{cite web|url=http://www.techinsights.com/uploadedFiles/NAND-Flash-Roadmap-2014.ppt |title=Technology Roadmap for NAND Flash Memory |date=April 2014 |publisher=techinsights |access-date=9 January 2015 |url-status=dead |archive-url=https://web.archive.org/web/20150109095119/http://www.techinsights.com/uploadedFiles/NAND-Flash-Roadmap-2014.ppt |archive-date=9 January 2015 }}</ref> || || || || || 17 nm || 15 nm || [[14 nm]] || || | ||
|- | |- | ||
| [[Samsung|सैमसंग ( | | [[Samsung|सैमसंग (सैमसंग)]]<ref name="ti-roadmap2013-04" /><ref name="ti-roadmap2014-04" /><ref name="ti-roadmap-2016">{{cite web |title=NAND Flash Memory Roadmap |url=http://www.techinsights.com/techservices/TechInsights-NAND-Flash-Roadmap-2016.pdf |website=TechInsights |date=June 2016 |access-date=25 June 2018 |archive-date=25 June 2018 |archive-url=https://web.archive.org/web/20180625075602/http://www.techinsights.com/techservices/TechInsights-NAND-Flash-Roadmap-2016.pdf |url-status=dead }}</ref><br />(सैमसंग 3D नैंड (NAND))<ref name="ti-roadmap2014-04" /> || 35–[[20 nm]]<ref name="samsung-history">{{cite web |title=History |url=https://www.samsung.com/us/aboutsamsung/company/history/ |website=[[Samsung Electronics]] |publisher=[[Samsung]] |access-date=19 June 2019}}</ref> || 27 nm || 21 nm <br /> ([[Multi-level cell|MLC]], [[Triple-level cell|TLC]]) || 19–16 nm <br /> 19–[[10 nm]] (MLC, TLC)<ref name="tomshardware">{{cite news |title=Samsung Mass Producing 128Gb 3-bit MLC NAND Flash |url=https://www.tomshardware.co.uk/NAND-128Gb-Mass-Production-3-bit-MLC,news-43458.html |access-date=21 June 2019 |work=[[Tom's Hardware]] |date=11 April 2013 |archive-date=21 June 2019 |archive-url=https://web.archive.org/web/20190621175628/https://www.tomshardware.co.uk/NAND-128Gb-Mass-Production-3-bit-MLC,news-43458.html |url-status=dead }}</ref> || 19–10 nm<br />V-नैंड (NAND) (24L) || 16–10 nm<br />V-नैंड (NAND) (32L) || 16–10 nm || 12–10 nm || 12–10 nm | ||
|- | |- | ||
| [[Micron Technology|माइक्रोन (Micron)]], [[Intel|इंटेल ( | | [[Micron Technology|माइक्रोन (Micron)]], [[Intel|इंटेल (इन्टेल)]]<ref name="ti-roadmap2013-04" /><ref name="ti-roadmap2014-04" /><ref name="ti-roadmap-2016" /> || 34–25 nm || 25 nm || 20 nm <br /> (MLC + HKMG) || 20 nm <br /> (TLC) || 16 nm || 16 nm<br />3D नैंड (NAND) || 16 nm<br />3D नैंड (NAND) || 12 nm<br />3D नैंड (NAND) || 12 nm<br />3D नैंड (NAND) | ||
|- | |- | ||
| [[Toshiba|तोशीबा ( | | [[Toshiba|तोशीबा (तोशिबा)]], [[Western Digital|WD]] ([[SanDisk]])<ref name="ti-roadmap2013-04" /><ref name="ti-roadmap2014-04" /><ref name="ti-roadmap-2016" /> || 43–32 nm <br /> 24 nm (तोशिबा)<ref>{{cite web|url=http://www.toshiba.co.jp/about/press/2010_08/pr3101.htm?from=RSS_PRESS&uid=20100831-1112e|title=Toshiba : News Release (31 Aug, 2010): Toshiba launches 24nm process NAND flash memory|website=Toshiba.co.jp}}</ref> || 24 nm || 19 nm <br /> (MLC, TLC) || || 15 nm || 15 nm<br />3D नैंड (NAND) || 15 nm<br />3D नैंड (NAND) || 12 nm <br /> 3D नैंड (NAND) || 12 nm <br /> 3D नैंड (NAND) | ||
|- | |- | ||
| [[SK Hynix|SK हाइनिक्स (SK | | [[SK Hynix|SK हाइनिक्स (SK हाइनिक्स)]]<ref name="ti-roadmap2013-04" /><ref name="ti-roadmap2014-04" /><ref name="ti-roadmap-2016" /> || 46–35 nm || 26 nm || 20 nm (MLC) || || 16 nm || 16 nm || 16 nm || 12 nm || 12 nm | ||
|} | |} | ||
जैसे ही फ्लैश मेमोरी सेल के MOSFET फीचर का आकार 15-16 nm की न्यूनतम सीमा तक पहुँच जाता है, फ्लैश घनत्व में वृद्धि TLC (3 बिट प्रति सेल) द्वारा संचालित होती है, जो NAND मेमोरी तलों के ऊर्ध्वाधर संग्रहण के साथ जुड़ा है। सहनशक्ति में कमी और फीचर का आकार सिकुड़ने के साथ-साथ अपरिवर्तनीय बिट त्रुटि दरों में वृद्धि को बेहतर त्रुटि सुधार तंत्र द्वारा सहयोग दिया जा सकता है।<ref>{{cite news |first=Anand |last=Lal Shimpi |url=http://www.anandtech.com/show/4043/micron-announces-clearnand-25nm-with-ecc |title=Micron's ClearNAND: 25nm + ECC, Combats Increasing Error Rates |publisher=Anandtech |date=2 December 2010 |access-date=2 December 2010 |url-status=live |archive-url=https://web.archive.org/web/20101203082325/http://www.anandtech.com/show/4043/micron-announces-clearnand-25nm-with-ecc |archive-date=3 December 2010}}</ref> इस विकास के साथ भी इलेक्ट्रॉन की संख्या धारण की कम क्षमता के कारण छोटे से छोटे आयामों में फ्लैश को आर्थिक रूप से मापना असंभव हो सकता है। कई आशाजनक नई प्रौद्योगिकियाँ (जैसे कि | जैसे ही फ्लैश मेमोरी सेल के मॉस्फेट (MOSFET) फीचर का आकार 15-16 nm की न्यूनतम सीमा तक पहुँच जाता है, फ्लैश घनत्व में वृद्धि TLC (3 बिट प्रति सेल) द्वारा संचालित होती है, जो नैंड (NAND) मेमोरी तलों के ऊर्ध्वाधर संग्रहण के साथ जुड़ा है। सहनशक्ति में कमी और फीचर का आकार सिकुड़ने के साथ-साथ अपरिवर्तनीय बिट त्रुटि दरों में वृद्धि को बेहतर त्रुटि सुधार तंत्र द्वारा सहयोग दिया जा सकता है।<ref>{{cite news |first=Anand |last=Lal Shimpi |url=http://www.anandtech.com/show/4043/micron-announces-clearnand-25nm-with-ecc |title=Micron's ClearNAND: 25nm + ECC, Combats Increasing Error Rates |publisher=Anandtech |date=2 December 2010 |access-date=2 December 2010 |url-status=live |archive-url=https://web.archive.org/web/20101203082325/http://www.anandtech.com/show/4043/micron-announces-clearnand-25nm-with-ecc |archive-date=3 December 2010}}</ref> इस विकास के साथ भी इलेक्ट्रॉन की संख्या धारण की कम क्षमता के कारण छोटे से छोटे आयामों में फ्लैश को आर्थिक रूप से मापना असंभव हो सकता है। कई आशाजनक नई प्रौद्योगिकियाँ (जैसे कि Feरैम (RAM), Mरैम (RAM), PMC, PCM, Reरैम (RAM), और अन्य) फ्लैश के लिए अधिक मापनीय प्रतिस्थापन के रूप में जांच और विकास के कार्यरत हैं।<ref name="future">{{Cite book |last1=Kim |first1=Kinam |last2=Koh |first2=Gwan-Hyeob |publisher=Proceedings of the 24th International Conference on Microelectronics |place=Serbia and Montenegro |date=16 May 2004 |pages=377–384 |doi=10.1109/ICMEL.2004.1314646 |title=2004 24th International Conference on Microelectronics (IEEE Cat. No.04TH8716) |volume=1 |isbn=978-0-7803-8166-7 |s2cid=40985239 }}</ref> | ||
=== टाइमलाइन === | === टाइमलाइन === | ||
{{See also|Read-only memory#Timeline|Random-access memory#Timeline|Transistor count#Memory}} | {{See also|Read-only memory#Timeline|Random-access memory#Timeline|Transistor count#Memory}} | ||
| Line 554: | Line 546: | ||
! आगमन की तिथि !! चिप का नाम !! मेमोरी पैकेज क्षमता<br/>मेगाबाइट (Mb), गीगाबाइट (Gb), टेराबाइट (Tb) || फ़्लैश का प्रकार || कोश का प्रकार || परतों या परतों के समूहों की संख्या || विनिर्माता || प्रक्रिया || क्षेत्रफल || सन्दर्भ | ! आगमन की तिथि !! चिप का नाम !! मेमोरी पैकेज क्षमता<br/>मेगाबाइट (Mb), गीगाबाइट (Gb), टेराबाइट (Tb) || फ़्लैश का प्रकार || कोश का प्रकार || परतों या परतों के समूहों की संख्या || विनिर्माता || प्रक्रिया || क्षेत्रफल || सन्दर्भ | ||
|- | |- | ||
| 1984 || ? || ? || NOR || SLC || 1 || | | 1984 || ? || ? || नॉर (NOR) || SLC || 1 || तोशिबा || ? || ? || <ref name="auto1"/> | ||
|- | |- | ||
| 1985 || ? || 256 kb || NOR || SLC || 1 || | | 1985 || ? || 256 kb || नॉर (NOR) || SLC || 1 || तोशिबा || 2,000 nm || ? || <ref name="stol">{{cite web|url=http://maltiel-consulting.com/Semiconductor_technology_memory.html|title=Memory|website=STOL (Semiconductor Technology Online)|access-date=25 June 2019}}</ref> | ||
|- | |- | ||
| 1987 || ? || ? || NAND || SLC || 1 || | | 1987 || ? || ? || नैंड (NAND) || SLC || 1 || तोशिबा || ? || ? || <ref name=":0"/> | ||
|- | |- | ||
| 1989 || ? || 1 Mb || NOR || SLC || 1 || Seeq, | | 1989 || ? || 1 Mb || नॉर (NOR) || SLC || 1 || सीक (Seeq), इन्टेल || ? || ? || <ref name="stol"/> | ||
|- | |- | ||
| || || 4 Mb || NAND || SLC || 1 || | | || || 4 Mb || नैंड (NAND) || SLC || 1 || तोशिबा || 1,000 nm || || | ||
|- | |- | ||
| 1991 || ? || 16 Mb || NOR || SLC || 1 || | | 1991 || ? || 16 Mb || नॉर (NOR) || SLC || 1 || मित्सुबिशी || 600 nm || ? || <ref name="stol"/> | ||
|- | |- | ||
| 1993 || DD28F032SA || 32 Mb || NOR || SLC || 1 || | | 1993 || DD28F032SA || 32 Mb || नॉर (NOR) || SLC || 1 || इन्टेल || ? || 280 mm² || <ref name="Intel-Product-Timeline">{{cite web|url=http://download.intel.com/museum/research/arc_collect/timeline/TimelineDateSort7_05.pdf|title=A chronological list of Intel products. The products are sorted by date.|date=July 2005|work=Intel museum|publisher=Intel Corporation|archive-url=https://web.archive.org/web/20070809053720/http://download.intel.com/museum/research/arc_collect/timeline/TimelineDateSort7_05.pdf|archive-date=9 August 2007|access-date=31 July 2007}}</ref><ref>{{cite web |title=DD28F032SA Datasheet |url=http://www.datasheetcatalog.com/datasheets_pdf/D/D/2/8/DD28F032SA.shtml |publisher=[[Intel]] |access-date=27 June 2019}}</ref> | ||
|- | |- | ||
| 1994 || ? || 64 Mb || NOR || SLC || 1 || NEC || 400 nm || ? || <ref name="stol"/> | | 1994 || ? || 64 Mb || नॉर (NOR) || SLC || 1 || NEC || 400 nm || ? || <ref name="stol"/> | ||
|- | |- | ||
| 1995 || ? || 16 Mb || DINOR || SLC || 1 || | | 1995 || ? || 16 Mb || DINOR || SLC || 1 || मित्सुबिशी, हिटैची || ? || ? || |<ref name="stol"/><ref name="smithsonian-japan">{{cite web |title=Japanese Company Profiles |url=http://smithsonianchips.si.edu/ice/cd/PROF96/JAPAN.PDF |publisher=[[Smithsonian Institution]] |year=1996 |access-date=27 June 2019}}</ref> | ||
|- | |- | ||
| || || || NAND || SLC || 1 || | | || || || नैंड (NAND) || SLC || 1 || तोशिबा || ? || ? || <ref>{{cite news |title=Toshiba to Introduce Flash Memory Cards |url=http://www.toshiba.co.jp/about/press/1995_03/pr0201.htm |access-date=20 June 2019 |publisher=[[Toshiba]] |date=2 March 1995}}</ref> | ||
|- | |- | ||
| || || 32 Mb || NAND || SLC || 1 || | | || || 32 Mb || नैंड (NAND) || SLC || 1 || हिटैची, सैमसंग, तोशिबा || ? || ? || <ref name="stol"/> | ||
|- | |- | ||
| || || 34 Mb || Serial || SLC || 1 || SanDisk || || || | | || || 34 Mb || Serial || SLC || 1 || SanDisk || || || | ||
|- | |- | ||
| 1996 || ? || 64 Mb || NAND || SLC || 1 || | | 1996 || ? || 64 Mb || नैंड (NAND) || SLC || 1 || हिटैची, मित्सुबिशी || 400 nm || ? || <ref name="stol"/> | ||
|- | |- | ||
| || || || || QLC || 1 || NEC || || || | | || || || || QLC || 1 || NEC || || || | ||
|- | |- | ||
| || || 128 Mb || NAND || SLC || 1 || | | || || 128 Mb || नैंड (NAND) || SLC || 1 || सैमसंग, हिटैची || ? || || | ||
|- | |- | ||
| 1997 || ? || 32 Mb || NOR || SLC || 1 || | | 1997 || ? || 32 Mb || नॉर (NOR) || SLC || 1 || इन्टेल, Sharp || 400 nm || ? || <ref>{{cite web |title=WORLDWIDE IC MANUFACTURERS |url=http://smithsonianchips.si.edu/ice/cd/STATUS98/SEC02.PDF |publisher=[[Smithsonian Institution]] |year=1997 |access-date=10 July 2019}}</ref> | ||
|- | |- | ||
| || || || NAND || SLC || 1 || AMD, Fujitsu || 350 nm || || | | || || || नैंड (NAND) || SLC || 1 || AMD, Fujitsu || 350 nm || || | ||
|- | |- | ||
| 1999 || ? || 256 Mb || NAND || SLC || 1 || | | 1999 || ? || 256 Mb || नैंड (NAND) || SLC || 1 || तोशिबा || 250 nm || ? || <ref name="stol"/> | ||
|- | |- | ||
| || || || || MLC || 1 || | | || || || || MLC || 1 || हिटैची || 1 || || | ||
|- | |- | ||
| 2000 || ? || 32 Mb || NOR || SLC || 1 || | | 2000 || ? || 32 Mb || नॉर (NOR) || SLC || 1 || तोशिबा || 250 nm || ? || <ref name="stol"/> | ||
|- | |- | ||
| || || 64 Mb || NOR || QLC || 1 || STMicroelectronics || 180 nm || || | | || || 64 Mb || नॉर (NOR) || QLC || 1 || STMicroelectronics || 180 nm || || | ||
|- | |- | ||
| || || 512 Mb || NAND || SLC || 1 || | | || || 512 Mb || नैंड (NAND) || SLC || 1 || तोशिबा || ? || ? || <ref>{{cite news |title=TOSHIBA ANNOUNCES 0.13 MICRON 1Gb MONOLITHIC NAND FEATURING LARGE BLOCK SIZE FOR IMPROVED WRITE/ERASE SPEED PERFORMANCE |url=http://www.toshiba.com/taec/news/press_releases/2002/to-230.jsp |archive-url=https://web.archive.org/web/20060311224004/http://www.toshiba.com/taec/news/press_releases/2002/to-230.jsp |url-status=dead |archive-date=11 March 2006 |access-date=11 March 2006 |publisher=[[Toshiba]] |date=9 September 2002}}</ref> | ||
|- | |- | ||
| 2001 || ? || 512 Mb || NAND || MLC || 1 || | | 2001 || ? || 512 Mb || नैंड (NAND) || MLC || 1 || हिटैची || ? || ? || <ref name="stol"/> | ||
|- | |- | ||
| || || 1 Gibit || NAND || MLC || 1 || | | || || 1 Gibit || नैंड (NAND) || MLC || 1 || सैमसंग || || || | ||
|- | |- | ||
| || || || || || 1 || | | || || || || || 1 || तोशिबा, SanDisk || 160 nm || ? || <ref>{{cite news |title=TOSHIBA AND SANDISK INTRODUCE A ONE GIGABIT NAND FLASH MEMORY CHIP, DOUBLING CAPACITY OF FUTURE FLASH PRODUCTS |url=http://www.toshiba.co.jp/about/press/2001_11/pr1202.htm |access-date=20 June 2019 |publisher=[[Toshiba]] |date=12 November 2001}}</ref> | ||
|- | |- | ||
| 2002 || ? || 512 Mb || NROM || MLC || 1 || Saifun || 170 nm || ? || <ref name="stol"/> | | 2002 || ? || 512 Mb || NROM || MLC || 1 || Saifun || 170 nm || ? || <ref name="stol"/> | ||
|- | |- | ||
| || || 2 Gb || NAND || SLC || 1 || | | || || 2 Gb || नैंड (NAND) || SLC || 1 || सैमसंग, तोशिबा || ? || ? || <ref name="samsung2000s">{{cite web |title=Our Proud Heritage from 2000 to 2009 |url=https://www.samsung.com/semiconductor/about-us/history-03/ |website=[[Samsung Semiconductor]] |publisher=[[Samsung]] |access-date=25 June 2019}}</ref><ref>{{cite news |title=TOSHIBA ANNOUNCES 1 GIGABYTE COMPACTFLASH™CARD |url=http://www.toshiba.com/taec/news/press_releases/2002/to-231.jsp |archive-url=https://web.archive.org/web/20060311212118/http://www.toshiba.com/taec/news/press_releases/2002/to-231.jsp |url-status=dead |archive-date=11 March 2006 |access-date=11 March 2006 |publisher=[[Toshiba]] |date=9 September 2002}}</ref> | ||
|- | |- | ||
| 2003 || ? || 128 Mb || NOR || MLC || 1 || | | 2003 || ? || 128 Mb || नॉर (NOR) || MLC || 1 || इन्टेल || 130 nm || ? || <ref name="stol"/> | ||
|- | |- | ||
| || || 1 Gb || NAND || MLC || 1 || | | || || 1 Gb || नैंड (NAND) || MLC || 1 || हिटैची || || || | ||
|- | |- | ||
| 2004 || ? || 8 Gb || NAND || SLC || 1 || | | 2004 || ? || 8 Gb || नैंड (NAND) || SLC || 1 || सैमसंग || 60 nm || ? || <ref name="samsung2000s"/> | ||
|- | |- | ||
| 2005 || ? || 16 Gb || NAND || SLC || 1 || | | 2005 || ? || 16 Gb || नैंड (NAND) || SLC || 1 || सैमसंग || 50 nm || ? || <ref name="samsung-history"/> | ||
|- | |- | ||
| 2006 || ? || 32 Gb || NAND || SLC || 1 || | | 2006 || ? || 32 Gb || नैंड (NAND) || SLC || 1 || सैमसंग || 40 nm || || | ||
|- | |- | ||
| Apr-07 || THGAM || 128 Gb || Stacked NAND || SLC || || | | Apr-07 || THGAM || 128 Gb || Stacked नैंड (NAND) || SLC || || तोशिबा || 56 nm || 252 mm² || <ref name="toshiba2007">{{cite news |title=TOSHIBA COMMERCIALIZES INDUSTRY'S HIGHEST CAPACITY EMBEDDED NAND FLASH MEMORY FOR MOBILE CONSUMER PRODUCTS |url=http://www.toshiba.com/taec/news/press_releases/2007/memy_07_470.jsp |archive-url=https://web.archive.org/web/20101123023805/http://www.toshiba.com/taec/news/press_releases/2007/memy_07_470.jsp |url-status=dead |archive-date=23 November 2010 |access-date=23 November 2010 |work=[[Toshiba]] |date=17 April 2007}}</ref> | ||
|- | |- | ||
| Sep-07 || ? || 128 Gb || Stacked NAND || SLC || || | | Sep-07 || ? || 128 Gb || Stacked नैंड (NAND) || SLC || || हाइनिक्स || ? || ? || <ref name="hynix2007">{{cite news |title=Hynix Surprises NAND Chip Industry |url=http://www.koreatimes.co.kr/www/news/biz/2007/09/123_9628.html |access-date=8 July 2019 |work=[[The Korea Times]]|date=5 September 2007}}</ref> | ||
|- | |- | ||
| 2008 || THGBM || 256 Gb || Stacked NAND || SLC || || | | 2008 || THGBM || 256 Gb || Stacked नैंड (NAND) || SLC || || तोशिबा || 43 nm || 353 mm² || <ref name="toshiba2008">{{cite news |title=Toshiba Launches the Largest Density Embedded NAND Flash Memory Devices |url=https://www.toshiba.co.jp/about/press/2008_08/pr0701.htm |access-date=21 June 2019 |publisher=[[Toshiba]] |date=7 August 2008}}</ref> | ||
|- | |- | ||
| 2009 || ? || 32 Gb || NAND || TLC || || | | 2009 || ? || 32 Gb || नैंड (NAND) || TLC || || तोशिबा || 32 nm || 113 mm² || <ref name="toshiba2009">{{cite news |title=Toshiba Makes Major Advances in NAND Flash Memory with 3-bit-per-cell 32nm generation and with 4-bit-per-cell 43nm technology |url=http://www.toshiba.co.jp/about/press/2009_02/pr1102.htm |access-date=21 June 2019 |work=[[Toshiba]] |date=11 February 2009}}</ref> | ||
|- | |- | ||
| || || 64 Gb || NAND || QLC || || | | || || 64 Gb || नैंड (NAND) || QLC || || तोशिबा, SanDisk || 43 nm || ? || <ref name="toshiba2009"/><ref name="toshiba-sd-2009">{{cite news |title=SanDisk ships world's first memory cards with 64 gigabit X4 NAND flash |url=https://www.slashgear.com/sandisk-ships-worlds-first-memory-cards-with-64-gigabit-x4-nand-flash-1360217/ |access-date=20 June 2019 |work=SlashGear |date=13 October 2009}}</ref> | ||
|- | |- | ||
| 2010 || ? || 64 Gb || NAND || SLC || || | | 2010 || ? || 64 Gb || नैंड (NAND) || SLC || || हाइनिक्स || 20 nm || ? || <ref name="hynix2010s">{{cite web |title=History: 2010s |url=https://www.skhynix.com/eng/about/history2010.jsp |website=[[SK Hynix]] |access-date=8 July 2019 |archive-date=17 May 2021 |archive-url=https://web.archive.org/web/20210517040328/https://www.skhynix.com/eng/about/history2010.jsp |url-status=dead }}</ref> | ||
|- | |- | ||
| || || || || TLC || || | | || || || || TLC || || सैमसंग || 20 nm || ? || <ref name="samsung-history"/> | ||
|- | |- | ||
| || THGBM2 || 1 Tb || संगृहीत NAND || QLC || || | | || THGBM2 || 1 Tb || संगृहीत नैंड (NAND) || QLC || || तोशिबा || 32 nm || 374 mm² || <ref name="toshiba2010">{{cite news |title=Toshiba Launches Industry's Largest Embedded NAND Flash Memory Modules |url=https://www.toshiba.co.jp/about/press/2010_06/pr1701.htm |access-date=21 June 2019 |work=[[Toshiba]] |date=17 June 2010}}</ref> | ||
|- | |- | ||
| 2011 || KLMCG8GE4A || 512 Gb || संगृहीत NAND || MLC || || | | 2011 || KLMCG8GE4A || 512 Gb || संगृहीत नैंड (NAND) || MLC || || सैमसंग || ? || 192 mm² || <ref>{{cite web |title=Samsung e·MMC Product family |url=http://www.mt-system.ru/sites/default/files/klmxgxge4a-x001mmc4_41_2ynm_based_emmc1_1.pdf |publisher=[[Samsung Electronics]] |date=December 2011 |access-date=15 July 2019}}</ref> | ||
|- | |- | ||
| 2013 || ? || ? || NAND || SLC || || SK | | 2013 || ? || ? || नैंड (NAND) || SLC || || SK हाइनिक्स || 16 nm || ? || <ref name="hynix2010s"/> | ||
|- | |- | ||
| || || 128 Gb || V-NAND || TLC || || | | || || 128 Gb || V-नैंड (NAND) || TLC || || सैमसंग || 10 nm || ? || | ||
|- | |- | ||
| 2015 || ? || 256 Gb || V-NAND || TLC || || | | 2015 || ? || 256 Gb || V-नैंड (NAND) || TLC || || सैमसंग || ? || ? || <ref name="tomshardware"/> | ||
|- | |- | ||
| 2017 || eUFS 2.1 || 512 Gb || V-NAND || TLC || 8 of 64 || | | 2017 || eUFS 2.1 || 512 Gb || V-नैंड (NAND) || TLC || 8 of 64 || सैमसंग || ? || ? || <ref name="anandtech-samsung-2017">{{cite news |last1=Shilov |first1=Anton |title=Samsung Starts Production of 512 GB UFS NAND Flash Memory: 64-Layer V-NAND, 860 MB/s Reads |url=https://www.anandtech.com/show/12120/samsung-starts-production-of-512-gb-ufs-chips |access-date=23 June 2019 |work=[[AnandTech]] |date=5 December 2017}}</ref> | ||
|- | |- | ||
| || || 768 Gb || V-NAND || QLC || || | | || || 768 Gb || V-नैंड (NAND) || QLC || || तोशिबा || ? || ? || <ref>{{cite news |title=Toshiba Develops World's First 4-bit Per Cell QLC NAND Flash Memory |url=https://www.techpowerup.com/234729/toshiba-develops-worlds-first-4-bit-per-cell-qlc-nand-flash-memory |access-date=20 June 2019 |work=TechPowerUp |date=28 June 2017}}</ref> | ||
|- | |- | ||
| || KLUFG8R1EM || 4 Tb || संगृहीत V-NAND || TLC || || | | || KLUFG8R1EM || 4 Tb || संगृहीत V-नैंड (NAND) || TLC || || सैमसंग || ? || 150 mm² || <ref name="anandtech-samsung-2017"/> | ||
|- | |- | ||
| 2018 || ? || 1 Tb || V-NAND || QLC || || | | 2018 || ? || 1 Tb || V-नैंड (NAND) || QLC || || सैमसंग || ? || ? || <ref>{{cite news |last1=Shilov |first1=Anton |title=Samsung Starts Mass Production of QLC V-NAND-Based SSDs |url=https://www.anandtech.com/show/13170/samsung-starts-mass-production-of-qlc-vnandbased-ssds |access-date=23 June 2019 |work=[[AnandTech]] |date=6 August 2018}}</ref> | ||
|- | |- | ||
| || || 1.33 Tb || V-NAND || QLC || || | | || || 1.33 Tb || V-नैंड (NAND) || QLC || || तोशिबा || ? || 158 mm² || <ref>{{cite news |title=Toshiba's flash chips could boost SSD capacity by 500 percent |url=https://www.engadget.com/2018/07/20/toshiba-flash-166-gb-per-chip/ |access-date=23 June 2019 |work=[[Engadget]] |date=20 July 2018}}</ref><ref>{{cite news |last1=McGrath |first1=Dylan |title=Toshiba Claims Highest-Capacity NAND |url=https://www.eetimes.com/document.asp?doc_id=1334344 |access-date=23 June 2019 |work=[[EE Times]] |date=20 February 2019}}</ref> | ||
|- | |- | ||
| 2019 || ? || 512 Gb || V-NAND || QLC || || | | 2019 || ? || 512 Gb || V-नैंड (NAND) || QLC || || सैमसंग || ? || ? || <ref name="electronicsweekly-samsung">{{cite news |last1=Manners |first1=David |title=Samsung makes 1TB flash eUFS module |url=https://www.electronicsweekly.com/news/business/samsung-makes-1tb-flash-module-2019-01/ |access-date=23 June 2019 |work=[[Electronics Weekly]] |date=30 January 2019}}</ref><ref name="anandtech-samsung-2018">{{cite news |last1=Tallis |first1=Billy |title=Samsung Shares SSD Roadmap for QLC NAND And 96-layer 3D NAND |url=https://www.anandtech.com/show/13497/samsung-shares-ssd-roadmap-for-qlc-nand-and-96layer-3d-nand |access-date=27 June 2019 |work=[[AnandTech]] |date=17 October 2018}}</ref> | ||
|- | |- | ||
| || || 1 Tb || V-NAND || TLC || || SK | | || || 1 Tb || V-नैंड (NAND) || TLC || || SK हाइनिक्स || ? || ? || <ref>{{cite news |last1=Shilov |first1=Anton |title=SK Hynix Starts Production of 128-Layer 4D NAND, 176-Layer Being Developed |url=https://www.anandtech.com/show/14589/sk-hynix-128-layer-4d-nand |access-date=8 July 2019 |work=[[AnandTech]] |date=26 June 2019}}</ref> | ||
|- | |- | ||
| || eUFS 2.1 || 1 Tb || संगृहीत V-NAND<ref>{{cite web|url=https://www.zdnet.com/article/samsung-produces-1tb-eufs-memory-for-smartphones/|title=Samsung produces 1TB eUFS memory for smartphones|first=Cho|last=Mu-Hyun|website=ZDNet}}</ref> || QLC || 16 of 64|| | | || eUFS 2.1 || 1 Tb || संगृहीत V-नैंड (NAND)<ref>{{cite web|url=https://www.zdnet.com/article/samsung-produces-1tb-eufs-memory-for-smartphones/|title=Samsung produces 1TB eUFS memory for smartphones|first=Cho|last=Mu-Hyun|website=ZDNet}}</ref> || QLC || 16 of 64|| सैमसंग || ? || 150 mm² || <ref name="electronicsweekly-samsung" /><ref name="anandtech-samsung-2018" /><ref>{{cite news |title=Samsung Breaks Terabyte Threshold for Smartphone Storage with Industry's First 1TB Embedded Universal Flash Storage |url=https://news.samsung.com/global/samsung-breaks-terabyte-threshold-for-smartphone-storage-with-industrys-first-1tb-embedded-universal-flash-storage |access-date=13 July 2019 |publisher=[[Samsung]] |date=30 January 2019 }}</ref> | ||
|} | |} | ||
== यह भी देखें == | == यह भी देखें == | ||
* EMMC | * EMMC | ||
* फ्लैश मेमोरी | * फ्लैश मेमोरी नियंत्रक | ||
* फ्लैश फ़ाइल सिस्टम की सूची | * फ्लैश फ़ाइल सिस्टम की सूची | ||
* फ्लैश मेमोरी | * फ्लैश मेमोरी नियंत्रक निर्माताओं की सूची | ||
* | * microSDXC (2 TB तक) और अनुक्रम प्रारूप सुरक्षित डिजिटल अल्ट्रा क्षमता (SDUC) 128 TiB तक कार्ड का समर्थन | ||
* ओपन NAND फ्लैश इंटरफ़ेस वर्किंग ग्रुप | * ओपन नैंड (NAND) फ्लैश इंटरफ़ेस वर्किंग ग्रुप | ||
* | * रीड-मोस्टली मेमोरी (RMM) | ||
* यूनिवर्सल फ्लैश | * यूनिवर्सल फ्लैश भण्डारण | ||
* USB फ्लैश ड्राइव सुरक्षा | * USB फ्लैश ड्राइव सुरक्षा | ||
* प्रवर्धन लिखें | * प्रवर्धन लिखें | ||
| Line 682: | Line 674: | ||
{{Commons category}} | {{Commons category}} | ||
* [http://news.thomasnet.com/fullstory/547012 Semiconductor Characterization System has diverse functions] | * [http://news.thomasnet.com/fullstory/547012 Semiconductor Characterization System has diverse functions] | ||
* [http://www.eetimes.com/design/memory-design/4211387/Understanding-and-selecting-higher-performance-NAND-architectures?Ecosystem=memory-design Understanding and selecting higher performance NAND architectures] {{Webarchive|url=https://web.archive.org/web/20121031081837/http://www.eetimes.com/design/memory-design/4211387/Understanding-and-selecting-higher-performance-NAND-architectures?Ecosystem=memory-design |date=31 October 2012 }} | * [http://www.eetimes.com/design/memory-design/4211387/Understanding-and-selecting-higher-performance-NAND-architectures?Ecosystem=memory-design Understanding and selecting higher performance नैंड (NAND) architectures] {{Webarchive|url=https://web.archive.org/web/20121031081837/http://www.eetimes.com/design/memory-design/4211387/Understanding-and-selecting-higher-performance-NAND-architectures?Ecosystem=memory-design |date=31 October 2012 }} | ||
* [http://www.slideshare.net/ennael/dwmw2-kr201209 How flash storage works, presentation by David Woodhouse | * [http://www.slideshare.net/ennael/dwmw2-kr201209 How flash storage works, presentation by David Woodhouse fरोम (ROM) इन्टेल] | ||
* [http://hypnocube.com/2014/11/flash-endurance-testing/ Flash endurance testing] | * [http://hypnocube.com/2014/11/flash-endurance-testing/ Flash endurance testing] | ||
* [http://adreca.net/NAND-Flash-Data-Recovery-Cookbook.pdf NAND Flash Data Recovery Cookbook] | * [http://adreca.net/NAND-Flash-Data-Recovery-Cookbook.pdf नैंड (NAND) Flash Data Recovery Cookbook] | ||
* [https://openwrt.org/docs/techref/flash.layout#types_of_flash_memory Type of Flash Memory] by [[OpenWrt]] | * [https://openwrt.org/docs/techref/flash.layout#types_of_flash_memory Type of Flash Memory] by [[OpenWrt]] | ||
{{Solid-state drive|state=collapsed}} | {{Solid-state drive|state=collapsed}} | ||
{{Authority control}} | {{Authority control}} | ||
] | |||
] | |||
[[Category: Machine Translated Page]] | [[Category:AC with 0 elements]] | ||
[[Category:All Wikipedia articles needing clarification]] | |||
[[Category:All articles containing potentially dated statements]] | |||
[[Category:All articles with dead external links]] | |||
[[Category:All articles with unsourced statements]] | |||
[[Category:Articles containing potentially dated statements from 2019]] | |||
[[Category:Articles with dead external links from June 2022]] | |||
[[Category:Articles with hatnote templates targeting a nonexistent page]] | |||
[[Category:Articles with invalid date parameter in template]] | |||
[[Category:Articles with unsourced statements from May 2022]] | |||
[[Category:Articles with unsourced statements from October 2009]] | |||
[[Category:Articles with unsourced statements from September 2020]] | |||
[[Category:CS1 English-language sources (en)]] | |||
[[Category:CS1 errors]] | |||
[[Category:CS1 maint]] | |||
[[Category:CS1 日本語-language sources (ja)]] | |||
[[Category:Exclude in print]] | |||
[[Category:Interwiki category linking templates]] | |||
[[Category:Interwiki link templates]] | |||
[[Category:Machine Translated Page]] | |||
[[Category:Missing redirects]] | |||
[[Category:Pages with script errors]] | |||
[[Category:Template documentation pages|Documentation/doc]] | |||
[[Category:Templates that add a tracking category]] | |||
[[Category:Templates used by AutoWikiBrowser|Cite web]] | |||
[[Category:Templates using TemplateData]] | |||
[[Category:Webarchive template wayback links]] | |||
[[Category:Wikimedia Commons templates]] | |||
[[Category:Wikipedia articles needing clarification from December 2020]] | |||
[[Category:Wikipedia articles needing clarification from February 2020]] | |||
[[Category:कंप्यूटर मेमोरी]] | |||
[[Category:गैर-वाष्पशील मेमोरी]] | |||
[[Category:जापानी आविष्कार]] | |||
[[Category:ठोस-राज्य कंप्यूटर भंडारण मीडिया]] | |||
[[Category:२० वीं सदी के आविष्कार]] | |||
Latest revision as of 21:50, 10 September 2022
| कंप्यूटर मेमोरी और डेटा स्टोरेज प्रकार |
|---|
| वाष्पशील |
| गैर-वाष्पशील |
फ्लैश मेमोरी (Flash Memory) कंप्यूटर मेमोरी संग्रह का एक ऐसा इलेक्ट्रॉनिक अवाष्पशील माध्यम है, जिसे विद्युत रूप से मिटाकर पुनः प्रोग्राम किया जा सकता है। नॉर (NOR) फ़्लैश और नैंड (NAND) फ़्लैश, दो मुख्य प्रकार की फ्लैश मेमोरी हैं, जिन्हें नॉर (NOR) और नैंड (NAND) लॉजिक गेट (तर्कद्वार) के नाम से जाना जाता है। ये दोनों मेमोरी एक ही बनावट के कोश का उपयोग करते हैं, जिसमें मॉस्फेट (MOSFET) जैसे चलायमान (floating) गेट सम्मिलित हैं। ये परिपथ स्तर पर भिन्न होते हैं, जो इस बात पर निर्भर करता है कि बिट रेखा (bit line) या शब्द रेखा (word line) की स्थिति को उच्च खींचा गया है या निम्न: बिट रेखा और शब्द रेखा के बीच का संबंध नैंड (NAND) फ़्लैश में नैंड (NAND) गेट जैसा और नॉर (NOR) फ्लैश में नॉर (NOR) गेट जैसा दिखता है।
फ्लैश मेमोरी एक प्रकार की चलायमान-गेट मेमोरी है। इसका आविष्कार वर्ष 1980 में तोशिबा (Toshiba) में हुआ था और जो कि ईईप्रोम (EEPROM) तकनीक पर आधारित है। तोशिबा ने वर्ष 1987 में फ्लैश मेमोरी का विपणन (marketing) शुरू किया।[1] EPROM को पुनः लिखने से पहले पूर्णतः मिटाना पड़ता था। हालांकि नैंड (NAND) फ्लैश मेमोरी को पेज (या ब्लॉक) में लिखा, पढ़ा और मिटाया जा सकता है, जो सामान्पयतः पूरे उपकरण की तुलना में अत्यंत छोटे होते हैं। नॉर (NOR) फ्लैश मेमोरी मिटाए गए स्थान पर केवल एक ही मशीन शब्द को लिखने और स्वतंत्र रूप से पढ़ने की अनुमति देती है। एक फ्लैश मेमोरी उपकरण में सामान्यतः प्रत्येक फ्लैश मेमोरी कोशों को पकड़े हुए एक या एक से अधिक फ्लैश मेमोरी चिपों (Chips) के साथ-साथ एक अलग फ्लैश मेमोरी नियंत्रक चिप होती है।
नैंड (NAND) फ्लैश मेमोरी का प्रयोग मुख्य रूप से मेमोरी कार्ड (memory card), यूएसबी फ्लैश ड्राइव (USB flash drive), वर्ष 2009 के बाद से उत्पादित ठोस अवस्था ड्राइव (solid-state drives), फ़ीचर फोन, स्मार्टफोन और इसी तरह के उत्पादों में सामान्य भंडारण (storage) और डेटा के हस्तांतरण (data transferring) के लिए जाता है। नैंड (NAND) या नॉर (NOR) फ्लैश मेमोरी का उपयोग प्रायः कई डिजिटल उत्पादों में विन्यास डेटा (configuration data) को संग्रहीत करने के लिए किया जाता है, जो पहले ईईप्रोम (EEPROM) या बैटरी-संचालित स्थिर रैम (static RAM)) द्वारा संभव था। फ्लैश मेमोरी में एक प्रमुख नुकसान यह है कि यह एक विशिष्ट पृष्ठ में अपेक्षाकृत कम लेखन-चक्रों को ही सहन कर सकता है।[2]
फ्लैश मेमोरी[3] का उपयोग कंप्यूटर, पीडीए (PDA), डिजिटल ऑडियो प्लेयर (digital audio players), डिजिटल कैमरा (digital camera), मोबाइल फोन, सिंथेसाइज़र (synthesizers), वीडियो गेम, वैज्ञानिक यंत्रों, औद्योगिक रोबोटिक्स (industrial robotics) और चिकित्सीय इलेक्ट्रॉनिक्स में किया जाता है। फ्लैश मेमोरी तेजी से अध्ययन करती है, लेकिन यह स्थैतिक रैम (RAM) या रोम (ROM) जितनी तेज नहीं होती है। इसके यांत्रिक आघात प्रतिरोध (mechanical shock resistance) के कारण वहनीय (portable) उपकरणों में फ्लैश मेमोरी का उपयोग करना ज्यादा पसंद किया जाता है क्योंकि यांत्रिक ड्राइव (mechanical drives) यांत्रिक क्षति के लिए अधिक उन्मुख (ready) होते हैं।
फ़्लैश मेमोरी में डेटा को मिटाने के लिए उपयोग किए जाने वाले बड़े आकार के खाने (blocks) डेटा मिटाने धीमे के कारण इसे गैर-फ्लैश ईईप्रोम (EEPROM) में बड़ी मात्रा में डेटा लिखते समय एक महत्वपूर्ण गति लाभ देते हैं। फ्लैश मेमोरी की लागत वर्ष 2019 तक (As of 2019[update]) बाइट-प्रोग्रामेबल ईईप्रोम (EEPROM) की तुलना में बहुत कम थी और जहाँ भी तंत्र (system) को महत्वपूर्ण मात्रा में अवाष्पशील ठोस-अवस्था भंडारण की आवश्यकता होती थी, इसका उपयोग प्रमुख रूप से किया जाता था। हालांकि ईईप्रोम (EEPROM) का उपयोग अभी भी श्रेणी उपस्थिति का पता लगाने जैसे अनुप्रयोगों में किया जाता है, जिनके लिए केवल अल्प मात्रा में भंडारण की आवश्यकता होती है।[4][5]
फ्लैश मेमोरी पैकेज थ्रू-सिलिकॉन वाया (through-silicon via) और प्रति डाई 3डी टीएलसी नैंड (NAND) कोशों (3D TLC नैंड (NAND) cells) की कई दर्जन परतों के साथ डाई स्टैकिंग (die stacking) का एक साथ उपयोग कर सकते हैं ताकि 16 स्टैक्ड डाई (stacked die) का उपयोग करके प्रति पैकेज 1 टेबीबाइट (tebibyte) तक की क्षमता प्राप्त की जा सके और पैकेज के अन्दर एक एकीकृत फ्लैश नियंत्रक की एक अलग डाई के रूप में उपयोग किया जा सके।[6][7][8][9]
इतिहास
पृष्ठभूमि (Background)
फ्लैश मेमोरी की उत्पत्ति का पता चलायमान-गेट ट्रांजिस्टर (floating-gate transistor) नाम से प्रचलित चलायमान-गेट मॉस्फेट (FGMOS) के विकास से लगाया जा सकता है।[10][11] मूल मॉस्फेट (MOSFET) (मेटल-ऑक्साइड-सेमिकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर) का आविष्कार वर्ष 1959 में मिस्र के अभियंता मोहम्मद एम. अताला (Mohamed M. Atalla) और कोरिया के अभियन्ता डावन काहंग (Dawon Kahng) ने बेल प्रयोगशाला में किया था।[12] डावन काहंग ने वर्ष 1967 में बेल प्रयोगशाला में चीन के अभियंता साइमन मिन सेज़ (Simon Min Sze) के साथ फ्लोटिंग-गेट मॉस्फेट (MOSFET) के रूप में एक परिवर्तन विकसित किया।[13] उन्होंने प्रस्तावित किया कि इसे प्रोग्रामेबल रीड-ओनली मेमोरी (Programmable Read Only Memory, PROM) के एक रूप को संग्रहीत (store) करने के लिए चलायमान-गेट मेमोरी कोशों (floating-gate memory cells) के रूप में इस्तेमाल किया जा सकता है, जो अवाष्पशील और पुन: लिखने योग्य है।[13]
1970 के दशक में चलायमान-गेट मेमोरी के प्रारम्भिक प्रकारों में EPROM (Erasable PROM)) और ईईप्रोम (Electrically Erasable PROM) सम्मिलित थे।[13] हालांकि, प्रारम्भिक चलायमान-गेट मेमोरी में डेटा के प्रत्येक बिट (bit) के लिए एक मेमोरी कोश बनाने में अभियंताओं की आवश्यकता होती है, जो अत्यंत बोझिल[14], धीमा[15], और महंगा साबित हुआ, जो 1970 के दशक में सैन्य उपकरणों और प्रारम्भिक प्रायोगिक मोबाइल फोन जैसे विशिष्ट अनुप्रयोगों के लिए चलायमान-गेट मेमोरी को प्रतिबंधित करता था।[10]
आविष्कार और व्यावसायीकरण
तोशिबा (Toshiba) के लिए काम करते हुए फ़ुजियो मासुओका (Fujio Masuoka) ने एक नए प्रकार की चलायमान-गेट मेमोरी का प्रस्ताव रखा, जिससे कोशों के समूह से जुड़े एकल तार पर विभव (voltage) लगाकर मेमोरी के पूरे भाग (section) को जल्दी और आसानी से मिटाया जा सकता है।[10] इस प्रकार वर्ष 1980 में तोशिबा (तोशिबा) में मासुओका (Masuoka) के फ्लैश मेमोरी का आविष्कार हुआ।[15][16][17] तोशिबा के अनुसार, फ्लैश नाम का सुझाव मासुओका के सहयोगी शोजी एरीज़ुमी (Shōji Ariizumi) ने दिया था, क्योंकि मेमोरी के डेटा की मिटाने की प्रक्रिया ने उन्हें एक कैमरे के फ्लैश की याद दिला दी थी।[18] मासुओका और उनके सहकर्मियों ने वर्ष 1984 में नॉर (NOR) फ्लैश का आविष्कार प्रस्तुत किया,[19][20] और उसी समय नैंड (NAND) फ्लैश को सैन फ्रांसिस्को (San Francisco) में आयोजित IEEE 1987 अंतर्राष्ट्रीय इलेक्ट्रॉन युक्ति संगोष्ठी (IEDM) में प्रस्तुत किया।[21]
तोशिबा ने नैंड (NAND) फ्लैश मेमोरी को वर्ष 1987 में व्यावसायिक रूप से प्रस्तुत किया।[1][13] इंटेल कॉरपोरेशन (इन्टेल Corporation) ने वर्ष 1988 में पहला व्यावसायिक नॉर (NOR) फ्लैश चिप प्रस्तुत किया।[22] नॉर (NOR) आधारित फ्लैश में मिटाने और लिखने में अधिक समय लगता है, लेकिन यह पूर्ण पता और डेटा बसें (data buses) प्रदान करता है, जिससे किसी भी मेमोरी के किसी भी स्थान पर यादृच्छिक पहुंच की अनुमति मिलती है। यह पुराने रीड-ओनली मेमोरी (रोम (ROM)) चिप के लिए एक उपयुक्त प्रतिस्थापक बनता है, जिसका उपयोग प्रोग्राम कोड (program code) को संग्रह करने के लिए किया जाता है, जिसे शायद ही कभी सम्पादित (update) करने की आवश्यकता होती है, जैसे कंप्यूटर के BIOS या सेट-टॉप बक्से (set-top box) प्रक्रिया यन्त्र सामग्री (firmware)। इसकी ऑन-चिप फ्लैश मेमोरी (on-chip flash memory) के लिए डेटा को मिटाने की क्षमता न्यूनतम 100 चक्रों से लेकर,[23] एक अधिक विशिष्ट 10,000 चक्र, 1,00,000 चक्र और अधिकतम 10,00,000 चक्रों तक हो सकती है।[24] नॉर (NOR)-आधारित फ़्लैश प्रारंभिक फ़्लैश-आधारित हटाने योग्य मीडिया का आधार था और कॉम्पैक्ट फ्लैश (CompactFlash) मूल रूप से इस पर आधारित था, हालांकि बाद में कम खर्चीले नैंड (NAND) फ्लैश ने इन कार्डों का स्थान ले लिया।
नैंड (NAND) फ्लैश ने मिटाने और लिखने के समय को कम कर दिया है, और इसमें प्रति सेल कम चिप क्षेत्र की आवश्यकता होती है, इस प्रकार ये अधिक भंडारण घनत्व (storage density) और नॉर (NOR) फ्लैश की तुलना में प्रति बिट कम लागत की अनुमति प्रदान करता है। हालाँकि, नैंड (NAND) फ़्लैश का I/O अंतर्पृष्ठ (input-output interface) यादृच्छिक-पहुँच बाहरी पता बस (random-access external address bus) प्रदान नहीं करता है। बल्कि, डेटा को खंड-वार (block-wise) पढ़ा जाना चाहिए, जिसमें सैकड़ों से हजारों बिट्स के विशिष्ट खंड (block) आकार होते हैं। यह नैंड (NAND) फ्लैश को प्रोग्राम रोम (ROM) के प्रतिस्थापन के रूप में अनुपयुक्त बनाता है, क्योंकि अधिकांश माइक्रोप्रोसेसरों (microprocessors) और माइक्रोकंट्रोलर्स (microcontrollers) को बाइट-स्तरीय यादृच्छिक-पहुँच की आवश्यकता होती है। इस प्रकार, नैंड (NAND) फ्लैश भी हार्ड डिस्क (hard disk) ऑप्टिकल मीडिया (optical media) जैसे अन्य द्वितीयक डेटा भंडारण उपकरणों के समान ही है, और इस प्रकार यह मेमोरी कार्ड और ठोस-अवस्था ड्राइव (SSD) जैसे बड़े पैमाने पर भंडारण उपकरणों में उपयोग के लिए अत्यधिक उपयुक्त है। फ्लैश मेमोरी कार्ड और ठोस-अवस्था ड्राइव (SSD) कई नैंड (NAND) फ्लैश मेमोरी चिपों का उपयोग करके डेटा का भण्डारण करते हैं।
वर्ष 1995 में जारी स्मार्टमीडिया (SmartMedia) पहला नैंड (NAND)-आधारित हटाने योग्य मेमोरी कार्ड प्रारूप था। कई अन्य लोगों ने मल्टीमीडिया कार्ड (MultiMediaCard), सिक्योर डिजिटल (secure digital), मेमोरी छड़ (memory stick) और एक्सडी-पिक्चर कार्ड (xD-Picture Card) आदि के उपयोग को पसंद किया।
बाद के विकास
आरएसएमएमसी (RS-MMC), मिनी एसडी (mini SD) और माइक्रोएसडी सहित मेमोरी कार्ड प्रारूपों की एक नई पीढ़ी में बेहद छोटे निर्माण कारक (form factors) हैं। उदाहरण के लिए, माइक्रोएसडी कार्ड (microSD card) का क्षेत्रफल लगभग 1.5 वर्गसेमी० और मोटाई 1 मिमी० से कम है।
नैंड (NAND) फ्लैश ने कई प्रमुख तकनीकों के परिणामस्वरूप मेमोरी घनत्व के महत्वपूर्ण स्तरों को हासिल किया है, जिनका व्यावसायीकरण 2000 के दशक के अंत से 2010 के प्रारंभ तक किया गया था।[24]
बहु-स्तरीय कोश (MLC) तकनीक प्रत्येक मेमोरी कोश में एक से अधिक बिट स्टोर करती है। NEC ने वर्ष 1998 में बहु-स्तरीय सेल (MLC) तकनीक का प्रदर्शन किया, जिसमें 80MB की फ्लैश मेमोरी चिप में 2 बिट प्रति सेल का भंडारण किया जा सकता था।[25] एसटीमाइक्रोइलेक्ट्रॉनिक (STmicroelectronics) ने भी वर्ष 2000 में 64MB की नॉर (NOR) फ्लैश मेमोरी चिप के साथ बहु-स्तरीय कोश तकनीक प्रस्तुत की।[26] तोशिबा (तोशिबा) और सैनडिस्क (SanDisk) ने भी वर्ष 2009 में QLC तकनीक के साथ नैंड (NAND) फ्लैश चिप प्रस्तुत किए, जिसमें 4 बिट प्रति कोश का भंडारण और 64 Gbit की क्षमता थी।[27][28] सैमसंग इलेक्ट्रॉनिक्स ने त्रि-स्तरीय कोश (TLC) तकनीक प्रस्तुत की,जिसमें 3-बिट प्रति कोश का भंडारण किया जा सकता था। कम्पनी ने त्रि-स्तरीय कोश (TLC) तकनीक के साथ वर्ष 2010 में बड़े पैमाने पर नैंड (NAND) चिपों का उत्पादन शुरू कर दिया।[29]
चार्ज ट्रैप फ्लैश (Charge Trap Flash)
चार्ज ट्रैप फ्लैश (CTF) तकनीक पॉलीसिलिकॉन (polysilicon) चलायमान गेट को प्रतिस्थापित करती है, जिसमें ऊपर एक अवरोधक (blocking) गेट ऑक्साइड और नीचे एक टनलिंग ऑक्साइड (tunneling oxide) के बीच एक विद्युत-रोधी सिलिकॉन नाइट्राइड (silicon nitride) एक परत फंसी होती है। CTF में सैद्धांतिक रूप से इलेक्ट्रॉन रिसाव की संभावना कम होती है, जिससे डेटा प्रतिधारण में सुधार होता है।[30][31][32][33][34][35]
चूँकि चार्ज ट्रैप फ्लैश पॉलीसिलिकॉन को विद्युत रोधी नाइट्राइड के साथ प्रतिस्थापित करता है, अतः यह छोटे कोशों और उच्च सहनशक्ति (कम गिरावट या घिसाव) की अनुमति प्रदान है। हालांकि, इलेक्ट्रॉनों के नाइट्राइड में फंस कर जमा होने के कारण इसमें गिरावट आ सकती है। उच्च तापमान पर रिसाव तेज हो जाता है क्योंकि बढ़ते तापमान के साथ इलेक्ट्रॉन अधिक उत्तेजित हो जाते हैं। हालांकि चार्ज ट्रैप फ्लैश (CTF) तकनीक अभी भी एक टनलिंग ऑक्साइड और अवरुद्ध परत का उपयोग करती है, जो इस तकनीक के कमजोर बिंदु हैं, क्योंकि वे अभी भी सामान्य तरीकों से क्षतिग्रस्त हो सकते हैं, जिनमें टनलिंग ऑक्साइड में अत्यधिक उच्च विद्युत क्षेत्रों के कारण और अवरुद्ध परत में एनोड हॉट होल इंजेक्शन (AHHI) के कारण गिरावट आ सकती है।[36][37]
फ्लैश मेमोरी की सीमित सहनशक्ति ही ऑक्साइड के क्षरण या घिसाव का कारण होती है, और बढ़ते क्षरण के साथ डेटा प्रतिधारण कम हो जाता है अर्थात् डेटा हानि की संभावना बढ़ जाती है, क्योंकि ऑक्साइड में क्षरण के कारण ये अपनी विद्युत अवरोधक विशेषताओं को खो देते हैं। ऑक्साइड को इलेक्ट्रॉनों से अवरोधित करना चाहिए, जिससे लीक होने के कारण होने वाली डेटा हानि को रोका जा सके।
एन. कोडामा (N. Kodama), के. ओयामा (K. Oyama) और हिरोकी शिराई (Hiroki Shirai) सहित एनईसी (NEC) के कई शोधकर्ताओं ने चार्ज ट्रैप तकनीक के साथ एक प्रकार की फ्लैश मेमोरी को प्रस्तुत किया।[38] सैफुन अर्धचालक (बाद में स्पैनसियन द्वारा अधिग्रहित) के बोज़ ईटन (Boaz Eitan) ने वर्ष 1998 में एनआरओएम (Nरोम (ROM)) नामक एक फ्लैश मेमोरी तकनीक का एकाधिकरण (patent) कराया, जिसने पारंपरिक फ्लैश मेमोरी की बनावट में उपयोग किए जाने वाले चलायमान गेट को प्रतिस्थापित करके चार्ज ट्रैपिंग परत का लाभ उठाया।[39] रिचर्ड एम. फास्टो (Richard M. Fastow), मिस्र के अभियंता खालिद जेड. अहमद (Khaled Z. Ahmed) और जॉर्डन (Jordan) के अभियंता समीर हदद (Sameer Haddad)(जो बाद में स्पैन्सियन में शामिल हो गए) के नेतृत्व में एक उन्नत सूक्ष्म युक्ति (AMD) अनुसंधान टीम ने नॉर (NOR) फ्लैश मेमोरी कोशों के लिए एक चार्ज-ट्रैपिंग तंत्र प्रस्तुत किया।[40] चार्ज ट्रैप फ्लैश को बाद में वर्ष 2002 में एएमडी (AMD) और फुजित्सु (Fujitsu) द्वारा व्यवसायीकृत किया गया।[41] 3D V-नैंड (NAND) (वर्टिकल नैंड (NAND)) तकनीक 3D चार्ज ट्रैप फ्लैश (CTF) तकनीक का उपयोग करके नैंड (NAND) फ्लैश मेमोरी कोश को एक चिप के भीतर लंबवत रूप से संग्रहित करती है। 3D V-नैंड (NAND) (वर्टिकल नैंड (NAND)) तकनीक की घोषणा सर्वप्रथम वर्ष 2007 में तोशिबा द्वारा की गई थी[43] और 24 परतों वाले पहले उपकरण का व्यावसायीकरण सर्वप्रथम वर्ष 2013 में सैमसंग इलेक्ट्रॉनिक्स (सैमसंग Electronics) द्वारा किया गया था।।[42][43]
त्रिविमीय एकीकृत परिपथ प्रौद्योगिकी (3D integrated circuit technology)
3डी एकीकृत परिपथ (3D IC) तकनीक एकीकृत परिपथ (IC) चिपों को एकल 3D एकीकृत परिपथ (3D IC) चिप पैकेज में लंबवत रूप से संग्रहित करती है।[24] तोशिबा ने अप्रैल 2007 में नैंड (NAND) फ्लैश मेमोरी के लिए 3डी एकीकृत परिपथ तकनीक पेश की, जब उन्होंने 16 GB ईएमएमसी (eMMC) अनुवर्ती (उत्पाद संख्या THGAM0G7D8DBAI6 जो प्रायः उपभोक्ता वेबसाइटों पर संक्षिप्त रूप में THGAM लिखा होता है) अंतर्निहित नैंड (NAND) फ्लैश मेमोरी चिप की शुरुआत की, जिसे आठ 2 जीबी नैंड (NAND) फ्लैश चिपों के संग्रहण के साथ निर्मित किया गया था।[44] हाइनिक्स अर्धचालक (अब SK हाइनिक्स के नाम से जाना जाता है) ने सितंबर 2007 में 24-परतों की 3डी एकीकृत परिपथ तकनीक प्रस्तुत की, जिसमें 16 जीबी फ्लैश मेमोरी चिप थी, और जिसे 24 नैंड (NAND) फ्लैश चिपों के संग्रहण के साथ वेफर बंधन (wafer bonding) प्रक्रिया का उपयोग करके निर्मित किया गया था।।[45] तोशिबा ने भी वर्ष 2008 में अपनी 32 जीबी टीएचजीबीएम (THGBM) फ्लैश चिप के लिए आठ-परत के 3डी एकीकृत परिपथ का इस्तेमाल किया था।[46] तोशिबा ने वर्ष 2010 में अपने 128 GB THGBM2 फ्लैश चिप के लिए 16 परतों वाले 3डी एकीकृत परिपथ का उपयोग किया, जिसे 16, 8 जीबी चिपों के साथ निर्मित किया गया था।[47] 3डी एकीकृत परिपथ 2010 के दशक में मोबाइल उपकरणों में नैंड (NAND) फ्लैश मेमोरी के लिए व्यापक व्यावसायिक उपयोग में आया।[24]
अगस्त 2017 तक 400 जीबी (400 billion bytes) तक की क्षमता वाले माइक्रोएसडी कार्ड उपलब्ध थे।[48][49] उसी वर्ष, सैमसंग ने अपनी 3डी ऊर्ध्वाधर-नैंड (NAND) और टीएलसी (TLC) प्रौद्योगिकियों के साथ 3डी एकीकृत परिपथ चिप संग्रहण को मिलाकर आठ 64-परतों वाली ऊर्ध्वाधर नैंड (NAND) चिपों के साथ अपनी 512 जीबी KLUFG8R1EM फ्लैश मेमोरी चिप का निर्माण किया।[50] सैमसंग ने वर्ष 2019 में आठ 96-परतों वाली ऊर्ध्वाधर-नैंड (NAND) चिपों और क्यूएलसी (QLC) तकनीक के साथ अपनी 1024 जीबी फ्लैश चिप का उत्पादन किया।[51][52]
संचालन के सिद्धांत
फ्लैश मेमोरी, चलायमान-गेट ट्रांजिस्टर से बने मेमोरी कोशों की एक सरणी में सूचना संग्रहीत करती है। एकल-स्तरीय कोश (SLC) उपकरणों में प्रत्येक कोश केवल एक बिट सूचना को संग्रहीत करता है। त्रि-स्तरीय कोश (TLC) वाले बहु-स्तरीय कोश (MLC) उपकरण में प्रति सेल एक से अधिक बिट स्टोर कर सकते हैं।
चलायमान गेट प्रवाहकीय (सामान्यतः अधिकांश प्रकार की फ्लैश मेमोरी में पॉलीसिलिकॉन) या अप्रवाहकीय (जैसा कि सोनोस (SONOS) फ्लैश मेमोरी में होता है) हो सकता है।[53]
फ्लोटिंग-गेट मॉस्फेट (MOSFET)
फ्लैश मेमोरी में प्रत्येक मेमोरी कोश एक मानक धातु-ऑक्साइड-अर्धचालक फ़ील्ड-इफेक्ट ट्रांजिस्टर (मॉस्फेट (MOSFET)) जैसा दिखता है, परन्तु इसके ट्रांजिस्टर में एक के स्थान पर दो गेट होते हैं। कोशों को एक विद्युत स्विच के रूप में माना जा सकता है जिसमें धारा दो टर्मिनलों (स्रोत और निकास) के बीच प्रवाहित होती है, तथा एक चलायमान गेट (FG) और एक नियंत्रण गेट (CG) द्वारा नियंत्रित की जाती है। यह नियंत्रण गेट अन्य एमओएस (MOS) ट्रांजिस्टर के गेट के समान है, लेकिन इसके नीचे एक ऑक्साइड परत द्वारा चारों ओर अवरोधक चलायमान गेट (FG) होता है। चलायमान गेट (FG), नियंत्रण गेट (CG) और मॉस्फेट (MOSFET) चैनल के बीच परस्पर जुड़ा हुआ है। क्योंकि चलायमान गेट (FG) अपनी अवरोधक परत द्वारा विद्युत रूप से पृथक होता है, इसलिए यहाँ पर रखे हुए इलेक्ट्रॉन इसमें फंस जाते हैं। जब चलायमान गेट (FG) को इलेक्ट्रॉनों से आवेशित किया जाता है, तो यह आवेश नियंत्रण गेट (CG) से विद्युत क्षेत्र को देखकर सेल के थ्रेशोल्ड वोल्टेज (threshold voltage (VT1)) को बढ़ाता है। इसका अर्थ है कि चैनल प्रवाहकीय बनाने के लिए अब एक उच्च वोल्टेज (vT2) को नियंत्रण गेट (CG) पर लागू किया जाना चाहिए। ट्रांजिस्टर से एक मान पढ़ने के लिए, थ्रेशोल्ड वोल्टेज (vT1 & VT2) के बीच एक मध्यवर्ती वोल्टेज नियंत्रण गेट (CG) पर लागू होता है।यदि चैनल इस मध्यवर्ती वोल्टेज पर संचालित होता है, तो FG को अपरिवर्तित होना चाहिए (यदि इसे चार्ज किया गया था, तो हमें चालन नहीं मिलेगा क्योंकि मध्यवर्ती वोल्टेज VT2 से कम है), अतः गेट में तर्क "1" संग्रहीत किया जाता है। यदि चैनल मध्यवर्ती वोल्टेज पर संचालन नहीं करता है, तो यह इंगित करता है कि चलायमान गेट (FG) चार्ज किया गया है, अतः गेट में तर्क "0" संग्रहीत है। एक तर्क "0" या "1" की उपस्थिति को यह निर्धारित करके संवेदित किया जाता है कि क्या नियंत्रण गेट (CG) पर मध्यवर्ती वोल्टेज पर जोर देने पर ट्रांजिस्टर के माध्यम से प्रवाह होता है। एक बहु-स्तरीय कोश उपकरण में, जो प्रति सेल एक बिट से अधिक स्टोर करता है, धारा प्रवाह की मात्रा को चलायमान गेट (FG) पर आवेश के स्तर को अधिक सटीक रूप से निर्धारित करने के लिए संवेदित ( केवल इसकी उपस्थिति या अनुपस्थिति के स्थान पर) किया जाता है।
चलायमान गेट मॉस्फेट (MOSFET) का यह नाम इसलिए रखा गया है क्योंकि चलायमान गेट और सिलिकॉन के बीच एक विद्युत रूप से अन्तर्निहित टनल ऑक्साइड परत होती है, इसलिए गेट सिलिकॉन के ऊपर तैरता है। ऑक्साइड इलेक्ट्रॉनों को चलायमान गेट तक सीमित रखता है। इसमें गिरावट या घिसाव (और फ्लोटिंग गेट फ्लैश मेमोरी की सीमित सहनशक्ति) ऑक्साइड द्वारा अनुभव किए गए अत्यधिक उच्च विद्युत क्षेत्र (10 मिलियन वोल्ट प्रति सेंटीमीटर) के कारण होता है। इस तरह के उच्च वोल्टेज घनत्व अपेक्षाकृत पतले ऑक्साइड में समय के साथ परमाणु बंधनों को तोड़ सकते हैं, और धीरे-धीरे इसके विद्युत अन्तर्निहित गुणों को कम करके इलेक्ट्रॉनों को फंसने की अनुमति देते हैं और चलायमान गेट से ऑक्साइड में स्वतंत्र रूप से (रिसाव) से गुजरते हैं, जिससे डेटा हानि की संभावना बढ़ जाती है, क्योंकि इलेक्ट्रॉन (जिसकी मात्रा का उपयोग विभिन्न आवेश स्तरों का प्रतिनिधित्व करने के लिए किया जाता है, प्रत्येक MLC फ्लैश में बिटों के एक अलग संयोजन को सौंपा जाता है) साधारणतया चलायमान गेट में होते हैं। इसी कारण से डेटा प्रतिधारण कम हो जाता है और बढ़ती गिरावट के साथ डेटा हानि का जोखिम बढ़ जाता है।[54][55][34][56][57]
फाउलर - नॉर्डहाइम टनलिंग (Fowler - Nordheim tunneling)
इलेक्ट्रॉनों को नियंत्रण द्वार (CG) से और फ्लोटिंग गेट (FG) में स्थानांतरित करने की प्रक्रिया को फाउलर-नॉर्डहाइम टनलिंग (Fowler–Nordheim tunneling) कहा जाता है, और यह मूल रूप से मॉस्फेट (MOSFET) के थ्रेशोल्ड वोल्टेज (threshold voltage) को बढ़ाकर कोश की विशेषताओं को बदल देता है। इसके बदले में यह किसी दिए गए गेट वोल्टेज के लिए ट्रांजिस्टर के माध्यम से बहने वाले निकास-स्त्रोत धारा को बदल देता है, जिसका उपयोग अंततः एक द्विआधारी मान (binary value) को एनकोड करने के लिए किया जाता है। फाउलर-नॉर्डहाइम टनलिंग प्रक्रिया के प्रभाव प्रतिवर्ती होने के कारण इलेक्ट्रॉनों को चलायमान गेट से जोड़ा या हटाया जा सकता है,ये पारंपरिक प्रक्रियायें लेखन और मिटाने के रूप में जाना जाती हैं।[58]
आंतरिक आवेश पंप (Internal charge pumps)
अपेक्षाकृत उच्च प्रोग्रामिंग और मिटाने वाले वोल्टेज की आवश्यकता के बावजूद, लगभग सभी फ्लैश चिपों को आज केवल एक आपूर्ति विभव की आवश्यकता होती है, जो उच्च विभव उत्पन्न करते हैं जो ऑन-चिप आवेश पंपों का उपयोग करने में आवश्यक होते हैं।
1.8 V नैंड (NAND) फ्लैश चिप द्वारा उपयोग की जाने वाली आधी से अधिक ऊर्जा आवेश पंप में ही खो जाती है। चूंकि आवेश पंपों की तुलना में बूस्ट परिवर्तक (boost converters) स्वाभाविक रूप से अधिक कुशल होते हैं, इसलिए कम-शक्ति वाले एसएसडी (SSD) विकसित करने वाले शोधकर्ताओं ने सभी शुरुआती फ्लैश चिपों पर उपयोग किए जाने वाले दोहरे Vcc / Vpp आपूर्ति विभव के पुनः उपयोग का प्रस्ताव दिया है, जिसमें एक एसएसडी (SSD में सभी फ्लैश चिप्स के लिए एकल साझा बाहरी बूस्ट परिवर्तक के साथ उच्च Vpp वोल्टेज लगाया जाता है।[59][60][61][62][63][64][65][66]
ऑन-चिप आवेश पंप अंतरिक्ष यान और अन्य उच्च-विकिरण वातावरण में विफल होने वाला फ्लैश चिप का पहला हिस्सा है, हालांकि फ्लैश मेमोरी बहुत अधिक विकिरण स्तरों पर रीड-ओनली मोड (read only mode) में काम करना जारी रखेगी।[67]
नॉर (NOR) फ्लैश
नॉर (NOR) फ्लैश में प्रत्येक कोश का एक छोर सीधे जमीन से और दूसरा छोर सीधे एक बिट लाइन से जुड़ा होता है। इस व्यवस्था को नॉर (NOR) फ्लैश फ्लैश कहा जाता है क्योंकि यह एक नॉर (NOR) गेट की तरह काम करता है: जब कोश के CG से जुड़ी एक शब्द रेखा को ऊपर लाया जाता है, तो संबंधित संग्राहक ट्रांजिस्टर आउटपुट बिट लाइन को नीचे लाने का कार्य करता है। असतत गैर-वाष्पशील मेमोरी उपकरण की आवश्यकता वाले अन्तर्निहित अनुप्रयोगों के लिए नॉर (NOR) फ्लैश एक चयनित की तकनीक है।[citation needed] नॉर (NOR) उपकरणों की डेटा को पढ़ने की न्यूनतम विलंबित विशेषता एकल मेमोरी उत्पाद में प्रत्यक्ष कोड निष्पादन और डेटा संग्रहण दोनों की अनुमति देती है।[68]
प्रोग्रामिंग
अपनी पूर्वनिर्धारित स्थिति में एक एकल-स्तरीय नॉर (NOR) फ्लैश कोश तार्किक रूप से एक द्विआधारी मान "1" के बराबर है, क्योंकि नियंत्रण गेट पर एक उपयुक्त वोल्टेज के अनुप्रयोग के तहत चैनल के माध्यम से धारा प्रवाहित होगी, जिससे कि बिटलाइन विभव नीचे खींच लिया जाता है। एक नॉर (NOR) फ्लैश कोश को निम्न प्रक्रिया द्वारा प्रोग्राम किया जा सकता है, या द्विआधारी मान "0" पर सेट किया जा सकता है:
- एक ऊंचा ऑन-वोल्टेज (आमतौर पर> 5 V) CG पर लागू होता है
- चैनल अब चालू हो गया है, इसलिए इलेक्ट्रॉन तक प्रवाहित हो सकते हैं (एक NMOS ट्रांजिस्टर मानते हुए)
- स्रोत-निकास धारा कुछ उच्च ऊर्जा इलेक्ट्रॉनों को हॉट-इलेक्ट्रॉन इंजेक्शन (hot-electron injection) नामक प्रक्रिया के माध्यम से FG पर अवरोधक परत के माध्यम से पहुँचने के लिए पर्याप्त रूप से उच्च है।
मिटाना (Erasing)
नॉर (NOR) फ्लैश के कोश (इसे "1" अवस्था तक पुन: निर्धारित करना) को मिटाने के लिए, CG और स्त्रोत टर्मिनल के बीच विपरीत ध्रुवीयता का एक बड़ा विभव अनुप्रयुक्त किया जाता है, जो क्वांटम टनलिंग ( quantum tunneling) के माध्यम से FG से इलेक्ट्रॉनों को खींचता है।आधुनिक नॉर (NOR) फ्लैश मेमोरी चिपों को मिटाने वाले भागों में विभाजित किया जाता है, जिन्हें प्रायः ब्लॉक (block) या सेक्टर (sector) कहा जाता है। मिटाने की प्रक्रिया केवल ब्लॉक-वार के आधार पर की जा सकता है, जिसमें एक मिटाए जाने वाले खंड में सभी कोशों को एक साथ मिटा दिया जाना चाहिए। हालांकि, नॉर (NOR) कोशों की प्रोग्रामिंग में सामान्यतः एक समय में एक बाइट या शब्द का ही प्रयोग किया जा सकता है।
नैंड (NAND) फ्लैश
नैंड (NAND) फ्लैश चलायमान-गेट ट्रांजिस्टर का भी उपयोग करता है, लेकिन वे इस तरह से जुड़े होते हैं जिससे यह नैंड (NAND) गेट जैसा दिखता है जिसमें कई ट्रांजिस्टर श्रृंखला में जुड़े होते हैं, और यदि सभी शब्द रेखायें ऊपर की ओर (ट्रांजिस्टर के VT के ऊपर) खींची जाती हैं तो बिट लाइन को नीचे की ओर खींचा जाता है। फिर इन समूहों को कुछ अतिरिक्त ट्रांजिस्टर के माध्यम से एक नॉर (NOR)-शैली बिट लाइन सरणी (array) से उसी तरह जोड़ा जाता है जैसे कि एकल ट्रांजिस्टर नॉर (NOR) फ्लैश में जुड़े होते हैं।
नॉर (NOR) फ्लैश की तुलना में धारावाहिक-जुड़े हुए समूहों के साथ एकल ट्रांजिस्टर को बदलने से अतिरिक्त स्तर की सूचना मिलती है। जबकि नॉर (NOR) फ़्लैश मेमोरी को पहले पेज फिर शब्द द्वारा सूचित कर सकता है, जबकि नैंड (NAND) फ्लैश इसे पेज, शब्द और बिट द्वारा सूचित कर सकता है।बिट-स्तर को सूचित करने वाले बिट-धारावाही अनुप्रयोग (जैसे हार्ड डिस्क इम्यूलेशन), जो एक समय में केवल एक बिट तक पहुंचते हैं। दूसरी ओर, एक्ज़िक्यूट-इन-प्लेस अनुप्रयोगों (Execute-in-place applications) को एक शब्द के प्रत्येक बिट तक एक साथ पहुँच की आवश्यकता होती है। इसके लिए शब्द-स्तरीय सूचना की आवश्यकता है। नॉर (NOR) या नैंड (NAND) फ्लैश के साथ किसी भी स्थिति में बिट और शब्द सूचना मोड दोनों संभव हैं।
डेटा पढ़ने के लिए पहले वांछित समूह का चयन किया जाता है (उसी तरह जैसे कि एकल ट्रांजिस्टर को नॉर (NOR) सरणी से चुना जाता है)। इसके बाद, अधिकांश शब्द रेखाएं प्रोग्राम किए गए VT बिट के ऊपर खींची जाती हैं, जबकि उनमें से एक शब्द रेखा को मिटाए गए बिट के VT के ठीक ऊपर खींचा जाता है। यदि चयनित बिट को प्रोग्राम नहीं किया गया है तो श्रृंखला समूह बिट लाइन को नीचे खींचेगा।
अतिरिक्त ट्रांजिस्टर के बावजूद, जमीन के तारों और बिट लाइनों में कमी एक सघन चित्रण और प्रति चिप अधिक भंडारण क्षमता की अनुमति देती है (जमीन के तार और बिट रेखाएं वास्तव में आरेखों की रेखाओं की तुलना में बहुत व्यापक हैं)। इसके अलावा, नैंड (NAND) फ्लैश को सामान्यतः एक निश्चित संख्या में दोष शामिल करने की अनुमति है (नॉर (NOR) फ्लैश, जैसा कि BIOS रोम (ROM) के लिए उपयोग किया जाता है, इसके दोष-मुक्त होने की उम्मीद है)। निर्माता ट्रांजिस्टर के आकार को कम करके प्रयोग करने योग्य भंडारण की मात्रा को अधिकतम करने का प्रयास करते हैं।
नैंड (NAND) फ्लैश कोशों को विभिन्न वोल्टेज पर उनकी प्रतिक्रियाओं का विश्लेषण करके पढ़ा जाता है।[56]
लेखन और मिटाना (Writing and erasing)
नैंड (NAND) फ्लैश डेटा के लेखन के लिए टनल इंजेक्शन (tunnel injection) का और मिटाने के लिए टनल रिलीज (tunnel release) ka उपयोग करता है। नैंड (NAND) फ्लैश मेमोरी USB फ्लैश ड्राइव के रूप में जाने जाने वाले हटाने योग्य USB स्टोरेज उपकरणों का कोर बनाती है, और साथ ही आजकल उपलब्ध अधिकांश मेमोरी कार्ड प्रारूप और ठोस-अवस्था ड्राइव भी बनती है।
नैंड (NAND) फ्लैश की पदानुक्रमित संरचना एक सेल स्तर पर शुरू होती है जो तार, फिर पृष्ठ, ब्लॉक, विमान और अंततः एक डाई तक जाती है। स्ट्रिंग जुडी हुई नैंड (NAND) कोशों की एक श्रृंखला है जिसमें एक कोश का स्रोत अगले कोश के निकास से जुड़ा होता है। नैंड (NAND) तकनीक के आधार पर, एक स्ट्रिंग में सामान्यतः 32 से 128 नैंड (NAND) कोश होते हैं। स्ट्रिंग्स को पृष्ठों में व्यवस्थित किया जाता है जो फिर ब्लॉक में व्यवस्थित होते हैं जिसमें प्रत्येक स्ट्रिंग एक अलग लाइन से जुड़ी होती है, जिसे बिटलाइन (BL) कहा जाता है, स्ट्रिंग में समान स्थिति वाले सभी कोश नियंत्रण द्वार के माध्यम से एक शब्द रेखा (WL) द्वारा जुड़े होते हैं। एक तल में एक निश्चित संख्या में ब्लॉक होते हैं जो एक ही BL के माध्यम से जुड़े होते हैं। एक फ्लैश डाई में एक या एक से अधिक तल परिधीय सर्किटरी होते हैं, जो सभी पढ़ने/ लिखने/ मिटाने की प्रक्रियाओं के संचालन के लिए आवश्यक होते हैं।
नैंड (NAND) फ्लैश की निर्माणकला का अर्थ है कि 4 KiB और 16 KiB आकार के बीच के डेटा को पृष्ठों में पढ़ा और प्रोग्राम किया जा सकता है, लेकिन केवल कई पृष्ठों और MB के आकार वाले पूरे ब्लॉक के स्तर पर मिटाया जा सकता है। जब एक ब्लॉक को मिटा दिया जाता है, तो सभी कोशों को तार्किक रूप से "1" मान पर निर्धारित किया जाता है। प्रोग्रामिंग द्वारा "0" पर निर्धारित किये गये किसी भी कोश केवल पूरे ब्लॉक को मिटाकर ही "1" पर रीसेट किया जा सकता है। इसका अर्थ है कि इससे पहले कि नए डेटा को उस पृष्ठ में प्रोग्राम किया जा सके जिसमें पहले से ही डेटा है, पृष्ठ की वर्तमान सामग्री और नए डेटा को एक नए, मिटाए गए पृष्ठ पर कॉपी कर लेना चाहिए। यदि कोई उपयुक्त पृष्ठ उपलब्ध है, तो उसमें डेटा को तत्काल लिखा जा सकता है। यदि कोई मिटा हुआ पृष्ठ उपलब्ध नहीं है, तो उस ब्लॉक में किसी पृष्ठ पर डेटा की प्रतिलिपि बनाने से पहले एक ब्लॉक को मिटा दिया जाना चाहिए। तब पुराने पृष्ठ को अमान्य के रूप में चिह्नित किया जाता है, और इसे मिटाने और पुन: उपयोग के लिए उपयोग में लाया जाता है।[69]
ऊर्ध्वाधर नैंड (NAND) (Vertical नैंड (NAND))
ऊर्ध्वाधर नैंड (NAND) (V-नैंड (NAND)) या 3D नैंड (NAND) मेमोरी, मेमोरी कोशों को लंबवत रूप से एकत्रित कर देता है और एक आवेश ट्रैप फ्लैश निर्माणकला का उपयोग करता है।ऊर्ध्वाधर परतें छोटे व्यक्तिगत कोशों की आवश्यकता के बिना ही बड़े क्षेत्र बिट घनत्व की अनुमति देती है।[70] यह किक्सिया कॉर्पोरेशन (पूर्व तोशिबा मेमोरी कॉरपोरेशन) के BiCS फ़्लैश ट्रेडमार्क के तहत भी बेचा जाता है। 3D नैंड (NAND) को तोशिबा द्वारा पहली बार वर्ष 2007 में घोषित किया गया था।[71] ऊर्ध्वाधर-नैंड (NAND) सैमसंग इलेक्ट्रॉनिक्स द्वारा पहली बार वर्ष 2013 मे व्यावसायिक रूप से निर्मित किया गया था।[42][43][72][73]
संरचना
ऊर्ध्वाधर-नैंड (NAND) एक आवेश ट्रैप फ्लैश ज्यामिति का उपयोग करता है, जिसे वर्ष 2002 में AMD और FUJITSU द्वारा व्यावसायिक रूप से पेश किया गया था,[41] जो एक अन्तर्निहित सिलिकॉन नाइट्राइड झिल्ली पर आवेश का संग्रहण करती है। इस तरह की झिल्ली बिंदु दोषों के खिलाफ अधिक मजबूत होती हैं, और बड़ी संख्या में इलेक्ट्रॉनों को रखने के लिए मोटी बनाई जा सकती है। ऊर्ध्वाधर-नैंड (NAND) एक प्लानर चार्ज ट्रैप सेल को एक बेलनाकार रूप में लपेटता है।[70] माइक्रोन और इंटेल वर्ष 2020 तक 3 डी नैंड (NAND) फ्लैश मेमोरी के स्थान पर चलायमान गेट का उपयोग करती हैं, हालांकि, माइक्रोन 128 परत और 3D नैंड (NAND) मेमोरी के स्थान पर माइक्रोन और इंटेल के बीच साझेदारी के विघटन के कारण पारंपरिक चार्ज ट्रैप संरचना का उपयोग करती है। चार्ज ट्रैप 3D नैंड (NAND) फ्लैश, चलायमान गेट 3D नैंड (NAND) की तुलना में पतला होता है। चलायमान गेट 3D नैंड (NAND) में, मेमोरी कोश पूरी तरह से एक दूसरे से अलग हो जाते हैं, जबकि चार्ज ट्रैप 3D नैंड (NAND) में, मेमोरी कोश के ऊर्ध्वाधर समूह समान सिलिकॉन नाइट्राइड पदार्थ साझा करते हैं।[74]
एक एकल मेमोरी कोश एक समतलीय पॉली सिलिकॉन परत से बना होता है, जिसमें सान्द्र ऊर्ध्वाधर सिलेंडर द्वारा भरे हुए कई छिद्र होते हैं। छिद्र की पॉलीसिलिकॉन सतह गेट इलेक्ट्रोड के रूप में कार्य करती है। सबसे बाहरी सिलिकॉन डाइऑक्साइड सिलेंडर गेट डाइलेक्ट्रिक के रूप में कार्य करता है, जिसमें एक सिलिकॉन नाइट्राइड सिलेंडर होता है जो आवेश का संग्रहण करता है, इसके बदले में एक सिलिकॉन डाइऑक्साइड सिलेंडर को टनल डाइलेक्ट्रिक के रूप में ढकता है, जो पॉलीसिलिकॉन के संचालन की एक केंद्रीय रॉड को घेरता है जो संचालन चैनल के रूप में कार्य करता है।[70]
विभिन्न ऊर्ध्वाधर परतों में मेमोरी कोश एक-दूसरे के साथ हस्तक्षेप नहीं करते हैं, क्योंकि आवेशित सिलिकॉन नाइट्राइड माध्यम के द्वारा लंबवत रूप से आगे नहीं बढ़ सकते हैं, और गेट्स से जुड़े विद्युत क्षेत्र प्रत्येक परत के भीतर बारीकी से सीमित होते हैं। ऊर्ध्वाधर संग्रह विद्युत रूप से धारावाही-जुड़े हुए समूहों के समान है, जिनमें पारंपरिक नैंड (NAND) फ्लैश मेमोरी का उपयोग किया गया है।[70]
निर्माण
ऊर्ध्वाधर-नैंड (NAND) कोशों के एक समूह की प्रगति संचालन (डोपेड) पॉलीसिलिकॉन परतों और अवरोधित सिलिकॉन डाइऑक्साइड परतों के एक वैकल्पिक समूह के साथ शुरू होती है।[70]
इसके बाद इन परतों के माध्यम से एक बेलनाकार छिद्र बनाया जाता है। व्यवहार में, मेमोरी कोशों की 24 परतों के साथ एक 128 Gibit ऊर्ध्वाधर-नैंड (NAND) चिप में लगभग 2.9 बिलियन ऐसे छिद्रों की आवश्यकता होती है। इसके बाद, छिद्र की आंतरिक सतह को कई परतों, पहले सिलिकॉन डाइऑक्साइड, फिर सिलिकॉन नाइट्राइड, फिर सिलिकॉन डाइऑक्साइड की दूसरी परत चढ़ाई जाती है। अंत में, छिद्र को संचालित (डोप्ड) पॉलीसिलिकॉन से भरा जाता है।[70]
प्रदर्शन
ऊर्ध्वाधर-नैंड (NAND) फ्लैश निर्माणकला पारंपरिक नैंड (NAND) की तुलना में दोगुना तेजी से पढ़ने और लिखने की अनुमति देता है, और 50 प्रतिशत कम बिजली की खपत करते हुए 10 गुना तक ज्यादा समय तक चल सकता है। वे 10-nm लिथोग्राफी का उपयोग करके तुलनात्मक भौतिक बिट घनत्व प्रदान करते हैं, लेकिन कई सौ परतों तक वी-नैंड (NAND) के उपयोग को देखते हुए परिमाण की दो कोटियों तक बिट घनत्व बढ़ाने में सक्षम हो सकते हैं।[70] 160 परतों वाली ऊर्ध्वाधर-नैंड (NAND) चिप सैमसंग द्वारा विकास के अधीन हैं।[75]
लागत
3D नैंड (NAND) की वेफर लागत तुलना स्केल्ड डाउन (32 nm या उससे कम) समतल नैंड (NAND) फ्लैश के साथ की जा सकती है।[76] हालांकि, समतल नैंड (NAND) स्केलिंग के 16 nm पर रुकने के साथ, 16 परतों वाली 3D नैंड (NAND) के साथ प्रति बिट लागत में कमी की जारी रह सकती है। हालांकि, एक मामूली विचलन भी परतों के माध्यम से खोदे गए छिद्र के गैर-ऊर्ध्वाधर दीवार के कारण न्यूनतम बिट लागत की ओर अग्रसर होता है, अर्थात् न्यूनतम समकक्ष बनावट नियम (या अधिकतम घनत्व), परतों की दी गई संख्या के लिए; छोटे व्यास वाले छिद्रों के लिए यह न्यूनतम बिट लागत परत संख्या घट जाती है।[77]
सीमायें (Limitations)
ब्लॉक उन्मूलन (Block erasure)
फ्लैश मेमोरी की एक सीमा यह है, कि एक समय में इसके केवल एक ब्लॉक को ही मिटाया जा सकता है। यह सामान्यतः ब्लॉक में सभी बिट्स को "1" पर निर्धारित करता है। तुरंत मिटाए गए ब्लॉक से शुरू करके, उस ब्लॉक के भीतर किसी भी स्थान को प्रोग्राम किया जा सकता है। हालाँकि, एक बार बिट को 0 पर निर्धारित करने के बाद पूरे ब्लॉक को मिटाकर ही इसे पुनः 1 में बदला जा सकता है। दूसरे शब्दों में, फ्लैश मेमोरी (विशेष रूप से नॉर (NOR) फ्लैश) पढ़ने की यादृच्छिक-पहुँच और प्रोग्रामिंग संचालन की सुविधा प्रदान करती है, लेकिन मनमाने ढंग से पुनर्लेखन या मिटाने की यादृच्छिक-पहुँच की सुविधा प्रदान नहीं करती है। हालाँकि, एक स्थान पर तब तक फिर से लिखा जा सकता है जब तक कि नए मान के 0 बिट्स लिखित मानों का अधिसमुच्चय (power set) न हों। उदाहरण के लिए, एक चतुःबिट का मान 1111 तक मिटाकर पुनः 1110 के रूप में लिखा जा सकता है। चतुःबिट के श्रेणी लेखों को 1010, फिर 0010, और अंत में 0000 में बदला जा सकता है। अनिवार्य रूप से, उन्मूलक (erasure) सभी बिट्स को 1 पर निर्धारित करता है, और प्रोग्रामिंग केवल बिट्स को 0 पर साफ़ कर सकती है।[78] फ्लैश उपकरणों के लिए बनाए गए कुछ फ़ाइल तंत्र इस पुनर्लेखन क्षमता का उपयोग करते हैं, उदाहरण के लिए YAFFS1, सेक्टर मेटाडेटा का प्रतिनिधित्व करने के लिए इसका उपयोग करता है। YAFFS2 जैसे अन्य फ़्लैश फ़ाइल तंत्र कभी भी इस "पुनर्लेखन" क्षमता का उपयोग नहीं करते हैं - वे "एक बार लिखने के नियम" का पालन करने के लिए अत्यधिक अतिरिक्त कार्य करते हैं।
यद्यपि फ्लैश मेमोरी में डेटा संरचनाओं को पूर्णतया सामान्य तरीकों से सम्पादित नहीं किया जा सकता है, लेकिन यह सदस्यों को अमान्य चिह्नित करके हटने की अनुमति प्रदान करता है। इस तकनीक को बहु-स्तरीय कोश उपकरणों के लिए संशोधित करने की आवश्यकता हो सकती है, जहां एक मेमोरी कोश एक से अधिक बिट रखती है।
USB फ्लैश ड्राइव और मेमोरी कार्ड जैसे सामान्य फ्लैश उपकरण केवल एक ब्लॉक-स्तर इंटरफ़ेस, या फ्लैश अनुवाद परत लेयर (FTL) प्रदान करते हैं, जो उपकरण घिसाव स्तर के लिए हर बार एक अलग कोश में लिखता है। यह एक ब्लॉक के भीतर वृद्धिशील लेखन को रोकता है; हालांकि, यह गहन लेखन पैटर्न द्वारा उपकरण को समय से पहले खराब होने से बचाने में सहायक होता है।
डेटा प्रतिधारण (Data Retention)
इलेक्ट्रान डिट्रैपिंग के कारण फ्लैश कोश पर संग्रहीत डेटा की लगातार हानि होती है और पूर्ण तापमान में वृद्धि के साथ हानि की दर तेजी से बढ़ती है; 45 nm नॉर (NOR) फ्लैश के लिए, 1000 घंटों में, 25 डिग्री सेल्सियस पर थ्रेशोल्ड वोल्टेज (Vt) में नुकसान 90 डिग्री सेल्सियस पर लगभग आधा है।[79]
मेमोरी घिसाव (Memory Wear)
फ्लैश मेमोरी में प्रोग्राम-उन्मूलन चक्र की एक सीमित संख्या भी इसकी एक सीमा है, जिसे आमतौर पर P/E चक्र के रूप में लिखा जाता है। व्यावसायिक रूप से उपलब्ध अधिकांश फ्लैश उत्पादों में घिसाव से ख़राब होने से पहले अखंड भंडारण के लगभग 100,000 P/E चक्रों का सामना करने की गारंटी दी जाती है।[80] माइक्रोन टेक्नोलॉजी (Micron Technology) और सन माइक्रोसिस्टम्स ने 17 दिसंबर 2008 को 1,000,000 P/E चक्रों के लिए निर्धारित SLC नैंड (NAND) फ्लैश मेमोरी चिप की घोषणा की।[81] औद्योगिक SSD के लंबे P/E चक्र उनकी सहनशीलता स्तर का वर्णन करते हैं और उन्हें औद्योगिक उपयोग के लिए अधिक विश्वसनीय बनाते हैं।
गारंटीकृत चक्र गणना केवल शून्य को ब्लॉक करने के लिए लागू हो सकती है (जैसा कि TSOP नैंड (NAND) उपकरणों के मामले में है), या सभी ब्लॉक (जैसे नॉर (NOR) में) पर लागू हो सकती है। कुछ चिप फर्मवेयर (firmware) या फाइल तंत्र चालकों इस प्रभाव को कम किया जाता है ताकि क्षेत्रों के बीच लेखन कार्यों को फैलाने के लिए लिखने और गतिशील रूप से पुनःचित्रण के लिए ब्लॉक की गणना की जा सके; इस तकनीक को वियर लेवलिंग (wear eveling) कहा जाता है। एक अन्य दृष्टिकोण से, लेखन विफलता के मामले में अतिरिक्त क्षेत्रों के लिए लेखन सत्यापन और पुनःचित्रण, यह "खराब ब्लॉक प्रबंधन (BBM)" नामक एक तकनीक है। वहनीय उपभोक्ता उपकरणों में ये खराब प्रबंधन तकनीकें आमतौर पर उपकरण के जीवनकाल से हटकर फ्लैश मेमोरी के जीवनकाल का विस्तार करती हैं, और इन अनुप्रयोगों में कुछ डेटा हानि स्वीकार्य हो सकती है। उच्च-विश्वसनीयता डेटा स्टोरेज के लिए, हालांकि, फ्लैश मेमोरी का उपयोग करना उचित नहीं है, जिसे बड़ी संख्या में प्रोग्रामिंग चक्रों से गुजरना होता है। यह सीमा पतले साधारण कम्प्यूटरों और राउटर जैसे 'रीड-ओनली' अनुप्रयोगों के लिए अर्थहीन है, जो कि उनके जीवनकाल के दौरान केवल एक बार या अधिकांश समय केवल एक बार प्रोग्राम किए जाते हैं।
मैक्रोनिक्स के ताइवानी इंजीनियरों ने दिसंबर 2012 में, 2012 इंटरनेशनल इलेक्ट्रॉन डिवाइसेस मीटिंग (IEEE) में घोषणा करने के अपने इरादे का खुलासा किया कि उन्होंने "सेल्फ-हीलिंग (self- healing)" प्रक्रिया का उपयोग करके 10,000 से 100 मिलियन चक्रों को पढ़ने या लिखने के लिए नैंड (NAND) फ्लैश संग्रहण को सुधारने का तरीका निकाला लिया है। जो "ऑनबोर्ड ऊष्मक के साथ एक फ्लैश चिप का उपयोग करता है जो मेमोरी कोशों के छोटे समूहों को नष्ट कर सकता है"।[82] अंतर्निहित थर्मल एनीलिंग ने स्थानीय उच्च तापमान प्रक्रिया के साथ सामान्य उन्मूलक चक्रों को बदला, जिसने न केवल संग्रहीत आवेश को मिटा दिया, बल्कि चिप में इलेक्ट्रॉन-प्रेरित तनाव का उपचार किया, जिसने कम से कम 100 मिलियन लेखन चक्रों की क्षमता प्रदान की।[83] परिणामस्वरुप एक ऐसी चिप का निर्माण हुआ, जिसे सैद्धांतिक रूप से ख़त्म होते समय भी मिटाकर पुनः लिखा जा सकता था। हालांकि, मोबाइल उद्योग के लिए मैक्रोनिक्स की सफलता के रूप में आशाजनक रूप में निकट भविष्य में किसी भी समय इस क्षमता वाले एक वाणिज्यिक उत्पाद की कोई योजना नहीं थी।[84]
पढ़ने में अवरोध (Read Disturb)
नैंड (NAND) फ्लैश मेमोरी को पढ़ने के लिए इस्तेमाल की जाने वाली विधि उसी मेमोरी ब्लॉक में आस-पास के कोशों को समय के साथ बदलने का कारण बन सकती है। इसे पढ़ने में अवरोध (Read Disturb) के नाम से जाना जाता है। पढ़ने की थ्रेशोल्ड संख्या आम तौर पर हस्तक्षेप करने वाले उन्मूलक प्रक्रियाओं के बीच सैकड़ों हज़ारों रीड्स में होती है। यदि एक कोश से लगातार पढ़ा जाता है, तो वह कोश विफल नहीं होगा, बल्कि बाद में पढ़ने पर आसपास के कोश में से एक होगा। पढ़ने में अवरोध की समस्या से बचने के लिए फ्लैश नियंत्रक आमतौर पर अंतिम उन्मूलन के बाद से एक ब्लॉक में रीड्स की कुल संख्या की गणना करेगा। जब गिनती एक लक्ष्य सीमा से अधिक हो जाती है, तो प्रभावित ब्लॉक को एक नए ब्लॉक में कॉपी किया जाता है, और उसे मिटाकर फिर ब्लॉक पूल में छोड़ दिया जाता है। मूल ब्लॉक मिटने के बाद उतना ही अच्छा होता है। यदि फ्लैश नियंत्रक समय पर हस्तक्षेप नहीं करता है, हालांकि, त्रुटि-सुधार कोड के साथ त्रुटियों को ठीक करने के लिए त्रुटियों के बहुत अधिक होने पर संभावित डेटा हानि के साथ पढ़ने में अवरोध की एक त्रुटि होगी।[85][86][87]
एक्स-रे प्रभाव (X-ray effects)
अधिकांश फ्लैश IC बॉल ग्रिड ऐरे (Ball grid array) पैकेज में आते हैं, और यहां तक कि जो इसमें नहीं आते हैं उन्हें अक्सर अन्य बॉल ग्रिड ऐरे पैकेजों के बगल में एक PCB पर लगाया जाता है। PCB एकत्रीकरण के बाद BGA पैकेज वाले पटल अक्सर एक्स-रे कृत होते हैं, जो यह देखते हैं कि क्या बॉल्स उचित पैड से उचित संयोजन बना रही हैं, या BGA को फिर से काम करने की आवश्यकता है। ये एक्स-रे एक फ्लैश चिप में प्रोग्राम किए गए बिट्स को मिटा सकते हैं (प्रोग्राम किए गए 0 बिट्स को मिटाए गए 1 बिट्स में परिवर्तित करते हैं)। मिटाए गए बिट्स ("1" बिट्स) एक्स-रे से प्रभावित नहीं होते हैं।[88][89]
कुछ निर्माता अब एक्स-रे रहित SD[90] और USB[91] मेमोरी उपकरण बना रहे हैं।
निम्न-स्तरीय पहुंच (Low-level Access)
फ्लैश मेमोरी चिपों के लिए निम्न-स्तरीय इंटरफ़ेस अन्य मेमोरी प्रकारों, जैसे Dरैम (RAM), रोम (ROM) और ईईप्रोम (EEPरोम (ROM)) से भिन्न होता है, जो बिट-अपरिवर्तनीयता (शून्य से एक और एक से शून्य दोनों) का समर्थन करता है और बाहरी रूप से सुलभ सूचना बसों के माध्यम से यादृच्छिक पहुंच का समर्थन करता है।
नॉर (NOR) मेमोरी में पढ़ने और प्रोग्रामिंग के लिए एक बाहरी पता बस होती है। नॉर (NOR) मेमोरी के लिए, पाठन और प्रोग्रामिंग की पहुँच यादृच्छिक होती है, और खोलने की क्रिया और उन्मूलन (erasing) ब्लॉक-वार होता है। नैंड (NAND) मेमोरी के लिए, पाठन और प्रोग्रामिंग पृष्ठ-वार होते हैं, और खोलने की क्रिया और उन्मूलन ब्लॉक-वार होता है।
नॉर (NOR) मेमोरीज़ (नॉर (NOR) Memories)
नॉर (NOR) फ्लैश से पढ़ना यादृच्छिक-पहुँच मेमोरी से पढ़ने के समान है, लेकिन शर्त यह है कि पता और डेटा बस को सही ढंग से चित्रित किया गया हो। इसी कारण से अधिकांश माइक्रोप्रोसेसर नॉर (NOR) फ्लैश मेमोरी को एक्ज़ीक्यूट इन प्लेस (XIP) मेमोरी के रूप में उपयोग कर सकते हैं, जिसका अर्थ है कि नॉर (NOR) फ्लैश में संग्रहीत प्रोग्राम को पहले रैम (RAM) में कॉपी किए बिना नॉर (NOR) फ्लैश से सीधे निष्पादित किया जा सकता है। नॉर (NOR) फ्लैश को पढ़ने के समान ही यादृच्छिक पहुँच मेमोरी के तरीके से प्रोग्राम भी किया जा सकता है। प्रोग्रामिंग बिट्स को तार्किक 1 से 0 में बदलता है। जो बिट्स पहले से ही 0 में रहते हैं, वे अपरिवर्तित रहते हैं। एक बार में एक ब्लॉक का ही उन्मूलन (erasure) होना चाहिए, और मिटाए गए ब्लॉक में सभी बिट्स को वापस एक पर निर्धारित कर देता है। 64,128 या 256 KiB के ब्लॉक आकार विशिष्ट होते हैं।
नॉर (NOR) चिपों में खराब ब्लॉक प्रबंधन अपेक्षाकृत एक नई सुविधा है। खराब ब्लॉक प्रबंधन का समर्थन न करने वाले पुराने नॉर (NOR) उपकरणों में, मेमोरी चिप को नियंत्रित करने वाले सॉफ़्टवेयर या उपकरण खराब होने वाले ब्लॉकों के लिए सही होने चाहिए, अन्यथा उपकरण मज़बूती से काम करना बंद कर देगा।
प्रत्येक निर्माता के लिए नॉर (NOR) मेमोरी को लॉक करने, अनलॉक करने, प्रोग्राम करने या मिटाने के लिए उपयोग की जाने वाली अलग-अलग विशिष्ट कमान होती हैं। निर्मित प्रत्येक उपकरण के लिए अद्वितीय संचालन सॉफ़्टवेयर की आवश्यकता से बचने के लिए, विशेष उभयनिष्ठ फ्लैश मेमोरी इंटरफ़ेस (CFI) कमान उपकरण को स्वयं और इसके महत्वपूर्ण संचालन मापदंडों की पहचान करने की अनुमति देता है।
यादृच्छिक पहुँच वाली रोम (ROM) के रूप में इसके उपयोग के अलावा, यादृच्छिक पहुँच प्रोग्रामिंग का उपयोग करके नॉर (NOR) फ्लैश को भण्डारण उपकरण के रूप में भी इस्तेमाल किया जा सकता है। कुछ उपकरण पढ़ने के दौरान ही लिखने की कार्यक्षमता भी प्रदान करते हैं ताकि पृष्ठभूमि में कोई प्रोग्राम या मिटाने की प्रक्रिया होने पर भी कोड निष्पादित होता रहे। नैंड (NAND) फ्लैश की तुलना में नॉर (NOR) फ्लैश चिपों में सामान्यतः अनुश्रेणी डेटा लिखने की गति धीमी होती है।
विशिष्ट नॉर (NOR) फ्लैश को एक त्रुटि निवारक कोड की आवश्यकता नहीं होती है।[92]
नैंड (NAND) मेमोरीज़ (नैंड (NAND) Memories)
तोशिबा द्वारा वर्ष 1989 में नैंड (NAND) फ्लैश निर्माणकला को प्रस्तुत किया गया था।[93] इन मेमोरीज़ को हार्ड डिस्क जैसे ब्लॉक उपकरणों की तरह संचालित किया जाता है। प्रत्येक ब्लॉक में कई पृष्ठ होते हैं। पृष्ठों का आमतौर पर 512, 2048 या 4096 बाइट्स होता है।[94] प्रत्येक पृष्ठ के साथ कुछ बाइट्स (आमतौर पर डेटा आकार का 1/32) संबद्ध होते हैं जिनका उपयोग त्रुटि सुधार कोड (ECC) चेकसम के भंडारण के लिए किया जा सकता है।
इन विशिष्ट ब्लॉकों के आकार निम्नलिखित हैं:
- प्रत्येक 16 KiB के ब्लॉक आकार (प्रभावी) के लिए 512+16 बाइट्स के 32 पृष्ठ;
- प्रत्येक 128 KiB के ब्लॉक आकार के लिए 2,048+64 बाइट्स के 64 पृष्ठ;[96]
- प्रत्येक 256 KiB के ब्लॉक आकार के लिए 4,096+128 बाइट्स के 64 पृष्ठ;[97]
- प्रत्येक 512 KiB के ब्लॉक आकार के लिए 4,096+128 बाइट्स के 128 पृष्ठ।
जबकि पठन और प्रोग्रामिंग पृष्ठ के आधार पर की जाती है, मिटाने की प्रक्रिया को केवल ब्लॉक के आधार पर ही किया जा सकता है।[98]
नैंड (NAND) उपकरणों को भी उपकरण संचालन सॉफ़्टवेयर या एक अलग नियंत्रक चिप द्वारा खराब ब्लॉक प्रबंधन (bad block management) की आवश्यकता होती है। उदाहरण के लिए, SD कार्ड घिसाव स्तर और खराब ब्लॉक प्रबंधन के लिए नियंत्रक सर्किटरी को उपयोग करते हैं। जब एक तार्किक ब्लॉक को उच्च-स्तरीय सॉफ़्टवेयर द्वारा संचालित किया जाता है, तो इसे उपकरण संचालक या नियंत्रक द्वारा एक भौतिक ब्लॉक में चित्रित किया जाता है। खराब ब्लॉक प्रबन्धन के लिए चित्रित टेबल को संगृहीत करने के लिए फ्लैश चिप पर कई ब्लॉक अलग रखे जा सकते हैं, या सिस्टम, रैम में खराब ब्लॉक मैप बनाने के लिए उच्च सामर्थ्य पर प्रत्येक ब्लॉक की जाँच कर सकता है। अधिकतम ब्लॉकों के खराब के रूप में चिह्नित होने से समग्र मेमोरी क्षमता धीरे-धीरे कम हो जाती है।
नैंड (NAND) उन बिट्स की भरपाई के लिए ECC पर निर्भर करता है, जो सामान्य उपकरण संचालन के दौरान अकारण ही स्वेच्छा (spontaneously) से विफल हो सकते हैं। एक विशिष्ट ECC, ECC के 22 बिट्स का उपयोग करके प्रत्येक 2048 बिट्स (256 बाइट्स) में एक-बिट त्रुटि को ठीक करेगा, या ECC के 24 बिट्स का उपयोग करके प्रत्येक 4096 बिट्स (512 बाइट्स) में एक-बिट त्रुटि को ठीक करेगा।[95] यदि ECC पाठन के दौरान त्रुटि को ठीक नहीं कर सकता है, तब भी यह त्रुटि का पता लगा सकता है। उपकरण मिटाने या प्रोग्राम संचालन के समय उन ब्लॉकों का पता लगा सकता है, जो मिटाने या प्रोग्राम करने में विफल होते हैं और उन्हें खराब के रूप में चिन्हित करता है। फिर डेटा को एक अलग अच्छे ब्लॉक में लिखा जाता है, और खराब ब्लॉक चिन्हांकन को संशोधित किया जाता है।
हैमिंग कोड (Hamming codes), SLC नैंड (NAND) फ्लैश के लिए सबसे अधिक उपयोग किया जाने वाला ECC है। रीड-सोलोमन कोड (Reed-Solomon codes) और BCH कोड ((Bose-Chaudhuri-Hocquenghem codes) ECC का उपयोग सामान्यतः MLC नैंड (NAND) फ्लैश के लिए किया जाता है। कुछ MLC नैंड (NAND) फ्लैश चिप, आंतरिक रूप से उपयुक्त BCH त्रुटि सुधार कोड उत्पन्न करते हैं।[92]
अधिकांश नैंड (NAND) उपकरणों को कारखानों से कुछ खराब ब्लॉकों के साथ भेज दिया जाता है। इन्हें सामान्यतः एक निर्दिष्ट खराब ब्लॉक चिन्हांकन रणनीति के अनुसार चिह्नित किया जाता है। निर्माता कुछ खराब ब्लॉकों की अनुमति के साथ ही यथासंभव अधिक उपज प्राप्त करते हैं, यदि सभी ब्लॉकों को अच्छे होने के लिए सत्यापित किया जाना है। यह नैंड (NAND) फ्लैश की लागत को काफी कम कर देता है और इसके भागों की भंडारण क्षमता को थोड़ा कम करता है।
आभासी मेमोरी रणनीतियों का प्रायः नैंड (NAND) मेमोरी से सॉफ़्टवेयर निष्पादित करते समय उपयोग किया जाता है, मेमोरी डेटा को पहले मेमोरी-चित्रित रैम (RAM) में पृष्ठांकित या कॉपी किया जाना चाहिए और फिर वहां निष्पादित (नैंड (NAND) + रैम (RAM) के सामान्य संयोजन के लिए अग्रणी) किया जाना चाहिए। सिस्टम में एक मेमोरी प्रबंधन इकाई (MMU) सहायक होती है, लेकिन इसे ओवरले (overlay) के साथ पूरा भी किया जा सकता है। इस कारण से, कुछ सिस्टम नॉर (NOR) और नैंड (NAND) मेमोरी के संयोजन का उपयोग करते हैं, जहाँ एक छोटी नॉर (NOR) मेमोरी को सॉफ़्टवेयर रोम (ROM) के रूप में उपयोग किया जाता है, जबकि एक बड़ी नैंड (NAND) मेमोरी को गैर-वाष्पशील डेटा संग्रहण क्षेत्र के रूप में उपयोग करने के लिए फ़ाइल सिस्टम के साथ विभाजित किया जाता है।
नैंड (NAND), नॉर (NOR) के यादृच्छिक पहुँच वाले एक्जीक्यूट-इन-प्लेस फायदों का लाभ नहीं लेता है। नैंड (NAND) उच्च क्षमता डेटा भंडारण की आवश्यकता वाले सिस्टम के लिए सबसे उपयुक्त है। यह उच्च घनत्व, अधिक क्षमता और कम लागत प्रदान करता है। इसमें तेजी से मिटाने, क्रमानुसार लिखने और पढ़ने की सुविधा उपलब्ध होती है।
मानकीकरण
ओपन नैंड (NAND) फ्लैश इंटरफ़ेस वर्किंग ग्रुप (ONFI) नामक एक समूह ने नैंड (NAND) फ्लैश चिपों के लिए एक मानकीकृत निम्न-स्तरीय इंटरफ़ेस विकसित किया है। यह विभिन्न विक्रेताओं के अनुरूप नैंड (NAND) उपकरणों के बीच अंतःक्रियाशीलता की अनुमति देता है। ONFI के इस विशेषतम संस्करण 1.0[96] को 28 दिसंबर 2006 को जारी किया गया था। यह निम्न विशेषताओं का वर्णन करता है:
- नैंड (NAND) फ्लैश के लिए TSOP-48, WSOP-48, LGA-52, और BGA-63 पैकेज में एक मानक भौतिक इंटरफ़ेस (pinout)
- नैंड (NAND) फ्लैश चिप्स को पढ़ने, लिखने और मिटाने के लिए एक मानक कमान समूह
- स्व-पहचान के लिए एक तंत्र (SDरैम (RAM) मेमोरी मॉड्यूल की सीरियल उपस्थिति का पता लगाने की सुविधा के लिए)
हाइनिक्स (हाइनिक्स), इन्टेल (इन्टेल), माइक्रोन तकनीक (Micron Technology) और न्यूमोनिक्स (Numonyx) जैसे प्रमुख नैंड (NAND) फ़्लैश निर्माताओं के साथ ही नैंड (NAND) फ्लैश चिप प्रयुक्त उपकरणों के निर्माता भी ONFI समूह का समर्थन करते है।[97]
दो प्रमुख फ्लैश उपकरण निर्माताओं, तोशिबा और सैमसंग, ने स्वयं बनाए हुए एक इंटरफ़ेस के उपयोग को वरीयता दी है, जिसे टॉगल मोड (Toggle Mode) के नाम से जाना जाता था, जिसका नया नाम टॉगल वी2.0 (Toggle V2.0) है। यह इंटरफ़ेस ONFI विनिर्देश के साथ पिन-टू-पिन संगत नहीं है। इसका परिणाम यह है कि एक विक्रेता के उपकरणों के लिए बनाया गया उत्पाद किसी दूसरे विक्रेता के उपकरणों का उपयोग करने में सक्षम नहीं हो सकता है।[98]
इंटेल (इन्टेल), डेल (Dell) और माइक्रोसॉफ्ट (Microsoft) जैसे विक्रेताओं के एक समूह ने एक गैर-वाष्पशील मेमोरी होस्ट कंट्रोलर इंटरफ़ेस (NVMHCI) नामक कार्यकारी समूह का गठन किया।[99] इस समूह का लक्ष्य PCI एक्सप्रेस बस से जुड़े "फ्लैश कैशे (flash cache)" उपकरण सहित गैर -मेमोरी उपतंत्रों के लिए मानक सॉफ्टवेयर और हार्डवेयर प्रोग्रामिंग इंटरफेस प्रदान करना है।
नॉर (NOR) और नैंड (NAND) फ्लैश में अंतर
नॉर (NOR) और नैंड (NAND) फ्लैश में दो महत्वपूर्ण अंतर निम्न हैं:
- एकल मेमोरी कोशों के संयोजन अलग-अलग हैं।[citation needed]
- मेमोरी को पढ़ने और लिखने के लिए प्रदान किया गया इंटरफ़ेस अलग है; जिसमें नॉर (NOR) यादृच्छिक पहुंच की अनुमति देता है, जबकि नैंड (NAND) केवल पृष्ठ तक पहुँच की अनुमति देता है।[100]
नॉर (NOR) और नैंड (NAND) फ्लैश के ये नाम मेमोरी कोशों के बीच अंतर्संबंधों की संरचना के कारण हैं।[citation needed] नॉर (NOR) फ्लैश में, कोश बिट लाइनों के समानांतर जुड़ी हुई होती हैं, जिससे कोशों को एकल रूप से पढ़ने और प्रोग्राम करने की अनुमति मिलती है। कोशों के समानांतर संयोजन एक CMOS नॉर (NOR) गेट में ट्रांजिस्टर के समानांतर संयोजन से मिलता जुलता है। नैंड (NAND) फ्लैश में कोश श्रेणी में जुड़ी हुई होती हैं, जो एक CMOS नैंड (NAND) गेट से मिलती जुलती हैं। श्रेणी संयोजन, समानांतर संयोजन की तुलना में कम स्थान का घेरते हैं, और नैंड (NAND) फ्लैश की लागत को कम करते हैं। यह नैंड (NAND) कोशों को व्यक्तिगत रूप से पढ़ने और प्रोग्राम किए जाने से स्वयं नहीं रोकता है।[citation needed]
प्रत्येक नॉर (NOR) फ्लैश कोश एक नैंड (NAND) फ्लैश कोश से बड़ा होता है – 10 F2 बनाम 4 F2 – भले ही ये एक ही अर्धचालक उपकरण का निर्माण कर रहे हों और इसलिए प्रत्येक ट्रांजिस्टर, संपर्क आदि बिल्कुल एक ही आकार के हों - क्योंकि प्रत्येक नॉर (NOR) फ्लैश कोश को एक अलग धातु सम्पर्कन की आवश्यकता होती है।[101]
नैंड (NAND) का एक बड़ा ग्रिड फ्लैश मेमोरी कोश श्रेणी संयोजन और शब्द रेखा संपर्क को हटाने के कारण संभवतः समतुल्य नॉर (NOR) कोशों के क्षेत्र के केवल 60% भाग अधिग्रहीत कर लेता है[102] (एक ही CMOS प्रक्रिया संकल्प को मानते हुए, उदाहरण के लिए, 130 nm, 90 nm, या 65 nm)। नैंड (NAND) फ्लैश के डिजाइनरों को एहसास हुआ कि एक नैंड (NAND) चिप का क्षेत्रफल तथा इससे लागत को बाहरी सूचना और डेटा बस सर्किटरी को हटाकर और कम किया जा सकता है। इसके स्थान पर बाहरी उपकरण अनुश्रेणी-पहुंच कमांड और डेटा रजिस्टरों के माध्यम से नैंड (NAND) फ्लैश के साथ संपर्क कर सकते हैं, जो आवश्यक डेटा को आंतरिक रूप से पुनर्प्राप्त और निर्गत करेगा। इस प्रारूप विकल्प ने नैंड (NAND) फ्लैश मेमोरी की यादृच्छिक पहुँच को असंभव बना दिया, जबकि नैंड (NAND) फ्लैश का लक्ष्य यांत्रिक हार्ड डिस्क को बदलना था, न कि रोम (ROM) को बदलना।
| विशेषता | नैंड (NAND) | नॉर (NOR) |
|---|---|---|
| मुख्य अनुप्रयोग | फ़ाइल संग्रहण | कोड संचालन |
| भण्डारण क्षमता | उच्च | निम्न |
| प्रति कोश की लागत | निम्न | |
| सक्रिय सामर्थ्य | निम्न | |
| स्टैंडबाइ सामर्थ्य | निम्न | |
| लेखन गति | तीव्र | |
| पाठन गति | तीव्र | |
| स्थान में संचालन (XIP) | नहीं | हाँ |
| विश्वसनीयता | उच्च |
लेखन सहनशक्ति (Write Endurance)
SLC चलायमान-गेट और नॉर (NOR) फ्लैश का लेखन सहनशक्ति सामान्यतः नैंड (NAND) फ्लैश की तुलना में बराबर या उससे अधिक होता है, जबकि MLC नॉर (NOR) और नैंड (NAND) फ्लैश में समान लेखन सहनशक्ति होती है। नैंड (NAND) और नॉर (NOR) फ्लैश के साथ -साथ फ़्लैश मेमोरी का उपयोग करके संग्रहण उपकरणों में आँकड़ासूची में सूचीबद्ध सहनशक्ति रेटिंग चक्र के उदाहरण प्रदान किए जाते हैं।[103]
| फ़्लैश मेमोरी का प्रकार | सहनशक्ति रेटिंग (प्रति ब्लॉक इरेसेस) | फ़्लैश मेमोरी या भण्डारण उपकरणों के उदहारण |
|---|---|---|
| SLC नैंड (NAND) | 100,000 | सैमसंग Oneनैंड (NAND) KFW4G16Q2M, तोशिबा SLC नैंड (NAND) फ़्लैश चिप,[104][105][106][107][108] Transcend SD500, फुजित्सु (Fujitsu) S26361-F3298 |
| MLC नैंड (NAND) | 5,000 to 10,000 मध्यम क्षमता वाले अनुप्रयोगों के लिए; 1,000 to 3,000 उच्च क्षमता वाले अनुप्रयोगों के लिए[109] |
सैमसंग K9G8G08U0M (मध्यम क्षमता वाले अनुप्रयोगों के लिए), Memblaze PBlaze4,[110] ADATA SU900, मश्किन (Mushkin) अभिकारक |
| TLC नैंड (NAND) | 1,000 | सैमसंग SSD 840 |
| QLC नैंड (NAND) | ? | SanDisk X4 नैंड (NAND) फ़्लैश SD कार्ड[111][112][113][114] |
| 3D SLC नैंड (NAND) | 100,000 | सैमसंग Z-नैंड (NAND)[115] |
| 3D MLC नैंड (NAND) | 6,000 to 40,000 | सैमसंग SSD 850 PRO, सैमसंग SSD 845DC PRO,[116][117] सैमसंग 860 PRO |
| 3D TLC नैंड (NAND) | 1,000 to 3,000 | सैमसंग SSD 850 EVO, सैमसंग SSD 845DC EVO, Crucial MX300[118][119][120]，Memblaze PBlaze5 900, Memblaze PBlaze5 700, Memblaze PBlaze5 910/916,Memblaze PBlaze5 510/516,[121][122][123][124] ADATA SX 8200 PRO ("XPG Gammix" ब्रांडिंग के तहत भी बेचा जा रहा है, मॉडल S11 PRO) |
| 3D QLC नैंड (NAND) | 100 to 1,000 | सैमसंग SSD 860 QVO SATA, इन्टेल SSD 660p, सैमसंग SSD 980 QVO NVMe, माइक्रोन 5210 ION, सैमसंग SSD BM991 NVMe[125][126][127][128][129][130][131][132] |
| 3D PLC नैंड (NAND) | अज्ञात | SK हाइनिक्स (पूर्व में इन्टेल)[133] और Kioxia (पूर्व में तोशिबा मेमोरी)[109] द्वारा विकास के अधीन |
| SLC (चलायमान-गेट) नॉर (NOR) | 100,000 to 1,000,000 | न्यूमोनिक्स M58BW (100,000 ); Spansion S29CD016J (1,000,000 सहनशक्ति रेटिंग (प्रति ब्लॉक इरेसेस)) |
| MLC (चलायमान-गेट) नॉर (NOR) | 100,000 | न्यूमोनिक्स (Numonyx) J3 फ़्लैश |
हालांकि, घिसाव स्तर और मेमोरी का अधिक प्रावधानीकरण जैसे कुछ एल्गोरिदम और डिजाइन प्रतिमानों को लागू करके विशिष्ट आवश्यकताओं की पूर्ति के लिए एक भंडारण प्रणाली की सहनशक्ति का मिलान किया जा सकता है।[134] नैंड (NAND) फ्लैश के दीर्घ जीवनकाल की गणना करने के लिए, एक उपकरण को मेमोरी चिप के आकार, मेमोरी के प्रकार (जैसे SLC/MLC/TLC) और उपयोग के प्रतिरूप का अंकन करना चाहिए। औद्योगिक नंद अपनी क्षमता, लंबे समय तक धीरज और संवेदनशील वातावरण में विश्वसनीयता के कारण मांग में हैं
परतों को जुड़ने से 3D नैंड (NAND) के प्रदर्शन में गिरावट आ सकती है।[115]
फ्लैश फ़ाइल तंत्र (Flash File System)
फ्लैश मेमोरी की व्यक्तिगत विशेषताओं के कारण, या तो इसका सबसे अच्छा उपयोग घिसाव स्तर और त्रुटि सुधार के लिए नियंत्रक के साथ या विशेष रूप से बनाए गए फ्लैश फाइल तंत्र के साथ किया जाता है, जो मीडिया पर लिखता है, और नॉर (NOR) फ्लैश ब्लॉक के लंबे समय तक डेटा को मिटाने के समय का वर्णन करता है। फ्लैश फ़ाइल तंत्र के पीछे मूल अवधारणा यह है कि जब फ्लैश स्टोर को अपडेट करना होता है, तो फाइल तंत्र बदले हुए डेटा की नई प्रति एक नए ब्लॉक में लिखता है, फाइल बिन्दुओं को पुनः अंकित करता है, फिर उसके बाद समय होने पर पुराने ब्लॉक को मिटा देता है।
फ्लैश फाइल तंत्र का उपयोग व्यावहारिक रूप में केवल मेमोरी तकनीक युक्ति (MDT) के लिए किया जाता है, जो ऐसे अन्तर्निहित फ्लैश मेमोरी होते हैं, जिनमें नियंत्रक नहीं होता है। हटाने योग्य फ्लैश मेमोरी कार्ड (removable memory cards), एसएसडी (SSD), ईएमएमसी/ईयूएफएस (eMMC/eUFS) चिपों और यूएसबी फ्लैश ड्राइव (USB flash drive) में घिसाव स्तर और त्रुटि सुधार के लिए पहले से ही नियंत्रक लगे होते हैं, इसलिए इनमें एक विशिष्ट फ्लैश फाइल तंत्र का उपयोग नया लाभ नहीं प्रदान कर सकता है।
क्षमता
कई चिपें प्रायः मल्टीमीडिया प्लेयर्स या GPS जैसे उपभोक्ता इलेक्ट्रॉनिक उपकरणों के उपयोग में उच्च क्षमता प्राप्त करने के लिए सरणीबद्ध या डाइ संगृहीत होती हैं।[135] फ्लैश चिपों की क्षमता मापन (वृद्धि) का उपयोग मूर के नियम का पालन करने के लिए किया जाता है क्योंकि वे एक ही एकीकृत परिपथ तकनीकों और उपकरणों में से कई के साथ निर्मित होते हैं।3D नैंड (NAND) के प्रारंभ के बाद से, मापन अब आवश्यक रूप से मूर के नियम से सम्बंधित नहीं है क्योंकि कभी भी छोटे ट्रांजिस्टर (कोशों) का उपयोग नहीं किया जाता है।
उपभोक्ता फ्लैश भंडारण उपकरणों को सामान्यतः की 2 एक छोटी पूर्णांक घात (2, 4, 8, आदि) और मेगाबाइट्स (MB) या गीगाबाइट्स (GB) के रूप में व्यक्त किए जाने योग्य आकारों के साथ विज्ञापित किया जाता है, जैसे 512 MB, 8 GB। इसमें SSD को हार्ड ड्राइव (hard drive) के प्रतिस्थापन के रूप विक्रय किया जाता है, जो दशमलव उपसर्गों का उपयोग करते हैं।[136] इस प्रकार, "64 GB" के रूप में चिह्नित एक SSD में कम से कम 64 × 10003 बाइट्स (64 GB) होते हैं। अधिकांश उपयोगकर्ताओं के पास फ़ाइल तंत्र मेटाडेटा द्वारा लिए गए स्थान के कारण उनकी फ़ाइलों के लिए उपलब्ध क्षमता से थोड़ी कम क्षमता होगी।
उनके अंदर फ्लैश मेमोरी चिपें सख्त बाइनरी गुणकों के आकार में होती हैं, लेकिन चिपों की कुल वास्तविक क्षमता ड्राइव इंटरफेस पर उपयोग करने योग्य नहीं होती है। यह विज्ञापित क्षमता से काफी ज्यादा है ताकि लिखने के वितरण (घिसाव स्तर), अपर्याप्तता के लिए, त्रुटि सुधार कोड के लिए, और उपकरण के आंतरिक फर्मवेयर द्वारा आवश्यक अन्य मेटाडेटा को अनुमति दी जा सके।
तोशिबा (तोशिबा) और सैनडिस्क (SanDisk) ने वर्ष 2005 में एक नैंड (NAND) फ्लैश चिप विकसित की, जो बहु-स्तरीय कोश (MLC) तकनीक का उपयोग करके 1 GB डेटा का भण्डारण करने में सक्षम है, जो प्रति कोश 2 बिट डेटा का भण्डारण करने में सक्षम है। सैमसंग इलेक्ट्रॉनिक्स ने सितंबर 2005 में घोषणा की कि उसने दुनिया की पहली 2 GB चिप विकसित कर ली है।[137]
सैमसंग ने मार्च 2006 में 4 GB की क्षमता के साथ फ्लैश हार्ड ड्राइव की घोषणा की, जो कि अनिवार्य रूप से छोटे लैपटॉप हार्ड ड्राइव के समान परिमाण के क्रम की ही थी, और सितंबर 2006 में 40 nm निर्माण प्रक्रिया का उपयोग करके उत्पादित 8 GB चिप की घोषणा की।[138] सैनडिस्क ने जनवरी 2008 में अपने 16 GB माइक्रोएसडीएचसी (MicroSDHC) और 32 GB CDHC प्लस कार्ड की उपलब्धता की घोषणा की।[139][140]
वर्ष 2012 तक उत्पादित फ्लैश ड्राइव में 64 GB, 128 GB और 256 GB से अधिक भण्डारण क्षमता है।[141]
इंटेल और माइक्रोन का एक संयुक्त विकास 32-परतों वाली 3.5 टेराबाइट (TB[clarification needed]) नैंड (NAND) फ्लैश स्टिक और के उत्पादन की अनुमति देगा 10 TB आदर्श आकार वाली SSD के उत्पादन की अनुमति प्रदान करेगा। उपकरण में चलायमान गेट कोश की बनावट का उपयोग करते हुए 16 × 48 GB TLC डाइ के 5 पैकेज सम्मिलित हैं।[142]
1 MB से कम या उसके आसपास की क्षमता वाली फ्लैश चिपों का निर्माण BIOS-रोम (ROM) और एम्बेडेड अनुप्रयोगों के लिए निरंतर हो रहा है।
सैमसंग ने जुलाई 2016 में 4 TB[clarification needed] सैमसंग 850 EVO की घोषणा की, जो उनके 256 Gbit 48-परतों वाली TLC 3 D V-नैंड (NAND) का उपयोग करता है।[143] सैमसंग ने अगस्त 2016 में अपने 512 Gbit 64-परतों वाली TLC 3D V-नैंड (NAND) पर आधारित 32 TB 2.5-इंच SAS SSD की घोषणा की। इसके साथ ही सैमसंग के वर्ष 2020 तक 100 TB तक भण्डारण क्षमता के साथ SSD का अनावरण करने की उम्मीद है।[144]
स्थानांतरण दरें
फ्लैश मेमोरी युक्ति सामान्यतः लिखने की तुलना में पढ़ने में बहुत तेज होती हैं।[145] इनका प्रदर्शन भंडारण नियंत्रकों की गुणवत्ता पर भी निर्भर करता है, जो आंशिक रूप से भरे होने पर अधिक महत्वपूर्ण हो जाते हैं।[vague][145] यहाँ तक कि जब विनिर्माण में डाइ का सिकुड़ना एकमात्र परिवर्तन होता है, तो एक उपयुक्त नियंत्रक की अनुपस्थिति के परिणामस्वरूप गति में गिरावट हो सकती है।[146]
अनुप्रयोग (Applications)
श्रेणी फ्लैश (Serial Flash)
श्रेणी फ्लैश छोटी और कम-सामर्थ्य वाली एक फ्लैश मेमोरी है, जो अलग-अलग बाइट्स को सूचित करने के स्थान पर डेटा तक केवल श्रेणी पहुँच प्रदान करती है, जिसमें उपयोगकर्ता सूचना वाले स्थान में बाइट्स के बड़े सन्निहित समूहों को श्रेणी रूप से पढ़ता या लिखता है। श्रेणी पेरिफेरल इंटरफ़ेस बस (SPI) उपकरण तक पहुंचने का एक विशिष्ट प्रोटोकॉल है। जब श्रेणी फ्लैश को एक अन्तर्निहित तंत्र में सम्मिलित किया जाता है, तो समानांतर फ्लैश मेमोरी की तुलना में PCB पर कम तारों की आवश्यकता होती है, क्योंकि यह एक बार में एक बिट डेटा प्रसारित और प्राप्त करता है। यह पटल स्थान, बिजली की खपत और कुल सिस्टम लागत में कमी की अनुमति दे सकता है।
इसके कई कारण हैं कि श्रेणी उपकरण, एक समानांतर उपकरण की तुलना में कम बाहरी पिनों के साथ समग्र लागत को काफी कम कर सकता है:
- कई ASIC के पैड-सीमित होने का अर्थ है कि डाई का आकार उपकरण तार्किक के लिए उपयोग किए जाने वाले गेटों की जटिलता और संख्या के स्थान पर तार बंधन पैड की संख्या से प्रतिबंधित है। इस प्रकार बंधन पैड को खत्म करने से एक छोटी सी डाई पर अधिक सघन एकीकृत परिपथ की अनुमति मिलती है, इससे वेफर पर तैयार की जाने वाली डाईयों की संख्या बढ़ जाती है, और इस प्रकार प्रति डाई की लागत कम हो जाती है।
- बाहरी पिनों की संख्या को कम करने से एकत्रण और पैकेजिंग लागत भी कम हो जाती है। एक श्रेणी उपकरण को समानांतर उपकरण की तुलना में छोटे और सरल पैकेज में पैक किया जा सकता है।
- छोटे और निचले पिन-काउंट पैकेज कम PCB क्षेत्र अधिग्रहीत करते हैं।
- निचले पिन-काउंट उपकरण PCB रूटिंग को सरल बनाते हैं।
SPI फ्लैश दो प्रमुख प्रकार के होते हैं। पहले प्रकार में छोटे पृष्ठों और एक या एक से अधिक आंतरिक Sरैम (RAM) पृष्ठ बफ़र्स की विशेषता होती है, जो एक पूर्ण पृष्ठ को आंशिक रूप से संशोधित बफर में पढ़ने की अनुमति देता है, और पुनः वापस लिखा जाता है (उदाहरण के लिए, एटमेल (Atmel) AT45 डेटा फ़्लैश या माइक्रोन टेक्नोलॉजी पृष्ठ इरेज़ नॉर (NOR) फ्लैश)। इसके दूसरे प्रकार में ऐसे बड़े क्षेत्र होते हैं, जहाँ इस प्रकार के SPI फ्लैश में सामान्यतः न्यूनतम 4 kB के छोटे क्षेत्र से लेकर 64 kB तक के बड़े क्षेत्र हो सकते हैं। चूंकि इस प्रकार के SPI फ्लैश में एक आंतरिक Sरैम (RAM) बफर का अभाव है, इसलिए पूर्ण पृष्ठ को वापस लिखने से पहले पढ़ना और संशोधित किया जाना चाहिए, जो इसे प्रबंधित करने के लिए धीमा करता है। हालांकि, इसका दूसरा प्रकार पहले प्रकार की तुलना में सस्ता होता है और जब एप्लिकेशन कोड ग्रहण हो तो यह एक अच्छा विकल्प है।
ये दो प्रकार सरलता से विनिमेय नहीं हैं, क्योंकि उनके पास समान पिनआउट नहीं होते हैं, और इसमें कमान समूह असंगत होते हैं।
अधिकांश FGPA, Sरैम (RAM) विन्यास कोशों पर आधारित होते हैं और प्रत्येक सामर्थ्य चक्र विन्यास बिटस्ट्रीम को पुनः लोड करने के लिए बाहरी विन्यास उपकरण, प्रायः एक श्रेणी फ्लैश चिप की आवश्यकता होती है।[147]
फर्मवेयर भण्डारण
समानांतर फ्लैश उपकरण आधुनिक CPU की बढ़ती गति के साथ प्रायः उस कंप्यूटर की मेमोरी बस की तुलना में बहुत धीमे होते हैं, जिससे वे जुड़े होते हैं। इसके विपरीत, आधुनिक Sरैम (RAM) 10 ns से कम पहुँच समय प्रदान करता है, जबकि DDR2 SDरैम (RAM) 20 ns से कम पहुँच समय प्रदान करता है। इस कारण फ्लैश में संग्रहीत कोड को रैम (RAM) में कॉपी करना वांछनीय होता है; अर्थात्, कोड को निष्पादन से पहले फ्लैश से रैम (RAM) में कॉपी किया जाता है, ताकि CPU इस तक पूरी गति से पहुँच सके। उपकरण के फर्मवेयर को श्रेणी फ्लैश चिप में संग्रहीत किया जा सकता है, और फिर उपकरण को संचालित होने पर SDरैम (RAM) या Sरैम (RAM) में कॉपी किया जा सकता है।[148] ऑन-चिप फ्लैश के स्थान पर बाहरी श्रेणी फ्लैश उपकरण का उपयोग महत्वपूर्ण प्रक्रिया के समझौता की आवश्यकता को ख़त्म कर देता है, जो एक ऐसी निर्माण प्रक्रिया है जो उच्च गति के तार्किक के लिए अच्छी और फ्लैश के लिए अच्छी नहीं होती है और इसके विपरीत भी यही प्रक्रिया होती है। एक बार फर्मवेयर को एक बड़े ब्लॉक के रूप में पढ़ने का निर्णय लेने के बाद, एक छोटी फ्लैश चिप का उपयोग करने की अनुमति देने के लिए संपीड़ित करना सामान्य बात है। श्रेणी फ्लैश के लिए विशिष्ट अनुप्रयोगों में हार्ड ड्राइव (Hard Drive), ईथरनेट नेटवर्क इंटरफेस अनुकूलक (Ethernet network interface adapters) , डीएसएल मोडेम (DSL Modems) आदि के लिए फर्मवेयर का संग्रहण सम्मिलित होता है।
हार्ड ड्राइव के प्रतिस्थापन के रूप में फ्लैश मेमोरी
फ्लैश मेमोरी के लिए हाल ही का एक अनुप्रयोग हार्ड डिस्क के प्रतिस्थापन के रूप में प्रस्तुत है। फ्लैश मेमोरी में हार्ड ड्राइव की यांत्रिक सीमाएँ और विलंबता नहीं होती है, इसलिए गति, ध्वनि, बिजली की खपत और विश्वसनीयता पर विचार करते समय एक ठोस-अवस्था ड्राइव (SSD) आकर्षक होती है। फ्लैश ड्राइव मोबाइल उपकरण के द्वितीयक भण्डारण उपकरण के रूप में कर्षण प्राप्त कर रहे हैं; इनका उपयोग उच्च-प्रदर्शन वाले डेस्कटॉप कंप्यूटरों में हार्ड ड्राइव के विकल्प के रूप में और RAID और SAN आर्किटेक्चर वाले कुछ सर्वरों में भी किया जाता है।
फ्लैश-आधारित SSD के कुछ ऐसे पक्ष हैं, जो उन्हें अनाकर्षक बनाते हैं। हार्ड डिस्क की तुलना में फ्लैश मेमोरी की प्रति गीगाबाइट की लागत काफी अधिक रहती है।[149] इसके अलावा फ्लैश मेमोरी में P/E (प्रोग्राम/इरेज़) चक्रों की संख्या सीमित होती है, लेकिन यह वर्तमान में नियंत्रण में है क्योंकि फ्लैश-आधारित SSD पर गारंटी वर्तमान हार्ड ड्राइव के समान ही है।[150] इसके अलावा, SSD पर मिटाई गई फ़ाइलें नए डेटा द्वारा अधिलेखित होने से पहले अनिश्चित काल तक बनी रह सकती हैं; चुंबकीय हार्ड डिस्क ड्राइव पर अच्छी तरह से काम करने वाली इरेज़र या श्रेड तकनीक या सॉफ़्टवेयर का सुरक्षा और न्याय सम्बन्धी परीक्षा से समझौता करते हुए SSD पर कोई प्रभाव नहीं पड़ता है। हालाँकि, अधिकांश ठोस अवस्था ड्राइव द्वारा नियोजित तथाकथित TRIM कमान के कारण डेटा रिकवरी सॉफ़्टवेयर इस प्रकार मिटाई गई फ़ाइलों को पुनर्स्थापित करने में सक्षम नहीं है, जो हटाए गए फ़ाइल द्वारा अधिग्रहीत किए गए तार्किक ब्लॉक पते को कचरा संग्रह को सक्षम करने के लिए अप्रयुक्त के रूप में चिह्नित करता है।
ACID लेन-देन की आवश्यकता वाले सम्बंधित डेटाबेस या अन्य सिस्टम के लिए फ्लैश भण्डारण की मामूली मात्रा भी डिस्क ड्राइव के सरणी पर अत्यधिक गति प्रदान कर सकती है।[151][152]
सैमसंग इलेक्ट्रॉनिक्स ने मई 2006 में फ्लैश-मेमोरी आधारित दो व्यक्तिगत कम्प्यूटरों (PC) Q1-SSD and Q30-SSD की घोषणा की, जिनके जून 2006 में उपलब्ध होने की उम्मीद थी, जिनमें से दोनों 32 GB SSD का उपयोग करते थे, और प्रारंभ में कम से कम केवल दक्षिण कोरिया में ही उपलब्ध थे।[157]Q1-SSD और Q30-SSD अवतरण में देरी हुई और अंततः अगस्त 2006 के अंत में उत्पादन के लिए भेज दिया गया।[153]
उपलब्ध होने वाला पहला फ्लैश-मेमोरी आधारित PC सोनी वायो यूएक्स90 (Sony Vaio UX90) था, जिसे पहले खरीदने के पंजीकरण के लिए घोषित किया गया था और 16 GB फ्लैश मेमोरी हार्ड ड्राइव के साथ 3 जुलाई 2006 को जापान में भेजना शुरू किया गया था।[154] सोनी ने सितंबर 2006 के अंत में Vaio UX90 में फ्लैश-मेमोरी को 32GB में अपग्रेड किया।[155]
2008 में पेश किए गए पहले मैकबुक एयर (MacBook Air) के विकल्प के रूप में एक ठोस अवस्था ड्राइव प्रस्तुत की गई थी, और वर्ष 2010 के बाद से, सभी मॉडलों को SSD के साथ निर्यात के लिए भेज दिया गया। SSD मानक के साथ अल्ट्रा-थिन लैपटॉप की बढ़ती संख्या को इंटेल की अल्ट्राबुक (Ultrabook) पहल के रूप में वर्ष 2011 के अंत से निर्यात किया जा रहा है।
यहाँ हाइब्रिड ड्राइव और रेडीबूस्ट (ReadyBoost) जैसी हाइब्रिड तकनीकें भी हैं जो दोनों तकनीकों के लाभों को फ्लैश का उपयोग डिस्क पर फ़ाइलों के लिए उच्च गति वाले गैर-वाष्पशील कैशे के रूप में संयोजित करने का प्रयास करती हैं, जिन्हें प्रायः एप्लिकेशन और ऑपरेटिंग सिस्टम निष्पादन योग्य फ़ाइलों के रूप में संदर्भित किया जाता है, लेकिन संभवतः ही कभी संशोधित किया जाता है।
रैम (RAM) के रूप में फ्लैश मेमोरी
फ्लैश मेमोरी को वर्ष 2012 तक मुख्य कंप्यूटर मेमोरी, Dरैम (RAM) के रूप में उपयोग करने का प्रयास किया जा रहा है।[156]
अभिलेखीय या दीर्घकालिक भंडारण
फ्लैश भण्डारण उपकरणों में फ्लोटिंग-गेट ट्रांजिस्टर आवेश को रखता है जो डेटा का प्रतिनिधित्व करता है। यह आवेश समय के साथ धीरे-धीरे रिसने लगता है, जिससे तार्किक त्रुटियों का संचय होता है, जिसे "बिट रोट (bit rot)" या "बिट फ़ेडिंग (bit fading)" के रूप में भी जाना जाता है।[157]
डेटा प्रतिधारण
यह स्पष्ट नहीं होता है कि फ्लैश मेमोरी पर डेटा कितने समय तक अभिलेखीय परिस्थितियों (अर्थात् सौम्य तापमान और आर्द्रता जिसमें रोगनिरोधी पुनर्लेखन के साथ या असामान्य पहुंच के साथ) में बना रहेगा। एटमेल (Atmel) के फ्लैश-आधारित "एटीमेगा (ATmega)" माइक्रोकंट्रोलरों की डेटाशीट सामान्यतः 85 °C (185 °F) पर 20 वर्षों के और 25 °C (77 °F) पर 100 वर्षों के प्रतिधारण समय प्रदान करती है।[158]
फ्लैश उपकरणों के प्रकारों और मॉडलों के बीच प्रतिधारण अवधि भिन्न होती है। जब सामर्थ्य और निष्क्रियता के साथ आपूर्ति की जाती है, तो डेटा रखने वाले ट्रांजिस्टर का चार्ज फ्लैश भण्डारण के फर्मवेयर द्वारा नियमित रूप से नयी की जाती है।[157] फर्मवेयर, डेटा अतिरेक और त्रुटि सुधार एल्गोरिथम में अंतर होने के कारण फ्लैश भण्डारण उपकरणों में डेटा को बनाए रखने की क्षमता भिन्न होती है।[159]
वर्ष 2015 में CMU के एक लेख में कहा गया था, कि "आज के फ्लैश उपकरणों की सामान्य प्रतिधारण आयु कमरे के तापमान पर 1 वर्ष की होती है, जिन्हें फ्लैश को नया करने की आवश्यकता नहीं होती है।" और यह प्रतिधारण समय बढ़ते तापमान के साथ तेजी से घटता है। इस घटना को आरहीनियस समीकरण ( Arrhenius equation) द्वारा तैयार किया जा सकता है।[160][161]
FPGA विन्यास
कुछ FPGA फ्लैश विन्यास कोशों पर आधारित होते हैं, जिनका उपयोग समान चलायमान-गेट ट्रांजिस्टर का उपयोग करके डेटा भण्डारण उपकरण में फ्लैश डेटा भण्डारण कोश का उपयोग करके सीधे (प्रोग्रामेबल) कुंजी के रूप में आंतरिक तत्वों को एक साथ जोड़ने के लिए किया जाता है।[147]
उद्योग
एक स्रोत के अनुसार, वर्ष 2008 में फ्लैश मेमोरी उद्योग में उत्पादन और बिक्री में लगभग 9.1 अरब अमेरिकी डॉलर का व्यय सम्मिलित था। अन्य स्रोतों ने वर्ष 2006 में फ्लैश मेमोरी बाजार को 20 अरब अमेरिकी डॉलर से अधिक के व्ययक्षेत्र में सम्मिलित किया, जो संपूर्ण अर्धचालक बाजार के 8 प्रतिशत से और संपूर्ण अर्धचालक मेमोरी बाजार के 34 प्रतिशत से अधिक था।[162] बाजार का अनुमानित व्यय वर्ष 2012 में 26.8 अरब डॉलर था।[163] एक फ्लैश मेमोरी चिप का उत्पादन करने में लगभग 10 सप्ताह तक का समय लगता है।[164]
निर्माता
वर्ष 2019 की पहली तिमाही तक सबसे बड़े नैंड (NAND) फ्लैश मेमोरी निर्माताओं की सूची निम्न है।[165]
- सैमसंग इलेक्ट्रॉनिक्स – 34.9%
- किओक्सिया (Kioxia) – 18.1%
- पश्चिमी डिजिटल निगम – 14%
- माइक्रोन (Micron) प्रौद्योगिकी – 13.5%
- SK हाइनिक्स – 10.3%
- इन्टेल – 8.7% (नोट: SK हाइनिक्स ने 2021 के अंत में इंटेल के नैंड (NAND) व्यवसाय का अधिग्रहण किया)[166]
वर्ष 2022 की पहली तिमाही तक सैमसंग सबसे बड़ा नैंड (NAND) फ्लैश मेमोरी निर्माता है।[167]
शिपमेंट
| वर्ष | असतत फ़्लैश मेमोरी चिप | फ़्लैश मेमोरी की डेटा क्षमता (गीगाबाईट में) | चलायमान गेट मॉस्फेट (MOSFET) मेमोरी कोश (बिलियन में) |
|---|---|---|---|
| 1992 | 26,000,000[168] | 3[168] | 24[lower-alpha 1] |
| 1993 | 73,000,000[168] | 17[168] | 139[lower-alpha 1] |
| 1994 | 112,000,000[168] | 25[168] | 203[lower-alpha 1] |
| 1995 | 235,000,000[168] | 38[168] | 300[lower-alpha 1] |
| 1996 | 359,000,000[168] | 140[168] | 1,121[lower-alpha 1] |
| 1997 | 477,200,000+[169] | 317+ | 2,533+[lower-alpha 1] |
| 1998 | 762,195,122[170] | 455+ | 3,642+[lower-alpha 1] |
| 1999 | 12,800,000,000[171] | 635+ | 5,082+[lower-alpha 1] |
| 2000–2004 | 134,217,728,000 (नैंड (NAND))[172] | 1,073,741,824,000 (नैंड (NAND))[172] | |
| 2005–2007 | ? | ||
| 2008 | 1,226,215,645 (mobile नैंड (NAND))[173] | ||
| 2009 | 1,226,215,645+ (mobile नैंड (NAND)) | ||
| 2010 | 7,280,000,000+[lower-alpha 2] | ||
| 2011 | 8,700,000,000[175] | ||
| 2012 | 5,151,515,152 (serial)[176] | ||
| 2013 | ? | ||
| 2014 | ? | 59,000,000,000[177] | 118,000,000,000+[lower-alpha 1] |
| 2015 | 7,692,307,692 (नैंड (NAND))[178] | 85,000,000,000[179] | 170,000,000,000+[lower-alpha 1] |
| 2016 | ? | 100,000,000,000[180] | 200,000,000,000+[lower-alpha 1] |
| 2017 | ? | 148,200,000,000[lower-alpha 3] | 296,400,000,000+[lower-alpha 1] |
| 2018 | ? | 231,640,000,000[lower-alpha 4] | 463,280,000,000+[lower-alpha 1] |
| 2019 | ? | ? | ? |
| 2020 | ? | ? | ? |
| 1992–2020 | 45,358,454,134+ मेमोरी चिप | 758,057,729,630+ गीगाबाइट | 2,321,421,837,044+ अरब कोश |
एकल फ्लैश मेमोरी चिपों को छोड़कर फ्लैश मेमोरी को माइक्रोकंट्रोलर (MCU) चिपों और सिस्टम-ऑन-चिप (SoC) उपकरणों में भी अन्तर्निहित (embed) किया जाता है।[184] फ्लैश मेमोरी एआरएम चिप्स में अंतर्निहित है[184], जिसने 2019 तक दुनिया भर में 150 बिलियन यूनिट्स की बिक्री की है[185], और प्रोग्रामेबल सिस्टम-ऑन-चिप (पीएसओसी) उपकरणों में, जो 2012 तक 1.1 बिलियन यूनिट्स की बिक्री कर चुके हैं।[186] इसके बाद कम से कम 151.1 अरब अन्तर्निहित (embedded) फ्लैश मेमोरी वाली MCU और SoC चिपों की चिपों की बिक्री हुई, और वर्ष 2015 तक 45.4 अरब प्रसिद्ध एकल फ्लैश चिप बिक्री के अलावा, कम से कम 196.5 बिलियन फ्लैश मेमोरी वाले चिपों की बिक्री हुई।
फ्लैश मापनीयता (Flash Scalability)
इसकी अपेक्षाकृत सरल संरचना और उच्च क्षमता की उच्च माँग के कारण, नैंड (NAND) फ्लैश मेमोरी इलेक्ट्रॉनिक उपकरणों के बीच सबसे मजबूती से मापी गई तकनीक है। कुछ शीर्ष निर्माताओं के बीच भारी प्रतिस्पर्धा चलायमान-गेट मॉस्फेट (MOSFET) डिज़ाइन नियम या प्रक्रिया प्रौद्योगिकी नोड को सिकोड़ने में केवल आक्रामकता को जोड़ती है।[86] जबकि अपेक्षित सिकुड़न समयरेखा मूर के नियम के मूल संस्करण के अनुसार दो प्रत्येक तीन साल का एक कारक है, हाल ही में नैंड (NAND) फ्लैश के सम्बन्ध में इसे दो प्रत्येक दो साल के कारक तक बढ़ा दिया गया है।
| ITRS या कम्पनी | 2010 | 2011 | 2012 | 2013 | 2014 | 2015 | 2016 | 2017 | 2018 |
|---|---|---|---|---|---|---|---|---|---|
| ITRS फ़्लैश रोडमैप 2011[187] | 32 nm | 22 nm | 20 nm | 18 nm | 16 nm | ||||
| सम्पादित ITRS फ़्लैश रोडमैप[188] | 17 nm | 15 nm | 14 nm | ||||||
| सैमसंग (सैमसंग)[187][188][189] (सैमसंग 3D नैंड (NAND))[188] |
35–20 nm[29] | 27 nm | 21 nm (MLC, TLC) |
19–16 nm 19–10 nm (MLC, TLC)[190] |
19–10 nm V-नैंड (NAND) (24L) |
16–10 nm V-नैंड (NAND) (32L) |
16–10 nm | 12–10 nm | 12–10 nm |
| माइक्रोन (Micron), इंटेल (इन्टेल)[187][188][189] | 34–25 nm | 25 nm | 20 nm (MLC + HKMG) |
20 nm (TLC) |
16 nm | 16 nm 3D नैंड (NAND) |
16 nm 3D नैंड (NAND) |
12 nm 3D नैंड (NAND) |
12 nm 3D नैंड (NAND) |
| तोशीबा (तोशिबा), WD (SanDisk)[187][188][189] | 43–32 nm 24 nm (तोशिबा)[191] |
24 nm | 19 nm (MLC, TLC) |
15 nm | 15 nm 3D नैंड (NAND) |
15 nm 3D नैंड (NAND) |
12 nm 3D नैंड (NAND) |
12 nm 3D नैंड (NAND) | |
| SK हाइनिक्स (SK हाइनिक्स)[187][188][189] | 46–35 nm | 26 nm | 20 nm (MLC) | 16 nm | 16 nm | 16 nm | 12 nm | 12 nm |
जैसे ही फ्लैश मेमोरी सेल के मॉस्फेट (MOSFET) फीचर का आकार 15-16 nm की न्यूनतम सीमा तक पहुँच जाता है, फ्लैश घनत्व में वृद्धि TLC (3 बिट प्रति सेल) द्वारा संचालित होती है, जो नैंड (NAND) मेमोरी तलों के ऊर्ध्वाधर संग्रहण के साथ जुड़ा है। सहनशक्ति में कमी और फीचर का आकार सिकुड़ने के साथ-साथ अपरिवर्तनीय बिट त्रुटि दरों में वृद्धि को बेहतर त्रुटि सुधार तंत्र द्वारा सहयोग दिया जा सकता है।[192] इस विकास के साथ भी इलेक्ट्रॉन की संख्या धारण की कम क्षमता के कारण छोटे से छोटे आयामों में फ्लैश को आर्थिक रूप से मापना असंभव हो सकता है। कई आशाजनक नई प्रौद्योगिकियाँ (जैसे कि Feरैम (RAM), Mरैम (RAM), PMC, PCM, Reरैम (RAM), और अन्य) फ्लैश के लिए अधिक मापनीय प्रतिस्थापन के रूप में जांच और विकास के कार्यरत हैं।[193]
टाइमलाइन
| आगमन की तिथि | चिप का नाम | मेमोरी पैकेज क्षमता मेगाबाइट (Mb), गीगाबाइट (Gb), टेराबाइट (Tb) |
फ़्लैश का प्रकार | कोश का प्रकार | परतों या परतों के समूहों की संख्या | विनिर्माता | प्रक्रिया | क्षेत्रफल | सन्दर्भ |
|---|---|---|---|---|---|---|---|---|---|
| 1984 | ? | ? | नॉर (NOR) | SLC | 1 | तोशिबा | ? | ? | [19] |
| 1985 | ? | 256 kb | नॉर (NOR) | SLC | 1 | तोशिबा | 2,000 nm | ? | [26] |
| 1987 | ? | ? | नैंड (NAND) | SLC | 1 | तोशिबा | ? | ? | [1] |
| 1989 | ? | 1 Mb | नॉर (NOR) | SLC | 1 | सीक (Seeq), इन्टेल | ? | ? | [26] |
| 4 Mb | नैंड (NAND) | SLC | 1 | तोशिबा | 1,000 nm | ||||
| 1991 | ? | 16 Mb | नॉर (NOR) | SLC | 1 | मित्सुबिशी | 600 nm | ? | [26] |
| 1993 | DD28F032SA | 32 Mb | नॉर (NOR) | SLC | 1 | इन्टेल | ? | 280 mm² | [194][195] |
| 1994 | ? | 64 Mb | नॉर (NOR) | SLC | 1 | NEC | 400 nm | ? | [26] |
| 1995 | ? | 16 Mb | DINOR | SLC | 1 | मित्सुबिशी, हिटैची | ? | ? | [26][196] |
| नैंड (NAND) | SLC | 1 | तोशिबा | ? | ? | [197] | |||
| 32 Mb | नैंड (NAND) | SLC | 1 | हिटैची, सैमसंग, तोशिबा | ? | ? | [26] | ||
| 34 Mb | Serial | SLC | 1 | SanDisk | |||||
| 1996 | ? | 64 Mb | नैंड (NAND) | SLC | 1 | हिटैची, मित्सुबिशी | 400 nm | ? | [26] |
| QLC | 1 | NEC | |||||||
| 128 Mb | नैंड (NAND) | SLC | 1 | सैमसंग, हिटैची | ? | ||||
| 1997 | ? | 32 Mb | नॉर (NOR) | SLC | 1 | इन्टेल, Sharp | 400 nm | ? | [198] |
| नैंड (NAND) | SLC | 1 | AMD, Fujitsu | 350 nm | |||||
| 1999 | ? | 256 Mb | नैंड (NAND) | SLC | 1 | तोशिबा | 250 nm | ? | [26] |
| MLC | 1 | हिटैची | 1 | ||||||
| 2000 | ? | 32 Mb | नॉर (NOR) | SLC | 1 | तोशिबा | 250 nm | ? | [26] |
| 64 Mb | नॉर (NOR) | QLC | 1 | STMicroelectronics | 180 nm | ||||
| 512 Mb | नैंड (NAND) | SLC | 1 | तोशिबा | ? | ? | [199] | ||
| 2001 | ? | 512 Mb | नैंड (NAND) | MLC | 1 | हिटैची | ? | ? | [26] |
| 1 Gibit | नैंड (NAND) | MLC | 1 | सैमसंग | |||||
| 1 | तोशिबा, SanDisk | 160 nm | ? | [200] | |||||
| 2002 | ? | 512 Mb | NROM | MLC | 1 | Saifun | 170 nm | ? | [26] |
| 2 Gb | नैंड (NAND) | SLC | 1 | सैमसंग, तोशिबा | ? | ? | [201][202] | ||
| 2003 | ? | 128 Mb | नॉर (NOR) | MLC | 1 | इन्टेल | 130 nm | ? | [26] |
| 1 Gb | नैंड (NAND) | MLC | 1 | हिटैची | |||||
| 2004 | ? | 8 Gb | नैंड (NAND) | SLC | 1 | सैमसंग | 60 nm | ? | [201] |
| 2005 | ? | 16 Gb | नैंड (NAND) | SLC | 1 | सैमसंग | 50 nm | ? | [29] |
| 2006 | ? | 32 Gb | नैंड (NAND) | SLC | 1 | सैमसंग | 40 nm | ||
| Apr-07 | THGAM | 128 Gb | Stacked नैंड (NAND) | SLC | तोशिबा | 56 nm | 252 mm² | [44] | |
| Sep-07 | ? | 128 Gb | Stacked नैंड (NAND) | SLC | हाइनिक्स | ? | ? | [45] | |
| 2008 | THGBM | 256 Gb | Stacked नैंड (NAND) | SLC | तोशिबा | 43 nm | 353 mm² | [46] | |
| 2009 | ? | 32 Gb | नैंड (NAND) | TLC | तोशिबा | 32 nm | 113 mm² | [27] | |
| 64 Gb | नैंड (NAND) | QLC | तोशिबा, SanDisk | 43 nm | ? | [27][28] | |||
| 2010 | ? | 64 Gb | नैंड (NAND) | SLC | हाइनिक्स | 20 nm | ? | [203] | |
| TLC | सैमसंग | 20 nm | ? | [29] | |||||
| THGBM2 | 1 Tb | संगृहीत नैंड (NAND) | QLC | तोशिबा | 32 nm | 374 mm² | [47] | ||
| 2011 | KLMCG8GE4A | 512 Gb | संगृहीत नैंड (NAND) | MLC | सैमसंग | ? | 192 mm² | [204] | |
| 2013 | ? | ? | नैंड (NAND) | SLC | SK हाइनिक्स | 16 nm | ? | [203] | |
| 128 Gb | V-नैंड (NAND) | TLC | सैमसंग | 10 nm | ? | ||||
| 2015 | ? | 256 Gb | V-नैंड (NAND) | TLC | सैमसंग | ? | ? | [190] | |
| 2017 | eUFS 2.1 | 512 Gb | V-नैंड (NAND) | TLC | 8 of 64 | सैमसंग | ? | ? | [50] |
| 768 Gb | V-नैंड (NAND) | QLC | तोशिबा | ? | ? | [205] | |||
| KLUFG8R1EM | 4 Tb | संगृहीत V-नैंड (NAND) | TLC | सैमसंग | ? | 150 mm² | [50] | ||
| 2018 | ? | 1 Tb | V-नैंड (NAND) | QLC | सैमसंग | ? | ? | [206] | |
| 1.33 Tb | V-नैंड (NAND) | QLC | तोशिबा | ? | 158 mm² | [207][208] | |||
| 2019 | ? | 512 Gb | V-नैंड (NAND) | QLC | सैमसंग | ? | ? | [51][52] | |
| 1 Tb | V-नैंड (NAND) | TLC | SK हाइनिक्स | ? | ? | [209] | |||
| eUFS 2.1 | 1 Tb | संगृहीत V-नैंड (NAND)[210] | QLC | 16 of 64 | सैमसंग | ? | 150 mm² | [51][52][211] |
यह भी देखें
- EMMC
- फ्लैश मेमोरी नियंत्रक
- फ्लैश फ़ाइल सिस्टम की सूची
- फ्लैश मेमोरी नियंत्रक निर्माताओं की सूची
- microSDXC (2 TB तक) और अनुक्रम प्रारूप सुरक्षित डिजिटल अल्ट्रा क्षमता (SDUC) 128 TiB तक कार्ड का समर्थन
- ओपन नैंड (NAND) फ्लैश इंटरफ़ेस वर्किंग ग्रुप
- रीड-मोस्टली मेमोरी (RMM)
- यूनिवर्सल फ्लैश भण्डारण
- USB फ्लैश ड्राइव सुरक्षा
- प्रवर्धन लिखें
टिप्पणियाँ
- ↑ 1.00 1.01 1.02 1.03 1.04 1.05 1.06 1.07 1.08 1.09 1.10 1.11 1.12 Single-level cell (1-bit per cell) up until 2009. Multi-level cell (up to 4-bit or half-byte per cell) commercialised in 2009.[27][28]
- ↑ Flash memory chip shipments in 2010:
- NOR – 3.64 billion[174]
- NAND – 3.64 billion+ (est.)
- ↑ Flash memory data capacity shipments in 2017:
- NAND non-volatile memory (NVM) – 85 exabytes (est.)[181]
- Solid-state drive (SSD) – 63.2 exabytes[182]
- ↑ Flash memory data capacity shipments in 2018 (est.)
संदर्भ
- ↑ 1.0 1.1 1.2 "1987: Toshiba Launches NAND Flash". eWeek. 11 April 2012. Retrieved 20 June 2019.
- ↑ "A Flash Storage Technical and Economic Primer". FlashStorage.com. 30 March 2015. Archived from the original on 20 July 2015.
- ↑ "What is Flash Memory". Bitwarsoft.com. 22 July 2020.
- ↑ "TN-04-42: Memory Module Serial Presence-Detect Introduction" (PDF). Micron. Retrieved 1 June 2022.
- ↑ "What is serial presence detect (SPD)? - Definition from WhatIs.com". WhatIs.com.
- ↑ Shilov, Anton. "Samsung Starts Production of 1 TB eUFS 2.1 Storage for Smartphones". AnandTech.com.
- ↑ Shilov, Anton. "Samsung Starts Production of 512 GB UFS NAND Flash Memory: 64-Layer V-NAND, 860 MB/s Reads". AnandTech.com.
- ↑ Kim, Chulbum; Cho, Ji-Ho; Jeong, Woopyo; Park, Il-han; Park, Hyun-Wook; Kim, Doo-Hyun; Kang, Daewoon; Lee, Sunghoon; Lee, Ji-Sang; Kim, Wontae; Park, Jiyoon; Ahn, Yang-lo; Lee, Jiyoung; Lee, Jong-Hoon; Kim, Seungbum; Yoon, Hyun-Jun; Yu, Jaedoeg; Choi, Nayoung; Kwon, Yelim; Kim, Nahyun; Jang, Hwajun; Park, Jonghoon; Song, Seunghwan; Park, Yongha; Bang, Jinbae; Hong, Sangki; Jeong, Byunghoon; Kim, Hyun-Jin; Lee, Chunan; et al. (2017). "11.4 a 512Gb 3b/Cell 64-stacked WL 3D V-NAND flash memory". 2017 IEEE International Solid-State Circuits Conference (ISSCC). pp. 202–203. doi:10.1109/ISSCC.2017.7870331. ISBN 978-1-5090-3758-2. S2CID 206998691.
- ↑ "Samsung enables 1TB eUFS 2.1 smartphones - Storage - News - HEXUS.net". m.hexus.net.
- ↑ 10.0 10.1 10.2 "Not just a flash in the pan". The Economist. 11 March 2006. Retrieved 10 September 2019.
- ↑ Bez, R.; Pirovano, A. (2019). Advances in Non-Volatile Memory and Storage Technology. Woodhead Publishing. ISBN 9780081025857.
- ↑ "1960 - Metal Oxide Semiconductor (MOS) Transistor Demonstrated". The Silicon Engine. Computer History Museum.
- ↑ 13.0 13.1 13.2 13.3 "1971: Reusable semiconductor ROM introduced". Computer History Museum. Retrieved 19 June 2019.
- ↑ "How ROM Works". HowStuffWorks. 29 August 2000. Retrieved 10 September 2019.
- ↑ 15.0 15.1 Fulford, Adel (24 June 2002). "Unsung hero". Forbes. Archived from the original on 3 March 2008. Retrieved 18 March 2008.
- ↑ US 4531203 Fujio Masuoka
- ↑ Semiconductor memory device and method for manufacturing the same
- ↑ "NAND Flash Memory: 25 Years of Invention, Development - Data Storage - News & Reviews - eWeek.com". eweek.com.
- ↑ 19.0 19.1 "Toshiba: Inventor of Flash Memory". Toshiba. Retrieved 20 June 2019.
- ↑ Masuoka, F.; Asano, M.; Iwahashi, H.; Komuro, T.; Tanaka, S. (December 1984). "A new flash E2PROM cell using triple polysilicon technology". 1984 International Electron Devices Meeting: 464–467. doi:10.1109/IEDM.1984.190752. S2CID 25967023.
- ↑ Masuoka, F.; Momodomi, M.; Iwata, Y.; Shirota, R. (1987). "New ultra high density EPROM and flash EEPROM with NAND structure cell". Electron Devices Meeting, 1987 International. IEDM 1987. IEEE. pp. 552–555. doi:10.1109/IEDM.1987.191485.
- ↑ Tal, Arie (February 2002). "NAND vs. NOR flash technology: The designer should weigh the options when using flash memory". Archived from the original on 28 July 2010. Retrieved 31 July 2010.
- ↑ "H8S/2357 Group, H8S/2357F-ZTATTM, H8S/2398F-ZTATTM Hardware Manual, Section 19.6.1" (PDF). Renesas. October 2004. Retrieved 23 January 2012.
The flash memory can be reprogrammed up to 100 times.
- ↑ 24.0 24.1 24.2 James, Dick (2014). "3D ICs in the real world". 25th Annual SEMI Advanced Semiconductor Manufacturing Conference (ASMC 2014): 113–119. doi:10.1109/ASMC.2014.6846988. ISBN 978-1-4799-3944-2. S2CID 42565898.
- ↑ "NEC: News Release 97/10/28-01". www.nec.co.jp.
- ↑ 26.00 26.01 26.02 26.03 26.04 26.05 26.06 26.07 26.08 26.09 26.10 26.11 26.12 "Memory". STOL (Semiconductor Technology Online). Retrieved 25 June 2019.
- ↑ 27.0 27.1 27.2 27.3 "Toshiba Makes Major Advances in NAND Flash Memory with 3-bit-per-cell 32nm generation and with 4-bit-per-cell 43nm technology". Toshiba. 11 February 2009. Retrieved 21 June 2019.
- ↑ 28.0 28.1 28.2 "SanDisk ships world's first memory cards with 64 gigabit X4 NAND flash". SlashGear. 13 October 2009. Retrieved 20 June 2019.
- ↑ 29.0 29.1 29.2 29.3 "History". Samsung Electronics. Samsung. Retrieved 19 June 2019.
- ↑ "StackPath". www.electronicdesign.com.
- ↑ Ito, T., & Taito, Y. (2017). SONOS Split-Gate eFlash Memory. Embedded Flash Memory for Embedded Systems: Technology, Design for Sub-Systems, and Innovations, 209–244. doi:10.1007/978-3-319-55306-1_7
- ↑ Bez, R., Camerlenghi, E., Modelli, A., & Visconti, A. (2003). Introduction to flash memory. Proceedings of the IEEE, 91(4), 489–502. doi:10.1109/jproc.2003.811702
- ↑ Lee, J.-S. (2011). Review paper: Nano-floating gate memory devices. Electronic Materials Letters, 7(3), 175–183. doi:10.1007/s13391-011-0901-5
- ↑ 34.0 34.1 Aravindan, Avinash (13 November 2018). "Flash 101: Types of NAND Flash".
- ↑ Meena, J., Sze, S., Chand, U., & Tseng, T.-Y. (2014). Overview of emerging nonvolatile memory technologies. Nanoscale Research Letters, 9(1), 526. doi:10.1186/1556-276x-9-526
- ↑ "Charge trap technology advantages for 3D NAND flash drives". SearchStorage.
- ↑ Grossi, A., Zambelli, C., & Olivo, P. (2016). Reliability of 3D NAND Flash Memories. 3D Flash Memories, 29–62. doi:10.1007/978-94-017-7512-0_2
- ↑ Kodama, N.; Oyama, K.; Shirai, H.; Saitoh, K.; Okazawa, T.; Hokari, Y. (December 1991). "A symmetrical side wall (SSW)-DSA cell for a 64 Mbit flash memory". International Electron Devices Meeting 1991 [Technical Digest]: 303–306. doi:10.1109/IEDM.1991.235443. ISBN 0-7803-0243-5. S2CID 111203629.
- ↑ Eitan, Boaz. "US Patent 5,768,192: Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping". US Patent & Trademark Office. Retrieved 22 May 2012.
- ↑ Fastow, Richard M.; Ahmed, Khaled Z.; Haddad, Sameer; et al. (April 2000). "Bake induced charge gain in NOR flash cells". IEEE Electron Device Letters. 21 (4): 184–186. Bibcode:2000IEDL...21..184F. doi:10.1109/55.830976. S2CID 24724751.
- ↑ 41.0 41.1 "Samsung produces first 3D NAND, aims to boost densities, drive lower cost per GB". ExtremeTech. 6 August 2013. Retrieved 4 July 2019.
- ↑ 42.0 42.1 "Samsung Introduces World's First 3D V-NAND Based SSD for Enterprise Applications | Samsung | Samsung Semiconductor Global Website". Samsung.com.
- ↑ 43.0 43.1 Clarke, Peter. "Samsung Confirms 24 Layers in 3D NAND". EETimes.
- ↑ 44.0 44.1 "TOSHIBA COMMERCIALIZES INDUSTRY'S HIGHEST CAPACITY EMBEDDED NAND FLASH MEMORY FOR MOBILE CONSUMER PRODUCTS". Toshiba. 17 April 2007. Archived from the original on 23 November 2010. Retrieved 23 November 2010.
- ↑ 45.0 45.1 "Hynix Surprises NAND Chip Industry". The Korea Times. 5 September 2007. Retrieved 8 July 2019.
- ↑ 46.0 46.1 "Toshiba Launches the Largest Density Embedded NAND Flash Memory Devices". Toshiba. 7 August 2008. Retrieved 21 June 2019.
- ↑ 47.0 47.1 "Toshiba Launches Industry's Largest Embedded NAND Flash Memory Modules". Toshiba. 17 June 2010. Retrieved 21 June 2019.
- ↑ SanDisk. "Western Digital Breaks Boundaries with World's Highest-Capacity microSD Card". SanDisk.com. Archived from the original on 1 September 2017. Retrieved 2017-09-02.
- ↑ Bradley, Tony. "Expand Your Mobile Storage With New 400GB microSD Card From SanDisk". Forbes. Archived from the original on 1 September 2017. Retrieved 2017-09-02.
- ↑ 50.0 50.1 50.2 Shilov, Anton (5 December 2017). "Samsung Starts Production of 512 GB UFS NAND Flash Memory: 64-Layer V-NAND, 860 MB/s Reads". AnandTech. Retrieved 23 June 2019.
- ↑ 51.0 51.1 51.2 Manners, David (30 January 2019). "Samsung makes 1TB flash eUFS module". Electronics Weekly. Retrieved 23 June 2019.
- ↑ 52.0 52.1 52.2 Tallis, Billy (17 October 2018). "Samsung Shares SSD Roadmap for QLC NAND And 96-layer 3D NAND". AnandTech. Retrieved 27 June 2019.
- ↑ Basinger, Matt (18 January 2007), PSoC Designer Device Selection Guide (PDF), AN2209, archived from the original (PDF) on 31 October 2009,
The PSoC ... utilizes a unique Flash process: SONOS
- ↑ "2.1.1 Flash Memory". www.iue.tuwien.ac.at.
- ↑ "Floating Gate MOS Memory". www.princeton.edu.
- ↑ 56.0 56.1 Shimpi, Anand Lal. "The Intel SSD 710 (200GB) Review". www.anandtech.com.
- ↑ "Flash Memory Reliability, Life & Wear » Electronics Notes".
- ↑ "Solid State bit density, and the Flash Memory Controller". hyperstone.com. 17 April 2018. Retrieved 29 May 2018.
- ↑ Yasufuku, Tadashi; Ishida, Koichi; Miyamoto, Shinji; Nakai, Hiroto; Takamiya, Makoto; Sakurai, Takayasu; Takeuchi, Ken (2009), Proceedings of the 14th ACM/IEEE international symposium on Low power electronics and design - ISLPED '09, pp. 87–92, doi:10.1145/1594233.1594253, ISBN 9781605586847, S2CID 6055676, archived from the original on 5 March 2016 (abstract).
- ↑ Micheloni, Rino; Marelli, Alessia; Eshghi, Kam (2012), Inside Solid State Drives (SSDs), Bibcode:2013issd.book.....M, ISBN 9789400751460, archived from the original on 9 February 2017
- ↑ Micheloni, Rino; Crippa, Luca (2010), Inside NAND Flash Memories, ISBN 9789048194315, archived from the original on 9 February 2017 In particular, pp 515-536: K. Takeuchi. "Low power 3D-integrated SSD"
- ↑ Mozel, Tracey (2009), CMOSET Fall 2009 Circuits and Memories Track Presentation Slides, ISBN 9781927500217, archived from the original on 9 February 2017
- ↑ Tadashi Yasufuku et al., "Inductor and TSV Design of 20-V Boost Converter for Low Power 3D Solid State Drive with NAND Flash Memories" Archived 4 February 2016 at the Wayback Machine. 2010.
- ↑ Hatanaka, T. and Takeuchi, K. "4-times faster rising VPASS (10V), 15% lower power VPGM (20V), wide output voltage range voltage generator system for 4-times faster 3D-integrated solid-state drives". 2011.
- ↑ Takeuchi, K., "Low power 3D-integrated Solid-State Drive (SSD) with adaptive voltage generator". 2010.
- ↑ Ishida, K. et al., "1.8 V Low-Transient-Energy Adaptive Program-Voltage Generator Based on Boost Converter for 3D-Integrated NAND Flash SSD". 2011.
- ↑ A. H. Johnston, "Space Radiation Effects in Advanced Flash Memories" Archived 4 March 2016 at the Wayback Machine. NASA Electronic Parts and Packaging Program (NEPP). 2001. "... internal transistors used for the charge pump and erase/write control have much thicker oxides because of the requirement for high voltage. This causes flash devices to be considerably more sensitive to total dose damage compared to other ULSI technologies. It also implies that write and erase functions will be the first parameters to fail from total dose. ... Flash memories will work at much higher radiation levels in the read mode. ... The charge pumps that are required to generate the high voltage for erasing and writing are usually the most sensitive circuit functions, usually failing below 10 krad(SI)."
- ↑ Zitlaw, Cliff. "The Future of NOR Flash Memory". Memory Designline. UBM Media. Retrieved 3 May 2011.
- ↑ "NAND Flash Controllers - The key to endurance and reliability". hyperstone.com. 7 June 2018. Retrieved 1 June 2022.
- ↑ 70.0 70.1 70.2 70.3 70.4 70.5 70.6 "Samsung moves into mass production of 3D flash memory". Gizmag.com. 27 August 2013. Archived from the original on 27 August 2013. Retrieved 2013-08-27.
- ↑ "Toshiba announces new "3D" NAND flash technology". Engadget. 2007-06-12. Retrieved 10 July 2019.
- ↑ "Samsung Electronics Starts Mass Production of Industry First 3-bit 3D V-NAND Flash Memory". news.samsung.com.
- ↑ "Samsung V-NAND technology" (PDF). Samsung Electronics. September 2014. Archived from the original (PDF) on 2016-03-27. Retrieved 2016-03-27.
- ↑ Tallis, Billy. "Micron Announces 176-layer 3D NAND". www.anandtech.com.
- ↑ "Samsung said to be developing industry's first 160-layer NAND flash memory chip". TechSpot.
- ↑ "Toshiba's Cost Model for 3D NAND". www.linkedin.com.
- ↑ "Calculating the Maximum Density and Equivalent 2D Design Rule of 3D NAND Flash". linkedin.com. Retrieved 1 June 2022.; "Calculating the Maximum Density and Equivalent 2D Design Rule of 3D NAND Flash". semwiki.com. Retrieved 1 June 2022.
- ↑ "AVR105: Power Efficient High Endurance Parameter Storage in Flash Memory". p. 3
- ↑ Calabrese, Marcello (May 2013). "Accelerated reliability testing of flash memory: Accuracy and issues on a 45nm NOR technology". Proceedings of 2013 International Conference on IC Design & Technology (ICICDT): 37–40. doi:10.1109/ICICDT.2013.6563298. ISBN 978-1-4673-4743-3. S2CID 37127243. Retrieved June 22, 2022.
- ↑ Jonathan Thatcher, Fusion-io; Tom Coughlin, Coughlin Associates; Jim Handy, Objective-Analysis; Neal Ekker, Texas Memory Systems (April 2009). "NAND Flash Solid State Storage for the Enterprise, An In-depth Look at Reliability" (PDF). Solid State Storage Initiative (SSSI) of the Storage Network Industry Association (SNIA). Archived (PDF) from the original on 14 October 2011. Retrieved 6 December 2011.
{{cite journal}}: Cite journal requires|journal=(help)CS1 maint: multiple names: authors list (link) - ↑ "Micron Collaborates with Sun Microsystems to Extend Lifespan of Flash-Based Storage, Achieves One Million Write Cycles" (Press release). Micron Technology, Inc. 17 December 2008. Archived from the original on 4 March 2016.
- ↑ "Taiwan engineers defeat limits of flash memory". phys.org. Archived from the original on 9 February 2016.
- ↑ "Flash memory made immortal by fiery heat". theregister.co.uk. Archived from the original on 13 September 2017.
- ↑ "Flash memory breakthrough could lead to even more reliable data storage". news.yahoo.com. Archived from the original on 21 December 2012.
- ↑ "TN-29-17 NAND Flash Design and Use Considerations Introduction" (PDF). Micron. April 2010. Archived (PDF) from the original on 12 December 2015. Retrieved 29 July 2011.
- ↑ 86.0 86.1 Kawamatus, Tatsuya. "Technology For Managing NAND Flash" (PDF). Hagiwara sys-com co., LTD. Archived from the original (PDF) on 2018-05-15. Retrieved 15 May 2018.
- ↑ Cooke, Jim (August 2007). "The Inconvenient Truths of NAND Flash Memory" (PDF). Flash Memory Summit 2007. Archived (PDF) from the original on 2018-02-15.
- ↑ Richard Blish. "Dose Minimization During X-ray Inspection of Surface-Mounted Flash ICs" Archived 20 February 2016 at the Wayback Machine. p. 1.
- ↑ Richard Blish. "Impact of X-Ray Inspection on Spansion Flash Memory" Archived 4 March 2016 at the Wayback Machine
- ↑ "SanDisk Extreme PRO SDHC/SDXC UHS-I Memory Card". Archived from the original on 27 January 2016. Retrieved 2016-02-03.
- ↑ "Samsung 32GB USB 3.0 Flash Drive FIT MUF-32BB/AM". Archived from the original on 3 February 2016. Retrieved 2016-02-03.
- ↑ 92.0 92.1 स्पैन्सन। ]] Archived 4 March 2016 at the Wayback Machine। 2011।
- ↑ "DSstar: TOSHIBA ANNOUNCES 0.13 MICRON 1GB MONOLITHIC NAND". Tgc.com. 2002-04-23. Archived from the original on 27 December 2012. Retrieved 2013-08-27.
- ↑ Kim, Jesung; Kim, John Min; Noh, Sam H.; Min, Sang Lyul; Cho, Yookun (May 2002). "A Space-Efficient Flash Translation Layer for CompactFlash Systems". Proceedings of the IEEE. Vol. 48, no. 2. pp. 366–375. doi:10.1109/TCE.2002.1010143.
- ↑ "Samsung ECC algorithm" (PDF). Samsung. June 2008. Archived (PDF) from the original on 12 October 2008. Retrieved 15 August 2008.
- ↑ "Open NAND Flash Interface Specification" (PDF). Open NAND Flash Interface. 28 December 2006. Archived from the original (PDF) on 27 July 2011. Retrieved 31 July 2010.
- ↑ A list of ONFi members is available at "Membership - ONFi". Archived from the original on 29 August 2009. Retrieved 2009-09-21.
- ↑ "Toshiba Introduces Double Data Rate Toggle Mode NAND in MLC And SLC Configurations". toshiba.com. Archived from the original on 25 December 2015.
- ↑ "Dell, Intel And Microsoft Join Forces To Increase Adoption of NAND-Based Flash Memory in PC Platforms". REDMOND, Wash: Microsoft. 30 May 2007. Archived from the original on 12 August 2014. Retrieved 12 August 2014.
- ↑ Aravindan, Avinash (2018-07-23). "Flash 101: NAND Flash vs NOR Flash". Embedded.com (in English). Retrieved 2020-12-23.
- ↑ NAND Flash 101: An Introduction to NAND Flash and How to Design It in to Your Next Product (PDF), Micron, pp. 2–3, TN-29-19, archived from the original (PDF) on 4 June 2016
- ↑ Pavan, Paolo; Bez, Roberto; Olivo, Piero; Zanoni, Enrico (1997). "Flash Memory Cells – An Overview". Proceedings of the IEEE. Vol. 85, no. 8 (published August 1997). pp. 1248–1271. doi:10.1109/5.622505. Retrieved 15 August 2008.
- ↑ "The Fundamentals of Flash Memory Storage". 2012-03-20. Archived from the original on 4 January 2017. Retrieved 2017-01-03.
- ↑ "SLC NAND Flash Memory | TOSHIBA MEMORY | Europe(EMEA)". business.toshiba-memory.com.
- ↑ "Loading site please wait..." Toshiba.com.
- ↑ "Serial Interface NAND | TOSHIBA MEMORY | Europe(EMEA)". business.toshiba-memory.com.
- ↑ "BENAND | TOSHIBA MEMORY | Europe(EMEA)". business.toshiba-memory.com.
- ↑ "SLC NAND Flash Memory | TOSHIBA MEMORY | Europe(EMEA)". business.toshiba-memory.com.
- ↑ 109.0 109.1 Salter, Jim (28 September 2019). "SSDs are on track to get bigger and cheaper thanks to PLC technology". Ars Technica.
- ↑ "PBlaze4_Memblaze". memblaze.com. Retrieved 2019-03-28.
- ↑ Crothers, Brooke. "SanDisk to begin making 'X4' flash chips". CNET.
- ↑ Crothers, Brooke. "SanDisk ships 'X4' flash chips". CNET.
- ↑ "SanDisk Ships Flash Memory Cards With 64 Gigabit X4 NAND Technology". phys.org.
- ↑ "SanDisk Begins Mass Production of X4 Flash Memory Chips". 17 February 2012.
- ↑ 115.0 115.1 Tallis, Billy. "The Samsung 983 ZET (Z-NAND) SSD Review: How Fast Can Flash Memory Get?". AnandTech.com.
- ↑ Vättö, Kristian. "Testing Samsung 850 Pro Endurance & Measuring V-NAND Die Size". AnandTech. Archived from the original on 26 June 2017. Retrieved 11 June 2017.
- ↑ Vättö, Kristian. "Samsung SSD 845DC EVO/PRO Performance Preview & Exploring IOPS Consistency". AnandTech. p. 3. Archived from the original on 22 October 2016. Retrieved 11 June 2017.
- ↑ Vättö, Kristian. "Samsung SSD 850 EVO (120GB, 250GB, 500GB & 1TB) Review". AnandTech. p. 4. Archived from the original on 31 May 2017. Retrieved 11 June 2017.
- ↑ Vättö, Kristian. "Samsung SSD 845DC EVO/PRO Performance Preview & Exploring IOPS Consistency". AnandTech. p. 2. Archived from the original on 22 October 2016. Retrieved 11 June 2017.
- ↑ Ramseyer, Chris (2017-06-09). "Flash Industry Trends Could Lead Users Back to Spinning Disks". AnandTech. Retrieved 11 June 2017.
- ↑ "PBlaze5 700". memblaze.com. Retrieved 2019-03-28.
- ↑ "PBlaze5 900". memblaze.com. Retrieved 2019-03-28.
- ↑ "PBlaze5 910/916 series NVMe SSD". memblaze.com. Retrieved 2019-03-26.
- ↑ "PBlaze5 510/516 series NVMe™ SSD". memblaze.com. Retrieved 2019-03-26.
- ↑ "QLC NAND - What can we expect from the technology?". 7 November 2018.
- ↑ "Say Hello: Meet the World's First QLC SSD, the Micron 5210 ION". Micron.com.
- ↑ "QLC NAND". Micron.com.
- ↑ Tallis, Billy. "The Intel SSD 660p SSD Review: QLC NAND Arrives For Consumer SSDs". AnandTech.com.
- ↑ "SSD endurance myths and legends articles on StorageSearch.com". StorageSearch.com.
- ↑ "Samsung Announces QLC SSDs And Second-Gen Z-NAND". Tom's Hardware. 18 October 2018.
- ↑ "Samsung 860 QVO review: the first QLC SATA SSD, but it can't topple TLC yet". PCGamesN.
- ↑ "Samsung Electronics Starts Mass Production of Industry's First 4-bit Consumer SSD". news.samsung.com.
- ↑ Nellis, Hyunjoo Jin, Stephen (20 October 2020). "South Korea's SK Hynix to buy Intel's NAND business for $9 billion". Reuters – via www.reuters.com.
{{cite news}}: CS1 maint: multiple names: authors list (link) - ↑ "NAND Evolution and its Effects on Solid State Drive Useable Life" (PDF). Western Digital. 2009. Archived from the original (PDF) on 12 November 2011. Retrieved 22 April 2012.
- ↑ "Flash vs DRAM follow-up: chip stacking". The Daily Circuit. 22 April 2012. Archived from the original on 24 November 2012. Retrieved 22 April 2012.
- ↑ "Computer data storage unit conversion - non-SI quantity". Archived from the original on 8 May 2015. Retrieved 2015-05-20.
- ↑ Shilov, Anton (12 September 2005). "Samsung Unveils 2GB Flash Memory Chip". X-bit labs. Archived from the original on 24 December 2008. Retrieved 30 November 2008.
- ↑ Gruener, Wolfgang (11 September 2006). "Samsung announces 40 nm Flash, predicts 20 nm devices". TG Daily. Archived from the original on 23 March 2008. Retrieved 30 November 2008.
- ↑ "SanDisk Media Center". sandisk.com. Archived from the original on 19 December 2008.
- ↑ "SanDisk Media Center". sandisk.com. Archived from the original on 19 December 2008.
- ↑ https://www.pcworld.com/article/225370/look_out_for_the_256gb_thumb_drive_and_the_128gb_tablet.html[dead link]; "Kingston outs the first 256GB flash drive". Archived from the original on 8 July 2017. Retrieved 2017-08-28. 20 July 2009, Kingston DataTraveler 300 is 256 GB.
- ↑ Borghino, Dario (31 March 2015). "3D flash technology moves forward with 10 TB SSDs and the first 48-layer memory cells". Gizmag. Archived from the original on 18 May 2015. Retrieved 31 March 2015.
- ↑ "Samsung Launches Monster 4TB 850 EVO SSD Priced at $1,499 | Custom PC Review". Custom PC Review. 2016-07-13. Archived from the original on 9 October 2016. Retrieved 2016-10-08.
- ↑ "Samsung Unveils 32TB SSD Leveraging 4th Gen 64-Layer 3D V-NAND | Custom PC Review". Custom PC Review. 2016-08-11. Archived from the original on 9 October 2016. Retrieved 2016-10-08.
- ↑ 145.0 145.1 Master, Neal; Andrews, Mathew; Hick, Jason; Canon, Shane; Wright, Nicholas (2010). "Performance analysis of commodity and enterprise class flash devices" (PDF). IEEE Petascale Data Storage Workshop. Archived (PDF) from the original on 6 May 2016.
- ↑ "DailyTech - Samsung Confirms 32nm Flash Problems, Working on New SSD Controller". dailytech.com. Archived from the original on 4 March 2016. Retrieved 3 October 2009.
- ↑ 147.0 147.1 Clive Maxfield. "Bebop to the Boolean Boogie: An Unconventional Guide to Electronics". p. 232.
- ↑ Many serial flash devices implement a bulk read mode and incorporate an internal address counter, so that it is trivial to configure them to transfer their entire contents to RAM on power-up. When clocked at 50 MHz, for example, a serial flash could transfer a 64 Mbit firmware image in less than two seconds.
- ↑ Lyth0s (17 March 2011). "SSD vs. HDD". elitepcbuilding.com. Archived from the original on 20 August 2011. Retrieved 11 July 2011.
- ↑ "Flash Solid State Disks – Inferior Technology or Closet Superstar?". STORAGEsearch. Archived from the original on 24 December 2008. Retrieved 30 November 2008.
- ↑ Vadim Tkachenko (2012-09-12). "Intel SSD 910 vs HDD RAID in tpcc-mysql benchmark". MySQL Performance Blog.
- ↑ Matsunobu, Yoshinori. "SSD Deployment Strategies for MySQL." Archived 3 March 2016 at the Wayback Machine Sun Microsystems, 15 April 2010.
- ↑ "Samsung's SSD Notebook". 22 August 2006.
- ↑ "文庫本サイズのVAIO「type U」 フラッシュメモリー搭載モデル発売". Sony.jp (in 日本語).
- ↑ "Sony Vaio UX UMPC – now with 32 GB Flash memory | NBnews.info. Laptop and notebook news, reviews, test, specs, price | Каталог ноутбуков, ультрабуков и планшетов, новости, обзоры".
- ↑ Douglas Perry (2012) Princeton: Replacing RAM with Flash Can Save Massive Power.
- ↑ 157.0 157.1 "Understanding Life Expectancy of Flash Storage". www.ni.com (in English). 2020-07-23. Retrieved 2020-12-19.
- ↑ "8-Bit AVR Microcontroller ATmega32A Datasheet Complete" (PDF). 2016-02-19. p. 18. Archived from the original (PDF) on 9 April 2016. Retrieved 2016-05-29.
Reliability Qualification results show that the projected data retention failure rate is much less than 1 PPM over 20 years at 85 °C or 100 years at 25 °C
- ↑ "On Hacking MicroSD Cards « bunnie's blog".
- ↑ "Data Retention in MLC NAND Flash Memory: Characterization, Optimization, and Recovery" (PDF). 2015-01-27. p. 10. Archived (PDF) from the original on 7 October 2016. Retrieved 2016-04-27.
- ↑ "JEDEC SSD Specifications Explained" (PDF). p. 27.
- ↑ Yinug, Christopher Falan (July 2007). "The Rise of the Flash Memory Market: Its Impact on Firm Behavior and Global Semiconductor Trade Patterns" (PDF). Journal of International Commerce and Economics. Archived from the original (PDF) on 29 May 2008. Retrieved 19 April 2008.
- ↑ NAND memory market rockets Archived 8 February 2016 at the Wayback Machine, 17 April 2013, Nermin Hajdarbegovic, TG Daily, retrieved at 18 April 2013
- ↑ "Power outage may have ruined 15 exabytes of WD and Toshiba flash storage". AppleInsider.
- ↑ "NAND Flash manufacturers' market share 2019". Statista. Retrieved 3 July 2019.
- ↑ "SK Hynix completes first phase of $9 bln Intel NAND business buy". Reuters. 29 December 2021. Retrieved June 27, 2022.
- ↑ "NAND Revenue by Manufacturers Worldwide (2014-2022)". 26 May 2020. Retrieved June 27, 2022.
- ↑ 168.0 168.1 168.2 168.3 168.4 168.5 168.6 168.7 168.8 168.9 "The Flash Memory Market" (PDF). Integrated Circuit Engineering Corporation. Smithsonian Institution. 1997. p. 4. Retrieved 16 October 2019.
- ↑ Cappelletti, Paulo; Golla, Carla; Olivo, Piero; Zanoni, Enrico (2013). Flash Memories. Springer Science & Business Media. p. 32. ISBN 9781461550150.
- ↑ "Not Flashing Quite As Fast". Electronic Business. Cahners Publishing Company. 26 (7–13): 504. 2000.
Unit shipments increased 64% in 1999 from the prior year, and are forecast to increase 44% to 1.8 billion units in 2000.
- ↑ Sze, Simon Min. "EVOLUTION OF NONVOLATILE SEMICONDUCTOR MEMORY: From Invention to Nanocrystal Memory" (PDF). CERN. National Yang Ming Chiao Tung University. p. 41. Retrieved 22 October 2019.
- ↑ 172.0 172.1 Handy, Jim (26 May 2014). "How Many Transistors Have Ever Shipped?". Forbes. Retrieved 21 October 2019.
- ↑ "【Market View】Major events in the 2008 DRAM industry; End application demand remains weak, 2009 NAND Flash demand bit growth being revised down to 81%". DRAMeXchange. 30 December 2008. Retrieved 16 October 2019.
- ↑ "NOR Flash Memory Finds Growth Opportunities in Tablets and E-Book Readers". IHS Technology. IHS Markit. 9 June 2011. Retrieved 16 October 2019.
- ↑ "Samsung to unveil new mass-storage memory cards". The Korea Times. 29 August 2012. Retrieved 16 October 2019.
- ↑ "Winbond Top Serial Flash Memory Supplier Worldwide, Ships 1.7 Billion Units in 2012, Ramps 58nm Production". Business Wire. Winbond. 10 April 2013. Retrieved 16 October 2019.
- ↑ Shilov, Anton (1 October 2015). "Samsung: NAND flash industry will triple output to 253EB by 2020". KitGuru. Retrieved 16 October 2019.
- ↑ "Flash memory prices rebound as makers introduce larger-capacity chips". Nikkei Asian Review. Nikkei, Inc. 21 July 2016. Retrieved 16 October 2019.
- ↑ Tidwell, William (30 August 2016). "Data 9, Storage 1 - NAND Production Falls Behind in the Age of Hyperscale". Seeking Alpha. Retrieved 17 October 2019.
- ↑ Coughlin, Thomas M. (2017). Digital Storage in Consumer Electronics: The Essential Guide. Springer. p. 217. ISBN 9783319699073.
- ↑ 181.0 181.1 Reinsel, David; Gantz, John; Rydning, John (November 2018). "IDC White Paper: The Digitization of the World" (PDF). Seagate Technology. International Data Corporation. p. 14. Retrieved 17 October 2019.
- ↑ Mellor, Chris (28 February 2018). "Who was the storage dollar daddy in 2017? S. S. D". The Register. Retrieved 17 October 2019.
- ↑ "Combined SSD, HDD Storage Shipped Jumps 21% to 912 Exabytes in 2018". Business Wire. TRENDFOCUS. 7 March 2019. Retrieved 17 October 2019.
- ↑ 184.0 184.1 Yiu, Joseph (February 2015). "Embedded Processors" (PDF). ARM. Embedded World 2015. Retrieved 23 October 2019.
- ↑ Smith, Ryan (8 October 2019). "Arm TechCon 2019 Keynote Live Blog (Starts at 10am PT/17:00 UTC)". AnandTech. Retrieved 15 October 2019.
- ↑ "2011 Annual Report". Cypress Semiconductor. 2012. Archived from the original on 16 October 2019. Retrieved 16 October 2019.
- ↑ 187.0 187.1 187.2 187.3 187.4 "Technology Roadmap for NAND Flash Memory". techinsights. April 2013. Archived from the original on 9 January 2015. Retrieved 9 January 2015.
- ↑ 188.0 188.1 188.2 188.3 188.4 188.5 "Technology Roadmap for NAND Flash Memory". techinsights. April 2014. Archived from the original on 9 January 2015. Retrieved 9 January 2015.
- ↑ 189.0 189.1 189.2 189.3 "NAND Flash Memory Roadmap" (PDF). TechInsights. June 2016. Archived from the original (PDF) on 25 June 2018. Retrieved 25 June 2018.
- ↑ 190.0 190.1 "Samsung Mass Producing 128Gb 3-bit MLC NAND Flash". Tom's Hardware. 11 April 2013. Archived from the original on 21 June 2019. Retrieved 21 June 2019.
- ↑ "Toshiba : News Release (31 Aug, 2010): Toshiba launches 24nm process NAND flash memory". Toshiba.co.jp.
- ↑ Lal Shimpi, Anand (2 December 2010). "Micron's ClearNAND: 25nm + ECC, Combats Increasing Error Rates". Anandtech. Archived from the original on 3 December 2010. Retrieved 2 December 2010.
- ↑ Kim, Kinam; Koh, Gwan-Hyeob (16 May 2004). 2004 24th International Conference on Microelectronics (IEEE Cat. No.04TH8716). Vol. 1. Serbia and Montenegro: Proceedings of the 24th International Conference on Microelectronics. pp. 377–384. doi:10.1109/ICMEL.2004.1314646. ISBN 978-0-7803-8166-7. S2CID 40985239.
- ↑ "A chronological list of Intel products. The products are sorted by date" (PDF). Intel museum. Intel Corporation. July 2005. Archived from the original (PDF) on 9 August 2007. Retrieved 31 July 2007.
- ↑ "DD28F032SA Datasheet". Intel. Retrieved 27 June 2019.
- ↑ "Japanese Company Profiles" (PDF). Smithsonian Institution. 1996. Retrieved 27 June 2019.
- ↑ "Toshiba to Introduce Flash Memory Cards". Toshiba. 2 March 1995. Retrieved 20 June 2019.
- ↑ "WORLDWIDE IC MANUFACTURERS" (PDF). Smithsonian Institution. 1997. Retrieved 10 July 2019.
- ↑ "TOSHIBA ANNOUNCES 0.13 MICRON 1Gb MONOLITHIC NAND FEATURING LARGE BLOCK SIZE FOR IMPROVED WRITE/ERASE SPEED PERFORMANCE". Toshiba. 9 September 2002. Archived from the original on 11 March 2006. Retrieved 11 March 2006.
- ↑ "TOSHIBA AND SANDISK INTRODUCE A ONE GIGABIT NAND FLASH MEMORY CHIP, DOUBLING CAPACITY OF FUTURE FLASH PRODUCTS". Toshiba. 12 November 2001. Retrieved 20 June 2019.
- ↑ 201.0 201.1 "Our Proud Heritage from 2000 to 2009". Samsung Semiconductor. Samsung. Retrieved 25 June 2019.
- ↑ "TOSHIBA ANNOUNCES 1 GIGABYTE COMPACTFLASH™CARD". Toshiba. 9 September 2002. Archived from the original on 11 March 2006. Retrieved 11 March 2006.
- ↑ 203.0 203.1 "History: 2010s". SK Hynix. Archived from the original on 17 May 2021. Retrieved 8 July 2019.
- ↑ "Samsung e·MMC Product family" (PDF). Samsung Electronics. December 2011. Retrieved 15 July 2019.
- ↑ "Toshiba Develops World's First 4-bit Per Cell QLC NAND Flash Memory". TechPowerUp. 28 June 2017. Retrieved 20 June 2019.
- ↑ Shilov, Anton (6 August 2018). "Samsung Starts Mass Production of QLC V-NAND-Based SSDs". AnandTech. Retrieved 23 June 2019.
- ↑ "Toshiba's flash chips could boost SSD capacity by 500 percent". Engadget. 20 July 2018. Retrieved 23 June 2019.
- ↑ McGrath, Dylan (20 February 2019). "Toshiba Claims Highest-Capacity NAND". EE Times. Retrieved 23 June 2019.
- ↑ Shilov, Anton (26 June 2019). "SK Hynix Starts Production of 128-Layer 4D NAND, 176-Layer Being Developed". AnandTech. Retrieved 8 July 2019.
- ↑ Mu-Hyun, Cho. "Samsung produces 1TB eUFS memory for smartphones". ZDNet.
- ↑ "Samsung Breaks Terabyte Threshold for Smartphone Storage with Industry's First 1TB Embedded Universal Flash Storage". Samsung. 30 January 2019. Retrieved 13 July 2019.
बाहरी संबंध
Wikimedia Commons has media related to [[commons:Category:फ्लैश मेमोरी|फ्लैश मेमोरी]].
- Semiconductor Characterization System has diverse functions
- Understanding and selecting higher performance नैंड (NAND) architectures Archived 31 October 2012 at the Wayback Machine
- How flash storage works, presentation by David Woodhouse fरोम (ROM) इन्टेल
- Flash endurance testing
- नैंड (NAND) Flash Data Recovery Cookbook
- Type of Flash Memory by OpenWrt
| Key terminology | |||||
|---|---|---|---|---|---|
| Flash manufacturers | |||||
| Controllers |
| ||||
| SSD manufacturers | |||||
| Interfaces |
| ||||
| Configurations | |||||
| Related organizations | |||||
]
]
