पावर8

From Vigyanwiki
Revision as of 13:24, 11 July 2023 by alpha>Indicwiki (Created page with "{{Short description|2014 family of multi-core microprocessors by IBM}} {{Infobox CPU | name = POWER8 | image = POWER8-DCM.jpg | image_si...")
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)
POWER8
File:POWER8-DCM.jpg
Two IBM POWER8 processors on a dual chip module.
General information
Launched2014
Designed byIBM
Performance
Max. CPU clock rate2.5 GHz to 5 GHz
Cache
L1 cache64+32 KB per core
L2 cache512 KB per core
L3 cache8 MB per chiplet
L4 cache16 MB per Centaur
Architecture and classification
Technology node22 nm
Instruction setPower ISA (Power ISA v.2.07)
Physical specifications
Cores
  • 6 or 12
History
PredecessorPOWER7
SuccessorPOWER9
POWER, PowerPC, and Power ISA architectures
NXP (formerly Freescale and Motorola)
IBM
IBM/Nintendo
Other
Related links
Cancelled in gray, historic in italic
File:IBM Power Systems E870.jpg
IBM Power E870 को 80 POWER8 कोर और 8 टीबी रैम के साथ कॉन्फ़िगर किया जा सकता है।

POWER8 पावर ISA पर आधारित सुपरस्केलर मल्टी कोर माइक्रोप्रोसेसरों का एक परिवार है, जिसकी घोषणा अगस्त 2013 में गर्म चकतियां सम्मेलन में की गई थी। डिज़ाइन ओपनपावर फाउंडेशन के तहत लाइसेंसिंग के लिए उपलब्ध हैं, जो आईबीएम के उच्चतम-अंत प्रोसेसर की ऐसी उपलब्धता के लिए पहली बार है।[1][2]

POWER8 पर आधारित सिस्टम जून 2014 में IBM से उपलब्ध हो गए।[3] अन्य OpenPOWER सदस्यों द्वारा बनाए गए सिस्टम और POWER8 प्रोसेसर डिज़ाइन 2015 की शुरुआत में उपलब्ध थे।

डिज़ाइन

POWER8 को एक विशाल मल्टीथ्रेडेड चिप के रूप में डिज़ाइन किया गया है, जिसमें इसका प्रत्येक कोर एक साथ आठ हार्डवेयर थ्रेड को संभालने में सक्षम है, 12-कोर चिप पर एक साथ निष्पादित कुल 96 थ्रेड के लिए। प्रोसेसर बहुत बड़ी मात्रा में ऑन- और ऑफ-चिप ईडीआरएएम कैश का उपयोग करता है, और ऑन-चिप मेमोरी नियंत्रक मेमोरी और सिस्टम I/O के लिए बहुत उच्च बैंडविड्थ सक्षम करते हैं। कहा जाता है कि अधिकांश कार्यभार के लिए, चिप अपने पूर्ववर्ती, POWER7 की तुलना में दो से तीन गुना तेज प्रदर्शन करती है।[4] POWER8 चिप्स 6- या 12-कोर वेरिएंट में आते हैं;[5][6] प्रत्येक संस्करण को 15 धातु परतों का उपयोग करके 22 नैनोमीटर|22 एनएम इन्सुलेटर पर सिलिकॉन (एसओआई) प्रक्रिया में निर्मित किया गया है। 12-कोर संस्करण में 4.2 बिलियन ट्रांजिस्टर हैं[7] और 650 मिमी है2बड़ा जबकि 6-कोर संस्करण केवल 362 मिमी है2बड़ा.[3]हालाँकि 6- और 12-कोर वेरिएंट में सभी या बस कुछ कोर सक्रिय हो सकते हैं, इसलिए POWER8 प्रोसेसर 4, 6, 8, 10 या 12 कोर सक्रिय के साथ आते हैं।

कैप्स

Main article: Coherent Accelerator Processor Interface

जहां पिछले POWER प्रोसेसर बाहरी संचार के लिए PowerPC 600#6XX और GX बसों|GX++ बस का उपयोग करते हैं, POWER8 इसे डिज़ाइन से हटा देता है और इसे CAPI पोर्ट (सुसंगत एक्सेलेरेटर प्रोसेसर इंटरफ़ेस) से बदल देता है जो PCI एक्सप्रेस 3.0 के शीर्ष पर स्तरित होता है। CAPI पोर्ट का उपयोग ग्राफ़िक्स प्रोसेसिंग युनिट, एप्लिकेशन-विशिष्ट एकीकृत सर्किट और FPGAs जैसे सहायक विशेष प्रोसेसर को जोड़ने के लिए किया जाता है।[8][9] सीएपीआई बस से जुड़ी इकाइयां सीपीयू के समान मेमोरी एड्रेस स्पेस का उपयोग कर सकती हैं, जिससे कंप्यूटिंग पथ की लंबाई कम हो जाती है। 2013 ACM/IEEE सुपरकंप्यूटिंग सम्मेलन में, IBM और Nvidia ने भविष्य के सुपर कंप्यूटर सिस्टम में POWER8 को Nvidia GPU के साथ जोड़ने के लिए एक इंजीनियरिंग साझेदारी की घोषणा की,[10] उनमें से पहले की घोषणा पावर सिस्टम्स S824L के रूप में की गई।

14 अक्टूबर 2016 को, IBM ने अन्य प्लेटफार्मों पर CAPI को अपनाने के लिए एक नए संगठन, कोहेरेंट एक्सेलेरेटर प्रोसेसर इंटरफ़ेस#OpenCAPI के गठन की घोषणा की। प्रारंभिक सदस्य Google, AMD, Xilinx, Micron और Mellanox हैं।[11]


ओसीसी

POWER8 में एक तथाकथित ऑन-चिप कंट्रोलर (OCC) भी शामिल है, जो PowerPC 405 प्रोसेसर पर आधारित एक पावर और थर्मल प्रबंधन माइक्रोकंट्रोलर है। इसमें दो सामान्य प्रयोजन ऑफलोड इंजन (जीपीई) और 512 किबिबाइट एम्बेडेड स्थैतिक रैंडम-एक्सेस मेमोरी (एसआरएएम) (1 केबी = 1024 बाइट्स) हैं, साथ ही ओपन-सोर्स फर्मवेयर चलाते समय मुख्य मेमोरी तक सीधे पहुंचने की संभावना है। . OCC प्रोसेसर और मेमोरी दोनों के लिए POWER8 की ऑपरेटिंग आवृत्ति, वोल्टेजमुख्य स्मृति बैंडविड्थ और थर्मल नियंत्रण का प्रबंधन करता है; यह तुरंत 1,764 एकीकृत वोल्टेज नियामकों (आईवीआर) के माध्यम से वोल्टेज को नियंत्रित कर सकता है। इसके अलावा, OCC को POWER8 प्रोसेसर को overclocking करने, या ऑपरेटिंग आवृत्ति को कम करके इसकी बिजली की खपत को कम करने के लिए प्रोग्राम किया जा सकता है (जो कि कुछ Intel और AMD प्रोसेसर में पाए जाने वाले कॉन्फ़िगर करने योग्य TDP के समान है)।[12][13][14][15]


मेमोरी बफ़र चिप

POWER8 मेमोरी कंट्रोलर के कुछ कार्यों को प्रोसेसर से दूर और मेमोरी के करीब ले जाकर विभाजित करता है। शेड्यूलिंग तर्क, मेमोरी ऊर्जा प्रबंधन, और विश्वसनीयता, उपलब्धता और सेवाक्षमता निर्णय बिंदु को तथाकथित मेमोरी बफर चिप (a.k.a. Centaur) में ले जाया जाता है।[16] मेमोरी बफर चिप में कुछ मेमोरी प्रक्रियाओं को ऑफलोड करने से मेमोरी एक्सेस अनुकूलन, बैंडविड्थ की बचत और मेमोरी संचार के लिए तेज़ प्रोसेसर की अनुमति मिलती है।[17] इसमें प्रति चिप अतिरिक्त 16 मेबिबाइट L4 कैश (प्रति प्रोसेसर 128 एमबी तक) (1 एमबी = 1024 केबी) के लिए कैशिंग संरचनाएं भी शामिल हैं। सिस्टम आर्किटेक्चर के आधार पर मेमोरी बफ़र चिप्स को या तो मेमोरी मॉड्यूल (कस्टम DIMM/CDIMM, उदाहरण के लिए S824 और E880 मॉडल में) पर रखा जाता है, या मानक DIMM रखने वाले मेमोरी राइज़र कार्ड पर (उदाहरण के लिए S822LC मॉडल में)।[18] मेमोरी बफ़र चिप एक हाई-स्पीड मल्टी-लेन सीरियल लिंक का उपयोग करके प्रोसेसर से जुड़ा होता है। प्रत्येक बफ़र चिप को जोड़ने वाला मेमोरी चैनल एक समय में 2 बाइट्स लिखने और 1 बाइट पढ़ने में सक्षम है। शुरुआती एंट्री मॉडल में यह 8 गीगाबाइट/सेकेंड पर चलता है,[17]बाद में हाई-एंड और एचपीसी मॉडल में 40-एनएस विलंबता के साथ 9.6 जीबी/एस तक वृद्धि हुई,[18][19][20] प्रति चैनल क्रमशः 24 जीबी/एस और 28.8 जीबी/सेकेंड की निरंतर बैंडविड्थ के लिए। प्रत्येक प्रोसेसर में चार मेमोरी चैनलों के साथ दो मेमोरी नियंत्रक होते हैं, और अधिकतम प्रोसेसर से मेमोरी बफर बैंडविड्थ 230.4 जीबी/एस प्रति प्रोसेसर है। मॉडल के आधार पर केवल एक नियंत्रक सक्षम किया जा सकता है,[17]या प्रति नियंत्रक केवल दो चैनल उपयोग में हो सकते हैं।[18]बढ़ी हुई उपलब्धता के लिए लिंक ऑन-द-फ्लाई लेन अलगाव और मरम्मत प्रदान करता है।[16]

प्रत्येक मेमोरी बफ़र चिप में चार इंटरफ़ेस होते हैं जो प्रोसेसर लिंक इंटरफ़ेस में कोई बदलाव किए बिना 1600 मेगाहर्ट्ज पर DDR3 या DDR4 मेमोरी का उपयोग करने की अनुमति देते हैं। प्रति प्रोसेसर परिणामी 32 मेमोरी चैनल मेमोरी बफ़र चिप्स और DRAM बैंकों के बीच 409.6 GB/s की चरम पहुंच दर की अनुमति देते हैं। प्रारंभ में समर्थन 16 जीबी, 32 जीबी और 64 जीबी डीआईएमएम तक सीमित था, जिससे प्रोसेसर द्वारा 1 टीबी तक का उपयोग किया जा सकता था। बाद में 128 जीबी और 256 जीबी डीआईएमएम के लिए समर्थन की घोषणा की गई,[19][21] प्रति प्रोसेसर 4 टीबी तक की अनुमति।

विनिर्देश

शक्ति8[22][23] कोर में लोड-स्टोर यूनिट में 64 KiB L1 डेटा कैश और इंस्ट्रक्शन फ़ेच यूनिट में 32 KB L1 इंस्ट्रक्शन कैश शामिल है, साथ ही एक कसकर एकीकृत 512 KiB L2 कैश भी है। एक चक्र में प्रत्येक कोर अधिकतम आठ निर्देश प्राप्त कर सकता है, आठ निर्देश डिकोड और भेज सकता है, दस निर्देश जारी और निष्पादित कर सकता है और आठ निर्देश प्रतिबद्ध कर सकता है।[24] प्रत्येक POWER8 कोर में मुख्य रूप से निम्नलिखित छह निष्पादन इकाइयाँ शामिल हैं:

प्रत्येक कोर में सोलह निष्पादन पाइपलाइन हैं:

इसमें 4×16 प्रविष्टियों, बेहतर शाखा भविष्यवक्ताओं के साथ एक बड़ी समस्या कतार है और यह दोगुने कैश मिस को संभाल सकता है। प्रत्येक कोर आठ-तरफ़ा हार्डवेयर मल्टीथ्रेडेड है और इसे एक, दो, चार या सभी आठ थ्रेड सक्रिय करने के लिए गतिशील और स्वचालित रूप से विभाजित किया जा सकता है।[1]POWER8 ने हार्डवेयर लेन-देन संबंधी स्मृति के लिए समर्थन भी जोड़ा।[26][27][28] आईबीएम का अनुमान है कि सिंगल-थ्रेडेड ऑपरेशन में प्रत्येक कोर POWER7 से 1.6 गुना तेज़ है।

POWER8 प्रोसेसर एक 6- या 12-चिपलेट डिज़ाइन है जिसमें 4, 6, 8, 10 या 12 सक्रिय चिपलेट के वेरिएंट होते हैं, जिसमें एक चिपलेट में एक प्रोसेसिंग कोर, 512 KB स्टेटिक रैंडम-एक्सेस मेमोरी L2 कैश होता है 64-बाइट चौड़ी बस (जो अपने पूर्ववर्ती से दोगुनी चौड़ी है[1]), और 8 एमबी एल3 ईडीआरएएम कैश प्रति चिपलेट सभी चिपलेट्स के बीच साझा करने योग्य है।[5] इस प्रकार, छह-चिपलेट प्रोसेसर में 48 एमबी एल3 ईडीआरएएम कैश होगा, जबकि 12-चिपलेट प्रोसेसर में कुल 96 एमबी एल3 ईडीआरएएम कैश होगा। चिप सेंटौर साथी चिप्स का उपयोग करके 128 एमबी तक के ऑफ-चिप eDRAM L4 कैश का भी उपयोग कर सकता है। ऑन-चिप मेमोरी कंट्रोलर 1 टीबी रैम और 230 जीबी/एस निरंतर मेमोरी बैंडविड्थ को संभाल सकते हैं। ऑन-बोर्ड पीसीआई एक्सप्रेस नियंत्रक सिस्टम के अन्य भागों में 48 जीबी/एस आई/ओ को संभाल सकते हैं। कोर को 2.5 और 5 गीगाहर्ट्ज के बीच घड़ी की दर पर संचालित करने के लिए डिज़ाइन किया गया है।[15]

छह-कोर चिप्स को आईबीएम के आईबीएम पावर सिस्टम्स में डुअल-चिप मॉड्यूल (डीसीएम) पर जोड़े में लगाया गया है। अधिकांश कॉन्फ़िगरेशन में सभी कोर सक्रिय नहीं होते हैं, जिसके परिणामस्वरूप विभिन्न कॉन्फ़िगरेशन होते हैं जहां वास्तविक कोर गणना भिन्न होती है। 12-कोर संस्करण का उपयोग हाई-एंड E880 और E880C मॉडल में किया जाता है।

IBM के सिंगल-चिप POWER8 मॉड्यूल को टूरिस्मो कहा जाता है[29] और डुअल-चिप वैरिएंट को मुरानो कहा जाता है।[30] पॉवरकोर के संशोधित संस्करण को CP1 कहा जाता है।

POWER8 एनवीलिंक के साथ

यह IBM के मूल 12-कोर POWER8 का संशोधित संस्करण है, और इसे POWER8+ कहा जाता था। मुख्य नई विशेषता यह है कि इसमें एनवीडिया की बस तकनीक एनवीलिंक के लिए समर्थन है, जो चार एनवीलिंक डिवाइसों को सीधे चिप से जोड़ता है। आईबीएम ने अन्य POWER8 सॉकेट के लिए SMP कनेक्शन के लिए A बस और PCI इंटरफेस को हटा दिया और उन्हें NVLink इंटरफेस से बदल दिया। दूसरे सीपीयू सॉकेट से कनेक्शन अब एक्स बस के माध्यम से प्रदान किया जाता है। इसके अलावा, आकार में मामूली वृद्धि होकर 659 मिमी हो गया है2, पिछले POWER8 प्रोसेसर की तुलना में अंतर न्यूनतम प्रतीत होता है।[31][32][33][34]


लाइसेंसधारक

19 जनवरी 2014 को, सूज़ौ पावरकोर टेक्नोलॉजी कंपनी ने घोषणा की कि वे ओपनपावर फाउंडेशन में शामिल होंगे और बड़े डेटा और क्लाउड कम्प्यूटिंग अनुप्रयोगों में उपयोग के लिए कस्टम-निर्मित प्रोसेसर डिजाइन करने के लिए पावर8 कोर को लाइसेंस देंगे।[35][36]


वेरिएंट

  • आईबीएम मुरानो – दो छह-कोर चिप्स वाला 12-कोर प्रोसेसर। स्केलेबिलिटी#क्षैतिज और ऊर्ध्वाधर स्केलिंग|स्केल-आउट प्रोसेसर अक्षम कोर के साथ कॉन्फ़िगरेशन में उपलब्ध है।
  • आईबीएम टूरिस्मो – एक सिंगल-चिप 12-कोर प्रोसेसर। स्केलेबिलिटी#क्षैतिज और ऊर्ध्वाधर स्केलिंग|स्केल-अप प्रोसेसर अक्षम कोर के साथ कॉन्फ़िगरेशन में लाइसेंसिंग और खरीद के लिए व्यावसायिक रूप से उपलब्ध है।
  • पावरकोर CP1 – संयुक्त राज्य अमेरिका और चीन के बीच निर्यात प्रतिबंधों के कारण संशोधित सुरक्षा सुविधाओं के साथ एक POWER8 संस्करण जिसका निर्माण ईस्ट फिशकिल, न्यूयॉर्क में ग्लोबलफाउंड्रीज़ (पूर्व में आईबीएम का प्लांट) कारखाने में किया जाएगा। 2015 में रिलीज़ हुई.[37][38]


सिस्टम

File:IBM Power Systems E870 (3).jpg
E870 का पिछला दृश्य, जिसमें सिस्टम नियंत्रण इकाई शीर्ष पर है और सिस्टम नोड मध्य में है।[19]

; आईबीएम

आईबीएम पावर सिस्टम्स, दो छह-कोर पावर8 प्रोसेसर के साथ एक डुअल-चिप मॉड्यूल वाले एक या दो सॉकेट का समर्थन करता है। वे या तो रैक इकाई फॉर्म फैक्टर और एक टावर कॉन्फ़िगरेशन में आते हैं। L संस्करण केवल Linux चलाते हैं, जबकि अन्य IBM AIX, IBM i और Linux चलाते हैं। LC संस्करण OpenPOWER भागीदारों द्वारा बनाए गए हैं।[39][40][41]
  • पावर सिस्टम S812L – 1× पावर8 डीसीएम (4, 6 या 8 कोर), 2यू
  • पावर सिस्टम S814 – 1× पावर8 डीसीएम (6 या 8 कोर), 4यू या टावर
  • पावर सिस्टम S822 और S822L – 1× या 2× पावर8 डीसीएम (6, 10, 12 या 20 कोर), 2यू
  • पावर सिस्टम S824 और S824L – 1× या 2× पावर8 डीसीएम (6, 8, 12, 16 या 24 कोर), 4यू
  • पावर सिस्टम S821LC स्ट्रैटन – 2× पावर8 सिंगल चिप मॉड्यूल (8 या 10 कोर), 1यू। 512 जीबी तक डीडीआर4 रैम चार सेंटूर एल4 चिप्स द्वारा बफर्ड है। सुपरमाइक्रो द्वारा निर्मित.[42]
  • बिग डेटा ब्रिग्स के लिए पावर सिस्टम S822LC – 2× पावर 8 सीएम (8 या 10 कोर), 2यू। 512 जीबी तक डीडीआर4 रैम चार सेंटूर एल4 चिप्स द्वारा बफर्ड है। सुपरमाइक्रो द्वारा निर्मित.[42]: आईबीएम पावर सिस्टम्स, अधिकतम 16 सॉकेट, 128 कोर और 16 टीबी रैम के लिए चार सॉकेट वाले नोड्स का समर्थन करता है, जिनमें से प्रत्येक में 8-, 10- या 12-कोर मॉड्यूल होते हैं। ये मशीनें IBM AIX, IBM i, या Linux चला सकती हैं।[19]:* पावर सिस्टम्स E850 – 2×, 3× या 4× पावर8 डीसीएम (8, 10 या 12 कोर), 4यू
  • पावर सिस्टम्स E870 – 1× या 2× 5U नोड्स, प्रत्येक में 8- या 10-कोर POWER8 सिंगल-चिप मॉड्यूल के साथ चार सॉकेट, कुल 80 कोर तक
  • पावर सिस्टम्स E880 – 1x, 2x, 3x या 4x 5U नोड्स, प्रत्येक में कुल 192 कोर तक के लिए 8- या 12-कोर POWER8 सिंगल-चिप मॉड्यूल वाले चार सॉकेट हैं
उच्च प्रदर्शन कंप्यूटिंग:
  • पावर सिस्टम S812LC – 1× पावर8 एससीएम (8 या 10 कोर), 2यू। त्यान द्वारा निर्मित।[43]
  • पावर सिस्टम S822LC फायरस्टोन – 2× पावर8 एससीएम (8 या 10 कोर), 2यू। दो एनवीडिया केप्लर (माइक्रोआर्किटेक्चर) जीपीयू और 1 टीबी तक कमोडिटी डीडीआर3 रैम। अजगर द्वारा निर्मित।[37][43][44][45]
  • एचपीसी मिन्स्की के लिए पावर सिस्टम S822LC – 2× पावर8+ एससीएम (8 या 10 कोर), 2यू। चार एनवीलिंक्ड एनवीडिया पास्कल (माइक्रोआर्किटेक्चर) तक और 1 टीबी तक कमोडिटी डीडीआर4 रैम। विस्ट्रॉन द्वारा निर्मित।[42][46]
हार्डवेयर प्रबंधन कंसोल
  • 7063-सीआर1 एचएमसी – 1× पावर8 एससीएम (6 कोर), 1यू। सुपरमाइक्रो स्ट्रैटन डिज़ाइन पर आधारित।[47]
त्यान
  • एक सिंगल-चिप POWER8 सॉकेट वाला ATX जिसे SP010GM2NR कहा जाता है।[29]:* पाल्मेटो GN70-BP010, ओपनपावर संदर्भ प्रणाली। 2यू सर्वर, एक चार-कोर पावर8 एससीएम, चार रैम सॉकेट के साथ, जो टायन के मदरबोर्ड पर आधारित है।[29][48]
  • हबानेरो टीएन-71-बीपी012। 2यू, एक 8 कोर पावर8 एससीएम, 32 रैम सॉकेट के साथ[37][45][48]:* GT75-BP012. 1यू, एकल 8- या 10-कोर पावर8 एससीएम और रैम मॉड्यूल के लिए 32 सॉकेट के साथ[49]
गूगल
Google ने दो सॉकेट वाला एक मदरबोर्ड दिखाया है, जो केवल आंतरिक उपयोग के लिए है।[50][51]
स्टैक वेलोसिटी
स्टैकवेलोसिटी ने एक उच्च-प्रदर्शन संदर्भ प्लेटफ़ॉर्म, सबा डिज़ाइन किया है।
इंसपुर
इंसपुर ने POWER8 और संबंधित प्रौद्योगिकियों पर आधारित सर्वर हार्डवेयर विकसित करने के लिए IBM के साथ एक समझौता किया है।[52][53]
  • 4U सर्वर, दो POWER8 सॉकेट।[54]
वेरारी टेक्नोलॉजीज
RM4950 – 4यू, 4-कोर पावर8 एससीएम चार एनवीडिया टेस्ला के40 एक्सेलेरेटर के साथ। टायन के मदरबोर्ड पर आधारित।[37][44][45][55]
ज़ूम नेटकॉम
रेडपावर C210 और C220 – 2यू और 4यू सर्वर दो पावर8 सॉकेट और रैम मॉड्यूल के लिए 64 सॉकेट के साथ।[37][56] : रेडपावर C310 और C320 – 2U और 4U सर्वर दो CP1 सॉकेट के साथ।[56];
ऑप-1X – 1यू, सिंगल सॉकेट, 32 रैम स्लॉट।[37][57]
रैकस्पेस
बैरेली – 1यू, 2 सॉकेट, 32 रैम स्लॉट। उनकी ऑनमेटल सेवा में उपयोग के लिए कंप्यूट प्रोजेक्ट खोलें प्लेटफॉर्म पर आधारित।[45][57][58][59][60]
रैप्टर कंप्यूटिंग सिस्टम / रैप्टर इंजीनियरिंग
टैलोस आई – अप्रकाशित 4यू सर्वर या वर्कस्टेशन, 1 सॉकेट, 8 रैम स्लॉट।[61]
पेंगुइन कंप्यूटिंग
मैग्ना उत्पाद श्रृंखला[62][63]
  • मैग्ना 2001 (सॉफ्टवेयर विकास)[64]
  • मैग्ना 1015 (वर्चुअलाइजेशन)[65][66]
  • मैग्ना 2002 और मैग्ना 2002एस (मशीन लर्निंग)[67][68]


यह भी देखें

संदर्भ

  1. ↑ 1.0 1.1 1.2 "You won't find this in your phone: A 4GHz 12-core Power8 for badass boxes". The Register.
  2. ↑ "POWER8 Processor User's Manual for the Single-Chip Module" (PDF). IBM. March 16, 2016.
  3. ↑ 3.0 3.1 "IBM POWER8 - Announce / Availability Plans" (PDF). Archived from the original (PDF) on 2014-05-24. Retrieved 2014-05-23.
  4. ↑ "IBM's Watson could get even smarter with Power8 chip". idgconnect.com. Archived from the original on 2014-12-27. Retrieved 17 December 2014.
  5. ↑ 5.0 5.1 Hurlimann, Dan (June 2014). "POWER8 Hardware" (PDF). ibm.com. IBM. Retrieved 2014-11-05.
  6. ↑ "IBM Power System S814". Retrieved 17 December 2014.
  7. ↑ POWER8: A 12-core server-class processor in 22nm SOI with 7.6Tb/s off-chip bandwidth. 2014 IEEE International Solid-State Circuits Conference. doi:10.1109/ISSCC.2014.6757353. S2CID 32988422.
  8. ↑ Agam Shah (17 December 2014). "IBM's new Power8 doubles performance of Watson chip". PC World. Retrieved 17 December 2014.
  9. ↑ "IBM Power8 Processor Detailed - Features 22nm Design With 12 Cores, 96 MB eDRAM L3 Cache and 4 GHz Clock Speed". WCCFtech. 27 August 2013. Retrieved 17 December 2014.
  10. ↑ Altavilla, Dave (18 November 2013). "Nvidia Unveils Tesla K40 Accelerator And Strategic Partnership With IBM". Forbes. Retrieved 18 November 2013.
  11. ↑ Gelas, Johan De. "OpenCAPI Unveiled: AMD, IBM, Google, Xilinx, Micron and Mellanox Join Forces in the Heterogenous Computing Era". Retrieved 2016-10-17.
  12. ↑ Todd Rosedahl (2014-12-20). "OCC Firmware Code is Now Open Source". openpowerfoundation.org. Archived from the original on 2014-12-27. Retrieved 2014-12-27.
  13. ↑ "open-power/docs: OCC Overview". GitHub. 2014-12-09. Retrieved 2014-12-27.
  14. ↑ "Semiconductor Engineering .:. The Good Kind Of Regulation". 13 March 2014. Retrieved 17 December 2014.
  15. ↑ 15.0 15.1 Frédéric Rémond. "ISSCC 2014 - IBM dévoile le Power8" (in French). Retrieved 17 December 2014.{{cite web}}: CS1 maint: unrecognized language (link)
  16. ↑ 16.0 16.1 "Intro to POWER8 Processor". IBM. p. 22. Archived from the original on 2018-05-06.
  17. ↑ 17.0 17.1 17.2 IBM Power System S822 Technical Overview and Introduction (REDP-5102-00). 30 September 2016.
  18. ↑ 18.0 18.1 18.2 IBM Power System S822LC Technical Overview and Introduction (REDP-5283-00). 30 September 2016.
  19. ↑ 19.0 19.1 19.2 19.3 IBM Power Systems E870 and E880 Technical Overview and Introduction (REDP-5137-00). 30 September 2016.
  20. ↑ पॉवर पर Linux का उपयोग करके IBM InfoSphere BigInsights क्लस्टर लागू करना. 30 September 2016. SG24-8248-00.
  21. ↑ "IBM Europe, Middle East, and Africa Hardware Announcement ZG14-0279, IBM Power Systems I/O enhancements (RPQ 8A2232)" (PDF). IBM.
  22. ↑ Jeff Stuecheli. "POWER8" (PDF). Archived from the original (PDF) on 2014-02-02.
  23. ↑ Alex Mericas. "Performance Characteristics of the POWER8 Processor" (PDF). Archived from the original (PDF) on 2015-04-20.
  24. ↑ Sinharoy, B.; Van Norstrand, J. A.; Eickemeyer, R. J.; Le, H. Q.; Leenstra, J.; Nguyen, D. Q.; Konigsburg, B.; Ward, K.; Brown, M. D.; Moreira, J. E.; Levitan, D.; Tung, S.; Hrusecky, D.; Bishop, J. W.; Gschwind, M.; Boersma, M.; Kroener, M.; Kaltenbach, M.; Karkhanis, T.; Fernsler, K. M. (2015). "IBM POWER8 processor core microarchitecture". IBM Journal of Research and Development. 59: 2:1–2:21. doi:10.1147/JRD.2014.2376112.
  25. ↑ Leonidas Barbosa (September 21, 2015). "POWER8 in-core cryptography". IBM.
  26. ↑ Performance Optimization and Tuning Techniques for IBM Processors, including IBM POWER8 (PDF). IBM. July 2014. Retrieved November 2, 2022.
  27. ↑ Wei Li (November 18, 2014). "IBM XL compiler hardware transactional memory built-in functions for IBM AIX on IBM POWER8 processor-based systems". IBM. Retrieved February 8, 2015.
  28. ↑ Harold W. Cain, Maged M. Michael, Brad Frey, Cathy May, Derek Williams, and Hung Le. "Robust Architectural Support for Transactional Memory in the Power Architecture." In ISCA '13 Proceedings of the 40th Annual International Symposium on Computer Architecture, pp. 225-236, ACM, 2013. doi:10.1145/2485922.2485942
  29. ↑ 29.0 29.1 29.2 "Tyan Ships First Non-IBM Power8 Server". EnterpriseTech. 8 October 2014. Retrieved 17 December 2014.
  30. ↑ "Power8 Iron To Take On Four-Socket Xeons". nextplatform.com. 2015-05-11.
  31. ↑ "OpenPOWER and the Roadmap Ahead – Brad McCredie" (PDF). Archived from the original (PDF) on 2018-12-28. Retrieved 2016-09-09.