आईईसी 61000-4-5

From Vigyanwiki
Revision as of 13:35, 14 June 2023 by alpha>Indicwiki (Created page with "IEC 61000-4-5 सर्ज इम्युनिटी पर अंतर्राष्ट्रीय इलेक्ट्रोटेक्निकल कमीशन...")
(diff) ← Older revision | Latest revision (diff) | Newer revision → (diff)

IEC 61000-4-5 सर्ज इम्युनिटी पर अंतर्राष्ट्रीय इलेक्ट्रोटेक्निकल कमीशन द्वारा एक अंतरराष्ट्रीय मानक है। एक विद्युत स्थापना में, विघटनकारी वोल्टेज स्पाइक बिजली और डेटा लाइनों पर दिखाई दे सकता है। उनके स्रोतों में बिजली प्रणाली में अचानक लोड स्विचिंग और दोष शामिल हैं, साथ ही एक अप्रत्यक्ष बिजली की हड़ताल से प्रेरित बिजली के संक्रमण (इस मानक में प्रत्यक्ष बिजली की गुंजाइश नहीं है)। यह विद्युत या इलेक्ट्रॉनिक उपकरणों में वृद्धि प्रतिरक्षा के परीक्षण की आवश्यकता है। IEC 61000-4-5 टेस्ट सेट-अप, प्रक्रियाओं और वर्गीकरण स्तरों को परिभाषित करता है।

विशेष रूप से, यह प्रयोगशाला परीक्षण के लिए आवश्यक सर्ज वोल्टेज और वर्तमान तरंगों का मानकीकरण करता है, जिसमें 1.2/50-8/20 μs आवेग सबसे अधिक उपयोग किया जाने वाला सर्ज तरंग है। यद्यपि यह मानक सिस्टम स्तर पर संपूर्ण उपकरण के परीक्षण के लिए डिज़ाइन किया गया है, व्यक्तिगत सुरक्षा उपकरणों के लिए नहीं, व्यवहार में इस उछाल तरंग का उपयोग अक्सर क्षणिक वोल्टेज दबानेवाला यंत्र (टीवीएस), सर्ज_प्रोटेक्टर # गैस डिस्चार्ज ट्यूब (जीडीटी) स्पार्क गैप (जीडीटी) रेटिंग के लिए भी किया जाता है। GDT), मेटल ऑक्साइड वैरिस्टर (MOV), और अन्य सर्ज प्रोटेक्शन डिवाइस।

वर्तमान संस्करण तीसरा संस्करण (2014) है, जिसे 2017 में संशोधित किया गया है।[1]


टेस्ट सेटअप

इस मानक में दो प्रमुख घटकों को परिभाषित किया गया है: परीक्षण स्तर और प्रकार के आधार पर दो प्रकार के कॉम्बिनेशन वेव जेनरेटर (CWG) और विभिन्न युग्मन/डिकूप्लिंग नेटवर्क (CDN)।

सबसे पहले, एक कॉम्बिनेशन वेव जेनरेटर एक मानकीकृत आवेग जनरेटर है (कभी-कभी इसे लाइटनिंग सर्ज जनरेटर के रूप में भी जाना जाता है), इसका उपयोग प्रयोगशाला स्थितियों के तहत सिम्युलेटेड, मानक वोल्टेज और करंट सर्ज के उत्पादन के लिए किया जाता है। इसके बाद, युग्मन नेटवर्क के माध्यम से डिवाइस-अंडर-टेस्ट (डीयूटी) के एक बंदरगाह में वृद्धि को प्रेषित किया जाता है। अंत में, परीक्षण के दौरान बिजली व्यवस्था के माध्यम से अन्य उपकरणों तक पहुंचने से रोकने के लिए, बिजली लाइन और डीयूटी के बीच एक डिकूप्लिंग नेटवर्क भी डाला जाता है।

सर्ज वेवफॉर्म

कॉम्बिनेशन वेव जेनरेटर के लिए जमीन से एक आउटपुट फ्लोटिंग होना आवश्यक है, और सकारात्मक और नकारात्मक दोनों आवेगों को उत्पन्न करने में सक्षम होना चाहिए। इसकी पुनरावृत्ति दर प्रति 60 सेकंड में कम से कम एक आवेग होना चाहिए।

उछाल को कॉम्बिनेशन वेव जेनरेटर के ओपन-सर्किट वोल्टेज और शॉर्ट-सर्किट करंट वेवफॉर्म द्वारा परिभाषित किया गया है, जो फ्रंट टाइम, अवधि और पीक वैल्यू द्वारा विशेषता है। एक ओपन सर्किट आउटपुट के साथ, सर्ज वोल्टेज के रूप में एक डबल एक्सपोनेंशियल पल्स है . शॉर्ट सर्किट आउटपुट के साथ, सर्ज करंट वेवफॉर्म एक नम साइन लहर है। पीक ओपन-सर्किट वोल्टेज और पीक शॉर्ट-सर्किट करंट के बीच का अनुपात 2 है, जो 2 Ω का प्रभावी आउटपुट प्रतिबाधा देता है।

Open-Circuit Voltage (exaggerated rising edge, not to scale, actual rising edge is almost a vertical line)
Open-Circuit Voltage
(exaggerated rising edge, not to scale, actual rising edge is almost a vertical line)
Short-Circuit Current
Short-Circuit Current

आमतौर पर, वोल्टेज तरंग में 1.2 μs का फ्रंट टाइम और 50 μs की अवधि होती है, और वर्तमान तरंग में 8 μs का फ्रंट टाइम और 20 μs की अवधि होती है। यह अधिकांश अनुप्रयोगों के लिए सबसे अधिक इस्तेमाल किया जाने वाला सर्ज वेवफॉर्म है, जिसे अक्सर 1.2/50-8/20 μs सर्ज के रूप में संदर्भित किया जाता है।

वैकल्पिक रूप से, उच्च वृद्धि स्तर का अनुभव करने वाले बाहरी दूरसंचार नेटवर्क के लिए, मानक 10/700 μs वोल्टेज तरंग और 5/320 μs वर्तमान तरंग के साथ एक अधिक ऊर्जावान जनरेटर को भी परिभाषित करता है।

फ्रंट टाइम और अवधि को सीधे नहीं मापा जाता है, लेकिन माप से प्राप्त आभासी मापदंडों के रूप में। ओपन-सर्किट वोल्टेज के लिए, फ्रंट टाइम को 30% -90% वृद्धि समय के 1.67 गुना के रूप में परिभाषित किया गया है, अवधि को पूर्ण चौड़ाई के बीच समय अंतराल के रूप में परिभाषित किया गया है। इसके बढ़ते किनारे का 50% बिंदु और 50% बिंदु उसके गिरते हुए किनारे से। शॉर्ट-सर्किट करंट के लिए, फ्रंट टाइम को 10% -90% वृद्धि समय के 1.25 गुना के रूप में परिभाषित किया गया है, अवधि को इसके बढ़ते किनारे के 50% बिंदु और इसके गिरने वाले किनारे के 50% बिंदु के बीच 1.18 गुना समय अंतराल के रूप में परिभाषित किया गया है।

जनरेटर के आउटपुट पर, शून्य से नीचे 30% ओवरशूट (सिग्नल) की अनुमति है। कपलिंग नेटवर्क के आउटपुट पर कोई ओवरशूट या ओवरशूट सीमा नहीं है।

विभिन्न मानकों के साथ तुलना

आईईसी 60060-1

यह ध्यान देने योग्य है कि 1.2/50 μs वोल्टेज और 8/20 μs वर्तमान आवेग दोनों क्लासिक वेवफॉर्म हैं, जो विद्युत शक्ति संचरण के लिए उच्च-वोल्टेज परीक्षण में उपयोग के एक सुस्थापित इतिहास के साथ हैं।[2] इस प्रकार, इन तरंगों को IEC 60060-1 हाई-वोल्टेज टेस्ट तकनीकों और इस संदर्भ में अन्य मानकों द्वारा भी परिभाषित किया गया है। वास्तव में, IEC 61000-4-5 में तरंग परिभाषाएँ मूल रूप से IEC 60060-1 पर आधारित थीं।[3][4] फिर भी, महत्वपूर्ण अंतर हैं। पारंपरिक उच्च-वोल्टेज परीक्षण में, वोल्टेज और वर्तमान आवेगों का अलग-अलग परीक्षण किया जाता है, संयोजन में नहीं। 1.2/50 μs जनरेटर इन्सुलेशन परीक्षण के लिए डिज़ाइन किया गया है, और एक उच्च-वोल्टेज, निम्न-वर्तमान आवेग को उच्च-प्रतिबाधा भार में उत्पन्न करता है। इस जनरेटर का आउटपुट करंट मिलीएम्पियर स्केल पर होता है।[2][5] 8/20 μs जनरेटर को उछाल बन्दी परीक्षण के लिए डिज़ाइन किया गया है, और कम-प्रतिबाधा भार में एक उच्च-वर्तमान उछाल उत्पन्न करता है।[2]दूसरी ओर, आधुनिक इलेक्ट्रॉनिक उपकरण गैर-रैखिक उपकरणों, सुरक्षा सर्किट और एक ढांकता हुआ ब्रेकडाउन में उत्पन्न होने के कारण एक साथ उच्च और निम्न-प्रतिबाधा भार हो सकते हैं। नतीजतन, इसने एक ही उछाल के दौरान एक उच्च-वोल्टेज, उच्च-वर्तमान आउटपुट उत्पन्न करने की क्षमता के साथ संयोजन तरंग जनरेटर के निर्माण को प्रेरित किया।[2]इसके अलावा, दोनों मानकों में अलग-अलग तरंगों की सहनशीलता होती है[6] और अन्य तकनीकी आवश्यकताएं। इस प्रकार, IEC 61000-4-5 को IEC 60060-1 और अन्य उच्च-वोल्टेज परीक्षणों के साथ भ्रमित नहीं होना है जो 1.2/50 μs या 8/20 μs आवेग का भी उपयोग करते हैं।[5]


आईईसी 61000-4-5 एड। 2 और एड। 3

जब एक युग्मन नेटवर्क का उपयोग किया जाता है, तो पिछले अनुभव ने विभिन्न जनरेटर के बीच असंगत तरंगों को दिखाया है। इस प्रकार, IEC 61000-4-5 एड में एक महत्वपूर्ण परिवर्तन। 3 यह है कि एक संयोजन तरंग जनरेटर को केवल आउटपुट पर संलग्न 18 μF कैपेसिटर के साथ सत्यापित किया जाना चाहिए। यह शॉर्ट-सर्किट करंट वेवफॉर्म पर महत्वपूर्ण प्रभाव डालता है। यदि जनरेटर को कपलिंग कैपेसिटर को ध्यान में रखे बिना डिजाइन किया जाना है, तो आउटपुट अब मानक अनुरूप नहीं होगा।[7] तीसरे संस्करण ने तरंग परिभाषाओं को भी सरल बनाया। पहले के मानक में IEC 60060-1 या IEC 60469-1 पर आधारित 1.2/50-8/20 μs वेवफॉर्म पैरामीटर्स की दो परिभाषाएं थीं, और IEC पर आधारित 10/700-5/320 μs वेवफॉर्म पैरामीटर्स की दो परिभाषाएं थीं। 60060-1 या आईटीयू-टी के सीरीज। ईडी। 3 ने इन मानकों के संदर्भों को हटा दिया और स्टैंडअलोन परिभाषाएँ दी।[3][4]विशेष रूप से, फ्रंट टाइम को IEC 60060-1 के दृष्टिकोण का उपयोग करते हुए एक्सट्रपलेटेड वर्चुअल ओरिजिन से समय अंतराल के बजाय उदय समय के संदर्भ में फिर से परिभाषित किया गया है। यह एक आस्टसीलस्कप पर अंतर्निहित माप सुविधा का उपयोग करने की अनुमति देता है, परीक्षण प्रक्रियाओं को सरल करता है। व्यावहारिक उद्देश्यों के लिए, दोनों परिभाषाओं के बीच अंतर नगण्य हैं।[7]हालाँकि, क्योंकि नई परिभाषा IEC 60060-1 के आधार पर बनाई गई थी, IEC 60469-1 की परिभाषाओं के अनुसार कैलिब्रेट किया गया जनरेटर अब मानक अनुरूप नहीं हो सकता है।[4]


सर्किट विश्लेषण

1.2/50-8/20 μs जेनरेटर

Simplified Schematic of the 1.2/50-8/20 μs कॉम्बिनेशन वेव जेनरेटर
1.2/50-8/20 μs कॉम्बिनेशन वेव जेनरेटर का सरलीकृत योजनाबद्ध

कॉम्बिनेशन वेव जेनरेटर अनिवार्य रूप से एक कैपेसिटर डिस्चार्ज सर्किट है। प्रारंभ में, स्विच खुला है, एक उच्च वोल्टेज स्रोत ऊर्जा-भंडारण संधारित्र को चार्ज करता है एक वर्तमान-सीमित अवरोधक के माध्यम से . इसके बाद पल्स बनाने वाला नेटवर्क के माध्यम से लोड को एक आवेग देने के लिए स्विच को बंद कर दिया जाता है, जिसमें एक राइज टाइम शेपिंग इंडक्टर होता है। , प्रतिरोधों को आकार देने वाली दो आवेग अवधि और , और एक प्रतिबाधा मिलान रोकनेवाला .

मानक घटक मूल्यों या व्यावहारिक सर्किटों को निर्दिष्ट नहीं करता है, मानक आवश्यकताओं के अनुरूप किसी भी उपयुक्त डिजाइन का उपयोग किया जा सकता है।

डिजाइन समीकरणों और घटक मूल्यों सहित आदर्श वृद्धि जनरेटर का एक पूर्ण सर्किट विश्लेषण प्रस्तुति में उपलब्ध है। हेस्टरमैन एट, अल द्वारा वोल्टेज सर्ज इम्यूनिटी टेस्टिंग का परिचय।[8] तीसरे संस्करण के लिए एक अद्यतन व्युत्पत्ति Carobbi et, al द्वारा 1,2/50-8/20 μs संयोजन तरंग जनरेटर के प्राथमिक और आदर्श समतुल्य सर्किट मॉडल में दी गई है।[7]


डिजाइन समीकरण

निम्नलिखित डिज़ाइन समीकरण Carobbi et, al द्वारा व्युत्पन्न किए गए हैं। इन समीकरणों में चार्जिंग वोल्टेज है , और घटक हैं , , , , और .[7]


ओपन-सर्किट वोल्टेज

ओपन-सर्किट वोल्टेज के लिए, इसका लाप्लास ट्रांसफॉर्म#एस-डोमेन समतुल्य सर्किट और प्रतिबाधा है:

 

 

 

 

(1)

कहाँ:

 

 

 

 

(2)

 

 

 

 

(3)

इस प्रकार, ओपन-सर्किट वोल्टेज एक दोहरा घातीय तरंग है:

 

 

 

 

(4)

वोल्टेज अपने चरम मान पर पहुँचता है:

 

 

 

 

(5)

और शिखर वोल्टेज है:

 

 

 

 

(6)

शॉर्ट-सर्किट करंट

जब आउटपुट छोटा होता है, तो ध्यान दें कि अंतिम अवरोधक ( योजनाबद्ध में) प्रभावी ढंग से हटा दिया जाता है।

शॉर्ट-सर्किट करंट के लिए, इसका लाप्लास ट्रांसफॉर्म#s-डोमेन समतुल्य सर्किट और प्रतिबाधा है:

 

 

 

 

(7)

कहाँ:

 

 

 

 

(8)

 

 

 

 

(9)

 

 

 

 

(10)

इस प्रकार, शॉर्ट-सर्किट करंट एक नम साइन वेव है (एक RLC_circuit#Underdamped_response से):

 

 

 

 

(11)

धारा अपने चरम मान पर पहुँचती है:

 

 

 

 

(12)

और शिखर धारा है:

 

 

 

 

(13)

उपाय

में आयाम की उपेक्षा करें 4, यह बनता है:

 

 

 

 

(14)

प्रतिस्थापित करके :

 

 

 

 

(15)

अनुपात बनाने के लिए चुना जाना चाहिए के वेवफ़ॉर्म का फ्रंट-टाइम अनुपात पर एक अवधि है . संख्यात्मक रूप से मूल्यांकन करके के तरंगरूप (इसके अग्र समय और अवधि सहित) के इस अनुपात में परिवर्तन करते हुए समाधान पाया जाता है . अगला, और संख्यात्मक रूप से भिन्न द्वारा गणना की जाती है जब तक 14 के वेवफॉर्म का फ्रंट टाइम 1.2 μs है। समाधान है = 68.2 μs। इसलिए, = 0.4 μs।

में आयाम की उपेक्षा करें 11, यह बनता है:

 

 

 

 

(16)

प्रतिस्थापित करके :

 

 

 

 

(17)

मूल्य बनाने के लिए चुना जाना चाहिए के वेवफ़ॉर्म की अवधि आगे के समय के अनुपात से अधिक होती है . संख्यात्मक रूप से मूल्यांकन करके का वेवफॉर्म (इसके फ्रंट टाइम और अवधि सहित) बदलता रहता है , समाधान मिल गया है . अगला, तक इसे संख्यात्मक रूप से बदलकर गणना की जाती है 16 के तरंगरूप की अवधि 20 μs होती है। सही अवधि से फ्रंट टाइम भी अपने आप संतुष्ट हो जाता है। समाधान है .

एक बार , , और हल हो गए हैं, सर्किट घटक मान प्राप्त किए जा सकते हैं, पहले व्युत्पन्न होता है।

ध्यान दें कि प्रभावी आउटपुट प्रतिबाधा (विभाजित करके) है 6 द्वारा 13):

 

 

 

 

(18)

और इस रूप में पुनर्व्यवस्थित किया जा सकता है:

 

 

 

 

(19)

आउटपुट प्रतिबाधा सेट करें = 2 Ω, हल है = 26.1 Ω.

अंत में, अन्य घटक मूल्यों का बंद-रूप समाधान है:

 

 

 

 

(20)

 

 

 

 

(21)

 

 

 

 

(22)

 

 

 

 

(23)

समाधान है = 5.93 μF, = 10.9 μH, = 20.2 Ω, और = 0.814 Ω.

आउटपुट पीक वोल्टेज चार्जिंग वोल्टेज से थोड़ा कम है। वोल्टेज को स्केल करने के लिए, आयाम का उपयोग करें 4 और सेट E = 1, यह पैदावार . इस प्रकार, संधारित्र चार्ज वोल्टेज है आउटपुट पीक वोल्टेज का गुना।

ध्यान दें कि यह समाधान कपलिंग कैपेसिटर पर विचार नहीं करता है, और इसका एक अंडरशूट भी है . दोनों समस्याओं के समाधान पर निम्नलिखित अनुभागों में चर्चा की गई है।

युग्मन संधारित्र

एक अतिरिक्त 18 μF श्रृंखला कपलिंग कैपेसिटर का ओपन-सर्किट वोल्टेज पर लगभग कोई प्रभाव नहीं पड़ता है, लेकिन शॉर्ट-सर्किट करंट को महत्वपूर्ण रूप से प्रभावित करता है।

कार्बोबी एट, अल। श्रृंखला युग्मन संधारित्र के प्रभाव को ध्यान में रखने के लिए निम्नलिखित पुनरावृत्त, परीक्षण-और-त्रुटि डिजाइन प्रक्रिया का सुझाव दिया। सबसे पहले, संधारित्र पर विचार किए बिना, मूल सर्किट विश्लेषण का पुन: उपयोग किया जाता है, और सर्किट घटकों के मान संख्यात्मक सॉल्वर के माध्यम से प्राप्त किए जाते हैं। अगला, संधारित्र जोड़ा जाता है और शॉर्ट-सर्किट तरंग के परिवर्तन को नोट किया जाता है। फिर, संख्यात्मक सॉल्वर के लिए लक्ष्य तरंग पैरामीटर पूर्व-विकृत होते हैं, घटक मानों का एक नया सेट प्राप्त करते हैं (सामने का समय, अवधि और प्रभावी आउटपुट प्रतिबाधा बदलकर)। उदाहरण के लिए, यदि पीक करंट बहुत कम हो जाता है, तो प्रभावी आउटपुट प्रतिबाधा लक्ष्य को समायोजित करके उच्च पीक करंट के लिए घटक मानों की पुनर्गणना की जाती है। वांछित तरंग प्राप्त होने तक इन चरणों को दोहराया जाता है। यहां दिया गया परिणाम दो पुनरावृत्तियों के बाद 1.5% के भीतर सटीक है, उच्च सटीकता के लिए अधिक पुनरावृत्तियों की आवश्यकता है। [7]


परिणाम

Ideal Component Values
(Numerical Approximation)
18 μF
Series
Capacitor
Charging
Voltage
(V)

(μF)

(μH)

(Ω)

(Ω)

(Ω)
Current
Undershoot
(%)
By
No 1060 5.93 10.9 0.814 20.2 26.1 34 Carobbi et, al.[7]
No 1082 6.04 10.4 0.941 25.1 19.8 27.4 Hesterman, et. al.[8]
Yes 1063 9.98 10.7 0.832 9.39 25.5 39 Carobbi et, al.[7]

दोनों स्रोतों ने दिखाया कि 30% शॉर्ट-सर्किट करंट ओवरशूट सीमा का उल्लंघन किए बिना तरंग आवश्यकताओं को ठीक से पूरा करना संभव नहीं है। फिर भी, हेस्टरमैन, एट। अल। सहिष्णुता के भीतर तरंग मापदंडों को समायोजित करके एक अनुमानित समाधान प्रस्तुत किया।[8]Carobbi et, al द्वारा व्युत्पत्ति। अंडरशूट आवश्यकता को नजरअंदाज कर दिया, यह इंगित करते हुए कि एक व्यावहारिक सर्किट कुछ मामलों में ओवरशूट को व्यावहारिक रूप से शून्य तक भी कम कर सकता है यदि एक यूनिडायरेक्शनल स्विच का उपयोग किया जाता है।[7]इसके अलावा, IEC 61000-4-5 बताता है कि कपलिंग नेटवर्क के आउटपुट पर कोई ओवरशूट या अंडरशूट आवश्यकता नहीं है।

ये समाधान केवल एक आदर्श जनरेटर के लिए मान्य हैं, जो सर्किट सिमुलेशन के लिए उपयुक्त हैं। इसे व्यावहारिक जनरेटर डिजाइन के शुरुआती बिंदु के रूप में इस्तेमाल किया जा सकता है, लेकिन स्विच गैर-आदर्शताओं के कारण घटक मूल्यों को आगे समायोजित करना पड़ता है। एक आदर्श परिपथ में, ओपन-सर्किट वोल्टेज वृद्धि का समय समय स्थिरांक द्वारा नियंत्रित होता है , लेकिन एक व्यावहारिक स्विच के कारण वृद्धि समय अवक्रमण हो सकता है। इसके अलावा, विभिन्न प्रकार के स्विच के उपयोग के कारण, एक वास्तविक जनरेटर अंडरशूट के साथ एक द्विदिश आवेग या अंडरशूट के बिना एक यूनिडायरेक्शनल आवेग उत्पन्न कर सकता है। एक आदर्श सर्किट मॉडल इन गैर-रैखिक प्रभावों की भविष्यवाणी नहीं कर सकता है, और इसे व्यावहारिक जनरेटर के पूर्ण सर्किट मॉडल के रूप में नहीं माना जाना चाहिए।[7]


10/700-5/320 μs जेनरेटर

10/700-5/320 μs उछाल के लिए एक अलग संयोजन तरंग जेनरेटर का उपयोग किया जाता है।

Simplified Schematic of the 1.2/50-8/20 μs कॉम्बिनेशन वेव जेनरेटर
10/700-5/320 μs कॉम्बिनेशन वेव जेनरेटर का सरलीकृत योजनाबद्ध

टेस्ट स्तर

निम्न तालिका संयोजन तरंग जेनरेटर के पीक ओपन-सर्किट वोल्टेज और शॉर्ट-सर्किट करंट को दर्शाती है।

Electrical Surge Test Levels (IEC/EN 61000-4-5)
Class Test Level
(V)
Max Peak Current @ 2 Ω
(A)
1 500 250
2 1000 500
3 2000 1000
4 4000 2000
X Special Special
X can be any level specified in product specific standards.
It can be above, below or between the others.

पूर्ण धारा हमेशा वास्तव में DUT पर लागू नहीं होती है। परीक्षण सेटअप और पोर्ट प्रकार के आधार पर, युग्मन नेटवर्क के एक भाग के रूप में एक अतिरिक्त अवरोधक का उपयोग DUT में पीक सर्ज करंट को कम करने के लिए किया जा सकता है, जिससे आउटपुट प्रतिबाधा 12 Ω या 42 Ω तक बढ़ जाती है।

यह भी देखें

संदर्भ

  1. "IEC 61000-4-5:2014+AMD1:2017 CSV Consolidated version - Electromagnetic compatibility (EMC) - Part 4-5: Testing and measurement techniques - Surge immunity test". webstore.iec.ch. International Electrotechnical Commission. 2017.
  2. 2.0 2.1 2.2 2.3 Richman, Peter (1983). इलेक्ट्रॉनिक सिस्टम के परीक्षण के लिए सिंगल-आउटपुट, वोल्टेज और करंट सर्ज जनरेशन. 1983 IEEE International Symposium on Electromagnetic Compatibility. IEEE.
  3. 3.0 3.1 Niechcial, Frank (2020). Technical Note 0107: Burst and Surge, Summary of Changes to the Standard (PDF) (Technical report). Ametek CTS GmbH.
  4. 4.0 4.1 4.2 IEC 61000-4-5 第3版 改訂発行の対応とその改訂詳細について (PDF) (Technical report) (in 日本語). NoiseKen. 2014-05-29.
  5. 5.0 5.1 Rowe, Martin (2011-12-16). "मानक ज्यादातर परीक्षण आवेगों को परिभाषित करते हैं". EDN.
  6. G.P. Fotis; I.F. Gonos; I.A. Stathopulos (2004). Simulation and Experiment for Surge Immunity According to EN 61000-4-5 (PDF) (Technical report). National Technical University of Athens.
  7. 7.0 7.1 7.2 7.3 7.4 7.5 7.6 7.7 7.8 Carlo F. M. Carobbi; Alessio Bonci (2013). "Elementary and ideal equivalent circuit model of the 1,2/50-8/20 μs combination wave generator". IEEE Electromagnetic Compatibility Magazine. IEEE. 2 (4): 51-57. doi:10.1109/MEMC.2013.6714698. S2CID 44247646.
  8. 8.0 8.1 8.2 Hesterman, Bryce; Powell, Douglas (2007-09-18). वोल्टेज सर्ज प्रतिरक्षण परीक्षण का परिचय (PDF). IEEE Power Electronics Society Denver Chapter Meeting.


बाहरी संबंध