क्लॉक डोमेन क्रॉसिंग
डिजिटल इलेक्ट्रॉनिक डिज़ाइन में एक क्लॉक डोमेन क्रॉसिंग (सीडीसी), या बस घड़ी संकेत क्रॉसिंग, एक तुल्यकालिक सर्किट डिजिटल सर्किट में एक क्लॉक सिग्नल डोमेन से दूसरे में सिग्नल का ट्रैवर्सल है। यदि कोई सिग्नल फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) #समय के विचारों पर जोर नहीं देता है और पंजीकृत नहीं है, तो यह आने वाली घड़ी की सीमा पर अतुल्यकालिक संचार दिखाई दे सकता है।[1]
एक सिंक्रोनस सिस्टम एक सिंगल इलेक्ट्रॉनिक थरथरानवाला से बना होता है जो एक क्लॉक सिग्नल उत्पन्न करता है, और इसका क्लॉक डोमेन- उस ऑसिलेटर से उस सिग्नल द्वारा सीधे क्लॉक किए गए मेमोरी एलिमेंट्स, और उन मेमोरी एलिमेंट्स के आउटपुट से जुड़े संयोजन तर्क
प्रकाश की गति | प्रकाश की गति में देरी, घड़ी का तिरछापन, आदि के कारण, ऐसी तुल्यकालिक प्रणाली में घड़ी डोमेन का आकार घड़ी की आवृत्ति के व्युत्क्रमानुपाती होता है।[2]शुरुआती कंप्यूटरों में, आमतौर पर सभी डिजिटल लॉजिक एक क्लॉक डोमेन में चलते थे। संचरण लाइन सिग्नल अखंडता के कारण मानक मुद्रित सर्किट बोर्ड ट्रेस पर 66 मेगाहर्ट्ज से ऊपर डिजिटल सिग्नल ले जाना मुश्किल है (एक सिंक्रोनस डिजिटल सिस्टम में क्लॉक सिग्नल उच्चतम आवृत्ति है), सीपीयू जो उस गति से तेजी से चलते हैं, वे एक चिप पर सिस्टम होते हैं |सिंगल-चिप सीपीयू एक चरण बंद लूप (पीएलएल) या अन्य ऑन-चिप ऑसिलेटर के साथ, सबसे तेज सिग्नल ऑन-चिप रखते हैं। सबसे पहले, प्रत्येक सीपीयू चिप अपने स्वयं के एकल घड़ी डोमेन में चलता था, और कंप्यूटर के बाकी डिजिटल लॉजिक दूसरे धीमी घड़ी डोमेन में चलते थे। कुछ आधुनिक सीपीयू में इतनी तेज गति वाली घड़ी होती है, जिससे डिजाइनरों को एक ही सीपीयू चिप पर कई अलग-अलग घड़ी डोमेन बनाने के लिए मजबूर होना पड़ता है।[when?][which?]
अलग-अलग क्लॉक सिग्नल डोमेन में ऐसी क्लॉक होती हैं जिनकी घड़ी की आवृत्ति अलग होती है, एक अलग चरण (तरंगें) (या तो अलग-अलग क्लॉक लेटेंसी या एक अलग क्लॉक स्रोत के कारण), या दोनों।[3] किसी भी तरह से दो डोमेन में घड़ी के किनारों के बीच संबंध पर भरोसा नहीं किया जा सकता है।
उच्च आवृत्ति वाले क्लॉक डोमेन के लिए सिंगल बिट सिग्नल को सिंक्रोनाइज़ करना फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) के माध्यम से सिग्नल को पंजीकृत करके पूरा किया जा सकता है। उच्च आवृत्ति क्लॉक गंतव्य डोमेन।
सीडीसी मेटास्टेबिलिटी मुद्दे अतुल्यकालिक घड़ी डोमेन के बीच हो सकते हैं; यह डोमेन क्रॉसिंग मेटास्टेबिलिटी को रीसेट करने के विपरीत है, जो सिंक्रोनस और एसिंक्रोनस क्लॉक डोमेन के बीच हो सकता है।[4] डेस्टिनेशन क्लॉक डोमेन में इलेक्ट्रॉनिक्स में सीडीसी मेटास्टेबिलिटी के साथ समस्याओं से बचने के लिए, डेस्टिनेशन डोमेन में री-सिंक्रनाइज़ेशन फ्लिप-फ्लॉप के न्यूनतम 2 चरण शामिल हैं। धीमी आवृत्ति के साथ क्लॉक डोमेन में आने वाले एकल बिट सिग्नल को सिंक्रोनाइज़ करना अधिक बोझिल है। इसके लिए आमतौर पर गंतव्य डोमेन से स्रोत डोमेन तक प्रतिक्रिया के रूप में प्रत्येक क्लॉक डोमेन में एक रजिस्टर की आवश्यकता होती है, यह दर्शाता है कि सिग्नल का पता चला था।[5]अन्य संभावित क्लॉक डोमेन क्रॉसिंग डिज़ाइन त्रुटियों में ग्लिट्स और डेटा हानि शामिल हैं।[6] कुछ मामलों में, घड़ी गेटिंग का परिणाम दो क्लॉक डोमेन में हो सकता है जहां स्लो डोमेन एक सेकंड से अगले में बदलता है।
यह भी देखें
- क्रॉसस्टॉक (इलेक्ट्रॉनिक्स)
- मेटास्टेबिलिटी (इलेक्ट्रॉनिक्स)
- विश्व स्तर पर अतुल्यकालिक स्थानीय रूप से तुल्यकालिक | विश्व स्तर पर अतुल्यकालिक, स्थानीय रूप से तुल्यकालिक
- स्रोत-तुल्यकालिक
- ग्रे कोड
- सरल प्रोसेसर की अतुल्यकालिक सरणी
- विषय में डुप्लिकेट किया गया है Flip-flop (electronics) § Timing considerations
संदर्भ
- ↑ Parker, Roy H. (2004-06-02). "Caution: Clock Crossing – A prescription for uncontaminated data across clock domains". Chip Design Magazine – Tools, Technologies & Methodologies. No. 5. Extension Media, Inc. Article 32. Archived from the original on 2019-03-27.
- ↑ Seitz, Charles L. (December 1979) [1978-07-23]. "Chapter 7: System Timing" (PDF). In Mead, Carver; Conway, Lynn (eds.). Introduction to VLSI Design (1 ed.). Addison Wesley. ISBN 0-20104358-0. ISBN 978-0-20104358-7. Archived (PDF) from the original on 2020-06-19. Retrieved 2020-08-06. (46 pages) (NB. Cf. isochronous region.)
- ↑ Asic World: Interfacing Two Clock Domains
- ↑ BTV: Reset Domain Crossing Sign-Off Fundamentals
- ↑ Stein, Mike (2003-07-24). "Crossing the abyss: asynchronous signals in a synchronous world – as digital design becomes increasingly sophisticated, circuits with multiple clocks must reliably communicate with each other" (PDF). EDN. Paradigm Works, Andover, Massachusetts, USA. pp. 59–60, 62, 64, 66, 68–69. Archived (PDF) from the original on 2020-08-06. Retrieved 2020-08-06.
{{cite magazine}}:|archive-date=/|archive-url=timestamp mismatch (help) (7 pages) - ↑ SemiEngineering: Clock Domain Crossing (CDC)
अग्रिम पठन
- Patil, Girish (2004). "Clock domain crossing - Closing the loop on clock domain functional implementation problems" (PDF). Cadence Design Systems. Archived from the original (PDF) on 2007-01-25. (10 pages)
- Yeung, Ping (2007). "Five Steps to Quality CDC Verification" (PDF). eeNews Europe. Mentor Graphics. (17 pages)
- Athanas, Peter M. (2015). "1: Clock Domain Crossing". LEDA. Course 4514. Blacksburg, Virginia, USA: Bradley Department of Electrical and Computer Engineering, Virginia Tech. Archived from the original on 2015-05-11. Retrieved 2020-08-06.
