यूनिवर्सल अतुल्यकालिक रिसीवर-ट्रांसमीटर

UART के लिए ब्लॉक आरेख

एक सार्वभौमिक अतुल्यकालिक रिसीवर-ट्रांसमीटर (UART /ˈjuːɑːrt/) अतुल्यकालिक धारावाहिक संचार के लिए कंप्यूटर हार्डवेयर डिवाइस है जिसमें डेटा फॉर्मेट और ट्रांसमिशन स्पीड को कंफिगर किया जा सकता है। यह डेटा अंश ्स को एक-एक करके भेजता है, कम से कम महत्वपूर्ण से सबसे महत्वपूर्ण, स्टार्ट और स्टॉप बिट्स द्वारा तैयार किया जाता है ताकि संचार चैनल द्वारा सटीक समय को नियंत्रित किया जा सके। विद्युत संकेतन स्तरों को UART के बाहरी ड्राइवर सर्किट द्वारा नियंत्रित किया जाता है। सामान्य सिग्नल स्तर RS-232, RS-485, और रॉ ट्रांजिस्टर-ट्रांजिस्टर लॉजिक#सीरियल सिग्नलिंग हैं लघु डिबगिंग लिंक के लिए। शुरुआती टेलीटाइपराइटर ने डिजिटल वर्तमान लूप इंटरफ़ेस का इस्तेमाल किया।

यह शुरुआती कंप्यूटर संचार उपकरणों में से था, जिसका उपयोग कमांड लाइन इंटरफेस के लिए टेलेटाइपराइटर को जोड़ने के लिए किया जाता था। यह सीरियल लाइन इंटरनेट प्रोटोकॉल के लिए शुरुआती हार्डवेयर सिस्टम भी था।

एक यूएआरटी आमतौर पर कंप्यूटर या परिधीय डिवाइस आनुक्रमिक द्वार पर सीरियल संचार के लिए उपयोग किया जाने वाला व्यक्ति (या एक) एकीकृत सर्किट (आईसी) होता है। या अधिक यूएआरटी बाह्य उपकरणों को आमतौर पर microcontroller चिप्स में एकीकृत किया जाता है। विशिष्ट यूएआरटी का उपयोग स्थानीय इंटरकनेक्ट नेटवर्क, स्मार्ट कार्ड और सिम कार्ड के लिए किया जाता है।

एक संबंधित डिवाइस, सार्वभौमिक तुल्यकालिक और अतुल्यकालिक रिसीवर-ट्रांसमीटर (यूएसएआरटी) भी सिंक्रोनस ऑपरेशन का समर्थन करता है।

सीरियल डेटा प्रसारित करना और प्राप्त करना

See also: Asynchronous serial communication

यूनिवर्सल एसिंक्रोनस रिसीवर-ट्रांसमीटर (यूएआरटी) डेटा के बाइट लेता है और व्यक्तिगत बिट्स को अनुक्रमिक फैशन में प्रसारित करता है। गंतव्य पर, दूसरा यूएआरटी बिट्स को पूर्ण बाइट्स में फिर से इकट्ठा करता है। प्रत्येक यूएआरटी में शिफ्ट का रजिस्टर होता है, जो सीरियल और समांतर रूपों के बीच रूपांतरण की मौलिक विधि है। एकल तार या अन्य माध्यम से डिजिटल सूचना (बिट्स) का सीरियल ट्रांसमिशन कई तारों के माध्यम से समानांतर ट्रांसमिशन की तुलना में कम खर्चीला है।

यूएआरटी आमतौर पर उपकरणों के विभिन्न मदों के बीच उपयोग किए जाने वाले बाहरी संकेतों को सीधे उत्पन्न या प्राप्त नहीं करता है। यूएआरटी के तर्क स्तर के संकेतों को बाहरी सिग्नलिंग स्तरों से परिवर्तित करने के लिए अलग इंटरफ़ेस उपकरणों का उपयोग किया जाता है, जो मानकीकृत वोल्टेज स्तर, वर्तमान स्तर या अन्य संकेत हो सकते हैं।

संचार 3 मोड हो सकता है:

• सिम्पलेक्स संचार (केवल दिशा में, प्राप्त करने वाले डिवाइस के लिए ट्रांसमिटिंग डिवाइस पर सूचना वापस भेजने के लिए कोई प्रावधान नहीं है)
• डुप्लेक्स (दूरसंचार)#Full_duplex (दोनों डिवाइस ही समय में भेजते और प्राप्त करते हैं)
• डुप्लेक्स (दूरसंचार)#हाफ_डुप्लेक्स (उपकरण बारी-बारी से संचारण और प्राप्त करते हैं)

डेटा फ़्रेमिंग

UART frame, field length in Bits

1	5-9								0-1	1-2
Start Bit	Data Frame								Parity Bits	Stop Bits

यूएआरटी के काम करने के लिए निम्नलिखित सेटिंग्स को प्रेषण और प्राप्त करने वाले पक्ष दोनों पर समान होना चाहिए:

• बॉड दर
• समता द्वियक
• डेटा बिट्स का आकार
• स्टॉप बिट्स साइज
• प्रवाह नियंत्रण (डेटा)

8 डेटा बिट्स की सबसे आम सेटिंग्स में, कोई समता नहीं और 1 स्टॉप बिट (उर्फ 8N1), प्रोटोकॉल दक्षता 80% है। तुलना करके ईथरनेट फ्रेम 97% तक है।

UART फ्रेम का उदाहरण। इस आरेख में, बाइट भेजा जाता है, जिसमें स्टार्ट बिट होता है, उसके बाद आठ डेटा बिट्स (D0-7), और दो स्टॉप बिट, 11-बिट UART फ्रेम के लिए। डेटा और स्वरूपण बिट्स की संख्या, समता बिट की उपस्थिति या अनुपस्थिति, समता का रूप (सम या विषम) और संचरण की गति संचार पक्षों द्वारा पूर्व-सहमत होनी चाहिए। स्टॉप बिट वास्तव में स्टॉप अवधि है; ट्रांसमीटर की स्टॉप अवधि मनमाने ढंग से लंबी हो सकती है। यह निर्दिष्ट राशि से कम नहीं हो सकता, आमतौर पर 1 से 2 बिट बार। रिसीवर को ट्रांसमीटर की तुलना में कम स्टॉप अवधि की आवश्यकता होती है। प्रत्येक डेटा फ्रेम के अंत में, रिसीवर अगले स्टार्ट बिट की प्रतीक्षा करने के लिए थोड़ी देर के लिए रुक जाता है। यही अंतर है जो ट्रांसमीटर और रिसीवर को सिंक्रोनाइज़ करता है। बीसीएलके = बेस क्लॉक

UART के फ्रेम में 5 तत्व होते हैं:

• निष्क्रिय (तर्क उच्च (1))
• प्रारंभ बिट (तर्क कम (0))
• डेटा बिट्स
• समता द्वियक
• बंद करो (तर्क उच्च (1))

निष्क्रिय, कोई डेटा स्थिति उच्च-वोल्टेज या संचालित नहीं है। यह टेलीग्राफी की ऐतिहासिक विरासत है, जिसमें यह दिखाने के लिए कि लाइन और ट्रांसमीटर क्षतिग्रस्त नहीं हैं, लाइन को ऊंचा रखा जाता है।

प्रत्येक वर्ण को लॉजिक लो स्टार्ट बिट, डेटा बिट्स, संभवतः समता बिट और या अधिक स्टॉप बिट्स के रूप में तैयार किया गया है। अधिकांश अनुप्रयोगों में सबसे कम महत्वपूर्ण डेटा बिट (इस आरेख में बाईं ओर वाला) पहले प्रसारित होता है, लेकिन अपवाद हैं (जैसे आईबीएम 2741 प्रिंटिंग टर्मिनल)।

प्रारंभ बिट

प्रारंभ बिट रिसीवर को संकेत देता है कि नया चरित्र आ रहा है।

डेटा बिट

अगले पांच से नौ बिट, नियोजित कोड सेट के आधार पर, वर्ण का प्रतिनिधित्व करते हैं।

समता बिट

यदि समता बिट का उपयोग किया जाता है, तो इसे सभी डेटा बिट्स के बाद रखा जाएगा।

समानता बिट यूएआरटी प्राप्त करने के लिए यह बताने का तरीका है कि ट्रांसमिशन के दौरान कोई डेटा बदल गया है या नहीं।

थोड़ा रुकें

अगले या दो बिट हमेशा मार्क (तर्क उच्च, यानी, '1') स्थिति में होते हैं और स्टॉप बिट (एस) कहलाते हैं। वे रिसीवर को संकेत देते हैं कि चरित्र पूरा हो गया है। चूँकि स्टार्ट बिट लॉजिक लो (0) है और स्टॉप बिट लॉजिक हाई (1) है, वर्णों के बीच हमेशा कम से कम दो गारंटीकृत सिग्नल परिवर्तन होते हैं।

यदि रेखा वर्ण समय से अधिक समय तक लॉजिक कम स्थिति में आयोजित की जाती है, तो यह #ब्रेक स्थिति है जिसे यूएआरटी द्वारा पता लगाया जा सकता है।

रिसीवर

यूएआरटी हार्डवेयर के सभी संचालन आंतरिक घड़ी संकेत द्वारा नियंत्रित होते हैं जो डेटा दर के से अधिक पर चलता है, आमतौर पर बिट दर से 8 या 16 गुणा। रिसीवर प्रारंभ बिट की शुरुआत की तलाश में, प्रत्येक घड़ी पल्स पर आने वाले सिग्नल की स्थिति का परीक्षण करता है। यदि स्पष्ट प्रारंभ बिट बिट समय के कम से कम आधे समय तक रहता है, तो यह मान्य है और नए वर्ण की शुरुआत का संकेत देता है। यदि नहीं, तो इसे नकली नाड़ी माना जाता है और इसे नजरअंदाज कर दिया जाता है। कुछ और समय प्रतीक्षा करने के बाद, लाइन की स्थिति का फिर से नमूना लिया जाता है और परिणामी स्तर को शिफ्ट रजिस्टर में दर्ज किया जाता है। वर्ण लंबाई (आमतौर पर 5 से 8 बिट्स) के लिए बिट अवधि की आवश्यक संख्या बीत जाने के बाद, शिफ्ट रजिस्टर की सामग्री (समानांतर फैशन में) प्राप्त प्रणाली को उपलब्ध कराई जाती है। UART नया डेटा उपलब्ध होने का संकेत देने वाला फ़्लैग सेट करेगा, और यह अनुरोध करने के लिए कि होस्ट प्रोसेसर प्राप्त डेटा को स्थानांतरित करता है, प्रोसेसर बाधा भी उत्पन्न कर सकता है।

कम्युनिकेटिंग यूएआरटी के पास संचार सिग्नल के अलावा कोई साझा समय प्रणाली नहीं है। आम तौर पर, यूएआरटी डेटा लाइन के प्रत्येक परिवर्तन पर अपनी आंतरिक घड़ियों को पुन: सिंक्रनाइज़ करते हैं जिन्हें नकली नाड़ी नहीं माना जाता है। इस तरीके से समय की जानकारी प्राप्त करते हुए, वे विश्वसनीय रूप से तब प्राप्त करते हैं जब ट्रांसमीटर अपनी गति से थोड़ी अलग गति से भेज रहा होता है। सरलीकृत यूएआरटी ऐसा नहीं करते हैं; इसके बजाय वे केवल स्टार्ट बिट के गिरने वाले किनारे पर पुन: सिंक्रनाइज़ करते हैं, और फिर प्रत्येक अपेक्षित डेटा बिट के केंद्र को पढ़ते हैं, और यह सिस्टम काम करता है यदि ब्रॉडकास्ट डेटा दर पर्याप्त सटीक है जिससे स्टॉप बिट्स को मज़बूती से नमूना लेने की अनुमति मिलती है।

UART के लिए यह मानक सुविधा है कि वह अगला प्राप्त करते समय सबसे हाल के वर्ण को संग्रहीत करे। यह डबल बफ़रिंग प्राप्त कंप्यूटर को प्राप्त वर्ण प्राप्त करने के लिए संपूर्ण वर्ण संचरण समय देता है। कई UARTs में रिसीवर शिफ्ट रजिस्टर और होस्ट सिस्टम इंटरफ़ेस के बीच छोटा फर्स्ट-इन, फ़र्स्ट-आउट (FIFO (कंप्यूटिंग और इलेक्ट्रॉनिक्स)) बफर मेमोरी होती है। यह मेजबान प्रोसेसर को यूएआरटी से बाधा को संभालने के लिए और भी अधिक समय देता है और उच्च दरों पर प्राप्त डेटा के नुकसान को रोकता है।

ट्रांसमीटर

ट्रांसमिशन ऑपरेशन सरल है क्योंकि समय को लाइन स्थिति से निर्धारित नहीं करना पड़ता है, न ही यह किसी निश्चित समय अंतराल के लिए बाध्य है। जैसे ही भेजने वाला सिस्टम शिफ्ट रजिस्टर (पिछले कैरेक्टर के पूरा होने के बाद) में कैरेक्टर जमा करता है, UART स्टार्ट बिट उत्पन्न करता है, डेटा बिट्स की आवश्यक संख्या को लाइन से बाहर कर देता है, समता बिट उत्पन्न करता है और भेजता है (यदि उपयोग किया जाता है) ), और स्टॉप बिट्स भेजता है। चूंकि पूर्ण-द्वैध संचालन के लिए पात्रों को ही समय में भेजने और प्राप्त करने की आवश्यकता होती है, यूएआरटी संचरित और प्राप्त वर्णों के लिए दो अलग-अलग बदलाव रजिस्टरों का उपयोग करते हैं। उच्च निष्पादन यूएआरटी में ट्रांसमिट फीफो (फर्स्ट इन फर्स्ट आउट) बफर हो सकता है, जिससे सीपीयू या डीएमए कंट्रोलर शिफ्ट रजिस्टर में बार में कैरेक्टर जमा करने के बजाय फीफो में कई अक्षर जमा कर सके। चूंकि एकल या एकाधिक वर्णों के प्रसारण में CPU गति के सापेक्ष लंबा समय लग सकता है, UART व्यस्त स्थिति दिखाते हुए फ़्लैग बनाए रखता है ताकि होस्ट सिस्टम जान सके कि ट्रांसमिट बफर या शिफ्ट रजिस्टर में कम से कम वर्ण है या नहीं; अगले वर्ण के लिए तैयार भी बाधा के साथ संकेतित किया जा सकता है।

आवेदन

यूएआरटी को प्रसारित और प्राप्त करना समान बिट गति, वर्ण लंबाई, समानता और उचित संचालन के लिए बिट्स को रोकना चाहिए। प्राप्त करने वाला यूएआरटी कुछ बेमेल सेटिंग्स का पता लगा सकता है और मेजबान सिस्टम के लिए फ्रेमिंग त्रुटि फ्लैग बिट सेट कर सकता है; असाधारण मामलों में, प्राप्त करने वाला UART कटे-फटे वर्णों की अनियमित धारा उत्पन्न करेगा और उन्हें होस्ट सिस्टम में स्थानांतरित कर देगा।

मॉडेम से जुड़े व्यक्तिगत कंप्यूटरों के साथ उपयोग किए जाने वाले विशिष्ट सीरियल पोर्ट आठ डेटा बिट्स, कोई समता और स्टॉप बिट का उपयोग नहीं करते हैं; इस कॉन्फ़िगरेशन के लिए, प्रति सेकंड ASCII वर्णों की संख्या 10 से विभाजित बिट दर के बराबर होती है।

कुछ बहुत कम लागत वाले घरेलू कंप्यूटर या अंतः स्थापित प्रणालियाँ यूएआरटी के साथ डिस्पेंस करते हैं और इनपुट पोर्ट की स्थिति का नमूना लेने के लिए सेंट्रल प्रोसेसिंग यूनिट का उपयोग करते हैं या सीधे डेटा ट्रांसमिशन के लिए आउटपुट पोर्ट में हेरफेर करते हैं। जबकि बहुत अधिक CPU-गहन (चूंकि CPU समय महत्वपूर्ण है), UART चिप को इस प्रकार छोड़ा जा सकता है, जिससे धन और स्थान की बचत होती है। तकनीक को बिट पिटाई के रूप में जाना जाता है।

इतिहास

कुछ शुरुआती इलेक्ट्रिक टेलीग्राफ योजनाओं में अल्फ़ाबेटिक वर्णों को प्रसारित करने के लिए चर-लंबाई वाली दालों (मोर्स कोड में) और घूर्णन घड़ी तंत्र का उपयोग किया गया था। पहले धारावाहिक संचार उपकरण (निश्चित-लंबाई वाली दालों के साथ) यांत्रिक स्विच (कम्यूटेटर) को घुमा रहे थे। 5, 6, 7, या 8 डेटा बिट्स का उपयोग करते हुए विभिन्न अक्षरों को सांकेतिक अक्षरों में बदलना टेलीप्रिंटर और बाद में कंप्यूटर बाह्य उपकरणों के रूप में आम हो गए। टेलेटाइपराइटर ने छोटे कंप्यूटर के लिए उत्कृष्ट सामान्य-उद्देश्य I/O उपकरण बनाया।

डिजिटल उपकरण निगम के गॉर्डन बेल ने पीडीपी-1 से शुरू होने वाले कंप्यूटरों की क्रमादेशित डेटा प्रोसेसर श्रृंखला के लिए पहला यूएआरटी डिजाइन किया, जिसमें लाइन यूनिट नामक पूरे सर्किट बोर्ड पर कब्जा कर लिया गया। बेल के अनुसार, यूएआरटी का मुख्य नवाचार सिग्नल को डिजिटल डोमेन में बदलने के लिए इसका नमूनाकरण (सिग्नल प्रोसेसिंग) का उपयोग था, जो पिछले सर्किटों की तुलना में अधिक विश्वसनीय समय की अनुमति देता है जो मैन्युअल रूप से समायोजित तनाव नापने का यंत्र के साथ एनालॉग टाइमिंग डिवाइस का उपयोग करते थे। वायरिंग, बैकप्लेन और अन्य घटकों की लागत को कम करने के लिए, इन कंप्यूटरों ने हार्डवेयर तारों के बजाय सॉफ्टवेयर प्रवाह नियंत्रण का भी बीड़ा उठाया।

डीईसी ने अपने स्वयं के उपयोग के लिए प्रारंभिक एकल-चिप यूएआरटी में लाइन यूनिट डिज़ाइन को संघनित किया। पश्चिमी डिजिटल ने इसे 1971 के आसपास पहले व्यापक रूप से उपलब्ध सिंगल-चिप UART, WD1402A में विकसित किया। यह इंटीग्रेटेड सर्किट|मीडियम-स्केल इंटीग्रेटेड सर्किट का प्रारंभिक उदाहरण था। सिग्नेटिक्स 2650 परिवार से अन्य लोकप्रिय चिप SCN2651 थी।

1980 के दशक के शुरुआती UART का उदाहरण आईबीएम पर्सनल कंप्यूटर के एसिंक्रोनस कम्युनिकेशंस एडेप्टर कार्ड में इस्तेमाल किया जाने वाला राष्ट्रीय सेमीकंडक्टर 8250 UART था। 1990 के दशक में, ऑन-चिप बफ़र्स के साथ नए यूएआरटी विकसित किए गए थे। इसने डेटा हानि के बिना और कंप्यूटर से इस तरह के लगातार ध्यान देने की आवश्यकता के बिना उच्च संचरण गति की अनुमति दी। उदाहरण के लिए, लोकप्रिय नेशनल सेमीकंडक्टर 16550 UART में 16-बाइट FIFO (कंप्यूटिंग और इलेक्ट्रॉनिक्स) है, और इसने 16C550, 16C650, 16C750, और 16C850 सहित कई रूपों को जन्म दिया।

निर्माता के आधार पर, यूएआरटी कार्यों को करने वाले उपकरणों की पहचान करने के लिए विभिन्न शर्तों का उपयोग किया जाता है। इंटेल ने अपने इंटेल 8251 डिवाइस को प्रोग्रामेबल कम्युनिकेशन इंटरफेस कहा है। MOS Technology 6551 को अतुल्यकालिक संचार इंटरफ़ेस एडेप्टर (ACIA) के नाम से जाना जाता था। सीरियल कम्युनिकेशंस इंटरफेस (SCI) शब्द का पहली बार उपयोग MOTOROLA में 1975 के आसपास उनके स्टार्ट-स्टॉप एसिंक्रोनस सीरियल इंटरफ़ेस डिवाइस को संदर्भित करने के लिए किया गया था, जिसे अन्य लोग UART कह रहे थे। Zilog ने कई Zilog SCC या SCCs का निर्माण किया।

2000 के दशक की शुरुआत में, अधिकांश IBM PC संगत कंप्यूटरों ने अपने बाहरी RS-232 COM (हार्डवेयर इंटरफ़ेस) को हटा दिया और USB पोर्ट का उपयोग किया जो डेटा को तेज़ी से भेज सकता है। उन उपयोगकर्ताओं के लिए जिन्हें अभी भी RS-232 सीरियल पोर्ट की आवश्यकता है, बाहरी USB एडेप्टर | USB-to-UART ब्रिज अब आमतौर पर उपयोग किए जाते हैं। वे USB और UART रूपांतरण करने के लिए हार्डवेयर केबल और चिप को मिलाते हैं। सरू सेमीकंडक्टर और एफटीडीआई इन चिप्स के दो महत्वपूर्ण वाणिज्यिक आपूर्तिकर्ता हैं। हालांकि अधिकांश कंप्यूटरों के बाहर उपयोगकर्ताओं के लिए RS-232 पोर्ट अब उपलब्ध नहीं हैं, कई आंतरिक प्रोसेसर और माइक्रोप्रोसेसरों ने हार्डवेयर डिजाइनरों को RS-232 या RS-232 या RS- का उपयोग करने वाले अन्य चिप्स या उपकरणों के साथ इंटरफेस करने की क्षमता देने के लिए UART को अपने चिप्स में बनाया है। संचार के लिए 485।

संरचना

UART में आमतौर पर निम्नलिखित घटक होते हैं:

• एक घड़ी जनरेटर, आमतौर पर बिट अवधि के बीच में नमूना लेने की अनुमति देने के लिए बिट दर का गुणक
• इनपुट और आउटपुट शिफ्ट रजिस्टर
• प्रेषण / नियंत्रण प्राप्त करें
• नियंत्रण तर्क पढ़ें/लिखें
• स्वचालित बॉड दर पहचान माप (वैकल्पिक)
• संचारित/प्राप्त बफ़र्स (वैकल्पिक)
• सिस्टम डेटा बस बफर (वैकल्पिक)
• फर्स्ट-इन, फर्स्ट-आउट (FIFO (कंप्यूटिंग और इलेक्ट्रॉनिक्स)) बफर मेमोरी (वैकल्पिक)
• तीसरे पक्ष के डीएमए नियंत्रक द्वारा आवश्यक संकेत (वैकल्पिक)
• एकीकृत बस माहिर डीएमए नियंत्रक (वैकल्पिक)

विशेष ट्रांसीवर की स्थिति

ओवररन त्रुटि

ओवररन एरर तब होता है जब रिसीवर उस कैरेक्टर को प्रोसेस नहीं कर पाता है जो अगले आने से पहले आया था। प्राप्त वर्णों को धारण करने के लिए विभिन्न उपकरणों में अलग-अलग मात्रा में बफर स्थान होता है। इनपुट बफ़र से वर्णों को निकालने के लिए CPU या DMA नियंत्रक को UART की सेवा करनी चाहिए। यदि सीपीयू या डीएमए नियंत्रक यूएआरटी को जल्दी से सेवा नहीं देता है और बफर भर जाता है, तो ओवररन त्रुटि उत्पन्न होगी और आने वाले वर्ण खो जाएंगे।

अंडररन त्रुटि

एक अंडररन त्रुटि तब होती है जब यूएआरटी ट्रांसमीटर ने वर्ण भेजना पूरा कर लिया है और ट्रांसमिट बफर खाली है। अतुल्यकालिक मोड में इसे संकेत के रूप में माना जाता है कि कोई त्रुटि के बजाय प्रेषित होने के लिए कोई डेटा नहीं रहता है, क्योंकि अतिरिक्त स्टॉप बिट्स को जोड़ा जा सकता है। यह त्रुटि संकेत आमतौर पर USARTs में पाया जाता है, क्योंकि सिंक्रोनस सिस्टम में अंडररन अधिक गंभीर होता है।

फ़्रेमिंग त्रुटि

एक यूएआरटी फ्रेमिंग त्रुटि का पता लगाएगा जब उसे अपेक्षित स्टॉप बिट समय पर स्टॉप बिट नहीं दिखाई देगा। चूंकि प्रारंभ बिट का उपयोग आने वाले चरित्र की शुरुआत की पहचान करने के लिए किया जाता है, इसका समय शेष बिट्स के लिए संदर्भ है। यदि स्टॉप बिट अपेक्षित होने पर डेटा लाइन अपेक्षित स्थिति (उच्च) में नहीं है (डेटा और समता बिट्स की संख्या के अनुसार जिसके लिए UART सेट है), UART फ़्रेमिंग त्रुटि का संकेत देगा। लाइन पर ब्रेक की स्थिति को भी फ्रेमिंग त्रुटि के रूप में संकेतित किया जाता है।

समता त्रुटि

समता बिट तब होता है जब एक-बिट की संख्या की समता (गणित) समता बिट द्वारा निर्दिष्ट संख्या से असहमत होती है। पारेषण त्रुटियों का पता लगाने के लिए अक्सर समता जाँच का उपयोग किया जाता है। समता बिट का उपयोग वैकल्पिक है, इसलिए यह त्रुटि केवल तभी होगी जब समता-जांच सक्षम की गई हो।

तोड़ हालत

एक ब्रेक की स्थिति तब होती है जब रिसीवर इनपुट अंतरिक्ष (तर्क कम, यानी, '0') स्तर पर कुछ अवधि से अधिक समय तक होता है, आमतौर पर, वर्ण समय से अधिक के लिए। यह अनिवार्य रूप से त्रुटि नहीं है, लेकिन रिसीवर को फ्रेमिंग त्रुटि के साथ सभी शून्य-बिट्स के चरित्र के रूप में दिखाई देता है।

शब्द विराम वर्तमान लूप सिग्नलिंग से निकला है, जो टेलेटाइपराइटर के लिए इस्तेमाल किया जाने वाला पारंपरिक सिग्नलिंग था। वर्तमान परिपथ लाइन की स्पेसिंग कंडीशन को करंट फ्लो नहीं होने से दर्शाया जाता है, और बिना करंट फ्लो की बहुत लंबी अवधि अक्सर लाइन में ब्रेक या अन्य फॉल्ट के कारण होती है। कुछ उपकरण ध्यान संकेत के रूप में जानबूझकर अंतरिक्ष स्तर को वर्ण से अधिक समय तक प्रसारित करेंगे। जब सिग्नलिंग दरें बेमेल होती हैं, तो कोई सार्थक वर्ण नहीं भेजा जा सकता है, लेकिन बेमेल रिसीवर का ध्यान कुछ करने के लिए लंबा ब्रेक सिग्नल उपयोगी तरीका हो सकता है (जैसे खुद को रीसेट करना)। कई सिग्नलिंग दरों पर डायल-इन एक्सेस का समर्थन करने के लिए कंप्यूटर सिस्टम सिग्नलिंग दर को बदलने के अनुरोध के रूप में लंबे ब्रेक स्तर का उपयोग कर सकते हैं। DMX512 DMX512#प्रोटोकॉल नए पैकेट की शुरुआत का संकेत देने के लिए ब्रेक स्थिति का उपयोग करता है।

यूएआरटी मॉडल

एक दोहरी UART, या DUART, दो UART को चिप में जोड़ती है। इसी तरह, चौगुनी UART या QUART, चार UART को पैकेज में जोड़ती है, जैसे कि NXP 28L194। ऑक्टल UART या OCTART आठ UART को पैकेज में जोड़ता है, जैसे Exar Corporation XR16L788 या NXP SCC2698।

Model	Description
WD1402A	The first single-chip UART on general sale. Introduced about 1971. Compatible chips included the Fairchild TR1402A and the General Instruments AY-5-1013.
Exar XR21V1410
Intersil 6402
CDP 1854 (RCA, now Intersil)
Zilog Z8440	Universal synchronous and asynchronous receiver-transmitter (USART). 2000 kbit/s. Async, Bisync, SDLC, HDLC, X.25. CRC. 4-byte RX buffer. 2-byte TX buffer. Provides signals needed by a third party DMA controller to perform DMA transfers.
Z8530/Z85C30	This USART has a 3-byte receive buffer and a 1-byte transmit buffer. It has hardware to accelerate the processing of HDLC and SDLC. The CMOS version (Z85C30) provides signals to allow a third party DMA controller to perform DMA transfers. It can do asynchronous, byte level synchronous, and bit level synchronous communications.
8250	Obsolete with 1-byte buffers. These UARTs' maximum standard serial port speed is 9600 bits per second if the operating system has a 1 millisecond interrupt latency. 8250 UARTs were used in the IBM PC 5150 and IBM PC/XT, while the 16450 UART were used in IBM PC/AT-series computers. The 8251 has USART capability.
8251
Motorola 6850
6551
Rockwell 65C52
16450
82510	This UART allows asynchronous operation up to 288 kbit/s, with two independent four-byte FIFOs. It was produced by Intel at least from 1993 to 1996, and Innovastic Semiconductor has a 2011 Data Sheet for IA82510.
16550	This UART's FIFO is broken, so it cannot safely run any faster than the 16450 UART. The 16550A and later versions fix this bug.
16550A	This UART has 16-byte FIFO buffers. Its receive interrupt trigger levels can be set to 1, 4, 8, or 14 characters. Its maximum standard serial port speed if the operating system has a 1 millisecond interrupt latency is 128 kbit/s. Systems with lower interrupt latencies or with DMA controllers could handle higher baud rates. This chip can provide signals that are needed to allow a DMA controller to perform DMA transfers to and from the UART if the DMA mode this UART introduces is enabled. It was introduced by National Semiconductor, which has been sold to Texas Instruments. National Semiconductor claimed that this UART could run at up to 1.5 Mbit/s.
16C552
16650	This UART was introduced by Startech Semiconductor which is now owned by Exar Corporation and is not related to Startech.com. Early versions have a broken FIFO buffer and therefore cannot safely run any faster than the 16450 UART. Versions of this UART that were not broken have 32-character FIFO buffers and could function at standard serial port speeds up to 230.4 kbit/s if the operating system has a 1 millisecond interrupt latency. Current versions of this UART by Exar claim to be able to handle up to 1.5 Mbit/s. This UART introduces the Auto-RTS and Auto-CTS features in which the RTS# signal is controlled by the UART to signal the external device to stop transmitting when the UART's buffer is full to or beyond a user-set trigger point and to stop transmitting to the device when the device drives the CTS# signal high (logic 0).
16750	64-byte buffers. This UART can handle a maximum standard serial port speed of 460.8 kbit/s if the maximum interrupt latency is 1 millisecond. This UART was introduced by Texas Instruments. TI claims that early models can run up to 1 Mbit/s, and later models in this series can run up to 3 Mbit/s.
16850	128-byte buffers. This UART can handle a maximum standard serial port speed of 921.6 kbit/s if the maximum interrupt latency is 1 millisecond. This UART was introduced by Exar Corporation. Exar claims that early versions can run up to 2 Mbit/s, and later versions can run up to 2.25 Mbit/s depending on the date of manufacture.
16C850
16950	128-byte buffers. This UART can handle a maximum standard serial port speed of 921.6 kbit/s if the maximum interrupt latency is 1 millisecond. This UART supports 9-bit characters in addition to the 5- to 8-bit characters that other UARTs support. This was introduced by Oxford Semiconductor, which is now owned by PLX Technology. Oxford/PLX claims that this UART can run up to 15 Mbit/s. PCI Express variants by Oxford/PLX are integrated with a first party bus mastering PCIe DMA controller. This DMA controller uses the UART's DMA mode signals that were defined for the 16550. The DMA controller requires the CPU to set up each transaction and poll a status register after the transaction is started to determine if the transaction is done. Each DMA transaction can transfer between 1 and 128 bytes between a memory buffer and the UART. PCI Express variants can also allow the CPU to transfer data between itself and the UART with 8-, 16-, or 32-bit transfers when using programmed I/O.
16C950
16954	Quad-port version of the 16950/16C950. 128-byte buffers. This UART can handle a maximum standard serial port speed of 921.6 kbit/s if the maximum interrupt latency is 1 millisecond. This UART supports 9-bit characters in addition to the 5–8 bit characters that other UARTs support. This was introduced by Oxford Semiconductor, which is now owned by PLX Technology. Oxford/PLX claims that this UART can run up to 15 Mbit/s. PCI Express variants by Oxford/PLX are integrated with a first party bus mastering PCIe DMA controller. This DMA controller is controlled by the UART's DMA mode signals that were defined for the 16550. The DMA controller requires the CPU to set up each transaction and poll a status register after the transaction is started to determine if the transaction is done. Each DMA transaction can transfer between 1 and 128 bytes between a memory buffer and the UART. PCI Express variants can also allow the CPU to transfer data between itself and the UART with 8-, 16-, or 32-bit transfers when using programmed I/O.
16C954
16C1550/16C1551	UART with 16-byte FIFO buffers. Up to 1.5 Mbit/s. The ST16C155X is not compatible with the industry standard 16550 and will not work with the standard serial port driver in Microsoft Windows.
16C2450	Dual UART with 1-byte FIFO buffers.
16C2550	Dual UART with 16-byte FIFO buffers. Pin-to-pin and functional compatible to 16C2450. Software compatible with INS8250 and NS16C550.
SCC2691	Currently produced by NXP, the 2691 is a single channel UART that also includes a programmable counter/timer. The 2691 has a single-byte transmitter holding register and a 4-byte receive FIFO. Maximum standard speed of the 2692 is 115.2 kbit/s. The 28L91 is an upwardly compatible version of the 2691, featuring selectable 8- or 16-byte transmitter and receiver FIFOs, improved support for extended data rates, and faster bus timing characteristics, making the device more suitable for use with high performance microprocessors. Both the 2691 and 28L91 may also be operated in TIA-422 and TIA-485 modes, and may also be programmed to support non-standard data rates. The devices are produced in PDIP-40, PLCC-44 and 44 pin QFP packages, and are readily adaptable to both Motorola and Intel buses. They have also been successfully adapted to the 65C02 and 65C816 buses. The 28L91 will operate on 3.3 or 5 volts.
SCC28L91
SCC2692	Currently produced by NXP, these devices are dual UARTs (DUART), consisting of two communications channels, associated control registers and one counter/timer. Each communication channel is independently programmable and supports independent transmit and receive data rates. The 2692 has a single-byte transmitter holding register and a 4-byte receiver FIFO for each channel. Maximum standard speed of both of the 2692's channels is 115.2 kbit/s. The 26C92 is an upwardly compatible version of the 2692, with 8-byte transmitter and receiver FIFOs for improved performance during continuous bi-directional asynchronous transmission (CBAT) on both channels at the maximum standard speed of 230.4 kbit/s. The letter C in the 26C92 part number has nothing to do with the fabrication process; all NXP UARTs are CMOS devices. The 28L92 is an upwardly compatible version of the 26C92, featuring selectable 8- or 16-byte transmitter and receiver FIFOs, improved support for extended data rates, and faster bus timing characteristics, making the device more suitable for use with high performance microprocessors. The 2692, 26C92 and 28L92 may be operated in TIA-422 and TIA-485 modes, and may also be programmed to support non-standard data rates. The devices are produced in PDIP-40, PLCC-44 and 44 pin QFP packages, and are readily adaptable to both Motorola and Intel buses. They have also been successfully adapted to the 65C02 and 65C816 buses. The 28L92 will operate on 3.3 or 5 volts.
SC26C92
SC28L92
SCC28C94	Currently produced by NXP, the 28C94 quadruple UART (QUART) is functionally similar to a pair of SCC26C92 DUARTs mounted in a common package, with the addition of an arbitrated interrupt system for efficient processing during periods of intense channel activity. Some additional signals are present to support the interrupt management features and the auxiliary input/output pins are arranged differently than those of the 26C92. Otherwise, the programming model for the 28C94 is similar to that of the 26C92, requiring only minor code changes to fully utilize all features. The 28C94 supports a maximum standard speed of 230.4 kbit/s, is available in a PLCC-52 package, and is readily adaptable to both Motorola and Intel buses. It has also been successfully adapted to the 65C816 bus.
SCC2698B	Currently produced by NXP, the 2698 octal UART (OCTART) is essentially four SCC2692 DUARTs in a single package. Specifications are the same as the SCC2692 (not the SCC26C92). Due to the lack of transmitter FIFOs and the small size of the receiver FIFOs, the 2698 can cause an interrupt "storm" if all channels are simultaneously engaged in continuous bi-directional communication. The device is produced in PDIP-64 and PLCC-84 packages, and is readily adaptable to both Motorola and Intel buses. The 2698 has also been successfully adapted to the 65C02 and 65C816 buses.
SCC28L198	Currently produced by NXP, the 28L198 OCTART is essentially an upscaled enhancement of the SCC28C94 QUART described above, with eight independent communications channels, as well as an arbitrated interrupt system for efficient processing during periods of intense channel activity. The 28L198 supports a maximum standard speed of 460.8 kbit/s, is available in PLCC-84 and LQFP-100 packages, and is readily adaptable to both Motorola and Intel buses. The 28L198 will operate on 3.3 or 5 volts.
Z85230	Synchronous/Asynchronous modes (USART), 2 ports. Provides signals needed by a third party DMA controller needed to perform DMA transfers. 4-byte buffer to send, 8-byte buffer to receive per channel. SDLC/HDLC modes. 5 Mbit/s in synchronous mode.
Hayes ESP	1 KB buffers, 921.6 kbit/s, 8-ports.
Exar XR17V352, XR17V354 and XR17V358	Dual, Quad and Octal PCI Express UARTs with 16550 compatible register Set, 256-byte TX and RX FIFOs, Programmable TX and RX Trigger Levels, TX/RX FIFO Level Counters, Fractional baud rate generator, Automatic RTS/CTS or DTR/DSR hardware flow control with programmable hysteresis, Automatic Xon/Xoff software flow control, RS-485 half duplex direction control output with programmable turn-around delay, Multi-drop with Auto Address Detection, Infrared (IrDA 1.1) data encoder/decoder. They are specified up to 25 Mbit/s. DataSheets are dated from 2012.
Exar XR17D152, XR17D154 and XR17D158	Dual, Quad and Octal PCI bus UARTs with 16C550 Compatible 5G Register Set, 64-byte Transmit and Receive FIFOs, Transmit and Receive FIFO Level Counters, Programmable TX and RX FIFO Trigger Level, Automatic RTS/CTS or DTR/DSR Flow Control, Automatic Xon/Xoff Software Flow Control, RS485 HDX Control Output with Selectable Turn-around Delay, Infrared (IrDA 1.0) Data Encoder/Decoder, Programmable Data Rate with Prescaler, Up to 6.25 Mbit/s Serial Data Rate. DataSheets are dated from 2004 and 2005.
Exar XR17C152, XR17C154 and XR17C158	Dual, Quad and Octal 5 V PCI bus UARTs with 16C550 Compatible Registers, 64-byte Transmit and Receive FIFOs, Transmit and Receive FIFO Level Counters, Automatic RTS/CTS or DTR/DSR Flow Control, Automatic Xon/Xoff Software Flow Control, RS485 Half-duplex Control with Selectable Delay, Infrared (IrDA 1.0) Data Encoder/Decoder, Programmable Data Rate with Prescaler, Up to 6.25 Mbit/s Serial Data Rate. DataSheets are dated from 2004 and 2005.
Exar XR17V252, XR17V254 and XR17V258	Dual, Quad and Octal 66 MHz PCI bus UARTs with Power Management Support, 16C550 compatible register set, 64-byte TX and RX FIFOs with level counters and programmable trigger levels, Fractional baud rate generator, Automatic RTS/CTS or DTR/DSR hardware flow control with programmable hysteresis, Automatic Xon/Xoff software flow control, RS-485 half duplex direction control output with selectable turn-around delay, Infrared (IrDA 1.0) data encoder/decoder, Programmable data rate with prescaler. DataSheets are dated from 2008 and 2010.

मोडम में UART

मदरबोर्ड स्लॉट में प्लग करने वाले पर्सनल कंप्यूटर के मोडेम में कार्ड पर यूएआरटी फ़ंक्शन भी शामिल होना चाहिए। आईबीएम पर्सनल कंप्यूटर के साथ भेजी गई मूल 8250 यूएआरटी चिप में रिसीवर और प्रत्येक ट्रांसमीटर के लिए वर्ण बफर था, जिसका मतलब था कि संचार सॉफ़्टवेयर ने 9600 बिट/एस से ऊपर की गति पर खराब प्रदर्शन किया, खासकर अगर मल्टीटास्किंग सिस्टम के तहत काम कर रहा हो या यदि व्यवधान को संभाल रहा हो डिस्क नियंत्रकों से। हाई-स्पीड मोडेम ने यूएआरटी का इस्तेमाल किया जो मूल चिप के साथ संगत थे लेकिन जिसमें अतिरिक्त फीफो बफ़र्स शामिल थे, आने वाले डेटा का जवाब देने के लिए सॉफ़्टवेयर को अतिरिक्त समय देते थे।

उच्च बिट दर पर प्रदर्शन आवश्यकताओं पर नज़र से पता चलता है कि 16-, 32-, 64- या 128-बाइट FIFO क्यों आवश्यकता है। DOS सिस्टम के लिए Microsoft विनिर्देशन के लिए आवश्यक है कि समय में 1 मिलीसेकंड से अधिक के लिए व्यवधान को अक्षम न किया जाए। कुछ हार्ड डिस्क ड्राइव और वीडियो नियंत्रक इस विनिर्देशन का उल्लंघन करते हैं। 9600 बिट/एस लगभग हर मिलीसेकंड पर कैरेक्टर डिलीवर करेगा, इसलिए 1-बाइट FIFO DOS सिस्टम पर इस दर पर पर्याप्त होना चाहिए जो अधिकतम इंटरप्ट डिसेबल टाइमिंग को पूरा करता हो। इससे ऊपर की दरें पुराने वाले को प्राप्त करने से पहले नया चरित्र प्राप्त कर सकती हैं, और इस प्रकार पुराना चरित्र खो जाएगा। इसे ओवररन एरर के रूप में संदर्भित किया जाता है और इसके परिणामस्वरूप या अधिक वर्ण खो जाते हैं।

एक 16-बाइट FIFO 16 वर्ण तक प्राप्त करने की अनुमति देता है, इससे पहले कि कंप्यूटर को रुकावट की सेवा करनी पड़े। यह अधिकतम बिट दर को बढ़ाता है जिसे कंप्यूटर 9600 से 153,000 बिट/सेकंड तक मज़बूती से संसाधित कर सकता है यदि इसमें 1 मिलीसेकंड का समय समाप्त हो जाता है। 32-बाइट FIFO अधिकतम दर को 300,000 बिट/सेकंड से अधिक बढ़ा देता है। FIFO होने का दूसरा लाभ यह है कि कंप्यूटर को केवल 8 से 12% सर्विस करनी पड़ती है, क्योंकि स्क्रीन को अपडेट करने या अन्य काम करने के लिए अधिक CPU समय की अनुमति देता है। इस प्रकार कंप्यूटर की प्रतिक्रियाओं में भी सुधार होगा।

यह भी देखें

• स्वचालित बॉड दर का पता लगाना
• बॉड
• बिट दर
• सिंक्रोनस और एसिंक्रोनस सिग्नलिंग की तुलना
• क्रिस्टल थरथरानवाला आवृत्तियों
• मिडी
• तुल्यकालिक धारावाहिक संचार

अग्रिम पठन

• Serial Port Complete: COM Ports, USB Virtual COM Ports, and Ports for Embedded Systems; 2nd Edition; Jan Axelson; Lakeview Research; 380 pages; 2007; ISBN 978-1-931-44806-2.
• Serial Port Complete: Programming and Circuits for RS-232 and RS-485 Links and Networks; 1st Edition; Jan Axelson; Lakeview Research; 306 pages; 1998; ISBN 978-0-965-08192-4.
• Serial port and Microcontrollers: Principles, Circuits, and Source Codes; 1st Edition; Grzegorz Niemirowski; CreateSpace; 414 pages; 2013; ISBN 978-1-481-90897-9.
• Serial Programming (Wikibook).

बाहरी संबंध

• FreeBSD Serial and UART Tutorial, includes standard signal definitions, history of UART ICs, and pinout for commonly used DB25 connector.
• UART Tutorial for Robotics, contains many practical examples.