पीसीआई-एक्स: Difference between revisions
(text) |
(→इतिहास) |
||
| Line 37: | Line 37: | ||
कुछ उपकरण, विशेष रूप से गिगाबिट ईथरनेट कार्ड, SCSI नियंत्रक (फाइबर चैनल और अल्ट्रा320), और क्लस्टर इंटरकनेक्ट स्वयं PCI बस के 133 MB/s बैंडविड्थ को संतृप्त कर सकते हैं। बस गति का उपयोग करने वाले बंदरगाह 66 मेगाहर्ट्ज तक दोगुना हो गए हैं और बस की चौड़ाई दोगुनी होकर 64 बिट हो गई है (पिन की संख्या 124 से बढ़कर 184 हो गई है), संयोजन में या नहीं, लागू किया गया है। ये एक्सटेंशन PCI 2.x मानकों के वैकल्पिक भागों के रूप में शिथिल रूप से समर्थित थे, लेकिन मूल 133 MB/s से परे डिवाइस संगतता कठिन बनी रही। | कुछ उपकरण, विशेष रूप से गिगाबिट ईथरनेट कार्ड, SCSI नियंत्रक (फाइबर चैनल और अल्ट्रा320), और क्लस्टर इंटरकनेक्ट स्वयं PCI बस के 133 MB/s बैंडविड्थ को संतृप्त कर सकते हैं। बस गति का उपयोग करने वाले बंदरगाह 66 मेगाहर्ट्ज तक दोगुना हो गए हैं और बस की चौड़ाई दोगुनी होकर 64 बिट हो गई है (पिन की संख्या 124 से बढ़कर 184 हो गई है), संयोजन में या नहीं, लागू किया गया है। ये एक्सटेंशन PCI 2.x मानकों के वैकल्पिक भागों के रूप में शिथिल रूप से समर्थित थे, लेकिन मूल 133 MB/s से परे डिवाइस संगतता कठिन बनी रही। | ||
डेवलपर्स ने अंततः एक नींव के रूप में संयुक्त 64-बिट और 66-मेगाहर्ट्ज एक्सटेंशन का उपयोग किया, और, भविष्य की जरूरतों का अनुमान लगाते हुए क्रमशः 532 एमबी/एस और 1064 एमबी/एस की अधिकतम बैंडविड्थ के साथ 66-मेगाहर्ट्ज और 133-मेगाहर्ट्ज वेरिएंट की स्थापना की। संयुक्त परिणाम PCI-X के रूप में [[PCI-SIG]]स्पेशल इंटरेस्ट ग्रुप (कम्प्यूटिंग मशीनरी के लिए एसोसिएशन के [[विशेष रुचि समूह]]) को प्रस्तुत किया गया था। बाद की स्वीकृति ने इसे सभी कंप्यूटर डेवलपर्स द्वारा अपनाने योग्य एक [[खुला मानक]] बना दिया। PCI SIG PCI-X के लिए तकनीकी सहायता, प्रशिक्षण और अनुपालन परीक्षण को नियंत्रित करता है। IBM, Intel, Microelectronics और Mylex को सहायक चिपसेट विकसित करने थे। [[3Com]] और [[Adaptec]] को संगत बाह्य उपकरणों का विकास करना था। उद्योग द्वारा पीसीआई-एक्स अपनाने में तेजी लाने के लिए, कॉम्पैक ने अपनी वेब साइट पर पीसीआई-एक्स विकास उपकरण पेश किए। | |||
===पीसीआई-एक्स 1.0=== | ===पीसीआई-एक्स 1.0=== | ||
PCI-X मानक [[IBM]], [[Hewlett-Packard]] और [[Compaq]] द्वारा संयुक्त रूप से विकसित किया गया था और 1998 में अनुमोदन के लिए प्रस्तुत किया गया था। यह | PCI-X मानक [[IBM]], [[Hewlett-Packard]] और [[Compaq|कॉम्पैक]] द्वारा संयुक्त रूप से विकसित किया गया था और 1998 में अनुमोदन के लिए प्रस्तुत किया गया था। यह PCI में कई कमियों को दूर करने और उच्च बैंडविड्थ उपकरणों के प्रदर्शन को बढ़ाने के लिए PCI स्थानीय बस में मालिकाना सर्वर एक्सटेंशन को संहिताबद्ध करने का एक प्रयास था। , जैसे गीगाबिट ईथरनेट,[[फाइबर चैनल]] और अल्ट्रा3 [[एससीएसआई]] कार्ड और प्रोसेसर को [[कंप्यूटर क्लस्टर]] में इंटरकनेक्ट करने की अनुमति देता है। | ||
इंटेल ने केवल पीसीआई-एक्स का योग्य स्वागत किया, इस बात पर जोर दिया कि अगली पीढ़ी की बस को "मौलिक रूप से नई वास्तुकला" होना चाहिए।<ref>{{cite news |title=पीसीआई-एक्स गैंग ऑफ थ्री ने फ्यूचर आई/ओ के साथ इंटेल को चुनौती दी|url=https://www.theregister.co.uk/1999/01/13/pcix_gang_of_three_challenges/ |date=1999-01-13 |first= John |last=Lettice |journal=The Register}}</ref>इंटेल के समर्थन के बिना, पीसीआई-एक्स पीसी में अपनाए जाने में विफल रहा। ईई टाइम्स के रिक मेरिट के अनुसार, "पीसीआई एसआईजी और एक प्रमुख इंटेल इंटरकनेक्ट डिजाइनर, जिन्होंने त्वरित ग्राफिक्स पोर्ट पर विकास की अगुआई की, के बीच एक गिरते-गिरते हुए इंटेल ने प्रारंभिक पीसीआई-एक्स प्रयास से बाहर निकलने का कारण बना।" हालाँकि PCI-X इंटरफ़ेस को Apple द्वारा [[Power Macintosh G5]] की पहली कुछ पीढ़ियों के लिए संक्षिप्त रूप से अपनाया गया था। | |||
पहले PCI-X उत्पादों का निर्माण 1998 में किया गया था, जैसे कि Adaptec AHA-3950U2B डुअल अल्ट्रा2 वाइड SCSI कंट्रोलर, हालांकि उस समय PCI-X कनेक्टर को पैकेजिंग पर केवल "64-बिट रेडी PCI" के रूप में संदर्भित किया गया था, जिसका संकेत था भविष्य की अनुकूलता। वास्तविक पीसीआई-एक्स ब्रांडिंग केवल बाद में मानक बन गई, संभवतः पीसीआई-एक्स सुसज्जित मदरबोर्ड की व्यापक उपलब्धता के साथ। जब अगस्त 2001 में पीसीआई एक्सप्रेस के अधिक विवरण जारी किए गए, तो पीसीआई एसआईजी के अध्यक्ष रोजर टिप्ले ने अपना विश्वास व्यक्त किया कि "पीसीआई-एक्स हमेशा के लिए सर्वर में रहने वाला है क्योंकि यह एक निश्चित स्तर की कार्यक्षमता प्रदान करता है, और यह स्विच करने के लिए मजबूर नहीं हो सकता है 3GIO [PCI एक्सप्रेस] उस कार्यक्षमता के लिए। हमने सीखा कि ISA से छुटकारा पाने में सक्षम नहीं होने से। ISA इन सभी प्रणालियों के कारण लटका रहा, जो उच्च-मात्रा वाले हिस्से नहीं थे। " टिप्ले ने यह भी घोषणा की कि (उस समय) पीसीआई एसआईजी पीसीआई एक्सप्रेस और पीसीआई-एक्स 2.0 को अस्थायी रूप से पीसीआई 3.0 नामक एक कार्य में मोड़ने की योजना बना रहा था,<ref>Jerry Ascierto (8/30/2001) "[http://www.eetimes.com/document.asp?doc_id=1228264 Intel details next-generation I/O spec]", ''EE Times''</ref> लेकिन उस नाम का उपयोग अंततः पारंपरिक पीसीआई के अपेक्षाकृत मामूली संशोधन के लिए किया गया था।<ref>{{Cite web |url=http://www.pcisig.com/news_room/faqs/faq_pci30/pci30_faq.pdf |title=संग्रहीत प्रति|access-date=2013-12-16 |archive-date=2014-02-11 |archive-url=https://web.archive.org/web/20140211033021/http://www.pcisig.com/news_room/faqs/faq_pci30/pci30_faq.pdf |url-status=dead }}</ref> | |||
===पीसीआई-एक्स 2.0=== | ===पीसीआई-एक्स 2.0=== | ||
2003 में, PCI SIG ने PCI-X 2.0 की पुष्टि की। | 2003 में, PCI SIG ने PCI-X 2.0 की पुष्टि की। इसमें 266-मेगाहर्ट्ज और 533-मेगाहर्ट्ज वेरिएंट शामिल हैं, जो क्रमशः 2,132 एमबी/एस और 4,266 एमबी/एस थ्रूपुट प्रदान करते हैं। PCI-X 2.0 अतिरिक्त प्रोटोकॉल संशोधन करता है जो सिस्टम की विश्वसनीयता में मदद करने के लिए डिज़ाइन किए गए हैं और फिर से भेजने से बचने के लिए बस में त्रुटि-सुधार कोड जोड़ते हैं।<ref name="PCI-SIG">{{cite web|url=http://www.pcisig.com/news_room/faqs/faq_20/|title=PCI-SIG — FAQ — PCI-X 2.0|access-date=2008-02-17|archive-date=2008-02-15|archive-url=https://web.archive.org/web/20080215215940/http://www.pcisig.com/news_room/faqs/faq_20/|url-status=dead}}</ref> PCI-X फॉर्म फैक्टर की सबसे आम शिकायतों में से एक से निपटने के लिए, 184-पिन कनेक्टर, 16-बिट पोर्ट विकसित किए गए थे ताकि PCI-X को तंग जगह की कमी वाले उपकरणों में इस्तेमाल किया जा सके। पीसीआई-एक्सप्रेस के समान, [[सेंट्रल प्रोसेसिंग यूनिट]] या बस नियंत्रक पर बोझ डाले बिना बस में उपकरणों को एक दूसरे से बात करने की अनुमति देने के लिए पीटीपी कार्यों को जोड़ा गया था। | ||
पीसीआई-एक्स 2.0 के विभिन्न सैद्धांतिक लाभों और पीसीआई-एक्स और पीसीआई उपकरणों के साथ इसकी पिछड़ी संगतता के बावजूद, इसे बड़े पैमाने पर (2008 तक) लागू नहीं किया गया है। कार्यान्वयन की यह कमी मुख्य रूप से इसलिए है क्योंकि हार्डवेयर विक्रेताओं ने इसके बजाय पीसीआई एक्सप्रेस को एकीकृत करना चुना है। | |||
आईबीएमउन (कुछ) विक्रेताओं में से एक था जिन्होंने अपने सिस्टम i5 मॉडल 515, 520 और 525 में PCI-X 2.0 (266 MHz) समर्थन प्रदान किया; आईबीएम ने इन स्लॉट्स को [[10 गीगाबिट ईथरनेट]] एडेप्टर के लिए उपयुक्त के रूप में विज्ञापित किया, जो उन्होंने प्रदान भी किया।<ref>{{cite web|url=http://www.redbooks.ibm.com/redpapers/pdfs/redp4011.pdf|quote="PCI की एक तीसरी पीढ़ी अब 1.9 GHz सिस्टम i5 मॉडल 515, 520, और 525 की शुरुआत के साथ पेश की गई है। इन मॉडलों में एक PCI-X DDR (PCI-X 2.0) स्लॉट है जो अधिकतम 266 MHz पर चलता है और केवल ऐसे एडेप्टर का समर्थन करता है जो IOP के बिना चल सकते हैं। यह स्लॉट अल्ट्रा-हाई बैंडविड्थ एडेप्टर जैसे नए 266 MHz (DDR) #5721/#5722 10 Gb ईथरनेट एडेप्टर के लिए आदर्श रूप से अनुकूल है।"|page=7|title=IBM सिस्टम i मॉडल के लिए PCI, PCI-X, PCI-X DDR, और PCIe प्लेसमेंट नियम}}</ref>एचपी ने कुछ [[ProLiant|प्रोलायंट]] और [[एचपीई वफ़ादारी सर्वर|इंटीग्रिटी सर्वरों]]में पीसीआई-एक्स 2.0 की पेशकश की और 266 मेगाहर्ट्ज पर भी काम करने वाले डुअल-पोर्ट 4जीबिट/एस फाइबर चैनल एडेप्टर की पेशकश की।<ref>[http://h18004.www1.hp.com/products/quickspecs/12481_na/12481_na.PDF HP FC2243 Dual Channel 4Gb PCI-X 2.0 HBA]</ref> [[AMD]] ने PCI-X 2.0 (266 MHz) को अपने 8132 [[हाइपर ट्रांसपोर्ट]] से PCI-X 2.0 टनल चिप के माध्यम से समर्थित किया।<ref>{{cite web|url=http://www.theinquirer.net/inquirer/news/1016137/amd-rolls-out-8132-pci-x-tunnel-part |archive-url=https://web.archive.org/web/20131216104651/http://www.theinquirer.net/inquirer/news/1016137/amd-rolls-out-8132-pci-x-tunnel-part |url-status=unfit |archive-date=December 16, 2013 |title=एएमडी ने 8132 पीसीआई-एक्स टनल पार्ट रोल आउट किया|publisher=The Inquirer |date=2004-06-14 |access-date=2014-02-13}}</ref><ref name="MuellerSoper2006">{{cite book|author1=Scott M. Mueller|author2=Mark Edward Soper|author3=Barrie Sosinsky|title=सर्वर का उन्नयन और मरम्मत|url=https://books.google.com/books?id=9cLFf_1PBnkC&pg=PT366|year=2006|publisher=Pearson Education|isbn=978-0-13-279698-9|page=366}}</ref> [[ServerWorks]] PCI-X 2.0<ref>{{cite web |url=http://serverworks.com/technology/pdf/PCI-X_2-0_WhitePaper.pdf |title=संग्रहीत प्रति|website=serverworks.com |access-date=12 January 2022 |archive-url=https://web.archive.org/web/20030718015904/http://serverworks.com/technology/pdf/PCI-X_2-0_WhitePaper.pdf |archive-date=18 July 2003 |url-status=dead}}</ref> (पहली पीढ़ी के PCI एक्सप्रेस के नुकसान के लिए) का एक मुखर समर्थक था, विशेष रूप से इसके प्रमुख [[राजा वेगेसना]] के माध्यम से,<ref>[http://www.eetimes.com/document.asp?doc_id=1144859 ServerWorks chief spurns first-generation PCI Express]</ref> जिन्हें ब्रॉडकॉम नेतृत्व के साथ रोडमैप असहमति के कारण जल्द ही निकाल दिया गया था।<ref>[http://news.cnet.com/Broadcom-ousts-ServerWorks-chief/2100-1006_3-994245.html Broadcom ousts ServerWorks chief]</ref> | |||
2003 में, [[गड्ढा|डेल]] ने घोषणा की कि वह पीसीआई-एक्स 2.0 को छोड़ देगा और पीसीआई एक्सप्रेस समाधानों को तेजी से अपनाने के पक्ष में होगा।<ref>[http://news.cnet.com/2100-1010-992769.html PCI-X marks the spot for IBM, HP]</ref> [[पीसी पत्रिका]] की रिपोर्ट के अनुसार, इंटेल ने अपने 2004 के रोडमैप में पीसीआई एक्सप्रेस के पक्ष में पीसीआई-एक्स को साइडलाइन करना शुरू कर दिया, यह तर्क देते हुए कि बाद वाले को सिस्टम विलंबता और बिजली की खपत के मामले में पर्याप्त लाभ मिला, अधिक नाटकीय रूप से "1,000-पिन" से बचने के रूप में कहा गया। एपोकैलिप्स" उनके तुमवाटर चिपसेट के लिए।<ref>[https://web.archive.org/web/20160304075654/https://www.pcmag.com/article2/0,2817,909447,00.asp Intel Begins Making Its Case Against PCI-X]</ref> | |||
== तकनीकी विवरण == | == तकनीकी विवरण == | ||
पीसीआई-एक्स ने पारंपरिक पीसीआई मानक को अधिकतम घड़ी की गति (66 मेगाहर्ट्ज से 133 मेगाहर्ट्ज तक) को दोगुना करके संशोधित किया<ref name="PCI-SIG" />और इसलिए कंप्यूटर प्रोसेसर और बाह्य उपकरणों के बीच डेटा की मात्रा का आदान-प्रदान हुआ। पारंपरिक PCI 66 मेगाहर्ट्ज पर 64 बिट्स तक का समर्थन करता है (हालांकि 33 मेगाहर्ट्ज पर 32 बिट्स से ऊपर कुछ भी केवल हाई-एंड सिस्टम में देखा जाता है)। मानक पीसीआई के साथ 133 एमबी/एस की तुलना में पीसीआई-एक्स के साथ प्रोसेसर और बाह्य उपकरणों के बीच एक्सचेंज किए गए डेटा की सैद्धांतिक अधिकतम मात्रा 1.06 जीबी/एस है। पीसीआई-एक्स भी पीसीआई की गलती सहनशीलता में सुधार करता है, उदाहरण के लिए, दोषपूर्ण कार्डों को फिर से शुरू करने या ऑफ़लाइन करने की अनुमति देता है। | |||
पीसीआई-एक्स पीसीआई के लिए पिछड़ा संगत है इस अर्थ में कि पूरी बस पीसीआई में वापस आती है यदि बस में कोई कार्ड पीसीआई-एक्स का समर्थन नहीं करता है। | पीसीआई-एक्स पीसीआई के लिए पिछड़ा संगत है इस अर्थ में कि पूरी बस पीसीआई में वापस आती है यदि बस में कोई कार्ड पीसीआई-एक्स का समर्थन नहीं करता है। | ||
दो सबसे मूलभूत परिवर्तन हैं: | दो सबसे मूलभूत परिवर्तन हैं: | ||
* पीसीआई बस पर दिखाई देने वाले सिग्नल और बस में होने वाले उस सिग्नल की प्रतिक्रिया के बीच सबसे कम समय को 1 के बजाय 2 चक्रों तक बढ़ा दिया गया है। यह बहुत तेज | * पीसीआई बस पर दिखाई देने वाले सिग्नल और बस में होने वाले उस सिग्नल की प्रतिक्रिया के बीच सबसे कम समय को 1 के बजाय 2 चक्रों तक बढ़ा दिया गया है। यह घड़ी की दरों को बहुत तेज करने की अनुमति देता है, लेकिन कई प्रोटोकॉल परिवर्तन का कारण बनता है: | ||
** IRDY# और TRDY# संकेतों के आधार पर किसी भी चक्र पर प्रतीक्षा | ** IRDY# और TRDY# संकेतों के आधार पर किसी भी चक्र पर प्रतीक्षा अवस्था डालने के लिए पारंपरिक PCI बस प्रोटोकॉल की क्षमता को हटा दिया गया है; PCI-X केवल 128-बाइट सीमाओं पर फटने की अनुमति देता है। | ||
** लेन-देन की समाप्ति से पहले आरंभकर्ता को FRAME# दो चक्रों को | ** लेन-देन की समाप्ति से पहले आरंभकर्ता को FRAME# दो चक्रों को निष्क्रिय करना चाहिए। | ||
** प्रारंभकर्ता प्रतीक्षा स्थिति सम्मिलित नहीं कर सकता है। लक्ष्य हो सकता है, लेकिन केवल किसी भी डेटा को स्थानांतरित करने से पहले, और लिखने के लिए प्रतीक्षा की स्थिति 2 घड़ी चक्रों के गुणकों तक सीमित है। | ** प्रारंभकर्ता प्रतीक्षा स्थिति सम्मिलित नहीं कर सकता है। लक्ष्य हो सकता है, लेकिन केवल किसी भी डेटा को स्थानांतरित करने से पहले, और लिखने के लिए प्रतीक्षा की स्थिति 2 घड़ी चक्रों के गुणकों तक सीमित है। | ||
** इसी तरह, फटने की लंबाई शुरू होने से पहले तय की जाती है; इसे FRAME# और STOP# संकेतों का उपयोग करके मनमाने ढंग से चक्र पर नहीं रोका जा सकता है। | ** इसी तरह, फटने की लंबाई शुरू होने से पहले तय की जाती है; इसे FRAME# और STOP# संकेतों का उपयोग करके मनमाने ढंग से चक्र पर नहीं रोका जा सकता है। | ||
** घटाव डिकोड DEVSEL# अगले चक्र के बजाय धीमे DEVSEL# चक्र के बाद दो चक्र होते हैं। | ** घटाव डिकोड DEVSEL# अगले चक्र के बजाय "धीमे DEVSEL#" चक्र के बाद दो चक्र होते हैं। | ||
* पता चरण के बाद (और इससे पहले कि कोई डिवाइस DEVSEL# के साथ प्रतिक्रिया करता है), एक अतिरिक्त 1-चक्र विशेषता चरण होता है, जिसके दौरान ऑपरेशन के बारे में जानकारी के 36 अतिरिक्त बिट्स (AD और C/BE# दोनों लाइनों का उपयोग किया जाता है) | * पता चरण के बाद (और इससे पहले कि कोई डिवाइस DEVSEL# के साथ प्रतिक्रिया करता है), एक अतिरिक्त 1-चक्र "विशेषता चरण" होता है, जिसके दौरान ऑपरेशन के बारे में जानकारी के 36 अतिरिक्त बिट्स (AD और C/BE# दोनों लाइनों का उपयोग किया जाता है) संचरित होते हैं। इनमें अनुरोधकर्ता की पहचान के 16 बिट्स (पीसीआई बस, डिवाइस और फ़ंक्शन नंबर), 12 बिट्स की बर्स्ट लंबाई, 5 बिट्स के टैग (विभाजित लेनदेन को जोड़ने के लिए), और अतिरिक्त स्थिति के 3 बिट्स शामिल हैं। | ||
== संस्करण == | == संस्करण == | ||
| Line 122: | Line 119: | ||
}}</ref>{{Unreliable source?|date=July 2012}} यहां तक कि अगर यह काम करता है, तो 32-बिट स्लॉट में 64-बिट पीसीआई-एक्स कार्ड स्थापित करने से कार्ड एज कनेक्टर का 64-बिट हिस्सा कनेक्ट नहीं होगा और ओवरहैंगिंग हो जाएगा, जिसके लिए आवश्यक है कि कोई मदरबोर्ड घटक तैनात न हो ताकि कार्ड एज कनेक्टर के ओवरहैंगिंग हिस्से को यांत्रिक रूप से बाधित करें। | }}</ref>{{Unreliable source?|date=July 2012}} यहां तक कि अगर यह काम करता है, तो 32-बिट स्लॉट में 64-बिट पीसीआई-एक्स कार्ड स्थापित करने से कार्ड एज कनेक्टर का 64-बिट हिस्सा कनेक्ट नहीं होगा और ओवरहैंगिंग हो जाएगा, जिसके लिए आवश्यक है कि कोई मदरबोर्ड घटक तैनात न हो ताकि कार्ड एज कनेक्टर के ओवरहैंगिंग हिस्से को यांत्रिक रूप से बाधित करें। | ||
'''पीसीआई-एक्सप्रेस के साथ तुलना''' | |||
[[File:MOTU PCIX-424 7825.jpg|thumb|एक MOTU PCIX-424 ऑडियो इंटरफ़ेस कार्ड, जिसे मानक PCI और PCIe विविधताओं में भी जारी किया गया था।]]PCI-X को अक्सर समान-ध्वनि वाले PCI एक्सप्रेस के नाम से भ्रमित किया जाता है, जिसे आमतौर पर PCI-E या PCIe के रूप में संक्षिप्त किया जाता है, हालाँकि कार्ड स्वयं पूरी तरह से असंगत हैं और अलग दिखते हैं। जबकि वे दोनों आंतरिक बाह्य उपकरणों के लिए उच्च गति वाली कंप्यूटर बसें हैं, वे कई मायनों में भिन्न हैं। पहला यह है कि PCI-X एक 64-बिट समानांतर इंटरफ़ेस है जो 32-बिट PCI उपकरणों के साथ पिछड़ा संगत है। PCIe एक अलग भौतिक इंटरफ़ेस के साथ एक सीरियल पॉइंट-टू-पॉइंट कनेक्शन है जिसे PCI और PCI-X दोनों को सुपरसीड करने के लिए डिज़ाइन किया गया था। | [[File:MOTU PCIX-424 7825.jpg|thumb|एक MOTU PCIX-424 ऑडियो इंटरफ़ेस कार्ड, जिसे मानक PCI और PCIe विविधताओं में भी जारी किया गया था।]]PCI-X को अक्सर समान-ध्वनि वाले PCI एक्सप्रेस के नाम से भ्रमित किया जाता है, जिसे आमतौर पर PCI-E या PCIe के रूप में संक्षिप्त किया जाता है, हालाँकि कार्ड स्वयं पूरी तरह से असंगत हैं और अलग दिखते हैं। जबकि वे दोनों आंतरिक बाह्य उपकरणों के लिए उच्च गति वाली कंप्यूटर बसें हैं, वे कई मायनों में भिन्न हैं। पहला यह है कि PCI-X एक 64-बिट समानांतर इंटरफ़ेस है जो 32-बिट PCI उपकरणों के साथ पिछड़ा संगत है। PCIe एक अलग भौतिक इंटरफ़ेस के साथ एक सीरियल पॉइंट-टू-पॉइंट कनेक्शन है जिसे PCI और PCI-X दोनों को सुपरसीड करने के लिए डिज़ाइन किया गया था। | ||
PCI-X और मानक PCI बसें PCIe ब्रिज पर चल सकती हैं, | PCI-X और मानक PCI बसें PCIe ब्रिज पर चल सकती हैं, उसी तरह जिस तरह [[उद्योग मानक वास्तुकला|ISA]] बसें कुछ कंप्यूटरों में मानक PCI बसों पर चलती हैं। PCIe अधिकतम बैंडविड्थ में PCI-X और यहां तक कि PCI-X 2.0 से भी मेल खाता है। PCIe 1.0 x1 प्रत्येक दिशा (लेन) में 250 एमबी/एस प्रदान करता है, और 16 लेन (x16) तक वर्तमान में प्रत्येक दिशा में फुल-डुप्लेक्स में समर्थित हैं, प्रत्येक दिशा में अधिकतम 4 जीबी/एस बैंडविड्थ देता है। PCI-X 2.0 (इसके अधिकतम 64-बिट 533-मेगाहर्ट्ज वैरिएंट पर) 4,266 एमबी/एस (~4.3 जीबी/एस) की अधिकतम बैंडविड्थ प्रदान करता है, हालांकि केवल [[अर्ध द्वैध]] में। | ||
PCI-X में PCI एक्सप्रेस की तुलना में तकनीकी और आर्थिक नुकसान हैं। 64-बिट समानांतर इंटरफ़ेस को कठिन ट्रेस रूटिंग की आवश्यकता होती है, क्योंकि सभी समानांतर इंटरफेस के साथ, बस से सिग्नल एक साथ या बहुत ही कम समय में आने चाहिए, और आसन्न स्लॉट से शोर हस्तक्षेप का कारण बन सकता है। PCIe का सीरियल इंटरफ़ेस इस तरह की कम समस्याओं का सामना करता है और इसलिए इस तरह के जटिल और महंगे डिज़ाइन की आवश्यकता नहीं होती है। PCI-X बसें, मानक PCI की तरह, अर्ध-द्वैध द्विदिश हैं, जबकि PCIe बसें पूर्ण-द्वैध द्विदिश हैं। PCI-X बसें केवल सबसे धीमी डिवाइस के रूप में तेजी से चलती हैं, जबकि PCIe डिवाइस स्वतंत्र रूप से बस की गति को निगोशिएट करने में सक्षम हैं। साथ ही, PCI-X स्लॉट PCIe 1x से PCIe 16x तक लंबे हैं, जिससे PCI-X के लिए छोटे कार्ड बनाना असंभव हो जाता है। पीसीआई-एक्स स्लॉट मदरबोर्ड पर काफी जगह लेते हैं, जो [[एटीएक्स]] और छोटे [[मदरबोर्ड फॉर्म फैक्टर]] के लिए एक समस्या हो सकती है। | PCI-X में PCI एक्सप्रेस की तुलना में तकनीकी और आर्थिक नुकसान हैं। 64-बिट समानांतर इंटरफ़ेस को कठिन ट्रेस रूटिंग की आवश्यकता होती है, क्योंकि सभी समानांतर इंटरफेस के साथ, बस से सिग्नल एक साथ या बहुत ही कम समय में आने चाहिए, और आसन्न स्लॉट से शोर हस्तक्षेप का कारण बन सकता है। PCIe का सीरियल इंटरफ़ेस इस तरह की कम समस्याओं का सामना करता है और इसलिए इस तरह के जटिल और महंगे डिज़ाइन की आवश्यकता नहीं होती है। PCI-X बसें, मानक PCI की तरह, अर्ध-द्वैध द्विदिश हैं, जबकि PCIe बसें पूर्ण-द्वैध द्विदिश हैं। PCI-X बसें केवल सबसे धीमी डिवाइस के रूप में तेजी से चलती हैं, जबकि PCIe डिवाइस स्वतंत्र रूप से बस की गति को निगोशिएट करने में सक्षम हैं। साथ ही, PCI-X स्लॉट PCIe 1x से PCIe 16x तक लंबे हैं, जिससे PCI-X के लिए छोटे कार्ड बनाना असंभव हो जाता है। पीसीआई-एक्स स्लॉट मदरबोर्ड पर काफी जगह लेते हैं, जो [[एटीएक्स]] और छोटे [[मदरबोर्ड फॉर्म फैक्टर]] के लिए एक समस्या हो सकती है। | ||
Revision as of 11:33, 28 December 2022
| PCI Local Bus | |
| File:ZRAID at PCI-X at FSC Primtrgy TX200 S2.JPG PCI-X motherboard, with one card installed. | |
| Year created | 1998 |
|---|---|
| Created by | IBM, HP, and Compaq |
| Superseded by | PCI Express (2004) |
| Width in bits | 64 |
| Speed | Half-duplex[1] 266–4266 MB/s |
| Style | Parallel |
| Hotplugging interface | Optional |
पीसीआई-एक्स, पेरिफेरल कंपोनेंट इंटरकनेक्ट एक्सटेंडेड के लिए छोटा, एक कंप्यूटर बस और विस्तार कार्ड मानक है जो सर्वर (कंप्यूटिंग) और वर्कस्टेशन द्वारा मांग की जाने वाली उच्चबैंडविड्थ (कंप्यूटिंग) के लिए 32-बिट पारंपरिक पीसीआई स्थानीय बस को बढ़ाता है। यह उच्च घड़ी की गति (133 मेगाहर्ट्ज तक) का समर्थन करने के लिए एक संशोधित प्रोटोकॉल का उपयोग करता है, लेकिन विद्युत कार्यान्वयन में अन्यथा समान है। PCI-X 2.0 ने विद्युत संकेत स्तरों में कमी के साथ 533 मेगाहर्ट्ज [2]: 23 तक की गति बढ़ा दी।
स्लॉट भौतिक रूप से एक 3.3 वी पीसीआई स्लॉट है, बिल्कुल समान आकार, स्थान और पिन असाइनमेंट के साथ। विद्युत विनिर्देश संगत हैं, लेकिन सख्त हैं। हालाँकि, जबकि अधिकांश पारंपरिक PCI स्लॉट 85 मिमी लंबे 32-बिट संस्करण हैं, अधिकांश PCI-X डिवाइस 130 मिमी लंबे 64-बिट स्लॉट का उपयोग करते हैं, इस बिंदु पर कि 64-बिट PCI कनेक्टर और PCI-X समर्थन को पर्यायवाची के रूप में देखा जाता है।.
पीसीआई-एक्स वास्तव में 32- और 64-बिट पीसीआई कनेक्टर दोनों के लिए पूरी तरह से निर्दिष्ट है,[3]: 14 और पीसीआई-एक्स 2.0 ने एम्बेडेड अनुप्रयोगों के लिए 16-बिट संस्करण जोड़ा।[2]: 22
इसे आधुनिक डिजाइनों में समान-ध्वनि वाले PCI एक्सप्रेस (आधिकारिक तौर पर PCIe के रूप में संक्षिप्त) द्वारा प्रतिस्थापित किया गया है,[4] एक पूरी तरह से अलग भौतिक कनेक्टर और एक बहुत अलग विद्युत डिजाइन के साथ, जिसमें समानांतर संचार में कई धीमे कनेक्शनों के बजाय एक या एक से अधिक संकीर्ण लेकिन तेज़ सीरियल संचार लेन हैं।
इतिहास
पृष्ठभूमि और प्रेरणा
पीसीआई में, एक लेन-देन जो तुरंत पूरा नहीं किया जा सकता है, या तो लक्ष्य या रिट्री-साइकिल जारी करने वाले आरंभकर्ता द्वारा स्थगित कर दिया जाता है, जिसके दौरान कोई अन्य एजेंट पीसीआई बस का उपयोग नहीं कर सकता है। चूंकि पीसीआई में बाद में डेटा वापस करने के लिए लक्ष्य को अनुमति देने के लिए एक विभाजन-प्रतिक्रिया तंत्र का अभाव है, इसलिए डेटा पढ़ने के लिए तैयार होने तक बस पुनः प्रयास-चक्र जारी करने वाले लक्ष्य द्वारा कब्जा कर लिया जाता है। PCI-X में, मास्टर द्वारा अनुरोध जारी करने के बाद, यह PCI बस से डिस्कनेक्ट हो जाता है, जिससे अन्य एजेंट बस का उपयोग कर सकते हैं। अनुरोधित डेटा युक्त विभाजन-प्रतिक्रिया तभी उत्पन्न होती है जब लक्ष्य सभी अनुरोधित डेटा को वापस करने के लिए तैयार होता है। स्प्लिट-प्रतिक्रियाएं रिट्री-साइकिल को समाप्त करके बस दक्षता में वृद्धि करती हैं, जिसके दौरान बस में कोई डेटा स्थानांतरित नहीं किया जा सकता है।
पीसीआई को अद्वितीय इंटरप्ट लाइनों की सापेक्षिक कमी का भी सामना करना पड़ा। केवल 4 इंटरप्ट पिन (आईएनटी ए/बी/सी/डी) के साथ, कई पीसीआई डिवाइस वाले सिस्टम को इंटरप्ट लाइन साझा करने के लिए कई कार्यों की आवश्यकता होती है, जो होस्ट-साइड इंटरप्ट-हैंडलिंग को जटिल बनाता है। PCI-X ने संदेश संकेतित व्यवधान को जोड़ा, एक इंटरप्ट सिस्टम जो होस्ट-मेमोरी में राइट्स का उपयोग करता है। एमएसआई-मोड में, फ़ंक्शन की बाधा को आईएनटीएक्स लाइन पर जोर देकर संकेत नहीं दिया जाता है। इसके बजाय, फ़ंक्शन होस्ट-मेमोरी में सिस्टम-कॉन्फ़िगर क्षेत्र में मेमोरी-राइट करता है। चूंकि सामग्री और पता प्रति-फ़ंक्शन के आधार पर कॉन्फ़िगर किए गए हैं, MSI-मोड इंटरप्ट्स साझा किए जाने के बजाय समर्पित हैं। एक पीसीआई-एक्स प्रणाली एमएसआई-मोड इंटरप्ट्स और विरासत आईएनटीएक्स इंटरप्ट्स दोनों को एक साथ उपयोग करने की अनुमति देती है (हालांकि एक ही फ़ंक्शन द्वारा नहीं।)
पंजीकृत I/O की कमी ने PCI को 66 MHz की अधिकतम आवृत्ति तक सीमित कर दिया। PCI-X I/Os PCI घड़ी में पंजीकृत हैं, आमतौर पर PLL के माध्यम से बस पिनों को सक्रिय रूप से नियंत्रित करने के लिए I/O विलंबित होते हैं। सेटअप समय में सुधार 133 मेगाहर्ट्ज की आवृत्ति में वृद्धि की अनुमति देता है।
कुछ उपकरण, विशेष रूप से गिगाबिट ईथरनेट कार्ड, SCSI नियंत्रक (फाइबर चैनल और अल्ट्रा320), और क्लस्टर इंटरकनेक्ट स्वयं PCI बस के 133 MB/s बैंडविड्थ को संतृप्त कर सकते हैं। बस गति का उपयोग करने वाले बंदरगाह 66 मेगाहर्ट्ज तक दोगुना हो गए हैं और बस की चौड़ाई दोगुनी होकर 64 बिट हो गई है (पिन की संख्या 124 से बढ़कर 184 हो गई है), संयोजन में या नहीं, लागू किया गया है। ये एक्सटेंशन PCI 2.x मानकों के वैकल्पिक भागों के रूप में शिथिल रूप से समर्थित थे, लेकिन मूल 133 MB/s से परे डिवाइस संगतता कठिन बनी रही।
डेवलपर्स ने अंततः एक नींव के रूप में संयुक्त 64-बिट और 66-मेगाहर्ट्ज एक्सटेंशन का उपयोग किया, और, भविष्य की जरूरतों का अनुमान लगाते हुए क्रमशः 532 एमबी/एस और 1064 एमबी/एस की अधिकतम बैंडविड्थ के साथ 66-मेगाहर्ट्ज और 133-मेगाहर्ट्ज वेरिएंट की स्थापना की। संयुक्त परिणाम PCI-X के रूप में PCI-SIGस्पेशल इंटरेस्ट ग्रुप (कम्प्यूटिंग मशीनरी के लिए एसोसिएशन के विशेष रुचि समूह) को प्रस्तुत किया गया था। बाद की स्वीकृति ने इसे सभी कंप्यूटर डेवलपर्स द्वारा अपनाने योग्य एक खुला मानक बना दिया। PCI SIG PCI-X के लिए तकनीकी सहायता, प्रशिक्षण और अनुपालन परीक्षण को नियंत्रित करता है। IBM, Intel, Microelectronics और Mylex को सहायक चिपसेट विकसित करने थे। 3Com और Adaptec को संगत बाह्य उपकरणों का विकास करना था। उद्योग द्वारा पीसीआई-एक्स अपनाने में तेजी लाने के लिए, कॉम्पैक ने अपनी वेब साइट पर पीसीआई-एक्स विकास उपकरण पेश किए।
पीसीआई-एक्स 1.0
PCI-X मानक IBM, Hewlett-Packard और कॉम्पैक द्वारा संयुक्त रूप से विकसित किया गया था और 1998 में अनुमोदन के लिए प्रस्तुत किया गया था। यह PCI में कई कमियों को दूर करने और उच्च बैंडविड्थ उपकरणों के प्रदर्शन को बढ़ाने के लिए PCI स्थानीय बस में मालिकाना सर्वर एक्सटेंशन को संहिताबद्ध करने का एक प्रयास था। , जैसे गीगाबिट ईथरनेट,फाइबर चैनल और अल्ट्रा3 एससीएसआई कार्ड और प्रोसेसर को कंप्यूटर क्लस्टर में इंटरकनेक्ट करने की अनुमति देता है।
इंटेल ने केवल पीसीआई-एक्स का योग्य स्वागत किया, इस बात पर जोर दिया कि अगली पीढ़ी की बस को "मौलिक रूप से नई वास्तुकला" होना चाहिए।[5]इंटेल के समर्थन के बिना, पीसीआई-एक्स पीसी में अपनाए जाने में विफल रहा। ईई टाइम्स के रिक मेरिट के अनुसार, "पीसीआई एसआईजी और एक प्रमुख इंटेल इंटरकनेक्ट डिजाइनर, जिन्होंने त्वरित ग्राफिक्स पोर्ट पर विकास की अगुआई की, के बीच एक गिरते-गिरते हुए इंटेल ने प्रारंभिक पीसीआई-एक्स प्रयास से बाहर निकलने का कारण बना।" हालाँकि PCI-X इंटरफ़ेस को Apple द्वारा Power Macintosh G5 की पहली कुछ पीढ़ियों के लिए संक्षिप्त रूप से अपनाया गया था।
पहले PCI-X उत्पादों का निर्माण 1998 में किया गया था, जैसे कि Adaptec AHA-3950U2B डुअल अल्ट्रा2 वाइड SCSI कंट्रोलर, हालांकि उस समय PCI-X कनेक्टर को पैकेजिंग पर केवल "64-बिट रेडी PCI" के रूप में संदर्भित किया गया था, जिसका संकेत था भविष्य की अनुकूलता। वास्तविक पीसीआई-एक्स ब्रांडिंग केवल बाद में मानक बन गई, संभवतः पीसीआई-एक्स सुसज्जित मदरबोर्ड की व्यापक उपलब्धता के साथ। जब अगस्त 2001 में पीसीआई एक्सप्रेस के अधिक विवरण जारी किए गए, तो पीसीआई एसआईजी के अध्यक्ष रोजर टिप्ले ने अपना विश्वास व्यक्त किया कि "पीसीआई-एक्स हमेशा के लिए सर्वर में रहने वाला है क्योंकि यह एक निश्चित स्तर की कार्यक्षमता प्रदान करता है, और यह स्विच करने के लिए मजबूर नहीं हो सकता है 3GIO [PCI एक्सप्रेस] उस कार्यक्षमता के लिए। हमने सीखा कि ISA से छुटकारा पाने में सक्षम नहीं होने से। ISA इन सभी प्रणालियों के कारण लटका रहा, जो उच्च-मात्रा वाले हिस्से नहीं थे। " टिप्ले ने यह भी घोषणा की कि (उस समय) पीसीआई एसआईजी पीसीआई एक्सप्रेस और पीसीआई-एक्स 2.0 को अस्थायी रूप से पीसीआई 3.0 नामक एक कार्य में मोड़ने की योजना बना रहा था,[6] लेकिन उस नाम का उपयोग अंततः पारंपरिक पीसीआई के अपेक्षाकृत मामूली संशोधन के लिए किया गया था।[7]
पीसीआई-एक्स 2.0
2003 में, PCI SIG ने PCI-X 2.0 की पुष्टि की। इसमें 266-मेगाहर्ट्ज और 533-मेगाहर्ट्ज वेरिएंट शामिल हैं, जो क्रमशः 2,132 एमबी/एस और 4,266 एमबी/एस थ्रूपुट प्रदान करते हैं। PCI-X 2.0 अतिरिक्त प्रोटोकॉल संशोधन करता है जो सिस्टम की विश्वसनीयता में मदद करने के लिए डिज़ाइन किए गए हैं और फिर से भेजने से बचने के लिए बस में त्रुटि-सुधार कोड जोड़ते हैं।[8] PCI-X फॉर्म फैक्टर की सबसे आम शिकायतों में से एक से निपटने के लिए, 184-पिन कनेक्टर, 16-बिट पोर्ट विकसित किए गए थे ताकि PCI-X को तंग जगह की कमी वाले उपकरणों में इस्तेमाल किया जा सके। पीसीआई-एक्सप्रेस के समान, सेंट्रल प्रोसेसिंग यूनिट या बस नियंत्रक पर बोझ डाले बिना बस में उपकरणों को एक दूसरे से बात करने की अनुमति देने के लिए पीटीपी कार्यों को जोड़ा गया था।
पीसीआई-एक्स 2.0 के विभिन्न सैद्धांतिक लाभों और पीसीआई-एक्स और पीसीआई उपकरणों के साथ इसकी पिछड़ी संगतता के बावजूद, इसे बड़े पैमाने पर (2008 तक) लागू नहीं किया गया है। कार्यान्वयन की यह कमी मुख्य रूप से इसलिए है क्योंकि हार्डवेयर विक्रेताओं ने इसके बजाय पीसीआई एक्सप्रेस को एकीकृत करना चुना है।
आईबीएमउन (कुछ) विक्रेताओं में से एक था जिन्होंने अपने सिस्टम i5 मॉडल 515, 520 और 525 में PCI-X 2.0 (266 MHz) समर्थन प्रदान किया; आईबीएम ने इन स्लॉट्स को 10 गीगाबिट ईथरनेट एडेप्टर के लिए उपयुक्त के रूप में विज्ञापित किया, जो उन्होंने प्रदान भी किया।[9]एचपी ने कुछ प्रोलायंट और इंटीग्रिटी सर्वरोंमें पीसीआई-एक्स 2.0 की पेशकश की और 266 मेगाहर्ट्ज पर भी काम करने वाले डुअल-पोर्ट 4जीबिट/एस फाइबर चैनल एडेप्टर की पेशकश की।[10] AMD ने PCI-X 2.0 (266 MHz) को अपने 8132 हाइपर ट्रांसपोर्ट से PCI-X 2.0 टनल चिप के माध्यम से समर्थित किया।[11][12] ServerWorks PCI-X 2.0[13] (पहली पीढ़ी के PCI एक्सप्रेस के नुकसान के लिए) का एक मुखर समर्थक था, विशेष रूप से इसके प्रमुख राजा वेगेसना के माध्यम से,[14] जिन्हें ब्रॉडकॉम नेतृत्व के साथ रोडमैप असहमति के कारण जल्द ही निकाल दिया गया था।[15]
2003 में, डेल ने घोषणा की कि वह पीसीआई-एक्स 2.0 को छोड़ देगा और पीसीआई एक्सप्रेस समाधानों को तेजी से अपनाने के पक्ष में होगा।[16] पीसी पत्रिका की रिपोर्ट के अनुसार, इंटेल ने अपने 2004 के रोडमैप में पीसीआई एक्सप्रेस के पक्ष में पीसीआई-एक्स को साइडलाइन करना शुरू कर दिया, यह तर्क देते हुए कि बाद वाले को सिस्टम विलंबता और बिजली की खपत के मामले में पर्याप्त लाभ मिला, अधिक नाटकीय रूप से "1,000-पिन" से बचने के रूप में कहा गया। एपोकैलिप्स" उनके तुमवाटर चिपसेट के लिए।[17]
तकनीकी विवरण
पीसीआई-एक्स ने पारंपरिक पीसीआई मानक को अधिकतम घड़ी की गति (66 मेगाहर्ट्ज से 133 मेगाहर्ट्ज तक) को दोगुना करके संशोधित किया[8]और इसलिए कंप्यूटर प्रोसेसर और बाह्य उपकरणों के बीच डेटा की मात्रा का आदान-प्रदान हुआ। पारंपरिक PCI 66 मेगाहर्ट्ज पर 64 बिट्स तक का समर्थन करता है (हालांकि 33 मेगाहर्ट्ज पर 32 बिट्स से ऊपर कुछ भी केवल हाई-एंड सिस्टम में देखा जाता है)। मानक पीसीआई के साथ 133 एमबी/एस की तुलना में पीसीआई-एक्स के साथ प्रोसेसर और बाह्य उपकरणों के बीच एक्सचेंज किए गए डेटा की सैद्धांतिक अधिकतम मात्रा 1.06 जीबी/एस है। पीसीआई-एक्स भी पीसीआई की गलती सहनशीलता में सुधार करता है, उदाहरण के लिए, दोषपूर्ण कार्डों को फिर से शुरू करने या ऑफ़लाइन करने की अनुमति देता है।
पीसीआई-एक्स पीसीआई के लिए पिछड़ा संगत है इस अर्थ में कि पूरी बस पीसीआई में वापस आती है यदि बस में कोई कार्ड पीसीआई-एक्स का समर्थन नहीं करता है।
दो सबसे मूलभूत परिवर्तन हैं:
- पीसीआई बस पर दिखाई देने वाले सिग्नल और बस में होने वाले उस सिग्नल की प्रतिक्रिया के बीच सबसे कम समय को 1 के बजाय 2 चक्रों तक बढ़ा दिया गया है। यह घड़ी की दरों को बहुत तेज करने की अनुमति देता है, लेकिन कई प्रोटोकॉल परिवर्तन का कारण बनता है:
- IRDY# और TRDY# संकेतों के आधार पर किसी भी चक्र पर प्रतीक्षा अवस्था डालने के लिए पारंपरिक PCI बस प्रोटोकॉल की क्षमता को हटा दिया गया है; PCI-X केवल 128-बाइट सीमाओं पर फटने की अनुमति देता है।
- लेन-देन की समाप्ति से पहले आरंभकर्ता को FRAME# दो चक्रों को निष्क्रिय करना चाहिए।
- प्रारंभकर्ता प्रतीक्षा स्थिति सम्मिलित नहीं कर सकता है। लक्ष्य हो सकता है, लेकिन केवल किसी भी डेटा को स्थानांतरित करने से पहले, और लिखने के लिए प्रतीक्षा की स्थिति 2 घड़ी चक्रों के गुणकों तक सीमित है।
- इसी तरह, फटने की लंबाई शुरू होने से पहले तय की जाती है; इसे FRAME# और STOP# संकेतों का उपयोग करके मनमाने ढंग से चक्र पर नहीं रोका जा सकता है।
- घटाव डिकोड DEVSEL# अगले चक्र के बजाय "धीमे DEVSEL#" चक्र के बाद दो चक्र होते हैं।
- पता चरण के बाद (और इससे पहले कि कोई डिवाइस DEVSEL# के साथ प्रतिक्रिया करता है), एक अतिरिक्त 1-चक्र "विशेषता चरण" होता है, जिसके दौरान ऑपरेशन के बारे में जानकारी के 36 अतिरिक्त बिट्स (AD और C/BE# दोनों लाइनों का उपयोग किया जाता है) संचरित होते हैं। इनमें अनुरोधकर्ता की पहचान के 16 बिट्स (पीसीआई बस, डिवाइस और फ़ंक्शन नंबर), 12 बिट्स की बर्स्ट लंबाई, 5 बिट्स के टैग (विभाजित लेनदेन को जोड़ने के लिए), और अतिरिक्त स्थिति के 3 बिट्स शामिल हैं।
संस्करण
[[image:PCI Keying.svg|500px|thumb|right|64-बिट PCI कार्ड (PCI और PCI-X दोनों) की 3.3 V और 5 V कुंजीयन। जबकि अधिकांश 64-बिट PCI-X कार्ड सार्वभौमिक हैं और सामान्य 32-बिट 5 V PCI स्लॉट के साथ पिछड़े संगत हैं, PCI-X स्लॉट 3.3 V हैं और केवल 5 V-PCI कार्ड स्वीकार नहीं करेंगे।
अनिवार्य रूप से सभी पीसीआई-एक्स कार्ड या स्लॉट में 64-बिट कार्यान्वयन होता है और निम्नानुसार भिन्न होता है:
- पत्ते
- 66 मेगाहर्ट्ज (Rev. 1.0 में जोड़ा गया)[8]** 100 मेगाहर्ट्ज (133 मेगाहर्ट्ज स्लॉट में बस की डाउनक्लॉक को 100 मेगाहर्ट्ज पर मजबूर करके काम करता है)[18]
- 133 MHz (Rev. 1.0 में जोड़ा गया)[8]** 266 MHz (Rev. 2.0 में जोड़ा गया)[8]** 533 MHz (Rev. 2.0 में जोड़ा गया)[8]* स्लॉट
- 66 मेगाहर्ट्ज (66 मेगाहर्ट्ज 64-बिट पीसीआई जैसी गति, पुराने सर्वर पर पाई जा सकती है)
- 133 मेगाहर्ट्ज (सबसे सामान्य)
- 266 मेगाहर्ट्ज (x86 पर दुर्लभ, IBM IBM_System_p युग से मुख्य बस)
- 533 मेगाहर्ट्ज (दुर्लभ)
32-बिट और 64-बिट PCI कार्ड को अलग-अलग चौड़ाई के स्लॉट में मिलाना
अधिकांश 32-बिट पीसीआई कार्ड 64-बिट पीसीआई-एक्स स्लॉट में ठीक से काम करेंगे, लेकिन बस की गति धीमी कार्ड की घड़ी आवृत्ति तक सीमित होगी, पीसीआई की साझा बस टोपोलॉजी की एक अंतर्निहित सीमा। उदाहरण के लिए, जब पीसीआई 2.3 66-मेगाहर्ट्ज कार्ड 133 मेगाहर्ट्ज सक्षम पीसीआई-एक्स बस में स्थापित किया जाता है, तो पूरा बस बैकप्लेन 66 मेगाहर्ट्ज तक सीमित रहेगा। इस सीमा से बचने के लिए, कई मदरबोर्ड में कई पीसीआई/पीसीआई-एक्स बसें होती हैं, जिनमें एक बस उच्च गति वाले पीसीआई-एक्स पेरिफेरल्स के साथ उपयोग के लिए होती है, और दूसरी बस सामान्य-उद्देश्य वाले पेरिफेरल्स के लिए होती है।
कई 64-बिट पीसीआई-एक्स कार्ड 32-बिट मोड में काम करने के लिए डिज़ाइन किए गए हैं यदि गति में कुछ कमी के साथ छोटे 32-बिट कनेक्टर में डाले जाते हैं।[19][20] इसका एक उदाहरण Adaptec 29160 64-बिट SCSI इंटरफ़ेस कार्ड है।[21] हालाँकि कुछ 64-बिट PCI-X कार्ड मानक 32-बिट PCI स्लॉट में काम नहीं करते हैं।[22][unreliable source?] यहां तक कि अगर यह काम करता है, तो 32-बिट स्लॉट में 64-बिट पीसीआई-एक्स कार्ड स्थापित करने से कार्ड एज कनेक्टर का 64-बिट हिस्सा कनेक्ट नहीं होगा और ओवरहैंगिंग हो जाएगा, जिसके लिए आवश्यक है कि कोई मदरबोर्ड घटक तैनात न हो ताकि कार्ड एज कनेक्टर के ओवरहैंगिंग हिस्से को यांत्रिक रूप से बाधित करें।
पीसीआई-एक्सप्रेस के साथ तुलना
PCI-X को अक्सर समान-ध्वनि वाले PCI एक्सप्रेस के नाम से भ्रमित किया जाता है, जिसे आमतौर पर PCI-E या PCIe के रूप में संक्षिप्त किया जाता है, हालाँकि कार्ड स्वयं पूरी तरह से असंगत हैं और अलग दिखते हैं। जबकि वे दोनों आंतरिक बाह्य उपकरणों के लिए उच्च गति वाली कंप्यूटर बसें हैं, वे कई मायनों में भिन्न हैं। पहला यह है कि PCI-X एक 64-बिट समानांतर इंटरफ़ेस है जो 32-बिट PCI उपकरणों के साथ पिछड़ा संगत है। PCIe एक अलग भौतिक इंटरफ़ेस के साथ एक सीरियल पॉइंट-टू-पॉइंट कनेक्शन है जिसे PCI और PCI-X दोनों को सुपरसीड करने के लिए डिज़ाइन किया गया था।
PCI-X और मानक PCI बसें PCIe ब्रिज पर चल सकती हैं, उसी तरह जिस तरह ISA बसें कुछ कंप्यूटरों में मानक PCI बसों पर चलती हैं। PCIe अधिकतम बैंडविड्थ में PCI-X और यहां तक कि PCI-X 2.0 से भी मेल खाता है। PCIe 1.0 x1 प्रत्येक दिशा (लेन) में 250 एमबी/एस प्रदान करता है, और 16 लेन (x16) तक वर्तमान में प्रत्येक दिशा में फुल-डुप्लेक्स में समर्थित हैं, प्रत्येक दिशा में अधिकतम 4 जीबी/एस बैंडविड्थ देता है। PCI-X 2.0 (इसके अधिकतम 64-बिट 533-मेगाहर्ट्ज वैरिएंट पर) 4,266 एमबी/एस (~4.3 जीबी/एस) की अधिकतम बैंडविड्थ प्रदान करता है, हालांकि केवल अर्ध द्वैध में।
PCI-X में PCI एक्सप्रेस की तुलना में तकनीकी और आर्थिक नुकसान हैं। 64-बिट समानांतर इंटरफ़ेस को कठिन ट्रेस रूटिंग की आवश्यकता होती है, क्योंकि सभी समानांतर इंटरफेस के साथ, बस से सिग्नल एक साथ या बहुत ही कम समय में आने चाहिए, और आसन्न स्लॉट से शोर हस्तक्षेप का कारण बन सकता है। PCIe का सीरियल इंटरफ़ेस इस तरह की कम समस्याओं का सामना करता है और इसलिए इस तरह के जटिल और महंगे डिज़ाइन की आवश्यकता नहीं होती है। PCI-X बसें, मानक PCI की तरह, अर्ध-द्वैध द्विदिश हैं, जबकि PCIe बसें पूर्ण-द्वैध द्विदिश हैं। PCI-X बसें केवल सबसे धीमी डिवाइस के रूप में तेजी से चलती हैं, जबकि PCIe डिवाइस स्वतंत्र रूप से बस की गति को निगोशिएट करने में सक्षम हैं। साथ ही, PCI-X स्लॉट PCIe 1x से PCIe 16x तक लंबे हैं, जिससे PCI-X के लिए छोटे कार्ड बनाना असंभव हो जाता है। पीसीआई-एक्स स्लॉट मदरबोर्ड पर काफी जगह लेते हैं, जो एटीएक्स और छोटे मदरबोर्ड फॉर्म फैक्टर के लिए एक समस्या हो सकती है।
यह भी देखें
संदर्भ
- ↑ "PCIe (Peripheral Component Interconnect Express) | On the Motherboard | Pearson IT Certification". www.pearsonitcertification.com. Retrieved 2020-09-25.
- ↑ 2.0 2.1 PCI-X Protocol Addendum to the PCI Local Bus Specification. Revision 2.0. PCI Special Interest Group. 29 July 2002.
- ↑ PCI-X Addendum to the PCI Local Bus Specification. Revision 1.0a. PCI Special Interest Group. 24 July 2000.
- ↑ Jean Andrews (2010). अपने पीसी के प्रबंधन और रखरखाव के लिए ए+ गाइड. Cengage Learning. p. 187. ISBN 978-1-4354-9778-8.
- ↑ Lettice, John (1999-01-13). "पीसीआई-एक्स गैंग ऑफ थ्री ने फ्यूचर आई/ओ के साथ इंटेल को चुनौती दी". The Register.
- ↑ Jerry Ascierto (8/30/2001) "Intel details next-generation I/O spec", EE Times
- ↑ "संग्रहीत प्रति" (PDF). Archived from the original (PDF) on 2014-02-11. Retrieved 2013-12-16.
- ↑ 8.0 8.1 8.2 8.3 8.4 8.5 "PCI-SIG — FAQ — PCI-X 2.0". Archived from the original on 2008-02-15. Retrieved 2008-02-17.
{{cite web}}: no-break space character in|title=at position 8 (help) - ↑ "IBM सिस्टम i मॉडल के लिए PCI, PCI-X, PCI-X DDR, और PCIe प्लेसमेंट नियम" (PDF). p. 7.
PCI की एक तीसरी पीढ़ी अब 1.9 GHz सिस्टम i5 मॉडल 515, 520, और 525 की शुरुआत के साथ पेश की गई है। इन मॉडलों में एक PCI-X DDR (PCI-X 2.0) स्लॉट है जो अधिकतम 266 MHz पर चलता है और केवल ऐसे एडेप्टर का समर्थन करता है जो IOP के बिना चल सकते हैं। यह स्लॉट अल्ट्रा-हाई बैंडविड्थ एडेप्टर जैसे नए 266 MHz (DDR) #5721/#5722 10 Gb ईथरनेट एडेप्टर के लिए आदर्श रूप से अनुकूल है।
{{cite web}}: no-break space character in|quote=at position 30 (help) - ↑ HP FC2243 Dual Channel 4Gb PCI-X 2.0 HBA
- ↑ "एएमडी ने 8132 पीसीआई-एक्स टनल पार्ट रोल आउट किया". The Inquirer. 2004-06-14. Archived from the original on December 16, 2013. Retrieved 2014-02-13.
{{cite web}}: CS1 maint: unfit URL (link) - ↑ Scott M. Mueller; Mark Edward Soper; Barrie Sosinsky (2006). सर्वर का उन्नयन और मरम्मत. Pearson Education. p. 366. ISBN 978-0-13-279698-9.
- ↑ "संग्रहीत प्रति" (PDF). serverworks.com. Archived from the original (PDF) on 18 July 2003. Retrieved 12 January 2022.
- ↑ ServerWorks chief spurns first-generation PCI Express
- ↑ Broadcom ousts ServerWorks chief
- ↑ PCI-X marks the spot for IBM, HP
- ↑ Intel Begins Making Its Case Against PCI-X
- ↑ "पीसीआई-एक्स बनाम पीसीआई-एक्सप्रेस". Archived from the original on February 25, 2005. Retrieved September 2, 2016.
- ↑ ZNYX Networks (June 16, 2009). "ZX370 Series". Archived from the original on May 2, 2011. Retrieved July 13, 2012.
The ZX370 Series is a true 64-bit adapter, widening the network pipeline to achieve higher throughput, while offering backward compatibility with standard 32-bit PCI slots.
- ↑ ZNYX Networks. "ZX370 Series Multi-Channel PCI Fast Ethernet Adapter" (PDF). Archived from the original (PDF) on July 20, 2013. Retrieved July 13, 2012.
Backward compatible with 32 bit, 33 MHz PCI slots
- ↑ Adaptec (January 2000). "Adaptec SCSI Card 29160 Ultra160 SCSI Controller User's Reference" (PDF). p. 1. Retrieved July 13, 2012.
Although the Adaptec SCSI Card 29160 is a 64-bit PCI card, it also works in a 32-bit PCI slot. When installed in a 32-bit PCI slot, the card automatically runs in the slower 32-bit mode.
- ↑ LaCie. "LaCie समर्थन: विभिन्न प्रकार के PCI स्लॉट्स की पहचान करें". Archived from the original on April 4, 2012. Retrieved July 13, 2012.
आगे की पढाई
- PCI Bus Demystified; 2nd Ed; Doug Abbott; 250 pages; 2004; ISBN 978-0-7506-7739-4.
- PCI-X System Architecture; 1st Ed; Tom Shanley; 752 pages; 2000; ISBN 978-0-201-72682-4.
- PCI & PCI-X Hardware and Software Architecture & Design; 5th Ed; Ed Solari; 1140 pages; 2001; ISBN 978-0-929392-63-9.
- Ray Weiss, (6/9/2000) "PCI-X Exposed", EE Times
इस पेज में लापता आंतरिक लिंक की सूची
- घड़ी की दर
- विस्तृत पत्र
- पीसीआई एक्सप्रेस
- धारावाहिक संचार
- संगणक तंत्र संस्था
- पीसीआई स्थानीय बस
- बढ़ा हुआ ग्राफिक पोर्ट
- आगे अनुकूलता
- त्रुटि सुधार कोड
बाहरी कड़ियाँ
| General | |
|---|---|
| Standards |
|
| Storage | |
| Peripheral | |
| Audio | |
| Portable | |
| Embedded | |
Interfaces are listed by their speed in the (roughly) ascending order, so the interface at the end of each section should be the fastest.  Category | |
श्रेणी: परिधीय घटक इंटरकनेक्ट श्रेणी: मदरबोर्ड विस्तार स्लॉट श्रेणी:खुले मानक
