इंटेल 4004: Difference between revisions
From Vigyanwiki
No edit summary |
No edit summary |
||
| Line 27: | Line 27: | ||
}} | }} | ||
'''[[Intel|इंटेल]]''' '''4004''' [[4-बिट कंप्यूटिंग]] [[सेंट्रल प्रोसेसिंग यूनिट]] (सीपीयू) है। जिसे इंटेल कॉर्पोरेशन द्वारा 1971 में प्रमाणित किया गया | '''[[Intel|इंटेल]]''' '''4004''' [[4-बिट कंप्यूटिंग]] [[सेंट्रल प्रोसेसिंग यूनिट]] (सीपीयू) है। जिसे इंटेल कॉर्पोरेशन द्वारा 1971 में प्रमाणित किया गया था।और US$60 में बेचा गया। और (2022 में $430 के सामान्य ,2023 में $449.43) रखा गया था,<ref>{{cite web|url=https://arstechnica.com/information-technology/2011/11/the-40th-birthday-ofmaybethe-first-microprocessor/|title=The 40th birthday of—maybe—the first microprocessor, the Intel 4004|date=15 November 2011}}</ref> यह पहला व्यावसायिक रूप से निर्मित [[माइक्रोप्रोसेसर]] था,<ref>{{cite web |url=http://www.intel.co.uk/content/www/uk/en/history/museum-story-of-intel-4004.html |title=The Story of the Intel 4004 |website=Intel}}</ref> और [[इंटेल माइक्रोप्रोसेसरों की सूची]] में यह प्रथम माइक्रोप्रोसेसर था । | ||
4004 एमओएस सिलिकॉन गेट टेक्नोलॉजी (एसजीटी) की श्रेष्ठता का प्रदर्शन करते हुए बड़े पैमाने पर एकीकरण का पहला महत्वपूर्ण उदाहरण था। वर्तमान तकनीक की तुलना में, एसजीटी ही चिप क्षेत्र में ट्रांजिस्टर की संख्या से दोगुनी ऑपरेटिंग गति के साथ एकीकृत होती है। प्रदर्शन में इस स्टेप-फंक्शन वृद्धि ने उपिस्थित मल्टी-चिप सीपीयू की स्थान सिंगल-चिप सीपीयू को संभव बनाया था। अभिनव 4004 चिप डिजाइन सम्मिश्र तर्क और मेमोरी सर्किट के लिए एसजीटी का उपयोग करने के विधियों पर मॉडल के रूप में कार्य करता है, इस प्रकार विश्व के सेमीकंडक्टर उद्योग द्वारा एसजीटी को अपनाने में शीघ्रता लाता है। फेयरचाइल्ड में मूल एसजीटी के विकासकर्ता [[फेडेरिको फागिन]] थे जिन्होंने पहला वाणिज्यिक एकीकृत सर्किट (आईसी) डिजाइन किया था जिसने नवीन तकनीक का प्रयोग किया था, जो एनालॉग/डिजिटल अनुप्रयोगों (1968 में फेयरचाइल्ड 3708) के लिए अपनी श्रेष्ठता प्रमाणित करता है। इसके पश्चात् उन्होंने पहले सिंगल चिप माइक्रोप्रोसेसर बनाने के लिए आवश्यक अभूतपूर्व एकीकरण प्राप्त करने के लिए इंटेल में एसजीटी का उपयोग किया था। | 4004 एमओएस सिलिकॉन गेट टेक्नोलॉजी (एसजीटी) की श्रेष्ठता का प्रदर्शन करते हुए बड़े पैमाने पर एकीकरण का पहला महत्वपूर्ण उदाहरण था। वर्तमान तकनीक की तुलना में, एसजीटी ही चिप क्षेत्र में ट्रांजिस्टर की संख्या से दोगुनी ऑपरेटिंग गति के साथ एकीकृत होती है। प्रदर्शन में इस स्टेप-फंक्शन वृद्धि ने उपिस्थित मल्टी-चिप सीपीयू की स्थान सिंगल-चिप सीपीयू को संभव बनाया था। अभिनव 4004 चिप डिजाइन सम्मिश्र तर्क और मेमोरी सर्किट के लिए एसजीटी का उपयोग करने के विधियों पर मॉडल के रूप में कार्य करता है, इस प्रकार विश्व के सेमीकंडक्टर उद्योग द्वारा एसजीटी को अपनाने में शीघ्रता लाता है। फेयरचाइल्ड में मूल एसजीटी के विकासकर्ता [[फेडेरिको फागिन]] थे जिन्होंने पहला वाणिज्यिक एकीकृत सर्किट (आईसी) डिजाइन किया था जिसने नवीन तकनीक का प्रयोग किया था, जो एनालॉग/डिजिटल अनुप्रयोगों (1968 में फेयरचाइल्ड 3708) के लिए अपनी श्रेष्ठता प्रमाणित करता है। इसके पश्चात् उन्होंने पहले सिंगल चिप माइक्रोप्रोसेसर बनाने के लिए आवश्यक अभूतपूर्व एकीकरण प्राप्त करने के लिए इंटेल में एसजीटी का उपयोग किया था। | ||
| Line 93: | Line 93: | ||
1967 में, [[बेल लैब्स]] ने एमओएस ट्रांजिस्टर बनाने के बारे में पेपरप्रयुक्त किया जिसमें धातु के अतिरिक्त सिलिकॉन से बने स्व-संरेखित द्वार थे। चूँकि, यह डिवाइस प्रूफ-ऑफ-कॉन्सेप्ट थे और इनका उपयोग आई सी बनाने के लिए नहीं किया जा सकता था। फागिन और [[टॉम क्लेन]] ने जिज्ञासा को लिया और विश्वसनीय आईसी बनाने के लिए आवश्यक पूरी प्रक्रिया प्रौद्योगिकी विकसित की थी। फागिन ने फेडरिको फागिन या फेयरचाइल्ड 3708 का डिज़ाइन और निर्माण भी किया था,<ref>{{cite web |url=http://www.intel4004.com/images/elect_cov_pg1.jpg |title=A faster generation of MOS devices with low thresholds is riding the crest of the new wave, silicon-gate IC's |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> एसजीटी के साथ बनाया गया पहला आईसी, पहली बार 1968 के अंत में बेचा गया, और इलेक्ट्रॉनिक्स के कवर पर चित्रित किया गया (29 सितंबर 1969)।<ref>{{cite web |url=http://www.intel4004.com/papers.htm |title=''Earliest Published Papers'' |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> 1968 में।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} सिलिकॉन गेट तकनीक ने लीकेज करंट को 100 गुना से अधिक कम कर दिया, जिससे डीरैम्स (डायनेमिक रैंडम एक्सेस मेमोरी) जैसे परिष्कृत डायनेमिक सर्किट संभव हो गए थे। इसने फाटकों के लिए उपयोग किए जाने वाले अत्यधिक डोप्ड सिलिकॉन को इंटरकनेक्शन बनाने की अनुमति दी हैं, जिससे माइक्रोप्रोसेसरों जैसे यादृच्छिक-तर्क आईसी के सर्किट घनत्व में काफी सुधार हुआ हैं। | 1967 में, [[बेल लैब्स]] ने एमओएस ट्रांजिस्टर बनाने के बारे में पेपरप्रयुक्त किया जिसमें धातु के अतिरिक्त सिलिकॉन से बने स्व-संरेखित द्वार थे। चूँकि, यह डिवाइस प्रूफ-ऑफ-कॉन्सेप्ट थे और इनका उपयोग आई सी बनाने के लिए नहीं किया जा सकता था। फागिन और [[टॉम क्लेन]] ने जिज्ञासा को लिया और विश्वसनीय आईसी बनाने के लिए आवश्यक पूरी प्रक्रिया प्रौद्योगिकी विकसित की थी। फागिन ने फेडरिको फागिन या फेयरचाइल्ड 3708 का डिज़ाइन और निर्माण भी किया था,<ref>{{cite web |url=http://www.intel4004.com/images/elect_cov_pg1.jpg |title=A faster generation of MOS devices with low thresholds is riding the crest of the new wave, silicon-gate IC's |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> एसजीटी के साथ बनाया गया पहला आईसी, पहली बार 1968 के अंत में बेचा गया, और इलेक्ट्रॉनिक्स के कवर पर चित्रित किया गया (29 सितंबर 1969)।<ref>{{cite web |url=http://www.intel4004.com/papers.htm |title=''Earliest Published Papers'' |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> 1968 में।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} सिलिकॉन गेट तकनीक ने लीकेज करंट को 100 गुना से अधिक कम कर दिया, जिससे डीरैम्स (डायनेमिक रैंडम एक्सेस मेमोरी) जैसे परिष्कृत डायनेमिक सर्किट संभव हो गए थे। इसने फाटकों के लिए उपयोग किए जाने वाले अत्यधिक डोप्ड सिलिकॉन को इंटरकनेक्शन बनाने की अनुमति दी हैं, जिससे माइक्रोप्रोसेसरों जैसे यादृच्छिक-तर्क आईसी के सर्किट घनत्व में काफी सुधार हुआ हैं। | ||
इस तकनीक का अर्थ था कि प्रक्रिया में किसी भी समय इंटरकनेक्शन किए जा सकते हैं। इससे भी महत्वपूर्ण बात यह है कि तारों को उसी उपकरण का उपयोग करके जमा किया गया था जिससे बाकी घटकों को बनाया गया था। इसका अर्थ यह था कि विभिन्न मशीन प्रकारों के मध्य लेआउट में सामान्य अंतर समाप्त हो गया था। पहले इंटरकनेक्ट को आवश्यकता से अधिक बड़ा होना पड़ता था | इस तकनीक का अर्थ था कि प्रक्रिया में किसी भी समय इंटरकनेक्शन किए जा सकते हैं। इससे भी महत्वपूर्ण बात यह है कि तारों को उसी उपकरण का उपयोग करके जमा किया गया था जिससे बाकी घटकों को बनाया गया था। इसका अर्थ यह था कि विभिन्न मशीन प्रकारों के मध्य लेआउट में सामान्य अंतर समाप्त हो गया था। पहले इंटरकनेक्ट को आवश्यकता से अधिक बड़ा होना पड़ता था जिससे कि यह सुनिश्चित किया जा सके कि एल्यूमीनियम सिलिकॉन घटकों को छूता है जो मशीनरी में अशुद्धियों के कारण ऑफसेट हो जाएगा। इस उद्देश्य को समाप्त करने के साथ, सर्किट को साथ बहुत समीप रखा जा सकता है, यह घटकों के घनत्व को तुरंत दोगुना कर सकता है, और इस प्रकार उनकी निवेश को उसी राशि से कम कर सकता है। इसके अतिरिक्त, एल्यूमीनियम तारों ने [[संधारित्र]] के रूप में कार्य किया जो सिग्नल की गति को सीमित करता था; इन्हें हटाने से चिप्स तीव्र गति से चलने लगे।<ref>{{cite web | url = http://www.intel4004.com/mrld.htm |title = The New Methodology for Random Logic Design |last = Faggin| first=Federico | access-date=3 June 2017}}</ref><ref>Federico Faggin, T. Klein (1970). "Silicon-Gate Technology". ''Solid State Electronics''. Vol. 13. pp. 1125–1144</ref> | ||
इंटेल में, फागिन ने इस स्व-संरेखित गेट प्रक्रिया का उपयोग करके नए प्रोसेसर का डिज़ाइन प्रारंभ किया हैं। फागिन के इंटेल कंपनी में सम्मिलित होने के कुछ दिनों पश्चात् ही शिमा जापान से आ गईं। उन्हें यह जानकर निराशा हुई कि दिसंबर में उनके जाने के पश्चात् से परियोजना पर कोई कार्य नहीं हुआ है, और अपनी चिंता व्यक्त की कि मूल कार्यक्रम अब असंभव था। फागिन ने हर दिन रात में अच्छी प्रकार से कार्य करने का जवाब दिया, और शिमा | इंटेल में, फागिन ने इस स्व-संरेखित गेट प्रक्रिया का उपयोग करके नए प्रोसेसर का डिज़ाइन प्रारंभ किया हैं। फागिन के इंटेल कंपनी में सम्मिलित होने के कुछ दिनों पश्चात् ही शिमा जापान से आ गईं। उन्हें यह जानकर निराशा हुई कि दिसंबर में उनके जाने के पश्चात् से परियोजना पर कोई कार्य नहीं हुआ है, और अपनी चिंता व्यक्त की कि मूल कार्यक्रम अब असंभव था। फागिन ने हर दिन रात में अच्छी प्रकार से कार्य करने का जवाब दिया, और शिमा सहायता करने के लिए और छह महीने तक रुकी रही। आवश्यक सर्किट घनत्व तक पहुंचने के लिए अतिरिक्त अग्रिमों की आवश्यकता थी। इन अग्रिमों में से दबे हुए संपर्कों का उपयोग था <ref>{{cite web | url = http://www.intel4004.com/buried.htm |title = The Buried Contact|last = Faggin| first=Federico | access-date=3 June 2017}}</ref><ref>"Inductee Detail". National Inventors Hall of Fame. July 25, 2016.</ref> इसने सिलिकॉन कनेक्टिंग तारों को सीधे घटकों से जोड़ने की अनुमति दी थी। और यह पता लगा रहा था कि मास्किंग चरणों में से के हिस्से के रूप में सिलिकॉन गेट के साथ बूटस्ट्रैप लोड कैसे जोड़ा जाए,<ref>{{cite web | url = http://www.intel4004.com/btstrp.htm |title = The Bootstrap Load |last = Faggin| first=Federico | access-date=3 June 2017}}</ref> प्रसंस्करण से चरण को समाप्त करना।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} फागिन द्वारा इन दो नवाचारों के बिना, हॉफ की वास्तुकला को ही चिप में साकार नहीं किया जा सकता था। | ||
=== उत्पादन में === | === उत्पादन में === | ||
[[File:Unicom 141P Calculator 3.jpg|thumb|right|Unicom 141P, बिजनेसकॉम 141-PF का [[मूल उपकरण निर्माता]] संस्करण है।]] | [[File:Unicom 141P Calculator 3.jpg|thumb|right|Unicom 141P, बिजनेसकॉम 141-PF का [[मूल उपकरण निर्माता]] संस्करण है।]]उस समय इंटेल की चिप-नामकरण योजना प्रत्येक घटक के लिए चार अंकों की संख्या का उपयोग करती थी। पहला अंक उपयोग की गई प्रक्रिया प्रौद्योगिकी को इंगित करता है, दूसरा अंक सामान्य कार्य को इंगित करता है, और अंतिम दो अंक उस घटक प्रकार के विकास में अनुक्रमिक संख्या निर्दिष्ट करते हैं। इस परिपाटी का उपयोग करते हुए, चिप्स को 1302, 1105, 1507, और 1202 के रूप में जाना जाता था। फागिन ने अनुभव किया कि यह इस तथ्य को अस्पष्ट कर देगा कि उन्होंने सुसंगत सेट का गठन किया, और उन्हें 4000 परिवार के रूप में नाम देने का निर्णय किया हैं।<ref name="FFsign">{{cite web |title=Federico Faggin's Signature |publisher=Intel4004.com |url=http://www.intel4004.com/sign.htm |access-date=2012-08-21}}</ref> चार चिप्स निम्नलिखित थे: 4001, 256-बाइट 4-बिट रोम; 4002, डीआरएएम चार 20-निबल रजिस्टरों के साथ; 4003, I/O सीरियल और समानांतर आउटपुट के साथ 10-बिट स्टैटिक शिफ्ट रजिस्टर के साथ; और 4004 सीपीयू थे । पूर्णता से विस्तारित सिस्टम कुल 4 kB रोम के लिए 16 4001, रैम के कुल 1,280 निबल्स (640) बाइट्स के लिए 16 4002 और 4003 की असीमित संख्या का समर्थन कर सकती है। यह 4003 4001 पर प्रोग्राम करने योग्य इनपुट और आउटपुट पिन से जुड़े थे और 4002 पर आउटपुट पिन से सीधे सीपीयू से नहीं जुड़े थे। {{sfn|Faggin|Hoff|Mazor|Shima|1996|p=11}} | ||
डिजाइन पूरा होने के साथ, शिमा कैलकुलेटर के प्रोटोटाइप का निर्माण प्रारंभ करने के लिए जापान लौट आई थी। 4001 के पहले वेफर्स को अक्टूबर 1970 में संसाधित किया गया था,{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} इसके पश्चात् नवंबर में 4003 और 4002 आए। 4002 सामान्य समस्या प्रमाणित हुई जिसे सरलता से ठीक कर लिया गया। पहले 4004 दिसंबर के अंत में पहुंचे, और यह पूर्णता से गैर-कार्यात्मक थे। चिप की जांच करते हुए फागिन ने पाया कि उतर-संपर्क निर्माण चरण को छोड़ दिया गया था। दूसरा रन जनवरी 1971 में गढ़ा गया और 4004 ने दो छोटी समस्याओं को छोड़कर पूरी प्रकार से कार्य किया हैं। | डिजाइन पूरा होने के साथ, शिमा कैलकुलेटर के प्रोटोटाइप का निर्माण प्रारंभ करने के लिए जापान लौट आई थी। 4001 के पहले वेफर्स को अक्टूबर 1970 में संसाधित किया गया था,{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} इसके पश्चात् नवंबर में 4003 और 4002 आए। 4002 सामान्य समस्या प्रमाणित हुई जिसे सरलता से ठीक कर लिया गया। पहले 4004 दिसंबर के अंत में पहुंचे, और यह पूर्णता से गैर-कार्यात्मक थे। चिप की जांच करते हुए फागिन ने पाया कि उतर-संपर्क निर्माण चरण को छोड़ दिया गया था। दूसरा रन जनवरी 1971 में गढ़ा गया और 4004 ने दो छोटी समस्याओं को छोड़कर पूरी प्रकार से कार्य किया हैं। | ||
| Line 105: | Line 105: | ||
'''4004 का विपणन''' | '''4004 का विपणन''' | ||
4004 का विपणन शिमा को कॉल के समय, फागिन को पता चला कि बुसिकॉम वित्तीय कठिनाई में था और यदि चिप की कीमत कम नहीं की गई तब वह विफल हो जाएगा। फागिन ने नोयस को विशिष्टता समझौते से इंटेल को मुक्त करने के बदले में कीमत कम करने के लिए राजी किया। मई 1971 में बिजनेसकॉम ने इस शर्त पर सहमति व्यक्त की कि इसका उपयोग किसी अन्य कैलकुलेटर परियोजना के लिए नहीं किया जाएगा और इंटेल उनकी $60,000 की विकास निवेश चुकाएगा।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} मार्केटिंग फोकस के इस परिवर्तन के साथ चिप परिवार का नाम बदलकर एमसीएस-4 कर दिया गया, माइक्रो कंप्यूटर सिस्टम, 4-बिट के लिए छोटा होता हैं।<ref name="FFsign"/> | |||
इंटेल प्रबंधन को संदेह था कि उनकी सेल टीम अपने ग्राहकों को उत्पाद के बारे में बता सकती है। जैसा कि इंटेल अब मेमोरी मार्केट में सफल था, वह चिंतित थे कि 4004 मार्केट को भ्रमित कर सकता है और इसे विज्ञापित करने में संकोच कर रहा था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} उन्हें भय था कि वर्तमान इंटेल ग्राहक नए उत्पाद को प्रतियोगिता के रूप में देख सकते हैं, इसके अतिरिक्त प्रतिस्पर्धियों से मेमोरी खरीद सकते हैं।<ref>{{Cite web |date= |title=Intel 4004 Microprocessor 35th Anniversary |website=[[YouTube]] |url=https://www.youtube.com/watch?v=j00AULJLCNo |url-status=live}}</ref> हॉफ और मेजर भी चिंतित हैं कि डिजाइन की सीमाएं उन उपयोगकर्ताओं के लिए कम अनुभव होंगा जो उस समय मार्केट में प्रवेश करने वाले नए 16-बिट [[मिनी कंप्यूटर]] के प्रवृत्त थे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} | इंटेल प्रबंधन को संदेह था कि उनकी सेल टीम अपने ग्राहकों को उत्पाद के बारे में बता सकती है। जैसा कि इंटेल अब मेमोरी मार्केट में सफल था, वह चिंतित थे कि 4004 मार्केट को भ्रमित कर सकता है और इसे विज्ञापित करने में संकोच कर रहा था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} उन्हें भय था कि वर्तमान इंटेल ग्राहक नए उत्पाद को प्रतियोगिता के रूप में देख सकते हैं, इसके अतिरिक्त प्रतिस्पर्धियों से मेमोरी खरीद सकते हैं।<ref>{{Cite web |date= |title=Intel 4004 Microprocessor 35th Anniversary |website=[[YouTube]] |url=https://www.youtube.com/watch?v=j00AULJLCNo |url-status=live}}</ref> हॉफ और मेजर भी चिंतित हैं कि डिजाइन की सीमाएं उन उपयोगकर्ताओं के लिए कम अनुभव होंगा जो उस समय मार्केट में प्रवेश करने वाले नए 16-बिट [[मिनी कंप्यूटर]] के प्रवृत्त थे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} | ||
| Line 114: | Line 114: | ||
=== 8008 === | === 8008 === | ||
4004 सामान्य उपयोग के लिए उपलब्ध पहला व्यावसायिक माइक्रोप्रोसेसर बन गया।{{efn|Several microprocessors had been designed or built by this point, but were not available for purchase outside the products they were part of.}} यह | 4004 सामान्य उपयोग के लिए उपलब्ध पहला व्यावसायिक माइक्रोप्रोसेसर बन गया।{{efn|Several microprocessors had been designed or built by this point, but were not available for purchase outside the products they were part of.}} इसमें प्रायः स्थिति नहीं थी।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} | ||
दिसंबर 1969 में, [[कंप्यूटर टर्मिनल]] कॉरपोरेशन (सीटीसी) द्वारा इंटेल से संपर्क किया गया था जिससे कि वह जिस कंप्यूटर टर्मिनल को डिजाइन कर रहे थे, उसके लिए कस्टम बाइपोलर मेमोरी चिप, डेटाप्वाइंट 2200 का उत्पादन करें। मेज़र और हॉफ ने अपने सीपीयू डिजाइन पर विचार किया और निष्कर्ष निकाला कि यह इससे अधिक सम्मिश्र नहीं है। 4004, और इसे सिंगल-चिप 8-बिट सीपीयू के रूप में कार्यान्वित किया जा सकता है। {{sfn|Faggin|Hoff|Mazor|Shima|1996|p=15}} फ़ागिन को नियुक्त करने से कुछ सप्ताह पूर्व, मार्च 1970 में इंटेल ने 8008 को डिज़ाइन करने के लिए हैल फ़ीनी को नियुक्त किया था, जिसे उस समय इंटेल के नामकरण परंपरा के अनुसार 1201 कहा जाता था। चूँकि, सीटीसी ने प्रारंभ में अपने सीपीयू के पारंपरिक टीटीएल कार्यान्वयन के साथ आगे बढ़ने का निर्णय किया और परियोजना को प्राथमिकता में कम कर दिया गया। फ़ीनी को अन्य परियोजनाओं का काम सौंपा गया और अंततः उन्होंने 4000 फ़ैमिली चिप्स के परीक्षण में फ़ैगिन की सहायता की थी।{{sfn|Faggin|HoffJr.|Mazor|Shima|1996|p=19}} | |||
जनवरी 1971 में, फ़ेनी को फ़ेगिन की देखरेख में 1201 में वापस सौंप दिया गया और मार्च 1972 में उत्पादन चिप्स उपलब्ध हो गए। मई में, हॉफ़ और मेज़र संयुक्त स्थानअमेरिका के आससमीप दो सीपीयू डिज़ाइन प्रस्तुत करने के लिए स्पीकिंग टूर पर गए। दो डिज़ाइनों के मध्य ट्रेडऑफ़ यह था कि 4004 और इसकी मेमोरी और I/O चिप्स के साथ पूर्ण कंप्यूटर सिस्टम बनाना बहुत आसान था जबकि 8008 अधिक लचीला था, इसमें 16 kB का बड़ा एड्रेस स्पेस था, और अधिक निर्देश दिए गए थे। महत्वपूर्ण अंतर यह है कि जहां न्यूनतम 4004 सिस्टम केवल दो चिप्स, 4004 और 4001 (256-बाइट रोम) का उपयोग करके बनाया जा सकता है, वहीं 8008 को मेमोरी और आई/ओ कार्यों के साथ इंटरफेस करने के लिए कम से कम 20 अतिरिक्त टीटीएल घटकों की आवश्यकता होगी।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=19}} | जनवरी 1971 में, फ़ेनी को फ़ेगिन की देखरेख में 1201 में वापस सौंप दिया गया और मार्च 1972 में उत्पादन चिप्स उपलब्ध हो गए। मई में, हॉफ़ और मेज़र संयुक्त स्थानअमेरिका के आससमीप दो सीपीयू डिज़ाइन प्रस्तुत करने के लिए स्पीकिंग टूर पर गए। दो डिज़ाइनों के मध्य ट्रेडऑफ़ यह था कि 4004 और इसकी मेमोरी और I/O चिप्स के साथ पूर्ण कंप्यूटर सिस्टम बनाना बहुत आसान था जबकि 8008 अधिक लचीला था, इसमें 16 kB का बड़ा एड्रेस स्पेस था, और अधिक निर्देश दिए गए थे। महत्वपूर्ण अंतर यह है कि जहां न्यूनतम 4004 सिस्टम केवल दो चिप्स, 4004 और 4001 (256-बाइट रोम) का उपयोग करके बनाया जा सकता है, वहीं 8008 को मेमोरी और आई/ओ कार्यों के साथ इंटरफेस करने के लिए कम से कम 20 अतिरिक्त टीटीएल घटकों की आवश्यकता होगी।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=19}} | ||
दो डिजाइनों ने खुद को भिन्न-भिन्न भूमिकाओं में प्रयोग किया। 4004 का उपयोग वहां किया गया था जहां कार्यान्वयन की निवेश प्रमुख चिंता थी, और [[[[माइक्रो]]वेव ओवन]] या ट्रैफिक लाइट और इसी प्रकार की भूमिकाओं जैसे अनुप्रयोगों के लिए एम्बेडेड नियंत्रकों में व्यापक रूप से उपयोग किया जाने लगा। इसके अतिरिक्त 8008 ने खुद को ज्यादातर उपयोगकर्ता-प्रोग्राम करने योग्य अनुप्रयोगों में प्रयोग किया, जैसे कि कंप्यूटर टर्मिनल, माइक्रो कंप्यूटर और इसी प्रकार की भूमिकाएं। कार्यक्षमता में यह विभाजन आज तक बना हुआ है, जिसमें पूर्व को [[microcontroller]] के रूप में जाना जाता है।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=19}} | दो डिजाइनों ने खुद को भिन्न-भिन्न भूमिकाओं में प्रयोग किया। 4004 का उपयोग वहां किया गया था जहां कार्यान्वयन की निवेश प्रमुख चिंता थी, और [[[[माइक्रो]]वेव ओवन]] या ट्रैफिक लाइट और इसी प्रकार की भूमिकाओं जैसे अनुप्रयोगों के लिए एम्बेडेड नियंत्रकों में व्यापक रूप से उपयोग किया जाने लगा। इसके अतिरिक्त 8008 ने खुद को ज्यादातर उपयोगकर्ता-प्रोग्राम करने योग्य अनुप्रयोगों में प्रयोग किया, जैसे कि कंप्यूटर टर्मिनल, माइक्रो कंप्यूटर और इसी प्रकार की भूमिकाएं। कार्यक्षमता में यह विभाजन आज तक बना हुआ है, जिसमें पूर्व को [[microcontroller]] के रूप में जाना जाता है।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=19}} | ||
== समकालीन सीपीयू चिप्स == | == समकालीन सीपीयू चिप्स == | ||
लगभग उसी समय तीन अन्य सीपीयू चिप डिजाइनों का उत्पादन किया गया: [[चार-चरण प्रणाली|चार-चरण]] सिस्टम AL1, 1969 में किया गया; [[MP944]], 1970 में पूरा हुआ और F-14 टॉमकैट फाइटर जेट में प्रयोग किया गया; और टेक्सास इंस्ट्रूमेंट्स | लगभग उसी समय तीन अन्य सीपीयू चिप डिजाइनों का उत्पादन किया गया: [[चार-चरण प्रणाली|चार-चरण]] सिस्टम AL1, 1969 में किया गया; [[MP944]], 1970 में पूरा हुआ और F-14 टॉमकैट फाइटर जेट में प्रयोग किया गया; और टेक्सास इंस्ट्रूमेंट्स टीएमएस-0100 चिप, 17 सितंबर 1971 को घोषित की गई। MP944 एकल प्रोसेसर इकाई बनाने वाली छह चिप्स का संग्रह था। TMS0100 चिप को मूल पदनाम TMS1802NC के साथ "चिप पर कैलकुलेटर" के रूप में प्रस्तुत किया गया था।<ref>{{cite web|url=http://www.datamath.org/Story/Datamath.htm#The%20%22Calculator-on-a-chip%22|title=The "Calculator-on-a-chip"|last=Woerner|first=Joerg|date=16 November 2001|website=Datamath Calculator Museum|access-date=22 March 2016}}</ref> इस चिप में बहुत ही प्राचीन सीपीयू होता है और इसका उपयोग केवल विभिन्न सरल चार-फ़ंक्शन कैलकुलेटर को प्रयुक्त करने के लिए किया जा सकता है। यह 1974 में प्रस्तुत किए गए [[TMS1000]] का अग्रदूत है, जिसे पहला माइक्रोकंट्रोलर माना जाता है- अर्थात, चिप पर कंप्यूटर जिसमें न केवल सीपीयू होता है, किंतु रोम, रैम और आई / ओ फ़ंक्शन भी होते हैं।<ref>{{cite web|url=http://www.datamath.org/Story/Intel.htm#Texas%20Instruments:%20They%20invented%20the%20Microcontroller|title=Texas Instruments: They invented the Microcontroller|last=Woerner|first=Joerg|date=26 February 2001|website=Datamath Calculator Museum|access-date=22 March 2016}}</ref> इंटेल द्वारा विकसित चार चिप्स का एमसीएस-4 परिवार, जिनमें से 4004 सीपीयू या माइक्रोप्रोसेसर है, सिंगल-चिप TMS1000 की तुलना में कहीं अधिक बहुमुखी और शक्तिशाली था, जिससे विभिन्न अनुप्रयोगों के लिए विभिन्न प्रकार के लघु कंप्यूटरों का निर्माण किया जा सकता था। | ||
[[Zilog]], पूरी | |||
टिप्पणी: | [[Zilog|ज़िलॉग]], पहली कंपनी जो पूरी तरह से माइक्रोप्रोसेसरों और माइक्रोकंट्रोलर्स को समर्पित थी, 1974 के अंत में फेडेरिको फागिन और यह [[Ralph Ungermann|राल्फ अनगरमैन]] द्वारा प्रारंभ किया गया था।<ref>{{Cite web|url=http://archive.computerhistory.org/resources/text/Oral_History/Zilog_Z80/102658073.05.01.pdf|title=ZILOG Oral History Panel on the Founding of the Company and the development of the Z80 Microprocessor}}</ref><ref>{{Cite web|url=https://historyofcomputercommunications.info/section/9.6/zilog/|title=Zilog | History of Computer Communications|website=historyofcomputercommunications.info}}</ref> | ||
यदि "माइक्रोप्रोसेसर" शब्द का उपयोग एकल चिप में एकीकृत सामान्य-उद्देश्य वाले सीपीयू को निर्दिष्ट करने के लिए किया जाता है, तब 4004 से पहले | |||
टिप्पणी: यदि "माइक्रोप्रोसेसर" शब्द का उपयोग एकल चिप में एकीकृत सामान्य-उद्देश्य वाले सीपीयू को निर्दिष्ट करने के लिए किया जाता है, तब 4004 से पहले उपस्थित तथाकथित माइक्रोप्रोसेसर चिप्स में से कोई भी उस नाम के योग्य नहीं है। | |||
== विवरण == | == विवरण == | ||
[[File:KL National INS4004.jpg|thumb|left|नेशनल सेमीकंडक्टर उनके भाग संख्या INS4004 के | [[File:KL National INS4004.jpg|thumb|left|नेशनल सेमीकंडक्टर उनके भाग संख्या INS4004 के अनुसार 4004 का [[दूसरा स्रोत]] निर्माता था।<ref>[http://www.cpu-world.com/CPUs/4004/index.html Intel 4004 microprocessor family], retrieved 14 Dec 2011.</ref>]] | ||
4004 {{nowrap|12 mm<sup>2</sup> die<ref>{{cite web |title=History of Computing Industrial Era 1970–1971 |date=2010-10-19 |access-date=2016-05-05 |url=http://www.thocp.net/timeline/1970.htm |quote=In February Intel releases the 4004 microprocessor to the market. It has 12 sq mm die size and 16 pins which fit into a motherboard. |archive-date=2012-06-25 |archive-url=https://web.archive.org/web/20120625060215/http://www.thocp.net/timeline/1970.htm |url-status=dead }}</ref>}} पर 10 माइक्रोन प्रक्रिया सिलिकॉन-गेट एन्हांसमेंट-लोड [[पीएमओएस तर्क]] तकनीक का उपयोग करता है और प्रति सेकंड लगभग 92000 [[निर्देश प्रति सेकंड]]; निष्पादित कर सकता है; | 4004 {{nowrap|12 mm<sup>2</sup> die<ref>{{cite web |title=History of Computing Industrial Era 1970–1971 |date=2010-10-19 |access-date=2016-05-05 |url=http://www.thocp.net/timeline/1970.htm |quote=In February Intel releases the 4004 microprocessor to the market. It has 12 sq mm die size and 16 pins which fit into a motherboard. |archive-date=2012-06-25 |archive-url=https://web.archive.org/web/20120625060215/http://www.thocp.net/timeline/1970.htm |url-status=dead }}</ref>}} पर 10 माइक्रोन प्रक्रिया सिलिकॉन-गेट एन्हांसमेंट-लोड [[पीएमओएस तर्क]] तकनीक का उपयोग करता है और प्रति सेकंड लगभग 92000 [[निर्देश प्रति सेकंड]]; निष्पादित कर सकता है; एकल निर्देश चक्र {{nowrap|10.8 [[माइक्रोसेकंड]].<ref name=i4004data>{{cite web |title=Intel 4004 datasheet |url=http://www.intel.com/Assets/PDF/DataSheet/4004_datasheet.pdf |date=1987 |publication-date=2010-07-06 |access-date=2020-12-18 |archive-url=https://web.archive.org/web/20110601032753/http://www.intel.com/Assets/PDF/DataSheet/4004_datasheet.pdf |archive-date=2011-06-01}}</ref>}} का होता है। मूल [[घड़ी की दर|क्लॉक रेट]] डिज़ाइन लक्ष्य 1 मेगाहर्ट्ज था, जो आईबीएम 1620 मॉडल I के समान था। | ||
इंटेल 4004 को [[रूबीलिथ]] फोटो की बड़ी शीट पर 500x आवर्धन पर भौतिक रूप से प्रत्येक पैटर्न को काटकर उत्पादित मास्क का उपयोग करके बनाया गया था, और इसकी पुनरावृत्ति करते हुए, वर्तमान कंप्यूटर ग्राफिक डिज़ाइन क्षमताओं द्वारा अप्रचलित प्रक्रिया की पुनरावृत्ति की गई था।<ref>{{cite web |title=Intel's Accidental Revolution |publisher=CNet.com |url=http://news.cnet.com/Intels+accidental+revolution/2009-1001_3-275806.html |access-date=2009-07-30 |archive-url=https://archive.today/20120711020441/http://news.cnet.com/Intels-accidental-revolution/2009-1001_3-275806.html |archive-date=2012-07-11 |url-status=dead }}</ref> | इंटेल 4004 को [[रूबीलिथ]] फोटो की बड़ी शीट पर 500x आवर्धन पर भौतिक रूप से प्रत्येक पैटर्न को काटकर उत्पादित मास्क का उपयोग करके बनाया गया था, और इसकी पुनरावृत्ति करते हुए, वर्तमान कंप्यूटर ग्राफिक डिज़ाइन क्षमताओं द्वारा अप्रचलित प्रक्रिया की पुनरावृत्ति की गई था।<ref>{{cite web |title=Intel's Accidental Revolution |publisher=CNet.com |url=http://news.cnet.com/Intels+accidental+revolution/2009-1001_3-275806.html |access-date=2009-07-30 |archive-url=https://archive.today/20120711020441/http://news.cnet.com/Intels-accidental-revolution/2009-1001_3-275806.html |archive-date=2012-07-11 |url-status=dead }}</ref> | ||
| Line 148: | Line 152: | ||
}}</ref> | }}</ref> | ||
4004 में मेमोरी-चिप चयन और I/O के प्रत्यक्ष निम्न-स्तरीय नियंत्रण के लिए कार्य सम्मिलित हैं, जिन्हें सामान्यतः माइक्रोप्रोसेसर द्वारा नियंत्रित नहीं किया जाता है; चूँकि, इसकी कार्यक्षमता इस सीमा में सीमित है कि यह रैम से कोड निष्पादित नहीं कर सकता है और रोम में जो भी निर्देश दिए गए हैं, या | 4004 में मेमोरी-चिप चयन और I/O के प्रत्यक्ष निम्न-स्तरीय नियंत्रण के लिए कार्य सम्मिलित हैं, जिन्हें सामान्यतः माइक्रोप्रोसेसर द्वारा नियंत्रित नहीं किया जाता है; चूँकि, इसकी कार्यक्षमता इस सीमा में सीमित है कि यह रैम से कोड निष्पादित नहीं कर सकता है और रोम में जो भी निर्देश दिए गए हैं, या स्वतंत्र रूप से लोड की गई रैम रोम के रूप में काम करती है) तक सीमित है - किसी भी स्थिति में, प्रोसेसर स्वयं डेटा लिखने या स्थानांतरित करने में असमर्थ है। निष्पादन योग्य मेमोरी स्पेस)। रैम और रोम भागों के चिप्स भी उनके प्राथमिक मेमोरी फ़ंक्शन के साथ I/O फ़ंक्शंस के एकीकरण में असामान्य हैं। इस विभाजन ने एमसीएस-4 सिस्टम में न्यूनतम भाग संख्या को महत्वपूर्ण रूप से कम कर दिया, किन्तु अपेक्षाकृत उच्च-स्तरीय डेटा-स्थानांतरण निर्देशों को स्वीकार करने, डीकोड करने और निष्पादित करने के लिए मेमोरी चिप्स पर निश्चित मात्रा में प्रोसेसर जैसे तर्क को सम्मिलित करने की आवश्यकता थी। | ||
4004 सिस्टम के लिए मानक व्यवस्था 16 × 4001 रोमचिप्स (एकल बैंक में) और 16 × 4002 रैम चिप्स (चार के चार बैंकों में) तक कुछ भी है, जो इसके साथ 4 KB प्रोग्राम स्टोरेज, 1024 + 256 निबल्स प्रदान करते हैं। यह डेटा/स्थिति संग्रहण, प्लस 64 आउटपुट और 64 इनपुट/आउटपुट बाह्य डेटा/नियंत्रण रेखाएं (जो स्वयं को संचालित करने के लिए उपयोग की जा सकती हैं, उदाहरण के लिए 4003)। चूँकि इंटेल का एमसीएस-4 प्रलेखन, प्रमाणित करता है कि 48 रोम और रैम चिप्स (192 बाहरी नियंत्रण रेखा तक प्रदान करना) को"किसी भी संयोजन में" 4004 साधारण गेटिंग हार्डवेयर के साथ से जोड़ा जा सकता है, किन्तु इसके बारे में कोई और विवरण या उदाहरण देने से अस्वीकार करता है। यह वास्तव में कैसे प्राप्त किया जाएगा। इसका विवरण या उदाहरण नही दिया गया हैं। | 4004 सिस्टम के लिए मानक व्यवस्था 16 × 4001 रोमचिप्स (एकल बैंक में) और 16 × 4002 रैम चिप्स (चार के चार बैंकों में) तक कुछ भी है, जो इसके साथ 4 KB प्रोग्राम स्टोरेज, 1024 + 256 निबल्स प्रदान करते हैं। यह डेटा/स्थिति संग्रहण, प्लस 64 आउटपुट और 64 इनपुट/आउटपुट बाह्य डेटा/नियंत्रण रेखाएं (जो स्वयं को संचालित करने के लिए उपयोग की जा सकती हैं, उदाहरण के लिए 4003)। चूँकि इंटेल का एमसीएस-4 प्रलेखन, प्रमाणित करता है कि 48 रोम और रैम चिप्स (192 बाहरी नियंत्रण रेखा तक प्रदान करना) को"किसी भी संयोजन में" 4004 साधारण गेटिंग हार्डवेयर के साथ से जोड़ा जा सकता है, किन्तु इसके बारे में कोई और विवरण या उदाहरण देने से अस्वीकार करता है। यह वास्तव में कैसे प्राप्त किया जाएगा। इसका विवरण या उदाहरण नही दिया गया हैं। | ||
== तकनीकी विनिर्देश == | == तकनीकी विनिर्देश == | ||
[[File:C4004 (Intel).jpg|thumb|305px|दो C4004 DIP, जिनमें से | [[File:C4004 (Intel).jpg|thumb|305px|दो C4004 DIP, जिनमें से को डाई दिखाने के लिए खोला गया]] | ||
[[File:4004 arch.svg|thumb|इंटेल 4004 आर्किटेक्चरल ब्लॉक आरेख]] | [[File:4004 arch.svg|thumb|इंटेल 4004 आर्किटेक्चरल ब्लॉक आरेख]] | ||
[[File:Intel 4004 processor pinout.png|thumb|इंटेल 4004 डीआईपी चिप [[बाहर पिन]]]] | [[File:Intel 4004 processor pinout.png|thumb|इंटेल 4004 डीआईपी चिप [[बाहर पिन]]]] | ||
Revision as of 01:32, 8 December 2023
| File:Intel C4004.jpg ग्रे निशान के साथ सफेद सिरेमिक इंटेल C4004 माइक्रोप्रोसेसर | |
| General information | |
|---|---|
| Launched | November 15, 1971 |
| Discontinued | 1981[1] |
| Common manufacturer(s) | |
| Performance | |
| Max. CPU clock rate | 740-750 kHz |
| Data width | 4 बिट्स |
| Address width | 12 बिट्स (बहुसंकेतन) |
| Architecture and classification | |
| Application | बिज़िकॉम कैलकुलेटर, अंकगणितीय जोड़-तोड़ |
| Technology node | 10 μm |
| Instruction set | 4-bit BCD oriented |
| Physical specifications | |
| Transistors |
|
| Package(s) |
|
| Socket(s) | |
| History | |
| Successor | इंटेल 4040 |
| Support status | |
| असमर्थित | |
इंटेल 4004 4-बिट कंप्यूटिंग