जेएफईटी: Difference between revisions

From Vigyanwiki
(TEXT)
(text)
Line 16: Line 16:
संधि-द्वार [[ फील्ड इफ़ेक्ट ट्रांजिस्टर |क्षेत्र प्रभाव प्रतिरोधान्तरित्र]] (JFET) [[ फील्ड इफ़ेक्ट ट्रांजिस्टर |क्षेत्र प्रभाव प्रतिरोधान्तरित्र]] के सबसे सरल प्रकारों में से एक है।<ref>{{cite web |url=http://www.linearsystems.com/lsdata/others/LIS_White_Paper_Consider_Discrete_JFET.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://www.linearsystems.com/lsdata/others/LIS_White_Paper_Consider_Discrete_JFET.pdf |archive-date=2022-10-09 |url-status=live |title=असतत जेएफईटी|last=Hall |first=John |website=linearsystems.com}}</ref> JFETs त्रि अंतक [[अर्ध-परिचालक]] उपकरण हैं जिनका उपयोग [[ इलेक्ट्रानिक्स |इलेक्ट्रानिक्स]] नियंत्रित [[ बदलना |स्विच]] या [[वोल्टेज]]-नियंत्रित अवरोधक के रूप में या [[एम्पलीफायर|प्रवर्धक]] बनाने के लिए किया जा सकता है।
संधि-द्वार [[ फील्ड इफ़ेक्ट ट्रांजिस्टर |क्षेत्र प्रभाव प्रतिरोधान्तरित्र]] (JFET) [[ फील्ड इफ़ेक्ट ट्रांजिस्टर |क्षेत्र प्रभाव प्रतिरोधान्तरित्र]] के सबसे सरल प्रकारों में से एक है।<ref>{{cite web |url=http://www.linearsystems.com/lsdata/others/LIS_White_Paper_Consider_Discrete_JFET.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://www.linearsystems.com/lsdata/others/LIS_White_Paper_Consider_Discrete_JFET.pdf |archive-date=2022-10-09 |url-status=live |title=असतत जेएफईटी|last=Hall |first=John |website=linearsystems.com}}</ref> JFETs त्रि अंतक [[अर्ध-परिचालक]] उपकरण हैं जिनका उपयोग [[ इलेक्ट्रानिक्स |इलेक्ट्रानिक्स]] नियंत्रित [[ बदलना |स्विच]] या [[वोल्टेज]]-नियंत्रित अवरोधक के रूप में या [[एम्पलीफायर|प्रवर्धक]] बनाने के लिए किया जा सकता है।


[[द्विध्रुवी जंक्शन ट्रांजिस्टर|द्विध्रुवी संधि प्रतिरोधान्तरित्र]] के विपरीत, जेएफईटी विशेष रूप से वोल्टेज-नियंत्रित होते हैं, जिसमें उन्हें [[ बयाझिंग |अभिनतीकरण]] [[विद्युत प्रवाह]] की आवश्यकता नहीं होती है। स्रोत और अपवाहिका [[टर्मिनल (इलेक्ट्रॉनिक्स)|अवसानक (इलेक्ट्रॉनिक्स)]] के बीच एक [[अर्धचालक]] प्रणाल के माध्यम से विद्युत आवेश प्रवाहित होता है। एक द्वार अवसानक पर पश्चदिशिक बायस वोल्टेज लगाने से, प्रणाल लंबाई मॉडुलन होता है, जिससे विद्युत प्रवाह बाधित होता है या पूरी तरह से बंद हो जाता है। JFET सामान्यतः तब संचालित होता है जब इसके द्वार और स्रोत अवसानकों के बीच शून्य वोल्टेज होता है। यदि इसके द्वार और स्रोत अवसानकों के बीच उचित विद्युत ध्रुवता का संभावित अंतर लागू किया जाता है, तो JFET वर्तमान प्रवाह के लिए अधिक प्रतिरोधी होगा, जिसका अर्थ है कि स्रोत और नाली अवसानकों के बीच प्रणाल में कम धारा प्रवाहित होगी।
[[द्विध्रुवी जंक्शन ट्रांजिस्टर|द्विध्रुवी संधि प्रतिरोधान्तरित्र]] के विपरीत, जेएफईटी विशेष रूप से वोल्टेज-नियंत्रित होते हैं, जिसमें उन्हें [[ बयाझिंग |अभिनतीकरण]] [[विद्युत प्रवाह]] की आवश्यकता नहीं होती है। स्रोत और अपवाहिका [[टर्मिनल (इलेक्ट्रॉनिक्स)|अवसानक (इलेक्ट्रॉनिक्स)]] के बीच एक [[अर्धचालक]] प्रणाल के माध्यम से विद्युत आवेश प्रवाहित होता है। एक द्वार अवसानक पर पश्चदिशिक पूर्वाग्रह वोल्टेज लगाने से, प्रणाल लंबाई मॉडुलन होता है, जिससे विद्युत प्रवाह बाधित होता है या पूरी तरह से बंद हो जाता है। JFET सामान्यतः तब संचालित होता है जब इसके द्वार और स्रोत अवसानकों के बीच शून्य वोल्टेज होता है। यदि इसके द्वार और स्रोत अवसानकों के बीच उचित विद्युत ध्रुवता का संभावित अंतर लागू किया जाता है, तो JFET वर्तमान प्रवाह के लिए अधिक प्रतिरोधी होगा, जिसका अर्थ है कि स्रोत और नाली अवसानकों के बीच प्रणाल में कम धारा प्रवाहित होगी।


जेएफईटी को कभी-कभी ह्रासमान उपकरण के रूप में जाना जाता है, क्योंकि वे एक ह्रासमान क्षेत्र के सिद्धांत पर भरोसा करते हैं, जो बहुसंख्यक चार्ज वाहक से रहित है। विद्युत प्रवाह को प्रवाहित करने के लिए [[रिक्तीकरण क्षेत्र]] को बंद करना पड़ता है।
जेएफईटी को कभी-कभी ह्रासमान उपकरण के रूप में जाना जाता है, क्योंकि वे एक ह्रासमान क्षेत्र के सिद्धांत पर भरोसा करते हैं, जो बहुसंख्यक चार्ज वाहक से रहित है। विद्युत प्रवाह को प्रवाहित करने के लिए [[रिक्तीकरण क्षेत्र]] को बंद करना पड़ता है।
Line 33: Line 33:
== संरचना ==
== संरचना ==


'''JFET अर्धचालक सामग्री''', [[डोपिंग (सेमीकंडक्टर)|डोपिंग (अर्धचालक)]] का एक लंबा प्रणाल है जिसमें धनात्मक विद्युत आवेश वाहकों या [[इलेक्ट्रॉन]] छिद्र (p-प्रकार), या नकारात्मक वाहकों या [[इलेक्ट्रॉन छेद]]n-प्रकार) की बहुतायत होती है। प्रत्येक छोर पर [[ओमिक संपर्क]] स्रोत (एस) और नाली (डी) बनाते हैं। एक [[पीएन जंक्शन|पीएन संधि]] | पीएन-संधि प्रणाल के एक या दोनों किनारों पर बनता है, या प्रणाल के विपरीत डोपिंग वाले क्षेत्र का उपयोग करके और ओमिक द्वार संपर्क (जी) का उपयोग करके पक्षपाती होता है।
JFET अर्धचालक सामग्री, [[डोपिंग (सेमीकंडक्टर)|अपमिश्रित (अर्धचालक)]] का एक लंबा प्रणाल है जिसमें धनात्मक विद्युत आवेश वाहकों या [[इलेक्ट्रॉन]] छिद्र (p-प्रकार), या नकारात्मक वाहकों या [[इलेक्ट्रॉन छेद|इलेक्ट्रॉन छिद्र ]]n-प्रकार) की बहुतायत होती है। प्रत्येक छोर पर [[ओमिक संपर्क|औमीय संपर्क]] स्रोत (एस) और नाली (डी) बनाते हैं। एक पीएन-संधि प्रणाल के एक या दोनों किनारों पर बनता है, या प्रणाल के विपरीत अपमिश्रण वाले क्षेत्र का उपयोग करके और ओमिक द्वार संपर्क (जी) का उपयोग करके पक्षपाती होता है।


== कार्य ==
== कार्य ==


[[Image:JFET n-channel en.svg|thumb|280px|एक एन-प्रणाल JFET की I-V विशेषताएं और आउटपुट प्लॉट]]JFET ऑपरेशन की तुलना बगीचे की नली से की जा सकती है। [[क्रॉस सेक्शन (ज्यामिति)]] को कम करने के लिए एक नली के माध्यम से पानी के प्रवाह को निचोड़ कर नियंत्रित किया जा सकता है और जेएफईटी के माध्यम से विद्युत आवेश के प्रवाह को वर्तमान-वाही प्रणाल को संकुचित करके नियंत्रित किया जाता है। वर्तमान भी स्रोत और नाली के बीच विद्युत क्षेत्र पर निर्भर करता है (नली के दोनों छोर पर द्रव दबाव में अंतर के अनुरूप)। यह वर्तमान निर्भरता एक निश्चित लागू वोल्टेज के ऊपर आरेख में दिखाई गई विशेषताओं द्वारा समर्थित नहीं है। यह संतृप्ति क्षेत्र है, और जेएफईटी सामान्य रूप से इस निरंतर-वर्तमान क्षेत्र में संचालित होता है जहां उपकरण वर्तमान वास्तव में नाली-स्रोत वोल्टेज से अप्रभावित होता है। JFET इस निरंतर-वर्तमान विशेषता को संधि प्रतिरोधान्तरित्र और थर्मिओनिक ट्यूब (वाल्व) टेट्रोड और पेंटोड के साथ साझा करता है।
[[Image:JFET n-channel en.svg|thumb|280px|एक एन-प्रणाल JFET की I-V विशेषताएं और आउटपुट प्लॉट]]JFET संचालन की तुलना बगीचे की नली से की जा सकती है। [[क्रॉस सेक्शन (ज्यामिति)|अनुप्रस्थ परिच्छेद (ज्यामिति)]] को कम करने के लिए एक नली के माध्यम से पानी के प्रवाह को निष्पीड़न कर नियंत्रित किया जा सकता है और जेएफईटी के माध्यम से विद्युत आवेश के प्रवाह को वर्तमान-वाही प्रणाल को संकुचित करके नियंत्रित किया जाता है। वर्तमान भी स्रोत और नाली के बीच विद्युत क्षेत्र पर निर्भर करता है (नली के दोनों छोर पर द्रव दबाव में अंतर के अनुरूप)। यह वर्तमान निर्भरता एक निश्चित लागू वोल्टेज के ऊपर आरेख में दिखाई गई विशेषताओं द्वारा समर्थित नहीं है। यह संतृप्ति क्षेत्र है, और जेएफईटी सामान्य रूप से इस निरंतर-वर्तमान क्षेत्र में संचालित होता है जहां उपकरण वर्तमान वास्तव में नाली-स्रोत वोल्टेज से अप्रभावित होता है। JFET इस निरंतर-वर्तमान विशेषता को संधि प्रतिरोधान्तरित्र और तापायनिक नली (वाल्व) टेट्रोड और पेंटोड के साथ साझा करता है।


क्षेत्र प्रभाव (अर्धचालक) का उपयोग करके संवाहक प्रणाल का संकुचन पूरा किया जाता है: द्वार और स्रोत के बीच एक वोल्टेज द्वार-स्रोत पीएन-संधि को पश्चदिशिक बायस करने के लिए लागू किया जाता है, जिससे इस संधि की कमी परत को चौड़ा किया जाता है (ऊपर चित्र देखें), कंडक्टिंग प्रणाल पर अतिक्रमण करना और इसके क्रॉस-सेक्शनल क्षेत्र को प्रतिबंधित करना। कमी परत तथाकथित है क्योंकि यह मोबाइल वाहकों की कमी है और इसलिए व्यावहारिक उद्देश्यों के लिए विद्युत रूप से गैर-संचालन है।<ref name=JFET> For a discussion of JFET structure and operation, see for example {{cite book |title=Electronics (fundamentals and applications) |chapter-url=https://books.google.com/books?id=n0rf9_2ckeYC&pg=PA269 |chapter=§13.2 Junction field-effect transistor (JFET) |author=D. Chattopadhyay |isbn=978-8122417807 |publisher=New Age International |pages=269 ''ff'' |year=2006}}</ref>
क्षेत्र प्रभाव (अर्धचालक) का उपयोग करके संवाहक प्रणाल का संकुचन पूरा किया जाता है: द्वार और स्रोत के बीच एक वोल्टेज द्वार-स्रोत पीएन-संधि को पश्चदिशिक पूर्वाग्रह करने के लिए लागू किया जाता है, जिससे इस संधि की अवक्षयी परत को चौड़ा किया जाता है (ऊपर चित्र देखें), निर्देशन प्रणाल पर अतिक्रमण किया जाता है और इसके अनुप्रस्थ काट क्षेत्र को प्रतिबंधित किया जाता है। अवक्षयी परत तथाकथित है क्योंकि यह गतिशील वाहकों की कमी है और इसलिए व्यावहारिक उद्देश्यों के लिए विद्युत रूप से गैर-संचालन है।<ref name=JFET> For a discussion of JFET structure and operation, see for example {{cite book |title=Electronics (fundamentals and applications) |chapter-url=https://books.google.com/books?id=n0rf9_2ckeYC&pg=PA269 |chapter=§13.2 Junction field-effect transistor (JFET) |author=D. Chattopadhyay |isbn=978-8122417807 |publisher=New Age International |pages=269 ''ff'' |year=2006}}</ref>
जब अवक्षय परत प्रवाहकत्त्व प्रणाल की चौड़ाई तक फैली होती है, तो पिंच-ऑफ हासिल हो जाती है और नाली-से-स्रोत चालन बंद हो जाता है। पिंच-ऑफ एक विशेष पश्चदिशिक बायस पर होता है (वी<sub>GS</sub>) द्वार-स्रोत संधि का। पिंच-ऑफ वोल्टेज (वी<sub>p</sub>) (दहलीज वोल्टेज के रूप में भी जाना जाता है<ref name=":2">{{cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर (JFET)|url=https://coefs.uncc.edu/dlsharer/files/2012/04/J3a.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://coefs.uncc.edu/dlsharer/files/2012/04/J3a.pdf |archive-date=2022-10-09 |url-status=live |website=ETEE3212 Lecture Notes|quote=value of ''v''<sub>GS</sub> ... for which the channel is completely depleted  ... is called the '''threshold''', or '''pinch-off''', voltage and occurs at ''v''<sub>GS</sub> = ''V''<sub>GS(OFF)</sub>. ... This linear region of operation is called '''ohmic''' (or sometimes triode) ... Beyond the knee of the ohmic region, the curves become essentially flat in the '''active''' (or '''saturation''') '''region''' of operation.}}</ref><ref>{{Cite book |last1=Sedra |first1=Adel S. |title=माइक्रोइलेक्ट्रॉनिक सर्किट|last2=Smith |first2=Kenneth C. |chapter=5.11 THE JUNCTION FIELD-EFFECT TRANSISTOR (JFET) |quote=At this value of ''v''<sub>GS</sub> the channel is completely depleted ... For JFETs the threshold voltage is called the '''pinch-off voltage''' and is denoted ''V''<sub>P</sub>. |chapter-url=https://global.oup.com/us/companion.websites/fdscontent/uscompanion/us/static/companion.websites/9780199339136/pdf/bonustopics.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://global.oup.com/us/companion.websites/fdscontent/uscompanion/us/static/companion.websites/9780199339136/pdf/bonustopics.pdf |archive-date=2022-10-09 |url-status=live}}</ref> या कट-ऑफ वोल्टेज<ref>{{Cite book |last1=Horowitz |first1=Paul |url=https://www.worldcat.org/oclc/19125711 |title=इलेक्ट्रॉनिक्स की कला|last2=Hill |first2=Winfield |date=1989 |publisher=Cambridge University Press |isbn=0-521-37095-7 |edition=2nd |location=Cambridge [England] |page=120 |oclc=19125711 |quote=For JFETs the gate-source voltage at which drain current approaches zero is called the "gate-source cutoff voltage", ''V''<sub>GS(OFF)</sub>, or the "pinch-off voltage", ''V''<sub>P</sub> ... For enhancement-mode MOSFETs the analogous quantity is the "threshold voltage"}}</ref><ref name=":0">{{Cite book |last1=Mehta |first1=V. K. |url=https://www.worldcat.org/oclc/741256429 |title=इलेक्ट्रॉनिक्स के सिद्धांत|last2=Mehta |first2=Rohit |date=2008 |publisher=S. Chand |isbn=978-8121924504 |edition=11th |pages=513–514 |chapter=19 Field Effect Transistors |oclc=741256429 |quote='''Pinch off Voltage (''V''<sub>P</sub>).''' It is the minimum drain–source voltage at which the drain current essentially becomes constant. ... '''Gate–source cut off voltage ''V''<sub>GS (off)</sub>.''' It is the gate–source voltage where the channel is completely cut off and the drain current becomes zero. |chapter-url=http://www.talkingelectronics.com/Download%20eBooks/Principles%20of%20electronics/CH-19.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://www.talkingelectronics.com/Download%20eBooks/Principles%20of%20electronics/CH-19.pdf |archive-date=2022-10-09 |url-status=live}}</ref><ref name=":1">{{Cite book |last1=U. A. Bakshi |url=https://books.google.com/books?id=CLqqbq2ypZQC |title=इलेक्ट्रॉनिक्स इंजीनियरिंग|last2=A. P. Godse |date=2008 |publisher=Technical Publications |isbn=978-81-8431-503-5 |page=10 |language=en |quote=Do not confuse cutoff with pinch off. The '''pinch-off voltage''' ''V''<sub>P</sub> is the value of the ''V''<sub>DS</sub> at which the drain current reaches a constant value for a given value of ''V''<sub>GS</sub>. ... The cutoff voltage ''V''<sub>GS(off)</sub> is the value of ''V''<sub>GS</sub> at which the drain current is 0.}}</ref>) समान प्रकार के उपकरणों के बीच भी काफी भिन्न होता है। उदाहरण के लिए, वी<sub>GS(off)</sub> Temic J202 उपकरण से भिन्न होता है {{nowrap|−0.8 V}} को {{nowrap|−4 V}}.<ref>{{cite web |url=http://docs-europe.origin.electrocomponents.com/webdocs/0027/0900766b80027bd1.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://docs-europe.origin.electrocomponents.com/webdocs/0027/0900766b80027bd1.pdf |archive-date=2022-10-09 |url-status=live |title=J201 data sheet |access-date=2021-01-22}}</ref> विशिष्ट मान से भिन्न होते हैं {{nowrap|−0.3 V}} को {{nowrap|−10 V}}. (भ्रामक रूप से, पिंच-ऑफ वोल्टेज शब्द का उपयोग V को संदर्भित करने के लिए भी किया जाता है<sub>DS</sub> मूल्य जो रैखिक और संतृप्ति क्षेत्रों को अलग करता है।<ref name=":0" /><ref name=":1" />
एक एन-प्रणाल उपकरण को बंद करने के लिए एक नकारात्मक द्वार-सोर्स वोल्टेज (''वी'' की आवश्यकता होती है<sub>GS</sub>). इसके विपरीत, एक पी-प्रणाल उपकरण को बंद करने के लिए सकारात्मक ''वी'' की आवश्यकता होती है<sub>GS</sub>.


सामान्य ऑपरेशन में, द्वार द्वारा विकसित विद्युत क्षेत्र कुछ हद तक स्रोत-नाली प्रवाहकत्त्व को अवरुद्ध करता है।
जब अवक्षय परत प्रवाहकत्त्व प्रणाल की चौड़ाई तक फैली होती है, तो संकुचन प्राप्त हो जाती है और नाली-से-स्रोत चालन बंद हो जाता है। संकुचन एक विशेष पश्चदिशिक पूर्वाग्रह (V<sub>GS</sub>) और  द्वार-स्रोत संधि पर होता है। संकुचन वोल्टेज (वी<sub>p</sub>) (दहलीज वोल्टेज <ref name=":2">{{cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर (JFET)|url=https://coefs.uncc.edu/dlsharer/files/2012/04/J3a.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://coefs.uncc.edu/dlsharer/files/2012/04/J3a.pdf |archive-date=2022-10-09 |url-status=live |website=ETEE3212 Lecture Notes|quote=value of ''v''<sub>GS</sub> ... for which the channel is completely depleted  ... is called the '''threshold''', or '''pinch-off''', voltage and occurs at ''v''<sub>GS</sub> = ''V''<sub>GS(OFF)</sub>. ... This linear region of operation is called '''ohmic''' (or sometimes triode) ... Beyond the knee of the ohmic region, the curves become essentially flat in the '''active''' (or '''saturation''') '''region''' of operation.}}</ref><ref>{{Cite book |last1=Sedra |first1=Adel S. |title=माइक्रोइलेक्ट्रॉनिक सर्किट|last2=Smith |first2=Kenneth C. |chapter=5.11 THE JUNCTION FIELD-EFFECT TRANSISTOR (JFET) |quote=At this value of ''v''<sub>GS</sub> the channel is completely depleted ... For JFETs the threshold voltage is called the '''pinch-off voltage''' and is denoted ''V''<sub>P</sub>. |chapter-url=https://global.oup.com/us/companion.websites/fdscontent/uscompanion/us/static/companion.websites/9780199339136/pdf/bonustopics.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://global.oup.com/us/companion.websites/fdscontent/uscompanion/us/static/companion.websites/9780199339136/pdf/bonustopics.pdf |archive-date=2022-10-09 |url-status=live}}</ref> या विच्छेदन वोल्टेज<ref>{{Cite book |last1=Horowitz |first1=Paul |url=https://www.worldcat.org/oclc/19125711 |title=इलेक्ट्रॉनिक्स की कला|last2=Hill |first2=Winfield |date=1989 |publisher=Cambridge University Press |isbn=0-521-37095-7 |edition=2nd |location=Cambridge [England] |page=120 |oclc=19125711 |quote=For JFETs the gate-source voltage at which drain current approaches zero is called the "gate-source cutoff voltage", ''V''<sub>GS(OFF)</sub>, or the "pinch-off voltage", ''V''<sub>P</sub> ... For enhancement-mode MOSFETs the analogous quantity is the "threshold voltage"}}</ref><ref name=":0">{{Cite book |last1=Mehta |first1=V. K. |url=https://www.worldcat.org/oclc/741256429 |title=इलेक्ट्रॉनिक्स के सिद्धांत|last2=Mehta |first2=Rohit |date=2008 |publisher=S. Chand |isbn=978-8121924504 |edition=11th |pages=513–514 |chapter=19 Field Effect Transistors |oclc=741256429 |quote='''Pinch off Voltage (''V''<sub>P</sub>).''' It is the minimum drain–source voltage at which the drain current essentially becomes constant. ... '''Gate–source cut off voltage ''V''<sub>GS (off)</sub>.''' It is the gate–source voltage where the channel is completely cut off and the drain current becomes zero. |chapter-url=http://www.talkingelectronics.com/Download%20eBooks/Principles%20of%20electronics/CH-19.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://www.talkingelectronics.com/Download%20eBooks/Principles%20of%20electronics/CH-19.pdf |archive-date=2022-10-09 |url-status=live}}</ref><ref name=":1">{{Cite book |last1=U. A. Bakshi |url=https://books.google.com/books?id=CLqqbq2ypZQC |title=इलेक्ट्रॉनिक्स इंजीनियरिंग|last2=A. P. Godse |date=2008 |publisher=Technical Publications |isbn=978-81-8431-503-5 |page=10 |language=en |quote=Do not confuse cutoff with pinch off. The '''pinch-off voltage''' ''V''<sub>P</sub> is the value of the ''V''<sub>DS</sub> at which the drain current reaches a constant value for a given value of ''V''<sub>GS</sub>. ... The cutoff voltage ''V''<sub>GS(off)</sub> is the value of ''V''<sub>GS</sub> at which the drain current is 0.}}</ref> के रूप में भी जाना जाता है) समान प्रकार के उपकरणों के बीच भी काफी भिन्न होता है। उदाहरण के लिए, V<sub>GS(off)</sub> टेमिक J202 उपकरण से भिन्न होता है।<ref>{{cite web |url=http://docs-europe.origin.electrocomponents.com/webdocs/0027/0900766b80027bd1.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://docs-europe.origin.electrocomponents.com/webdocs/0027/0900766b80027bd1.pdf |archive-date=2022-10-09 |url-status=live |title=J201 data sheet |access-date=2021-01-22}}</ref> {{nowrap|−0.3 V}} को {{nowrap|−10 V}} विशिष्ट मान से भिन्न होते हैं (भ्रामक रूप से, संकुचन वोल्टेज शब्द का उपयोग V को संदर्भित करने के लिए भी किया जाता है<sub>DS</sub> मूल्य जो रैखिक और संतृप्ति क्षेत्रों को अलग करता है।<ref name=":0" /><ref name=":1" /> एक एन-प्रणाल उपकरण को बंद करने के लिए एक नकारात्मक द्वार-सोर्स वोल्टेज (V <sub>GS</sub>) की आवश्यकता होती है। इसके विपरीत, एक पी-प्रणाल उपकरण को बंद करने के लिए सकारात्मक V<sub>''GS''</sub> की आवश्यकता होती है।
 
सामान्य संचालन में, द्वार द्वारा विकसित विद्युत क्षेत्र कुछ हद तक स्रोत-नाली प्रवाहकत्त्व को अवरुद्ध करता है।


कुछ JFET उपकरण स्रोत और नाली के संबंध में सममित हैं।
कुछ JFET उपकरण स्रोत और नाली के संबंध में सममित हैं।
Line 49: Line 49:
== योजनाबद्ध प्रतीक ==
== योजनाबद्ध प्रतीक ==
[[Image:JFET N-dep symbol.svg|thumb|100px|एन-प्रणाल जेएफईटी के लिए [[इलेक्ट्रॉनिक प्रतीक]]]]
[[Image:JFET N-dep symbol.svg|thumb|100px|एन-प्रणाल जेएफईटी के लिए [[इलेक्ट्रॉनिक प्रतीक]]]]
[[Image:JFET P-dep symbol.svg|thumb|100px|पी-प्रणाल JFET के लिए सर्किट प्रतीक]]JFET द्वार को कभी-कभी प्रणाल के बीच में खींचा जाता है (इन उदाहरणों में नाली या स्रोत इलेक्ट्रोड के बजाय)। यह समरूपता बताती है कि नाली और स्रोत विनिमेय हैं, इसलिए प्रतीक का उपयोग केवल उन जेएफईटी के लिए किया जाना चाहिए जहां वे वास्तव में विनिमेय हैं।
[[Image:JFET P-dep symbol.svg|thumb|100px|पी-प्रणाल JFET के लिए परिपथ प्रतीक]]JFET द्वार को कभी-कभी प्रणाल के बीच में खींचा जाता है (इन उदाहरणों में नाली या स्रोत विद्युतद्वार के स्थान पर)। यह समरूपता बताती है कि नाली और स्रोत विनिमेय हैं, इसलिए प्रतीक का उपयोग केवल उन जेएफईटी के लिए किया जाना चाहिए जहां वे वास्तव में विनिमेय हैं।


प्रतीक एक सर्कल के अंदर खींचा जा सकता है (एक असतत उपकरण के लिफाफे का प्रतिनिधित्व करता है) यदि संलग्नक सर्किट फ़ंक्शन के लिए महत्वपूर्ण है, जैसे कि एक ही पैकेज में दोहरे मिलान वाले घटक।<ref>{{Cite book |url=https://www.julesbartow.com/Construction/ANSI%20Y32.2-1975.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://www.julesbartow.com/Construction/ANSI%20Y32.2-1975.pdf |archive-date=2022-10-09 |url-status=live |title=ANSI Y32.2-1975 |chapter=A4.11 Envelope or Enclosure |quote=The envelope or enclosure symbol may be omitted from a symbol referencing this paragraph, where confusion would not result}}</ref>
प्रतीक एक वृत्त के अंदर खींचा जा सकता है (एक असतत उपकरण के लिफाफे का प्रतिनिधित्व करता है) यदि संलग्नक परिपथ फलन के लिए महत्वपूर्ण है, जैसे कि एक ही संवेष्टक में दोहरे मिलान वाले घटक महत्वपूर्ण है।<ref>{{Cite book |url=https://www.julesbartow.com/Construction/ANSI%20Y32.2-1975.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://www.julesbartow.com/Construction/ANSI%20Y32.2-1975.pdf |archive-date=2022-10-09 |url-status=live |title=ANSI Y32.2-1975 |chapter=A4.11 Envelope or Enclosure |quote=The envelope or enclosure symbol may be omitted from a symbol referencing this paragraph, where confusion would not result}}</ref>हर स्तिथि में तीर का सिरा प्रणाल और द्वार के बीच बने पी-एन संधि की ध्रुवीयता को दर्शाता है। एक साधारण [[डायोड]] की तरह, तीर P से N की ओर इंगित करता है, जो अग्र अभिनत होने पर विद्युत धारा की दिशा है। एक अंग्रेजी स्मरक यह है कि एन-प्रणाल उपकरण का तीर इंगित करता है।
हर मामले में तीर का सिरा प्रणाल और द्वार के बीच बने पी-एन संधि की ध्रुवीयता को दर्शाता है। एक साधारण [[डायोड]] की तरह, तीर P से N की ओर इंगित करता है, आगे-पक्षपाती होने पर विद्युत धारा#पारंपरिक धारा की दिशा। एक अंग्रेजी स्मरक यह है कि एन-प्रणाल उपकरण का तीर इंगित करता है।


== अन्य प्रतिरोधान्तरित्र के साथ तुलना ==
== अन्य प्रतिरोधान्तरित्र के साथ तुलना ==
कमरे के तापमान पर, JFET द्वार विद्युत प्रवाह (द्वार-टू-प्रणाल [[पी-एन जंक्शन|पी-एन संधि]] का रिवर्स लीकेज) [[MOSFET]] (जिसमें द्वार और प्रणाल के बीच इंसुलेटिंग ऑक्साइड होता है) के बराबर होता है, लेकिन बाइपोलर संधि के बेस विद्युत प्रवाह से बहुत कम प्रतिरोधान्तरित्र। JFET में MOSFET की तुलना में उच्च लाभ ([[transconductance]]) है, साथ ही कम [[झिलमिलाहट शोर]] है, और इसलिए इसका उपयोग कुछ कम-[[शोर (भौतिकी)]], उच्च निविष्ट-प्रतिबाधा [[ ऑपरेशनल एंप्लीफायर ]] | ऑप-एम्प्स में किया जाता है। इसके अतिरिक्त JFET में स्थैतिक आवेश निर्माण से क्षति होने की संभावना कम होती है।<ref>{{Cite web |last=Kopp |first=Emilie |date=2019-01-16 |title=What's the difference between a MOSFET and a JFET? |url=https://www.powerelectronictips.com/whats-difference-between-a-mosfet-jfet-faq/ |url-status=live |archive-url=https://web.archive.org/web/20210517223931/https://www.powerelectronictips.com/whats-difference-between-a-mosfet-jfet-faq/ |archive-date=2021-05-17 |access-date=2022-06-16 |website=Power Electronic Tips}}</ref>
'''कमरे के तापमान पर''', JFET द्वार विद्युत प्रवाह (द्वार-टू-प्रणाल [[पी-एन जंक्शन|पी-एन संधि]] का रिवर्स लीकेज) [[MOSFET]] (जिसमें द्वार और प्रणाल के बीच रोधक ऑक्साइड होता है) के बराबर होता है, लेकिन बाइपोलर संधि के बेस विद्युत प्रवाह से बहुत कम प्रतिरोधान्तरित्र। JFET में MOSFET की तुलना में उच्च लाभ ([[transconductance|अंतराचालकता]]) है, साथ ही कम [[झिलमिलाहट शोर]] है, और इसलिए इसका उपयोग कुछ कम-[[शोर (भौतिकी)]], उच्च निविष्ट-प्रतिबाधा संक्रियात्मक में किया जाता है। इसके अतिरिक्त JFET में स्थैतिक आवेश निर्माण से क्षति होने की संभावना कम होती है।<ref>{{Cite web |last=Kopp |first=Emilie |date=2019-01-16 |title=What's the difference between a MOSFET and a JFET? |url=https://www.powerelectronictips.com/whats-difference-between-a-mosfet-jfet-faq/ |url-status=live |archive-url=https://web.archive.org/web/20210517223931/https://www.powerelectronictips.com/whats-difference-between-a-mosfet-jfet-faq/ |archive-date=2021-05-17 |access-date=2022-06-16 |website=Power Electronic Tips}}</ref>




Line 69: Line 68:
: क्यू = इलेक्ट्रॉन चार्ज = 1.6{{e|−19}} सी
: क्यू = इलेक्ट्रॉन चार्ज = 1.6{{e|−19}} सी
: एम<sub>n</sub>= [[इलेक्ट्रॉन गतिशीलता]],
: एम<sub>n</sub>= [[इलेक्ट्रॉन गतिशीलता]],
: एन<sub>d</sub>= n-टाइप डोपिंग (दाता) एकाग्रता,
: एन<sub>d</sub>= n-टाइप अपमिश्रण (दाता) एकाग्रता,
: वी<sub>P</sub> = पिंच-ऑफ वोल्टेज।
: वी<sub>P</sub> = संकुचन वोल्टेज।


फिर रैखिक क्षेत्र में नाली की धारा को अनुमानित किया जा सकता है
फिर रैखिक क्षेत्र में नाली की धारा को अनुमानित किया जा सकता है
Line 82: Line 81:
=== निरंतर-वर्तमान क्षेत्र ===
=== निरंतर-वर्तमान क्षेत्र ===


संतृप्ति या सक्रिय में नाली वर्तमान<ref>{{cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |website=Electronics Tutorials |quote=Saturation or Active Region}}</ref><ref name=":2" />या चुटकी बंद क्षेत्र<ref>{{cite web |last=Scholberg |first=Kate |date=2017-03-23 |title=What is the meaning of "pinch-off region"? |url=https://webhome.phy.duke.edu/~schol/phy271/faqs/faq17/node7.html |quote=The "pinch-off region" (or "saturation region") refers to operation of a FET with <math>V_{ds}</math> more than a few volts.}}</ref> द्वार बायस के संदर्भ में अक्सर अनुमान लगाया जाता है<ref name=kumar/>
संतृप्ति या सक्रिय में नाली वर्तमान<ref>{{cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |website=Electronics Tutorials |quote=Saturation or Active Region}}</ref><ref name=":2" />या चुटकी बंद क्षेत्र<ref>{{cite web |last=Scholberg |first=Kate |date=2017-03-23 |title=What is the meaning of "pinch-off region"? |url=https://webhome.phy.duke.edu/~schol/phy271/faqs/faq17/node7.html |quote=The "pinch-off region" (or "saturation region") refers to operation of a FET with <math>V_{ds}</math> more than a few volts.}}</ref> द्वार पूर्वाग्रह के संदर्भ में अक्सर अनुमान लगाया जाता है<ref name=kumar/>


: <math>I_\text{DS} = I_\text{DSS} \left(1 - \frac{V_\text{GS}}{V_\text{P}}\right)^2,</math>
: <math>I_\text{DS} = I_\text{DSS} \left(1 - \frac{V_\text{GS}}{V_\text{P}}\right)^2,</math>
Line 89: Line 88:
संतृप्ति क्षेत्र में, JFET अपवाहिका विद्युत प्रवाह द्वार-सोर्स वोल्टेज से सबसे अधिक प्रभावित होता है और अपवाहिका-सोर्स वोल्टेज से बमुश्किल प्रभावित होता है।
संतृप्ति क्षेत्र में, JFET अपवाहिका विद्युत प्रवाह द्वार-सोर्स वोल्टेज से सबसे अधिक प्रभावित होता है और अपवाहिका-सोर्स वोल्टेज से बमुश्किल प्रभावित होता है।


यदि प्रणाल डोपिंग एक समान है, जैसे कि कमी क्षेत्र की मोटाई द्वार-स्रोत वोल्टेज के निरपेक्ष मान के वर्गमूल के अनुपात में बढ़ेगी, तो प्रणाल मोटाई b को शून्य-पूर्वाग्रह प्रणाल मोटाई a के संदर्भ में व्यक्त किया जा सकता है। जैसा<ref>{{Cite web |last=Storr |first=Wayne |date=2013-09-03 |title=जंक्शन फील्ड इफेक्ट ट्रांजिस्टर या JFET ट्यूटोरियल|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |access-date=2022-10-07 |website=Basic Electronics Tutorials |language=en}}</ref>{{Failed verification|date=October 2022}}
यदि प्रणाल अपमिश्रण एक समान है, जैसे कि कमी क्षेत्र की मोटाई द्वार-स्रोत वोल्टेज के निरपेक्ष मान के वर्गमूल के अनुपात में बढ़ेगी, तो प्रणाल मोटाई b को शून्य-पूर्वाग्रह प्रणाल मोटाई a के संदर्भ में व्यक्त किया जा सकता है। जैसा<ref>{{Cite web |last=Storr |first=Wayne |date=2013-09-03 |title=जंक्शन फील्ड इफेक्ट ट्रांजिस्टर या JFET ट्यूटोरियल|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |access-date=2022-10-07 |website=Basic Electronics Tutorials |language=en}}</ref>{{Failed verification|date=October 2022}}


: <math>b = a \left(1 - \sqrt{\frac{V_\text{GS}}{V_\text{P}}}\right),</math>
: <math>b = a \left(1 - \sqrt{\frac{V_\text{GS}}{V_\text{P}}}\right),</math>
कहाँ
कहाँ
: वी<sub>P</sub> पिंच-ऑफ वोल्टेज है{{snd}} द्वार-सोर्स वोल्टेज जिस पर प्रणाल की मोटाई शून्य हो जाती है,
: वी<sub>P</sub> संकुचन वोल्टेज है{{snd}} द्वार-सोर्स वोल्टेज जिस पर प्रणाल की मोटाई शून्य हो जाती है,
: शून्य द्वार-स्रोत वोल्टेज पर प्रणाल की मोटाई है।
: शून्य द्वार-स्रोत वोल्टेज पर प्रणाल की मोटाई है।


Revision as of 23:25, 20 March 2023

JFET
File:JFET cross section.svg
Electric current from source to drain in a p-channel JFET is restricted when a voltage is applied to the gate.
प्रकारActive
Pin configuration drain, gate, source
Electronic symbol
File:IEEE 315-1975 (1993) 8.6.10.1.b.svg File:IEEE 315-1975 (1993) 8.6.11.1.b.svg

संधि-द्वार क्षेत्र प्रभाव प्रतिरोधान्तरित्र (JFET) क्षेत्र प्रभाव प्रतिरोधान्तरित्र के सबसे सरल प्रकारों में से एक है।[1] JFETs त्रि अंतक अर्ध-परिचालक उपकरण हैं जिनका उपयोग इलेक्ट्रानिक्स नियंत्रित स्विच या वोल्टेज-नियंत्रित अवरोधक के रूप में या प्रवर्धक बनाने के लिए किया जा सकता है।

द्विध्रुवी संधि प्रतिरोधान्तरित्र के विपरीत, जेएफईटी विशेष रूप से वोल्टेज-नियंत्रित होते हैं, जिसमें उन्हें अभिनतीकरण विद्युत प्रवाह की आवश्यकता नहीं होती है। स्रोत और अपवाहिका अवसानक (इलेक्ट्रॉनिक्स) के बीच एक अर्धचालक प्रणाल के माध्यम से विद्युत आवेश प्रवाहित होता है। एक द्वार अवसानक पर पश्चदिशिक पूर्वाग्रह वोल्टेज लगाने से, प्रणाल लंबाई मॉडुलन होता है, जिससे विद्युत प्रवाह बाधित होता है या पूरी तरह से बंद हो जाता है। JFET सामान्यतः तब संचालित होता है जब इसके द्वार और स्रोत अवसानकों के बीच शून्य वोल्टेज होता है। यदि इसके द्वार और स्रोत अवसानकों के बीच उचित विद्युत ध्रुवता का संभावित अंतर लागू किया जाता है, तो JFET वर्तमान प्रवाह के लिए अधिक प्रतिरोधी होगा, जिसका अर्थ है कि स्रोत और नाली अवसानकों के बीच प्रणाल में कम धारा प्रवाहित होगी।

जेएफईटी को कभी-कभी ह्रासमान उपकरण के रूप में जाना जाता है, क्योंकि वे एक ह्रासमान क्षेत्र के सिद्धांत पर भरोसा करते हैं, जो बहुसंख्यक चार्ज वाहक से रहित है। विद्युत प्रवाह को प्रवाहित करने के लिए रिक्तीकरण क्षेत्र को बंद करना पड़ता है।

जेएफईटी में एक n-प्रकार या p-प्रकार अर्धचालक प्रणाल हो सकता है। n-टाइप में, यदि द्वार पर लगाया गया वोल्टेज स्रोत के संबंध में ऋणात्मक है, तो विद्युत प्रवाह कम हो जाएगा (इसी तरह p-टाइप में, यदि द्वार पर लगाया गया वोल्टेज स्रोत के संबंध में सकारात्मक है)। क्योंकि एक सामान्य स्रोत या सामान्य नाली विन्यास में JFET में एक बड़ा निविष्ट प्रतिबाधा है[2] (कभी-कभी 1010 ओम के क्रम में), द्वार के निविष्ट के रूप में उपयोग किए जाने वाले विद्युत परिपथ से थोड़ा विद्युत प्रवाह खींचा जाता है।

इतिहास

1920 और 1930 के दशक में जूलियस एडगर लिलियनफेल्ड द्वारा एफईटी जैसे उपकरणों का उत्तराधिकार एकस्व अधिकार (पेटेंट) कराया गया था। हालांकि, एफईटी के वास्तव में निर्मित होने से पहले सामग्री विज्ञान और निर्माण प्रौद्योगिकी को दशकों के अग्रिमों की आवश्यकता होगी।

JFET को पहली बार 1945 में हेनरिक वेलकर द्वारा एकस्व अधिकार कराया गया था।[3] 1940 के दशक के दौरान, शोधकर्ता जॉन बार्डीन, वाल्टर हाउसर ब्रेटन, और विलियम शॉक्ले FET बनाने का प्रयास कर रहे थे, लेकिन अपने बार-बार के प्रयासों में असफल रहे। उन्होंने अपनी विफलताओं के कारणों का निदान करने के प्रयास के दौरान बिंदु-संपर्क प्रतिरोधान्तरित्र की खोज की। 1952 में JFET पर शॉकले के सैद्धांतिक उपचार के बाद, 1953 में जॉर्ज सी. डैसी और इयान मुनरो रॉस द्वारा एक कामकाजी व्यावहारिक JFET बनाया गया था।[4]जापानी इंजीनियरों जून-इचि निशिजावा और वाई. वातानाबे ने 1950 में इसी तरह के उपकरण के लिए एक एकस्व अधिकार के लिए आवेदन किया जिसे स्थिर प्रेरण प्रतिरोधान्तरित्र (SIT) कहा गया। SIT एक छोटा प्रणाल वाला JFET का एक प्रकार है।[4]

JFETs के साथ द्रुतगति, उच्‍च-वोल्टता स्विचिंग 2008 में सिलिकॉन कार्बाइड (SiC) विस्तृत-ऊर्जा अंतराल के व्यावसायिक परिचय के बाद तकनीकी रूप से व्यवहार्य हो गई। निर्माण में प्रारम्भिक कठिनाइयों के कारण - विशेष रूप से, विसंगतियां और कम उपज - सीआईसी जेएफईटी पहले उच्च लागत के साथ एक निकेत उत्पाद बना रहा। 2018 तक, इन विनिर्माण स्तिथियों को ज्यादातर हल कर लिया गया था। तब तक, SiC JFETs का उपयोग सामान्यतः पारंपरिक निम्‍न-वोल्टता सिलिकॉन मॉस्फेट के संयोजन में किया जाता था।[5] इस संयोजन में, SiC JFET + Si मॉस्फेट उपकरणों में विस्तृत बैंड-अंतराल उपकरणों के साथ-साथ मॉस्फेट के आसान द्वार उत्तजन के लाभ हैं।[5]


संरचना

JFET अर्धचालक सामग्री, अपमिश्रित (अर्धचालक) का एक लंबा प्रणाल है जिसमें धनात्मक विद्युत आवेश वाहकों या इलेक्ट्रॉन छिद्र (p-प्रकार), या नकारात्मक वाहकों या इलेक्ट्रॉन छिद्र n-प्रकार) की बहुतायत होती है। प्रत्येक छोर पर औमीय संपर्क स्रोत (एस) और नाली (डी) बनाते हैं। एक पीएन-संधि प्रणाल के एक या दोनों किनारों पर बनता है, या प्रणाल के विपरीत अपमिश्रण वाले क्षेत्र का उपयोग करके और ओमिक द्वार संपर्क (जी) का उपयोग करके पक्षपाती होता है।

कार्य

File:JFET n-channel en.svg
एक एन-प्रणाल JFET की I-V विशेषताएं और आउटपुट प्लॉट

JFET संचालन की तुलना बगीचे की नली से की जा सकती है। अनुप्रस्थ परिच्छेद (ज्यामिति) को कम करने के लिए एक नली के माध्यम से पानी के प्रवाह को निष्पीड़न कर नियंत्रित किया जा सकता है और जेएफईटी के माध्यम से विद्युत आवेश के प्रवाह को वर्तमान-वाही प्रणाल को संकुचित करके नियंत्रित किया जाता है। वर्तमान भी स्रोत और नाली के बीच विद्युत क्षेत्र पर निर्भर करता है (नली के दोनों छोर पर द्रव दबाव में अंतर के अनुरूप)। यह वर्तमान निर्भरता एक निश्चित लागू वोल्टेज के ऊपर आरेख में दिखाई गई विशेषताओं द्वारा समर्थित नहीं है। यह संतृप्ति क्षेत्र है, और जेएफईटी सामान्य रूप से इस निरंतर-वर्तमान क्षेत्र में संचालित होता है जहां उपकरण वर्तमान वास्तव में नाली-स्रोत वोल्टेज से अप्रभावित होता है। JFET इस निरंतर-वर्तमान विशेषता को संधि प्रतिरोधान्तरित्र और तापायनिक नली (वाल्व) टेट्रोड और पेंटोड के साथ साझा करता है।

क्षेत्र प्रभाव (अर्धचालक) का उपयोग करके संवाहक प्रणाल का संकुचन पूरा किया जाता है: द्वार और स्रोत के बीच एक वोल्टेज द्वार-स्रोत पीएन-संधि को पश्चदिशिक पूर्वाग्रह करने के लिए लागू किया जाता है, जिससे इस संधि की अवक्षयी परत को चौड़ा किया जाता है (ऊपर चित्र देखें), निर्देशन प्रणाल पर अतिक्रमण किया जाता है और इसके अनुप्रस्थ काट क्षेत्र को प्रतिबंधित किया जाता है। अवक्षयी परत तथाकथित है क्योंकि यह गतिशील वाहकों की कमी है और इसलिए व्यावहारिक उद्देश्यों के लिए विद्युत रूप से गैर-संचालन है।[6]

जब अवक्षय परत प्रवाहकत्त्व प्रणाल की चौड़ाई तक फ