पेंटियम II: Difference between revisions

| name        = पेंटियम II

| caption    = मूल पेंटियम II MMX केस बैज

| core1      = क्लैमथ (डेस्कटॉप)

| core2      = डिसक्यूट्स (डेस्कटॉप)

| core3      = टोंगा (मोबाइल)

| core4      = डिक्सन (मोबाइल)

| microarch  = [[पी6 (माइक्रोआर्किटेक्चर)|पी6]]

| sock1      = [[स्लॉट 1]]

| sock4      = [[मिनी कार्ट्रिज]]

| sock5      = PPGA-B615 ([[माइक्रो-PGA1|μPGA1]])

| predecessor  = [[P5 (माइक्रोआर्किटेक्चर)|पेंटियम]], [[पेंटियम प्रो]]

| successor  = [[पेंटियम III]], [[सेलेरॉन]]

|extensions=[[एमएमएक्स (निर्देश सेट)|एमएमएक्स]], [[भौतिक पता एक्सटेंशन|पीएई]]

| support status = असमर्थित

[[Image:Pentium II.jpg|thumb|right|300px|एमएमएक्स तकनीक के साथ पेंटियम II प्रोसेसर, [[स्लॉट 1]]।]]'''पेंटियम II''' <ref>{{cite web |title=माइक्रोप्रोसेसर हॉल ऑफ फ़ेम|url=http://www.intel.com/museum/online/hist%5Fmicro/hof/ |publisher=Intel |access-date=2007-08-11 |archive-url = https://web.archive.org/web/20070706032836/http://www.intel.com/museum/online/hist_micro/hof/ <!-- Bot retrieved archive --> |archive-date = 2007-07-06}}</ref> ब्रांड [[इंटेल]] की छठी पीढ़ी के [[ सूक्ष्मवास्तुकला |सूक्ष्मवास्तुकला]] ([[पी6 (माइक्रोआर्किटेक्चर)|P6 (माइक्रोआर्किटेक्चर)]]) और एक्स[[86]]-संगत [[माइक्रोप्रोसेसर]] को संदर्भित करता है जो 7 मई 1997 को प्रस्तुत किए गए थे। इस प्रकार 7.5 मिलियन [[ट्रांजिस्टर]] (256 [[किलोबाइट]] [[सीपीयू कैश]] के साथ मोबाइल डिक्सन के स्थिति में 27.4 मिलियन) से युक्त, पेंटियम II में [[पेंटियम प्रो]] के पहले P6-पीढ़ी कोर का उन्नत संस्करण सम्मिलित था, जिसमें 5.5 मिलियन ट्रांजिस्टर थे। अन्य. चूँकि, पेंटियम प्रोस की तुलना में इसका L2 कैश सबसिस्टम डाउनग्रेड था। यह सिंगल-कोर माइक्रोप्रोसेसर है।

1998 में, इंटेल ने लो-एंड वर्कस्टेशन के लिए प्रोसेसर की पेंटियम II-आधारित [[ सेलेरोन |सेलेरोन]] लाइन और सर्वर और हाई-एंड वर्कस्टेशन के लिए [[पेंटियम II ज़ीऑन]] लाइन जारी करके पेंटियम II वर्ग को स्तरीकृत किया था। सेलेरॉन की विशेषता कम या छोड़े गए (कुछ स्थितियों में उपस्थित किन्तु अक्षम) ऑन-डाई फुल-स्पीड एल2 कैश और 66 एमटी/एस एफएसबी थी। Xeon को फुल-स्पीड L2 कैश (512 KB से 2048 KB तक), 100 MT/s FSB, अलग भौतिक इंटरफ़ेस ([[स्लॉट 2]]), और [[सममित मल्टीप्रोसेसिंग]] के लिए समर्थन की श्रृंखला की विशेषता थी।

फरवरी 1999 में, पेंटियम II को लगभग समान [[पेंटियम III]] द्वारा प्रतिस्थापित किया गया था, जिसमें केवल तत्कालीन नए [[स्ट्रीमिंग SIMD एक्सटेंशन]] इंस्ट्रक्शन सेट को जोड़ा गया था। चूँकि, डेस्कटॉप इकाइयों के लिए पुराने वर्ग का उत्पादन जून 2001 तक जारी होता था,<ref>{{cite web|url=http://developer.intel.com/design/pcn/Processors/D0000896.pdf|title=Product Change Notification #896|date=January 14, 2000|publisher=Intel|archive-url=https://web.archive.org/web/20000930070424/http://developer.intel.com/design/pcn/Processors/D0000896.pdf|archive-date=September 30, 2000|url-status=dead|access-date=October 14, 2019}}</ref> मोबाइल इकाइयों के लिए सितंबर 2001,<ref>{{cite web|url=http://developer.intel.com/design/pcn/Processors/D0000954.pdf|title=Product Change Notification #954|date=March 13, 2000|publisher=Intel|archive-url=https://web.archive.org/web/20000815204044/http://developer.intel.com/design/pcn/Processors/D0000954.pdf|archive-date=August 15, 2000|url-status=dead|access-date=October 14, 2019}}</ref> और एम्बेडेड उपकरणों के लिए 2003 का अंत है।<ref name="embdiscontinued"/>

पेंटियम II माइक्रोप्रोसेसर अधिक सीमा तक अपने पूर्ववर्ती पेंटियम प्रो के माइक्रोआर्किटेक्चर पर आधारित था, किन्तु कुछ महत्वपूर्ण सुधारों के साथ <ref name="MMXARCH">{{cite journal|url=https://www.cs.nmsu.edu/~pfeiffer/classes/473/notes/micro.pdf|journal=Intel Technology Journal|title=MMX™ Microarchitecture of Pentium Processors With MMX Technology and Pentium II Microprocessors|year=1997|page=5|access-date=September 1, 2017|archive-url=https://web.archive.org/web/20110112073044/http://www.cs.nmsu.edu/~pfeiffer/classes/473/notes/micro.pdf|archive-date=January 12, 2011|url-status=dead}}</ref> पिछले पेंटियम और पेंटियम प्रो प्रोसेसर के विपरीत, पेंटियम II सीपीयू को [[सीपीयू सॉकेट]] के अतिरिक्त स्लॉट 1-आधारित मॉड्यूल में पैक किया गया था। प्रोसेसर और संबंधित घटकों को प्लास्टिक कार्ट्रिज के अन्दर विशिष्ट विस्तार बोर्ड के समान [[डॉटर बोर्ड]] पर ले जाया गया था। निश्चित या हटाने योग्य [[ ताप सिंक |ताप सिंक]] को एक तरफ ले जाया जाता था, कभी-कभी अपने स्वयं के पंखे का उपयोग करके <ref>Pabst, Thomas. [https://archive.today/20120918142840/http://www.tomshardware.com/1998/05/03/intel/ Intel's Slot 1 CPUs Uncovered], Tom's Hardware, May 3, 1998.</ref> यह बड़ा पैकेज समझौता था जो इंटेल को द्वितीयक [[सीपीयू कैश]] को प्रोसेसर से अलग करने की अनुमति देता था जबकि इसे अभी भी सूक्ष्मता से युग्मित पर रखा गया था। पेंटियम प्रो के विपरीत, L2 कैश प्रोसेसर की आधी आवृत्ति पर चलता था, जिसका ऑफ डाई L2 कैश प्रोसेसर के समान आवृत्ति पर चलता था। चूँकि, इसकी संबद्धता को 16-वे (पेंटियम प्रो पर 4-वे की तुलना में) तक बढ़ा दिया गया था और इसका आकार सदैव 512 KB था, जो पेंटियम प्रो पर 256 KB के सबसे छोटे विकल्प से दोगुना था। ऑफ-पैकेज कैश ने पेंटियम प्रो की कम उपज की समस्या को हल कर दिया था, जिससे इंटेल को पेंटियम II को मुख्यधारा के मूल्य स्तर पर प्रस्तुत करने की अनुमति मिली थी।<ref name=TomsPIIKlamath>Pabst, Thomas. [https://archive.today/20130204112442/http://www.tomshardware.com/1997/03/01/the_intel_pentium_ii_/ The Intel Pentium II ('Klamath') CPU], Tom's Hardware, March 1, 1997.</ref><ref name=AnandP2klamath>Lal Shimpi, Anand. [http://www.anandtech.com/showdoc.aspx?i=125&p=1 Intel Pentium II], Anandtech, May 30, 1997.</ref> इंटेल ने सेगमेंट रजिस्टर कैश जोड़कर पेंटियम II पर [[16-बिट]] कोड निष्पादन प्रदर्शन में सुधार किया था, ऐसा क्षेत्र जिसमें पेंटियम प्रो उल्लेखनीय बाधा पर था। विभिन्न कारकों के कारण, उस समय के अधिकांश उपभोक्ता सॉफ़्टवेयर अभी भी कम से कम 16-बिट कोड का उपयोग कर रहे थे। जब भी संभव हो पाइपलाइन फ्लश को छोड़ने के लिए आंतरिक ध्वज जोड़कर आंशिक रजिस्टरों के उद्देश्यों को भी संबोधित किया गया था।<ref>{{cite web|url=http://qcd.phys.cmu.edu/QCDcluster/intel/vtune/reference/LipsPro_Partial_Stall.htm|title=आंशिक रजिस्टर स्टॉल|website=qcd.phys.cmu.edu|access-date=April 23, 2019|archive-date=January 6, 2018|archive-url=https://web.archive.org/web/20180106083054/http://qcd.phys.cmu.edu/QCDcluster/intel/vtune/reference/LipsPro_Partial_Stall.htm|url-status=dead}}</ref> धीमी L2 कैश की पूर्ण करने के लिए, पेंटियम II में 32 KB L1 कैश, पेंटियम प्रो से दोगुना, साथ ही 4 राइट बफ़र्स (पेंटियम प्रो पर 2) सम्मिलित थे; इनका उपयोग किसी भी पाइपलाइन द्वारा किया जा सकता है, न कि प्रत्येक को पाइपलाइन से जोड़ा जा सकता है।<ref name="PIIMANUAL">{{cite web|url=https://ftp.utcluj.ro/pub/docs/publicatii/intel/pentiumII.pdf|title=पेंटियम II प्रोसेसर डेवलपर मैनुअल|year=1997|access-date=September 1, 2017|pages=2–14}}</ref><ref>[http://www.pcguide.com/ref/cpu/fam/g6PII-c.html], PC Guide, accessed July 16, 2016.</ref> पेंटियम II [[एमएमएक्स (निर्देश सेट)]] पूर्णांक सिमडी निर्देश सेट को प्रयुक्त करने वाला पहला पी 6-आधारित सीपीयू भी था जिसे पहले ही [[पेंटियम एमएमएक्स]] पर प्रस्तुत किया गया था।<ref name=TomsPIIKlamath />

 

पेंटियम II मूलतः पेंटियम प्रो का अधिक उपभोक्ता-उन्मुख संस्करण था। अलग, धीमी L2 कैश मेमोरी के कारण इसका निर्माण करना सस्ता था। उत्तम 16-बिट प्रदर्शन और एमएमएक्स समर्थन ने इसे उपभोक्ता-स्तर के ऑपरेटिंग सिस्टम, जैसे विंडोज 9x और मल्टीमीडिया अनुप्रयोगों के लिए उत्तम विकल्प बना दिया है। धीमे और सस्ते L2 कैश के प्रदर्शन दंड को दोगुना L1 कैश और लीगेसी कोड के लिए वास्तुशिल्प सुधारों द्वारा कम किया गया था। निवेश में कटौती करते हुए सामान्य प्रोसेसर प्रदर्शन में वृद्धि की गई थी।<ref name=TomsPIIKlamath /><ref>Pabst, Thomas. [https://archive.today/20130204145622/http://www.tomshardware.com/1997/04/30/the_empire_strikes_back/ The Empire Strikes Back: Intel's Pentium II CPU], Tom's Hardware, April 30, 1997.</ref>

 

सभी क्लैमथ और कुछ प्रारंभिक डेसच्यूट्स पेंटियम II संयुक्त L2 कैश नियंत्रक/टैग रैम चिप का उपयोग करते हैं जो केवल 512 एमबी कैश करने की अनुमति देता है; जबकि सैद्धांतिक रूप से अधिक रैम स्थापित की जा सकती है, इसका परिणाम बहुत धीमा प्रदर्शन होता है। जबकि यह सीमा उस समय औसत घरेलू उपयोगकर्ता के लिए व्यावहारिक रूप से अप्रासंगिक थी, यह कुछ वर्कस्टेशन या सर्वर उपयोगकर्ताओं के लिए चिंता का विषय थी। संभवतः, इंटेल ने पेंटियम II को अधिक उन्नत पेंटियम प्रो लाइन से अलग करने के लिए जानबूझकर यह सीमा रखी है, जिसमें पूर्ण 4 जीबी कैश करने योग्य क्षेत्र है। कुछ 333 मेगाहर्ट्ज और सभी 350 मेगाहर्ट्ज और तेज पेंटियम II पर चिप के '82459एडी' संशोधन ने इस प्रतिबंध को हटा दिया था और पूर्ण 4 जीबी कैश करने योग्य क्षेत्र की भी प्रस्तुति की थी।<ref>[http://www.tomshardware.com/reviews/overclocking-special,94-2.html], Tom's Hardware, accessed July 16, 2016.</ref><ref>[http://www.pcguide.com/ref/mbsys/cache/charCacheability-c.html], PC Guide, accessed July 16, 2016.</ref>

मूल क्लैमथ पेंटियम II माइक्रोप्रोसेसर (इंटेल उत्पाद कोड 80522) 233, 266, और 300 [[मेगाहर्ट्ज़]] पर चलता था और 0.35 माइक्रोमीटर या μm प्रक्रिया में निर्मित किया गया था।<ref name=TomsPIIKlamath /><ref name=sandpileP2>[http://sandpile.org/impl/p2.htm IA-32 implementation Intel P2 (incl. Celeron and Xeon)] {{webarchive|url=https://archive.today/20070927222115/http://sandpile.org/impl/p2.htm |date=2007-09-27 }}, SandPile.org, accessed May 5, 2007.</ref> चूँकि, 300 मेगाहर्ट्ज संस्करण इसके पश्चात् 1997 में बड़ी मात्रा में उपलब्ध हुआ था।<ref name=sandpileP2 /> इन सीपीयू में 66 मेगाहर्ट्ज [[ सामने की ओर बस |फ्रंट साइड बस]] थी और प्रारंभ में इन्हें पेंटियम प्रो के लिए डिज़ाइन किए गए इंटेल चिपसेट या  पेंटियम प्रो/II/III चिपसेट नाटोमा चिपसेट की पुरानी सूची से लैस मदरबोर्ड पर उपयोग किया गया था।<ref>[http://www.pcguide.com/ref/mbsys/chip/pop/g6I440FX-c.html Intel 440FX], PCGuide, accessed May 5, 2007.</ref> [[इंटेल चिपसेट की सूची]] बाल्बोआ चिपसेट का उपयोग करने वाले पेंटियम II-आधारित सिस्टम ने व्यापक रूप से [[SDRAM|एसडीआरएएम]] (जो [[गतिशील रैंडम एक्सेस मेमोरी]] को प्रतिस्थापित करने के लिए था और पहले से ही 430VX के साथ प्रस्तुत किया गया था), और त्वरित ग्राफिक्स पोर्ट ग्राफिक्स बस को लोकप्रिय बनाया गया था।<ref>[http://www.pcguide.com/ref/mbsys/chip/pop/g6I440LX-c.html Intel 440LX], PCGuide, accessed May 5, 2007.</ref>

 

14 जुलाई 1997 को, इंटेल ने एंट्री-लेवल सर्वर के लिए 2× 72-बिट ईसीसी एल2 कैश के साथ पेंटियम II क्लैमथ के संस्करण की घोषणा की थी, जो नियमित मॉडल पर 2×64-बिट गैर-ईसीसी एल2 कैश के विपरीत था।<ref>[http://www.intel.com/pressroom/archive/releases/1997/SP071497.HTM], Intel, accessed February 4, 2017.</ref> अतिरिक्त बिट्स प्रदर्शन को प्रभावित किए बिना इसे हार्डवेयर में निर्मित त्रुटि-सुधार क्षमता प्रदान करते हैं। वैरिएंट को सीपीयू भाग संख्या के माध्यम से निर्धारित किया जा सकता है।

डेसच्यूट्स कोर पेंटियम II (80523), जो जनवरी 1998 में 333 मेगाहर्ट्ज पर प्रारंभ हुआ था, इस प्रकार 0.25 माइक्रोमीटर|माइक्रोन प्रक्रिया के साथ निर्मित किया गया था और इसमें अधिक कम बिजली व्यय होती है।<ref name=sandpileP2 /> डाई का आकार 113 मिमी² है इस प्रकार 333 मेगाहर्ट्ज संस्करण अंतिम पेंटियम II सीपीयू था जो पुराने 66 मेगाहर्ट्ज फ्रंट-साइड बस का उपयोग करता था; इसके पश्चात् सभी डेसच्यूट्स-कोर मॉडल में 100 मेगाहर्ट्ज एफएसबी का उपयोग किया गया था। इसके पश्चात् 1998 में, 266, 300, 350, 400 और 450 मेगाहर्ट्ज पर चलने वाले पेंटियम II भी जारी किए गए थे।<ref name=sandpileP2/> डेसच्यूट्स कोर ने तेजी से एफपीयू संदर्भ को सहेजने और पुनर्स्थापित करने के लिए FXSAVE और FXRSTOR निर्देश प्रस्तुत किए थे।<ref>{{cite web|url=http://techweb.cmp.com/eet/news/98/995news/field.html |archive-url=https://web.archive.org/web/19981205135433/http://techweb.cmp.com/eet/news/98/995news/field.html |url-status=dead |archive-date=1998-12-05 |title=ईई टाइम्स - समाचार|access-date=2019-10-14}}</ref> इस प्रकार अपने डिज़ाइन जीवन के अंत में, इंटेल कूलिंग और डिज़ाइन विशिष्टताओं के अन्दर 500 मेगाहर्ट्ज में सक्षम डेसच्यूट्स चिप्स का उत्पादन किया गया था। चूँकि, इनका विपणन नहीं किया गया था। पहले से ही मल्टीप्लायर-लॉक इकाइयों को नष्ट करने के अतिरिक्त, उन डेसच्यूट्स इकाइयों को 5 के गुणक के साथ परीक्षण और लॉक किया गया था, जिन्हें 333 मेगाहर्ट्ज के रूप में बेचा गया था। यह 100 मेगाहर्ट्ज बस विकल्प को अक्षम करके पूरा किया गया था। यह जानने के बाद, [[ओवरक्लॉकर]] ने संबंधित इकाइयाँ खरीदीं और उन्हें 500 मेगाहर्ट्ज से अधिक पर चलाया गया था; सामान्यतः ओवरक्लॉकिंग करते समय, 333 मेगाहर्ट्ज सीपीयू का अंतिम बैच 350, 400, या 450 मेगाहर्ट्ज पर बेचे गए सीपीयू की तुलना में बहुत अधिक गति देने में सक्षम था।

100 मेगाहर्ट्ज फ्रंट-साइड बस का समर्थन करने वाले डेसच्यूट्स कोर की रिलीज के साथ-साथ इंटेल की ओर से [[इंटेल 440BX]] सिएटल चिपसेट और इसके डेरिवेटिव, 440MX, 450NX और 440ZX चिपसेट की रिलीज भी हुई थी। पुराने 66 मेगाहर्ट्ज एफएसबी की जगह, जो 1993 से मार्केट में था, 100 मेगाहर्ट्ज एफएसबी के परिणामस्वरूप पेंटियम II लाइनअप के लिए ठोस प्रदर्शन में सुधार हुआ था। 350 मेगाहर्ट्ज से प्रारंभ होने वाले पेंटियम II चिप्स SECC और SECC2 दोनों फॉर्म फैक्टर में जारी किए गए थे। इस प्रकार देर से आने वाले पेंटियम II ने पारंपरिक बॉन्डिंग के विपरीत, डाई के सीधे हीटसिंक संपर्क के साथ [[ पलटें काटना |पलटें काटना]] आधारित पैकेजिंग पर स्विच को चिह्नित किया था।

जबकि क्लैमथ में 4 कैश चिप्स हैं और समवर्ती एक्सेस पर सामान्य प्रदर्शन सुधार के लिए इंटरलीविंग (2x 64-बिट) के माध्यम से दोहरे पोर्टिंग का अनुकरण करता है, डेसच्यूट्स केवल 2 कैश चिप्स को स्पोर्ट करता है और समान क्लॉकस्पीड पर थोड़ा कम L2 कैश प्रदर्शन प्रदान करता है। इसके अतिरिक्त, डेसक्यूट में सदैव ECC-सक्षम L2 कैश की सुविधा होती है।<ref>{{cite journal |title=333: Pentium II, die Dritte|series=Trends & News |language=de |author-first1=Georg |author-last1=Schnurer |date=January 29, 1998 |journal=[[c't – magazin für computertechnik]] |publisher=[[Heise Verlag]] |url=https://www.heise.de/ct/artikel/333-Pentium-II-die-Dritte-286144.html |access-date=September 6, 2017 |url-status=live |archive-url=https://web.archive.org/web/20170222153434/https://www.heise.de/ct/artikel/333-Pentium-II-die-Dritte-286144.html |archive-date=February 22, 2017}}</ref>

[[File:Pentium II Xeon 450 512.jpg|thumb|right|512 KB कैश के साथ पेंटियम II ज़ीऑन 450 मेगाहर्ट्ज। कारतूस का कवर हटा दिया गया है.]]पेंटियम II ज़ीऑन [[ कार्य केंद्र |कार्य केंद्र]] और [[सर्वर (कंप्यूटिंग)]] पर उपयोग के लिए डेसच्यूट्स कोर का उच्च-स्तरीय संस्करण था। मुख्य रूप से, इसमें अलग प्रकार के स्लॉट (स्लॉट 2), केस, बोर्ड डिज़ाइन और अधिक महंगे फुल-स्पीड कस्टम L2 कैश का उपयोग किया गया था, जो ऑफ-डाई था। बोर्ड पर सम्मिलित 512 KB चिप्स की संख्या को अलग-अलग करके 512 KB, 1 MB या 2 MB L2 कैश के साथ संस्करण तैयार किए गए थे।<ref>Pabst, Thomas. [https://archive.today/20120919073858/http://www.tomshardware.com/1998/07/02/intel/ Intel's Pentium II Xeon Processor], Tom's Hardware, July 2, 1998.</ref>

1998 में, 0.25 μm डेसच्यूट्स कोर का उपयोग इंटेल पेंटियम II ओवरड्राइव या [[सॉकेट 8]] प्रोसेसर के निर्माण में किया गया था, जिसका उद्देश्य कॉर्पोरेट पेंटियम प्रो उपयोगकर्ताओं को अपने पुराने सर्वर को अपग्रेड करने की अनुमति देना था। डेसच्यूट्स कोर को फ्लिप-चिप पैकेज में पेंटियम II ज़ीऑन से 512 केबी फुल-स्पीड एल 2 कैश चिप के साथ सॉकेट 8-संगत मॉड्यूल में संयोजित करने से 300 या 333 मेगाहर्ट्ज प्रोसेसर का निर्माण हुआ जो 60 या 66 मेगाहर्ट्ज फ्रंट-साइड बस पर चल सकता है। यह संयोजन पेंटियम II और पेंटियम II ज़ीऑन के कुछ अधिक आकर्षक तथ्यों को साथ लाया था: एमएमएक्स (निर्देश सेट) क्रमशः 16-बिट प्रदर्शन और फुल-स्पीड एल2 कैश का समर्थन/उत्तम।<ref>[https://web.archive.org/web/*/http://www.heise.de/ct/english/98/18/020/ Wayback machine archive of Heise, accessed June 17, 2009]</ref> इसके पश्चात् का डिक्सन मोबाइल पेंटियम II 256 KB फुल-स्पीड कैश के साथ इस संयोजन का अनुकरण करता था।

इंटेल की फैमिली/मॉडल/स्टेपिंग स्कीम में, पेंटियम II ओवरड्राइव सीपीयू स्वयं को फैमिली 6, मॉडल 3 के रूप में पहचानता है, चूँकि यह भ्रामक है, क्योंकि यह फैमिली 6/मॉडल 3 क्लैमथ कोर पर आधारित नहीं है। जैसा कि इंटेल के पेंटियम II प्रोसेसर अपडेट डाक्यूमेंट में बताया गया है, चूँकि इस प्रोसेसर का CPUID 163xh है, यह पेंटियम II प्रोसेसर CPUID 065xh प्रोसेसर कोर का उपयोग करता है।<ref>{{Cite web|url=http://download.intel.com/design/PentiumII/specupdt/24333749.pdf|archive-url=https://web.archive.org/web/20110831012432/http://download.intel.com/design/PentiumII/specupdt/24333749.pdf|url-status=dead|title=Specification Update for the Pentium II Processor<!-- Bot generated title -->|archive-date=August 31, 2011}}</ref>

[[File:Intel Pentium II Dixon die shot.jpg|thumb|पेंटियम II डिक्सन दिवस]]इसके पश्चात्, 1999 में, 0.25; मोबाइल मार्केट के लिए 256 KB ऑन-डाई फुल स्पीड कैश के साथ 0.18 (400 [[ हेटर्स |हेटर्स]]) μm डिक्सन कोर का उत्पादन किया गया था। समीक्षाओं से पता चला कि डिक्सन कोर पेंटियम II का सबसे तेज़ प्रकार था।<ref name=sandpileP2 />

* डेसच्यूट्स-जेनरेशन पेंटियम II पर आधारित

* sSpec नंबर SL2KE सॉकेट 8 के लिए एकीकृत हीटसिंक/पंखे संयोजन के साथ बेचे जाने वाले पेंटियम II ओवरड्राइव को दर्शाता है। [ध्यान दें कि sSpec नंबर SL2EA पेंटियम II ओवरड्राइव को दर्शाता है जो एकीकृत हीटसिंक के साथ बेचा जाता है किन्तु स्लॉट 1 के लिए कोई पंखा नहीं है।]