पावर8: Difference between revisions

From Vigyanwiki
(Created page with "{{Short description|2014 family of multi-core microprocessors by IBM}} {{Infobox CPU | name = POWER8 | image = POWER8-DCM.jpg | image_si...")
 
No edit summary
Line 44: Line 44:
{{POWER, PowerPC, and Power ISA}}
{{POWER, PowerPC, and Power ISA}}


[[File:IBM Power Systems E870.jpg|thumb|upright=1.6|IBM Power E870 को 80 POWER8 कोर और 8 टीबी रैम के साथ कॉन्फ़िगर किया जा सकता है।]]POWER8 पावर ISA पर आधारित [[सुपरस्केलर]] [[ मल्टी कोर ]] [[माइक्रोप्रोसेसर]]ों का एक परिवार है, जिसकी घोषणा अगस्त 2013 में [[गर्म चकतियां]] सम्मेलन में की गई थी। डिज़ाइन [[ओपनपावर फाउंडेशन]] के तहत लाइसेंसिंग के लिए उपलब्ध हैं, जो आईबीएम के उच्चतम-अंत प्रोसेसर की ऐसी उपलब्धता के लिए पहली बार है।<ref name="TheReg">{{cite web|url=https://www.theregister.com/2013/08/27/ibm_power8_server_chip/|title=You won't find this in your phone: A 4GHz 12-core Power8 for badass boxes|website=[[The Register]]}}</ref><ref>{{cite web|url=https://www.setphaserstostun.org/power8/POWER8_UM_v1.3_16MAR2016_pub.pdf|title=POWER8 Processor User's Manual for the Single-Chip Module|date=March 16, 2016|publisher=IBM}}</ref>
[[File:IBM Power Systems E870.jpg|thumb|upright=1.6|IBM Power E870 को 80 पावर8 कोर और 8 टीबी रैम के साथ कॉन्फ़िगर किया जा सकता है।]]'''पावर8,''' पावर ISA पर आधारित [[सुपरस्केलर]] [[ मल्टी कोर ]] [[माइक्रोप्रोसेसर|माइक्रोप्रोसेसरों]] का एक समूह है, जिसकी घोषणा अगस्त 2013 में [[गर्म चकतियां|हॉट चिप्स]] सम्मेलन में की गई थी। डिज़ाइन [[ओपनपावर फाउंडेशन]] के अंतर्गत लाइसेंसिंग के लिए उपलब्ध हैं, जो आईबीएम के सबसे उच्च-स्तरीय प्रोसेसरों के लिए ऐसी उपलब्धता का पहला मौका है।<ref name="TheReg">{{cite web|url=https://www.theregister.com/2013/08/27/ibm_power8_server_chip/|title=You won't find this in your phone: A 4GHz 12-core Power8 for badass boxes|website=[[The Register]]}}</ref><ref>{{cite web|url=https://www.setphaserstostun.org/power8/POWER8_UM_v1.3_16MAR2016_pub.pdf|title=POWER8 Processor User's Manual for the Single-Chip Module|date=March 16, 2016|publisher=IBM}}</ref>
POWER8 पर आधारित सिस्टम जून 2014 में IBM से उपलब्ध हो गए।<ref name="announce-available">{{Cite web |url=http://komplex-it.dk/media/128719/ibm_power8.pdf |title=IBM POWER8 - Announce / Availability Plans |access-date=2014-05-23 |archive-url=https://web.archive.org/web/20140524004044/http://komplex-it.dk/media/128719/ibm_power8.pdf |archive-date=2014-05-24 |url-status=dead }}</ref> अन्य OpenPOWER सदस्यों द्वारा बनाए गए सिस्टम और POWER8 प्रोसेसर डिज़ाइन 2015 की शुरुआत में उपलब्ध थे।
आइबीएम ने पावर8 पर आधारित सिस्टम को जून 2014 में उपलब्ध कराया।<ref name="announce-available">{{Cite web |url=http://komplex-it.dk/media/128719/ibm_power8.pdf |title=IBM POWER8 - Announce / Availability Plans |access-date=2014-05-23 |archive-url=https://web.archive.org/web/20140524004044/http://komplex-it.dk/media/128719/ibm_power8.pdf |archive-date=2014-05-24 |url-status=dead }}</ref> अन्य ओपनपावर सदस्यों द्वारा बनाए गए सिस्टम और पावर8 प्रोसेसर डिज़ाइन 2015 के प्रारंभ में उपलब्ध थे।


==डिज़ाइन==
==डिज़ाइन==
POWER8 को एक विशाल मल्टीथ्रेडेड चिप के रूप में डिज़ाइन किया गया है, जिसमें इसका प्रत्येक कोर एक साथ आठ हार्डवेयर थ्रेड को संभालने में सक्षम है, 12-कोर चिप पर एक साथ निष्पादित कुल 96 थ्रेड के लिए। प्रोसेसर बहुत बड़ी मात्रा में ऑन- और ऑफ-चिप ईडीआरएएम कैश का उपयोग करता है, और ऑन-चिप मेमोरी नियंत्रक मेमोरी और सिस्टम I/O के लिए बहुत उच्च बैंडविड्थ सक्षम करते हैं। कहा जाता है कि अधिकांश कार्यभार के लिए, चिप अपने पूर्ववर्ती, [[POWER7]] की तुलना में दो से तीन गुना तेज प्रदर्शन करती है।<ref name="idgconnect">{{cite web|url=http://www.idgconnect.com/abstract/3292/ibm-watson-smarter-power8-chip|title=IBM's Watson could get even smarter with Power8 chip|website=idgconnect.com|access-date=17 December 2014|archive-url=https://web.archive.org/web/20141227113221/http://www.idgconnect.com/abstract/3292/ibm-watson-smarter-power8-chip|archive-date=2014-12-27|url-status=dead}}</ref>
पावर8 को एक विशाल मल्टीथ्रेडेड चिप के रूप में डिज़ाइन किया गया है, जिसमें इसका प्रत्येक कोर एक साथ आठ हार्डवेयर थ्रेड को संभालने में सक्षम है, 12-कोर चिप पर एक साथ निष्पादित कुल 96 थ्रेड के लिए। प्रोसेसर बहुत बड़ी मात्रा में ऑन- और ऑफ-चिप ईडीआरएएम कैश का उपयोग करता है, और ऑन-चिप मेमोरी नियंत्रक मेमोरी और सिस्टम I/O के लिए बहुत उच्च बैंडविड्थ सक्षम करते हैं। कहा जाता है कि अधिकांश कार्यभार के लिए, चिप अपने पूर्ववर्ती, [[POWER7]] की तुलना में दो से तीन गुना तेज प्रदर्शन करती है।<ref name="idgconnect">{{cite web|url=http://www.idgconnect.com/abstract/3292/ibm-watson-smarter-power8-chip|title=IBM's Watson could get even smarter with Power8 chip|website=idgconnect.com|access-date=17 December 2014|archive-url=https://web.archive.org/web/20141227113221/http://www.idgconnect.com/abstract/3292/ibm-watson-smarter-power8-chip|archive-date=2014-12-27|url-status=dead}}</ref>
POWER8 चिप्स 6- या 12-कोर वेरिएंट में आते हैं;<ref name="power8-hardware-june-2014" /><ref>{{cite web|url=http://www-03.ibm.com/systems/power/hardware/s814/specs.html|title=IBM Power System S814|access-date=17 December 2014}}</ref> प्रत्येक संस्करण को 15 धातु परतों का उपयोग करके 22 नैनोमीटर|22 एनएम [[इन्सुलेटर पर सिलिकॉन]] (एसओआई) प्रक्रिया में निर्मित किया गया है। 12-कोर संस्करण में 4.2 बिलियन ट्रांजिस्टर हैं<ref>{{cite conference|title=POWER8: A 12-core server-class processor in 22nm SOI with 7.6Tb/s off-chip bandwidth|conference=2014 IEEE International Solid-State Circuits Conference|doi=10.1109/ISSCC.2014.6757353|s2cid=32988422}}</ref> और 650 मिमी है<sup>2</sup>बड़ा जबकि 6-कोर संस्करण केवल 362 मिमी है<sup>2</sup>बड़ा.<ref name="announce-available" />हालाँकि 6- और 12-कोर वेरिएंट में सभी या बस कुछ कोर सक्रिय हो सकते हैं, इसलिए POWER8 प्रोसेसर 4, 6, 8, 10 या 12 कोर सक्रिय के साथ आते हैं।
पावर8 चिप्स 6- या 12-कोर वेरिएंट में आते हैं;<ref name="power8-hardware-june-2014" /><ref>{{cite web|url=http://www-03.ibm.com/systems/power/hardware/s814/specs.html|title=IBM Power System S814|access-date=17 December 2014}}</ref> प्रत्येक संस्करण को 15 धातु परतों का उपयोग करके 22 नैनोमीटर|22 एनएम [[इन्सुलेटर पर सिलिकॉन]] (एसओआई) प्रक्रिया में निर्मित किया गया है। 12-कोर संस्करण में 4.2 बिलियन ट्रांजिस्टर हैं<ref>{{cite conference|title=POWER8: A 12-core server-class processor in 22nm SOI with 7.6Tb/s off-chip bandwidth|conference=2014 IEEE International Solid-State Circuits Conference|doi=10.1109/ISSCC.2014.6757353|s2cid=32988422}}</ref> और 650 मिमी है<sup>2</sup>बड़ा जबकि 6-कोर संस्करण केवल 362 मिमी है<sup>2</sup>बड़ा.<ref name="announce-available" />हालाँकि 6- और 12-कोर वेरिएंट में सभी या बस कुछ कोर सक्रिय हो सकते हैं, इसलिए पावर8 प्रोसेसर 4, 6, 8, 10 या 12 कोर सक्रिय के साथ आते हैं।


===कैप्स===
===कैप्स===
{{main|Coherent Accelerator Processor Interface}}
{{main|Coherent Accelerator Processor Interface}}


जहां पिछले POWER प्रोसेसर बाहरी संचार के लिए PowerPC 600#6XX और GX बसों|GX++ बस का उपयोग करते हैं, POWER8 इसे डिज़ाइन से हटा देता है और इसे CAPI पोर्ट (सुसंगत एक्सेलेरेटर प्रोसेसर इंटरफ़ेस) से बदल देता है जो PCI एक्सप्रेस 3.0 के शीर्ष पर स्तरित होता है। CAPI पोर्ट का उपयोग [[ग्राफ़िक्स प्रोसेसिंग युनिट]], एप्लिकेशन-विशिष्ट एकीकृत सर्किट और [[FPGA]]s जैसे सहायक विशेष प्रोसेसर को जोड़ने के लिए किया जाता है।<ref name="pcworld">{{cite web|url=http://www.pcworld.idg.com.au/article/524768/ibm_new_power8_doubles_performance_watson_chip/|title=IBM's new Power8 doubles performance of Watson chip|author=Agam Shah|date=17 December 2014|work=PC World|access-date=17 December 2014}}</ref><ref name="wccftech">{{cite web|url=http://wccftech.com/ibm-power8-processor-architecture-detailed/|title=IBM Power8 Processor Detailed - Features 22nm Design With 12 Cores, 96 MB eDRAM L3 Cache and 4 GHz Clock Speed|work=WCCFtech|date=27 August 2013 |access-date=17 December 2014}}</ref> सीएपीआई बस से जुड़ी इकाइयां सीपीयू के समान मेमोरी एड्रेस स्पेस का उपयोग कर सकती हैं, जिससे कंप्यूटिंग पथ की लंबाई कम हो जाती है। 2013 ACM/IEEE सुपरकंप्यूटिंग सम्मेलन में, IBM और [[Nvidia]] ने भविष्य के [[ सुपर कंप्यूटर ]] सिस्टम में POWER8 को Nvidia GPU के साथ जोड़ने के लिए एक इंजीनियरिंग साझेदारी की घोषणा की,<ref>{{cite web |url=https://www.forbes.com/sites/davealtavilla/2013/11/18/nvidia-unveils-tesla-k40-accelerator-and-strategic-partnership-with-ibm/ |title=Nvidia Unveils Tesla K40 Accelerator And Strategic Partnership With IBM |last1=Altavilla |first1=Dave |date=18 November 2013 |work=[[Forbes]] |access-date=18 November 2013}}</ref> उनमें से पहले की घोषणा पावर सिस्टम्स S824L के रूप में की गई।
जहां पिछले POWER प्रोसेसर बाहरी संचार के लिए PowerPC 600#6XX और GX बसों|GX++ बस का उपयोग करते हैं, पावर8 इसे डिज़ाइन से हटा देता है और इसे CAPI पोर्ट (सुसंगत एक्सेलेरेटर प्रोसेसर इंटरफ़ेस) से बदल देता है जो PCI एक्सप्रेस 3.0 के शीर्ष पर स्तरित होता है। CAPI पोर्ट का उपयोग [[ग्राफ़िक्स प्रोसेसिंग युनिट]], एप्लिकेशन-विशिष्ट एकीकृत सर्किट और [[FPGA]]s जैसे सहायक विशेष प्रोसेसर को जोड़ने के लिए किया जाता है।<ref name="pcworld">{{cite web|url=http://www.pcworld.idg.com.au/article/524768/ibm_new_power8_doubles_performance_watson_chip/|title=IBM's new Power8 doubles performance of Watson chip|author=Agam Shah|date=17 December 2014|work=PC World|access-date=17 December 2014}}</ref><ref name="wccftech">{{cite web|url=http://wccftech.com/ibm-power8-processor-architecture-detailed/|title=IBM Power8 Processor Detailed - Features 22nm Design With 12 Cores, 96 MB eDRAM L3 Cache and 4 GHz Clock Speed|work=WCCFtech|date=27 August 2013 |access-date=17 December 2014}}</ref> सीएपीआई बस से जुड़ी इकाइयां सीपीयू के समान मेमोरी एड्रेस स्पेस का उपयोग कर सकती हैं, जिससे कंप्यूटिंग पथ की लंबाई कम हो जाती है। 2013 ACM/IEEE सुपरकंप्यूटिंग सम्मेलन में, IBM और [[Nvidia]] ने भविष्य के [[ सुपर कंप्यूटर ]] सिस्टम में पावर8 को Nvidia GPU के साथ जोड़ने के लिए एक इंजीनियरिंग साझेदारी की घोषणा की,<ref>{{cite web |url=https://www.forbes.com/sites/davealtavilla/2013/11/18/nvidia-unveils-tesla-k40-accelerator-and-strategic-partnership-with-ibm/ |title=Nvidia Unveils Tesla K40 Accelerator And Strategic Partnership With IBM |last1=Altavilla |first1=Dave |date=18 November 2013 |work=[[Forbes]] |access-date=18 November 2013}}</ref> उनमें से पहले की घोषणा पावर सिस्टम्स S824L के रूप में की गई।


14 अक्टूबर 2016 को, IBM ने अन्य प्लेटफार्मों पर CAPI को अपनाने के लिए एक नए संगठन, कोहेरेंट एक्सेलेरेटर प्रोसेसर इंटरफ़ेस#OpenCAPI के गठन की घोषणा की। प्रारंभिक सदस्य Google, AMD, Xilinx, Micron और Mellanox हैं।<ref>{{Cite news|url=http://www.anandtech.com/show/10759/opencapi-unveiled-amd-ibm-google-more|title=OpenCAPI Unveiled: AMD, IBM, Google, Xilinx, Micron and Mellanox Join Forces in the Heterogenous Computing Era|last=Gelas|first=Johan De|access-date=2016-10-17}}</ref>
14 अक्टूबर 2016 को, IBM ने अन्य प्लेटफार्मों पर CAPI को अपनाने के लिए एक नए संगठन, कोहेरेंट एक्सेलेरेटर प्रोसेसर इंटरफ़ेस#OpenCAPI के गठन की घोषणा की। प्रारंभिक सदस्य Google, AMD, Xilinx, Micron और Mellanox हैं।<ref>{{Cite news|url=http://www.anandtech.com/show/10759/opencapi-unveiled-amd-ibm-google-more|title=OpenCAPI Unveiled: AMD, IBM, Google, Xilinx, Micron and Mellanox Join Forces in the Heterogenous Computing Era|last=Gelas|first=Johan De|access-date=2016-10-17}}</ref>
Line 60: Line 60:


===ओसीसी===
===ओसीसी===
POWER8 में एक तथाकथित ऑन-चिप कंट्रोलर (OCC) भी शामिल है, जो PowerPC 405 प्रोसेसर पर आधारित एक पावर और थर्मल प्रबंधन माइक्रोकंट्रोलर है। इसमें दो सामान्य प्रयोजन ऑफलोड इंजन (जीपीई) और 512 [[किबिबाइट]] एम्बेडेड [[ स्थैतिक रैंडम-एक्सेस मेमोरी ]] (एसआरएएम) (1 केबी = 1024 बाइट्स) हैं, साथ ही ओपन-सोर्स [[फर्मवेयर]] चलाते समय मुख्य मेमोरी तक सीधे पहुंचने की संभावना है। . OCC प्रोसेसर और मेमोरी दोनों के लिए POWER8 की ऑपरेटिंग आवृत्ति, वोल्टेज[[मुख्य स्मृति]] बैंडविड्थ और थर्मल नियंत्रण का प्रबंधन करता है; यह तुरंत 1,764 एकीकृत वोल्टेज नियामकों (आईवीआर) के माध्यम से वोल्टेज को नियंत्रित कर सकता है। इसके अलावा, OCC को POWER8 प्रोसेसर को [[overclocking]] करने, या ऑपरेटिंग आवृत्ति को कम करके इसकी बिजली की खपत को कम करने के लिए प्रोग्राम किया जा सकता है (जो कि कुछ Intel और AMD प्रोसेसर में पाए जाने वाले कॉन्फ़िगर करने योग्य TDP के समान है)।<ref>{{cite web
पावर8 में एक तथाकथित ऑन-चिप कंट्रोलर (OCC) भी शामिल है, जो PowerPC 405 प्रोसेसर पर आधारित एक पावर और थर्मल प्रबंधन माइक्रोकंट्रोलर है। इसमें दो सामान्य प्रयोजन ऑफलोड इंजन (जीपीई) और 512 [[किबिबाइट]] एम्बेडेड [[ स्थैतिक रैंडम-एक्सेस मेमोरी ]] (एसआरएएम) (1 केबी = 1024 बाइट्स) हैं, साथ ही ओपन-सोर्स [[फर्मवेयर]] चलाते समय मुख्य मेमोरी तक सीधे पहुंचने की संभावना है। . OCC प्रोसेसर और मेमोरी दोनों के लिए पावर8 की ऑपरेटिंग आवृत्ति, वोल्टेज[[मुख्य स्मृति]] बैंडविड्थ और थर्मल नियंत्रण का प्रबंधन करता है; यह तुरंत 1,764 एकीकृत वोल्टेज नियामकों (आईवीआर) के माध्यम से वोल्टेज को नियंत्रित कर सकता है। इसके अलावा, OCC को पावर8 प्रोसेसर को [[overclocking]] करने, या ऑपरेटिंग आवृत्ति को कम करके इसकी बिजली की खपत को कम करने के लिए प्रोग्राम किया जा सकता है (जो कि कुछ Intel और AMD प्रोसेसर में पाए जाने वाले कॉन्फ़िगर करने योग्य TDP के समान है)।<ref>{{cite web
  | url        = http://openpowerfoundation.org/press-releases/occ-firmware-code-is-now-open-source/
  | url        = http://openpowerfoundation.org/press-releases/occ-firmware-code-is-now-open-source/
  | title      = OCC Firmware Code is Now Open Source
  | title      = OCC Firmware Code is Now Open Source
Line 78: Line 78:


==={{Anchor|CENTAUR}}मेमोरी बफ़र चिप===
==={{Anchor|CENTAUR}}मेमोरी बफ़र चिप===
POWER8 मेमोरी कंट्रोलर के कुछ कार्यों को प्रोसेसर से दूर और मेमोरी के करीब ले जाकर विभाजित करता है। शेड्यूलिंग तर्क, मेमोरी ऊर्जा प्रबंधन, और विश्वसनीयता, उपलब्धता और सेवाक्षमता निर्णय बिंदु को तथाकथित मेमोरी बफर चिप (a.k.a. Centaur) में ले जाया जाता है।<ref name="P8Intro">{{cite web|url=https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/0b9be9c6-1d2b-44dc-9630-384f47734c94/media/2014-01%20Intro%20to%20POWER8%20Process|title=Intro to POWER8 Processor|website=[[IBM]] |page=22|archive-url=https://web.archive.org/web/20180506104235/https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/0b9be9c6-1d2b-44dc-9630-384f47734c94/media/2014-01%20Intro%20to%20POWER8%20Process|archive-date=2018-05-06|url-status=dead}}</ref> मेमोरी बफर चिप में कुछ मेमोरी प्रक्रियाओं को ऑफलोड करने से मेमोरी एक्सेस अनुकूलन, बैंडविड्थ की बचत और मेमोरी संचार के लिए तेज़ प्रोसेसर की अनुमति मिलती है।<ref name="redp5102">{{cite book|url=https://www.redbooks.ibm.com/abstracts/redp5102.html|title=IBM Power System S822 Technical Overview and Introduction (REDP-5102-00)|date=30 September 2016 }}</ref> इसमें प्रति चिप अतिरिक्त 16 [[मेबिबाइट]] L4 कैश (प्रति प्रोसेसर 128 एमबी तक) (1 एमबी = 1024 केबी) के लिए कैशिंग संरचनाएं भी शामिल हैं। सिस्टम आर्किटेक्चर के आधार पर मेमोरी बफ़र चिप्स को या तो मेमोरी मॉड्यूल (कस्टम DIMM/CDIMM, उदाहरण के लिए S824 और E880 मॉडल में) पर रखा जाता है, या मानक DIMM रखने वाले मेमोरी राइज़र कार्ड पर (उदाहरण के लिए S822LC मॉडल में)।<ref name="redp5283">{{cite book|url=http://www.redbooks.ibm.com/abstracts/redp5283.html|title=IBM Power System S822LC Technical Overview and Introduction (REDP-5283-00)|date=30 September 2016 }}</ref>
पावर8 मेमोरी कंट्रोलर के कुछ कार्यों को प्रोसेसर से दूर और मेमोरी के करीब ले जाकर विभाजित करता है। शेड्यूलिंग तर्क, मेमोरी ऊर्जा प्रबंधन, और विश्वसनीयता, उपलब्धता और सेवाक्षमता निर्णय बिंदु को तथाकथित मेमोरी बफर चिप (a.k.a. Centaur) में ले जाया जाता है।<ref name="P8Intro">{{cite web|url=https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/0b9be9c6-1d2b-44dc-9630-384f47734c94/media/2014-01%20Intro%20to%20POWER8%20Process|title=Intro to POWER8 Processor|website=[[IBM]] |page=22|archive-url=https://web.archive.org/web/20180506104235/https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/0b9be9c6-1d2b-44dc-9630-384f47734c94/media/2014-01%20Intro%20to%20POWER8%20Process|archive-date=2018-05-06|url-status=dead}}</ref> मेमोरी बफर चिप में कुछ मेमोरी प्रक्रियाओं को ऑफलोड करने से मेमोरी एक्सेस अनुकूलन, बैंडविड्थ की बचत और मेमोरी संचार के लिए तेज़ प्रोसेसर की अनुमति मिलती है।<ref name="redp5102">{{cite book|url=https://www.redbooks.ibm.com/abstracts/redp5102.html|title=IBM Power System S822 Technical Overview and Introduction (REDP-5102-00)|date=30 September 2016 }}</ref> इसमें प्रति चिप अतिरिक्त 16 [[मेबिबाइट]] L4 कैश (प्रति प्रोसेसर 128 एमबी तक) (1 एमबी = 1024 केबी) के लिए कैशिंग संरचनाएं भी शामिल हैं। सिस्टम आर्किटेक्चर के आधार पर मेमोरी बफ़र चिप्स को या तो मेमोरी मॉड्यूल (कस्टम DIMM/CDIMM, उदाहरण के लिए S824 और E880 मॉडल में) पर रखा जाता है, या मानक DIMM रखने वाले मेमोरी राइज़र कार्ड पर (उदाहरण के लिए S822LC मॉडल में)।<ref name="redp5283">{{cite book|url=http://www.redbooks.ibm.com/abstracts/redp5283.html|title=IBM Power System S822LC Technical Overview and Introduction (REDP-5283-00)|date=30 September 2016 }}</ref>
मेमोरी बफ़र चिप एक हाई-स्पीड मल्टी-लेन सीरियल लिंक का उपयोग करके प्रोसेसर से जुड़ा होता है। प्रत्येक बफ़र चिप को जोड़ने वाला मेमोरी चैनल एक समय में 2 बाइट्स लिखने और 1 बाइट पढ़ने में सक्षम है। शुरुआती एंट्री मॉडल में यह 8 गीगाबाइट/सेकेंड पर चलता है,<ref name="redp5102"/>बाद में हाई-एंड और एचपीसी मॉडल में 40-एनएस विलंबता के साथ 9.6 जीबी/एस तक वृद्धि हुई,<ref name="redp5283"/><ref name="redp5137">{{cite book|url=https://www.redbooks.ibm.com/abstracts/redp5137.html|title=IBM Power Systems E870 and E880 Technical Overview and Introduction (REDP-5137-00)|date=30 September 2016 }}</ref><ref name="sg248248">{{cite book|url=https://www.redbooks.ibm.com/abstracts/sg248248.html|title=पॉवर पर Linux का उपयोग करके IBM InfoSphere BigInsights क्लस्टर लागू करना|date=30 September 2016 |id=SG24-8248-00}}</ref> प्रति चैनल क्रमशः 24 जीबी/एस और 28.8 जीबी/सेकेंड की निरंतर बैंडविड्थ के लिए। प्रत्येक प्रोसेसर में चार मेमोरी चैनलों के साथ दो मेमोरी नियंत्रक होते हैं, और अधिकतम प्रोसेसर से मेमोरी बफर बैंडविड्थ 230.4 जीबी/एस प्रति प्रोसेसर है। मॉडल के आधार पर केवल एक नियंत्रक सक्षम किया जा सकता है,<ref name="redp5102"/>या प्रति नियंत्रक केवल दो चैनल उपयोग में हो सकते हैं।<ref name="redp5283"/>बढ़ी हुई उपलब्धता के लिए लिंक ऑन-द-फ्लाई लेन अलगाव और मरम्मत प्रदान करता है।<ref name="P8Intro"/>
मेमोरी बफ़र चिप एक हाई-स्पीड मल्टी-लेन सीरियल लिंक का उपयोग करके प्रोसेसर से जुड़ा होता है। प्रत्येक बफ़र चिप को जोड़ने वाला मेमोरी चैनल एक समय में 2 बाइट्स लिखने और 1 बाइट पढ़ने में सक्षम है। शुरुआती एंट्री मॉडल में यह 8 गीगाबाइट/सेकेंड पर चलता है,<ref name="redp5102"/>बाद में हाई-एंड और एचपीसी मॉडल में 40-एनएस विलंबता के साथ 9.6 जीबी/एस तक वृद्धि हुई,<ref name="redp5283"/><ref name="redp5137">{{cite book|url=https://www.redbooks.ibm.com/abstracts/redp5137.html|title=IBM Power Systems E870 and E880 Technical Overview and Introduction (REDP-5137-00)|date=30 September 2016 }}</ref><ref name="sg248248">{{cite book|url=https://www.redbooks.ibm.com/abstracts/sg248248.html|title=पॉवर पर Linux का उपयोग करके IBM InfoSphere BigInsights क्लस्टर लागू करना|date=30 September 2016 |id=SG24-8248-00}}</ref> प्रति चैनल क्रमशः 24 जीबी/एस और 28.8 जीबी/सेकेंड की निरंतर बैंडविड्थ के लिए। प्रत्येक प्रोसेसर में चार मेमोरी चैनलों के साथ दो मेमोरी नियंत्रक होते हैं, और अधिकतम प्रोसेसर से मेमोरी बफर बैंडविड्थ 230.4 जीबी/एस प्रति प्रोसेसर है। मॉडल के आधार पर केवल एक नियंत्रक सक्षम किया जा सकता है,<ref name="redp5102"/>या प्रति नियंत्रक केवल दो चैनल उपयोग में हो सकते हैं।<ref name="redp5283"/>बढ़ी हुई उपलब्धता के लिए लिंक ऑन-द-फ्लाई लेन अलगाव और मरम्मत प्रदान करता है।<ref name="P8Intro"/>


Line 85: Line 85:
==विनिर्देश==
==विनिर्देश==
शक्ति8<ref>{{cite web|url=http://www.hotchips.org/wp-content/uploads/hc_archives/hc25/HC25.20-Processors1-epub/HC25.26.210-POWER-Studecheli-IBM.pdf|title=POWER8|author=Jeff Stuecheli|archive-url=https://web.archive.org/web/20140202205102/http://www.hotchips.org/wp-content/uploads/hc_archives/hc25/HC25.20-Processors1-epub/HC25.26.210-POWER-Studecheli-IBM.pdf|archive-date=2014-02-02|url-status=dead}}</ref><ref>{{cite web|url=http://www.hotchips.org/wp-content/uploads/hc_archives/hc26/HC26-12-day2-epub/HC26.12-8-Big-Iron-Servers-epub/HC26.12.817-POWER8-Mericas-IBM%20Revised-no-spec.pdf|title=Performance Characteristics of the POWER8 Processor|author=Alex Mericas|archive-url=https://web.archive.org/web/20150420083843/http://www.hotchips.org/wp-content/uploads/hc_archives/hc26/HC26-12-day2-epub/HC26.12-8-Big-Iron-Servers-epub/HC26.12.817-POWER8-Mericas-IBM%20Revised-no-spec.pdf|archive-date=2015-04-20|url-status=dead}}</ref> कोर में लोड-स्टोर यूनिट में 64 [[KiB]] L1 डेटा कैश और इंस्ट्रक्शन फ़ेच यूनिट में 32 KB L1 इंस्ट्रक्शन कैश शामिल है, साथ ही एक कसकर एकीकृत 512 KiB L2 कैश भी है। एक चक्र में प्रत्येक कोर अधिकतम आठ निर्देश प्राप्त कर सकता है, आठ निर्देश डिकोड और भेज सकता है, दस निर्देश जारी और निष्पादित कर सकता है और आठ निर्देश प्रतिबद्ध कर सकता है।<ref>{{cite journal|title=IBM POWER8 processor core microarchitecture|url=https://www.researchgate.net/publication/271706612|journal=IBM Journal of Research and Development|volume=59|pages=2:1–2:21|doi=10.1147/JRD.2014.2376112|year=2015|last1=Sinharoy|first1=B.|last2=Van Norstrand|first2=J. A.|last3=Eickemeyer|first3=R. J.|last4=Le|first4=H. Q.|last5=Leenstra|first5=J.|last6=Nguyen|first6=D. Q.|last7=Konigsburg|first7=B.|last8=Ward|first8=K.|last9=Brown|first9=M. D.|last10=Moreira|first10=J. E.|last11=Levitan|first11=D.|last12=Tung|first12=S.|last13=Hrusecky|first13=D.|last14=Bishop|first14=J. W.|last15=Gschwind|first15=M.|last16=Boersma|first16=M.|last17=Kroener|first17=M.|last18=Kaltenbach|first18=M.|last19=Karkhanis|first19=T.|last20=Fernsler|first20=K. M.}}</ref>
शक्ति8<ref>{{cite web|url=http://www.hotchips.org/wp-content/uploads/hc_archives/hc25/HC25.20-Processors1-epub/HC25.26.210-POWER-Studecheli-IBM.pdf|title=POWER8|author=Jeff Stuecheli|archive-url=https://web.archive.org/web/20140202205102/http://www.hotchips.org/wp-content/uploads/hc_archives/hc25/HC25.20-Processors1-epub/HC25.26.210-POWER-Studecheli-IBM.pdf|archive-date=2014-02-02|url-status=dead}}</ref><ref>{{cite web|url=http://www.hotchips.org/wp-content/uploads/hc_archives/hc26/HC26-12-day2-epub/HC26.12-8-Big-Iron-Servers-epub/HC26.12.817-POWER8-Mericas-IBM%20Revised-no-spec.pdf|title=Performance Characteristics of the POWER8 Processor|author=Alex Mericas|archive-url=https://web.archive.org/web/20150420083843/http://www.hotchips.org/wp-content/uploads/hc_archives/hc26/HC26-12-day2-epub/HC26.12-8-Big-Iron-Servers-epub/HC26.12.817-POWER8-Mericas-IBM%20Revised-no-spec.pdf|archive-date=2015-04-20|url-status=dead}}</ref> कोर में लोड-स्टोर यूनिट में 64 [[KiB]] L1 डेटा कैश और इंस्ट्रक्शन फ़ेच यूनिट में 32 KB L1 इंस्ट्रक्शन कैश शामिल है, साथ ही एक कसकर एकीकृत 512 KiB L2 कैश भी है। एक चक्र में प्रत्येक कोर अधिकतम आठ निर्देश प्राप्त कर सकता है, आठ निर्देश डिकोड और भेज सकता है, दस निर्देश जारी और निष्पादित कर सकता है और आठ निर्देश प्रतिबद्ध कर सकता है।<ref>{{cite journal|title=IBM POWER8 processor core microarchitecture|url=https://www.researchgate.net/publication/271706612|journal=IBM Journal of Research and Development|volume=59|pages=2:1–2:21|doi=10.1147/JRD.2014.2376112|year=2015|last1=Sinharoy|first1=B.|last2=Van Norstrand|first2=J. A.|last3=Eickemeyer|first3=R. J.|last4=Le|first4=H. Q.|last5=Leenstra|first5=J.|last6=Nguyen|first6=D. Q.|last7=Konigsburg|first7=B.|last8=Ward|first8=K.|last9=Brown|first9=M. D.|last10=Moreira|first10=J. E.|last11=Levitan|first11=D.|last12=Tung|first12=S.|last13=Hrusecky|first13=D.|last14=Bishop|first14=J. W.|last15=Gschwind|first15=M.|last16=Boersma|first16=M.|last17=Kroener|first17=M.|last18=Kaltenbach|first18=M.|last19=Karkhanis|first19=T.|last20=Fernsler|first20=K. M.}}</ref>
प्रत्येक POWER8 कोर में मुख्य रूप से निम्नलिखित छह निष्पादन इकाइयाँ शामिल हैं:
प्रत्येक पावर8 कोर में मुख्य रूप से निम्नलिखित छह निष्पादन इकाइयाँ शामिल हैं:
* निर्देश फ़ेच इकाई (आईएफयू)
* निर्देश फ़ेच इकाई (आईएफयू)
* निर्देश अनुक्रमण इकाई (आईएसयू)
* निर्देश अनुक्रमण इकाई (आईएसयू)
Line 104: Line 104:
* एक दशमलव फ़्लोटिंग-पॉइंट पाइपलाइन
* एक दशमलव फ़्लोटिंग-पॉइंट पाइपलाइन


इसमें 4×16 प्रविष्टियों, बेहतर शाखा भविष्यवक्ताओं के साथ एक बड़ी समस्या कतार है और यह दोगुने कैश मिस को संभाल सकता है। प्रत्येक कोर आठ-तरफ़ा हार्डवेयर मल्टीथ्रेडेड है और इसे एक, दो, चार या सभी आठ थ्रेड सक्रिय करने के लिए गतिशील और स्वचालित रूप से विभाजित किया जा सकता है।<ref name="TheReg" />POWER8 ने हार्डवेयर [[ लेन-देन संबंधी स्मृति ]] के लिए समर्थन भी जोड़ा।<ref>{{cite book
इसमें 4×16 प्रविष्टियों, बेहतर शाखा भविष्यवक्ताओं के साथ एक बड़ी समस्या कतार है और यह दोगुने कैश मिस को संभाल सकता है। प्रत्येक कोर आठ-तरफ़ा हार्डवेयर मल्टीथ्रेडेड है और इसे एक, दो, चार या सभी आठ थ्रेड सक्रिय करने के लिए गतिशील और स्वचालित रूप से विभाजित किया जा सकता है।<ref name="TheReg" />पावर8 ने हार्डवेयर [[ लेन-देन संबंधी स्मृति ]] के लिए समर्थन भी जोड़ा।<ref>{{cite book
  | url        = https://www.redbooks.ibm.com/abstracts/sg248171.html
  | url        = https://www.redbooks.ibm.com/abstracts/sg248171.html
  | title      = Performance Optimization and Tuning Techniques for IBM Processors, including IBM POWER8
  | title      = Performance Optimization and Tuning Techniques for IBM Processors, including IBM POWER8
Line 118: Line 118:
  | publisher  = [[IBM]]}}</ref><ref>Harold W. Cain, Maged M. Michael, Brad Frey, Cathy May, Derek Williams, and Hung Le. "Robust Architectural Support for Transactional Memory in the Power Architecture." In ISCA '13 Proceedings of the 40th Annual International Symposium on Computer Architecture, pp. 225-236, ACM, 2013. {{doi|10.1145/2485922.2485942}}</ref> आईबीएम का अनुमान है कि सिंगल-थ्रेडेड ऑपरेशन में प्रत्येक कोर POWER7 से 1.6 गुना तेज़ है।
  | publisher  = [[IBM]]}}</ref><ref>Harold W. Cain, Maged M. Michael, Brad Frey, Cathy May, Derek Williams, and Hung Le. "Robust Architectural Support for Transactional Memory in the Power Architecture." In ISCA '13 Proceedings of the 40th Annual International Symposium on Computer Architecture, pp. 225-236, ACM, 2013. {{doi|10.1145/2485922.2485942}}</ref> आईबीएम का अनुमान है कि सिंगल-थ्रेडेड ऑपरेशन में प्रत्येक कोर POWER7 से 1.6 गुना तेज़ है।


POWER8 प्रोसेसर एक 6- या 12-चिपलेट डिज़ाइन है जिसमें 4, 6, 8, 10 या 12 सक्रिय चिपलेट के वेरिएंट होते हैं, जिसमें एक चिपलेट में एक प्रोसेसिंग कोर, 512 KB स्टेटिक रैंडम-एक्सेस मेमोरी L2 कैश होता है 64-बाइट चौड़ी बस (जो अपने पूर्ववर्ती से दोगुनी चौड़ी है<ref name="TheReg" />), और 8 एमबी एल3 ईडीआरएएम कैश प्रति चिपलेट सभी चिपलेट्स के बीच साझा करने योग्य है।<ref name="power8-hardware-june-2014">{{cite web |url=https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/3d574a4b-b414-42c8-85b0-f941115d569f/media/2014-06%20Power%208%20Servers%20June.pdf |title=POWER8 Hardware |last1=Hurlimann |first1=Dan |date=June 2014 |website=ibm.com |publisher=IBM |access-date=2014-11-05}}</ref> इस प्रकार, छह-चिपलेट प्रोसेसर में 48 एमबी एल3 ईडीआरएएम कैश होगा, जबकि 12-चिपलेट प्रोसेसर में कुल 96 एमबी एल3 ईडीआरएएम कैश होगा। चिप सेंटौर साथी चिप्स का उपयोग करके 128 एमबी तक के ऑफ-चिप eDRAM L4 कैश का भी उपयोग कर सकता है। ऑन-चिप मेमोरी कंट्रोलर 1 टीबी रैम और 230 जीबी/एस निरंतर मेमोरी बैंडविड्थ को संभाल सकते हैं। ऑन-बोर्ड [[पीसीआई एक्सप्रेस]] नियंत्रक सिस्टम के अन्य भागों में 48 जीबी/एस आई/ओ को संभाल सकते हैं। कोर को 2.5 और 5 गीगाहर्ट्ज के बीच घड़ी की दर पर संचालित करने के लिए डिज़ाइन किया गया है।<ref name="ISSCC14" />
पावर8 प्रोसेसर एक 6- या 12-चिपलेट डिज़ाइन है जिसमें 4, 6, 8, 10 या 12 सक्रिय चिपलेट के वेरिएंट होते हैं, जिसमें एक चिपलेट में एक प्रोसेसिंग कोर, 512 KB स्टेटिक रैंडम-एक्सेस मेमोरी L2 कैश होता है 64-बाइट चौड़ी बस (जो अपने पूर्ववर्ती से दोगुनी चौड़ी है<ref name="TheReg" />), और 8 एमबी एल3 ईडीआरएएम कैश प्रति चिपलेट सभी चिपलेट्स के बीच साझा करने योग्य है।<ref name="power8-hardware-june-2014">{{cite web |url=https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/3d574a4b-b414-42c8-85b0-f941115d569f/media/2014-06%20Power%208%20Servers%20June.pdf |title=POWER8 Hardware |last1=Hurlimann |first1=Dan |date=June 2014 |website=ibm.com |publisher=IBM |access-date=2014-11-05}}</ref> इस प्रकार, छह-चिपलेट प्रोसेसर में 48 एमबी एल3 ईडीआरएएम कैश होगा, जबकि 12-चिपलेट प्रोसेसर में कुल 96 एमबी एल3 ईडीआरएएम कैश होगा। चिप सेंटौर साथी चिप्स का उपयोग करके 128 एमबी तक के ऑफ-चिप eDRAM L4 कैश का भी उपयोग कर सकता है। ऑन-चिप मेमोरी कंट्रोलर 1 टीबी रैम और 230 जीबी/एस निरंतर मेमोरी बैंडविड्थ को संभाल सकते हैं। ऑन-बोर्ड [[पीसीआई एक्सप्रेस]] नियंत्रक सिस्टम के अन्य भागों में 48 जीबी/एस आई/ओ को संभाल सकते हैं। कोर को 2.5 और 5 गीगाहर्ट्ज के बीच घड़ी की दर पर संचालित करने के लिए डिज़ाइन किया गया है।<ref name="ISSCC14" />


छह-कोर चिप्स को आईबीएम के [[आईबीएम पावर सिस्टम्स]] में डुअल-चिप मॉड्यूल (डीसीएम) पर जोड़े में लगाया गया है। अधिकांश कॉन्फ़िगरेशन में सभी कोर सक्रिय नहीं होते हैं, जिसके परिणामस्वरूप विभिन्न कॉन्फ़िगरेशन होते हैं जहां वास्तविक कोर गणना भिन्न होती है। 12-कोर संस्करण का उपयोग हाई-एंड E880 और E880C मॉडल में किया जाता है।
छह-कोर चिप्स को आईबीएम के [[आईबीएम पावर सिस्टम्स]] में डुअल-चिप मॉड्यूल (डीसीएम) पर जोड़े में लगाया गया है। अधिकांश कॉन्फ़िगरेशन में सभी कोर सक्रिय नहीं होते हैं, जिसके परिणामस्वरूप विभिन्न कॉन्फ़िगरेशन होते हैं जहां वास्तविक कोर गणना भिन्न होती है। 12-कोर संस्करण का उपयोग हाई-एंड E880 और E880C मॉडल में किया जाता है।


IBM के सिंगल-चिप POWER8 मॉड्यूल को टूरिस्मो कहा जाता है<ref name="enterprise-tyanserver">{{cite web|url=http://www.enterprisetech.com/2014/10/08/tyan-ships-first-non-ibm-power8-server/|title=Tyan Ships First Non-IBM Power8 Server|work=EnterpriseTech|date=8 October 2014 |access-date=17 December 2014}}</ref> और डुअल-चिप वैरिएंट को मुरानो कहा जाता है।<ref>{{cite web|url=https://www.nextplatform.com/2015/05/11/power8-iron-to-take-on-four-socket-xeons/|title=Power8 Iron To Take On Four-Socket Xeons|website=nextplatform.com|date=2015-05-11}}</ref> पॉवरकोर के संशोधित संस्करण को CP1 कहा जाता है।
IBM के सिंगल-चिप पावर8 मॉड्यूल को टूरिस्मो कहा जाता है<ref name="enterprise-tyanserver">{{cite web|url=http://www.enterprisetech.com/2014/10/08/tyan-ships-first-non-ibm-power8-server/|title=Tyan Ships First Non-IBM Power8 Server|work=EnterpriseTech|date=8 October 2014 |access-date=17 December 2014}}</ref> और डुअल-चिप वैरिएंट को मुरानो कहा जाता है।<ref>{{cite web|url=https://www.nextplatform.com/2015/05/11/power8-iron-to-take-on-four-socket-xeons/|title=Power8 Iron To Take On Four-Socket Xeons|website=nextplatform.com|date=2015-05-11}}</ref> पॉवरकोर के संशोधित संस्करण को CP1 कहा जाता है।


===POWER8 [[एनवीलिंक]] के साथ===
===पावर8 [[एनवीलिंक]] के साथ===
यह IBM के मूल 12-कोर POWER8 का संशोधित संस्करण है, और इसे POWER8+ कहा जाता था। मुख्य नई विशेषता यह है कि इसमें एनवीडिया की बस तकनीक एनवीलिंक के लिए समर्थन है, जो चार एनवीलिंक डिवाइसों को सीधे चिप से जोड़ता है। आईबीएम ने अन्य POWER8 सॉकेट के लिए SMP कनेक्शन के लिए A बस और PCI इंटरफेस को हटा दिया और उन्हें NVLink इंटरफेस से बदल दिया। दूसरे सीपीयू सॉकेट से कनेक्शन अब एक्स बस के माध्यम से प्रदान किया जाता है। इसके अलावा, आकार में मामूली वृद्धि होकर 659 मिमी हो गया है<sup>2</sup>, पिछले POWER8 प्रोसेसर की तुलना में अंतर न्यूनतम प्रतीत होता है।<ref>{{Cite web |url=http://openpowerfoundation.org/wp-content/uploads/2016/04/5_Brad-McCredie.IBM_.pdf |title=OpenPOWER and the Roadmap Ahead – Brad McCredie |access-date=2016-09-09 |archive-date=2018-12-28 |archive-url=https://web.archive.org/web/20181228110125/https://openpowerfoundation.org/wp-content/uploads/2016/04/5_Brad-McCredie.IBM_.pdf |url-status=dead }}</ref><ref>{{cite web|url=https://www.hpcwire.com/2016/09/08/ibm-debuts-power8-chip-nvlink-3-new-systems/|title=IBM Debuts Power8 Chip with NVLink and 3 New Systems|date=8 September 2016 }}</ref><ref>{{cite web|url=https://images.nvidia.com/content/pdf/tesla/whitepaper/pascal-architecture-whitepaper.pdf|title=Whitepaper - NVIDIA Tesla P100 - The Most Advanced Datacenter Accelerator Ever Built Featuring Pascal GP100, the World's Fastest GPU}}</ref><ref>{{cite book|last1=Caldeira|first1=Alexandre Bicas|last2=Haug|first2=Volker|title=IBM Power System S822LC for High Performance Computing Introduction and Technical Overview|publisher=IBM Redpaper|isbn=9780738455617|url=https://www.redbooks.ibm.com/redpapers/pdfs/redp5405.pdf|date=2017-09-28}}</ref>
यह IBM के मूल 12-कोर पावर8 का संशोधित संस्करण है, और इसे पावर8+ कहा जाता था। मुख्य नई विशेषता यह है कि इसमें एनवीडिया की बस तकनीक एनवीलिंक के लिए समर्थन है, जो चार एनवीलिंक डिवाइसों को सीधे चिप से जोड़ता है। आईबीएम ने अन्य पावर8 सॉकेट के लिए SMP कनेक्शन के लिए A बस और PCI इंटरफेस को हटा दिया और उन्हें NVLink इंटरफेस से बदल दिया। दूसरे सीपीयू सॉकेट से कनेक्शन अब एक्स बस के माध्यम से प्रदान किया जाता है। इसके अलावा, आकार में मामूली वृद्धि होकर 659 मिमी हो गया है<sup>2</sup>, पिछले पावर8 प्रोसेसर की तुलना में अंतर न्यूनतम प्रतीत होता है।<ref>{{Cite web |url=http://openpowerfoundation.org/wp-content/uploads/2016/04/5_Brad-McCredie.IBM_.pdf |title=OpenPOWER and the Roadmap Ahead – Brad McCredie |access-date=2016-09-09 |archive-date=2018-12-28 |archive-url=https://web.archive.org/web/20181228110125/https://openpowerfoundation.org/wp-content/uploads/2016/04/5_Brad-McCredie.IBM_.pdf |url-status=dead }}</ref><ref>{{cite web|url=https://www.hpcwire.com/2016/09/08/ibm-debuts-power8-chip-nvlink-3-new-systems/|title=IBM Debuts Power8 Chip with NVLink and 3 New Systems|date=8 September 2016 }}</ref><ref>{{cite web|url=https://images.nvidia.com/content/pdf/tesla/whitepaper/pascal-architecture-whitepaper.pdf|title=Whitepaper - NVIDIA Tesla P100 - The Most Advanced Datacenter Accelerator Ever Built Featuring Pascal GP100, the World's Fastest GPU}}</ref><ref>{{cite book|last1=Caldeira|first1=Alexandre Bicas|last2=Haug|first2=Volker|title=IBM Power System S822LC for High Performance Computing Introduction and Technical Overview|publisher=IBM Redpaper|isbn=9780738455617|url=https://www.redbooks.ibm.com/redpapers/pdfs/redp5405.pdf|date=2017-09-28}}</ref>




Line 135: Line 135:
*आईबीएम मुरानो{{snd}} दो छह-कोर चिप्स वाला 12-कोर प्रोसेसर। स्केलेबिलिटी#क्षैतिज और ऊर्ध्वाधर स्केलिंग|स्केल-आउट प्रोसेसर अक्षम कोर के साथ कॉन्फ़िगरेशन में उपलब्ध है।
*आईबीएम मुरानो{{snd}} दो छह-कोर चिप्स वाला 12-कोर प्रोसेसर। स्केलेबिलिटी#क्षैतिज और ऊर्ध्वाधर स्केलिंग|स्केल-आउट प्रोसेसर अक्षम कोर के साथ कॉन्फ़िगरेशन में उपलब्ध है।
* आईबीएम टूरिस्मो{{snd}} एक सिंगल-चिप 12-कोर प्रोसेसर। स्केलेबिलिटी#क्षैतिज और ऊर्ध्वाधर स्केलिंग|स्केल-अप प्रोसेसर अक्षम कोर के साथ कॉन्फ़िगरेशन में लाइसेंसिंग और खरीद के लिए व्यावसायिक रूप से उपलब्ध है।
* आईबीएम टूरिस्मो{{snd}} एक सिंगल-चिप 12-कोर प्रोसेसर। स्केलेबिलिटी#क्षैतिज और ऊर्ध्वाधर स्केलिंग|स्केल-अप प्रोसेसर अक्षम कोर के साथ कॉन्फ़िगरेशन में लाइसेंसिंग और खरीद के लिए व्यावसायिक रूप से उपलब्ध है।
* पावरकोर CP1{{snd}} संयुक्त राज्य अमेरिका और चीन के बीच निर्यात प्रतिबंधों के कारण संशोधित सुरक्षा सुविधाओं के साथ एक POWER8 संस्करण जिसका निर्माण ईस्ट फिशकिल, न्यूयॉर्क में [[ग्लोबलफाउंड्रीज़]] (पूर्व में आईबीएम का प्लांट) कारखाने में किया जाएगा। 2015 में रिलीज़ हुई.<ref name="platform-summit15">{{cite web|url=http://www.nextplatform.com/2015/03/20/openpower-collective-opens-for-system-business/|title=ओपनपावर कलेक्टिव सिस्टम बिजनेस के लिए खुला|website=nextplatform.com|date=2015-03-20}}</ref><ref name="datacenter-summit15">{{cite web|url=https://www.datacenterknowledge.com/archives/2015/03/18/foundation-unveils-slew-of-openpower-firsts|title=फाउंडेशन ने कई ओपनपावर फर्स्ट का अनावरण किया|date=18 March 2015 }}</ref>
* पावरकोर CP1{{snd}} संयुक्त राज्य अमेरिका और चीन के बीच निर्यात प्रतिबंधों के कारण संशोधित सुरक्षा सुविधाओं के साथ एक पावर8 संस्करण जिसका निर्माण ईस्ट फिशकिल, न्यूयॉर्क में [[ग्लोबलफाउंड्रीज़]] (पूर्व में आईबीएम का प्लांट) कारखाने में किया जाएगा। 2015 में रिलीज़ हुई.<ref name="platform-summit15">{{cite web|url=http://www.nextplatform.com/2015/03/20/openpower-collective-opens-for-system-business/|title=ओपनपावर कलेक्टिव सिस्टम बिजनेस के लिए खुला|website=nextplatform.com|date=2015-03-20}}</ref><ref name="datacenter-summit15">{{cite web|url=https://www.datacenterknowledge.com/archives/2015/03/18/foundation-unveils-slew-of-openpower-firsts|title=फाउंडेशन ने कई ओपनपावर फर्स्ट का अनावरण किया|date=18 March 2015 }}</ref>




==सिस्टम==
==सिस्टम==
[[File:IBM Power Systems E870 (3).jpg|thumb|upright=1.6|E870 का पिछला दृश्य, जिसमें सिस्टम नियंत्रण इकाई शीर्ष पर है और सिस्टम नोड मध्य में है।<ref name="redp5137" />]]; आईबीएम
[[File:IBM Power Systems E870 (3).jpg|thumb|upright=1.6|E870 का पिछला दृश्य, जिसमें सिस्टम नियंत्रण इकाई शीर्ष पर है और सिस्टम नोड मध्य में है।<ref name="redp5137" />]]; आईबीएम
: आईबीएम पावर सिस्टम्स, दो छह-कोर पावर8 प्रोसेसर के साथ एक डुअल-चिप मॉड्यूल वाले एक या दो सॉकेट का समर्थन करता है। वे या तो [[ रैक इकाई ]] फॉर्म फैक्टर और एक टावर कॉन्फ़िगरेशन में आते हैं। L संस्करण केवल [[Linux]] चलाते हैं, जबकि अन्य [[IBM AIX]], [[IBM i]] और Linux चलाते हैं। LC संस्करण OpenPOWER भागीदारों द्वारा बनाए गए हैं।<ref>{{cite web|url=http://www.moorinsightsstrategy.com/wp-content/uploads/2014/04/IBM-Announces-POWER8-with-OpenPOWER-Partners-by-Moor-Insights-and-Strategy.pdf|title=IBM Announces POWER8 with OpenPOWER Partners}}</ref><ref>{{cite web|url=http://www-03.ibm.com/press/us/en/pressrelease/43702.wss|title=IBM News room - 2014-04-23 IBM Tackles Big Data Challenges with Open Server Innovation Model - United States|access-date=17 December 2014}}</ref><ref>{{cite web|url=http://www.common.org/webcasts/free/April29_AnnouncementWebcast.pdf|title=Scale-out Hardware with POWER8 Technology|archive-url=https://web.archive.org/web/20140523225238/http://www.common.org/webcasts/free/April29_AnnouncementWebcast.pdf|archive-date=2014-05-23|url-status=dead}}</ref>
: आईबीएम पावर सिस्टम्स, दो छह-कोर पावर8 प्रोसेसर के साथ एक डुअल-चिप मॉड्यूल वाले एक या दो सॉकेट का समर्थन करता है। वे या तो [[ रैक इकाई ]] फॉर्म फैक्टर और एक टावर कॉन्फ़िगरेशन में आते हैं। L संस्करण केवल [[Linux]] चलाते हैं, जबकि अन्य [[IBM AIX]], [[IBM i]] और Linux चलाते हैं। LC संस्करण ओपनपावर भागीदारों द्वारा बनाए गए हैं।<ref>{{cite web|url=http://www.moorinsightsstrategy.com/wp-content/uploads/2014/04/IBM-Announces-POWER8-with-OpenPOWER-Partners-by-Moor-Insights-and-Strategy.pdf|title=IBM Announces POWER8 with OpenPOWER Partners}}</ref><ref>{{cite web|url=http://www-03.ibm.com/press/us/en/pressrelease/43702.wss|title=IBM News room - 2014-04-23 IBM Tackles Big Data Challenges with Open Server Innovation Model - United States|access-date=17 December 2014}}</ref><ref>{{cite web|url=http://www.common.org/webcasts/free/April29_AnnouncementWebcast.pdf|title=Scale-out Hardware with POWER8 Technology|archive-url=https://web.archive.org/web/20140523225238/http://www.common.org/webcasts/free/April29_AnnouncementWebcast.pdf|archive-date=2014-05-23|url-status=dead}}</ref>
:* पावर सिस्टम S812L{{snd}} 1× पावर8 डीसीएम (4, 6 या 8 कोर), 2यू
:* पावर सिस्टम S812L{{snd}} 1× पावर8 डीसीएम (4, 6 या 8 कोर), 2यू
:* पावर सिस्टम S814{{snd}} 1× पावर8 डीसीएम (6 या 8 कोर), 4यू या टावर
:* पावर सिस्टम S814{{snd}} 1× पावर8 डीसीएम (6 या 8 कोर), 4यू या टावर
Line 147: Line 147:
:* पावर सिस्टम S821LC स्ट्रैटन{{snd}} 2× पावर8 [[सिंगल चिप मॉड्यूल]] (8 या 10 कोर), 1यू। 512 जीबी तक डीडीआर4 रैम चार सेंटूर एल4 चिप्स द्वारा बफर्ड है। [[सुपरमाइक्रो]] द्वारा निर्मित.<ref name="next-p8-refresh">{{cite web|url=https://www.nextplatform.com/2016/09/08/refreshed-ibm-power-linux-systems-add-nvlink/|title=ताज़ा आईबीएम पावर लिनक्स सिस्टम एनवीलिंक जोड़ें|date=8 September 2016 }}</ref>
:* पावर सिस्टम S821LC स्ट्रैटन{{snd}} 2× पावर8 [[सिंगल चिप मॉड्यूल]] (8 या 10 कोर), 1यू। 512 जीबी तक डीडीआर4 रैम चार सेंटूर एल4 चिप्स द्वारा बफर्ड है। [[सुपरमाइक्रो]] द्वारा निर्मित.<ref name="next-p8-refresh">{{cite web|url=https://www.nextplatform.com/2016/09/08/refreshed-ibm-power-linux-systems-add-nvlink/|title=ताज़ा आईबीएम पावर लिनक्स सिस्टम एनवीलिंक जोड़ें|date=8 September 2016 }}</ref>
:* बिग डेटा ब्रिग्स के लिए पावर सिस्टम S822LC{{snd}} 2× पावर 8 सीएम (8 या 10 कोर), 2यू। 512 जीबी तक डीडीआर4 रैम चार सेंटूर एल4 चिप्स द्वारा बफर्ड है। सुपरमाइक्रो द्वारा निर्मित.<ref name="next-p8-refresh" />: आईबीएम पावर सिस्टम्स, अधिकतम 16 सॉकेट, 128 कोर और 16 टीबी रैम के लिए चार सॉकेट वाले नोड्स का समर्थन करता है, जिनमें से प्रत्येक में 8-, 10- या 12-कोर मॉड्यूल होते हैं। ये मशीनें IBM AIX, IBM i, या Linux चला सकती हैं।<ref name="redp5137" />:* पावर सिस्टम्स E850{{snd}} 2×, 3× या 4× पावर8 डीसीएम (8, 10 या 12 कोर), 4यू
:* बिग डेटा ब्रिग्स के लिए पावर सिस्टम S822LC{{snd}} 2× पावर 8 सीएम (8 या 10 कोर), 2यू। 512 जीबी तक डीडीआर4 रैम चार सेंटूर एल4 चिप्स द्वारा बफर्ड है। सुपरमाइक्रो द्वारा निर्मित.<ref name="next-p8-refresh" />: आईबीएम पावर सिस्टम्स, अधिकतम 16 सॉकेट, 128 कोर और 16 टीबी रैम के लिए चार सॉकेट वाले नोड्स का समर्थन करता है, जिनमें से प्रत्येक में 8-, 10- या 12-कोर मॉड्यूल होते हैं। ये मशीनें IBM AIX, IBM i, या Linux चला सकती हैं।<ref name="redp5137" />:* पावर सिस्टम्स E850{{snd}} 2×, 3× या 4× पावर8 डीसीएम (8, 10 या 12 कोर), 4यू
:* पावर सिस्टम्स E870{{snd}} 1× या 2× 5U नोड्स, प्रत्येक में 8- या 10-कोर POWER8 सिंगल-चिप मॉड्यूल के साथ चार सॉकेट, कुल 80 कोर तक
:* पावर सिस्टम्स E870{{snd}} 1× या 2× 5U नोड्स, प्रत्येक में 8- या 10-कोर पावर8 सिंगल-चिप मॉड्यूल के साथ चार सॉकेट, कुल 80 कोर तक
:* पावर सिस्टम्स E880{{snd}} 1x, 2x, 3x या 4x 5U नोड्स, प्रत्येक में कुल 192 कोर तक के लिए 8- या 12-कोर POWER8 सिंगल-चिप मॉड्यूल वाले चार सॉकेट हैं
:* पावर सिस्टम्स E880{{snd}} 1x, 2x, 3x या 4x 5U नोड्स, प्रत्येक में कुल 192 कोर तक के लिए 8- या 12-कोर पावर8 सिंगल-चिप मॉड्यूल वाले चार सॉकेट हैं
: [[उच्च प्रदर्शन कंप्यूटिंग]]:
: [[उच्च प्रदर्शन कंप्यूटिंग]]:
:* पावर सिस्टम S812LC{{snd}} 1× पावर8 एससीएम (8 या 10 कोर), 2यू। त्यान द्वारा निर्मित।<ref name="Platform151008" >{{cite web|url=https://www.nextplatform.com/2015/10/08/ibm-back-in-hpc-with-power-systems-lc-clusters/|title=आईबीएम पावर सिस्टम एलसी क्लस्टर के साथ एचपीसी में वापस आया|website=nextplatform.com|date=2015-10-08}}</ref>
:* पावर सिस्टम S812LC{{snd}} 1× पावर8 एससीएम (8 या 10 कोर), 2यू। त्यान द्वारा निर्मित।<ref name="Platform151008" >{{cite web|url=https://www.nextplatform.com/2015/10/08/ibm-back-in-hpc-with-power-systems-lc-clusters/|title=आईबीएम पावर सिस्टम एलसी क्लस्टर के साथ एचपीसी में वापस आया|website=nextplatform.com|date=2015-10-08}}</ref>
Line 156: Line 156:
:* 7063-सीआर1 एचएमसी{{snd}} 1× पावर8 एससीएम (6 कोर), 1यू। सुपरमाइक्रो स्ट्रैटन डिज़ाइन पर आधारित।<ref>{{cite web|url=https://www.ibm.com/developerworks/community/blogs/aixpert/entry/HMC_7063_CR1_hardware_install_POWER8_based_HMC?lang=en |title=HMC 7063-CR1 hardware install (POWER8 based HMC)|website=[[IBM]] }}</ref>
:* 7063-सीआर1 एचएमसी{{snd}} 1× पावर8 एससीएम (6 कोर), 1यू। सुपरमाइक्रो स्ट्रैटन डिज़ाइन पर आधारित।<ref>{{cite web|url=https://www.ibm.com/developerworks/community/blogs/aixpert/entry/HMC_7063_CR1_hardware_install_POWER8_based_HMC?lang=en |title=HMC 7063-CR1 hardware install (POWER8 based HMC)|website=[[IBM]] }}</ref>
; त्यान
; त्यान
:* एक सिंगल-चिप POWER8 सॉकेट वाला [[ATX]] जिसे SP010GM2NR कहा जाता है।<ref name="enterprise-tyanserver" />:* पाल्मेटो GN70-BP010, ओपनपावर संदर्भ प्रणाली। 2यू सर्वर, एक चार-कोर पावर8 एससीएम, चार रैम सॉकेट के साथ, जो टायन के मदरबोर्ड पर आधारित है।<ref name="enterprise-tyanserver" /><ref name="tyan-openpower">{{cite web|url=http://www.tyan.com/EN/solution/openpower|title=Tyan OpenPOWER System}}</ref>
:* एक सिंगल-चिप पावर8 सॉकेट वाला [[ATX]] जिसे SP010GM2NR कहा जाता है।<ref name="enterprise-tyanserver" />:* पाल्मेटो GN70-BP010, ओपनपावर संदर्भ प्रणाली। 2यू सर्वर, एक चार-कोर पावर8 एससीएम, चार रैम सॉकेट के साथ, जो टायन के मदरबोर्ड पर आधारित है।<ref name="enterprise-tyanserver" /><ref name="tyan-openpower">{{cite web|url=http://www.tyan.com/EN/solution/openpower|title=Tyan OpenPOWER System}}</ref>
:* हबानेरो टीएन-71-बीपी012। 2यू, एक 8 कोर पावर8 एससीएम, 32 रैम सॉकेट के साथ<ref name="platform-summit15" /><ref name="openpower-summit15" /><ref name="tyan-openpower" />:* GT75-BP012. 1यू, एकल 8- या 10-कोर पावर8 एससीएम और रैम मॉड्यूल के लिए 32 सॉकेट के साथ<ref>{{cite web|url=https://www.hpcwire.com/off-the-wire/tyan-debuts-new-power8-based-1u-sever-openpower-summit-2016/|title=TYAN Debuts New POWER8-Based 1U Sever at OpenPOWER Summit 2016}}</ref>
:* हबानेरो टीएन-71-बीपी012। 2यू, एक 8 कोर पावर8 एससीएम, 32 रैम सॉकेट के साथ<ref name="platform-summit15" /><ref name="openpower-summit15" /><ref name="tyan-openpower" />:* GT75-BP012. 1यू, एकल 8- या 10-कोर पावर8 एससीएम और रैम मॉड्यूल के लिए 32 सॉकेट के साथ<ref>{{cite web|url=https://www.hpcwire.com/off-the-wire/tyan-debuts-new-power8-based-1u-sever-openpower-summit-2016/|title=TYAN Debuts New POWER8-Based 1U Sever at OpenPOWER Summit 2016}}</ref>
; [[गूगल]]
; [[गूगल]]
Line 163: Line 163:
: स्टैकवेलोसिटी ने एक उच्च-प्रदर्शन संदर्भ प्लेटफ़ॉर्म, सबा डिज़ाइन किया है।
: स्टैकवेलोसिटी ने एक उच्च-प्रदर्शन संदर्भ प्लेटफ़ॉर्म, सबा डिज़ाइन किया है।
; [[इंसपुर]]
; [[इंसपुर]]
: इंसपुर ने POWER8 और संबंधित प्रौद्योगिकियों पर आधारित सर्वर हार्डवेयर विकसित करने के लिए IBM के साथ एक समझौता किया है।<ref>{{cite news|url=https://www.reuters.com/article/ibm-inspur-servers-idUSL2N0QS0DW20140822|title=आईबीएम चीन की इन्सपुर को सर्वर डिजाइन करने में मदद करेगा|work=Reuters|date=22 August 2014 |access-date=17 December 2014}}</ref><ref>{{cite web|url=https://www.bloomberg.com/news/2014-08-22/ibm-sets-aside-rivalry-to-partner-with-china-s-inspur.html|title=आईबीएम ने प्रतिद्वंद्विता को किनारे रखकर चीन की इन्सपुर के साथ साझेदारी की|author=Alex Barinka|date=23 August 2014|work=Bloomberg|access-date=17 December 2014}}</ref>
: इंसपुर ने पावर8 और संबंधित प्रौद्योगिकियों पर आधारित सर्वर हार्डवेयर विकसित करने के लिए IBM के साथ एक समझौता किया है।<ref>{{cite news|url=https://www.reuters.com/article/ibm-inspur-servers-idUSL2N0QS0DW20140822|title=आईबीएम चीन की इन्सपुर को सर्वर डिजाइन करने में मदद करेगा|work=Reuters|date=22 August 2014 |access-date=17 December 2014}}</ref><ref>{{cite web|url=https://www.bloomberg.com/news/2014-08-22/ibm-sets-aside-rivalry-to-partner-with-china-s-inspur.html|title=आईबीएम न