बेलमैक 32: Difference between revisions

From Vigyanwiki
No edit summary
 
(12 intermediate revisions by 4 users not shown)
Line 1: Line 1:
{{Short description|Microprocessor}}
{{Short description|Microprocessor}}
{{Cleanup bare URLs|date=September 2022}}
'''बेलमैक 32''' [[माइक्रोप्रोसेसर]] है जिसे 1980 में [[बेल लैब्स]] के एटी एंड टी कंप्यूटर सिस्टम्स द्वारा विकसित किया गया था, जिसे [[सीएमओएस]] पद्धति का उपयोग करके प्रदर्शित किया गया था और यह पहला माइक्रोप्रोसेसर था जो एक घड़ी चक्र में 32 बिट्स को स्थानांतरित कर सकता था। माइक्रोप्रोसेसर में 150,000 ट्रांजिस्टर होते हैं और <nowiki>''डोमिनो परिपथ''</nowiki> का उपयोग करके सीएमओएस डिजाइन की गति में सुधार हुआ है। इसे [[सी प्रोग्रामिंग भाषा]] को ध्यान में रखकर डिजाइन किया गया था। इसके निर्माण के बाद, '''बेलमैक 32A''' नामक उन्नत संस्करण का उत्पादन किया गया, फिर इसके अनुक्रमिक "हॉबिट" सी-लैंग्वेज रिड्यूस्ड इंस्ट्रक्शन सेट प्रोसेसर (सीआरआईएसपी) के साथ हटा दिया गया था।
'''बेलमैक 32''' [[माइक्रोप्रोसेसर]] है जिसे 1980 में [[बेल लैब्स]] के एटी एंड टी कंप्यूटर सिस्टम्स द्वारा विकसित किया गया था, जिसे [[सीएमओएस]] पद्धति का उपयोग करके प्रदर्शित किया गया था और यह पहला माइक्रोप्रोसेसर था जो एक घड़ी चक्र में 32 बिट्स को स्थानांतरित कर सकता था। माइक्रोप्रोसेसर में 150,000 ट्रांजिस्टर होते हैं और डोमिनो सर्किट का उपयोग करके सीएमओएस डिजाइन की गति में सुधार हुआ है। इसे [[सी प्रोग्रामिंग भाषा]] को ध्यान में रखकर डिजाइन किया गया था। इसके निर्माण के बाद, '''बेलमैक 32A''' नामक उन्नत संस्करण का उत्पादन किया गया, फिर इसके अनुक्रमिक "हॉबिट" सी-लैंग्वेज रिड्यूस्ड इंस्ट्रक्शन सेट प्रोसेसर (सीआरआईएसपी) के साथ हटा दिया गया था।


== इतिहास ==
== इतिहास ==
Line 21: Line 20:
=== प्रोग्रामिंग भाषा समर्थन ===
=== प्रोग्रामिंग भाषा समर्थन ===


बेलमैक 32 संरचित प्रोग्रामिंग भाषा इम्प्लिमेंटर्स के लिए कई तरह की सुविधाएं प्रदान करता है। प्रक्रिया उत्क्रियण में चार रजिस्टरों - प्रोग्राम काउंटर, स्टैक पॉइंटर, फ्रेम पॉइंटर और आर्गुमेंट पॉइंटर - प्रोग्राम प्रक्रियाओं के बीच नियंत्रण स्थानांतरित करने के लिए, प्रोग्राम स्टैक के उपयोग के साथ-साथ रजिस्टर सामग्री को संरक्षित करने और आर्ग्यूमेंट्स को संप्रेषित करने और मूल्यों को वापस करने के लिए परिवर्तन सम्मलित है। इस तरह की प्रक्रिया लिंकेज का समर्थन करने के लिए चार निर्देश दिए गए हैं: कॉल रिटर्न एड्रेस और आर्ग्युमेंट पॉइंटर को स्टैक में संरक्षित करता हैं, R3 से R8 समावेशी रेंज में चयनित रजिस्टरों को संरक्षित करता हैं, किसी भी पहले से संरक्षित किये गए रजिस्टरों को पुनर्स्थापित करता है, और रिटर्न से पहले स्टैक फ्रेम प्राप्त करता है, उत्क्रियण और संरक्षित किये गए रिटर्न एड्रेस पर नियंत्रण वापस करता हैं। एड्रेसिंग मोड प्रदान किए जाते हैं जो आर्ग्युमेंट पॉइंटर और फ्रेम पॉइंटर के सापेक्ष स्टैक एक्सेस प्रदान करते हैं।<ref name="berenbaum1982">{{ cite journal | url=https://archive.org/details/tutorialsoftware0000unse_s5q2/page/143/mode/1up | title=The Operating System and Language Support Features of the BELLMAC-32 Microprocessor | journal=The Proceedings of the Symposium on Architectural Support for Programming Languages and Operating Systems | publisher=Association for Computing Machinery | date=March 1982 | access-date=24 March 2023 | last1=Berenbaum | first1=Alan D. | last2=Condry | first2=Michael W. | last3=Lu | first3=Priscilla M. | pages=30–38 }}</ref>
बेलमैक 32 संरचित प्रोग्रामिंग भाषा इम्प्लिमेंटर्स के लिए कई तरह की सुविधाएं प्रदान करता है। प्रक्रिया उत्क्रियण में चार रजिस्टरों - प्रोग्राम काउंटर, स्टैक पॉइंटर, फ्रेम पॉइंटर और आर्गुमेंट पॉइंटर - प्रोग्राम प्रक्रियाओं के बीच नियंत्रण स्थानांतरित करने के लिए, प्रोग्राम स्टैक के उपयोग के साथ-साथ रजिस्टर सामग्री को संरक्षित करने और आर्ग्यूमेंट्स को संप्रेषित करने और मूल्यों को वापस करने के लिए परिवर्तन सम्मलित है। इस तरह की प्रक्रिया लिंकेज का समर्थन करने के लिए चार निर्देश दिए गए हैं: कॉल रिटर्न एड्रेस और आर्ग्युमेंट पॉइंटर को स्टैक में संरक्षित करता हैं, R3 से R8 समावेशी रेंज में चयनित रजिस्टरों को संरक्षित करता हैं, किसी भी पहले से संरक्षित किये गए रजिस्टरों को पुनर्स्थापित करता है, और रिटर्न से पहले स्टैक फ्रेम प्राप्त करता है, उत्क्रियण और संरक्षित किये गए रिटर्न एड्रेस पर नियंत्रण ''रिटर्न'' करता हैं। एड्रेसिंग मोड प्रदान किए जाते हैं जो आर्ग्युमेंट पॉइंटर और फ्रेम पॉइंटर के सापेक्ष स्टैक एक्सेस प्रदान करते हैं।<ref name="berenbaum1982">{{ cite journal | url=https://archive.org/details/tutorialsoftware0000unse_s5q2/page/143/mode/1up | title=The Operating System and Language Support Features of the BELLMAC-32 Microprocessor | journal=The Proceedings of the Symposium on Architectural Support for Programming Languages and Operating Systems | publisher=Association for Computing Machinery | date=March 1982 | access-date=24 March 2023 | last1=Berenbaum | first1=Alan D. | last2=Condry | first2=Michael W. | last3=Lu | first3=Priscilla M. | pages=30–38 }}</ref>
 
 
=== प्रक्रिया प्रबंधन ===
=== प्रक्रिया प्रबंधन ===
=== <small>प्रक्रि'''या प्रबंधन के एक विशेष मॉडल का समर्थन करता है, जहां एक प्रक्रिया एकल निष्पादन स्टैक को नियोजित करती है, और जहां एक प्रक्रिया नियंत्रण ब्लॉक (पीसीबी) प्रत्येक प्रक्रिया के निष्पादन संदर्भ को बनाए रखता है, प्रक्रिया के रजिस्टर मूल्यों की प्रतियां रखने के साथ-साथ ब्लॉक मूव डेटा का वर्णन करता है। प्रक्रिया की वर्चुअल मेमोरी कॉन्फ़िगरेशन। ऑपरेटिंग सिस्टम कार्यान्वयनकर्ताओं के लिए एक सुविधा के रूप में, प्रक्रिया स्विचिंग के लिए वास्तुशिल्प समर्थन में पारंपरिक जंप-टू-सबरूटीन और रिटर्न-फ्रॉम-सबरूटीन निर्देशों के अनुरूप दो समर्पित निर्देश शामिल हैं। कॉल-प्रोसेस निर्देश विशेषाधिकार प्राप्त प्रक्रिया नियंत्रण ब्लॉक पॉइंटर (पीसीबीपी) रजिस्टर के माध्यम से उपयोगकर्ता और नियंत्रण रजिस्टरों को किसी दिए गए प्रक्रिया के पीसीबी में सहेजता है, इस प्रकार वर्तमान प्रक्रिया की निष्पादन स्थिति को कैप्चर करता है और इसे निलंबित करने की अनुमति देता है, इसके बाद ऐसे रजिस्टरों को लोड किया जाता है। किसी अन्य प्रक्रिया के पीसीबी से, इस प्रकार दी गई प्रक्रिया की निष्पादन स्थिति को पुनर्स्थापित करना। इस बीच, रिटर्न-टू-प्रोसेस निर्देश किसी दिए गए पीसीबी से प्रोसेस स्टेट को लोड करता है। ब्लॉक चालें करके, प्रक्रिया स्विचिंग निर्देश ऑपरेटिंग सिस्टम द्वारा आगे के हस्तक्षेप के बिना सक्रिय वर्चुअल मेमोरी लेआउट को स्वचालित रूप से पुन: कॉन्फ़िगर करने में सक्षम होते हैं, और इस पुन: कॉन्फ़िगरेशन को प्रोसेसर रजिस्टरों के अपडेट के साथ जोड़कर, ये निर्देश प्रक्रिया के निष्पादन वातावरण को आसानी से बहाल करने की अनुमति देते हैं .<ref name="berenbaum1982" />'''</small> ===
<small>संरचना प्रक्रिया प्रबंधन के विशेष मॉडल का सहायता करता है, जहां एक प्रक्रिया एकल निष्पादन स्टैक को नियोजित करती है, और जहां एक प्रक्रिया नियंत्रण ब्लॉक (पीसीबी) प्रत्येक प्रक्रिया के निष्पादन संदर्भ को बनाए रखता है, प्रक्रिया के रजिस्टर मूल्यों की प्रतियां रखने के साथ-साथ ब्लॉक मूव प्रक्रिया की वर्चुअल मेमोरी कॉन्फ़िगरेशन डेटा का वर्णन करता है। ऑपरेटिंग सिस्टम कार्यान्वयनकर्ताओं के लिए सुविधा के रूप में, प्रक्रिया स्विचिंग के लिए संरचनात्मक सहायता में प्राचीन जंप-टू-सबरूटीन और रिटर्न-फ्रॉम-सबरूटीन निर्देशों के अनुरूप दो समर्पित निर्देश सम्मलित हैं। कॉल-प्रोसेस निर्देश विशेषाधिकार प्राप्त प्रक्रिया नियंत्रण ब्लॉक पॉइंटर (पीसीबीपी) रजिस्टर के माध्यम से उपयोगकर्ता और नियंत्रण रजिस्टरों को किसी दिए गए प्रक्रिया के पीसीबी में संगृहीत करता है, इस प्रकार करंट प्रोसेस की निष्पादन स्थिति को कैप्चर करता है और इसे समाप्त करने की अनुमति देता है, इसके बाद ऐसे रजिस्टरों को लोड किया जाता है। किसी अन्य प्रक्रिया के पीसीबी से, इस प्रकार दी गई प्रक्रिया की निष्पादन स्थिति को पुनर्स्थापित करता हैं। इस बीच, रिटर्न-टू-प्रोसेस निर्देश किसी दिए गए पीसीबी से प्रोसेस स्टेट को लोड करता है। ब्लॉक मूव्स कार्यान्वित करके, प्रक्रिया स्विचिंग निर्देश ऑपरेटिंग सिस्टम द्वारा आगे के इंटरप्ट के बिना सक्रिय वर्चुअल मेमोरी लेआउट को स्वचालित रूप से पुन: कॉन्फ़िगर करने में सक्षम होते हैं, और इस पुन: कॉन्फ़िगरेशन को प्रोसेसर रजिस्टरों के अपडेट के साथ जोड़कर, ये निर्देश प्रक्रिया के एक्सेक्यूशन एन्वॉयरॉन्मेंट को सरलता से कार्यान्वित करने की अनुमति देते हैं।<ref name="berenbaum1982" /></small>


'''<small><br /></small>'''
=== '''इंटरप्ट हैंडलिंग''' ===
=== '''इंटरप्ट हैंडलिंग''' ===


पीसीबीपी रजिस्टर के साथ, इंटरप्ट स्टैक पॉइंटर (आईएसपी) रजिस्टर का उपयोग सामान्य इंटरप्ट स्टैक पर स्थिति को संदर्भित करने के लिए किया जाता है, जिसका उपयोग बाधित प्रक्रियाओं की संग्रहीत स्थिति को संदर्भित करने वाले पीसीबी पॉइंटर्स को रिकॉर्ड करने के लिए किया जाता है। जब इंटरप्ट पहुंचाई जाती है, तो रनिंग प्रोसेस को निलंबित करने के लिए समर्पित कॉल-प्रोसेस निर्देश नियोजित किया जाता है, जिसका पीसीबी एड्रेस इंटरप्ट स्टैक पर संग्रहीत होता है, और तालिका से चुने गए इंटरप्ट हैंडलर पर स्विच करता हैं। इंटरप्ट अलग-अलग प्रक्रियाओं की तरह व्यवहार करते हैं और इसलिए उन्हें अपने स्वयं के विशिष्ट निष्पादन स्टैक के साथ प्रदान किया जाता है। इंटरप्ट हैंडलिंग के पूरा होने के बाद, रिटर्न-टू-प्रोसेस निर्देश का उपयोग निलंबित प्रक्रिया को पुनः प्रारम्भ करने के लिए किया जाता है। एक उपयुक्त इंटरप्ट हैंडलर के चयन में निश्चित वर्चुअल मेमोरी लोकेशन में पीसीबी पॉइंटर्स की तालिका सम्मलित होती है।<ref name="berenbaum1982"/>
पीसीबीपी रजिस्टर के साथ, इंटरप्ट स्टैक पॉइंटर (आईएसपी) रजिस्टर का उपयोग सामान्य इंटरप्ट स्टैक पर स्थिति को संदर्भित करने के लिए किया जाता है, जिसका उपयोग बाधित प्रक्रियाओं की संग्रहीत स्थिति को संदर्भित करने वाले पीसीबी पॉइंटर्स को रिकॉर्ड करने के लिए किया जाता है। जब इंटरप्ट पहुंचाई जाती है, तो रनिंग प्रोसेस को निलंबित करने के लिए समर्पित कॉल-प्रोसेस निर्देश नियोजित किया जाता है, जिसका पीसीबी एड्रेस इंटरप्ट स्टैक पर संग्रहीत होता है, और तालिका से चुने गए इंटरप्ट हैंडलर पर स्विच करता हैं। इंटरप्ट अलग-अलग प्रक्रियाओं की तरह व्यवहार करते हैं और इसलिए उन्हें अपने स्वयं के विशिष्ट निष्पादन स्टैक के साथ प्रदान किया जाता है। इंटरप्ट हैंडलिंग के पूरा होने के बाद, रिटर्न-टू-प्रोसेस निर्देश का उपयोग निलंबित प्रक्रिया को पुनः प्रारम्भ करने के लिए किया जाता है। एक उपयुक्त इंटरप्ट हैंडलर के चयन में निश्चित वर्चुअल मेमोरी लोकेशन में पीसीबी पॉइंटर्स की तालिका सम्मलित होती है।<ref name="berenbaum1982"/>
=== विशेषाधिकार, सिस्टम कॉल और एक्सेप्शन हैंडलिंग ===
=== विशेषाधिकार, सिस्टम कॉल और एक्सेप्शन हैंडलिंग ===


बेलमैक 32 संरचना द्वारा चार विशेषाधिकार स्तरों का समर्थन किया जाता है। विशेषाधिकार स्तरों के बीच स्विच करने के लिए, नियंत्रित स्थानांतरण तंत्र प्रदान किया जाता है, प्रोसेसर स्टेटस वर्ड (पीएसडब्ल्यू) रजिस्टर का उपयोग करके विशेषाधिकार स्तर को परिभाषित करने के लिए दो-स्तरीय तालिका पदानुक्रम पर निर्भर करता है और प्रत्येक प्रक्रिया या हैंडलर के स्थान को नियंत्रित कॉल द्वारा क्रियान्वित किया जाता है। इस प्रकार सिस्टम कॉल तंत्र प्रदान करता है। एक्सेप्शन हैंडलिंग इस नियंत्रित कॉल तंत्र को उपयुक्त हैंडलर के निष्पादन को निर्देशित करने के लिए नियोजित करती है, जो एक सामान्य एक्सेप्शन के लिए विशेष द्वितीय-स्तरीय तालिका के माध्यम से पाई जाती है, जिसकी प्रविष्टियाँ विशेष इंटरनल स्टेट कोड (आईएससी) से मिलती हैं, जिसे पीएसडब्ल्यू रजिस्टर में परिभाषित किया गया है। कार्य करने के लिए बेलमैक 32 की एक्सेप्शन-संबंधित सुविधाओं के लिए, एक ऑपरेटिंग सिस्टम कर्नेल को भी प्रत्येक प्रक्रिया के वर्चुअल एड्रेस स्पेस में रहने की आशा है क्योंकि एक्सेप्शन, एक नियंत्रित स्थानांतरण पर निर्भर, वर्चुअल मेमोरी कॉन्फ़िगरेशन को नहीं बदलता हैं।<ref name="berenbaum1982"/>
बेलमैक 32 संरचना द्वारा चार विशेषाधिकार स्तरों का समर्थन किया जाता है। विशेषाधिकार स्तरों के बीच स्विच करने के लिए, नियंत्रित स्थानांतरण तंत्र प्रदान किया जाता है, प्रोसेसर स्टेटस वर्ड (पीएसडब्ल्यू) रजिस्टर का उपयोग करके विशेषाधिकार स्तर को परिभाषित करने के लिए दो-स्तरीय तालिका पदानुक्रम पर निर्भर करता है और प्रत्येक प्रक्रिया या हैंडलर के स्थान को नियंत्रित कॉल द्वारा क्रियान्वित किया जाता है। इस प्रकार सिस्टम कॉल तंत्र प्रदान करता है। एक्सेप्शन हैंडलिंग इस नियंत्रित कॉल तंत्र को उपयुक्त हैंडलर के निष्पादन को निर्देशित करने के लिए नियोजित करती है, जो एक सामान्य एक्सेप्शन के लिए विशेष द्वितीय-स्तरीय तालिका के माध्यम से पाई जाती है, जिसकी प्रविष्टियाँ विशेष इंटरनल स्टेट कोड (आईएससी) से मिलती हैं, जिसे पीएसडब्ल्यू रजिस्टर में परिभाषित किया गया है। कार्य करने के लिए बेलमैक 32 की एक्सेप्शन-संबंधित सुविधाओं के लिए, एक ऑपरेटिंग सिस्टम कर्नेल को भी प्रत्येक प्रक्रिया के वर्चुअल एड्रेस स्पेस में रहने की आशा है क्योंकि एक्सेप्शन, एक नियंत्रित स्थानांतरण पर निर्भर, वर्चुअल मेमोरी कॉन्फ़िगरेशन को नहीं बदलता हैं।<ref name="berenbaum1982"/>
 
=== सी-लैंग्वेज का समर्थन करने वाले निर्देश ===
 
=== सी भाषा का समर्थन करने वाले निर्देश ===


यद्यपि की बेलमैक 32 संरचना द्वारा प्रदान किए गए विभिन्न संचालन साधारण तौर पर उच्च-स्तरीय भाषाओं का समर्थन करते हैं, विशिष्ट निर्देश प्रदान किए जाते हैं जो सी भाषा प्रोग्राम्स का समर्थन करते हैं, विशेष रूप से स्ट्रिंग कॉपी और स्ट्रिंग एंड निर्देश जो शून्य बाइट के साथ वर्ण स्ट्रिंग को समाप्त करने के सी भाषा प्रतिनिधित्व पर निर्भर होते हैं। एक सामान्य ब्लॉक कॉपी संचालन भी प्रदान किया जाता है जो स्थानों के बीच कॉपी किए जाने वाले डेटा की मात्रा को परिभाषित करने के लिए स्पष्ट ब्लॉक लंबाई मानदंड का उपयोग करता है।<ref name="berenbaum1982"/>
यद्यपि की बेलमैक 32 संरचना द्वारा प्रदान किए गए विभिन्न संचालन साधारण तौर पर उच्च-स्तरीय भाषाओं का समर्थन करते हैं, विशिष्ट निर्देश प्रदान किए जाते हैं जो सी भाषा प्रोग्राम्स का समर्थन करते हैं, विशेष रूप से स्ट्रिंग कॉपी और स्ट्रिंग एंड निर्देश जो शून्य बाइट के साथ वर्ण स्ट्रिंग को समाप्त करने के सी भाषा प्रतिनिधित्व पर निर्भर होते हैं। एक सामान्य ब्लॉक कॉपी संचालन भी प्रदान किया जाता है जो स्थानों के बीच कॉपी किए जाने वाले डेटा की मात्रा को परिभाषित करने के लिए स्पष्ट ब्लॉक लंबाई मानदंड का उपयोग करता है।<ref name="berenbaum1982"/>
== रजिस्टर ==
== रजिस्टर ==


{| class="infobox" style="font-size:88%"
{| class="infobox" style="font-size:88%"
|-
|-
|+ WE 32100 registers
|+ डब्ल्यूई 32100 रजिस्टर
|-
|-
|
|
Line 61: Line 51:
| style="width:60px; text-align:center"| ...
| style="width:60px; text-align:center"| ...
| style="width:10px; text-align:center"| <sup>0</sup><sub>0</sub>
| style="width:10px; text-align:center"| <sup>0</sup><sub>0</sub>
| style="width:100px; background:white; color:black" | ''(bit position)''
| style="width:100px; background:white; color:black" | ''(बिट पोजीशन)''
|-
|-
! colspan="10" | General registers
! colspan="10" | जनरल रजिस्टर
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R0
| style="text-align:center" colspan="9"| R0
| style="background:white; color:black" colspan="3"| Register 0
| style="background:white; color:black" colspan="3"| रजिस्टर 0
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R1
| style="text-align:center" colspan="9"| R1
| style="background:white; color:black"| Register 1
| style="background:white; color:black"| रजिस्टर 1
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R2
| style="text-align:center" colspan="9"| R2
| style="background:white; color:black"| Register 2
| style="background:white; color:black"| रजिस्टर 2
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R3
| style="text-align:center" colspan="9"| R3
| style="background:white; color:black"| Register 3
| style="background:white; color:black"| रजिस्टर 3
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R4
| style="text-align:center" colspan="9"| R4
| style="background:white; color:black"| Register 4
| style="background:white; color:black"| रजिस्टर 4
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R5
| style="text-align:center" colspan="9"| R5
| style="background:white; color:black"| Register 5
| style="background:white; color:black"| रजिस्टर 5
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R6
| style="text-align:center" colspan="9"| R6
| style="background:white; color:black"| Register 6
| style="background:white; color:black"| रजिस्टर 6
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R7
| style="text-align:center" colspan="9"| R7
| style="background:white; color:black"| Register 7
| style="background:white; color:black"| रजिस्टर 7
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R8
| style="text-align:center" colspan="9"| R8
| style="background:white; color:black"| Register 8
| style="background:white; color:black"| रजिस्टर 8
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R9 / FP
| style="text-align:center" colspan="9"| R9 / FP
| style="background:white; color:black"| Frame Ptr
| style="background:white; color:black"| फ्रेम पिटीआर
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R10 / AP
| style="text-align:center" colspan="9"| R10 / AP
| style="background:white; color:black"| Argument Ptr
| style="background:white; color:black"| आर्गुमेंट पिटीआर
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R11 / PSW (See below)
| style="text-align:center" colspan="9"| R11 / PSW (See below)
| style="background:white; color:black"| Processor Status Word
| style="background:white; color:black"| प्रोसेसर स्टेटस वर्ड
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R12 / SP
| style="text-align:center" colspan="9"| R12 / SP
| style="background:white; color:black"| Stack Ptr
| style="background:white; color:black"| स्टैक पिटीआर
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R13 / PCBP
| style="text-align:center" colspan="9"| R13 / PCBP
| style="background:white; color:black"| Process Control Bock Ptr
| style="background:white; color:black"| प्रोसेस कंट्रोल ब्रोक पिटीआर
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R14 / ISP
| style="text-align:center" colspan="9"| R14 / ISP
| style="background:white; color:black"| Interrupt Stack Ptr
| style="background:white; color:black"| इन्ट्रप्ट स्टैक पिटीआर
|- style="background:silver;color:black"
|- style="background:silver;color:black"
| style="text-align:center" colspan="9"| R15 / PC
| style="text-align:center" colspan="9"| R15 / PC
| style="background:white; color:black"| Program Counter
| style="background:white; color:black"| प्रोग्राम काउंटर
|}
|}
|}
|}
Line 123: Line 113:
{| class="infobox" style="font-size:88%"
{| class="infobox" style="font-size:88%"
|-
|-
|+ Processor Status Word
|+ प्रोसेसर स्थिति शब्द
|-
|-
|
|
Line 155: Line 145:
| style="width:10px"| <sup>0</sup><sub>1</sub>
| style="width:10px"| <sup>0</sup><sub>1</sub>
| style="width:10px"| <sup>0</sup><sub>0</sub>
| style="width:10px"| <sup>0</sup><sub>0</sub>
| style="width:100px; background:white; color:black" | ''(bit position)''
| style="width:100px; background:white; color:black" | ''(बिट पोजीशन)''
|- style="background:silver; color:black; text-align:center"
|- style="background:silver; color:black; text-align:center"
| style="text-align:center" colspan="3" | Unused
| style="text-align:center" colspan="3" | Unused
Line 178: Line 168:
|}
|}


प्रोसेस स्टेटस वर्ड रजिस्टर फ़ाइल का हिस्सा है और इसे R11 के रूप में अलिया किया गया है।
प्रोसेस स्टेटस वर्ड रजिस्टर फ़ाइल का भाग है और इसे R11 के रूप में उपनाम दिया गया हैं।
 
{| class="wikitable"
 
!बाइट्स
|वर्ग= विकिटेबल
!अर्थ  
! बिट्स
! अर्थ
|-
|-
| 31:26
|31:26
| अप्रयुक्त
|अनउपयोगी
|-
|-
| 25
|25
| कैश फ्लश अक्षम
|कैच फ्लश डिसएबल
|-
|-
| 24
|24
| त्वरित-व्यवधान सक्षम करें
|किव्क-इंटरप्ट इनेबल
|-
|-
| 23
|23
| कैश अक्षम करें
|कैच डिसएबल
|-
|-
| 22
|22
| ओवरफ्लो ट्रैप सक्षम करें
|इनेबल ओवरफ्लो ट्रैप  
|-
|-
| 21
|21
| [[नकारात्मक झंडा]]
|नेगेटिव
|-
|-
| 20
|20
| [[शून्य ध्वज]]
|जीरो
|-
|-
| 19
|19
| [[अतिप्रवाह झंडा]]
|ओवरफ्लो
|-
|-
| 18
|18
| [[झंडा लेकर]]
|कैर्री
|-
|-
| 17
|17
| ट्रेस सक्षम करें
|ट्रेस इनेबल
|-
|-
| 16:13
|16:13
| बाधित प्राथमिकता स्तर
|इन्ट्रप्ट प्रायोरिटी लेवल
|-
|-
| 12:11
|12:11
| वर्तमान निष्पादन स्तर
|करंट एक्सक्यूटेशन लेवल
|-
|-
| 10:9
|10:9
| पिछला निष्पादन स्तर
|प्रीवियस एक्सक्यूटेशन लेवल
|-
|-
| 8:7
|8:7
| रजिस्टर-प्रारंभिक संदर्भ
|रजिस्टर-इनिशियल कॉन्टेक्स्ट
|-
|-
| 6:3
|6:3
| आंतरिक राज्य कोड
|इंटरनल स्टेट कोड  
|-
|-
| 2
|2
| ट्रेस मास्क
|ट्रेस मास्क  
|-
|-
| 1:0
|1:0
| अपवाद प्रकार
|एक्सेप्शन टाइप
|}
|}


== निर्देश ==
== निर्देश ==
इस माइक्रोप्रोसेसर में 169 निर्देश हैं, जो सी प्रोग्रामिंग भाषा में लिखे गए प्रोग्रामों को निष्पादित करने के लिए अनुकूलित हैं। तदनुसार, चरित्र स्ट्रिंग्स का प्रारूप सी भाषा विनिर्देशों के लिए अनुकूलित किया गया है, उदाहरण के लिए।
इस माइक्रोप्रोसेसर में 169 निर्देश हैं, जो सी प्रोग्रामिंग भाषा में लिखे गए प्रोग्रामों को निष्पादित करने के लिए अनुकूलित हैं। तदनुसार, कैरक्टर स्ट्रिंग्स का प्रारूप सी भाषा विनिर्देशों के लिए अनुकूलित किया गया है, उदाहरण के लिए।


निर्देशों में अधिकतम तीन ऑपरेंड हो सकते हैं। प्रोसेसर के पास कोई फ़्लोटिंग-पॉइंट या दशमलव अंकगणितीय निर्देश नहीं है, जो बाद में कोप्रोसेसर WE 32106 और WE 32206 द्वारा प्रदान किए गए थे।
निर्देशों में अधिकतम तीन ऑपरेंड हो सकते हैं। प्रोसेसर के पास कोई फ़्लोटिंग-पॉइंट या दशमलव अंकगणितीय निर्देश नहीं है, जो बाद में कोप्रोसेसर डब्ल्यूइ 32106 और डब्ल्यूइ 32206 द्वारा प्रदान किए गए थे।


== मेमोरी ==
== मेमोरी ==
बेलमैक 32 कई प्रकार की मेमोरी एड्रेसिंग को लागू करता है, जैसे कि रैखिक, तत्काल 8, 16 या 32 बिट्स, पंजीकरण, अप्रत्यक्ष, लघु बदलाव, 8, 16 या 32 बिट्स का पूर्ण और अप्रत्यक्ष विस्थापन।
बेलमैक 32 कई प्रकार की मेमोरी एड्रेसिंग, जैसे कि लीनियर, इमीडियेट 8, 16 या 32 बिट्स, रजिस्ट्रेशन, अप्रत्यक्ष रेजिस्टर, लघु परिवर्तन, 8, 16 या 32 बिट्स का पूर्ण और अप्रत्यक्ष विस्थापन को क्रियान्वित करता है।


== उपयोग ==
== उपयोग ==
WE 32x00 प्रोसेसर का उपयोग AT&T कंप्यूटर सिस्टम्स की 3B श्रृंखला के कंप्यूटरों में किया गया था, जिसे वसंत 1984 [[कॉमडेक्स]] शो में 3B2, 3B5 और 3B20 श्रेणियों के रूप में व्यावसायिक रूप से उपलब्ध उत्पादों के रूप में अनावरण किया गया था।<ref name="microsystems198406_hunter">{{ cite magazine | url=https://archive.org/details/microsystems_84_06/page/n121/mode/2up | title=AT&T माइक्रो/मिनी मार्केट में प्रवेश करता है| magazine=Microsystems | last1=Hunter | first1=Bruce | date=June 1984 | access-date=25 March 2023 | pages=114–116,118 }</ref> 1985 के मध्य में, AT&T ने अन्य निर्माताओं को WE 32100 और संबद्ध चिपसेट, बोर्ड-स्तरीय मूल्यांकन प्रणालियों के साथ पेश करना शुरू किया।<ref name="byte198507_we32100">{{ cite magazine | url=https://archive.org/details/BYTE_Vol_10-07_1985-07_Computers_and_Space/BYTE%20Vol%2010-07%201985-07%20Computers%20and%20Space/page/n10/mode/1up | title=एटी एंड टी अन्य कंपनियों को 32-बिट प्रोसेसर प्रदान करता है| magazine=Byte | date=July 1985 | access-date=25 March 2023 | pages=9 }}</ref>
डब्ल्यूइ 32x00 प्रोसेसर का उपयोग एटी&टी कंप्यूटर सिस्टम्स की 3B श्रृंखला के कंप्यूटरों में किया गया था, जिसे स्प्रिंग  1984 [[कॉमडेक्स]] शो में 3B2, 3B5 और 3B20 श्रेणियों के रूप में व्यावसायिक रूप से उपलब्ध उत्पादों के रूप में अनावरण किया गया था।<ref name="microsystems198406_hunter">{{ cite magazine | url=https://archive.org/details/microsystems_84_06/page/n121/mode/2up | title=AT&T माइक्रो/मिनी मार्केट में प्रवेश करता है| magazine=Microsystems | last1=Hunter | first1=Bruce | date=June 1984 | access-date=25 March 2023 | pages=114–116,118 }</ref> 1985 के मध्य में, एटी&टी ने अन्य निर्माताओं को डब्ल्यूइ 32100 और संबद्ध चिपसेट, बोर्ड-स्तरीय मूल्यांकन प्रणालियों के साथ प्रदर्शित करना प्रारम्भ किया था।<ref name="byte198507_we32100">{{ cite magazine | url=https://archive.org/details/BYTE_Vol_10-07_1985-07_Computers_and_Space/BYTE%20Vol%2010-07%201985-07%20Computers%20and%20Space/page/n10/mode/1up | title=एटी एंड टी अन्य कंपनियों को 32-बिट प्रोसेसर प्रदान करता है| magazine=Byte | date=July 1985 | access-date=25 March 2023 | pages=9 }}</ref>


== सहायक चिप्स ==
== सहायक चिप्स ==
AT&T के पास WE 32x00 सपोर्टिंग चिप्स और पेरिफेरल्स का लाइनअप था,<ref name=attaug87>{{cite web |title=AT&T WE 32-Bit Microprocessors and Peripherals |url=http://www.bitsavers.org/pdf/westernElectric/WE_32-Bit_Microprocessors_and_Peripherals_Aug87.pdf |publisher=AT&T | date=August 1987}}</ref> शामिल:
एटी&टी के पास डब्ल्यू इ 32x00 सहायक चिप्स और पेरिफेरल्स का लाइनअप सम्मलित था,<ref name=attaug87>{{cite web |title=AT&T WE 32-Bit Microprocessors and Peripherals |url=http://www.bitsavers.org/pdf/westernElectric/WE_32-Bit_Microprocessors_and_Peripherals_Aug87.pdf |publisher=AT&T | date=August 1987}}</ref>:
* हम 32101/32201 [[मेमोरी मैनेजमेंट यूनिट]]
* डब्ल्यू इ 32101/32201 [[मेमोरी मैनेजमेंट यूनिट]]
* हम 32102 घड़ी (10, 14, 18, या 24 मेगाहर्ट्ज)
* डब्ल्यू इ 32102 घड़ी (10, 14, 18, या 24 मेगाहर्ट्ज)
* हम 32103 घूंट नियंत्रक
* डब्ल्यू इ 32103 डीआरएएम् नियंत्रक
* हम 32104/32204 डीएमए नियंत्रक
* डब्ल्यू इ 32104/32204 डीएमए नियंत्रक
* हम 32106/32206 गणित त्वरण इकाई
* डब्ल्यू इ 32106/32206 गणित त्वरण इकाई
* हम 321SB VMEbus सिंगल बोर्ड कंप्यूटर
* डब्ल्यू इ 321SB विए