बेलमैक 32: Difference between revisions

'''बेलमैक 32''' [[माइक्रोप्रोसेसर]] है जिसे 1980 में [[बेल लैब्स]] के एटी एंड टी कंप्यूटर सिस्टम्स द्वारा विकसित किया गया था, जिसे [[सीएमओएस]] पद्धति का उपयोग करके प्रदर्शित किया गया था और यह पहला माइक्रोप्रोसेसर था जो एक घड़ी चक्र में 32 बिट्स को स्थानांतरित कर सकता था। माइक्रोप्रोसेसर में 150,000 ट्रांजिस्टर होते हैं और डोमिनो सर्किट का उपयोग करके सीएमओएस डिजाइन की गति में सुधार हुआ है। इसे [[सी प्रोग्रामिंग भाषा]] को ध्यान में रखकर डिजाइन किया गया था। इसके निर्माण के बाद, बेलमैक 32A नामक उन्नत संस्करण का उत्पादन किया गया, फिर इसके अनुक्रमिक "हॉबिट" सी-लैंग्वेज रिड्यूस्ड इंस्ट्रक्शन सेट प्रोसेसर (सीआरआईएसपी) के साथ हटा दिया गया था।

Bellmac 32 प्रोसेसर को AT&T इंजीनियरों द्वारा तीन अलग-अलग Bell Labs स्थानों में विकसित किया गया था: Naperville, इलिनोइस, Holmdel, न्यू जर्सी और मरे हिल, न्यू जर्सी।<ref name=kang />

जैसा कि डिजाइनरों के पास स्वचालन उपकरण नहीं थे, प्रत्येक चिप डिजाइनर को प्रारंभिक डिजाइन को पूरा करने के लिए रंगीन पेंसिल का उपयोग करना पड़ा।<ref name=kang />बाद में, स्टीव लॉ ने एक कंप्यूटर प्रोग्राम विकसित किया जो प्रारंभिक डिजाइनों के डिजिटलीकरण में सहायता करता था।

बेलमैक 32 के विकास ने [[डोमिनोज़ लॉजिक]] नामक एक उपन्यास सर्किट डिजाइन तकनीक का उत्पादन किया, जिसे माइक्रोप्रोसेसर के उत्पादन के लिए एक सफलता माना गया। निर्माण के दौरान किए गए परीक्षणों ने संकेत दिया कि 4 मेगाहर्ट्ज लक्ष्य गति से भी अधिक घड़ी की आवृत्ति संभव थी। हालाँकि, नियंत्रण तर्क को लागू करना अप्रत्याशित रूप से जटिल साबित हुआ। इन जटिलताओं ने अंतिम गति को सीमित कर दिया, जब पूरी चिप समाप्त हो गई और परीक्षण किया गया, 2 मेगाहर्ट्ज तक।<ref name=kang />टीम ने इसे प्रगति के रूप में माना, लेकिन उतना सफल नहीं, क्योंकि यह शुरुआती एटी एंड टी डिजाइन लक्ष्यों को पूरा नहीं कर सका।

बेलमैक माइक्रोप्रोसेसर की दूसरी पीढ़ी के रूप में फॉलोअप डिज़ाइन मीटिंग्स के परिणामस्वरूप बेलमैक 32ए प्रोजेक्ट हुआ। परियोजना ने एक बार फिर CMOS तकनीक का चयन किया और लक्ष्य घड़ी की आवृत्ति 6.2 मेगाहर्ट्ज तय की। विशिष्टताओं को पूरा करने में ट्रांजिस्टर और प्रतिरोधों के आकार को अधिकतम करने और इंटरकनेक्शन को कम करने के लिए समायोजन मौलिक थे। इंजीनियरों ने एक बड़े कमरे के फर्श पर चिप लेआउट का 20 फुट बाय 20 फुट का इंजीनियरिंग ड्राइंग रखा।<ref>http://greg.org/archive/2011/12/09/on_the_bellmac-32_and_perhaps_the_worlds_largest_plotter_pen_drawing.html</ref> पूर्ण सर्किट से उत्पादित चिप्स का परीक्षण डिजाइन की गति से अधिक हो गया, और 7, 8, और यहां तक ​​कि 9 मेगाहर्ट्ज की घड़ी आवृत्ति तक पहुंच गया।<ref name=kang>{{Cite web|url=https://ethw.org/First-Hand:The_AT%26T_BELLMAC-32_Microprocessor_Development|title = First-Hand:The AT&T BELLMAC-32 Microprocessor Development|website= Engineering and Technology History Wiki|author=Dr. Sung Mo (Steve) Kang|date = 13 January 2015}}</ref>

बेलमैक 32 में एक इंस्ट्रक्शन फेच यूनिट के साथ एक [[ निर्देश पाइपलाइन ]] है जो मुख्य मेमोरी तक पहुंच को नियंत्रित करने का काम करती है, और एक एक्जीक्यूशन यूनिट है जो प्रक्रिया की निगरानी और डेटा में हेरफेर करने का काम करती है।

निर्देश कतार मेमोरी से प्राप्त निर्देशों से भरी होती है। पता अंकगणितीय इकाई पता गणना के लिए कार्य करती है।

बेलमैक 32 आर्किटेक्चर प्रोग्रामिंग लैंग्वेज इम्प्लिमेंटर्स के लिए कई तरह की सुविधाएं प्रदान करता है। प्रक्रिया मंगलाचरण में चार रजिस्टरों का हेरफेर शामिल है - प्रोग्राम काउंटर, स्टैक पॉइंटर, फ्रेम पॉइंटर और तर्क सूचक - प्रोग्राम प्रक्रियाओं के बीच नियंत्रण स्थानांतरित करने के लिए, प्रोग्राम स्टैक के उपयोग के साथ-साथ रजिस्टर सामग्री को संरक्षित करने और तर्कों को संप्रेषित करने और मूल्यों को वापस करने के लिए। इस तरह की प्रक्रिया लिंकेज का समर्थन करने के लिए चार निर्देश दिए गए हैं: कॉल रिटर्न एड्रेस और तर्क सूचक को स्टैक में सहेजता है, R3 से R8 समावेशी रेंज में चयनित रजिस्टरों को सहेजता है, किसी भी पहले से सहेजे गए रजिस्टरों को पुनर्स्थापित करता है, और रिटर्न से पहले स्टैक फ्रेम प्राप्त करता है आमंत्रण और सहेजे गए वापसी पते पर नियंत्रण लौटाता है। एड्रेसिंग मोड प्रदान किए जाते हैं जो आर्ग्युमेंट पॉइंटर और फ्रेम पॉइंटर के सापेक्ष स्टैक एक्सेस प्रदान करते हैं।<ref name="berenbaum1982">{{ cite journal | url=https://archive.org/details/tutorialsoftware0000unse_s5q2/page/143/mode/1up | title=The Operating System and Language Support Features of the BELLMAC-32 Microprocessor | journal=The Proceedings of the Symposium on Architectural Support for Programming Languages and Operating Systems | publisher=Association for Computing Machinery | date=March 1982 | access-date=24 March 2023 | last1=Berenbaum | first1=Alan D. | last2=Condry | first2=Michael W. | last3=Lu | first3=Priscilla M. | pages=30–38 }}</ref>

 

 

 

 

=== इंटरप्ट हैंडलिंग ===

 

 

बेलमैक 32 आर्किटेक्चर द्वारा चार विशेषाधिकार स्तरों का समर्थन किया जाता है। विशेषाधिकार स्तरों के बीच स्विच करने के लिए, नियंत्रित स्थानांतरण तंत्र प्रदान किया जाता है, प्रोसेसर स्टेटस वर्ड (पीएसडब्ल्यू) रजिस्टर का उपयोग करके विशेषाधिकार स्तर को परिभाषित करने के लिए दो-स्तरीय तालिका पदानुक्रम पर निर्भर करता है और प्रत्येक प्रक्रिया या हैंडलर के स्थान को नियंत्रित कॉल द्वारा लागू किया जाता है। , इस प्रकार एक सिस्टम कॉल तंत्र प्रदान करता है। अपवाद हैंडलिंग इस नियंत्रित कॉल तंत्र को एक उपयुक्त हैंडलर के निष्पादन को निर्देशित करने के लिए नियोजित करती है, जो एक सामान्य अपवाद के लिए एक विशेष द्वितीय-स्तरीय तालिका के माध्यम से पाई जाती है, जिसकी प्रविष्टियाँ एक विशेष आंतरिक राज्य कोड (ISC) से मेल खाती हैं, जिसे PSW रजिस्टर में परिभाषित किया गया है। कार्य करने के लिए बेलमैक 32 की अपवाद-संबंधित सुविधाओं के लिए, एक ऑपरेटिंग सिस्टम कर्नेल को भी प्रत्येक प्रक्रिया के वर्चुअल एड्रेस स्पेस में रहने की उम्मीद है क्योंकि एक अपवाद, एक नियंत्रित हस्तांतरण पर निर्भर, वर्चुअल मेमोरी कॉन्फ़िगरेशन को नहीं बदलेगा।<ref name="berenbaum1982"/>

 

 

=== सी भाषा का समर्थन करने वाले निर्देश ===

 

 

|+ WE 32100 registers

| style="width:100px; background:white; color:black" | ''(bit position)''

! colspan="10" | General registers

| style="background:white; color:black" colspan="3"| Register 0

| style="background:white; color:black"| Register 1

| style="background:white; color:black"| Register 2

| style="background:white; color:black"| Register 3

| style="background:white; color:black"| Register 4

| style="background:white; color:black"| Register 5

| style="background:white; color:black"| Register 6

| style="background:white; color:black"| Register 7

| style="background:white; color:black"| Register 8

| style="background:white; color:black"| Frame Ptr

| style="background:white; color:black"| Argument Ptr

| style="background:white; color:black"| Processor Status Word

| style="background:white; color:black"| Stack Ptr

| style="background:white; color:black"| Process Control Bock Ptr

| style="background:white; color:black"| Interrupt Stack Ptr

| style="background:white; color:black"| Program Counter

बेलमैक 32 में सोलह 32-बिट रजिस्टर हैं। इनमें से तीन (ISP, PCBP, PSW) विशेषाधिकार प्राप्त हैं, जिनका उपयोग ऑपरेटिंग सिस्टम का समर्थन करने के लिए किया जाता है और केवल तभी लिखा जा सकता है जब माइक्रोप्रोसेसर कर्नेल मोड में हो। तीन अन्य रजिस्टर (एसपी, एपी, एफपी) हैं जिनका उपयोग कुछ निर्देशों द्वारा स्टैक पॉइंटर्स के रूप में किया जाता है। निष्पादन स्तर, प्रोसेसर स्थिति शब्द में निर्धारित, चार अवस्थाओं में से एक हो सकता है: कर्नेल, कार्यकारी, पर्यवेक्षक, उपयोगकर्ता।<ref>{{cite web |title=WE 32100 Microprocessor Information Manual |url=http://www.bitsavers.org/pdf/westernElectric/WE_32100_Microprocessor_Information_Manual_Jan85.pdf |publisher=AT&T | date=January 1985}}</ref>

WE 32200 में अतिरिक्त सोलह रजिस्टर हैं,<ref name=attaug87 />इन्हें आठ रजिस्टरों के दो समूहों में विभाजित किया जा रहा है: R16 से R23 उपयोगकर्ता रजिस्टर होने के नाते, किसी भी प्रोसेसर मोड में पढ़ने योग्य और लिखने योग्य, वैश्विक चर और अस्थायी भंडारण के लिए अभिप्रेत है; R24 से R31 कर्नेल, या विशेषाधिकार प्राप्त होने के नाते, रजिस्टर करता है जो केवल कर्नेल मोड में लिखने योग्य हैं, किसी अन्य मोड में पढ़ने योग्य हैं। इन अतिरिक्त रजिस्टरों को उच्च-स्तरीय भाषा संकलक को कोड उत्पन्न करने की अनुमति देने के लिए पेश किया गया था जो उन्हें अक्सर उपयोग किए जाने वाले डेटा को संग्रहीत करने के लिए उपयोग कर सकता है, इस प्रकार ऐसी भाषाओं के निष्पादन प्रदर्शन में सुधार होता है।<ref name="ieeemicro198904_we32200">{{ cite magazine | url=https://archive.org/details/ieee_micro_v9n2_apr_89/page/n15/mode/2up | title=एटी एंड टी WE32200 डिजाइन चैलेंज| magazine=IEEE Micro | date=April 1989 | access-date=19 March 2023 | last1=Huang | first1=Victor K. L. | last2=Seery | first2=James W. | last3=Wu | first3=William S. | last4=Altabet | first4=Saul K. | last5=Killian | first5=Michael J. | last6=Aymeloglu | first6=Simeon | last7=Gabara | first7=Thaddeus J. | last8=Fisher | first8=Aaron L. | last9=Hwang | first9=Inseok S. | last10=Thompson | first10=David W. | pages=14–25 }}</ref>

|+ Processor Status Word

| style="width:100px; background:white; color:black" | ''(bit position)''

प्रोसेस स्टेटस वर्ड रजिस्टर फ़ाइल का हिस्सा है और इसे R11 के रूप में अलिया किया गया है।