एनईसी V20: Difference between revisions

From Vigyanwiki
No edit summary
 
(5 intermediate revisions by 3 users not shown)
Line 3: Line 3:
{{use list-defined references|date=January 2022}}
{{use list-defined references|date=January 2022}}
{{Infobox CPU
{{Infobox CPU
| name          = NEC V20 (µPD70108)
| name          = एनईसी वी20 (μPD70108)
| image          = KL NEC V20.jpg
| image          = KL NEC V20.jpg
| alt            =
| alt            =
| caption        = 8 MHz V20 in plastic DIP package
| caption        = 8 MHz V20 in plastic DIP package
<!----------------- General Info ----------------->
<!----------------- General Info ----------------->
| produced-start = {{Start date and age|1984|03}}<ref name="x86guide-v20-5"/>
| produced-start = {{प्रारंभ तिथि और आयु|1984|03}}<ref name="x86guide-v20-5"/>
| produced-end  = <!-- {{End date and age|19yy|mm}} -->
| produced-end  = <!-- {{End date and age|19yy|mm}} -->
| soldby        =
| soldby        =
| designfirm    =
| designfirm    =
| manuf1        = [[NEC]] (μPD70108)
| manuf1        = [[एनईसी]] (μPD70108)
| manuf2        = [[Sharp Corporation|Sharp]] (LH70108)
| manuf2        = [[शार्प कॉर्पोरेशन|शार्प]] (एलएच70108)
| manuf3        = [[Sony]] (CXQ70108)
| manuf3        = [[सोनी]] (CXQ70108)
| manuf4        = [[Zilog]] (Z70108)
| manuf4        = [[ज़िलॉग]] (Z70108)
| cpuid          =
| cpuid          =
| code          =
| code          =
Line 31: Line 31:
| dmi-slow-unit  =
| dmi-slow-unit  =
| dmi-fast-unit  =
| dmi-fast-unit  =
| data-width    = [[16-bit computing|16 bits]]
| data-width    = [[16-बिट कंप्यूटिंग|16 बिट्स]]
| address-width  =
| address-width  =
| virtual-width  =
| virtual-width  =
Line 58: Line 58:
<!------------------  History  ------------------->
<!------------------  History  ------------------->
| predecessor    =
| predecessor    =
| successor      = [[NEC V60]]
| successor      = [[एनईसी वी60]]
}}
}}


'''एनईसी V20''' एक [[माइक्रोप्रोसेसर]] है जिसे एनईसी द्वारा डिजाइन और निर्मित किया गया था। यह [[इंटेल 8088]] के साथ पिन अनुकूल और ऑब्जेक्ट कोड दोनों अनुकूल है, कुछ एक्सटेंशन के साथ [[इंटेल 80188]] के समान एक निर्देश सेट आर्किटेक्चर (आईएसए) के साथ।<ref name="cpu-world"/> वी20 को मार्च 1984 में प्रस्तुत किया गया था।<ref name="x86guide-v20-5"/><ref name="cpu-world"/>
'''एनईसी V20''' एक [[माइक्रोप्रोसेसर]] है जिसे एनईसी द्वारा डिजाइन और निर्मित किया गया था। यह [[इंटेल 8088]] के साथ पिन अनुकूल और ऑब्जेक्ट कोड दोनों अनुकूल है, कुछ एक्सटेंशन के साथ [[इंटेल 80188]] के समान एक निर्देश सेट आर्किटेक्चर (आईएसए) के साथ।<ref name="cpu-world"/> वी20 को मार्च 1984 में प्रस्तुत किया गया था।<ref name="x86guide-v20-5"/><ref name="cpu-world"/>
== सुविधाएँ ==
== सुविधाएँ ==
V20 के पासे में 63,000 [[ट्रांजिस्टर]] शामिल थे; 8088 सीपीयू के 29,000 से दोगुने से भी अधिक।<ref name="x86guide-v20-5"/> चिप को 8088 द्वारा प्रयुक्त 33% ड्यूटी चक्र की तुलना में 50% के क्लॉक ड्यूटी चक्र के लिए डिज़ाइन किया गया था।<ref name="pcm-dec1985"/> V20 में दो, 16-बिट विस्तृत आंतरिक डेटाबेस हैं, जो दो डेटा स्थानांतरण को एक साथ करने की अनुमति देते हैं।<ref name="ieeem-nov2021"/> इस तरह के अंतरों का मतलब है कि एक V20 आमतौर पर एक ही आवृत्ति पर चलने वाले इंटेल 8088 की तुलना में एक निश्चित समय में अधिक निर्देश पूरा कर सकता है।<ref name="cpu-world"/>
V20 के पासे में 63,000 [[ट्रांजिस्टर]] सम्मिलित थे; 8088 सीपीयू के 29,000 से दोगुने से भी अधिक।<ref name="x86guide-v20-5"/> चिप को 8088 द्वारा प्रयुक्त 33% ड्यूटी चक्र की तुलना में 50% के क्लॉक ड्यूटी चक्र के लिए डिज़ाइन किया गया था।<ref name="pcm-dec1985"/> V20 में दो, 16-बिट विस्तृत आंतरिक डेटाबेस हैं, जो दो डेटा स्थानांतरण को एक साथ करने की अनुमति देते हैं।<ref name="ieeem-nov2021"/> इस तरह के अंतरों का मतलब है कि एक V20 सामान्यतः एक ही आवृत्ति पर चलने वाले इंटेल 8088 की तुलना में एक निश्चित समय में अधिक निर्देश पूरा कर सकता है।<ref name="cpu-world"/>


V20 को 2-माइक्रोन सीमॉस प्रौद्योगिकी में निर्मित किया गया था।<ref name="shmj"/><ref name="pcm-dec1985"/> प्रारंभिक संस्करण 5, 8, और 10 मेगाहर्ट्ज की गति पर चलते थे।<ref name="chipdb"/> 1990 में, निर्माण प्रक्रिया प्रौद्योगिकी के उन्नयन के परिणामस्वरूप बेहतर प्रदर्शन और कम बिजली की खपत के साथ V20H और V20HL का निर्माण हुआ।<ref name="shmj"/> बाद के संस्करणों में 12 और 16 मेगाहर्ट्ज की गति जोड़ी गयी। V20HL भी पूरी तरह से स्थिर थे, जिससे उनकी क्लॉक रुक गई थी।
V20 को 2-माइक्रोन सीमॉस प्रौद्योगिकी में निर्मित किया गया था।<ref name="shmj"/><ref name="pcm-dec1985"/> प्रारंभिक संस्करण 5, 8, और 10 मेगाहर्ट्ज की गति पर चलते थे।<ref name="chipdb"/> 1990 में, निर्माण प्रक्रिया प्रौद्योगिकी के उन्नयन के परिणामस्वरूप बेहतर प्रदर्शन और कम बिजली की खपत के साथ V20H और V20HL का निर्माण हुआ।<ref name="shmj"/> बाद के संस्करणों में 12 और 16 मेगाहर्ट्ज की गति जोड़ी गयी। V20HL भी पूरी तरह से स्थिर थे, जिससे उनकी क्लॉक रुक गई थी।
Line 74: Line 74:


== आईएसए एक्सटेंशन ==
== आईएसए एक्सटेंशन ==
[[File:Sony CXQ70108D 8 1.jpg|thumb|सोनी CXQ70108D 8 मेगाहर्ट्ज]]V20 के आईएसए में बिट हेरफेर, पैक्ड बीसीडी संचालन, गुणा और भाग के निर्देशों के साथ कई निर्देश शामिल हैं जो 8088 द्वारा निष्पादित नहीं किए गए हैं। उनमें इंटेल 80286 से नए वास्तविक-मोड निर्देश भी शामिल हैं।<ref name="pcm-jun1988"/>
[[File:Sony CXQ70108D 8 1.jpg|thumb|सोनी CXQ70108D 8 मेगाहर्ट्ज]]V20 के आईएसए में बिट हेरफेर, पैक्ड बीसीडी संचालन, गुणा और भाग के निर्देशों के साथ कई निर्देश सम्मिलित हैं जो 8088 द्वारा निष्पादित नहीं किए गए हैं। उनमें इंटेल 80286 से नए वास्तविक-मोड निर्देश भी सम्मिलित हैं।<ref name="pcm-jun1988"/>


<code>ADD4S</code>, <code>SUB4S</code>, और <code>CMP4S</code> निर्देश मेमोरी में संग्रहीत विशाल पैक्ड बाइनरी-कोडेड दशमलव संख्याओं को जोड़ने, घटाने और तुलना करने में सक्षम थे। निर्देश <code>ROL4</code>और <code>ROR4</code>चार-बिट निबल्स को घुमाते हैं। एक अन्य परिवार में <code>TEST1</code>, <code>SET1</code>, <code>CLR1</code>, और <code>NOT1</code> निर्देश शामिल हैं, जो अपने ऑपरेंड के एकल बिट्स का परीक्षण, सेट, स्पष्ट और उलटा करते हैं, लेकिन बाद के i80386 समकक्ष <code>[[BT (x86 instruction)|BT]]</code>, <code>[[BTS (x86 instruction)|BTS]]</code>, <code>[[BTR (x86 instruction)|BTR]]</code> और <code>[[BTC (x86 instruction)|BTC]]</code>की तुलना में बहुत कम कुशल हैं; न ही उनकी एनकोडिंग संगत है। एकपक्षीय लंबाई (<code>EXT</code>, <code>INS</code>) के बिट फ़ील्ड निकालने और डालने के लिए दो निर्देश थे। और अंत में, दो अतिरिक्त दोहराव उपसर्ग, <code>[[REP (x86 instruction)|REPE]] और [[REP (x86 instruction)|REPNE]]</code>थे, जिन्होंने बाइट्स या शब्दों की एक स्ट्रिंग (निर्देश<code>[[SCAS (x86 instruction)|SCAS]]</code>और<code>[[CMPS (x86 instruction)|CMPS]]</code>के साथ) को स्कैन करने के लिए मूल आरईपीई और आरईपीएनई निर्देशों में संशोधन किया, जबकि कम या ज्यादा की स्थिति सही थी।<ref name="nec-um" />
<code>ADD4S</code>, <code>SUB4S</code>, और <code>CMP4S</code> निर्देश मेमोरी में संग्रहीत विशाल पैक्ड बाइनरी-कोडेड दशमलव संख्याओं को जोड़ने, घटाने और तुलना करने में सक्षम थे। निर्देश <code>ROL4</code>और <code>ROR4</code>चार-बिट निबल्स को घुमाते हैं। एक अन्य परिवार में <code>TEST1</code>, <code>SET1</code>, <code>CLR1</code>, और <code>NOT1</code> निर्देश सम्मिलित हैं, जो अपने ऑपरेंड के एकल बिट्स का परीक्षण, सेट, स्पष्ट और उलटा करते हैं, लेकिन बाद के i80386 समकक्ष <code>[[BT (x86 instruction)|BT]]</code>, <code>[[BTS (x86 instruction)|BTS]]</code>, <code>[[BTR (x86 instruction)|BTR]]</code> और <code>[[BTC (x86 instruction)|BTC]]</code>की तुलना में बहुत कम कुशल हैं; न ही उनकी एनकोडिंग अनुकूल है। एकपक्षीय लंबाई (<code>EXT</code>, <code>INS</code>) के बिट फ़ील्ड निकालने और डालने के लिए दो निर्देश थे। और अंत में, दो अतिरिक्त दोहराव उपसर्ग, <code>[[REP (x86 instruction)|REPE]] और [[REP (x86 instruction)|REPNE]]</code>थे, जिन्होंने बाइट्स या शब्दों की एक स्ट्रिंग (निर्देश<code>[[SCAS (x86 instruction)|SCAS]]</code>और<code>[[CMPS (x86 instruction)|CMPS]]</code>के साथ) को स्कैन करने के लिए मूल आरईपीई और आरईपीएनई निर्देशों में संशोधन किया, जबकि कम या ज्यादा की स्थिति सही थी।<ref name="nec-um" />


V20 ने एक मोड की पेशकश की जो इंटेल 8080 सीपीयू का अनुकरण करता था। 8080 अनुकरण प्रारंभ करने के लिए एक<code>BRKEM</code>अनुदेश जारी किया जाता है। निर्देश का ऑपरेंड एक इंटरप्ट संख्या निर्दिष्ट करता है जिसके वेक्टर में सेगमेंट:ऑफसेट होता है जहां अनुकरण शुरू होना है। समाप्त करने के लिए, 8080 कोड में एक<code>RETEM</code>निर्देश जारी किया जाता है। एक सुविधा जिसे अक्सर नियोजित नहीं किया जाता है वह है<code>CALLN</code>(कॉल नेटिव) जो 8086-प्रकार की इंटरप्ट कॉल जारी करती है जो x86 कोड (जो IRET का उपयोग करके वापस आती है) को 8080 कोड के साथ मिलाने में सक्षम बनाती है।
V20 ने एक मोड की प्रस्ताव की जो इंटेल 8080 सीपीयू का अनुकरण करता था। 8080 अनुकरण प्रारंभ करने के लिए एक<code>BRKEM</code>अनुदेश जारी किया जाता है। निर्देश का ऑपरेंड एक इंटरप्ट संख्या निर्दिष्ट करता है जिसके वेक्टर में सेगमेंट:ऑफसेट होता है जहां अनुकरण प्रारम्भ होना है। समाप्त करने के लिए, 8080 कोड में एक<code>RETEM</code>निर्देश जारी किया जाता है। एक सुविधा जिसे प्रायः नियोजित नहीं किया जाता है वह है<code>CALLN</code>(कॉल नेटिव) जो 8086-प्रकार की इंटरप्ट कॉल जारी करती है जो x86 कोड (जो IRET का उपयोग करके वापस आती है) को 8080 कोड के साथ मिलाने में सक्षम बनाती है।


एक अन्य मोड ने प्रोसेसर को <code>HALT</code> निर्देश के माध्यम से बिजली-बचत स्थिति में डाल दिया था।<ref name="chipdb"/><ref name="tpc-v20"/>
एक अन्य मोड ने प्रोसेसर को <code>HALT</code> निर्देश के माध्यम से बिजली-बचत स्थिति में डाल दिया था।<ref name="chipdb"/><ref name="tpc-v20"/>
Line 91: Line 91:


== संस्करण और उत्तराधिकारी ==
== संस्करण और उत्तराधिकारी ==
[[File:NEC V20 CPU chip.jpg|thumb|एक मदरबोर्ड पर V20]]
[[File:NEC V20 CPU chip.jpg|thumb|मदरबोर्ड पर V20]]
[[File:KL NEC V30.jpg|thumb|एनईसी वी30 (μPD70116), 10 मेगाहर्ट्ज]]
[[File:KL NEC V30.jpg|thumb|एनईसी वी30 (μPD70116), 10 मेगाहर्ट्ज]]
[[File:NEC V40.png|thumb|एनईसी V40 (μPD70208)]]
[[File:NEC V40.png|thumb|एनईसी V40 (μPD70208)]]
[[File:UPD70236 01.jpg|thumb|एनईसी V53A (µPD70236A)]]
[[File:UPD70236 01.jpg|thumb|एनईसी V53A (µPD70236A)]]
{| class="wikitable"
|-
! width="100"|Product
! width="80"|Part no.
! width="1200"|Details
|-
|'''NEC V30'''
| μPD70116
| Essentially an NEC V20 with a 16-bit external data bus, the V30 was pin compatible with the [[Intel 8086]]. The V30 was a factory upgrade from the 8086 used in the [[GTD-5 EAX]] Class 5 central office switch. It was also used in the [[Psion Series 3]], the [[NEC PC-9801]]VM, the [[Olivetti]] PCS86, the [[Applied Engineering]] "PC Transporter" card for the [[Apple II]] series of computers, and in various arcade machines (particularly ones made by [[Irem]]) in the late 1980s. Years later, a low-voltage V30 MZ version was used in [[Bandai]]'s handheld [[WonderSwan]] game console.
|-
| '''NEC V20HL'''
| μPD70108H
| High-speed (up to 16&nbsp;MHz), low-power version of the V20.
|-
| '''NEC V30HL'''
| μPD70116H
| High-speed (up to 16&nbsp;MHz), low-power version of the V30.
|-
| '''[[NEC V25]]'''
| µPD70320
| A [[microcontroller]] version of the NEC V20.
|-
| '''NEC V25HS'''
| μPD79011
| A version of the V25 with the [[RX116]] RTOS in the internal ROM.
|-
| '''NEC V25+'''
| μPD70325
| High-speed version of the V25.
|-
| '''NEC V33'''
| μPD70136
| A version of the V30 with separate address and data buses and with instruction decode done by hardwired logic rather than a microprogrammed control store. Throughput is twice as high as a V30 for the same clock frequency. The V33 has performance equivalent to [[Intel 80286]]. Memory address space is increased to 16M bytes. Two additional instructions, <code>BRKXA</code> and <code>RETXA</code>, support the extended addressing mode. 8080 emulation is not supported.
|-
| '''NEC V33A'''
| μPD70136A
| Differs from the V33 in that it has interrupt vector numbers compatible with Intel's 80X86 processors.
|-
| '''NEC V35'''
| μPD70330
| A microcontroller version of the NEC V30.
|-
| '''NEC V35HS'''
| μPD79021
| A version of the V35 with the RX116 RTOS in the internal ROM.
|-
| '''NEC V35+'''
| μPD70335
| A high-speed version of the V35.
|-
| '''NEC V40'''
| μPD70208
| An embedded version of the V20, integrated Intel-compatible [[Intel 8251|8251]] [[USART]], [[Intel 8253|8253]] programmable interval timer, and [[Intel 8255|8255]] parallel port interface. Used in the Olivetti PC1, Digisystems Jetta XD, the [[Sharp PC-4500]] and the [[Zenith Eazy PC]].
|-
| '''NEC V40HL'''
| μPD70208H
| A high-speed, low-voltage version of the V40.
|-
| '''NEC V50'''
| μPD70216
| An embedded version of the V30. It is the main CPU in the [[Akai S1000]] and S1100, and the [[Korg M1]].<ref name="korgm1-sm"/><ref name="mz5606-korg-m1r" />
|-
| '''NEC V50HL'''
| μPD70216H
| A high-speed, low-voltage version of the V50.
|-
| '''NEC V41'''
| μPD70270
| Integrates a V30HL core and [[IBM Personal Computer XT|PC-XT]] peripherals: [[Intel 8255|8255]] parallel port interface, [[Intel 8253|8254]] programmable interval timer, [[Intel 8259|8259]] PIC, [[Intel 8237|8237]] DMA controller and [[Intel 8042|8042]] keyboard controller. Also integrates full DRAM controller.
|-
| '''NEC V51'''
| μPD70280
| Integrates a V30HL core and [[IBM Personal Computer XT|PC-XT]] peripherals: [[Intel 8255|8255]] parallel port interface, [[Intel 8253|8254]] programmable interval timer, [[Intel 8259|8259]] PIC, [[Intel 8237|8237]] DMA controller and [[Intel 8042|8042]] keyboard controller. Also integrates full DRAM controller. Was used in the [[Olivetti Quaderno]] PT-XT-20.
|-
| '''NEC V53'''
| μPD70236
| Integrates a V33 core with 4-channel DMA (μPD71087/i8237), UART (μPD71051/i8251), three timer/counters (μPD71054/[[Intel 8253|i8254]]) and interrupt controller (μPD71059/[[Intel 8259|i8259]]).  It was used in the [[Akai MPC|Akai MPC3000]]<ref name="MPC3000"/><ref name="aj-mpc3000"/> and [[Akai SG01v]].
|-
| '''NEC V53A'''
| μPD70236A
| Integrates some peripherals with a V33A core. Used in [[Sharp Zaurus|Sharp Zaurus PI-B304/B308]]
|-
| '''NEC V55PI'''
| μPD70433
|
|-
| '''[[Vadem]] VG230'''
|
| A single-chip PC platform.<ref name="vadem-dm"/> The VG230 contained a 16&nbsp;MHz NEC V30HL processor and IBM PC/XT-compatible core logic, LCD controller (CGA/AT&amp;T640x400) with touch-plane support, keyboard matrix scanner, dual [[PCMCIA]] 2.1 card controller, [[Expanded memory|EMS]] 4.0 hardware support for up to 64&nbsp;MB, and built-in timer, PIC, DMA, UART and RTC controllers. It was used in the [[HP OmniGo 100]], [[HP OmniGo 120|120]] and [[IBM Simon]].<ref name="ibm-simon"/>
|-
| '''[[Vadem]] VG330'''
|
| Successor to the VG230, it contained a 32&nbsp;MHz NEC V30MX processor and IBM PC/AT-compatible core logic with dual PICs, LCD controller (640x480), keyboard matrix scanner, [[PC Card]] ExCA 2.1 controller and SIR port.
|-
| '''[[NEC V60]]'''
| μPD70616
| With the V60 processor, NEC departed from the x86 design and launched a new, 32-bit [[Complex instruction set computer|CISC]] architecture. The V60 and the V70, which differed mainly in the widths of their respective external address and data busses, both included a V20/V30 emulation mode.<ref name="V60-Prog-Ref-Man"/>{{rp|§10}}<ref name="tcs-necfpu"/>
|}
{| class="wikitable"
{| class="wikitable"
!उत्पाद
!उत्पाद
Line 201: Line 102:
|'''एनईसी वी30'''
|'''एनईसी वी30'''
|μPD70116
|μPD70116
|अनिवार्य रूप से 16-बिट बाहरी डेटा बस के साथ एक NEC V20, V30 इंटेल 8086 के साथ पिन संगत था । V30 GTD-5 EAX क्लास 5 सेंट्रल ऑफिस स्विच में इस्तेमाल किए गए 8086 से एक फैक्ट्री अपग्रेड था । इसका उपयोग Psion सीरीज 3 , NEC PC-9801 VM, ओलिवेटी PCS86, Apple II सीरीज के कंप्यूटरों के लिए एप्लाइड इंजीनियरिंग "PC ट्रांसपोर्टर" कार्ड और विभिन्न आर्केड मशीनों (विशेष रूप से Irem द्वारा बनाई गई ) में भी किया गया था। 1980 के दशक के अंत में. वर्षों बाद, बंदाई के हैंडहेल्ड वंडरस्वान गेम कंसोल में एक लो-वोल्टेज V30 MZ संस्करण का उपयोग किया गया ।
|अनिवार्य रूप से 16-बिट बाहरी डेटा बस के साथ एक NEC V20, V30 इंटेल 8086 के साथ पिन अनुकूल था । V30 GTD-5 EAX क्लास 5 सेंट्रल ऑफिस स्विच में उपयोग किए गए 8086 से एक फैक्ट्री अपग्रेड था । इसका उपयोग Psion सीरीज 3 , NEC PC-9801 VM, ओलिवेटी PCS86, Apple II सीरीज के कंप्यूटरों के लिए एप्लाइड इंजीनियरिंग "PC ट्रांसपोर्टर" कार्ड और विभिन्न आर्केड मशीनों (विशेष रूप से Irem द्वारा बनाई गई ) में भी किया गया था। 1980 के दशक के अंत में. वर्षों बाद, बंदाई के हैंडहेल्ड वंडरस्वान गेम कंसोल में एक लो-वोल्टेज V30 MZ संस्करण का उपयोग किया गया ।
|-
|-
|'''एनईसी वी20HL'''
|'''एनईसी वी20एचएल'''
|μPD70108H
|μPD70108H
|V20 का हाई-स्पीड (16 मेगाहर्ट्ज तक), कम-शक्ति वाला संस्करण।
|V20 का हाई-स्पीड (16 मेगाहर्ट्ज तक), कम-शक्ति वाला संस्करण।
|-
|-
|'''एनईसी वी30HL'''
|'''एनईसी वी30एचएल'''
|μPD70116H
|μPD70116H
|V30 का हाई-स्पीड (16 मेगाहर्ट्ज तक), कम-शक्ति वाला संस्करण।
|V30 का हाई-स्पीड (16 मेगाहर्ट्ज तक), कम-शक्ति वाला संस्करण।
Line 229: Line 130:
|'''एनईसी वी33ए'''
|'''एनईसी वी33ए'''
|μPD70136A
|μPD70136A
|V33 से भिन्न है क्योंकि इसमें इंटेल के 80X86 प्रोसेसर के साथ संगत इंटरप्ट वेक्टर नंबर हैं।
|V33 से भिन्न है क्योंकि इसमें इंटेल के 80X86 प्रोसेसर के साथ अनुकूल इंटरप्ट वेक्टर नंबर हैं।
|-
|-
|'''एनईसी वी35'''
|'''एनईसी वी35'''
Line 245: Line 146:
|'''एनईसी वी40'''
|'''एनईसी वी40'''
|μPD70208
|μPD70208
|V20 का एक एम्बेडेड संस्करण, एकीकृत इंटेल-संगत 8251 USART , 8253 प्रोग्रामयोग्य अंतराल टाइमर और 8255 समानांतर पोर्ट इंटरफ़ेस। ओलिवेटी पीसी1, डिजीसिस्टम्स जेट्टा एक्सडी, शार्प पीसी-4500 और जेनिथ ईज़ी पीसी में उपयोग किया जाता है।
|V20 का एक एम्बेडेड संस्करण, एकीकृत इंटेल-अनुकूल 8251 USART , 8253 प्रोग्रामयोग्य अंतराल टाइमर और 8255 समानांतर पोर्ट इंटरफ़ेस। ओलिवेटी पीसी1, डिजीसिस्टम्स जेट्टा एक्सडी, शार्प पीसी-4500 और जेनिथ ईज़ी पीसी में उपयोग किया जाता है।
|-
|-
|'''एनईसी वी40HL'''
|'''एनईसी वी40एचएल'''
|μPD70208H
|μPD70208H
|V40 का एक हाई-स्पीड, लो-वोल्टेज संस्करण।
|V40 का एक हाई-स्पीड, लो-वोल्टेज संस्करण।
Line 253: Line 154:
|'''एनईसी वी50'''
|'''एनईसी वी50'''
|μPD70216
|μPD70216
|V30 का एक एम्बेडेड संस्करण. यह Akai S1000 और S1100 और Korg M1 में मुख्य CPU है।<ref name="korgm1-sm" /><ref name="mz5606-korg-m1r" />  
|V30 का एक एम्बेडेड संस्करण. यह Akai S1000 और S1100 और Korg M1 में मुख्य CPU है।<ref name="korgm1-sm" /><ref name="mz5606-korg-m1r" />
|-
|-
|'''एनईसी V50HL'''
|'''एनईसी वी50एचएल'''
|μPD70216H
|μPD70216H
|V50 का एक हाई-स्पीड, लो-वोल्टेज संस्करण।
|V50 का एक हाई-स्पीड, लो-वोल्टेज संस्करण।
Line 269: Line 170:
|'''एनईसी वी53'''
|'''एनईसी वी53'''
|μPD70236
|μPD70236
|4-चैनल DMA (μPD71087/i8237), UART (μPD71051/i8251), तीन टाइमर/काउंटर (μPD71054/ i8254 ) और इंटरप्ट कंट्रोलर (μPD71059/ i8259 ) के साथ V33 कोर को एकीकृत करता है। इसका उपयोग Akai MPC3000  और Akai SG01v में किया गया था।<ref name="MPC3000" /><ref name="aj-mpc3000" />  
|4-चैनल DMA (μPD71087/i8237), UART (μPD71051/i8251), तीन टाइमर/काउंटर (μPD71054/ i8254 ) और इंटरप्ट कंट्रोलर (μPD71059/ i8259 ) के साथ V33 कोर को एकीकृत करता है। इसका उपयोग Akai MPC3000  और Akai SG01v में किया गया था।<ref name="MPC3000" /><ref name="aj-mpc3000" />
|-
|-
|'''एनईसी वी53A'''
|'''एनईसी वी53ए'''
|μPD70236A
|μPD70236A
|कुछ बाह्य उपकरणों को V33A कोर के साथ एकीकृत करता है। शार्प ज़ौरस PI-B304/B308 में प्रयुक्त
|कुछ बाह्य उपकरणों को V33A कोर के साथ एकीकृत करता है। शार्प ज़ौरस PI-B304/B308 में प्रयुक्त
Line 281: Line 182:
|'''वेडेम वीजी230'''
|'''वेडेम वीजी230'''
|
|
|एक सिंगल-चिप पीसी प्लेटफ़ॉर्म।<ref name="vadem-dm" /> वीजी230 में 16 मेगाहर्ट्ज एनईसी वी30एचएल प्रोसेसर और आईबीएम पीसी/एक्सटी-संगत कोर लॉजिक, टच-प्लेन सपोर्ट के साथ एलसीडी कंट्रोलर (सीजीए/एटी&टी640x400), कीबोर्ड मैट्रिक्स स्कैनर, डुअल पीसीएमसीआईए 2.1 कार्ड कंट्रोलर, ईएमएस 4.0 हार्डवेयर सपोर्ट शामिल था । 64 एमबी तक, और अंतर्निर्मित टाइमर, पीआईसी, डीएमए, यूएआरटी और आरटीसी नियंत्रक। इसका उपयोग एचपी ओम्निगो 100,120 और आईबीएम साइमन में किया गया था।<ref name="ibm-simon" />
|एक सिंगल-चिप पीसी प्लेटफ़ॉर्म।<ref name="vadem-dm" /> वीजी230 में 16 मेगाहर्ट्ज एनईसी वी30एचएल प्रोसेसर और आईबीएम पीसी/एक्सटी-अनुकूल कोर लॉजिक, टच-प्लेन सपोर्ट के साथ एलसीडी कंट्रोलर (सीजीए/एटी&टी640x400), कीबोर्ड मैट्रिक्स स्कैनर, डुअल पीसीएमसीआईए 2.1 कार्ड कंट्रोलर, ईएमएस 4.0 हार्डवेयर सपोर्ट सम्मिलित था । 64 एमबी तक, और अंतर्निर्मित टाइमर, पीआईसी, डीएमए, यूएआरटी और आरटीसी नियंत्रक। इसका उपयोग एचपी ओम्निगो 100,120 और आईबीएम साइमन में किया गया था।<ref name="ibm-simon" />
|-
|-
|'''वेडेम वीजी330'''
|'''वेडेम वीजी330'''
|
|
|वीजी230 के उत्तराधिकारी, इसमें 32 मेगाहर्ट्ज एनईसी वी30एमएक्स प्रोसेसर और आईबीएम पीसी/एटी-संगत कोर लॉजिक के साथ दोहरी पीआईसी, एलसीडी नियंत्रक (640x480), कीबोर्ड मैट्रिक्स स्कैनर, पीसी कार्ड एक्ससीए 2.1 नियंत्रक और एसआईआर पोर्ट शामिल थे ।
|वीजी230 के उत्तराधिकारी, इसमें 32 मेगाहर्ट्ज एनईसी वी30एमएक्स प्रोसेसर और आईबीएम पीसी/एटी-अनुकूल कोर लॉजिक के साथ दोहरी पीआईसी, एलसीडी नियंत्रक (640x480), कीबोर्ड मैट्रिक्स स्कैनर, पीसी कार्ड एक्ससीए 2.1 नियंत्रक और एसआईआर पोर्ट सम्मिलित थे ।
|-
|-
|'''एनईसी वी60'''
|'''एनईसी वी60'''
|μPD70616
|μPD70616
|V60 प्रोसेसर के साथ, NEC ने x86 डिज़ाइन से प्रस्थान किया और एक नया, 32-बिट CISC आर्किटेक्चर लॉन्च किया। V60 और V70, जो मुख्य रूप से उनके संबंधित बाहरी पते और डेटा बसों की चौड़ाई में भिन्न थे, दोनों में V20/V30 इम्यूलेशन मोड शामिल था।<ref name="V60-Prog-Ref-Man" />{{rp|§10}}<ref name="tcs-necfpu" />
|V60 प्रोसेसर के साथ, NEC ने x86 डिज़ाइन से प्रस्थान किया और एक नया, 32-बिट CISC आर्किटेक्चर लॉन्च किया। V60 और V70, जो मुख्य रूप से उनके संबंधित बाहरी पते और डेटा बसों की चौड़ाई में भिन्न थे, दोनों में V20/V30 इम्यूलेशन मोड सम्मिलित था।<ref name="V60-Prog-Ref-Man" />{{rp|§10}}<ref name="tcs-necfpu" />
|}
|}






 
<gallery caption="डाई फोटोस" mode="packed" heights="200px">
 
 
 
 
<gallery caption="Die photos" mode="packed" heights="200px">
Image:NEC_V30_die.JPG|एनईसी V30
Image:NEC_V30_die.JPG|एनईसी V30
Image:NEC_V50_die.JPG|एनईसी V50
Image:NEC_V50_die.JPG|एनईसी V50
Line 307: Line 203:


== यह भी देखें ==
== यह भी देखें ==
* [[NEC RX116]], समर्पित [[ITRON]]-1-आधारित 16-बिट RTOS
 
* NEC μPD9002, एक Z80 और x86 अनुकूल CPU
* एनईसी आरएक्स116, समर्पित आईट्रॉन-1-आधारित 16-बिट आरटीओएस
* [[वीआईए टेक्नोलॉजीज]] [[वैकल्पिक निर्देश सेट]], वैकल्पिक निर्देश सेट मोड में प्रवेश करने और बाहर निकलने के लिए एक समान योजना को लागू करने वाला एक सीपीयू
* एनईसी μPD9002, एक Z80 और x86 अनुकूल सीपीयू
* वीआईए टेक्नोलॉजीज वैकल्पिक निर्देश सेट, एक सीपीयू वैकल्पिक निर्देश सेट मोड में प्रवेश करने और बाहर निकलने के लिए एक समान योजना लागू करता है।


== संदर्भ ==
== संदर्भ ==
Line 370: Line 267:


{{NEC Corporation}}
{{NEC Corporation}}
[[Category: एनईसी V20]] [[Category: NEC x86 माइक्रोप्रोसेसर|V20]] [[Category: 16-बिट माइक्रोप्रोसेसर]]


[[Category: Machine Translated Page]]
[[Category:16-बिट माइक्रोप्रोसेसर]]
[[Category:Articles with invalid date parameter in template]]
[[Category:CS1 location test]]
[[Category:CS1 uses 日本語-language script (ja)]]
[[Category:CS1 русский-language sources (ru)]]
[[Category:CS1 日本語-language sources (ja)]]
[[Category:Citation Style 1 templates|M]]
[[Category:Collapse templates]]
[[Category:Created On 19/06/2023]]
[[Category:Created On 19/06/2023]]
[[Category:Lua-based templates]]
[[Category:Machine Translated Page]]
[[Category:NEC x86 माइक्रोप्रोसेसर|V20]]
[[Category:Navigational boxes| ]]
[[Category:Navigational boxes without horizontal lists]]
[[Category:Pages with script errors]]
[[Category:Sidebars with styles needing conversion]]
[[Category:Template documentation pages|Documentation/doc]]
[[Category:Templates Vigyan Ready]]
[[Category:Templates based on the Citation/CS1 Lua module]]
[[Category:Templates generating COinS|Cite magazine]]
[[Category:Templates generating microformats]]
[[Category:Templates that add a tracking category]]
[[Category:Templates that are not mobile friendly]]
[[Category:Templates that generate short descriptions]]
[[Category:Templates using TemplateData]]
[[Category:Use dmy dates from January 2022]]
[[Category:Use list-defined references from January 2022]]
[[Category:Wikipedia fully protected templates|Cite magazine]]
[[Category:Wikipedia metatemplates]]

Latest revision as of 11:42, 13 July 2023