डीडीआर3 एसडीआरएएम: Difference between revisions

From Vigyanwiki
No edit summary
No edit summary
 
(30 intermediate revisions by 4 users not shown)
Line 1: Line 1:
{{short description|Third generation of double-data-rate synchronous dynamic random-access memory}}
{{short description|Third generation of double-data-rate synchronous dynamic random-access memory}}
{{about|the computer main memory|the graphics memory|GDDR3|the mobile memory|LPDDR3|the video game|Dance Dance Revolution 3rdMix}}


{{Infobox memory
| abbr      = DDR3 SDRAM
| name      = Double Data Rate 3 Synchronous Dynamic Random-Access Memory
| image      = File:2013 Transcend TS512MLK72V6N-(straightened).jpg
| caption    = 4 GB PC3-12800 ECC DDR3 DIMM
| developer  = [[JEDEC]]
| type      = [[Synchronous dynamic random-access memory]] (SDRAM)
| generation = 3rd generation
| release    = {{Start date|2007}}
| standards  = {{Unbulleted list|DDR3-800 (PC3-6400)|DDR3-1066 (PC3-8500)|DDR3-1333 (PC3-10600)|DDR3-1600 (PC3-12800)|DDR3-1866 (PC3-14900)|DDR3-2133 (PC3-17000)}}
| clock_rate = {{Nowrap|400–1066 MHz}}
| cycle_time =
| prefetch  =
| bus_clock_rate =
| transfer_rate  =
| bandwidth =
| voltage  = {{Nowrap| Reference 1.5 V}}
| predecessor = [[DDR2 SDRAM]] (2003)
| successor = [[DDR4 SDRAM]] (2014)
}}
डबल डेटा रेट 3 सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (DDR3 SDRAM) एक उच्च बैंडविड्थ (कंप्यूटिंग) (डबल डेटा रेट) इंटरफ़ेस के साथ सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (SDRAM) का एक प्रकार है, और 2007 से उपयोग में है। डीडीआर एसडीआरएएम और डीडीआर2 एसडीआरएएम के लिए उच्च गति उत्तराधिकारी और डीडीआर4 एसडीआरएएम सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (एसडीआरएएम) चिप्स के पूर्ववर्ती हैं। DDR3 SDRAM अलग-अलग सिग्नलिंग वोल्टेज, समय और अन्य कारकों के कारण किसी भी प्रकार की रैंडम-एक्सेस मेमोरी (RAM) के साथ न तो फॉरवर्ड कम्पैटिबिलिटी है और न ही बैकवर्ड कम्पैटिबिलिटी।


DDR3 एक DRAM इंटरफ़ेस विनिर्देश है। वास्तविक DRAM सरणियाँ जो डेटा को संग्रहीत करती हैं, समान प्रदर्शन के साथ पहले के प्रकारों के समान होती हैं। अपने तत्काल पूर्ववर्ती DDR2 SDRAM पर DDR3 SDRAM का प्राथमिक लाभ, उच्च बैंडविड्थ या पीक डेटा दरों को सक्षम करते हुए, दो बार दर (आंतरिक मेमोरी सरणियों की गति से आठ गुना) पर डेटा स्थानांतरित करने की क्षमता है।


DDR3 मानक 8 गीगाबिट्स (Gbit) तक की DRAM चिप क्षमता की अनुमति देता है, और प्रति DDR3 DIMM कुल अधिकतम 16 गीगाबाइट्स (GB) के लिए 64 बिट्स की चार मेमोरी रैंक तक की अनुमति देता है। 2013 में आइवी ब्रिज-ई तक हार्डवेयर सीमा तय नहीं होने के कारण, अधिकांश पुराने इंटेल सीपीयू केवल 8GB DIMM के लिए 4-Gbit चिप्स तक का समर्थन करते हैं (Intel के Core 2 DDR3 चिपसेट केवल 2 Gbit तक का समर्थन करते हैं)। सभी एएमडी सीपीयू 16 जीबी डीडीआर3 डीआईएमएम के लिए पूर्ण विनिर्देशन का सही ढंग से समर्थन करते हैं।<ref>{{Cite web |url=http://www.anandtech.com/show/7742/im-intelligent-memory-to-release-16gb-unregistered-ddr3-modules |title=I'M इंटेलिजेंट मेमोरी 16GB अपंजीकृत DDR3 मॉड्यूल जारी करने के लिए|date=2014-02-11 |first=Ian |last=Cutress |website=anandtech.com |access-date=2015-04-20}}</ref>
'''डबल डेटा रेट 3 सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (डीडीआर3 एसडीआरएएम)''' एक उच्च बैंडविड्थ (कंप्यूटिंग) (डबल डेटा रेट) इंटरफ़ेस के साथ सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (एसडीआरएएम) का एक प्रकार है, और 2007 से उपयोग में है। डीडीआर एसडीआरएएम और डीडीआर2 एसडीआरएएम के लिए उच्च गति उत्तराधिकारी और डीडीआर4 एसडीआरएएम सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (एसडीआरएएम) चिप्स के पूर्ववर्ती हैं। डीडीआर3 एसडीआरएएम अलग-अलग सिग्नलिंग वोल्टेज, समय और अन्य कारकों के कारण किसी भी प्रकार की रैंडम-एक्सेस मेमोरी (रैम) के साथ न तो अग्रिम समानता है और न ही पश्चवर्ती समानता।
 
डीडीआर3 एक डीआरएएम इंटरफ़ेस विनिर्देश है। वास्तविक डीआरएएम सरणियाँ जो डेटा को संग्रहीत करती हैं, समान प्रदर्शन के साथ पहले के प्रकारों के समान होती हैं। अपने तत्काल पूर्ववर्ती डीडीआर2 एसडीआरएएम पर डीडीआर3 एसडीआरएएम का प्राथमिक लाभ, उच्च बैंडविड्थ या पीक डेटा गति को सक्षम करते हुए, दो बार गति (आंतरिक मेमोरी सरणियों की गति से आठ गुना) पर डेटा स्थानांतरित करने की क्षमता है।
 
डीडीआर3 मानक 8 गीगाबिट्स (जीबीit) तक की डीआरएएम चिप क्षमता की अनुमति देता है, और प्रति डीडीआर3 डीआईएमएम कुल अधिकतम 16 गीगाबाइट्स (जीबी) के लिए 64 बिट्स की चार मेमोरी रैंक तक की अनुमति देता है। 2013 में आइवी ब्रिज-ई तक हार्डवेयर सीमा तय नहीं होने के कारण, अधिकांश पुराने इंटेल सीपीयू केवल 8जीबी डीआईएमएम के लिए 4-जीबीit चिप्स तक का समर्थन करते हैं (इंटेल के कोर 2 डीडीआर3 चिपसेट केवल 2 जीबीit तक का समर्थन करते हैं)। सभी एएमडी सीपीयू 16 जीबी डीडीआर3 डीआईएमएम के लिए पूर्ण विनिर्देशन का सही ढंग से समर्थन करते हैं।<ref>{{Cite web |url=http://www.anandtech.com/show/7742/im-intelligent-memory-to-release-16gb-unregistered-ddr3-modules |title=I'M इंटेलिजेंट मेमोरी 16GB अपंजीकृत DDR3 मॉड्यूल जारी करने के लिए|date=2014-02-11 |first=Ian |last=Cutress |website=anandtech.com |access-date=2015-04-20}}</ref>
 




== इतिहास ==
== इतिहास ==
फरवरी 2005 में, सैमसंग ने पहला प्रोटोटाइप DDR3 मेमोरी चिप प्रस्तुत किया। सैमसंग ने DDR3 के विकास और मानकीकरण में एक प्रमुख भूमिका निभाई।<ref name="phys"/><ref name="samsung2000s">{{cite web |title=2000 से 2009 तक हमारी गौरवशाली विरासत|url=https://www.samsung.com/semiconductor/about-us/history-03/ |website=[[Samsung Semiconductor]] |publisher=[[Samsung]] |access-date=25 June 2019}}</ref> मई 2005 में, JEDEC समिति के अध्यक्ष, देसी रोडेन ने कहा कि DDR3 का विकास लगभग 3 वर्षों से चल रहा था।<ref name="digitimes_2005">{{cite web |url=http://www.digitimes.com/news/a20050530PR201.html |archive-url=https://web.archive.org/web/20130413141103/http://www.digitimes.com/news/a20050530PR201.html |title=JEDEC: रास्ते में स्मृति मानक|first=Vyacheslav |last=Sobolev |website=DigiTimes.com |date=2005-05-31 |access-date=2011-04-28 |quote=''JEDEC DDR3 मानक के विकास में पहले से ही अच्छी तरह से साथ है, और हम इस पर लगभग तीन वर्षों से काम कर रहे हैं .... ऐतिहासिक मॉडल का अनुसरण करते हुए, आप एक नई तकनीक के लिए उसी तीन साल के संक्रमण की यथोचित अपेक्षा कर सकते हैं जो आपने मानक मेमोरी की पिछली कई पीढ़ियों को देखा है''|url-status=dead |archive-date=April 13, 2013 }}</रेफरी>
फरवरी 2005 में, सैमसंग ने पहला प्रोटोटाइप डीडीआर3 मेमोरी चिप प्रस्तुत किया। सैमसंग ने डीडीआर3 के विकास और मानकीकरण में एक प्रमुख भूमिका निभाई।<ref name="phys"/><ref name="samsung2000s">{{cite web |title=2000 से 2009 तक हमारी गौरवशाली विरासत|url=https://www.samsung.com/semiconductor/about-us/history-03/ |website=[[Samsung Semiconductor]] |publisher=[[Samsung]] |access-date=25 June 2019}}</ref> मई 2005 में, JEDEC समिति के अध्यक्ष, डेसी रोडेन ने कहा कि डीडीआर3 का विकास लगभग 3 वर्षों से चल रहा था।<ref name="digitimes_2005">{{cite web |url=http://www.digitimes.com/news/a20050530PR201.html |archive-url=https://web.archive.org/web/20130413141103/http://www.digitimes.com/news/a20050530PR201.html |title=JEDEC: रास्ते में स्मृति मानक|first=Vyacheslav |last=Sobolev |website=DigiTimes.com |date=2005-05-31 |access-date=2011-04-28 |quote=''JEDEC DDR3 मानक के विकास में पहले से ही अच्छी तरह से साथ है, और हम इस पर लगभग तीन वर्षों से काम कर रहे हैं .... ऐतिहासिक मॉडल का अनुसरण करते हुए, आप एक नई तकनीक के लिए उसी तीन साल के संक्रमण की यथोचित अपेक्षा कर सकते हैं जो आपने मानक मेमोरी की पिछली कई पीढ़ियों को देखा है''|url-status=dead |archive-date=April 13, 2013 }}</रेफरी>


DDR3 को आधिकारिक तौर पर 2007 में लॉन्च किया गया था, लेकिन Intel रणनीतिकार कार्लोस वीसेनबर्ग के अनुसार, अगस्त 2008 में उनके रोल-आउट के शुरुआती भाग के दौरान बोलते हुए, बिक्री 2009 के अंत तक या संभवतः 2010 की शुरुआत तक DDR2 से आगे निकलने की उम्मीद नहीं थी।
DDR3 को आधिकारिक तौर पर 2007 में लॉन्च किया गया था, लेकिन Intel रणनीतिकार कार्लोस वीसेनबर्ग के अनुसार, अगस्त 2008 में उनके रोल-आउट के शुरुआती भाग के दौरान बोलते हुए, बिक्री 2009 के अंत तक या संभवतः 2010 की शुरुआत तक DDR2 से आगे निकलने की उम्मीद नहीं थी।
रेफरी>{{cite web|url=http://www.pcpro.co.uk/news/220257/idf-ddr3-wont-catch-up-with-ddr2-during-2009.html|title=आईडीएफ: "डीडीआर 3 2009 के दौरान डीडीआर 2 के साथ नहीं पकड़ पाएगा"|date=19 August 2008|publisher=pcpro.co.uk|access-date=2009-06-17|archive-url=https://web.archive.org/web/20090402160556/http://www.pcpro.co.uk/news/220257/idf-ddr3-wont-catch-up-with-ddr2-during-2009.html|archive-date=2009-04-02|url-status=dead}}</रेफ> (मार्केटिंग इंटेलिजेंस कंपनी DRAMeXchange द्वारा एक साल पहले अप्रैल 2007 में बाजार में प्रवेश के लिए समान समय-सीमा बताई गई थी, रेफरी>{{cite web|url=http://www.extremetech.com/article2/0,2845,2115031,00.asp|title=DDR3 मेमोरी 2009 तक मेनस्ट्रीम नहीं होगी|last=Bryan|first=Gardiner|date=April 17, 2007|website=ExtremeTech.com|access-date=2009-06-17}}</रेफरी> और देसी रोडेन द्वारा<ref name="digitimes_2005" /> DDR3 के बढ़ते उपयोग के पीछे प्राथमिक प्रेरक बल Intel से नए Core i7 प्रोसेसर और AMD से Phenom II प्रोसेसर रहे हैं, जिनमें से दोनों में आंतरिक मेमोरी नियंत्रक हैं: पूर्व को DDR3 की आवश्यकता होती है, बाद वाले इसकी अनुशंसा करते हैं। इंटरनेशनल डेटा कॉरपोरेशन ने जनवरी 2009 में कहा कि DDR3 की बिक्री 2009 में बेची गई कुल DRAM इकाइयों का 29% होगी, जो 2011 तक बढ़कर 72% हो जाएगी।<ref name="50nm">{{cite web|url=http://www.maximumpc.com/article/news/new_50nm_process_will_make_ddr3_faster_and_cheaper_this_year|title=नई 50nm प्रक्रिया इस साल DDR3 को तेज़ और सस्ता बनाएगी|last=Salisbury|first=Andy|date=2009-01-20|website=MaximumPC.com|access-date=2009-06-17}}</ref>
रेफरी>{{cite web|url=http://www.pcpro.co.uk/news/220257/idf-ddr3-wont-catch-up-with-ddr2-during-2009.html|title=आईडीएफ: "डीडीआर 3 2009 के दौरान डीडीआर 2 के साथ नहीं पकड़ पाएगा"|date=19 August 2008|publisher=pcpro.co.uk|access-date=2009-06-17|archive-url=https://web.archive.org/web/20090402160556/http://www.pcpro.co.uk/news/220257/idf-ddr3-wont-catch-up-with-ddr2-during-2009.html|archive-date=2009-04-02|url-status=dead}}</रेफ> (मार्केटिंग इंटेलिजेंस कंपनी DRAMeXchange द्वारा एक साल पहले अप्रैल 2007 में बाजार में प्रवेश के लिए समान समय-सीमा बताई गई थी, रेफरी>{{cite web|url=http://www.extremetech.com/article2/0,2845,2115031,00.asp|title=DDR3 मेमोरी 2009 तक मेनस्ट्रीम नहीं होगी|last=Bryan|first=Gardiner|date=April 17, 2007|website=ExtremeTech.com|access-date=2009-06-17}}</रेफरी> और देसी रोडेन द्वारा<ref name="digitimes_2005" /> DDR3 के बढ़ते उपयोग के पीछे प्राथमिक प्रेरक बल Intel से नए Core i7 प्रोसेसर और AMD से Phenom II प्रोसेसर रहे हैं, जिनमें से दोनों में आंतरिक मेमोरी नियंत्रक हैं: पूर्व को DDR3 की आवश्यकता होती है, बाद वाले इसकी अनुशंसा करते हैं। इंटरनेशनल डेटा कॉरपोरेशन ने जनवरी 2009 में कहा कि DDR3 की बिक्री 2009 में बेची गई कुल DRAM इकाइयों का 29% होगी, जो 2011 तक बढ़कर 72% हो जाएगी।<ref name="50nm">{{cite web|url=http://www.maximumpc.com/article/news/new_50nm_process_will_make_ddr3_faster_and_cheaper_this_year|title=नई 50nm प्रक्रिया इस साल DDR3 को तेज़ और सस्ता बनाएगी|last=Salisbury|first=Andy|date=2009-01-20|website=MaximumPC.com|access-date=2009-06-17}}</ref>
=== उत्तराधिकारी ===
=== उत्तराधिकारी ===
{{Main|DDR4 SDRAM}}
{{Main|डीडीआर4 एसडीरैम}}
सितंबर 2012 में, JEDEC ने DDR4 का अंतिम विनिर्देश जारी किया।<ref>{{cite web|url=http://www.jedec.org/news/pressreleases/jedec-announces-publication-ddr4-standard|title=JEDEC ने DDR4 मानक - JEDEC के प्रकाशन की घोषणा की|publisher=JEDEC|access-date=12 October 2014}}</ref> DDR3 की तुलना में DDR4 के प्राथमिक लाभों में क्लॉक फ्रीक्वेंसी और ट्रांसफर (कंप्यूटिंग) की उच्च मानकीकृत रेंज सम्मिलित है।<ref name="xbit">{{cite web|url=http://www.xbitlabs.com/news/memory/display/20100816124343_Next_Generation_DDR4_Memory_to_Reach_4_266GHz_Report.html|title=नेक्स्ट-जेनरेशन DDR4 मेमोरी 4.266GHz तक पहुंचेगी - रिपोर्ट|date=August 16, 2010|website=XbitLabs.com|access-date=2011-01-03|first=Anton|last=Shilov|url-status=dead|archive-url=https://web.archive.org/web/20101219085440/http://www.xbitlabs.com/news/memory/display/20100816124343_Next_Generation_DDR4_Memory_to_Reach_4_266GHz_Report.html|archive-date=December 19, 2010}}</ref> और काफी कम वोल्टेज।
सितंबर 2012 में, JEDEC ने डीडीआर4 का अंतिम विनिर्देश जारी किया।<ref>{{cite web|url=http://www.jedec.org/news/pressreleases/jedec-announces-publication-ddr4-standard|title=JEDEC ने DDR4 मानक - JEDEC के प्रकाशन की घोषणा की|publisher=JEDEC|access-date=12 October 2014}}</ref> डीडीआर3 की तुलना में डीडीआर4 के प्राथमिक लाभों में क्लॉक फ्रीक्वेंसी और ट्रांसफर (कंप्यूटिंग) की उच्च मानकीकृत रेंज सम्मिलित है।<ref name="xbit">{{cite web|url=http://www.xbitlabs.com/news/memory/display/20100816124343_Next_Generation_DDR4_Memory_to_Reach_4_266GHz_Report.html|title=नेक्स्ट-जेनरेशन DDR4 मेमोरी 4.266GHz तक पहुंचेगी - रिपोर्ट|date=August 16, 2010|website=XbitLabs.com|access-date=2011-01-03|first=Anton|last=Shilov|url-status=dead|archive-url=https://web.archive.org/web/20101219085440/http://www.xbitlabs.com/news/memory/display/20100816124343_Next_Generation_DDR4_Memory_to_Reach_4_266GHz_Report.html|archive-date=December 19, 2010}}</ref> और काफी कम वोल्टेज।


== विशिष्टता ==
== विशिष्टता ==
Line 44: Line 24:
=== अवलोकन ===
=== अवलोकन ===
{{Multiple image
{{Multiple image
| direction = vertical
| direction = लम्वत
| header    = Physical comparison of [[DDR SDRAM|DDR]], [[DDR2 SDRAM|DDR2]], and DDR3 [[Synchronous dynamic random-access memory|SDRAM]]
| header    = [[डीडीआर एसडीआरएएम|डीडीआर]], [[डीडीआर2 एसडीआरएएम|डीडीआर2]], और डीडीआर3 [[सिंक्रोनस डायनामिक रैंडम-एक्सेस मेमोरी|एसडीआरएएम]] की भौतिक तुलना
| image1    = Desktop DDR Memory Comparison.svg
| image1    = Desktop DDR Memory Comparison.svg
| image2    = Laptop SODIMM DDR Memory Comparison V2.svg
| image2    = Laptop SODIMM DDR Memory Comparison V2.svg
| alt1      = Three long green circuit boards, identical in size, but each with a notch in a different location
| alt1      = तीन लंबे हरे सर्किट बोर्ड, आकार में समान, लेकिन प्रत्येक में एक अलग स्थान पर एक कटाव चिन्ह है
| alt2      = Three short green circuit boards, identical in size, but each with a notch in a different location
| alt2      = तीन लघु हरे सर्किट बोर्ड, आकार में समान, लेकिन प्रत्येक में एक अलग स्थान पर एक कटाव चिन्ह है
| caption1  = Desktop PCs (DIMM)
| caption1  = डेस्कटॉप पीसी  (डीआईएमएम)
| caption2  = Notebook and convertible PCs (SO-DIMM)
| caption2  = नोटबुक और परिवर्तनीय पीसी (एसओ-डीआईएमएम)
}}
}}
DDR2 मेमोरी की तुलना में, DDR3 मेमोरी कम बिजली का उपयोग करती है। कुछ निर्माता मल्टीगेट डिवाइस का उपयोग करने का प्रस्ताव देते हैं करंट के रिसाव (इलेक्ट्रॉनिक्स) को कम करने के लिए डुअल-गेट ट्रांजिस्टर।<ref>{{citation |last=McCloskey |first=Alan |title=Research: DDR FAQ |url=http://www.ocmodshop.com/ocmodshop.aspx?a=868 |access-date=2007-10-18 |archive-url=https://web.archive.org/web/20071112151558/http://www.ocmodshop.com/ocmodshop.aspx?a=868 |archive-date=2007-11-12 |url-status=dead }}</ref>
डीडीआर2 मेमोरी की तुलना में, डीडीआर3 मेमोरी कम विधुत का उपयोग करती है। कुछ निर्माता मल्टीगेट डिवाइस का उपयोग करने का प्रस्ताव देते हैं करंट के रिसाव (इलेक्ट्रॉनिक्स) को कम करने के लिए डुअल-गेट ट्रांजिस्टर।<ref>{{citation |last=McCloskey |first=Alan |title=Research: DDR FAQ |url=http://www.ocmodshop.com/ocmodshop.aspx?a=868 |access-date=2007-10-18 |archive-url=https://web.archive.org/web/20071112151558/http://www.ocmodshop.com/ocmodshop.aspx?a=868 |archive-date=2007-11-12 |url-status=dead }}</ref>
 
जेईडीईसी के अनुसार,<ref name="JESD79-3F">{{Cite web| url=http://www.jedec.org/standards-documents/docs/jesd-79-3d| title=DDR3 SDRAM मानक (संशोधन F)| publisher=JEDEC| date=July 2012| access-date=2015-07-05}}</ref>{{rp|111}} 1.575 वोल्ट को पूर्ण अधिकतम माना जाना चाहिए जब स्मृति स्थिरता सबसे महत्वपूर्ण विचार है, जैसे सर्वर या अन्य मिशन-महत्वपूर्ण उपकरणों में। इसके अलावा, जेईडीईसी कहता है कि मेमोरी मॉड्यूल को 1.80 वोल्ट तक का सामना करना चाहिए{{efn|Prior to revision F, the standard stated that 1.975 V was the absolute maximum DC rating.<ref name="JESD79-3E">{{Cite web|url=http://www.jedec.org/sites/default/files/docs/JESD79-3E.pdf| title=DDR3 SDRAM standard (revision E)| publisher=JEDEC| date=July 2010| access-date=2015-07-05}}</ref>}} स्थायी क्षति होने से पहले, हालांकि उन्हें उस स्तर पर ठीक से काम करने की आवश्यकता नहीं है।<ref name="JESD79-3F" />{{Rp|109}}
जेईडीईसी के अनुसार,<ref name="JESD79-3F">{{Cite web| url=http://www.jedec.org/standards-documents/docs/jesd-79-3d| title=DDR3 SDRAM मानक (संशोधन F)| publisher=JEDEC| date=July 2012| access-date=2015-07-05}}</ref>{{rp|111}} 1.575 वोल्ट को पूर्ण अधिकतम माना जाना चाहिए जब स्मृति स्थिरता सबसे महत्वपूर्ण विचार है, जैसे सर्वर या अन्य मिशन-महत्वपूर्ण उपकरणों में। इसके अलावा, जेईडीईसी कहता है कि मेमोरी मॉड्यूल को 1.80 वोल्ट तक का सामना करना चाहिए{{efn|Prior to revision F, the standard stated that 1.975 V was the absolute maximum DC rating.<ref name="JESD79-3E">{{Cite web|url=http://www.jedec.org/sites/default/files/docs/JESD79-3E.pdf| title=DDR3 SDRAM standard (revision E)| publisher=JEDEC| date=July 2010| access-date=2015-07-05}}</ref>}} स्थायी क्षति होने से पहले, हालांकि उन्हें उस स्तर पर ठीक से काम करने की आवश्यकता नहीं है।<ref name="JESD79-3F" />{{Rp|109}}
एक अन्य लाभ इसका प्रीफ़ेच बफर है, जो 8-बर्स्ट-डीप है। इसके विपरीत, DDR2 का प्रीफ़ेच बफ़र 4-बर्स्ट-डीप है, और DDR का प्रीफ़ेच बफ़र 2-बर्स्ट-डीप है। यह लाभ DDR3 की स्थानांतरण गति में सक्षम करने वाली तकनीक है।


DDR3 मॉड्यूल 400–1066 मेगाहर्ट्ज I/O क्लॉक सिग्नल की डबल डेटा दर का उपयोग करके 800–2133 ट्रांसफ़र (कंप्यूटिंग)/s की दर से डेटा स्थानांतरित कर सकते हैं। यह DDR2 की डेटा अंतरण दर का दोगुना है (200–533 मेगाहर्ट्ज I/O घड़ी का उपयोग करके 400–1066 MT/s) और DDR की दर का चार गुना (100–200 MHz I/O घड़ी का उपयोग करके 200–400 MT/s) . उच्च-प्रदर्शन ग्राफिक्स ऐसी बैंडविड्थ आवश्यकताओं का प्रारंभिक चालक था, जहां फ़्रेमबफ़र्स के बीच उच्च बैंडविड्थ डेटा स्थानांतरण की आवश्यकता होती है।
एक अन्य लाभ इसका प्रीफ़ेच बफर है, जो 8-बर्स्ट-डीप है। इसके विपरीत, डीडीआर2 का प्रीफ़ेच बफ़र 4-बर्स्ट-डीप है, और डीडीआर का प्रीफ़ेच बफ़र 2-बर्स्ट-डीप है। यह लाभ डीडीआर3 की स्थानांतरण गति में सक्षम करने वाली तकनीक है।


चूंकि हर्ट्ज प्रति सेकेंड चक्र का एक उपाय है, और हर दूसरे हस्तांतरण की तुलना में अधिक बार कोई संकेत चक्र नहीं है, मेगाहर्ट्ज की इकाइयों में अंतरण दर का वर्णन करना तकनीकी रूप से गलत है, हालांकि बहुत आम है। यह भ्रामक भी है क्योंकि घड़ी चक्रों की इकाइयों में विभिन्न स्मृति समय दिए गए हैं, जो डेटा स्थानांतरण की आधी गति हैं।
डीडीआर3 मॉड्यूल 400–1066 मेगाहर्ट्ज I/O क्लॉक सिग्नल की डबल डेटा गति का उपयोग करके 800–2133 ट्रांसफ़र (कंप्यूटिंग)/s की गति से डेटा स्थानांतरित कर सकते हैं। यह डीडीआर2 की डेटा अंतरण गति का दोगुना है (200–533 मेगाहर्ट्ज I/O घड़ी का उपयोग करके 400–1066 MT/s) और डीडीआर की गति का चार गुना (100–200 MHz I/O घड़ी का उपयोग करके 200–400 MT/s) . उच्च-प्रदर्शन ग्राफिक्स ऐसी बैंडविड्थ आवश्यकताओं का प्रारंभिक चालक था, जहां फ़्रेमबफ़र्स के बीच उच्च बैंडविड्थ डेटा स्थानांतरण की आवश्यकता होती है।


DDR3 DDR और DDR2, स्टब सीरीज़ टर्मिनेटेड लॉजिक के समान इलेक्ट्रिक सिग्नलिंग मानक का उपयोग करता है, हालांकि यह अलग-अलग समय और वोल्टेज पर होता है। विशेष रूप से, DDR3 SSTL_15 का उपयोग करता है।<ref>{{cite web|first=Jaci|last=Chang|title=DDR3 मेमोरी सब-सिस्टम के लिए डिज़ाइन विचार|publisher=Jedex|date=2004|page=4|url=http://www.jedex.org/images/pdf/samsung%20-%20jaci_chang.pdf|url-status=dead|archive-url=https://web.archive.org/web/20120724110727/http://www.jedex.org/images/pdf/samsung%20-%20jaci_chang.pdf|archive-date=2012-07-24|access-date=2020-08-12}}</ref>
चूंकि हर्ट्ज प्रति सेकेंड चक्र का एक उपाय है, और हर दूसरे हस्तांतरण की तुलना में अधिक बार कोई संकेत चक्र नहीं है, मेगाहर्ट्ज की इकाइयों में अंतरण गति का वर्णन करना तकनीकी रूप से गलत है, हालांकि बहुत आम है। यह भ्रामक भी है क्योंकि घड़ी चक्रों की इकाइयों में विभिन्न स्मृति समय दिए गए हैं, जो डेटा स्थानांतरण की आधी गति हैं।
फरवरी 2005 में, सैमसंग ने 512 की क्षमता के साथ पहले DDR3 मेमोरी प्रोटोटाइप का प्रदर्शन किया{{nbsp}}मेगाबिट और 1.066 की बैंडविड्थ{{nbsp}}जीबीपीएस।<ref name="phys">{{cite news |title=सैमसंग ने दुनिया का पहला डीडीआर 3 मेमोरी प्रोटोटाइप प्रदर्शित किया|url=https://phys.org/news/2005-02-samsung-world-ddr-memory-prototype.html |access-date=23 June 2019 |work=[[Phys.org]] |date=17 February 2005}}</ref> मदरबोर्ड के रूप में उत्पाद जून 2007 में बाजार में आए<ref>{{cite web|url=http://www.tomshardware.com/2007/06/05/pipe_dreams_six_p35-ddr3_motherboards_compared/|first=Thomas|last=Soderstrom|title=पाइप ड्रीम्स: छह P35-DDR3 मदरबोर्ड की तुलना|date=2007-06-05|website=Tom's Hardware}}</ref> DDR3-1600 (PC3-12800) तक बैंडविड्थ पर DIMM के साथ Intel Corporation के Intel P35|P35 Bearlake चिपसेट पर आधारित है।<ref>{{cite web|url=http://www.anandtech.com/printarticle.aspx?i=3045|first=Wesley|last=Fink|title=सुपर प्रतिभा और टीम: DDR3-1600 यहाँ है!|date=2007-07-20|publisher=AnandTech}}</ref> नवंबर 2008 में जारी इंटेल कोर i7, चिपसेट के बजाय सीधे मेमोरी से जुड़ता है। कोर i7, i5 और i3 CPU ने शुरू में केवल DDR3 का समर्थन किया। फरवरी 2009 में रिलीज़ किए गए एडवांस्ड माइक्रो डिवाइसेस के सॉकेट AM3 फिनोम II X4 प्रोसेसर, DDR3 को सपोर्ट करने वाले पहले थे (जबकि अभी भी बैकवर्ड कम्पैटिबिलिटी के लिए DDR2 का समर्थन रहे हैं)।
 
डीडीआर3 डीडीआर और डीडीआर2, स्टब सीरीज़ टर्मिनेटेड लॉजिक के समान इलेक्ट्रिक सिग्नलिंग मानक का उपयोग करता है, हालांकि यह अलग-अलग समय और वोल्टेज पर होता है। विशेष रूप से, डीडीआर3 SSTL_15 का उपयोग करता है।<ref>{{cite web|first=Jaci|last=Chang|title=DDR3 मेमोरी सब-सिस्टम के लिए डिज़ाइन विचार|publisher=Jedex|date=2004|page=4|url=http://www.jedex.org/images/pdf/samsung%20-%20jaci_chang.pdf|url-status=dead|archive-url=https://web.archive.org/web/20120724110727/http://www.jedex.org/images/pdf/samsung%20-%20jaci_chang.pdf|archive-date=2012-07-24|access-date=2020-08-12}}</ref>
 
फरवरी 2005 में, सैमसंग ने 512 की क्षमता के साथ पहले डीडीआर3 मेमोरी प्रोटोटाइप का प्रदर्शन किया मेगाबिट और 1.066 की बैंडविड्थ जीबीपीएस।<ref name="phys">{{cite news |title=सैमसंग ने दुनिया का पहला डीडीआर 3 मेमोरी प्रोटोटाइप प्रदर्शित किया|url=https://phys.org/news/2005-02-samsung-world-ddr-memory-prototype.html |access-date=23 June 2019 |work=[[Phys.org]] |date=17 February 2005}}</ref> मदरबोर्ड के रूप में उत्पाद जून 2007 में बाजार में आए<ref>{{cite web|url=http://www.tomshardware.com/2007/06/05/pipe_dreams_six_p35-ddr3_motherboards_compared/|first=Thomas|last=Soderstrom|title=पाइप ड्रीम्स: छह P35-DDR3 मदरबोर्ड की तुलना|date=2007-06-05|website=Tom's Hardware}}</ref> डीडीआर3-1600 (PC3-12800) तक बैंडविड्थ पर डीआईएमएम के साथ इंटेल कारपोरेशन के इंटेल P35 Bearlake चिपसेट पर आधारित है।<ref>{{cite web|url=http://www.anandtech.com/printarticle.aspx?i=3045|first=Wesley|last=Fink|title=सुपर प्रतिभा और टीम: DDR3-1600 यहाँ है!|date=2007-07-20|publisher=AnandTech}}</ref> नवंबर 2008 में जारी इंटेल कोर i7, चिपसेट के स्थान पर सीधे मेमोरी से जुड़ता है। कोर i7, i5 और i3 CPU ने शुरू में केवल डीडीआर3 का समर्थन किया। फरवरी 2009 में रिलीज़ किए गए एडवांस्ड माइक्रो डिवाइसेस के सॉकेट AM3 फिनोम II X4 प्रोसेसर, डीडीआर3 को सपोर्ट करने वाले पहले थे (जबकि अभी भी पश्चवर्ती समानता के लिए डीडीआर2 का समर्थन रहे हैं)।


=== डुअल-इनलाइन मेमोरी मॉड्यूल ===
=== डुअल-इनलाइन मेमोरी मॉड्यूल ===
DDR3 DIMM | डुअल-इनलाइन मेमोरी मॉड्यूल (DIMM) में 240 पिन होते हैं और DDR2 के साथ विद्युत रूप से असंगत होते हैं। DDR2 और DDR3 DIMM में अलग-अलग स्थित एक प्रमुख पायदान- गलती से उन्हें बदलने से रोकता है। न केवल उन्हें अलग-अलग कुंजीबद्ध किया गया है, बल्कि डीडीआर 2 के किनारों पर गोल निशान हैं और डीडीआर 3 मॉड्यूल के पक्ष में वर्ग के निशान हैं।<ref>{{cite web|title=मेमोरी मॉड्यूल पिक्चर 2007|author=DocMemory|date=2007-02-21|url=http://www.simmtester.com/page/news/showpubnews.asp?title=Memory+Module+Picture+2007&num=150|archive-url=https://web.archive.org/web/20170606080814/http://www.simmtester.com/page/news/showpubnews.asp?title=Memory+Module+Picture+2007&num=150|archive-date=2017-06-06|url-status=dead|access-date=2022-01-05}}</ref> DDR3 SO-DIMM में 204 पिन होते हैं।<ref>{{Cite web|title=204-पिन डीडीआर3 एसडीआरएएम अनबफर्ड एसओडीआईएमएम डिजाइन विनिर्देश| publisher=JEDEC| date=May 2014| access-date=2015-07-05| url=https://www.jedec.org/standards-documents/docs/module-42018}}</ref>
डीडीआर3 डीआईएमएम | डुअल-इनलाइन मेमोरी मॉड्यूल (डीआईएमएम) में 240 पिन होते हैं और डीडीआर2 के साथ विद्युत रूप से असंगत होते हैं। डीडीआर2 और डीडीआर3 डीआईएमएम में अलग-अलग स्थित एक प्रमुख पायदान- गलती से उन्हें बदलने से रोकता है। न केवल उन्हें अलग-अलग कुंजीबद्ध किया गया है, बल्कि डीडीआर 2 के किनारों पर गोल निशान हैं और डीडीआर 3 मॉड्यूल के पक्ष में वर्ग के निशान हैं।<ref>{{cite web|title=मेमोरी मॉड्यूल पिक्चर 2007|author=DocMemory|date=2007-02-21|url=http://www.simmtester.com/page/news/showpubnews.asp?title=Memory+Module+Picture+2007&num=150|archive-url=https://web.archive.org/web/20170606080814/http://www.simmtester.com/page/news/showpubnews.asp?title=Memory+Module+Picture+2007&num=150|archive-date=2017-06-06|url-status=dead|access-date=2022-01-05}}</ref> डीडीआर3 SO-डीआईएमएम में 204 पिन होते हैं।<ref>{{Cite web|title=204-पिन डीडीआर3 एसडीआरएएम अनबफर्ड एसओडीआईएमएम डिजाइन विनिर्देश| publisher=JEDEC| date=May 2014| access-date=2015-07-05| url=https://www.jedec.org/standards-documents/docs/module-42018}}</ref>
स्काइलेक माइक्रोआर्किटेक्चर के लिए, इंटेल ने यूनिडीआईएमएम नामक एक एसओ-डीआईएमएम पैकेज भी डिजाइन किया है, जो डीडीआर3 या डीडीआर4 चिप्स का उपयोग कर सकता है। सीपीयू का एकीकृत मेमोरी कंट्रोलर तब किसी के साथ भी काम कर सकता है। UniDIMMs का उद्देश्य DDR3 से DDR4 में संक्रमण को संभालना है, जहाँ मूल्य निर्धारण और उपलब्धता RAM प्रकार को स्विच करने के लिए वांछनीय बना सकती है। UniDIMM में नियमित DDR4 SO-DIMM के समान आयाम और पिन की संख्या होती है, लेकिन असंगत DDR4 SO-DIMM सॉकेट में गलती से उपयोग करने से बचने के लिए पायदान को अलग तरीके से रखा जाता है।<ref>{{cite web|url=http://www.techpowerup.com/205231/how-intel-plans-to-transition-between-ddr3-and-ddr4-for-the-mainstream.html|title=मेनस्ट्रीम के लिए इंटेल DDR3 और DDR4 के बीच संक्रमण की योजना कैसे बनाता है|website=techpowerup.com|access-date=19 March 2018}}</ref>
स्काइलेक माइक्रोआर्किटेक्चर के लिए, इंटेल ने यूनिडीआईएमएम नामक एक एसओ-डीआईएमएम पैकेज भी डिजाइन किया है, जो डीडीआर3 या डीडीआर4 चिप्स का उपयोग कर सकता है। सीपीयू का एकीकृत मेमोरी कंट्रोलर तब किसी के साथ भी काम कर सकता है। युनीडीआईएमएस का उद्देश्य डीडीआर3 से डीडीआर4 में संक्रमण को संभालना है, जहाँ मूल्य निर्धारण और उपलब्धता रैम विशेषता को परिवर्तित करने के लिए वांछनीय बना सकती है। युनीडीआईएमएस में नियमित डीडीआर4 SO-डीआईएमएम के समान विस्तार और पिन की संख्या होती है, लेकिन असंगत डीडीआर4 SO-डीआईएमएम सॉकेट में गलती से उपयोग करने से बचने के लिए पायदान को अलग विधि से रखा जाता है।<ref>{{cite web|url=http://www.techpowerup.com/205231/how-intel-plans-to-transition-between-ddr3-and-ddr4-for-the-mainstream.html|title=मेनस्ट्रीम के लिए इंटेल DDR3 और DDR4 के बीच संक्रमण की योजना कैसे बनाता है|website=techpowerup.com|access-date=19 March 2018}}</ref>




=== विलंबता ===
=== विलंबता ===
DDR3 विलंबता संख्यात्मक रूप से अधिक है क्योंकि I/O बस क्लॉक सिग्नल चक्र जिसके द्वारा उन्हें मापा जाता है, छोटा होता है; वास्तविक समय अंतराल DDR2 विलंबता के समान है, लगभग 10 एनएस। कुछ सुधार हुआ है क्योंकि DDR3 आम तौर पर अधिक हालिया निर्माण प्रक्रियाओं का उपयोग करता है, लेकिन यह सीधे DDR3 में परिवर्तन के कारण नहीं होता है।
डीडीआर3 विलंबता संख्यात्मक रूप से अधिक है क्योंकि I/O बस क्लॉक सिग्नल चक्र जिसके द्वारा उन्हें मापा जाता है, छोटा होता है; वास्तविक समय अंतराल डीडीआर2 विलंबता के समान है, लगभग 10 एनएस। कुछ सुधार हुआ है क्योंकि डीडीआर3 सामान्यतःअधिक हालिया निर्माण प्रक्रियाओं का उपयोग करता है, लेकिन यह सीधे डीडीआर3 में परिवर्तन के कारण नहीं होता है।


कैस लेटेंसी (एनएस) = 1000 × सीएल (चक्र) ÷ घड़ी की आवृत्ति (मेगाहर्ट्ज) = 2000 × सीएल (चक्र) ÷ अंतरण दर (एमटी/एस)
कैस लेटेंसी (एनएस) = 1000 × सीएल (चक्र) ÷ घड़ी की आवृत्ति (मेगाहर्ट्ज) = 2000 × सीएल (चक्र) ÷ अंतरण गति (एमटी/एस)


जबकि JEDEC DDR2-800 डिवाइस के लिए विशिष्ट मेमोरी समय 5-5-5-15 (12.5 ns) थे, JEDEC DDR3 डिवाइस के लिए कुछ मानक विलंबता में DDR3-1066 (13.125 ns) और 8 के लिए 7-7-7-20सम्मिलित हैं -8-8-24 DDR3-1333 (12 एनएस) के लिए।
जबकि JEDEC डीडीआर2-800 डिवाइस के लिए विशिष्ट मेमोरी समय 5-5-5-15 (12.5 ns) थे, JEDEC डीडीआर3 डिवाइस के लिए कुछ मानक विलंबता में डीडीआर3-1066 (13.125 ns) और 8 के लिए 7-7-7-20सम्मिलित हैं -8-8-24 डीडीआर3-1333 (12 एनएस) के लिए।


पहले की मेमोरी पीढ़ी के साथ, प्रारंभिक संस्करणों के रिलीज़ होने के बाद तेज़ DDR3 मेमोरी उपलब्ध हो गई। DDR3-2000 मेमोरी 9-9-9-28 विलंबता (9 ns) के साथ 2008 के अंत में Intel Core i7 रिलीज़ के समय उपलब्ध थी,<ref>{{cite web |title=इंटेल कोर i7 प्लेटफॉर्म के लिए किंग्स्टन ने उद्योग का पहला 2GHz मेमोरी मॉड्यूल पेश किया|last=Shilov |first=Anton |date=2008-10-29 |access-date=2008-11-02 |publisher=Xbit Laboratories |url=http://www.xbitlabs.com/news/memory/display/20081029141143_Kingston_Rolls_Out_Industry_s_First_2GHz_Memory_Modules_for_Intel_Core_i7_Platforms.html |url-status=dead |archive-url=https://web.archive.org/web/20081101113745/http://www.xbitlabs.com/news/memory/display/20081029141143_Kingston_Rolls_Out_Industry_s_First_2GHz_Memory_Modules_for_Intel_Core_i7_Platforms.html |archive-date=2008-11-01 }}</ref> जबकि बाद के विकास ने DDR3-2400 को व्यापक रूप से उपलब्ध कराया (CL 9–12 चक्र = 7.5–10 ns के साथ), और DDR3-3200 तक की गति उपलब्ध (CL 13 चक्र = 8.125 ns के साथ)।
पहले की मेमोरी पीढ़ी के साथ, प्रारंभिक संस्करणों के रिलीज़ होने के बाद तेज़ डीडीआर3 मेमोरी उपलब्ध हो गई। डीडीआर3-2000 मेमोरी 9-9-9-28 विलंबता (9 ns) के साथ 2008 के अंत में इंटेल कोर i7 रिलीज़ के समय उपलब्ध थी,<ref>{{cite web |title=इंटेल कोर i7 प्लेटफॉर्म के लिए किंग्स्टन ने उद्योग का पहला 2GHz मेमोरी मॉड्यूल पेश किया|last=Shilov |first=Anton |date=2008-10-29 |access-date=2008-11-02 |publisher=Xbit Laboratories |url=http://www.xbitlabs.com/news/memory/display/20081029141143_Kingston_Rolls_Out_Industry_s_First_2GHz_Memory_Modules_for_Intel_Core_i7_Platforms.html |url-status=dead |archive-url=https://web.archive.org/web/20081101113745/http://www.xbitlabs.com/news/memory/display/20081029141143_Kingston_Rolls_Out_Industry_s_First_2GHz_Memory_Modules_for_Intel_Core_i7_Platforms.html |archive-date=2008-11-01 }}</ref> जबकि बाद के विकास ने डीडीआर3-2400 को व्यापक रूप से उपलब्ध कराया (CL 9–12 चक्र = 7.5–10 ns के साथ), और डीडीआर3-3200 तक की गति उपलब्ध (CL 13 चक्र = 8.125 ns के साथ)।


=== बिजली की खपत ===
=== विधुत का उपभोग ===
अलग-अलग एसडीआरएएम चिप्स (या, विस्तार से, डीआईएमएम) की बिजली की खपत गति, उपयोग के प्रकार, वोल्टेज आदि सहित कई कारकों के आधार पर भिन्न होती है। डेल के पावर एडवाइजर ने गणना की है कि 4 जीबी ईसीसी डीडीआर1333 आरडीआईएमएम प्रत्येक लगभग 4 डब्ल्यू का उपयोग करते हैं।<ref>{{cite web |url=http://essa.us.dell.com/DellStarOnline/DCCP.aspx?c=us&l=en&s=corp&Template=6945c07e-3be7-47aa-b318-18f9052df893 |title=डेल एनर्जी स्मार्ट सॉल्यूशन एडवाइजर|publisher=Essa.us.dell.com |access-date=2013-07-28 |archive-url=https://web.archive.org/web/20130801070649/http://essa.us.dell.com/DellStarOnline/DCCP.aspx?c=us&l=en&s=corp&Template=6945c07e-3be7-47aa-b318-18f9052df893 |archive-date=2013-08-01 |url-status=dead }}</ref> इसके विपरीत, एक अधिक आधुनिक मेनस्ट्रीम डेस्कटॉप-उन्मुख भाग 8GB, DDR3/1600 DIMM, काफ़ी तेज़ होने के बावजूद, 2.58 W रेट किया गया है।<ref>http://www.kingston.com/dataSheets/KVR16N11_8.pdf {{Bare URL PDF|date=March 2022}}</ref>
अलग-अलग एसडीआरएएम चिप्स ( विस्तार से, डीआईएमएम) की विधुत की उपभोग गति, उपयोग के प्रकार, वोल्टेज आदि सहित कई कारकों के आधार पर भिन्न होती है। डेल के पावर एडवाइजर ने गणना की है कि 4 जीबी ईसीसी डीडीआर1333 आरडीआईएमएम प्रत्येक लगभग 4 डब्ल्यू का उपयोग करते हैं।<ref>{{cite web |url=http://essa.us.dell.com/DellStarOnline/DCCP.aspx?c=us&l=en&s=corp&Template=6945c07e-3be7-47aa-b318-18f9052df893 |title=डेल एनर्जी स्मार्ट सॉल्यूशन एडवाइजर|publisher=Essa.us.dell.com |access-date=2013-07-28 |archive-url=https://web.archive.org/web/20130801070649/http://essa.us.dell.com/DellStarOnline/DCCP.aspx?c=us&l=en&s=corp&Template=6945c07e-3be7-47aa-b318-18f9052df893 |archive-date=2013-08-01 |url-status=dead }}</ref> इसके विपरीत, एक अधिक आधुनिक मेनस्ट्रीम डेस्कटॉप-उन्मुख भाग 8जीबी, डीडीआर3/1600 डीआईएमएम, अपेक्षा तेज होने के पश्चात्, 2.58 W मापा गया है।<ref>http://www.kingston.com/dataSheets/KVR16N11_8.pdf {{Bare URL PDF|date=March 2022}}</ref>




=== मॉड्यूल ===
=== मॉड्यूल ===
{| class="wikitable sortable" style="text-align:left;"
{| class="wikitable sortable" style="text-align:left;"
|+List of standard DDR3 SDRAM modules
|+मानक की सूची डीडीआर3 एसडीआरएएम मापांक
|-
|-
! colspan="3" |Name
! colspan="3" |नाम
! colspan="2" |[[Chip (computing)|Chip]]
! colspan="2" |[[Chip (computing)|चिप]]
! colspan="3" |[[Bus (computing)|Bus]]
! colspan="3" |[[Bus (computing)|बस]]
! colspan="2" |[[Memory timings|Timings]]
! colspan="2" |मानक समय
|-
|-
!Standard
!मानक
!Type
!प्रकार
!Module
!मापांक
![[Clock rate]] {{Small|([[MHz]])}}
!घड़ी की गति (मेगाहर्ट्ज)
! Cycle time {{Small|([[Nanosecond|ns]])}}<ref>Cycle time is the inverse of the I/O bus clock frequency; e.g., 1/(100&nbsp;MHz) = 10&nbsp;ns per clock cycle.</ref>
! समय चक्र (नैनोसेकंड)<ref>Cycle time is the inverse of the I/O bus clock frequency; e.g., 1/(100&nbsp;MHz) = 10&nbsp;ns per clock cycle.</ref>
! Clock rate {{Small|(MHz)}}
! घड़ी की गति (मेगाहर्ट्ज)
![[Transfer (computing)|Transfer rate]] {{Small|(MT/s)}}
!अंतरण गति {{Small|(MT/s)}}
![[Bandwidth (computing)|Bandwidth]] <small>([[MB/s]])</small>
!बैंडविड्थ <small>(एमबी/एस)</small>
! CL-T{{Sub|RCD}}-T{{Sub|RP}}
! सीएल-टीआरसीडी-टीआरपी
![[CAS latency]] {{Small|(ns)}}
!कैस
विलंब
 
(एनएस)
|-
|-
! rowspan="2" |DDR3-800
! rowspan="2" |डीडीआर3-800
| D || rowspan="2" | PC3-6400 || rowspan="2" | 100 || rowspan="2" | 10 || rowspan="2" | 400 || rowspan="2" | 800 || rowspan="2" | 6400 || 5-5-5 || 12.5
| D || rowspan="2" | PC3-6400 || rowspan="2" | 100 || rowspan="2" | 10 || rowspan="2" | 400 || rowspan="2" | 800 || rowspan="2" | 6400 || 5-5-5 || 12.5
|-
|-
Line 109: Line 95:
|15
|15
|-
|-
! rowspan="3" |DDR3-1066
! rowspan="3" |डीडीआर3-1066
| E || rowspan="3" | PC3-8500 || rowspan="3" | 133{{frac|1|3}} || rowspan="3" | 7.5 || rowspan="3" | 533{{frac|1|3}} || rowspan="3" | 1066{{frac|2|3}} || rowspan="3" | 8533{{frac|1|3}} || 6-6-6 || 11.25
| E || rowspan="3" | PC3-8500 || rowspan="3" | 133{{frac|1|3}} || rowspan="3" | 7.5 || rowspan="3" | 533{{frac|1|3}} || rowspan="3" | 1066{{frac|2|3}} || rowspan="3" | 8533{{frac|1|3}} || 6-6-6 || 11.25
|-
|-
Line 120: Line 106:
|15
|15
|-
|-
! rowspan="4" |DDR3-1333
! rowspan="4" |डीडीआर3-1333
| F* || rowspan="4" | PC3-10600 || rowspan="4" | 166{{frac|2|3}} || rowspan="4" | 6 || rowspan="4" | 666{{frac|2|3}} || rowspan="4" | 1333{{frac|1|3}} || rowspan="4" | 10666{{frac|2|3}} || 7-7-7 || 10.5
| F* || rowspan="4" | PC3-10600 || rowspan="4" | 166{{frac|2|3}} || rowspan="4" | 6 || rowspan="4" | 666{{frac|2|3}} || rowspan="4" | 1333{{frac|1|3}} || rowspan="4" | 10666{{frac|2|3}} || 7-7-7 || 10.5
|-
|-
Line 135: Line 121:
|15
|15
|-
|-
! rowspan="4" |DDR3-1600
! rowspan="4" |डीडीआर3-1600
| G* || rowspan="4" | PC3-12800 || rowspan="4" | 200 || rowspan="4" | 5 || rowspan="4" | 800 || rowspan="4" | 1600 || rowspan="4" | 12800 || 8-8-8 || 10
| G* || rowspan="4" | PC3-12800 || rowspan="4" | 200 || rowspan="4" | 5 || rowspan="4" | 800 || rowspan="4" | 1600 || rowspan="4" | 12800 || 8-8-8 || 10
|-
|-
Line 150: Line 136:
|13.75
|13.75
|-
|-
!DDR3-1866
!डीडीआर3-1866
| DDR3-1866J*<br />DDR3-1866K<br />DDR3-1866L<br />DDR3-1866M* || PC3-14900 || 233{{frac|1|3}} || 4.286 ||{{0}}933{{frac|1|3}} || 1866{{frac|2|3}} || 14933{{frac|1|3}} || 10-10-10<br />11-11-11<br />12-12-12<br />13-13-13 || 10.56 <br />11.786<br />12.857 <br />13.929
| डीडीआर3-1866J*<br />डीडीआर3-1866K<br />डीडीआर3-1866L<br />डीडीआर3-1866M* || PC3-14900 || 233{{frac|1|3}} || 4.286 ||{{0}}933{{frac|1|3}} || 1866{{frac|2|3}} || 14933{{frac|1|3}} || 10-10-10<br />11-11-11<br />12-12-12<br />13-13-13 || 10.56 <br />11.786<br />12.857 <br />13.929
|-
|-
!DDR3-2133
!डीडीआर3-2133
| DDR3-2133K*<br />DDR3-2133L<br />DDR3-2133M<br />DDR3-2133N* || PC3-17000 || 266{{frac|2|3}} || 3.75 || 1066{{frac|2|3}} || 2133{{frac|1|3}} || 17066{{frac|2|3}} || 11-11-11<br />12-12-12<br />13-13-13<br />14-14-14 || 10.313<br />11.25&nbsp;<br />12.188<br />13.125&nbsp;
| डीडीआर3-2133K*<br />डीडीआर3-2133L<br />डीडीआर3-2133M<br />डीडीआर3-2133N* || PC3-17000 || 266{{frac|2|3}} || 3.75 || 1066{{frac|2|3}} || 2133{{frac|1|3}} || 17066{{frac|2|3}} || 11-11-11<br />12-12-12<br />13-13-13<br />14-14-14 || 10.313<br />11.25&nbsp;<br />12.188<br />13.125&nbsp;
|}
|}
<nowiki>* वैकल्पिक</nowiki>
<nowiki>* वैकल्पिक</nowiki>


DDR3-xxx डेटा अंतरण दर को दर्शाता है, और DDR चिप्स का वर्णन करता है, जबकि PC3-xxxx सैद्धांतिक बैंडविड्थ को दर्शाता है (अंतिम दो अंकों को काट दिया गया है), और इकट्ठे DIMM का वर्णन करने के लिए उपयोग किया जाता है। बैंडविड्थ की गणना प्रति सेकंड स्थानान्तरण और आठ से गुणा करके की जाती है। ऐसा इसलिए है क्योंकि DDR3 मेमोरी मॉड्यूल एक बस में डेटा ट्रांसफर करता है जो 64 डेटा बिट्स चौड़ा है, और चूंकि एक बाइट में 8 बिट्स होते हैं, यह प्रति ट्रांसफर 8 बाइट्स डेटा के बराबर होता है।
डीडीआर3-xxx डेटा अंतरण गति को दर्शाता है, और डीडीआर चिप्स का वर्णन करता है, जबकि PC3-xxxx सैद्धांतिक बैंडविड्थ को दर्शाता है (अंतिम दो अंकों को हटा दिया गया है), और इकट्ठे डीआईएमएम का वर्णन करने के लिए उपयोग किया जाता है। बैंडविड्थ की गणना प्रति सेकंड स्थानान्तरण और आठ से गुणा करके की जाती है। ऐसा इसलिए है क्योंकि डीडीआर3 मेमोरी मॉड्यूल एक बस में डेटा ट्रांसफर करता है जो 64 डेटा बिट्स चौड़ा है,और चूंकि एक बाइट में 8 बिट्स होते हैं, यह प्रति ट्रांसफर 8 बाइट्स डेटा के सामानांतर होती है।
 
चौगुनी क्लॉक सिग्नल के प्रति चक्र दो स्थानान्तरण के साथ, एक 64-बिट चौड़ा डीडीआर3 मॉड्यूल मेमोरी क्लॉक सिग्नल गति के 64 गुना तक की अंतरण गति प्राप्त कर सकता है। प्रति मेमोरी मॉड्यूल में एक समय में 64 बिट्स डेटा स्थानांतरित होने के साथ, डीडीआर3 एसडीआरएएम (मेमोरी घडी की गति) × 4 (बस क्लॉक मल्टीप्लायर के लिए) × 2 (डेटा गति के लिए) × 64 (स्थानांतरित बिट्स की संख्या) / 8 की ट्रांसफर गति देता है। (एक बाइट में बिट्स की संख्या)। इस प्रकार 100 MHz की मेमोरी क्लॉक आवृत्ति के साथ, डीडीआर3 एसडीआरएएम 6400 MB/s की अधिकतम अंतरण गति देता है।
 
डीडीआर मेमोरी की दोहरी डेटा गति के कारण डेटा गति (स्थानांतरण (कंप्यूटिंग)|MT/s) I/O बस घड़ी (मेगाहर्ट्ज में) से दोगुनी है। जैसा कि ऊपर बताया गया है, एमबी/एस में बैंडविड्थ आठ से गुणा की गई डेटा गति है।
 
सीएल - कैस लेटेंसी क्लॉक सिग्नल, मेमोरी में कॉलम एड्रेस भेजने और प्रतिक्रिया में डेटा की प्रारम्भिक प्रकिया
 
टीआरसीडी - पंक्ति के बीच सक्रिय घड़ी चक्र का पठन/लेखन


चौगुनी क्लॉक सिग्नल के प्रति चक्र दो स्थानान्तरण के साथ, एक 64-बिट चौड़ा DDR3 मॉड्यूल मेमोरी क्लॉक सिग्नल गति के 64 गुना तक की अंतरण दर प्राप्त कर सकता है। प्रति मेमोरी मॉड्यूल में एक समय में 64 बिट्स डेटा स्थानांतरित होने के साथ, DDR3 SDRAM (मेमोरी क्लॉक रेट) × 4 (बस क्लॉक मल्टीप्लायर के लिए) × 2 (डेटा दर के लिए) × 64 (स्थानांतरित बिट्स की संख्या) / 8 की ट्रांसफर दर देता है। (एक बाइट में बिट्स की संख्या)। इस प्रकार 100 MHz की मेमोरी क्लॉक आवृत्ति के साथ, DDR3 SDRAM 6400 MB/s की अधिकतम अंतरण दर देता है।
टीआरपी - पंक्ति के बीच सक्रिय घड़ी चक्र का पूर्वप्रभार/सक्रियता


DDR मेमोरी की दोहरी डेटा दर के कारण डेटा दर (स्थानांतरण (कंप्यूटिंग)|MT/s) I/O बस घड़ी (मेगाहर्ट्ज में) से दोगुनी है। जैसा कि ऊपर बताया गया है, एमबी/एस में बैंडविड्थ आठ से गुणा की गई डेटा दर है।
भिन्नात्मक आवृत्तियों को सामान्यतः घटाया जाता है, लेकिन सटीक संख्या 6662⁄3 होने और निकटतम पूर्ण संख्या तक पूर्णांकित होने के कारण 667 तक पूर्णांक बनाना सामान्य है। कुछ निर्माता इसके अतिरिक्त एक निश्चित सटीकता तक


सीएल - कैस लेटेंसी क्लॉक सिग्नल, मेमोरी में कॉलम एड्रेस भेजने और प्रतिक्रिया में डेटा की शुरुआत के बीच
बढाया भी करते हैं। उदाहरण के लिए, PC3-10666 मेमोरी को PC3-10600 या PC3-10700 के रूप में सूचीबद्ध किया जा सकता है।<ref>{{citation|url=http://www.tomshardware.com/forum/274587-31-10600-10666-what-difference#t2045244 |title=Pc3 10600 vs. pc3 10666 What's the difference – New-System-Build |publisher=Tomshardware.com |access-date=2012-01-23}}</ref>


tRCD - पंक्ति के बीच घड़ी चक्र सक्रिय और पढ़ता/लिखता है
नोट: ऊपर सूचीबद्ध सभी सामग्री JEDEC द्वारा JESD79-3F के रूप में निर्दिष्ट किए गए हैं।<ref name="JESD79-3F" />{{Rp|157–165}}इन सूचीबद्ध विनिर्देशों के बीच या ऊपर सभी रैम डेटा गति JEDEC द्वारा मानकीकृत नहीं हैं - अधिकांशतः वे उच्च-सहिष्णुता या ओवरवॉल्टेड चिप्स का उपयोग करके केवल निर्माता  अनुकूलन होते हैं। मई 2010 तक इन गैर-मानक विशिष्टताओं में से उच्चतम रिपोर्ट की गई गति डीडीआर3-2544 के सामानांतर थी।<ref>{{citation|url=http://news.softpedia.com/news/Kingston-s-2-544-MHz-DDR3-On-Show-at-Computex-143379.shtml |title=Kingston's 2,544 MHz DDR3 On Show at Computex |publisher=News.softpedia.com |date=2010-05-31 |access-date=2012-01-23}}</ref>


टीआरपी - रो प्रीचार्ज और एक्टिवेट के बीच क्लॉक साइकिल
वैकल्पिक नामकरण: डीडीआर3 मॉड्यूल को अधिकांशतः विपणन कारणों से, डेटा-गति के बाद, उपसर्ग PC (PC3 के अतिरिक्त) के साथ गलत विधि से प्रचारित किया जाता है। इस परम्परा केअंतर्गत PC3-10600 को PC1333 के रूप में सूचीबद्ध किया गया है।<ref>{{citation|url=https://www.amazon.co.uk/Crucial-CT2KIT51264BA1339-PC1333-Memory-Retail/dp/B0036VO632 |title=Crucial Value CT2KIT51264BA1339 PC1333 4GB Memory RAM (DDR3, CL9) Retail  |publisher=www.amazon.co.uk |date=2016-05-10 |access-date=2016-05-10}}</ref>


भिन्नात्मक आवृत्तियों को आम तौर पर गोल किया जाता है, लेकिन सटीक संख्या 666 होने के कारण 667 तक गोल करना आम है{{frac|2|3}} और निकटतम पूर्ण संख्या तक गोलाई। कुछ निर्माता इसके बजाय एक निश्चित सटीकता या राउंड अप भी करते हैं। उदाहरण के लिए, PC3-10666 मेमोरी को PC3-10600 या PC3-10700 के रूप में सूचीबद्ध किया जा सकता है।<ref>{{citation|url=http://www.tomshardware.com/forum/274587-31-10600-10666-what-difference#t2045244 |title=Pc3 10600 vs. pc3 10666 What's the difference – New-System-Build |publisher=Tomshardware.com |access-date=2012-01-23}}</ref>
नोट: ऊपर सूचीबद्ध सभी आइटम JEDEC द्वारा JESD79-3F के रूप में निर्दिष्ट किए गए हैं।<ref name="JESD79-3F" />{{Rp|157–165}}इन सूचीबद्ध विनिर्देशों के बीच या ऊपर सभी RAM डेटा दरें JEDEC द्वारा मानकीकृत नहीं हैं - अक्सर वे उच्च-सहिष्णुता या ओवरवॉल्टेड चिप्स का उपयोग करके केवल निर्माता अनुकूलन होते हैं। मई 2010 तक इन गैर-मानक विशिष्टताओं में से उच्चतम रिपोर्ट की गई गति DDR3-2544 के बराबर थी।<ref>{{citation|url=http://news.softpedia.com/news/Kingston-s-2-544-MHz-DDR3-On-Show-at-Computex-143379.shtml |title=Kingston's 2,544 MHz DDR3 On Show at Computex |publisher=News.softpedia.com |date=2010-05-31 |access-date=2012-01-23}}</ref>
वैकल्पिक नामकरण: DDR3 मॉड्यूल को अक्सर विपणन कारणों से, डेटा-दर के बाद, उपसर्ग PC (PC3 के बजाय) के साथ गलत तरीके से लेबल किया जाता है। इस परिपाटी के तहत PC3-10600 को PC1333 के रूप में सूचीबद्ध किया गया है।<ref>{{citation|url=https://www.amazon.co.uk/Crucial-CT2KIT51264BA1339-PC1333-Memory-Retail/dp/B0036VO632 |title=Crucial Value CT2KIT51264BA1339 PC1333 4GB Memory RAM (DDR3, CL9) Retail  |publisher=www.amazon.co.uk |date=2016-05-10 |access-date=2016-05-10}}</ref>




=== सीरियल उपस्थिति का पता लगाने ===
=== सीरियल उपस्थिति का पता लगाने ===
DDR3 मेमोरी सीरियल उपस्थिति का पता लगाने का उपयोग करती है।<ref name="spd">{{cite web | url=https://www.simmtester.com/News/PublicationArticle/153 | title=DDR3 सीरियल प्रेजेंस डिटेक्ट (SPD) टेबल को समझना| publisher=simmtester.com | access-date=12 December 2015}}</ref> सीरियल उपस्थिति का पता लगाने (एसपीडी) एक सीरियल इंटरफ़ेस का उपयोग करके यादृच्छिक-एक्सेस मेमोरी के बारे में जानकारी को स्वचालित रूप से एक्सेस करने का एक मानकीकृत तरीका है। यह आमतौर पर मेमोरी मॉड्यूल के स्वचालित कॉन्फ़िगरेशन के लिए पावर-ऑन सेल्फ-टेस्ट के दौरान उपयोग किया जाता है।
डीडीआर3 मेमोरी सीरियल उपस्थिति का पता लगाने का उपयोग करती है।<ref name="spd">{{cite web | url=https://www.simmtester.com/News/PublicationArticle/153 | title=DDR3 सीरियल प्रेजेंस डिटेक्ट (SPD) टेबल को समझना| publisher=simmtester.com | access-date=12 December 2015}}</ref> सीरियल उपस्थिति का पता लगाने (एसपीडी) एक सीरियल इंटरफ़ेस का उपयोग करके यादृच्छिक-एक्सेस मेमोरी के बारे में जानकारी को स्वचालित रूप से एक्सेस करने का एक मानकीकृत विधि है। यह सामान्यतः मेमोरी मॉड्यूल के स्वचालित कॉन्फ़िगरेशन के लिए पावर-ऑन सेल्फ-टेस्ट के समय उपयोग किया जाता है।


====रिलीज 4====
====रिलीज 4====
DDR3 सीरियल प्रजेंस डिटेक्ट (SPD) दस्तावेज़ (SPD4_01_02_11) का रिलीज़ 4 लोड रिडक्शन DIMM और 16b-SO-DIMM और 32b-SO-DIMM के लिए भी समर्थन जोड़ता है।
डीडीआर3 सीरियल प्रजेंस डिटेक्ट (SPD) अभिलेख (SPD4_01_02_11) का रिलीज़ 4 भार में कमी डीआईएमएम और 16b-SO-डीआईएमएम और 32b-SO-डीआईएमएम के लिए भी समर्थन जोड़ता है।


JEDEC सॉलिड स्टेट टेक्नोलॉजी एसोसिएशन ने 1 सितंबर, 2011 को DDR3 सीरियल प्रेजेंस डिटेक्ट (SPD) दस्तावेज़ के रिलीज़ 4 के प्रकाशन की घोषणा की।<ref>{{cite web|title=JEDEC ने DDR3 सीरियल प्रेजेंस डिटेक्ट स्पेसिफिकेशन की रिलीज़ 4 के प्रकाशन की घोषणा की|url=http://www.jedec.org/news/pressreleases/jedec-announces-publication-release-4-ddr3-serial-presence-detect-specification}}</ref>
JEDEC सॉलिड स्टेट टेक्नोलॉजी एसोसिएशन ने 1 सितंबर, 2011 को डीडीआर3 सीरियल प्रेजेंस डिटेक्ट (SPD) अभिलेखों के रिलीज़ 4 के प्रकाशन की घोषणा की।<ref>{{cite web|title=JEDEC ने DDR3 सीरियल प्रेजेंस डिटेक्ट स्पेसिफिकेशन की रिलीज़ 4 के प्रकाशन की घोषणा की|url=http://www.jedec.org/news/pressreleases/jedec-announces-publication-release-4-ddr3-serial-presence-detect-specification}}</ref>




==== एक्सएमपी एक्सटेंशन ====
==== एक्सएमपी एक्सटेंशन ====
Intel Corporation ने आधिकारिक तौर पर 23 मार्च, 2007 को eXtreme मेमोरी प्रोफाइल (सीरियल प्रेजेंस डिटेक्ट # एक्सट्रीम मेमोरी प्रोफाइल (XMP)) विशिष्टता प्रस्तुतकी, DDR3 SDRAM के लिए पारंपरिक JEDEC सीरियल प्रेजेंस डिटेक्ट स्पेसिफिकेशंस के उत्साही प्रदर्शन एक्सटेंशन को सक्षम करने के लिए।<ref>{{cite web|title=Intel एक्सट्रीम मेमोरी प्रोफ़ाइल (Intel XMP) DDR3 तकनीक|url=http://www.intel.com/assets/pdf/whitepaper/319124.pdf|access-date=2009-05-29}}</ref>
इंटेल कारपोरेशन ने आधिकारिक तौर पर 23 मार्च, 2007 को एक्सट्रीम मेमोरी प्रोफाइल (सीरियल प्रेजेंस डिटेक्ट # एक्सट्रीम मेमोरी प्रोफाइल (XMP)) विशिष्टता प्रस्तुत की, डीडीआर3 एसडीआरएएम के लिए पारंपरिक JEDEC सीरियल प्रेजेंस डिटेक्ट स्पेसिफिकेशंस के उत्साही प्रदर्शन एक्सटेंशन को सक्षम करने के लिए।<ref>{{cite web|title=Intel एक्सट्रीम मेमोरी प्रोफ़ाइल (Intel XMP) DDR3 तकनीक|url=http://www.intel.com/assets/pdf/whitepaper/319124.pdf|access-date=2009-05-29}}</ref>




== वेरिएंट ==
== प्रकार ==
बैंडविड्थ पदनाम (जैसे DDR3-800D), और क्षमता वेरिएंट के अलावा, मॉड्यूल निम्न में से एक हो सकते हैं:
बैंडविड्थ संज्ञा (जैसे डीडीआर3-800D), और क्षमता वेरिएंट के अलावा, मॉड्यूल निम्न में से एक हो सकते हैं:
# ECC मेमोरी, जिसमें एक अतिरिक्त डेटा बाइट लेन है, जिसका उपयोग मामूली त्रुटियों को ठीक करने और बेहतर विश्वसनीयता के लिए बड़ी त्रुटियों का पता लगाने के लिए किया जाता है। ECC वाले मॉड्यूल की पहचान एक अतिरिक्त ECC या E द्वारा उनके पदनाम में की जाती है। उदाहरण के लिए: PC3-6400 ECC , या PC3-8500E।<ref>{{citation|url=http://h20000.www2.hp.com/bc/docs/support/SupportManual/c00256987/c00256987.pdf|publisher=Hewlett-Packard|title=Memory technology evolution: an overview of system memory technologies|page=18|url-status=dead|archive-url=https://web.archive.org/web/20110724013507/http://h20000.www2.hp.com/bc/docs/support/SupportManual/c00256987/c00256987.pdf|archive-date=2011-07-24}}</ref>
# ECC मेमोरी, जिसमें एक अतिरिक्त डेटा बाइट लेन है, जिसका उपयोग साधारण त्रुटियों को ठीक करने और बेहतर विश्वसनीयता के लिए बड़ी त्रुटियों का पता लगाने के लिए किया जाता है। ECC वाले मॉड्यूल की मान्यता एक अतिरिक्त ECC या E द्वारा उनके संज्ञा में की जाती है। उदाहरण के लिए: PC3-6400 ECC , या PC3-8500E।<ref>{{citation|url=http://h20000.www2.hp.com/bc/docs/support/SupportManual/c00256987/c00256987.pdf|publisher=Hewlett-Packard|title=Memory technology evolution: an overview of system memory technologies|page=18|url-status=dead|archive-url=https://web.archive.org/web/20110724013507/http://h20000.www2.hp.com/bc/docs/support/SupportManual/c00256987/c00256987.pdf|archive-date=2011-07-24}}</ref>
# पंजीकृत मेमोरी, जो बढ़ी हुई विलंबता की अतिरिक्त घड़ी की कीमत पर, हार्डवेयर रजिस्टर के साथ संकेतों को विद्युत रूप से बफ़र करके सिग्नल अखंडता (और इसलिए संभावित रूप से घड़ी की दर और भौतिक स्लॉट क्षमता) में सुधार करती है। उन मॉड्यूल की पहचान उनके पदनाम में एक अतिरिक्त R द्वारा की जाती है, उदाहरण के लिए PC3-6400R।<ref name="simmtester.com">{{cite web
# पंजीकृत मेमोरी, जो बढ़ी हुई विलंबता की अतिरिक्त घड़ी के मूल्य पर, हार्डवेयर रजिस्टर के साथ संकेतों को विद्युत रूप से बफ़र करके सिग्नल अखंडता (और इसलिए संभावित रूप से घड़ी की गति और भौतिक स्लॉट क्षमता) में सुधार करती है। उन मॉड्यूल की मान्यता उनके संज्ञा में एक अतिरिक्त R द्वारा की जाती है, उदाहरण के लिए PC3-6400R।<ref name="simmtester.com">{{cite web
  | url = http://www.simmtester.com/page/news/showpubnews.asp?num=167
  | url = http://www.simmtester.com/page/news/showpubnews.asp?num=167
  | title = LR-DIMM, LRDIMM मेमोरी क्या है? (लोड-डीआईएमएम कम करें)| access-date = 2014-08-29
  | title = LR-DIMM, LRDIMM मेमोरी क्या है? (लोड-डीआईएमएम कम करें)| access-date = 2014-08-29
Line 199: Line 190:
  | url-status = dead
  | url-status = dead
  }}</ref>
  }}</ref>
# गैर-पंजीकृत (उर्फ अनबफर्ड मेमोरी) रैम को पदनाम में एक अतिरिक्त 'यू' द्वारा पहचाना जा सकता है।<ref name="simmtester.com" />  
# गैर-पंजीकृत (अनबफर्ड मेमोरी) रैम को संज्ञा में एक अतिरिक्त 'यू' द्वारा पहचाना जा सकता है।<ref name="simmtester.com" />  
# पूरी तरह से बफ़र किए गए DIMM मॉड्यूल, जिन्हें F या FB द्वारा नामित किया गया है और अन्य वर्गों के समान पायदान की स्थिति नहीं है। पूरी तरह से बफ़र्ड मॉड्यूल का उपयोग उन मदरबोर्ड के साथ नहीं किया जा सकता है जो पंजीकृत मॉड्यूल के लिए बने हैं, और अलग-अलग पायदान की स्थिति भौतिक रूप से उनके सम्मिलन को रोकती है।
# पूरी तरह से बफ़र किए गए डीआईएमएम मॉड्यूल, जिन्हें F या FB द्वारा नामित किया गया है और अन्य वर्गों के समान पायदान की स्थिति नहीं है। पूरी तरह से बफ़र्ड मॉड्यूल का उपयोग उन मदरबोर्ड के साथ नहीं किया जा सकता है जो पंजीकृत मॉड्यूल के लिए बने हैं, और अलग-अलग पायदान की स्थिति भौतिक रूप से उनके सम्मिलन को रोकती है।
# एलआरडीआईएमएम मॉड्यूल, जो एलआर द्वारा नामित हैं और पंजीकृत/बफर मेमोरी के समान हैं, एक तरह से एलआरडीआईएमएम मॉड्यूल सभी संकेतों की समानांतर प्रकृति को बनाए रखते हुए नियंत्रण और डेटा लाइनों दोनों को बफर करते हैं। इस प्रकार, एलआरडीआईएमएम मेमोरी सीरियल और समांतर सिग्नल रूपों के बीच आवश्यक रूपांतरण से प्रेरित एफबी मेमोरी के कुछ प्रदर्शन और बिजली खपत के मुद्दों को संबोधित करते हुए बड़ी समग्र अधिकतम मेमोरी क्षमता प्रदान करती है।
# एलआरडीआईएमएम मॉड्यूल, जो एलआर द्वारा नामित हैं और पंजीकृत/बफर मेमोरी के समान हैं, एक तरह से एलआरडीआईएमएम मॉड्यूल सभी संकेतों की समानांतर प्रकृति को बनाए रखते हुए नियंत्रण और डेटा लाइनों दोनों को बफर करते हैं। इस प्रकार, एलआरडीआईएमएम मेमोरी सीरियल और समांतर सिग्नल रूपों के बीच आवश्यक रूपांतरण से प्रेरित एफबी मेमोरी के कुछ प्रदर्शन और विधुत उपभोग के की स्थितियों को संबोधित करते हुए बड़ी समग्र अधिकतम मेमोरी क्षमता प्रदान करती है।
 
दोनों एफबीडीआईएमएम (पूरी तरह से बफ़र्ड) और एलआरडीआईएमएम (लोड रिड्यूस्ड) मेमोरी प्रकार मुख्य रूप से किसी भी समय मेमोरी चिप्स में आने और जाने वाले विद्युत प्रवाह की मात्रा को नियंत्रित करने के लिए डिज़ाइन किए गए हैं। वे पंजीकृत/बफ़र्ड मेमोरी के साथ संगत नहीं हैं, और जिन मदरबोर्ड को उनकी आवश्यकता होती है, वे सामान्यतः किसी अन्य प्रकार की मेमोरी को स्वीकार नहीं करेंगे।


दोनों FBDIMM (पूरी तरह से बफ़र्ड) और LRDIMM (लोड रिड्यूस्ड) मेमोरी प्रकार मुख्य रूप से किसी भी समय मेमोरी चिप्स में आने और जाने वाले विद्युत प्रवाह की मात्रा को नियंत्रित करने के लिए डिज़ाइन किए गए हैं। वे पंजीकृत/बफ़र्ड मेमोरी के साथ संगत नहीं हैं, और जिन मदरबोर्ड को उनकी आवश्यकता होती है, वे आमतौर पर किसी अन्य प्रकार की मेमोरी को स्वीकार नहीं करेंगे।
=== डीडीआर3L और डीडीआर3U एक्सटेंशन ===
डीडीआर3L (डीडीआर3 लो वोल्टेज) मानक JESD79-3 डीडीआर3 मेमोरी डिवाइस मानक का एक परिशिष्ट है जो कम वोल्टेज उपकरणों को निर्दिष्ट करता है।<ref name="jedecddr3l">{{cite web|url=https://www.jedec.org/standards-documents/docs/jesd79-3-1a01|title=JESD79-3 - 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600, और DDR3L-1866 में परिशिष्ट संख्या 1|date=May 2013|access-date=2019-09-08}}</ref> डीडीआर3L मानक 1.35 V है और इसके मॉड्यूल के लिए PC3L लेबल है। उदाहरणों में डीडीआर3L-800 (PC3L-6400), डीडीआर3L-1066 (PC3L-8500), डीडीआर3L-1333 (PC3L-10600), और डीडीआर3L-1600 (PC3L-12800)सम्मिलित हैं। डीडीआर3L और डीडीआर3U विनिर्देशों के लिए निर्दिष्ट मेमोरी मूल डीडीआर3 मानक के साथ संगत है, और कम वोल्टेज या 1.50 V पर चल सकती है।<ref>{{cite web|url=https://www.jedec.org/standards-documents/docs/jesd79-3-1a01|title=JESD79-3 - 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600, और DDR3L-1866 में परिशिष्ट संख्या 1|date=May 2013|url-access=registration|access-date=2019-09-08|quote=DDR3L VDD/VDDQ आवश्यकताएँ - बिजली की आपूर्ति: DDR3L ऑपरेशन = 1.283 V से 1.45 V; DDR3 ऑपरेशन = 1.425 V से 1.575 V .. DDR3L ऑपरेशन के लिए एक बार आरंभ होने के बाद, DDR3 ऑपरेशन का उपयोग केवल तभी किया जा सकता है जब डिवाइस रीसेट में हो, जबकि VDD और VDDQ DDR3 ऑपरेशन के लिए बदले गए हों}}</ref> हालाँकि, जिन उपकरणों को स्पष्ट रूप से डीडीआर3L की आवश्यकता होती है, जो 1.35 V पर काम करते हैं, जैसे कि चौथी पीढ़ी के इंटेल कोर प्रोसेसर के मोबाइल संस्करणों का उपयोग करने वाले सिस्टम, 1.50 V डीडीआर3 मेमोरी के साथ संगत नहीं हैं।<ref>{{cite web|title=DDR3L मेमोरी क्या है?|url=http://www.dell.com/support/article/us/en/19/SLN153768/EN|website=Dell.com|publisher=[[Dell]]|date=2016-10-03|access-date=2016-10-04}}</ref> डीडीआर3L LPडीडीआर#LP-डीडीआर3 मोबाइल मेमोरी मानक से अलग और असंगत है।


=== {{Anchor|DDR3L|DDR3U}}DDR3L और DDR3U एक्सटेंशन ===
डीडीआर3U (डीडीआर3 अल्ट्रा लो वोल्टेज) मानक 1.25 V है और इसके मॉड्यूल के लिए लेबल ''PC3U'' है।<ref>{{cite web|url=https://www.jedec.org/standards-documents/docs/jesd79-3-2|title=JESD79-3, 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333, और DDR3U-1600 के परिशिष्ट संख्या 2|date=October 2011|access-date=2019-09-08}}</ref>
DDR3L (DDR3 लो वोल्टेज) मानक JESD79-3 DDR3 मेमोरी डिवाइस मानक का एक परिशिष्ट है जो कम वोल्टेज उपकरणों को निर्दिष्ट करता है।<ref name="jedecddr3l">{{cite web|url=https://www.jedec.org/standards-documents/docs/jesd79-3-1a01|title=JESD79-3 - 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600, और DDR3L-1866 में परिशिष्ट संख्या 1|date=May 2013|access-date=2019-09-08}}</ref> DDR3L मानक 1.35 V है और इसके मॉड्यूल के लिए PC3L लेबल है। उदाहरणों में DDR3L-800 (PC3L-6400), DDR3L-1066 (PC3L-8500), DDR3L-1333 (PC3L-10600), और DDR3L-1600 (PC3L-12800)सम्मिलित हैं। DDR3L और DDR3U विनिर्देशों के लिए निर्दिष्ट मेमोरी मूल DDR3 मानक के साथ संगत है, और कम वोल्टेज या 1.50 V पर चल सकती है।<ref>{{cite web|url=https://www.jedec.org/standards-documents/docs/jesd79-3-1a01|title=JESD79-3 - 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600, और DDR3L-1866 में परिशिष्ट संख्या 1|date=May 2013|url-access=registration|access-date=2019-09-08|quote=DDR3L VDD/VDDQ आवश्यकताएँ - बिजली की आपूर्ति: DDR3L ऑपरेशन = 1.283 V से 1.45 V; DDR3 ऑपरेशन = 1.425 V से 1.575 V .. DDR3L ऑपरेशन के लिए एक बार आरंभ होने के बाद, DDR3 ऑपरेशन का उपयोग केवल तभी किया जा सकता है जब डिवाइस रीसेट में हो, जबकि VDD और VDDQ DDR3 ऑपरेशन के लिए बदले गए हों}}</ref> हालाँकि, जिन उपकरणों को स्पष्ट रूप से DDR3L की आवश्यकता होती है, जो 1.35 V पर काम करते हैं, जैसे कि चौथी पीढ़ी के Intel कोर प्रोसेसर के मोबाइल संस्करणों का उपयोग करने वाले सिस्टम, 1.50 V DDR3 मेमोरी के साथ संगत नहीं हैं।<ref>{{cite web|title=DDR3L मेमोरी क्या है?|url=http://www.dell.com/support/article/us/en/19/SLN153768/EN|website=Dell.com|publisher=[[Dell]]|date=2016-10-03|access-date=2016-10-04}}</ref> DDR3L LPDDR#LP-DDR3 मोबाइल मेमोरी मानक से अलग और असंगत है।


DDR3U (DDR3 अल्ट्रा लो वोल्टेज) मानक 1.25 V है और इसके मॉड्यूल के लिए लेबल ''PC3U'' है।<ref>{{cite web|url=https://www.jedec.org/standards-documents/docs/jesd79-3-2|title=JESD79-3, 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333, और DDR3U-1600 के परिशिष्ट संख्या 2|date=October 2011|access-date=2019-09-08}}</ref>
JEDEC सॉलिड स्टेट टेक्नोलॉजी एसोसिएशन ने 26 जुलाई, 2010 को JEDEC डीडीआर3L के प्रकाशन की घोषणा की<ref>{{cite web|title=विशिष्टता अनगिनत उपभोक्ता इलेक्ट्रॉनिक्स, नेटवर्किंग और कंप्यूटर उत्पादों के लिए कम बिजली की खपत को प्रोत्साहित करेगी|url=http://www.jedec.org/news/pressreleases/jedec-publishes-widely-anticipated-ddr3l-low-voltage-memory-standard}}</ref> और डीडीआर3U अक्टूबर 2011 में।<ref>{{cite web|title=JESD79-3, 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333, और DDR3U-1600 के परिशिष्ट संख्या 2|url=https://www.jedec.org/category/keywords/ddr3u}}</ref>
JEDEC सॉलिड स्टेट टेक्नोलॉजी एसोसिएशन ने 26 जुलाई, 2010 को JEDEC DDR3L के प्रकाशन की घोषणा की<ref>{{cite web|title=विशिष्टता अनगिनत उपभोक्ता इलेक्ट्रॉनिक्स, नेटवर्किंग और कंप्यूटर उत्पादों के लिए कम बिजली की खपत को प्रोत्साहित करेगी|url=http://www.jedec.org/news/pressreleases/jedec-publishes-widely-anticipated-ddr3l-low-voltage-memory-standard}}</ref> और DDR3U अक्टूबर 2011 में।<ref>{{cite web|title=JESD79-3, 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333, और DDR3U-1600 के परिशिष्ट संख्या 2|url=https://www.jedec.org/category/keywords/ddr3u}}</ref>




== फीचर सारांश ==
 
== पठनीय सारांश ==


=== घटक ===
=== घटक ===
* अतुल्यकालिक रीसेट पिन का परिचय
* अतुल्यकालिक रीसेट पिन का परिचय
* सिस्टम-स्तरीय उड़ान-समय मुआवजे का समर्थन
* प्रणाली-स्तरीय गतिज प्रतिपूर्ति का समर्थन
* ऑन-डीआईएमएम मिरर-फ्रेंडली डीआरएएम पिनआउट
* ऑन-डीआईएमएम मिरर-फ्रेंडली डीआरएएम पिनआउट
* CWL (CAS राइट लेटेंसी) प्रति क्लॉक बिन का परिचय
* सीडब्लूएल (CAS राइट लेटेंसी) प्रति घड़ी कोष्ठ का परिचय
* ऑन-डाई I/O अंशांकन इंजन
* ऑन-डाई I/O मापांकन इंजन
* अंशांकन पढ़ें और लिखें
* मापांकन पढ़ें और लिखें
* डायनेमिक ओडीटी (ऑन-डाई-टर्मिनेशन) सुविधा पढ़ने और लिखने के लिए अलग-अलग समाप्ति मूल्यों की अनुमति देती है
* डायनेमिक ओडीटी (ऑन-डाई-टर्मिनेशन) सुविधा पढ़ने और लिखने के लिए अलग-अलग समाप्ति मूल्यों की अनुमति देती है


Line 226: Line 219:
* ऑन-डीआईएमएम टर्मिनेशन के साथ फ्लाई-बाय कमांड/एड्रेस/कंट्रोल बस
* ऑन-डीआईएमएम टर्मिनेशन के साथ फ्लाई-बाय कमांड/एड्रेस/कंट्रोल बस
* उच्च परिशुद्धता अंशांकन प्रतिरोधक
* उच्च परिशुद्धता अंशांकन प्रतिरोधक
* पश्चगामी संगतता नहीं हैं—DDR3 मॉड्यूल DDR2 सॉकेट में फ़िट नहीं होते हैं; उन्हें मजबूर करने से डीआईएमएम और/या मदरबोर्ड को नुकसान हो सकता है<ref>{{cite web
* पश्चगामी संगतता नहीं हैं—डीडीआर3 मॉड्यूल डीडीआर2 सॉकेट में फ़िट नहीं होते हैं; उन्हें विवश करने से डीआईएमएम और/या मदरबोर्ड को हानी हो सकता है<ref>{{cite web
  |url        = http://www.kingston.com/channelmarketingcenter/hyperx/literature/MKF_1223_DDR3_FAQ.pdf
  |url        = http://www.kingston.com/channelmarketingcenter/hyperx/literature/MKF_1223_DDR3_FAQ.pdf
  |title      = DDR3: Frequently Asked Questions
  |title      = DDR3: Frequently Asked Questions
Line 235: Line 228:
}}</ref>
}}</ref>


 
=== डीडीआर2 पर तकनीकी लाभ ===
=== DDR2 === पर तकनीकी लाभ
* उच्च बैंडविड्थ प्रदर्शन, 2133 एमटी/एस तक मानकीकृत
* उच्च बैंडविड्थ प्रदर्शन, 2133 एमटी/एस तक मानकीकृत
* नैनोसेकंड में मापी गई विलंबता में थोड़ा सुधार हुआ है
* नैनोसेकंड में मापी गई विलंबता में थोड़ा सुधार हुआ है
* कम बिजली पर उच्च प्रदर्शन (लैपटॉप में लंबी बैटरी लाइफ)
* कम विधुत पर उच्च प्रदर्शन (लैपटॉप में लंबी बैटरी लाइफ)
* बढ़ी हुई कम-शक्ति सुविधाएँ
* बढ़ी हुई कम-शक्ति सुविधाएँ


== यह भी देखें ==
== यह भी देखें ==
* डिवाइस बैंडविड्थ की सूची
* डिवाइस बैंडविड्थ की सूची
* मोबाइल डीडीआर#एलपीडीडीआर3|कम पावर डीडीआर3 एसडीआरएएम (एलपीडीडीआर3)
* मोबाइल डीडीआर#एलपीडीडीआर3| कम पावर डीडीआर3 एसडीआरएएम (एलपीडीडीआर3)
* मल्टी-चैनल मेमोरी आर्किटेक्चर
* मल्टी-चैनल मेमोरी आर्किटेक्चर


Line 254: Line 246:
{{Reflist}}
{{Reflist}}




 
==बाहरी कड़ियाँ==
==इस पेज में लापता आंतरिक लिंक की सूची==
* JEDEC standard No. 79-3 (JESD79-3: डीडीआर3 एसडीआरएएम)
 
**[https://www.jedec.org/standards-documents/docs/jesd-79-3d डीडीआर3 एसडीआरएएम standard JESD79-3F]
== बाहरी कड़ियाँ ==
**[https://www.jedec.org/standards-documents/docs/jesd79-3-1a01 Addendum No. 1 to JESD79-3 - 1.35 V डीडीआर3L-800, डीडीआर3L-1066, डीडीआर3L-1333, डीडीआर3L-1600, and डीडीआर3L-1866 (JESD79-3-1A.01)]
* JEDEC standard No. 79-3 (JESD79-3: DDR3 SDRAM)
**[https://www.jedec.org/standards-documents/docs/jesd79-3-2 Addendum No. 2 to JESD79-3 - 1.25 V डीडीआर3U-800, डीडीआर3U-1066, डीडीआर3U-1333, and डीडीआर3U-1600]
**[https://www.jedec.org/standards-documents/docs/jesd-79-3d DDR3 SDRAM standard JESD79-3F]
**[https://www.jedec.org/standards-documents/docs/jesd79-3-3-0 Addendum No. 3 to JESD79-3 - 3D Stacked एसडीआरएएम]
**[https://www.jedec.org/standards-documents/docs/jesd79-3-1a01 Addendum No. 1 to JESD79-3 - 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600, and DDR3L-1866 (JESD79-3-1A.01)]
**[https://www.jedec.org/standards-documents/docs/jesd79-3-2 Addendum No. 2 to JESD79-3 - 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333, and DDR3U-1600]
**[https://www.jedec.org/standards-documents/docs/jesd79-3-3-0 Addendum No. 3 to JESD79-3 - 3D Stacked SDRAM]
* SPD (Serial Presence Detect), from JEDEC standard No. 21-C (JESD21C: JEDEC configurations for solid state memories)
* SPD (Serial Presence Detect), from JEDEC standard No. 21-C (JESD21C: JEDEC configurations for solid state memories)
**[http://www.jedec.org/standards-documents/docs/spd-4010211 SPD Annex K - Serial Presence Detect (SPD) for DDR3 SDRAM Modules (SPD4_01_02_11)]
**[http://www.jedec.org/standards-documents/docs/spd-4010211 SPD Annex K - Serial Presence Detect (SPD) for डीडीआर3 एसडीआरएएम Modules (SPD4_01_02_11)]
* [http://start-test.com/Products/JTAGExternalModules.php DDR, DDR2, DDR3 memory slots testing]
* [http://start-test.com/Products/JTAGExternalModules.php डीडीआर, डीडीआर2, डीडीआर3 memory slots testing]
* [https://courses.cs.washington.edu/courses/cse467/11wi/lectures/SDRAM.pdf DDR3 Synchronous DRAM Memory]
* [https://courses.cs.washington.edu/courses/cse467/11wi/lectures/SDRAM.pdf डीडीआर3 Synchronous डीआरएएम Memory]
 
{{DRAM}}
 
{{DEFAULTSORT:Ddr3 Sdram}}[[श्रेणी: एसडीआरएएम]]
 
[[डी:डीडीआर-एसडीआरएएम#डीडीआर3-एसडीआरएएम]]
[[फाई:DRAM#DDR3 SDRAM]]


{{DEFAULTSORT:Ddr3 Sdram}}


[[Category: Machine Translated Page]]
[[Category:All articles with bare URLs for citations]]
[[Category:Created On 18/12/2022]]
[[Category:Articles with PDF format bare URLs for citations]]
[[Category:Articles with bare URLs for citations from March 2022]]
[[Category:Articles with hatnote templates targeting a nonexistent page|Ddr3 Sdram]]
[[Category:Articles with short description|Ddr3 Sdram]]
[[Category:CS1 français-language sources (fr)]]
[[Category:CS1 maint]]
[[Category:CS1 Ελληνικά-language sources (el)]]
[[Category:Citation Style 1 templates|W]]
[[Category:Collapse templates]]
[[Category:Machine Translated Page|Ddr3 Sdram]]
[[Category:Navigational boxes| ]]
[[Category:Navigational boxes without horizontal lists]]
[[Category:Pages with reference errors]]
[[Category:Pages with script errors|Ddr3 Sdram]]
[[Category:Short description with empty Wikidata description|Ddr3 Sdram]]
[[Category:Sidebars with styles needing conversion]]
[[Category:Template documentation pages|Documentation/doc]]
[[Category:Templates based on the Citation/CS1 Lua module]]
[[Category:Templates generating COinS|Cite web]]
[[Category:Templates generating microformats]]
[[Category:Templates that are not mobile friendly]]
[[Category:Templates used by AutoWikiBrowser|Cite web]]
[[Category:Templates using TemplateData]]
[[Category:Wikipedia fully protected templates|Cite web]]
[[Category:Wikipedia metatemplates]]

Latest revision as of 20:15, 7 January 2023


डबल डेटा रेट 3 सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (डीडीआर3 एसडीआरएएम) एक उच्च बैंडविड्थ (कंप्यूटिंग) (डबल डेटा रेट) इंटरफ़ेस के साथ सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (एसडीआरएएम) का एक प्रकार है, और 2007 से उपयोग में है। डीडीआर एसडीआरएएम और डीडीआर2 एसडीआरएएम के लिए उच्च गति उत्तराधिकारी और डीडीआर4 एसडीआरएएम सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (एसडीआरएएम) चिप्स के पूर्ववर्ती हैं। डीडीआर3 एसडीआरएएम अलग-अलग सिग्नलिंग वोल्टेज, समय और अन्य कारकों के कारण किसी भी प्रकार की रैंडम-एक्सेस मेमोरी (रैम) के साथ न तो अग्रिम समानता है और न ही पश्चवर्ती समानता।

डीडीआर3 एक डीआरएएम इंटरफ़ेस विनिर्देश है। वास्तविक डीआरएएम सरणियाँ जो डेटा को संग्रहीत करती हैं, समान प्रदर्शन के साथ पहले के प्रकारों के समान होती हैं। अपने तत्काल पूर्ववर्ती डीडीआर2 एसडीआरएएम पर डीडीआर3 एसडीआरएएम का प्राथमिक लाभ, उच्च बैंडविड्थ या पीक डेटा गति को सक्षम करते हुए, दो बार गति (आंतरिक मेमोरी सरणियों की गति से आठ गुना) पर डेटा स्थानांतरित करने की क्षमता है।

डीडीआर3 मानक 8 गीगाबिट्स (जीबीit) तक की डीआरएएम चिप क्षमता की अनुमति देता है, और प्रति डीडीआर3 डीआईएमएम कुल अधिकतम 16 गीगाबाइट्स (जीबी) के लिए 64 बिट्स की चार मेमोरी रैंक तक की अनुमति देता है। 2013 में आइवी ब्रिज-ई तक हार्डवेयर सीमा तय नहीं होने के कारण, अधिकांश पुराने इंटेल सीपीयू केवल 8जीबी डीआईएमएम के लिए 4-जीबीit चिप्स तक का समर्थन करते हैं (इंटेल के कोर 2 डीडीआर3 चिपसेट केवल 2 जीबीit तक का समर्थन करते हैं)। सभी एएमडी सीपीयू 16 जीबी डीडीआर3 डीआईएमएम के लिए पूर्ण विनिर्देशन का सही ढंग से समर्थन करते हैं।[1]


इतिहास

फरवरी 2005 में, सैमसंग ने पहला प्रोटोटाइप डीडीआर3 मेमोरी चिप प्रस्तुत किया। सैमसंग ने डीडीआर3 के विकास और मानकीकरण में एक प्रमुख भूमिका निभाई।[2][3] मई 2005 में, JEDEC समिति के अध्यक्ष, डेसी रोडेन ने कहा कि डीडीआर3 का विकास लगभग 3 वर्षों से चल रहा था।Cite error: Closing </ref> missing for <ref> tag

उत्तराधिकारी

Main article: डीडीआर4 एसडीरैम

सितंबर 2012 में, JEDEC ने डीडीआर4 का अंतिम विनिर्देश जारी किया।[4] डीडीआर3 की तुलना में डीडीआर4 के प्राथमिक लाभों में क्लॉक फ्रीक्वेंसी और ट्रांसफर (कंप्यूटिंग) की उच्च मानकीकृत रेंज सम्मिलित है।[5] और काफी कम वोल्टेज।

विशिष्टता

अवलोकन

डीडीआर, डीडीआर2, और डीडीआर3 एसडीआरएएम की भौतिक तुलना
तीन लंबे हरे सर्किट बोर्ड, आकार में समान, लेकिन प्रत्येक में एक अलग स्थान पर एक कटाव चिन्ह है
डेस्कटॉप पीसी (डीआईएमएम)
तीन लघु हरे सर्किट बोर्ड, आकार में समान, लेकिन प्रत्येक में एक अलग स्थान पर एक कटाव चिन्ह है
नोटबुक और परिवर्तनीय पीसी (एसओ-डीआईएमएम)

डीडीआर2 मेमोरी की तुलना में, डीडीआर3 मेमोरी कम विधुत का उपयोग करती है। कुछ निर्माता मल्टीगेट डिवाइस का उपयोग करने का प्रस्ताव देते हैं करंट के रिसाव (इलेक्ट्रॉनिक्स) को कम करने के लिए डुअल-गेट ट्रांजिस्टर।[6]

जेईडीईसी के अनुसार,[7]: 111  1.575 वोल्ट को पूर्ण अधिकतम माना जाना चाहिए जब स्मृति स्थिरता सबसे महत्वपूर्ण विचार है, जैसे सर्वर या अन्य मिशन-महत्वपूर्ण उपकरणों में। इसके अलावा, जेईडीईसी कहता है कि मेमोरी मॉड्यूल को 1.80 वोल्ट तक का सामना करना चाहिए[lower-alpha 1] स्थायी क्षति होने से पहले, हालांकि उन्हें उस स्तर पर ठीक से काम करने की आवश्यकता नहीं है।[7]: 109 

एक अन्य लाभ इसका प्रीफ़ेच बफर है, जो 8-बर्स्ट-डीप है। इसके विपरीत, डीडीआर2 का प्रीफ़ेच बफ़र 4-बर्स्ट-डीप है, और डीडीआर का प्रीफ़ेच बफ़र 2-बर्स्ट-डीप है। यह लाभ डीडीआर3 की स्थानांतरण गति में सक्षम करने वाली तकनीक है।

डीडीआर3 मॉड्यूल 400–1066 मेगाहर्ट्ज I/O क्लॉक सिग्नल की डबल डेटा गति का उपयोग करके 800–2133 ट्रांसफ़र (कंप्यूटिंग)/s की गति से डेटा स्थानांतरित कर सकते हैं। यह डीडीआर2 की डेटा अंतरण गति का दोगुना है (200–533 मेगाहर्ट्ज I/O घड़ी का उपयोग करके 400–1066 MT/s) और डीडीआर की गति का चार गुना (100–200 MHz I/O घड़ी का उपयोग करके 200–400 MT/s) . उच्च-प्रदर्शन ग्राफिक्स ऐसी बैंडविड्थ आवश्यकताओं का प्रारंभिक चालक था, जहां फ़्रेमबफ़र्स के बीच उच्च बैंडविड्थ डेटा स्थानांतरण की आवश्यकता होती है।

चूंकि हर्ट्ज प्रति सेकेंड चक्र का एक उपाय है, और हर दूसरे हस्तांतरण की तुलना में अधिक बार कोई संकेत चक्र नहीं है, मेगाहर्ट्ज की इकाइयों में अंतरण गति का वर्णन करना तकनीकी रूप से गलत है, हालांकि बहुत आम है। यह भ्रामक भी है क्योंकि घड़ी चक्रों की इकाइयों में विभिन्न स्मृति समय दिए गए हैं, जो डेटा स्थानांतरण की आधी गति हैं।

डीडीआर3 डीडीआर और डीडीआर2, स्टब सीरीज़ टर्मिनेटेड लॉजिक के समान इलेक्ट्रिक सिग्नलिंग मानक का उपयोग करता है, हालांकि यह अलग-अलग समय और वोल्टेज पर होता है। विशेष रूप से, डीडीआर3 SSTL_15 का उपयोग करता है।[9]

फरवरी 2005 में, सैमसंग ने 512 की क्षमता के साथ पहले डीडीआर3 मेमोरी प्रोटोटाइप का प्रदर्शन किया मेगाबिट और 1.066 की बैंडविड्थ जीबीपीएस।[2] मदरबोर्ड के रूप में उत्पाद जून 2007 में बाजार में आए[10] डीडीआर3-1600 (PC3-12800) तक बैंडविड्थ पर डीआईएमएम के साथ इंटेल कारपोरेशन के इंटेल P35 Bearlake चिपसेट पर आधारित है।[11] नवंबर 2008 में जारी इंटेल कोर i7, चिपसेट के स्थान पर सीधे मेमोरी से जुड़ता है। कोर i7, i5 और i3 CPU ने शुरू में केवल डीडीआर3 का समर्थन किया। फरवरी 2009 में रिलीज़ किए गए एडवांस्ड माइक्रो डिवाइसेस के सॉकेट AM3 फिनोम II X4 प्रोसेसर, डीडीआर3 को सपोर्ट करने वाले पहले थे (जबकि अभी भी पश्चवर्ती समानता के लिए डीडीआर2 का समर्थन रहे हैं)।

डुअल-इनलाइन मेमोरी मॉड्यूल

डीडीआर3 डीआईएमएम | डुअल-इनलाइन मेमोरी मॉड्यूल (डीआईएमएम) में 240 पिन होते हैं और डीडीआर2 के साथ विद्युत रूप से असंगत होते हैं। डीडीआर2 और डीडीआर3 डीआईएमएम में अलग-अलग स्थित एक प्रमुख पायदान- गलती से उन्हें बदलने से रोकता है। न केवल उन्हें अलग-अलग कुंजीबद्ध किया गया है, बल्कि डीडीआर 2 के किनारों पर गोल निशान हैं और डीडीआर 3 मॉड्यूल के पक्ष में वर्ग के निशान हैं।[12] डीडीआर3 SO-डीआईएमएम में 204 पिन होते हैं।[13] स्काइलेक माइक्रोआर्किटेक्चर के लिए, इंटेल ने यूनिडीआईएमएम नामक एक एसओ-डीआईएमएम पैकेज भी डिजाइन किया है, जो डीडीआर3 या डीडीआर4 चिप्स का उपयोग कर सकता है। सीपीयू का एकीकृत मेमोरी कंट्रोलर तब किसी के साथ भी काम कर सकता है। युनीडीआईएमएस का उद्देश्य डीडीआर3 से डीडीआर4 में संक्रमण को संभालना है, जहाँ मूल्य निर्धारण और उपलब्धता रैम विशेषता को परिवर्तित करने के लिए वांछनीय बना सकती है। युनीडीआईएमएस में नियमित डीडीआर4 SO-डीआईएमएम के समान विस्तार और पिन की संख्या होती है, लेकिन असंगत डीडीआर4 SO-डीआईएमएम सॉकेट में गलती से उपयोग करने से बचने के लिए पायदान को अलग विधि से रखा जाता है।[14]


विलंबता

डीडीआर3 विलंबता संख्यात्मक रूप से अधिक है क्योंकि I/O बस क्लॉक सिग्नल चक्र जिसके द्वारा उन्हें मापा जाता है, छोटा होता है; वास्तविक समय अंतराल डीडीआर2 विलंबता के समान है, लगभग 10 एनएस। कुछ सुधार हुआ है क्योंकि डीडीआर3 सामान्यतःअधिक हालिया निर्माण प्रक्रियाओं का उपयोग करता है, लेकिन यह सीधे डीडीआर3 में परिवर्तन के कारण नहीं होता है।

कैस लेटेंसी (एनएस) = 1000 × सीएल (चक्र) ÷ घड़ी की आवृत्ति (मेगाहर्ट्ज) = 2000 × सीएल (चक्र) ÷ अंतरण गति (एमटी/एस)

जबकि JEDEC डीडीआर2-800 डिवाइस के लिए विशिष्ट मेमोरी समय 5-5-5-15 (12.5 ns) थे, JEDEC डीडीआर3 डिवाइस के लिए कुछ मानक विलंबता में डीडीआर3-1066 (13.125 ns) और 8 के लिए 7-7-7-20सम्मिलित हैं -8-8-24 डीडीआर3-1333 (12 एनएस) के लिए।

पहले की मेमोरी पीढ़ी के साथ, प्रारंभिक संस्करणों के रिलीज़ होने के बाद तेज़ डीडीआर3 मेमोरी उपलब्ध हो गई। डीडीआर3-2000 मेमोरी 9-9-9-28 विलंबता (9 ns) के साथ 2008 के अंत में इंटेल कोर i7 रिलीज़ के समय उपलब्ध थी,[15] जबकि बाद के विकास ने डीडीआर3-2400 को व्यापक रूप से उपलब्ध कराया (CL 9–12 चक्र = 7.5–10 ns के साथ), और डीडीआर3-3200 तक की गति उपलब्ध (CL 13 चक्र = 8.125 ns के साथ)।

विधुत का उपभोग

अलग-अलग एसडीआरएएम चिप्स ( विस्तार से, डीआईएमएम) की विधुत की उपभोग गति, उपयोग के प्रकार, वोल्टेज आदि सहित कई कारकों के आधार पर भिन्न होती है। डेल के पावर एडवाइजर ने गणना की है कि 4 जीबी ईसीसी डीडीआर1333 आरडीआईएमएम प्रत्येक लगभग 4 डब्ल्यू का उपयोग करते हैं।[16] इसके विपरीत, एक अधिक आधुनिक मेनस्ट्रीम डेस्कटॉप-उन्मुख भाग 8जीबी, डीडीआर3/1600 डीआईएमएम, अपेक्षा तेज होने के पश्चात्, 2.58 W मापा गया है।[17]


मॉड्यूल

मानक की सूची डीडीआर3 एसडीआरएएम मापांक
नाम चिप बस मानक समय
मानक प्रकार मापांक घड़ी की गति (मेगाहर्ट्ज) समय चक्र (नैनोसेकंड)[18] घड़ी की गति (मेगाहर्ट्ज) अंतरण गति (MT/s) बैंडविड्थ (एमबी/एस) सीएल-टीआरसीडी-टीआरपी कैस

विलंब

(एनएस)

डीडीआर3-800 D PC3-6400 100 10 400 800 6400 5-5-5 12.5
E 6-6-6 15
डीडीआर3-1066 E PC3-8500 1331⁄3 7.5 5331⁄3 10662⁄3 85331⁄3 6-6-6 11.25
F 7-7-7 13.125
G 8-8-8 15
डीडीआर3-1333 F* PC3-10600 1662⁄3 6 6662⁄3 13331⁄3 106662⁄3 7-7-7 10.5
G 8-8-8 12
H 9-9-9 13.5
J* 10-10-10 15
डीडीआर3-1600 G* PC3-12800 200 5 800 1600 12800 8-8-8 10
H 9-9-9 11.25
J 10-10-10 12.5
K 11-11-11 13.75
डीडीआर3-1866 डीडीआर3-1866J*
डीडीआर3-1866K
डीडीआर3-1866L
डीडीआर3-1866M*		 PC3-14900 2331⁄3 4.286 09331⁄3 18662⁄3 149331⁄3 10-10-10
11-11-11
12-12-12
13-13-13		 10.56
11.786
12.857
13.929
डीडीआर3-2133 डीडीआर3-2133K*
डीडीआर3-2133L
डीडीआर3-2133M
डीडीआर3-2133N*		 PC3-17000 2662⁄3 3.75 10662⁄3 21331⁄3 170662⁄3 11-11-11
12-12-12
13-13-13
14-14-14		 10.313
11.25 
12.188
13.125 

* वैकल्पिक

डीडीआर3-xxx डेटा अंतरण गति को दर्शाता है, और डीडीआर चिप्स का वर्णन करता है, जबकि PC3-xxxx सैद्धांतिक बैंडविड्थ को दर्शाता है (अंतिम दो अंकों को हटा दिया गया है), और इकट्ठे डीआईएमएम का वर्णन करने के लिए उपयोग किया जाता है। बैंडविड्थ की गणना प्रति सेकंड स्थानान्तरण और आठ से गुणा करके की जाती है। ऐसा इसलिए है क्योंकि डीडीआर3 मेमोरी मॉड्यूल एक बस में डेटा ट्रांसफर करता है जो 64 डेटा बिट्स चौड़ा है,और चूंकि एक बाइट में 8 बिट्स होते हैं, यह प्रति ट्रांसफर 8 बाइट्स डेटा के सामानांतर होती है।

चौगुनी क्लॉक सिग्नल के प्रति चक्र दो स्थानान्तरण के साथ, एक 64-बिट चौड़ा डीडीआर3 मॉड्यूल मेमोरी क्लॉक सिग्नल गति के 64 गुना तक की अंतरण गति प्राप्त कर सकता है। प्रति मेमोरी मॉड्यूल में एक समय में 64 बिट्स डेटा स्थानांतरित होने के साथ, डीडीआर3 एसडीआरएएम (मेमोरी घडी की गति) × 4 (बस क्लॉक मल्टीप्लायर के लिए) × 2 (डेटा गति के लिए) × 64 (स्थानांतरित बिट्स की संख्या) / 8 की ट्रांसफर गति देता है। (एक बाइट में बिट्स की संख्या)। इस प्रकार 100 MHz की मेमोरी क्लॉक आवृत्ति के साथ, डीडीआर3 एसडीआरएएम 6400 MB/s की अधिकतम अंतरण गति देता है।

डीडीआर मेमोरी की दोहरी डेटा गति के कारण डेटा गति (स्थानांतरण (कंप्यूटिंग)|MT/s) I/O बस घड़ी (मेगाहर्ट्ज में) से दोगुनी है। जैसा कि ऊपर बताया गया है, एमबी/एस में बैंडविड्थ आठ से गुणा की गई डेटा गति है।

सीएल - कैस लेटेंसी क्लॉक सिग्नल, मेमोरी में कॉलम एड्रेस भेजने और प्रतिक्रिया में डेटा की प्रारम्भिक प्रकिया

टीआरसीडी - पंक्ति के बीच सक्रिय घड़ी चक्र का पठन/लेखन

टीआरपी - पंक्ति के बीच सक्रिय घड़ी चक्र का पूर्वप्रभार/सक्रियता

भिन्नात्मक आवृत्तियों को सामान्यतः घटाया जाता है, लेकिन सटीक संख्या 6662⁄3 होने और निकटतम पूर्ण संख्या तक पूर्णांकित होने के कारण 667 तक पूर्णांक बनाना सामान्य है। कुछ निर्माता इसके अतिरिक्त एक निश्चित सटीकता तक

बढाया भी करते हैं। उदाहरण के लिए, PC3-10666 मेमोरी को PC3-10600 या PC3-10700 के रूप में सूचीबद्ध किया जा सकता है।[19]

नोट: ऊपर सूचीबद्ध सभी सामग्री JEDEC द्वारा JESD79-3F के रूप में निर्दिष्ट किए गए हैं।[7]: 157–165 इन सूचीबद्ध विनिर्देशों के बीच या ऊपर सभी रैम डेटा गति JEDEC द्वारा मानकीकृत नहीं हैं - अधिकांशतः वे उच्च-सहिष्णुता या ओवरवॉल्टेड चिप्स का उपयोग करके केवल निर्माता अनुकूलन होते हैं। मई 2010 तक इन गैर-मानक विशिष्टताओं में से उच्चतम रिपोर्ट की गई गति डीडीआर3-2544 के सामानांतर थी।[20]

वैकल्पिक नामकरण: डीडीआर3 मॉड्यूल को अधिकांशतः विपणन कारणों से, डेटा-गति के बाद, उपसर्ग PC (PC3 के अतिरिक्त) के साथ गलत विधि से प्रचारित किया जाता है। इस परम्परा केअंतर्गत PC3-10600 को PC1333 के रूप में सूचीबद्ध किया गया है।[21]


सीरियल उपस्थिति का पता लगाने

डीडीआर3 मेमोरी सीरियल उपस्थिति का पता लगाने का उपयोग करती है।[22] सीरियल उपस्थिति का पता लगाने (एसपीडी) एक सीरियल इंटरफ़ेस का उपयोग करके यादृच्छिक-एक्सेस मेमोरी के बारे में जानकारी को स्वचालित रूप से एक्सेस करने का एक मानकीकृत विधि है। यह सामान्यतः मेमोरी मॉड्यूल के स्वचालित कॉन्फ़िगरेशन के लिए पावर-ऑन सेल्फ-टेस्ट के समय उपयोग किया जाता है।

रिलीज 4

डीडीआर3 सीरियल प्रजेंस डिटेक्ट (SPD) अभिलेख (SPD4_01_02_11) का रिलीज़ 4 भार में कमी डीआईएमएम और 16b-SO-डीआईएमएम और 32b-SO-डीआईएमएम के लिए भी समर्थन जोड़ता है।

JEDEC सॉलिड स्टेट टेक्नोलॉजी एसोसिएशन ने 1 सितंबर, 2011 को डीडीआर3 सीरियल प्रेजेंस डिटेक्ट (SPD) अभिलेखों के रिलीज़ 4 के प्रकाशन की घोषणा की।[23]


एक्सएमपी एक्सटेंशन

इंटेल कारपोरेशन ने आधिकारिक तौर पर 23 मार्च, 2007 को एक्सट्रीम मेमोरी प्रोफाइल (सीरियल प्रेजेंस डिटेक्ट # एक्सट्रीम मेमोरी प्रोफाइल (XMP)) विशिष्टता प्रस्तुत की, डीडीआर3 एसडीआरएएम के लिए पारंपरिक JEDEC सीरियल प्रेजेंस डिटेक्ट स्पेसिफिकेशंस के उत्साही प्रदर्शन एक्सटेंशन को सक्षम करने के लिए।[24]


प्रकार

बैंडविड्थ संज्ञा (जैसे डीडीआर3-800D), और क्षमता वेरिएंट के अलावा, मॉड्यूल निम्न में से एक हो सकते हैं:

  1. ECC मेमोरी, जिसमें एक अतिरिक्त डेटा बाइट लेन है, जिसका उपयोग साधारण त्रुटियों को ठीक करने और बेहतर विश्वसनीयता के लिए बड़ी त्रुटियों का पता लगाने के लिए किया जाता है। ECC वाले मॉड्यूल की मान्यता एक अतिरिक्त ECC या E द्वारा उनके संज्ञा में की जाती है। उदाहरण के लिए: PC3-6400 ECC , या PC3-8500E।[25]
  2. पंजीकृत मेमोरी, जो बढ़ी हुई विलंबता की अतिरिक्त घड़ी के मूल्य पर, हार्डवेयर रजिस्टर के साथ संकेतों को विद्युत रूप से बफ़र करके सिग्नल अखंडता (और इसलिए संभावित रूप से घड़ी की गति और भौतिक स्लॉट क्षमता) में सुधार करती है। उन मॉड्यूल की मान्यता उनके संज्ञा में एक अतिरिक्त R द्वारा की जाती है, उदाहरण के लिए PC3-6400R।[26]
  3. गैर-पंजीकृत (अनबफर्ड मेमोरी) रैम को संज्ञा में एक अतिरिक्त 'यू' द्वारा पहचाना जा सकता है।[26]
  4. पूरी तरह से बफ़र किए गए डीआईएमएम मॉड्यूल, जिन्हें F या FB द्वारा नामित किया गया है और अन्य वर्गों के समान पायदान की स्थिति नहीं है। पूरी तरह से बफ़र्ड मॉड्यूल का उपयोग उन मदरबोर्ड के साथ नहीं किया जा सकता है जो पंजीकृत मॉड्यूल के लिए बने हैं, और अलग-अलग पायदान की स्थिति भौतिक रूप से उनके सम्मिलन को रोकती है।
  5. एलआरडीआईएमएम मॉड्यूल, जो एलआर द्वारा नामित हैं और पंजीकृत/बफर मेमोरी के समान हैं, एक तरह से एलआरडीआईएमएम मॉड्यूल सभी संकेतों की समानांतर प्रकृति को बनाए रखते हुए नियंत्रण और डेटा लाइनों दोनों को बफर करते हैं। इस प्रकार, एलआरडीआईएमएम मेमोरी सीरियल और समांतर सिग्नल रूपों के बीच आवश्यक रूपांतरण से प्रेरित एफबी मेमोरी के कुछ प्रदर्शन और विधुत उपभोग के की स्थितियों को संबोधित करते हुए बड़ी समग्र अधिकतम मेमोरी क्षमता प्रदान करती है।

दोनों एफबीडीआईएमएम (पूरी तरह से बफ़र्ड) और एलआरडीआईएमएम (लोड रिड्यूस्ड) मेमोरी प्रकार मुख्य रूप से किसी भी समय मेमोरी चिप्स में आने और जाने वाले विद्युत प्रवाह की मात्रा को नियंत्रित करने के लिए डिज़ाइन किए गए हैं। वे पंजीकृत/बफ़र्ड मेमोरी के साथ संगत नहीं हैं, और जिन मदरबोर्ड को उनकी आवश्यकता होती है, वे सामान्यतः किसी अन्य प्रकार की मेमोरी को स्वीकार नहीं करेंगे।

डीडीआर3L और डीडीआर3U एक्सटेंशन

डीडीआर3L (डीडीआर3 लो वोल्टेज) मानक JESD79-3 डीडीआर3 मेमोरी डिवाइस मानक का एक परिशिष्ट है जो कम वोल्टेज उपकरणों को निर्दिष्ट करता है।[27] डीडीआर3L मानक 1.35 V है और इसके मॉड्यूल के लिए PC3L लेबल है। उदाहरणों में डीडीआर3L-800 (PC3L-6400), डीडीआर3L-1066 (PC3L-8500), डीडीआर3L-1333 (PC3L-10600), और डीडीआर3L-1600 (PC3L-12800)सम्मिलित हैं। डीडीआर3L और डीडीआर3U विनिर्देशों के लिए निर्दिष्ट मेमोरी मूल डीडीआर3 मानक के साथ संगत है, और कम वोल्टेज या 1.50 V पर चल सकती है।[28] हालाँकि, जिन उपकरणों को स्पष्ट रूप से डीडीआर3L की आवश्यकता होती है, जो 1.35 V पर काम करते हैं, जैसे कि चौथी पीढ़ी के इंटेल कोर प्रोसेसर के मोबाइल संस्करणों का उपयोग करने वाले सिस्टम, 1.50 V डीडीआर3 मेमोरी के साथ संगत नहीं हैं।[29] डीडीआर3L LPडीडीआर#LP-डीडीआर3 मोबाइल मेमोरी मानक से अलग और असंगत है।

डीडीआर3U (डीडीआर3 अल्ट्रा लो वोल्टेज) मानक 1.25 V है और इसके मॉड्यूल के लिए लेबल PC3U है।[30]

JEDEC सॉलिड स्टेट टेक्नोलॉजी एसोसिएशन ने 26 जुलाई, 2010 को JEDEC डीडीआर3L के प्रकाशन की घोषणा की[31] और डीडीआर3U अक्टूबर 2011 में।[32]


पठनीय सारांश

घटक

  • अतुल्यकालिक रीसेट पिन का परिचय
  • प्रणाली-स्तरीय गतिज प्रतिपूर्ति का समर्थन
  • ऑन-डीआईएमएम मिरर-फ्रेंडली डीआरएएम पिनआउट
  • सीडब्लूएल (CAS राइट लेटेंसी) प्रति घड़ी कोष्ठ का परिचय
  • ऑन-डाई I/O मापांकन इंजन
  • मापांकन पढ़ें और लिखें
  • डायनेमिक ओडीटी (ऑन-डाई-टर्मिनेशन) सुविधा पढ़ने और लिखने के लिए अलग-अलग समाप्ति मूल्यों की अनुमति देती है

मॉड्यूल

  • ऑन-डीआईएमएम टर्मिनेशन के साथ फ्लाई-बाय कमांड/एड्रेस/कंट्रोल बस
  • उच्च परिशुद्धता अंशांकन प्रतिरोधक
  • पश्चगामी संगतता नहीं हैं—डीडीआर3 मॉड्यूल डीडीआर2 सॉकेट में फ़िट नहीं होते हैं; उन्हें विवश करने से डीआईएमएम और/या मदरबोर्ड को हानी हो सकता है[33]

डीडीआर2 पर तकनीकी लाभ

  • उच्च बैंडविड्थ प्रदर्शन, 2133 एमटी/एस तक मानकीकृत
  • नैनोसेकंड में मापी गई विलंबता में थोड़ा सुधार हुआ है
  • कम विधुत पर उच्च प्रदर्शन (लैपटॉप में लंबी बैटरी लाइफ)
  • बढ़ी हुई कम-शक्ति सुविधाएँ

यह भी देखें

  • डिवाइस बैंडविड्थ की सूची
  • मोबाइल डीडीआर#एलपीडीडीआर3| कम पावर डीडीआर3 एसडीआरएएम (एलपीडीडीआर3)
  • मल्टी-चैनल मेमोरी आर्किटेक्चर

टिप्पणियाँ

  1. ↑ Prior to revision F, the standard stated that 1.975 V was the absolute maximum DC rating.[8]


संदर्भ

  1. ↑ Cutress, Ian (2014-02-11). "I'M इंटेलिजेंट मेमोरी 16GB अपंजीकृत DDR3 मॉड्यूल जारी करने के लिए". anandtech.com. Retrieved 2015-04-20.
  2. ↑ 2.0 2.1 "सैमसंग ने दुनिया का पहला डीडीआर 3 मेमोरी प्रोटोटाइप प्रदर्शित किया". Phys.org. 17 February 2005. Retrieved 23 June 2019.
  3. ↑ "2000 से 2009 तक हमारी गौरवशाली विरासत". Samsung Semiconductor. Samsung. Retrieved 25 June 2019.
  4. ↑ "JEDEC ने DDR4 मानक - JEDEC के प्रकाशन की घोषणा की". JEDEC. Retrieved 12 October 2014.
  5. ↑ Shilov, Anton (August 16, 2010). "नेक्स्ट-जेनरेशन DDR4 मेमोरी 4.266GHz तक पहुंचेगी - रिपोर्ट". XbitLabs.com. Archived from the original on December 19, 2010. Retrieved 2011-01-03.
  6. ↑ McCloskey, Alan, Research: DDR FAQ, archived from the original on 2007-11-12, retrieved 2007-10-18
  7. ↑ 7.0 7.1 7.2 "DDR3 SDRAM मानक (संशोधन F)". JEDEC. July 2012. Retrieved 2015-07-05.
  8. ↑ "DDR3 SDRAM standard (revision E)" (PDF). JEDEC. July 2010. Retrieved 2015-07-05.
  9. ↑ Chang, Jaci (2004). "DDR3 मेमोरी सब-सिस्टम के लिए डिज़ाइन विचार" (PDF). Jedex. p. 4. Archived from the original (PDF) on 2012-07-24. Retrieved 2020-08-12.
  10. ↑ Soderstrom, Thomas (2007-06-05). "पाइप ड्रीम्स: छह P35-DDR3 मदरबोर्ड की तुलना". Tom's Hardware.
  11. ↑ Fink, Wesley (2007-07-20). "सुपर प्रतिभा और टीम: DDR3-1600 यहाँ है!". AnandTech.
  12. ↑ DocMemory (2007-02-21). "मेमोरी मॉड्यूल पिक्चर 2007". Archived from the original on 2017-06-06. Retrieved 2022-01-05.
  13. ↑ "204-पिन डीडीआर3 एसडीआरएएम अनबफर्ड एसओडीआईएमएम डिजाइन विनिर्देश". JEDEC. May 2014. Retrieved 2015-07-05.
  14. ↑ "मेनस्ट्रीम के लिए इंटेल DDR3 और DDR4 के बीच संक्रमण की योजना कैसे बनाता है". techpowerup.com. Retrieved 19 March 2018.
  15. ↑ Shilov, Anton (2008-10-29). "इंटेल कोर i7 प्लेटफॉर्म के लिए किंग्स्टन ने उद्योग का पहला 2GHz मेमोरी मॉड्यूल पेश किया". Xbit Laboratories. Archived from the original on 2008-11-01. Retrieved 2008-11-02.
  16. ↑ "डेल एनर्जी स्मार्ट सॉल्यूशन एडवाइजर". Essa.us.dell.com. Archived from the original on 2013-08-01. Retrieved 2013-07-28.
  17. ↑ http://www.kingston.com/dataSheets/KVR16N11_8.pdf[bare URL PDF]
  18. ↑ Cycle time is the inverse of the I/O bus clock frequency; e.g., 1/(100 MHz) = 10 ns per clock cycle.
  19. ↑ Pc3 10600 vs. pc3 10666 What's the difference – New-System-Build, Tomshardware.com, retrieved 2012-01-23
  20. ↑ Kingston's 2,544 MHz DDR3 On Show at Computex, News.softpedia.com, 2010-05-31, retrieved 2012-01-23
  21. ↑ Crucial Value CT2KIT51264BA1339 PC1333 4GB Memory RAM (DDR3, CL9) Retail, www.amazon.co.uk, 2016-05-10, retrieved 2016-05-10
  22. ↑ "DDR3 सीरियल प्रेजेंस डिटेक्ट (SPD) टेबल को समझना". simmtester.com. Retrieved 12 December 2015.
  23. ↑ "JEDEC ने DDR3 सीरियल प्रेजेंस डिटेक्ट स्पेसिफिकेशन की रिलीज़ 4 के प्रकाशन की घोषणा की".
  24. ↑ "Intel एक्सट्रीम मेमोरी प्रोफ़ाइल (Intel XMP) DDR3 तकनीक" (PDF). Retrieved 2009-05-29.
  25. ↑ Memory technology evolution: an overview of system memory technologies (PDF), Hewlett-Packard, p. 18, archived from the original (PDF) on 2011-07-24
  26. ↑ 26.0 26.1 "LR-DIMM, LRDIMM मेमोरी क्या है? (लोड-डीआईएमएम कम करें)". simmtester.com. Archived from the original on 2014-09-03. Retrieved 2014-08-29.
  27. ↑ "JESD79-3 - 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600, और DDR3L-1866 में परिशिष्ट संख्या 1". May 2013. Retrieved 2019-09-08.
  28. ↑ "JESD79-3 - 1.35 V DDR3L-800, DDR3L-1066, DDR3L-1333, DDR3L-1600, और DDR3L-1866 में परिशिष्ट संख्या 1". May 2013. Retrieved 2019-09-08. DDR3L VDD/VDDQ आवश्यकताएँ - बिजली की आपूर्ति: DDR3L ऑपरेशन = 1.283 V से 1.45 V; DDR3 ऑपरेशन = 1.425 V से 1.575 V .. DDR3L ऑपरेशन के लिए एक बार आरंभ होने के बाद, DDR3 ऑपरेशन का उपयोग केवल तभी किया जा सकता है जब डिवाइस रीसेट में हो, जबकि VDD और VDDQ DDR3 ऑपरेशन के लिए बदले गए हों
  29. ↑ "DDR3L मेमोरी क्या है?". Dell.com. Dell. 2016-10-03. Retrieved 2016-10-04.
  30. ↑ "JESD79-3, 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333, और DDR3U-1600 के परिशिष्ट संख्या 2". October 2011. Retrieved 2019-09-08.
  31. ↑ "विशिष्टता अनगिनत उपभोक्ता इलेक्ट्रॉनिक्स, नेटवर्किंग और कंप्यूटर उत्पादों के लिए कम बिजली की खपत को प्रोत्साहित करेगी".
  32. ↑ "JESD79-3, 1.25 V DDR3U-800, DDR3U-1066, DDR3U-1333, और DDR3U-1600 के परिशिष्ट संख्या 2".
  33. ↑ "DDR3: Frequently Asked Questions" (PDF). Archived from the original (PDF) on 2009-12-29. Retrieved 2009-08-18.


बाहरी कड़ियाँ

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=डीडीआर3_एसडीआरएएम&oldid=62033’