डीआईएमएम: Difference between revisions

From Vigyanwiki
No edit summary
No edit summary
Line 76: Line 76:
* 72-पिन एसओ-डीआईएमएम (72-पिन SIMM के समान नहीं), [[फास्ट पेज मोड]] डीआरएएम और विस्तारित डेटा आउट आरएएम डीआरएएम के लिए उपयोग किया जाता है
* 72-पिन एसओ-डीआईएमएम (72-पिन SIMM के समान नहीं), [[फास्ट पेज मोड]] डीआरएएम और विस्तारित डेटा आउट आरएएम डीआरएएम के लिए उपयोग किया जाता है
* 100-पिन डीआईएमएम, प्रिंटर एसडीआरएएम के लिए उपयोग किया जाता है
* 100-पिन डीआईएमएम, प्रिंटर एसडीआरएएम के लिए उपयोग किया जाता है
* 144-पिन एसओ-डीआईएमएम, एसडीआरएएम#SDR एसडीआरएएम एसडीआरएएम (डीडीआर2 एसडीआरएएम के लिए अक्सर कम) के लिए उपयोग किया जाता है
* 144-पिन एसओ-डीआईएमएम, एसडीआरएएम एसडीआर एसडीआरएएम एसडीआरएएम (डीडीआर2 एसडीआरएएम के लिए अक्सर कम) के लिए उपयोग किया जाता है
* 168-पिन डीआईएमएम, एसडीआर एसडीआरएएम के लिए उपयोग किया जाता है (वर्कस्टेशन/सर्वर में एफपीएम/ईडीओ डीआरएएम के लिए कम बार, 3.3 या 5 वी हो सकता है)
* 168-पिन डीआईएमएम, एसडीआर एसडीआरएएम के लिए उपयोग किया जाता है (वर्कस्टेशन/सर्वर में एफपीएम/ईडीओ डीआरएएम के लिए कम बार, 3.3 या 5 वी हो सकता है)
* 172-पिन माइक्रोडीआईएमएम, डीडीआर एसडीआरएएम के लिए उपयोग किया जाता है
* 172-पिन माइक्रोडीआईएमएम, डीडीआर एसडीआरएएम के लिए उपयोग किया जाता है
Line 89: Line 89:
* 244-पिन Miniडीआईएमएम, डीडीआर2 एसडीआरएएम के लिए उपयोग किया जाता है
* 244-पिन Miniडीआईएमएम, डीडीआर2 एसडीआरएएम के लिए उपयोग किया जाता है
* 260-पिन एसओ-डीआईएमएम, [[DDR4 SDRAM|डीडीआर4 एसडीआरएएम]] के लिए उपयोग किया जाता है
* 260-पिन एसओ-डीआईएमएम, [[DDR4 SDRAM|डीडीआर4 एसडीआरएएम]] के लिए उपयोग किया जाता है
* 260-पिन एसओ-डीआईएमएम, डीडीआर4 एसओ-डीआईएमएम की तुलना में भिन्न श्रेणी स्थिति के साथ, [[UniDIMM|Uniडीआईएमएम]] के लिए उपयोग किया जाता है जो डीडीआर3 या डीडीआर4 एसडीआरएएम को ले जा सकता है
* 260-पिन एसओ-डीआईएमएम, डीडीआर4 एसओ-डीआईएमएम की तुलना में भिन्न श्रेणी स्थिति के साथ, [[UniDIMM]] के लिए उपयोग किया जाता है जो डीडीआर3 या डीडीआर4 एसडीआरएएम को ले जा सकता है
* 278-पिन डीआईएमएम, [[Hewlett-Packard]] उच्च घनत्व एसडीआरएएम के लिए उपयोग किया जाता है।
* 278-पिन डीआईएमएम, [[Hewlett-Packard|हेवलेट पैकर्ड]] उच्च घनत्व एसडीआरएएम के लिए उपयोग किया जाता है।
* 288-पिन डीआईएमएम, डीडीआर4 एसडीआरएएम और डीडीआर5 एसडीआरएएम के लिए उपयोग किया जाता है<ref name="anandtech-ddr5">{{cite web|url=https://www.anandtech.com/show/15912/ddr5-specification-released-setting-the-stage-for-ddr56400-and-beyond|title=DDR5 मेमोरी विशिष्टता जारी: DDR5-6400 और उससे आगे के लिए स्टेज सेट करना|last=Smith|first=Ryan|date=2020-07-14|website=AnandTech|access-date=2020-07-15}}</ref>
* 288-पिन डीआईएमएम, डीडीआर4 एसडीआरएएम और डीडीआर5 एसडीआरएएम के लिए उपयोग किया जाता है<ref name="anandtech-ddr5">{{cite web|url=https://www.anandtech.com/show/15912/ddr5-specification-released-setting-the-stage-for-ddr56400-and-beyond|title=DDR5 मेमोरी विशिष्टता जारी: DDR5-6400 और उससे आगे के लिए स्टेज सेट करना|last=Smith|first=Ryan|date=2020-07-14|website=AnandTech|access-date=2020-07-15}}</ref>


Line 116: Line 116:


== रैंकिंग ==
== रैंकिंग ==
{{main|Memory rank}}
{{main|मेमोरी रैंक}}
कभी-कभी मेमोरी मॉड्यूल एक ही पते और डेटा बसों से जुड़े डीआरएएम चिप्स के दो या दो से अधिक स्वतंत्र सेटों के साथ डिज़ाइन किए जाते हैं; ऐसे प्रत्येक सेट को रैंक कहा जाता है। रैंक जो समान स्लॉट साझा करते हैं, किसी भी समय केवल एक रैंक तक पहुँचा जा सकता है; यह संबंधित रैंक के चिप सेलेक्ट (CS) सिग्नल को सक्रिय करके निर्दिष्ट किया जाता है। मॉड्यूल पर अन्य रैंक उनके संबंधित सीएस सिग्नल को निष्क्रिय करके ऑपरेशन की अवधि के लिए निष्क्रिय कर दिए जाते हैं। डीआईएमएम वर्तमान में सामान्यतः प्रति मॉड्यूल चार रैंक तक निर्मित किए जा रहे हैं। उपभोक्ता डीआईएमएम विक्रेताओं ने हाल ही में सिंगल और डुअल रैंक वाले डीआईएमएम के बीच अंतर करना प्रारंभ कर दिया है।
कभी-कभी मेमोरी मॉड्यूल एक ही पते और डेटा बसों से जुड़े डीआरएएम चिप्स के दो या दो से अधिक स्वतंत्र सेटों के साथ डिज़ाइन किए जाते हैं; ऐसे प्रत्येक सेट को रैंक कहा जाता है। रैंक जो समान स्लॉट साझा करते हैं, किसी भी समय केवल एक रैंक तक पहुँचा जा सकता है; यह संबंधित रैंक के चिप सेलेक्ट (CS) सिग्नल को सक्रिय करके निर्दिष्ट किया जाता है। मॉड्यूल पर अन्य रैंक उनके संबंधित सीएस सिग्नल को निष्क्रिय करके ऑपरेशन की अवधि के लिए निष्क्रिय कर दिए जाते हैं। डीआईएमएम वर्तमान में सामान्यतः प्रति मॉड्यूल चार रैंक तक निर्मित किए जा रहे हैं। उपभोक्ता डीआईएमएम विक्रेताओं ने हाल ही में सिंगल और डुअल रैंक वाले डीआईएमएम के बीच अंतर करना प्रारंभ कर दिया है।


स्मृति शब्द लाने के बाद, स्मृति सामान्यतः विस्तारित अवधि के लिए पहुंच योग्य नहीं होती है, जबकि अर्थ एम्पलीफायरों को अगले सेल तक पहुंचने के लिए चार्ज किया जाता है। मेमोरी को इंटरलीविंग करके (जैसे सेल 0, 4, 8, आदि को एक रैंक में एक साथ संग्रहीत किया जाता है), अनुक्रमिक मेमोरी एक्सेस को अधिक तेजी से किया जा सकता है क्योंकि सेंस एम्पलीफायरों में एक्सेस के बीच रिचार्जिंग के लिए निष्क्रिय समय के 3 चक्र होते हैं।
स्मृति शब्द लाने के बाद, स्मृति सामान्यतः विस्तारित अवधि के लिए पहुंच योग्य नहीं होती है, जबकि अर्थ एम्पलीफायरों को अगले सेल तक पहुंचने के लिए चार्ज किया जाता है। मेमोरी को इंटरलीविंग करके (जैसे सेल 0, 4, 8, आदि को एक रैंक में एक साथ संग्रहीत किया जाता है), अनुक्रमिक मेमोरी एक्सेस को अधिक तेजी से किया जा सकता है क्योंकि सेंस एम्पलीफायरों में एक्सेस के बीच रिचार्जिंग के लिए निष्क्रिय समय के 3 चक्र होते हैं।


डीआईएमएमs को अक्सर सिंगल-साइडेड या डबल-साइडेड आरएएम के रूप में संदर्भित किया जाता है। [[दो तरफा रैम]] वर्णन करने के लिए कि क्या डीआरएएम चिप्स मॉड्यूल के प्रिंटेड सर्किट बोर्ड (PCB) के एक या दोनों तरफ स्थित हैं। हालाँकि, ये शब्द भ्रम पैदा कर सकते हैं, क्योंकि चिप्स का भौतिक लेआउट जरूरी नहीं है कि वे तार्किक रूप से कैसे व्यवस्थित या एक्सेस किए जाते हैं।
मॉड्यूल के मुद्रित सर्किट बोर्ड (पीसीबी) के एक या दोनों तरफ डीआरएएम चिप्स स्थित हैं या नहीं, इसका वर्णन करने के लिए डीआईएमएम को अक्सर "सिंगल-साइडेड" या "[[दो तरफा रैम|डबल-साइडेड]]" के रूप में संदर्भित किया जाता है। हालाँकि, ये शब्द भ्रम की स्थिति उत्पन्न कर सकते हैं, क्योंकि चिप्स का भौतिक लेआउट जरूरी नहीं है कि वे तार्किक रूप से कैसे व्यवस्थित या एक्सेस किए जाते हैं


[[JEDEC]] ने निर्णय लिया कि पंजीकृत डीआईएमएमs (Rडीआईएमएमs) पर लागू होने पर दोहरे पक्षीय, दो तरफा, या दोहरे बैंक वाले शब्द सही नहीं थे।
[[JEDEC]] ने निर्णय लिया कि पंजीकृत डीआईएमएमs (आरडीआईएमएमएस) पर लागू होने पर दोहरे पक्षीय, दो तरफा, या दोहरे बैंक वाले शब्द सही नहीं थे।


== संगठन ==
== संगठन ==
अधिकांश डीआईएमएम प्रति पक्ष नौ चिप्स के साथ ×4 (चार से) या ×8 (आठ से) मेमोरी चिप्स का उपयोग करके बनाए जाते हैं; ×4 और ×8 बिट्स में डीआरएएम चिप्स की डेटा चौड़ाई को संदर्भित करते हैं।
अधिकांश डीआईएमएम "×4" ("बाय चार") या "×8" ("बाय आठ") मेमोरी चिप्स का उपयोग करके बनाए जाते हैं, जिसमें प्रति साइड नौ चिप्स होते हैं; "×4" और "×8" बिट्स में DRAM चिप्स की डेटा चौड़ाई को संदर्भित करते हैं।


×4 पंजीकृत डीआईएमएम के मामले में, प्रति पक्ष डेटा चौड़ाई 36 बिट है; इसलिए, मेमोरी कंट्रोलर (जिसमें 72 बिट्स की आवश्यकता होती है) को एक ही समय में दोनों पक्षों को उस डेटा को पढ़ने या लिखने के लिए संबोधित करने की आवश्यकता होती है जिसकी उसे आवश्यकता होती है। इस मामले में, दो तरफा मॉड्यूल सिंगल-रैंक है। ×8 पंजीकृत डीआईएमएम के लिए, प्रत्येक पक्ष 72 बिट चौड़ा है, इसलिए [[स्मृति नियंत्रक]] एक समय में केवल एक पक्ष को संबोधित करता है (दो तरफा मॉड्यूल दोहरी-रैंक है)।
×4 पंजीकृत डीआईएमएम के स्थिति में, प्रति पक्ष डेटा चौड़ाई 36 बिट है; इसलिए, मेमोरी कंट्रोलर (जिसमें 72 बिट्स की आवश्यकता होती है) को एक ही समय में दोनों पक्षों को उस डेटा को पढ़ने या लिखने के लिए संबोधित करने की आवश्यकता होती है जिसकी उसे आवश्यकता होती है। इस मामले में, दो तरफा मॉड्यूल सिंगल-रैंक है। ×8 पंजीकृत डीआईएमएम के लिए, प्रत्येक पक्ष 72 बिट चौड़ा है, इसलिए [[स्मृति नियंत्रक]] एक समय में केवल एक पक्ष को संबोधित करता है (दो तरफा मॉड्यूल दोहरी-रैंक है)।


उपरोक्त उदाहरण ईसीसी मेमोरी पर लागू होता है जो अधिक सामान्य 64 के बजाय 72 बिट्स को स्टोर करता है। आठ के प्रति समूह में एक अतिरिक्त चिप भी होगी, जिसे गिना नहीं जाता है।
उपरोक्त उदाहरण ईसीसी मेमोरी पर लागू होता है जो अधिक सामान्य 64 के बजाय 72 बिट्स को स्टोर करता है। आठ के प्रति समूह में एक अतिरिक्त चिप भी होगी, जिसे गिना नहीं जाता है।
Line 137: Line 137:
सिंगल डेटा रेट (SDR) डीआरएएम पर आधारित डीआईएमएम में डेटा, एड्रेस और कंट्रोल लाइन के लिए एक ही बस फ्रीक्वेंसी होती है। डबल डेटा रेट (डीडीआर) डीआरएएम पर आधारित डीआईएमएम में डेटा होता है लेकिन घड़ी की दोगुनी दर पर स्ट्रोब नहीं होता है; यह डेटा स्ट्रोब के बढ़ते और गिरते दोनों किनारों पर क्लॉक करके प्राप्त किया जाता है। डीडीआर-आधारित डीआईएमएम की प्रत्येक पीढ़ी के साथ बिजली की खपत और वोल्टेज धीरे-धीरे कम हो गए।
सिंगल डेटा रेट (SDR) डीआरएएम पर आधारित डीआईएमएम में डेटा, एड्रेस और कंट्रोल लाइन के लिए एक ही बस फ्रीक्वेंसी होती है। डबल डेटा रेट (डीडीआर) डीआरएएम पर आधारित डीआईएमएम में डेटा होता है लेकिन घड़ी की दोगुनी दर पर स्ट्रोब नहीं होता है; यह डेटा स्ट्रोब के बढ़ते और गिरते दोनों किनारों पर क्लॉक करके प्राप्त किया जाता है। डीडीआर-आधारित डीआईएमएम की प्रत्येक पीढ़ी के साथ बिजली की खपत और वोल्टेज धीरे-धीरे कम हो गए।


एक अन्य प्रभाव कॉलम एक्सेस स्ट्रोब (CAS) लेटेंसी या CL है जो मेमोरी एक्सेस स्पीड को प्रभावित करता है। यह रीड कमांड और क्षण डेटा उपलब्ध होने के बीच का विलंब समय है। मुख्य लेख CAS_latency | देखें सीएएस/सीएल
एक अन्य प्रभाव कॉलम एक्सेस स्ट्रोब (CAS) लेटेंसी या CL है जो मेमोरी एक्सेस स्पीड को प्रभावित करता है। यह रीड कमांड और क्षण डेटा उपलब्ध होने के बीच का विलंब समय है। मुख्य लेख सीएएस/सीएल देखें


{{Col-float|width=50em}}
{{Col-float|width=50em}}


{| class="wikitable" style="margin-right: 2em;"
{| class="wikitable" style="margin-right: 2em;"
|+ [[SDR SDRAM|SDR एसडीआरएएम]] डीआईएमएमs
|+ [[SDR SDRAM|एसडीआरएसडीआरएएम]] डीआईएमएमएस
|-
|-
!Chip !! Module !! Effective Clock !! [[Transfer (computing)|Transfer rate]] !! Voltage
!Chip !! Module !! Effective Clock !! [[Transfer (computing)|Transfer rate]] !! Voltage

Revision as of 19:05, 26 December 2022

Error creating thumbnail:
दो प्रकार के डीआईएमएम: एक 168-पिन एसडीआरएएम मॉड्यूल (ऊपर) और एक 184-पिन डीडीआर एसडीआरएएम मॉड्यूल (नीचे)। एसडीआरएएम मॉड्यूल में निचले किनारे पर दो श्रेणी (आयताकार कटौती या चीरे) हैं, जबकि डीडीआर1 एसडीआरएएम मॉड्यूल में एक है। इसके अतिरिक्त, प्रत्येक मॉड्यूल में आठ रैम चिप्स होते हैं, लेकिन निचले हिस्से में नौवीं चिप के लिए खाली जगह होती है; यह स्थान ECC डीआईएमएम में व्याप्त है
ABIT BP6 संगणक मदरबोर्ड पर तीन एसडीआरएएम डीआईएमएम स्लॉट

]एक डीआईएमएम (/dɪm/) (डुअल इन-लाइन मेमोरी मॉड्यूल), जिसे सामान्यतः रैम स्टिक कहा जाता है, में गतिशील रैंडम-एक्सेस मेमोरी एकीकृत परिपथ की एक श्रृंखला संम्मिलित होती है। ये मेमोरी मॉड्यूल एक मुद्रित सर्किट बोर्ड पर लगाए गए हैं और व्यक्तिगत संगणक, कार्य केंद्र, प्रिंटर (कंप्यूटिंग) और सर्वर (कंप्यूटिंग) में उपयोग के लिए डिज़ाइन किए गए हैं। वे संगणक सिस्टम में मेमोरी जोड़ने की प्रमुख विधि हैं। डीआईएमएम के दीर्घ बहुमत जेईडीईसी मेमोरी मानकों के माध्यम से मानकीकृत हैं, चूंकि स्वामित्व डीआईएमएम हैं। डीआईएमएम विभिन्न प्रकार की गति और आकार में आते हैं, लेकिन आम तौर पर दो लंबाई में से एक होते हैं - पीसी जो 133.35 मिमी (5.25 इंच) और लैपटॉप (एसओ-डीआईएमएम) हैं जो 67.60 मिमी (2.66 इंच) में लगभग आधे आकार के हैं.[1]


इतिहास

डीआईएमएम (डुअल इन-लाइन मेमोरी मॉड्यूल) ने 1990 के दशक में SIMM (सिंगल इन-लाइन मेमोरी मॉड्यूल) के लिए अपग्रेड लिया क्योंकि इंटेल P5 (माइक्रोआर्किटेक्चर) आधारित पेंटियम (ब्रांड) प्रोसेसर ने बाजार साझेदारी प्राप्त करना प्रारंभ कर दिया था। पेंटियम में 64-बिट बस (कंप्यूटिंग) चौड़ाई थी, जिसके लिए डेटा बस को आवासित करने के लिए मिलान जोड़े में SIMM स्थापित करने की आवश्यकता होगी। प्रोसेसर तब समानांतर में दो सिमएम तक पहुंच जाएगा।

इस हानि को खत्म करने के लिए डीआईएमएम प्रस्तुत किए गए थे। दोनों पक्षों के सिमएम पर संपर्क अपारदर्शिता हैं, जबकि डीआईएमएम के मॉड्यूल के प्रत्येक तरफ भिन्न-भिन्न विद्युत संपर्क हैं। इसने उन्हें SIMM के 32-बिट डेटा पथ को 64-बिट डेटा पथ में दोगुना करने की अनुमति दी।

डीआईएमएम नाम को दोहरे इन-लाइन मेमोरी मॉड्यूल के लिए एक संक्षिप्त नाम के रूप में चुना गया था जो एक SIMM के संपर्कों में दो स्वतंत्र पंक्तियों में विभाजन का प्रतीक था। बीच के वर्षों में मॉड्यूल में कई संवर्द्धन हुए हैं, लेकिन डीआईएमएम शब्द संगणक मेमोरी मॉड्यूल के लिए एक सामान्य शब्द के रूप में बना हुआ है।[citation needed]


वेरिएंट

डीआईएमएम के वेरिएंट डीडीआर, डीडीआर2, डीडीआर3, डीडीआर4 और डीडीआर5 रैम को सपोर्ट करते हैं।

सामान्य प्रकार के डीआईएमएम में निम्नलिखित संम्मिलित हैं:

एसडीआरएएम एसडीआर

एसडीआरएएम

डीडीआर

एसडीआरएएम

डीडीआर2

एसडीआरएएम

डीडीआर3

एसडीआरएएम

डीडीआर4

एसडीआरएएम

डीडीआर5

एसडीआरएएम

एफपीएम डीआरएएम

और ईडीओ डीआरएएम

एफबी-डीआईएमएम

डीआरएएम

डीआईएमएम 100-पिन 168-पिन 184-पिन 240-पिन[lower-alpha 1] 288-पिन[lower-alpha 1] 168-पिन 240-पिन
एसओ-डीआईएमएम — 144-पिन 200-पिन[lower-alpha 1] 204-पिन 260-पिन 262-पिन 72-पिन/144-पिन —
माइक्रोडीआईएमएम — 144-पिन 172-पिन 214-पिन — —
  1. ↑ 1.0 1.1 1.2 with different notch positions

70 से 200 पिन

  • 72-पिन एसओ-डीआईएमएम (72-पिन SIMM के समान नहीं), फास्ट पेज मोड डीआरएएम और विस्तारित डेटा आउट आरएएम डीआरएएम के लिए उपयोग किया जाता है
  • 100-पिन डीआईएमएम, प्रिंटर एसडीआरएएम के लिए उपयोग किया जाता है
  • 144-पिन एसओ-डीआईएमएम, एसडीआरएएम एसडीआर एसडीआरएएम एसडीआरएएम (डीडीआर2 एसडीआरएएम के लिए अक्सर कम) के लिए उपयोग किया जाता है
  • 168-पिन डीआईएमएम, एसडीआर एसडीआरएएम के लिए उपयोग किया जाता है (वर्कस्टेशन/सर्वर में एफपीएम/ईडीओ डीआरएएम के लिए कम बार, 3.3 या 5 वी हो सकता है)
  • 172-पिन माइक्रोडीआईएमएम, डीडीआर एसडीआरएएम के लिए उपयोग किया जाता है
  • 184-पिन डीआईएमएम, डीडीआर एसडीआरएएम के लिए प्रयोग किया जाता है
  • 200-पिन एसओ-डीआईएमएम, डीडीआर एसडीआरएएम और डीडीआर2 एसडीआरएएम के लिए उपयोग किया जाता है
  • 200-पिन डीआईएमएम, कुछ सन माइक्रोसिस्टम्स वर्कस्टेशन और सर्वर में FPM/EDO डीआरएएम के लिए उपयोग किया जाता है।

201 से 300 पिन

  • 204-पिन एसओ-डीआईएमएम, डीडीआर3 एसडीआरएएम के लिए उपयोग किया जाता है
  • 214-पिन माइक्रोडीआईएमएम, डीडीआर2 एसडीआरएएम के लिए उपयोग किया जाता है
  • 240-पिन डीआईएमएम, डीडीआर2 एसडीआरएएम, डीडीआर3 एसडीआरएएम और पूरी तरह से बफर डीआईएमएम|FB-डीआईएमएम डीआरएएम के लिए उपयोग किया जाता है
  • 244-पिन Miniडीआईएमएम, डीडीआर2 एसडीआरएएम के लिए उपयोग किया जाता है
  • 260-पिन एसओ-डीआईएमएम, डीडीआर4 एसडीआरएएम के लिए उपयोग किया जाता है
  • 260-पिन एसओ-डीआईएमएम, डीडीआर4 एसओ-डीआईएमएम की तुलना में भिन्न श्रेणी स्थिति के साथ, UniDIMM के लिए उपयोग किया जाता है जो डीडीआर3 या डीडीआर4 एसडीआरएएम को ले जा सकता है
  • 278-पिन डीआईएमएम, हेवलेट पैकर्ड उच्च घनत्व एसडीआरएएम के लिए उपयोग किया जाता है।
  • 288-पिन डीआईएमएम, डीडीआर4 एसडीआरएएम और डीडीआर5 एसडीआरएएम के लिए उपयोग किया जाता है[2]


एसओ-डीआईएमएम

Error creating thumbnail:
एक 200-पिन PC2-5300 डीडीआर2 एसओ-डीआईएमएम
File:4GB DDR3 SO-DIMM.jpg
एक 204-पिन PC3-10600 डीडीआर3 एसओ-डीआईएमएम

फ़ाइल:डीडीआर_एसओ-डीआईएमएम_slot_PNr°0341.jpg|thumb|upright=1.6| संगणक मदरबोर्ड पर एसओ-डीआईएमएम स्लॉट

एक एसओ-डीआईएमएम (उच्चारण so-dimm /ˈsoʊdɪm/, जिसे एसओडीआईएमएम भी लिखा जाता है) या छोटी रूपरेखा डीआईएमएम, डीआईएमएम का एक छोटा विकल्प है, जो एक नियमित डीआईएमएम का लगभग आधा भौतिक आकार है।

एसओ-डीआईएमएम का उपयोग अक्सर उन प्रणालियों में किया जाता है जिनमें सीमित स्थान होता है, जिसमें लैपटॉप, नोटबुक नैनो-आईटीएक्स मदरबोर्ड पर आधारित छोटे फुटप्रिंट व्यक्तिगत संगणक, हाई-एंड अपग्रेडेबल ऑफिस संगणक मुद्रक, और नेटवर्किंग हार्डवेयर जैसे राउटर (कंप्यूटिंग) और एनएएस डिवाइस शामिल हैं।[3] वे सामान्यतः समान आकार के डेटा पथ और नियमित डीआईएमएम की गति रेटिंग चूंकि सामान्यतः छोटी क्षमताओं के साथ उपलब्ध होते हैं।

एसडीआर 168-पिन एसडीआरएएम

File:Notch position between DDR and DDR2.jpg
डीडीआर (शीर्ष) और डीडीआर2 (नीचे) डीआईएमएम मॉड्यूल पर श्रेणी की स्थिति

168-पिन डीआईएमएम के निचले किनारे पर दो श्रेणी हैं, और प्रत्येक श्रेणी का स्थान मॉड्यूल की एक विशेष विशेषता निर्धारित करता है। पहला श्रेणी डीआरएएम कुंजी स्थिति है, जो RFU (आरक्षित भविष्य का उपयोग), पंजीकृत मेमोरी और असंबद्ध स्मृति डीआईएमएम प्रकार (क्रमशः बाएं, मध्य और दाएं स्थिति) का प्रतिनिधित्व करता है। दूसरा श्रेणी वोल्टेज कुंजी स्थिति है, जो 5.0 V, 3.3 V, और RFU डीआईएमएम प्रकार का प्रतिनिधित्व करता है (क्रम ऊपर जैसा ही है)।

डीडीआर डीआईएमएम

Error creating thumbnail:
16 गिब डीडीआर4-2666 1.2 वी यूडीआईएमएम

डीडीआर एसडीआरएएम, डीडीआर2 एसडीआरएएम, डीडीआर3 एसडीआरएएम, डीडीआर4 एसडीआरएएम और डीडीआर5 एसडीआरएएम सभी में अलग-अलग पिन काउंट और/या अलग-अलग श्रेणी की स्थिति होती है। अक्टूबर 2022 तक, डीडीआर5 एसडीआरएएम एक उच्च-बैंडविड्थ (डबल डेटा दर) इंटरफ़ेस के साथ गतिशील रैंडम एक्सेस मेमोरी (डीआरएएम) का एक आधुनिक उभरता हुआ प्रकार है, और 2020 से उपयोग में है। यह डीडीआर का उच्च-गति उत्तराधिकारी है, डीडीआर2, डीडीआर3 और डीडीआर4। डीडीआर5 एसडीआरएएम अलग-अलग सिग्नलिंग वोल्टेज, समय, साथ ही प्रौद्योगिकियों और उनके कार्यान्वयन के बीच अन्य भिन्न कारकों के कारण किसी भी प्रकार की रैंडम एक्सेस मेमोरी (आरएएम) के साथ न तो आगे और न ही पिछड़े संगत है।

एसपीडी ईप्रोम

एक डीआईएमएम की क्षमता और अन्य परिचालन मापदंडों को सीरियल उपस्थिति का पता लगाने (एसपीडी) के साथ पहचाना जा सकता है, एक अतिरिक्त चिप जिसमें मॉड्यूल प्रकार और समय के बारे में जानकारी होती है ताकि स्मृति नियंत्रक को सही ढंग से कॉन्फ़िगर किया जा सके। SPD EEPROM सिस्टम प्रबंधन बस से जुड़ता है और इसमें थर्मल सेंसर (TS-on-डीआईएमएम) भी ​​हो सकते हैं।[4]


त्रुटि सुधार

ECC मेमोरी डीआईएमएम वे हैं जिनमें अतिरिक्त डेटा बिट्स होते हैं जिनका उपयोग सिस्टम मेमोरी कंट्रोलर द्वारा त्रुटियों का पता लगाने और उन्हें ठीक करने के लिए किया जा सकता है। कई ECC योजनाएँ हैं, लेकिन संभवतः सबसे आम सिंगल एरर करेक्ट, डबल एरर डिटेक्ट (SECDED) है जो प्रति 64-बिट शब्द में एक अतिरिक्त बाइट का उपयोग करता है। ECC मॉड्यूल में सामान्यतः 8 चिप्स के गुणक के बजाय 9 का गुणक होता है।

रैंकिंग

Main article: मेमोरी रैंक

कभी-कभी मेमोरी मॉड्यूल एक ही पते और डेटा बसों से जुड़े डीआरएएम चिप्स के दो या दो से अधिक स्वतंत्र सेटों के साथ डिज़ाइन किए जाते हैं; ऐसे प्रत्येक सेट को रैंक कहा जाता है। रैंक जो समान स्लॉट साझा करते हैं, किसी भी समय केवल एक रैंक तक पहुँचा जा सकता है; यह संबंधित रैंक के चिप सेलेक्ट (CS) सिग्नल को सक्रिय करके निर्दिष्ट किया जाता है। मॉड्यूल पर अन्य रैंक उनके संबंधित सीएस सिग्नल को निष्क्रिय करके ऑपरेशन की अवधि के लिए निष्क्रिय कर दिए जाते हैं। डीआईएमएम वर्तमान में सामान्यतः प्रति मॉड्यूल चार रैंक तक निर्मित किए जा रहे हैं। उपभोक्ता डीआईएमएम विक्रेताओं ने हाल ही में सिंगल और डुअल रैंक वाले डीआईएमएम के बीच अंतर करना प्रारंभ कर दिया है।

स्मृति शब्द लाने के बाद, स्मृति सामान्यतः विस्तारित अवधि के लिए पहुंच योग्य नहीं होती है, जबकि अर्थ एम्पलीफायरों को अगले सेल तक पहुंचने के लिए चार्ज किया जाता है। मेमोरी को इंटरलीविंग करके (जैसे सेल 0, 4, 8, आदि को एक रैंक में एक साथ संग्रहीत किया जाता है), अनुक्रमिक मेमोरी एक्सेस को अधिक तेजी से किया जा सकता है क्योंकि सेंस एम्पलीफायरों में एक्सेस के बीच रिचार्जिंग के लिए निष्क्रिय समय के 3 चक्र होते हैं।

मॉड्यूल के मुद्रित सर्किट बोर्ड (पीसीबी) के एक या दोनों तरफ डीआरएएम चिप्स स्थित हैं या नहीं, इसका वर्णन करने के लिए डीआईएमएम को अक्सर "सिंगल-साइडेड" या "डबल-साइडेड" के रूप में संदर्भित किया जाता है। हालाँकि, ये शब्द भ्रम की स्थिति उत्पन्न कर सकते हैं, क्योंकि चिप्स का भौतिक लेआउट जरूरी नहीं है कि वे तार्किक रूप से कैसे व्यवस्थित या एक्सेस किए जाते हैं

JEDEC ने निर्णय लिया कि पंजीकृत डीआईएमएमs (आरडीआईएमएमएस) पर लागू होने पर दोहरे पक्षीय, दो तरफा, या दोहरे बैंक वाले शब्द सही नहीं थे।

संगठन

अधिकांश डीआईएमएम "×4" ("बाय चार") या "×8" ("बाय आठ") मेमोरी चिप्स का उपयोग करके बनाए जाते हैं, जिसमें प्रति साइड नौ चिप्स होते हैं; "×4" और "×8" बिट्स में DRAM चिप्स की डेटा चौड़ाई को संदर्भित करते हैं।

×4 पंजीकृत डीआईएमएम के स्थिति में, प्रति पक्ष डेटा चौड़ाई 36 बिट है; इसलिए, मेमोरी कंट्रोलर (जिसमें 72 बिट्स की आवश्यकता होती है) को एक ही समय में दोनों पक्षों को उस डेटा को पढ़ने या लिखने के लिए संबोधित करने की आवश्यकता होती है जिसकी उसे आवश्यकता होती है। इस मामले में, दो तरफा मॉड्यूल सिंगल-रैंक है। ×8 पंजीकृत डीआईएमएम के लिए, प्रत्येक पक्ष 72 बिट चौड़ा है, इसलिए स्मृति नियंत्रक एक समय में केवल एक पक्ष को संबोधित करता है (दो तरफा मॉड्यूल दोहरी-रैंक है)।

उपरोक्त उदाहरण ईसीसी मेमोरी पर लागू होता है जो अधिक सामान्य 64 के बजाय 72 बिट्स को स्टोर करता है। आठ के प्रति समूह में एक अतिरिक्त चिप भी होगी, जिसे गिना नहीं जाता है।

गति

विभिन्न तकनीकों के लिए, कुछ बस और डिवाइस क्लॉक फ्रीक्वेंसी हैं जो मानकीकृत हैं; इनमें से प्रत्येक गति के लिए प्रत्येक प्रकार के लिए एक निश्चित नामकरण भी है।

सिंगल डेटा रेट (SDR) डीआरएएम पर आधारित डीआईएमएम में डेटा, एड्रेस और कंट्रोल लाइन के लिए एक ही बस फ्रीक्वेंसी होती है। डबल डेटा रेट (डीडीआर) डीआरएएम पर आधारित डीआईएमएम में डेटा होता है लेकिन घड़ी की दोगुनी दर पर स्ट्रोब नहीं होता है; यह डेटा स्ट्रोब के बढ़ते और गिरते दोनों किनारों पर क्लॉक करके प्राप्त किया जाता है। डीडीआर-आधारित डीआईएमएम की प्रत्येक पीढ़ी के साथ बिजली की खपत और वोल्टेज धीरे-धीरे कम हो गए।

एक अन्य प्रभाव कॉलम एक्सेस स्ट्रोब (CAS) लेटेंसी या CL है जो मेमोरी एक्सेस स्पीड को प्रभावित करता है। यह रीड कमांड और क्षण डेटा उपलब्ध होने के बीच का विलंब समय है। मुख्य लेख सीएएस/सीएल देखें

एसडीआरएसडीआरएएम डीआईएमएमएस
Chip Module Effective Clock Transfer rate Voltage
SDR-66 PC-66 66 MHz 66 MT/s 3.3 V
SDR-100 PC-100 100 MHz 100 MT/s 3.3 V
SDR-133 PC-133 133 MHz 133 MT/s 3.3 V
डीडीआर एसडीआरएएम (डीडीआर1) डीआईएमएमs
Chip Module Memory Clock I/O Bus Clock Transfer rate Voltage
डीडीआर-200 PC-1600 100 MHz 100 MHz 200 MT/s 2.5 V
डीडीआर-266 PC-2100 133 MHz 133 MHz 266 MT/s 2.5 V
डीडीआर-333 PC-2700 166 MHz 166 MHz 333 MT/s 2.5 V
डीडीआर-400 PC-3200 200 MHz 200 MHz 400 MT/s 2.5 V
डीडीआर2 एसडीआरएएम डीआईएमएमs
Chip Module Memory Clock I/O Bus Clock Transfer rate Voltage
डीडीआर2-400 PC2-3200 200 MHz 200 MHz 400 MT/s 1.8 V
डीडीआर2-533 PC2-4200 266 MHz 266 MHz 533 MT/s 1.8 V
डीडीआर2-667 PC2-5300 333 MHz 333 MHz 667 MT/s 1.8 V
डीडीआर2-800 PC2-6400 400 MHz 400 MHz 800 MT/s 1.8 V
DDR2-1066 PC2-8500 533 MHz 533 MHz 1066 MT/s 1.8 V
डीडीआर3 एसडीआरएएम डीआईएमएमs
Chip Module Memory Clock I/O Bus Clock Transfer rate Voltage
डीडीआर3-800 PC3-6400 400 MHz 400 MHz 800 MT/s 1.5 V
डीडीआर3-1066 PC3-8500 533 MHz 533 MHz 1066 MT/s 1.5 V
डीडीआर3-1333 PC3-10600 667 MHz 667 MHz 1333 MT/s 1.5 V
डीडीआर3-1600 PC3-12800 800 MHz 800 MHz 1600 MT/s 1.5 V
डीडीआर3-1866 PC3-14900 933 MHz 933 MHz 1866 MT/s 1.5 V
डीडीआर3-2133 PC3-17000 1066 MHz 1066 MHz 2133 MT/s 1.5 V
डीडीआर3-2400 PC3-19200 1200 MHz 1200 MHz 2400 MT/s 1.5 V
डीडीआर4 एसडीआरएएम डीआईएमएमs
Chip Module Memory Clock I/O Bus Clock Transfer rate Voltage
डीडीआर4-1600 PC4-12800 800 MHz 800 MHz 1600 MT/s 1.2 V
डीडीआर4-1866 PC4-14900 933 MHz 933 MHz 1866 MT/s 1.2 V
डीडीआर4-2133 PC4-17000 1066 MHz 1066 MHz 2133 MT/s 1.2 V
डीडीआर4-2400 PC4-19200 1200 MHz 1200 MHz 2400 MT/s 1.2 V
डीडीआर4-2666 PC4-21300 1333 MHz 1333 MHz 2666 MT/s 1.2 V
डीडीआर4-3200 PC4-25600 1600 MHz 1600 MHz 3200 MT/s 1.2 V


रूप कारक

File:Laptop SODIMM DDR Memory Comparison V2.svg
200-पिन डीडीआर और डीडीआर2 एसडीआरएएम एसओ-डीआईएमएम और 204-पिन डीडीआर3 एसओ-डीआईएमएम मॉड्यूल के बीच तुलना[5]

डीआईएमएम में सामान्यतः कई फार्म कारकों का उपयोग किया जाता है। सिंगल डाटा रेट सिंक्रोनस डीआरएएम (एसडीआर एसडीआरएएम) डीआईएमएम मुख्य रूप से निर्मित किए गए थे 1.5 inches (38 mm) और 1.7 inches (43 mm) ऊंचाइयों। जब रैक इकाई सर्वर लोकप्रिय होने लगे, तो इन फॉर्म फैक्टर पंजीकृत डीआईएमएम को एक कोण वाले डीआईएमएम सॉकेट में प्लग करना पड़ा ताकि वे इसमें फिट हो सकें। 1.75 inches (44 mm) उच्च बॉक्स। इस मुद्दे को कम करने के लिए, डीडीआर डीआईएमएम के अगले मानकों को लगभग कम प्रोफ़ाइल (एलपी) ऊंचाई के साथ बनाया गया था 1.2 inches (30 mm). ये 1यू प्लेटफॉर्म के लिए लंबवत डीआईएमएम सॉकेट में फिट होते हैं।

ब्लेड सर्वर के आगमन के साथ, इन अंतरिक्ष-बाधित बक्सों में एलपी फॉर्म फैक्टर डीआईएमएम को समायोजित करने के लिए एंगल्ड स्लॉट एक बार फिर आम हो गए हैं। इसके कारण वेरी लो प्रोफाइल (वीएलपी) फॉर्म फैक्टर डीआईएमएम का विकास लगभग की ऊंचाई के साथ हुआ 0.72 inches (18 mm). VLP डीआईएमएम ऊंचाई के लिए डीडीआर3 JEDEC मानक लगभग है 0.740 inches (18.8 mm). ये उन्नत दूरसंचार कंप्यूटिंग आर्किटेक्चर सिस्टम में लंबवत रूप से फिट होंगे।

पूर्ण-ऊंचाई 240-पिन डीडीआर2 और डीडीआर3 डीआईएमएम लगभग की ऊंचाई पर निर्दिष्ट हैं 1.18 inches (30 mm) जेईडीईसी द्वारा निर्धारित मानकों द्वारा। इन फार्म कारकों में 240-पिन डीआईएमएम, एसओ-डीआईएमएम, मिनी-डीआईएमएम और माइक्रो-डीआईएमएम संम्मिलित हैं।[6] पूर्ण-ऊंचाई 288-पिन डीडीआर4 डीआईएमएम अपने डीडीआर3 समकक्षों की तुलना में थोड़े लम्बे हैं 1.23 inches (31 mm). इसी तरह, VLP डीडीआर4 डीआईएमएम भी लगभग अपने डीडीआर3 समकक्ष से थोड़े लम्बे हैं 0.74 inches (19 mm).[7] Q2 2017 तक, Asus के पास PCI-E आधारित डीआईएमएम.2 है, जिसमें डीडीआर3 डीआईएमएम के समान सॉकेट है और इसका उपयोग दो M.2 NVMe सॉलिड-स्टेट ड्राइव तक कनेक्ट करने के लिए एक मॉड्यूल में करने के लिए किया जाता है। हालाँकि, यह सामान्य डीडीआर प्रकार के आरएएम का उपयोग नहीं कर सकता है और आसुस के अतिरिक्त इसके पास बहुत अधिक समर्थन नहीं है।[8] नियमित डीआईएमएम की लंबाई सामान्यतः 133.35 मिमी, एसओ-डीआईएमएम की लंबाई 67.6 मिमी होती है।[1]


यह भी देखें


संदर्भ

  1. ↑ 1.0 1.1 "कॉमन डीआईएमएम मेमोरी फॉर्म फैक्टर". 2009-10-06. Retrieved 2021-05-13.
  2. ↑ Smith, Ryan (2020-07-14). "DDR5 मेमोरी विशिष्टता जारी: DDR5-6400 और उससे आगे के लिए स्टेज सेट करना". AnandTech. Retrieved 2020-07-15.
  3. ↑ Synology Inc. "सिनोलॉजी रैम मॉड्यूल". synology.com.
  4. ↑ Temperature Sensor in DIMM memory modules
  5. ↑ "क्या DDR, DDR2 और DDR3 SO-DIMM मेमोरी मॉड्यूल विनिमेय हैं?". acer.custhelp.com. Retrieved 2015-06-26.
  6. ↑ JEDEC MO-269J Whitepaper., accessed Aug. 20, 2014.
  7. ↑ JEDEC MO-309E Whitepaper., accessed Aug. 20, 2014.
  8. ↑ ASUS DIMM.2 is a M.2 Riser Card., accessed Jun. 4, 2020.


बाहरी कड़ियाँ

Wikimedia Commons has media related to DIMM.


श्रेणी: संगणक मेमोरी फॉर्म फैक्टर

Retrieved from ‘https://www.vigyanwiki.in/index.php?title=डीआईएमएम&oldid=61784’