इंटेल 4004: Difference between revisions
From Vigyanwiki
No edit summary |
m (17 revisions imported from alpha:इंटेल_4004) |
||
| (3 intermediate revisions by 2 users not shown) | |||
| Line 25: | Line 25: | ||
'''[[Intel|इंटेल]]''' '''4004''' [[4-बिट कंप्यूटिंग]] [[सेंट्रल प्रोसेसिंग यूनिट]] (सीपीयू) है। जिसे इंटेल कॉर्पोरेशन द्वारा 1971 में प्रमाणित किया गया था।और US$60 में बेचा गया। और (2022 में $430 के सामान्य ,2023 में $449.43) रखा गया था,<ref>{{cite web|url=https://arstechnica.com/information-technology/2011/11/the-40th-birthday-ofmaybethe-first-microprocessor/|title=The 40th birthday of—maybe—the first microprocessor, the Intel 4004|date=15 November 2011}}</ref> यह प्रथम व्यावसायिक रूप से निर्मित [[माइक्रोप्रोसेसर]] था,<ref>{{cite web |url=http://www.intel.co.uk/content/www/uk/en/history/museum-story-of-intel-4004.html |title=The Story of the Intel 4004 |website=Intel}}</ref> और [[इंटेल माइक्रोप्रोसेसरों की सूची|इंटेल माइक्रोप्रोसेसरों लिस्ट]] में यह प्रथम माइक्रोप्रोसेसर था । | '''[[Intel|इंटेल]]''' '''4004''' [[4-बिट कंप्यूटिंग]] [[सेंट्रल प्रोसेसिंग यूनिट]] (सीपीयू) है। जिसे इंटेल कॉर्पोरेशन द्वारा 1971 में प्रमाणित किया गया था।और US$60 में बेचा गया। और (2022 में $430 के सामान्य ,2023 में $449.43) रखा गया था,<ref>{{cite web|url=https://arstechnica.com/information-technology/2011/11/the-40th-birthday-ofmaybethe-first-microprocessor/|title=The 40th birthday of—maybe—the first microprocessor, the Intel 4004|date=15 November 2011}}</ref> यह प्रथम व्यावसायिक रूप से निर्मित [[माइक्रोप्रोसेसर]] था,<ref>{{cite web |url=http://www.intel.co.uk/content/www/uk/en/history/museum-story-of-intel-4004.html |title=The Story of the Intel 4004 |website=Intel}}</ref> और [[इंटेल माइक्रोप्रोसेसरों की सूची|इंटेल माइक्रोप्रोसेसरों लिस्ट]] में यह प्रथम माइक्रोप्रोसेसर था । | ||
4004 एमओएस सिलिकॉन गेट टेक्नोलॉजी (एसजीटी) की श्रेष्ठता का प्रदर्शन करते हुए बड़े | 4004 एमओएस सिलिकॉन गेट टेक्नोलॉजी (एसजीटी) की श्रेष्ठता का प्रदर्शन करते हुए बड़े मानदंड पर एकीकरण का प्रथम महत्वपूर्ण उदाहरण था। वर्तमान तकनीक की तुलना में, एसजीटी ही चिप क्षेत्र में ट्रांजिस्टर की संख्या से दोगुनी ऑपरेटिंग गति के साथ एकीकृत होती है। प्रदर्शन में इस स्टेप-फंक्शन वृद्धि ने उपिस्थित मल्टी-चिप सीपीयू की स्थान सिंगल-चिप सीपीयू को संभव बनाया था। अभिनव 4004 चिप डिजाइन सम्मिश्र लॉजिक और मेमोरी सर्किट के लिए एसजीटी का उपयोग करने के विधियों पर मॉडल के रूप में कार्य करता है, इस प्रकार विश्व के सेमीकंडक्टर उद्योग द्वारा एसजीटी को अपनाने में शीघ्रता लाता है। फेयरचाइल्ड में मूल एसजीटी के विकासकर्ता [[फेडेरिको फागिन]] थे जिन्होंने प्रथम वाणिज्यिक एकीकृत सर्किट (आईसी) डिजाइन किया था जिसने नवीन तकनीक का प्रयोग किया था, जो एनालॉग/डिजिटल अनुप्रयोगों (1968 में फेयरचाइल्ड 3708) के लिए अपनी श्रेष्ठता प्रमाणित करता है। इसके पश्चात् उन्होंने पहले सिंगल चिप माइक्रोप्रोसेसर बनाने के लिए आवश्यक अभूतपूर्व एकीकरण प्राप्त करने के लिए इंटेल में एसजीटी का उपयोग किया था। | ||
यह परियोजना 1969 में अपने इतिहास का पता लगाती है, जब बिजनेसकॉम | यह परियोजना 1969 में अपने इतिहास का पता लगाती है, जब बिजनेसकॉम को बिजनेसकॉम कार्पोरेशन. ने [[इलेक्ट्रॉनिक कैलकुलेटर]] के लिए सात चिप्स के वर्ग को डिजाइन करने के लिए इंटेल से संपर्क किया, जिनमें से तीन ने भिन्न-भिन्न गणना मशीनों को बनाने के लिए विशेष रूप से सीपीयू का गठन किया। सीपीयू शिफ्ट-रजिस्टरों पर संग्रहीत डेटा और रोम (रीड ओनली मेमोरी) पर संग्रहीत निर्देशों पर आधारित था। तीन-चिप सीपीयू लॉजिक डिज़ाइन की सम्मिश्रता ने [[मार्सियन हॉफ]] को रैम (रैंडम एक्सेस मेमोरी) पर संग्रहीत डेटा के आधार पर अधिक पारंपरिक सीपीयू आर्किटेक्चर का प्रस्ताव दिया। यह आर्किटेक्चर बहुत सरल और अधिक सामान्य-उद्देश्य वाला था और यह संभावित रूप से चिप में एकीकृत किया जा सकता था, इस प्रकार निवेश कम करने और इसकी गति में सुधार हुआ था। डिजाइन की प्रारंभ अप्रैल 1970 में फेडेरिको फागिन के निर्देशन में [[मासाटोशी द्वीप|मासाटोशी शीमा]] द्वारा की गई थी, जिन्होंने आर्किटेक्चर और पश्चात् में लॉजिक डिजाइन में योगदान दिया। पूरी प्रकार से परिचालित 4004 की पहली डिलीवरी मार्च 1971 में बुसीकॉम को इसके 141-पीएफ प्रिंटिंग कैलकुलेटर इंजीनियरिंग प्रोटोटाइप (अब माउंटेन व्यू, कैलिफोर्निया में [[कंप्यूटर इतिहास संग्रहालय]] में प्रदर्शित) के लिए की गई थी।<ref>{{cite web|url=http://www.intel4004.com/proto_calc.htm|title=The Intel 4004 Microprocessor and the Silicon Gate Technology: The Busicom Engineering Prototype|website=Intel4004.com}}</ref> इसकी सामान्य सेल जुलाई 1971 से प्रारंभ हुई। | ||
[[फेयरचाइल्ड सेमीकंडक्टर]] में कार्य करते हुए फागिन द्वारा विकसित किए गए अनेक नवाचारों ने 4004 को चिप पर उत्पादित करने की अनुमति दी थी। मुख्य अवधारणा धातु के अतिरिक्त पॉलीसिलिकॉन से बने [[स्व-संरेखित गेट|सेल्फ-अलिग्नेड गेट]] का उपयोग था, जिसने घटकों को साथ बहुत समीप होने और उच्च गति से कार्य करने की अनुमति दी। 4004 को संभव बनाने के लिए, फागिन ने बूटस्ट्रैप लोड भी विकसित किया था, जिसे सिलिकॉन गेट के साथ अव्यवहार्य माना जाता है, और दबे हुए संपर्क ने सिलिकॉन गेट्स को धातु के उपयोग के बिना सीधे ट्रांजिस्टर के स्रोत और नाली से जोड़ा जा सकता है। इसके साथ में, इन नवाचारों ने सर्किट घनत्व को दोगुना कर दिया, और इस प्रकार निवेश को आधा कर दिया था, जिससे चिप में 2,300 ट्रांजिस्टर सम्मिलित हो गए और एल्यूमीनियम गेट्स के साथ पिछली एमओएस तकनीक का उपयोग करने वाले डिजाइनों की तुलना में पांच गुना तीव्र हो गए। | [[फेयरचाइल्ड सेमीकंडक्टर]] में कार्य करते हुए फागिन द्वारा विकसित किए गए अनेक नवाचारों ने 4004 को चिप पर उत्पादित करने की अनुमति दी थी। मुख्य अवधारणा धातु के अतिरिक्त पॉलीसिलिकॉन से बने [[स्व-संरेखित गेट|सेल्फ-अलिग्नेड गेट]] का उपयोग था, जिसने घटकों को साथ बहुत समीप होने और उच्च गति से कार्य करने की अनुमति दी। 4004 को संभव बनाने के लिए, फागिन ने बूटस्ट्रैप लोड भी विकसित किया था, जिसे सिलिकॉन गेट के साथ अव्यवहार्य माना जाता है, और दबे हुए संपर्क ने सिलिकॉन गेट्स को धातु के उपयोग के बिना सीधे ट्रांजिस्टर के स्रोत और नाली से जोड़ा जा सकता है। इसके साथ में, इन नवाचारों ने सर्किट घनत्व को दोगुना कर दिया, और इस प्रकार निवेश को आधा कर दिया था, जिससे चिप में 2,300 ट्रांजिस्टर सम्मिलित हो गए और एल्यूमीनियम गेट्स के साथ पिछली एमओएस तकनीक का उपयोग करने वाले डिजाइनों की तुलना में पांच गुना तीव्र हो गए। | ||
| Line 45: | Line 45: | ||
</ref> इसका मुख्य अंतर यह था कि बुसीकॉम डिजाइन 101 में महंगे विलंब-लाइन मेमोरी या मैग्नेटोस्ट्रिक्टिव देरी लाइनों के अतिरिक्त भिन्न-भिन्न घटकों से भरे [[मुद्रित सर्किट]] बोर्डों और स्मृति के लिए ठोस-स्थान [[शिफ्ट का रजिस्टर|शिफ्ट का रजिस्टरों]] को परिवर्तित करने के लिए एकीकृत सर्किट का उपयोग करता हैं। | </ref> इसका मुख्य अंतर यह था कि बुसीकॉम डिजाइन 101 में महंगे विलंब-लाइन मेमोरी या मैग्नेटोस्ट्रिक्टिव देरी लाइनों के अतिरिक्त भिन्न-भिन्न घटकों से भरे [[मुद्रित सर्किट]] बोर्डों और स्मृति के लिए ठोस-स्थान [[शिफ्ट का रजिस्टर|शिफ्ट का रजिस्टरों]] को परिवर्तित करने के लिए एकीकृत सर्किट का उपयोग करता हैं। | ||
प्रथम के कैलकुलेटर डिजाइनों के विपरीत, बुसिकॉम ने सामान्य-उद्देश्य प्रोसेसर अवधारणा विकसित की थी, जिसका लक्ष्य इसे कम-अंत वाले डेस्कटॉप प्रिंटिंग कैलकुलेटर में प्रस्तुत करना था, और फिर [[नकदी - रजिस्टर|कैश - रजिस्टर]] और स्वचालित टेलर मशीन जैसी अन्य भूमिकाओं के लिए उसी डिज़ाइन का उपयोग करना था। कंपनी ने पहले ही [[ट्रांजिस्टर-ट्रांजिस्टर तर्क|ट्रांजिस्टर-ट्रांजिस्टर लॉजिक]] [[छोटे पैमाने पर एकीकरण|लघु | प्रथम के कैलकुलेटर डिजाइनों के विपरीत, बुसिकॉम ने सामान्य-उद्देश्य प्रोसेसर अवधारणा विकसित की थी, जिसका लक्ष्य इसे कम-अंत वाले डेस्कटॉप प्रिंटिंग कैलकुलेटर में प्रस्तुत करना था, और फिर [[नकदी - रजिस्टर|कैश - रजिस्टर]] और स्वचालित टेलर मशीन जैसी अन्य भूमिकाओं के लिए उसी डिज़ाइन का उपयोग करना था। कंपनी ने पहले ही [[ट्रांजिस्टर-ट्रांजिस्टर तर्क|ट्रांजिस्टर-ट्रांजिस्टर लॉजिक]] [[छोटे पैमाने पर एकीकरण|लघु मानदंड पर एकीकरण]] लॉजिकआई सीका उपयोग करके कैलकुलेटर का उत्पादन किया था और इंटेल की [[मध्यम स्तर का एकीकरण]] (एमएसआई) तकनीकों का उपयोग करके इंटेल को चिप की संख्या कम करने में रुचि थी।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=10}} | ||
इंटेल ने दो कंपनियों के मध्य संपर्क के रूप में कार्य करने के लिए वर्तमान में नियुक्त मार्सियन हॉफ, कर्मचारी संख्या 12 को नियुक्त किया। जून के अंत में, बिजनेसकॉम के तीन इंजीनियरों, मासाटोशी शिमा और उनके सहयोगियों मसुदा और ताकायामा ने डिजाइन प्रस्तुत करने के लिए इंटेल की यात्रा की थी। चूँकि उन्हें केवल इंजीनियरों के साथ संपर्क करने के लिए नियुक्त किया गया था, हॉफ ने अवधारणा का अध्ययन करना प्रारंभ किया। उनके प्रारंभिक प्रस्ताव में सात आईसी, कार्यक्रम नियंत्रण, अंकगणित इकाई ( | इंटेल ने दो कंपनियों के मध्य संपर्क के रूप में कार्य करने के लिए वर्तमान में नियुक्त मार्सियन हॉफ, कर्मचारी संख्या 12 को नियुक्त किया। जून के अंत में, बिजनेसकॉम के तीन इंजीनियरों, मासाटोशी शिमा और उनके सहयोगियों मसुदा और ताकायामा ने डिजाइन प्रस्तुत करने के लिए इंटेल की यात्रा की थी। चूँकि उन्हें केवल इंजीनियरों के साथ संपर्क करने के लिए नियुक्त किया गया था, हॉफ ने अवधारणा का अध्ययन करना प्रारंभ किया। उनके प्रारंभिक प्रस्ताव में सात आईसी, कार्यक्रम नियंत्रण, अंकगणित इकाई (आईएनएस), समय, कार्यक्रम रोम, अस्थायी मेमोरी, प्रिंटर नियंत्रक और इनपुट/आउटपुट नियंत्रण के लिए शिफ्ट रजिस्टर थे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=11}} | ||
हॉफ चिंतित हो गए कि चिप्स की संख्या और उनके मध्य आवश्यक अंतर्संबंधों के कारण बुसिकॉम के मूल्य लक्ष्यों को पूरा करना असंभव हो जाएगा। चिप्स को मिलाने से सम्मिश्रता और निवेश कम होगी। उन्हें इस बात की भी चिंता थी कि अभी भी लघु इंटेल के समीप ही समय में सात भिन्न-भिन्न चिप्स बनाने के लिए पर्याप्त डिज़ाइन कर्मचारी नहीं होंगे। उन्होंने ऊपरी प्रबंधन के साथ इन चिंताओं को उठाया, और [[बॉब नोयस]], सीईओ, ने हॉफ से कहा कि यदि यह व्यवहार्य प्रतीत होता है तब वह भिन्न दृष्टिकोण का समर्थन करेंगे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=11}} | हॉफ चिंतित हो गए कि चिप्स की संख्या और उनके मध्य आवश्यक अंतर्संबंधों के कारण बुसिकॉम के मूल्य लक्ष्यों को पूरा करना असंभव हो जाएगा। चिप्स को मिलाने से सम्मिश्रता और निवेश कम होगी। उन्हें इस बात की भी चिंता थी कि अभी भी लघु इंटेल के समीप ही समय में सात भिन्न-भिन्न चिप्स बनाने के लिए पर्याप्त डिज़ाइन कर्मचारी नहीं होंगे। उन्होंने ऊपरी प्रबंधन के साथ इन चिंताओं को उठाया, और [[बॉब नोयस]], सीईओ, ने हॉफ से कहा कि यदि यह व्यवहार्य प्रतीत होता है तब वह भिन्न दृष्टिकोण का समर्थन करेंगे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=11}} | ||
=== सरलीकृत डिजाइन === | === सरलीकृत डिजाइन === | ||
बिजनेसकॉम डिज़ाइन में प्रमुख अवधारणा यह थी कि प्रोग्राम नियंत्रण और | बिजनेसकॉम डिज़ाइन में प्रमुख अवधारणा यह थी कि प्रोग्राम नियंत्रण और आईएनएस विशेष रूप से कैलकुलेटर बाज़ार पर लक्षित नहीं थे, यह रोममें प्रोग्राम था जिसने इसे कैलकुलेटर में परिवर्तन कर दिया। मूल विचार यह था कि कंपनी ही चिप्स का उपयोग भिन्न-भिन्न मात्रा में शिफ्ट रजिस्टर रैम और प्रोग्राम रोम के साथ गणना मशीनों की श्रृंखला के उत्पादन के लिए कर सकती है। हॉफ इस बात से चकित थे कि बुसिकॉम के [[निर्देश सेट वास्तुकला|निर्देश सेट आर्किटेक्चर]] का सामान्य-उद्देश्य वाले कंप्यूटरों से कितना मेल खाता है। उन्होंने इस बात पर विचार करना प्रारंभ किया कि क्या वास्तव में सामान्य-उद्देश्य वाले प्रोसेसर को इतना सस्ता बनाया जा सकता है कि उसे कैलकुलेटर में प्रयोग किया जा सकता है।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=12}} जब इसके पश्चात् उनसे पूछा गया कि उन्हें पहले माइक्रोप्रोसेसर की आर्किटेक्चर के लिए विचार कहां से मिले, तब हॉफ ने बताया कि ब्रिटिश ट्रैक्टर कंपनी, [[प्लेसी]],<ref>Possibly he had confused the Plessey name with that of [[Massey Ferguson]], makers of agricultural machinery.</ref> [[स्टैनफोर्ड]] को मिनीकंप्यूटर दान किया था, और जब वह वहां थे तब उन्होंने इसके साथ खेला था। तदाशी सासाकी (इंजीनियर) ने कैलकुलेटर को चार भागों में विभाजित करने के विचार का श्रेय नारा महिला कॉलेज की अज्ञात महिला को दिया था, जो इंटेल के साथ अपनी पहली बैठक से पहले जापान में आयोजित विचार-मंथन बैठक में उपस्थित थी।<ref>{{cite web | ||
|url = http://www.ieeeghn.org/wiki/index.php/Oral-History:Tadashi_Sasaki | |url = http://www.ieeeghn.org/wiki/index.php/Oral-History:Tadashi_Sasaki | ||
|title = Oral-History: Tadashi Sasaki | |title = Oral-History: Tadashi Sasaki | ||
| Line 68: | Line 68: | ||
हॉफ के लिए अज्ञात, बुसिकॉम टीम उनके प्रस्ताव में अत्यधिकरूचि ले रही थी। चूँकि, अनेक विशिष्ट उद्देश्य थे जिनके बारे में वह चिंतित थे। प्रमुख उद्देश्य यह था कि दशमलव एडजस्टमेंट और कीबोर्ड हैंडलिंग जैसे कुछ रूटीन सबरूटीन्स के रूप में प्रयुक्त होने पर बड़ी मात्रा में रोम स्पेस का उपयोग करेंगे। दूसरा यह था कि डिज़ाइन में किसी प्रकार की अवरोध नहीं था इसलिए वास्तविक समय की घटनाओं से निपटना कठिन होगा। अंत में, 4-बिट बीसीडी के रूप में संख्याओं को संग्रहीत करने के लिए साइन और दशमलव स्थान को स्टोर करने के लिए अतिरिक्त मेमोरी की आवश्यकता होती हैं।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=13}} | हॉफ के लिए अज्ञात, बुसिकॉम टीम उनके प्रस्ताव में अत्यधिकरूचि ले रही थी। चूँकि, अनेक विशिष्ट उद्देश्य थे जिनके बारे में वह चिंतित थे। प्रमुख उद्देश्य यह था कि दशमलव एडजस्टमेंट और कीबोर्ड हैंडलिंग जैसे कुछ रूटीन सबरूटीन्स के रूप में प्रयुक्त होने पर बड़ी मात्रा में रोम स्पेस का उपयोग करेंगे। दूसरा यह था कि डिज़ाइन में किसी प्रकार की अवरोध नहीं था इसलिए वास्तविक समय की घटनाओं से निपटना कठिन होगा। अंत में, 4-बिट बीसीडी के रूप में संख्याओं को संग्रहीत करने के लिए साइन और दशमलव स्थान को स्टोर करने के लिए अतिरिक्त मेमोरी की आवश्यकता होती हैं।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=13}} | ||
सितंबर 1969 में, [[स्टेनली मेजर]] फेयरचाइल्ड से इंटेल में सम्मिलित हुए। हॉफ और मजोर शीघ्र ही बुसिकॉम चिंताओं के समाधान के साथ सामने आए। उपनेमकाओं की सम्मिश्रता को संबोधित करने के लिए, मूल रूप से बाइट [[macbook|मैकबुक]] और सम्मिश्र | सितंबर 1969 में, [[स्टेनली मेजर]] फेयरचाइल्ड से इंटेल में सम्मिलित हुए। हॉफ और मजोर शीघ्र ही बुसिकॉम चिंताओं के समाधान के साथ सामने आए। उपनेमकाओं की सम्मिश्रता को संबोधित करने के लिए, मूल रूप से बाइट [[macbook|मैकबुक]] और सम्मिश्र डिको विचार सर्किटरी का उपयोग करके बुसिकॉम के डिजाइन का समाधान किया गया, मजोर ने 20-बाइट लंबा [[दुभाषिया (कंप्यूटिंग)|इंटरप्रेटर (कंप्यूटिंग)]] विकसित किया जो समान मैक्रोइन्स्ट्रक्शन को निष्पादित करता था। शिमा ने नया व्यवधान जोड़ने का सुझाव दिया जो पिन द्वारा ट्रिगर किया जाएगा, जिससे कीबोर्ड को बाधित करने की अनुमति मिलेगी। उन्होंने एक्युमुलेटर (कंप्यूटिंग) को रिक्त करने के लिए ब्रांच बैक (सबरूटीन से परिवर्तित) निर्देश को भी संशोधित किया हैं।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=14}} | ||
मूल्य लक्ष्यों तक पहुंचने के लिए, यह महत्वपूर्ण था कि चिप जितना संभव हो उतना छोटा हो और कम से कम संख्या में लीड का उपयोग करे। चूंकि डेटा 4-बिट्स का था और [[पता स्थान|एड्रेस स्पेस]] 12-बिट्स (4096 बाइट्स) था, लगभग 24-पिनों से कम किसी भी चीज़ के साथ सीधी पहुंच की व्यवस्था नहीं की जा सकती थी। यह | मूल्य लक्ष्यों तक पहुंचने के लिए, यह महत्वपूर्ण था कि चिप जितना संभव हो उतना छोटा हो और कम से कम संख्या में लीड का उपयोग करे। चूंकि डेटा 4-बिट्स का था और [[पता स्थान|एड्रेस स्पेस]] 12-बिट्स (4096 बाइट्स) था, लगभग 24-पिनों से कम किसी भी चीज़ के साथ सीधी पहुंच की व्यवस्था नहीं की जा सकती थी। यह अधिक छोटा नहीं था, इसलिए डिजाइन 16-पिन दोहरे [[दोहरी इन-लाइन पैकेज|डुअल इन-लाइन पैकेज]] डीआईपी) लेआउट का उपयोग करेगा और 4 लाइनों के सेट के [[बहुसंकेतन|मल्टीप्लेक्सिंग]] का उपयोग करेगा। इसका अर्थ यह निर्दिष्ट करना था कि रोम में किस पते को आवश्यक तीन घड़ी चक्रों तक पहुंचना है, और अन्य दो इसे स्मृति से पढ़ने के लिए। 1 मेगाहर्ट्ज पर चलने से यह लगभग 80 माइक्रोसेकंड प्रति अंक पर बीसीडी मानों पर गणित करने की अनुमति देता हैं।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=15}} | ||
इंटेल और बिजनेसकॉम के मध्य विचार-विमर्श का परिणाम आर्किटेक्चर था जिसने 7-चिप बिजनेसकॉम डिज़ाइन को सीपीयू, रोम, रैम और आई (इनपुट-आउटपुट) उपकरणों से बना 4-चिप Intel प्रस्ताव में घटा दिया। इस प्रकार का प्रस्ताव अक्टूबर 1969 में बुसिकॉम के अधिकारियों की विजिटिंग टीम के सामने प्रस्तुत किया गया था। वह सहमत थे कि नवीन अवधारणा उत्तम थी, और इंटेल को विकास प्रारंभ करने की अनुमति दी गई। हॉफ यह जानने के लिए चिंतित था कि अनुबंध ने डिजाइन के सभी अधिकार बुसिकॉम को सौंपे, इसके अतिरिक्त कि यह पूरी प्रकार से इंटेल के अंदर डिजाइन किया गया था। इसके पश्चात् टीम जापान के लिए रवाना हो गई, किन्तु शिमा दिसंबर तक कैलिफ़ोर्निया में रहीं,और इन्होने अनेक सबरूटीन्स का विकास किया था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=15}} | इंटेल और बिजनेसकॉम के मध्य विचार-विमर्श का परिणाम आर्किटेक्चर था जिसने 7-चिप बिजनेसकॉम डिज़ाइन को सीपीयू, रोम, रैम और आई (इनपुट-आउटपुट) उपकरणों से बना 4-चिप Intel प्रस्ताव में घटा दिया। इस प्रकार का प्रस्ताव अक्टूबर 1969 में बुसिकॉम के अधिकारियों की विजिटिंग टीम के सामने प्रस्तुत किया गया था। वह सहमत थे कि नवीन अवधारणा उत्तम थी, और इंटेल को विकास प्रारंभ करने की अनुमति दी गई। हॉफ यह जानने के लिए चिंतित था कि अनुबंध ने डिजाइन के सभी अधिकार बुसिकॉम को सौंपे, इसके अतिरिक्त कि यह पूरी प्रकार से इंटेल के अंदर डिजाइन किया गया था। इसके पश्चात् टीम जापान के लिए रवाना हो गई, किन्तु शिमा दिसंबर तक कैलिफ़ोर्निया में रहीं,और इन्होने अनेक सबरूटीन्स का विकास किया था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=15}} | ||
| Line 78: | Line 78: | ||
इंटीग्रेटेड सर्किट में ट्रांजिस्टर और रेसिस्टर्स जैसे अनेक भिन्न-भिन्न घटक होते हैं जो अंतर्निहित सिलिकॉन को डोपेंट के साथ मिलाकर उत्पादित किए जाते हैं। यह सामान्यतः चिप को रासायनिक गैस की उपस्थिति में गर्म करके पूरा किया जाता है, जो सतह में फैल जाती है। पहले, सतह पर जमा [[अल्युमीनियम]] तारों का उपयोग करके सर्किट बनाने के लिए भिन्न-भिन्न घटकों को साथ जोड़ा गया था। चूंकि एल्युमीनियम 600 डिग्री पर और सिलिकॉन 1000 डिग्री पर पिघलता है, निशानों को सामान्यतः अंतिम चरण के रूप में जमा करना पड़ता है, जो अधिकांशतः उत्पादन चक्र को सम्मिश्र बनाता है। | इंटीग्रेटेड सर्किट में ट्रांजिस्टर और रेसिस्टर्स जैसे अनेक भिन्न-भिन्न घटक होते हैं जो अंतर्निहित सिलिकॉन को डोपेंट के साथ मिलाकर उत्पादित किए जाते हैं। यह सामान्यतः चिप को रासायनिक गैस की उपस्थिति में गर्म करके पूरा किया जाता है, जो सतह में फैल जाती है। पहले, सतह पर जमा [[अल्युमीनियम]] तारों का उपयोग करके सर्किट बनाने के लिए भिन्न-भिन्न घटकों को साथ जोड़ा गया था। चूंकि एल्युमीनियम 600 डिग्री पर और सिलिकॉन 1000 डिग्री पर पिघलता है, निशानों को सामान्यतः अंतिम चरण के रूप में जमा करना पड़ता है, जो अधिकांशतः उत्पादन चक्र को सम्मिश्र बनाता है। | ||
1967 में, [[बेल लैब्स]] ने एमओएस ट्रांजिस्टर बनाने के बारे में पेपरप्रयुक्त किया जिसमें धातु के अतिरिक्त सिलिकॉन से बने स्व-संरेखित द्वार थे। चूँकि, यह डिवाइस प्रूफ-ऑफ-कॉन्सेप्ट थे और इनका उपयोग आई सी बनाने के लिए नहीं किया जा सकता था। फागिन और [[टॉम क्लेन]] ने जिज्ञासा को लिया और विश्वसनीय आईसी बनाने के लिए आवश्यक पूरी प्रक्रिया प्रौद्योगिकी विकसित की थी। फागिन ने फेडरिको फागिन या फेयरचाइल्ड 3708 का डिज़ाइन और निर्माण भी किया था,<ref>{{cite web |url=http://www.intel4004.com/images/elect_cov_pg1.jpg |title=A faster generation of MOS devices with low thresholds is riding the crest of the new wave, silicon-gate IC's |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> एसजीटी के साथ बनाया गया प्रथम आईसी, पहली बार 1968 के अंत में बेचा गया, और इलेक्ट्रॉनिक्स के कवर पर चित्रित किया गया (29 सितंबर 1969) है।<ref>{{cite web |url=http://www.intel4004.com/papers.htm |title=''Earliest Published Papers'' |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> {{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} सिलिकॉन गेट तकनीक ने लीकेज करंट को 100 गुना से अधिक कम कर दिया, जिससे डीरैम्स (डायनेमिक रैंडम एक्सेस मेमोरी) जैसे परिष्कृत डायनेमिक सर्किट संभव हो गए थे। इसने फाटकों के लिए उपयोग किए जाने वाले अत्यधिक डोप्ड सिलिकॉन को इंटरकनेक्शन बनाने की अनुमति दी हैं, जिससे माइक्रोप्रोसेसरों जैसे यादृच्छिक-लॉजिक आईसी के सर्किट घनत्व में | 1967 में, [[बेल लैब्स]] ने एमओएस ट्रांजिस्टर बनाने के बारे में पेपरप्रयुक्त किया जिसमें धातु के अतिरिक्त सिलिकॉन से बने स्व-संरेखित द्वार थे। चूँकि, यह डिवाइस प्रूफ-ऑफ-कॉन्सेप्ट थे और इनका उपयोग आई सी बनाने के लिए नहीं किया जा सकता था। फागिन और [[टॉम क्लेन]] ने जिज्ञासा को लिया और विश्वसनीय आईसी बनाने के लिए आवश्यक पूरी प्रक्रिया प्रौद्योगिकी विकसित की थी। फागिन ने फेडरिको फागिन या फेयरचाइल्ड 3708 का डिज़ाइन और निर्माण भी किया था,<ref>{{cite web |url=http://www.intel4004.com/images/elect_cov_pg1.jpg |title=A faster generation of MOS devices with low thresholds is riding the crest of the new wave, silicon-gate IC's |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> एसजीटी के साथ बनाया गया प्रथम आईसी, पहली बार 1968 के अंत में बेचा गया, और इलेक्ट्रॉनिक्स के कवर पर चित्रित किया गया (29 सितंबर 1969) है।<ref>{{cite web |url=http://www.intel4004.com/papers.htm |title=''Earliest Published Papers'' |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> {{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} सिलिकॉन गेट तकनीक ने लीकेज करंट को 100 गुना से अधिक कम कर दिया, जिससे डीरैम्स (डायनेमिक रैंडम एक्सेस मेमोरी) जैसे परिष्कृत डायनेमिक सर्किट संभव हो गए थे। इसने फाटकों के लिए उपयोग किए जाने वाले अत्यधिक डोप्ड सिलिकॉन को इंटरकनेक्शन बनाने की अनुमति दी हैं, जिससे माइक्रोप्रोसेसरों जैसे यादृच्छिक-लॉजिक आईसी के सर्किट घनत्व में अधिक सुधार हुआ हैं। | ||
इस तकनीक का अर्थ था कि प्रक्रिया में किसी भी समय इंटरकनेक्शन किए जा सकते हैं। इससे भी महत्वपूर्ण बात यह है कि तारों को उसी उपकरण का उपयोग करके जमा किया गया था जिससे बाकी घटकों को बनाया गया था। इसका अर्थ यह था कि विभिन्न मशीन प्रकारों के मध्य लेआउट में सामान्य अंतर समाप्त हो गया था। पहले इंटरकनेक्ट को आवश्यकता से अधिक बड़ा होना पड़ता था जिससे कि यह सुनिश्चित किया जा सके कि एल्यूमीनियम सिलिकॉन घटकों को छूता है जो मशीनरी में अशुद्धियों के कारण ऑफसेट हो जाएगा। इस उद्देश्य को समाप्त करने के साथ, सर्किट को साथ बहुत समीप रखा जा सकता है, यह घटकों के घनत्व को तुरंत दोगुना कर सकता है, और इस प्रकार उनकी निवेश को उसी राशि से कम कर सकता है। इसके अतिरिक्त, एल्यूमीनियम तारों ने [[संधारित्र|कैपेसिटर]] के रूप में कार्य किया जो सिग्नल की गति को सीमित करता था; इन्हें हटाने से चिप्स तीव्र गति से चलने लगे।<ref>{{cite web | url = http://www.intel4004.com/mrld.htm |title = The New Methodology for Random Logic Design |last = Faggin| first=Federico | access-date=3 June 2017}}</ref><ref>Federico Faggin, T. Klein (1970). "Silicon-Gate Technology". ''Solid State Electronics''. Vol. 13. pp. 1125–1144</ref> | इस तकनीक का अर्थ था कि प्रक्रिया में किसी भी समय इंटरकनेक्शन किए जा सकते हैं। इससे भी महत्वपूर्ण बात यह है कि तारों को उसी उपकरण का उपयोग करके जमा किया गया था जिससे बाकी घटकों को बनाया गया था। इसका अर्थ यह था कि विभिन्न मशीन प्रकारों के मध्य लेआउट में सामान्य अंतर समाप्त हो गया था। पहले इंटरकनेक्ट को आवश्यकता से अधिक बड़ा होना पड़ता था जिससे कि यह सुनिश्चित किया जा सके कि एल्यूमीनियम सिलिकॉन घटकों को छूता है जो मशीनरी में अशुद्धियों के कारण ऑफसेट हो जाएगा। इस उद्देश्य को समाप्त करने के साथ, सर्किट को साथ बहुत समीप रखा जा सकता है, यह घटकों के घनत्व को तुरंत दोगुना कर सकता है, और इस प्रकार उनकी निवेश को उसी राशि से कम कर सकता है। इसके अतिरिक्त, एल्यूमीनियम तारों ने [[संधारित्र|कैपेसिटर]] के रूप में कार्य किया जो सिग्नल की गति को सीमित करता था; इन्हें हटाने से चिप्स तीव्र गति से चलने लगे।<ref>{{cite web | url = http://www.intel4004.com/mrld.htm |title = The New Methodology for Random Logic Design |last = Faggin| first=Federico | access-date=3 June 2017}}</ref><ref>Federico Faggin, T. Klein (1970). "Silicon-Gate Technology". ''Solid State Electronics''. Vol. 13. pp. 1125–1144</ref> | ||
| Line 88: | Line 88: | ||
डिजाइन पूरा होने के साथ, शिमा कैलकुलेटर के प्रोटोटाइप का निर्माण प्रारंभ करने के लिए जापान लौट आई थी। 4001 के पहले वेफर्स को अक्टूबर 1970 में संसाधित किया गया था,{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} इसके पश्चात् नवंबर में 4003 और 4002 आए। 4002 सामान्य समस्या प्रमाणित हुई जिसे सरलता से ठीक कर लिया गया। पहले 4004 दिसंबर के अंत में पहुंचे, और यह पूर्णता से गैर-कार्यात्मक थे। चिप की जांच करते हुए फागिन ने पाया कि उतर-संपर्क निर्माण चरण को छोड़ दिया गया था। दूसरा रन जनवरी 1971 में गढ़ा गया और 4004 ने दो छोटी समस्याओं को छोड़कर पूरी प्रकार से कार्य किया हैं। | डिजाइन पूरा होने के साथ, शिमा कैलकुलेटर के प्रोटोटाइप का निर्माण प्रारंभ करने के लिए जापान लौट आई थी। 4001 के पहले वेफर्स को अक्टूबर 1970 में संसाधित किया गया था,{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} इसके पश्चात् नवंबर में 4003 और 4002 आए। 4002 सामान्य समस्या प्रमाणित हुई जिसे सरलता से ठीक कर लिया गया। पहले 4004 दिसंबर के अंत में पहुंचे, और यह पूर्णता से गैर-कार्यात्मक थे। चिप की जांच करते हुए फागिन ने पाया कि उतर-संपर्क निर्माण चरण को छोड़ दिया गया था। दूसरा रन जनवरी 1971 में गढ़ा गया और 4004 ने दो छोटी समस्याओं को छोड़कर पूरी प्रकार से कार्य किया हैं। | ||
शिमा के आते ही फागिन इन चिप्स के प्रतिरूप भेज रहे थे। अप्रैल में, उन्हें पता चला कि कैलकुलेटर प्रोटोटाइप प्रारंभ था। उस महीने के पश्चात् में, शिमा ने इंटेल को 4001 रोम के लिए अंतिम मास्क भेजा, डिजाइन अब पूरा हो गया था। इसमें 4004, दो 4002, तीन 4003 और चार 4001 चिप्स सम्मिलित थे। अतिरिक्त 4001 ने वैकल्पिक वर्गमूल फलन प्रदान किया। फागिन को 4001 में निराशाजनक समस्या मिलने के पश्चात् अंतिम परिवर्तन जोड़ा गया, जो केवल तब हुआ जब चिप्स गर्म थे। नया रजिस्टर | शिमा के आते ही फागिन इन चिप्स के प्रतिरूप भेज रहे थे। अप्रैल में, उन्हें पता चला कि कैलकुलेटर प्रोटोटाइप प्रारंभ था। उस महीने के पश्चात् में, शिमा ने इंटेल को 4001 रोम के लिए अंतिम मास्क भेजा, डिजाइन अब पूरा हो गया था। इसमें 4004, दो 4002, तीन 4003 और चार 4001 चिप्स सम्मिलित थे। अतिरिक्त 4001 ने वैकल्पिक वर्गमूल फलन प्रदान किया। फागिन को 4001 में निराशाजनक समस्या मिलने के पश्चात् अंतिम परिवर्तन जोड़ा गया, जो केवल तब हुआ जब चिप्स गर्म थे। नया रजिस्टर डिकोविचार सर्किट जोड़ना फागिन का समाधान था। 4002 में भी यही समस्या देखी गई थी और उसी समाधान का उपयोग किया गया था। अगस्त 1971 में मात्रा में उत्पादन प्रारंभ हुआ था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} | ||
'''4004 मार्केटिंग''' | '''4004 मार्केटिंग''' | ||
| Line 94: | Line 94: | ||
4004 का मार्केटिंग शिमा को कॉल के समय, फागिन को पता चला कि बुसिकॉम वित्तीय कठिनाई में था और यदि चिप की कीमत कम नहीं की गई तब वह विफल हो जाएगा। फागिन ने नोयस को विशिष्टता समझौते से इंटेल को मुक्त करने के बदले में कीमत कम करने के लिए राजी किया। मई 1971 में बिजनेसकॉम ने इस शर्त पर सहमति व्यक्त की कि इसका उपयोग किसी अन्य कैलकुलेटर परियोजना के लिए नहीं किया जाएगा और इंटेल उनकी $60,000 की विकास निवेश चुकाएगा।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} मार्केटिंग फोकस के इस परिवर्तन के साथ चिप वर्ग का नाम बदलकर एमसीएस-4 कर दिया गया, माइक्रो कंप्यूटर सिस्टम, 4-बिट के लिए छोटा होता हैं।<ref name="FFsign"/> | 4004 का मार्केटिंग शिमा को कॉल के समय, फागिन को पता चला कि बुसिकॉम वित्तीय कठिनाई में था और यदि चिप की कीमत कम नहीं की गई तब वह विफल हो जाएगा। फागिन ने नोयस को विशिष्टता समझौते से इंटेल को मुक्त करने के बदले में कीमत कम करने के लिए राजी किया। मई 1971 में बिजनेसकॉम ने इस शर्त पर सहमति व्यक्त की कि इसका उपयोग किसी अन्य कैलकुलेटर परियोजना के लिए नहीं किया जाएगा और इंटेल उनकी $60,000 की विकास निवेश चुकाएगा।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} मार्केटिंग फोकस के इस परिवर्तन के साथ चिप वर्ग का नाम बदलकर एमसीएस-4 कर दिया गया, माइक्रो कंप्यूटर सिस्टम, 4-बिट के लिए छोटा होता हैं।<ref name="FFsign"/> | ||
इंटेल प्रबंधन को संदेह था कि उनकी सेल टीम अपने ग्राहकों को उत्पाद के बारे में बता सकती है। जैसा कि इंटेल अब मेमोरी मार्केट में सफल था, वह चिंतित थे कि 4004 मार्केट को भ्रमित कर सकता है और इसे विज्ञापित करने में संकोच कर रहा था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} उन्हें | इंटेल प्रबंधन को संदेह था कि उनकी सेल टीम अपने ग्राहकों को उत्पाद के बारे में बता सकती है। जैसा कि इंटेल अब मेमोरी मार्केट में सफल था, वह चिंतित थे कि 4004 मार्केट को भ्रमित कर सकता है और इसे विज्ञापित करने में संकोच कर रहा था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} उन्हें विचार था कि वर्तमान इंटेल ग्राहक नए उत्पाद को प्रतियोगिता के रूप में देख सकते हैं, इसके अतिरिक्त प्रतिस्पर्धियों से मेमोरी खरीद सकते हैं।<ref>{{Cite web |date= |title=Intel 4004 Microprocessor 35th Anniversary |website=[[YouTube]] |url=https://www.youtube.com/watch?v=j00AULJLCNo |url-status=live}}</ref> हॉफ और मेजर भी चिंतित हैं कि डिजाइन की सीमाएं उन उपयोगकर्ताओं के लिए कम अनुभव होंगा जो उस समय मार्केट में प्रवेश करने वाले नए 16-बिट [[मिनी कंप्यूटर]] के प्रवृत्त थे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} | ||
1971 की गर्मियों में यह सब परिवर्तन गया, जब [[टेक्सस उपकरण|टेक्सास इंस्ट्रूमेंट्स,]] के पूर्व एड गेलबैक ने मार्केटिंग विभाग संभाला और तुरंत सार्वजनिक रूप से उत्पाद की घोषणा करने की योजना प्रारंभ की हैं।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} यह नवंबर 1971 में हुआ जब इंटेल ने एकीकृत इलेक्ट्रॉनिक्स के नए युग की घोषणा करते हुए विज्ञापन चलाए,<ref>{{cite web | url = https://spectrum.ieee.org/tech-history/silicon-revolution/chip-hall-of-fame-intel-4004-microprocessor |title = Chip Hall of Fame: Intel 4004 Microprocessor |last = Cass| first=Stephen |date = 2 July 2018 | access-date=5 February 2019}}</ref> तब यह पहली बार [[इलेक्ट्रॉनिक समाचार|इलेक्ट्रॉनिक न्यूज़]] के 15 नवंबर संस्करण में दिखाई दे रहा है।<ref name="Gilder 1990">{{Cite book |last=Gilder |first= George |title=Microcosm: the quantum revolution in economics and technology |publisher=Simon and Schuster |year=1990 |page=[https://archive.org/details/microcosm00geor/page/107 107] |url=https://archive.org/details/microcosm00geor |url-access=registration |isbn= 978-0-671-70592-3 |quote= Intel's first advertisement for the 4004 appeared in the November 15, 1971 issue of ''Electronic News''}}</ref> | 1971 की गर्मियों में यह सब परिवर्तन गया, जब [[टेक्सस उपकरण|टेक्सास इंस्ट्रूमेंट्स,]] के पूर्व एड गेलबैक ने मार्केटिंग विभाग संभाला और तुरंत सार्वजनिक रूप से उत्पाद की घोषणा करने की योजना प्रारंभ की हैं।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} यह नवंबर 1971 में हुआ जब इंटेल ने एकीकृत इलेक्ट्रॉनिक्स के नए युग की घोषणा करते हुए विज्ञापन चलाए,<ref>{{cite web | url = https://spectrum.ieee.org/tech-history/silicon-revolution/chip-hall-of-fame-intel-4004-microprocessor |title = Chip Hall of Fame: Intel 4004 Microprocessor |last = Cass| first=Stephen |date = 2 July 2018 | access-date=5 February 2019}}</ref> तब यह पहली बार [[इलेक्ट्रॉनिक समाचार|इलेक्ट्रॉनिक न्यूज़]] के 15 नवंबर संस्करण में दिखाई दे रहा है।<ref name="Gilder 1990">{{Cite book |last=Gilder |first= George |title=Microcosm: the quantum revolution in economics and technology |publisher=Simon and Schuster |year=1990 |page=[https://archive.org/details/microcosm00geor/page/107 107] |url=https://archive.org/details/microcosm00geor |url-access=registration |isbn= 978-0-671-70592-3 |quote= Intel's first advertisement for the 4004 appeared in the November 15, 1971 issue of ''Electronic News''}}</ref> | ||
| Line 113: | Line 113: | ||
== विवरण == | == विवरण == | ||
[[File:KL National INS4004.jpg|thumb|left|नेशनल सेमीकंडक्टर उनके भाग संख्या | [[File:KL National INS4004.jpg|thumb|left|नेशनल सेमीकंडक्टर उनके भाग संख्या आईएनएस4004 के अनुसार 4004 का [[दूसरा स्रोत]] निर्माता था।<ref>[http://www.cpu-world.com/CPUs/4004/index.html Intel 4004 microprocessor family], retrieved 14 Dec 2011.</ref>]] | ||
| Line 144: | Line 144: | ||
{| class="infobox" style="font-size:88%;width:23em;" | {| class="infobox" style="font-size:88%;width:23em;" | ||
|- | |- | ||
|+ | |+ इंटेल 4004 रजिस्टर | ||
|- | |- | ||
| | | | ||
| Line 161: | Line 161: | ||
| style="width:10px; text-align:center;"| <sup>0</sup><sub>1</sub> | | style="width:10px; text-align:center;"| <sup>0</sup><sub>1</sub> | ||
| style="width:10px; text-align:center;"| <sup>0</sup><sub>0</sub> | | style="width:10px; text-align:center;"| <sup>0</sup><sub>0</sub> | ||
| style="width:auto;" | ''( | | style="width:auto;" | ''(बिट स्थिति)'' | ||
|- | |- | ||
|colspan="13" | ''' | |colspan="13" | '''संचायक''' | ||
|- style="background:silver;color:black" | |- style="background:silver;color:black" | ||
| style="text-align:center; background:white" colspan="4"| | | style="text-align:center; background:white" colspan="4"| | ||
| style="text-align:center; background:white" colspan="4"| | | style="text-align:center; background:white" colspan="4"| | ||
| style="text-align:center;" colspan="4"| A | | style="text-align:center;" colspan="4"| A | ||
| style="width:auto; background:white; color:black;"| | | style="width:auto; background:white; color:black;"| संचायक | ||
|- | |- | ||
|colspan="13" | ''' | |colspan="13" | '''स्थिति कोड''' | ||
|- style="background:silver;color:black" | |- style="background:silver;color:black" | ||
| style="text-align:center; background:white" colspan="11" | | | style="text-align:center; background:white" colspan="11" | | ||
| style="text-align:center;"| C | | style="text-align:center;"| C | ||
| style="background:white; color:black" | [[Carry flag| | | style="background:white; color:black" | [[Carry flag|केरी फ्लैग flag]] | ||
|- | |- | ||
|colspan="13" | ''' | |colspan=" | ||