इंटेल 4004: Difference between revisions

[[Intel]] 4004 एक [[4-बिट कंप्यूटिंग]] है| 1971 में Intel द्वारा जारी 4-बिट [[सेंट्रल प्रोसेसिंग यूनिट]] (CPU) है। US$60 में बेचा गया,<ref>{{cite web|url=https://arstechnica.com/information-technology/2011/11/the-40th-birthday-ofmaybethe-first-microprocessor/|title=The 40th birthday of—maybe—the first microprocessor, the Intel 4004|date=15 November 2011}}</ref> यह पहला व्यावसायिक रूप से निर्मित [[माइक्रोप्रोसेसर]] था,<ref>{{cite web |url=http://www.intel.co.uk/content/www/uk/en/history/museum-story-of-intel-4004.html |title=The Story of the Intel 4004 |website=Intel}}</ref> और [[इंटेल माइक्रोप्रोसेसरों की सूची]] में पहला।

4004 एमओएस सिलिकॉन गेट टेक्नोलॉजी (एसजीटी) की श्रेष्ठता का प्रदर्शन करते हुए बड़े पैमाने पर एकीकरण का पहला महत्वपूर्ण उदाहरण था। वर्तमान तकनीक की तुलना में, एसजीटी एक ही चिप क्षेत्र में ट्रांजिस्टर की संख्या से दोगुनी ऑपरेटिंग गति के साथ एकीकृत होती है। प्रदर्शन में इस स्टेप-फंक्शन वृद्धि ने मौजूदा मल्टी-चिप सीपीयू की जगह सिंगल-चिप सीपीयू को संभव बनाया। अभिनव 4004 चिप डिजाइन जटिल तर्क और मेमोरी सर्किट के लिए एसजीटी का उपयोग करने के तरीके पर एक मॉडल के रूप में कार्य करता है, इस प्रकार दुनिया के सेमीकंडक्टर उद्योग द्वारा एसजीटी को अपनाने में तेजी लाता है। फेयरचाइल्ड में मूल एसजीटी के विकासकर्ता [[फेडेरिको फागिन]] थे जिन्होंने पहला वाणिज्यिक एकीकृत सर्किट (आईसी) डिजाइन किया था जिसने नई तकनीक का इस्तेमाल किया था, जो एनालॉग/डिजिटल अनुप्रयोगों (1968 में फेयरचाइल्ड 3708) के लिए अपनी श्रेष्ठता साबित करता है। बाद में उन्होंने पहले सिंगल चिप माइक्रोप्रोसेसर बनाने के लिए आवश्यक अभूतपूर्व एकीकरण प्राप्त करने के लिए इंटेल में SGT का उपयोग किया।

यह परियोजना 1969 में अपने इतिहास का पता लगाती है, जब Busicom|Busicom Corp. ने एक [[इलेक्ट्रॉनिक कैलकुलेटर]] के लिए सात चिप्स के परिवार को डिजाइन करने के लिए Intel से संपर्क किया, जिनमें से तीन ने अलग-अलग गणना मशीनों को बनाने के लिए विशेष रूप से एक CPU का गठन किया। सीपीयू शिफ्ट-रजिस्टरों पर संग्रहीत डेटा और रोम (रीड ओनली मेमोरी) पर संग्रहीत निर्देशों पर आधारित था। तीन-चिप सीपीयू लॉजिक डिज़ाइन की जटिलता ने [[मार्सियन हॉफ]] को रैम (रैंडम एक्सेस मेमोरी) पर संग्रहीत डेटा के आधार पर एक अधिक पारंपरिक सीपीयू आर्किटेक्चर का प्रस्ताव दिया। यह वास्तुकला बहुत सरल और अधिक सामान्य-उद्देश्य वाला था और संभावित रूप से एक चिप में एकीकृत किया जा सकता था, इस प्रकार लागत कम करने और गति में सुधार हुआ। डिजाइन की शुरुआत अप्रैल 1970 में फेडेरिको फागिन के निर्देशन में [[मासाटोशी द्वीप]] द्वारा की गई, जिन्होंने वास्तुकला और बाद में तर्क डिजाइन में योगदान दिया। पूरी तरह से परिचालित 4004 की पहली डिलीवरी मार्च 1971 में बुसीकॉम को इसके 141-पीएफ प्रिंटिंग कैलकुलेटर इंजीनियरिंग प्रोटोटाइप (अब माउंटेन व्यू, कैलिफोर्निया में [[कंप्यूटर इतिहास संग्रहालय]] में प्रदर्शित) के लिए की गई थी।<ref>{{cite web|url=http://www.intel4004.com/proto_calc.htm|title=The Intel 4004 Microprocessor and the Silicon Gate Technology: The Busicom Engineering Prototype|website=Intel4004.com}}</ref> सामान्य बिक्री जुलाई 1971 से शुरू हुई।

[[फेयरचाइल्ड सेमीकंडक्टर]] में काम करते हुए फागिन द्वारा विकसित किए गए कई नवाचारों ने 4004 को एक चिप पर उत्पादित करने की अनुमति दी। मुख्य अवधारणा धातु के बजाय पॉलीसिलिकॉन से बने [[स्व-संरेखित गेट]] का उपयोग था, जिसने घटकों को एक साथ बहुत करीब होने और उच्च गति से काम करने की अनुमति दी। 4004 को संभव बनाने के लिए, फागिन ने बूटस्ट्रैप लोड भी विकसित किया, जिसे सिलिकॉन गेट के साथ अव्यवहार्य माना जाता है, और दबे हुए संपर्क ने सिलिकॉन गेट्स को धातु के उपयोग के बिना सीधे ट्रांजिस्टर के स्रोत और नाली से जोड़ा जा सकता है। साथ में, इन नवाचारों ने सर्किट घनत्व को दोगुना कर दिया, और इस प्रकार लागत को आधा कर दिया, जिससे एक चिप में 2,300 ट्रांजिस्टर शामिल हो गए और एल्यूमीनियम गेट्स के साथ पिछली एमओएस तकनीक का उपयोग करने वाले डिजाइनों की तुलना में पांच गुना तेज हो गए।

अप्रैल 1969 में, [[Busicom]] ने इलेक्ट्रॉनिक कैलकुलेटर के लिए एक नया डिज़ाइन तैयार करने के लिए Intel से संपर्क किया। उन्होंने अपना डिज़ाइन 1965 के ओलिवेटी प्रोग्राममा 101 की वास्तुकला पर आधारित किया, जो दुनिया के पहले टेबलटॉप [[प्रोग्राम करने योग्य कैलकुलेटर]] में से एक है।<ref>{{cite web |url=https://www.oldcalculatormuseum.com/c-programma101.html |title=Olivetti Programma 101 Electronic Calculator |website=The Old Calculator Web Museum |quote=technically, the machine was a programmable calculator, not a computer.}}</ref><ref>{{Cite web

पहले के कैलकुलेटर डिजाइनों के विपरीत, बुसिकॉम ने एक सामान्य-उद्देश्य प्रोसेसर अवधारणा विकसित की थी, जिसका लक्ष्य इसे कम-अंत वाले डेस्कटॉप प्रिंटिंग कैलकुलेटर में पेश करना था, और फिर [[नकदी - रजिस्टर]] और स्वचालित टेलर मशीन जैसी अन्य भूमिकाओं के लिए उसी डिज़ाइन का उपयोग करना था। कंपनी ने पहले ही [[ट्रांजिस्टर-ट्रांजिस्टर तर्क]] [[छोटे पैमाने पर एकीकरण]] लॉजिक IC का उपयोग करके एक कैलकुलेटर का उत्पादन किया था और इंटेल की [[मध्यम स्तर का एकीकरण]] (MSI) तकनीकों का उपयोग करके इंटेल को चिप की संख्या कम करने में रुचि थी।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=10}}

हॉफ चिंतित हो गए कि चिप्स की संख्या और उनके बीच आवश्यक अंतर्संबंधों के कारण बुसिकॉम के मूल्य लक्ष्यों को पूरा करना असंभव हो जाएगा। चिप्स को मिलाने से जटिलता और लागत कम होगी। उन्हें इस बात की भी चिंता थी कि अभी भी छोटे इंटेल के पास एक ही समय में सात अलग-अलग चिप्स बनाने के लिए पर्याप्त डिज़ाइन कर्मचारी नहीं होंगे। उन्होंने ऊपरी प्रबंधन के साथ इन चिंताओं को उठाया, और [[बॉब नोयस]], सीईओ, ने हॉफ से कहा कि यदि यह व्यवहार्य प्रतीत होता है तो वह एक अलग दृष्टिकोण का समर्थन करेंगे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=11}}

Busicom डिज़ाइन में एक प्रमुख अवधारणा यह थी कि प्रोग्राम नियंत्रण और ALU विशेष रूप से कैलकुलेटर बाज़ार पर लक्षित नहीं थे, यह ROM में प्रोग्राम था जिसने इसे कैलकुलेटर में बदल दिया। मूल विचार यह था कि कंपनी एक ही चिप्स का उपयोग अलग-अलग मात्रा में शिफ्ट रजिस्टर रैम और प्रोग्राम रोम के साथ गणना मशीनों की एक श्रृंखला के उत्पादन के लिए कर सकती है। हॉफ इस बात से चकित थे कि बुसिकॉम के [[निर्देश सेट वास्तुकला]] का सामान्य-उद्देश्य वाले कंप्यूटरों से कितना मेल खाता है। उन्होंने इस बात पर विचार करना शुरू किया कि क्या वास्तव में एक सामान्य-उद्देश्य वाले प्रोसेसर को इतना सस्ता बनाया जा सकता है कि उसे कैलकुलेटर में इस्तेमाल किया जा सके।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=12}} जब बाद में पूछा गया कि उन्हें पहले माइक्रोप्रोसेसर की वास्तुकला के लिए विचार कहां से मिले, तो हॉफ ने बताया कि एक ब्रिटिश ट्रैक्टर कंपनी, [[प्लेसी]],<ref>Possibly he had confused the Plessey name with that of [[Massey Ferguson]], makers of agricultural machinery.</ref> [[स्टैनफोर्ड]] को एक मिनीकंप्यूटर दान किया था, और जब वे वहां थे तब उन्होंने इसके साथ खेला था। तदाशी सासाकी (इंजीनियर) ने कैलकुलेटर को चार भागों में विभाजित करने के विचार का श्रेय नारा महिला कॉलेज की एक अज्ञात महिला को दिया, जो इंटेल के साथ अपनी पहली बैठक से पहले जापान में आयोजित विचार-मंथन बैठक में उपस्थित थी।<ref>{{cite web

एक और विकास जिसने इस डिज़ाइन को व्यावहारिक बनाने की अनुमति दी, वह इंटेल का सबसे शुरुआती [[गतिशील रैम]] (DRAM) चिप्स पर काम था। उस समय शिफ्ट रजिस्टर केवल कम लागत वाले पढ़ने और लिखने वाले मेमोरी उपकरणों में से थे। वे रैंडम एक्सेस की अनुमति नहीं देते हैं, इसके बजाय, प्रत्येक घड़ी पल्स के साथ वे संग्रहीत डेटा को कोशिकाओं की एक श्रृंखला के साथ एक सेल में ले जाते हैं। किसी दिए गए डेटा को पुनर्प्राप्त करने का समय, उदाहरण के लिए एक बाइट, घड़ी की गति और श्रृंखला में कोशिकाओं की संख्या का एक कार्य है। यदि प्रोसेसर को रजिस्टर के माध्यम से प्रत्येक बिट के चक्र के लिए इंतजार करना पड़ता है तो परिणामी प्रभावी गति व्यावहारिक होने के लिए बहुत कम होगी। दूसरी ओर, DRAM ने अपने द्वारा संग्रहीत किसी भी डेटा को रैंडम एक्सेस की अनुमति दी, जबकि इसकी क्षमता लगभग दोगुनी थी और इस प्रकार यह कम खर्चीला था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=12}}

हॉफ के लिए अनजान, बुसिकॉम टीम उनके प्रस्ताव में बेहद दिलचस्पी ले रही थी। हालाँकि, कई विशिष्ट मुद्दे थे जिनके बारे में वे चिंतित थे। एक प्रमुख मुद्दा यह था कि दशमलव एडजस्टमेंट और कीबोर्ड हैंडलिंग जैसे कुछ रूटीन सबरूटीन्स के रूप में लागू होने पर बड़ी मात्रा में ROM स्पेस का उपयोग करेंगे। दूसरा यह था कि डिज़ाइन में किसी प्रकार की रुकावट नहीं थी इसलिए वास्तविक समय की घटनाओं से निपटना मुश्किल होगा। अंत में, 4-बिट बीसीडी के रूप में संख्याओं को संग्रहीत करने के लिए साइन और दशमलव स्थान को स्टोर करने के लिए अतिरिक्त मेमोरी की आवश्यकता होगी।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=13}}

सितंबर 1969 में, [[स्टेनली मेजर]] फेयरचाइल्ड से इंटेल में शामिल हुए। हॉफ और मजोर जल्दी ही बुसिकॉम चिंताओं के समाधान के साथ सामने आए। उपनेमकाओं की जटिलता को संबोधित करने के लिए, मूल रूप से एक बाइट [[macbook]] और जटिल डिकोडर सर्किटरी का उपयोग करके बुसिकॉम के डिजाइन में हल किया गया, मजोर ने एक 20-बाइट लंबा [[दुभाषिया (कंप्यूटिंग)]] विकसित किया जो समान मैक्रोइन्स्ट्रक्शन को निष्पादित करता था। शिमा ने एक नया व्यवधान जोड़ने का सुझाव दिया जो एक पिन द्वारा ट्रिगर किया जाएगा, जिससे कीबोर्ड को बाधित करने की अनुमति मिलेगी। उन्होंने एक्युमुलेटर (कंप्यूटिंग) को खाली करने के लिए ब्रांच बैक (सबरूटीन से वापसी) निर्देश को भी संशोधित किया।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=14}}

मूल्य लक्ष्यों तक पहुंचने के लिए, यह महत्वपूर्ण था कि चिप जितना संभव हो उतना छोटा हो और कम से कम संख्या में लीड का उपयोग करे। चूंकि डेटा 4-बिट्स था और [[पता स्थान]] 12-बिट्स (4096 बाइट्स) था, लगभग 24-पिनों से कम किसी भी चीज़ के साथ सीधी पहुंच की व्यवस्था नहीं की जा सकती थी। यह काफी छोटा नहीं था, इसलिए डिजाइन 16-पिन दोहरे [[दोहरी इन-लाइन पैकेज]]डीआईपी) लेआउट का उपयोग करेगा और 4 लाइनों के एक सेट के [[बहुसंकेतन]] का उपयोग करेगा। इसका मतलब यह निर्दिष्ट करना था कि ROM में किस पते को आवश्यक तीन घड़ी चक्रों तक पहुंचना है, और अन्य दो इसे स्मृति से पढ़ने के लिए। 1 मेगाहर्ट्ज पर चलने से यह लगभग 80 माइक्रोसेकंड प्रति अंक पर बीसीडी मानों पर गणित करने की अनुमति देगा।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=15}}

Intel और Busicom के बीच विचार-विमर्श का परिणाम एक आर्किटेक्चर था जिसने 7-चिप Busicom डिज़ाइन को CPU, ROM, RAM और I/O (इनपुट-आउटपुट) उपकरणों से बना 4-चिप Intel प्रस्ताव में घटा दिया। इस तरह का प्रस्ताव अक्टूबर 1969 में बुसिकॉम के अधिकारियों की एक विजिटिंग टीम के सामने पेश किया गया था। वे सहमत थे कि नई अवधारणा बेहतर थी, और इंटेल को विकास शुरू करने की अनुमति दी। हॉफ यह जानने के लिए परेशान था कि अनुबंध ने डिजाइन के सभी अधिकार बुसिकॉम को सौंपे, इसके बावजूद कि यह पूरी तरह से इंटेल के भीतर डिजाइन किया गया था। इसके बाद टीम जापान के लिए रवाना हो गई, लेकिन शिमा दिसंबर तक कैलिफ़ोर्निया में रहीं, कई सबरूटीन्स का विकास किया।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=15}}

इंटीग्रेटेड सर्किट में ट्रांजिस्टर और रेसिस्टर्स जैसे कई अलग-अलग घटक होते हैं जो अंतर्निहित सिलिकॉन को डोपेंट के साथ मिलाकर उत्पादित किए जाते हैं। यह आमतौर पर चिप को एक रासायनिक गैस की उपस्थिति में गर्म करके पूरा किया जाता है, जो सतह में फैल जाती है। पहले, सतह पर जमा [[अल्युमीनियम]] तारों का उपयोग करके एक सर्किट बनाने के लिए अलग-अलग घटकों को एक साथ जोड़ा गया था। चूंकि एल्युमीनियम 600 डिग्री पर और सिलिकॉन 1000 डिग्री पर पिघलता है, निशानों को आमतौर पर अंतिम चरण के रूप में जमा करना पड़ता है, जो अक्सर उत्पादन चक्र को जटिल बनाता है।

1967 में, [[बेल लैब्स]] ने एमओएस ट्रांजिस्टर बनाने के बारे में एक पेपर जारी किया जिसमें धातु के बजाय सिलिकॉन से बने स्व-संरेखित द्वार थे। हालाँकि, ये डिवाइस एक प्रूफ-ऑफ-कॉन्सेप्ट थे और इनका उपयोग IC बनाने के लिए नहीं किया जा सकता था। Faggin और [[टॉम क्लेन]] ने एक जिज्ञासा को लिया और विश्वसनीय आईसी बनाने के लिए आवश्यक पूरी प्रक्रिया प्रौद्योगिकी विकसित की। Faggin ने Federico Faggin#Fairchild 3708 का डिज़ाइन और निर्माण भी किया,<ref>{{cite web |url=http://www.intel4004.com/images/elect_cov_pg1.jpg |title=A faster generation of MOS devices with low thresholds is riding the crest of the new wave, silicon-gate IC's |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> एसजीटी के साथ बनाया गया पहला आईसी, पहली बार 1968 के अंत में बेचा गया, और इलेक्ट्रॉनिक्स के कवर पर चित्रित किया गया (29 सितंबर 1969)।<ref>{{cite web |url=http://www.intel4004.com/papers.htm |title=''Earliest Published Papers'' |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> 1968 में।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} सिलिकॉन गेट तकनीक ने लीकेज करंट को 100 गुना से अधिक कम कर दिया, जिससे DRAMs (डायनेमिक रैंडम एक्सेस मेमोरी) जैसे परिष्कृत डायनेमिक सर्किट संभव हो गए। इसने फाटकों के लिए उपयोग किए जाने वाले अत्यधिक डोप्ड सिलिकॉन को इंटरकनेक्शन बनाने की अनुमति दी, जिससे माइक्रोप्रोसेसरों जैसे यादृच्छिक-तर्क आईसी के सर्किट घनत्व में काफी सुधार हुआ।

इस तकनीक का मतलब था कि प्रक्रिया में किसी भी समय इंटरकनेक्शन किए जा सकते हैं। इससे भी महत्वपूर्ण बात यह है कि तारों को उसी उपकरण का उपयोग करके जमा किया गया था जिससे बाकी घटकों को बनाया गया था। इसका मतलब यह था कि विभिन्न मशीन प्रकारों के बीच लेआउट में मामूली अंतर समाप्त हो गया था। पहले इंटरकनेक्ट को आवश्यकता से अधिक बड़ा होना पड़ता था ताकि यह सुनिश्चित किया जा सके कि एल्यूमीनियम सिलिकॉन घटकों को छूता है जो मशीनरी में अशुद्धियों के कारण ऑफसेट हो जाएगा। इस मुद्दे को समाप्त करने के साथ, सर्किट को एक साथ बहुत करीब रखा जा सकता है, घटकों के घनत्व को तुरंत दोगुना कर सकता है, और इस प्रकार उनकी लागत को उसी राशि से कम कर सकता है। इसके अतिरिक्त, एल्यूमीनियम तारों ने [[संधारित्र]] के रूप में काम किया जो सिग्नल की गति को सीमित करता था; इन्हें हटाने से चिप्स तेज गति से चलने लगे।<ref>{{cite web | url = http://www.intel4004.com/mrld.htm |title = The New Methodology for Random Logic Design |last = Faggin| first=Federico | access-date=3 June 2017}}</ref><ref>Federico Faggin, T. Klein (1970). "Silicon-Gate Technology". ''Solid State Electronics''. Vol. 13. pp. 1125–1144</ref>

इंटेल में, Faggin ने इस स्व-संरेखित गेट प्रक्रिया का उपयोग करके नए प्रोसेसर का डिज़ाइन शुरू किया। फागिन के इंटेल कंपनी में शामिल होने के कुछ दिनों बाद ही शिमा जापान से आ गईं। उन्हें यह जानकर निराशा हुई कि दिसंबर में उनके जाने के बाद से परियोजना पर कोई काम नहीं हुआ है, और अपनी चिंता व्यक्त की कि मूल कार्यक्रम अब असंभव था। फागिन ने हर दिन रात में अच्छी तरह से काम करने का जवाब दिया, और शिमा मदद करने के लिए और छह महीने तक रुकी रही। आवश्यक सर्किट घनत्व तक पहुंचने के लिए अतिरिक्त अग्रिमों की आवश्यकता थी। इन अग्रिमों में से एक दबे हुए संपर्कों का उपयोग था<ref>{{cite web | url = http://www.intel4004.com/buried.htm |title = The Buried Contact|last = Faggin| first=Federico | access-date=3 June 2017}}</ref><ref>"Inductee Detail". National Inventors Hall of Fame. July 25, 2016.</ref> इसने सिलिकॉन कनेक्टिंग तारों को सीधे घटकों से जोड़ने की अनुमति दी। एक और यह पता लगा रहा था कि मास्किंग चरणों में से एक के हिस्से के रूप में सिलिकॉन गेट के साथ बूटस्ट्रैप लोड कैसे जोड़ा जाए,<ref>{{cite web | url = http://www.intel4004.com/btstrp.htm |title = The Bootstrap Load |last = Faggin| first=Federico | access-date=3 June 2017}}</ref> प्रसंस्करण से एक चरण को समाप्त करना।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} फागिन द्वारा इन दो नवाचारों के बिना, हॉफ की वास्तुकला को एक ही चिप में साकार नहीं किया जा सकता था।

[[File:Unicom 141P Calculator 3.jpg|thumb|right|Unicom 141P, Busicom 141-PF का एक [[मूल उपकरण निर्माता]] संस्करण है।]]उस समय इंटेल की चिप-नामकरण योजना प्रत्येक घटक के लिए चार अंकों की संख्या का उपयोग करती थी। पहला अंक उपयोग की गई प्रक्रिया प्रौद्योगिकी को इंगित करता है, दूसरा अंक सामान्य कार्य को इंगित करता है, और अंतिम दो अंक उस घटक प्रकार के विकास में अनुक्रमिक संख्या निर्दिष्ट करते हैं। इस परिपाटी का उपयोग करते हुए, चिप्स को 1302, 1105, 1507, और 1202 के रूप में जाना जाता था। फागिन ने महसूस किया कि यह इस तथ्य को अस्पष्ट कर देगा कि उन्होंने एक सुसंगत सेट का गठन किया, और उन्हें 4000 परिवार के रूप में नाम देने का फैसला किया।<ref name="FFsign">{{cite web |title=Federico Faggin's Signature |publisher=Intel4004.com |url=http://www.intel4004.com/sign.htm |access-date=2012-08-21}}</ref> चार चिप्स निम्नलिखित थे: 4001, 256-बाइट 4-बिट रोम; 4002, डीआरएएम चार 20-निबल रजिस्टरों के साथ; 4003, I/O सीरियल और समानांतर आउटपुट के साथ 10-बिट स्टैटिक शिफ्ट रजिस्टर के साथ; और 4004 सीपीयू। एक पूरी तरह से विस्तारित प्रणाली कुल 4 kB ROM के लिए 16 4001, RAM के कुल 1,280 निबल्स (640) बाइट्स के लिए 16 4002 और 4003 की असीमित संख्या का समर्थन कर सकती है। 4003 4001 पर प्रोग्राम करने योग्य इनपुट और आउटपुट पिन से जुड़े थे और 4002 पर आउटपुट पिन से सीधे सीपीयू से नहीं जुड़े थे। {{sfn|Faggin|Hoff|Mazor|Shima|1996|p=11}}