इंटेल 4004: Difference between revisions
(Created page with "{{short description|4-bit microprocessor}} {{redirect|4004|4004 BC as the putative beginning of the world|Ussher chronology|4004 BC in other contexts|5th millennium BC}} {{use...") |
No edit summary |
||
| Line 1: | Line 1: | ||
{{short description|4-bit microprocessor}} | {{short description|4-bit microprocessor}} | ||
{{redirect|4004|4004 BC as the putative beginning of the world|Ussher chronology|4004 BC in other contexts|5th millennium BC}} | {{redirect|4004|4004 BC as the putative beginning of the world|Ussher chronology|4004 BC in other contexts|5th millennium BC}} | ||
{{Infobox CPU | {{Infobox CPU | ||
|name = Intel 4004 | |name = Intel 4004 | ||
| Line 25: | Line 26: | ||
}} | }} | ||
[[Intel]] 4004 | '''[[Intel]] 4004''' [[4-बिट कंप्यूटिंग]] है| 1971 में Intel द्वारा जारी 4-बिट [[सेंट्रल प्रोसेसिंग यूनिट]] (CPU) है। US$60 में बेचा गया,<ref>{{cite web|url=https://arstechnica.com/information-technology/2011/11/the-40th-birthday-ofmaybethe-first-microprocessor/|title=The 40th birthday of—maybe—the first microprocessor, the Intel 4004|date=15 November 2011}}</ref> यह पहला व्यावसायिक रूप से निर्मित [[माइक्रोप्रोसेसर]] था,<ref>{{cite web |url=http://www.intel.co.uk/content/www/uk/en/history/museum-story-of-intel-4004.html |title=The Story of the Intel 4004 |website=Intel}}</ref> और [[इंटेल माइक्रोप्रोसेसरों की सूची]] में पहला। | ||
4004 एमओएस सिलिकॉन गेट टेक्नोलॉजी (एसजीटी) की श्रेष्ठता का प्रदर्शन करते हुए बड़े पैमाने पर एकीकरण का पहला महत्वपूर्ण उदाहरण था। वर्तमान तकनीक की तुलना में, एसजीटी | 4004 एमओएस सिलिकॉन गेट टेक्नोलॉजी (एसजीटी) की श्रेष्ठता का प्रदर्शन करते हुए बड़े पैमाने पर एकीकरण का पहला महत्वपूर्ण उदाहरण था। वर्तमान तकनीक की तुलना में, एसजीटी ही चिप क्षेत्र में ट्रांजिस्टर की संख्या से दोगुनी ऑपरेटिंग गति के साथ एकीकृत होती है। प्रदर्शन में इस स्टेप-फंक्शन वृद्धि ने मौजूदा मल्टी-चिप सीपीयू की जगह सिंगल-चिप सीपीयू को संभव बनाया। अभिनव 4004 चिप डिजाइन जटिल तर्क और मेमोरी सर्किट के लिए एसजीटी का उपयोग करने के तरीके पर मॉडल के रूप में कार्य करता है, इस प्रकार दुनिया के सेमीकंडक्टर उद्योग द्वारा एसजीटी को अपनाने में तेजी लाता है। फेयरचाइल्ड में मूल एसजीटी के विकासकर्ता [[फेडेरिको फागिन]] थे जिन्होंने पहला वाणिज्यिक एकीकृत सर्किट (आईसी) डिजाइन किया था जिसने नई तकनीक का इस्तेमाल किया था, जो एनालॉग/डिजिटल अनुप्रयोगों (1968 में फेयरचाइल्ड 3708) के लिए अपनी श्रेष्ठता साबित करता है। बाद में उन्होंने पहले सिंगल चिप माइक्रोप्रोसेसर बनाने के लिए आवश्यक अभूतपूर्व एकीकरण प्राप्त करने के लिए इंटेल में SGT का उपयोग किया। | ||
यह परियोजना 1969 में अपने इतिहास का पता लगाती है, जब Busicom|Busicom Corp. ने | यह परियोजना 1969 में अपने इतिहास का पता लगाती है, जब Busicom|Busicom Corp. ने [[इलेक्ट्रॉनिक कैलकुलेटर]] के लिए सात चिप्स के परिवार को डिजाइन करने के लिए Intel से संपर्क किया, जिनमें से तीन ने अलग-अलग गणना मशीनों को बनाने के लिए विशेष रूप से CPU का गठन किया। सीपीयू शिफ्ट-रजिस्टरों पर संग्रहीत डेटा और रोम (रीड ओनली मेमोरी) पर संग्रहीत निर्देशों पर आधारित था। तीन-चिप सीपीयू लॉजिक डिज़ाइन की जटिलता ने [[मार्सियन हॉफ]] को रैम (रैंडम एक्सेस मेमोरी) पर संग्रहीत डेटा के आधार पर अधिक पारंपरिक सीपीयू आर्किटेक्चर का प्रस्ताव दिया। यह वास्तुकला बहुत सरल और अधिक सामान्य-उद्देश्य वाला था और संभावित रूप से चिप में एकीकृत किया जा सकता था, इस प्रकार लागत कम करने और गति में सुधार हुआ। डिजाइन की शुरुआत अप्रैल 1970 में फेडेरिको फागिन के निर्देशन में [[मासाटोशी द्वीप]] द्वारा की गई, जिन्होंने वास्तुकला और बाद में तर्क डिजाइन में योगदान दिया। पूरी तरह से परिचालित 4004 की पहली डिलीवरी मार्च 1971 में बुसीकॉम को इसके 141-पीएफ प्रिंटिंग कैलकुलेटर इंजीनियरिंग प्रोटोटाइप (अब माउंटेन व्यू, कैलिफोर्निया में [[कंप्यूटर इतिहास संग्रहालय]] में प्रदर्शित) के लिए की गई थी।<ref>{{cite web|url=http://www.intel4004.com/proto_calc.htm|title=The Intel 4004 Microprocessor and the Silicon Gate Technology: The Busicom Engineering Prototype|website=Intel4004.com}}</ref> सामान्य बिक्री जुलाई 1971 से शुरू हुई। | ||
[[फेयरचाइल्ड सेमीकंडक्टर]] में काम करते हुए फागिन द्वारा विकसित किए गए कई नवाचारों ने 4004 को | [[फेयरचाइल्ड सेमीकंडक्टर]] में काम करते हुए फागिन द्वारा विकसित किए गए कई नवाचारों ने 4004 को चिप पर उत्पादित करने की अनुमति दी। मुख्य अवधारणा धातु के बजाय पॉलीसिलिकॉन से बने [[स्व-संरेखित गेट]] का उपयोग था, जिसने घटकों को साथ बहुत करीब होने और उच्च गति से काम करने की अनुमति दी। 4004 को संभव बनाने के लिए, फागिन ने बूटस्ट्रैप लोड भी विकसित किया, जिसे सिलिकॉन गेट के साथ अव्यवहार्य माना जाता है, और दबे हुए संपर्क ने सिलिकॉन गेट्स को धातु के उपयोग के बिना सीधे ट्रांजिस्टर के स्रोत और नाली से जोड़ा जा सकता है। साथ में, इन नवाचारों ने सर्किट घनत्व को दोगुना कर दिया, और इस प्रकार लागत को आधा कर दिया, जिससे चिप में 2,300 ट्रांजिस्टर शामिल हो गए और एल्यूमीनियम गेट्स के साथ पिछली एमओएस तकनीक का उपयोग करने वाले डिजाइनों की तुलना में पांच गुना तेज हो गए। | ||
4004 डिज़ाइन को बाद में 1974 में Faggin द्वारा [[Intel 4040]] के रूप में सुधारा गया। समान नामकरण के बावजूद [[Intel 8008]] और [[Intel 8080]] असंबंधित डिज़ाइन थे। | 4004 डिज़ाइन को बाद में 1974 में Faggin द्वारा [[Intel 4040]] के रूप में सुधारा गया। समान नामकरण के बावजूद [[Intel 8008]] और [[Intel 8080]] असंबंधित डिज़ाइन थे। | ||
| Line 38: | Line 39: | ||
=== मूल अवधारणा === | === मूल अवधारणा === | ||
अप्रैल 1969 में, [[Busicom]] ने इलेक्ट्रॉनिक कैलकुलेटर के लिए | अप्रैल 1969 में, [[Busicom]] ने इलेक्ट्रॉनिक कैलकुलेटर के लिए नया डिज़ाइन तैयार करने के लिए Intel से संपर्क किया। उन्होंने अपना डिज़ाइन 1965 के ओलिवेटी प्रोग्राममा 101 की वास्तुकला पर आधारित किया, जो दुनिया के पहले टेबलटॉप [[प्रोग्राम करने योग्य कैलकुलेटर]] में से है।<ref>{{cite web |url=https://www.oldcalculatormuseum.com/c-programma101.html |title=Olivetti Programma 101 Electronic Calculator |website=The Old Calculator Web Museum |quote=technically, the machine was a programmable calculator, not a computer.}}</ref><ref>{{Cite web | ||
| title= 2008/107/1 Computer, Programma 101, and documents (3), plastic / metal / paper / electronic components, hardware architect Pier Giorgio Perotto, designed by Mario Bellini, made by Olivetti, Italy, 1965–1971 | | title= 2008/107/1 Computer, Programma 101, and documents (3), plastic / metal / paper / electronic components, hardware architect Pier Giorgio Perotto, designed by Mario Bellini, made by Olivetti, Italy, 1965–1971 | ||
| website= www.powerhousemuseum.com | | website= www.powerhousemuseum.com | ||
| Line 47: | Line 48: | ||
</ref> मुख्य अंतर यह था कि बुसीकॉम डिजाइन 101 में महंगे विलंब-लाइन मेमोरी#मैग्नेटोस्ट्रिक्टिव देरी लाइनों के बजाय अलग-अलग घटकों से भरे [[मुद्रित सर्किट]] बोर्डों और स्मृति के लिए ठोस-राज्य [[शिफ्ट का रजिस्टर]]ों को बदलने के लिए एकीकृत सर्किट का उपयोग करेगा। | </ref> मुख्य अंतर यह था कि बुसीकॉम डिजाइन 101 में महंगे विलंब-लाइन मेमोरी#मैग्नेटोस्ट्रिक्टिव देरी लाइनों के बजाय अलग-अलग घटकों से भरे [[मुद्रित सर्किट]] बोर्डों और स्मृति के लिए ठोस-राज्य [[शिफ्ट का रजिस्टर]]ों को बदलने के लिए एकीकृत सर्किट का उपयोग करेगा। | ||
पहले के कैलकुलेटर डिजाइनों के विपरीत, बुसिकॉम ने | पहले के कैलकुलेटर डिजाइनों के विपरीत, बुसिकॉम ने सामान्य-उद्देश्य प्रोसेसर अवधारणा विकसित की थी, जिसका लक्ष्य इसे कम-अंत वाले डेस्कटॉप प्रिंटिंग कैलकुलेटर में पेश करना था, और फिर [[नकदी - रजिस्टर]] और स्वचालित टेलर मशीन जैसी अन्य भूमिकाओं के लिए उसी डिज़ाइन का उपयोग करना था। कंपनी ने पहले ही [[ट्रांजिस्टर-ट्रांजिस्टर तर्क]] [[छोटे पैमाने पर एकीकरण]] लॉजिक IC का उपयोग करके कैलकुलेटर का उत्पादन किया था और इंटेल की [[मध्यम स्तर का एकीकरण]] (MSI) तकनीकों का उपयोग करके इंटेल को चिप की संख्या कम करने में रुचि थी।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=10}} | ||
इंटेल ने दो कंपनियों के बीच संपर्क के रूप में कार्य करने के लिए हाल ही में नियुक्त मार्सियन हॉफ, कर्मचारी संख्या 12 को नियुक्त किया। जून के अंत में, Busicom के तीन इंजीनियरों, मासाटोशी शिमा और उनके सहयोगियों मसुदा और ताकायामा ने डिजाइन पेश करने के लिए इंटेल की यात्रा की। हालाँकि उन्हें केवल इंजीनियरों के साथ संपर्क करने के लिए नियुक्त किया गया था, हॉफ ने अवधारणा का अध्ययन करना शुरू किया। उनके प्रारंभिक प्रस्ताव में सात आईसी, कार्यक्रम नियंत्रण, अंकगणित इकाई (एएलयू), समय, कार्यक्रम रोम, अस्थायी मेमोरी, प्रिंटर नियंत्रक और इनपुट/आउटपुट नियंत्रण के लिए शिफ्ट रजिस्टर थे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=11}} | इंटेल ने दो कंपनियों के बीच संपर्क के रूप में कार्य करने के लिए हाल ही में नियुक्त मार्सियन हॉफ, कर्मचारी संख्या 12 को नियुक्त किया। जून के अंत में, Busicom के तीन इंजीनियरों, मासाटोशी शिमा और उनके सहयोगियों मसुदा और ताकायामा ने डिजाइन पेश करने के लिए इंटेल की यात्रा की। हालाँकि उन्हें केवल इंजीनियरों के साथ संपर्क करने के लिए नियुक्त किया गया था, हॉफ ने अवधारणा का अध्ययन करना शुरू किया। उनके प्रारंभिक प्रस्ताव में सात आईसी, कार्यक्रम नियंत्रण, अंकगणित इकाई (एएलयू), समय, कार्यक्रम रोम, अस्थायी मेमोरी, प्रिंटर नियंत्रक और इनपुट/आउटपुट नियंत्रण के लिए शिफ्ट रजिस्टर थे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=11}} | ||
हॉफ चिंतित हो गए कि चिप्स की संख्या और उनके बीच आवश्यक अंतर्संबंधों के कारण बुसिकॉम के मूल्य लक्ष्यों को पूरा करना असंभव हो जाएगा। चिप्स को मिलाने से जटिलता और लागत कम होगी। उन्हें इस बात की भी चिंता थी कि अभी भी छोटे इंटेल के पास | हॉफ चिंतित हो गए कि चिप्स की संख्या और उनके बीच आवश्यक अंतर्संबंधों के कारण बुसिकॉम के मूल्य लक्ष्यों को पूरा करना असंभव हो जाएगा। चिप्स को मिलाने से जटिलता और लागत कम होगी। उन्हें इस बात की भी चिंता थी कि अभी भी छोटे इंटेल के पास ही समय में सात अलग-अलग चिप्स बनाने के लिए पर्याप्त डिज़ाइन कर्मचारी नहीं होंगे। उन्होंने ऊपरी प्रबंधन के साथ इन चिंताओं को उठाया, और [[बॉब नोयस]], सीईओ, ने हॉफ से कहा कि यदि यह व्यवहार्य प्रतीत होता है तो वह अलग दृष्टिकोण का समर्थन करेंगे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=11}} | ||
=== सरलीकृत डिजाइन === | === सरलीकृत डिजाइन === | ||
Busicom डिज़ाइन में | Busicom डिज़ाइन में प्रमुख अवधारणा यह थी कि प्रोग्राम नियंत्रण और ALU विशेष रूप से कैलकुलेटर बाज़ार पर लक्षित नहीं थे, यह ROM में प्रोग्राम था जिसने इसे कैलकुलेटर में बदल दिया। मूल विचार यह था कि कंपनी ही चिप्स का उपयोग अलग-अलग मात्रा में शिफ्ट रजिस्टर रैम और प्रोग्राम रोम के साथ गणना मशीनों की श्रृंखला के उत्पादन के लिए कर सकती है। हॉफ इस बात से चकित थे कि बुसिकॉम के [[निर्देश सेट वास्तुकला]] का सामान्य-उद्देश्य वाले कंप्यूटरों से कितना मेल खाता है। उन्होंने इस बात पर विचार करना शुरू किया कि क्या वास्तव में सामान्य-उद्देश्य वाले प्रोसेसर को इतना सस्ता बनाया जा सकता है कि उसे कैलकुलेटर में इस्तेमाल किया जा सके।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=12}} जब बाद में पूछा गया कि उन्हें पहले माइक्रोप्रोसेसर की वास्तुकला के लिए विचार कहां से मिले, तो हॉफ ने बताया कि ब्रिटिश ट्रैक्टर कंपनी, [[प्लेसी]],<ref>Possibly he had confused the Plessey name with that of [[Massey Ferguson]], makers of agricultural machinery.</ref> [[स्टैनफोर्ड]] को मिनीकंप्यूटर दान किया था, और जब वे वहां थे तब उन्होंने इसके साथ खेला था। तदाशी सासाकी (इंजीनियर) ने कैलकुलेटर को चार भागों में विभाजित करने के विचार का श्रेय नारा महिला कॉलेज की अज्ञात महिला को दिया, जो इंटेल के साथ अपनी पहली बैठक से पहले जापान में आयोजित विचार-मंथन बैठक में उपस्थित थी।<ref>{{cite web | ||
|url = http://www.ieeeghn.org/wiki/index.php/Oral-History:Tadashi_Sasaki | |url = http://www.ieeeghn.org/wiki/index.php/Oral-History:Tadashi_Sasaki | ||
|title = Oral-History: Tadashi Sasaki | |title = Oral-History: Tadashi Sasaki | ||
| Line 63: | Line 64: | ||
|access-date = 2013-01-02 | |access-date = 2013-01-02 | ||
}}</ref> | }}</ref> | ||
एक और विकास जिसने इस डिज़ाइन को व्यावहारिक बनाने की अनुमति दी, वह इंटेल का सबसे शुरुआती [[गतिशील रैम]] (DRAM) चिप्स पर काम था। उस समय शिफ्ट रजिस्टर केवल कम लागत वाले पढ़ने और लिखने वाले मेमोरी उपकरणों में से थे। वे रैंडम एक्सेस की अनुमति नहीं देते हैं, इसके बजाय, प्रत्येक घड़ी पल्स के साथ वे संग्रहीत डेटा को कोशिकाओं की | एक और विकास जिसने इस डिज़ाइन को व्यावहारिक बनाने की अनुमति दी, वह इंटेल का सबसे शुरुआती [[गतिशील रैम]] (DRAM) चिप्स पर काम था। उस समय शिफ्ट रजिस्टर केवल कम लागत वाले पढ़ने और लिखने वाले मेमोरी उपकरणों में से थे। वे रैंडम एक्सेस की अनुमति नहीं देते हैं, इसके बजाय, प्रत्येक घड़ी पल्स के साथ वे संग्रहीत डेटा को कोशिकाओं की श्रृंखला के साथ सेल में ले जाते हैं। किसी दिए गए डेटा को पुनर्प्राप्त करने का समय, उदाहरण के लिए बाइट, घड़ी की गति और श्रृंखला में कोशिकाओं की संख्या का कार्य है। यदि प्रोसेसर को रजिस्टर के माध्यम से प्रत्येक बिट के चक्र के लिए इंतजार करना पड़ता है तो परिणामी प्रभावी गति व्यावहारिक होने के लिए बहुत कम होगी। दूसरी ओर, DRAM ने अपने द्वारा संग्रहीत किसी भी डेटा को रैंडम एक्सेस की अनुमति दी, जबकि इसकी क्षमता लगभग दोगुनी थी और इस प्रकार यह कम खर्चीला था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=12}} | ||
अंत में, हॉफ ने देखा कि प्रोग्राम कंट्रोल चिप की अधिकांश जटिलता प्रत्येक निर्देश के अलग-अलग लागू होने के कारण थी। उन्होंने सुझाव दिया कि चिप इसके बजाय उपनेमका कॉल का समर्थन करता है और निर्देश जहां संभव हो उपनेमका के रूप में लागू किया जाना चाहिए। एप्लिकेशन ने स्वाभाविक रूप से 4-बिट डिज़ाइन का सुझाव दिया, क्योंकि यह कैलकुलेटर द्वारा उपयोग किए जाने वाले [[बाइनरी कोडेड दशमलव]] (बीसीडी) मानों के सीधे हेरफेर की अनुमति देता है। हॉफ ने जुलाई और अगस्त 1969 तक समग्र डिजाइन अवधारणा पर काम किया, लेकिन पाया कि बुसिकॉम के अधिकारी उनके प्रस्ताव में रुचि नहीं ले रहे थे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=12}} | अंत में, हॉफ ने देखा कि प्रोग्राम कंट्रोल चिप की अधिकांश जटिलता प्रत्येक निर्देश के अलग-अलग लागू होने के कारण थी। उन्होंने सुझाव दिया कि चिप इसके बजाय उपनेमका कॉल का समर्थन करता है और निर्देश जहां संभव हो उपनेमका के रूप में लागू किया जाना चाहिए। एप्लिकेशन ने स्वाभाविक रूप से 4-बिट डिज़ाइन का सुझाव दिया, क्योंकि यह कैलकुलेटर द्वारा उपयोग किए जाने वाले [[बाइनरी कोडेड दशमलव]] (बीसीडी) मानों के सीधे हेरफेर की अनुमति देता है। हॉफ ने जुलाई और अगस्त 1969 तक समग्र डिजाइन अवधारणा पर काम किया, लेकिन पाया कि बुसिकॉम के अधिकारी उनके प्रस्ताव में रुचि नहीं ले रहे थे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=12}} | ||
=== मेजर जुड़ता है === | === मेजर जुड़ता है === | ||
हॉफ के लिए अनजान, बुसिकॉम टीम उनके प्रस्ताव में बेहद दिलचस्पी ले रही थी। हालाँकि, कई विशिष्ट मुद्दे थे जिनके बारे में वे चिंतित थे। | हॉफ के लिए अनजान, बुसिकॉम टीम उनके प्रस्ताव में बेहद दिलचस्पी ले रही थी। हालाँकि, कई विशिष्ट मुद्दे थे जिनके बारे में वे चिंतित थे। प्रमुख मुद्दा यह था कि दशमलव एडजस्टमेंट और कीबोर्ड हैंडलिंग जैसे कुछ रूटीन सबरूटीन्स के रूप में लागू होने पर बड़ी मात्रा में ROM स्पेस का उपयोग करेंगे। दूसरा यह था कि डिज़ाइन में किसी प्रकार की रुकावट नहीं थी इसलिए वास्तविक समय की घटनाओं से निपटना मुश्किल होगा। अंत में, 4-बिट बीसीडी के रूप में संख्याओं को संग्रहीत करने के लिए साइन और दशमलव स्थान को स्टोर करने के लिए अतिरिक्त मेमोरी की आवश्यकता होगी।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=13}} | ||
सितंबर 1969 में, [[स्टेनली मेजर]] फेयरचाइल्ड से इंटेल में शामिल हुए। हॉफ और मजोर जल्दी ही बुसिकॉम चिंताओं के समाधान के साथ सामने आए। उपनेमकाओं की जटिलता को संबोधित करने के लिए, मूल रूप से | सितंबर 1969 में, [[स्टेनली मेजर]] फेयरचाइल्ड से इंटेल में शामिल हुए। हॉफ और मजोर जल्दी ही बुसिकॉम चिंताओं के समाधान के साथ सामने आए। उपनेमकाओं की जटिलता को संबोधित करने के लिए, मूल रूप से बाइट [[macbook]] और जटिल डिकोडर सर्किटरी का उपयोग करके बुसिकॉम के डिजाइन में हल किया गया, मजोर ने 20-बाइट लंबा [[दुभाषिया (कंप्यूटिंग)]] विकसित किया जो समान मैक्रोइन्स्ट्रक्शन को निष्पादित करता था। शिमा ने नया व्यवधान जोड़ने का सुझाव दिया जो पिन द्वारा ट्रिगर किया जाएगा, जिससे कीबोर्ड को बाधित करने की अनुमति मिलेगी। उन्होंने एक्युमुलेटर (कंप्यूटिंग) को खाली करने के लिए ब्रांच बैक (सबरूटीन से वापसी) निर्देश को भी संशोधित किया।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=14}} | ||
मूल्य लक्ष्यों तक पहुंचने के लिए, यह महत्वपूर्ण था कि चिप जितना संभव हो उतना छोटा हो और कम से कम संख्या में लीड का उपयोग करे। चूंकि डेटा 4-बिट्स था और [[पता स्थान]] 12-बिट्स (4096 बाइट्स) था, लगभग 24-पिनों से कम किसी भी चीज़ के साथ सीधी पहुंच की व्यवस्था नहीं की जा सकती थी। यह काफी छोटा नहीं था, इसलिए डिजाइन 16-पिन दोहरे [[दोहरी इन-लाइन पैकेज]]डीआईपी) लेआउट का उपयोग करेगा और 4 लाइनों के | मूल्य लक्ष्यों तक पहुंचने के लिए, यह महत्वपूर्ण था कि चिप जितना संभव हो उतना छोटा हो और कम से कम संख्या में लीड का उपयोग करे। चूंकि डेटा 4-बिट्स था और [[पता स्थान]] 12-बिट्स (4096 बाइट्स) था, लगभग 24-पिनों से कम किसी भी चीज़ के साथ सीधी पहुंच की व्यवस्था नहीं की जा सकती थी। यह काफी छोटा नहीं था, इसलिए डिजाइन 16-पिन दोहरे [[दोहरी इन-लाइन पैकेज]]डीआईपी) लेआउट का उपयोग करेगा और 4 लाइनों के सेट के [[बहुसंकेतन]] का उपयोग करेगा। इसका मतलब यह निर्दिष्ट करना था कि ROM में किस पते को आवश्यक तीन घड़ी चक्रों तक पहुंचना है, और अन्य दो इसे स्मृति से पढ़ने के लिए। 1 मेगाहर्ट्ज पर चलने से यह लगभग 80 माइक्रोसेकंड प्रति अंक पर बीसीडी मानों पर गणित करने की अनुमति देगा।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=15}} | ||
Intel और Busicom के बीच विचार-विमर्श का परिणाम | Intel और Busicom के बीच विचार-विमर्श का परिणाम आर्किटेक्चर था जिसने 7-चिप Busicom डिज़ाइन को CPU, ROM, RAM और I/O (इनपुट-आउटपुट) उपकरणों से बना 4-चिप Intel प्रस्ताव में घटा दिया। इस तरह का प्रस्ताव अक्टूबर 1969 में बुसिकॉम के अधिकारियों की विजिटिंग टीम के सामने पेश किया गया था। वे सहमत थे कि नई अवधारणा बेहतर थी, और इंटेल को विकास शुरू करने की अनुमति दी। हॉफ यह जानने के लिए परेशान था कि अनुबंध ने डिजाइन के सभी अधिकार बुसिकॉम को सौंपे, इसके बावजूद कि यह पूरी तरह से इंटेल के भीतर डिजाइन किया गया था। इसके बाद टीम जापान के लिए रवाना हो गई, लेकिन शिमा दिसंबर तक कैलिफ़ोर्निया में रहीं, कई सबरूटीन्स का विकास किया।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=15}} | ||
| Line 77: | Line 78: | ||
एप्लिकेशन रिसर्च ग्रुप में काम करने वाले न तो हॉफ और न ही मजोर को वास्तविक सिलिकॉन डिजाइन करने का अनुभव था, और डिजाइन समूह पहले से ही मेमोरी उपकरणों के विकास के साथ काम कर रहा था। अप्रैल 1970 में, एमओएस डिजाइन समूह चलाने वाले लेस्ली एल. वदास्ज़|लेस्ली वदास्ज़ ने परियोजना को संभालने के लिए फेयरचाइल्ड सेमीकंडक्टर से फेडेरिको फागिन को काम पर रखा था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} Faggin ने पहले से ही MOS सिलिकॉन गेट प्रौद्योगिकी के संपूर्ण विकास और इसके साथ बने पहले वाणिज्यिक एकीकृत सर्किट (IC) के डिजाइन का नेतृत्व करके अपना नाम बना लिया था। नई तकनीक पूरे सेमीकंडक्टर बाजार को बदलने वाली थी। | एप्लिकेशन रिसर्च ग्रुप में काम करने वाले न तो हॉफ और न ही मजोर को वास्तविक सिलिकॉन डिजाइन करने का अनुभव था, और डिजाइन समूह पहले से ही मेमोरी उपकरणों के विकास के साथ काम कर रहा था। अप्रैल 1970 में, एमओएस डिजाइन समूह चलाने वाले लेस्ली एल. वदास्ज़|लेस्ली वदास्ज़ ने परियोजना को संभालने के लिए फेयरचाइल्ड सेमीकंडक्टर से फेडेरिको फागिन को काम पर रखा था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} Faggin ने पहले से ही MOS सिलिकॉन गेट प्रौद्योगिकी के संपूर्ण विकास और इसके साथ बने पहले वाणिज्यिक एकीकृत सर्किट (IC) के डिजाइन का नेतृत्व करके अपना नाम बना लिया था। नई तकनीक पूरे सेमीकंडक्टर बाजार को बदलने वाली थी। | ||
इंटीग्रेटेड सर्किट में ट्रांजिस्टर और रेसिस्टर्स जैसे कई अलग-अलग घटक होते हैं जो अंतर्निहित सिलिकॉन को डोपेंट के साथ मिलाकर उत्पादित किए जाते हैं। यह आमतौर पर चिप को | इंटीग्रेटेड सर्किट में ट्रांजिस्टर और रेसिस्टर्स जैसे कई अलग-अलग घटक होते हैं जो अंतर्निहित सिलिकॉन को डोपेंट के साथ मिलाकर उत्पादित किए जाते हैं। यह आमतौर पर चिप को रासायनिक गैस की उपस्थिति में गर्म करके पूरा किया जाता है, जो सतह में फैल जाती है। पहले, सतह पर जमा [[अल्युमीनियम]] तारों का उपयोग करके सर्किट बनाने के लिए अलग-अलग घटकों को साथ जोड़ा गया था। चूंकि एल्युमीनियम 600 डिग्री पर और सिलिकॉन 1000 डिग्री पर पिघलता है, निशानों को आमतौर पर अंतिम चरण के रूप में जमा करना पड़ता है, जो अक्सर उत्पादन चक्र को जटिल बनाता है। | ||
1967 में, [[बेल लैब्स]] ने एमओएस ट्रांजिस्टर बनाने के बारे में | 1967 में, [[बेल लैब्स]] ने एमओएस ट्रांजिस्टर बनाने के बारे में पेपर जारी किया जिसमें धातु के बजाय सिलिकॉन से बने स्व-संरेखित द्वार थे। हालाँकि, ये डिवाइस प्रूफ-ऑफ-कॉन्सेप्ट थे और इनका उपयोग IC बनाने के लिए नहीं किया जा सकता था। Faggin और [[टॉम क्लेन]] ने जिज्ञासा को लिया और विश्वसनीय आईसी बनाने के लिए आवश्यक पूरी प्रक्रिया प्रौद्योगिकी विकसित की। Faggin ने Federico Faggin#Fairchild 3708 का डिज़ाइन और निर्माण भी किया,<ref>{{cite web |url=http://www.intel4004.com/images/elect_cov_pg1.jpg |title=A faster generation of MOS devices with low thresholds is riding the crest of the new wave, silicon-gate IC's |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> एसजीटी के साथ बनाया गया पहला आईसी, पहली बार 1968 के अंत में बेचा गया, और इलेक्ट्रॉनिक्स के कवर पर चित्रित किया गया (29 सितंबर 1969)।<ref>{{cite web |url=http://www.intel4004.com/papers.htm |title=''Earliest Published Papers'' |last=Faggin |first=Federico |access-date=3 June 2017}}</ref> 1968 में।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} सिलिकॉन गेट तकनीक ने लीकेज करंट को 100 गुना से अधिक कम कर दिया, जिससे DRAMs (डायनेमिक रैंडम एक्सेस मेमोरी) जैसे परिष्कृत डायनेमिक सर्किट संभव हो गए। इसने फाटकों के लिए उपयोग किए जाने वाले अत्यधिक डोप्ड सिलिकॉन को इंटरकनेक्शन बनाने की अनुमति दी, जिससे माइक्रोप्रोसेसरों जैसे यादृच्छिक-तर्क आईसी के सर्किट घनत्व में काफी सुधार हुआ। | ||
इस तकनीक का मतलब था कि प्रक्रिया में किसी भी समय इंटरकनेक्शन किए जा सकते हैं। इससे भी महत्वपूर्ण बात यह है कि तारों को उसी उपकरण का उपयोग करके जमा किया गया था जिससे बाकी घटकों को बनाया गया था। इसका मतलब यह था कि विभिन्न मशीन प्रकारों के बीच लेआउट में मामूली अंतर समाप्त हो गया था। पहले इंटरकनेक्ट को आवश्यकता से अधिक बड़ा होना पड़ता था ताकि यह सुनिश्चित किया जा सके कि एल्यूमीनियम सिलिकॉन घटकों को छूता है जो मशीनरी में अशुद्धियों के कारण ऑफसेट हो जाएगा। इस मुद्दे को समाप्त करने के साथ, सर्किट को | इस तकनीक का मतलब था कि प्रक्रिया में किसी भी समय इंटरकनेक्शन किए जा सकते हैं। इससे भी महत्वपूर्ण बात यह है कि तारों को उसी उपकरण का उपयोग करके जमा किया गया था जिससे बाकी घटकों को बनाया गया था। इसका मतलब यह था कि विभिन्न मशीन प्रकारों के बीच लेआउट में मामूली अंतर समाप्त हो गया था। पहले इंटरकनेक्ट को आवश्यकता से अधिक बड़ा होना पड़ता था ताकि यह सुनिश्चित किया जा सके कि एल्यूमीनियम सिलिकॉन घटकों को छूता है जो मशीनरी में अशुद्धियों के कारण ऑफसेट हो जाएगा। इस मुद्दे को समाप्त करने के साथ, सर्किट को साथ बहुत करीब रखा जा सकता है, घटकों के घनत्व को तुरंत दोगुना कर सकता है, और इस प्रकार उनकी लागत को उसी राशि से कम कर सकता है। इसके अतिरिक्त, एल्यूमीनियम तारों ने [[संधारित्र]] के रूप में काम किया जो सिग्नल की गति को सीमित करता था; इन्हें हटाने से चिप्स तेज गति से चलने लगे।<ref>{{cite web | url = http://www.intel4004.com/mrld.htm |title = The New Methodology for Random Logic Design |last = Faggin| first=Federico | access-date=3 June 2017}}</ref><ref>Federico Faggin, T. Klein (1970). "Silicon-Gate Technology". ''Solid State Electronics''. Vol. 13. pp. 1125–1144</ref> | ||
इंटेल में, Faggin ने इस स्व-संरेखित गेट प्रक्रिया का उपयोग करके नए प्रोसेसर का डिज़ाइन शुरू किया। फागिन के इंटेल कंपनी में शामिल होने के कुछ दिनों बाद ही शिमा जापान से आ गईं। उन्हें यह जानकर निराशा हुई कि दिसंबर में उनके जाने के बाद से परियोजना पर कोई काम नहीं हुआ है, और अपनी चिंता व्यक्त की कि मूल कार्यक्रम अब असंभव था। फागिन ने हर दिन रात में अच्छी तरह से काम करने का जवाब दिया, और शिमा मदद करने के लिए और छह महीने तक रुकी रही। आवश्यक सर्किट घनत्व तक पहुंचने के लिए अतिरिक्त अग्रिमों की आवश्यकता थी। इन अग्रिमों में से | इंटेल में, Faggin ने इस स्व-संरेखित गेट प्रक्रिया का उपयोग करके नए प्रोसेसर का डिज़ाइन शुरू किया। फागिन के इंटेल कंपनी में शामिल होने के कुछ दिनों बाद ही शिमा जापान से आ गईं। उन्हें यह जानकर निराशा हुई कि दिसंबर में उनके जाने के बाद से परियोजना पर कोई काम नहीं हुआ है, और अपनी चिंता व्यक्त की कि मूल कार्यक्रम अब असंभव था। फागिन ने हर दिन रात में अच्छी तरह से काम करने का जवाब दिया, और शिमा मदद करने के लिए और छह महीने तक रुकी रही। आवश्यक सर्किट घनत्व तक पहुंचने के लिए अतिरिक्त अग्रिमों की आवश्यकता थी। इन अग्रिमों में से दबे हुए संपर्कों का उपयोग था<ref>{{cite web | url = http://www.intel4004.com/buried.htm |title = The Buried Contact|last = Faggin| first=Federico | access-date=3 June 2017}}</ref><ref>"Inductee Detail". National Inventors Hall of Fame. July 25, 2016.</ref> इसने सिलिकॉन कनेक्टिंग तारों को सीधे घटकों से जोड़ने की अनुमति दी। और यह पता लगा रहा था कि मास्किंग चरणों में से के हिस्से के रूप में सिलिकॉन गेट के साथ बूटस्ट्रैप लोड कैसे जोड़ा जाए,<ref>{{cite web | url = http://www.intel4004.com/btstrp.htm |title = The Bootstrap Load |last = Faggin| first=Federico | access-date=3 June 2017}}</ref> प्रसंस्करण से चरण को समाप्त करना।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} फागिन द्वारा इन दो नवाचारों के बिना, हॉफ की वास्तुकला को ही चिप में साकार नहीं किया जा सकता था। | ||
=== उत्पादन में === | === उत्पादन में === | ||
[[File:Unicom 141P Calculator 3.jpg|thumb|right|Unicom 141P, Busicom 141-PF का | [[File:Unicom 141P Calculator 3.jpg|thumb|right|Unicom 141P, Busicom 141-PF का [[मूल उपकरण निर्माता]] संस्करण है।]]उस समय इंटेल की चिप-नामकरण योजना प्रत्येक घटक के लिए चार अंकों की संख्या का उपयोग करती थी। पहला अंक उपयोग की गई प्रक्रिया प्रौद्योगिकी को इंगित करता है, दूसरा अंक सामान्य कार्य को इंगित करता है, और अंतिम दो अंक उस घटक प्रकार के विकास में अनुक्रमिक संख्या निर्दिष्ट करते हैं। इस परिपाटी का उपयोग करते हुए, चिप्स को 1302, 1105, 1507, और 1202 के रूप में जाना जाता था। फागिन ने महसूस किया कि यह इस तथ्य को अस्पष्ट कर देगा कि उन्होंने सुसंगत सेट का गठन किया, और उन्हें 4000 परिवार के रूप में नाम देने का फैसला किया।<ref name="FFsign">{{cite web |title=Federico Faggin's Signature |publisher=Intel4004.com |url=http://www.intel4004.com/sign.htm |access-date=2012-08-21}}</ref> चार चिप्स निम्नलिखित थे: 4001, 256-बाइट 4-बिट रोम; 4002, डीआरएएम चार 20-निबल रजिस्टरों के साथ; 4003, I/O सीरियल और समानांतर आउटपुट के साथ 10-बिट स्टैटिक शिफ्ट रजिस्टर के साथ; और 4004 सीपीयू। पूरी तरह से विस्तारित प्रणाली कुल 4 kB ROM के लिए 16 4001, RAM के कुल 1,280 निबल्स (640) बाइट्स के लिए 16 4002 और 4003 की असीमित संख्या का समर्थन कर सकती है। 4003 4001 पर प्रोग्राम करने योग्य इनपुट और आउटपुट पिन से जुड़े थे और 4002 पर आउटपुट पिन से सीधे सीपीयू से नहीं जुड़े थे। {{sfn|Faggin|Hoff|Mazor|Shima|1996|p=11}} | ||
डिजाइन पूरा होने के साथ, शिमा कैलकुलेटर के प्रोटोटाइप का निर्माण शुरू करने के लिए जापान लौट आई। 4001 के पहले वेफर्स को अक्टूबर 1970 में संसाधित किया गया था,{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} इसके बाद नवंबर में 4003 और 4002। 4002 | डिजाइन पूरा होने के साथ, शिमा कैलकुलेटर के प्रोटोटाइप का निर्माण शुरू करने के लिए जापान लौट आई। 4001 के पहले वेफर्स को अक्टूबर 1970 में संसाधित किया गया था,{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=16}} इसके बाद नवंबर में 4003 और 4002। 4002 मामूली समस्या साबित हुई जिसे आसानी से ठीक कर लिया गया। पहले 4004 दिसंबर के अंत में पहुंचे, और पूरी तरह से गैर-कार्यात्मक थे। चिप की जांच करते हुए फागिन ने पाया कि दफन-संपर्क निर्माण चरण को छोड़ दिया गया था। दूसरा रन जनवरी 1971 में गढ़ा गया और 4004 ने दो छोटी समस्याओं को छोड़कर पूरी तरह से काम किया। | ||
शिमा के आते ही फागिन इन चिप्स के नमूने भेज रहे थे। अप्रैल में, उन्हें पता चला कि कैलकुलेटर प्रोटोटाइप चालू था। उस महीने बाद में, शिमा ने इंटेल को 4001 रोम के लिए अंतिम मास्क भेजा, डिजाइन अब पूरा हो गया था। इसमें 4004, दो 4002, तीन 4003 और चार 4001 चिप्स शामिल थे। अतिरिक्त 4001 ने वैकल्पिक वर्गमूल फलन प्रदान किया। फागिन को 4001 में निराशाजनक समस्या मिलने के बाद अंतिम परिवर्तन जोड़ा गया, जो केवल तब हुआ जब चिप्स गर्म थे। नया रजिस्टर डिकोडर सर्किट जोड़ना फागिन का समाधान था। 4002 में भी यही समस्या देखी गई थी और उसी समाधान का उपयोग किया गया था। अगस्त 1971 में मात्रा में उत्पादन शुरू हुआ।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} | |||
=== 4004 === का विपणन | === 4004 === का विपणन | ||
शिमा को | शिमा को कॉल के दौरान, फागिन को पता चला कि बुसिकॉम वित्तीय कठिनाई में था और यदि चिप की कीमत कम नहीं की गई तो वह विफल हो जाएगा। फागिन ने नोयस को विशिष्टता समझौते से इंटेल को मुक्त करने के बदले में कीमत कम करने के लिए राजी किया। मई 1971 में Busicom ने इस शर्त पर सहमति व्यक्त की कि इसका उपयोग किसी अन्य कैलकुलेटर परियोजना के लिए नहीं किया जाएगा और इंटेल उनकी $60,000 की विकास लागत चुकाएगा।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} मार्केटिंग फोकस के इस बदलाव के साथ चिप परिवार का नाम बदलकर MCS-4 कर दिया गया, माइक्रो कंप्यूटर सिस्टम, 4-बिट के लिए छोटा।<ref name="FFsign"/> | ||
इंटेल प्रबंधन को संदेह था कि उनकी बिक्री टीम अपने ग्राहकों को उत्पाद के बारे में बता सकती है। जैसा कि इंटेल अब मेमोरी मार्केट में सफल था, वे चिंतित थे कि 4004 बाजार को भ्रमित कर सकता है और इसे विज्ञापित करने में संकोच कर रहा था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} उन्हें डर था कि वर्तमान इंटेल ग्राहक नए उत्पाद को प्रतियोगिता के रूप में देख सकते हैं, इसके बजाय प्रतिस्पर्धियों से मेमोरी खरीद सकते हैं।<ref>{{Cite web |date= |title=Intel 4004 Microprocessor 35th Anniversary |website=[[YouTube]] |url=https://www.youtube.com/watch?v=j00AULJLCNo |url-status=live}}</ref> हॉफ और मेजर भी चिंतित हैं कि डिजाइन की सीमाएं उन उपयोगकर्ताओं के लिए कम दिलचस्प होंगी जो उस समय बाजार में प्रवेश करने वाले नए 16-बिट [[मिनी कंप्यूटर]] के आदी थे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} | इंटेल प्रबंधन को संदेह था कि उनकी बिक्री टीम अपने ग्राहकों को उत्पाद के बारे में बता सकती है। जैसा कि इंटेल अब मेमोरी मार्केट में सफल था, वे चिंतित थे कि 4004 बाजार को भ्रमित कर सकता है और इसे विज्ञापित करने में संकोच कर रहा था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=17}} उन्हें डर था कि वर्तमान इंटेल ग्राहक नए उत्पाद को प्रतियोगिता के रूप में देख सकते हैं, इसके बजाय प्रतिस्पर्धियों से मेमोरी खरीद सकते हैं।<ref>{{Cite web |date= |title=Intel 4004 Microprocessor 35th Anniversary |website=[[YouTube]] |url=https://www.youtube.com/watch?v=j00AULJLCNo |url-status=live}}</ref> हॉफ और मेजर भी चिंतित हैं कि डिजाइन की सीमाएं उन उपयोगकर्ताओं के लिए कम दिलचस्प होंगी जो उस समय बाजार में प्रवेश करने वाले नए 16-बिट [[मिनी कंप्यूटर]] के आदी थे।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} | ||
1971 की गर्मियों में यह सब बदल गया, जब [[टेक्सस उपकरण]]्स के पूर्व एड गेलबैक ने मार्केटिंग विभाग संभाला और तुरंत सार्वजनिक रूप से उत्पाद की घोषणा करने की योजना शुरू की।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} यह नवंबर 1971 में हुआ जब इंटेल ने एकीकृत इलेक्ट्रॉनिक्स के | 1971 की गर्मियों में यह सब बदल गया, जब [[टेक्सस उपकरण]]्स के पूर्व एड गेलबैक ने मार्केटिंग विभाग संभाला और तुरंत सार्वजनिक रूप से उत्पाद की घोषणा करने की योजना शुरू की।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} यह नवंबर 1971 में हुआ जब इंटेल ने एकीकृत इलेक्ट्रॉनिक्स के नए युग की घोषणा करते हुए विज्ञापन चलाए,<ref>{{cite web | url = https://spectrum.ieee.org/tech-history/silicon-revolution/chip-hall-of-fame-intel-4004-microprocessor |title = Chip Hall of Fame: Intel 4004 Microprocessor |last = Cass| first=Stephen |date = 2 July 2018 | access-date=5 February 2019}}</ref> पहली बार [[इलेक्ट्रॉनिक समाचार]] के 15 नवंबर संस्करण में दिखाई दे रहा है।<ref name = "Gilder 1990">{{Cite book |last=Gilder |first= George |title=Microcosm: the quantum revolution in economics and technology |publisher=Simon and Schuster |year=1990 |page=[https://archive.org/details/microcosm00geor/page/107 107] |url=https://archive.org/details/microcosm00geor |url-access=registration |isbn= 978-0-671-70592-3 |quote= Intel's first advertisement for the 4004 appeared in the November 15, 1971 issue of ''Electronic News''}}</ref> | ||
=== 8008 === | === 8008 === | ||
4004 सामान्य उपयोग के लिए उपलब्ध पहला व्यावसायिक माइक्रोप्रोसेसर बन गया।{{efn|Several microprocessors had been designed or built by this point, but were not available for purchase outside the products they were part of.}} यह लगभग नहीं था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} | 4004 सामान्य उपयोग के लिए उपलब्ध पहला व्यावसायिक माइक्रोप्रोसेसर बन गया।{{efn|Several microprocessors had been designed or built by this point, but were not available for purchase outside the products they were part of.}} यह लगभग नहीं था।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=18}} | ||
दिसंबर 1969 में, [[कंप्यूटर टर्मिनल]] कॉर्पोरेशन (CTC) द्वारा इंटेल से संपर्क किया गया था कि वे | दिसंबर 1969 में, [[कंप्यूटर टर्मिनल]] कॉर्पोरेशन (CTC) द्वारा इंटेल से संपर्क किया गया था कि वे कंप्यूटर टर्मिनल के लिए कस्टम बाइपोलर मेमोरी चिप का निर्माण करें, जिसे वे डिजाइन कर रहे थे, डेटापॉइंट 2200। मेज़र और हॉफ ने अपने सीपीयू डिज़ाइन पर विचार किया और निष्कर्ष निकाला कि यह उससे अधिक जटिल नहीं था। 4004, और यह कि इसे सिंगल-चिप 8-बिट CPU के रूप में लागू किया जा सकता है।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=15}} Faggin को काम पर रखने से कुछ हफ्ते पहले, मार्च 1970 में Intel ने 8008 को डिजाइन करने के लिए Hal Feney को काम पर रखा था, उस समय Intel के नामकरण सम्मेलन के बाद 1201 कहा जाता था। हालांकि, सीटीसी ने शुरू में अपने सीपीयू के पारंपरिक टीटीएल कार्यान्वयन के साथ आगे बढ़ने का फैसला किया और परियोजना को प्राथमिकता में कम कर दिया गया। फेनी को अन्य परियोजनाओं के लिए नियुक्त किया गया था और अंततः 4000 पारिवारिक चिप्स के परीक्षण के साथ फागिन की मदद करने के लिए समाप्त हो गया।{{sfn|Faggin|HoffJr.|Mazor|Shima|1996|p=19}} | ||
जनवरी 1971 में, फ़ेनी को फ़ेगिन की देखरेख में 1201 में वापस सौंप दिया गया और मार्च 1972 में उत्पादन चिप्स उपलब्ध हो गए। मई में, हॉफ़ और मेज़र संयुक्त राज्य अमेरिका के आसपास दो सीपीयू डिज़ाइन पेश करने के लिए | जनवरी 1971 में, फ़ेनी को फ़ेगिन की देखरेख में 1201 में वापस सौंप दिया गया और मार्च 1972 में उत्पादन चिप्स उपलब्ध हो गए। मई में, हॉफ़ और मेज़र संयुक्त राज्य अमेरिका के आसपास दो सीपीयू डिज़ाइन पेश करने के लिए स्पीकिंग टूर पर गए। दो डिज़ाइनों के बीच ट्रेडऑफ़ यह था कि 4004 और इसकी मेमोरी और I/O चिप्स के साथ पूर्ण कंप्यूटर सिस्टम बनाना बहुत आसान था जबकि 8008 अधिक लचीला था, इसमें 16 kB का बड़ा एड्रेस स्पेस था, और अधिक निर्देश दिए गए थे। महत्वपूर्ण अंतर यह है कि जहां न्यूनतम 4004 सिस्टम केवल दो चिप्स, 4004 और 4001 (256-बाइट रोम) का उपयोग करके बनाया जा सकता है, वहीं 8008 को मेमोरी और आई/ओ कार्यों के साथ इंटरफेस करने के लिए कम से कम 20 अतिरिक्त टीटीएल घटकों की आवश्यकता होगी।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=19}} | ||
दो डिजाइनों ने खुद को अलग-अलग भूमिकाओं में इस्तेमाल किया। 4004 का उपयोग वहां किया गया था जहां कार्यान्वयन की लागत प्रमुख चिंता थी, और [[[[माइक्रो]]वेव ओवन]] या ट्रैफिक लाइट और इसी तरह की भूमिकाओं जैसे अनुप्रयोगों के लिए एम्बेडेड नियंत्रकों में व्यापक रूप से उपयोग किया जाने लगा। इसके बजाय 8008 ने खुद को ज्यादातर उपयोगकर्ता-प्रोग्राम करने योग्य अनुप्रयोगों में इस्तेमाल किया, जैसे कि कंप्यूटर टर्मिनल, माइक्रो कंप्यूटर और इसी तरह की भूमिकाएं। कार्यक्षमता में यह विभाजन आज तक बना हुआ है, जिसमें पूर्व को [[microcontroller]] के रूप में जाना जाता है।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=19}} | दो डिजाइनों ने खुद को अलग-अलग भूमिकाओं में इस्तेमाल किया। 4004 का उपयोग वहां किया गया था जहां कार्यान्वयन की लागत प्रमुख चिंता थी, और [[[[माइक्रो]]वेव ओवन]] या ट्रैफिक लाइट और इसी तरह की भूमिकाओं जैसे अनुप्रयोगों के लिए एम्बेडेड नियंत्रकों में व्यापक रूप से उपयोग किया जाने लगा। इसके बजाय 8008 ने खुद को ज्यादातर उपयोगकर्ता-प्रोग्राम करने योग्य अनुप्रयोगों में इस्तेमाल किया, जैसे कि कंप्यूटर टर्मिनल, माइक्रो कंप्यूटर और इसी तरह की भूमिकाएं। कार्यक्षमता में यह विभाजन आज तक बना हुआ है, जिसमें पूर्व को [[microcontroller]] के रूप में जाना जाता है।{{sfn|Faggin|Hoff|Mazor|Shima|1996|p=19}} | ||
== समकालीन सीपीयू चिप्स == | == समकालीन सीपीयू चिप्स == | ||
लगभग उसी समय तीन अन्य सीपीयू चिप डिजाइनों का उत्पादन किया गया: [[चार-चरण प्रणाली]] AL1, 1969 में किया गया; [[MP944]], 1970 में पूरा हुआ और F-14 टॉमकैट फाइटर जेट में इस्तेमाल किया गया; और टेक्सास इंस्ट्रूमेंट्स TMS-0100 चिप, 17 सितंबर 1971 को घोषित की गई। MP944 एकल प्रोसेसर इकाई बनाने वाली छह चिप्स का संग्रह था। TMS0100 चिप को मूल पदनाम TMS1802NC के साथ | लगभग उसी समय तीन अन्य सीपीयू चिप डिजाइनों का उत्पादन किया गया: [[चार-चरण प्रणाली]] AL1, 1969 में किया गया; [[MP944]], 1970 में पूरा हुआ और F-14 टॉमकैट फाइटर जेट में इस्तेमाल किया गया; और टेक्सास इंस्ट्रूमेंट्स TMS-0100 चिप, 17 सितंबर 1971 को घोषित की गई। MP944 एकल प्रोसेसर इकाई बनाने वाली छह चिप्स का संग्रह था। TMS0100 चिप को मूल पदनाम TMS1802NC के साथ चिप पर कैलकुलेटर के रूप में प्रस्तुत किया गया था।<ref>{{cite web|url=http://www.datamath.org/Story/Datamath.htm#The%20%22Calculator-on-a-chip%22|title=The "Calculator-on-a-chip"|last=Woerner|first=Joerg|date=16 November 2001|website=Datamath Calculator Museum|access-date=22 March 2016}}</ref> इस चिप में बहुत ही आदिम सीपीयू होता है और इसका उपयोग केवल विभिन्न सरल चार-फ़ंक्शन कैलकुलेटर को लागू करने के लिए किया जा सकता है। यह 1974 में पेश किए गए [[TMS1000]] का अग्रदूत है, जिसे पहला माइक्रोकंट्रोलर माना जाता है- यानी, चिप पर कंप्यूटर जिसमें न केवल सीपीयू होता है, बल्कि रोम, रैम और आई / ओ फ़ंक्शन भी होते हैं।<ref>{{cite web|url=http://www.datamath.org/Story/Intel.htm#Texas%20Instruments:%20They%20invented%20the%20Microcontroller|title=Texas Instruments: They invented the Microcontroller|last=Woerner|first=Joerg|date=26 February 2001|website=Datamath Calculator Museum|access-date=22 March 2016}}</ref> Intel द्वारा विकसित चार चिप्स का MCS-4 परिवार, जिनमें से 4004 CPU या माइक्रोप्रोसेसर है, सिंगल-चिप TMS1000 की तुलना में कहीं अधिक बहुमुखी और शक्तिशाली था, जिससे विभिन्न अनुप्रयोगों के लिए विभिन्न प्रकार के छोटे कंप्यूटरों का निर्माण किया जा सकता था। | ||
[[Zilog]], पूरी तरह से माइक्रोप्रोसेसरों और माइक्रोकंट्रोलर्स को समर्पित पहली कंपनी है, जिसे 1974 के अंत में Federico Faggin और [[Ralph Ungermann]] द्वारा शुरू किया गया था।<ref>{{Cite web|url=http://archive.computerhistory.org/resources/text/Oral_History/Zilog_Z80/102658073.05.01.pdf|title=ZILOG Oral History Panel on the Founding of the Company and the development of the Z80 Microprocessor}}</ref><ref>{{Cite web|url=https://historyofcomputercommunications.info/section/9.6/zilog/|title=Zilog | History of Computer Communications|website=historyofcomputercommunications.info}}</ref> | [[Zilog]], पूरी तरह से माइक्रोप्रोसेसरों और माइक्रोकंट्रोलर्स को समर्पित पहली कंपनी है, जिसे 1974 के अंत में Federico Faggin और [[Ralph Ungermann]] द्वारा शुरू किया गया था।<ref>{{Cite web|url=http://archive.computerhistory.org/resources/text/Oral_History/Zilog_Z80/102658073.05.01.pdf|title=ZILOG Oral History Panel on the Founding of the Company and the development of the Z80 Microprocessor}}</ref><ref>{{Cite web|url=https://historyofcomputercommunications.info/section/9.6/zilog/|title=Zilog | History of Computer Communications|website=historyofcomputercommunications.info}}</ref> | ||
टिप्पणी: | टिप्पणी: | ||
यदि "माइक्रोप्रोसेसर" शब्द का उपयोग | यदि "माइक्रोप्रोसेसर" शब्द का उपयोग एकल चिप में एकीकृत सामान्य-उद्देश्य वाले सीपीयू को निर्दिष्ट करने के लिए किया जाता है, तो 4004 से पहले मौजूद तथाकथित माइक्रोप्रोसेसर चिप्स में से कोई भी उस नाम के लायक नहीं है। | ||
== विवरण == | == विवरण == | ||
[[File:KL National INS4004.jpg|thumb|left|नेशनल सेमीकंडक्टर उनके भाग संख्या INS4004 के तहत 4004 का [[दूसरा स्रोत]] निर्माता था।<ref>[http://www.cpu-world.com/CPUs/4004/index.html Intel 4004 microprocessor family], retrieved 14 Dec 2011.</ref>]]4004 | [[File:KL National INS4004.jpg|thumb|left|नेशनल सेमीकंडक्टर उनके भाग संख्या INS4004 के तहत 4004 का [[दूसरा स्रोत]] निर्माता था।<ref>[http://www.cpu-world.com/CPUs/4004/index.html Intel 4004 microprocessor family], retrieved 14 Dec 2011.</ref>]]4004 10 माइक्रोमीटर प्रक्रिया सिलिकॉन-गेट एन्हांसमेंट-लोड [[पीएमओएस तर्क]] तकनीक का उपयोग करता है {{nowrap|12 mm<sup>2</sup> die<ref>{{cite web |title=History of Computing Industrial Era 1970–1971 |date=2010-10-19 |access-date=2016-05-05 |url=http://www.thocp.net/timeline/1970.htm |quote=In February Intel releases the 4004 microprocessor to the market. It has 12 sq mm die size and 16 pins which fit into a motherboard. |archive-date=2012-06-25 |archive-url=https://web.archive.org/web/20120625060215/http://www.thocp.net/timeline/1970.htm |url-status=dead }}</ref>}} और लगभग निष्पादित कर सकते हैं {{val|92,000}} [[निर्देश प्रति सेकंड]]; एकल निर्देश चक्र है {{nowrap|10.8 [[microsecond]]s.<ref name=i4004data>{{cite web |title=Intel 4004 datasheet |url=http://www.intel.com/Assets/PDF/DataSheet/4004_datasheet.pdf |date=1987 |publication-date=2010-07-06 |access-date=2020-12-18 |archive-url=https://web.archive.org/web/20110601032753/http://www.intel.com/Assets/PDF/DataSheet/4004_datasheet.pdf |archive-date=2011-06-01}}</ref>}} मूल [[घड़ी की दर]] डिज़ाइन लक्ष्य 1 मेगाहर्ट्ज था, आईबीएम 1620 मॉडल I के समान। | ||
इंटेल 4004 को [[रूबीलिथ]] फोटो की | इंटेल 4004 को [[रूबीलिथ]] फोटो की बड़ी शीट पर 500x आवर्धन पर भौतिक रूप से प्रत्येक पैटर्न को काटकर उत्पादित मास्क का उपयोग करके बनाया गया था, और इसे दोहराते हुए, वर्तमान कंप्यूटर ग्राफिक डिज़ाइन क्षमताओं द्वारा अप्रचलित प्रक्रिया को दोहराया गया था।<ref>{{cite web |title=Intel's Accidental Revolution |publisher=CNet.com |url=http://news.cnet.com/Intels+accidental+revolution/2009-1001_3-275806.html |access-date=2009-07-30 |archive-url=https://archive.today/20120711020441/http://news.cnet.com/Intels-accidental-revolution/2009-1001_3-275806.html |archive-date=2012-07-11 |url-status=dead }}</ref> | ||
उत्पादित चिप्स के परीक्षण के उद्देश्य से, Faggin ने MCS-4 परिवार के सिलिकॉन [[वेफर (इलेक्ट्रॉनिक्स)]] के लिए | उत्पादित चिप्स के परीक्षण के उद्देश्य से, Faggin ने MCS-4 परिवार के सिलिकॉन [[वेफर (इलेक्ट्रॉनिक्स)]] के लिए परीक्षक विकसित किया जो स्वयं 4004 चिप द्वारा संचालित था। परीक्षक ने प्रबंधन के लिए प्रमाण के रूप में भी काम किया कि Intel 4004 माइक्रोप्रोसेसर का उपयोग न केवल कैलकुलेटर जैसे उत्पादों में किया जा सकता है, बल्कि नियंत्रण अनुप्रयोगों के लिए भी किया जा सकता है।<ref>{{cite web | ||
|url = http://archive.computerhistory.org/resources/text/Oral_History/Faggin_Federico/Faggin_Federico_1_2_3.oral_history.2004.102658025.pdf | |url = http://archive.computerhistory.org/resources/text/Oral_History/Faggin_Federico/Faggin_Federico_1_2_3.oral_history.2004.102658025.pdf | ||
|title = Oral History of Federico Faggin | |title = Oral History of Federico Faggin | ||
| Line 126: | Line 128: | ||
|url-status = dead | |url-status = dead | ||
}}</ref> | }}</ref> | ||
4004 में मेमोरी-चिप चयन और I/O के प्रत्यक्ष निम्न-स्तरीय नियंत्रण के लिए कार्य शामिल हैं, जिन्हें आमतौर पर माइक्रोप्रोसेसर द्वारा नियंत्रित नहीं किया जाता है; हालाँकि, इसकी कार्यक्षमता इस मायने में सीमित है कि यह RAM से कोड निष्पादित नहीं कर सकता है और ROM में जो भी निर्देश दिए गए हैं, तक सीमित है (या स्वतंत्र रूप से लोड की गई RAM ROM के रूप में काम कर रही है - किसी भी स्थिति में, प्रोसेसर स्वयं डेटा लिखने या स्थानांतरित करने में असमर्थ है। निष्पादन योग्य मेमोरी स्पेस)। RAM और ROM भागों के चिप्स भी उनके प्राथमिक मेमोरी फ़ंक्शन के साथ I/O फ़ंक्शंस के एकीकरण में असामान्य हैं। इस विभाजन ने MCS-4 प्रणाली में न्यूनतम भाग संख्या को महत्वपूर्ण रूप से कम कर दिया, लेकिन अपेक्षाकृत उच्च-स्तरीय डेटा-स्थानांतरण निर्देशों को स्वीकार करने, डीकोड करने और निष्पादित करने के लिए मेमोरी चिप्स पर | 4004 में मेमोरी-चिप चयन और I/O के प्रत्यक्ष निम्न-स्तरीय नियंत्रण के लिए कार्य शामिल हैं, जिन्हें आमतौर पर माइक्रोप्रोसेसर द्वारा नियंत्रित नहीं किया जाता है; हालाँकि, इसकी कार्यक्षमता इस मायने में सीमित है कि यह RAM से कोड निष्पादित नहीं कर सकता है और ROM में जो भी निर्देश दिए गए हैं, तक सीमित है (या स्वतंत्र रूप से लोड की गई RAM ROM के रूप में काम कर रही है - किसी भी स्थिति में, प्रोसेसर स्वयं डेटा लिखने या स्थानांतरित करने में असमर्थ है। निष्पादन योग्य मेमोरी स्पेस)। RAM और ROM भागों के चिप्स भी उनके प्राथमिक मेमोरी फ़ंक्शन के साथ I/O फ़ंक्शंस के एकीकरण में असामान्य हैं। इस विभाजन ने MCS-4 प्रणाली में न्यूनतम भाग संख्या को महत्वपूर्ण रूप से कम कर दिया, लेकिन अपेक्षाकृत उच्च-स्तरीय डेटा-स्थानांतरण निर्देशों को स्वीकार करने, डीकोड करने और निष्पादित करने के लिए मेमोरी चिप्स पर निश्चित मात्रा में प्रोसेसर जैसे तर्क को शामिल करने की आवश्यकता थी। | ||
4004 सिस्टम के लिए मानक व्यवस्था 16 × 4001 ROM चिप्स (एकल बैंक में) और 16 × 4002 RAM चिप्स (चार के चार बैंकों में) तक कुछ भी है, जो | 4004 सिस्टम के लिए मानक व्यवस्था 16 × 4001 ROM चिप्स (एकल बैंक में) और 16 × 4002 RAM चिप्स (चार के चार बैंकों में) तक कुछ भी है, जो साथ 4 KB प्रोग्राम स्टोरेज, 1024 + 256 निबल्स प्रदान करते हैं। डेटा/स्थिति भंडारण, प्लस 64 आउटपुट और 64 इनपुट/आउटपुट बाह्य डेटा/नियंत्रण रेखाएं (जो स्वयं को संचालित करने के लिए उपयोग की जा सकती हैं, उदाहरण के लिए 4003)। इंटेल का MCS-4 प्रलेखन, हालांकि, दावा करता है कि किसी भी संयोजन में 48 ROM और RAM चिप्स (192 बाहरी नियंत्रण रेखा तक प्रदान करना) को साधारण गेटिंग हार्डवेयर के साथ 4004 से जोड़ा जा सकता है, लेकिन इसके बारे में कोई और विवरण या उदाहरण देने से इनकार करता है। यह वास्तव में कैसे प्राप्त किया जाएगा। | ||
== तकनीकी विनिर्देश == | == तकनीकी विनिर्देश == | ||
[[File:C4004 (Intel).jpg|thumb|305px|दो C4004 DIP, जिनमें से को डाई दिखाने के लिए खोला गया]] | |||
[[File:C4004 (Intel).jpg|thumb|305px|दो C4004 DIP, जिनमें से | |||
[[File:4004 arch.svg|thumb|इंटेल 4004 आर्किटेक्चरल ब्लॉक आरेख]] | [[File:4004 arch.svg|thumb|इंटेल 4004 आर्किटेक्चरल ब्लॉक आरेख]] | ||
[[File:Intel 4004 processor pinout.png|thumb|इंटेल 4004 डीआईपी चिप [[बाहर पिन]]]] | [[File:Intel 4004 processor pinout.png|thumb|इंटेल 4004 डीआईपी चिप [[बाहर पिन]]]] | ||
| Line 230: | Line 231: | ||
|} | |} | ||
* अधिकतम क्लॉक रेट 740 [[किलोहर्ट्ज]]़ है। 4004 की शुरुआती 1971 रिलीज पर यह अधिकतम घड़ी रेटिंग थी।{{efn|reference=Although the early documentation states "0.75 MHz", this is at odds with the timing diagrams, which specify a minimum overall cycle time of 1350 ns (=741 kHz) and a maximum of 2010 ns (=498 kHz).}} | * अधिकतम क्लॉक रेट 740 [[किलोहर्ट्ज]]़ है। 4004 की शुरुआती 1971 रिलीज पर यह अधिकतम घड़ी रेटिंग थी।{{efn|reference=Although the early documentation states "0.75 MHz", this is at odds with the timing diagrams, which specify a minimum overall cycle time of 1350 ns (=741 kHz) and a maximum of 2010 ns (=498 kHz).}} | ||
* निर्देश चक्र समय: न्यूनतम 10.8 μs<ref name=i4004data/>(8 घड़ी चक्र प्रति मशीन चक्र)। | * निर्देश चक्र समय: न्यूनतम 10.8 μs<ref name=i4004data/>(8 घड़ी चक्र प्रति मशीन चक्र)। | ||
* निर्देश निष्पादन समय 1 या 2 मशीन चक्र (10.8 या 21.6 μs), {{val|46250}} को {{val|92500}} निर्देश प्रति सेकंड। | * निर्देश निष्पादन समय 1 या 2 मशीन चक्र (10.8 या 21.6 μs), {{val|46250}} को {{val|92500}} निर्देश प्रति सेकंड। | ||
** दो 8-अंकीय दशमलव संख्याएँ (32 बिट प्रत्येक, 4-बिट BCD अंक मानकर) जोड़ने पर दावा किया गया 850 μs, या लगभग 79 मशीन चक्र (632 क्लॉक टिक), औसतन 10 चक्र (80 टिक) से कम का होता है। प्रति अंक जोड़ी और 1176 × 8-अंकीय जोड़ प्रति सेकंड की परिचालन गति{{efn|This statistic comes from the same document as the "0.75 MHz" claim and which appears to inaccurately round off the true figures for the purposes of summary. 850 μs with a minimum 10.8 μs cycle time would in truth be 78.7 machine cycles, or roughly 629 clock ticks. As the processor is locked into an 8-tick cycle, it is more likely that this operation would take 79 or even 80 full cycles, thus 632 to 640 ticks and 853 to 864 μs (or 854 to 865 μs at a true 740 kHz), and reducing the actual execution speed to 1157–1172 (or 1156–1171) 8-digit additions per second.}} | ** दो 8-अंकीय दशमलव संख्याएँ (32 बिट प्रत्येक, 4-बिट BCD अंक मानकर) जोड़ने पर दावा किया गया 850 μs, या लगभग 79 मशीन चक्र (632 क्लॉक टिक), औसतन 10 चक्र (80 टिक) से कम का होता है। प्रति अंक जोड़ी और 1176 × 8-अंकीय जोड़ प्रति सेकंड की परिचालन गति{{efn|This statistic comes from the same document as the "0.75 MHz" claim and which appears to inaccurately round off the true figures for the purposes of summary. 850 μs with a minimum 10.8 μs cycle time would in truth be 78.7 machine cycles, or roughly 629 clock ticks. As the processor is locked into an 8-tick cycle, it is more likely that this operation would take 79 or even 80 full cycles, thus 632 to 640 ticks and 853 to 864 μs (or 854 to 865 μs at a true 740 kHz), and reducing the actual execution speed to 1157–1172 (or 1156–1171) 8-digit additions per second.}} | ||
* अलग कार्यक्रम और डेटा भंडारण। [[हार्वर्ड वास्तुकला]] डिज़ाइन के विपरीत, हालांकि, जो अलग-अलग [[कंप्यूटर बस]]ों का उपयोग करते हैं, 4004, पिन काउंट डाउन रखने की आवश्यकता के साथ, स्थानांतरित करने के लिए | * अलग कार्यक्रम और डेटा भंडारण। [[हार्वर्ड वास्तुकला]] डिज़ाइन के विपरीत, हालांकि, जो अलग-अलग [[कंप्यूटर बस]]ों का उपयोग करते हैं, 4004, पिन काउंट डाउन रखने की आवश्यकता के साथ, स्थानांतरित करने के लिए [[बहुसंकेतक]] 4-बिट बस का उपयोग करता है: | ||
** 12-बिट पते, | ** 12-बिट पते, | ||
** 8-बिट निर्देश, | ** 8-बिट निर्देश, | ||
| Line 263: | Line 262: | ||
=== समर्थन चिप्स === | === समर्थन चिप्स === | ||
* 4001: 256-[[बाइट]] ROM (256 8-बिट प्रोग्राम निर्देश) और | * 4001: 256-[[बाइट]] ROM (256 8-बिट प्रोग्राम निर्देश) और बिल्ट-इन 4-बिट इनपुट/आउटपुट|I/O पोर्ट। सिस्टम में 4008/4009 जोड़ी के साथ 4001 ROM+I/O चिप का उपयोग नहीं किया जा सकता है।<ref>IMPORTANT section at page 25: http://www.intel.com/Assets/PDF/Manual/msc4.pdf.</ref> | ||
* 4002: 40-बाइट [[रैंडम एक्सेस मेमोरी]] (80 4-बिट डेटा शब्द) और | * 4002: 40-बाइट [[रैंडम एक्सेस मेमोरी]] (80 4-बिट डेटा शब्द) और बिल्ट-इन 4-बिट आउटपुट पोर्ट; चिप के रैम भाग को 20 4-बिट शब्दों के 4 रजिस्टरों में व्यवस्थित किया गया है: | ||
** 16 डेटा शब्द (मूल कैलकुलेटर डिज़ाइन में [[महत्व]] और अंकों के लिए प्रयुक्त), अपेक्षाकृत मानक तरीके से एक्सेस किए गए, | ** 16 डेटा शब्द (मूल कैलकुलेटर डिज़ाइन में [[महत्व]] और अंकों के लिए प्रयुक्त), अपेक्षाकृत मानक तरीके से एक्सेस किए गए, | ||
** 4 स्थिति शब्द (मूल कैलकुलेटर डिजाइन में [[प्रतिपादक]] अंकों और संकेतों के लिए प्रयुक्त), ROM के इनपुट चैनल के स्थान पर I/O टाइप कमांड का उपयोग करके एक्सेस किया गया। | ** 4 स्थिति शब्द (मूल कैलकुलेटर डिजाइन में [[प्रतिपादक]] अंकों और संकेतों के लिए प्रयुक्त), ROM के इनपुट चैनल के स्थान पर I/O टाइप कमांड का उपयोग करके एक्सेस किया गया। | ||
* 4003: कीबोर्ड, डिस्प्ले, प्रिंटर आदि को स्कैन करने के लिए 10-बिट समानांतर आउटपुट शिफ्ट रजिस्टर। | * 4003: कीबोर्ड, डिस्प्ले, प्रिंटर आदि को स्कैन करने के लिए 10-बिट समानांतर आउटपुट शिफ्ट रजिस्टर। | ||
* 4008: मानक मेमोरी चिप्स तक पहुंच के लिए 8-बिट एड्रेस लैच और | * 4008: मानक मेमोरी चिप्स तक पहुंच के लिए 8-बिट एड्रेस लैच और बिल्ट-इन 4-बिट चिप-सिलेक्ट और आई/ओ पोर्ट। | ||
* 4009: मानक मेमोरी और I/O चिप्स के लिए प्रोग्राम और I/O एक्सेस कन्वर्टर। | * 4009: मानक मेमोरी और I/O चिप्स के लिए प्रोग्राम और I/O एक्सेस कन्वर्टर। | ||
* 4269: कीबोर्ड/डिस्प्ले इंटरफेस। | * 4269: कीबोर्ड/डिस्प्ले इंटरफेस। | ||
* 4289: मेमोरी इंटरफ़ेस (4008 और 4009 के संयुक्त कार्य)। | * 4289: मेमोरी इंटरफ़ेस (4008 और 4009 के संयुक्त कार्य)। | ||
इंटेल द्वारा वर्णित न्यूनतम सिस्टम विनिर्देश में | इंटेल द्वारा वर्णित न्यूनतम सिस्टम विनिर्देश में 256-बाइट 4001 प्रोग्राम ROM के साथ 4004 शामिल है; न्यूनतम-जटिलता अनुप्रयोगों में अलग रैम की कोई स्पष्ट आवश्यकता नहीं है, 4004 के ऑनबोर्ड इंडेक्स रजिस्टरों की बड़ी संख्या के लिए धन्यवाद, जो 16 × 4-बिट या 8 × 8-बिट वर्णों (या मिश्रण) के काम करने वाले रैम के बराबर का प्रतिनिधित्व करते हैं, न ही सरल इंटरफ़ेस चिप्स के लिए ROM के अंतर्निर्मित I/O लाइनों के लिए धन्यवाद। हालाँकि, जैसे-जैसे परियोजना की जटिलता बढ़ती है, विभिन्न अन्य समर्थन चिप्स उपयोगी होने लगते हैं। | ||
=== पैकेजिंग === | === पैकेजिंग === | ||
| Line 283: | Line 282: | ||
File:Intel_P4004.jpg|The plastic P4004 variant | File:Intel_P4004.jpg|The plastic P4004 variant | ||
</gallery> | </gallery> | ||
== प्रयोग करें == | == प्रयोग करें == | ||
माइक्रोप्रोसेसर का उपयोग करने वाला पहला व्यावसायिक उत्पाद Busicom कैलकुलेटर 141-पीएफ था। 4004 का उपयोग पहले माइक्रोप्रोसेसर-नियंत्रित [[पिनबॉल]] गेम में भी किया गया था, जो 1974 में [[बाली निर्माण]] के लिए [[डेव नटिंग एसोसिएट्स]] द्वारा निर्मित | माइक्रोप्रोसेसर का उपयोग करने वाला पहला व्यावसायिक उत्पाद Busicom कैलकुलेटर 141-पीएफ था। 4004 का उपयोग पहले माइक्रोप्रोसेसर-नियंत्रित [[पिनबॉल]] गेम में भी किया गया था, जो 1974 में [[बाली निर्माण]] के लिए [[डेव नटिंग एसोसिएट्स]] द्वारा निर्मित प्रोटोटाइप था। | ||
1996 में, अमेरिकी पेटेंट कार्यालय ने आधिकारिक तौर पर श्री गैरी डब्ल्यू. बून और उनके नियोक्ता, टेक्सास इंस्ट्रूमेंट्स को सिंगल-चिप माइक्रोकंट्रोलर के आविष्कारक के रूप में मान्यता दी, 1990 में गिल्बर्ट पी. हयात को पेटेंट अनुदान को उलट दिया। भले ही पेटेंट की अवधि समाप्त हो गई थी। , गिल्बर्ट हयात के साथ पिछले अनुबंधों के विवरण के आधार पर संभावित वित्तीय प्रभाव के बारे में सोचा गया था।<ref>{{cite news | title=For Texas Instruments, Some Bragging Rights | newspaper=New York Times |author= John Markoff |date=June 20, 1996 | url=https://www.nytimes.com/1996/06/20/business/for-texas-instruments-some-bragging-rights.html}}</ref> बूने/हयात पेटेंट मामले के | 1996 में, अमेरिकी पेटेंट कार्यालय ने आधिकारिक तौर पर श्री गैरी डब्ल्यू. बून और उनके नियोक्ता, टेक्सास इंस्ट्रूमेंट्स को सिंगल-चिप माइक्रोकंट्रोलर के आविष्कारक के रूप में मान्यता दी, 1990 में गिल्बर्ट पी. हयात को पेटेंट अनुदान को उलट दिया। भले ही पेटेंट की अवधि समाप्त हो गई थी। , गिल्बर्ट हयात के साथ पिछले अनुबंधों के विवरण के आधार पर संभावित वित्तीय प्रभाव के बारे में सोचा गया था।<ref>{{cite news | title=For Texas Instruments, Some Bragging Rights | newspaper=New York Times |author= John Markoff |date=June 20, 1996 | url=https://www.nytimes.com/1996/06/20/business/for-texas-instruments-some-bragging-rights.html}}</ref> बूने/हयात पेटेंट मामले के माइक्रोप्रोसेसर डिजाइनर और विशेषज्ञ गवाह [[निक ट्रेडेनिक]] के अनुसार: | ||
{{blockquote | {{blockquote | ||
| Here are my opinions from [the] study [I conducted for the patent case]. The first microprocessor in a commercial product was the [[Four Phase Systems#System|Four Phase Systems AL1]]. The first commercially available (sold as a component) microprocessor was the 4004 from Intel.<ref>{{cite web |url=http://corphist.computerhistory.org/corphist/documents/doc-487ecec0af0da.pdf |title=Dissertation 2004 |access-date=2017-11-14 }}</ref> | | Here are my opinions from [the] study [I conducted for the patent case]. The first microprocessor in a commercial product was the [[Four Phase Systems#System|Four Phase Systems AL1]]. The first commercially available (sold as a component) microprocessor was the 4004 from Intel.<ref>{{cite web |url=http://corphist.computerhistory.org/corphist/documents/doc-487ecec0af0da.pdf |title=Dissertation 2004 |access-date=2017-11-14 }}</ref> | ||
}} | }} | ||
एक लोकप्रिय मिथक यह है कि [[पायनियर 10]], सौर मंडल छोड़ने वाला पहला अंतरिक्ष यान, | एक लोकप्रिय मिथक यह है कि [[पायनियर 10]], सौर मंडल छोड़ने वाला पहला अंतरिक्ष यान, इंटेल 4004 माइक्रोप्रोसेसर का उपयोग करता है। [[एम्स रिसर्च सेंटर]] के डॉ. लैरी लैशर के अनुसार, पायनियर टीम ने 4004 का मूल्यांकन किया था, लेकिन तय किया कि पायनियर की किसी भी परियोजना में शामिल करना उस समय बहुत नया था। 2006 में कंप्यूटर इतिहास संग्रहालय के लिए व्याख्यान में फेडेरिको फागिन ने स्वयं इस मिथक को दोहराया था।<ref>{{cite web |url=https://www.youtube.com/watch?v=j00AULJLCNo |title=Intel 4004 Microprocessor 35th Anniversary |publisher=YouTube |access-date=2011-07-06}}</ref> | ||
== विरासत और मूल्य == | == विरासत और मूल्य == | ||
[[File:Legendary Chip Designer Betting on Human Mind.jpg|thumb|CPU के निचले-दाएँ कोने में प्रारंभिक F.F हैं।]]Federico Faggin ने अपने आद्याक्षरों के साथ 4004 पर हस्ताक्षर किए क्योंकि वह जानता था कि उसके सिलिकॉन गेट डिजाइन ने माइक्रोप्रोसेसर के सार को मूर्त रूप दिया। पासे का | [[File:Legendary Chip Designer Betting on Human Mind.jpg|thumb|CPU के निचले-दाएँ कोने में प्रारंभिक F.F हैं।]]Federico Faggin ने अपने आद्याक्षरों के साथ 4004 पर हस्ताक्षर किए क्योंकि वह जानता था कि उसके सिलिकॉन गेट डिजाइन ने माइक्रोप्रोसेसर के सार को मूर्त रूप दिया। पासे का कोना F.F पढ़ता है।<ref name="FFsign"/> | ||
15 नवंबर 2006 को, 4004 की 35वीं वर्षगांठ, इंटेल ने चिप की योजना, [[मुखौटा कार्य]] और [[उपयोगकर्ता पुस्तिका]] जारी करके मनाया।<ref name="history">[http://www.intel.com/about/companyinfo/museum/exhibits/4004/docs.htm Intel 4004 Microprocessor Historical Materials], [[Intel]] Museum, 2009-11-15, accessed 2009-11-18</ref> | 15 नवंबर 2006 को, 4004 की 35वीं वर्षगांठ, इंटेल ने चिप की योजना, [[मुखौटा कार्य]] और [[उपयोगकर्ता पुस्तिका]] जारी करके मनाया।<ref name="history">[http://www.intel.com/about/companyinfo/museum/exhibits/4004/docs.htm Intel 4004 Microprocessor Historical Materials], [[Intel]] Museum, 2009-11-15, accessed 2009-11-18</ref> पूरी तरह कार्यात्मक 41 × 58 सेमी,<ref>{{cite web|title=4004 @ 44: SVG Mask Artwork; New Busicom 141-PF replica PCB; Printer emulator |date=2015-11-20 |access-date=2016-05-05 |url=http://www.4004.com/2015-news.html}}</ref> Intel 4004 की 130× स्केल प्रतिकृति [[असतत ट्रांजिस्टर]] का उपयोग करके बनाई गई थी और 2006 में सांता क्लारा, कैलिफ़ोर्निया, कैलिफ़ोर्निया में Intel संग्रहालय में प्रदर्शित की गई थी।<ref name=i44>{{Cite web|access-date=2016-04-02 |date=2015-11-15 |title=Intel 4004 -- 45th Anniversary Project |url=http://www.4004.com/ |quote=including fully functional 130x scale replicas of the 4004 built using discrete transistors, museum-durable keyboards and slide switches, and video display electronics. }}</ref> | ||
15 अक्टूबर 2010 को, राष्ट्रपति [[बराक ओबामा]] द्वारा 4004 पर उनके अग्रणी कार्य के लिए फागिन, हॉफ और माजर को प्रौद्योगिकी और नवाचार के राष्ट्रीय पदक से सम्मानित किया गया।<ref>{{Cite press release|url=https://obamawhitehouse.archives.gov/the-press-office/2010/10/15/president-obama-honors-nations-top-scientists-and-innovators|work=[[whitehouse.gov]]|title=President Obama Honors Nation's Top Scientists and Innovators|via=[[NARA|National Archives]]|date=15 October 2010}}</ref> | 15 अक्टूबर 2010 को, राष्ट्रपति [[बराक ओबामा]] द्वारा 4004 पर उनके अग्रणी कार्य के लिए फागिन, हॉफ और माजर को प्रौद्योगिकी और नवाचार के राष्ट्रीय पदक से सम्मानित किया गया।<ref>{{Cite press release|url=https://obamawhitehouse.archives.gov/the-press-office/2010/10/15/president-obama-honors-nations-top-scientists-and-innovators|work=[[whitehouse.gov]]|title=President Obama Honors Nation's Top Scientists and Innovators|via=[[NARA|National Archives]]|date=15 October 2010}}</ref> | ||
| Line 331: | Line 327: | ||
=== इंटेल 4004 === पर सबसे पुराने दस्तावेज़ | === इंटेल 4004 === पर सबसे पुराने दस्तावेज़ | ||
*[http://www.intel4004.com/sign.htm इनिशियल्स F.F. (फेडेरिको फागिन) 4004 डिजाइन (1971)] पर। 4004 में शुरुआती F.F है। इसके डिजाइनर, फेडेरिको फागिन, चिप के | *[http://www.intel4004.com/sign.htm इनिशियल्स F.F. (फेडेरिको फागिन) 4004 डिजाइन (1971)] पर। 4004 में शुरुआती F.F है। इसके डिजाइनर, फेडेरिको फागिन, चिप के कोने पर उकेरा हुआ है। चिप पर हस्ताक्षर करना गर्वित ग्रन्थकारिता का सहज भाव था और कई इंटेल डिजाइनरों द्वारा उनके बाद अनुकरण किया गया मूल विचार भी था। | ||
*एफ। Faggin और M. E. Hoff: मानक भागों और कस्टम डिजाइन चार-चिप प्रोसेसर किट में विलय। इलेक्ट्रॉनिक्स/24 अप्रैल 1972, पीपी। 112–116। [https://web.archive.org/web/20110323004736/http://www.bitsavers.org/pdf/intel/_dataBooks/MemoryDesignHandbook_Aug73.pdf इंटेल मेमोरी डिज़ाइन के पीपी. 6–27 से 6–31 पर पुनर्मुद्रित हैंडबुक: अगस्त 1973]। | *एफ। Faggin और M. E. Hoff: मानक भागों और कस्टम डिजाइन चार-चिप प्रोसेसर किट में विलय। इलेक्ट्रॉनिक्स/24 अप्रैल 1972, पीपी। 112–116। [https://web.archive.org/web/20110323004736/http://www.bitsavers.org/pdf/intel/_dataBooks/MemoryDesignHandbook_Aug73.pdf इंटेल मेमोरी डिज़ाइन के पीपी. 6–27 से 6–31 पर पुनर्मुद्रित हैंडबुक: अगस्त 1973]। | ||
*एफ। फागिन, एम. शिमा, एम.ई. हॉफ जूनियर, एच. फेनी, एस. मजोर: द एमसीएस-4—एन एलएसआई माइक्रो कंप्यूटर सिस्टम। IEEE '72 क्षेत्र छह सम्मेलन। [https://web.archive.org/web/20110323004736/http://www.bitsavers.org/pdf/intel/_dataBooks/MemoryDesignHandbook_Aug73.pdf इंटेल मेमोरी डिज़ाइन के पीपी. 6–32 से 6–37 पर पुनर्मुद्रित हैंडबुक: अगस्त 1973]। | *एफ। फागिन, एम. शिमा, एम.ई. हॉफ जूनियर, एच. फेनी, एस. मजोर: द एमसीएस-4—एन एलएसआई माइक्रो कंप्यूटर सिस्टम। IEEE '72 क्षेत्र छह सम्मेलन। [https://web.archive.org/web/20110323004736/http://www.bitsavers.org/pdf/intel/_dataBooks/MemoryDesignHandbook_Aug73.pdf इंटेल मेमोरी डिज़ाइन के पीपी. 6–32 से 6–37 पर पुनर्मुद्रित हैंडबुक: अगस्त 1973]। | ||
*[http://www.computerhistory.org/revolution/digital-logic/12/285/1534 Busicom 141-PF प्रिंटिंग कैलकुलेटर इंजीनियरिंग प्रोटोटाइप (1971)]। (कंप्यूटर इतिहास संग्रहालय, माउंटेन व्यू, सीए के लिए फेडेरिको फागिन का उपहार)। CHM संग्रह सूची में Busicom 141-PF डेस्कटॉप कैलकुलेटर के इंजीनियरिंग प्रोटोटाइप की तस्वीरें दिखाई गई हैं। इंजीनियरिंग प्रोटोटाइप ने कभी भी उत्पादित होने वाले दुनिया के पहले माइक्रोप्रोसेसर का इस्तेमाल किया। यह अपनी तरह का अनूठा प्रोटोटाइप बुसिकॉम के अध्यक्ष श्री योशियो कोजिमा द्वारा फेडेरिको फागिन को 4004 और तीन अन्य मेमोरी और आई/ओ चिप्स (एमसीएस-4 चिपसेट) के डिजाइन और विकास के उनके सफल नेतृत्व के लिए | *[http://www.computerhistory.org/revolution/digital-logic/12/285/1534 Busicom 141-PF प्रिंटिंग कैलकुलेटर इंजीनियरिंग प्रोटोटाइप (1971)]। (कंप्यूटर इतिहास संग्रहालय, माउंटेन व्यू, सीए के लिए फेडेरिको फागिन का उपहार)। CHM संग्रह सूची में Busicom 141-PF डेस्कटॉप कैलकुलेटर के इंजीनियरिंग प्रोटोटाइप की तस्वीरें दिखाई गई हैं। इंजीनियरिंग प्रोटोटाइप ने कभी भी उत्पादित होने वाले दुनिया के पहले माइक्रोप्रोसेसर का इस्तेमाल किया। यह अपनी तरह का अनूठा प्रोटोटाइप बुसिकॉम के अध्यक्ष श्री योशियो कोजिमा द्वारा फेडेरिको फागिन को 4004 और तीन अन्य मेमोरी और आई/ओ चिप्स (एमसीएस-4 चिपसेट) के डिजाइन और विकास के उनके सफल नेतृत्व के लिए व्यक्तिगत उपहार था। ). 25 साल तक इसे अपने घर में रखने के बाद फागिन ने 1996 में सीएचएम को दान कर दिया। | ||
*फागिन, एफ.; Capocaccia, F. | *फागिन, एफ.; Capocaccia, F. नया एकीकृत MOS शिफ्ट रजिस्टर, कार्यवाही XV अंतर्राष्ट्रीय इलेक्ट्रॉनिक्स वैज्ञानिक कांग्रेस, रोम, अप्रैल 1968, पीपी। 143-152। यह पेपर फरवरी 1968 में फेडरिको फागिन के पालो आल्टो (सीए) में फेयरचाइल्ड के आर एंड डी में शामिल होने से पहले, 1967 के अंत में एसजीएस-फेयरचाइल्ड (अब एसटी माइक्रो) में विकसित उपन्यास स्थिर एमओएस शिफ्ट रजिस्टर का वर्णन करता है। फागिन ने बाद में इस नए शिफ्ट रजिस्टर का इस्तेमाल किया। MCS-4 चिप्स, 4004(1970) सहित। | ||
==अग्रिम पठन== | ==अग्रिम पठन== | ||
*Faggin, Federico; Hoff, Marcian Jr.; Mazor, Stanley; Shima, Masatoshi (December 1996). "The history of the 4004". IEEE Micro. Vol. 16, no. 6. pp. 10–20. | *Faggin, Federico; Hoff, Marcian Jr.; Mazor, Stanley; Shima, Masatoshi (December 1996). "The history of the 4004". IEEE Micro. Vol. 16, no. 6. pp. 10–20. | ||
*[https://www.youtube.com/watch?v=j00AULJLCNo Intel 4004 Microprocessor 35th Anniversary ] - Live recording of presentations by Ted Hoff and Federico Faggin at the Computer History Museum for the 35th anniversary of the first microprocessor. ([[YouTube|youtube.com]]) | *[https://www.youtube.com/watch?v=j00AULJLCNo Intel 4004 Microprocessor 35th Anniversary] - Live recording of presentations by Ted Hoff and Federico Faggin at the Computer History Museum for the 35th anniversary of the first microprocessor. ([[YouTube|youtube.com]]) | ||
*IEEE Solid State Circuits Magazine, Winter 2009 Vol.1 No.1. [http://ieeexplore.ieee.org/xpl/tocresult.jsp?isYear=2009&isnumber=4776521&Submit32=View+Contents "The 4004 microprocessor of Faggin, Hoff, Mazor, and Shima".] | *IEEE Solid State Circuits Magazine, Winter 2009 Vol.1 No.1. [http://ieeexplore.ieee.org/xpl/tocresult.jsp?isYear=2009&isnumber=4776521&Submit32=View+Contents "The 4004 microprocessor of Faggin, Hoff, Mazor, and Shima".] | ||
*[http://www.intel4004.com/The_MOS_Silicon_Gate_Technology_and_the_First_Microprocessors.pdf The MOS Silicon Gate Technology and the First Microprocessors], by Federico Faggin published in La Rivista del Nuovo Cimento, Italian Physical Society, Vol. 38, No. 12, 2015. | *[http://www.intel4004.com/The_MOS_Silicon_Gate_Technology_and_the_First_Microprocessors.pdf The MOS Silicon Gate Technology and the First Microprocessors], by Federico Faggin published in La Rivista del Nuovo Cimento, Italian Physical Society, Vol. 38, No. 12, 2015. | ||
Revision as of 21:14, 7 December 2023
| File:Intel C4004.jpg White ceramic Intel C4004 microprocessor with grey traces | |
| General information | |
|---|---|
| Launched | November 15, 1971 |
| Discontinued | 1981[1] |
| Common manufacturer(s) | |
| Performance | |
| Max. CPU clock rate | 740-750 kHz |
| Data width | 4 bits |
| Address width | 12 bits (multiplexed) |
| Architecture and classification | |
| Application | Busicom calculator, arithmetic manipulation |
| Technology node | 10 μm |
| Instruction set | 4-bit BCD oriented |
| Physical specifications | |
| Transistors |
|
| Package(s) |
|
| Socket(s) | |
| History | |
| Successor | Intel 4040 |
| Support status | |
| Unsupported | |
Intel 4004 4-बिट कंप्यूटिंग है| 1971 में Intel द्वारा जारी 4-बिट सेंट्रल प्रोसेसिंग यूनिट (CPU) है। US$60 में बेचा गया,[2] यह पहला व्यावसायिक रूप से निर्मित माइक्रोप्रोसेसर था,[3] और इंटेल माइक्रोप्रोसेसरों की सूची में पहला।
4004 एमओएस सिलिकॉन गेट टेक्नोलॉजी (एसजीटी) की श्रेष्ठता का प्रदर्शन करते हुए बड़े पैमाने पर एकीकरण का पहला महत्वपूर्ण उदाहरण था। वर्तमान तकनीक की तुलना में, एसजीटी ही चिप क्षेत्र में ट्रांजिस्टर की संख्या से दोगुनी ऑपरेटिंग गति के साथ एकीकृत होती है। प्रदर्शन में इस स्टेप-फंक्शन वृद्धि ने मौजूदा मल्टी-चिप सीपीयू की जगह सिंगल-चिप सीपीयू को संभव बनाया। अभिनव 4004 चिप डिजाइन जटिल तर्क और मेमोरी सर्किट के लिए एसजीटी का उपयोग करने के तरीके पर मॉडल के रूप में कार्य करता है, इस प्रकार दुनिया के सेमीकंडक्टर उद्योग द्वारा एसजीटी को अपनाने में तेजी लाता है। फेयरचाइल्ड में मूल एसजीटी के विकासकर्ता फेडेरिको फागिन थे जिन्होंने पहला वाणिज्यिक एकीकृत सर्किट (आईसी) डिजाइन किया था जिसने नई तकनीक का इस्तेमाल किया था, जो एनालॉग/डिजिटल अनुप्रयोगों (1968 में फेयरचाइल्ड 3708) के लिए अपनी श्रेष्ठता साबित करता है। बाद में उन्होंने पहले सिंगल चिप माइक्रोप्रोसेसर बनाने के लिए आवश्यक अभूतपूर्व एकीकरण प्राप्त करने के लिए इंटेल में SGT का उपयोग किया।
यह परियोजना 1969 में अपने इतिहास का पता लगाती है, जब Busicom|Busicom Corp. ने इलेक्ट्रॉनिक कैलकुलेटर के लिए सात चिप्स के परिवार को डिजाइन करने के लिए Intel से संपर्क किया, जिनमें से तीन ने अलग-अलग गणना मशीनों को बनाने के लिए विशेष रूप से CPU का गठन किया। सीपीयू शिफ्ट-रजिस्टरों पर संग्रहीत डेटा और रोम (रीड ओनली मेमोरी) पर संग्रहीत निर्देशों पर आधारित था। तीन-चिप सीपीयू लॉजिक डिज़ाइन की जटिलता ने मार्सियन हॉफ को रैम (रैंडम एक्सेस मेमोरी) पर संग्रहीत डेटा के आधार पर अधिक पारंपरिक सीपीयू आर्किटेक्चर का प्रस्ताव दिया। यह वास्तुकला बहुत सरल और अधिक सामान्य-उद्देश्य वाला था और संभावित रूप से चिप में एकीकृत किया जा सकता था, इस प्रकार लागत कम करने और गति में सुधार हुआ। डिजाइन की शुरुआत अप्रैल 1970 में फेडेरिको फागिन के निर्देशन में मासाटोशी द्वीप द्वारा की गई, जिन्होंने वास्तुकला और बाद में तर्क डिजाइन में योगदान दिया। पूरी तरह से परिचालित 4004 की पहली डिलीवरी मार्च 1971 में बुसीकॉम को इसके 141-पीएफ प्रिंटिंग कैलकुलेटर इंजीनियरिंग प्रोटोटाइप (अब माउंटेन व्यू, कैलिफोर्निया में कंप्यूटर इतिहास संग्रहालय में प्रदर्शित) के लिए की गई थी।[4] सामान्य बिक्री जुलाई 1971 से शुरू हुई।
फेयरचाइल्ड सेमीकंडक्टर में काम करते हुए फागिन द्वारा विकसित किए गए कई नवाचारों ने 4004 को चिप पर उत्पादित करने की अनुमति दी। मुख्य अवधारणा धातु के बजाय पॉलीसिलिकॉन से बने स्व-संरेखित गेट का उपयोग था, जिसने घटकों को साथ बहुत करीब होने और उच्च गति से काम करने की अनुमति दी। 4004 को संभव बनाने के लिए, फागिन ने बूटस्ट्रैप लोड भी विकसित किया, जिसे सिलिकॉन गेट के साथ अव्यवहार्य माना जाता है, और दबे हुए संपर्क ने सिलिकॉन गेट्स को धातु के उपयोग के बिना सीधे ट्रांजिस्टर के स्रोत और नाली से जोड़ा जा सकता है। साथ में, इन नवाचारों ने सर्किट घनत्व को दोगुना कर दिया, और इस प्रकार लागत को आधा कर दिया, जिससे चिप में 2,300 ट्रांजिस्टर शामिल हो गए और एल्यूमीनियम गेट्स के साथ पिछली एमओएस तकनीक का उपयोग करने वाले डिजाइनों की तुलना में पांच गुना तेज हो गए।
4004 डिज़ाइन को बाद में 1974 में Faggin द्वारा Intel 4040 के रूप में सुधारा गया। समान नामकरण के बावजूद Intel 8008 और Intel 8080 असंबंधित डिज़ाइन थे।
इतिहास
मूल अवधारणा
अप्रैल 1969 में, Busicom ने इलेक्ट्रॉनिक कैलकुलेटर के लिए नया डिज़ाइन तैयार करने के लिए Intel से संपर्क किया। उन्होंने अपना डिज़ाइन 1965 के ओलिवेटी प्रोग्राममा 101 की वास्तुकला पर आधारित किया, जो दुनिया के पहले टेबलटॉप प्रोग्राम करने योग्य कैलकुलेटर में से है।[5][6] मुख्य अंतर यह था कि बुसीकॉम डिजाइन 101 में महंगे विलंब-लाइन मेमोरी#मैग्नेटोस्ट्रिक्टिव देरी लाइनों के बजाय अलग-अलग घटकों से भरे मुद्रित सर्किट बोर्डों और स्मृति के लिए ठोस-राज्य शिफ्ट का रजिस्टरों को बदलने के लिए एकीकृत सर्किट का उपयोग करेगा।
पहले के कैलकुलेटर डिजाइनों के विपरीत, बुसिकॉम ने सामान्य-उद्देश्य प्रोसेसर अवधारणा विकसित की थी, जिसका लक्ष्य इसे कम-अंत वाले डेस्कटॉप प्रिंटिंग कैलकुलेटर में पेश करना था, और फिर नकदी - रजिस्टर और स्वचालित टेलर मशीन जैसी अन्य भूमिकाओं के लिए उसी डिज़ाइन का उपयोग करना था। कंपनी ने पहले ही ट्रांजिस्टर-ट्रांजिस्टर तर्क छोटे पैमाने पर एकीकरण लॉजिक IC का उपयोग करके कैलकुलेटर का उत्पादन किया था और इंटेल की मध्यम स्तर का एकीकरण (MSI) तकनीकों का उपयोग करके इंटेल को चिप की संख्या कम करने में रुचि थी।[7] इंटेल ने दो कंपनियों के बीच संपर्क के रूप में कार्य करने के लिए हाल ही में नियुक्त मार्सियन हॉफ, कर्मचारी संख्या 12 को नियुक्त किया। जून के अंत में, Busicom के तीन इंजीनियरों, मासाटोशी शिमा और उनके सहयोगियों मसुदा और ताकायामा ने डिजाइन पेश करने के लिए इंटेल की यात्रा की। हालाँकि उन्हें केवल इंजीनियरों के साथ संपर्क करने के लिए नियुक्त किया गया था, हॉफ ने अवधारणा का अध्ययन करना शुरू किया। उनके प्रारंभिक प्रस्ताव में सात आईसी, कार्यक्रम नियंत्रण, अंकगणित इकाई (एएलयू), समय, कार्यक्रम रोम, अस्थायी मेमोरी, प्रिंटर नियंत्रक और इनपुट/आउटपुट नियंत्रण के लिए शिफ्ट रजिस्टर थे।[8] हॉफ चिंतित हो गए कि चिप्स की संख्या और उनके बीच आवश्यक अंतर्संबंधों के कारण बुसिकॉम के मूल्य लक्ष्यों को पूरा करना असंभव हो जाएगा। चिप्स को मिलाने से जटिलता और लागत कम होगी। उन्हें इस बात की भी चिंता थी कि अभी भी छोटे इंटेल के पास ही समय में सात अलग-अलग चिप्स बनाने के लिए पर्याप्त डिज़ाइन कर्मचारी नहीं होंगे। उन्होंने ऊपरी प्रबंधन के साथ इन चिंताओं को उठाया, और बॉब नोयस, सीईओ, ने हॉफ से कहा कि यदि यह व्यवहार्य प्रतीत होता है तो वह अलग दृष्टिकोण का समर्थन करेंगे।[8]
सरलीकृत डिजाइन
Busicom डिज़ाइन में प्रमुख अवधारणा यह थी कि प्रोग्राम नियंत्रण और ALU विशेष रूप से कैलकुलेटर बाज़ार पर लक्षित नहीं थे, यह ROM में प्रोग्राम था जिसने इसे कैलकुलेटर में बदल दिया। मूल विचार यह था कि कंपनी ही चिप्स का उपयोग अलग-अलग मात्रा में शिफ्ट रजिस्टर रैम और प्रोग्राम रोम के साथ गणना मशीनों की श्रृंखला के उत्पादन के लिए कर सकती है। हॉफ इस बात से चकित थे कि बुसिकॉम के निर्देश सेट वास्तुकला का सामान्य-उद्देश्य वाले कंप्यूटरों से कितना मेल खाता है। उन्होंने इस बात पर विचार करना शुरू किया कि क्या वास्तव में सामान्य-उद्देश्य वाले प्रोसेसर को इतना सस्ता बनाया जा सकता है कि उसे कैलकुलेटर में इस्तेमाल किया जा सके।[9] जब बाद में पूछा गया कि उन्हें पहले माइक्रोप्रोसेसर की वास्तुकला के लिए विचार कहां से मिले, तो हॉफ ने बताया कि ब्रिटिश ट्रैक्टर कंपनी, प्लेसी,[10] स्टैनफोर्ड को मिनीकंप्यूटर दान किया था, और जब वे वहां थे तब उन्होंने इसके साथ खेला था। तदाशी सासाकी (इंजीनियर) ने कैलकुलेटर को चार भागों में विभाजित करने के विचार का श्रेय नारा महिला कॉलेज की अज्ञात महिला को दिया, जो इंटेल के साथ अपनी पहली बैठक से पहले जापान में आयोजित विचार-मंथन बैठक में उपस्थित थी।[11] एक और विकास जिसने इस डिज़ाइन को व्यावहारिक बनाने की अनुमति दी, वह इंटेल का सबसे शुरुआती गतिशील रैम (DRAM) चिप्स पर काम था। उस समय शिफ्ट रजिस्टर केवल कम लागत वाले पढ़ने और लिखने वाले मेमोरी उपकरणों में से थे। वे रैंडम एक्सेस की अनुमति नहीं देते हैं, इसके बजाय, प्रत्येक घड़ी पल्स के साथ वे संग्रहीत डेटा को कोशिकाओं की श्रृंखला के साथ सेल में ले जाते हैं। किसी दिए गए डेटा को पुनर्प्राप्त करने का समय, उदाहरण के लिए बाइट, घड़ी की गति और श्रृंखला में कोशिकाओं की संख्या का कार्य है। यदि प्रोसेसर को रजिस्टर के माध्यम से प्रत्येक बिट के चक्र के लिए इंतजार करना पड़ता है तो परिणामी प्रभावी गति व्यावहारिक होने के लिए बहुत कम होगी। दूसरी ओर, DRAM ने अपने द्वारा संग्रहीत किसी भी डेटा को रैंडम एक्सेस की अनुमति दी, जबकि इसकी क्षमता लगभग दोगुनी थी और इस प्रकार यह कम खर्चीला था।[9] अंत में, हॉफ ने देखा कि प्रोग्राम कंट्रोल चिप की अधिकांश जटिलता प्रत्येक निर्देश के अलग-अलग लागू होने के कारण थी। उन्होंने सुझाव दिया कि चिप इसके बजाय उपनेमका कॉल का समर्थन करता है और निर्देश जहां संभव हो उपनेमका के रूप में लागू किया जाना चाहिए। एप्लिकेशन ने स्वाभाविक रूप से 4-बिट डिज़ाइन का सुझाव दिया, क्योंकि यह कैलकुलेटर द्वारा उपयोग किए जाने वाले बाइनरी कोडेड दशमलव (बीसीडी) मानों के सीधे हेरफेर की अनुमति देता है। हॉफ ने जुलाई और अगस्त 1969 तक समग्र डिजाइन अवधारणा पर काम किया, लेकिन पाया कि बुसिकॉम के अधिकारी उनके प्रस्ताव में रुचि नहीं ले रहे थे।[9]
मेजर जुड़ता है
हॉफ के लिए अनजान, बुसिकॉम टीम उनके प्रस्ताव में बेहद दिलचस्पी ले रही थी। हालाँकि, कई विशिष्ट मुद्दे थे जिनके बारे में वे चिंतित थे। प्रमुख मुद्दा यह था कि दशमलव एडजस्टमेंट और कीबोर्ड हैंडलिंग जैसे कुछ रूटीन सबरूटीन्स के रूप में लागू होने पर बड़ी मात्रा में ROM स्पेस का उपयोग करेंगे। दूसरा यह था कि डिज़ाइन में किसी प्रकार की रुकावट नहीं थी इसलिए वास्तविक समय की घटनाओं से निपटना मुश्किल होगा। अंत में, 4-बिट बीसीडी के रूप में संख्याओं को संग्रहीत करने के लिए साइन और दशमलव स्थान को स्टोर करने के लिए अतिरिक्त मेमोरी की आवश्यकता होगी।[12] सितंबर 1969 में, स्टेनली मेजर फेयरचाइल्ड से इंटेल में शामिल हुए। हॉफ और मजोर जल्दी ही बुसिकॉम चिंताओं के समाधान के साथ सामने आए। उपनेमकाओं की जटिलता को संबोधित करने के लिए, मूल रूप से बाइट macbook और जटिल डिकोडर सर्किटरी का उपयोग करके बुसिकॉम के डिजाइन में हल किया गया, मजोर ने 20-बाइट लंबा दुभाषिया (कंप्यूटिंग) विकसित किया जो समान मैक्रोइन्स्ट्रक्शन को निष्पादित करता था। शिमा ने नया व्यवधान जोड़ने का सुझाव दिया जो पिन द्वारा ट्रिगर किया जाएगा, जिससे कीबोर्ड को बाधित करने की अनुमति मिलेगी। उन्होंने एक्युमुलेटर (कंप्यूटिंग) को खाली करने के लिए ब्रांच बैक (सबरूटीन से वापसी) निर्देश को भी संशोधित किया।[13] मूल्य लक्ष्यों तक पहुंचने के लिए, यह महत्वपूर्ण था कि चिप जितना संभव हो उतना छोटा हो और कम से कम संख्या में लीड का उपयोग करे। चूंकि डेटा 4-बिट्स था और पता स्थान 12-बिट्स (4096 बाइट्स) था, लगभग 24-पिनों से कम किसी भी चीज़ के साथ सीधी पहुंच की व्यवस्था नहीं की जा सकती थी। यह काफी छोटा नहीं था, इसलिए डिजाइन 16-पिन दोहरे दोहरी इन-लाइन पैकेजडीआईपी) लेआउट का उपयोग करेगा और 4 लाइनों के सेट के बहुसंकेतन का उपयोग करेगा। इसका मतलब यह निर्दिष्ट करना था कि ROM में किस पते को आवश्यक तीन घड़ी चक्रों तक पहुंचना है, और अन्य दो इसे स्मृति से पढ़ने के लिए। 1 मेगाहर्ट्ज पर चलने से यह लगभग 80 माइक्रोसेकंड प्रति अंक पर बीसीडी मानों पर गणित करने की अनुमति देगा।[14] Intel और Busicom के बीच विचार-विमर्श का परिणाम आर्किटेक्चर था जिसने 7-चिप Busicom डिज़ाइन को CPU, ROM, RAM और I/O (इनपुट-आउटपुट) उपकरणों से बना 4-चिप Intel प्रस्ताव में घटा दिया। इस तरह का प्रस्ताव अक्टूबर 1969 में बुसिकॉम के अधिकारियों की विजिटिंग टीम के सामने पेश किया गया था। वे सहमत थे कि नई अवधारणा बेहतर थी, और इंटेल को विकास शुरू करने की अनुमति दी। हॉफ यह जानने के लिए परेशान था कि अनुबंध ने डिजाइन के सभी अधिकार बुसिकॉम को सौंपे, इसके बावजूद कि यह पूरी तरह से इंटेल के भीतर डिजाइन किया गया था। इसके बाद टीम जापान के लिए रवाना हो गई, लेकिन शिमा दिसंबर तक कैलिफ़ोर्निया में रहीं, कई सबरूटीन्स का विकास किया।[14]
फागिन जुड़ता है
एप्लिकेशन रिसर्च ग्रुप में काम करने वाले न तो हॉफ और न ही मजोर को वास्तविक सिलिकॉन डिजाइन करने का अनुभव था, और डिजाइन समूह पहले से ही मेमोरी उपकरणों के विकास के साथ काम कर रहा था। अप्रैल 1970 में, एमओएस डिजाइन समूह चलाने वाले लेस्ली एल. वदास्ज़|लेस्ली वदास्ज़ ने परियोजना को संभालने के लिए फेयरचाइल्ड सेमीकंडक्टर से फेडेरिको फागिन को काम पर रखा था।[15] Faggin ने पहले से ही MOS सिलिकॉन गेट प्रौद्योगिकी के संपूर्ण विकास और इसके साथ बने पहले वाणिज्यिक एकीकृत सर्किट (IC) के डिजाइन का नेतृत्व करके अपना नाम बना लिया था। नई तकनीक पूरे सेमीकंडक्टर बाजार को बदलने वाली थी।
इंटीग्रेटेड सर्किट में ट्रांजिस्टर और रेसिस्टर्स जैसे कई अलग-अलग घटक होते हैं जो अंतर्निहित सिलिकॉन को डोपेंट के साथ मिलाकर उत्पादित किए जाते हैं। यह आमतौर पर चिप को रासायनिक गैस की उपस्थिति में गर्म करके पूरा किया जाता है, जो सतह में फैल जाती है। पहले, सतह पर जमा अल्युमीनियम तारों का उपयोग करके सर्किट बनाने के लिए अलग-अलग घटकों को साथ जोड़ा गया था। चूंकि एल्युमीनियम 600 डिग्री पर और सिलिकॉन 1000 डिग्री पर पिघलता है, निशानों को आमतौर पर अंतिम चरण के रूप में जमा करना पड़ता है, जो अक्सर उत्पादन चक्र को जटिल बनाता है।
1967 में, बेल लैब्स ने एमओएस ट्रांजिस्टर बनाने के बारे में पेपर जारी किया जिसमें धातु के बजाय सिलिकॉन से बने स्व-संरेखित द्वार थे। हालाँकि, ये डिवाइस प्रूफ-ऑफ-कॉन्सेप्ट थे और इनका उपयोग IC बनाने के लिए नहीं किया जा सकता था। Faggin और टॉम क्लेन ने जिज्ञासा को लिया और विश्वसनीय आईसी बनाने के लिए आवश्यक पूरी प्रक्रिया प्रौद्योगिकी विकसित की। Faggin ने Federico Faggin#Fairchild 3708 का डिज़ाइन और निर्माण भी किया,[16] एसजीटी के साथ बनाया गया पहला आईसी, पहली बार 1968 के अंत में बेचा गया, और इलेक्ट्रॉनिक्स के कवर पर चित्रित किया गया (29 सितंबर 1969)।[17] 1968 में।[15] सिलिकॉन गेट तकनीक ने लीकेज करंट को 100 गुना से अधिक कम कर दिया, जिससे DRAMs (डायनेमिक रैंडम एक्सेस मेमोरी) जैसे परिष्कृत डायनेमिक सर्किट संभव हो गए। इसने फाटकों के लिए उपयोग किए जाने वाले अत्यधिक डोप्ड सिलिकॉन को इंटरकनेक्शन बनाने की अनुमति दी, जिससे माइक्रोप्रोसेसरों जैसे यादृच्छिक-तर्क आईसी के सर्किट घनत्व में काफी सुधार हुआ।
इस तकनीक का मतलब था कि प्रक्रिया में किसी भी समय इंटरकनेक्शन किए जा सकते हैं। इससे भी महत्वपूर्ण बात यह है कि तारों को उसी उपकरण का उपयोग करके जमा किया गया था जिससे बाकी घटकों को बनाया गया था। इसका मतलब यह था कि विभिन्न मशीन प्रकारों के बीच लेआउट में मामूली अंतर समाप्त हो गया था। पहले इंटरकनेक्ट को आवश्यकता से अधिक बड़ा होना पड़ता था ताकि यह सुनिश्चित किया जा सके कि एल्यूमीनियम सिलिकॉन घटकों को छूता है जो मशीनरी में अशुद्धियों के कारण ऑफसेट हो जाएगा। इस मुद्दे को समाप्त करने के साथ, सर्किट को साथ बहुत करीब रखा जा सकता है, घटकों के घनत्व को तुरंत दोगुना कर सकता है, और इस प्रकार उनकी लागत को उसी राशि से कम कर सकता है। इसके अतिरिक्त, एल्यूमीनियम तारों ने संधारित्र के रूप में काम किया जो सिग्नल की गति को सीमित करता था; इन्हें हटाने से चिप्स तेज गति से चलने लगे।[18][19] इंटेल में, Faggin ने इस स्व-संरेखित गेट प्रक्रिया का उपयोग करके नए प्रोसेसर का डिज़ाइन शुरू किया। फागिन के इंटेल कंपनी में शामिल होने के कुछ दिनों बाद ही शिमा जापान से आ गईं। उन्हें यह जानकर निराशा हुई कि दिसंबर में उनके जाने के बाद से परियोजना पर कोई काम नहीं हुआ है, और अपनी चिंता व्यक्त की कि मूल कार्यक्रम अब असंभव था। फागिन ने हर दिन रात में अच्छी तरह से काम करने का जवाब दिया, और शिमा मदद करने के लिए और छह महीने तक रुकी रही। आवश्यक सर्किट घनत्व तक पहुंचने के लिए अतिरिक्त अग्रिमों की आवश्यकता थी। इन अग्रिमों में से दबे हुए संपर्कों का उपयोग था[20][21] इसने सिलिकॉन कनेक्टिंग तारों को सीधे घटकों से जोड़ने की अनुमति दी। और यह पता लगा रहा था कि मास्किंग चरणों में से के हिस्से के रूप में सिलिकॉन गेट के साथ बूटस्ट्रैप लोड कैसे जोड़ा जाए,[22] प्रसंस्करण से चरण को समाप्त करना।[15] फागिन द्वारा इन दो नवाचारों के बिना, हॉफ की वास्तुकला को ही चिप में साकार नहीं किया जा सकता था।
उत्पादन में
उस समय इंटेल की चिप-नामकरण योजना प्रत्येक घटक के लिए चार अंकों की संख्या का उपयोग करती थी। पहला अंक उपयोग की गई प्रक्रिया प्रौद्योगिकी को इंगित करता है, दूसरा अंक सामान्य कार्य को इंगित करता है, और अंतिम दो अंक उस घटक प्रकार के विकास में अनुक्रमिक संख्या निर्दिष्ट करते हैं। इस परिपाटी का उपयोग करते हुए, चिप्स को 1302, 1105, 1507, और 1202 के रूप में जाना जाता था। फागिन ने महसूस किया कि यह इस तथ्य को अस्पष्ट कर देगा कि उन्होंने सुसंगत सेट का गठन किया, और उन्हें 4000 परिवार के रूप में नाम देने का फैसला किया।[23] चार चिप्स निम्नलिखित थे: 4001, 256-बाइट 4-बिट रोम; 4002, डीआरएएम चार 20-निबल रजिस्टरों के साथ; 4003, I/O सीरियल और समानांतर आउटपुट के साथ 10-बिट स्टैटिक शिफ्ट रजिस्टर के साथ; और 4004 सीपीयू। पूरी तरह से विस्तारित प्रणाली कुल 4 kB ROM के लिए 16 4001, RAM के कुल 1,280 निबल्स (640) बाइट्स के लिए 16 4002 और 4003 की असीमित संख्या का समर्थन कर सकती है। 4003 4001 पर प्रोग्राम करने योग्य इनपुट और आउटपुट पिन से जुड़े थे और 4002 पर आउटपुट पिन से सीधे सीपीयू से नहीं जुड़े थे। [8]
डिजाइन पूरा होने के साथ, शिमा कैलकुलेटर के प्रोटोटाइप का निर्माण शुरू करने के लिए जापान लौट आई। 4001 के पहले वेफर्स को अक्टूबर 1970 में संसाधित किया गया था,[15] इसके बाद नवंबर में 4003 और 4002। 4002 मामूली समस्या साबित हुई जिसे आसानी से ठीक कर लिया गया। पहले 4004 दिसंबर के अंत में पहुंचे, और पूरी तरह से गैर-कार्यात्मक थे। चिप की जांच करते हुए फागिन ने पाया कि दफन-संपर्क निर्माण चरण को छोड़ दिया गया था। दूसरा रन जनवरी 1971 में गढ़ा गया और 4004 ने दो छोटी समस्याओं को छोड़कर पूरी तरह से काम किया।
शिमा के आते ही फागिन इन चिप्स के नमूने भेज रहे थे। अप्रैल में, उन्हें पता चला कि कैलकुलेटर प्रोटोटाइप चालू था। उस महीने बाद में, शिमा ने इंटेल को 4001 रोम के लिए अंतिम मास्क भेजा, डिजाइन अब पूरा हो गया था। इसमें 4004, दो 4002, तीन 4003 और चार 4001 चिप्स शामिल थे। अतिरिक्त 4001 ने वैकल्पिक वर्गमूल फलन प्रदान किया। फागिन को 4001 में निराशाजनक समस्या मिलने के बाद अंतिम परिवर्तन जोड़ा गया, जो केवल तब हुआ जब चिप्स गर्म थे। नया रजिस्टर डिकोडर सर्किट जोड़ना फागिन का समाधान था। 4002 में भी यही समस्या देखी गई थी और उसी समाधान का उपयोग किया गया था। अगस्त 1971 में मात्रा में उत्पादन शुरू हुआ।[24]
=== 4004 === का विपणन शिमा को कॉल के दौरान, फागिन को पता चला कि बुसिकॉम वित्तीय कठिनाई में था और यदि चिप की कीमत कम नहीं की गई तो वह विफल हो जाएगा। फागिन ने नोयस को विशिष्टता समझौते से इंटेल को मुक्त करने के बदले में कीमत कम करने के लिए राजी किया। मई 1971 में Busicom ने इस शर्त पर सहमति व्यक्त की कि इसका उपयोग किसी अन्य कैलकुलेटर परियोजना के लिए नहीं किया जाएगा और इंटेल उनकी $60,000 की विकास लागत चुकाएगा।[24] मार्केटिंग फोकस के इस बदलाव के साथ चिप परिवार का नाम बदलकर MCS-4 कर दिया गया, माइक्रो कंप्यूटर सिस्टम, 4-बिट के लिए छोटा।[23]
इंटेल प्रबंधन को संदेह था कि उनकी बिक्री टीम अपने ग्राहकों को उत्पाद के बारे में बता सकती है। जैसा कि इंटेल अब मेमोरी मार्केट में सफल था, वे चिंतित थे कि 4004 बाजार को भ्रमित कर सकता है और इसे विज्ञापित करने में संकोच कर रहा था।[24] उन्हें डर था कि वर्तमान इंटेल ग्राहक नए उत्पाद को प्रतियोगिता के रूप में देख सकते हैं, इसके बजाय प्रतिस्पर्धियों से मेमोरी खरीद सकते हैं।[25] हॉफ और मेजर भी चिंतित हैं कि डिजाइन की सीमाएं उन उपयोगकर्ताओं के लिए कम दिलचस्प होंगी जो उस समय बाजार में प्रवेश करने वाले नए 16-बिट मिनी कंप्यूटर के आदी थे।[26] 1971 की गर्मियों में यह सब बदल गया, जब टेक्सस उपकरण्स के पूर्व एड गेलबैक ने मार्केटिंग विभाग संभाला और तुरंत सार्वजनिक रूप से उत्पाद की घोषणा करने की योजना शुरू की।[26] यह नवंबर 1971 में हुआ जब इंटेल ने एकीकृत इलेक्ट्रॉनिक्स के नए युग की घोषणा करते हुए विज्ञापन चलाए,[27] पहली बार इलेक्ट्रॉनिक समाचार के 15 नवंबर संस्करण में दिखाई दे रहा है।[28]
8008
4004 सामान्य उपयोग के लिए उपलब्ध पहला व्यावसायिक माइक्रोप्रोसेसर बन गया।[lower-alpha 1] यह लगभग नहीं था।[26] दिसंबर 1969 में, कंप्यूटर टर्मिनल कॉर्पोरेशन (CTC) द्वारा इंटेल से संपर्क किया गया था कि वे कंप्यूटर टर्मिनल के लिए कस्टम बाइपोलर मेमोरी चिप का निर्माण करें, जिसे वे डिजाइन कर रहे थे, डेटापॉइंट 2200। मेज़र और हॉफ ने अपने सीपीयू डिज़ाइन पर विचार किया और निष्कर्ष निकाला कि यह उससे अधिक जटिल नहीं था। 4004, और यह कि इसे सिंगल-चिप 8-बिट CPU के रूप में लागू किया जा सकता है।[14] Faggin को काम पर रखने से कुछ हफ्ते पहले, मार्च 1970 में Intel ने 8008 को डिजाइन करने के लिए Hal Feney को काम पर रखा था, उस समय Intel के नामकरण सम्मेलन के बाद 1201 कहा जाता था। हालांकि, सीटीसी ने शुरू में अपने सीपीयू के पारंपरिक टीटीएल कार्यान्वयन के साथ आगे बढ़ने का फैसला किया और परियोजना को प्राथमिकता में कम कर दिया गया। फेनी को अन्य परियोजनाओं के लिए नियुक्त किया गया था और अंततः 4000 पारिवारिक चिप्स के परीक्षण के साथ फागिन की मदद करने के लिए समाप्त हो गया।[29] जनवरी 1971 में, फ़ेनी को फ़ेगिन की देखरेख में 1201 में वापस सौंप दिया गया और मार्च 1972 में उत्पादन चिप्स उपलब्ध हो गए। मई में, हॉफ़ और मेज़र संयुक्त राज्य अमेरिका के आसपास दो सीपीयू डिज़ाइन पेश करने के लिए स्पीकिंग टूर पर गए। दो डिज़ाइनों के बीच ट्रेडऑफ़ यह था कि 4004 और इसकी मेमोरी और I/O चिप्स के साथ पूर्ण कंप्यूटर सिस्टम बनाना बहुत आसान था जबकि 8008 अधिक लचीला था, इसमें 16 kB का बड़ा एड्रेस स्पेस था, और अधिक निर्देश दिए गए थे। महत्वपूर्ण अंतर यह है कि जहां न्यूनतम 4004 सिस्टम केवल दो चिप्स, 4004 और 4001 (256-बाइट रोम) का उपयोग करके बनाया जा सकता है, वहीं 8008 को मेमोरी और आई/ओ कार्यों के साथ इंटरफेस करने के लिए कम से कम 20 अतिरिक्त टीटीएल घटकों की आवश्यकता होगी।[30] दो डिजाइनों ने खुद को अलग-अलग भूमिकाओं में इस्तेमाल किया। 4004 का उपयोग वहां किया गया था जहां कार्यान्वयन की लागत प्रमुख चिंता थी, और [[माइक्रोवेव ओवन]] या ट्रैफिक लाइट और इसी तरह की भूमिकाओं जैसे अनुप्रयोगों के लिए एम्बेडेड नियंत्रकों में व्यापक रूप से उपयोग किया जाने लगा। इसके बजाय 8008 ने खुद को ज्यादातर उपयोगकर्ता-प्रोग्राम करने योग्य अनुप्रयोगों में इस्तेमाल किया, जैसे कि कंप्यूटर टर्मिनल, माइक्रो कंप्यूटर और इसी तरह की भूमिकाएं। कार्यक्षमता में यह विभाजन आज तक बना हुआ है, जिसमें पूर्व को microcontroller के रूप में जाना जाता है।[30]
समकालीन सीपीयू चिप्स
लगभग उसी समय तीन अन्य सीपीयू चिप डिजाइनों का उत्पादन किया गया: चार-चरण प्रणाली AL1, 1969 में किया गया; MP944, 1970 में पूरा हुआ और F-14 टॉमकैट फाइटर जेट में इस्तेमाल किया गया; और टेक्सास इंस्ट्रूमेंट्स TMS-0100 चिप, 17 सितंबर 1971 को घोषित की गई। MP944 एकल प्रोसेसर इकाई बनाने वाली छह चिप्स का संग्रह था। TMS0100 चिप को मूल पदनाम TMS1802NC के साथ चिप पर कैलकुलेटर के रूप में प्रस्तुत किया गया था।[31] इस चिप में बहुत ही आदिम सीपीयू होता है और इसका उपयोग केवल विभिन्न सरल चार-फ़ंक्शन कैलकुलेटर को लागू करने के लिए किया जा सकता है। यह 1974 में पेश किए गए TMS1000 का अग्रदूत है, जिसे पहला माइक्रोकंट्रोलर माना जाता है- यानी, चिप पर कंप्यूटर जिसमें न केवल सीपीयू होता है, बल्कि रोम, रैम और आई / ओ फ़ंक्शन भी होते हैं।[32] Intel द्वारा विकसित चार चिप्स का MCS-4 परिवार, जिनमें से 4004 CPU या माइक्रोप्रोसेसर है, सिंगल-चिप TMS1000 की तुलना में कहीं अधिक बहुमुखी और शक्तिशाली था, जिससे विभिन्न अनुप्रयोगों के लिए विभिन्न प्रकार के छोटे कंप्यूटरों का निर्माण किया जा सकता था। Zilog, पूरी तरह से माइक्रोप्रोसेसरों और माइक्रोकंट्रोलर्स को समर्पित पहली कंपनी है, जिसे 1974 के अंत में Federico Faggin और Ralph Ungermann द्वारा शुरू किया गया था।[33][34] टिप्पणी: यदि "माइक्रोप्रोसेसर" शब्द का उपयोग एकल चिप में एकीकृत सामान्य-उद्देश्य वाले सीपीयू को निर्दिष्ट करने के लिए किया जाता है, तो 4004 से पहले मौजूद तथाकथित माइक्रोप्रोसेसर चिप्स में से कोई भी उस नाम के लायक नहीं है।
विवरण
4004 10 माइक्रोमीटर प्रक्रिया सिलिकॉन-गेट एन्हांसमेंट-लोड पीएमओएस तर्क तकनीक का उपयोग करता है 12 mm2 die[36] और लगभग निष्पादित कर सकते हैं 92000 निर्देश प्रति सेकंड; एकल निर्देश चक्र है 10.8 microseconds.[37] मूल घड़ी की दर डिज़ाइन लक्ष्य 1 मेगाहर्ट्ज था, आईबीएम 1620 मॉडल I के समान।
इंटेल 4004 को रूबीलिथ फोटो की बड़ी शीट पर 500x आवर्धन पर भौतिक रूप से प्रत्येक पैटर्न को काटकर उत्पादित मास्क का उपयोग करके बनाया गया था, और इसे दोहराते हुए, वर्तमान कंप्यूटर ग्राफिक डिज़ाइन क्षमताओं द्वारा अप्रचलित प्रक्रिया को दोहराया गया था।[38] उत्पादित चिप्स के परीक्षण के उद्देश्य से, Faggin ने MCS-4 परिवार के सिलिकॉन वेफर (इलेक्ट्रॉनिक्स) के लिए परीक्षक विकसित किया जो स्वयं 4004 चिप द्वारा संचालित था। परीक्षक ने प्रबंधन के लिए प्रमाण के रूप में भी काम किया कि Intel 4004 माइक्रोप्रोसेसर का उपयोग न केवल कैलकुलेटर जैसे उत्पादों में किया जा सकता है, बल्कि नियंत्रण अनुप्रयोगों के लिए भी किया जा सकता है।[39] 4004 में मेमोरी-चिप चयन और I/O के प्रत्यक्ष निम्न-स्तरीय नियंत्रण के लिए कार्य शामिल हैं, जिन्हें आमतौर पर माइक्रोप्रोसेसर द्वारा नियंत्रित नहीं किया जाता है; हालाँकि, इसकी कार्यक्षमता इस मायने में सीमित है कि यह RAM से कोड निष्पादित नहीं कर सकता है और ROM में जो भी निर्देश दिए गए हैं, तक सीमित है (या स्वतंत्र रूप से लोड की गई RAM ROM के रूप में काम कर रही है - किसी भी स्थिति में, प्रोसेसर स्वयं डेटा लिखने या स्थानांतरित करने में असमर्थ है। निष्पादन योग्य मेमोरी स्पेस)। RAM और ROM भागों के चिप्स भी उनके प्राथमिक मेमोरी फ़ंक्शन के साथ I/O फ़ंक्शंस के एकीकरण में असामान्य हैं। इस विभाजन ने MCS-4 प्रणाली में न्यूनतम भाग संख्या को महत्वपूर्ण रूप से कम कर दिया, लेकिन अपेक्षाकृत उच्च-स्तरीय डेटा-स्थानांतरण निर्देशों को स्वीकार करने, डीकोड करने और निष्पादित करने के लिए मेमोरी चिप्स पर निश्चित मात्रा में प्रोसेसर जैसे तर्क को शामिल करने की आवश्यकता थी।
4004 सिस्टम के लिए मानक व्यवस्था 16 × 4001 ROM चिप्स (एकल बैंक में) और 16 × 4002 RAM चिप्स (चार के चार बैंकों में) तक कुछ भी है, जो साथ 4 KB प्रोग्राम स्टोरेज, 1024 + 256 निबल्स प्रदान करते हैं। डेटा/स्थिति भंडारण, प्लस 64 आउटपुट और 64 इनपुट/आउटपुट बाह्य डेटा/नियंत्रण रेखाएं (जो स्वयं को संचालित करने के लिए उपयोग की जा सकती हैं, उदाहरण के लिए 4003)। इंटेल का MCS-4 प्रलेखन, हालांकि, दावा करता है कि किसी भी संयोजन में 48 ROM और RAM चिप्स (192 बाहरी नियंत्रण रेखा तक प्रदान करना) को साधारण गेटिंग हार्डवेयर के साथ 4004 से जोड़ा जा सकता है, लेकिन इसके बारे में कोई और विवरण या उदाहरण देने से इनकार करता है। यह वास्तव में कैसे प्राप्त किया जाएगा।
तकनीकी विनिर्देश
| ||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
- अधिकतम क्लॉक रेट 740 किलोहर्ट्ज़ है। 4004 की शुरुआती 1971 रिलीज पर यह अधिकतम घड़ी रेटिंग थी।[lower-alpha 2]
- निर्देश चक्र समय: न्यूनतम 10.8 μs[37](8 घड़ी चक्र प्रति मशीन चक्र)।
- निर्देश निष्पादन समय 1 या 2 मशीन चक्र (10.8 या 21.6 μs), 46250 को 92500 निर्देश प्रति सेकंड।
- दो 8-अंकीय दशमलव संख्याएँ (32 बिट प्रत्येक, 4-बिट BCD अंक मानकर) जोड़ने पर दावा किया गया 850 μs, या लगभग 79 मशीन चक्र (632 क्लॉक टिक), औसतन 10 चक्र (80 टिक) से कम का होता है। प्रति अंक जोड़ी और 1176 × 8-अंकीय जोड़ प्रति सेकंड की परिचालन गति[lower-alpha 3]
- अलग कार्यक्रम और डेटा भंडारण। हार्वर्ड वास्तुकला डिज़ाइन के विपरीत, हालांकि, जो अलग-अलग कंप्यूटर बसों का उपयोग करते हैं, 4004, पिन काउंट डाउन रखने की आवश्यकता के साथ, स्थानांतरित करने के लिए बहुसंकेतक 4-बिट बस का उपयोग करता है:
- 12-बिट पते,
- 8-बिट निर्देश,
- 4-बिट डेटा शब्द (डेटा प्रकार)।
- RAM के 5120 बिट्स (640 बाइट्स के बराबर) को सीधे संबोधित करने में सक्षम, 1280 4-बिट वर्णों के रूप में संग्रहीत और 1024 डेटा और 256 स्थिति वर्णों (512 और 128 बाइट्स) का प्रतिनिधित्व करने वाले समूहों में व्यवस्थित।[lower-alpha 4]
- सीधे संबोधित करने में सक्षम 32768 ROM के बिट्स, 4096 8-बिट शब्दों (यानी बाइट्स) के बराबर और व्यवस्थित।[lower-alpha 5]
- निर्देश सेट में 46 निर्देश होते हैं (जिनमें से 41 8 बिट चौड़े और 5 16 बिट चौड़े थे)।
- रजिस्टर सेट में 4 बिट्स के 16 रजिस्टर होते हैं।
- आंतरिक सबरूटीन आंतरिक स्टैक, 3 स्तर गहरा।
तर्क स्तर
| Symbol | Min. | Max |
|---|---|---|
| VSS–DD | +15 V − 5% | +15 V + 5% |
| VIL | VDD | VSS − 5.5 V |
| VIH | VSS − 1.5 V | VSS + 0.3 V |
| VOL | VSS − 12 V | VSS − 6.5 V |
| VOH | VSS − 0.5 V | VSS |
समर्थन चिप्स
- 4001: 256-बाइट ROM (256 8-बिट प्रोग्राम निर्देश) और बिल्ट-इन 4-बिट इनपुट/आउटपुट|I/O पोर्ट। सिस्टम में 4008/4009 जोड़ी के साथ 4001 ROM+I/O चिप का उपयोग नहीं किया जा सकता है।[40]
- 4002: 40-बाइट रैंडम एक्सेस मेमोरी (80 4-बिट डेटा शब्द) और बिल्ट-इन 4-बिट आउटपुट पोर्ट; चिप के रैम भाग को 20 4-बिट शब्दों के 4 रजिस्टरों में व्यवस्थित किया गया है:
- 4003: कीबोर्ड, डिस्प्ले, प्रिंटर आदि को स्कैन करने के लिए 10-बिट समानांतर आउटपुट शिफ्ट रजिस्टर।
- 4008: मानक मेमोरी चिप्स तक पहुंच के लिए 8-बिट एड्रेस लैच और बिल्ट-इन 4-बिट चिप-सिलेक्ट और आई/ओ पोर्ट।
- 4009: मानक मेमोरी और I/O चिप्स के लिए प्रोग्राम और I/O एक्सेस कन्वर्टर।
- 4269: कीबोर्ड/डिस्प्ले इंटरफेस।
- 4289: मेमोरी इंटरफ़ेस (4008 और 4009 के संयुक्त कार्य)।
इंटेल द्वारा वर्णित न्यूनतम सिस्टम विनिर्देश में 256-बाइट 4001 प्रोग्राम ROM के साथ 4004 शामिल है; न्यूनतम-जटिलता अनुप्रयोगों में अलग रैम की कोई स्पष्ट आवश्यकता नहीं है, 4004 के ऑनबोर्ड इंडेक्स रजिस्टरों की बड़ी संख्या के लिए धन्यवाद, जो 16 × 4-बिट या 8 × 8-बिट वर्णों (या मिश्रण) के काम करने वाले रैम के बराबर का प्रतिनिधित्व करते हैं, न ही सरल इंटरफ़ेस चिप्स के लिए ROM के अंतर्निर्मित I/O लाइनों के लिए धन्यवाद। हालाँकि, जैसे-जैसे परियोजना की जटिलता बढ़ती है, विभिन्न अन्य समर्थन चिप्स उपयोगी होने लगते हैं।
पैकेजिंग
Intel MCS-4 लाइन के प्रोसेसर के कई संस्करण तैयार किए गए थे। शुरुआती संस्करण, सी चिह्नित (जैसे सी 4004), सिरेमिक थे और चिप्स के पीछे सफेद और भूरे रंग के ज़ेबरा पैटर्न का इस्तेमाल करते थे, जिन्हें अक्सर ग्रे निशान कहा जाता था। चिप्स की अगली पीढ़ी सादे सफेद सिरेमिक (C भी चिह्नित) और फिर गहरे भूरे रंग के सिरेमिक (D) थे। MCS-4 परिवार के कई नवीनतम संस्करण भी प्लास्टिक (P) से निर्मित किए गए थे।
The ceramic C4004 variant without grey traces
- Intel D4004.jpg
The ceramic D4004 variant
- Intel P4004.jpg
The plastic P4004 variant
प्रयोग करें
माइक्रोप्रोसेसर का उपयोग करने वाला पहला व्यावसायिक उत्पाद Busicom कैलकुलेटर 141-पीएफ था। 4004 का उपयोग पहले माइक्रोप्रोसेसर-नियंत्रित पिनबॉल गेम में भी किया गया था, जो 1974 में बाली निर्माण के लिए डेव नटिंग एसोसिएट्स द्वारा निर्मित प्रोटोटाइप था।
1996 में, अमेरिकी पेटेंट कार्यालय ने आधिकारिक तौर पर श्री गैरी डब्ल्यू. बून और उनके नियोक्ता, टेक्सास इंस्ट्रूमेंट्स को सिंगल-चिप माइक्रोकंट्रोलर के आविष्कारक के रूप में मान्यता दी, 1990 में गिल्बर्ट पी. हयात को पेटेंट अनुदान को उलट दिया। भले ही पेटेंट की अवधि समाप्त हो गई थी। , गिल्बर्ट हयात के साथ पिछले अनुबंधों के विवरण के आधार पर संभावित वित्तीय प्रभाव के बारे में सोचा गया था।[41] बूने/हयात पेटेंट मामले के माइक्रोप्रोसेसर डिजाइनर और विशेषज्ञ गवाह निक ट्रेडेनिक के अनुसार:
Here are my opinions from [the] study [I conducted for the patent case]. The first microprocessor in a commercial product was the Four Phase Systems AL1. The first commercially available (sold as a component) microprocessor was the 4004 from Intel.[42]
एक लोकप्रिय मिथक यह है कि पायनियर 10, सौर मंडल छोड़ने वाला पहला अंतरिक्ष यान, इंटेल 4004 माइक्रोप्रोसेसर का उपयोग करता है। एम्स रिसर्च सेंटर के डॉ. लैरी लैशर के अनुसार, पायनियर टीम ने 4004 का मूल्यांकन किया था, लेकिन तय किया कि पायनियर की किसी भी परियोजना में शामिल करना उस समय बहुत नया था। 2006 में कंप्यूटर इतिहास संग्रहालय के लिए व्याख्यान में फेडेरिको फागिन ने स्वयं इस मिथक को दोहराया था।[43]
विरासत और मूल्य
Federico Faggin ने अपने आद्याक्षरों के साथ 4004 पर हस्ताक्षर किए क्योंकि वह जानता था कि उसके सिलिकॉन गेट डिजाइन ने माइक्रोप्रोसेसर के सार को मूर्त रूप दिया। पासे का कोना F.F पढ़ता है।[23]
15 नवंबर 2006 को, 4004 की 35वीं वर्षगांठ, इंटेल ने चिप की योजना, मुखौटा कार्य और उपयोगकर्ता पुस्तिका जारी करके मनाया।[44] पूरी तरह कार्यात्मक 41 × 58 सेमी,[45] Intel 4004 की 130× स्केल प्रतिकृति असतत ट्रांजिस्टर का उपयोग करके बनाई गई थी और 2006 में सांता क्लारा, कैलिफ़ोर्निया, कैलिफ़ोर्निया में Intel संग्रहालय में प्रदर्शित की गई थी।[46] 15 अक्टूबर 2010 को, राष्ट्रपति बराक ओबामा द्वारा 4004 पर उनके अग्रणी कार्य के लिए फागिन, हॉफ और माजर को प्रौद्योगिकी और नवाचार के राष्ट्रीय पदक से सम्मानित किया गया।[47]
यह भी देखें
- सेंट्रल एयर डेटा कंप्यूटर - पहला 20-बिट मिलिट्री माइक्रोप्रोसेसर जून 1970 में अमेरिकी नौसेना F-14 टॉमकैट फाइटर जेट के लिए जारी किया गया था, इंटेल 4004 जारी होने से लगभग 1.5 साल पहले
टिप्पणियाँ
- ↑ Several microprocessors had been designed or built by this point, but were not available for purchase outside the products they were part of.
- ↑ Although the early documentation states "0.75 MHz", this is at odds with the timing diagrams, which specify a minimum overall cycle time of 1350 ns (=741 kHz) and a maximum of 2010 ns (=498 kHz).
- ↑ This statistic comes from the same document as the "0.75 MHz" claim and which appears to inaccurately round off the true figures for the purposes of summary. 850 μs with a minimum 10.8 μs cycle time would in truth be 78.7 machine cycles, or roughly 629 clock ticks. As the processor is locked into an 8-tick cycle, it is more likely that this operation would take 79 or even 80 full cycles, thus 632 to 640 ticks and 853 to 864 μs (or 854 to 865 μs at a true 740 kHz), and reducing the actual execution speed to 1157–1172 (or 1156–1171) 8-digit additions per second.
- ↑ However, this could only be used as working / data memory, and was non-executable: program code could not be stored in or run from RAM, as the processor kept the two memory areas strictly segregated at the microcode level. Instruction fetching forced assertion of the ROM chip-select line (and deassertion of the RAM select lines), and the chip had no way to "write" data to anything other than an IO port whilst the ROM area was selected.
- ↑ The only part of the 4004 memory space capable of storing executable code, though also usable for general-purpose storage.
संदर्भ
- ↑ "The Life Cycle of a CPU". www.cpushack.com.
- ↑ "The 40th birthday of—maybe—the first microprocessor, the Intel 4004". 15 November 2011.
- ↑ "The Story of the Intel 4004". Intel.
- ↑ "The Intel 4004 Microprocessor and the Silicon Gate Technology: The Busicom Engineering Prototype". Intel4004.com.
- ↑ "Olivetti Programma 101 Electronic Calculator". The Old Calculator Web Museum.
technically, the machine was a programmable calculator, not a computer.
- ↑ "2008/107/1 Computer, Programma 101, and documents (3), plastic / metal / paper / electronic components, hardware architect Pier Giorgio Perotto, designed by Mario Bellini, made by Olivetti, Italy, 1965–1971". www.powerhousemuseum.com (in English). Retrieved 2016-03-20.
- ↑ Faggin et al. 1996, p. 10.
- ↑ 8.0 8.1 8.2 Faggin et al. 1996, p. 11.
- ↑ 9.0 9.1 9.2 Faggin et al. 1996, p. 12.
- ↑ Possibly he had confused the Plessey name with that of Massey Ferguson, makers of agricultural machinery.
- ↑ Aspray, William (1994-05-25). "Oral-History: Tadashi Sasaki". Interview #211 for the Center for the History of Electrical Engineering. The Institute of Electrical and Electronics Engineers, Inc. Retrieved 2013-01-02.
- ↑ Faggin et al. 1996, p. 13.
- ↑ Faggin et al. 1996, p. 14.
- ↑ 14.0 14.1 14.2 Faggin et al. 1996, p. 15.
- ↑ 15.0 15.1 15.2 15.3 Faggin et al. 1996, p. 16.
- ↑ Faggin, Federico. "A faster generation of MOS devices with low thresholds is riding the crest of the new wave, silicon-gate IC's". Retrieved 3 June 2017.
- ↑ Faggin, Federico. "Earliest Published Papers". Retrieved 3 June 2017.
- ↑ Faggin, Federico. "The New Methodology for Random Logic Design". Retrieved 3 June 2017.
- ↑ Federico Faggin, T. Klein (1970). "Silicon-Gate Technology". Solid State Electronics. Vol. 13. pp. 1125–1144
- ↑ Faggin, Federico. "The Buried Contact". Retrieved 3 June 2017.
- ↑ "Inductee Detail". National Inventors Hall of Fame. July 25, 2016.
- ↑ Faggin, Federico. "The Bootstrap Load". Retrieved 3 June 2017.
- ↑ 23.0 23.1 23.2 "Federico Faggin's Signature". Intel4004.com. Retrieved 2012-08-21.
- ↑ 24.0 24.1 24.2 Faggin et al. 1996, p. 17.
- ↑ "Intel 4004 Microprocessor 35th Anniversary". YouTube.
{{cite web}}: CS1 maint: url-status (link) - ↑ 26.0 26.1 26.2 Faggin et al. 1996, p. 18.
- ↑ Cass, Stephen (2 July 2018). "Chip Hall of Fame: Intel 4004 Microprocessor". Retrieved 5 February 2019.
- ↑ Gilder, George (1990). Microcosm: the quantum revolution in economics and technology. Simon and Schuster. p. 107. ISBN 978-0-671-70592-3.
Intel's first advertisement for the 4004 appeared in the November 15, 1971 issue of Electronic News
- ↑ Faggin et al. 1996, p. 19.
- ↑ 30.0 30.1 Faggin et al. 1996, p. 19.
- ↑ Woerner, Joerg (16 November 2001). "The "Calculator-on-a-chip"". Datamath Calculator Museum. Retrieved 22 March 2016.
- ↑ Woerner, Joerg (26 February 2001). "Texas Instruments: They invented the Microcontroller". Datamath Calculator Museum. Retrieved 22 March 2016.
- ↑ "ZILOG Oral History Panel on the Founding of the Company and the development of the Z80 Microprocessor" (PDF).
- ↑ "Zilog | History of Computer Communications". historyofcomputercommunications.info.
- ↑ Intel 4004 microprocessor family, retrieved 14 Dec 2011.
- ↑ "History of Computing Industrial Era 1970–1971". 2010-10-19. Archived from the original on 2012-06-25. Retrieved 2016-05-05.
In February Intel releases the 4004 microprocessor to the market. It has 12 sq mm die size and 16 pins which fit into a motherboard.
- ↑ 37.0 37.1 "Intel 4004 datasheet" (PDF) (published 2010-07-06). 1987. Archived from the original (PDF) on 2011-06-01. Retrieved 2020-12-18.
- ↑ "Intel's Accidental Revolution". CNet.com. Archived from the original on 2012-07-11. Retrieved 2009-07-30.
- ↑ Hendrie, Gardner (2006). "Oral History of Federico Faggin" (PDF). Computer History Museum. Archived from the original (PDF) on 2017-01-10. Retrieved 2017-01-24.
- ↑ IMPORTANT section at page 25: http://www.intel.com/Assets/PDF/Manual/msc4.pdf.
- ↑ John Markoff (June 20, 1996). "For Texas Instruments, Some Bragging Rights". New York Times.
- ↑ "Dissertation 2004" (PDF). Retrieved 2017-11-14.
- ↑ "Intel 4004 Microprocessor 35th Anniversary". YouTube. Retrieved 2011-07-06.
- ↑ Intel 4004 Microprocessor Historical Materials, Intel Museum, 2009-11-15, accessed 2009-11-18
- ↑ "4004 @ 44: SVG Mask Artwork; New Busicom 141-PF replica PCB; Printer emulator". 2015-11-20. Retrieved 2016-05-05.
- ↑ "Intel 4004 -- 45th Anniversary Project". 2015-11-15. Retrieved 2016-04-02.
including fully functional 130x scale replicas of the 4004 built using discrete transistors, museum-durable keyboards and slide switches, and video display electronics.
- ↑ "President Obama Honors Nation's Top Scientists and Innovators". whitehouse.gov (Press release). 15 October 2010 – via National Archives.
स्रोत
पेटेंट
- US 3753011 14 अगस्त 1973। फागिन, फेडेरिको: बिजली की आपूर्ति व्यवस्थित द्वि-स्थिर सर्किट।
- US 3821715 28 जून 1974। हॉफ, मार्सियन; माजर, स्टेनली; फागिन, फेडेरिको: मल्टी-चिप डिजिटल कंप्यूटर के लिए मेमोरी सिस्टम।
ऐतिहासिक दस्तावेज
=== एकीकृत परिपथों के लिए एमओएस सिलिकॉन गेट प्रौद्योगिकी पर प्रारंभिक दस्तावेज जिसने 4004 === को सक्षम किया
- फागिन, एफ., क्लेन, टी., और वाडाज़, एल.: इंसुलेटेड गेट फील्ड इफेक्ट ट्रांजिस्टर इंटीग्रेटेड सर्किट विद सिलिकॉन गेट्स। IEDM (अंतर्राष्ट्रीय इलेक्ट्रॉन उपकरण बैठक) कार्यक्रम (अक्टूबर 1968) का आवरण और सार। सिलिकॉन गेट टेक्नोलॉजी (SGT) को पहली बार इसके डेवलपर, फेडेरिको फागिन द्वारा 23 अक्टूबर 1968 को IEDM में वाशिंगटन, डीसी में प्रस्तुत किया गया था। यह स्व-संरेखित गेट के साथ MOS एकीकृत सर्किट के निर्माण के लिए एकमात्र व्यावसायिक प्रक्रिया तकनीक थी जो थी बाद में अर्धचालक उद्योग द्वारा सार्वभौमिक रूप से अपनाया गया। एसजीटी वाणिज्यिक गतिशील रैम, सीसीडी छवि सेंसर, गैर वाष्पशील यादें और माइक्रोप्रोसेसर बनाने वाली पहली तकनीक थी, जो पहली बार एलएसआई एकीकृत सर्किट वाले सामान्य प्रयोजन के कंप्यूटर के सभी मौलिक तत्व प्रदान करती है।
- फेडेरिको फागिन और थॉमस क्लेन.: सिलिकॉन-गेट आईसी के न्यू वेव, न्यू वेव के क्रेस्ट की सवारी कर रहा है। इलेक्ट्रॉनिक्स पत्रिका का कवर (29 सितंबर 1969)। इलेक्ट्रॉनिक्स लेख फेयरचाइल्ड 3708 का परिचय देता है, जिसे 1968 में फेडेरिको फागिन द्वारा डिजाइन किया गया था। यह सिलिकॉन गेट टेक्नोलॉजी का उपयोग करने वाला दुनिया का पहला व्यावसायिक एकीकृत सर्किट था, जो इसकी व्यवहार्यता को साबित करता है, और यह नई तकनीक का पहला अनुप्रयोग था।
- एफ। फागिन, टी. क्लेन: सिलिकॉन-गेट टेक्नोलॉजी। सॉलिड स्टेट इलेक्ट्रॉनिक्स, 1970, वो. 13, पीपी. 1125–1144
=== इंटेल 4004 === पर सबसे पुराने दस्तावेज़
- इनिशियल्स F.F. (फेडेरिको फागिन) 4004 डिजाइन (1971) पर। 4004 में शुरुआती F.F है। इसके डिजाइनर, फेडेरिको फागिन, चिप के कोने पर उकेरा हुआ है। चिप पर हस्ताक्षर करना गर्वित ग्रन्थकारिता का सहज भाव था और कई इंटेल डिजाइनरों द्वारा उनके बाद अनुकरण किया गया मूल विचार भी था।
- एफ। Faggin और M. E. Hoff: मानक भागों और कस्टम डिजाइन चार-चिप प्रोसेसर किट में विलय। इलेक्ट्रॉनिक्स/24 अप्रैल 1972, पीपी। 112–116। इंटेल मेमोरी डिज़ाइन के पीपी. 6–27 से 6–31 पर पुनर्मुद्रित हैंडबुक: अगस्त 1973।
- एफ। फागिन, एम. शिमा, एम.ई. हॉफ जूनियर, एच. फेनी, एस. मजोर: द एमसीएस-4—एन एलएसआई माइक्रो कंप्यूटर सिस्टम। IEEE '72 क्षेत्र छह सम्मेलन। इंटेल मेमोरी डिज़ाइन के पीपी. 6–32 से 6–37 पर पुनर्मुद्रित हैंडबुक: अगस्त 1973।
- Busicom 141-PF प्रिंटिंग कैलकुलेटर इंजीनियरिंग प्रोटोटाइप (1971)। (कंप्यूटर इतिहास संग्रहालय, माउंटेन व्यू, सीए के लिए फेडेरिको फागिन का उपहार)। CHM संग्रह सूची में Busicom 141-PF डेस्कटॉप कैलकुलेटर के इंजीनियरिंग प्रोटोटाइप की तस्वीरें दिखाई गई हैं। इंजीनियरिंग प्रोटोटाइप ने कभी भी उत्पादित होने वाले दुनिया के पहले माइक्रोप्रोसेसर का इस्तेमाल किया। यह अपनी तरह का अनूठा प्रोटोटाइप बुसिकॉम के अध्यक्ष श्री योशियो कोजिमा द्वारा फेडेरिको फागिन को 4004 और तीन अन्य मेमोरी और आई/ओ चिप्स (एमसीएस-4 चिपसेट) के डिजाइन और विकास के उनके सफल नेतृत्व के लिए व्यक्तिगत उपहार था। ). 25 साल तक इसे अपने घर में रखने के बाद फागिन ने 1996 में सीएचएम को दान कर दिया।
- फागिन, एफ.; Capocaccia, F. नया एकीकृत MOS शिफ्ट रजिस्टर, कार्यवाही XV अंतर्राष्ट्रीय इलेक्ट्रॉनिक्स वैज्ञानिक कांग्रेस, रोम, अप्रैल 1968, पीपी। 143-152। यह पेपर फरवरी 1968 में फेडरिको फागिन के पालो आल्टो (सीए) में फेयरचाइल्ड के आर एंड डी में शामिल होने से पहले, 1967 के अंत में एसजीएस-फेयरचाइल्ड (अब एसटी माइक्रो) में विकसित उपन्यास स्थिर एमओएस शिफ्ट रजिस्टर का वर्णन करता है। फागिन ने बाद में इस नए शिफ्ट रजिस्टर का इस्तेमाल किया। MCS-4 चिप्स, 4004(1970) सहित।
अग्रिम पठन
- Faggin, Federico; Hoff, Marcian Jr.; Mazor, Stanley; Shima, Masatoshi (December 1996). "The history of the 4004". IEEE Micro. Vol. 16, no. 6. pp. 10–20.
- Intel 4004 Microprocessor 35th Anniversary - Live recording of presentations by Ted Hoff and Federico Faggin at the Computer History Museum for the 35th anniversary of the first microprocessor. (youtube.com)
- IEEE Solid State Circuits Magazine, Winter 2009 Vol.1 No.1. "The 4004 microprocessor of Faggin, Hoff, Mazor, and Shima".
- The MOS Silicon Gate Technology and the First Microprocessors, by Federico Faggin published in La Rivista del Nuovo Cimento, Italian Physical Society, Vol. 38, No. 12, 2015.
- "How we made the microprocessor" by Federico Faggin. Nature Electronics, Vol. 1, January 2018. Published online: 2018-01-08
बाहरी संबंध
- Intel's First Microprocessor—the Intel 4004: Intel Museum (Intel Corporate Archives) entry
- The Intel 4004: A testimonial from Federico Faggin, designer of the 4004 and developer of its enabling technology
- The New Methodology for Random Logic Design Used in the 4004 and in All the Early Intel Microprocessors
- Interview with Masatoshi Shima
- MCS-4 Micro Computer Set Data Sheet (12 pp)
- Intel 4004 -- 45th Anniversary Project, Schematics at the unofficial 4004 website, and a simulator in Java. Fully functional 130x scale replicas of the 4004 built using discrete transistors.
- The Crucial Role of Silicon Design in the Invention of the Microprocessor
- High resolution light microscope pictures of an Intel 4004 die together with a basic explanation of CMOS logic
- Intel 4004 Emulator, Assembler, and Disassembler: Simple programming tools for Intel 4004 in Javascript
- Datasheet Intel 4004
- Datasheet Intel MCS-4
- BuscomV2p1 schematic
- MSC-4 Assembly Language Programming Manual
- Chip Hall of Fame: Intel 4004 Microprocessor (IEEE Spectrum website)
- Story of the Intel 4004
.jpg){kind=link}
