तर्क अनुकरण: Difference between revisions
No edit summary |
No edit summary |
||
| (31 intermediate revisions by 5 users not shown) | |||
| Line 1: | Line 1: | ||
{{ | '''तर्क अनुकरण''' ('''लॉजिक सिम्युलेशन''') [[डिजिटल सर्किट|डिजिटल परिपथ]] और [[हार्डवेयर विवरण भाषा|हार्डवेयर विवरण भाषाओं]] के व्यवहार की भविष्यवाणी करने के लिए [[कंप्यूटर सिमुलेशन|अनुकरण सॉफ़्टवेयर]] का उपयोग करते है।<ref name="WangChang2009">{{cite book|author1=Laung-Terng Wang|author2=Yao-Wen Chang|author3=Kwang-Ting (Tim) Cheng|title=Electronic Design Automation: Synthesis, Verification, and Test|url=https://books.google.com/books?id=3XBe7dLb5NEC&q=%22logic+simulation%22|date=11 March 2009|publisher=Morgan Kaufmann|isbn=978-0-08-092200-3}}</ref><ref name="LitovskiZwolinski1996">{{cite book|author1=V. Litovski|author2=Mark Zwolinski|title=वीएलएसआई सर्किट सिमुलेशन और अनुकूलन|url=https://books.google.com/books?id=Ca9DJs9-SPYC&q=%22logic+simulation%22|date=31 December 1996|publisher=Springer Science & Business Media|isbn=978-0-412-63860-2}}</ref> अनुकरण भौतिक अमूर्तता के अलग-अलग श्रेणी पर किया जा सकता है, जैसे ट्रांजिस्टर स्तर, गेट स्तर, [[रजिस्टर-ट्रांसफर स्तर]] (आरटीएल), [[इलेक्ट्रॉनिक प्रणाली-स्तरीय डिजाइन और सत्यापन|इलेक्ट्रॉनिक प्रणाली-स्तर]] (ईएसएल), या व्यवहार स्तर पर। | ||
| | |||
== सत्यापन में प्रयोग == | |||
हार्डवेयर डिजाइन करने में [[सत्यापन और सत्यापन|सत्यापन]] प्रक्रिया के भाग के रूप में तर्क अनुकरण का उपयोग किया जा सकता है।<ref name="ResearchGate">{{cite journal |last1=Bombieri |first1=Nicola |last2=Fummi |first2=Franco |last3=Pravadelli |first3=Graziano |title=सत्यापन के लिए हार्डवेयर डिजाइन और सिमुलेशन|journal=Lecture Notes in Computer Science |date=May 2006 |pages=1–29 |url=https://www.researchgate.net/publication/221224340}}</ref> | |||
अनुकरण में उपयोगकर्ता को परिचित रूप और अनुभव प्रदान करने का लाभ होता है जिसमें यह उसी भाषा और डिजाइन में उपयोग किए गए प्रतीकों से निर्मित होता है। उपयोगकर्ता को डिज़ाइन के साथ सीधे बातचीत करने की अनुमति देकर, अनुकरण डिजाइनर के लिए उनके डिज़ाइन पर प्रतिक्रिया प्राप्त करने का स्वाभाविक तरीका है। | |||
== अनुकरण की लंबाई == | == अनुकरण की लंबाई == | ||
डिज़ाइन को कंप्यूटर प्रोग्राम का पुनर्निरीक्षण करने और फिर सत्यापित करने के लिए आवश्यक प्रयास का स्तर डिज़ाइन की परिपक्वता के समानुपाती होता है। यही है, डिजाइन के जीवन की शुरुआत में, प्रोग्राम में त्रुटि और गलत व्यवहार प्रायः जल्दी से पाए जाते हैं। जैसे-जैसे डिजाइन तैयार होता है, अनुकरण को चलाने के लिए अधिक समय और संसाधनों की आवश्यकता होगी, और अशुद्धियाँ को खोजने में लगातार अधिक समय लगेगा। यह विशेष रूप से संदिग्ध है जब आधुनिक प्रणाली के लिए अवयवो का अनुकरण करते हैं, अनुकरण पर एकल घड़ी चक्र में स्थिति बदलने वाले प्रत्येक अवयव को अनुकरण करने के लिए कई घड़ी चक्रों की आवश्यकता होगी। | |||
इस | इस परिणाम के लिए सीधा दृष्टिकोण इसके बजाय [[क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला|फील्ड-प्रोग्रामेबल गेट ऐरे]] पर परिपथ का अनुकरण करना हो सकता है। अनुकरण के विकल्प के रूप में [[औपचारिक सत्यापन]] का भी पता लगाया जा सकता है, यद्यपि औपचारिक प्रमाण हमेशा संभव या सुविधाजनक नहीं होता है। | ||
तर्क अनुकरण में | तर्क अनुकरण में गति बढ़ाने का एक संभावित तरीका वितरित और समांतर संगणनाओं का उपयोग कर रहा है।<ref>Software system for distributed [[Event-driven programming|event-driven]] logic simulation. Ladyzhensky Y.V., Popoff Y.V. Proceedings of IEEE East-West Design & Test Workshop(EWDTW'05). IEEE EWDTW, 2005, p.119-122 {{ISBN|966-659-113-8}}</ref> | ||
अनुकरण की | अनुकरण की पूर्णता को मापने में सहायता के लिए, [[ कोड कवरेज़ |नियमसंग्रह क्षेत्र]] का आकलन करने के लिए उपकरण उपस्थित हैं,<ref>{{cite conference | ||
|title=Practical code coverage for Verilog | |title=Practical code coverage for Verilog | ||
|author=Wang, Tsu-Hua and Tan, Chong Guan | |author=Wang, Tsu-Hua and Tan, Chong Guan | ||
| Line 21: | Line 20: | ||
|year=1995 | |year=1995 | ||
|publisher=IEEE | |publisher=IEEE | ||
|url=https://ieeexplore.ieee.org/document/512503 }}</ref> कार्यात्मक | |url=https://ieeexplore.ieee.org/document/512503 }}</ref> कार्यात्मक क्षेत्र, परिमित अवस्था यंत्र (एफएसएम) क्षेत्र, और कई अन्य मेट्रिक्स।<ref>{{cite conference | ||
|title=Coverage analysis techniques for HDL design validation | |title=Coverage analysis techniques for HDL design validation | ||
|author=Jou, Jing-Yang and Liu, Chien-Nan Jimmy | |author=Jou, Jing-Yang and Liu, Chien-Nan Jimmy | ||
| Line 28: | Line 27: | ||
|year=1999 | |year=1999 | ||
|url=https://www.researchgate.net/publication/266883269}}</ref> | |url=https://www.researchgate.net/publication/266883269}}</ref> | ||
== घटना अनुकरण बनाम चक्र अनुकरण == | |||
[[असतत घटना सिमुलेशन|घटना अनुकरण]] डिजाइन को सरल समय की जानकारी रखने की अनुमति देता है - संकेत को एक स्थान से दूसरे स्थान पर जाने के लिए आवश्यक विलंब। अनुकरण के दौरान, संकेत परिवर्तन को घटनाओं के रूप में पता किया जाता है। निश्चित समय पर परिवर्तन निश्चित विलंब के बाद घटना को प्रारम्भ करता है। घटनाओं को उस समय के अनुसार क्रमबद्ध किया जाता है जब वे घटित होंगे, और जब किसी विशेष समय के लिए सभी घटनाओं को संभाला जाता है, तो कृत्रिम समय अगले निर्धारित घटना के समय तक आगे बढ़ जाता है। घटना अनुकरण कितनी तेजी से चलता है यह संसाधित होने वाली घटनाओं की संख्या (मॉडल में गतिविधि की मात्रा) पर निर्भर करता है।<ref>{{cite web |title=नेटवर्क मॉडलिंग और सिमुलेशन पर्यावरण|url=https://apps.dtic.mil/sti/pdfs/ADA566432.pdf |website=Defense Technical Information Center |access-date=January 1, 2023}}</ref> | |||
जबकि घटना अनुकरण संकेत समय के संबंध में कुछ प्रतिक्रिया प्रदान कर सकता है, यह [[स्थिर समय विश्लेषण]] के लिए बदलाव नहीं है। | |||
चक्र अनुकरण में, | चक्र अनुकरण में, विलंब निर्दिष्ट करना संभव नहीं है। चक्र-सटीक मॉडल का उपयोग किया जाता है, और हर चक्र में प्रत्येक द्वार का मूल्यांकन किया जाता है। चक्र अनुकरण इसलिए आदर्श गतिविधि की परवाह किए बिना स्थिर गति से चलता है। अनुकूलित कार्यान्वयन कम मॉडल गतिविधि का लाभ उठा सकता है इसलिये द्वार के मूल्यांकन को छोड़ कर अनुकरण को तेज किया जा सके, जिनके इनपुट नहीं बदले। चक्र अनुकरण की तुलना में, चक्र अनुकरण तेजी से, बेहतर पैमाने पर, और हार्डवेयर त्वरण/अनुकरण के लिए बेहतर अनुकूल होने के लिए किया जाता है। | ||
यद्यपि, चिप डिजाइन के प्रवृत्तियों परिपथ में गतिविधि कारक में कमी के कारण सापेक्ष प्रदर्शन प्राप्त करने वाले घटना अनुकरण की ओर इशारा करते हैं ([[ घड़ी गेटिंग |क्लॉक गेटिंग]] और [[पावर गेटिंग|पावर]] [[ घड़ी गेटिंग |गेटिंग]] जैसी तकनीकों के कारण, जो बिजली अपव्यय को कम करने के प्रयास में बहुत अधिक सामान्य रूप से उपयोग किए जा रहे हैं)। इन मामलों में, क्योंकि घटना अनुकरण केवल आवश्यक घटनाओं का अनुकरण करता है, प्रदर्शन अब चक्र अनुकरण पर नुकसान नहीं हो सकता है। घटना अनुकरण में अधिक लचीलापन का लाभ भी है, डिजाइन सुविधाओं को संभालना चक्र अनुकरण के साथ संभालना कठिन है, जैसे कि [[अतुल्यकालिक तर्क]] और असंगत क्लॉक। इन विचारों के कारण, लगभग सभी व्यावसायिक तर्क अनुकारी में घटना आधारित क्षमता होती है, यद्यपि वे मुख्य रूप से चक्र आधारित तकनीकों पर निर्भर हों।<ref>Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, {{ISBN|0-8493-3096-3}}, a survey of the field of EDA. The above summary was derived, with permission, from Volume I, Chapter 16, Digital Simulation, by John Sanguinetti.</ref> | |||
== यह भी देखें == | == यह भी देखें == | ||
* [[तर्क संश्लेषण]] | * [[तर्क संश्लेषण]] | ||
* [[एचडीएल सिमुलेटर की सूची]] | * [[एचडीएल सिमुलेटर की सूची|एचडीएल अनुकारी की सूची]] | ||
* [[कार्यात्मक सत्यापन]] | * [[कार्यात्मक सत्यापन|क्रियाशील सत्यापन]] | ||
== संदर्भ == | == संदर्भ == | ||
{{reflist}} | {{reflist}} | ||
[[Category: | [[Category:CS1 maint]] | ||
[[Category:Created On 21/03/2023]] | [[Category:Created On 21/03/2023]] | ||
[[Category:Machine Translated Page]] | |||
[[Category:Pages with script errors]] | |||
[[Category:Templates Vigyan Ready]] | |||
[[Category:इलेक्ट्रॉनिक डिजाइन स्वचालन]] | |||
[[Category:इलेक्ट्रॉनिक सर्किट सत्यापन]] | |||
[[Category:तर्क डिजाइन]] | |||
Latest revision as of 11:55, 20 October 2023
तर्क अनुकरण (लॉजिक सिम्युलेशन) डिजिटल परिपथ और हार्डवेयर विवरण भाषाओं के व्यवहार की भविष्यवाणी करने के लिए अनुकरण सॉफ़्टवेयर का उपयोग करते है।[1][2] अनुकरण भौतिक अमूर्तता के अलग-अलग श्रेणी पर किया जा सकता है, जैसे ट्रांजिस्टर स्तर, गेट स्तर, रजिस्टर-ट्रांसफर स्तर (आरटीएल), इलेक्ट्रॉनिक प्रणाली-स्तर (ईएसएल), या व्यवहार स्तर पर।
सत्यापन में प्रयोग
हार्डवेयर डिजाइन करने में सत्यापन प्रक्रिया के भाग के रूप में तर्क अनुकरण का उपयोग किया जा सकता है।[3]
अनुकरण में उपयोगकर्ता को परिचित रूप और अनुभव प्रदान करने का लाभ होता है जिसमें यह उसी भाषा और डिजाइन में उपयोग किए गए प्रतीकों से निर्मित होता है। उपयोगकर्ता को डिज़ाइन के साथ सीधे बातचीत करने की अनुमति देकर, अनुकरण डिजाइनर के लिए उनके डिज़ाइन पर प्रतिक्रिया प्राप्त करने का स्वाभाविक तरीका है।
अनुकरण की लंबाई
डिज़ाइन को कंप्यूटर प्रोग्राम का पुनर्निरीक्षण करने और फिर सत्यापित करने के लिए आवश्यक प्रयास का स्तर डिज़ाइन की परिपक्वता के समानुपाती होता है। यही है, डिजाइन के जीवन की शुरुआत में, प्रोग्राम में त्रुटि और गलत व्यवहार प्रायः जल्दी से पाए जाते हैं। जैसे-जैसे डिजाइन तैयार होता है, अनुकरण को चलाने के लिए अधिक समय और संसाधनों की आवश्यकता होगी, और अशुद्धियाँ को खोजने में लगातार अधिक समय लगेगा। यह विशेष रूप से संदिग्ध है जब आधुनिक प्रणाली के लिए अवयवो का अनुकरण करते हैं, अनुकरण पर एकल घड़ी चक्र में स्थिति बदलने वाले प्रत्येक अवयव को अनुकरण करने के लिए कई घड़ी चक्रों की आवश्यकता होगी।
इस परिणाम के लिए सीधा दृष्टिकोण इसके बजाय फील्ड-प्रोग्रामेबल गेट ऐरे पर परिपथ का अनुकरण करना हो सकता है। अनुकरण के विकल्प के रूप में औपचारिक सत्यापन का भी पता लगाया जा सकता है, यद्यपि औपचारिक प्रमाण हमेशा संभव या सुविधाजनक नहीं होता है।
तर्क अनुकरण में गति बढ़ाने का एक संभावित तरीका वितरित और समांतर संगणनाओं का उपयोग कर रहा है।[4]
अनुकरण की पूर्णता को मापने में सहायता के लिए, नियमसंग्रह क्षेत्र का आकलन करने के लिए उपकरण उपस्थित हैं,[5] कार्यात्मक क्षेत्र, परिमित अवस्था यंत्र (एफएसएम) क्षेत्र, और कई अन्य मेट्रिक्स।[6]
घटना अनुकरण बनाम चक्र अनुकरण
घटना अनुकरण डिजाइन को सरल समय की जानकारी रखने की अनुमति देता है - संकेत को एक स्थान से दूसरे स्थान पर जाने के लिए आवश्यक विलंब। अनुकरण के दौरान, संकेत परिवर्तन को घटनाओं के रूप में पता किया जाता है। निश्चित समय पर परिवर्तन निश्चित विलंब के बाद घटना को प्रारम्भ करता है। घटनाओं को उस समय के अनुसार क्रमबद्ध किया जाता है जब वे घटित होंगे, और जब किसी विशेष समय के लिए सभी घटनाओं को संभाला जाता है, तो कृत्रिम समय अगले निर्धारित घटना के समय तक आगे बढ़ जाता है। घटना अनुकरण कितनी तेजी से चलता है यह संसाधित होने वाली घटनाओं की संख्या (मॉडल में गतिविधि की मात्रा) पर निर्भर करता है।[7]
जबकि घटना अनुकरण संकेत समय के संबंध में कुछ प्रतिक्रिया प्रदान कर सकता है, यह स्थिर समय विश्लेषण के लिए बदलाव नहीं है।
चक्र अनुकरण में, विलंब निर्दिष्ट करना संभव नहीं है। चक्र-सटीक मॉडल का उपयोग किया जाता है, और हर चक्र में प्रत्येक द्वार का मूल्यांकन किया जाता है। चक्र अनुकरण इसलिए आदर्श गतिविधि की परवाह किए बिना स्थिर गति से चलता है। अनुकूलित कार्यान्वयन कम मॉडल गतिविधि का लाभ उठा सकता है इसलिये द्वार के मूल्यांकन को छोड़ कर अनुकरण को तेज किया जा सके, जिनके इनपुट नहीं बदले। चक्र अनुकरण की तुलना में, चक्र अनुकरण तेजी से, बेहतर पैमाने पर, और हार्डवेयर त्वरण/अनुकरण के लिए बेहतर अनुकूल होने के लिए किया जाता है।
यद्यपि, चिप डिजाइन के प्रवृत्तियों परिपथ में गतिविधि कारक में कमी के कारण सापेक्ष प्रदर्शन प्राप्त करने वाले घटना अनुकरण की ओर इशारा करते हैं (क्लॉक गेटिंग और पावर गेटिंग जैसी तकनीकों के कारण, जो बिजली अपव्यय को कम करने के प्रयास में बहुत अधिक सामान्य रूप से उपयोग किए जा रहे हैं)। इन मामलों में, क्योंकि घटना अनुकरण केवल आवश्यक घटनाओं का अनुकरण करता है, प्रदर्शन अब चक्र अनुकरण पर नुकसान नहीं हो सकता है। घटना अनुकरण में अधिक लचीलापन का लाभ भी है, डिजाइन सुविधाओं को संभालना चक्र अनुकरण के साथ संभालना कठिन है, जैसे कि अतुल्यकालिक तर्क और असंगत क्लॉक। इन विचारों के कारण, लगभग सभी व्यावसायिक तर्क अनुकारी में घटना आधारित क्षमता होती है, यद्यपि वे मुख्य रूप से चक्र आधारित तकनीकों पर निर्भर हों।[8]
यह भी देखें
संदर्भ
- ↑ Laung-Terng Wang; Yao-Wen Chang; Kwang-Ting (Tim) Cheng (11 March 2009). Electronic Design Automation: Synthesis, Verification, and Test. Morgan Kaufmann. ISBN 978-0-08-092200-3.
- ↑ V. Litovski; Mark Zwolinski (31 December 1996). वीएलएसआई सर्किट सिमुलेशन और अनुकूलन. Springer Science & Business Media. ISBN 978-0-412-63860-2.
- ↑ Bombieri, Nicola; Fummi, Franco; Pravadelli, Graziano (May 2006). "सत्यापन के लिए हार्डवेयर डिजाइन और सिमुलेशन". Lecture Notes in Computer Science: 1–29.
- ↑ Software system for distributed event-driven logic simulation. Ladyzhensky Y.V., Popoff Y.V. Proceedings of IEEE East-West Design & Test Workshop(EWDTW'05). IEEE EWDTW, 2005, p.119-122 ISBN 966-659-113-8
- ↑ Wang, Tsu-Hua and Tan, Chong Guan (1995). Practical code coverage for Verilog. 1995 IEEE International Verilog HDL Conference. IEEE. pp. 99–104.
{{cite conference}}: CS1 maint: multiple names: authors list (link) - ↑ Jou, Jing-Yang and Liu, Chien-Nan Jimmy (1999). Coverage analysis techniques for HDL design validation. Asia Pacific CHip Design Languages. pp. 48–55.
{{cite conference}}: CS1 maint: multiple names: authors list (link) - ↑ "नेटवर्क मॉडलिंग और सिमुलेशन पर्यावरण" (PDF). Defense Technical Information Center. Retrieved January 1, 2023.
- ↑ Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3, a survey of the field of EDA. The above summary was derived, with permission, from Volume I, Chapter 16, Digital Simulation, by John Sanguinetti.
