पावर5: Difference between revisions
m (6 revisions imported from alpha:पावर5) |
|||
| (4 intermediate revisions by 3 users not shown) | |||
| Line 1: | Line 1: | ||
{{Short description|2004 family of multiprocessors by IBM}} | {{Short description|2004 family of multiprocessors by IBM}} | ||
[[Image:Power5.jpg|thumb|right|280px|चार पावर5 वाला एमसीएम समाप्त हो जाता है और चार 36 MB L3 कैश समाप्त हो जाता है। माप 3.75इंच x 3.75इंच]] | |||
[[Image:Power5+.jpg|thumb|right|280px|आईबीएम i5 सिस्टम से प्रोसेसर मॉड्यूल, जिसमें पावर5+ डीसीएम है]] | |||
[[Image:Power5.jpg|thumb|right|280px|चार | |||
[[Image:Power5+.jpg|thumb|right|280px| | |||
[[File:Power5 CPU 2-way damaged.jpg|thumb|2 वे पावर5 सीपीयू, हीट-सिंक हटा दिया गया (क्षतिग्रस्त सीपीयू डाई)]] | [[File:Power5 CPU 2-way damaged.jpg|thumb|2 वे पावर5 सीपीयू, हीट-सिंक हटा दिया गया (क्षतिग्रस्त सीपीयू डाई)]] | ||
[[File:Power5 MCM 8 way top.jpg|thumb|आईबीएम पावर5+ 8-वे एमसीएम सीपीयू और कैश चिप्स।]] | [[File:Power5 MCM 8 way top.jpg|thumb|आईबीएम पावर5+ 8-वे एमसीएम सीपीयू और कैश चिप्स।]] | ||
[[File:Power5 MCM 8 way bottom.jpg|thumb|आईबीएम पावर5+ 8-वे एमसीएम इंटरफ़ेस।]] | [[File:Power5 MCM 8 way bottom.jpg|thumb|आईबीएम पावर5+ 8-वे एमसीएम इंटरफ़ेस।]] | ||
[[File:Power5 MCM 8 way side.jpg|thumb|आईबीएम पावर5+ 8-वे एमसीएम साइड व्यू।]] | [[File:Power5 MCM 8 way side.jpg|thumb|आईबीएम पावर5+ 8-वे एमसीएम साइड व्यू।]]'''पावर5''' आईबीएम द्वारा विकसित और निर्मित एक [[माइक्रोप्रोसेसर]] है। यह पावर4 का उन्नत संस्करण है। प्रमुख सुधार [[एक साथ मल्टीथ्रेडिंग]] (एसएमटी) और ऑन-डाई [[ मेमोरी नियंत्रक |मेमोरी कंट्रोलर]] के लिए समर्थन करता हैं। पावर5 एक [[ दोहरे कोर |डुअल-कोर]] माइक्रोप्रोसेसर होता है, जिसमें प्रत्येक कोर एक भौतिक [[थ्रेड (कंप्यूटिंग)]] और दो लॉजिकल थ्रेड, कुल दो भौतिक थ्रेड और चार लॉजिकल थ्रेड का समर्थन करता है। | ||
== इतिहास == | == इतिहास == | ||
माइक्रोप्रोसेसर का तकनीकी विवरण | माइक्रोप्रोसेसर का तकनीकी विवरण सर्वप्रथम 2003 [[गर्म चकतियां|हॉट चिप्स]] सम्मेलन में प्रस्तुत किया गया था। 14 अक्टूबर 2003 को माइक्रोप्रोसेसर फोरम 2003 में एक अधिक संपूर्ण विवरण दिया गया था। पावर5 को गुप्त रूप से बेचा गया था और इसका उपयोग विशेष रूप से आईबीएम और उनके सहयोगियों द्वारा किया गया था। माइक्रोप्रोसेसर का उपयोग करने वाले उपकरण 2004 में प्रस्तुत किए गए थे। पावर5 ने उच्च-स्तरीय एंटरप्राइज सर्वर बाजार में प्रतिस्पर्धा की, अधिकतर इंटेल [[इटेनियम 2]] और कुछ सीमा तक, सन माइक्रोसिस्टम [[अल्ट्रास्पार्क IV]] और फुजित्सु SPARC64 V के विरुद्ध थे। इसे 2005 में एक बेहतर पुनरावृत्ति, पावर5+। द्वारा हटा दिया गया था। | ||
== विवरण == | == विवरण == | ||
पावर5, पावर4 का एक और विकास है। दोनो स्थान से [[मल्टीथ्रेडिंग (कंप्यूटर आर्किटेक्चर)]] को जोड़ने के लिए रिटर्न स्टैक, [[ कार्यक्रम गणक |प्रोग्राम गणक]], इंस्ट्रक्शन बफर, समूह कंप्लीशन यूनिट और स्टोर क्यू के द्विगुणन की आवश्यकता होती है जिससे प्रत्येक थ्रेड का अपना हो सके। अधिकांश संसाधन, जैसे रजिस्टर फ़ाइलें और निष्पादन यूनिट, साझा किए जाते हैं, तथापि प्रत्येक थ्रेड रजिस्टरों का अपना सेट देखता है। पावर5 एक साथ मल्टीथ्रेडिंग (एसएमटी) प्रयुक्त करता है, जहां दो थ्रेड एक साथ निष्पादित होते हैं। पावर5 वर्तमान कार्यभार के अनुकूलन के लिए एसएमटी को अक्षम कर सकता है। | |||
चूंकि रजिस्टर फ़ाइलों जैसे कई संसाधनों को दो थ्रेड्स द्वारा साझा किया जाता है, प्रदर्शन के | चूंकि रजिस्टर फ़ाइलों जैसे कई संसाधनों को दो थ्रेड्स द्वारा साझा किया जाता है, प्रदर्शन के हानि की पूर्ति के लिए कई स्थितियों में उनकी क्षमता में वृद्धि की जाती है। पावर4 में पूर्णांक और फ़्लोटिंग-पॉइंट रजिस्टरों की संख्या 80 पूर्णांक और 72 फ़्लोटिंग-पॉइंट रजिस्टरों से बढ़कर 120 हो गई है। फ़्लोटिंग-पॉइंट इश्यू क्यू की क्षमता भी 20 से बढ़ाकर 24 प्रविष्टियों तक कर दी गई है। L2 एकीकृत कैश की क्षमता को 1.875 एमबी तक और [[ सेट साहचर्य |सेट-एसोसिएटिविटी]] को 10-वे तक बढ़ा दिया गया है। एकीकृत L3 कैश को अलग-अलग चिप्स में बाह्य रूप से स्थित करने के अतिरिक्त पैकेज पर लाया गया था। इसकी क्षमता बढ़ाकर 36 एमबी कर दी गई। पावर4 की तरह, कैश को ड्यूल कोर द्वारा साझा किया जाता है। कैश को दो यूनिडायरेक्शनल 128-बिट बसों के माध्यम से एक्सेस किया जाता है जो आधी कोर फ़्रीक्वेंसी पर काम करती हैं। | ||
ऑन-डाई मेमोरी कंट्रोलर 64 जीबी तक [[DDR SDRAM]] और [[DDR2 SDRAM]] मेमोरी | ऑन-डाई मेमोरी कंट्रोलर 64 जीबी तक [[DDR SDRAM|डीडीआर एसडीआरएएम]] और [[DDR2 SDRAM|डीडीआर2 एसडीआरएएम]] मेमोरी का समर्थन करता है। यह बाहरी बफ़र्स के साथ संचार करने के लिए उच्च-आवृत्ति सीरियल बसों का उपयोग करता है जो [[डीआईएमएम]] (डीआईएमएम) को माइक्रोप्रोसेसर से जोड़ता है। | ||
पावर5 में 276 मिलियन ट्रांजिस्टर होता हैं और इसका क्षेत्रफल 389 मिमी<sup>2</sup> होता है। इसे आईबीएम द्वारा 0.13 μm [[इन्सुलेटर पर सिलिकॉन]] (SOI) पूरक मेटल-ऑक्साइड-सेमीकंडक्टर (CMOS) प्रक्रिया में [[कॉपर इंटरकनेक्ट]] की आठ परतों के साथ निर्मित किया गया है। पावर5 डाई को या तो डुअल चिप मॉड्यूल (डीसीएम) या [[मल्टी-चिप मॉड्यूल]] (एमसीएम) में पैक किया गया है। डीसीएम में एक पावर5 डाई और उससे संबंधित L3 कैश डाई सम्मिलित है। एमसीएम में चार पावर5 डाई और चार L3 कैश डाई होते हैं, प्रत्येक पावर5 डाई के लिए एक, और माप 95 मिमी गुणा 95 मिमी होता है।<ref name="MPR-2003-10-14">Glaskowsky, "IBM Raises Curtain on Power5".</ref><ref name="MPR-2003-12-22">Krewell, "Power5 Tops On Bandwidth".</ref> | |||
हाई-एंड सिस्टम में कई | |||
हाई-एंड सिस्टम में कई पावर5 प्रोसेसर को [[IBM ViVA|आईबीएम वीआईवीए]] (वर्चुअल वेक्टर आर्किटेक्चर) नामक तकनीक द्वारा एकल [[वेक्टर प्रोसेसर]] के रूप में कार्य करने के लिए एक साथ जोड़ा जा सकता है। | |||
== पावर5+ == | == पावर5+ == | ||
पावर5+, 4 अक्टूबर 2005 को प्रस्तुत किए गए पावर5 का एक बेहतर संस्करण है। प्रारंभ में सुधारों में बिजली का उपभोग कम था, नई प्रक्रिया के कारण इसे बनाया गया था। पावर5+ चिप 90 एनएम निर्माण प्रक्रिया का उपयोग करता है। इसके परिणामस्वरूप डाई का आकार 389 मिमी<sup>2</sup> से कम होकर 243 मिमी<sup>2</sup> हो गया था। | |||
लॉन्च के समय घड़ी की आवृत्ति नहीं बढ़ाई गई और 1.5 से 1.9 गीगाहर्ट्ज़ के | लॉन्च के समय घड़ी की आवृत्ति नहीं बढ़ाई गई और 1.5 से 1.9 गीगाहर्ट्ज़ के मध्य बनी रही। 14 फरवरी 2006 को, नए संस्करणों ने घड़ी की आवृत्ति को 2.2 गीगाहर्ट्ज तक बढ़ा दिया और फिर 25 जुलाई 2006 को 2.3 गीगाहर्ट्ज तक बढ़ा दिया गया था। | ||
पावर5+ को पिछले पावर5 माइक्रोप्रोसेसरों के समान पैकेज में पैक किया गया था, परन्तु यह क्वाड-चिप मॉड्यूल (क्यूसीएम) में भी उपलब्ध था जिसमें दो पावर5+ डाई और दो L3 कैश डाई थे, प्रत्येक पावर5+ डाई के लिए एक। ये क्यूसीएम चिप्स 1.5 और 1.8 GHz के मध्य की घड़ी आवृत्ति पर चलते थे। | |||
== उत्पाद == | == उत्पाद == | ||
आईबीएम अपने सिस्टम p और सिस्टम i सर्वर परिवारों में, अपने डीएस8000 स्टोरेज सर्वर में, और अपने हाई-एंड इन्फोप्रिंट प्रिंटर में एम्बेडेड माइक्रोप्रोसेसर के रूप में डीसीएम और एमसीएम पावर 5 माइक्रोप्रोसेसर का उपयोग करता है। डीसीएम पावर 5 माइक्रोप्रोसेसर का उपयोग आईबीएम द्वारा अपने उच्च स्तरीय इंटेलीस्टेशन पावर 285 कार्य केंद्र में किया जाता है। पावर5 माइक्रोप्रोसेसरों के तीसरे पक्ष के उपयोगकर्ता हैं [[ बुल ग्रुप |बुल ग्रुप]], इसके एस्केला सर्वर में, और हिताची, इसके एसआर11000 कंप्यूटर में 128 पावर5+ माइक्रोप्रोसेसर के साथ, जिनके कई इंस्टॉलेशन 2007 [[TOP500|टॉप500]] सुपर कंप्यूटर की सूची में सम्मिलित हैं। आईबीएम अपने सिस्टम पी5 510Q, 520Q, 550Q और 560Q सर्वर में पावर5+ क्यूसीएम का उपयोग करता है।<ref>[http://www.redbooks.ibm.com/redpapers/pdfs/redp4150.pdf IBM System p5 Quad-Core Module Based on POWER5+ Technology: Technical Overview and Introduction]</ref> | |||
== टिप्पणियाँ == | == टिप्पणियाँ == | ||
{{Reflist}} | {{Reflist}} | ||
== यह भी देखें == | == यह भी देखें == | ||
| Line 64: | Line 40: | ||
* [[आईबीएम पावर माइक्रोप्रोसेसर]] | * [[आईबीएम पावर माइक्रोप्रोसेसर]] | ||
* [[पावरपीसी]] | * [[पावरपीसी]] | ||
*[[शक्ति6]] | *[[शक्ति6|पावर6]] | ||
==संदर्भ== | ==संदर्भ== | ||
* " | * "आईबीएम Previews Power5". (8 September 2003). ''[[Microprocessor Report]]''. | ||
* Clabes, Joachim et al. (2004). "Design and Implementation of the | * Clabes, Joachim et al. (2004). "Design and Implementation of the पावर5 Microprocessor". ''Proceedings of 2004 IEEE International Solid-State Circuits Conference''. | ||
* Glaskowsky, Peter N. (14 October 2003). " | * Glaskowsky, Peter N. (14 October 2003). "आईबीएम Raises Curtain on Power5". ''[[Microprocessor Report]]''. | ||
* Kalla, Ron; Sinharoy, Balaram; Tendler, Joel M. (2004). " | * Kalla, Ron; Sinharoy, Balaram; Tendler, Joel M. (2004). "आईबीएम Power5 Chip: A Dual-Core Multithreaded Processor". ''[[IEEE Micro]]''. | ||
* Krewell, Kevin (22 December 2003). "Power5 Tops On Bandwidth". ''[[Microprocessor Report]]''. | * Krewell, Kevin (22 December 2003). "Power5 Tops On Bandwidth". ''[[Microprocessor Report]]''. | ||
* Sinharoy, Balaram et al. (2005). " | * Sinharoy, Balaram et al. (2005). "पावर5 System Microarchitecture". ''आईबीएम Journal of Research and Development''. | ||
* Vance, Ashlee (4 October 2005). [https://www.theregister.co.uk/2005/10/04/ibm_power_plus/ " | * Vance, Ashlee (4 October 2005). [https://www.theregister.co.uk/2005/10/04/ibm_power_plus/ "आईबीएम pumps Unix line full of Power5+"]. ''[[The Register]]''. | ||
== बाहरी संबंध == | == बाहरी संबंध == | ||
* [http://www.realworldtech.com/page.cfm?ArticleID=RWT100404214638 Sizing up the Super Heavyweights], a comparison and analysis of the | * [http://www.realworldtech.com/page.cfm?ArticleID=RWT100404214638 Sizing up the Super Heavyweights], a comparison and analysis of the पावर5 and Montecito, that explains the major changes between the पावर4 to the पावर5, along with performance estimates | ||
* [https://web.archive.org/web/20150518085832/http://sc.tamu.edu/systems/hydra/hardware.php A High-Performance | * [https://web.archive.org/web/20150518085832/http://sc.tamu.edu/systems/hydra/hardware.php A High-Performance आईबीएम Power5+ p5-575 Cluster 1600 and DDN S2A9550 Storage], Texas A&M University | ||
{{DEFAULTSORT:Power5}} | {{DEFAULTSORT:Power5}} | ||
| Line 87: | Line 63: | ||
[[Category: Machine Translated Page]] | [[Category: Machine Translated Page]] | ||
[[Category:Created On 16/08/2023]] | [[Category:Created On 16/08/2023]] | ||
[[Category:Vigyan Ready]] | |||
Latest revision as of 07:22, 13 October 2023
पावर5 आईबीएम द्वारा विकसित और निर्मित एक माइक्रोप्रोसेसर है। यह पावर4 का उन्नत संस्करण है। प्रमुख सुधार एक साथ मल्टीथ्रेडिंग (एसएमटी) और ऑन-डाई मेमोरी कंट्रोलर के लिए समर्थन करता हैं। पावर5 एक डुअल-कोर माइक्रोप्रोसेसर होता है, जिसमें प्रत्येक कोर एक भौतिक थ्रेड (कंप्यूटिंग) और दो लॉजिकल थ्रेड, कुल दो भौतिक थ्रेड और चार लॉजिकल थ्रेड का समर्थन करता है।
इतिहास
माइक्रोप्रोसेसर का तकनीकी विवरण सर्वप्रथम 2003 हॉट चिप्स सम्मेलन में प्रस्तुत किया गया था। 14 अक्टूबर 2003 को माइक्रोप्रोसेसर फोरम 2003 में एक अधिक संपूर्ण विवरण दिया गया था। पावर5 को गुप्त रूप से बेचा गया था और इसका उपयोग विशेष रूप से आईबीएम और उनके सहयोगियों द्वारा किया गया था। माइक्रोप्रोसेसर का उपयोग करने वाले उपकरण 2004 में प्रस्तुत किए गए थे। पावर5 ने उच्च-स्तरीय एंटरप्राइज सर्वर बाजार में प्रतिस्पर्धा की, अधिकतर इंटेल इटेनियम 2 और कुछ सीमा तक, सन माइक्रोसिस्टम अल्ट्रास्पार्क IV और फुजित्सु SPARC64 V के विरुद्ध थे। इसे 2005 में एक बेहतर पुनरावृत्ति, पावर5+। द्वारा हटा दिया गया था।
विवरण
पावर5, पावर4 का एक और विकास है। दोनो स्थान से मल्टीथ्रेडिंग (कंप्यूटर आर्किटेक्चर) को जोड़ने के लिए रिटर्न स्टैक, प्रोग्राम गणक, इंस्ट्रक्शन बफर, समूह कंप्लीशन यूनिट और स्टोर क्यू के द्विगुणन की आवश्यकता होती है जिससे प्रत्येक थ्रेड का अपना हो सके। अधिकांश संसाधन, जैसे रजिस्टर फ़ाइलें और निष्पादन यूनिट, साझा किए जाते हैं, तथापि प्रत्येक थ्रेड रजिस्टरों का अपना सेट देखता है। पावर5 एक साथ मल्टीथ्रेडिंग (एसएमटी) प्रयुक्त करता है, जहां दो थ्रेड एक साथ निष्पादित होते हैं। पावर5 वर्तमान कार्यभार के अनुकूलन के लिए एसएमटी को अक्षम कर सकता है।
चूंकि रजिस्टर फ़ाइलों जैसे कई संसाधनों को दो थ्रेड्स द्वारा साझा किया जाता है, प्रदर्शन के हानि की पूर्ति के लिए कई स्थितियों में उनकी क्षमता में वृद्धि की जाती है। पावर4 में पूर्णांक और फ़्लोटिंग-पॉइंट रजिस्टरों की संख्या 80 पूर्णांक और 72 फ़्लोटिंग-पॉइंट रजिस्टरों से बढ़कर 120 हो गई है। फ़्लोटिंग-पॉइंट इश्यू क्यू की क्षमता भी 20 से बढ़ाकर 24 प्रविष्टियों तक कर दी गई है। L2 एकीकृत कैश की क्षमता को 1.875 एमबी तक और सेट-एसोसिएटिविटी को 10-वे तक बढ़ा दिया गया है। एकीकृत L3 कैश को अलग-अलग चिप्स में बाह्य रूप से स्थित करने के अतिरिक्त पैकेज पर लाया गया था। इसकी क्षमता बढ़ाकर 36 एमबी कर दी गई। पावर4 की तरह, कैश को ड्यूल कोर द्वारा साझा किया जाता है। कैश को दो यूनिडायरेक्शनल 128-बिट बसों के माध्यम से एक्सेस किया जाता है जो आधी कोर फ़्रीक्वेंसी पर काम करती हैं।
ऑन-डाई मेमोरी कंट्रोलर 64 जीबी तक डीडीआर एसडीआरएएम और डीडीआर2 एसडीआरएएम मेमोरी का समर्थन करता है। यह बाहरी बफ़र्स के साथ संचार करने के लिए उच्च-आवृत्ति सीरियल बसों का उपयोग करता है जो डीआईएमएम (डीआईएमएम) को माइक्रोप्रोसेसर से जोड़ता है।
पावर5 में 276 मिलियन ट्रांजिस्टर होता हैं और इसका क्षेत्रफल 389 मिमी2 होता है। इसे आईबीएम द्वारा 0.13 μm इन्सुलेटर पर सिलिकॉन (SOI) पूरक मेटल-ऑक्साइड-सेमीकंडक्टर (CMOS) प्रक्रिया में कॉपर इंटरकनेक्ट की आठ परतों के साथ निर्मित किया गया है। पावर5 डाई को या तो डुअल चिप मॉड्यूल (डीसीएम) या मल्टी-चिप मॉड्यूल (एमसीएम) में पैक किया गया है। डीसीएम में एक पावर5 डाई और उससे संबंधित L3 कैश डाई सम्मिलित है। एमसीएम में चार पावर5 डाई और चार L3 कैश डाई होते हैं, प्रत्येक पावर5 डाई के लिए एक, और माप 95 मिमी गुणा 95 मिमी होता है।[1][2]
हाई-एंड सिस्टम में कई पावर5 प्रोसेसर को आईबीएम वीआईवीए (वर्चुअल वेक्टर आर्किटेक्चर) नामक तकनीक द्वारा एकल वेक्टर प्रोसेसर के रूप में कार्य करने के लिए एक साथ जोड़ा जा सकता है।
पावर5+
पावर5+, 4 अक्टूबर 2005 को प्रस्तुत किए गए पावर5 का एक बेहतर संस्करण है। प्रारंभ में सुधारों में बिजली का उपभोग कम था, नई प्रक्रिया के कारण इसे बनाया गया था। पावर5+ चिप 90 एनएम निर्माण प्रक्रिया का उपयोग करता है। इसके परिणामस्वरूप डाई का आकार 389 मिमी2 से कम होकर 243 मिमी2 हो गया था।
लॉन्च के समय घड़ी की आवृत्ति नहीं बढ़ाई गई और 1.5 से 1.9 गीगाहर्ट्ज़ के मध्य बनी रही। 14 फरवरी 2006 को, नए संस्करणों ने घड़ी की आवृत्ति को 2.2 गीगाहर्ट्ज तक बढ़ा दिया और फिर 25 जुलाई 2006 को 2.3 गीगाहर्ट्ज तक बढ़ा दिया गया था।
पावर5+ को पिछले पावर5 माइक्रोप्रोसेसरों के समान पैकेज में पैक किया गया था, परन्तु यह क्वाड-चिप मॉड्यूल (क्यूसीएम) में भी उपलब्ध था जिसमें दो पावर5+ डाई और दो L3 कैश डाई थे, प्रत्येक पावर5+ डाई के लिए एक। ये क्यूसीएम चिप्स 1.5 और 1.8 GHz के मध्य की घड़ी आवृत्ति पर चलते थे।
उत्पाद
आईबीएम अपने सिस्टम p और सिस्टम i सर्वर परिवारों में, अपने डीएस8000 स्टोरेज सर्वर में, और अपने हाई-एंड इन्फोप्रिंट प्रिंटर में एम्बेडेड माइक्रोप्रोसेसर के रूप में डीसीएम और एमसीएम पावर 5 माइक्रोप्रोसेसर का उपयोग करता है। डीसीएम पावर 5 माइक्रोप्रोसेसर का उपयोग आईबीएम द्वारा अपने उच्च स्तरीय इंटेलीस्टेशन पावर 285 कार्य केंद्र में किया जाता है। पावर5 माइक्रोप्रोसेसरों के तीसरे पक्ष के उपयोगकर्ता हैं बुल ग्रुप, इसके एस्केला सर्वर में, और हिताची, इसके एसआर11000 कंप्यूटर में 128 पावर5+ माइक्रोप्रोसेसर के साथ, जिनके कई इंस्टॉलेशन 2007 टॉप500 सुपर कंप्यूटर की सूची में सम्मिलित हैं। आईबीएम अपने सिस्टम पी5 510Q, 520Q, 550Q और 560Q सर्वर में पावर5+ क्यूसीएम का उपयोग करता है।[3]
टिप्पणियाँ
- ↑ Glaskowsky, "IBM Raises Curtain on Power5".
- ↑ Krewell, "Power5 Tops On Bandwidth".
- ↑ IBM System p5 Quad-Core Module Based on POWER5+ Technology: Technical Overview and Introduction
यह भी देखें
संदर्भ
- "आईबीएम Previews Power5". (8 September 2003). Microprocessor Report.
- Clabes, Joachim et al. (2004). "Design and Implementation of the पावर5 Microprocessor". Proceedings of 2004 IEEE International Solid-State Circuits Conference.
- Glaskowsky, Peter N. (14 October 2003). "आईबीएम Raises Curtain on Power5". Microprocessor Report.
- Kalla, Ron; Sinharoy, Balaram; Tendler, Joel M. (2004). "आईबीएम Power5 Chip: A Dual-Core Multithreaded Processor". IEEE Micro.
- Krewell, Kevin (22 December 2003). "Power5 Tops On Bandwidth". Microprocessor Report.
- Sinharoy, Balaram et al. (2005). "पावर5 System Microarchitecture". आईबीएम Journal of Research and Development.
- Vance, Ashlee (4 October 2005). "आईबीएम pumps Unix line full of Power5+". The Register.
बाहरी संबंध
- Sizing up the Super Heavyweights, a comparison and analysis of the पावर5 and Montecito, that explains the major changes between the पावर4 to the पावर5, along with performance estimates
- A High-Performance आईबीएम Power5+ p5-575 Cluster 1600 and DDN S2A9550 Storage, Texas A&M University
