45 एनएम प्रक्रिया: Difference between revisions
No edit summary |
No edit summary |
||
| Line 31: | Line 31: | ||
[[प्लेस्टेशन 3 स्लिम]] मॉडल ने [[सेल ब्रॉडबैंड इंजन]] को 45 एनएम प्रक्रिया में पेश किया।<ref>{{cite web |url=https://arstechnica.com/gaming/news/2009/08/sony-answers-our-questions-about-the-new-playstation-3.ars |title=Sony answers our questions about the new PlayStation 3 |date=18 August 2009 |access-date=19 August 2009 |publisher=[[Ars Technica]]}}.</ref> | [[प्लेस्टेशन 3 स्लिम]] मॉडल ने [[सेल ब्रॉडबैंड इंजन]] को 45 एनएम प्रक्रिया में पेश किया।<ref>{{cite web |url=https://arstechnica.com/gaming/news/2009/08/sony-answers-our-questions-about-the-new-playstation-3.ars |title=Sony answers our questions about the new PlayStation 3 |date=18 August 2009 |access-date=19 August 2009 |publisher=[[Ars Technica]]}}.</ref> | ||
== उदाहरण: इंटेल की 45 एनएम प्रक्रिया == | == उदाहरण: इंटेल की 45 एनएम प्रक्रिया == | ||
आईईडीएम 2007 में, इंटेल की 45 nm प्रक्रिया के अधिक प्रौद्योगिकी विवरण सामने आए थे।<ref name=mistry2007 /> | |||
चूंकि विसर्जन लिथोग्राफी का उपयोग यहां नहीं किया जाता है, लिथोग्राफिक पैटर्निंग अधिक कठिन है। इसलिए, इस 45 एनएम प्रक्रिया के लिए स्पष्ट रूप से लाइन-कटिंग डबल पैटर्निंग विधि का उपयोग किया जाता है। इसके | चूंकि विसर्जन लिथोग्राफी का उपयोग यहां नहीं किया जाता है, लिथोग्राफिक पैटर्निंग अधिक कठिन है। इसलिए, इस 45 एनएम प्रक्रिया के लिए स्पष्ट रूप से लाइन-कटिंग डबल पैटर्निंग विधि का उपयोग किया जाता है। इसके अतिरिक्त, गेट लीकेज के उद्देश्यों को संबोधित करने के लिए प्रथम बार उच्च-κ डाइलेक्ट्रिक का उपयोग प्रारंभ किया गया है। 32 एनएम नोड के लिए, इंटेल द्वारा विसर्जन लिथोग्राफी का उपयोग प्रारंभ हो जाएगा। | ||
* 160 एनएम गेट पिच (65 एनएम पीढ़ी का 73%) | * 160 एनएम गेट पिच (65 एनएम पीढ़ी का 73%) है। | ||
* 200 एनएम आइसोलेशन पिच (65 एनएम जेनरेशन का 91%) ट्रांजिस्टर के | * 200 एनएम आइसोलेशन पिच (65 एनएम जेनरेशन का 91%) ट्रांजिस्टर के मध्य [[उथला खाई अलगाव|आइसोलेशन]] दूरी के स्केलिंग को धीमा करने का संकेत देता है। | ||
* डमी कॉपर मेटल और डमी गेट्स का व्यापक उपयोग<ref>[https://archive.today/20130126085324/http://www.ipfrontline.com/depts/article.aspx?id=19560&deptid=5 Intel Pushes Lithography Limits, Part II]</ref> | * डमी कॉपर मेटल और डमी गेट्स का व्यापक उपयोग करता है।<ref>[https://archive.today/20130126085324/http://www.ipfrontline.com/depts/article.aspx?id=19560&deptid=5 Intel Pushes Lithography Limits, Part II]</ref> | ||
* 35 एनएम गेट लंबाई (65 एनएम पीढ़ी के समान) | * 35 एनएम गेट लंबाई (65 एनएम पीढ़ी के समान) होती है। | ||
* | * 0.7 एनएम संक्रमण परत के साथ, 1 एनएम समतुल्य ऑक्साइड मोटाई होती है। | ||
* डमी पॉलीसिलिकॉन और दमिश्क धातु गेट का उपयोग | * डमी पॉलीसिलिकॉन और दमिश्क धातु गेट का उपयोग करते हुए गेट-अंतिम प्रक्रिया होती है। | ||
* दूसरी फोटोरेसिस्ट कोटिंग का उपयोग करके गेट का स्क्वेरिंग समाप्त होता | * दूसरी फोटोरेसिस्ट कोटिंग का उपयोग करके गेट का स्क्वेरिंग समाप्त होता है।<ref>{{Cite web |url=http://www.semiconductor.net/article/CA6510272.html |title=Intel 45 nm process at IEDM |access-date=2 September 2008 |archive-url=https://web.archive.org/web/20081202023348/http://www.semiconductor.net/article/CA6510272.html |archive-date=2 December 2008 |url-status=dead}}</ref> | ||
* कार्बन-डोप्ड ऑक्साइड और [[स्थानीय अंतर्संबंध]] | * कार्बन-डोप्ड ऑक्साइड की 9 परतें और [[स्थानीय अंतर्संबंध|क्यू अंतर्संबंध]], अंतिम मोटी पुनर्वितरण परत है। | ||
* [[इंटरकनेक्ट के साथ]] के लिए | * संपर्क [[इंटरकनेक्ट के साथ|स्थानीय]] [[इंटरकनेक्ट के साथ|अंतर्संबंध]] के लिए मंडलियों की तुलना में आयतों के आकार से अधिक होते हैं। | ||
* सीसा रहित पैकेजिंग | * सीसा रहित पैकेजिंग | ||
* 1.36 | * 1.36 एमए/माइक्रोन एनएफईटी ड्राइव करंट | ||
* 1. | * 1.07 एमए/माइक्रोन पीएफईटी ड्राइव करंट, 65 एनएम पीढ़ी की तुलना में 51% तीव्र, एम्बेडेड SiGe स्ट्रेसर्स में 23% से 30% Ge से वृद्धि के कारण उच्च छिद्र गतिशीलता के साथ है। | ||
2008 के चिपवर्क्स रिवर्स-इंजीनियरिंग में,<ref>{{Cite web |url=http://www.chipworks.com/blogs.aspx?id=4602&blogid=86 |title=विश्लेषण|access-date=15 March 2008 |archive-url=https://web.archive.org/web/20081202004715/http://www.chipworks.com/blogs.aspx?id=4602&blogid=86 |archive-date=2 December 2008 |url-status=dead}}</ref> यह | 2008 के चिपवर्क्स रिवर्स-इंजीनियरिंग में,<ref>{{Cite web |url=http://www.chipworks.com/blogs.aspx?id=4602&blogid=86 |title=विश्लेषण|access-date=15 March 2008 |archive-url=https://web.archive.org/web/20081202004715/http://www.chipworks.com/blogs.aspx?id=4602&blogid=86 |archive-date=2 December 2008 |url-status=dead}}</ref> यह वर्णन किया गया था कि ट्रेंच संपर्क स्थानीय अंतर्संबंध के रूप में कार्य करने वाले टंगस्टन में मेटल-0 परत के रूप में बनाए गए थे। अधिकांश ट्रेंच संपर्क प्रसार को कवर करने वाले गेट के समानांतर छोटी रेखाएँ थीं, जबकि गेट संपर्क जहाँ छोटी रेखाएँ भी गेट के लंबवत थीं। | ||
यह वर्तमान में ज्ञात हुआ था<ref>[http://www.anandtech.com/cpuchipsets/intel/showdoc.aspx?i=3382&p=10 8T SRAM used for Nehalem and Atom]</ref> कि नेहलेम और [[इंटेल परमाणु|एटम]] दोनों माइक्रोप्रोसेसर ने वोल्टेज स्केलिंग को उत्तम रूप से समायोजित करने के लिए पारंपरिक छह के अतिरिक्त आठ ट्रांजिस्टर वाले स्टेटिक रैंडम एक्सेस मेमोरी सेल का उपयोग किया। इसके परिणामस्वरूप 30% से अधिक का क्षेत्र अर्थदंड हुआ। | |||
==45 एनएम प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर== | ==45 एनएम प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर== | ||
Revision as of 08:31, 21 June 2023
| Semiconductor device fabrication |
|---|
 |
|
MOSFET scaling (process nodes) |
|
Future
|
अर्धचालक के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप के अनुसार, 45 एनएम प्रक्रिया एमओएसएफईटी प्रौद्योगिकी नोड है जो 2007-2008 के समय सीमा के निकट निर्मित मेमोरी सेल की औसत अर्ध-पिच का संदर्भ देती है।
मात्सुशिता और इंटेल ने 2007 के अंत में बड़े स्तर पर 45 एनएम चिप्स का उत्पादन प्रारम्भ किया, और माइक्रो डिवाइसेस ने 2008 के अंत में 45 एनएम चिप्स का उत्पादन प्रारम्भ किया, जबकि आईबीएम, इन्फिनॉन, सैमसंग और चार्टर्ड अर्धचालक नोड पूर्व में ही सामान्य 45 एनएम प्रोसेस प्लेटफॉर्म पूर्ण कर लिया है। 2008 के अंत में, अर्धचालक मैन्युफैक्चरिंग इंटरनेशनल कॉर्पोरेशन (एसएमआईसी) प्रथम चीन-आधारित अर्धचालक कंपनी थी, जिसने आईबीएम से बल्क 45 एनएम प्रक्रिया को लाइसेंस प्राप्त कर 45 एनएम पर स्थानांतरित किया। 2008 में, टीएसएमसी 40 एनएम प्रक्रिया पर चला गया।
कई महत्वपूर्ण विशेषता आकार लिथोग्राफी (अर्थात, 193 एनएम और 248 एनएम) के लिए उपयोग किए जाने वाले प्रकाश की तरंग दैर्ध्य से छोटे होते हैं। उप-तरंगदैर्ध्य सुविधाओं को बनाने के लिए कई प्रकार की प्रौद्योगिकी, जैसे बड़े लेंस का उपयोग किया जाता है। सुविधाओं के मध्य दूरियों को अल्प करने में सहायता के लिए डबल पैटर्निंग भी प्रस्तुत की गई है, विशेष रूप यदि सूखी लिथोग्राफी का उपयोग किया जाता है। यह अपेक्षा की जाती है कि 45 एनएम नोड पर 193 एनएम वेवलेंथ के साथ और परतें बनाई जाएंगी। पूर्व की ढीली परतों (जैसे मेटल 4 और मेटल 5) को 248 एनएम से 193 एनएम वेवलेंथ तक ले जाना निरंतर रहने की अपेक्षा है, जो 193 एनएम फोटोरेसिस्ट के साथ कठिनाइयों के कारण व्यय को और बढ़ा सकती है।
उच्च-κ डाइइलेक्ट्रिक
रिसाव (अर्धचालक) घनत्व को कम करने के उद्देश्य से, चिप निर्माताओं ने गेट स्टैक में नई उच्च-κ डाइइलेक्ट्रिक | उच्च-κ सामग्री शुरू करने के बारे में चिंता व्यक्त की है। 2007 तक, हालांकि, आईबीएम और इंटेल दोनों ने घोषणा की है कि उनके पास उच्च-κ डाइइलेक्ट्रिक और मेटल गेट समाधान हैं, जिसे इंटेल ट्रांजिस्टर डिजाइन में मौलिक परिवर्तन मानता है।[1] NEC ने उत्पादन में उच्च-κ सामग्री भी डाली है।
प्रौद्योगिकी डेमो
- 2004 में, TSMC ने 0.296-वर्ग-माइक्रोमीटर 45 एनएम स्टेटिक रैंडम एक्सेस मेमोरी सेल का प्रदर्शन किया। 2008 में, TSMC 40 एनएम प्रक्रिया पर चला गया।[2]
- जनवरी 2006 में, इंटेल ने 0.346-वर्ग-माइक्रोमीटर 45 एनएम नोड स्टेटिक रैंडम एक्सेस मेमोरी सेल का प्रदर्शन किया।
- अप्रैल 2006 में, AMD ने 0.370-वर्ग-माइक्रोमीटर 45 nm SRAM सेल का प्रदर्शन किया।
- जून 2006 में, टेक्सस उपकरण ्स ने विसर्जन लिथोग्राफी की मदद से 0.24-वर्ग-माइक्रोमीटर 45 एनएम एसआरएएम सेल की शुरुआत की।
- नवंबर 2006 में, यूनाइटेड माइक्रोइलेक्ट्रॉनिक कॉर्पोरेशन ने घोषणा की कि उसने इमर्शन लिथोग्राफी और लो-κ डाइइलेक्ट्रिक|लो-κ डाइइलेक्ट्रिक्स का उपयोग करके 0.25-स्क्वायर-माइक्रोमीटर से कम सेल आकार के साथ 45 एनएम एसआरएएम चिप विकसित की है।
- 2006 में, सैमसंग ने 40 विकसित किया{{nbsp}एनएम प्रक्रिया।[3]
45 एनएम प्रौद्योगिकी के उत्तराधिकारी 32 एनएम प्रक्रिया हैं|32 एनएम, 22 एनएम प्रक्रिया|22 एनएम, और फिर 14 एनएम प्रक्रिया|14 एनएम प्रौद्योगिकियां।
वाणिज्यिक परिचय
मत्सुशिता इलेक्ट्रिक इंडस्ट्रियल कंपनी ने 45 पर आधारित डिजिटल उपभोक्ता उपकरणों के लिए सिस्टम- on- चिप (एसओसी) आईसी का बड़े पैमाने पर उत्पादन शुरू किया{{nbsp}एनएम प्रक्रिया प्रौद्योगिकी जून 2007 में।
इंटेल ने अपना पहला 45 भेज दिया{{nbsp}एनएम प्रोसेसर, जिओन 5400 श्रृंखला, नवंबर 2007 में।
पेरिनन के बारे में कई विवरण अप्रैल 2007 इंटेल डेवलपर फोरम में दिखाई दिए। इसके उत्तराधिकारी को नेहलेम (माइक्रोआर्किटेक्चर) कहा जाता है। महत्वपूर्ण अग्रिम[4] नए निर्देशों को शामिल करना (SSE4 सहित, जिसे पेन्रीन न्यू इंस्ट्रक्शंस के रूप में भी जाना जाता है) और नई निर्माण सामग्री (सबसे महत्वपूर्ण रूप से हेफ़नियम-आधारित ढांकता हुआ) शामिल है।
AMD ने अपना AMD Turion#Caspian .2845 nm SOI.29, Athlon II, AMD Turion#Caspian .2845 nm SOI.29 और Phenom II (आमतौर पर प्रदर्शन के बढ़ते क्रम में), साथ ही शंघाई Opteron#Opteron .2845 nm SOI जारी किया .29 प्रोसेसर 45 का उपयोग कर रहे हैं{{nbsp}एनएम प्रक्रिया प्रौद्योगिकी 2008 के अंत में।
Xbox 360 S, जिसे 2010 में रिलीज़ किया गया था, में 45 nm प्रोसेस में फ़ैब्रिकेटेड Xenon (प्रोसेसर) प्रोसेसर है।[5] प्लेस्टेशन 3 स्लिम मॉडल ने सेल ब्रॉडबैंड इंजन को 45 एनएम प्रक्रिया में पेश किया।[6]
उदाहरण: इंटेल की 45 एनएम प्रक्रिया
आईईडीएम 2007 में, इंटेल की 45 nm प्रक्रिया के अधिक प्रौद्योगिकी विवरण सामने आए थे।[7]
चूंकि विसर्जन लिथोग्राफी का उपयोग यहां नहीं किया जाता है, लिथोग्राफिक पैटर्निंग अधिक कठिन है। इसलिए, इस 45 एनएम प्रक्रिया के लिए स्पष्ट रूप से लाइन-कटिंग डबल पैटर्निंग विधि का उपयोग किया जाता है। इसके अतिरिक्त, गेट लीकेज के उद्देश्यों को संबोधित करने के लिए प्रथम बार उच्च-κ डाइलेक्ट्रिक का उपयोग प्रारंभ किया गया है। 32 एनएम नोड के लिए, इंटेल द्वारा विसर्जन लिथोग्राफी का उपयोग प्रारंभ हो जाएगा।
- 160 एनएम गेट पिच (65 एनएम पीढ़ी का 73%) है।
- 200 एनएम आइसोलेशन पिच (65 एनएम जेनरेशन का 91%) ट्रांजिस्टर के मध्य आइसोलेशन दूरी के स्केलिंग को धीमा करने का संकेत देता है।
- डमी कॉपर मेटल और डमी गेट्स का व्यापक उपयोग करता है।[8]
- 35 एनएम गेट लंबाई (65 एनएम पीढ़ी के समान) होती है।
- 0.7 एनएम संक्रमण परत के साथ, 1 एनएम समतुल्य ऑक्साइड मोटाई होती है।
- डमी पॉलीसिलिकॉन और दमिश्क धातु गेट का उपयोग करते हुए गेट-अंतिम प्रक्रिया होती है।
- दूसरी फोटोरेसिस्ट कोटिंग का उपयोग करके गेट का स्क्वेरिंग समाप्त होता है।[9]
- कार्बन-डोप्ड ऑक्साइड की 9 परतें और क्यू अंतर्संबंध, अंतिम मोटी पुनर्वितरण परत है।
- संपर्क स्थानीय अंतर्संबंध के लिए मंडलियों की तुलना में आयतों के आकार से अधिक होते हैं।
- सीसा रहित पैकेजिंग
- 1.36 एमए/माइक्रोन एनएफईटी ड्राइव करंट
- 1.07 एमए/माइक्रोन पीएफईटी ड्राइव करंट, 65 एनएम पीढ़ी की तुलना में 51% तीव्र, एम्बेडेड SiGe स्ट्रेसर्स में 23% से 30% Ge से वृद्धि के कारण उच्च छिद्र गतिशीलता के साथ है।
2008 के चिपवर्क्स रिवर्स-इंजीनियरिंग में,[10] यह वर्णन किया गया था कि ट्रेंच संपर्क स्थानीय अंतर्संबंध के रूप में कार्य करने वाले टंगस्टन में मेटल-0 परत के रूप में बनाए गए थे। अधिकांश ट्रेंच संपर्क प्रसार को कवर करने वाले गेट के समानांतर छोटी रेखाएँ थीं, जबकि गेट संपर्क जहाँ छोटी रेखाएँ भी गेट के लंबवत थीं।
यह वर्तमान में ज्ञात हुआ था[11] कि नेहलेम और एटम दोनों माइक्रोप्रोसेसर ने वोल्टेज स्केलिंग को उत्तम रूप से समायोजित करने के लिए पारंपरिक छह के अतिरिक्त आठ ट्रांजिस्टर वाले स्टेटिक रैंडम एक्सेस मेमोरी सेल का उपयोग किया। इसके परिणामस्वरूप 30% से अधिक का क्षेत्र अर्थदंड हुआ।
45 एनएम प्रौद्योगिकी का उपयोग करने वाले प्रोसेसर
- मत्सुशिता ने 2007 में 45 एनएम यूनिफियर प्रस्तावित किया।[12]
- कोर 2 ब्रांड के अंतर्गत वोल्फडेल, वोल्फडेल-3एम, यॉर्कफील्ड, यॉर्कफील्ड एक्सई और पेनरीन इंटेल प्रोसेसर बेचे जाते हैं।
- पहली पीढ़ी का इंटेल कोर i3, i5 और i7 श्रृंखला के प्रोसेसर जैसे कि क्लार्क्सफ़ील्ड, ब्लूमफ़ील्ड और लिनफ़ील्ड हैं।
- डायमंडविले, पाइनव्यू, इंटेल एटम ब्रांड के अंतर्गत बेचे जाने वाले हाइपर-थ्रेडिंग वाले इंटेल कोर हैं।
- एएमडी थूबन (फेनोम II), कैलिस्टो, हेका, प्रोपस, डेनेब, ज़ोस्मा (फिनोम II) और शंघाई (ऑप्टेरॉन) क्वाड-कोर प्रोसेसर, रेगोर (एथलॉन II) डुअल कोर प्रोसेसर [https] ://www.amd.com/us-en/0,,3715_15503,00.html?redir=45nm01], कैस्पियन (ट्यूरियन II) मोबाइल डुअल कोर प्रोसेसर हैं।
- एक्सबॉक्स 360 एस मॉडल में क्सीनन प्रोसेसर हैं।
- प्लेस्टेशन 3 में स्लिम मॉडल में सोनी/तोशिबा सेल ब्रॉडबैंड इंजन - सितंबर 2009 में प्रस्तावित किया गया था।
- सैमसंग S5PC110, जिसे हमिंगबर्ड के नाम से जाना जाता है।
- टेक्सास इंस्ट्रूमेंट्स ओएमएपी 3 और 4 श्रृंखला है।
- आईबीएम पावर7 और आईबीएम z196 है।
- फुजित्सु स्पार्क64 VIIIfx श्रृंखला है।
- वाई यू एस्प्रेसो आईबीएम सीपीयू है।
संदर्भ
- ↑ "IEEE Spectrum: The High-k Solution". Archived from the original on 26 October 2007. Retrieved 25 October 2007.
- ↑ "40nm Technology". TSMC. Retrieved 30 June 2019.
- ↑ "इतिहास". Samsung Electronics. Samsung. Retrieved 19 June 2019.
- ↑ "पेरिन श्रृंखला सुधार पर रिपोर्ट।" (PDF). Intel. October 2006.
- ↑ "New Xbox 360 gets official at $299, shipping today, looks angular and ominous (video hands-on!)". AOL Engadget. 14 June 2010. Archived from the original on 17 June 2010. Retrieved 11 July 2010..
- ↑ "Sony answers our questions about the new PlayStation 3". Ars Technica. 18 August 2009. Retrieved 19 August 2009..
- ↑ Mistry, K.; Allen, C.; Auth, C.; Beattie, B.; Bergstrom, D.; Bost, M.; Brazier, M.; Buehler, M.; Cappellani, A.; Chau, R.; Choi, C.-H.; Ding, G.; Fischer, K.; Ghani, T.; Grover, R.; Han, W.; Hanken, D.; Hattendorf, M.; He, J.; Hicks, J.; Huessner, R.; Ingerly, D.; Jain, P.; James, R.; Jong, L.; Joshi, S.; Kenyon, C.; Kuhn, K.; Lee, K.; Liu, H.; Maiz, J.; Mclntyre, B.; Moon, P.; Neirynck, J.; Pae, S.; Parker, C.; Parsons, D.; Prasad, C.; Pipes, L.; Prince, M.; Ranade, P.; Reynolds, T.; Sandford, J.; Shifren, L.; Sebastian, J.; Seiple, J.; Simon, D.; Sivakumar, S.; Smith, P.; Thomas, C.; Troeger, T.; Vandervoorn, P.; Williams, S. & Zawadzki, K. (December 2007). "A 45nm Logic Technology with High-k+Metal Gate Transistors, Strained Silicon, 9 Cu Interconnect Layers, 193nm Dry Patterning, and 100% Pb-free Packaging". 2007 IEEE International Electron Devices Meeting: 247–250. doi:10.1109/IEDM.2007.4418914. ISBN 978-1-4244-1507-6. S2CID 12392861.
- ↑ Intel Pushes Lithography Limits, Part II
- ↑ "Intel 45 nm process at IEDM". Archived from the original on 2 December 2008. Retrieved 2 September 2008.
- ↑ "विश्लेषण". Archived from the original on 2 December 2008. Retrieved 15 March 2008.
- ↑ 8T SRAM used for Nehalem and Atom
- ↑ "Panasonic ने नई पीढ़ी के UniPhier System LSI की बिक्री शुरू की". Panasonic. 10 October 2007. Retrieved 2 July 2019.
बाहरी संबंध
- Panasonic Begins Mass Production of 45-nm Generation SoC
- Intel 45 nm process is good to go
- Intel moving to 45nm sooner than expected?
- Chipmakers gear up for manufacturing hurdles
- Intel 45 nm node SRAM cell
- An AMD Update
- Slashdot discussion of n nm process naming
- 45 nm Technology from Intel
- Intel 45 nm process at IEDM
| Preceded by 65 nm |
CMOS manufacturing processes | Succeeded by 32 nm |
