पावर7: Difference between revisions

From Vigyanwiki
(Created page with "{{Short description|2010 family of multi-core microprocessors by IBM}} {{Use dmy dates|date=March 2020}} {{Infobox CPU | name = POWER7 | image...")
 
No edit summary
 
(16 intermediate revisions by 4 users not shown)
Line 2: Line 2:
{{Use dmy dates|date=March 2020}}
{{Use dmy dates|date=March 2020}}
{{Infobox CPU
{{Infobox CPU
| name                    = POWER7
| name                    = पावर7
| image                    = Power7 4ghz 9119 8way chipTop sonic84 IMG 1422.jpg
| image                    = Power7 4ghz 9119 8way chipTop sonic84 IMG 1422.jpg
| image_size              =  
| image_size              =  
| caption                  = IBM Power7 4 GHz 8-way CPU (de-lidded) from an IBM 9119
| caption                  = आईबीएम 9119 से आईबीएम पावर7 4 GHz 8-वे सीपीयू (डी-लिडेड)
| produced-start          = 2010
| produced-start          = 2010
| produced-end            =  
| produced-end            =  
| slowest                  = 2.4
| slowest                  = 2.4
| slow-unit                = GHz
| slow-unit                = गीगाहर्ट्ज़
| fastest                  = 4.25
| fastest                  = 4.25
| fast-unit                = GHz
| fast-unit                = गीगाहर्ट्ज़
| fsb-slowest              =  
| fsb-slowest              =  
| fsb-fastest              =  
| fsb-fastest              =  
Line 23: Line 23:
| size-to                  =  
| size-to                  =  
| soldby                  =  
| soldby                  =  
| designfirm              = [[IBM]]
| designfirm              = [[आईबीएम]]
| manuf1                  =  
| manuf1                  =  
| core1                    =  
| core1                    =  
Line 29: Line 29:
| pack1                    =  
| pack1                    =  
| brand1                  =  
| brand1                  =  
| arch                    = [[Power ISA]] ([[Power ISA#Power ISA v.2.06|Power ISA v.2.06]])
| arch                    = [[पावर आईएसए]] ([[पावर आईएसए#पावर आईएसए v.2.06|पावर आईएसए v.2.06]])
| microarch                =  
| microarch                =  
| cpuid                    =  
| cpuid                    =  
| code                    =  
| code                    =  
| numcores                = 4, 6, 8
| numcores                = 4, 6, 8
| l1cache                  = 32+32 KB/core
| l1cache                  = 32+32 केबी/कोर
| l2cache                  = 256 KB/core
| l2cache                  = 256 केबी/कोर
| l3cache                  = 4 MB/core
| l3cache                  = 4 एमबी/कोर
| predecessor              = [[POWER6]]
| predecessor              = [[पावर6]]
| successor                = [[POWER8]]
| successor                = [[पावर8]]
| application              =  
| application              =  
}}
}}
{{POWER, PowerPC, and Power ISA}}
{{POWER, PowerPC, and Power ISA}}
POWER7, 2010 में जारी Power ISA#Power ISA v.2.06|Power ISA 2.06 [[ अनुदेश सेट वास्तुकला ]] पर आधारित [[सुपरस्केलर]] [[ मल्टी कोर ]] [[माइक्रोप्रोसेसर]]ों का एक परिवार है, जो [[POWER6]] और POWER6#POWER6+|POWER6+ के बाद आया। POWER7 को [[IBM]] द्वारा IBM के IBM रोचेस्टर|रोचेस्टर, MN सहित कई साइटों पर विकसित किया गया था; ऑस्टिन, TX; एसेक्स जंक्शन, वर्मोंट|एसेक्स जंक्शन, वीटी; टी. जे. वाटसन रिसर्च सेंटर, एनवाई; ब्रोमोंट|ब्रोमोंट, क्यूसी<ref name="Bromont">{{cite web | url=http://www.cyberpresse.ca/la-voix-de-lest/actualites/201102/16/01-4370783-ibm-bromont-au-coeur-de-watson.php | title=वॉटसन के केंद्र में आईबीएम ब्रोमोंट|language=French |trans-title=IBM Bromont at the heart of Watson | access-date=2011-02-17 | last=Authier |first=Isabelle | date=2011-02-17 | work=Cyberpresse | publisher=Cyberpresse |archive-url=https://web.archive.org/web/20110219000624/http://www.cyberpresse.ca/la-voix-de-lest/actualites/201102/16/01-4370783-ibm-bromont-au-coeur-de-watson.php |archive-date=2011-02-19 |url-status=dead}}</ref> और IBM Deutschland रिसर्च एंड डेवलपमेंट GmbH, बोबलिंगन, जर्मनी प्रयोगशालाएँ। IBM ने 8 फरवरी 2010 को POWER7 पर आधारित सर्वर की घोषणा की।<ref>{{cite web
पावर7 [[सुपरस्केलर]] [[ मल्टी कोर |मल्टी कोर]] माइक्रोप्रोसेसरों का एक वर्ग है जो 2010 में जारी पावर आईएसए 2.06 इंस्ट्रक्शन सेट आर्किटेक्चर पर आधारित है जो पावर6 और पावर6+ के बाद आया है। आईबीएम द्वारा पावर7 को आईबीएम के रोचेस्टर, एमएन सहित कई साइटों पर विकसित किया गया था; ऑस्टिन, टीएक्स; एसेक्स जंक्शन, वीटी; टी. जे. वाटसन अनुसंधान केंद्र, एनवाई; ब्रोमोंट, क्यूसी<ref name="Bromont">{{cite web | url=http://www.cyberpresse.ca/la-voix-de-lest/actualites/201102/16/01-4370783-ibm-bromont-au-coeur-de-watson.php | title=वॉटसन के केंद्र में आईबीएम ब्रोमोंट|language=French |trans-title=IBM Bromont at the heart of Watson | access-date=2011-02-17 | last=Authier |first=Isabelle | date=2011-02-17 | work=Cyberpresse | publisher=Cyberpresse |archive-url=https://web.archive.org/web/20110219000624/http://www.cyberpresse.ca/la-voix-de-lest/actualites/201102/16/01-4370783-ibm-bromont-au-coeur-de-watson.php |archive-date=2011-02-19 |url-status=dead}}</ref> और आईबीएम डॉयचलैंड रिसर्च एंड डेवलपमेंट जीएमबीएच, बोबलिंगेन, जर्मनी प्रयोगशालाएं। आईबीएम ने 8 फरवरी 2010 को पावर7 पर आधारित सर्वर का प्रतिपादन किया था।<ref>{{cite web
  |title=IBM Unveils New POWER7 Systems To Manage Increasingly Data-Intensive Services
  |title=IBM Unveils New POWER7 Systems To Manage Increasingly Data-Intensive Services
  |url=http://www-03.ibm.com/press/us/en/pressrelease/29315.wss
  |url=http://www-03.ibm.com/press/us/en/pressrelease/29315.wss
Line 56: Line 56:
  |access-date=2010-02-22
  |access-date=2010-02-22
  }}</ref>
  }}</ref>
[[File:Power7 4ghz 9119 8way IHSBottom ChipTop sonic84 IMG 1418.jpg|thumb|IBM 9119 से IBM Power7 4 GHz 8-वे CPU और IHS]]
 
[[File:Power7 4ghz 9119 8way IHStop sonic84 IMG 1417.jpg|thumb|IBM Power7 4 GHz 8-वे CPU IHS IBM 9119 से शीर्ष पर है]]
[[File:Power7 4ghz 9119 8way IHSBottom ChipTop sonic84 IMG 1418.jpg|thumb|आईबीएम 9119 से आईबीएम पावर7 4 गीगाहर्ट्ज 8-वे सीपीयू और आईएचएस]]
[[File:Power7 4ghz 9119 8way underside interposerRemoved sonic84 IMG 1415.jpg|thumb|IBM Power7 4 GHz 8-तरफा CPU IBM 9119 से नीचे]]
[[File:Power7 4ghz 9119 8way IHStop sonic84 IMG 1417.jpg|thumb|आईबीएम पावर7 4 गीगाहर्ट्ज 8-वे सीपीयू IHS आईबीएम 9119 से शीर्ष पर है]]
[[File:Power7 4ghz 9119 8way underside withInterposer sonic84 IMG 1416.jpg|thumb|IBM 9119 से IBM Power7 4 GHz 8-वे CPU हटाने योग्य इंटरपोज़र]]
[[File:Power7 4ghz 9119 8way underside interposerRemoved sonic84 IMG 1415.jpg|thumb|आईबीएम पावर7 4 गीगाहर्ट्ज 8-तरफा सीपीयू आईबीएम 9119 से नीचे]]
[[File:Power7 4ghz 9119 8way underside withInterposer sonic84 IMG 1416.jpg|thumb|आईबीएम 9119 से आईबीएम पावर7 4 गीगाहर्ट्ज 8-वे सीपीयू हटाने योग्य इंटरपोज़र]]


== इतिहास ==
== इतिहास ==
आईबीएम ने नवंबर 2006 में [[उच्च उत्पादकता कंप्यूटिंग सिस्टम]] परियोजना में 2010 के अंत से पहले [[पेटास्केल]] [[ सुपर कंप्यूटर ]] आर्किटेक्चर विकसित करने के लिए 244 मिलियन डॉलर का [[DARPA]] अनुबंध जीता। अनुबंध में यह भी कहा गया है कि वास्तुकला व्यावसायिक रूप से उपलब्ध होगी। IBM का प्रस्ताव, [[PERCS]] (उत्पादक, उपयोग में आसान, विश्वसनीय कंप्यूटर सिस्टम), जिसने उन्हें अनुबंध दिलाया, POWER7 प्रोसेसर, [[IBM AIX]] ऑपरेटिंग सिस्टम और [[आईबीएम जनरल पैरेलल फाइल सिस्टम]] पर आधारित है।<ref name="EETimes1">{{cite web
आईबीएम ने एचपीसीएस परियोजना में 2010 के अंत से पहले पेटास्केल [[ सुपर कंप्यूटर |सुपरकंप्यूटर]] आर्किटेक्चर विकसित करने के लिए नवंबर 2006 में 244 मिलियन डॉलर का डीएआरपीए अनुबंध जीता। अनुबंध में यह भी कहा गया है कि वास्तुकला व्यावसायिक रूप से उपलब्ध होगी। आईबीएम का प्रस्ताव, पीईआरसीएस  (प्रोडक्टिव, इजी-टू-यूज़, रिलाएबल कंप्यूटर सिस्टम), जिसने उन्हें अनुबंध दिलाया, पावर7 प्रोसेसर, ऐक्स ऑपरेटिंग सिस्टम और सामान्य समानांतर फ़ाइल सिस्टम पर आधारित है।<ref name="EETimes1">{{cite web
  |title=Cray, IBM picked for U.S. petaflop computer effort
  |title=Cray, IBM picked for U.S. petaflop computer effort
  |work=[[EE Times]]
  |work=[[EE Times]]
Line 68: Line 69:
  |access-date=2022-11-13
  |access-date=2022-11-13
}}</ref>
}}</ref>
एक सुविधा जिस पर IBM और DARPA ने सहयोग किया है, वह POWER7 क्लस्टर के लिए वैश्विक साझा मेमोरी स्पेस का समर्थन करने के लिए एड्रेसिंग और पेज टेबल हार्डवेयर को संशोधित कर रहा है। यह अनुसंधान वैज्ञानिकों को संदेश पासिंग का उपयोग किए बिना क्लस्टर को प्रोग्राम करने में सक्षम बनाता है जैसे कि यह एक एकल प्रणाली थी। उत्पादकता के दृष्टिकोण से, यह आवश्यक है क्योंकि कुछ वैज्ञानिक [[संदेश पासिंग इंटरफ़ेस]] या क्लस्टर में उपयोग की जाने वाली अन्य समानांतर प्रोग्रामिंग तकनीकों से परिचित नहीं हैं।<ref name="Realworldtech">{{cite web
 
एक सुविधा जिस पर आईबीएम और डीएआरपीए ने सहयोग किया है, वह पावर7 क्लस्टर के लिए वैश्विक साझा मेमोरी स्पेस का समर्थन करने के लिए एड्रेसिंग और पेज टेबल हार्डवेयर को संशोधित कर रहा है। यह अनुसंधान वैज्ञानिकों को मैसेज पासिंग का उपयोग किए बिना क्लस्टर को प्रोग्राम करने में सक्षम बनाता है जैसे कि यह एक एकल सिस्टम था। उत्पादकता के दृष्टिकोण से, यह आवश्यक है क्योंकि कुछ वैज्ञानिक एमपीआई या क्लस्टर में उपयोग की जाने वाली अन्य समानांतर प्रोग्रामिंग तकनीकों से परिचित नहीं हैं।<ref name="Realworldtech">{{cite web
  |title=Hot Chips XXI Preview
  |title=Hot Chips XXI Preview
  |publisher=Real World Technologies
  |publisher=Real World Technologies
Line 75: Line 77:
}}</ref>
}}</ref>


== डिज़ाइन ==
पावर7 सुपरस्केलर मल्टी-कोर आर्किटेक्चर, पावर6 डिज़ाइन से एक महत्वपूर्ण विकास था, जो एकाधिक कोर और एक साथ मल्टीथ्रेडिंग (एसएमटी) के माध्यम से विद्युत दक्षता पर अधिक ध्यान केंद्रित करता था।<ref>{{cite web|last=Kanter|first=David|title=New Information on POWER7|url=http://realworldtech.com/page.cfm?ArticleID=RWT081209143650&p=2|access-date=11 August 2011}}</ref> पॉवर6 आर्किटेक्चर को पॉवर दक्षता की कीमत पर प्रोसेसर आवृत्ति को अधिकतम करने के लिए प्रारम्भ से ही डिज़ाइन किया गया था। इसने विशेष 5 गीगाहर्ट्ज़ प्राप्त किया था। जबकि पावर6 में एक डुअल-कोर प्रोसेसर है, प्रत्येक दो-तरफ़ा एक साथ मल्टीथ्रेडिंग (एसएमटी) में सक्षम है, आईबीएम पावर7 प्रोसेसर में एक साथ 32 थ्रेड की कुल क्षमता के लिए आठ कोर और चार थ्रेड प्रति कोर हैं।<ref>{{cite web|last=Varhol|first=Peter|title=IBM Launches POWER 7 Processor February 9, 2010|date=9 February 2010|url=http://pvarhol.wordpress.com/2010/02/09/ibm-launches-power-7-processor/|access-date=11 August 2011}}</ref>


== डिज़ाइन ==
आईबीएम ने आईएससीए 29<ref>{{cite web|title=ISCA 29 Conference Notes|url=http://www.realworldtech.com/page.cfm?ArticleID=RWT053002100716|access-date=11 August 2011}}</ref> में कहा कि विद्युत दक्षता की कीमत पर प्रति [[पाइपलाइन (कंप्यूटिंग)|पाइपलाइन]] चरण में 10-20 एफओ4 देरी के साथ उच्च-आवृत्ति डिज़ाइन द्वारा अत्यन्त निष्पादन प्राप्त किया गया था। हालाँकि, पावर6 बाइनरी फ्लोटिंग-पॉइंट यूनिट "6-चक्र, 13-FO4 पाइपलाइन" प्राप्त करती है।<ref name="informationweek">{{cite web
POWER7 सुपरस्केलर मल्टी-कोर आर्किटेक्चर, POWER6 डिज़ाइन से एक महत्वपूर्ण विकास था, जो कई कोर और [[एक साथ मल्टीथ्रेडिंग]] (SMT) के माध्यम से बिजली दक्षता पर अधिक ध्यान केंद्रित करता था।<ref>{{cite web|last=Kanter|first=David|title=New Information on POWER7|url=http://realworldtech.com/page.cfm?ArticleID=RWT081209143650&p=2|access-date=11 August 2011}}</ref> पावर दक्षता की कीमत पर प्रोसेसर आवृत्ति को अधिकतम करने के लिए POWER6 आर्किटेक्चर को जमीन से ऊपर तक बनाया गया था। इसने उल्लेखनीय 5 गीगाहर्ट्ज़ हासिल किया। जबकि POWER6 में एक [[ दोहरे कोर ]] प्रोसेसर है, प्रत्येक दो-तरफ़ा एक साथ मल्टीथ्रेडिंग (SMT) में सक्षम है, IBM POWER 7 प्रोसेसर में एक साथ 32 थ्रेड की कुल क्षमता के लिए आठ कोर और चार थ्रेड प्रति कोर हैं।<ref>{{cite web|last=Varhol|first=Peter|title=IBM Launches POWER 7 Processor February 9, 2010|date=9 February 2010|url=http://pvarhol.wordpress.com/2010/02/09/ibm-launches-power-7-processor/|access-date=11 August 2011}}</ref>
आईबीएम ने आईएससीए 29 में कहा<ref>{{cite web|title=ISCA 29 Conference Notes|url=http://www.realworldtech.com/page.cfm?ArticleID=RWT053002100716|access-date=11 August 2011}}</ref> बिजली दक्षता की कीमत पर प्रति [[पाइपलाइन (कंप्यूटिंग)]] चरण में 10-20 एफओ4 देरी के साथ उच्च आवृत्ति डिजाइनों द्वारा चरम प्रदर्शन हासिल किया गया था। हालाँकि, POWER6 बाइनरी फ़्लोटिंग-पॉइंट इकाई 6-चक्र, 13-[[FO4]] पाइपलाइन प्राप्त करती है।<ref name="informationweek">{{cite web
  |title=IBM Tips Power6 Processor Architecture
  |title=IBM Tips Power6 Processor Architecture
  |date=6 February 2006
  |date=6 February 2006
Line 84: Line 86:
  |url=http://www.informationweek.com/showArticle.jhtml?articleID=179100699
  |url=http://www.informationweek.com/showArticle.jhtml?articleID=179100699
  |access-date=2006-02-06
  |access-date=2006-02-06
}}</ref>{{clarify|date=March 2016}}
}}</ref> इसलिए, पावर7 सीपीयू के लिए पाइपलाइन को फिर से बदल दिया गया है, जैसे यह पावर5 और पावर6 डिज़ाइन के लिए था। कुछ स्थितियों में, यह पुनः कार्य 2005 में इंटेल की बारी के समान है जिसने P4 7वीं पीढ़ी के x86 माइक्रोआर्किटेक्चर को छोड़ दिया था।
इसलिए, POWER7 CPU के लिए पाइपलाइन को फिर से बदल दिया गया है, जैसा कि POWER5 और POWER6 डिज़ाइन के लिए था। कुछ मायनों में, यह पुनर्कार्य 2005 में इंटेल की बारी के समान है जिसने P4 7वीं पीढ़ी के x86 माइक्रोआर्किटेक्चर को छोड़ दिया था।


== विशिष्टताएँ ==
== विशिष्टताएँ ==
POWER7 प्रति माइक्रोचिप 4, 6, या 8 भौतिक कोर के साथ, 1 से 32-तरफा डिज़ाइन में, 1024 एसएमटी तक और पावर आईएसए के संदर्भ में विस्तारित/उप-विनिर्देशों का समर्थन करने के लिए थोड़ा अलग [[ सूक्ष्मवास्तुकला ]] और इंटरफेस के साथ उपलब्ध है। और/या विभिन्न सिस्टम आर्किटेक्चर। उदाहरण के लिए, सुपरकंप्यूटिंग (एचपीसी) सिस्टम पावर 775 में इसे 256 भौतिक कोर और 1024 एसएमटी के साथ 32-वे क्वाड-चिप-मॉड्यूल (क्यूसीएम) के रूप में पैक किया गया है।<ref>{{Cite web |url=http://www.redbooks.ibm.com/redbooks/pdfs/sg248003.pdf |title=IBM Power Systems 775 HPC Solution |access-date=28 April 2020}}</ref> एक विशेष [[टर्बोकोर]] मोड भी है जो आठ-कोर प्रोसेसर से आधे कोर को बंद कर सकता है, लेकिन उन 4 कोर के पास बढ़ी हुई घड़ी की गति पर सभी मेमोरी नियंत्रकों और एल 3 [[कैश (कंप्यूटिंग)]] तक पहुंच है। यह प्रत्येक कोर के प्रदर्शन को उच्च बनाता है जो कार्यभार के लिए महत्वपूर्ण है जिसके लिए कम समानांतर प्रदर्शन की कीमत पर सबसे तेज़ अनुक्रमिक प्रदर्शन की आवश्यकता होती है। टर्बोकोर मोड उन अनुप्रयोगों के लिए सॉफ़्टवेयर लागत को आधा कर सकता है जो प्रति कोर लाइसेंस प्राप्त हैं, जबकि उस सॉफ़्टवेयर से प्रति कोर प्रदर्शन बढ़ रहा है।<ref name=ibmp7>{{cite web|title=IBM Unveils New POWER7 Systems To Manage Increasingly Data-Intensive Services|url=http://www-03.ibm.com/press/us/en/pressrelease/29315.wss|publisher=IBM.com|access-date=11 August 2011}}</ref> नए IBM Power 780 स्केलेबल, हाई-एंड सर्वर में नए TurboCore वर्कलोड ऑप्टिमाइज़िंग मोड की सुविधा है और POWER6 आधारित सिस्टम के प्रति कोर दोगुना प्रदर्शन प्रदान करते हैं।<ref name=ibmp7 />
पावर7 प्रति माइक्रोचिप 4, 6, या 8 भौतिक कोर के साथ, 1 से 32-तरफा डिज़ाइन में, 1024 एसएमटी तक और पावर आईएसए के संदर्भ में विस्तारित/उप-विनिर्देशों का समर्थन करने के लिए थोड़ा अलग [[ सूक्ष्मवास्तुकला |माइक्रोआर्किटेक्चर]] और इंटरफेस के साथ उपलब्ध है। और/या विभिन्न सिस्टम आर्किटेक्चर। उदाहरण के लिए, सुपरकंप्यूटिंग (एचपीसी) सिस्टम पावर 775 में इसे 256 भौतिक कोर और 1024 एसएमटी के साथ 32-वे क्वाड-चिप-मॉड्यूल (क्यूसीएम) के रूप में पैक किया गया है।<ref>{{Cite web |url=http://www.redbooks.ibm.com/redbooks/pdfs/sg248003.pdf |title=IBM Power Systems 775 HPC Solution |access-date=28 April 2020}}</ref> एक विशेष [[टर्बोकोर]] मोड भी है जो आठ-कोर प्रोसेसर से आधे कोर को बंद कर सकता है, लेकिन उन 4 कोर के पास बढ़ी हुई घड़ी की गति पर सभी मेमोरी नियंत्रकों और L3 [[कैश (कंप्यूटिंग)|कैश]] तक एक्सेस है। यह प्रत्येक कोर के निष्पादन को उच्च बनाता है जो कार्यभार के लिए महत्वपूर्ण है जिसके लिए कम समानांतर निष्पादन की कीमत पर सबसे तेज़ अनुक्रमिक निष्पादन की आवश्यकता होती है। टर्बोकोर मोड उन अनुप्रयोगों के लिए सॉफ़्टवेयर लागत को आधा कर सकता है जो प्रति कोर लाइसेंस प्राप्त हैं, जबकि उस सॉफ़्टवेयर से प्रति कोर निष्पादन बढ़ रहा है।<ref name=ibmp7>{{cite web|title=IBM Unveils New POWER7 Systems To Manage Increasingly Data-Intensive Services|url=http://www-03.ibm.com/press/us/en/pressrelease/29315.wss|publisher=IBM.com|access-date=11 August 2011}}</ref> नए आईबीएम पावर 780 स्केलेबल, हाई-एंड सर्वर में नए टर्बोकोर वर्कलोड ऑप्टिमाइज़िंग मोड की सुविधा है और पावर6 आधारित सिस्टम के प्रति कोर दोगुना निष्पादन प्रदान करते हैं।<ref name=ibmp7 />


प्रत्येक कोर चार-तरफा एक साथ मल्टीथ्रेडिंग (एसएमटी) में सक्षम है। POWER7 में लगभग 1.2 बिलियन ट्रांजिस्टर हैं और 567 मिमी है<sup>45 एनएम प्रक्रिया पर निर्मित 2</sup> बड़ा। POWER6 से एक उल्लेखनीय अंतर यह है कि POWER7 निर्देशों को इन-ऑर्डर के बजाय आउट-ऑफ़-ऑर्डर निष्पादित करता है। POWER6 (4.25 GHz बनाम 5.0 GHz) की तुलना में अधिकतम आवृत्ति में कमी के बावजूद, प्रत्येक कोर का प्रदर्शन POWER6 की तुलना में अधिक है, जबकि प्रत्येक प्रोसेसर में कोर की संख्या 4 गुना तक है।
प्रत्येक कोर चार-तरफा एक साथ मल्टीथ्रेडिंग (एसएमटी) में सक्षम है। पावर7 में लगभग 1.2 बिलियन ट्रांजिस्टर हैं और यह 45 एनएम प्रक्रिया पर निर्मित 567 मिमी<sup>2</sup> बड़ा है। पावर6 से एक उल्लेखनीय अंतर यह है कि पावर7 निर्देशों को क्रम के बजाय आउट-ऑफ-ऑर्डर निष्पादित करता है। पावर6 (4.25 गीगाहर्ट्ज बनाम 5.0 गीगाहर्ट्ज) की तुलना में अधिकतम आवृत्ति में कमी के स्थान पर, प्रत्येक कोर का निष्पादन पावर6 की तुलना में अधिक है, जबकि प्रत्येक प्रोसेसर में कोर की संख्या 4 गुना तक होती है।


POWER7 में ये विशिष्टताएँ हैं:<ref>{{cite web
पावर7 में ये विशिष्टताएँ हैं:<ref>{{cite web
  |title=IBM in Education – Business & Technology Solutions
  |title=IBM in Education – Business & Technology Solutions
  |publisher=[[IBM]]
  |publisher=[[IBM]]
Line 107: Line 108:
   |access-date=2009-09-01
   |access-date=2009-09-01
         }}</ref>
         }}</ref>
* [[45 नैनोमीटर]] [[इन्सुलेटर पर सिलिकॉन]] प्रक्रिया, 567 मिमी<sup>2</sup>
 
* 1.2 अरब [[ट्रांजिस्टर]]
* 45 एनएम एसओआई प्रोसेस, 567 मिमी<sup>2</sup>
* 3.0–4.25 GHz क्लॉक स्पीड
* 1.2 बिलियन ट्रांजिस्टर
* प्रति [[मल्टी-चिप मॉड्यूल]] | क्वाड-चिप मॉड्यूल अधिकतम 4 चिप्स
* 3.0–4.25 गीगाहर्ट्ज़ क्लॉक स्पीड
* प्रत्येक क्वाड-चिप मॉड्यूल में अधिकतम 4 चिप्स
** प्रति चिप 4, 6 या 8 सी1 कोर
** प्रति चिप 4, 6 या 8 सी1 कोर
*** 4 एसएमटी एक साथ मल्टीथ्रेडिंग प्रति सी1 कोर (एईएक्स 6.1 टीएल05 में उपलब्ध (अप्रैल 2010 में रिलीज) और ऊपर)
*** 4 एसएमटी एक साथ मल्टीथ्रेडिंग प्रति C1 कोर (एईएक्स 6.1 टीएल05 (अप्रैल 2010 में रिलीज़) और इसके बाद के संस्करण में उपलब्ध है)
*** प्रति C1 कोर 12 निष्पादन इकाइयाँ:
*** प्रति C1 कोर 12 निष्पादन इकाइयाँ:
**** 2 निश्चित-बिंदु इकाइयाँ
**** 2 फिक्स्ड-पॉइंट यूनिट्स
**** 2 लोड/स्टोर इकाइयां
**** 2 लोड/स्टोर यूनिट्स
**** 4 डबल-प्रिसिजन फ़्लोटिंग-पॉइंट इकाइयाँ
**** 4 डबल-प्रिसिजन फ़्लोटिंग-पॉइंट यूनिट्स
**** 1 वेक्टर इकाई [[Altivec]] का समर्थन करती है
****वीएसएक्स का समर्थन करने वाली 1 वेक्टर यूनिट्स
**** 1 दशमलव फ़्लोटिंग-पॉइंट इकाई
**** 1 दशमलव फ़्लोटिंग-पॉइंट यूनिट
**** 1 शाखा इकाई
**** 1 शाखा यूनिट
**** 1 शर्त रजिस्टर इकाई
**** 1 शर्त रजिस्टर यूनिट
** 32+32 केबी एल1 निर्देश और डेटा कैश (प्रति कोर)<ref name="NCSA">{{cite web
** 32+32 केबी L1 निर्देश और डेटा कैश (प्रति कोर)<ref name="NCSA">{{cite web
  |title=Bluewater HW specifications
  |title=Bluewater HW specifications
  |publisher=[[National Center for Supercomputing Applications]]
  |publisher=[[National Center for Supercomputing Applications]]
Line 130: Line 132:
  |url-status=dead
  |url-status=dead
}}</ref>
}}</ref>
** 256 केबी एल2 कैश (प्रति सी1 कोर)
** 256 केबी L2 कैश (प्रति C1 कोर)
** प्रति सी1 कोर 4 एमबी एल3 कैश, अधिकतम 32 एमबी तक समर्थित। कैश को [[eDRAM]] में कार्यान्वित किया जाता है, जिसके लिए मानक [[ स्थैतिक रैंडम-एक्सेस मेमोरी ]] के रूप में प्रति सेल कई ट्रांजिस्टर की आवश्यकता नहीं होती है<ref name="Realworldtech" />इसलिए यह SRAM के समान क्षेत्र का उपयोग करते हुए बड़े कैश की अनुमति देता है।
** प्रति C1 कोर 4 एमबी L3 कैश, अधिकतम 32 एमबी तक समर्थित। कैश को ईडीरैम में कार्यान्वित किया जाता है, जिसके लिए मानक एसरैम के रूप में प्रति सेल उतने अधिक ट्रांजिस्टर की आवश्यकता नहीं होती है<ref name="Realworldtech" /> इसलिए यह एसरैम के समान क्षेत्र का उपयोग करते हुए बड़े कैश की अनुमति देता है।
तकनीकी विशिष्टता आगे निर्दिष्ट करती है:<ref>{{cite web|title=IBM Power 770 and 780 Technical Overview and Introduction|url=http://www.redbooks.ibm.com/redpapers/pdfs/redp4639.pdf|access-date=2011-08-21|publisher=[[IBM]]}}</ref>
 
<ब्लॉककोट>प्रत्येक POWER7 प्रोसेसर कोर उपलब्ध निष्पादन पथों के उपयोग में उच्च दक्षता लाने के लिए आक्रामक आउट-ऑफ-ऑर्डर (OoO) निर्देश निष्पादन को लागू करता है। POWER7 प्रोसेसर में एक निर्देश अनुक्रम इकाई है जो कतारों के एक सेट पर प्रति चक्र छह निर्देश भेजने में सक्षम है। निर्देश निष्पादन इकाइयों को प्रति चक्र अधिकतम आठ निर्देश जारी किए जा सकते हैं।</blockquote>
तकनीकी विनिर्देश आगे निर्दिष्ट करता है:<ref>{{cite web|title=IBM Power 770 and 780 Technical Overview and Introduction|url=http://www.redbooks.ibm.com/redpapers/pdfs/redp4639.pdf|access-date=2011-08-21|publisher=[[IBM]]}}</ref>


यह निम्नलिखित सैद्धांतिक [[एकल परिशुद्धता]] (एसपी) प्रदर्शन आंकड़े देता है (4.14 गीगाहर्ट्ज़ 8 कोर कार्यान्वयन पर आधारित):
प्रत्येक पावर7 प्रोसेसर कोर उपलब्ध निष्पादन पथों के उपयोग में उच्च दक्षता लाने के लिए आक्रामक आउट-ऑफ-ऑर्डर (ओओओ) निर्देश निष्पादन को कार्यान्वित करता है। पावर7 प्रोसेसर में एक निर्देश अनुक्रम इकाई है जो प्रति चक्र छह निर्देशों को कतारों के एक सेट तक भेजने में सक्षम है। निर्देश निष्पादन इकाइयों को प्रति चक्र आठ निर्देश तक जारी किए जा सकते हैं।


* अधिकतम 99.36 GFLOPS प्रति कोर
यह निम्नलिखित सैद्धांतिक एकल परिशुद्धता (एसपी) निष्पादन आंकड़े देता है (4.14 गीगाहर्ट्ज़ 8 कोर कार्यान्वयन के आधार पर):
* अधिकतम 794.88 GFLOPS प्रति चिप


प्रति कोर 4 64-बिट SIMD इकाइयाँ, और प्रति कोर एक 128-बिट SIMD VMX इकाई, प्रति चक्र 12 मल्टीप्लाई-ऐड कर सकती है, जिससे प्रति चक्र 24 SP FP ऑप्स मिलते हैं। 4.14 GHz पर, यह 4.14 बिलियन * 24 = 99.36 SP GFLOPS देता है, और 8 कोर पर, 794.88 SP GFLOPS देता है।
* प्रति कोर अधिकतम 99.36 जीएफएलओपीएस
* प्रति चिप अधिकतम 794.88 जीएफएलओपीएस


पीक [[ दोहरी सुनिश्चितता ]] (डीपी) प्रदर्शन पीक एसपी प्रदर्शन का लगभग आधा है।
प्रति कोर 4 64-बिट एसआईएमडी यूनिट्स, और प्रति कोर एक 128-बिट एसआईएमडी वीएमएक्स यूनिट, प्रति चक्र 12 मल्टीप्लाई-एड्स कर सकती है, जिससे प्रति चक्र 24 SP FP ऑप्स मिलते हैं। 4.14 गीगाहर्ट्ज़ पर, यह 4.14 बिलियन * 24 = 99.36 एसपी जीएफएलओपीएस देता है, और 8 कोर पर, 794.88 एसपी जीएलओपीएस देता है।


तुलना के लिए, इंटेल का 2013 [[हैसवेल (माइक्रोआर्किटेक्चर)]] आर्किटेक्चर सीपीयू प्रति चक्र 16 डीपी फ्लॉप या 32 एसपी फ्लॉप कर सकता है (8/16 डीपी/एसपी [[फ़्यूज्ड मल्टीप्ली-ऐड]] स्प्रेड 2× 256-बिट [[AVX2]] एफपी वेक्टर इकाइयों में फैला हुआ)।<ref>{{cite web|url=http://www.anandtech.com/show/6355/intels-haswell-architecture|title=Intel's Haswell Architecture Analyzed: Building a New PC and a New Intel|author=Anand Lal Shimpi|date=5 October 2012|website=[[Anandtech]]}}</ref> 3.4 GHz (i7-4770) पर यह प्रति कोर 108.8 SP GFLOPS और 4-कोर चिप में 435.2 SP GFLOPS चरम प्रदर्शन में तब्दील हो जाता है, जो इंटेल के [[ चाल या शक्ति में बढ़ोत्तरी ]] के प्रभाव या लाभों को ध्यान में रखे बिना, प्रति कोर प्रदर्शन के लगभग समान स्तर देता है। तकनीकी।
पीक डबल प्रिसिजन (डीपी) निष्पादन पीक एसपी निष्पादन का लगभग आधा है।


यह सैद्धांतिक शिखर प्रदर्शन तुलना व्यवहार में भी लागू है, POWER7 और i7-4770 ने [[SPEC]] CPU2006 [[तैरनेवाला स्थल]] बेंचमार्क (सिंगल-थ्रेडेड) में समान स्कोर प्राप्त किया है: 71.5<ref>{{cite web|url=https://www.spec.org/cpu2006/results/res2010q2/cpu2006-20100426-10752.html|title=SPEC CFP2006 Result, IBM Power 780 Server (3.86 GHz, 16 core)}}</ref> POWER7 बनाम 74.0 के लिए<ref>{{cite web|url=https://www.spec.org/cpu2006/results/res2014q3/cpu2006-20140728-30673.html|title=SPEC CFP2006 Result, Intel DH87MC Motherboard (Intel Core i7-4770)}}</ref> i7-4770 के लिए.
तुलना के लिए, इंटेल के 2013 [[हैसवेल (माइक्रोआर्किटेक्चर)|हैसवेल]] आर्किटेक्चर सीपीयू प्रति चक्र 16 डीपी फ्लॉप या 32 एसपी फ्लॉप कर सकते हैं (8/16 डीपी/एसपी [[फ़्यूज्ड मल्टीप्ली-ऐड]] स्प्रेड 2× 256-बिट एवीएक्स2 एफपी वेक्टर इकाइयों में फैला हुआ है)।<ref>{{cite web|url=http://www.anandtech.com/show/6355/intels-haswell-architecture|title=Intel's Haswell Architecture Analyzed: Building a New PC and a New Intel|author=Anand Lal Shimpi|date=5 October 2012|website=[[Anandtech]]}}</ref> 3.4 गीगाहर्ट्ज़ (i7-4770) पर यह प्रति कोर 108.8 SP जीएलओपीएस और 4-कोर चिप में 435.2 एसपी जीएलओपीएस अत्यन्त निष्पादन में परिवर्तित हो जाता है, जो इंटेल की टर्बो बूस्ट तकनीक के प्रभाव या लाभों को ध्यान में रखे बिना, प्रति कोर लगभग समान स्तर का निष्पादन देता है।


ध्यान दें कि POWER7 चिप ने कुछ बेंचमार्क (बीवेव्स, कैक्टसएडीएम, एलबीएम) में i7 से काफी बेहतर प्रदर्शन (2×–5×) किया है, जबकि अधिकांश अन्य में यह काफी धीमा (2x-3x) है। यह दो चिप्स/मेनबोर्ड/मेमोरी सिस्टम आदि के बीच प्रमुख वास्तुशिल्प अंतर का संकेत है: इन्हें विभिन्न कार्यभार को ध्यान में रखकर डिजाइन किया गया था।
यह सैद्धांतिक शिखर निष्पादन तुलना व्यवहार में भी प्रयुक्त होती है, पावर7 और i7-4770 को स्पेक सीपीयू 2006 फ़्लोटिंग पॉइंट बेंचमार्क (सिंगल-थ्रेडेड) में समान स्कोर प्राप्त होता है: पावर7 के लिए 71.5 <ref>{{cite web|url=https://www.spec.org/cpu2006/results/res2010q2/cpu2006-20100426-10752.html|title=SPEC CFP2006 Result, IBM Power 780 Server (3.86 GHz, 16 core)}}</ref> बनाम i7-4770 के लिए 74.0  है।<ref>{{cite web|url=https://www.spec.org/cpu2006/results/res2014q3/cpu2006-20140728-30673.html|title=SPEC CFP2006 Result, Intel DH87MC Motherboard (Intel Core i7-4770)}}</ref>


हालाँकि, कुल मिलाकर, बहुत व्यापक अर्थ में, कोई यह कह सकता है कि POWER7 का फ़्लोटिंग-पॉइंट प्रदर्शन हैसवेल i7 के समान है।
ध्यान दें कि पावर7 चिप ने कुछ बेंचमार्क (बीवेव्स, कैक्टसएडीएम, एलबीएम) में i7 से काफी बेहतर निष्पादन (2×–5×) किया है, जबकि अधिकांश अन्य में काफी धीमा (2x-3x) है।यह दो चिप्स / मेनबोर्ड / मेमोरी सिस्टम आदि के बीच प्रमुख आर्किटेक्चरल अंतर का संकेत है: वे अलग-अलग वर्कलोड को ध्यान में रखकर तैयार किए गए थे।
 
हालाँकि, कुल मिलाकर, बहुत व्यापक अर्थ में, कोई कह सकता है कि पावर7 का फ़्लोटिंग-पॉइंट निष्पादन हैसवेल i7 के समान है।


== पावर7+ ==
== पावर7+ ==
आईबीएम ने अगस्त 2012 में [[गर्म चकतियां]] सम्मेलन में POWER7+ प्रोसेसर पेश किया। यह उच्च गति, अधिक कैश और एकीकृत त्वरक के साथ एक अद्यतन संस्करण है। इसका निर्माण 32 एनएम निर्माण प्रक्रिया पर किया गया है।<ref>{{Cite web |url=http://www.heise.de/ct/meldung/Hot-Chips-Update-fuer-IBMs-Power7-1679075.html |title=Hot Chips: Update für IBMs Power7 |access-date=30 August 2012 |archive-date=18 May 2015 |archive-url=https://web.archive.org/web/20150518125155/http://www.heise.de/ct/meldung/Hot-Chips-Update-fuer-IBMs-Power7-1679075.html |url-status=dead }}</ref>
आईबीएम ने अगस्त 2012 में हॉट चिप्स 24 कॉन्फ्रेंस में '''पावर7+''' प्रोसेसर प्रस्तुत किया था। यह उच्च गति, अधिक कैश और एकीकृत एक्सेलेरेटर के साथ अद्यतन संस्करण है। इसे 32 एनएम निर्माण प्रक्रिया पर निर्मित किया गया है।<ref>{{Cite web |url=http://www.heise.de/ct/meldung/Hot-Chips-Update-fuer-IBMs-Power7-1679075.html |title=Hot Chips: Update für IBMs Power7 |access-date=30 August 2012 |archive-date=18 May 2015 |archive-url=https://web.archive.org/web/20150518125155/http://www.heise.de/ct/meldung/Hot-Chips-Update-fuer-IBMs-Power7-1679075.html |url-status=dead }}</ref>
POWER7+ प्रोसेसर के साथ आने वाले पहले बॉक्स IBM Power 770 और 780 सर्वर थे। चिप्स में 80 एमबी तक एल3 कैश (10 एमबी/कोर), बेहतर क्लॉक स्पीड (4.4 गीगाहर्ट्ज तक) और 20 एलपीएआर प्रति कोर है।<ref>{{cite web |url=https://www.theregister.com/2012/10/03/ibm_power7_plus_server_launch/ |website=[[The Register]] |title=Power7+ chips debut in fat IBM midrange systems |first=Timothy Prickett |last=Morgan |date=3 October 2012}}</ref>
 


पावर7+ प्रोसेसर के साथ शिप किए जाने वाले पहले बॉक्स आईबीएम पावर 770 और 780 सर्वर थे। चिप्स में 80 एमबी तक L3 कैश (10 एमबी/कोर), बेहतर क्लॉक स्पीड (4.4 गीगाहर्ट्ज़ तक) और 20 एलपीएआर प्रति कोर है।<ref>{{cite web |url=https://www.theregister.com/2012/10/03/ibm_power7_plus_server_launch/ |website=[[The Register]] |title=Power7+ chips debut in fat IBM midrange systems |first=Timothy Prickett |last=Morgan |date=3 October 2012}}