पावर8: Difference between revisions

From Vigyanwiki
Line 44: Line 44:
{{POWER, PowerPC, and Power ISA}}
{{POWER, PowerPC, and Power ISA}}


[[File:IBM Power Systems E870.jpg|thumb|upright=1.6|IBM Power E870 को 80 पावर8 कोर और 8 टीबी रैम के साथ कॉन्फ़िगर किया जा सकता है।]]'''पावर8,''' पावर ISA पर आधारित [[सुपरस्केलर]] [[ मल्टी कोर ]] [[माइक्रोप्रोसेसर|माइक्रोप्रोसेसरों]] का एक समूह है, जिसकी घोषणा अगस्त 2013 में [[गर्म चकतियां|हॉट चिप्स]] सम्मेलन में की गई थी। डिज़ाइन [[ओपनपावर फाउंडेशन]] के अंतर्गत लाइसेंसिंग के लिए उपलब्ध हैं, जो आईबीएम के सबसे उच्च-स्तरीय प्रोसेसरों के लिए ऐसी उपलब्धता का पहला मौका है।<ref name="TheReg">{{cite web|url=https://www.theregister.com/2013/08/27/ibm_power8_server_chip/|title=You won't find this in your phone: A 4GHz 12-core Power8 for badass boxes|website=[[The Register]]}}</ref><ref>{{cite web|url=https://www.setphaserstostun.org/power8/POWER8_UM_v1.3_16MAR2016_pub.pdf|title=POWER8 Processor User's Manual for the Single-Chip Module|date=March 16, 2016|publisher=IBM}}</ref>
[[File:IBM Power Systems E870.jpg|thumb|upright=1.6|आइबीएम पावर E870 को 80 पावर8 कोर और 8 टीबी रैम के साथ कॉन्फ़िगर किया जा सकता है।]]'''पावर8,''' पावर ISA पर आधारित [[सुपरस्केलर]] [[ मल्टी कोर ]] [[माइक्रोप्रोसेसर|माइक्रोप्रोसेसरों]] का एक समूह है, जिसकी घोषणा अगस्त 2013 में [[गर्म चकतियां|हॉट चिप्स]] सम्मेलन में की गई थी। प्रारूप [[ओपनपावर फाउंडेशन]] के अंतर्गत लाइसेंसिंग के लिए उपलब्ध हैं, जो आईबीएम के सबसे उच्च-स्तरीय प्रोसेसरों के लिए ऐसी उपलब्धता का पहला मौका है।<ref name="TheReg">{{cite web|url=https://www.theregister.com/2013/08/27/ibm_power8_server_chip/|title=You won't find this in your phone: A 4GHz 12-core Power8 for badass boxes|website=[[The Register]]}}</ref><ref>{{cite web|url=https://www.setphaserstostun.org/power8/POWER8_UM_v1.3_16MAR2016_pub.pdf|title=POWER8 Processor User's Manual for the Single-Chip Module|date=March 16, 2016|publisher=IBM}}</ref>
आइबीएम ने पावर8 पर आधारित सिस्टम को जून 2014 में उपलब्ध कराया।<ref name="announce-available">{{Cite web |url=http://komplex-it.dk/media/128719/ibm_power8.pdf |title=IBM POWER8 - Announce / Availability Plans |access-date=2014-05-23 |archive-url=https://web.archive.org/web/20140524004044/http://komplex-it.dk/media/128719/ibm_power8.pdf |archive-date=2014-05-24 |url-status=dead }}</ref> अन्य ओपनपावर सदस्यों द्वारा बनाए गए सिस्टम और पावर8 प्रोसेसर डिज़ाइन 2015 के प्रारंभ में उपलब्ध थे।
आइबीएम ने पावर8 पर आधारित सिस्टम को जून 2014 में उपलब्ध कराया।<ref name="announce-available">{{Cite web |url=http://komplex-it.dk/media/128719/ibm_power8.pdf |title=IBM POWER8 - Announce / Availability Plans |access-date=2014-05-23 |archive-url=https://web.archive.org/web/20140524004044/http://komplex-it.dk/media/128719/ibm_power8.pdf |archive-date=2014-05-24 |url-status=dead }}</ref> अन्य ओपनपावर सदस्यों द्वारा बनाए गए सिस्टम और पावर8 प्रोसेसर प्रारूप 2015 के प्रारंभ में उपलब्ध थे।


==प्रारूपण==
==प्रारूपण==
Line 53: Line 53:


===कैप्स===
===कैप्स===
{{main|Coherent Accelerator Processor Interface}}
{{main|कोहीरेंट एक्सेलरेटर प्रोसेसर इंटरफेस}}


जहां पिछले POWER प्रोसेसर बाहरी संचार के लिए PowerPC 600#6XX और GX बसों|GX++ बस का उपयोग करते हैं, पावर8 इसे डिज़ाइन से हटा देता है और इसे CAPI पोर्ट (सुसंगत एक्सेलेरेटर प्रोसेसर इंटरफ़ेस) से बदल देता है जो PCI एक्सप्रेस 3.0 के शीर्ष पर स्तरित होता है। CAPI पोर्ट का उपयोग [[ग्राफ़िक्स प्रोसेसिंग युनिट]], एप्लिकेशन-विशिष्ट एकीकृत सर्किट और [[FPGA]]s जैसे सहायक विशेष प्रोसेसर को जोड़ने के लिए किया जाता है।<ref name="pcworld">{{cite web|url=http://www.pcworld.idg.com.au/article/524768/ibm_new_power8_doubles_performance_watson_chip/|title=IBM's new Power8 doubles performance of Watson chip|author=Agam Shah|date=17 December 2014|work=PC World|access-date=17 December 2014}}</ref><ref name="wccftech">{{cite web|url=http://wccftech.com/ibm-power8-processor-architecture-detailed/|title=IBM Power8 Processor Detailed - Features 22nm Design With 12 Cores, 96 MB eDRAM L3 Cache and 4 GHz Clock Speed|work=WCCFtech|date=27 August 2013 |access-date=17 December 2014}}</ref> सीएपीआई बस से जुड़ी इकाइयां सीपीयू के समान मेमोरी एड्रेस स्पेस का उपयोग कर सकती हैं, जिससे कंप्यूटिंग पथ की लंबाई कम हो जाती है। 2013 ACM/IEEE सुपरकंप्यूटिंग सम्मेलन में, IBM और [[Nvidia]] ने भविष्य के [[ सुपर कंप्यूटर ]] सिस्टम में पावर8 को Nvidia GPU के साथ जोड़ने के लिए एक इंजीनियरिंग साझेदारी की घोषणा की,<ref>{{cite web |url=https://www.forbes.com/sites/davealtavilla/2013/11/18/nvidia-unveils-tesla-k40-accelerator-and-strategic-partnership-with-ibm/ |title=Nvidia Unveils Tesla K40 Accelerator And Strategic Partnership With IBM |last1=Altavilla |first1=Dave |date=18 November 2013 |work=[[Forbes]] |access-date=18 November 2013}}</ref> उनमें से पहले की घोषणा पावर सिस्टम्स S824L के रूप में की गई।
पिछले पावर प्रोसेसर में बाह्य संचार के लिए GX++ बस का उपयोग होता था, परंतु पावर8 में इसे प्रारूप से हटा दिया गया है और इसे सीएपीआइ पोर्ट (कोहीरेंट एक्सेलरेटर प्रोसेसर इंटरफेस) से प्रतिस्थापित कर दिया गया है जो पीसीआइ एक्सप्रेस 3.0 के शीर्ष पर स्तरित होता है। सीएपीआइ पोर्ट का उपयोग [[ग्राफ़िक्स प्रोसेसिंग युनिट]], एप्लिकेशन-विशिष्ट एकीकृत सर्किट और [[FPGA|एफपीजीए]] जैसे सहायक विशेष प्रोसेसर को जोड़ने के लिए किया जाता है।<ref name="pcworld">{{cite web|url=http://www.pcworld.idg.com.au/article/524768/ibm_new_power8_doubles_performance_watson_chip/|title=IBM's new Power8 doubles performance of Watson chip|author=Agam Shah|date=17 December 2014|work=PC World|access-date=17 December 2014}}</ref><ref name="wccftech">{{cite web|url=http://wccftech.com/ibm-power8-processor-architecture-detailed/|title=IBM Power8 Processor Detailed - Features 22nm Design With 12 Cores, 96 MB eDRAM L3 Cache and 4 GHz Clock Speed|work=WCCFtech|date=27 August 2013 |access-date=17 December 2014}}</ref> सीएपीआई बस से जुड़ी इकाइयां सीपीयू के समान मेमोरी एड्रेस स्पेस का उपयोग कर सकती हैं, जिससे कंप्यूटिंग पथ की लंबाई कम हो जाती है। 2013 एसीएम/आईईईई सुपरकंप्यूटिंग सम्मेलन में, आइबीएम और [[Nvidia|एनविडिया]] ने भविष्य के [[ सुपर कंप्यूटर |सुपर कंप्यूटर]] सिस्टम में पावर8 को एनविडिया जीपीयू के साथ जोड़ने के लिए एक अभियांत्रिकी साझेदारी की घोषणा की,<ref>{{cite web |url=https://www.forbes.com/sites/davealtavilla/2013/11/18/nvidia-unveils-tesla-k40-accelerator-and-strategic-partnership-with-ibm/ |title=Nvidia Unveils Tesla K40 Accelerator And Strategic Partnership With IBM |last1=Altavilla |first1=Dave |date=18 November 2013 |work=[[Forbes]] |access-date=18 November 2013}}</ref> उनमें से पहले की घोषणा पावर सिस्टम्स S824L के रूप में की गई।


14 अक्टूबर 2016 को, IBM ने अन्य प्लेटफार्मों पर CAPI को अपनाने के लिए एक नए संगठन, कोहेरेंट एक्सेलेरेटर प्रोसेसर इंटरफ़ेस#OpenCAPI के गठन की घोषणा की। प्रारंभिक सदस्य Google, AMD, Xilinx, Micron और Mellanox हैं।<ref>{{Cite news|url=http://www.anandtech.com/show/10759/opencapi-unveiled-amd-ibm-google-more|title=OpenCAPI Unveiled: AMD, IBM, Google, Xilinx, Micron and Mellanox Join Forces in the Heterogenous Computing Era|last=Gelas|first=Johan De|access-date=2016-10-17}}</ref>
14 अक्टूबर 2016 को, आईबीएम ने ओपनसीएपीआई के गठन की घोषणा की, जो सीएपीआई के अन्य प्लेटफ़ॉर्मों में अपनाने को फैलाने के लिए एक नई संगठन है। प्राथमिक सदस्यों में गूगल,  
 
एएमडी, ज़ाइलिंक्स, माइक्रोन, और मेलानाक्स सम्मिलित हैं।<ref>{{Cite news|url=http://www.anandtech.com/show/10759/opencapi-unveiled-amd-ibm-google-more|title=OpenCAPI Unveiled: AMD, IBM, Google, Xilinx, Micron and Mellanox Join Forces in the Heterogenous Computing Era|last=Gelas|first=Johan De|access-date=2016-10-17}}</ref>




===ओसीसी===
===ओसीसी===
पावर8 में एक तथाकथित ऑन-चिप कंट्रोलर (OCC) भी शामिल है, जो PowerPC 405 प्रोसेसर पर आधारित एक पावर और थर्मल प्रबंधन माइक्रोकंट्रोलर है। इसमें दो सामान्य प्रयोजन ऑफलोड इंजन (जीपीई) और 512 [[किबिबाइट]] एम्बेडेड [[ स्थैतिक रैंडम-एक्सेस मेमोरी ]] (एसआरएएम) (1 केबी = 1024 बाइट्स) हैं, साथ ही ओपन-सोर्स [[फर्मवेयर]] चलाते समय मुख्य मेमोरी तक सीधे पहुंचने की संभावना है। . OCC प्रोसेसर और मेमोरी दोनों के लिए पावर8 की ऑपरेटिंग आवृत्ति, वोल्टेज[[मुख्य स्मृति]] बैंडविड्थ और थर्मल नियंत्रण का प्रबंधन करता है; यह तुरंत 1,764 एकीकृत वोल्टेज नियामकों (आईवीआर) के माध्यम से वोल्टेज को नियंत्रित कर सकता है। इसके अलावा, OCC को पावर8 प्रोसेसर को [[overclocking]] करने, या ऑपरेटिंग आवृत्ति को कम करके इसकी बिजली की खपत को कम करने के लिए प्रोग्राम किया जा सकता है (जो कि कुछ Intel और AMD प्रोसेसर में पाए जाने वाले कॉन्फ़िगर करने योग्य TDP के समान है)।<ref>{{cite web
पावर8 में एक तथाकथित ऑन-चिप कंट्रोलर (ओसीसी) भी सम्मिलित है, जो पावरPC 405 प्रोसेसर पर आधारित एक पावर और थर्मल प्रबंधन माइक्रोकंट्रोलर है। इसमें दो सामान्य प्रयोजन ऑफलोड इंजन (जीपीई) और 512 [[किबिबाइट]] एम्बेडेड [[ स्थैतिक रैंडम-एक्सेस मेमोरी ]] (एसआरएएम) (1 केबी = 1024 बाइट्स) हैं, साथ ही ओपन-सोर्स [[फर्मवेयर]] चलाते समय मुख्य मेमोरी तक सीधे पहुंचने की संभावना है। . OCC प्रोसेसर और मेमोरी दोनों के लिए पावर8 की ऑपरेटिंग आवृत्ति, वोल्टेज[[मुख्य स्मृति]] बैंडविड्थ और थर्मल नियंत्रण का प्रबंधन करता है; यह तुरंत 1,764 एकीकृत वोल्टेज नियामकों (आईवीआर) के माध्यम से वोल्टेज को नियंत्रित कर सकता है। इसके अलावा, OCC को पावर8 प्रोसेसर को [[overclocking|ओवरक्लॉकिंग]] करने, या ऑपरेटिंग आवृत्ति को कम करके इसकी विद्युत की खपत को कम करने के लिए प्रोग्राम किया जा सकता है जो कि कुछ इंटेल और एएमडी प्रोसेसर में पाए जाने वाले कॉन्फ़िगर करने योग्य टीडीपी के समान है।<ref>{{cite web
  | url        = http://openpowerfoundation.org/press-releases/occ-firmware-code-is-now-open-source/
  | url        = http://openpowerfoundation.org/press-releases/occ-firmware-code-is-now-open-source/
  | title      = OCC Firmware Code is Now Open Source
  | title      = OCC Firmware Code is Now Open Source
Line 78: Line 80:




==={{Anchor|CENTAUR}}मेमोरी बफ़र चिप===
===मेमोरी बफ़र चिप===
पावर8 मेमोरी कंट्रोलर के कुछ कार्यों को प्रोसेसर से दूर और मेमोरी के करीब ले जाकर विभाजित करता है। शेड्यूलिंग तर्क, मेमोरी ऊर्जा प्रबंधन, और विश्वसनीयता, उपलब्धता और सेवाक्षमता निर्णय बिंदु को तथाकथित मेमोरी बफर चिप (a.k.a. Centaur) में ले जाया जाता है।<ref name="P8Intro">{{cite web|url=https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/0b9be9c6-1d2b-44dc-9630-384f47734c94/media/2014-01%20Intro%20to%20POWER8%20Process|title=Intro to POWER8 Processor|website=[[IBM]] |page=22|archive-url=https://web.archive.org/web/20180506104235/https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/0b9be9c6-1d2b-44dc-9630-384f47734c94/media/2014-01%20Intro%20to%20POWER8%20Process|archive-date=2018-05-06|url-status=dead}}</ref> मेमोरी बफर चिप में कुछ मेमोरी प्रक्रियाओं को ऑफलोड करने से मेमोरी एक्सेस अनुकूलन, बैंडविड्थ की बचत और मेमोरी संचार के लिए तेज़ प्रोसेसर की अनुमति मिलती है।<ref name="redp5102">{{cite book|url=https://www.redbooks.ibm.com/abstracts/redp5102.html|title=IBM Power System S822 Technical Overview and Introduction (REDP-5102-00)|date=30 September 2016 }}</ref> इसमें प्रति चिप अतिरिक्त 16 [[मेबिबाइट]] L4 कैश (प्रति प्रोसेसर 128 एमबी तक) (1 एमबी = 1024 केबी) के लिए कैशिंग संरचनाएं भी शामिल हैं। सिस्टम आर्किटेक्चर के आधार पर मेमोरी बफ़र चिप्स को या तो मेमोरी मॉड्यूल (कस्टम DIMM/CDIMM, उदाहरण के लिए S824 और E880 मॉडल में) पर रखा जाता है, या मानक DIMM रखने वाले मेमोरी राइज़र कार्ड पर (उदाहरण के लिए S822LC मॉडल में)।<ref name="redp5283">{{cite book|url=http://www.redbooks.ibm.com/abstracts/redp5283.html|title=IBM Power System S822LC Technical Overview and Introduction (REDP-5283-00)|date=30 September 2016 }}</ref>
पावर8 मेमोरी कंट्रोलर के कुछ कार्यों को प्रोसेसर से दूर और मेमोरी के करीब ले जाकर विभाजित करता है। शेड्यूलिंग तर्क, मेमोरी ऊर्जा प्रबंधन, और विश्वसनीयता, उपलब्धता और सेवाक्षमता निर्णय बिंदु को तथाकथित मेमोरी बफर चिप (a.k.a. Centaur) में ले जाया जाता है।<ref name="P8Intro">{{cite web|url=https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/0b9be9c6-1d2b-44dc-9630-384f47734c94/media/2014-01%20Intro%20to%20POWER8%20Process|title=Intro to POWER8 Processor|website=[[IBM]] |page=22|archive-url=https://web.archive.org/web/20180506104235/https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/0b9be9c6-1d2b-44dc-9630-384f47734c94/media/2014-01%20Intro%20to%20POWER8%20Process|archive-date=2018-05-06|url-status=dead}}</ref> मेमोरी बफर चिप में कुछ मेमोरी प्रक्रियाओं को ऑफलोड करने से मेमोरी एक्सेस अनुकूलन, बैंडविड्थ की बचत और मेमोरी संचार के लिए तेज़ प्रोसेसर की अनुमति मिलती है।<ref name="redp5102">{{cite book|url=https://www.redbooks.ibm.com/abstracts/redp5102.html|title=IBM Power System S822 Technical Overview and Introduction (REDP-5102-00)|date=30 September 2016 }}</ref> इसमें प्रति चिप अतिरिक्त 16 [[मेबिबाइट]] L4 कैश (प्रति प्रोसेसर 128 एमबी तक) (1 एमबी = 1024 केबी) के लिए कैशिंग संरचनाएं भी सम्मिलित हैं। सिस्टम आर्किटेक्चर के आधार पर मेमोरी बफ़र चिप्स को या तो मेमोरी मॉड्यूल (कस्टम डीआईएमएम/सीडीआईएमएम, उदाहरण के लिए S824 और E880 मॉडल में) या मानक डीआईएमएम रखने वाले मेमोरी राइज़र कार्ड पर (उदाहरण के लिए S822LC मॉडल में) पर रखा जाता है।<ref name="redp5283">{{cite book|url=http://www.redbooks.ibm.com/abstracts/redp5283.html|title=IBM Power System S822LC Technical Overview and Introduction (REDP-5283-00)|date=30 September 2016 }}</ref>
मेमोरी बफ़र चिप एक हाई-स्पीड मल्टी-लेन सीरियल लिंक का उपयोग करके प्रोसेसर से जुड़ा होता है। प्रत्येक बफ़र चिप को जोड़ने वाला मेमोरी चैनल एक समय में 2 बाइट्स लिखने और 1 बाइट पढ़ने में सक्षम है। शुरुआती एंट्री मॉडल में यह 8 गीगाबाइट/सेकेंड पर चलता है,<ref name="redp5102"/>बाद में हाई-एंड और एचपीसी मॉडल में 40-एनएस विलंबता के साथ 9.6 जीबी/एस तक वृद्धि हुई,<ref name="redp5283"/><ref name="redp5137">{{cite book|url=https://www.redbooks.ibm.com/abstracts/redp5137.html|title=IBM Power Systems E870 and E880 Technical Overview and Introduction (REDP-5137-00)|date=30 September 2016 }}</ref><ref name="sg248248">{{cite book|url=https://www.redbooks.ibm.com/abstracts/sg248248.html|title=पॉवर पर Linux का उपयोग करके IBM InfoSphere BigInsights क्लस्टर लागू करना|date=30 September 2016 |id=SG24-8248-00}}</ref> प्रति चैनल क्रमशः 24 जीबी/एस और 28.8 जीबी/सेकेंड की निरंतर बैंडविड्थ के लिए। प्रत्येक प्रोसेसर में चार मेमोरी चैनलों के साथ दो मेमोरी नियंत्रक होते हैं, और अधिकतम प्रोसेसर से मेमोरी बफर बैंडविड्थ 230.4 जीबी/एस प्रति प्रोसेसर है। मॉडल के आधार पर केवल एक नियंत्रक सक्षम किया जा सकता है,<ref name="redp5102"/>या प्रति नियंत्रक केवल दो चैनल उपयोग में हो सकते हैं।<ref name="redp5283"/>बढ़ी हुई उपलब्धता के लिए लिंक ऑन-द-फ्लाई लेन अलगाव और मरम्मत प्रदान करता है।<ref name="P8Intro"/>
 
मेमोरी बफ़र चिप एक हाई-स्पीड मल्टी-लेन सीरियल लिंक का उपयोग करके प्रोसेसर से जुड़ा होता है। प्रत्येक बफ़र चिप को जोड़ने वाला मेमोरी चैनल एक समय में 2 बाइट्स लिखने और 1 बाइट पढ़ने में सक्षम है। शुरुआती एंट्री मॉडल में यह 8 गीगाबाइट/सेकेंड पर चलता है,<ref name="redp5102" />बाद में हाई-एंड और एचपीसी मॉडल में 40-एनएस विलंबता के साथ 9.6 जीबी/एस तक वृद्धि हुई,<ref name="redp5283" /><ref name="redp5137">{{cite book|url=https://www.redbooks.ibm.com/abstracts/redp5137.html|title=IBM Power Systems E870 and E880 Technical Overview and Introduction (REDP-5137-00)|date=30 September 2016 }}</ref><ref name="sg248248">{{cite book|url=https://www.redbooks.ibm.com/abstracts/sg248248.html|title=पॉवर पर Linux का उपयोग करके IBM InfoSphere BigInsights क्लस्टर लागू करना|date=30 September 2016 |id=SG24-8248-00}}</ref> प्रति चैनल क्रमशः 24 जीबी/एस और 28.8 जीबी/सेकेंड की निरंतर बैंडविड्थ के लिए। प्रत्येक प्रोसेसर में चार मेमोरी चैनलों के साथ दो मेमोरी नियंत्रक होते हैं, और अधिकतम प्रोसेसर से मेमोरी बफर बैंडविड्थ 230.4 जीबी/एस प्रति प्रोसेसर है। मॉडल के आधार पर केवल एक नियंत्रक सक्षम किया जा सकता है,<ref name="redp5102" />या प्रति नियंत्रक केवल दो चैनल उपयोग में हो सकते हैं।<ref name="redp5283" />बढ़ी हुई उपलब्धता के लिए लिंक ऑन-द-फ्लाई लेन अलगाव और सुधार प्रदान करता है।<ref name="P8Intro" />


प्रत्येक मेमोरी बफ़र चिप में चार इंटरफ़ेस होते हैं जो प्रोसेसर लिंक इंटरफ़ेस में कोई बदलाव किए बिना 1600 मेगाहर्ट्ज पर [[DDR3]] या [[DDR4]] मेमोरी का उपयोग करने की अनुमति देते हैं। प्रति प्रोसेसर परिणामी 32 मेमोरी चैनल मेमोरी बफ़र चिप्स और DRAM बैंकों के बीच 409.6 GB/s की चरम पहुंच दर की अनुमति देते हैं। प्रारंभ में समर्थन 16 जीबी, 32 जीबी और 64 जीबी डीआईएमएम तक सीमित था, जिससे प्रोसेसर द्वारा 1 टीबी तक का उपयोग किया जा सकता था। बाद में 128 जीबी और 256 जीबी डीआईएमएम के लिए समर्थन की घोषणा की गई,<ref name="redp5137"/><ref name="8A2232">{{cite web|url=https://www.ibm.com/common/ssi/rep_ca/9/877/ENUSZG14-0279/ENUSZG14-0279.PDF|title=IBM Europe, Middle East, and Africa Hardware Announcement ZG14-0279, IBM Power Systems I/O enhancements (RPQ 8A2232)|website=[[IBM]] }}</ref> प्रति प्रोसेसर 4 टीबी तक की अनुमति।
प्रत्येक मेमोरी बफ़र चिप में चार इंटरफ़ेस होते हैं जो प्रोसेसर लिंक इंटरफ़ेस में कोई बदलाव किए बिना 1600 मेगाहर्ट्ज पर [[DDR3|डीडीआर3]] या [[DDR4|डीडीआर4]] मेमोरी का उपयोग करने की अनुमति देते हैं। प्रति प्रोसेसर परिणामी 32 मेमोरी चैनल मेमोरी बफ़र चिप्स और डीरैम बैंकों के बीच 409.6 GB/s की उच्चतम पहुंच दर की अनुमति प्रदान करते हैं। प्रारंभ में समर्थन 16 जीबी, 32 जीबी और 64 जीबी डीआईएमएम तक सीमित था, जिससे प्रोसेसर द्वारा 1 टीबी तक का उपयोग किया जा सकता था। बाद में 128 जीबी और 256 जीबी डीआईएमएम के लिए समर्थन की घोषणा की गई,<ref name="redp5137" /><ref name="8A2232">{{cite web|url=https://www.ibm.com/common/ssi/rep_ca/9/877/ENUSZG14-0279/ENUSZG14-0279.PDF|title=IBM Europe, Middle East, and Africa Hardware Announcement ZG14-0279, IBM Power Systems I/O enhancements (RPQ 8A2232)|website=[[IBM]] }}</ref> प्रति प्रोसेसर 4 टीबी तक की अनुमति प्रदान करते है।


==विनिर्देश==
==विनिर्देश==
शक्ति8<ref>{{cite web|url=http://www.hotchips.org/wp-content/uploads/hc_archives/hc25/HC25.20-Processors1-epub/HC25.26.210-POWER-Studecheli-IBM.pdf|title=POWER8|author=Jeff Stuecheli|archive-url=https://web.archive.org/web/20140202205102/http://www.hotchips.org/wp-content/uploads/hc_archives/hc25/HC25.20-Processors1-epub/HC25.26.210-POWER-Studecheli-IBM.pdf|archive-date=2014-02-02|url-status=dead}}</ref><ref>{{cite web|url=http://www.hotchips.org/wp-content/uploads/hc_archives/hc26/HC26-12-day2-epub/HC26.12-8-Big-Iron-Servers-epub/HC26.12.817-POWER8-Mericas-IBM%20Revised-no-spec.pdf|title=Performance Characteristics of the POWER8 Processor|author=Alex Mericas|archive-url=https://web.archive.org/web/20150420083843/http://www.hotchips.org/wp-content/uploads/hc_archives/hc26/HC26-12-day2-epub/HC26.12-8-Big-Iron-Servers-epub/HC26.12.817-POWER8-Mericas-IBM%20Revised-no-spec.pdf|archive-date=2015-04-20|url-status=dead}}</ref> कोर में लोड-स्टोर यूनिट में 64 [[KiB]] L1 डेटा कैश और इंस्ट्रक्शन फ़ेच यूनिट में 32 KB L1 इंस्ट्रक्शन कैश शामिल है, साथ ही एक कसकर एकीकृत 512 KiB L2 कैश भी है। एक चक्र में प्रत्येक कोर अधिकतम आठ निर्देश प्राप्त कर सकता है, आठ निर्देश डिकोड और भेज सकता है, दस निर्देश जारी और निष्पादित कर सकता है और आठ निर्देश प्रतिबद्ध कर सकता है।<ref>{{cite journal|title=IBM POWER8 processor core microarchitecture|url=https://www.researchgate.net/publication/271706612|journal=IBM Journal of Research and Development|volume=59|pages=2:1–2:21|doi=10.1147/JRD.2014.2376112|year=2015|last1=Sinharoy|first1=B.|last2=Van Norstrand|first2=J. A.|last3=Eickemeyer|first3=R. J.|last4=Le|first4=H. Q.|last5=Leenstra|first5=J.|last6=Nguyen|first6=D. Q.|last7=Konigsburg|first7=B.|last8=Ward|first8=K.|last9=Brown|first9=M. D.|last10=Moreira|first10=J. E.|last11=Levitan|first11=D.|last12=Tung|first12=S.|last13=Hrusecky|first13=D.|last14=Bishop|first14=J. W.|last15=Gschwind|first15=M.|last16=Boersma|first16=M.|last17=Kroener|first17=M.|last18=Kaltenbach|first18=M.|last19=Karkhanis|first19=T.|last20=Fernsler|first20=K. M.}}</ref>
शक्ति8<ref>{{cite web|url=http://www.hotchips.org/wp-content/uploads/hc_archives/hc25/HC25.20-Processors1-epub/HC25.26.210-POWER-Studecheli-IBM.pdf|title=POWER8|author=Jeff Stuecheli|archive-url=https://web.archive.org/web/20140202205102/http://www.hotchips.org/wp-content/uploads/hc_archives/hc25/HC25.20-Processors1-epub/HC25.26.210-POWER-Studecheli-IBM.pdf|archive-date=2014-02-02|url-status=dead}}</ref><ref>{{cite web|url=http://www.hotchips.org/wp-content/uploads/hc_archives/hc26/HC26-12-day2-epub/HC26.12-8-Big-Iron-Servers-epub/HC26.12.817-POWER8-Mericas-IBM%20Revised-no-spec.pdf|title=Performance Characteristics of the POWER8 Processor|author=Alex Mericas|archive-url=https://web.archive.org/web/20150420083843/http://www.hotchips.org/wp-content/uploads/hc_archives/hc26/HC26-12-day2-epub/HC26.12-8-Big-Iron-Servers-epub/HC26.12.817-POWER8-Mericas-IBM%20Revised-no-spec.pdf|archive-date=2015-04-20|url-status=dead}}</ref> कोर में लोड-स्टोर यूनिट में 64 [[KiB]] L1 डेटा कैश और इंस्ट्रक्शन फ़ेच यूनिट में 32 KB L1 इंस्ट्रक्शन कैश सम्मिलित है, साथ ही एक कसकर एकीकृत 512 KiB L2 कैश भी है। एक चक्र में प्रत्येक कोर अधिकतम आठ निर्देश प्राप्त कर सकता है, आठ निर्देश डिकोड और भेज सकता है, दस निर्देश जारी और निष्पादित कर सकता है और आठ निर्देश प्रतिबद्ध कर सकता है।<ref>{{cite journal|title=IBM POWER8 processor core microarchitecture|url=https://www.researchgate.net/publication/271706612|journal=IBM Journal of Research and Development|volume=59|pages=2:1–2:21|doi=10.1147/JRD.2014.2376112|year=2015|last1=Sinharoy|first1=B.|last2=Van Norstrand|first2=J. A.|last3=Eickemeyer|first3=R. J.|last4=Le|first4=H. Q.|last5=Leenstra|first5=J.|last6=Nguyen|first6=D. Q.|last7=Konigsburg|first7=B.|last8=Ward|first8=K.|last9=Brown|first9=M. D.|last10=Moreira|first10=J. E.|last11=Levitan|first11=D.|last12=Tung|first12=S.|last13=Hrusecky|first13=D.|last14=Bishop|first14=J. W.|last15=Gschwind|first15=M.|last16=Boersma|first16=M.|last17=Kroener|first17=M.|last18=Kaltenbach|first18=M.|last19=Karkhanis|first19=T.|last20=Fernsler|first20=K. M.}}</ref>
प्रत्येक पावर8 कोर में मुख्य रूप से निम्नलिखित छह निष्पादन इकाइयाँ शामिल हैं:
प्रत्येक पावर8 कोर में मुख्य रूप से निम्नलिखित छह निष्पादन इकाइयाँ सम्मिलित हैं:
* निर्देश फ़ेच इकाई (आईएफयू)
* निर्देश फ़ेच इकाई (आईएफयू)
* निर्देश अनुक्रमण इकाई (आईएसयू)
* निर्देश अनुक्रमण इकाई (आईएसयू)
Line 119: Line 122:
  | publisher  = [[IBM]]}}</ref><ref>Harold W. Cain, Maged M. Michael, Brad Frey, Cathy May, Derek Williams, and Hung Le. "Robust Architectural Support for Transactional Memory in the Power Architecture." In ISCA '13 Proceedings of the 40th Annual International Symposium on Computer Architecture, pp. 225-236, ACM, 2013. {{doi|10.1145/2485922.2485942}}</ref> आईबीएम का अनुमान है कि सिंगल-थ्रेडेड ऑपरेशन में प्रत्येक कोर पावर7 से 1.6 गुना तेज़ है।
  | publisher  = [[IBM]]}}</ref><ref>Harold W. Cain, Maged M. Michael, Brad Frey, Cathy May, Derek Williams, and Hung Le. "Robust Architectural Support for Transactional Memory in the Power Architecture." In ISCA '13 Proceedings of the 40th Annual International Symposium on Computer Architecture, pp. 225-236, ACM, 2013. {{doi|10.1145/2485922.2485942}}</ref> आईबीएम का अनुमान है कि सिंगल-थ्रेडेड ऑपरेशन में प्रत्येक कोर पावर7 से 1.6 गुना तेज़ है।


पावर8 प्रोसेसर एक 6- या 12-चिपलेट डिज़ाइन है जिसमें 4, 6, 8, 10 या 12 सक्रिय चिपलेट के संस्करण होते हैं, जिसमें एक चिपलेट में एक प्रोसेसिंग कोर, 512 KB स्टेटिक रैंडम-एक्सेस मेमोरी L2 कैश होता है 64-बाइट चौड़ी बस (जो अपने पूर्ववर्ती से दोगुनी चौड़ी है<ref name="TheReg" />), और 8 एमबी एल3 ईडीआरएएम कैश प्रति चिपलेट सभी चिपलेट्स के बीच साझा करने योग्य है।<ref name="power8-hardware-june-2014">{{cite web |url=https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/3d574a4b-b414-42c8-85b0-f941115d569f/media/2014-06%20Power%208%20Servers%20June.pdf |title=POWER8 Hardware |last1=Hurlimann |first1=Dan |date=June 2014 |website=ibm.com |publisher=IBM |access-date=2014-11-05}}</ref> इस प्रकार, छह-चिपलेट प्रोसेसर में 48 एमबी एल3 ईडीआरएएम कैश होगा, जबकि 12-चिपलेट प्रोसेसर में कुल 96 एमबी एल3 ईडीआरएएम कैश होगा। चिप सेंटौर साथी चिप्स का उपयोग करके 128 एमबी तक के ऑफ-चिप eDRAM L4 कैश का भी उपयोग कर सकता है। ऑन-चिप मेमोरी कंट्रोलर 1 टीबी रैम और 230 जीबी/एस निरंतर मेमोरी बैंडविड्थ को संभाल सकते हैं। ऑन-बोर्ड [[पीसीआई एक्सप्रेस]] नियंत्रक सिस्टम के अन्य भागों में 48 जीबी/एस आई/ओ को संभाल सकते हैं। कोर को 2.5 और 5 गीगाहर्ट्ज के बीच घड़ी की दर पर संचालित करने के लिए डिज़ाइन किया गया है।<ref name="ISSCC14" />
पावर8 प्रोसेसर एक 6- या 12-चिपलेट प्रारूप है जिसमें 4, 6, 8, 10 या 12 सक्रिय चिपलेट के संस्करण होते हैं, जिसमें एक चिपलेट में एक प्रोसेसिंग कोर, 512 KB स्टेटिक रैंडम-एक्सेस मेमोरी L2 कैश होता है 64-बाइट चौड़ी बस (जो अपने पूर्ववर्ती से दोगुनी चौड़ी है<ref name="TheReg" />), और 8 एमबी एल3 ईडीआरएएम कैश प्रति चिपलेट सभी चिपलेट्स के बीच साझा करने योग्य है।<ref name="power8-hardware-june-2014">{{cite web |url=https://www.ibm.com/developerworks/community/wikis/form/anonymous/api/wiki/61ad9cf2-c6a3-4d2c-b779-61ff0266d32a/page/f1abe75a-a2b2-43dd-9d75-7dae28f5bc5f/attachment/3d574a4b-b414-42c8-85b0-f941115d569f/media/2014-06%20Power%208%20Servers%20June.pdf |title=POWER8 Hardware |last1=Hurlimann |first1=Dan |date=June 2014 |website=ibm.com |publisher=IBM |access-date=2014-11-05}}</ref> इस प्रकार, छह-चिपलेट प्रोसेसर में 48 एमबी एल3 ईडीआरएएम कैश होगा, जबकि 12-चिपलेट प्रोसेसर में कुल 96 एमबी एल3 ईडीआरएएम कैश होगा। चिप सेंटौर साथी चिप्स का उपयोग करके 128 एमबी तक के ऑफ-चिप eDRAM L4 कैश का भी उपयोग कर सकता है। ऑन-चिप मेमोरी कंट्रोलर 1 टीबी रैम और 230 जीबी/एस निरंतर मेमोरी बैंडविड्थ को संभाल सकते हैं। ऑन-बोर्ड [[पीसीआई एक्सप्रेस]] नियंत्रक सिस्टम के अन्य भागों में 48 जीबी/एस आई/ओ को संभाल सकते हैं। कोर को 2.5 और 5 गीगाहर्ट्ज के बीच घड़ी की दर पर संचालित करने के लिए प्रारूप किया गया है।<ref name="ISSCC14" />


छह-कोर चिप्स को आईबीएम के [[आईबीएम पावर सिस्टम्स]] में डुअल-चिप मॉड्यूल (डीसीएम) पर जोड़े में लगाया गया है। अधिकांश कॉन्फ़िगरेशन में सभी कोर सक्रिय नहीं होते हैं, जिसके परिणामस्वरूप विभिन्न कॉन्फ़िगरेशन होते हैं जहां वास्तविक कोर गणना भिन्न होती है। 12-कोर संस्करण का उपयोग हाई-एंड E880 और E880C मॉडल में किया जाता है।
छह-कोर चिप्स को आईबीएम के [[आईबीएम पावर सिस्टम्स]] में डुअल-चिप मॉड्यूल (डीसीएम) पर जोड़े में लगाया गया है। अधिकांश कॉन्फ़िगरेशन में सभी कोर सक्रिय नहीं होते हैं, जिसके परिणामस्वरूप विभिन्न कॉन्फ़िगरेशन होते हैं जहां वास्तविक कोर गणना भिन्न होती है। 12-कोर संस्करण का उपयोग हाई-एंड E880 और E880C मॉडल में किया जाता है।


IBM के सिंगल-चिप पावर8 मॉड्यूल को टूरिस्मो कहा जाता है<ref name="enterprise-tyanserver">{{cite web|url=http://www.enterprisetech.com/2014/10/08/tyan-ships-first-non-ibm-power8-server/|title=Tyan Ships First Non-IBM Power8 Server|work=EnterpriseTech|date=8 October 2014 |access-date=17 December 2014}}</ref> और डुअल-चिप वैरिएंट को मुरानो कहा जाता है।<ref>{{cite web|url=https://www.nextplatform.com/2015/05/11/power8-iron-to-take-on-four-socket-xeons/|title=Power8 Iron To Take On Four-Socket Xeons|website=nextplatform.com|date=2015-05-11}}</ref> पॉवरकोर के संशोधित संस्करण को CP1 कहा जाता है।
आइबीएम के सिंगल-चिप पावर8 मॉड्यूल को टूरिस्मो कहा जाता है<ref name="enterprise-tyanserver">{{cite web|url=http://www.enterprisetech.com/2014/10/08/tyan-ships-first-non-ibm-power8-server/|title=Tyan Ships First Non-IBM Power8 Server|work=EnterpriseTech|date=8 October 2014 |access-date=17 December 2014}}</ref> और डुअल-चिप वैरिएंट को मुरानो कहा जाता है।<ref>{{cite web|url=https://www.nextplatform.com/2015/05/11/power8-iron-to-take-on-four-socket-xeons/|title=Power8 Iron To Take On Four-Socket Xeons|website=nextplatform.com|date=2015-05-11}}</ref> पॉवरकोर के संशोधित संस्करण को CP1 कहा जाता है।


===पावर8 [[एनवीलिंक]] के साथ===
===पावर8 [[एनवीलिंक]] के साथ===
यह IBM के मूल 12-कोर पावर8 का संशोधित संस्करण है, और इसे पावर8+ कहा जाता था। मुख्य नई विशेषता यह है कि इसमें एनवीडिया की बस तकनीक एनवीलिंक के लिए समर्थन है, जो चार एनवीलिंक डिवाइसों को सीधे चिप से जोड़ता है। आईबीएम ने अन्य पावर8 सॉकेट के लिए SMP कनेक्शन के लिए A बस और PCI इंटरफेस को हटा दिया और उन्हें NVLink इंटरफेस से बदल दिया। दूसरे सीपीयू सॉकेट से कनेक्शन अब एक्स बस के माध्यम से प्रदान किया जाता है। इसके अलावा, आकार में मामूली वृद्धि होकर 659 मिमी हो गया है<sup>2</sup>, पिछले पावर8 प्रोसेसर की तुलना में अंतर न्यूनतम प्रतीत होता है।<ref>{{Cite web |url=http://openpowerfoundation.org/wp-content/uploads/2016/04/5_Brad-McCredie.IBM_.pdf |title=OpenPOWER and the Roadmap Ahead – Brad McCredie |access-date=2016-09-09 |archive-date=2018-12-28 |archive-url=https://web.archive.org/web/20181228110125/https://openpowerfoundation.org/wp-content/uploads/2016/04/5_Brad-McCredie.IBM_.pdf |url-status=dead }}</ref><ref>{{cite web|url=https://www.hpcwire.com/2016/09/08/ibm-debuts-power8-chip-nvlink-3-new-systems/|title=IBM Debuts Power8 Chip with NVLink and 3 New Systems|date=8 September 2016 }}</ref><ref>{{cite web|url=https://images.nvidia.com/content/pdf/tesla/whitepaper/pascal-architecture-whitepaper.pdf|title=Whitepaper - NVIDIA Tesla P100 - The Most Advanced Datacenter Accelerator Ever Built Featuring Pascal GP100, the World's Fastest GPU}}</ref><ref>{{cite book|last1=Caldeira|first1=Alexandre Bicas|last2=Haug|first2=Volker|title=IBM Power System S822LC for High Performance Computing Introduction and Technical Overview|publisher=IBM Redpaper|isbn=9780738455617|url=https://www.redbooks.ibm.com/redpapers/pdfs/redp5405.pdf|date=2017-09-28}}</ref>
यह आइबीएम के मूल 12-कोर पावर8 का संशोधित संस्करण है, और इसे पावर8+ कहा जाता था। मुख्य नई विशेषता यह है कि इसमें एनवीडिया की बस तकनीक एनवीलिंक के लिए समर्थन है, जो चार एनवीलिंक डिवाइसों को सीधे चिप से जोड़ता है। आईबीएम ने अन्य पावर8 सॉकेट के लिए SMP कनेक्शन के लिए A बस और पीसीआइ इंटरफेस को हटा दिया और उन्हें NVLink इंटरफेस से बदल दिया। दूसरे सीपीयू सॉकेट से कनेक्शन अब एक्स बस के माध्यम से प्रदान किया जाता है। इसके अलावा, आकार में मामूली वृद्धि होकर 659 मिमी हो गया है<sup>2</sup>, पिछले पावर8 प्रोसेसर की तुलना में अंतर न्यूनतम प्रतीत होता है।<ref>{{Cite web |url=http://openpowerfoundation.org/wp-content/uploads/2016/04/5_Brad-McCredie.IBM_.pdf |title=OpenPOWER and the Roadmap Ahead – Brad McCredie |access-date=2016-09-09 |archive-date=2018-12-28 |archive-url=https://web.archive.org/web/20181228110125/https://openpowerfoundation.org/wp-content/uploads/2016/04/5_Brad-McCredie.IBM_.pdf |url-status=dead }}</ref><ref>{{cite web|url=https://www.hpcwire.com/2016/09/08/ibm-debuts-power8-chip-nvlink-3-new-systems/|title=IBM Debuts Power8 Chip with NVLink and 3 New Systems|date=8 September 2016 }}</ref><ref>{{cite web|url=https://images.nvidia.com/content/pdf/tesla/whitepaper/pascal-architecture-whitepaper.pdf|title=Whitepaper - NVIDIA Tesla P100 - The Most Advanced Datacenter Accelerator Ever Built Featuring Pascal GP100, the World's Fastest GPU}}</ref><ref>{{cite book|last1=Caldeira|first1=Alexandre Bicas|last2=Haug|first2=Volker|title=IBM Power System S822LC for High Performance Computing Introduction and Technical Overview|publisher=IBM Redpaper|isbn=9780738455617|url=https://www.redbooks.ibm.com/redpapers/pdfs/redp5405.pdf|date=2017-09-28}}</ref>




==लाइसेंसधारक==
==लाइसेंसधारक==
19 जनवरी 2014 को, सूज़ौ पावरकोर टेक्नोलॉजी कंपनी ने घोषणा की कि वे ओपनपावर फाउंडेशन में शामिल होंगे और बड़े डेटा और [[ क्लाउड कम्प्यूटिंग ]] अनुप्रयोगों में उपयोग के लिए कस्टम-निर्मित प्रोसेसर डिजाइन करने के लिए पावर8 कोर को लाइसेंस देंगे।<ref>{{cite web|url=http://www-03.ibm.com/press/us/en/pressrelease/42980.wss |title=IBM News room - 2014-01-19 Suzhou PowerCore Technology Co. Intends To Use IBM POWER Technology For Chip Design That Pushes Innovation In China - United States |publisher=03.ibm.com |access-date=2014-01-22}}</ref><ref>{{cite web|author=Chris Maxcer and Mel Beckman |url=http://poweritpro.com/news-amp-views/suzhou-powercore-start-using-ibm-power-tech-new-chip-design-china |title=सूज़ौ पावरकोर चीन में नई चिप डिजाइन के लिए आईबीएम पावर टेक का उपयोग शुरू करेगा|publisher=PowerITPro |access-date=2014-01-22}}</ref>
19 जनवरी 2014 को, सूज़ौ पावरकोर टेक्नोलॉजी कंपनी ने घोषणा की कि वे ओपनपावर फाउंडेशन में सम्मिलित होंगे और बड़े डेटा और [[ क्लाउड कम्प्यूटिंग ]] अनुप्रयोगों में उपयोग के लिए कस्टम-निर्मित प्रोसेसर डिजाइन करने के लिए पावर8 कोर को लाइसेंस देंगे।<ref>{{cite web|url=http://www-03.ibm.com/press/us/en/pressrelease/42980.wss |title=IBM News room - 2014-01-19 Suzhou PowerCore Technology Co. Intends To Use IBM POWER Technology For Chip Design That Pushes Innovation In China - United States |publisher=03.ibm.com |access-date=2014-01-22}}</ref><ref>{{cite web|author=Chris Maxcer and Mel Beckman |url=http://poweritpro.com/news-amp-views/suzhou-powercore-start-using-ibm-power-tech-new-chip-design-china |title=सूज़ौ पावरकोर चीन में नई चिप डिजाइन के लिए आईबीएम पावर टेक का उपयोग शुरू करेगा|publisher=PowerITPro |access-date=2014-01-22}}</ref>




Line 141: Line 144:
==सिस्टम==
==सिस्टम==
[[File:IBM Power Systems E870 (3).jpg|thumb|upright=1.6|E870 का पिछला दृश्य, जिसमें सिस्टम नियंत्रण इकाई शीर्ष पर है और सिस्टम नोड मध्य में है।<ref name="redp5137" />]]; आईबीएम
[[File:IBM Power Systems E870 (3).jpg|thumb|upright=1.6|E870 का पिछला दृश्य, जिसमें सिस्टम नियंत्रण इकाई शीर्ष पर है और सिस्टम नोड मध्य में है।<ref name="redp5137" />]]; आईबीएम
: आईबीएम पावर सिस्टम्स, दो छह-कोर पावर8 प्रोसेसर के साथ एक डुअल-चिप मॉड्यूल वाले एक या दो सॉकेट का समर्थन करता है। वे या तो [[ रैक इकाई ]] फॉर्म फैक्टर और एक टावर कॉन्फ़िगरेशन में आते हैं। L संस्करण केवल [[Linux]] चलाते हैं, जबकि अन्य [[IBM AIX]], [[IBM i]] और Linux चलाते हैं। LC संस्करण ओपनपावर भागीदारों द्वारा बनाए गए हैं।<ref>{{cite web|url=http://www.moorinsightsstrategy.com/wp-content/uploads/2014/04/IBM-Announces-POWER8-with-OpenPOWER-Partners-by-Moor-Insights-and-Strategy.pdf|title=IBM Announces POWER8 with OpenPOWER Partners}}</ref><ref>{{cite web|url=http://www-03.ibm.com/press/us/en/pressrelease/43702.wss|title=IBM News room - 2014-04-23 IBM Tackles Big Data Challenges with Open Server Innovation Model - United States|access-date=17 December 2014}}</ref><ref>{{cite web|url=http://www.common.org/webcasts/free/April29_AnnouncementWebcast.pdf|title=Scale-out Hardware with POWER8 Technology|archive-url=https://web.archive.org/web/20140523225238/http://www.common.org/webcasts/free/April29_AnnouncementWebcast.pdf|archive-date=2014-05-23|url-status=dead}}</ref>
: आईबीएम पावर सिस्टम्स, दो छह-कोर पावर8 प्रोसेसर के साथ एक डुअल-चिप मॉड्यूल वाले एक या दो सॉकेट का समर्थन करता है। वे या तो [[ रैक इकाई ]] फॉर्म फैक्टर और एक टावर कॉन्फ़िगरेशन में आते हैं। L संस्करण केवल [[Linux]] चलाते हैं, जबकि अन्य [[IBM AIX|आइबीएम AIX]], [[IBM i|आइबीएम i]] और Linux चलाते हैं। LC संस्करण ओपनपावर भागीदारों द्वारा बनाए गए हैं।<ref>{{cite web|url=http://www.moorinsightsstrategy.com/wp-content/uploads/2014/04/IBM-Announces-POWER8-with-OpenPOWER-Partners-by-Moor-Insights-and-Strategy.pdf|title=IBM Announces POWER8 with OpenPOWER Partners}}</ref><ref>{{cite web|url=http://www-03.ibm.com/press/us/en/pressrelease/43702.wss|title=IBM News room - 2014-04-23 IBM Tackles Big Data Challenges with Open Server Innovation Model - United States|access-date=17 December 2014}}</ref><ref>{{cite web|url=http://www.common.org/webcasts/free/April29_AnnouncementWebcast.pdf|title=Scale-out Hardware with POWER8 Technology|archive-url=https://web.archive.org/web/20140523225238/http://www.common.org/webcasts/free/April29_AnnouncementWebcast.pdf|archive-date=2014-05-23|url-status=dead}}</ref>
:* पावर सिस्टम S812L{{snd}} 1× पावर8 डीसीएम (4, 6 या 8 कोर), 2यू
:* पावर सिस्टम S812L{{snd}} 1× पावर8 डीसीएम (4, 6 या 8 कोर), 2यू
:* पावर सिस्टम S814{{snd}} 1× पावर8 डीसीएम (6 या 8 कोर), 4यू या टावर
:* पावर सिस्टम S814{{snd}} 1× पावर8 डीसीएम (6 या 8 कोर), 4यू या टावर
Line 147: Line 150:
:* पावर सिस्टम S824 और S824L{{snd}} 1× या 2× पावर8 डीसीएम (6, 8, 12, 16 या 24 कोर), 4यू
:* पावर सिस्टम S824 और S824L{{snd}} 1× या 2× पावर8 डीसीएम (6, 8, 12, 16 या 24 कोर), 4यू
:* पावर सिस्टम S821LC स्ट्रैटन{{snd}} 2× पावर8 [[सिंगल चिप मॉड्यूल]] (8 या 10 कोर), 1यू। 512 जीबी तक डीडीआर4 रैम चार सेंटूर एल4 चिप्स द्वारा बफर्ड है। [[सुपरमाइक्रो]] द्वारा निर्मित.<ref name="next-p8-refresh">{{cite web|url=https://www.nextplatform.com/2016/09/08/refreshed-ibm-power-linux-systems-add-nvlink/|title=ताज़ा आईबीएम पावर लिनक्स सिस्टम एनवीलिंक जोड़ें|date=8 September 2016 }}</ref>
:* पावर सिस्टम S821LC स्ट्रैटन{{snd}} 2× पावर8 [[सिंगल चिप मॉड्यूल]] (8 या 10 कोर), 1यू। 512 जीबी तक डीडीआर4 रैम चार सेंटूर एल4 चिप्स द्वारा बफर्ड है। [[सुपरमाइक्रो]] द्वारा निर्मित.<ref name="next-p8-refresh">{{cite web|url=https://www.nextplatform.com/2016/09/08/refreshed-ibm-power-linux-systems-add-nvlink/|title=ताज़ा आईबीएम पावर लिनक्स सिस्टम एनवीलिंक जोड़ें|date=8 September 2016 }}</ref>
:* बिग डेटा ब्रिग्स के लिए पावर सिस्टम S822LC{{snd}} 2× पावर 8 सीएम (8 या 10 कोर), 2यू। 512 जीबी तक डीडीआर4 रैम चार सेंटूर एल4 चिप्स द्वारा बफर्ड है। सुपरमाइक्रो द्वारा निर्मित.<ref name="next-p8-refresh" />: आईबीएम पावर सिस्टम्स, अधिकतम 16 सॉकेट, 128 कोर और 16 टीबी रैम के लिए चार सॉकेट वाले नोड्स का समर्थन करता है, जिनमें से प्रत्येक में 8-, 10- या 12-कोर मॉड्यूल होते हैं। ये मशीनें IBM AIX, IBM i, या Linux चला सकती हैं।<ref name="redp5137" />:* पावर सिस्टम्स E850{{snd}} 2×, 3× या 4× पावर8 डीसीएम (8, 10 या 12 कोर), 4यू
:* बिग डेटा ब्रिग्स के लिए पावर सिस्टम S822LC{{snd}} 2× पावर 8 सीएम (8 या 10 कोर), 2यू। 512 जीबी तक डीडीआर4 रैम चार सेंटूर एल4 चिप्स द्वारा बफर्ड है। सुपरमाइक्रो द्वारा निर्मित.<ref name="next-p8-refresh" />: आईबीएम पावर सिस्टम्स, अधिकतम 16 सॉकेट, 128 कोर और 16 टीबी रैम के लिए चार सॉकेट वाले नोड्स का समर्थन करता है, जिनमें से प्रत्येक में 8-, 10- या 12-कोर मॉड्यूल होते हैं। ये मशीनें आइबीएम AIX, आइबीएम i, या Linux चला सकती हैं।<ref name="redp5137" />:* पावर सिस्टम्स E850{{snd}} 2×, 3× या 4× पावर8 डीसीएम (8, 10 या 12 कोर), 4यू
:* पावर सिस्टम्स E870{{snd}} 1× या 2× 5U नोड्स, प्रत्येक में 8- या 10-कोर पावर8 सिंगल-चिप मॉड्यूल के साथ चार सॉकेट, कुल 80 कोर तक
:* पावर सिस्टम्स E870{{snd}} 1× या 2× 5U नोड्स, प्रत्येक में 8- या 10-कोर पावर8 सिंगल-चिप मॉड्यूल के साथ चार सॉकेट, कुल 80 कोर तक
:* पावर सिस्टम्स E880{{snd}} 1x, 2x, 3x या 4x 5U नोड्स, प्रत्येक में कुल 192 कोर तक के लिए 8- या 12-कोर पावर8 सिंगल-चिप मॉड्यूल वाले चार सॉकेट हैं
:* पावर सिस्टम्स E880{{snd}} 1x, 2x, 3x या 4x 5U नोड्स, प्रत्येक में कुल 192 कोर तक के लिए 8- या 12-कोर पावर8 सिंगल-चिप मॉड्यूल वाले चार सॉकेट हैं
Line 155: Line 158:
:* एचपीसी मिन्स्की के लिए पावर सिस्टम S822LC{{snd}} 2× पावर8+ एससीएम (8 या 10 कोर), 2यू। चार एनवीलिंक्ड एनवीडिया [[पास्कल (माइक्रोआर्किटेक्चर)]] तक और 1 टीबी तक कमोडिटी डीडीआर4 रैम। विस्ट्रॉन द्वारा निर्मित।<ref name="next-p8-refresh" /><ref>{{cite web|url=https://www.pcworld.com/article/416349/ibms-new-power8-server-packs-in-nvidias-speedy-nvlink-interconnect.html|title=IBM's new Power8 server packs in Nvidia's speedy NVLink interconnect}}</ref>
:* एचपीसी मिन्स्की के लिए पावर सिस्टम S822LC{{snd}} 2× पावर8+ एससीएम (8 या 10 कोर), 2यू। चार एनवीलिंक्ड एनवीडिया [[पास्कल (माइक्रोआर्किटेक्चर)]] तक और 1 टीबी तक कमोडिटी डीडीआर4 रैम। विस्ट्रॉन द्वारा निर्मित।<ref name="next-p8-refresh" /><ref>{{cite web|url=https://www.pcworld.com/article/416349/ibms-new-power8-server-packs-in-nvidias-speedy-nvlink-interconnect.html|title=IBM's new Power8 server packs in Nvidia's speedy NVLink interconnect}}</ref>
: [[हार्डवेयर प्रबंधन कंसोल]]
: [[हार्डवेयर प्रबंधन कंसोल]]
:* 7063-सीआर1 एचएमसी{{snd}} 1× पावर8 एससीएम (6 कोर), 1यू। सुपरमाइक्रो स्ट्रैटन डिज़ाइन पर आधारित।<ref>{{cite web|url=https://www.ibm.com/developerworks/community/blogs/aixpert/entry/HMC_7063_CR1_hardware_install_POWER8_based_HMC?lang=en |title=HMC 7063-CR1 hardware install (POWER8 based HMC)|website=[[IBM]] }}</ref>
:* 7063-सीआर1 एचएमसी{{snd}} 1× पावर8 एससीएम (6 कोर), 1यू। सुपरमाइक्रो स्ट्रैटन प्रारूप पर आधारित।<ref>{{cite web|url=https://www.ibm.com/developerworks/community/blogs/aixpert/entry/HMC_7063_CR1_hardware_install_POWER8_based_HMC?lang=en |title=HMC 7063-CR1 hardware install (POWER8 based HMC)|website=[[IBM]] }}</ref>
; त्यान
; त्यान
:* एक सिंगल-चिप पावर8 सॉकेट वाला [[ATX]] जिसे SP010GM2NR कहा जाता है।<ref name="enterprise-tyanserver" />:* पाल्मेटो GN70-BP010, ओपनपावर संदर्भ प्रणाली। 2यू सर्वर, एक चार-कोर पावर8 एससीएम, चार रैम सॉकेट के साथ, जो टायन के मदरबोर्ड पर आधारित है।<ref name="enterprise-tyanserver" /><ref name="tyan-openpower">{{cite web|url=http://www.tyan.com/EN/solution/openpower|title=Tyan OpenPOWER System}}</ref>
:* एक सिंगल-चिप पावर8 सॉकेट वाला [[ATX]] जिसे SP010GM2NR कहा जाता है।<ref name="enterprise-tyanserver" />:* पाल्मेटो GN70-BP010, ओपनपावर संदर्भ प्रणाली। 2यू सर्वर, एक चार-कोर पावर8 एससीएम, चार रैम सॉकेट के साथ, जो टायन के मदरबोर्ड पर आधारित है।<ref name="enterprise-tyanserver" /><ref name="tyan-openpower">{{cite web|url=http://www.tyan.com/EN/solution/openpower|title=Tyan OpenPOWER System}}</ref>
Line 162: Line 165:
: Google ने दो सॉकेट वाला एक मदरबोर्ड दिखाया है, जो केवल आंतरिक उपयोग के लिए है।<ref name="enterprisetech-mobos">{{cite web|url=http://www.enterprisetech.com/2014/04/28/inside-google-tyan-power8-server-boards/|title=Inside Google, Tyan Power8 Server Boards|work=EnterpriseTech|date=29 April 2014 |access-date=17 December 2014}}</ref><ref>{{cite web|url=https://plus.google.com/111282580643669107165/posts/Uwh9W3XiZTQ|title=Today I'm excited to show off a Google POWER8 server motherboard in the…|access-date=17 December 2014}}</ref>
: Google ने दो सॉकेट वाला एक मदरबोर्ड दिखाया है, जो केवल आंतरिक उपयोग के लिए है।<ref name="enterprisetech-mobos">{{cite web|url=http://www.enterprisetech.com/2014/04/28/inside-google-tyan-power8-server-boards/|title=Inside Google, Tyan Power8 Server Boards|work=EnterpriseTech|date=29 April 2014 |access-date=17 December 2014}}</ref><ref>{{cite web|url=https://plus.google.com/111282580643669107165/posts/Uwh9W3XiZTQ|title=Today I'm excited to show off a Google POWER8 server motherboard in the…|access-date=17 December 2014}}</ref>
; स्टैक वेलोसिटी
; स्टैक वेलोसिटी
: स्टैकवेलोसिटी ने एक उच्च-प्रदर्शन संदर्भ प्लेटफ़ॉर्म, सबा डिज़ाइन किया है।
: स्टैकवेलोसिटी ने एक उच्च-प्रदर्शन संदर्भ प्लेटफ़ॉर्म, सबा प्रारूप किया है।
; [[इंसपुर]]
; [[इंसपुर]]
: इंसपुर ने पावर8 और संबंधित प्रौद्योगिकियों पर आधारित सर्वर हार्डवेयर विकसित करने के लिए IBM के साथ एक समझौता किया है।<ref>{{cite news|url=https://www.reuters.com/article/ibm-inspur-servers-idUSL2N0QS0DW20140822|title=आईबीएम चीन की इन्सपुर को सर्वर डिजाइन करने में मदद करेगा|work=Reuters|date=22 August 2014 |access-date=17 December 2014}}</ref><ref>{{cite web|url=https://www.bloomberg.com/news/2014-08-22/ibm-sets-aside-rivalry-to-partner-with-china-s-inspur.html|title=आईबीएम ने प्रतिद्वंद्विता को किनारे रखकर चीन की इन्सपुर के साथ साझेदारी की|author=Alex Barinka|date=23 August 2014|work=Bloomberg|access-date=17 December 2014}}</ref>
: इंसपुर ने पावर8 और संबंधित प्रौद्योगिकियों पर आधारित सर्वर हार्डवेयर विकसित करने के लिए आइबीएम के साथ एक समझौता किया है।<ref>{{cite news|url=https://www.reuters.com/article/ibm-inspur-servers-idUSL2N0QS0DW20140822|title=आईबीएम चीन की इन्सपुर को सर्वर डिजाइन करने में मदद करेगा|work=Reuters|date=22 August 2014 |access-date=17 December 2014}}</ref><ref>{{cite web|url=https://www.bloomberg.com/news/2014-08-22/ibm-sets-aside-rivalry-to-partner-with-china-s-inspur.html|title=आईबीएम ने प्रतिद्वंद्विता को किनारे रखकर चीन की इन्सपुर के साथ साझेदारी की|author=Alex Barinka|date=23 August 2014|work=Bloomberg|access-date=17 December 2014}}</ref>
:* 4U सर्वर, दो पावर8 सॉकेट।<ref>{{cite web|url=https://www.eetimes.com/14-views-of-the-open-power-summit/|title=14 Views of the Open Power Summit}}</ref>
:* 4U सर्वर, दो पावर8 सॉकेट।<ref>{{cite web|url=https://www.eetimes.com/14-views-of-the-open-power-summit/|title=14 Views of the Open Power Summit}}</ref>
; [[वेरारी टेक्नोलॉजीज]]
; [[वेरारी टेक्नोलॉजीज]]
Line 173: Line 176:
; [[रैकस्पेस]]
; [[रैकस्पेस]]
: बैरेली{{snd}} 1यू, 2 सॉकेट, 32 रैम स्लॉट। उनकी ऑनमेटल सेवा में उपयोग के लिए [[ कंप्यूट प्रोजेक्ट खोलें ]] प्लेटफॉर्म पर आधारित।<ref name="openpower-summit15" /><ref name="eweek-summit15" /><ref>{{Cite web |url=http://www.rackspace.com/blog/openpower-opening-the-stack-all-the-way-down/ |title=OpenPOWER: Opening The Stack, All The Way Down |access-date=2015-03-21 |archive-url=https://web.archive.org/web/20150430002455/http://www.rackspace.com/blog/openpower-opening-the-stack-all-the-way-down/ |archive-date=2015-04-30 |url-status=dead }}</ref><ref>{{cite web|url=https://www.datacenterknowledge.com/archives/2014/12/16/rackspace-building-platform-on-open-power-server-firmware|title=रैकस्पेस बिल्डिंग ओपनपावर-आधारित ओपन कंप्यूट सर्वर|date=16 December 2014 }}</ref><ref>{{cite web|url=http://openpowerfoundation.org/blogs/life-at-the-intersection-openpower-open-compute-and-the-future