मॉसफेट: Difference between revisions

From Vigyanwiki
No edit summary
No edit summary
Line 344: Line 344:


==== डुअल-टाइप(CMOS) ====
==== डुअल-टाइप(CMOS) ====
यह पूरक या CMOS प्रकार का स्विच एकल-प्रकार के स्विच की सीमाओं का मुकाबला करने के लिए एक P-MOS और एक N-MOS FET का उपयोग करता है। FETs में उनके नालियां और स्रोत समानांतर में जुड़े होते हैं,  P-MOS, का शरीर उच्च क्षमता से जुड़ा होता है (v)<sub>DD</sub> और N-MOS का शरीर कम क्षमता (gnd) से जुड़ा हुआ है।स्विच को चालू करने के लिए,  P-MOS का गेट कम क्षमता के लिए संचालित होता है और  N-MOS का गेट उच्च क्षमता के लिए संचालित होता है। वोल्टेज के लिए ''V''<sub>DD</sub> −  ''V''<sub>tp</sub> and ''gnd'' − ''V''<sub>tp</sub>, दोनों FETs सिग्नल का संचालन करते हैं;  से कम वोल्टेज के लिए  ''gnd'' − ''V''<sub>tp</sub>, N-MOS अकेले संचालन करता है;और  V से अधिक वोल्टेज के लिए ''V''<sub>DD</sub> − ''V''<sub>tn</sub> , P-MOS अकेले संचालित करता है।
यह पूरक या CMO S प्रकार का स्विच एकल-प्रकार के स्विच की सीमाओं का मुकाबला करने के लिए एक P-MOS और एक N-MOS FET का उपयोग करता है। FETs में उनके नालियां और स्रोत समानांतर में जुड़े होते हैं,  P-MOS, का शरीर उच्च क्षमता से जुड़ा होता है (v)<sub>DD</sub> और N-MOS का शरीर कम क्षमता (gnd) से जुड़ा हुआ है।स्विच को चालू करने के लिए,  P-MOS का गेट कम क्षमता के लिए संचालित होता है और  N-MOS का गेट उच्च क्षमता के लिए संचालित होता है। वोल्टेज के लिए ''V''<sub>DD</sub> −  ''V''<sub>tp</sub> and ''gnd'' − ''V''<sub>tp</sub>, दोनों FETs सिग्नल का संचालन करते हैं;  से कम वोल्टेज के लिए  ''gnd'' − ''V''<sub>tp</sub>, N-MOS अकेले संचालन करता है;और  V से अधिक वोल्टेज के लिए ''V''<sub>DD</sub> − ''V''<sub>tn</sub> , P-MOS अकेले संचालित करता है।


इस स्विच के लिए वोल्टेज सीमाएं दोनों FET के लिए गेट-स्रोत, गेट-ड्रेन और स्रोत-सूत्र वोल्टेज सीमाएं हैं।इसके अलावा, P-MOS आमतौर पर N-MOS की तुलना में दो से तीन गुना चौड़ा होता है, इसलिए स्विच को दो दिशाओं में गति के लिए संतुलित किया जाएगा।
इस स्विच के लिए वोल्टेज सीमाएं दोनों FET के लिए गेट-स्रोत, गेट-ड्रेन और स्रोत-सूत्र वोल्टेज सीमाएं हैं।इसके अलावा, P-MOS आमतौर पर N-MOS की तुलना में दो से तीन गुना चौड़ा होता है, इसलिए स्विच को दो दिशाओं में गति के लिए संतुलित किया जाएगा।
Line 394: Line 394:
छोटे  मॉसफेट कई कारणों से वांछनीय हैं। ट्रांजिस्टर को छोटा बनाने का मुख्य कारण किसी दिए गए चिप क्षेत्र में अधिक से अधिक डिवाइस पैक करना है। यह एक छोटे क्षेत्र में एक ही कार्यक्षमता के साथ एक चिप में होता है, या एक ही क्षेत्र में अधिक कार्यक्षमता के साथ चिप्स हैं। चूंकि एक [[ वेफर (इलेक्ट्रॉनिक्स) | वेफर ( इलेक्ट्रॉनिक्स )]] के लिए निर्माण लागत अपेक्षाकृत तय होती है, इसलिए प्रति एकीकृत सर्किट की लागत मुख्य रूप से उन चिप्स की संख्या से संबंधित होती है जो प्रति वेफर का उत्पादन किया जा सकता है। इसलिए, छोटे आईसीएस प्रति चिप प्रति अधिक चिप्स की अनुमति देते हैं, प्रति चिप की कीमत कम करते हैं। वास्तव में, पिछले 30 वर्षों में एक नई तकनीक नोड पेश किए जाने के बाद प्रति चिप ट्रांजिस्टर की संख्या हर 2-3 साल में दोगुनी हो गई है। उदाहरण के लिए, 45 nm तकनीक में निर्मित माइक्रोप्रोसेसर में मॉसफेट की संख्या 65 nm चिप में दोगुनी हो सकती है। ट्रांजिस्टर घनत्व का यह दोहरीकरण पहली बार 1965 में [[ गॉर्डन मूर | गॉर्डन मूर]] द्वारा देखा गया था और इसे आमतौर पर मूर के नियम के रूप में जाना जाता है।<ref>{{cite web | title = 1965&nbsp;– "Moore's Law" Predicts the Future of Integrated Circuits | work = Computer History Museum | url = http://www.computerhistory.org/semiconductor/timeline/1965-Moore.html}}</ref> यह भी उम्मीद की जाती है कि छोटे ट्रांजिस्टर तेजी से स्विच करें। उदाहरण के लिए, आकार में कमी के लिए एक दृष्टिकोणमॉसफेट का एक स्केलिंग है जिसे आनुपातिक रूप से कम करने के लिए सभी डिवाइस आयामों की आवश्यकता होती है। मुख्य डिवाइस आयाम चैनल की लंबाई, चैनल की चौड़ाई और ऑक्साइड मोटाई हैं। जब उन्हें समान कारकों द्वारा कम किया जाता है, तो ट्रांजिस्टर चैनल प्रतिरोध नहीं बदलता है, जबकि गेट कैपेसिटेंस को उस कारक द्वारा काट दिया जाता है। इसलिए, एक समान कारक के साथ ट्रांजिस्टर तराजू की [[ आरसी देरी | आरसी देरी]] । हालांकि यह पारंपरिक रूप से पुरानी प्रौद्योगिकियों के लिए मामला रहा है, अत्याधुनिक मॉसफेट के लिए ट्रांजिस्टर आयामों की कमी के लिए जरूरी नहीं कि उच्च चिप गति में अनुवाद किया जाए क्योंकि इंटरकनेक्ट के कारण देरी अधिक महत्वपूर्ण है।
छोटे  मॉसफेट कई कारणों से वांछनीय हैं। ट्रांजिस्टर को छोटा बनाने का मुख्य कारण किसी दिए गए चिप क्षेत्र में अधिक से अधिक डिवाइस पैक करना है। यह एक छोटे क्षेत्र में एक ही कार्यक्षमता के साथ एक चिप में होता है, या एक ही क्षेत्र में अधिक कार्यक्षमता के साथ चिप्स हैं। चूंकि एक [[ वेफर (इलेक्ट्रॉनिक्स) | वेफर ( इलेक्ट्रॉनिक्स )]] के लिए निर्माण लागत अपेक्षाकृत तय होती है, इसलिए प्रति एकीकृत सर्किट की लागत मुख्य रूप से उन चिप्स की संख्या से संबंधित होती है जो प्रति वेफर का उत्पादन किया जा सकता है। इसलिए, छोटे आईसीएस प्रति चिप प्रति अधिक चिप्स की अनुमति देते हैं, प्रति चिप की कीमत कम करते हैं। वास्तव में, पिछले 30 वर्षों में एक नई तकनीक नोड पेश किए जाने के बाद प्रति चिप ट्रांजिस्टर की संख्या हर 2-3 साल में दोगुनी हो गई है। उदाहरण के लिए, 45 nm तकनीक में निर्मित माइक्रोप्रोसेसर में मॉसफेट की संख्या 65 nm चिप में दोगुनी हो सकती है। ट्रांजिस्टर घनत्व का यह दोहरीकरण पहली बार 1965 में [[ गॉर्डन मूर | गॉर्डन मूर]] द्वारा देखा गया था और इसे आमतौर पर मूर के नियम के रूप में जाना जाता है।<ref>{{cite web | title = 1965&nbsp;– "Moore's Law" Predicts the Future of Integrated Circuits | work = Computer History Museum | url = http://www.computerhistory.org/semiconductor/timeline/1965-Moore.html}}</ref> यह भी उम्मीद की जाती है कि छोटे ट्रांजिस्टर तेजी से स्विच करें। उदाहरण के लिए, आकार में कमी के लिए एक दृष्टिकोणमॉसफेट का एक स्केलिंग है जिसे आनुपातिक रूप से कम करने के लिए सभी डिवाइस आयामों की आवश्यकता होती है। मुख्य डिवाइस आयाम चैनल की लंबाई, चैनल की चौड़ाई और ऑक्साइड मोटाई हैं। जब उन्हें समान कारकों द्वारा कम किया जाता है, तो ट्रांजिस्टर चैनल प्रतिरोध नहीं बदलता है, जबकि गेट कैपेसिटेंस को उस कारक द्वारा काट दिया जाता है। इसलिए, एक समान कारक के साथ ट्रांजिस्टर तराजू की [[ आरसी देरी | आरसी देरी]] । हालांकि यह पारंपरिक रूप से पुरानी प्रौद्योगिकियों के लिए मामला रहा है, अत्याधुनिक मॉसफेट के लिए ट्रांजिस्टर आयामों की कमी के लिए जरूरी नहीं कि उच्च चिप गति में अनुवाद किया जाए क्योंकि इंटरकनेक्ट के कारण देरी अधिक महत्वपूर्ण है।


चैनल की लंबाई के साथ MOSFETs का उत्पादन एक [[ माइक्रोमीटर ]] की तुलना में बहुत छोटा है, एक चुनौती है, और अर्धचालक डिवाइस निर्माण की कठिनाइयाँ हमेशा एकीकृत सर्किट प्रौद्योगिकी को आगे बढ़ाने में एक सीमित कारक हैं। हालांकि परमाणु परत के बयान जैसी प्रक्रियाओं ने छोटे घटकों के लिए निर्माण में सुधार किया है, मॉसफेट के छोटे आकार ( कुछ दसियों नैनोमीटर से कम ) ने परिचालन समस्याएं पैदा की हैं:
चैनल की लंबाई के साथ मॉसफेट का उत्पादन एक [[ माइक्रोमीटर ]] की तुलना में बहुत छोटा है, एक चुनौती है, और अर्धचालक डिवाइस निर्माण की कठिनाइयाँ हमेशा एकीकृत सर्किट प्रौद्योगिकी को आगे बढ़ाने में एक सीमित कारक हैं। हालांकि परमाणु परत के बयान जैसी प्रक्रियाओं ने छोटे घटकों के लिए निर्माण में सुधार किया है, मॉसफेट के छोटे आकार ( कुछ दसियों नैनोमीटर से कम ) ने परिचालन समस्याएं पैदा की हैं:


; उच्च सबथ्रेशोल्ड चालन: जैसा कि MOSFET ज्यामिति सिकुड़ जाता है, विश्वसनीयता बनाए रखने के लिए गेट पर लागू होने वाले वोल्टेज को कम किया जाना चाहिए। प्रदर्शन को बनाए रखने के लिए, MOSFET की थ्रेशोल्ड  वोल्टेज को भी कम करना होगा। चूंकि थ्रेशोल्ड वोल्टेज कम हो जाता है, ट्रांजिस्टर को सीमित वोल्टेज स्विंग के साथ पूरा टर्न-ऑन करने के लिए पूर्ण टर्न-ऑफ से स्विच नहीं किया जा सकता है; सर्किट डिज़ाइन ऑन केस में मजबूत करंट और ऑफ केस में कम करंट के बीच एक समझौता है, और अनुप्रयोग ( एप्लिकेशन ) यह निर्धारित करता है कि एक दूसरे पर एक का पक्ष लेना है या नहीं। सबथ्रेशोल्ड रिसाव ( सबथ्रेशोल्ड कंडक्शन, गेट-ऑक्साइड रिसाव और रिवर्स-बायस्ड जंक्शन रिसाव सहित ), जिसे अतीत में नजरअंदाज कर दिया गया था, अब आधुनिक उच्च-प्रदर्शन VLSI चिप्स की कुल बिजली की खपत के आधे से ऊपर का उपभोग कर सकता है।<ref name=Roy>{{ cite book | first1 =Kaushik|last1=Roy |first2=Kiat Seng|last2=Yeo | title=Low Voltage, Low Power VLSI Subsystems | year = 2004 | page = Fig. 2.1, p. 44, Fig. 1.1, p. 4 | publisher = McGraw-Hill Professional | isbn = 978-0-07-143786-8 | url = https://books.google.com/books?id=jXm4pNxCSCYC&pg=PA4 | no-pp = true }}</ref><ref name=Goodnick>{{ cite book | first1 =Dragica|last1=Vasileska |first2=Stephen|last2=Goodnick | title=Computational Electronics | year = 2006 | page = 103 | publisher = Morgan & Claypool | isbn = 978-1-59829-056-1 | url = https://books.google.com/books?id=DBPnzqy5Fd8C&pg=PA103 }}</ref>
; उच्च सबथ्रेशोल्ड चालन: जैसा कि मॉसफेट ज्यामिति सिकुड़ जाता है, विश्वसनीयता बनाए रखने के लिए गेट पर लागू होने वाले वोल्टेज को कम किया जाना चाहिए। प्रदर्शन को बनाए रखने के लिए, मॉसफेट की थ्रेशोल्ड  वोल्टेज को भी कम करना होगा। चूंकि थ्रेशोल्ड वोल्टेज कम हो जाता है, ट्रांजिस्टर को सीमित वोल्टेज स्विंग के साथ पूरा टर्न-ऑन करने के लिए पूर्ण टर्न-ऑफ से स्विच नहीं किया जा सकता है; सर्किट डिज़ाइन ऑन केस में मजबूत करंट और ऑफ केस में कम करंट के बीच एक समझौता है, और अनुप्रयोग ( एप्लिकेशन ) यह निर्धारित करता है कि एक दूसरे पर एक का पक्ष लेना है या नहीं। सबथ्रेशोल्ड रिसाव ( सबथ्रेशोल्ड कंडक्शन, गेट-ऑक्साइड रिसाव और रिवर्स-बायस्ड जंक्शन रिसाव सहित ), जिसे अतीत में नजरअंदाज कर दिया गया था, अब आधुनिक उच्च-प्रदर्शन VLSI चिप्स की कुल बिजली की खपत के आधे से ऊपर का उपभोग कर सकता है।<ref name=Roy>{{ cite book | first1 =Kaushik|last1=Roy |first2=Kiat Seng|last2=Yeo | title=Low Voltage, Low Power VLSI Subsystems | year = 2004 | page = Fig. 2.1, p. 44, Fig. 1.1, p. 4 | publisher = McGraw-Hill Professional | isbn = 978-0-07-143786-8 | url = https://books.google.com/books?id=jXm4pNxCSCYC&pg=PA4 | no-pp = true }}</ref><ref name=Goodnick>{{ cite book | first1 =Dragica|last1=Vasileska |first2=Stephen|last2=Goodnick | title=Computational Electronics | year = 2006 | page = 103 | publisher = Morgan & Claypool | isbn = 978-1-59829-056-1 | url = https://books.google.com/books?id=DBPnzqy5Fd8C&pg=PA103 }}</ref>
; गेट-ऑक्साइड रिसाव में वृद्धि: गेट ऑक्साइड, जो गेट और चैनल के बीच इन्सुलेटर के रूप में कार्य करता है, को ट्रांजिस्टर चालू होने पर चैनल चालकता और प्रदर्शन को बढ़ाने के लिए जितना संभव हो उतना पतला बनाया जाना चाहिए और ट्रांजिस्टर बंद होने पर सबथ्रेशोल्ड रिसाव को कम करने के लिए। हालांकि, वर्तमान गेट ऑक्साइड के साथ लगभग 1.2 nm; [[ नैनोमीटर ]] की मोटाई के साथ ( जो सिलिकॉन में ~ 5 [[ परमाणु ]] मोटी है ) [[ क्वांटम टनलिंग ]] की [[ क्वांटम यांत्रिकी ]] घटना गेट और चैनल के बीच होती है, जिससे बिजली की खपत में वृद्धि होती है। [[ सिलिकॉन डाइऑक्साइड ]] को पारंपरिक रूप से गेट इन्सुलेटर के रूप में इस्तेमाल किया गया है। सिलिकॉन डाइऑक्साइड में हालांकि एक मामूली ढांकता हुआ स्थिरांक होता है। गेट ढांकता हुआ के ढांकता हुआ स्थिरांक को बढ़ाने से उच्च समाई बनाए रखते हुए एक मोटी परत की अनुमति मिलती है (कैपेसिटेंस परावैद्युतिकी (डाइलेक्ट्रिक्स) स्थिरांक और  परावैद्युतिकी ( डाइलेक्ट्रिक्स ) मोटाई के विपरीत आनुपातिक है)। बाकी सभी समान, एक उच्च ढांकता हुआ मोटाई गेट और चैनल के बीच ढांकता हुआ के माध्यम से क्वांटम टनलिंग करंट को कम कर देती है। इंसुलेटर जिनमें सिलिकॉन डाइऑक्साइड ( उच्च- κ डाइलेक्ट्रिक्स के रूप में संदर्भित ) की तुलना में एक बड़ा ढांकता हुआ स्थिर होता है, जैसे कि समूह IVB धातु सिलिकेट्स उदा। 45 नैनोमीटर प्रौद्योगिकी नोड से गेट रिसाव को कम करने के लिए [[ हाफनियम ]] और जिरकोनियम सिलिकेट्स और ऑक्साइड का उपयोग किया जा रहा है। दूसरी ओर, नए गेट इन्सुलेटर की बाधा ऊंचाई एक महत्वपूर्ण विचार है; सेमीकंडक्टर और परावैद्युतिकी (डाइलेक्ट्रिक्स) (और वैलेंस बैंड एनर्जी में इसी अंतर ) के बीच [[ चालन बैंड ]] ऊर्जा में अंतर भी रिसाव वर्तमान स्तर को प्रभावित करता है। पारंपरिक गेट ऑक्साइड, सिलिकॉन डाइऑक्साइड के लिए, पूर्व बाधा लगभग 8 [[ इलेक्ट्रॉनवोल्ट ]] है। कई वैकल्पिक डायलेक्ट्रिक्स के लिए मूल्य काफी कम है, टनलिंग करंट को बढ़ाने के लिए प्रवृत्त, कुछ हद तक उच्च ढांकता हुआ स्थिरांक के लाभ को नकारता है। अधिकतम गेट-स्रोत वोल्टेज महत्वपूर्ण रिसाव होने से पहले गेट ढांकता हुआ द्वारा बनाए रखने में सक्षम विद्युत क्षेत्र की ताकत से निर्धारित होता है। चूंकि इन्सुलेट डाइलेक्ट्रिक को पतला बनाया जाता है, इसलिए इसके भीतर विद्युत क्षेत्र की ताकत एक निश्चित वोल्टेज के लिए ऊपर जाती है। यह पतले ढांकता हुआ के साथ कम वोल्टेज का उपयोग करके आवश्यक है।
; गेट-ऑक्साइड रिसाव में वृद्धि: गेट ऑक्साइड, जो गेट और चैनल के बीच इन्सुलेटर के रूप में कार्य करता है, को ट्रांजिस्टर चालू होने पर चैनल चालकता और प्रदर्शन को बढ़ाने के लिए जितना संभव हो उतना पतला बनाया जाना चाहिए और ट्रांजिस्टर बंद होने पर सबथ्रेशोल्ड रिसाव को कम करने के लिए। हालांकि, वर्तमान गेट ऑक्साइड के साथ लगभग 1.2 nm; [[ नैनोमीटर ]] की मोटाई के साथ ( जो सिलिकॉन में ~ 5 [[ परमाणु ]] मोटी है ) [[ क्वांटम टनलिंग ]] की [[ क्वांटम यांत्रिकी ]] घटना गेट और चैनल के बीच होती है, जिससे बिजली की खपत में वृद्धि होती है। [[ सिलिकॉन डाइऑक्साइड ]] को पारंपरिक रूप से गेट इन्सुलेटर के रूप में इस्तेमाल किया गया है। सिलिकॉन डाइऑक्साइड में हालांकि एक मामूली ढांकता हुआ स्थिरांक होता है। गेट ढांकता हुआ के ढांकता हुआ स्थिरांक को बढ़ाने से उच्च समाई बनाए रखते हुए एक मोटी परत की अनुमति मिलती है (कैपेसिटेंस परावैद्युतिकी (डाइलेक्ट्रिक्स) स्थिरांक और  परावैद्युतिकी ( डाइलेक्ट्रिक्स ) मोटाई के विपरीत आनुपातिक है)। बाकी सभी समान, एक उच्च ढांकता हुआ मोटाई गेट और चैनल के बीच ढांकता हुआ के माध्यम से क्वांटम टनलिंग करंट को कम कर देती है। इंसुलेटर जिनमें सिलिकॉन डाइऑक्साइड ( उच्च- κ डाइलेक्ट्रिक्स के रूप में संदर्भित ) की तुलना में एक बड़ा ढांकता हुआ स्थिर होता है, जैसे कि समूह IVB धातु सिलिकेट्स उदा। 45 नैनोमीटर प्रौद्योगिकी नोड से गेट रिसाव को कम करने के लिए [[ हाफनियम ]] और जिरकोनियम सिलिकेट्स और ऑक्साइड का उपयोग किया जा रहा है। दूसरी ओर, नए गेट इन्सुलेटर की बाधा ऊंचाई एक महत्वपूर्ण विचार है; सेमीकंडक्टर और परावैद्युतिकी (डाइलेक्ट्रिक्स) (और वैलेंस बैंड एनर्जी में इसी अंतर ) के बीच [[ चालन बैंड ]] ऊर्जा में अंतर भी रिसाव वर्तमान स्तर को प्रभावित करता है। पारंपरिक गेट ऑक्साइड, सिलिकॉन डाइऑक्साइड के लिए, पूर्व बाधा लगभग 8 [[ इलेक्ट्रॉनवोल्ट ]] है। कई वैकल्पिक डायलेक्ट्रिक्स के लिए मूल्य काफी कम है, टनलिंग करंट को बढ़ाने के लिए प्रवृत्त, कुछ हद तक उच्च ढांकता हुआ स्थिरांक के लाभ को नकारता है। अधिकतम गेट-स्रोत वोल्टेज महत्वपूर्ण रिसाव होने से पहले गेट ढांकता हुआ द्वारा बनाए रखने में सक्षम विद्युत क्षेत्र की ताकत से निर्धारित होता है। चूंकि इन्सुलेट डाइलेक्ट्रिक को पतला बनाया जाता है, इसलिए इसके भीतर विद्युत क्षेत्र की ताकत एक निश्चित वोल्टेज के लिए ऊपर जाती है। यह पतले ढांकता हुआ के साथ कम वोल्टेज का उपयोग करके आवश्यक है।
; बढ़ा हुआ जंक्शन रिसाव: उपकरणों को छोटा बनाने के लिए, जंक्शन डिजाइन अधिक जटिल हो गया है, जिससे उच्च [[ डोपिंग (अर्धचालक) | डोपिंग (अर्धचालक )]]  स्तर, उथले जंक्शन, हेलो डोपिंग और आगे, आगे,<ref>{{cite web|url=http://frontiersemi.com/pdf/papers/RsLransist.pdf |title=Frontier Semiconductor Paper |accessdate=2012-06-02 |url-status=dead |archiveurl=https://web.archive.org/web/20120227064415/http://frontiersemi.com/pdf/papers/RsLransist.pdf |archivedate=February 27, 2012 }}</ref><ref name=Chen>{{ cite book | first = Wai-Kai|last=Chen | title = The VLSI Handbook | page = Fig. 2.28, p. 2–22 | year = 2006 | publisher = CRC Press | isbn = 978-0-8493-4199-1 | url = https://books.google.com/books?id=NDdsjtTLTd0C&pg=PT49 | no-pp = true}}</ref> सभी नाली-प्रेरित बाधा कम होने के लिए ( जंक्शन डिजाइन पर अनुभाग देखें )।इन जटिल जंक्शनों को रखने के लिए, क्षति को दूर करने के लिए पूर्व में उपयोग किए जाने वाले एनीलिंग चरणों को और विद्युत रूप से सक्रिय दोषों को बंद कर दिया जाना चाहिए<ref>{{cite journal|doi=10.1557/PROC-765-D7.4|first1=R.|last1=Lindsay|title=A Comparison of Spike, Flash, SPER and Laser Annealing for 45nm CMOS|journal=MRS Proceedings|volume=765|year=2011|last2=Pawlak|last3=Kittl|last4=Henson|last5=Torregiani|last6=Giangrandi|last7=Surdeanu|last8=Vandervorst|last9=Mayur|last10=Ross|last11=McCoy|last12=Gelpey|last13=Elliott|last14=Pages|last15=Satta|last16=Lauwers|last17=Stolk|last18=Maex}}</ref> जंक्शन रिसाव बढ़ रहा है।भारी डोपिंग भी पतली कमी परतों और अधिक पुनर्संयोजन केंद्रों के साथ जुड़ा हुआ है, जिसके परिणामस्वरूप रिसाव वर्तमान में वृद्धि होती है, यहां तक कि जाली क्षति के बिना भी।
; बढ़ा हुआ जंक्शन रिसाव: उपकरणों को छोटा बनाने के लिए, जंक्शन डिजाइन अधिक जटिल हो गया है, जिससे उच्च [[ डोपिंग (अर्धचालक) | डोपिंग (अर्धचालक )]]  स्तर, उथले जंक्शन, हेलो डोपिंग और आगे, आगे,<ref>{{cite web|url=http://frontiersemi.com/pdf/papers/RsLransist.pdf |title=Frontier Semiconductor Paper |accessdate=2012-06-02 |url-status=dead |archiveurl=https://web.archive.org/web/20120227064415/http://frontiersemi.com/pdf/papers/RsLransist.pdf |archivedate=February 27, 2012 }}</ref><ref name=Chen>{{ cite book | first = Wai-Kai|last=Chen | title = The VLSI Handbook | page = Fig. 2.28, p. 2–22 | year = 2006 | publisher = CRC Press | isbn = 978-0-8493-4199-1 | url = https://books.google.com/books?id=NDdsjtTLTd0C&pg=PT49 | no-pp = true}}</ref> सभी नाली-प्रेरित बाधा कम होने के लिए ( जंक्शन डिजाइन पर अनुभाग देखें )।इन जटिल जंक्शनों को रखने के लिए, क्षति को दूर करने के लिए पूर्व में उपयोग किए जाने वाले एनीलिंग चरणों को और विद्युत रूप से सक्रिय दोषों को बंद कर दिया जाना चाहिए<ref>{{cite journal|doi=10.1557/PROC-765-D7.4|first1=R.|last1=Lindsay|title=A Comparison of Spike, Flash, SPER and Laser Annealing for 45nm CMOS|journal=MRS Proceedings|volume=765|year=2011|last2=Pawlak|last3=Kittl|last4=Henson|last5=Torregiani|last6=Giangrandi|last7=Surdeanu|last8=Vandervorst|last9=Mayur|last10=Ross|last11=McCoy|last12=Gelpey|last13=Elliott|last14=Pages|last15=Satta|last16=Lauwers|last17=Stolk|last18=Maex}}</ref> जंक्शन रिसाव बढ़ रहा है।भारी डोपिंग भी पतली कमी परतों और अधिक पुनर्संयोजन केंद्रों के साथ जुड़ा हुआ है, जिसके परिणामस्वरूप रिसाव वर्तमान में वृद्धि होती है, यहां तक कि जाली क्षति के बिना भी।
Line 455: Line 455:
  | isbn = 978-0-8493-9428-7
  | isbn = 978-0-8493-9428-7
  | url = https://books.google.com/books?id=8sb1kwH6EgIC&dq=misfet+metal-insulator-semiconductor-field-effect-transistor&pg=PA350
  | url = https://books.google.com/books?id=8sb1kwH6EgIC&dq=misfet+metal-insulator-semiconductor-field-effect-transistor&pg=PA350
}}</ref> या MISFET, MOSFET की तुलना में अधिक सामान्य शब्द है और अछूता-गेट फील्ड-इफेक्ट ट्रांजिस्टर ( IGFET ) का पर्यायवाची है। सभी MOSFETS MISFETs हैं, लेकिन सभी MISFETS, MOSFETs नहीं हैं।
}}</ref> या MISFET, MOSFE  मॉTसफेटकी तुलना में अधिक सामान्य शब्द है और अछूता-गेट फील्ड-इफेक्ट ट्रांजिस्टर ( IGFET ) का पर्यायवाची है। सभी MOSFETS MISFETs हैं, लेकिन सभी MISFETS, MOSFETs नहीं हैं।


एक MISFET में गेट ढांकता हुआ इन्सुलेटर एक MOSFET में [[ सिलिकॉन डाइऑक्साइड ]] है, लेकिन अन्य सामग्रियों को भी नियोजित किया जा सकता है।गेट ढांकता हुआ सीधे [[ गेट इलेक्ट्रोड ]] के नीचे और मिसफेट के [[ चैनल (सेमीकंडक्टर) | चैनल ( सेमीकंडक्टर )]] के ऊपर स्थित है।धातु शब्द का उपयोग ऐतिहासिक रूप से गेट सामग्री के लिए किया जाता है, भले ही अब यह आमतौर पर [[ डोपिंग (सेमीकंडक्टर) | डोपिंग ( सेमीकंडक्टर )]] [[ पॉलीसिलिकॉन ]] या कुछ अन्य गैर-धातु है।
एक MISFET में गेट ढांकता हुआ इन्सुलेटर एक मॉसफेट में [[ सिलिकॉन डाइऑक्साइड ]] है, लेकिन अन्य सामग्रियों को भी नियोजित किया जा सकता है।गेट ढांकता हुआ सीधे [[ गेट इलेक्ट्रोड ]] के नीचे और मिसफेट के [[ चैनल (सेमीकंडक्टर) | चैनल ( सेमीकंडक्टर )]] के ऊपर स्थित है।धातु शब्द का उपयोग ऐतिहासिक रूप से गेट सामग्री के लिए किया जाता है, भले ही अब यह आमतौर पर [[ डोपिंग (सेमीकंडक्टर) | डोपिंग ( सेमीकंडक्टर )]] [[ पॉलीसिलिकॉन ]] या कुछ अन्य गैर-धातु है।


इन्सुलेटर प्रकार हो सकते हैं:
इन्सुलेटर प्रकार हो सकते हैं:


* सिलिकॉन डाइऑक्साइड, MOSFETS में
* सिलिकॉन डाइऑक्साइड, मॉसफेट में
* कार्बनिक इंसुलेटर ( जैसे,डोप नहीं किया गया  ट्रांस-पॉली  सेटिलीन; साइनाओथाइल [[ पुलुलान ]], सीईपी <ref>
* कार्बनिक इंसुलेटर ( जैसे,डोप नहीं किया गया  ट्रांस-पॉली  सेटिलीन; साइनाओथाइल [[ पुलुलान ]], सीईपी <ref>
{{cite journal
{{cite journal
Line 481: Line 481:


=== NMOS लॉजिक ===
=== NMOS लॉजिक ===
समान वर्तमान ड्राइविंग क्षमता के उपकरणों के लिए, एन-चैनल MOSFETS को पी-चैनल MOSFETs की तुलना में छोटा बनाया जा सकता है, पी-चैनल चार्ज वाहक ( इलेक्ट्रॉन छेद ) के कारण एन-चैनल चार्ज वाहक ( इलेक्ट्रॉन ), और उत्पादन की तुलना में कम [[ इलेक्ट्रॉन गतिशीलता ]] होती है।सिलिकॉन सब्सट्रेट पर केवल एक प्रकार का MOSFET सस्ता और तकनीकी रूप से सरल है।ये NMOS लॉजिक के डिजाइन में ड्राइविंग सिद्धांत थे जो N-Channel MOSFETS का उपयोग विशेष रूप से करते हैं।हालांकि, [[ लीकेज करंट ]] की उपेक्षा करते हुए, सीएमओएस लॉजिक के विपरीत, एनएमओएस लॉजिक पावर का उपभोग करता है, जब कोई स्विचिंग नहीं हो रही है। प्रौद्योगिकी में प्रगति के साथ, CMOS लॉजिक ने 1980 के दशक के मध्य में NMOS लॉजिक को विस्थापित कर दिया, ताकि डिजिटल चिप्स के लिए पसंदीदा प्रक्रिया बन सके।
समान वर्तमान ड्राइविंग क्षमता के उपकरणों के लिए, एन-चैनल मॉसफेटको पी-चैनल   मॉसफेट की तुलना में छोटा बनाया जा सकता है, पी-चैनल चार्ज वाहक ( इलेक्ट्रॉन छेद ) के कारण एन-चैनल चार्ज वाहक ( इलेक्ट्रॉन ), और उत्पादन की तुलना में कम [[ इलेक्ट्रॉन गतिशीलता ]] होती है।सिलिकॉन सब्सट्रेट पर केवल एक प्रकार का मॉसफेट सस्ता और तकनीकी रूप से सरल है। ये NMOS लॉजिक के डिजाइन में ड्राइविंग सिद्धांत थे जो N-चैनल मॉसफेट  का उपयोग विशेष रूप से करते हैं।हालांकि, [[ लीकेज करंट ]] की उपेक्षा करते हुए, सीएमओएस लॉजिक के विपरीत, एनएमओएस लॉजिक पावर का उपभोग करता है, जब कोई स्विचिंग नहीं हो रही है। प्रौद्योगिकी में प्रगति के साथ, CMOS लॉजिक ने 1980 के दशक के मध्य में NMOS लॉजिक को विस्थापित कर दिया, ताकि डिजिटल चिप्स के लिए पसंदीदा प्रक्रिया बन सके।


=== पावर मोसफेट ===
=== पावर मोसफेट ===
{{Main|Power MOSFET}}
{{Main|Power MOSFET}}
पावर MOSFETS की एक अलग संरचना है।<ref>{{cite book|title=Power Semiconductor Devices|first=B. Jayant|last=Baliga|publisher=PWS publishing Company|location=Boston|isbn=978-0-534-94098-0|year=1996}}</ref> अधिकांश बिजली उपकरणों के साथ, संरचना ऊर्ध्वाधर है और प्लानर नहीं है।एक ऊर्ध्वाधर संरचना का उपयोग करते हुए, ट्रांजिस्टर के लिए उच्च अवरुद्ध वोल्टेज और उच्च वर्तमान दोनों को बनाए रखना संभव है।ट्रांजिस्टर की वोल्टेज रेटिंग एन-[[ एपिटैक्सी ]] लेयर ( क्रॉस सेक्शन देखें ) की डोपिंग और मोटाई का एक कार्य है, जबकि वर्तमान रेटिंग चैनल की चौड़ाई ( चैनल को व्यापक, वर्तमान में उच्च ) का एक कार्य है।एक प्लानर संरचना में, वर्तमान और ब्रेकडाउन वोल्टेज रेटिंग दोनों चैनल आयामों ( क्रमशः चैनल की चौड़ाई और लंबाई ) का एक कार्य है, जिसके परिणामस्वरूप सिलिकॉन एस्टेट का अक्षम उपयोग होता है। ऊर्ध्वाधर संरचना के साथ, घटक क्षेत्र लगभग वर्तमान के लिए आनुपातिक है जो इसे बनाए रख सकता है, और घटक मोटाई ( वास्तव में एन-एपिटैक्सियल परत की मोटाई ) ब्रेकडाउन वोल्टेज के लिए आनुपातिक है।
पावर मॉसफेट की एक अलग संरचना है।<ref>{{cite book|title=Power Semiconductor Devices|first=B. Jayant|last=Baliga|publisher=PWS publishing Company|location=Boston|isbn=978-0-534-94098-0|year=1996}}</ref> अधिकांश बिजली उपकरणों के साथ, संरचना ऊर्ध्वाधर है और प्लानर नहीं है।एक ऊर्ध्वाधर संरचना का उपयोग करते हुए, ट्रांजिस्टर के लिए उच्च अवरुद्ध वोल्टेज और उच्च वर्तमान दोनों को बनाए रखना संभव है।ट्रांजिस्टर की वोल्टेज रेटिंग एन-[[ एपिटैक्सी ]] लेयर ( क्रॉस सेक्शन देखें ) की डोपिंग और मोटाई का एक कार्य है, जबकि वर्तमान रेटिंग चैनल की चौड़ाई ( चैनल को व्यापक, वर्तमान में उच्च ) का एक कार्य है।एक प्लानर संरचना में, वर्तमान और ब्रेकडाउन वोल्टेज रेटिंग दोनों चैनल आयामों ( क्रमशः चैनल की चौड़ाई और लंबाई ) का एक कार्य है, जिसके परिणामस्वरूप सिलिकॉन एस्टेट का अक्षम उपयोग होता है। ऊर्ध्वाधर संरचना के साथ, घटक क्षेत्र लगभग वर्तमान के लिए आनुपातिक है जो इसे बनाए रख सकता है, और घटक मोटाई ( वास्तव में एन-एपिटैक्सियल परत की मोटाई ) ब्रेकडाउन वोल्टेज के लिए आनुपातिक है।


<ref>{{cite web|url=http://www.element-14.com/community/docs/DOC-18273/l/power-mosfet-basics-understanding-mosfet-characteristics-associated-with-the-figure-of-merit|title=Power MOSFET Basics: Understanding MOSFET Characteristics Associated With The Figure of Merit|website=element14|accessdate=27 November 2010|archive-url=https://web.archive.org/web/20150405142659/http://www.element-14.com/community/docs/DOC-18273/l/power-mosfet-basics-understanding-mosfet-characteristics-associated-with-the-figure-of-merit |archive-date=5 April 2015 }}</ref> पावर  MOSFETs  मुख्य रूप से उच्च-अंत ऑडियो एम्पलीफायरों और उच्च-शक्ति पीए सिस्टम में उपयोग किए जाते हैं।उनका लाभ ऊर्ध्वाधर मोसफेट्स की तुलना में संतृप्त क्षेत्र ( द्विध्रुवी ट्रांजिस्टर के रैखिक क्षेत्र के अनुरूप ) में एक बेहतर व्यवहार है।वर्टिकल MOSFETS को स्विच करने के लिए डिज़ाइन किया गया है।<ref>{{cite web|url=http://www.element-14.com/community/docs/DOC-18275/l/power-mosfet-basics-understanding-gate-charge-and-using-it-to-assess-switching-performance|title=Power MOSFET Basics: Understanding Gate Charge and Using It To Assess Switching Performance|website=element14|accessdate=27 November 2010|archive-url=https://web.archive.org/web/20140630044120/http://www.element-14.com/community/docs/DOC-18275/l/power-mosfet-basics-understanding-gate-charge-and-using-it-to-assess-switching-performance |archive-date=30 June 2014 }}</ref>
<ref>{{cite web|url=http://www.element-14.com/community/docs/DOC-18273/l/power-mosfet-basics-understanding-mosfet-characteristics-associated-with-the-figure-of-merit|title=Power MOSFET Basics: Understanding MOSFET Characteristics Associated With The Figure of Merit|website=element14|accessdate=27 November 2010|archive-url=https://web.archive.org/web/20150405142659/http://www.element-14.com/community/docs/DOC-18273/l/power-mosfet-basics-understanding-mosfet-characteristics-associated-with-the-figure-of-merit |archive-date=5 April 2015 }}</ref> पावर मॉसफेट   मुख्य रूप से उच्च-अंत ऑडियो एम्पलीफायरों और उच्च-शक्ति पीए सिस्टम में उपयोग किए जाते हैं।उनका लाभ ऊर्ध्वाधर मोसफेट्स की तुलना में संतृप्त क्षेत्र ( द्विध्रुवी ट्रांजिस्टर के रैखिक क्षेत्र के अनुरूप ) में एक बेहतर व्यवहार है।वर्टिकल मॉसफेट  को स्विच करने के लिए डिज़ाइन किया गया है।<ref>{{cite web|url=http://www.element-14.com/community/docs/DOC-18275/l/power-mosfet-basics-understanding-gate-charge-and-using-it-to-assess-switching-performance|title=Power MOSFET Basics: Understanding Gate Charge and Using It To Assess Switching Performance|website=element14|accessdate=27 November 2010|archive-url=https://web.archive.org/web/20140630044120/http://www.element-14.com/community/docs/DOC-18275/l/power-mosfet-basics-understanding-gate-charge-and-using-it-to-assess-switching-performance |archive-date=30 June 2014 }}</ref>






=== डबल-डिफ्यूज्ड मेटल-ऑक्साइड-सेमिकंडक्टर (DMOS) ===
=== डबल-डिफ्यूज्ड मेटल-ऑक्साइड-सेमिकंडक्टर (DMOS) ===
[[ LDMOS ]] ( पार्श्व डबल-डिफ्यूज्ड मेटल ऑक्साइड सेमीकंडक्टर ) और  VDMOS ( वर्टिकल डबल-डिफ्यूज्ड मेटल ऑक्साइड सेमीकंडक्टर ) हैं। इस तकनीक का उपयोग करके अधिकांश पावर MOSFET बनाए जाते हैं।
[[ LDMOS ]] ( पार्श्व डबल-डिफ्यूज्ड मेटल ऑक्साइड सेमीकंडक्टर ) और  VDMOS ( वर्टिकल डबल-डिफ्यूज्ड मेटल ऑक्साइड सेमीकंडक्टर ) हैं। इस तकनीक का उपयोग करके अधिकांश पावर मॉसफेट बनाए जाते हैं।


=== [[ विकिरण ]]-कठोर-बाय-डिज़ाइन (RHBD) ===
=== [[ विकिरण ]]-कठोर-बाय-डिज़ाइन (RHBD) ===
अर्धचालक उप-माइक्रोमीटर और नैनोमीटर इलेक्ट्रॉनिक सर्किट बाहरी अंतरिक्ष जैसे कठोर विकिरण वातावरण में सामान्य सहिष्णुता के भीतर संचालन के लिए प्राथमिक चिंता है। एक विकिरण सख्त बनाने के लिए डिजाइन दृष्टिकोणों में से एक है। विकिरण-कठोर-दर-डिज़ाइन (RHBD) डिवाइस संलग्न-लेआउट-ट्रांसिस्टर ( ELT ) है। आम तौर पर, MOSFET का गेट नाली को घेरता है, जिसे ELT के केंद्र में रखा जाता है। MOSFET का स्रोत गेट को घेरता है। एक और RHBD MOSFET को H-Gate कहा जाता है। इन दोनों ट्रांजिस्टर में विकिरण के संबंध में बहुत कम रिसाव वर्तमान है। हालांकि, वे आकार में बड़े हैं और एक मानक MOSFET की तुलना में सिलिकॉन पर अधिक जगह लेते हैं। पुराने एसटीआई ( उथले ट्रेंच अलगाव ) डिजाइनों में, सिलिकॉन ऑक्साइड क्षेत्र के पास विकिरण स्ट्राइक विकिरण प्रेरित आरोपों के संचय के कारण मानक MOSFET के कोनों पर चैनल उलटा होने का कारण बनता है। यदि शुल्क काफी बड़े हैं, तो संचित शुल्क मानक MOSFET के चैनल इंटरफ़ेस ( गेट ) के पास चैनल के साथ एसटीआई सतह के किनारों को प्रभावित करते हैं। इस प्रकार डिवाइस चैनल उलटा चैनल किनारों के साथ होता है और डिवाइस ऑफ-स्टेट रिसाव पथ बनाता है, जिससे डिवाइस चालू हो जाता है। इसलिए सर्किट की विश्वसनीयता गंभीर रूप से कम हो जाती है। ईएलटी ( ELT)  कई फायदे प्रदान करता है। इन लाभों में मानक MOSFET में होने वाले गेट किनारों पर अवांछित सतह उलटा को कम करके विश्वसनीयता (सेमीकंडक्टर) में सुधार शामिल है। चूंकि गेट किनारों को ईएलटी में संलग्न किया गया है, इसलिए कोई गेट ऑक्साइड एज ( गेट इंटरफ़ेस पर एसटीआई ) नहीं है, और इस तरह ट्रांजिस्टर ऑफ-स्टेट रिसाव बहुत कम हो जाता है। कम-शक्ति वाले माइक्रोइलेक्ट्रॉनिक सर्किट, जिसमें कंप्यूटर, संचार उपकरण और अंतरिक्ष शटल और उपग्रहों में निगरानी प्रणाली शामिल हैं, जो पृथ्वी पर उपयोग किए जाने वाले से बहुत अलग हैं। वे विकिरण ([[ प्रोटॉन ]] और [[ न्यूट्रॉन ]] जैसे उच्च गति वाले परमाणु कण, पृथ्वी के स्थान में सौर भड़कना चुंबकीय ऊर्जा अपव्यय, [[ एक्स-रे ]], [[ गामा किरण ]] आदि जैसे ऊर्जावान कॉस्मिक किरणों ) सहिष्णु सर्किट हैं। इन विशेष इलेक्ट्रॉनिक्स को सुरक्षित अंतरिक्ष यात्रा और अंतरिक्ष यात्रियों के सुरक्षित अंतरिक्ष-तरीकों को सुनिश्चित करने के लिए RHBD MOSFET का उपयोग करके विभिन्न तकनीकों को लागू करके डिज़ाइन किया गया है।
अर्धचालक उप-माइक्रोमीटर और नैनोमीटर इलेक्ट्रॉनिक सर्किट बाहरी अंतरिक्ष जैसे कठोर विकिरण वातावरण में सामान्य सहिष्णुता के भीतर संचालन के लिए प्राथमिक चिंता है। एक विकिरण सख्त बनाने के लिए डिजाइन दृष्टिकोणों में से एक है। विकिरण-कठोर-दर-डिज़ाइन (RHBD) डिवाइस संलग्न-लेआउट-ट्रांसिस्टर ( ELT ) है। आम तौर पर, मॉसफेट  का गेट नाली को घेरता है, जिसे ELT के केंद्र में रखा जाता है। मॉसफेट  का स्रोत गेट को घेरता है। एक और RHBDमॉसफेट  को H-गेट कहा जाता है। इन दोनों ट्रांजिस्टर में विकिरण के संबंध में बहुत कम रिसाव वर्तमान है। हालांकि, वे आकार में बड़े हैं और एक मानक मॉसफेट  की तुलना में सिलिकॉन पर अधिक जगह लेते हैं। पुराने एसटीआई ( उथले ट्रेंच अलगाव ) डिजाइनों में, सिलिकॉन ऑक्साइड क्षेत्र के पास विकिरण स्ट्राइक विकिरण प्रेरित आरोपों के संचय के कारण मानक मॉसफेट  के कोनों पर चैनल उलटा होने का कारण बनता है। यदि शुल्क काफी बड़े हैं, तो संचित शुल्क मानक मॉसफेट के चैनल इंटरफ़ेस ( गेट ) के पास चैनल के साथ एसटीआई सतह के किनारों को प्रभावित करते हैं। इस प्रकार डिवाइस चैनल उलटा चैनल किनारों के साथ होता है और डिवाइस ऑफ-स्टेट रिसाव पथ बनाता है, जिससे डिवाइस चालू हो जाता है। इसलिए सर्किट की विश्वसनीयता गंभीर रूप से कम हो जाती है। ईएलटी ( ELT)  कई फायदे प्रदान करता है। इन लाभों में मानक मॉसफेट  में होने वाले गेट किनारों पर अवांछित सतह उलटा को कम करके विश्वसनीयता (सेमीकंडक्टर) में सुधार शामिल है। चूंकि गेट किनारों को ईएलटी में संलग्न किया गया है, इसलिए कोई गेट ऑक्साइड एज ( गेट इंटरफ़ेस पर एसटीआई ) नहीं है, और इस तरह ट्रांजिस्टर ऑफ-स्टेट रिसाव बहुत कम हो जाता है। कम-शक्ति वाले माइक्रोइलेक्ट्रॉनिक सर्किट, जिसमें कंप्यूटर, संचार उपकरण और अंतरिक्ष शटल और उपग्रहों में निगरानी प्रणाली शामिल हैं, जो पृथ्वी पर उपयोग किए जाने वाले से बहुत अलग हैं। वे विकिरण ([[ प्रोटॉन ]] और [[ न्यूट्रॉन ]] जैसे उच्च गति वाले परमाणु कण, पृथ्वी के स्थान में सौर भड़कना चुंबकीय ऊर्जा अपव्यय, [[ एक्स-रे ]], [[ गामा किरण ]] आदि जैसे ऊर्जावान कॉस्मिक किरणों ) सहिष्णु सर्किट हैं। इन विशेष इलेक्ट्रॉनिक्स को सुरक्षित अंतरिक्ष यात्रा और अंतरिक्ष यात्रियों के सुरक्षित अंतरिक्ष-तरीकों को सुनिश्चित करने के लिए RHBD मॉसफेट का उपयोग करके विभिन्न तकनीकों को लागू करके डिज़ाइन किया गया है।


== यह भी देखें ==
== यह भी देखें ==

Revision as of 16:21, 23 September 2022

File:MOSFET Structure.png
गेट (जी), बॉडी (बी), सोर्स (एस) और ड्रेन (डी) टर्मिनलों को दिखाते हुए MOSFET।गेट को एक इन्सुलेट परत (गुलाबी) द्वारा शरीर से अलग किया जाता है।

मेटल-ऑक्साइड-सेमिकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर ( मॉसफेट, ,मॉस -फेट या मॉस फेट ) एक प्रकार का फील्ड-इफेक्ट ट्रांजिस्टर ( FET ) है, जो आमतौर पर सिलिकॉन के थर्मल ऑक्सीकरण द्वारा निर्मित होता है। इसमें एक अछूता गेट है, जिसका वोल्टेज डिवाइस की चालकता को निर्धारित करता है। लागू वोल्टेज की मात्रा के साथ चालकता को बदलने की इस क्षमता का उपयोग इलेक्ट्रॉनिक सिग्नल ( इलेक्ट्रिकल इंजीनियरिंग ) को बढ़ाने या स्विच करने के लिए किया जा सकता है। एक मेटल-इंसुलेटर-सेमिकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर या मिसफेट एक शब्द है जो लगभग मॉसफेट का पर्यायवाची है। एक अन्य पर्यायवाची अछूता-गेट फील्ड-इफेक्ट ट्रांजिस्टर ( IGFET ) के लिए है।

फील्ड-इफेक्ट ट्रांजिस्टर के मूल सिद्धांत को पहली बार जूलियस एडगर लिलिएनफेल्ड द्वारा 1925 में पेटेंट कराया गया था।[1]

File:D2PAK.JPG
सरफेस-माउंट पैकेज।स्विच के रूप में काम करना, इनमें से प्रत्येक घटक 120 के अवरुद्ध वोल्टेज को बनाए रख सकता है ऑफ स्टेट में वोल्ट , और एक कोन & shy; ti & shy; 30 & nbsp का करंट;एक मैचस्टिक को पैमाने के लिए चित्रित किया गया है।

एक मॉसफेट का मुख्य लाभ यह है कि द्विध्रुवी ट्रांजिस्टर ( द्विध्रुवी जंक्शन ट्रांजिस्टर / BJTS) के साथ तुलना करने पर लोड प्रवाह को नियंत्रित करने के लिए कोई निवेश करंट की आवश्यकता होती है। एक वृद्धि ( एन्हांसमेंट ) मोड मॉसफेट में, गेट टर्मिनल पर लागू वोल्टेज डिवाइस की चालकता को बढ़ाता है। रिक्तीकरण मोड ट्रांजिस्टर में, गेट पर लागू वोल्टेज चालकता को कम करता है।

[2] मॉसफेट में धातु कभी -कभी एक मिथ्या नाम की होते है, क्योंकि गेट सामग्री पॉलीसिलिकॉन ( पॉलीक्रिस्टलाइन सिलिकॉन ) की एक परत हो सकती है। इसी तरह, नाम में ऑक्साइड एक मिथ्या नाम भी हो सकता है, क्योंकि विभिन्न ढांकता हुआ सामग्री का उपयोग छोटे लागू वोल्टेज के साथ मजबूत चैनलों को प्राप्त करने के उद्देश्य से किया जाता है।

मॉसफेटTअब तक डिजिटल सर्किट सर्किट में सबसे आम ट्रांजिस्टर है, क्योंकि अरबों को मेमोरी चिप या माइक्रोप्रोसेसर में शामिल किया जा सकता है। चूंकि मॉसफेटस या तो P- प्रकार या N- प्रकार के अर्धचालक के साथ बनाया जा सकता है, इसलिए मॉस ट्रांजिस्टर के पूरक जोड़े का उपयोग CMOS लॉजिक के रूप में बहुत कम बिजली की खपत के साथ स्विचिंग सर्किट बनाने के लिए किया जा सकता है।

इतिहास

इस तरह के ट्रांजिस्टर के मूल सिद्धांत को पहली बार जूलियस एडगर लिलिएनफेल्ड द्वारा 1925 में पेटेंट कराया गया था।[1]

एमओएस (MOS) ट्रांजिस्टर से मिलता -जुलता संरचना बेल वैज्ञानिकों विलियम शॉक्ले , जॉन बार्डीन और वाल्टर हाउसर ब्रेटेन द्वारा प्रस्तावित की गई थी, उनकी जांच के दौरान ट्रांजिस्टर प्रभाव की खोज हुई। सतह की स्थिति की समस्या के कारण संरचना प्रत्याशित प्रभावों को दिखाने में विफल रही: अर्धचालक पर ट्रैप सतह जो इलेक्ट्रॉनों को स्थिर रखती है। 1955 में कार्ल फ्रॉश और एल. डेरिक ने गलती से सिलिकॉन वेफर के ऊपर सिलिकॉन डाइऑक्साइड की एक परत विकसित की। आगे के शोध से पता चला कि सिलिकॉन डाइऑक्साइड अपमिश्रक ( डोपेंट्स ) को सिलिकॉन वेफर में फैलने से रोक सकता है। इस काम पर निर्माण मोहम्मद एम.अताला ने दिखाया कि सिलिकॉन डाइऑक्साइड सतह अवस्था के एक महत्वपूर्ण वर्ग की समस्या को हल करने में बहुत प्रभावी है।

इसके बाद अताला और डावोन कहंग ने एक उपकरण का प्रदर्शन किया, जिसमें एक आधुनिक MOS ट्रांजिस्टर की संरचना थी। उपकरण के पीछे के सिद्धांत वैसा ही थे, जिन्हें बार्डीन, शॉक्ले और ब्रेटन ने एक सतह क्षेत्र-प्रभाव उपकरण बनाने के अपने असफल प्रयास में आजमाया था।

यह उपकरण समकालीन द्विध्रुवी ट्रांजिस्टर की तुलना में लगभग 100 गुना धीमा था और शुरू में अधीन के रूप में देखा गया