मॉसफेट: Difference between revisions

From Vigyanwiki
No edit summary
No edit summary
Line 369: Line 369:
=== जंक्शन डिजाइन ===
=== जंक्शन डिजाइन ===
स्रोत-टू-बॉडी और ड्रेन-टू-बॉडी [[ पी-एन जंक्शन ]] तीन प्रमुख कारकों के कारण बहुत अधिक ध्यान देने की वस्तु हैं: उनका डिज़ाइन वर्तमान-वोल्टेज विशेषता को प्रभावित करता है। डिवाइस की वर्तमान-वोल्टेज (I-V) विशेषताओं, आउटपुट प्रतिरोध को कम करना,और जंक्शन [[ कैपेसिटेंस ]] के लोडिंग प्रभाव के माध्यम से डिवाइस की गति भी, और अंत में, जंक्शन रिसाव के कारण स्टैंड-बाय पावर अपव्यय का घटक।
स्रोत-टू-बॉडी और ड्रेन-टू-बॉडी [[ पी-एन जंक्शन ]] तीन प्रमुख कारकों के कारण बहुत अधिक ध्यान देने की वस्तु हैं: उनका डिज़ाइन वर्तमान-वोल्टेज विशेषता को प्रभावित करता है। डिवाइस की वर्तमान-वोल्टेज (I-V) विशेषताओं, आउटपुट प्रतिरोध को कम करना,और जंक्शन [[ कैपेसिटेंस ]] के लोडिंग प्रभाव के माध्यम से डिवाइस की गति भी, और अंत में, जंक्शन रिसाव के कारण स्टैंड-बाय पावर अपव्यय का घटक।
[[file:MOSFET junction structure.png|thumb|upright=1.2|MOSFET उथले जंक्शन एक्सटेंशन, उठाया स्रोत और नाली और हेलो इम्प्लांट दिखाते हैं।ऑक्साइड स्पेसर्स द्वारा गेट से अलग किए गए स्रोत और नाली को अलग किया गया
MOSFET उथले जंक्शन एक्सटेंशन, उठाया स्रोत और नाली और हेलो इम्प्लांट दिखाते हैं। ऑक्साइड स्पेसर्स द्वारा गेट से अलग किए गए स्रोत और नाली को अलग किया गया
थ्रेशोल्ड वोल्टेज और आई-वी वक्रों पर चैनल की लंबाई मॉड्यूलेशन प्रभाव के नाली प्रेरित बाधा को उथले जंक्शन एक्सटेंशन का उपयोग करके कम किया जाता है।इसके अलावा, हेलो डोपिंग का उपयोग किया जा सकता है, अर्थात, एक ही डोपिंग प्रकार के बहुत पतले भारी डोप किए गए क्षेत्रों के अलावा, जो कि घटाव क्षेत्रों की सीमा को सीमित करने के लिए जंक्शन की दीवारों के खिलाफ शरीर तंग है।<ref name=Colinge>{{ cite book | first1 = Jean-Pierre|last1=Colinge |first2=Cynthia A.|last2=Colinge | title=Physics of Semiconductor Devices | year = 2002 | page = 233, Figure 7.46 | publisher = Springer | location = Dordrecht | isbn = 978-1-4020-7018-1 | url = https://books.google.com/books?id=ZcDE-ENKh2gC&pg=PA233}}</ref>
थ्रेशोल्ड वोल्टेज और I-V वक्रों पर चैनल की लंबाई मॉड्यूलेशन प्रभाव के नाली प्रेरित बाधा को उथले जंक्शन एक्सटेंशन का उपयोग करके कम किया जाता है।इसके अलावा, हेलो डोपिंग का उपयोग किया जा सकता है, अर्थात, एक ही डोपिंग प्रकार के बहुत पतले भारी डोप किए गए क्षेत्रों के अलावा, जो कि घटाव क्षेत्रों की सीमा को सीमित करने के लिए जंक्शन की दीवारों के खिलाफ शरीर तंग है।<ref name=Colinge>{{ cite book | first1 = Jean-Pierre|last1=Colinge |first2=Cynthia A.|last2=Colinge | title=Physics of Semiconductor Devices | year = 2002 | page = 233, Figure 7.46 | publisher = Springer | location = Dordrecht | isbn = 978-1-4020-7018-1 | url = https://books.google.com/books?id=ZcDE-ENKh2gC&pg=PA233}}</ref>
कैपेसिटिव प्रभाव उठाए गए स्रोत और नाली ज्यामितीयों का उपयोग करके सीमित होते हैं जो कि सिलिकॉन के बजाय अधिकांश संपर्क क्षेत्र सीमा मोटी ढांकता हुआ बनाते हैं।<ref name=Weber>{{ cite book | editor1-first= Eicke R.|editor1-last=Weber|editor2-first=Jarek|editor2-last=Dabrowski| title = Predictive Simulation of Semiconductor Processing: Status and Challenges | year = 2004 | page = 5, Figure 1.2 | publisher = Springer | location = Dordrecht | isbn = 978-3-540-20481-7 | url = https://books.google.com/books?id=oCH9tiY7VeoC&pg=PA5}}</ref>
कैपेसिटिव प्रभाव उठाए गए स्रोत और नाली ज्यामितीयों का उपयोग करके सीमित होते हैं जो कि सिलिकॉन के बजाय अधिकांश संपर्क क्षेत्र सीमा मोटी ढांकता हुआ बनाते हैं।<ref name=Weber>{{ cite book | editor1-first= Eicke R.|editor1-last=Weber|editor2-first=Jarek|editor2-last=Dabrowski| title = Predictive Simulation of Semiconductor Processing: Status and Challenges | year = 2004 | page = 5, Figure 1.2 | publisher = Springer | location = Dordrecht | isbn = 978-3-540-20481-7 | url = https://books.google.com/books?id=oCH9tiY7VeoC&pg=PA5}}</ref>
जंक्शन डिजाइन की ये विभिन्न विशेषताएं आंकड़े में ([[ कलात्मक लाइसेंस ]] के साथ) दिखाई गई हैं।
जंक्शन डिजाइन की ये विभिन्न विशेषताएं आंकड़े में ([[ कलात्मक लाइसेंस ]] के साथ) दिखाई गई हैं।
Line 377: Line 377:
{{Essay|section|date=September 2016}}
{{Essay|section|date=September 2016}}
{{Further|Dennard scaling}}
{{Further|Dennard scaling}}
[[file:Intel gate length trend.PNG|thumb|upright=1.2|इंटेल सीपीयू ट्रांजिस्टर गेट की लंबाई की प्रवृत्ति
पिछले दशकों में, MOSFET (जैसा कि डिजिटल लॉजिक के लिए उपयोग किया जाता है) को लगातार आकार में बढ़ाया गया है; विशिष्ट MOSFET चैनल की लंबाई एक बार कई [[ माइक्रोमीटर | माइक्रोमीटर]] थे, लेकिन आधुनिक एकीकृत सर्किट दसियों नैनोमीटर की चैनल लंबाई के साथ MOSFET को शामिल कर रहे हैं। स्केलिंग कानून पर रॉबर्ट एच. डेनार्ड का काम यह मानने में महत्वपूर्ण था कि यह चल रही कमी संभव थी। इंटेल ने 2009 के अंत में 32 nm  फीचर साइज (चैनल के साथ और भी कम होने के साथ) की एक प्रक्रिया का उत्पादन शुरू किया। अर्धचालक उद्योग एक रोडमैप, सेमीकंडक्टर्स के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप बनाए रखता है,<ref>{{cite web | url = http://www.itrs.net | title = International Technology Roadmap for Semiconductors | url-status = dead | archiveurl = https://web.archive.org/web/20151228041321/http://www.itrs.net/ | archivedate = 2015-12-28 }}</ref> जो MOSFET विकास के लिए गति निर्धारित करता है। ऐतिहासिक रूप से, MOSFET के आकार को कम करने के साथ कठिनाइयाँ अर्धचालक डिवाइस निर्माण प्रक्रिया के साथ जुड़ी हुई हैं, बहुत कम वोल्टेज का उपयोग करने की आवश्यकता है, और खराब विद्युत प्रदर्शन के साथ सर्किट रीडिज़ाइन और इनोवेशन (छोटे MOSFETS उच्च रिसाव धाराएं और कम आउटपुट प्रतिरोध का प्रदर्शन करते हैं )।
[[file:WIde-swing MOSFET mirror.PNG|thumb|upright=1.2|MOSFET संस्करण का लाभ उठाया [[ वर्तमान दर्पण ]];एम<sub>1</sub> और एम<sub>2</sub> सक्रिय मोड में हैं, जबकि एम<sub>3</sub> और एम<sub>4</sub> ओमिक मोड में हैं, और प्रतिरोधों की तरह काम करते हैं।परिचालन एम्पलीफायर प्रतिक्रिया प्रदान करता है जो एक उच्च आउटपुट प्रतिरोध को बनाए रखता है।


पिछले दशकों में, MOSFET (जैसा कि डिजिटल लॉजिक के लिए उपयोग किया जाता है) को लगातार आकार में बढ़ाया गया है;विशिष्ट MOSFET चैनल की लंबाई एक बार कई [[ माइक्रोमीटर ]] थे, लेकिन आधुनिक एकीकृत सर्किट दसियों नैनोमीटर की चैनल लंबाई के साथ MOSFET को शामिल कर रहे हैं।स्केलिंग कानून पर रॉबर्ट एच। डेनार्ड का काम यह मानने में महत्वपूर्ण था कि यह चल रही कमी संभव थी।इंटेल ने 2009 के अंत में 32 & nbsp; एनएम फीचर साइज (चैनल के साथ और भी कम होने के साथ) की एक प्रक्रिया का उत्पादन शुरू किया। अर्धचालक उद्योग एक रोडमैप, सेमीकंडक्टर्स के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप बनाए रखता है,<ref>{{cite web | url = http://www.itrs.net | title = International Technology Roadmap for Semiconductors | url-status = dead | archiveurl = https://web.archive.org/web/20151228041321/http://www.itrs.net/ | archivedate = 2015-12-28 }}</ref> जो MOSFET विकास के लिए गति निर्धारित करता है। ऐतिहासिक रूप से, MOSFET के आकार को कम करने के साथ कठिनाइयाँ अर्धचालक डिवाइस निर्माण प्रक्रिया के साथ जुड़ी हुई हैं, बहुत कम वोल्टेज का उपयोग करने की आवश्यकता है, और खराब विद्युत प्रदर्शन के साथ सर्किट रीडिज़ाइन और इनोवेशन (छोटे MOSFETS उच्च रिसाव धाराएं और कम आउटपुट प्रतिरोध का प्रदर्शन करते हैं )।
छोटे MOSFETs कई कारणों से वांछनीय हैं। ट्रांजिस्टर को छोटा बनाने का मुख्य कारण किसी दिए गए चिप क्षेत्र में अधिक से अधिक डिवाइस पैक करना है। यह एक छोटे क्षेत्र में एक ही कार्यक्षमता के साथ एक चिप में होता है, या एक ही क्षेत्र में अधिक कार्यक्षमता के साथ चिप्स हैं  । चूंकि एक [[ वेफर (इलेक्ट्रॉनिक्स) | वेफर (इलेक्ट्रॉनिक्स)]] के लिए निर्माण लागत अपेक्षाकृत तय होती है, इसलिए प्रति एकीकृत सर्किट की लागत मुख्य रूप से उन चिप्स की संख्या से संबंधित होती है जो प्रति वेफर का उत्पादन किया जा सकता है। इसलिए, छोटे आईसीएस प्रति चिप प्रति अधिक चिप्स की अनुमति देते हैं, प्रति चिप की कीमत कम करते हैं। वास्तव में, पिछले 30 वर्षों में एक नई तकनीक नोड पेश किए जाने के बाद प्रति चिप ट्रांजिस्टर की संख्या हर 2-3 साल में दोगुनी हो गई है। उदाहरण के लिए, 45 nm तकनीक में निर्मित माइक्रोप्रोसेसर में MOSFETs की संख्या 65 nm चिप में दोगुनी हो सकती है। ट्रांजिस्टर घनत्व का यह दोहरीकरण पहली बार 1965 में [[ गॉर्डन मूर | गॉर्डन मूर]] द्वारा देखा गया था और इसे आमतौर पर मूर के नियम के रूप में जाना जाता है।<ref>{{cite web | title = 1965&nbsp;– "Moore's Law" Predicts the Future of Integrated Circuits | work = Computer History Museum | url = http://www.computerhistory.org/semiconductor/timeline/1965-Moore.html}}</ref> यह भी उम्मीद की जाती है कि छोटे ट्रांजिस्टर तेजी से स्विच करें। उदाहरण के लिए, आकार में कमी के लिए एक दृष्टिकोण MOSFET का एक स्केलिंग है जिसे आनुपातिक रूप से कम करने के लिए सभी डिवाइस आयामों की आवश्यकता होती है। मुख्य डिवाइस आयाम चैनल की लंबाई, चैनल की चौड़ाई और ऑक्साइड मोटाई हैं। जब उन्हें समान कारकों द्वारा कम किया जाता है, तो ट्रांजिस्टर चैनल प्रतिरोध नहीं बदलता है, जबकि गेट कैपेसिटेंस को उस कारक द्वारा काट दिया जाता है। इसलिए, एक समान कारक के साथ ट्रांजिस्टर तराजू की [[ आरसी देरी | आरसी देरी]] । हालांकि यह पारंपरिक रूप से पुरानी प्रौद्योगिकियों के लिए मामला रहा है, अत्याधुनिक MOSFETS के लिए ट्रांजिस्टर आयामों की कमी के लिए जरूरी नहीं कि उच्च चिप गति में अनुवाद किया जाए क्योंकि इंटरकनेक्ट के कारण देरी अधिक महत्वपूर्ण है।
 
छोटे MOSFETs कई कारणों से वांछनीय हैं। ट्रांजिस्टर को छोटा बनाने का मुख्य कारण किसी दिए गए चिप क्षेत्र में अधिक से अधिक डिवाइस पैक करना है। यह एक छोटे क्षेत्र में एक ही कार्यक्षमता के साथ एक चिप में होता है, या एक ही क्षेत्र में अधिक कार्यक्षमता के साथ चिप्स। चूंकि एक [[ वेफर (इलेक्ट्रॉनिक्स) ]] के लिए निर्माण लागत अपेक्षाकृत तय होती है, इसलिए प्रति एकीकृत सर्किट की लागत मुख्य रूप से उन चिप्स की संख्या से संबंधित होती है जो प्रति वेफर का उत्पादन किया जा सकता है। इसलिए, छोटे आईसीएस प्रति चिप प्रति अधिक चिप्स की अनुमति देते हैं, प्रति चिप की कीमत कम करते हैं। वास्तव में, पिछले 30 वर्षों में एक नई तकनीक नोड पेश किए जाने के बाद प्रति चिप ट्रांजिस्टर की संख्या हर 2-3 साल में दोगुनी हो गई है। उदाहरण के लिए, 45 एनएम तकनीक में निर्मित माइक्रोप्रोसेसर में MOSFETs की संख्या 65 एनएम चिप में दोगुनी हो सकती है। ट्रांजिस्टर घनत्व का यह दोहरीकरण पहली बार 1965 में [[ गॉर्डन मूर ]] द्वारा देखा गया था और इसे आमतौर पर मूर के नियम के रूप में जाना जाता है।<ref>{{cite web | title = 1965&nbsp;– "Moore's Law" Predicts the Future of Integrated Circuits | work = Computer History Museum | url = http://www.computerhistory.org/semiconductor/timeline/1965-Moore.html}}</ref> यह भी उम्मीद की जाती है कि छोटे ट्रांजिस्टर तेजी से स्विच करें। उदाहरण के लिए, आकार में कमी के लिए एक दृष्टिकोण MOSFET का एक स्केलिंग है जिसे आनुपातिक रूप से कम करने के लिए सभी डिवाइस आयामों की आवश्यकता होती है। मुख्य डिवाइस आयाम चैनल की लंबाई, चैनल की चौड़ाई और ऑक्साइड मोटाई हैं। जब उन्हें समान कारकों द्वारा कम किया जाता है, तो ट्रांजिस्टर चैनल प्रतिरोध नहीं बदलता है, जबकि गेट कैपेसिटेंस को उस कारक द्वारा काट दिया जाता है। इसलिए, एक समान कारक के साथ ट्रांजिस्टर तराजू की [[ आरसी देरी ]]। हालांकि यह पारंपरिक रूप से पुरानी प्रौद्योगिकियों के लिए मामला रहा है, अत्याधुनिक MOSFETS के लिए ट्रांजिस्टर आयामों की कमी के लिए जरूरी नहीं कि उच्च चिप गति में अनुवाद किया जाए क्योंकि इंटरकनेक्ट के कारण देरी अधिक महत्वपूर्ण है।


चैनल की लंबाई के साथ MOSFETs का उत्पादन एक [[ माइक्रोमीटर ]] की तुलना में बहुत छोटा है, एक चुनौती है, और अर्धचालक डिवाइस निर्माण की कठिनाइयाँ हमेशा एकीकृत सर्किट प्रौद्योगिकी को आगे बढ़ाने में एक सीमित कारक हैं। हालांकि परमाणु परत के बयान जैसी प्रक्रियाओं ने छोटे घटकों के लिए निर्माण में सुधार किया है, MOSFET के छोटे आकार (कुछ दसियों नैनोमीटर से कम) ने परिचालन समस्याएं पैदा की हैं:
चैनल की लंबाई के साथ MOSFETs का उत्पादन एक [[ माइक्रोमीटर ]] की तुलना में बहुत छोटा है, एक चुनौती है, और अर्धचालक डिवाइस निर्माण की कठिनाइयाँ हमेशा एकीकृत सर्किट प्रौद्योगिकी को आगे बढ़ाने में एक सीमित कारक हैं। हालांकि परमाणु परत के बयान जैसी प्रक्रियाओं ने छोटे घटकों के लिए निर्माण में सुधार किया है, MOSFET के छोटे आकार (कुछ दसियों नैनोमीटर से कम) ने परिचालन समस्याएं पैदा की हैं:


; उच्च सबथ्रेशोल्ड चालन: जैसा कि MOSFET ज्यामिति सिकुड़ जाता है, विश्वसनीयता बनाए रखने के लिए गेट पर लागू होने वाले वोल्टेज को कम किया जाना चाहिए। प्रदर्शन को बनाए रखने के लिए, MOSFET की दहलीज वोल्टेज को भी कम करना होगा। चूंकि थ्रेशोल्ड वोल्टेज कम हो जाता है, ट्रांजिस्टर को सीमित वोल्टेज स्विंग के साथ पूरा टर्न-ऑन करने के लिए पूर्ण टर्न-ऑफ से स्विच नहीं किया जा सकता है; सर्किट डिज़ाइन ऑन केस में मजबूत करंट और ऑफ केस में कम करंट के बीच एक समझौता है, और एप्लिकेशन यह निर्धारित करता है कि एक दूसरे पर एक का पक्ष लेना है या नहीं। सबथ्रेशोल्ड रिसाव (सबथ्रेशोल्ड कंडक्शन, गेट-ऑक्साइड रिसाव और रिवर्स-बायस्ड जंक्शन रिसाव सहित), जिसे अतीत में नजरअंदाज कर दिया गया था, अब आधुनिक उच्च-प्रदर्शन वीएलएसआई चिप्स की कुल बिजली की खपत के आधे से ऊपर का उपभोग कर सकता है।<ref name=Roy>{{ cite book | first1 =Kaushik|last1=Roy |first2=Kiat Seng|last2=Yeo | title=Low Voltage, Low Power VLSI Subsystems | year = 2004 | page = Fig. 2.1, p. 44, Fig. 1.1, p. 4 | publisher = McGraw-Hill Professional | isbn = 978-0-07-143786-8 | url = https://books.google.com/books?id=jXm4pNxCSCYC&pg=PA4 | no-pp = true }}</ref><ref name=Goodnick>{{ cite book | first1 =Dragica|last1=Vasileska |first2=Stephen|last2=Goodnick | title=Computational Electronics | year = 2006 | page = 103 | publisher = Morgan & Claypool | isbn = 978-1-59829-056-1 | url = https://books.google.com/books?id=DBPnzqy5Fd8C&pg=PA103 }}</ref>
; उच्च सबथ्रेशोल्ड चालन: जैसा कि MOSFET ज्यामिति सिकुड़ जाता है, विश्वसनीयता बनाए रखने के लिए गेट पर लागू होने वाले वोल्टेज को कम किया जाना चाहिए। प्रदर्शन को बनाए रखने के लिए, MOSFET की थ्रेशोल्ड  वोल्टेज को भी कम करना होगा। चूंकि थ्रेशोल्ड वोल्टेज कम हो जाता है, ट्रांजिस्टर को सीमित वोल्टेज स्विंग के साथ पूरा टर्न-ऑन करने के लिए पूर्ण टर्न-ऑफ से स्विच नहीं किया जा सकता है; सर्किट डिज़ाइन ऑन केस में मजबूत करंट और ऑफ केस में कम करंट के बीच एक समझौता है, और अनुप्रयोग (एप्लिकेशन) यह निर्धारित करता है कि एक दूसरे पर एक का पक्ष लेना है या नहीं। सबथ्रेशोल्ड रिसाव (सबथ्रेशोल्ड कंडक्शन, गेट-ऑक्साइड रिसाव और रिवर्स-बायस्ड जंक्शन रिसाव सहित), जिसे अतीत में नजरअंदाज कर दिया गया था, अब आधुनिक उच्च-प्रदर्शन VLSI चिप्स की कुल बिजली की खपत के आधे से ऊपर का उपभोग कर सकता है।<ref name=Roy>{{ cite book | first1 =Kaushik|last1=Roy |first2=Kiat Seng|last2=Yeo | title=Low Voltage, Low Power VLSI Subsystems | year = 2004 | page = Fig. 2.1, p. 44, Fig. 1.1, p. 4 | publisher = McGraw-Hill Professional | isbn = 978-0-07-143786-8 | url = https://books.google.com/books?id=jXm4pNxCSCYC&pg=PA4 | no-pp = true }}</ref><ref name=Goodnick>{{ cite book | first1 =Dragica|last1=Vasileska |first2=Stephen|last2=Goodnick | title=Computational Electronics | year = 2006 | page = 103 | publisher = Morgan & Claypool | isbn = 978-1-59829-056-1 | url = https://books.google.com/books?id=DBPnzqy5Fd8C&pg=PA103 }}</ref>
; गेट-ऑक्साइड रिसाव में वृद्धि: गेट ऑक्साइड, जो गेट और चैनल के बीच इन्सुलेटर के रूप में कार्य करता है, को ट्रांजिस्टर चालू होने पर चैनल चालकता और प्रदर्शन को बढ़ाने के लिए जितना संभव हो उतना पतला बनाया जाना चाहिए और ट्रांजिस्टर बंद होने पर सबथ्रेशोल्ड रिसाव को कम करने के लिए। हालांकि, वर्तमान गेट ऑक्साइड के साथ लगभग 1.2 & nbsp; [[ नैनोमीटर ]] की मोटाई के साथ (जो सिलिकॉन में ~ 5 & nbsp; [[ परमाणु ]] मोटी है) [[ क्वांटम टनलिंग ]] की [[ क्वांटम यांत्रिकी ]] घटना गेट और चैनल के बीच होती है, जिससे बिजली की खपत में वृद्धि होती है। [[ सिलिकॉन डाइऑक्साइड ]] को पारंपरिक रूप से गेट इन्सुलेटर के रूप में इस्तेमाल किया गया है। सिलिकॉन डाइऑक्साइड में हालांकि एक मामूली ढांकता हुआ स्थिरांक होता है। गेट ढांकता हुआ के ढांकता हुआ स्थिरांक को बढ़ाने से उच्च समाई बनाए रखते हुए एक मोटी परत की अनुमति मिलती है (कैपेसिटेंस ढांकता हुआ स्थिर और ढांकता हुआ मोटाई के विपरीत आनुपातिक है)। बाकी सभी समान, एक उच्च ढांकता हुआ मोटाई गेट और चैनल के बीच ढांकता हुआ के माध्यम से क्वांटम टनलिंग करंट को कम कर देती है। इंसुलेटर जिनमें सिलिकॉन डाइऑक्साइड (उच्च- κ डाइलेक्ट्रिक्स के रूप में संदर्भित) की तुलना में एक बड़ा ढांकता हुआ स्थिर होता है, जैसे कि समूह IVB धातु सिलिकेट्स उदा। 45 नैनोमीटर प्रौद्योगिकी नोड से गेट रिसाव को कम करने के लिए [[ हाफनियम ]] और जिरकोनियम सिलिकेट्स और ऑक्साइड का उपयोग किया जा रहा है। दूसरी ओर, नए गेट इन्सुलेटर की बाधा ऊंचाई एक महत्वपूर्ण विचार है; सेमीकंडक्टर और ढांकता हुआ (और वैलेंस बैंड एनर्जी में इसी अंतर) के बीच [[ चालन बैंड ]] ऊर्जा में अंतर भी रिसाव वर्तमान स्तर को प्रभावित करता है। पारंपरिक गेट ऑक्साइड, सिलिकॉन डाइऑक्साइड के लिए, पूर्व बाधा लगभग 8 [[ इलेक्ट्रॉनवोल्ट ]] है। कई वैकल्पिक डायलेक्ट्रिक्स के लिए मूल्य काफी कम है, टनलिंग करंट को बढ़ाने के लिए प्रवृत्त, कुछ हद तक उच्च ढांकता हुआ स्थिरांक के लाभ को नकारता है। अधिकतम गेट-स्रोत वोल्टेज महत्वपूर्ण रिसाव होने से पहले गेट ढांकता हुआ द्वारा बनाए रखने में सक्षम विद्युत क्षेत्र की ताकत से निर्धारित होता है। चूंकि इन्सुलेट डाइलेक्ट्रिक को पतला बनाया जाता है, इसलिए इसके भीतर विद्युत क्षेत्र की ताकत एक निश्चित वोल्टेज के लिए ऊपर जाती है। यह पतले ढांकता हुआ के साथ कम वोल्टेज का उपयोग करके आवश्यक है।
; गेट-ऑक्साइड रिसाव में वृद्धि: गेट ऑक्साइड, जो गेट और चैनल के बीच इन्सुलेटर के रूप में कार्य करता है, को ट्रांजिस्टर चालू होने पर चैनल चालकता और प्रदर्शन को बढ़ाने के लिए जितना संभव हो उतना पतला बनाया जाना चाहिए और ट्रांजिस्टर बंद होने पर सबथ्रेशोल्ड रिसाव को कम करने के लिए। हालांकि, वर्तमान गेट ऑक्साइड के साथ लगभग 1.2 nm; [[ नैनोमीटर ]] की मोटाई के साथ (जो सिलिकॉन में ~ 5 [[ परमाणु ]] मोटी है) [[ क्वांटम टनलिंग ]] की [[ क्वांटम यांत्रिकी ]] घटना गेट और चैनल के बीच होती है, जिससे बिजली की खपत में वृद्धि होती है। [[ सिलिकॉन डाइऑक्साइड ]] को पारंपरिक रूप से गेट इन्सुलेटर के रूप में इस्तेमाल किया गया है। सिलिकॉन डाइऑक्साइड में हालांकि एक मामूली ढांकता हुआ स्थिरांक होता है। गेट ढांकता हुआ के ढांकता हुआ स्थिरांक को बढ़ाने से उच्च समाई बनाए रखते हुए एक मोटी परत की अनुमति मिलती है (कैपेसिटेंस परावैद्युतिकी (डाइलेक्ट्रिक्स) स्थिरांक और परावैद्युतिकी (डाइलेक्ट्रिक्स) मोटाई के विपरीत आनुपातिक है)। बाकी सभी समान, एक उच्च ढांकता हुआ मोटाई गेट और चैनल के बीच ढांकता हुआ के माध्यम से क्वांटम टनलिंग करंट को कम कर देती है। इंसुलेटर जिनमें सिलिकॉन डाइऑक्साइड (उच्च- κ डाइलेक्ट्रिक्स के रूप में संदर्भित) की तुलना में एक बड़ा ढांकता हुआ स्थिर होता है, जैसे कि समूह IVB धातु सिलिकेट्स उदा। 45 नैनोमीटर प्रौद्योगिकी नोड से गेट रिसाव को कम करने के लिए [[ हाफनियम ]] और जिरकोनियम सिलिकेट्स और ऑक्साइड का उपयोग किया जा रहा है। दूसरी ओर, नए गेट इन्सुलेटर की बाधा ऊंचाई एक महत्वपूर्ण विचार है; सेमीकंडक्टर और परावैद्युतिकी (डाइलेक्ट्रिक्स) (और वैलेंस बैंड एनर्जी में इसी अंतर) के बीच [[ चालन बैंड ]] ऊर्जा में अंतर भी रिसाव वर्तमान स्तर को प्रभावित करता है। पारंपरिक गेट ऑक्साइड, सिलिकॉन डाइऑक्साइड के लिए, पूर्व बाधा लगभग 8 [[ इलेक्ट्रॉनवोल्ट ]] है। कई वैकल्पिक डायलेक्ट्रिक्स के लिए मूल्य काफी कम है, टनलिंग करंट को बढ़ाने के लिए प्रवृत्त, कुछ हद तक उच्च ढांकता हुआ स्थिरांक के लाभ को नकारता है। अधिकतम गेट-स्रोत वोल्टेज महत्वपूर्ण रिसाव होने से पहले गेट ढांकता हुआ द्वारा बनाए रखने में सक्षम विद्युत क्षेत्र की ताकत से निर्धारित होता है। चूंकि इन्सुलेट डाइलेक्ट्रिक को पतला बनाया जाता है, इसलिए इसके भीतर विद्युत क्षेत्र की ताकत एक निश्चित वोल्टेज के लिए ऊपर जाती है। यह पतले ढांकता हुआ के साथ कम वोल्टेज का उपयोग करके आवश्यक है।
; बढ़ा हुआ जंक्शन रिसाव: उपकरणों को छोटा बनाने के लिए, जंक्शन डिजाइन अधिक जटिल हो गया है, जिससे उच्च [[ डोपिंग (अर्धचालक) ]] स्तर, उथले जंक्शन, हेलो डोपिंग और आगे, आगे,<ref>{{cite web|url=http://frontiersemi.com/pdf/papers/RsLransist.pdf |title=Frontier Semiconductor Paper |accessdate=2012-06-02 |url-status=dead |archiveurl=https://web.archive.org/web/20120227064415/http://frontiersemi.com/pdf/papers/RsLransist.pdf |archivedate=February 27, 2012 }}</ref><ref name=Chen>{{ cite book | first = Wai-Kai|last=Chen | title = The VLSI Handbook | page = Fig. 2.28, p. 2–22 | year = 2006 | publisher = CRC Press | isbn = 978-0-8493-4199-1 | url = https://books.google.com/books?id=NDdsjtTLTd0C&pg=PT49 | no-pp = true}}</ref> सभी नाली-प्रेरित बाधा कम होने के लिए (#Junction डिजाइन पर अनुभाग देखें)।इन जटिल जंक्शनों को रखने के लिए, क्षति को दूर करने के लिए पूर्व में उपयोग किए जाने वाले एनीलिंग चरणों को और विद्युत रूप से सक्रिय दोषों को बंद कर दिया जाना चाहिए<ref>{{cite journal|doi=10.1557/PROC-765-D7.4|first1=R.|last1=Lindsay|title=A Comparison of Spike, Flash, SPER and Laser Annealing for 45nm CMOS|journal=MRS Proceedings|volume=765|year=2011|last2=Pawlak|last3=Kittl|last4=Henson|last5=Torregiani|last6=Giangrandi|last7=Surdeanu|last8=Vandervorst|last9=Mayur|last10=Ross|last11=McCoy|last12=Gelpey|last13=Elliott|last14=Pages|last15=Satta|last16=Lauwers|last17=Stolk|last18=Maex}}</ref> जंक्शन रिसाव बढ़ रहा है।भारी डोपिंग भी पतली कमी परतों और अधिक पुनर्संयोजन केंद्रों के साथ जुड़ा हुआ है, जिसके परिणामस्वरूप रिसाव वर्तमान में वृद्धि होती है, यहां तक कि जाली क्षति के बिना भी।
; बढ़ा हुआ जंक्शन रिसाव: उपकरणों को छोटा बनाने के लिए, जंक्शन डिजाइन अधिक जटिल हो गया है, जिससे उच्च [[ डोपिंग (अर्धचालक) ]] स्तर, उथले जंक्शन, हेलो डोपिंग और आगे, आगे,<ref>{{cite web|url=http://frontiersemi.com/pdf/papers/RsLransist.pdf |title=Frontier Semiconductor Paper |accessdate=2012-06-02 |url-status=dead |archiveurl=https://web.archive.org/web/20120227064415/http://frontiersemi.com/pdf/papers/RsLransist.pdf |archivedate=February 27, 2012 }}</ref><ref name=Chen>{{ cite book | first = Wai-Kai|last=Chen | title = The VLSI Handbook | page = Fig. 2.28, p. 2–22 | year = 2006 | publisher = CRC Press | isbn = 978-0-8493-4199-1 | url = https://books.google.com/books?id=NDdsjtTLTd0C&pg=PT49 | no-pp = true}}</ref> सभी नाली-प्रेरित बाधा कम होने के लिए (#Junction डिजाइन पर अनुभाग देखें)।इन जटिल जंक्शनों को रखने के लिए, क्षति को दूर करने के लिए पूर्व में उपयोग किए जाने वाले एनीलिंग चरणों को और विद्युत रूप से सक्रिय दोषों को बंद कर दिया जाना चाहिए<ref>{{cite journal|doi=10.1557/PROC-765-D7.4|first1=R.|last1=Lindsay|title=A Comparison of Spike, Flash, SPER and Laser Annealing for 45nm CMOS|journal=MRS Proceedings|volume=765|year=2011|last2=Pawlak|last3=Kittl|last4=Henson|last5=Torregiani|last6=Giangrandi|last7=Surdeanu|last8=Vandervorst|last9=Mayur|last10=Ross|last11=McCoy|last12=Gelpey|last13=Elliott|last14=Pages|last15=Satta|last16=Lauwers|last17=Stolk|last18=Maex}}</ref> जंक्शन रिसाव बढ़ रहा है।भारी डोपिंग भी पतली कमी परतों और अधिक पुनर्संयोजन केंद्रों के साथ जुड़ा हुआ है, जिसके परिणामस्वरूप रिसाव वर्तमान में वृद्धि होती है, यहां तक कि जाली क्षति के बिना भी।
;नाली-प्रेरित बैरियर लोअरिंग (DIBL) और V<sub>T</sub> रोल ऑफ: शॉर्ट-चैनल प्रभाव के कारण, चैनल का गठन पूरी तरह से गेट द्वारा नहीं किया जाता है, लेकिन अब नाली और स्रोत भी चैनल गठन को प्रभावित करते हैं।जैसे -जैसे चैनल की लंबाई कम होती जाती है, स्रोत और नाली के घटने वाले क्षेत्र एक साथ आते हैं और दहलीज वोल्टेज बनाते हैं (v)<sub>T</sub>) चैनल की लंबाई का एक कार्य।इसे वी कहा जाता है<sub>T</sub> धड़ल्ले से बोलना।वी<sub>T</sub> स्रोत वोल्टेज v के लिए नाली का कार्य भी बन जाता है<sub>DS</sub>।जैसा कि हम v बढ़ाते हैं<sub>DS</sub>, कमी वाले क्षेत्र आकार में बढ़ते हैं, और काफी मात्रा में आरोप V द्वारा कम हो जाता है<sub>DS</sub>।चैनल बनाने के लिए आवश्यक गेट वोल्टेज को तब कम किया जाता है, और इस प्रकार, वी<sub>T</sub> वी में वृद्धि के साथ घटता है<sub>DS</sub>। इस प्रभाव को ड्रेन प्रेरित बैरियर लोअरिंग (DIBL) कहा जाता है।
;नाली-प्रेरित बैरियर लोअरिंग (DIBL) और V<sub>T</sub> रोल ऑफ: शॉर्ट-चैनल प्रभाव के कारण, चैनल का गठन पूरी तरह से गेट द्वारा नहीं किया जाता है, लेकिन अब नाली और स्रोत भी चैनल गठन को प्रभावित करते हैं।जैसे -जैसे चैनल की लंबाई कम होती जाती है, स्रोत और नाली के घटने वाले क्षेत्र एक साथ आते हैं और दहलीज वोल्टेज बनाते हैं (v)<sub>T</sub>) चैनल की लंबाई का एक कार्य।इसे वी कहा जाता है<sub>T</sub> धड़ल्ले से बोलना।वी<sub>T</sub> स्रोत वोल्टेज v के लिए नाली का कार्य भी बन जाता है<sub>DS</sub>।जैसा कि हम v बढ़ाते हैं<sub>DS</sub>, कमी वाले क्षेत्र आकार में बढ़ते हैं, और काफी मात्रा में आरोप V द्वारा कम हो जाता है<sub>DS</sub>।चैनल बनाने के लिए आवश्यक गेट वोल्टेज को तब कम किया जाता है, और इस प्रकार, वी<sub>T</sub> वी में वृद्धि के साथ घटता है<sub>DS</sub>। इस प्रभाव को ड्रेन प्रेरित बैरियर लोअरिंग (DIBL) कहा जाता है।

Revision as of 13:01, 30 August 2022

File:MOSFET Structure.png
गेट (जी), बॉडी (बी), सोर्स (एस) और ड्रेन (डी) टर्मिनलों को दिखाते हुए MOSFET।गेट को एक इन्सुलेट परत (गुलाबी) द्वारा शरीर से अलग किया जाता है।

मेटल-ऑक्साइड-सेमिकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर (MOSFET, MOS-FET, या MOS FET) एक प्रकार का फील्ड-इफेक्ट ट्रांजिस्टर (FET) है, जो आमतौर पर सिलिकॉन के थर्मल ऑक्सीकरण द्वारा निर्मित होता है। इसमें एक अछूता गेट है, जिसका वोल्टेज डिवाइस की चालकता को निर्धारित करता है। लागू वोल्टेज की मात्रा के साथ चालकता को बदलने की इस क्षमता का उपयोग इलेक्ट्रॉनिक सिग्नल (इलेक्ट्रिकल इंजीनियरिंग) को बढ़ाने या स्विच करने के लिए किया जा सकता है। एक मेटल-इंसुलेटर-सेमिकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर या मिसफेट एक शब्द है जो लगभग MOSFET का पर्यायवाची है।एक अन्य पर्यायवाची अछूता-गेट फील्ड-इफेक्ट ट्रांजिस्टर के लिए IGFET है।

फील्ड-इफेक्ट ट्रांजिस्टर के मूल सिद्धांत को पहली बार जूलियस एडगर लिलिएनफेल्ड द्वारा 1925 में पेटेंट कराया गया था।[1]

File:D2PAK.JPG
सरफेस-माउंट पैकेज।स्विच के रूप में काम करना, इनमें से प्रत्येक घटक 120 के अवरुद्ध वोल्टेज को बनाए रख सकता है ऑफ स्टेट में वोल्ट , और एक कोन & shy; ti & shy; 30 & nbsp का करंट;एक मैचस्टिक को पैमाने के लिए चित्रित किया गया है।

एक MOSFET का मुख्य लाभ यह है कि द्विध्रुवी ट्रांजिस्टर (द्विध्रुवी जंक्शन ट्रांजिस्टर/BJTS) के साथ तुलना करने पर लोड प्रवाह (करंट) को नियंत्रित करने के लिए कोई निवेश (इनपुट) करंट की आवश्यकता होती है।एक वृद्धि (एन्हांसमेंट) मोड MOSFET में, गेट टर्मिनल पर लागू वोल्टेज डिवाइस की चालकता को बढ़ाता है।रिक्तीकरण मोड ट्रांजिस्टर में, गेट पर लागू वोल्टेज चालकता को कम करता है।[2] MOSFET नाम में धातु कभी -कभी एक मिथ्या नाम होता है, क्योंकि गेट सामग्री पॉलीसिलिकॉन (पॉलीक्रिस्टलाइन सिलिकॉन) की एक परत हो सकती है। इसी तरह, नाम में ऑक्साइड एक मिथ्या नाम भी हो सकता है, क्योंकि विभिन्न ढांकता हुआ सामग्री का उपयोग छोटे लागू वोल्टेज के साथ मजबूत चैनलों को प्राप्त करने के उद्देश्य से किया जाता है।

MOSFET अब तक डिजिटल सर्किट सर्किट में सबसे आम ट्रांजिस्टर है, क्योंकि अरबों को मेमोरी चिप या माइक्रोप्रोसेसर में शामिल किया जा सकता है। चूंकि MOSFETS या तो P- प्रकार या N- प्रकार के अर्धचालक के साथ बनाया जा सकता है, इसलिए MOS ट्रांजिस्टर के पूरक जोड़े का उपयोग CMOS लॉजिक के रूप में बहुत कम बिजली की खपत के साथ स्विचिंग सर्किट बनाने के लिए किया जा सकता है।

इतिहास

इस तरह के ट्रांजिस्टर के मूल सिद्धांत को पहली बार जूलियस एडगर लिलिएनफेल्ड द्वारा 1925 में पेटेंट कराया गया था।[1]

एमओएस (MOS) ट्रांजिस्टर से मिलता -जुलता संरचना बेल वैज्ञानिकों विलियम शॉक्ले , जॉन बार्डीन और वाल्टर हाउसर ब्रेटेन द्वारा प्रस्तावित की गई थी, उनकी जांच के दौरान ट्रांजिस्टर प्रभाव की खोज हुई। सतह की स्थिति की समस्या के कारण संरचना प्रत्याशित प्रभावों को दिखाने में विफल रही: अर्धचालक पर ट्रैप सतह जो इलेक्ट्रॉनों को स्थिर रखती है। 1955 में कार्ल फ्रॉश और एल. डेरिक ने गलती से सिलिकॉन वेफर के ऊपर सिलिकॉन डाइऑक्साइड की एक परत विकसित की। आगे के शोध से पता चला कि सिलिकॉन डाइऑक्साइड अपमिश्रक (डोपेंट्स) को सिलिकॉन वेफर में फैलने से रोक सकता है। इस काम पर निर्माण मोहम्मद एम. अताला ने दिखाया कि सिलिकॉन डाइऑक्साइड सतह राज्यों के एक महत्वपूर्ण वर्ग की समस्या को हल करने में बहुत प्रभावी है।

इसके बाद अताला और डावोन कहंग ने एक उपकरण का प्रदर्शन किया, जिसमें एक आधुनिक MOS ट्रांजिस्टर की संरचना थी। उपकरण (डिवाइस) के पीछे के सिद्धांत वैसा ही थे, जिन्हें बार्डीन, शॉक्ले और ब्रेटन ने एक सतह क्षेत्र-प्रभाव उपकरण (डिवाइस) बनाने के अपने असफल प्रयास में आजमाया था।

यह उपकरण समकालीन द्विध्रुवी ट्रांजिस्टर की तुलना में लगभग 100 गुना धीमा था और शुरू में अधीन के रूप में देखा गया था। फिर भी कहंग ने डिवाइस के कई फायदे, विशेष रूप से निर्माण में आसानी और एकीकृत सर्किट में इसके अनुप्रयोग को इंगित किया।[3]


रचना

आमतौर पर पसंद का अर्धचालक सिलिकॉन होता है। हाल ही में, कुछ चिप निर्माताओं, सबसे विशेष रूप से आईबीएम और इंटेल , ने MOSFET चैनलों में सिलिकॉन और जर्मेनियम ( सिलिकॉन-जर्मेनियम ) के मिश्र धातु का उपयोग करना शुरू कर दिया है। दुर्भाग्य से, सिलिकॉन की तुलना में बेहतर विद्युत गुणों के साथ कई अर्धचालक, जैसे कि गैलियम आर्सेनाइड , अच्छे अर्धचालक-से-इन्सुलेटर इंटरफेस का निर्माण नहीं करते हैं, और इस प्रकार MOSFETs के लिए उपयुक्त नहीं हैं।अनुसंधान जारी है[when?] अन्य अर्धचालक सामग्रियों पर स्वीकार्य विद्युत विशेषताओं के साथ इंसुलेटर बनाने पर।

गेट करंट रिसाव के कारण बिजली की खपत में वृद्धि को दूर करने के लिए, गेट इन्सुलेटर के लिए सिलिकॉन डाइऑक्साइड के बजाय एक उच्च-k अचालक (डाइइलैक्ट्रिक) का उपयोग किया जाता है, जबकि पॉलीसिलिकॉन को मेटल गेट्स (जैसे इंटेल , 2009 द्वारा प्रतिस्थापित किया जाता है)[4])

गेट को चैनल से एक पतली इन्सुलेट परत, पारंपरिक रूप से सिलिकॉन डाइऑक्साइड और बाद में सिलिकॉन ऑक्सिनिट्राइड द्वारा अलग किया जाता है।कुछ कंपनियों ने 45 नैनोमीटर नोड में एक उच्च- κ अचालक (डाइइलैक्ट्रिक) और धातु गेट संयोजन पेश करना शुरू कर दिया है।

जब गेट और बॉडी टर्मिनलों के बीच एक वोल्टेज लागू किया जाता है, तो उत्पन्न विद्युत क्षेत्र ऑक्साइड के माध्यम से प्रवेश करता है और सेमीकंडक्टर-इन्सुलेटर इंटरफ़ेस में एक उलटा परत या चैनल बनाता है। उलटा परत एक चैनल प्रदान करती है जिसके माध्यम से वर्तमान स्रोत और नाली टर्मिनलों के बीच गुजर सकता है। गेट और शरीर के बीच वोल्टेज को अलग करना इस परत की विद्यु त चालकता को नियंत्रित करता है और इस तरह नाली और स्रोत के बीच वर्तमान प्रवाह को नियंत्रित करता है।इसे वृद्धि (एन्हांसमेंट) मोड के रूप में जाना जाता है।

ऑपरेशन

File:MOS Capacitor.svg
पी-टाइप सिलिकॉन पर मेटल-ऑक्साइड-सेमिकंडक्टर संरचना

धातु-ऑक्साइड-सेमिकंडक्टर(अर्धचालक) संरचना

पारंपरिक धातु-ऑक्साइड-सेमिकंडक्टर (MOS) संरचना सिलिकॉन डाइऑक्साइड की एक परत को बढ़ाकर प्राप्त की जाती है (SiO
2) एक सिलिकॉन सब्सट्रेट के शीर्ष पर, आमतौर पर थर्मल ऑक्सीकरण द्वारा और धातु या पॉलीक्रिस्टलाइन सिलिकॉन की एक परत जमा करना (बाद वाला आमतौर पर उपयोग किया जाता है)।जैसा कि सिलिकॉन डाइऑक्साइड एक ढांकता हुआ सामग्री है, इसकी संरचना एक प्लानर संधारित्र के बराबर है, जिसमें एक अर्धचालक द्वारा प्रतिस्थापित इलेक्ट्रोड में से एक है।

जब वोल्टेज एक MOS संरचना में लागू किया जाता है, तो यह अर्धचालक में शुल्क के वितरण को संशोधित करता है। यदि हम एक p-प्रकार सेमीकंडक्टर पर विचार करते हैं) स्वीकर्ता का घनत्व (अर्धचालक), p छेद का घनत्व; p = NA तटस्थ थोक में), एक सकारात्मक वोल्टेज, , गेट से बॉडी तक (चित्र देखें) गेट-इन्सुलेटर/सेमीकंडक्टर इंटरफ़ेस से सकारात्मक रूप से चार्ज किए गए छेदों को मजबूर करके एक कमी परत बनाता है, जिससे इमोबाइल के एक वाहक-मुक्त क्षेत्र को उजागर किया जाता है, नकारात्मक रूप से चार्ज किए गए स्वीकर्ता आयनों (डोपिंग (सेमीकंडक्टर) (अर्धचालक) देखें))।यदि पर्याप्त है, नकारात्मक चार्ज वाहक की एक उच्च एकाग्रता एक उलटा परत में बनती है जो अर्धचालक और इन्सुलेटर के बीच इंटरफ़ेस के बगल में एक पतली परत में स्थित है।

परंपरागत रूप से, गेट वोल्टेज जिस पर उलटा परत में इलेक्ट्रॉनों का मात्रा घनत्व होता है, वह शरीर में छेद के आयतन घनत्व के समान होता है, जिसे थ्रेशोल्ड वोल्टेज कहा जाता है। जब ट्रांजिस्टर गेट और स्रोत के बीच वोल्टेज (v)GS थ्रेशोल्ड वोल्टेज से अधिक है (v)th , अंतर को ओवरड्राइव वोल्टेज के रूप में जाना जाता है।

p-टाइप बॉडी के साथ यह संरचना n-टाइप एमओएसएफईटी का आधार है, जिसके लिए n-टाइप स्रोत और नाली क्षेत्रों को जोड़ने की आवश्यकता होती है।

MOS संधारित्र (कैपेसिटर) और बैंड आरेख