जेएफईटी: Difference between revisions

संधि-द्वार [[ फील्ड इफ़ेक्ट ट्रांजिस्टर |क्षेत्र प्रभाव प्रतिरोधान्तरित्र]] (JFET) [[ फील्ड इफ़ेक्ट ट्रांजिस्टर |क्षेत्र प्रभाव प्रतिरोधान्तरित्र]] के सबसे सरल प्रकारों में से एक है।<ref>{{cite web |url=http://www.linearsystems.com/lsdata/others/LIS_White_Paper_Consider_Discrete_JFET.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://www.linearsystems.com/lsdata/others/LIS_White_Paper_Consider_Discrete_JFET.pdf |archive-date=2022-10-09 |url-status=live |title=असतत जेएफईटी|last=Hall |first=John |website=linearsystems.com}}</ref> JFETs त्रि अंतक [[अर्ध-परिचालक]] उपकरण हैं जिनका उपयोग [[ इलेक्ट्रानिक्स |इलेक्ट्रानिक्स]] नियंत्रित [[ बदलना |स्विच]] या [[वोल्टेज]]-नियंत्रित अवरोधक के रूप में या [[एम्पलीफायर|प्रवर्धक]] बनाने के लिए किया जा सकता है।

[[द्विध्रुवी जंक्शन ट्रांजिस्टर|द्विध्रुवी संधि प्रतिरोधान्तरित्र]] के विपरीत, जेएफईटी विशेष रूप से वोल्टेज-नियंत्रित होते हैं, जिसमें उन्हें [[ बयाझिंग |अभिनतीकरण]] [[विद्युत प्रवाह]] की आवश्यकता नहीं होती है। स्रोत और अपवाहिका [[टर्मिनल (इलेक्ट्रॉनिक्स)|अवसानक (इलेक्ट्रॉनिक्स)]] के बीच एक [[अर्धचालक]] प्रणाल के माध्यम से विद्युत आवेश प्रवाहित होता है। एक द्वार अवसानक पर पश्चदिशिक बायस वोल्टेज लगाने से, प्रणाल लंबाई मॉडुलन होता है, जिससे विद्युत प्रवाह बाधित होता है या पूरी तरह से बंद हो जाता है। JFET सामान्यतः तब संचालित होता है जब इसके द्वार और स्रोत अवसानकों के बीच शून्य वोल्टेज होता है। यदि इसके द्वार और स्रोत अवसानकों के बीच उचित विद्युत ध्रुवता का संभावित अंतर लागू किया जाता है, तो JFET वर्तमान प्रवाह के लिए अधिक प्रतिरोधी होगा, जिसका अर्थ है कि स्रोत और नाली अवसानकों के बीच प्रणाल में कम धारा प्रवाहित होगी।

जेएफईटी में एक n-प्रकार या [[पी-प्रकार अर्धचालक|p-प्रकार अर्धचालक]] प्रणाल हो सकता है। n-टाइप में, यदि द्वार पर लगाया गया वोल्टेज स्रोत के संबंध में ऋणात्मक है, तो विद्युत प्रवाह कम हो जाएगा (इसी तरह p-टाइप में, यदि द्वार पर लगाया गया वोल्टेज स्रोत के संबंध में सकारात्मक है)। क्योंकि एक [[सामान्य स्रोत]] या [[सामान्य नाली]] विन्यास में JFET में एक बड़ा निविष्ट प्रतिबाधा है<ref>{{Cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |url-status=live |archive-url=https://web.archive.org/web/20220131124209/https://www.electronics-tutorials.ws/transistor/tran_5.html |archive-date=2022-01-31 |access-date=2022-06-19 |website=Electronics Tutorials}}</ref> (कभी-कभी 10¹⁰ [[ओम]] के क्रम में), द्वार के निविष्ट के रूप में उपयोग किए जाने वाले विद्युत परिपथ से थोड़ा विद्युत प्रवाह खींचा जाता है।

JFET को पहली बार 1945 में [[हेनरिक वेलकर]] द्वारा एकस्व अधिकार कराया गया था।<ref>{{cite book |title=सेमीकंडक्टर का भौतिकी|author=Grundmann, Marius|isbn=978-3-642-13884-3 |publisher=Springer-Verlag|year=2010}}</ref> 1940 के दशक के दौरान, शोधकर्ता [[जॉन बार्डीन]], [[वाल्टर हाउसर ब्रेटन]], और [[विलियम शॉक्ले]] FET बनाने का प्रयास कर रहे थे, लेकिन अपने बार-बार के प्रयासों में असफल रहे। उन्होंने अपनी विफलताओं के कारणों का निदान करने के प्रयास के दौरान [[बिंदु-संपर्क ट्रांजिस्टर|बिंदु-संपर्क प्रतिरोधान्तरित्र]] की खोज की। 1952 में JFET पर शॉकले के सैद्धांतिक उपचार के बाद, 1953 में जॉर्ज सी. डैसी और इयान मुनरो रॉस द्वारा एक कामकाजी व्यावहारिक JFET बनाया गया था।<ref name="sit"/>जापानी इंजीनियरों  [[आदेश-स्थिति निशिजावा|जून-इचि निशिजावा]] और वाई. वातानाबे ने 1950 में इसी तरह के उपकरण के लिए एक एकस्व अधिकार के लिए आवेदन किया जिसे [[ स्थिर प्रेरण ट्रांजिस्टर |स्थिर प्रेरण प्रतिरोधान्तरित्र]] (SIT) कहा गया। SIT एक छोटा प्रणाल वाला JFET का एक प्रकार है।<ref name="sit">[https://link.springer.com/chapter/10.1007%2F978-1-4684-7263-9_11#page-1 Junction Field-Effect Devices], ''Semiconductor Devices for Power Conditioning'', 1982.</ref>

JFETs के साथ द्रुतगति, उच्‍च-वोल्टता स्विचिंग 2008 में सिलिकॉन कार्बाइड (SiC) [[वाइड-बैंडगैप सेमीकंडक्टर|विस्तृत-ऊर्जा अंतराल]] के व्यावसायिक परिचय के बाद तकनीकी रूप से व्यवहार्य हो गई। निर्माण में प्रारम्भिक कठिनाइयों के कारण - विशेष रूप से, विसंगतियां और कम उपज - सीआईसी जेएफईटी पहले उच्च लागत के साथ एक निकेत उत्पाद बना रहा। 2018 तक, इन विनिर्माण स्तिथियों को ज्यादातर हल कर लिया गया था। तब तक, SiC JFETs का उपयोग सामान्यतः पारंपरिक निम्‍न-वोल्टता सिलिकॉन मॉस्फेट के संयोजन में किया जाता था।<ref name="Flaherty2018">{{citation|last=Flaherty|first=Nick|date=October 18, 2018|title=Third generation SiC JFET adds 1200 V and 650 V options|periodical=EeNews Power Management|url=https://www.eenewspower.com/news/third-generation-sic-jfet-adds-1200-v-and-650-v-options}}.</ref> इस संयोजन में, SiC JFET + Si मॉस्फेट उपकरणों में विस्तृत बैंड-अंतराल उपकरणों के साथ-साथ मॉस्फेट के आसान द्वार उत्तजन के लाभ हैं।<ref name="Flaherty2018" />

'''JFET अर्धचालक सामग्री''', [[डोपिंग (सेमीकंडक्टर)|डोपिंग (अर्धचालक)]] का एक लंबा प्रणाल है जिसमें धनात्मक विद्युत आवेश वाहकों या [[इलेक्ट्रॉन]] छिद्र (p-प्रकार), या नकारात्मक वाहकों या [[इलेक्ट्रॉन छेद]]n-प्रकार) की बहुतायत होती है। प्रत्येक छोर पर [[ओमिक संपर्क]] स्रोत (एस) और नाली (डी) बनाते हैं। एक [[पीएन जंक्शन|पीएन संधि]] | पीएन-संधि प्रणाल के एक या दोनों किनारों पर बनता है, या प्रणाल के विपरीत डोपिंग वाले क्षेत्र का उपयोग करके और ओमिक द्वार संपर्क (जी) का उपयोग करके पक्षपाती होता है।

[[Image:JFET n-channel en.svg|thumb|280px|एक एन-प्रणाल JFET की I-V विशेषताएं और आउटपुट प्लॉट]]JFET ऑपरेशन की तुलना बगीचे की नली से की जा सकती है। [[क्रॉस सेक्शन (ज्यामिति)]] को कम करने के लिए एक नली के माध्यम से पानी के प्रवाह को निचोड़ कर नियंत्रित किया जा सकता है और जेएफईटी के माध्यम से विद्युत आवेश के प्रवाह को वर्तमान-वाही प्रणाल को संकुचित करके नियंत्रित किया जाता है। वर्तमान भी स्रोत और नाली के बीच विद्युत क्षेत्र पर निर्भर करता है (नली के दोनों छोर पर द्रव दबाव में अंतर के अनुरूप)। यह वर्तमान निर्भरता एक निश्चित लागू वोल्टेज के ऊपर आरेख में दिखाई गई विशेषताओं द्वारा समर्थित नहीं है। यह संतृप्ति क्षेत्र है, और जेएफईटी सामान्य रूप से इस निरंतर-वर्तमान क्षेत्र में संचालित होता है जहां उपकरण वर्तमान वास्तव में नाली-स्रोत वोल्टेज से अप्रभावित होता है। JFET इस निरंतर-वर्तमान विशेषता को संधि प्रतिरोधान्तरित्र और थर्मिओनिक ट्यूब (वाल्व) टेट्रोड और पेंटोड के साथ साझा करता है।

क्षेत्र प्रभाव (अर्धचालक) का उपयोग करके संवाहक प्रणाल का संकुचन पूरा किया जाता है: द्वार और स्रोत के बीच एक वोल्टेज द्वार-स्रोत पीएन-संधि को पश्चदिशिक बायस करने के लिए लागू किया जाता है, जिससे इस संधि की कमी परत को चौड़ा किया जाता है (ऊपर चित्र देखें), कंडक्टिंग प्रणाल पर अतिक्रमण करना और इसके क्रॉस-सेक्शनल क्षेत्र को प्रतिबंधित करना। कमी परत तथाकथित है क्योंकि यह मोबाइल वाहकों की कमी है और इसलिए व्यावहारिक उद्देश्यों के लिए विद्युत रूप से गैर-संचालन है।<ref name=JFET> For a discussion of JFET structure and operation, see for example {{cite book |title=Electronics (fundamentals and applications) |chapter-url=https://books.google.com/books?id=n0rf9_2ckeYC&pg=PA269 |chapter=§13.2 Junction field-effect transistor (JFET) |author=D. Chattopadhyay |isbn=978-8122417807 |publisher=New Age International |pages=269 ''ff'' |year=2006}}</ref>

सामान्य ऑपरेशन में, द्वार द्वारा विकसित विद्युत क्षेत्र कुछ हद तक स्रोत-नाली प्रवाहकत्त्व को अवरुद्ध करता है।

कुछ JFET उपकरण स्रोत और नाली के संबंध में सममित हैं।

[[Image:JFET N-dep symbol.svg|thumb|100px|एन-प्रणाल जेएफईटी के लिए [[इलेक्ट्रॉनिक प्रतीक]]]]

[[Image:JFET P-dep symbol.svg|thumb|100px|पी-प्रणाल JFET के लिए सर्किट प्रतीक]]JFET द्वार को कभी-कभी प्रणाल के बीच में खींचा जाता है (इन उदाहरणों में नाली या स्रोत इलेक्ट्रोड के बजाय)। यह समरूपता बताती है कि नाली और स्रोत विनिमेय हैं, इसलिए प्रतीक का उपयोग केवल उन जेएफईटी के लिए किया जाना चाहिए जहां वे वास्तव में विनिमेय हैं।

प्रतीक एक सर्कल के अंदर खींचा जा सकता है (एक असतत उपकरण के लिफाफे का प्रतिनिधित्व करता है) यदि संलग्नक सर्किट फ़ंक्शन के लिए महत्वपूर्ण है, जैसे कि एक ही पैकेज में दोहरे मिलान वाले घटक।<ref>{{Cite book |url=https://www.julesbartow.com/Construction/ANSI%20Y32.2-1975.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://www.julesbartow.com/Construction/ANSI%20Y32.2-1975.pdf |archive-date=2022-10-09 |url-status=live |title=ANSI Y32.2-1975 |chapter=A4.11 Envelope or Enclosure |quote=The envelope or enclosure symbol may be omitted from a symbol referencing this paragraph, where confusion would not result}}</ref>

हर मामले में तीर का सिरा प्रणाल और द्वार के बीच बने पी-एन संधि की ध्रुवीयता को दर्शाता है। एक साधारण [[डायोड]] की तरह, तीर P से N की ओर इंगित करता है, आगे-पक्षपाती होने पर विद्युत धारा#पारंपरिक धारा की दिशा। एक अंग्रेजी स्मरक यह है कि एन-प्रणाल उपकरण का तीर इंगित करता है।

कमरे के तापमान पर, JFET द्वार विद्युत प्रवाह (द्वार-टू-प्रणाल [[पी-एन जंक्शन|पी-एन संधि]] का रिवर्स लीकेज) [[MOSFET]] (जिसमें द्वार और प्रणाल के बीच इंसुलेटिंग ऑक्साइड होता है) के बराबर होता है, लेकिन बाइपोलर संधि के बेस विद्युत प्रवाह से बहुत कम प्रतिरोधान्तरित्र। JFET में MOSFET की तुलना में उच्च लाभ ([[transconductance]]) है, साथ ही कम [[झिलमिलाहट शोर]] है, और इसलिए इसका उपयोग कुछ कम-[[शोर (भौतिकी)]], उच्च निविष्ट-प्रतिबाधा [[ ऑपरेशनल एंप्लीफायर ]] | ऑप-एम्प्स में किया जाता है। इसके अतिरिक्त JFET में स्थैतिक आवेश निर्माण से क्षति होने की संभावना कम होती है।<ref>{{Cite web |last=Kopp |first=Emilie |date=2019-01-16 |title=What's the difference between a MOSFET and a JFET? |url=https://www.powerelectronictips.com/whats-difference-between-a-mosfet-jfet-faq/ |url-status=live |archive-url=https://web.archive.org/web/20210517223931/https://www.powerelectronictips.com/whats-difference-between-a-mosfet-jfet-faq/ |archive-date=2021-05-17 |access-date=2022-06-16 |website=Power Electronic Tips}}</ref>

== गणितीय मॉडल ==

एक छोटे वोल्टेज V के कारण N-JFET में विद्युत प्रवाह_DS (यानी, रैखिक या ओमिक में<ref>{{cite web |title=FET ट्रांजिस्टर का ओमिक क्षेत्र क्या है|url=http://www.learningaboutelectronics.com/Articles/What-is-the-ohmic-region-of-a-FET-transistor |access-date=2020-12-13 |website=www.learningaboutelectronics.com |quote=ohmic region ... also called the linear region}}</ref> या ट्रायोड क्षेत्र<ref name=":2" /> विद्युत चालकता की सामग्री के आयताकार बार के रूप में प्रणाल का इलाज करके दिया जाता है <math>q N_d \mu_n</math>:<ref name="kumar">{{cite book |author=Balbir Kumar and Shail B. Jain |title=इलेक्ट्रॉनिक उपकरण और सर्किट|date=2013 |publisher=PHI Learning Pvt. Ltd. |isbn=9788120348448 |pages=342–345 |url=https://books.google.com/books?id=jr5nAgAAQBAJ&pg=PA343}}</ref> :<math>I_\text{D} = \frac{bW}{L} q N_d \mu_n V_\text{DS},</math>

: मैं_D = नाली-स्रोत वर्तमान,

: डब्ल्यू = प्रणाल चौड़ाई,

: एल = प्रणाल की लंबाई,

: क्यू = इलेक्ट्रॉन चार्ज = 1.6{{e|−19}} सी

: एम_n= [[इलेक्ट्रॉन गतिशीलता]],

: एन_d= n-टाइप डोपिंग (दाता) एकाग्रता,

: वी_P = पिंच-ऑफ वोल्टेज।

फिर रैखिक क्षेत्र में नाली की धारा को अनुमानित किया जा सकता है

के अनुसार <math>I_\text{DSS}</math>, नाली वर्तमान के रूप में व्यक्त किया जा सकता है{{cn|date=February 2014}}

संतृप्ति या सक्रिय में नाली वर्तमान<ref>{{cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |website=Electronics Tutorials |quote=Saturation or Active Region}}</ref><ref name=":2" />या चुटकी बंद क्षेत्र<ref>{{cite web |last=Scholberg |first=Kate |date=2017-03-23 |title=What is the meaning of "pinch-off region"? |url=https://webhome.phy.duke.edu/~schol/phy271/faqs/faq17/node7.html |quote=The "pinch-off region" (or "saturation region") refers to operation of a FET with <math>V_{ds}</math> more than a few volts.}}</ref> द्वार बायस के संदर्भ में अक्सर अनुमान लगाया जाता है<ref name=kumar/>

जहां मैं_DSS शून्य द्वार-स्रोत वोल्टेज पर संतृप्ति वर्तमान है, यानी अधिकतम वर्तमान जो FET के माध्यम से नाली से स्रोत तक किसी भी (अनुमेय) नाली-से-स्रोत वोल्टेज पर प्रवाहित हो सकता है (देखें, उदाहरण के लिए, ऊपर I-V विशेषता आरेख)।

संतृप्ति क्षेत्र में, JFET अपवाहिका विद्युत प्रवाह द्वार-सोर्स वोल्टेज से सबसे अधिक प्रभावित होता है और अपवाहिका-सोर्स वोल्टेज से बमुश्किल प्रभावित होता है।

यदि प्रणाल डोपिंग एक समान है, जैसे कि कमी क्षेत्र की मोटाई द्वार-स्रोत वोल्टेज के निरपेक्ष मान के वर्गमूल के अनुपात में बढ़ेगी, तो प्रणाल मोटाई b को शून्य-पूर्वाग्रह प्रणाल मोटाई a के संदर्भ में व्यक्त किया जा सकता है। जैसा<ref>{{Cite web |last=Storr |first=Wayne |date=2013-09-03 |title=जंक्शन फील्ड इफेक्ट ट्रांजिस्टर या JFET ट्यूटोरियल|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |access-date=2022-10-07 |website=Basic Electronics Tutorials |language=en}}</ref>{{Failed verification|date=October 2022}}

: वी_P पिंच-ऑफ वोल्टेज है{{snd}} द्वार-सोर्स वोल्टेज जिस पर प्रणाल की मोटाई शून्य हो जाती है,