जेएफईटी: Difference between revisions

JFET
	File:JFET cross section.svg Electric current from source to drain in a p-channel JFET is restricted when a voltage is applied to the gate.
प्रकार	Active
Pin configuration	drain, gate, source
Electronic symbol
	File:IEEE 315-1975 (1993) 8.6.10.1.b.svg File:IEEE 315-1975 (1993) 8.6.11.1.b.svg

Revision as of 21:18, 20 March 2023

संधि-द्वार क्षेत्र प्रभाव प्रतिरोधान्तरित्र (JFET) क्षेत्र प्रभाव प्रतिरोधान्तरित्र के सबसे सरल प्रकारों में से एक है।^[1] JFETs त्रि अंतक अर्ध-परिचालक उपकरण हैं जिनका उपयोग इलेक्ट्रानिक्स नियंत्रित स्विच या वोल्टेज-नियंत्रित अवरोधक के रूप में या प्रवर्धक बनाने के लिए किया जा सकता है।

द्विध्रुवी संधि प्रतिरोधान्तरित्र के विपरीत, जेएफईटी विशेष रूप से वोल्टेज-नियंत्रित होते हैं, जिसमें उन्हें अभिनतीकरण विद्युत प्रवाह की आवश्यकता नहीं होती है। स्रोत और अपवाहिका अवसानक (इलेक्ट्रॉनिक्स) के बीच एक अर्धचालक प्रणाल के माध्यम से विद्युत आवेश प्रवाहित होता है। एक द्वार अवसानक पर पश्चदिशिक बायस वोल्टेज लगाने से, प्रणाल लंबाई मॉडुलन होता है, जिससे विद्युत प्रवाह बाधित होता है या पूरी तरह से बंद हो जाता है। JFET सामान्यतः तब संचालित होता है जब इसके द्वार और स्रोत अवसानकों के बीच शून्य वोल्टेज होता है। यदि इसके द्वार और स्रोत अवसानकों के बीच उचित विद्युत ध्रुवता का संभावित अंतर लागू किया जाता है, तो JFET वर्तमान प्रवाह के लिए अधिक प्रतिरोधी होगा, जिसका अर्थ है कि स्रोत और नाली अवसानकों के बीच प्रणाल में कम धारा प्रवाहित होगी।

जेएफईटी को कभी-कभी ह्रासमान उपकरण के रूप में जाना जाता है, क्योंकि वे एक ह्रासमान क्षेत्र के सिद्धांत पर भरोसा करते हैं, जो बहुसंख्यक चार्ज वाहक से रहित है। विद्युत प्रवाह को प्रवाहित करने के लिए रिक्तीकरण क्षेत्र को बंद करना पड़ता है।

जेएफईटी में एक n-प्रकार या p-प्रकार अर्धचालक प्रणाल हो सकता है। n-टाइप में, यदि द्वार पर लगाया गया वोल्टेज स्रोत के संबंध में ऋणात्मक है, तो विद्युत प्रवाह कम हो जाएगा (इसी तरह p-टाइप में, यदि द्वार पर लगाया गया वोल्टेज स्रोत के संबंध में सकारात्मक है)। क्योंकि एक सामान्य स्रोत या सामान्य नाली विन्यास में JFET में एक बड़ा निविष्ट प्रतिबाधा है^[2] (कभी-कभी 10¹⁰ ओम के क्रम में), द्वार के निविष्ट के रूप में उपयोग किए जाने वाले विद्युत परिपथ से थोड़ा विद्युत प्रवाह खींचा जाता है।

इतिहास

1920 और 1930 के दशक में जूलियस एडगर लिलियनफेल्ड द्वारा एफईटी जैसे उपकरणों का उत्तराधिकार एकस्व अधिकार (पेटेंट) कराया गया था। हालांकि, एफईटी के वास्तव में निर्मित होने से पहले सामग्री विज्ञान और निर्माण प्रौद्योगिकी को दशकों के अग्रिमों की आवश्यकता होगी।

JFET को पहली बार 1945 में हेनरिक वेलकर द्वारा एकस्व अधिकार कराया गया था।^[3] 1940 के दशक के दौरान, शोधकर्ता जॉन बार्डीन, वाल्टर हाउसर ब्रेटन, और विलियम शॉक्ले FET बनाने का प्रयास कर रहे थे, लेकिन अपने बार-बार के प्रयासों में असफल रहे। उन्होंने अपनी विफलताओं के कारणों का निदान करने के प्रयास के दौरान बिंदु-संपर्क प्रतिरोधान्तरित्र की खोज की। 1952 में JFET पर शॉकले के सैद्धांतिक उपचार के बाद, 1953 में जॉर्ज सी. डैसी और इयान मुनरो रॉस द्वारा एक कामकाजी व्यावहारिक JFET बनाया गया था।^[4]जापानी इंजीनियरों जून-इचि निशिजावा और वाई. वातानाबे ने 1950 में इसी तरह के उपकरण के लिए एक एकस्व अधिकार के लिए आवेदन किया जिसे स्थिर प्रेरण प्रतिरोधान्तरित्र (SIT) कहा गया। SIT एक छोटा प्रणाल वाला JFET का एक प्रकार है।^[4]

JFETs के साथ द्रुतगति, उच्‍च-वोल्टता स्विचिंग 2008 में सिलिकॉन कार्बाइड (SiC) विस्तृत-ऊर्जा अंतराल के व्यावसायिक परिचय के बाद तकनीकी रूप से व्यवहार्य हो गई। निर्माण में प्रारम्भिक कठिनाइयों के कारण - विशेष रूप से, विसंगतियां और कम उपज - सीआईसी जेएफईटी पहले उच्च लागत के साथ एक निकेत उत्पाद बना रहा। 2018 तक, इन विनिर्माण स्तिथियों को ज्यादातर हल कर लिया गया था। तब तक, SiC JFETs का उपयोग सामान्यतः पारंपरिक निम्‍न-वोल्टता सिलिकॉन मॉस्फेट के संयोजन में किया जाता था।^[5] इस संयोजन में, SiC JFET + Si मॉस्फेट उपकरणों में विस्तृत बैंड-अंतराल उपकरणों के साथ-साथ मॉस्फेट के आसान द्वार उत्तजन के लाभ हैं।^[5]

संरचना

JFET अर्धचालक सामग्री, डोपिंग (अर्धचालक) का एक लंबा प्रणाल है जिसमें धनात्मक विद्युत आवेश वाहकों या इलेक्ट्रॉन छिद्र (p-प्रकार), या नकारात्मक वाहकों या इलेक्ट्रॉन छेदn-प्रकार) की बहुतायत होती है। प्रत्येक छोर पर ओमिक संपर्क स्रोत (एस) और नाली (डी) बनाते हैं। एक पीएन संधि | पीएन-संधि प्रणाल के एक या दोनों किनारों पर बनता है, या प्रणाल के विपरीत डोपिंग वाले क्षेत्र का उपयोग करके और ओमिक द्वार संपर्क (जी) का उपयोग करके पक्षपाती होता है।

कार्य

एक एन-प्रणाल JFET की I-V विशेषताएं और आउटपुट प्लॉट

JFET ऑपरेशन की तुलना बगीचे की नली से की जा सकती है। क्रॉस सेक्शन (ज्यामिति) को कम करने के लिए एक नली के माध्यम से पानी के प्रवाह को निचोड़ कर नियंत्रित किया जा सकता है और जेएफईटी के माध्यम से विद्युत आवेश के प्रवाह को वर्तमान-वाही प्रणाल को संकुचित करके नियंत्रित किया जाता है। वर्तमान भी स्रोत और नाली के बीच विद्युत क्षेत्र पर निर्भर करता है (नली के दोनों छोर पर द्रव दबाव में अंतर के अनुरूप)। यह वर्तमान निर्भरता एक निश्चित लागू वोल्टेज के ऊपर आरेख में दिखाई गई विशेषताओं द्वारा समर्थित नहीं है। यह संतृप्ति क्षेत्र है, और जेएफईटी सामान्य रूप से इस निरंतर-वर्तमान क्षेत्र में संचालित होता है जहां उपकरण वर्तमान वास्तव में नाली-स्रोत वोल्टेज से अप्रभावित होता है। JFET इस निरंतर-वर्तमान विशेषता को संधि प्रतिरोधान्तरित्र और थर्मिओनिक ट्यूब (वाल्व) टेट्रोड और पेंटोड के साथ साझा करता है।

क्षेत्र प्रभाव (अर्धचालक) का उपयोग करके संवाहक प्रणाल का संकुचन पूरा किया जाता है: द्वार और स्रोत के बीच एक वोल्टेज द्वार-स्रोत पीएन-संधि को पश्चदिशिक बायस करने के लिए लागू किया जाता है, जिससे इस संधि की कमी परत को चौड़ा किया जाता है (ऊपर चित्र देखें), कंडक्टिंग प्रणाल पर अतिक्रमण करना और इसके क्रॉस-सेक्शनल क्षेत्र को प्रतिबंधित करना। कमी परत तथाकथित है क्योंकि यह मोबाइल वाहकों की कमी है और इसलिए व्यावहारिक उद्देश्यों के लिए विद्युत रूप से गैर-संचालन है।^[6] जब अवक्षय परत प्रवाहकत्त्व प्रणाल की चौड़ाई तक फैली होती है, तो पिंच-ऑफ हासिल हो जाती है और नाली-से-स्रोत चालन बंद हो जाता है। पिंच-ऑफ एक विशेष पश्चदिशिक बायस पर होता है (वी_GS) द्वार-स्रोत संधि का। पिंच-ऑफ वोल्टेज (वी_p) (दहलीज वोल्टेज के रूप में भी जाना जाता है^[7]^[8] या कट-ऑफ वोल्टेज^[9]^[10]^[11]) समान प्रकार के उपकरणों के बीच भी काफी भिन्न होता है। उदाहरण के लिए, वी_GS(off) Temic J202 उपकरण से भिन्न होता है −0.8 V को −4 V.^[12] विशिष्ट मान से भिन्न होते हैं −0.3 V को −10 V. (भ्रामक रूप से, पिंच-ऑफ वोल्टेज शब्द का उपयोग V को संदर्भित करने के लिए भी किया जाता है_DS मूल्य जो रैखिक और संतृप्ति क्षेत्रों को अलग करता है।^[10]^[11] एक एन-प्रणाल उपकरण को बंद करने के लिए एक नकारात्मक द्वार-सोर्स वोल्टेज (वी की आवश्यकता होती है_GS). इसके विपरीत, एक पी-प्रणाल उपकरण को बंद करने के लिए सकारात्मक वी की आवश्यकता होती है_GS.

सामान्य ऑपरेशन में, द्वार द्वारा विकसित विद्युत क्षेत्र कुछ हद तक स्रोत-नाली प्रवाहकत्त्व को अवरुद्ध करता है।

कुछ JFET उपकरण स्रोत और नाली के संबंध में सममित हैं।

योजनाबद्ध प्रतीक

File:JFET N-dep symbol.svg

एन-प्रणाल जेएफईटी के लिए इलेक्ट्रॉनिक प्रतीक

Error creating thumbnail:

पी-प्रणाल JFET के लिए सर्किट प्रतीक

JFET द्वार को कभी-कभी प्रणाल के बीच में खींचा जाता है (इन उदाहरणों में नाली या स्रोत इलेक्ट्रोड के बजाय)। यह समरूपता बताती है कि नाली और स्रोत विनिमेय हैं, इसलिए प्रतीक का उपयोग केवल उन जेएफईटी के लिए किया जाना चाहिए जहां वे वास्तव में विनिमेय हैं।

प्रतीक एक सर्कल के अंदर खींचा जा सकता है (एक असतत उपकरण के लिफाफे का प्रतिनिधित्व करता है) यदि संलग्नक सर्किट फ़ंक्शन के लिए महत्वपूर्ण है, जैसे कि एक ही पैकेज में दोहरे मिलान वाले घटक।^[13] हर मामले में तीर का सिरा प्रणाल और द्वार के बीच बने पी-एन संधि की ध्रुवीयता को दर्शाता है। एक साधारण डायोड की तरह, तीर P से N की ओर इंगित करता है, आगे-पक्षपाती होने पर विद्युत धारा#पारंपरिक धारा की दिशा। एक अंग्रेजी स्मरक यह है कि एन-प्रणाल उपकरण का तीर इंगित करता है।

अन्य प्रतिरोधान्तरित्र के साथ तुलना

कमरे के तापमान पर, JFET द्वार विद्युत प्रवाह (द्वार-टू-प्रणाल पी-एन संधि का रिवर्स लीकेज) MOSFET (जिसमें द्वार और प्रणाल के बीच इंसुलेटिंग ऑक्साइड होता है) के बराबर होता है, लेकिन बाइपोलर संधि के बेस विद्युत प्रवाह से बहुत कम प्रतिरोधान्तरित्र। JFET में MOSFET की तुलना में उच्च लाभ (transconductance) है, साथ ही कम झिलमिलाहट शोर है, और इसलिए इसका उपयोग कुछ कम-शोर (भौतिकी), उच्च निविष्ट-प्रतिबाधा ऑपरेशनल एंप्लीफायर | ऑप-एम्प्स में किया जाता है। इसके अतिरिक्त JFET में स्थैतिक आवेश निर्माण से क्षति होने की संभावना कम होती है।^[14]

गणितीय मॉडल

रैखिक ओमिक क्षेत्र

एक छोटे वोल्टेज V के कारण N-JFET में विद्युत प्रवाह_DS (यानी, रैखिक या ओमिक में^[15] या ट्रायोड क्षेत्र^[7] विद्युत चालकता की सामग्री के आयताकार बार के रूप में प्रणाल का इलाज करके दिया जाता है $qN_{d}\mu _{n}$ :^[16] : $I_{\text{D}}={\frac {bW}{L}}qN_{d}\mu _{n}V_{\text{DS}},$ कहाँ

मैं_D = नाली-स्रोत वर्तमान,

b = दिए गए द्वार वोल्टेज के लिए प्रणाल की मोटाई,

डब्ल्यू = प्रणाल चौड़ाई,

एल = प्रणाल की लंबाई,

क्यू = इलेक्ट्रॉन चार्ज = 1.6×10⁻¹⁹ सी

एम_n= इलेक्ट्रॉन गतिशीलता,

एन_d= n-टाइप डोपिंग (दाता) एकाग्रता,

वी_P = पिंच-ऑफ वोल्टेज।

फिर रैखिक क्षेत्र में नाली की धारा को अनुमानित किया जा सकता है

I_{\text{D}}={\frac {bW}{L}}qN_{d}\mu _{n}V_{\text{DS}}={\frac {aW}{L}}qN_{d}\mu _{n}\left(1-{\sqrt {\frac {V_{\text{GS}}}{V_{\text{P}}}}}\right)V_{\text{DS}}.

के अनुसार $I_{\text{DSS}}$ , नाली वर्तमान के रूप में व्यक्त किया जा सकता है^{[citation needed]}

I_{\text{D}}={\frac {2I_{\text{DSS}}}{V_{\text{P}}^{2}}}\left(V_{\text{GS}}-V_{\text{P}}-{\frac {V_{\text{DS}}}{2}}\right)V_{\text{DS}}.

निरंतर-वर्तमान क्षेत्र

संतृप्ति या सक्रिय में नाली वर्तमान^[17]^[7]या चुटकी बंद क्षेत्र^[18] द्वार बायस के संदर्भ में अक्सर अनुमान लगाया जाता है^[16]

I_{\text{DS}}=I_{\text{DSS}}\left(1-{\frac {V_{\text{GS}}}{V_{\text{P}}}}\right)^{2},

जहां मैं_DSS शून्य द्वार-स्रोत वोल्टेज पर संतृप्ति वर्तमान है, यानी अधिकतम वर्तमान जो FET के माध्यम से नाली से स्रोत तक किसी भी (अनुमेय) नाली-से-स्रोत वोल्टेज पर प्रवाहित हो सकता है (देखें, उदाहरण के लिए, ऊपर I-V विशेषता आरेख)।

संतृप्ति क्षेत्र में, JFET अपवाहिका विद्युत प्रवाह द्वार-सोर्स वोल्टेज से सबसे अधिक प्रभावित होता है और अपवाहिका-सोर्स वोल्टेज से बमुश्किल प्रभावित होता है।

यदि प्रणाल डोपिंग एक समान है, जैसे कि कमी क्षेत्र की मोटाई द्वार-स्रोत वोल्टेज के निरपेक्ष मान के वर्गमूल के अनुपात में बढ़ेगी, तो प्रणाल मोटाई b को शून्य-पूर्वाग्रह प्रणाल मोटाई a के संदर्भ में व्यक्त किया जा सकता है। जैसा^[19]^{[failed verification]}

b=a\left(1-{\sqrt {\frac {V_{\text{GS}}}{V_{\text{P}}}}}\right),

कहाँ

वी_P पिंच-ऑफ वोल्टेज है – द्वार-सोर्स वोल्टेज जिस पर प्रणाल की मोटाई शून्य हो जाती है,

शून्य द्वार-स्रोत वोल्टेज पर प्रणाल की मोटाई है।

पारगमन

संधि FET के लिए ट्रांसकंडक्शन द्वारा दिया गया है

g_{\text{m}}={\frac {2I_{\text{DSS}}}{|V_{\text{P}}|}}\left(1-{\frac {V_{\text{GS}}}{V_{\text{P}}}}\right),

कहाँ $V_{\text{P}}$ पिंचऑफ़ वोल्टेज है, और I_DSS अधिकतम अपवाह धारा है। इसे भी कहा जाता है $g_{\text{fs}}$ या $y_{\text{fs}}$ (transadmission के लिए)।^[20]

यह भी देखें

लगातार-वर्तमान डायोड
फ़ेट्रॉन
एमओएसएफईटी
मेसफेट

संदर्भ

↑ Hall, John. "असतत जेएफईटी" (PDF). linearsystems.com. Archived (PDF) from the original on 2022-10-09.
↑ "जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर". Electronics Tutorials. Archived from the original on 2022-01-31. Retrieved 2022-06-19.
↑ Grundmann, Marius (2010). सेमीकंडक्टर का भौतिकी. Springer-Verlag. ISBN 978-3-642-13884-3.
↑ ^4.0 ^4.1 Junction Field-Effect Devices, Semiconductor Devices for Power Conditioning, 1982.
↑ ^5.0 ^5.1 Flaherty, Nick (October 18, 2018), "Third generation SiC JFET adds 1200 V and 650 V options", EeNews Power Management.
↑ For a discussion of JFET structure and operation, see for example D. Chattopadhyay (2006). "§13.2 Junction field-effect transistor (JFET)". Electronics (fundamentals and applications). New Age International. pp. 269 ff. ISBN 978-8122417807.
↑ ^7.0 ^7.1 ^7.2 "जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर (JFET)" (PDF). ETEE3212 Lecture Notes. Archived (PDF) from the original on 2022-10-09. value of v_GS ... for which the channel is completely depleted ... is called the threshold, or pinch-off, voltage and occurs at v_GS = V_GS(OFF). ... This linear region of operation is called ohmic (or sometimes triode) ... Beyond the knee of the ohmic region, the curves become essentially flat in the active (or saturation) region of operation.
↑ Sedra, Adel S.; Smith, Kenneth C. "5.11 THE JUNCTION FIELD-EFFECT TRANSISTOR (JFET)" (PDF). माइक्रोइलेक्ट्रॉनिक सर्किट. Archived (PDF) from the original on 2022-10-09. At this value of v_GS the channel is completely depleted ... For JFETs the threshold voltage is called the pinch-off voltage and is denoted V_P.
↑ Horowitz, Paul; Hill, Winfield (1989). इलेक्ट्रॉनिक्स की कला (2nd ed.). Cambridge [England]: Cambridge University Press. p. 120. ISBN 0-521-37095-7. OCLC 19125711. For JFETs the gate-source voltage at which drain current approaches zero is called the "gate-source cutoff voltage", V_GS(OFF), or the "pinch-off voltage", V_P ... For enhancement-mode MOSFETs the analogous quantity is the "threshold voltage"
↑ ^10.0 ^10.1 Mehta, V. K.; Mehta, Rohit (2008). "19 Field Effect Transistors" (PDF). इलेक्ट्रॉनिक्स के सिद्धांत (11th ed.). S. Chand. pp. 513–514. ISBN 978-8121924504. OCLC 741256429. Archived (PDF) from the original on 2022-10-09. Pinch off Voltage (V_P). It is the minimum drain–source voltage at which the drain current essentially becomes constant. ... Gate–source cut off voltage V_{GS (off)}. It is the gate–source voltage where the channel is completely cut off and the drain current becomes zero.
↑ ^11.0 ^11.1 U. A. Bakshi; A. P. Godse (2008). इलेक्ट्रॉनिक्स इंजीनियरिंग (in English). Technical Publications. p. 10. ISBN 978-81-8431-503-5. Do not confuse cutoff with pinch off. The pinch-off voltage V_P is the value of the V_DS at which the drain current reaches a constant value for a given value of V_GS. ... The cutoff voltage V_GS(off) is the value of V_GS at which the drain current is 0.
↑ "J201 data sheet" (PDF). Archived (PDF) from the original on 2022-10-09. Retrieved 2021-01-22.
↑ "A4.11 Envelope or Enclosure". ANSI Y32.2-1975 (PDF). Archived (PDF) from the original on 2022-10-09. The envelope or enclosure symbol may be omitted from a symbol referencing this paragraph, where confusion would not result
↑ Kopp, Emilie (2019-01-16). "What's the difference between a MOSFET and a JFET?". Power Electronic Tips. Archived from the original on 2021-05-17. Retrieved 2022-06-16.
↑ "FET ट्रांजिस्टर का ओमिक क्षेत्र क्या है". www.learningaboutelectronics.com. Retrieved 2020-12-13. ohmic region ... also called the linear region
↑ ^16.0 ^16.1 Balbir Kumar and Shail B. Jain (2013). इलेक्ट्रॉनिक उपकरण और सर्किट. PHI Learning Pvt. Ltd. pp. 342–345. ISBN 9788120348448.
↑ "जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर". Electronics Tutorials. Saturation or Active Region
↑ Scholberg, Kate (2017-03-23). "What is the meaning of "pinch-off region"?". The "pinch-off region" (or "saturation region") refers to operation of a FET with $V_{ds}$ more than a few volts.
↑ Storr, Wayne (2013-09-03). "जंक्शन फील्ड इफेक्ट ट्रांजिस्टर या JFET ट्यूटोरियल". Basic Electronics Tutorials (in English). Retrieved 2022-10-07.
↑ Kirt Blattenberger RF Cafe. "JFETS: How They Work, How to Use Them, May 1969 Radio-Electronics" (in English). Retrieved 2021-01-04. y_fs – Small-signal, common-source, forward transadmittance (sometimes called g_fs-transconductance)

बाहरी संबंध

File:Commons-logo.svg Media related to जेएफईटी at Wikimedia Commons
Physics 111 Laboratory -- JFET Circuits I
Interactive Explanation of n-channel JFET
Introduction to Junction Field-effect Transistors

[1] Hall, John. "असतत जेएफईटी" (PDF). linearsystems.com. Archived (PDF) from the original on 2022-10-09.

[2] "जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर". Electronics Tutorials. Archived from the original on 2022-01-31. Retrieved 2022-06-19.

[3] Grundmann, Marius (2010). सेमीकंडक्टर का भौतिकी. Springer-Verlag. ISBN 978-3-642-13884-3.

[sit-4] 4.0 ^4.1 Junction Field-Effect Devices, Semiconductor Devices for Power Conditioning, 1982.

[Flaherty2018-5] 5.0 ^5.1 Flaherty, Nick (October 18, 2018), "Third generation SiC JFET adds 1200 V and 650 V options", EeNews Power Management.

[JFET-6] For a discussion of JFET structure and operation, see for example D. Chattopadhyay (2006). "§13.2 Junction field-effect transistor (JFET)". Electronics (fundamentals and applications). New Age International. pp. 269 ff. ISBN 978-8122417807.

[:2-7] 7.0 ^7.1 ^7.2 "जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर (JFET)" (PDF). ETEE3212 Lecture Notes. Archived (PDF) from the original on 2022-10-09. value of v_GS ... for which the channel is completely depleted ... is called the threshold, or pinch-off, voltage and occurs at v_GS = V_GS(OFF). ... This linear region of operation is called ohmic (or sometimes triode) ... Beyond the knee of the ohmic region, the curves become essentially flat in the active (or saturation) region of operation.

[8] Sedra, Adel S.; Smith, Kenneth C. "5.11 THE JUNCTION FIELD-EFFECT TRANSISTOR (JFET)" (PDF). माइक्रोइलेक्ट्रॉनिक सर्किट. Archived (PDF) from the original on 2022-10-09. At this value of v_GS the channel is completely depleted ... For JFETs the threshold voltage is called the pinch-off voltage and is denoted V_P.

[9] Horowitz, Paul; Hill, Winfield (1989). इलेक्ट्रॉनिक्स की कला (2nd ed.). Cambridge [England]: Cambridge University Press. p. 120. ISBN 0-521-37095-7. OCLC 19125711. For JFETs the gate-source voltage at which drain current approaches zero is called the "gate-source cutoff voltage", V_GS(OFF), or the "pinch-off voltage", V_P ... For enhancement-mode MOSFETs the analogous quantity is the "threshold voltage"

[:0-10] 10.0 ^10.1 Mehta, V. K.; Mehta, Rohit (2008). "19 Field Effect Transistors" (PDF). इलेक्ट्रॉनिक्स के सिद्धांत (11th ed.). S. Chand. pp. 513–514. ISBN 978-8121924504. OCLC 741256429. Archived (PDF) from the original on 2022-10-09. Pinch off Voltage (V_P). It is the minimum drain–source voltage at which the drain current essentially becomes constant. ... Gate–source cut off voltage V_{GS (off)}. It is the gate–source voltage where the channel is completely cut off and the drain current becomes zero.

[:1-11] 11.0 ^11.1 U. A. Bakshi; A. P. Godse (2008). इलेक्ट्रॉनिक्स इंजीनियरिंग (in English). Technical Publications. p. 10. ISBN 978-81-8431-503-5. Do not confuse cutoff with pinch off. The pinch-off voltage V_P is the value of the V_DS at which the drain current reaches a constant value for a given value of V_GS. ... The cutoff voltage V_GS(off) is the value of V_GS at which the drain current is 0.

[12] "J201 data sheet" (PDF). Archived (PDF) from the original on 2022-10-09. Retrieved 2021-01-22.

[13] "A4.11 Envelope or Enclosure". ANSI Y32.2-1975 (PDF). Archived (PDF) from the original on 2022-10-09. The envelope or enclosure symbol may be omitted from a symbol referencing this paragraph, where confusion would not result

[14] Kopp, Emilie (2019-01-16). "What's the difference between a MOSFET and a JFET?". Power Electronic Tips. Archived from the original on 2021-05-17. Retrieved 2022-06-16.

[15] "FET ट्रांजिस्टर का ओमिक क्षेत्र क्या है". www.learningaboutelectronics.com. Retrieved 2020-12-13. ohmic region ... also called the linear region

[kumar-16] 16.0 ^16.1 Balbir Kumar and Shail B. Jain (2013). इलेक्ट्रॉनिक उपकरण और सर्किट. PHI Learning Pvt. Ltd. pp. 342–345. ISBN 9788120348448.

[17] "जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर". Electronics Tutorials. Saturation or Active Region

[18] Scholberg, Kate (2017-03-23). "What is the meaning of "pinch-off region"?". The "pinch-off region" (or "saturation region") refers to operation of a FET with $V_{ds}$ more than a few volts.

[19] Storr, Wayne (2013-09-03). "जंक्शन फील्ड इफेक्ट ट्रांजिस्टर या JFET ट्यूटोरियल". Basic Electronics Tutorials (in English). Retrieved 2022-10-07.

[20] Kirt Blattenberger RF Cafe. "JFETS: How They Work, How to Use Them, May 1969 Radio-Electronics" (in English). Retrieved 2021-01-04. y_fs – Small-signal, common-source, forward transadmittance (sometimes called g_fs-transconductance)

[1]

[2]

[3]

[4]

[5]

[6]

[7]

[8]

[9]

[10]

[11]

[12]

[13]

[14]

[15]

[16]

[17]

[18]

[19]

[20]

@@ Line 14: / Line 14: @@
 }}
-जंक्शन-गेट [[ फील्ड इफ़ेक्ट ट्रांजिस्टर ]] (JFET) फील्ड-इफेक्ट ट्रांजिस्टर के सबसे सरल प्रकारों में से एक है।<ref>{{cite web |url=http://www.linearsystems.com/lsdata/others/LIS_White_Paper_Consider_Discrete_JFET.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://www.linearsystems.com/lsdata/others/LIS_White_Paper_Consider_Discrete_JFET.pdf |archive-date=2022-10-09 |url-status=live |title=असतत जेएफईटी|last=Hall |first=John |website=linearsystems.com}}</ref> JFETs तीन-टर्मिनल [[अर्ध-परिचालक]] डिवाइस हैं जिनका उपयोग [[ इलेक्ट्रानिक्स ]] नियंत्रित [[ बदलना ]] या [[वोल्टेज]]-नियंत्रित अवरोधक के रूप में या [[एम्पलीफायर]] बनाने के लिए किया जा सकता है।
+संधि-द्वार [[ फील्ड इफ़ेक्ट ट्रांजिस्टर |क्षेत्र प्रभाव प्रतिरोधान्तरित्र]] (JFET) [[ फील्ड इफ़ेक्ट ट्रांजिस्टर |क्षेत्र प्रभाव प्रतिरोधान्तरित्र]] के सबसे सरल प्रकारों में से एक है।<ref>{{cite web |url=http://www.linearsystems.com/lsdata/others/LIS_White_Paper_Consider_Discrete_JFET.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://www.linearsystems.com/lsdata/others/LIS_White_Paper_Consider_Discrete_JFET.pdf |archive-date=2022-10-09 |url-status=live |title=असतत जेएफईटी|last=Hall |first=John |website=linearsystems.com}}</ref> JFETs त्रि अंतक [[अर्ध-परिचालक]] उपकरण हैं जिनका उपयोग [[ इलेक्ट्रानिक्स |इलेक्ट्रानिक्स]] नियंत्रित [[ बदलना |स्विच]] या [[वोल्टेज]]-नियंत्रित अवरोधक के रूप में या [[एम्पलीफायर|प्रवर्धक]] बनाने के लिए किया जा सकता है।
-[[द्विध्रुवी जंक्शन ट्रांजिस्टर]] के विपरीत, जेएफईटी विशेष रूप से वोल्टेज-नियंत्रित होते हैं, जिसमें उन्हें एक [[ बयाझिंग ]] [[विद्युत प्रवाह]] की आवश्यकता नहीं होती है। स्रोत और ड्रेन [[टर्मिनल (इलेक्ट्रॉनिक्स)]] के बीच एक [[अर्धचालक]] चैनल के माध्यम से विद्युत आवेश प्रवाहित होता है। एक गेट टर्मिनल पर रिवर्स बायस वोल्टेज लगाने से, चैनल चैनल लंबाई मॉडुलन होता है, जिससे विद्युत प्रवाह बाधित होता है या पूरी तरह से बंद हो जाता है। एक JFET आमतौर पर तब संचालित होता है जब इसके गेट और स्रोत टर्मिनलों के बीच शून्य वोल्टेज होता है। यदि इसके गेट और स्रोत टर्मिनलों के बीच उचित विद्युत ध्रुवता का संभावित अंतर लागू किया जाता है, तो JFET वर्तमान प्रवाह के लिए अधिक प्रतिरोधी होगा, जिसका अर्थ है कि स्रोत और नाली टर्मिनलों के बीच चैनल में कम धारा प्रवाहित होगी।
+[[द्विध्रुवी जंक्शन ट्रांजिस्टर|द्विध्रुवी संधि प्रतिरोधान्तरित्र]] के विपरीत, जेएफईटी विशेष रूप से वोल्टेज-नियंत्रित होते हैं, जिसमें उन्हें [[ बयाझिंग |अभिनतीकरण]] [[विद्युत प्रवाह]] की आवश्यकता नहीं होती है। स्रोत और अपवाहिका [[टर्मिनल (इलेक्ट्रॉनिक्स)|अवसानक (इलेक्ट्रॉनिक्स)]] के बीच एक [[अर्धचालक]] प्रणाल के माध्यम से विद्युत आवेश प्रवाहित होता है। एक द्वार अवसानक पर पश्चदिशिक बायस वोल्टेज लगाने से, प्रणाल लंबाई मॉडुलन होता है, जिससे विद्युत प्रवाह बाधित होता है या पूरी तरह से बंद हो जाता है। JFET सामान्यतः तब संचालित होता है जब इसके द्वार और स्रोत अवसानकों के बीच शून्य वोल्टेज होता है। यदि इसके द्वार और स्रोत अवसानकों के बीच उचित विद्युत ध्रुवता का संभावित अंतर लागू किया जाता है, तो JFET वर्तमान प्रवाह के लिए अधिक प्रतिरोधी होगा, जिसका अर्थ है कि स्रोत और नाली अवसानकों के बीच प्रणाल में कम धारा प्रवाहित होगी।
-जेएफईटी को कभी-कभी कमी-मोड डिवाइस के रूप में जाना जाता है, क्योंकि वे एक कमी क्षेत्र के सिद्धांत पर भरोसा करते हैं, जो बहुसंख्यक चार्ज वाहक से रहित है। करंट को प्रवाहित करने के लिए [[रिक्तीकरण क्षेत्र]] को बंद करना पड़ता है।
+जेएफईटी को कभी-कभी ह्रासमान उपकरण के रूप में जाना जाता है, क्योंकि वे एक ह्रासमान क्षेत्र के सिद्धांत पर भरोसा करते हैं, जो बहुसंख्यक चार्ज वाहक से रहित है। विद्युत प्रवाह को प्रवाहित करने के लिए [[रिक्तीकरण क्षेत्र]] को बंद करना पड़ता है।
-जेएफईटी में एक [[एन-टाइप सेमीकंडक्टर]]|एन-टाइप या [[पी-प्रकार अर्धचालक]]|पी-टाइप चैनल हो सकता है। एन-टाइप में, यदि गेट पर लगाया गया वोल्टेज स्रोत के संबंध में ऋणात्मक है, तो करंट कम हो जाएगा (इसी तरह पी-टाइप में, यदि गेट पर लगाया गया वोल्टेज स्रोत के संबंध में सकारात्मक है)। क्योंकि एक [[सामान्य स्रोत]] या [[सामान्य नाली]] विन्यास में JFET में एक बड़ा इनपुट प्रतिबाधा है<ref>{{Cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |url-status=live |archive-url=https://web.archive.org/web/20220131124209/https://www.electronics-tutorials.ws/transistor/tran_5.html |archive-date=2022-01-31 |access-date=2022-06-19 |website=Electronics Tutorials}}</ref> (कभी-कभी 10 के क्रम में<sup>10</sup> [[ओम]]), गेट के इनपुट के रूप में उपयोग किए जाने वाले सर्किट से थोड़ा करंट खींचा जाता है।
+जेएफईटी में एक n-प्रकार या [[पी-प्रकार अर्धचालक|p-प्रकार अर्धचालक]] प्रणाल हो सकता है। n-टाइप में, यदि द्वार पर लगाया गया वोल्टेज स्रोत के संबंध में ऋणात्मक है, तो विद्युत प्रवाह कम हो जाएगा (इसी तरह p-टाइप में, यदि द्वार पर लगाया गया वोल्टेज स्रोत के संबंध में सकारात्मक है)। क्योंकि एक [[सामान्य स्रोत]] या [[सामान्य नाली]] विन्यास में JFET में एक बड़ा निविष्ट प्रतिबाधा है<ref>{{Cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |url-status=live |archive-url=https://web.archive.org/web/20220131124209/https://www.electronics-tutorials.ws/transistor/tran_5.html |archive-date=2022-01-31 |access-date=2022-06-19 |website=Electronics Tutorials}}</ref> (कभी-कभी 10<sup>10</sup> [[ओम]] के क्रम में), द्वार के निविष्ट के रूप में उपयोग किए जाने वाले विद्युत परिपथ से थोड़ा विद्युत प्रवाह खींचा जाता है।
 == इतिहास ==
-और 1930 के दशक में [[ जूलियस एडगर लिलियनफेल्ड ]] द्वारा एफईटी जैसे उपकरणों का उत्तराधिकार पेटेंट कराया गया था। हालांकि, एफईटी के वास्तव में निर्मित होने से पहले सामग्री विज्ञान और निर्माण प्रौद्योगिकी को दशकों के अग्रिमों की आवश्यकता होगी।
+और 1930 के दशक में [[ जूलियस एडगर लिलियनफेल्ड |जूलियस एडगर लिलियनफेल्ड]] द्वारा एफईटी जैसे उपकरणों का उत्तराधिकार एकस्व अधिकार (पेटेंट) कराया गया था। हालांकि, एफईटी के वास्तव में निर्मित होने से पहले सामग्री विज्ञान और निर्माण प्रौद्योगिकी को दशकों के अग्रिमों की आवश्यकता होगी।
+JFET को पहली बार 1945 में [[हेनरिक वेलकर]] द्वारा एकस्व अधिकार कराया गया था।<ref>{{cite book |title=सेमीकंडक्टर का भौतिकी|author=Grundmann, Marius|isbn=978-3-642-13884-3 |publisher=Springer-Verlag|year=2010}}</ref> 1940 के दशक के दौरान, शोधकर्ता [[जॉन बार्डीन]], [[वाल्टर हाउसर ब्रेटन]], और [[विलियम शॉक्ले]] FET बनाने का प्रयास कर रहे थे, लेकिन अपने बार-बार के प्रयासों में असफल रहे। उन्होंने अपनी विफलताओं के कारणों का निदान करने के प्रयास के दौरान [[बिंदु-संपर्क ट्रांजिस्टर|बिंदु-संपर्क प्रतिरोधान्तरित्र]] की खोज की। 1952 में JFET पर शॉकले के सैद्धांतिक उपचार के बाद, 1953 में जॉर्ज सी. डैसी और इयान मुनरो रॉस द्वारा एक कामकाजी व्यावहारिक JFET बनाया गया था।<ref name="sit"/>जापानी इंजीनियरों  [[आदेश-स्थिति निशिजावा|जून-इचि निशिजावा]] और वाई. वातानाबे ने 1950 में इसी तरह के उपकरण के लिए एक एकस्व अधिकार के लिए आवेदन किया जिसे [[ स्थिर प्रेरण ट्रांजिस्टर |स्थिर प्रेरण प्रतिरोधान्तरित्र]] (SIT) कहा गया। SIT एक छोटा प्रणाल वाला JFET का एक प्रकार है।<ref name="sit">[https://link.springer.com/chapter/10.1007%2F978-1-4684-7263-9_11#page-1 Junction Field-Effect Devices], ''Semiconductor Devices for Power Conditioning'', 1982.</ref>
+JFETs के साथ द्रुतगति, उच्‍च-वोल्टता स्विचिंग 2008 में सिलिकॉन कार्बाइड (SiC) [[वाइड-बैंडगैप सेमीकंडक्टर|विस्तृत-ऊर्जा अंतराल]] के व्यावसायिक परिचय के बाद तकनीकी रूप से व्यवहार्य हो गई। निर्माण में प्रारम्भिक कठिनाइयों के कारण - विशेष रूप से, विसंगतियां और कम उपज - सीआईसी जेएफईटी पहले उच्च लागत के साथ एक निकेत उत्पाद बना रहा। 2018 तक, इन विनिर्माण स्तिथियों को ज्यादातर हल कर लिया गया था। तब तक, SiC JFETs का उपयोग सामान्यतः पारंपरिक निम्‍न-वोल्टता सिलिकॉन मॉस्फेट के संयोजन में किया जाता था।<ref name="Flaherty2018">{{citation|last=Flaherty|first=Nick|date=October 18, 2018|title=Third generation SiC JFET adds 1200 V and 650 V options|periodical=EeNews Power Management|url=https://www.eenewspower.com/news/third-generation-sic-jfet-adds-1200-v-and-650-v-options}}.</ref> इस संयोजन में, SiC JFET + Si मॉस्फेट उपकरणों में विस्तृत बैंड-अंतराल उपकरणों के साथ-साथ मॉस्फेट के आसान द्वार उत्तजन के लाभ हैं।<ref name="Flaherty2018" />
-JFET को पहली बार 1945 में [[हेनरिक वेलकर]] द्वारा पेटेंट कराया गया था।<ref>{{cite book |title=सेमीकंडक्टर का भौतिकी|author=Grundmann, Marius|isbn=978-3-642-13884-3 |publisher=Springer-Verlag|year=2010}}</ref> 1940 के दशक के दौरान, शोधकर्ता [[जॉन बार्डीन]], [[वाल्टर हाउसर ब्रेटन]], और [[विलियम शॉक्ले]] FET बनाने की कोशिश कर रहे थे, लेकिन अपने बार-बार के प्रयासों में असफल रहे। उन्होंने अपनी विफलताओं के कारणों का निदान करने की कोशिश के दौरान [[बिंदु-संपर्क ट्रांजिस्टर]] की खोज की। 1952 में JFET पर शॉकले के सैद्धांतिक उपचार के बाद, 1953 में जॉर्ज सी. डैसी और इयान मुनरो रॉस | इयान एम. रॉस द्वारा एक कामकाजी व्यावहारिक JFET बनाया गया था।<ref name="sit"/>जापानी इंजीनियरों [[आदेश-स्थिति निशिजावा]] और वाई. वातानाबे ने 1950 में इसी तरह के उपकरण के लिए एक पेटेंट के लिए आवेदन किया जिसे [[ स्थिर प्रेरण ट्रांजिस्टर ]] (SIT) कहा गया। SIT एक छोटा चैनल वाला JFET का एक प्रकार है।<ref name="sit">[https://link.springer.com/chapter/10.1007%2F978-1-4684-7263-9_11#page-1 Junction Field-Effect Devices], ''Semiconductor Devices for Power Conditioning'', 1982.</ref>
-JFETs के साथ हाई-स्पीड, हाई-वोल्टेज स्विचिंग 2008 में सिलिकॉन कार्बाइड # पावर इलेक्ट्रॉनिक डिवाइसेस (SiC) [[वाइड-बैंडगैप सेमीकंडक्टर]] | वाइड-बैंडगैप डिवाइसेस के व्यावसायिक परिचय के बाद तकनीकी रूप से व्यवहार्य हो गई। निर्माण में शुरुआती कठिनाइयों के कारण - विशेष रूप से, विसंगतियां और कम उपज - सीआईसी जेएफईटी पहले उच्च लागत के साथ एक आला उत्पाद बना रहा। 2018 तक, इन विनिर्माण मुद्दों को ज्यादातर हल कर लिया गया था। तब तक, SiC JFETs का उपयोग आमतौर पर पारंपरिक लो-वोल्टेज सिलिकॉन MOSFETs के संयोजन में किया जाता था।<ref name="Flaherty2018">{{citation|last=Flaherty|first=Nick|date=October 18, 2018|title=Third generation SiC JFET adds 1200 V and 650 V options|periodical=EeNews Power Management|url=https://www.eenewspower.com/news/third-generation-sic-jfet-adds-1200-v-and-650-v-options}}.</ref> इस संयोजन में, SiC JFET + Si MOSFET उपकरणों में विस्तृत बैंड-गैप उपकरणों के साथ-साथ MOSFETs के आसान गेट ड्राइव के फायदे हैं।<ref name="Flaherty2018" />
 == संरचना ==
-JFET सेमीकंडक्टर सामग्री, [[डोपिंग (सेमीकंडक्टर)]] का एक लंबा चैनल है जिसमें धनात्मक विद्युत आवेश वाहकों या [[इलेक्ट्रॉन]] छिद्र (p-प्रकार), या नकारात्मक वाहकों या [[इलेक्ट्रॉन छेद]]n-प्रकार) की बहुतायत होती है। प्रत्येक छोर पर [[ओमिक संपर्क]] स्रोत (एस) और नाली (डी) बनाते हैं। एक [[पीएन जंक्शन]] | पीएन-जंक्शन चैनल के एक या दोनों किनारों पर बनता है, या चैनल के विपरीत डोपिंग वाले क्षेत्र का उपयोग करके और ओमिक गेट संपर्क (जी) का उपयोग करके पक्षपाती होता है।
+'''JFET अर्धचालक सामग्री''', [[डोपिंग (सेमीकंडक्टर)|डोपिंग (अर्धचालक)]] का एक लंबा प्रणाल है जिसमें धनात्मक विद्युत आवेश वाहकों या [[इलेक्ट्रॉन]] छिद्र (p-प्रकार), या नकारात्मक वाहकों या [[इलेक्ट्रॉन छेद]]n-प्रकार) की बहुतायत होती है। प्रत्येक छोर पर [[ओमिक संपर्क]] स्रोत (एस) और नाली (डी) बनाते हैं। एक [[पीएन जंक्शन|पीएन संधि]] | पीएन-संधि प्रणाल के एक या दोनों किनारों पर बनता है, या प्रणाल के विपरीत डोपिंग वाले क्षेत्र का उपयोग करके और ओमिक द्वार संपर्क (जी) का उपयोग करके पक्षपाती होता है।
 == कार्य ==
-[[Image:JFET n-channel en.svg|thumb|280px|एक एन-चैनल JFET की I-V विशेषताएं और आउटपुट प्लॉट]]JFET ऑपरेशन की तुलना बगीचे की नली से की जा सकती है। [[क्रॉस सेक्शन (ज्यामिति)]] को कम करने के लिए एक नली के माध्यम से पानी के प्रवाह को निचोड़ कर नियंत्रित किया जा सकता है और जेएफईटी के माध्यम से विद्युत आवेश के प्रवाह को वर्तमान-वाही चैनल को संकुचित करके नियंत्रित किया जाता है। वर्तमान भी स्रोत और नाली के बीच विद्युत क्षेत्र पर निर्भर करता है (नली के दोनों छोर पर द्रव दबाव में अंतर के अनुरूप)। यह वर्तमान निर्भरता एक निश्चित लागू वोल्टेज के ऊपर आरेख में दिखाई गई विशेषताओं द्वारा समर्थित नहीं है। यह संतृप्ति क्षेत्र है, और जेएफईटी सामान्य रूप से इस निरंतर-वर्तमान क्षेत्र में संचालित होता है जहां डिवाइस वर्तमान वास्तव में नाली-स्रोत वोल्टेज से अप्रभावित होता है। JFET इस निरंतर-वर्तमान विशेषता को जंक्शन ट्रांजिस्टर और थर्मिओनिक ट्यूब (वाल्व) टेट्रोड और पेंटोड के साथ साझा करता है।
+[[Image:JFET n-channel en.svg|thumb|280px|एक एन-प्रणाल JFET की I-V विशेषताएं और आउटपुट प्लॉट]]JFET ऑपरेशन की तुलना बगीचे की नली से की जा सकती है। [[क्रॉस सेक्शन (ज्यामिति)]] को कम करने के लिए एक नली के माध्यम से पानी के प्रवाह को निचोड़ कर नियंत्रित किया जा सकता है और जेएफईटी के माध्यम से विद्युत आवेश के प्रवाह को वर्तमान-वाही प्रणाल को संकुचित करके नियंत्रित किया जाता है। वर्तमान भी स्रोत और नाली के बीच विद्युत क्षेत्र पर निर्भर करता है (नली के दोनों छोर पर द्रव दबाव में अंतर के अनुरूप)। यह वर्तमान निर्भरता एक निश्चित लागू वोल्टेज के ऊपर आरेख में दिखाई गई विशेषताओं द्वारा समर्थित नहीं है। यह संतृप्ति क्षेत्र है, और जेएफईटी सामान्य रूप से इस निरंतर-वर्तमान क्षेत्र में संचालित होता है जहां उपकरण वर्तमान वास्तव में नाली-स्रोत वोल्टेज से अप्रभावित होता है। JFET इस निरंतर-वर्तमान विशेषता को संधि प्रतिरोधान्तरित्र और थर्मिओनिक ट्यूब (वाल्व) टेट्रोड और पेंटोड के साथ साझा करता है।
-क्षेत्र प्रभाव (सेमीकंडक्टर) का उपयोग करके संवाहक चैनल का संकुचन पूरा किया जाता है: गेट और स्रोत के बीच एक वोल्टेज गेट-स्रोत पीएन-जंक्शन को रिवर्स बायस करने के लिए लागू किया जाता है, जिससे इस जंक्शन की कमी परत को चौड़ा किया जाता है (ऊपर चित्र देखें), कंडक्टिंग चैनल पर अतिक्रमण करना और इसके क्रॉस-सेक्शनल क्षेत्र को प्रतिबंधित करना। कमी परत तथाकथित है क्योंकि यह मोबाइल वाहकों की कमी है और इसलिए व्यावहारिक उद्देश्यों के लिए विद्युत रूप से गैर-संचालन है।<ref name=JFET> For a discussion of JFET structure and operation, see for example {{cite book |title=Electronics (fundamentals and applications) |chapter-url=https://books.google.com/books?id=n0rf9_2ckeYC&pg=PA269 |chapter=§13.2 Junction field-effect transistor (JFET) |author=D. Chattopadhyay |isbn=978-8122417807 |publisher=New Age International |pages=269 ''ff'' |year=2006}}</ref>
+क्षेत्र प्रभाव (अर्धचालक) का उपयोग करके संवाहक प्रणाल का संकुचन पूरा किया जाता है: द्वार और स्रोत के बीच एक वोल्टेज द्वार-स्रोत पीएन-संधि को पश्चदिशिक बायस करने के लिए लागू किया जाता है, जिससे इस संधि की कमी परत को चौड़ा किया जाता है (ऊपर चित्र देखें), कंडक्टिंग प्रणाल पर अतिक्रमण करना और इसके क्रॉस-सेक्शनल क्षेत्र को प्रतिबंधित करना। कमी परत तथाकथित है क्योंकि यह मोबाइल वाहकों की कमी है और इसलिए व्यावहारिक उद्देश्यों के लिए विद्युत रूप से गैर-संचालन है।<ref name=JFET> For a discussion of JFET structure and operation, see for example {{cite book |title=Electronics (fundamentals and applications) |chapter-url=https://books.google.com/books?id=n0rf9_2ckeYC&pg=PA269 |chapter=§13.2 Junction field-effect transistor (JFET) |author=D. Chattopadhyay |isbn=978-8122417807 |publisher=New Age International |pages=269 ''ff'' |year=2006}}</ref>
-जब अवक्षय परत प्रवाहकत्त्व चैनल की चौड़ाई तक फैली होती है, तो पिंच-ऑफ हासिल हो जाती है और नाली-से-स्रोत चालन बंद हो जाता है। पिंच-ऑफ एक विशेष रिवर्स बायस पर होता है (वी<sub>GS</sub>) गेट-स्रोत जंक्शन का। पिंच-ऑफ वोल्टेज (वी<sub>p</sub>) (दहलीज वोल्टेज के रूप में भी जाना जाता है<ref name=":2">{{cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर (JFET)|url=https://coefs.uncc.edu/dlsharer/files/2012/04/J3a.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://coefs.uncc.edu/dlsharer/files/2012/04/J3a.pdf |archive-date=2022-10-09 |url-status=live |website=ETEE3212 Lecture Notes|quote=value of ''v''<sub>GS</sub> ... for which the channel is completely depleted  ... is called the '''threshold''', or '''pinch-off''', voltage and occurs at ''v''<sub>GS</sub> = ''V''<sub>GS(OFF)</sub>. ... This linear region of operation is called '''ohmic''' (or sometimes triode) ... Beyond the knee of the ohmic region, the curves become essentially flat in the '''active''' (or '''saturation''') '''region''' of operation.}}</ref><ref>{{Cite book |last1=Sedra |first1=Adel S. |title=माइक्रोइलेक्ट्रॉनिक सर्किट|last2=Smith |first2=Kenneth C. |chapter=5.11 THE JUNCTION FIELD-EFFECT TRANSISTOR (JFET) |quote=At this value of ''v''<sub>GS</sub> the channel is completely depleted ... For JFETs the threshold voltage is called the '''pinch-off voltage''' and is denoted ''V''<sub>P</sub>. |chapter-url=https://global.oup.com/us/companion.websites/fdscontent/uscompanion/us/static/companion.websites/9780199339136/pdf/bonustopics.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://global.oup.com/us/companion.websites/fdscontent/uscompanion/us/static/companion.websites/9780199339136/pdf/bonustopics.pdf |archive-date=2022-10-09 |url-status=live}}</ref> या कट-ऑफ वोल्टेज<ref>{{Cite book |last1=Horowitz |first1=Paul |url=https://www.worldcat.org/oclc/19125711 |title=इलेक्ट्रॉनिक्स की कला|last2=Hill |first2=Winfield |date=1989 |publisher=Cambridge University Press |isbn=0-521-37095-7 |edition=2nd |location=Cambridge [England] |page=120 |oclc=19125711 |quote=For JFETs the gate-source voltage at which drain current approaches zero is called the "gate-source cutoff voltage", ''V''<sub>GS(OFF)</sub>, or the "pinch-off voltage", ''V''<sub>P</sub> ... For enhancement-mode MOSFETs the analogous quantity is the "threshold voltage"}}</ref><ref name=":0">{{Cite book |last1=Mehta |first1=V. K. |url=https://www.worldcat.org/oclc/741256429 |title=इलेक्ट्रॉनिक्स के सिद्धांत|last2=Mehta |first2=Rohit |date=2008 |publisher=S. Chand |isbn=978-8121924504 |edition=11th |pages=513–514 |chapter=19 Field Effect Transistors |oclc=741256429 |quote='''Pinch off Voltage (''V''<sub>P</sub>).''' It is the minimum drain–source voltage at which the drain current essentially becomes constant. ... '''Gate–source cut off voltage ''V''<sub>GS (off)</sub>.''' It is the gate–source voltage where the channel is completely cut off and the drain current becomes zero. |chapter-url=http://www.talkingelectronics.com/Download%20eBooks/Principles%20of%20electronics/CH-19.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://www.talkingelectronics.com/Download%20eBooks/Principles%20of%20electronics/CH-19.pdf |archive-date=2022-10-09 |url-status=live}}</ref><ref name=":1">{{Cite book |last1=U. A. Bakshi |url=https://books.google.com/books?id=CLqqbq2ypZQC |title=इलेक्ट्रॉनिक्स इंजीनियरिंग|last2=A. P. Godse |date=2008 |publisher=Technical Publications |isbn=978-81-8431-503-5 |page=10 |language=en |quote=Do not confuse cutoff with pinch off. The '''pinch-off voltage''' ''V''<sub>P</sub> is the value of the ''V''<sub>DS</sub> at which the drain current reaches a constant value for a given value of ''V''<sub>GS</sub>. ... The cutoff voltage ''V''<sub>GS(off)</sub> is the value of ''V''<sub>GS</sub> at which the drain current is 0.}}</ref>) समान प्रकार के उपकरणों के बीच भी काफी भिन्न होता है। उदाहरण के लिए, वी<sub>GS(off)</sub> Temic J202 डिवाइस से भिन्न होता है {{nowrap|−0.8 V}} को {{nowrap|−4 V}}.<ref>{{cite web |url=http://docs-europe.origin.electrocomponents.com/webdocs/0027/0900766b80027bd1.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://docs-europe.origin.electrocomponents.com/webdocs/0027/0900766b80027bd1.pdf |archive-date=2022-10-09 |url-status=live |title=J201 data sheet |access-date=2021-01-22}}</ref> विशिष्ट मान से भिन्न होते हैं {{nowrap|−0.3 V}} को {{nowrap|−10 V}}. (भ्रामक रूप से, पिंच-ऑफ वोल्टेज शब्द का उपयोग V को संदर्भित करने के लिए भी किया जाता है<sub>DS</sub> मूल्य जो रैखिक और संतृप्ति क्षेत्रों को अलग करता है।<ref name=":0" /><ref name=":1" />
+जब अवक्षय परत प्रवाहकत्त्व प्रणाल की चौड़ाई तक फैली होती है, तो पिंच-ऑफ हासिल हो जाती है और नाली-से-स्रोत चालन बंद हो जाता है। पिंच-ऑफ एक विशेष पश्चदिशिक बायस पर होता है (वी<sub>GS</sub>) द्वार-स्रोत संधि का। पिंच-ऑफ वोल्टेज (वी<sub>p</sub>) (दहलीज वोल्टेज के रूप में भी जाना जाता है<ref name=":2">{{cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर (JFET)|url=https://coefs.uncc.edu/dlsharer/files/2012/04/J3a.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://coefs.uncc.edu/dlsharer/files/2012/04/J3a.pdf |archive-date=2022-10-09 |url-status=live |website=ETEE3212 Lecture Notes|quote=value of ''v''<sub>GS</sub> ... for which the channel is completely depleted  ... is called the '''threshold''', or '''pinch-off''', voltage and occurs at ''v''<sub>GS</sub> = ''V''<sub>GS(OFF)</sub>. ... This linear region of operation is called '''ohmic''' (or sometimes triode) ... Beyond the knee of the ohmic region, the curves become essentially flat in the '''active''' (or '''saturation''') '''region''' of operation.}}</ref><ref>{{Cite book |last1=Sedra |first1=Adel S. |title=माइक्रोइलेक्ट्रॉनिक सर्किट|last2=Smith |first2=Kenneth C. |chapter=5.11 THE JUNCTION FIELD-EFFECT TRANSISTOR (JFET) |quote=At this value of ''v''<sub>GS</sub> the channel is completely depleted ... For JFETs the threshold voltage is called the '''pinch-off voltage''' and is denoted ''V''<sub>P</sub>. |chapter-url=https://global.oup.com/us/companion.websites/fdscontent/uscompanion/us/static/companion.websites/9780199339136/pdf/bonustopics.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://global.oup.com/us/companion.websites/fdscontent/uscompanion/us/static/companion.websites/9780199339136/pdf/bonustopics.pdf |archive-date=2022-10-09 |url-status=live}}</ref> या कट-ऑफ वोल्टेज<ref>{{Cite book |last1=Horowitz |first1=Paul |url=https://www.worldcat.org/oclc/19125711 |title=इलेक्ट्रॉनिक्स की कला|last2=Hill |first2=Winfield |date=1989 |publisher=Cambridge University Press |isbn=0-521-37095-7 |edition=2nd |location=Cambridge [England] |page=120 |oclc=19125711 |quote=For JFETs the gate-source voltage at which drain current approaches zero is called the "gate-source cutoff voltage", ''V''<sub>GS(OFF)</sub>, or the "pinch-off voltage", ''V''<sub>P</sub> ... For enhancement-mode MOSFETs the analogous quantity is the "threshold voltage"}}</ref><ref name=":0">{{Cite book |last1=Mehta |first1=V. K. |url=https://www.worldcat.org/oclc/741256429 |title=इलेक्ट्रॉनिक्स के सिद्धांत|last2=Mehta |first2=Rohit |date=2008 |publisher=S. Chand |isbn=978-8121924504 |edition=11th |pages=513–514 |chapter=19 Field Effect Transistors |oclc=741256429 |quote='''Pinch off Voltage (''V''<sub>P</sub>).''' It is the minimum drain–source voltage at which the drain current essentially becomes constant. ... '''Gate–source cut off voltage ''V''<sub>GS (off)</sub>.''' It is the gate–source voltage where the channel is completely cut off and the drain current becomes zero. |chapter-url=http://www.talkingelectronics.com/Download%20eBooks/Principles%20of%20electronics/CH-19.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://www.talkingelectronics.com/Download%20eBooks/Principles%20of%20electronics/CH-19.pdf |archive-date=2022-10-09 |url-status=live}}</ref><ref name=":1">{{Cite book |last1=U. A. Bakshi |url=https://books.google.com/books?id=CLqqbq2ypZQC |title=इलेक्ट्रॉनिक्स इंजीनियरिंग|last2=A. P. Godse |date=2008 |publisher=Technical Publications |isbn=978-81-8431-503-5 |page=10 |language=en |quote=Do not confuse cutoff with pinch off. The '''pinch-off voltage''' ''V''<sub>P</sub> is the value of the ''V''<sub>DS</sub> at which the drain current reaches a constant value for a given value of ''V''<sub>GS</sub>. ... The cutoff voltage ''V''<sub>GS(off)</sub> is the value of ''V''<sub>GS</sub> at which the drain current is 0.}}</ref>) समान प्रकार के उपकरणों के बीच भी काफी भिन्न होता है। उदाहरण के लिए, वी<sub>GS(off)</sub> Temic J202 उपकरण से भिन्न होता है {{nowrap|−0.8 V}} को {{nowrap|−4 V}}.<ref>{{cite web |url=http://docs-europe.origin.electrocomponents.com/webdocs/0027/0900766b80027bd1.pdf |archive-url=https://ghostarchive.org/archive/20221009/http://docs-europe.origin.electrocomponents.com/webdocs/0027/0900766b80027bd1.pdf |archive-date=2022-10-09 |url-status=live |title=J201 data sheet |access-date=2021-01-22}}</ref> विशिष्ट मान से भिन्न होते हैं {{nowrap|−0.3 V}} को {{nowrap|−10 V}}. (भ्रामक रूप से, पिंच-ऑफ वोल्टेज शब्द का उपयोग V को संदर्भित करने के लिए भी किया जाता है<sub>DS</sub> मूल्य जो रैखिक और संतृप्ति क्षेत्रों को अलग करता है।<ref name=":0" /><ref name=":1" />
-एक एन-चैनल डिवाइस को बंद करने के लिए एक नकारात्मक गेट-सोर्स वोल्टेज (''वी'' की आवश्यकता होती है<sub>GS</sub>). इसके विपरीत, एक पी-चैनल डिवाइस को बंद करने के लिए सकारात्मक ''वी'' की आवश्यकता होती है<sub>GS</sub>.
+एक एन-प्रणाल उपकरण को बंद करने के लिए एक नकारात्मक द्वार-सोर्स वोल्टेज (''वी'' की आवश्यकता होती है<sub>GS</sub>). इसके विपरीत, एक पी-प्रणाल उपकरण को बंद करने के लिए सकारात्मक ''वी'' की आवश्यकता होती है<sub>GS</sub>.
-सामान्य ऑपरेशन में, गेट द्वारा विकसित विद्युत क्षेत्र कुछ हद तक स्रोत-नाली प्रवाहकत्त्व को अवरुद्ध करता है।
+सामान्य ऑपरेशन में, द्वार द्वारा विकसित विद्युत क्षेत्र कुछ हद तक स्रोत-नाली प्रवाहकत्त्व को अवरुद्ध करता है।
-कुछ JFET डिवाइस स्रोत और नाली के संबंध में सममित हैं।
+कुछ JFET उपकरण स्रोत और नाली के संबंध में सममित हैं।
 == योजनाबद्ध प्रतीक ==
-[[Image:JFET N-dep symbol.svg|thumb|100px|एन-चैनल जेएफईटी के लिए [[इलेक्ट्रॉनिक प्रतीक]]]]
+[[Image:JFET N-dep symbol.svg|thumb|100px|एन-प्रणाल जेएफईटी के लिए [[इलेक्ट्रॉनिक प्रतीक]]]]
-[[Image:JFET P-dep symbol.svg|thumb|100px|पी-चैनल JFET के लिए सर्किट प्रतीक]]JFET गेट को कभी-कभी चैनल के बीच में खींचा जाता है (इन उदाहरणों में नाली या स्रोत इलेक्ट्रोड के बजाय)। यह समरूपता बताती है कि नाली और स्रोत विनिमेय हैं, इसलिए प्रतीक का उपयोग केवल उन जेएफईटी के लिए किया जाना चाहिए जहां वे वास्तव में विनिमेय हैं।
+[[Image:JFET P-dep symbol.svg|thumb|100px|पी-प्रणाल JFET के लिए सर्किट प्रतीक]]JFET द्वार को कभी-कभी प्रणाल के बीच में खींचा जाता है (इन उदाहरणों में नाली या स्रोत इलेक्ट्रोड के बजाय)। यह समरूपता बताती है कि नाली और स्रोत विनिमेय हैं, इसलिए प्रतीक का उपयोग केवल उन जेएफईटी के लिए किया जाना चाहिए जहां वे वास्तव में विनिमेय हैं।
-प्रतीक एक सर्कल के अंदर खींचा जा सकता है (एक असतत डिवाइस के लिफाफे का प्रतिनिधित्व करता है) यदि संलग्नक सर्किट फ़ंक्शन के लिए महत्वपूर्ण है, जैसे कि एक ही पैकेज में दोहरे मिलान वाले घटक।<ref>{{Cite book |url=https://www.julesbartow.com/Construction/ANSI%20Y32.2-1975.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://www.julesbartow.com/Construction/ANSI%20Y32.2-1975.pdf |archive-date=2022-10-09 |url-status=live |title=ANSI Y32.2-1975 |chapter=A4.11 Envelope or Enclosure |quote=The envelope or enclosure symbol may be omitted from a symbol referencing this paragraph, where confusion would not result}}</ref>
+प्रतीक एक सर्कल के अंदर खींचा जा सकता है (एक असतत उपकरण के लिफाफे का प्रतिनिधित्व करता है) यदि संलग्नक सर्किट फ़ंक्शन के लिए महत्वपूर्ण है, जैसे कि एक ही पैकेज में दोहरे मिलान वाले घटक।<ref>{{Cite book |url=https://www.julesbartow.com/Construction/ANSI%20Y32.2-1975.pdf |archive-url=https://ghostarchive.org/archive/20221009/https://www.julesbartow.com/Construction/ANSI%20Y32.2-1975.pdf |archive-date=2022-10-09 |url-status=live |title=ANSI Y32.2-1975 |chapter=A4.11 Envelope or Enclosure |quote=The envelope or enclosure symbol may be omitted from a symbol referencing this paragraph, where confusion would not result}}</ref>
-हर मामले में तीर का सिरा चैनल और गेट के बीच बने पी-एन जंक्शन की ध्रुवीयता को दर्शाता है। एक साधारण [[डायोड]] की तरह, तीर P से N की ओर इंगित करता है, आगे-पक्षपाती होने पर विद्युत धारा#पारंपरिक धारा की दिशा। एक अंग्रेजी स्मरक यह है कि एन-चैनल डिवाइस का तीर इंगित करता है।
+हर मामले में तीर का सिरा प्रणाल और द्वार के बीच बने पी-एन संधि की ध्रुवीयता को दर्शाता है। एक साधारण [[डायोड]] की तरह, तीर P से N की ओर इंगित करता है, आगे-पक्षपाती होने पर विद्युत धारा#पारंपरिक धारा की दिशा। एक अंग्रेजी स्मरक यह है कि एन-प्रणाल उपकरण का तीर इंगित करता है।
-== अन्य ट्रांजिस्टर के साथ तुलना ==
+== अन्य प्रतिरोधान्तरित्र के साथ तुलना ==
-कमरे के तापमान पर, JFET गेट करंट (गेट-टू-चैनल [[पी-एन जंक्शन]] का रिवर्स लीकेज) [[MOSFET]] (जिसमें गेट और चैनल के बीच इंसुलेटिंग ऑक्साइड होता है) के बराबर होता है, लेकिन बाइपोलर जंक्शन के बेस करंट से बहुत कम ट्रांजिस्टर। JFET में MOSFET की तुलना में उच्च लाभ ([[transconductance]]) है, साथ ही कम [[झिलमिलाहट शोर]] है, और इसलिए इसका उपयोग कुछ कम-[[शोर (भौतिकी)]], उच्च इनपुट-प्रतिबाधा [[ ऑपरेशनल एंप्लीफायर ]] | ऑप-एम्प्स में किया जाता है। इसके अतिरिक्त JFET में स्थैतिक आवेश निर्माण से क्षति होने की संभावना कम होती है।<ref>{{Cite web |last=Kopp |first=Emilie |date=2019-01-16 |title=What's the difference between a MOSFET and a JFET? |url=https://www.powerelectronictips.com/whats-difference-between-a-mosfet-jfet-faq/ |url-status=live |archive-url=https://web.archive.org/web/20210517223931/https://www.powerelectronictips.com/whats-difference-between-a-mosfet-jfet-faq/ |archive-date=2021-05-17 |access-date=2022-06-16 |website=Power Electronic Tips}}</ref>
+कमरे के तापमान पर, JFET द्वार विद्युत प्रवाह (द्वार-टू-प्रणाल [[पी-एन जंक्शन|पी-एन संधि]] का रिवर्स लीकेज) [[MOSFET]] (जिसमें द्वार और प्रणाल के बीच इंसुलेटिंग ऑक्साइड होता है) के बराबर होता है, लेकिन बाइपोलर संधि के बेस विद्युत प्रवाह से बहुत कम प्रतिरोधान्तरित्र। JFET में MOSFET की तुलना में उच्च लाभ ([[transconductance]]) है, साथ ही कम [[झिलमिलाहट शोर]] है, और इसलिए इसका उपयोग कुछ कम-[[शोर (भौतिकी)]], उच्च निविष्ट-प्रतिबाधा [[ ऑपरेशनल एंप्लीफायर ]] | ऑप-एम्प्स में किया जाता है। इसके अतिरिक्त JFET में स्थैतिक आवेश निर्माण से क्षति होने की संभावना कम होती है।<ref>{{Cite web |last=Kopp |first=Emilie |date=2019-01-16 |title=What's the difference between a MOSFET and a JFET? |url=https://www.powerelectronictips.com/whats-difference-between-a-mosfet-jfet-faq/ |url-status=live |archive-url=https://web.archive.org/web/20210517223931/https://www.powerelectronictips.com/whats-difference-between-a-mosfet-jfet-faq/ |archive-date=2021-05-17 |access-date=2022-06-16 |website=Power Electronic Tips}}</ref>
@@ Line 59: / Line 61: @@
 === रैखिक ओमिक क्षेत्र ===
-एक छोटे वोल्टेज V के कारण N-JFET में करंट<sub>DS</sub> (यानी, रैखिक या ओमिक में<ref>{{cite web |title=FET ट्रांजिस्टर का ओमिक क्षेत्र क्या है|url=http://www.learningaboutelectronics.com/Articles/What-is-the-ohmic-region-of-a-FET-transistor |access-date=2020-12-13 |website=www.learningaboutelectronics.com |quote=ohmic region ... also called the linear region}}</ref> या ट्रायोड क्षेत्र<ref name=":2" /> विद्युत चालकता की सामग्री के आयताकार बार के रूप में चैनल का इलाज करके दिया जाता है <math>q N_d \mu_n</math>:<ref name="kumar">{{cite book |author=Balbir Kumar and Shail B. Jain |title=इलेक्ट्रॉनिक उपकरण और सर्किट|date=2013 |publisher=PHI Learning Pvt. Ltd. |isbn=9788120348448 |pages=342–345 |url=https://books.google.com/books?id=jr5nAgAAQBAJ&pg=PA343}}</ref> :<math>I_\text{D} = \frac{bW}{L} q N_d \mu_n V_\text{DS},</math>
+एक छोटे वोल्टेज V के कारण N-JFET में विद्युत प्रवाह<sub>DS</sub> (यानी, रैखिक या ओमिक में<ref>{{cite web |title=FET ट्रांजिस्टर का ओमिक क्षेत्र क्या है|url=http://www.learningaboutelectronics.com/Articles/What-is-the-ohmic-region-of-a-FET-transistor |access-date=2020-12-13 |website=www.learningaboutelectronics.com |quote=ohmic region ... also called the linear region}}</ref> या ट्रायोड क्षेत्र<ref name=":2" /> विद्युत चालकता की सामग्री के आयताकार बार के रूप में प्रणाल का इलाज करके दिया जाता है <math>q N_d \mu_n</math>:<ref name="kumar">{{cite book |author=Balbir Kumar and Shail B. Jain |title=इलेक्ट्रॉनिक उपकरण और सर्किट|date=2013 |publisher=PHI Learning Pvt. Ltd. |isbn=9788120348448 |pages=342–345 |url=https://books.google.com/books?id=jr5nAgAAQBAJ&pg=PA343}}</ref> :<math>I_\text{D} = \frac{bW}{L} q N_d \mu_n V_\text{DS},</math>
 कहाँ
 : मैं<sub>D</sub> = नाली-स्रोत वर्तमान,
-: b = दिए गए गेट वोल्टेज के लिए चैनल की मोटाई,
+: b = दिए गए द्वार वोल्टेज के लिए प्रणाल की मोटाई,
-: डब्ल्यू = चैनल चौड़ाई,
+: डब्ल्यू = प्रणाल चौड़ाई,
-: एल = चैनल की लंबाई,
+: एल = प्रणाल की लंबाई,
 : क्यू = इलेक्ट्रॉन चार्ज = 1.6{{e|−19}} सी
 : एम<sub>n</sub>= [[इलेक्ट्रॉन गतिशीलता]],
-: एन<sub>d</sub>= एन-टाइप डोपिंग (दाता) एकाग्रता,
+: एन<sub>d</sub>= n-टाइप डोपिंग (दाता) एकाग्रता,
 : वी<sub>P</sub> = पिंच-ऑफ वोल्टेज।
@@ Line 80: / Line 82: @@
 === निरंतर-वर्तमान क्षेत्र ===
-संतृप्ति या सक्रिय में नाली वर्तमान<ref>{{cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |website=Electronics Tutorials |quote=Saturation or Active Region}}</ref><ref name=":2" />या चुटकी बंद क्षेत्र<ref>{{cite web |last=Scholberg |first=Kate |date=2017-03-23 |title=What is the meaning of "pinch-off region"? |url=https://webhome.phy.duke.edu/~schol/phy271/faqs/faq17/node7.html |quote=The "pinch-off region" (or "saturation region") refers to operation of a FET with <math>V_{ds}</math> more than a few volts.}}</ref> गेट बायस के संदर्भ में अक्सर अनुमान लगाया जाता है<ref name=kumar/>
+संतृप्ति या सक्रिय में नाली वर्तमान<ref>{{cite web |title=जंक्शन क्षेत्र प्रभाव ट्रांजिस्टर|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |website=Electronics Tutorials |quote=Saturation or Active Region}}</ref><ref name=":2" />या चुटकी बंद क्षेत्र<ref>{{cite web |last=Scholberg |first=Kate |date=2017-03-23 |title=What is the meaning of "pinch-off region"? |url=https://webhome.phy.duke.edu/~schol/phy271/faqs/faq17/node7.html |quote=The "pinch-off region" (or "saturation region") refers to operation of a FET with <math>V_{ds}</math> more than a few volts.}}</ref> द्वार बायस के संदर्भ में अक्सर अनुमान लगाया जाता है<ref name=kumar/>
 : <math>I_\text{DS} = I_\text{DSS} \left(1 - \frac{V_\text{GS}}{V_\text{P}}\right)^2,</math>
-जहां मैं<sub>DSS</sub> शून्य गेट-स्रोत वोल्टेज पर संतृप्ति वर्तमान है, यानी अधिकतम वर्तमान जो FET के माध्यम से नाली से स्रोत तक किसी भी (अनुमेय) नाली-से-स्रोत वोल्टेज पर प्रवाहित हो सकता है (देखें, उदाहरण के लिए, ऊपर I-V विशेषता आरेख)।
+जहां मैं<sub>DSS</sub> शून्य द्वार-स्रोत वोल्टेज पर संतृप्ति वर्तमान है, यानी अधिकतम वर्तमान जो FET के माध्यम से नाली से स्रोत तक किसी भी (अनुमेय) नाली-से-स्रोत वोल्टेज पर प्रवाहित हो सकता है (देखें, उदाहरण के लिए, ऊपर I-V विशेषता आरेख)।
-संतृप्ति क्षेत्र में, JFET ड्रेन करंट गेट-सोर्स वोल्टेज से सबसे अधिक प्रभावित होता है और ड्रेन-सोर्स वोल्टेज से बमुश्किल प्रभावित होता है।
+संतृप्ति क्षेत्र में, JFET अपवाहिका विद्युत प्रवाह द्वार-सोर्स वोल्टेज से सबसे अधिक प्रभावित होता है और अपवाहिका-सोर्स वोल्टेज से बमुश्किल प्रभावित होता है।
-यदि चैनल डोपिंग एक समान है, जैसे कि कमी क्षेत्र की मोटाई गेट-स्रोत वोल्टेज के निरपेक्ष मान के वर्गमूल के अनुपात में बढ़ेगी, तो चैनल मोटाई b को शून्य-पूर्वाग्रह चैनल मोटाई a के संदर्भ में व्यक्त किया जा सकता है। जैसा<ref>{{Cite web |last=Storr |first=Wayne |date=2013-09-03 |title=जंक्शन फील्ड इफेक्ट ट्रांजिस्टर या JFET ट्यूटोरियल|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |access-date=2022-10-07 |website=Basic Electronics Tutorials |language=en}}</ref>{{Failed verification|date=October 2022}}
+यदि प्रणाल डोपिंग एक समान है, जैसे कि कमी क्षेत्र की मोटाई द्वार-स्रोत वोल्टेज के निरपेक्ष मान के वर्गमूल के अनुपात में बढ़ेगी, तो प्रणाल मोटाई b को शून्य-पूर्वाग्रह प्रणाल मोटाई a के संदर्भ में व्यक्त किया जा सकता है। जैसा<ref>{{Cite web |last=Storr |first=Wayne |date=2013-09-03 |title=जंक्शन फील्ड इफेक्ट ट्रांजिस्टर या JFET ट्यूटोरियल|url=https://www.electronics-tutorials.ws/transistor/tran_5.html |access-date=2022-10-07 |website=Basic Electronics Tutorials |language=en}}</ref>{{Failed verification|date=October 2022}}
 : <math>b = a \left(1 - \sqrt{\frac{V_\text{GS}}{V_\text{P}}}\right),</math>
 कहाँ
-: वी<sub>P</sub> पिंच-ऑफ वोल्टेज है{{snd}} गेट-सोर्स वोल्टेज जिस पर चैनल की मोटाई शून्य हो जाती है,
+: वी<sub>P</sub> पिंच-ऑफ वोल्टेज है{{snd}} द्वार-सोर्स वोल्टेज जिस पर प्रणाल की मोटाई शून्य हो जाती है,
-: शून्य गेट-स्रोत वोल्टेज पर चैनल की मोटाई है।
+: शून्य द्वार-स्रोत वोल्टेज पर प्रणाल की मोटाई है।
 ===पारगमन ===
-जंक्शन FET के लिए ट्रांसकंडक्शन द्वारा दिया गया है
+संधि FET के लिए ट्रांसकंडक्शन द्वारा दिया गया है
 : <math>g_\text{m} = \frac{2 I_\text{DSS}}{|V_\text{P}|} \left(1 - \frac{V_\text{GS}}{V_\text{P}}\right),</math>

v t e Transistor amplifiers
File:IEEE 315-1975 (1993) 8.6.10.1.b.svg	Bipolar junction transistor:	Common emitter Common collector Common base	File:IEEE 315-1975 (1993) 8.6.1.svg
	Field-effect transistor:	Common source Common drain Common gate
	Multiple transistors:	Darlington transistor Complementary feedback pair Cascode Long-tailed pair

Anonymous

Search

जेएफईटी: Difference between revisions

Namespaces

More