कोरबूट: Difference between revisions

कोरबूट, जिसे पहले LinuxBIOS के नाम से जाना जाता था,<ref>{{cite web

}}</ref> एक सॉफ़्टवेयर प्रोजेक्ट है जिसका उद्देश्य अधिकांश कंप्यूटरों में पाए जाने वाले मालिकाना [[फर्मवेयर]] ([[BIOS]] या [[UEFI]]) को बदलने के लिए एक हल्के फ़र्मवेयर के साथ डिज़ाइन किया गया है जो आधुनिक [[32-बिट]] या [[64-बिट]] [[ऑपरेटिंग सिस्टम]] को लोड करने और चलाने के लिए आवश्यक न्यूनतम कार्य करने के लिए डिज़ाइन किया गया है।

चूंकि कोरबूट नंगे हार्डवेयर को इनिशियलाइज़ करता है, इसलिए इसे हर [[चिपसेट]] और [[मदरबोर्ड]] पर पोर्ट किया जाना चाहिए जो इसे सपोर्ट करता है। नतीजतन, कोरबूट केवल सीमित संख्या में हार्डवेयर प्लेटफॉर्म और मदरबोर्ड मॉडल के लिए उपलब्ध है।

कोरबूट वेरिएंट में से एक [[ लिब्रेबूट ]] है, एक सॉफ्टवेयर वितरण पूरी तरह से [[बाइनरी ब्लॉब]] से मुक्त है, जिसका लक्ष्य अंतिम उपयोगकर्ताओं के लिए है।<ref name="libreboot.org"/>

कोरबूट परियोजना 1999 की सर्दियों में [[लॉस अलामोस नेशनल लेबोरेटरी]] (LANL) में उन्नत कंप्यूटिंग प्रयोगशाला में शुरू हुई,<ref>coreboot FAQ: [http://www.coreboot.org/FAQ#Who_is_working_on_coreboot.3F Who is working on coreboot?]</ref>

एक BIOS बनाने के लक्ष्य के साथ जो तेजी से शुरू होगा और त्रुटियों को बुद्धिमानी से संभालेगा।<ref>Anton Borisov: ''[http://www.h-online.com/open/features/The-Open-Source-BIOS-is-Ten-An-interview-with-the-coreboot-developers-746525.html?view=print The Open Source BIOS is Ten. An interview with the coreboot developers] {{Webarchive|url=https://web.archive.org/web/20120916212555/http://www.h-online.com/open/features/The-Open-Source-BIOS-is-Ten-An-interview-with-the-coreboot-developers-746525.html?view=print |date=16 September 2012 }}''. [[The H]], 2009.</ref> यह [[जीएनयू जनरल पब्लिक लाइसेंस]] वर्जन 2 (GPLv2) की शर्तों के तहत लाइसेंस प्राप्त है। मुख्य योगदानकर्ताओं में लॉस अलामोस नेशनल लेबोरेटरी, [[ सिलिकॉन एकीकृत प्रणाली ]], [[उन्नत लघु उपकरण]], [[कोरसिस्टम]]्स और लिनक्स नेटवर्क्स, इंक, साथ ही मदरबोर्ड विक्रेता [[माइक्रो-स्टार इंटरनेशनल]], [[ गीगाबाइट प्रौद्योगिकी ]] और टायन शामिल हैं, जो अपने मानक BIOS के साथ कोरबूट की पेशकश करते हैं या इसके विनिर्देश प्रदान करते हैं। उनके कुछ मदरबोर्ड के लिए हार्डवेयर इंटरफेस। [[Google]] कोरबूट प्रोजेक्ट को आंशिक रूप से प्रायोजित करता है।<ref>{{Cite web|url=http://google-code-updates.blogspot.com/2006/11/google-sponsors-linuxbios-project.html|title=Google Sponsors the LinuxBIOS project}}</ref> [[सीएमई समूह]], वायदा एक्सचेंजों का एक समूह, ने 2009 में कोरबूट परियोजना का समर्थन करना शुरू किया।<ref>{{cite web|url=http://www.wallstreetandtech.com/it-infrastructure/showArticle.jhtml?articleID=217400294|title=सीएमई समूह कोरबूट और अन्य लिनक्स ओपन सोर्स परियोजनाओं में गोता लगाता है|work=Wall Street & Technology|access-date=23 September 2015|archive-url=https://web.archive.org/web/20100812092429/http://www.wallstreetandtech.com/it-infrastructure/showArticle.jhtml?articleID=217400294|archive-date=12 August 2010|url-status=dead}}</ref>

[[Google समर ऑफ़ कोड]] के लिए लगातार सात वर्षों (2007-2014) में कोरबूट को स्वीकार किया गया था।<ref>{{cite web|url=https://www.coreboot.org/जीएसओसी|title=जीएसओसी|publisher=coreboot.org |access-date=1 February 2014}}</ref><ref>{{cite web|url=https://www.coreboot.org/Previous_GSoC_Projects |title=पिछली जीएसओसी परियोजनाएं|publisher=coreboot.org |access-date=1 February 2014}}</ref> पहले तीन मॉडलों के अलावा, सभी [[ Chrome बुक | Chrome बुक]] कोरबूट पर चलते हैं।<ref>{{cite web|url=https://www.phoronix.com/scan.php?page=news_item&px=MTA5MDk |title=कई FSF प्राथमिकता वाली परियोजनाएँ अभी भी प्रगति नहीं कर रही हैं|date=22 April 2012|access-date=29 December 2014|quote=''The success out of Coreboot recently is Google providing Sandy/Ivy Bridge support for Coreboot. Google's planning to begin shipping new Intel "Chromebooks" that will use Coreboot. Google likes Coreboot for the faster start-up time, among other benefits.''|first=Michael |last=Larabel |author-link=Michael Larabel |publisher=[[Phoronix]]}}</ref><ref>{{cite web |url=http://www.coreboot.org/क्रोमबुक|title=क्रोमबुक|publisher=coreboot |date=16 January 2014 |access-date=17 February 2014 |archive-url=https://web.archive.org/web/20160508225442/https://www.coreboot.org/क्रोमबुक|archive-date=8 May 2016 |url-status=dead }}</ref> [[ एआरएम वास्तुकला | एआरएम वास्तुकला]] के आधार पर प्रोसेसर के लिए समर्थन को सक्षम करने के लिए [[पनडुब्बी]] से कोड को आत्मसात किया गया है।<ref>{{cite web|url=http://blogs.coreboot.org/blog/2011/06/05/gsoc2011week-1-analysis-of-u-boot-arm-boot-code/ |title=GSoC2011(Week 1): Analysis of U-boot ARM boot code &#124; coreboot developer blogs|access-date=12 April 2014}}</ref>

जून 2019 में, कोरबूट ने फ़र्मवेयर पर अपने [[रिवर्स इंजीनियरिंग]] प्रयासों के लिए [[एनएसए]] सॉफ्टवेयर घिद्रा का उपयोग करना शुरू किया। [[मुक्त और खुला स्रोत सॉफ्टवेयर]] के रूप में सुइट की रिलीज़ के बाद फ़र्मवेयर-विशिष्ट समस्याएं।<ref>{{Cite web|url=https://www.phoronix.com/scan.php?page=news_item&px=Ghidra-Coreboot-NSA-RE|title=Coreboot Project फर्मवेयर रिवर्स इंजीनियरिंग - Phoronix के साथ मदद करने के लिए NSA सॉफ़्टवेयर का लाभ उठा रहा है|website=www.phoronix.com}}</ref>

कोरबूट द्वारा समर्थित [[एमआईपीएस आर्किटेक्चर]] में [[IA-32]], [[x86-64]], ARM आर्किटेक्चर, [[ARM64]], MIPS आर्किटेक्चर और [[RISC-V]] शामिल हैं। समर्थित [[सिस्टम- on- एक चिप]] (एसओसी) प्लेटफॉर्म में एएमडी जिओड (प्रोसेसर) शामिल है, जो प्रति बच्चे एक लैपटॉप के लिए विकसित जिओड जीएक्स प्रोसेसर से शुरू होता है। Artec Group ने अपने [[ThinCan]] मॉडल DBE61 के लिए Geode LX सपोर्ट जोड़ा; उस कोड को एएमडी द्वारा अपनाया गया था और जिओड एलएक्स प्लेटफॉर्म पर अपग्रेड किए जाने के बाद ओएलपीसी के लिए और सुधार किया गया था, और अन्य जिओड वेरिएंट का समर्थन करने के लिए कोरबूट समुदाय द्वारा इसे और विकसित किया गया है। Coreboot को [[Flashrom]] का उपयोग करके एक जिओड प्लेटफॉर्म पर फ्लैश किया जा सकता है।

एएमडी जिओड आधारित प्लेटफॉर्म पर प्रारंभिक विकास से, कई एएमडी प्रोसेसर और चिपसेट पर कोरबूट समर्थन बढ़ाया गया है। प्रोसेसर सूची में परिवार 0Fh और 10h ([[AMD K8]] कोर), और हाल ही में परिवार 14h ([[ बनबिलाव (प्रोसेसर) ]] कोर, AMD त्वरित प्रसंस्करण इकाई) शामिल हैं। कोरबूट समर्थन AMD चिपसेट तक भी विस्तारित है: AMD 690 चिपसेट श्रृंखला, AMD 700 चिपसेट श्रृंखला, AMD 580 चिपसेट श्रृंखला, और SB8xx।

डिवाइस जिन्हें कोरबूट या इसके डेरिवेटिव में से एक के साथ प्रीलोड किया जा सकता है उनमें शामिल हैं

* कुछ x86-आधारित Chrome बुक,<ref>{{Cite web|url=https://www.coreboot.org/Supported_Motherboards|title=समर्थित मदरबोर्ड - कोरबूट|website=www.coreboot.org|language=en|access-date=2017-04-03}}</ref><ref>{{cite web|url=https://www.phoronix.com/scan.php?page=news_item&px=MTA5MDk|title=कई FSF प्राथमिकता वाली परियोजनाएँ अभी भी प्रगति नहीं कर रही हैं|publisher=Phoronix|date=22 April 2012|access-date=22 September 2015}}</ref>

* लिब्रे T440p और X230 (क्रमशः रीब्रांडेड थिंकपैड T440p और X230, मिनीफ्री से उपलब्ध है, जिसे पहले ग्लूग्लग के नाम से जाना जाता था),<ref>{{cite web|url=http://minifree.org/|title=मिनीफ्री|access-date=24 September 2015}}</ref><ref>{{cite web|url=https://www.fsf.org/resources/hw/endorsement/gluglug|title=द ग्लूगलग|work=fsf.org|access-date=23 September 2015|archive-url=https://web.archive.org/web/20150923124716/https://www.fsf.org/resources/hw/endorsement/gluglug|archive-date=23 September 2015|url-status=dead}}</ref>,

* प्रति बच्चा एक लैपटॉप पहल से [[ओएलपीसी एक्सओ]],

* ThinCan मॉडल DBE61, DBE62 और DBE63, और [[पीसी इंजन]] द्वारा निर्मित फैनलेस सर्वर/राउटर हार्डवेयर।<ref>{{cite web|url=https://github.com/pcengines/coreboot|title=pcengines/coreboot|access-date=16 September 2019}}</ref> * सभी Purism (कंपनी) [[ कामचलाऊ ]] लैपटॉप कोरबूट के साथ आते हैं।<ref>{{cite web |title=Purism Librem उपकरणों पर coreboot फर्मवेयर|url=https://puri.sm/coreboot/ |access-date=19 June 2020}}</ref> <ref>{{cite web |title=Purism Laptops To Use ‘Heads’ Firmware To Protect Against Rootkits, Tampering (Updated) |url=https://www.tomshardware.com/news/purism-heads-rootkit-tampering-protection,34128.html |access-date=19 June 2020}}</ref>

* कुछ [[System76]] पीसी कोरबूट TianoCore फर्मवेयर का उपयोग करते हैं, जिसमें ओपन सोर्स [[एम्बेडेड नियंत्रक]] फर्मवेयर शामिल है।

* स्टारलैब्स सिस्टम एक विकल्प के रूप में कोरबूट फर्मवेयर का उपयोग करता है।<ref>[https://fossbytes.com/starbook-mk-v-from-star-labs-review/ Starbook mk v review] - fossbytes </ref>

कोरबूट आमतौर पर एक [[लिनक्स कर्नेल]] को लोड करता है, लेकिन यह किसी भी अन्य [[स्टैंडअलोन कार्यक्रम]] को लोड कर सकता है। स्टैंड-अलोन [[निष्पादन योग्य और लिंक करने योग्य प्रारूप]] निष्पादन योग्य, जैसे कि [[iPXE]], [[gPXE]] या एथरबूट जो लिनक्स कर्नेल [[ संजाल बूट ]], या [[SeaBIOS]] को बूट कर सकता है।<ref>[http://www.coreboot.org/SeaBIOS SeaBIOS] (previously known as LegacyBIOS) is an open-source legacy BIOS implementation</ref> जो एक लिनक्स कर्नेल, [[विंडोज 2000]] और बाद में, और बीएसडी लोड कर सकता है; Windows 2000/[[Windows XP]] और [[OpenBSD]] समर्थन पहले ADLO द्वारा प्रदान किया गया था।<ref>{{Cite web|url=http://www.coreboot.org/ADLO|archiveurl=https://web.archive.org/web/20101125130605/http://www.coreboot.org/ADLO|url-status=dead|title=कोरबूट ऐड-ऑन लेयर (ADLO)|archivedate=25 November 2010}}</ref><ref>[http://www.missl.cs.umd.edu/sebos_phase2.html SEBOS, Security Enhanced Bootloader for Operating Systems, Phase 2 ] {{webarchive |url=https://web.archive.org/web/20070619101948/http://www.missl.cs.umd.edu/sebos_phase2.html |date=19 June 2007 }}, adding PC BIOS Services to coreboot via Bochs BIOS (Link noted to be defunct on 18 July 2008. See )</ref> कोरबूट किसी भी समर्थित डिवाइस से कर्नेल को लोड कर सकता है, जैसे माइरिनेट, क्वाड्रिक्स, या एससीआई [[कंप्यूटर क्लस्टर]] इंटरकनेक्ट। अन्य [[कर्नेल (कंप्यूटर विज्ञान)]] को सीधे बूट करना भी संभव है, जैसे बेल लैब्स कर्नेल से प्लान 9। कर्नेल को सीधे लोड करने के बजाय, कोरबूट एक समर्पित बूट लोडर को नियंत्रण दे सकता है, जैसे [[GNU GRUB]] 2 का कोरबूट-सक्षम संस्करण।

Coreboot मुख्य रूप से C (प्रोग्रामिंग लैंग्वेज) में लिखा जाता है, जिसमें कम मात्रा में [[विधानसभा कोड]] होता है। सी को प्राथमिक [[सी (प्रोग्रामिंग भाषा)]] रूप में चुनना समकालीन पीसी BIOS की तुलना में आसान [[कोड ऑडिट]] सक्षम करता है जो आम तौर पर असेंबली में लिखा जाता था,<ref>[https://phoenixts.com/blog/uefi-vs-legacy-bios/ Comparison of UEFI and legacy BIOS], pronouncing that same advantage for UEFI</ref> जिसके परिणामस्वरूप बेहतर सुरक्षा होती है। Ada (प्रोग्रामिंग लैंग्वेज) में कोरबूट के हिस्सों को लिखने के लिए बिल्ड और रनटाइम सपोर्ट है<ref>[https://review.coreboot.org/cgit/coreboot.git/commit/src/lib/gnat?id=e0ed9025cf7453212e5e5a845e34e0b7ecfa3eb9 commit] adding that support</ref> सुरक्षा पट्टी को और बढ़ाने के लिए, लेकिन वर्तमान में इसका उपयोग केवल छिटपुट रूप से किया जाता है। स्रोत कोड [[जीपीएल संस्करण 2]] लाइसेंस के तहत जारी किया गया है।

Coreboot हार्डवेयर इनिशियलाइज़ेशन की पूर्ण न्यूनतम मात्रा को निष्पादित करता है और फिर ऑपरेटिंग सिस्टम को नियंत्रण पास करता है। नतीजतन, ऑपरेटिंग सिस्टम के नियंत्रण में आने के बाद कोई कोरबूट कोड नहीं चल रहा है। कोरबूट की एक विशेषता यह है कि [[x86 आर्किटेक्चर]] संस्करण केवल दस निर्देशों को निष्पादित करने के बाद 32-बिट मोड में चलता है<ref>{{Cite web |url=http://lxr.linux.no/coreboot-v3+r777/arch/x86/geodelx/stage0.S |title=coreboot v3 early startup code |access-date=17 August 2008 |archive-url=https://archive.today/20120710041412/http://lxr.linux.no/coreboot-v3+r777/arch/x86/geodelx/stage0.S |archive-date=10 July 2012 |url-status=dead }}</ref> (लगभग सभी अन्य x86 BIOS विशेष रूप से [[16-बिट]] मोड में चलते हैं)। यह आधुनिक यूईएफआई फर्मवेयर के समान है, जिसका उपयोग नए पीसी हार्डवेयर पर किया जाता है।

अपने आप में, कोरबूट [[BIOS इंटरप्ट कॉल]] सेवाएं प्रदान नहीं करता है। SeaBIOS [[पेलोड (कंप्यूटिंग)]] का उपयोग BIOS कॉल प्रदान करने के लिए किया जा सकता है और इस प्रकार कोरबूट को उन ऑपरेटिंग सिस्टम को लोड करने की अनुमति देता है जिनके लिए Windows 2000/XP/Vista/7 और BSD जैसी सेवाओं की आवश्यकता होती है। हालाँकि, अधिकांश आधुनिक ऑपरेटिंग सिस्टम हार्डवेयर को दूसरे तरीके से एक्सेस करते हैं और BIOS कॉल का उपयोग केवल आरंभिक आरंभ के दौरान और फ़ॉलबैक तंत्र के रूप में करते हैं।

# ROM स्टेज: मेमोरी और अर्ली चिपसेट इनिट (UEFI में PEI जैसा थोड़ा सा)

=== डीआरएएम शुरू करना ===

सबसे कठिन हार्डवेयर जो कोरबूट आरंभ करता है वह है [[मेमोरी कंट्रोलर]] और [[डायनेमिक रैंडम-एक्सेस मेमोरी]]। कुछ मामलों में, इस विषय पर तकनीकी दस्तावेज गैर-प्रकटीकरण समझौता प्रतिबंधित या अनुपलब्ध है। RAM आरंभीकरण विशेष रूप से कठिन है क्योंकि RAM प्रारंभ होने से पहले इसका उपयोग नहीं किया जा सकता है। इसलिए, DRAM नियंत्रकों और DRAM को इनिशियलाइज़ करने के लिए, इनिशियलाइज़ेशन कोड में केवल CPU का [[प्रोसेसर रजिस्टर]] या अस्थायी स्टोरेज के रूप में Cache-as-RAM हो सकता है।

romcc, एक C (प्रोग्रामिंग लैंग्वेज) [[ संकलक ]] जो RAM के बजाय रजिस्टरों का उपयोग करता है, कार्य को आसान बनाता है। ROMCC का उपयोग करना, DRAM [[DIMM]] के [[ सीरियल उपस्थिति का पता लगाने ]] रोम तक [[ सिस्टम प्रबंधन बस ]] को एक्सेस करना अपेक्षाकृत आसान है, जो RAM का उपयोग करने की अनुमति देता है।

नए x86 प्रोसेसर के साथ, प्रोसेसर कैश का उपयोग RAM के रूप में तब तक किया जा सकता है जब तक DRAM प्रारंभ नहीं हो जाता। प्रोसेसर कैश को Cache-as-RAM में इनिशियलाइज़ करना होगा<ref>{{cite web |url=http://rere.qmqm.pl/~mirq/cache_as_ram_lb_09142006.pdf |title=CAR: Using Cache as RAM in Linux BIOS |date=15 January 2009 |access-date=25 February 2014 |author1=Yinghai Lu |author2=Li-Ta Lo |author3=Gregory R. Watson |author4=Ronald G. Minnich |publisher=qmqm.pl |format=PDF |archive-url=https://web.archive.org/web/20160303223305/http://rere.qmqm.pl/~mirq/cache_as_ram_lb_09142006.pdf |archive-date=3 March 2016 |url-status=dead }}</ref><ref>{{Cite web|url=http://www.coreboot.org/images/6/6c/LBCar.pdf|title=A Framework for Using Processor Cache as RAM (CAR)}}</ref> मोड भी, लेकिन इसके लिए DRAM को इनिशियलाइज़ करने की तुलना में कम निर्देशों की आवश्यकता होती है। साथ ही, Cache-as-RAM मोड इनिशियलाइज़ेशन CPU आर्किटेक्चर के लिए विशिष्ट है, इस प्रकार DRAM इनिशियलाइज़ेशन की तुलना में अधिक सामान्य है, जो प्रत्येक चिपसेट और मेनबोर्ड के लिए विशिष्ट है।

अधिकांश आधुनिक x86 प्लेटफार्मों के लिए, विक्रेता द्वारा प्रदान किए गए बंद स्रोत बाइनरी-ओनली घटकों का उपयोग DRAM सेटअप के लिए किया जाता है। Intel सिस्टम के लिए, FSP-M आवश्यक है,<ref>{{Cite web|url=https://www.phoronix.com/forums/forum/phoronix/latest-phoronix-articles/1124559-the-mission-of-coreboot-is-it-about-open-source-or-appeasing-hardware-vendors|title=The Mission Of Coreboot - Is It About Open-Source Or Appeasing Hardware Vendors?|website=Phoronix Forums|language=en|access-date=2019-09-08}}</ref> जबकि एएमडी के पास कोई मौजूदा समर्थन नहीं है। बाइनरी एजीईएसए वर्तमान में एएमडी सिस्टम पर मालिकाना यूईएफआई फर्मवेयर के लिए उपयोग किया जाता है, और इस मॉडल से भविष्य में एएमडी से संबंधित कोरबूट समर्थन को जारी रखने की उम्मीद है।<ref>{{cite web|url=https://mail.coreboot.org/pipermail/coreboot/2014-November/078892.html|title=[coreboot] AMD's binary-only AGESA libraries|last=Griffith|first=Bruce|date=5 November 2014|access-date=2019-09-08}}</ref>

एक अन्य पोर्टिंग सहायता www.ioss.com.tw से वाणिज्यिक RD1 BIOS उद्धारकर्ता उत्पाद था, (www.iad.gov/ioss/ पर यूएस इंटरएजेंसी OPSEC सपोर्ट स्टाफ के साथ भ्रमित नहीं होना चाहिए) जो दो बूट मेमोरी उपकरणों का एक संयोजन था जो कि बूट मेमोरी सॉकेट में प्लग करता है और दो उपकरणों के बीच चयन करने के लिए मैन्युअल स्विच होता है। कंप्यूटर एक डिवाइस से बूट हो सकता है, और फिर कंप्यूटर को दूसरे डिवाइस को रीप्रोग्राम या फ्लैश करने की अनुमति देने के लिए स्विच को टॉगल किया जा सकता है। एक अधिक महंगा विकल्प बाहरी [[EEPROM]]/NOR फ़्लैश प्रोग्रामर है।

ऐसे सीपीयू एमुलेटर भी हैं जो या तो [[सेंट्रल प्रोसेसिंग यूनिट]] को बदल देते हैं या सेज स्मार्टप्रोब के साथ [[JTAG]] पोर्ट के माध्यम से जुड़ जाते हैं।<ref>{{Cite web|url=http://www.se-eng.com/|archiveurl=https://web.archive.org/web/20110315080000/http://www.se-eng.com/|url-status=usurped|title=हड़प ली उपाधि|archivedate=15 March 2011|website=www.se-eng.com}}</ref><ref>{{cite web | url=http://www.loper-os.org/?p=1887 | title=सेज स्मार्टप्रोब एफएक्यू| publisher=S.Datskovskiy | access-date=30 April 2021}}</ref> एक उदाहरण होने के नाते। कोड को BIOS डिवाइस को फ्लैश करने के बजाय BIOS एमुलेटर पर बनाया या डाउनलोड किया जा सकता है।

[[File:Coreboot+seaBIOS+on-x60.JPG|thumb|upright|Lenovo [[ThinkPad]] X60 पर चलने वाला SeaBIOS पेलोड]]कोरबूट पेलोड को लोड कर सकता है, जिसे {{Mono|libpayload}} हेल्पर लाइब्रेरी। मौजूदा पेलोड में निम्नलिखित शामिल हैं:

* SeaBIOS, x86 BIOS का एक छोटा सा कार्यान्वयन, जिसे ज्यादातर 16-बिट C (प्रोग्रामिंग लैंग्वेज) में [[जीएनयू संकलक संग्रह]] का उपयोग करके लिखा गया है।