राइट ईच - Revision history

Manidh at 04:01, 28 June 2023

2023-06-28T04:01:24Z

← Older revision		Revision as of 09:31, 28 June 2023
Line 58:		Line 58:

	{{DEFAULTSORT:Wright etch}}		{{DEFAULTSORT:Wright etch}}
	~~[[Category: नक़्क़ाशी (माइक्रोफैब्रिकेशन)]]~~

			[[Category:CS1 Deutsch-language sources (de)]]
			[[Category:Created On 11/06/2023\|Wright etch]]
	[[Category: ~~Machine Translated Page~~]]		[[Category:Machine Translated Page\|Wright etch]]
	[[Category:Created On 11/06/2023]]		[[Category:Pages with script errors\|Wright etch]]
	[[Category:Vigyan Ready]]		[[Category:Templates Vigyan Ready]]
			[[Category:नक़्क़ाशी (माइक्रोफैब्रिकेशन)\|Wright etch]]

Indicwiki: 6 revisions imported from :alpha:राइट_ईच

2023-06-27T05:06:40Z

6 revisions imported from alpha:राइट_ईच

← Older revision	Revision as of 10:36, 27 June 2023
(No difference)

alpha>Neeraja: added Category:Vigyan Ready using HotCat

2023-06-26T07:02:45Z

added Category:Vigyan Ready using HotCat

← Older revision		Revision as of 12:32, 26 June 2023
Line 64:		Line 64:
	[[Category: Machine Translated Page]]		[[Category: Machine Translated Page]]
	[[Category:Created On 11/06/2023]]		[[Category:Created On 11/06/2023]]
			[[Category:Vigyan Ready]]

alpha>Neetua08 at 09:01, 14 June 2023

2023-06-14T09:01:32Z

← Older revision		Revision as of 14:31, 14 June 2023
Line 1:		Line 1:
	[[File:Margaret Wright Jenkins 2014.jpg\|thumb\|मार्गरेट राइट जेनकींस; 1936–2018]]राइट ईच (राइट-जेनकिंस ईच भी) ट्रांजिस्टर, माइक्रोप्रोसेसर, मेमोरी और अन्य घटकों को बनाने के लिए उपयोग किए जाने वाले <100>- और <111>-ओरिएंटेड, पी- और एन-टाइप [[सिलिकॉन]] वेफर्स में दोषों को प्रकट करने के लिए अधिमान्य ईच है। मूर के नियम द्वारा भविष्यवाणी की गई पथ के साथ प्रगति के लिए ऐसे दोषों को प्रकट करना, पहचानना और उपचार करना आवश्यक है। इसे 1976 में मार्गरेट राइट जेनकिंस (1936-2018) द्वारा फीनिक्स, एजेड में मोटोरोला इंक में [[अनुसंधान और विकास]] में काम करते हुए विकसित किया गया था। यह 1977 में प्रकाशित हुआ था।<ref name="Wright_1977"/> यह एचेंट न्यूनतम सतह खुरदरापन या बाहरी गड्ढे के साथ स्पष्ट रूप से परिभाषित [[ऑक्सीकरण]]-प्रेरित स्टैकिंग दोष, अव्यवस्था, भंवर और स्ट्रिएशन को प्रकट करता है। इन दोषों को तैयार [[अर्धचालक]] उपकरणों (जैसे [[ट्रांजिस्टर]]) में शॉर्ट्स और वर्तमान रिसाव के ज्ञात कारण हैं, यदि वे पृथक जंक्शनों में आते हैं। कमरे के तापमान पर अपेक्षाकृत कम ईच दर (~1 माइक्रोमीटर प्रति मिनट) ईच नियंत्रण प्रदान करती है। इस वगैरह का लंबा शैल्फ जीवन समाधान को बड़ी मात्रा में संग्रहीत करने की अनुमति देता है।<ref name="Wright_1977"/>		[[File:Margaret Wright Jenkins 2014.jpg\|thumb\|मार्गरेट राइट जेनकींस; 1936–2018]]राइट ईच (राइट-जेनकिंस ईच भी) ट्रांजिस्टर, माइक्रोप्रोसेसर, मेमोरी और अन्य घटकों को बनाने के लिए उपयोग किए जाने वाले <100>- और <111>-ओरिएंटेड, पी- और एन-टाइप [[सिलिकॉन]] वेफर्स में दोषों को प्रकट करने के लिए अधिमान्य ईच है। मूर के नियम द्वारा भविष्यवाणी की गई पथ के साथ प्रगति के लिए ऐसे दोषों को प्रकट करना, पहचानना और उपचार करना आवश्यक है। इसे 1976 में मार्गरेट राइट जेनकिंस (1936-2018) द्वारा फीनिक्स, एजेड में मोटोरोला इंक में [[अनुसंधान और विकास]] में काम करते हुए विकसित किया गया था। यह 1977 में प्रकाशित हुआ था।<ref name="Wright_1977"/> यह एचेंट न्यूनतम सतह खुरदरापन या बाहरी गड्ढे के साथ स्पष्ट रूप से परिभाषित [[ऑक्सीकरण]]-प्रेरित स्टैकिंग दोष, अव्यवस्था, भंवर और स्ट्रिएशन को प्रकट करता है। इन दोषों को तैयार [[अर्धचालक]] उपकरणों (जैसे [[ट्रांजिस्टर]]) में शॉर्ट्स और वर्तमान रिसाव के ज्ञात कारण हैं, यदि वे पृथक जंक्शनों में आते हैं। कमरे के तापमान पर अपेक्षाकृत कम ईच दर (~1 माइक्रोमीटर प्रति मिनट) ईच नियंत्रण प्रदान करती है। इस वगैरह का लंबा शैल्फ जीवन समाधान को बड़ी मात्रा में संग्रहीत करने की अनुमति देता है।<ref name="Wright_1977"/>


Line 22:		Line 22:
	== ईच तंत्र ==		== ईच तंत्र ==

	राइट ईच निरंतर सिलिकॉन सतहों पर सामान्य दोषों के अच्छी तरह से परिभाषित ईच आंकड़े उत्पन्न करता है। इस विशेषता को सूत्र में चयनित रसायनों की परस्पर क्रियाओं के लिए जिम्मेदार ठहराया गया है। रॉबिंस और श्वार्ट्ज<ref name="Robbins_Schwartz_1959"/><ref name="Robbins_Schwartz_1961_1"/><ref name="Robbins_Schwartz_1961_2"/> ने HF, HNO<sub>3</sub> और H<sub>2</sub>O प्रणाली का उपयोग करके सिलिकॉन की रासायनिक नक़्क़ाशी का विस्तार से वर्णन किया; और एक HF, HNO<sub>3</sub>, H<sub>2</sub>O और CH<sub>3</sub>COOH (अम्लीय अम्ल) प्रणाली। संक्षेप में, सिलिकॉन की ईच दो-चरणीय प्रक्रिया है। सबसे पहले, सिलिकॉन की ऊपरी सतह को उपयुक्त ऑक्सीकरण घटक (s) द्वारा घुलनशील [[ऑक्साइड]] में परिवर्तित किया जाता है। फिर परिणामी ऑक्साइड परत को उपयुक्त [[विलायक]], सामान्यतः HF में घोलकर सतह से हटा दिया जाता है। ईच चक्र के समय यह सतत प्रक्रिया है। क्रिस्टल दोष को चित्रित करने के लिए, दोष क्षेत्र को आसपास के क्षेत्र की तुलना में धीमी या तेज दर पर ऑक्सीकृत किया जाना चाहिए जिससे अधिमान्य ईच प्रक्रिया के समय टीला या गड्ढा बन जाए।		राइट ईच निरंतर सिलिकॉन सतहों पर सामान्य दोषों के अच्छी तरह से परिभाषित ईच आंकड़े उत्पन्न करता है। इस विशेषता को सूत्र में चयनित रसायनों की परस्पर क्रियाओं के लिए जिम्मेदार ठहराया गया है। रॉबिंस और श्वार्ट्ज<ref name="Robbins_Schwartz_1959"/><ref name="Robbins_Schwartz_1961_1"/><ref name="Robbins_Schwartz_1961_2"/> ने HF, HNO<sub>3</sub> और H<sub>2</sub>O प्रणाली का उपयोग करके सिलिकॉन की रासायनिक नक़्क़ाशी का विस्तार से वर्णन किया; और एक HF, HNO<sub>3</sub>, H<sub>2</sub>O और CH<sub>3</sub>COOH (अम्लीय अम्ल) प्रणाली। संक्षेप में, सिलिकॉन की ईच दो-चरणीय प्रक्रिया है। सबसे पहले, सिलिकॉन की ऊपरी सतह को उपयुक्त ऑक्सीकरण घटक (s) द्वारा घुलनशील [[ऑक्साइड]] में परिवर्तित किया जाता है। फिर परिणामी ऑक्साइड परत को उपयुक्त [[विलायक]], सामान्यतः HF में घोलकर सतह से हटा दिया जाता है। ईच चक्र के समय यह सतत प्रक्रिया है। क्रिस्टल दोष को चित्रित करने के लिए, दोष क्षेत्र को आसपास के क्षेत्र की तुलना में धीमी या तेज दर पर ऑक्सीकृत किया जाना चाहिए जिससे अधिमान्य ईच प्रक्रिया के समय टीला या गड्ढा बन जाए।

	वर्तमान प्रणाली में, सिलिकॉन HNO<sub>3</sub> के साथ ऑक्सीकृत होता है, CrO<sub>3</sub> समाधान (जिसमें इस स्थितियों में Cr<sub>2</sub>O<sub>7</sub><sup>2−</sup> डाइक्रोमेट आयन, चूंकि pH कम है - [[क्रोमिक एसिड\|क्रोमिक अम्ल]] में चरण आरेख देखें) और Cu (NO)<sub>3</sub>)<sub>2</sub>. डाइक्रोमेट आयन, शक्तिशाली [[ऑक्सीकरण एजेंट\|ऑक्सीकरण घटक]], को प्रमुख ऑक्सीकरण घटक माना जाता है। HNO<sub>3</sub> का अनुपात CrO<sub>3</sub> को सूत्र में वर्णित समाधान उत्तम ईच सतह का उत्पादन करता है। अन्य अनुपात कम वांछनीय फ़िनिश उत्पन्न करते हैं। Cu (NO<sub>3</sub>)<sub>2</sub> की छोटी राशि के अतिरिक्त के साथ दोष की परिभाषा को बढ़ाया गया था। इसलिए, यह माना जाता है कि Cu (NO<sub>3</sub>)<sub>2</sub> दोष स्थल पर स्थानीय अंतर ऑक्सीकरण दर को प्रभावित करता है। अम्लीय अम्ल मिलाने से ईच सिलिकॉन की पृष्ठभूमि सतह को समतलीय परिणाम मिला। यह सिद्धांत है कि इस प्रभाव को अम्लीय अम्ल की गीली क्रिया के लिए जिम्मेदार ठहराया जाता है जो ईच के समय बुलबुले के गठन को रोकता है।		वर्तमान प्रणाली में, सिलिकॉन HNO<sub>3</sub> के साथ ऑक्सीकृत होता है, CrO<sub>3</sub> समाधान (जिसमें इस स्थितियों में Cr<sub>2</sub>O<sub>7</sub><sup>2−</sup> डाइक्रोमेट आयन, चूंकि pH कम है - [[क्रोमिक एसिड\|क्रोमिक अम्ल]] में चरण आरेख देखें) और Cu (NO)<sub>3</sub>)<sub>2</sub>. डाइक्रोमेट आयन, शक्तिशाली [[ऑक्सीकरण एजेंट\|ऑक्सीकरण घटक]], को प्रमुख ऑक्सीकरण घटक माना जाता है। HNO<sub>3</sub> का अनुपात CrO<sub>3</sub> को सूत्र में वर्णित समाधान उत्तम ईच सतह का उत्पादन करता है। अन्य अनुपात कम वांछनीय फ़िनिश उत्पन्न करते हैं। Cu (NO<sub>3</sub>)<sub>2</sub> की छोटी राशि के अतिरिक्त के साथ दोष की परिभाषा को बढ़ाया गया था। इसलिए, यह माना जाता है कि Cu (NO<sub>3</sub>)<sub>2</sub> दोष स्थल पर स्थानीय अंतर ऑक्सीकरण दर को प्रभावित करता है। अम्लीय अम्ल मिलाने से ईच सिलिकॉन की पृष्ठभूमि सतह को समतलीय परिणाम मिला। यह सिद्धांत है कि इस प्रभाव को अम्लीय अम्ल की गीली क्रिया के लिए जिम्मेदार ठहराया जाता है जो ईच के समय बुलबुले के गठन को रोकता है।

	दोष दिखाने के लिए सभी प्रायोगिक अधिमान्य ईच साफ और ऑक्सीकृत वेफर्स पर की गई थी। 75 मिनट के लिए भाप में 1200 डिग्री सेल्सियस पर सभी ऑक्सीकरण किए गए। चित्र 1 (ए) 30 मिनट राइट ईच के बाद <100>-उन्मुख वेफर्स में ऑक्सीकरण-प्रेरित स्टैकिंग दोष दिखाता है, (बी) और (सी) क्रमशः <100>- और <111>-उन्मुख वेफर्स पर 20 मिनट के बाद अव्यवस्था गड्ढे दिखाता है राइट ईच।<ref name="Wright_1977"/>		दोष दिखाने के लिए सभी प्रायोगिक अधिमान्य ईच साफ और ऑक्सीकृत वेफर्स पर की गई थी। 75 मिनट के लिए भाप में 1200 डिग्री सेल्सियस पर सभी ऑक्सीकरण किए गए। चित्र 1 (ए) 30 मिनट राइट ईच के बाद <100>-उन्मुख वेफर्स में ऑक्सीकरण-प्रेरित स्टैकिंग दोष दिखाता है, (बी) और (सी) क्रमशः <100>- और <111>-उन्मुख वेफर्स पर 20 मिनट के बाद अव्यवस्था गड्ढे दिखाता है राइट ईच।<ref name="Wright_1977"/>
Line 33:		Line 33:
	== सारांश ==		== सारांश ==

	यह ईच प्रक्रिया पूर्व-संसाधित पॉलिश [[ सिलिकॉन बिस्किट ]]की अखंडता का निर्धारण करने या वेफर प्रसंस्करण के समय किसी भी बिंदु पर प्रेरित होने वाले दोषों को प्रकट करने का त्वरित और विश्वसनीय विधि है। यह प्रदर्शित किया गया है कि राइट ईच स्टैकिंग दोषों और डिस्लोकेशन ईच के आंकड़ों को प्रकट करने में श्रेष्ठ है जब इसकी तुलना [[सिर्टल नक़्क़ाशी\|सिर्टल]] ईचद्वारा प्रकट की गई<ref name="Sirtl_Adler_1961"/> और सेको नक़्क़ाशी।<ref name="Secco_1972"/>		यह ईच प्रक्रिया पूर्व-संसाधित पॉलिश [[ सिलिकॉन बिस्किट \|सिलिकॉन बिस्किट]] की अखंडता का निर्धारण करने या वेफर प्रसंस्करण के समय किसी भी बिंदु पर प्रेरित होने वाले दोषों को प्रकट करने का त्वरित और विश्वसनीय विधि है। यह प्रदर्शित किया गया है कि राइट ईच स्टैकिंग दोषों और डिस्लोकेशन ईच के आंकड़ों को प्रकट करने में श्रेष्ठ है जब इसकी तुलना [[सिर्टल नक़्क़ाशी\|सिर्टल]] ईचद्वारा प्रकट की गई<ref name="Sirtl_Adler_1961"/> और सेको नक़्क़ाशी।<ref name="Secco_1972"/>

	विभिन्न वेफर प्रसंस्करण चरणों में विद्युत उपकरणों के विफलता विश्लेषण में इस ईच का व्यापक रूप से उपयोग किया जाता है।<ref name="R1" /><ref name="R2" /> इसकी तुलना में, सिलिकॉन क्रिस्टल में दोषों को प्रकट करने के लिए राइट ईचेंट अधिकांशतः पसंदीदा एचेंट था।<ref name="R1" /><ref name="R2" />		विभिन्न वेफर प्रसंस्करण चरणों में विद्युत उपकरणों के विफलता विश्लेषण में इस ईच का व्यापक रूप से उपयोग किया जाता है।<ref name="R1" /><ref name="R2" /> इसकी तुलना में, सिलिकॉन क्रिस्टल में दोषों को प्रकट करने के लिए राइट ईचेंट अधिकांशतः पसंदीदा एचेंट था।<ref name="R1" /><ref name="R2" />

	[[File:Wright.Etch.Fig2a.b.c.jpg\|thumb\|चित्र 2 (ए), (बी), (सी): राइट ईच तुलना माइक्रोग्राफ<ref name="Wright_1977"/>]]चित्र 2 क्रमशः राइट ईच, सेको और सिर्टल ईच के बाद <100>-ओरिएंटेड वेफर्स पर ऑक्सीकरण-प्रेरित स्टैकिंग फॉल्ट डेलिनेशन की तुलना दिखाता है।<ref name="Wright_1977"/>		[[File:Wright.Etch.Fig2a.b.c.jpg\|thumb\|चित्र 2 (ए), (बी), (सी): राइट ईच तुलना माइक्रोग्राफ<ref name="Wright_1977"/>]]चित्र 2 क्रमशः राइट ईच, सेको और सिर्टल ईच के बाद <100>-ओरिएंटेड वेफर्स पर ऑक्सीकरण-प्रेरित स्टैकिंग फॉल्ट डेलिनेशन की तुलना दिखाता है।<ref name="Wright_1977"/>

alpha>Neetua08 at 08:56, 14 June 2023

2023-06-14T08:56:26Z

Show changes

alpha>Neetua08 at 06:30, 14 June 2023

2023-06-14T06:30:02Z

Show changes

alpha>Abhishek: Abhishek moved page राइट नक़्क़ाशी to राइट ईच without leaving a redirect

2023-06-13T11:42:10Z

Abhishek moved page राइट नक़्क़ाशी to राइट ईच without leaving a redirect

← Older revision	Revision as of 17:12, 13 June 2023
(No difference)

alpha>Indicwiki: Created page with "मार्गरेट राइट जेनकींस; 1936–2018राइट ईच (राइट-जेनकिंस..."

2023-06-11T12:12:32Z

Created page with "thumb|मार्गरेट राइट जेनकींस; 1936–2018राइट ईच (राइट-जेनकिंस..."

New page

[[File:Margaret Wright Jenkins 2014.jpg|thumb|मार्गरेट राइट जेनकींस; 1936–2018]]राइट ईच (राइट-जेनकिंस ईच भी) ट्रांजिस्टर, माइक्रोप्रोसेसर, मेमोरी और अन्य घटकों को बनाने के लिए उपयोग किए जाने वाले <100>- और <111>-ओरिएंटेड, पी- और एन-टाइप [[सिलिकॉन]] वेफर्स में दोषों को प्रकट करने के लिए एक तरजीही ईच है। मूर के कानून द्वारा भविष्यवाणी की गई पथ के साथ प्रगति के लिए ऐसे दोषों को प्रकट करना, पहचानना और उपचार करना आवश्यक है। इसे 1976 में मार्गरेट राइट जेनकिंस (1936-2018) द्वारा फीनिक्स, AZ में मोटोरोला इंक में [[अनुसंधान और विकास]] में काम करते हुए विकसित किया गया था। यह 1977 में प्रकाशित हुआ था।<ref name="Wright_1977"/>यह :wikt:etchant न्यूनतम सतह खुरदरापन या बाहरी गड्ढे के साथ स्पष्ट रूप से परिभाषित [[ऑक्सीकरण]]-प्रेरित स्टैकिंग दोष, अव्यवस्था, भंवर और स्ट्रिएशन को प्रकट करता है। इन दोषों को तैयार [[अर्धचालक]] उपकरणों (जैसे [[ट्रांजिस्टर]]) में शॉर्ट्स और वर्तमान रिसाव के ज्ञात कारण हैं, यदि वे पृथक जंक्शनों में आते हैं। कमरे के तापमान पर अपेक्षाकृत कम ईच दर (~1 माइक्रोमीटर प्रति मिनट) ईच नियंत्रण प्रदान करती है। इस वगैरह का लंबा शैल्फ जीवन समाधान को बड़ी मात्रा में संग्रहीत करने की अनुमति देता है।<ref name="Wright_1977"/>

== खोदना सूत्र ==

राइट ईच की संरचना इस प्रकार है:

* 60 मिलीलीटर केंद्रित एचएफ ([[ हाइड्रोफ्लुओरिक अम्ल ]])

* 30 मिलीलीटर केंद्रित एचएनओ3 ([[नाइट्रिक एसिड]])

* 5 मोल CrO का 30 मिली3 (2 मिलीलीटर पानी में 1 ग्राम [[क्रोमियम ट्राइऑक्साइड]] मिलाएं; संख्या संदिग्ध रूप से गोल है क्योंकि क्रोमियम ट्राइऑक्साइड का आणविक भार लगभग 100 है)।

* 2 ग्राम Cu(NO3)2 . 3X2हे ([[कॉपर (द्वितीय) नाइट्रेट]])

* 60 मिलीलीटर केंद्रित सीएच3COOH ([[ एसीटिक अम्ल ]])

* 60 मिलीलीटर एच2हे ([[विआयनीकृत पानी]])

घोल को मिलाने में, पहले दिए गए पानी की मात्रा में कॉपर नाइट्रेट को घोलने से सबसे अच्छे परिणाम प्राप्त होते हैं; अन्यथा मिश्रण का क्रम महत्वपूर्ण नहीं है।

== नक़्क़ाशी तंत्र ==

राइट ईच लगातार सिलिकॉन सतहों पर सामान्य दोषों के अच्छी तरह से परिभाषित ईच आंकड़े पैदा करता है। इस विशेषता को सूत्र में चयनित रसायनों की परस्पर क्रियाओं के लिए जिम्मेदार ठहराया गया है। रॉबिंस और श्वार्ट्ज<ref name="Robbins_Schwartz_1959"/><ref name="Robbins_Schwartz_1961_1"/><ref name="Robbins_Schwartz_1961_2"/>एक एचएफ, एचएनओ का उपयोग करके विस्तार से सिलिकॉन की रासायनिक नक़्क़ाशी का वर्णन किया3 और वह2ओ सिस्टम; और एक एचएफ, एचएनओ3, एच2ओ और सीएच3COOH (एसिटिक एसिड) प्रणाली। संक्षेप में, सिलिकॉन की नक़्क़ाशी एक दो-चरणीय प्रक्रिया है। सबसे पहले, सिलिकॉन की ऊपरी सतह को एक उपयुक्त ऑक्सीकरण एजेंट (ओं) द्वारा घुलनशील [[ऑक्साइड]] में परिवर्तित किया जाता है। फिर परिणामी ऑक्साइड परत को एक उपयुक्त [[विलायक]], आमतौर पर एचएफ में घोलकर सतह से हटा दिया जाता है। नक़्क़ाशी चक्र के दौरान यह एक सतत प्रक्रिया है। एक क्रिस्टल दोष को चित्रित करने के लिए, दोष क्षेत्र को आसपास के क्षेत्र की तुलना में धीमी या तेज दर पर ऑक्सीकृत किया जाना चाहिए जिससे अधिमान्य नक़्क़ाशी प्रक्रिया के दौरान एक टीला या गड्ढा बन जाए।

वर्तमान प्रणाली में, सिलिकॉन HNO के साथ ऑक्सीकृत होता है3, सीआरओ3 समाधान (जिसमें इस मामले में Cr2O72− डाइक्रोमेट आयन, चूंकि पीएच कम है - [[क्रोमिक एसिड]] में चरण आरेख देखें) और Cu (NO)3)2. डाइक्रोमेट आयन, एक मजबूत [[ऑक्सीकरण एजेंट]], को प्रमुख ऑक्सीकरण एजेंट माना जाता है। HNO का अनुपात3 सीआरओ को3 सूत्र में वर्णित समाधान एक बेहतर नक़्क़ाशीदार सतह का उत्पादन करता है। अन्य अनुपात कम वांछनीय फ़िनिश उत्पन्न करते हैं। क्यू की एक छोटी राशि के अलावा के साथ (NO3)2, दोष की परिभाषा को बढ़ाया गया था। इसलिए, यह माना जाता है कि Cu (NO3)2 दोष स्थल पर स्थानीय अंतर ऑक्सीकरण दर को प्रभावित करता है। एसिटिक एसिड मिलाने से नक़्क़ाशीदार सिलिकॉन की पृष्ठभूमि सतह को एक चिकनी फिनिश मिली। यह सिद्धांत है कि इस प्रभाव को एसिटिक एसिड की गीली क्रिया के लिए जिम्मेदार ठहराया जाता है जो नक़्क़ाशी के दौरान बुलबुले के गठन को रोकता है।

दोष दिखाने के लिए सभी प्रायोगिक तरजीही नक़्क़ाशी साफ और ऑक्सीकृत वेफर्स पर की गई थी। 75 मिनट के लिए भाप में 1200 डिग्री सेल्सियस पर सभी ऑक्सीकरण किए गए। चित्र 1 (ए) 30 मिनट राइट ईच के बाद <100>-उन्मुख वेफर्स में ऑक्सीकरण-प्रेरित स्टैकिंग दोष दिखाता है, (बी) और (सी) क्रमशः <100>- और <111>-उन्मुख वेफर्स पर 20 मिनट के बाद अव्यवस्था गड्ढे दिखाता है राइट नक़्क़ाशी।<ref name="Wright_1977"/>

[[File:Fig1a.b.c.jpg|thumb|चित्र 1 (ए), (बी), (सी)<ref name="Wright_1977"/>]]चित्र 1 (ए) 30 मिनट राइट ईच के बाद एक <100>-उन्मुख, 7-10 Ω-सेमी, बोरॉन-डोप्ड वेफर पर ऑक्सीकरण-प्रेरित स्टैकिंग दोष दिखाता है (इस चित्र में एक तीर प्रतिच्छेद करने वाले दोषों के आकार को इंगित करता है सतह, जबकि बी बल्क दोषों की ओर इशारा करता है)। चित्र 1 (बी) और (सी) क्रमशः 20 मिनट राइट ईच के बाद <100>- और <111>-उन्मुख वेफर्स पर अव्यवस्था के गड्ढे दिखाते हैं।<ref name="Wright_1977"/>

== सारांश ==

यह ईच प्रक्रिया पूर्व-संसाधित पॉलिश [[ सिलिकॉन बिस्किट ]]्स की अखंडता का निर्धारण करने या वेफर प्रसंस्करण के दौरान किसी भी बिंदु पर प्रेरित होने वाले दोषों को प्रकट करने का एक त्वरित और विश्वसनीय तरीका है। यह प्रदर्शित किया गया है कि राइट ईच स्टैकिंग दोषों और डिस्लोकेशन ईच के आंकड़ों को प्रकट करने में श्रेष्ठ है जब इसकी तुलना [[सिर्टल नक़्क़ाशी]] द्वारा प्रकट की गई<ref name="Sirtl_Adler_1961"/>और सेको नक़्क़ाशी।<ref name="Secco_1972"/>
विभिन्न वेफर प्रसंस्करण चरणों में विद्युत उपकरणों के विफलता विश्लेषण में इस नक़्क़ाशी का व्यापक रूप से उपयोग किया जाता है।<ref name="R1"/><ref name="R2"/>इसकी तुलना में, सिलिकॉन क्रिस्टल में दोषों को प्रकट करने के लिए राइट ईचेंट अक्सर पसंदीदा एचेंट था।<ref name="R1"/><ref name="R2"/>

[[File:Wright.Etch.Fig2a.b.c.jpg|thumb|चित्र 2 (ए), (बी), (सी): राइट ईच तुलना माइक्रोग्राफ<ref name="Wright_1977"/>]]चित्र 2 क्रमशः राइट ईच, सेको और सिर्टल ईच के बाद <100>-ओरिएंटेड वेफर्स पर ऑक्सीकरण-प्रेरित स्टैकिंग फॉल्ट डेलिनेशन की तुलना दिखाता है।<ref name="Wright_1977"/>
चित्र 3 राइट ईच, सेको और सिर्टल ईच के बाद <100>-उन्मुख वेफर्स पर अव्यवस्था गड्ढों के चित्रण की तुलना दिखाता है। अंतिम चित्र 4 क्रमशः राइट ईच, सेको और सिर्टल ईच के साथ नक़्क़ाशी के बाद <111>-उन्मुख वेफर पर प्रकट हुए अव्यवस्था गड्ढों की तुलना दिखाता है।<ref name="Wright_1977"/>

[[File:Wright.Etch.Fig3a.b.c.jpg|thumb|चित्र 3 (ए), (बी), (सी): राइट ईच तुलना माइक्रोग्राफ<ref name="Wright_1977"/>]]चित्रा 3 ऑक्सीकरण और तरजीही नक़्क़ाशी के बाद <100>-उन्मुख, 10-20 Ω-सेमी, बोरॉन डोप्ड वेफर पर अव्यवस्था चित्रण की तुलना दिखाता है। (ए) 20 मिनट राइट ईच के बाद, (बी) 10 मिनट सेको ईच और (सी) 6 मिनट सिर्टल ईच।<ref name="Wright_1977"/>

[[File:Wright.Etch.Fig4a.b.c.jpg|thumb|चित्र 4 (ए), (बी), (सी): राइट ईच तुलना माइक्रोग्राफ<ref name="Wright_1977"/>]]चित्रा 4 ऑक्सीकरण और अधिमान्य नक़्क़ाशी के बाद एक <111>-उन्मुख, 10-20 Ω-सेमी, बोरॉन-डोप्ड वेफर पर अव्यवस्था चित्रण की तुलना दिखाता है। (ए) 10 मिनट राइट ईच के बाद, (बी) 10 मिनट सेको ईच और (सी) 3 मिनट सिर्टल ईच। तीर पर्ची की दिशा का संकेत देते हैं।<ref name="Wright_1977"/>

== संदर्भ ==
{{Reflist|refs=
<ref name="Wright_1977">{{cite journal |title=A New Preferential Etch for Defects in Silicon Crystals |author-first=Margaret |author-last=Wright Jenkins |location=[[Motorola Incorporated]], [[Motorola Semiconductor Products Group]], Phoenix, Arizona, USA |date=May 1977 |orig-year=1976-08-27, 1976-12-16 |journal=[[Journal of the Electrochemical Society]] |publisher=[[The Electrochemical Society]] (ECS) |volume=124 |issue=5 |pages=757–759 |doi=10.1149/1.2133401 |url=https://wright-etch.blogspot.com |access-date=2019-04-06}}</ref>
<ref name="Robbins_Schwartz_1959">{{cite journal |title=Chemical Etching of Silicon: Part I. The System HF, HNO3, H2O, and HC2H3O2 |author-last1=Robbins |author-first1=Harry |author-last2=Schwartz |author-first2=Bertram |date=June 1959 |orig-year=1958-04-30 |journal=[[Journal of the Electrochemical Society]] |publisher=[[The Electrochemical Society]] (ECS) |volume=106 |issue=6 |pages=505–508 |doi=10.1149/1.2427397 |url=https://www.researchgate.net/publication/277879392}}</ref>
<ref name="Robbins_Schwartz_1961_1">{{cite journal |title=Chemical Etching of Silicon: Part II. The System HF, HNO3, H2O, and HC2H3O2 |author-last1=Robbins |author-first1=Harry |author-last2=Schwartz |author-first2=Bertram |date=February 1960 |orig-year=1959-04-06 |journal=[[Journal of the Electrochemical Society]] |publisher=[[The Electrochemical Society]] (ECS) |volume=107 |issue=2 |pages=108–111 |doi=10.1149/1.2427617 |url=https://www.researchgate.net/publication/305431467}}</ref>
<ref name="Robbins_Schwartz_1961_2">{{cite journal |title=Chemical Etching of Silicon: Part III. A Temperature Study in the Acid System |author-last1=Robbins |author-first1=Harry |author-last2=Schwartz |author-first2=Bertram |date=August 1961 |orig-year=1960-08-08, 1960-12-28 |journal=[[Journal of the Electrochemical Society]] |publisher=[[The Electrochemical Society]] (ECS) |volume=108 |issue=4 |pages=365–372 |doi=10.1149/1.2428090 }}</ref>
<ref name="Sirtl_Adler_1961">{{cite journal |title=Chromsäure-Flussäure als Spezifisches System zur Ätzgrubenentwicklung auf Silizium |language=de |author-last1=Sirtl |author-first1=Erhard |author-last2=Adler |author-first2=Annemarie |date=August 1961 |journal=Zeitschrift für Metallkunde (ZfM) |volume=52 |number=8 |pages=529–534 |id={{NAID|10011334657}}}}</ref>
<ref name="Secco_1972">{{cite journal |title=Dislocation Etch for (100) Planes in Silicon |author-last=Secco d'Aragona |author-first=F. |date=July 1972 |orig-year=1971-12-20, 1972-03-03 |journal=[[Journal of the Electrochemical Society]] |publisher=[[The Electrochemical Society]] (ECS) |volume=119 |issue=7 |pages=948–951 |doi=10.1149/1.2404374 |url=https://www.researchgate.net/publication/234955838}}</ref>
<ref name="R1">{{cite journal |title=CMOS: Defect Avoidance - Pipeline Defects in Flash Devices Associated with Rings OSF |author-first1=Garth K. |author-last1=Su |author-first2=Da |author-last2=Jin |author-first3=Sung-Rae |author-last3=Kim |author-first4=Tze-Ho |author-last4=Chan |author-first5=Hari |author-last5=Balan |author-first6=Yung-Tao |author-last6=Lin |author-first7=Kyung-Joon |author-last7=Han |author-first8=Steve |author-last8=Hsia |date=December 2003 |journal=Semiconductor Manufacturing |pages=144–151 |url=http://www.memc.com/assets/file/technology/articles/PipelineDefectsinFlashDevices.pdf |access-date=2019-04-06 |url-status=dead |archive-url=https://web.archive.org/web/20160303201949/http://www.memc.com/assets/file/technology/articles/PipelineDefectsinFlashDevices.pdf |archive-date=2016-03-03}}</ref>
<ref name="R2">{{cite book |title=Defect Etching in Silicon |date=2002 |chapter=Chapter 6 |chapter-url=http://www.tf.uni-kiel.de/matwis/amat/def_en/kap_6/advanced/t6_1_2.html |access-date=2019-04-06 |url-status=live |archive-url=https://web.archive.org/web/20190406090948/https://www.tf.uni-kiel.de/matwis/amat/def_en/kap_6/advanced/t6_1_2.html |archive-date=2019-04-06}}</ref>
}}

{{DEFAULTSORT:Wright etch}}
[[Category: नक़्क़ाशी (माइक्रोफैब्रिकेशन)]]

[[Category: Machine Translated Page]]
[[Category:Created On 11/06/2023]]