मॉसफेट - Revision history

Admin at 11:17, 21 October 2022

2022-10-21T11:17:55Z

@@ Line 515: / Line 515: @@
 {{Electronic components}}
 {{Authority control}}
-[[Category:Vigyan Ready]]
+[[Category:AC with 0 elements]]

Indicwiki: 34 revisions imported from :alpha:मॉसफेट

2022-10-21T09:53:11Z

34 revisions imported from alpha:मॉसफेट

← Older revision	Revision as of 15:23, 21 October 2022
(No difference)

alpha>Neeraja: added Category:Vigyan Ready using HotCat

2022-10-21T06:20:14Z

added Category:Vigyan Ready using HotCat

← Older revision		Revision as of 11:50, 21 October 2022
Line 515:		Line 515:
	{{Electronic components}}		{{Electronic components}}
	{{Authority control}}		{{Authority control}}

			[[Category:Vigyan Ready]]

alpha>Abhishek at 11:13, 20 October 2022

2022-10-20T11:13:48Z

← Older revision		Revision as of 16:43, 20 October 2022
Line 1:		Line 1:
	{{Short description\|Type of field-effect transistor}}		{{Short description\|Type of field-effect transistor}}
	[[file:MOSFET Structure.png\|thumb\|upright=1.6\|गेट (जी), बॉडी (बी), सोर्स (एस) और ड्रेन (डी) टर्मिनलों को दिखाते हुए MOSFET।गेट को एक इन्सुलेट परत (गुलाबी) द्वारा शरीर से अलग किया जाता है।]]		[[file:MOSFET Structure.png\|thumb\|upright=1.6\|गेट (G), बॉडी (B), सोर्स (S) और ड्रेन (D) टर्मिनलों को दिखाते हुए MOSFET।गेट को एक इन्सुलेट परत (गुलाबी) द्वारा शरीर से अलग किया जाता है।]]

	धातु-ऑक्साइड-अर्धचालक क्षेत्र-प्रभाव ट्रांजिस्टर (मेटल-ऑक्साइड-सेमिकंडक्टर [[ फील्ड-इफेक्ट ट्रांजिस्टर \|फील्ड-इफेक्ट ट्रांजिस्टर)]] (मॉसफेट, ,मॉस -फेट या मॉस फेट) एक प्रकार का फील्ड-इफेक्ट ट्रांजिस्टर (FET) है, जो आमतौर पर [[ सिलिकॉन ]] के [[ थर्मल ऑक्सीकरण ]] द्वारा निर्मित होता है। इसमें एक अछूता गेट है, जिसका वोल्टेज डिवाइस की चालकता को निर्धारित करता है। लागू वोल्टेज की मात्रा के साथ चालकता को बदलने की इस क्षमता का उपयोग इलेक्ट्रॉनिक [[ सिग्नल (इलेक्ट्रिकल इंजीनियरिंग) \| सिग्नल ( इलेक्ट्रिकल इंजीनियरिंग )]] को बढ़ाने या स्विच करने के लिए किया जा सकता है। एक मेटल-इंसुलेटर-सेमिकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर या मिसफेट एक शब्द है जो लगभग मॉसफेट का पर्यायवाची है। एक अन्य पर्यायवाची अछूता-गेट फील्ड-इफेक्ट ट्रांजिस्टर (IGFET) के लिए है।		'''''धातु-ऑक्साइड-अर्धचालक क्षेत्र-प्रभाव ट्रांजिस्टर''''' (मेटल-ऑक्साइड-सेमिकंडक्टर [[ फील्ड-इफेक्ट ट्रांजिस्टर \|फील्ड-इफेक्ट ट्रांजिस्टर)]] (मॉसफेट, ,मॉस -फेट या मॉस फेट) एक प्रकार का फील्ड-इफेक्ट ट्रांजिस्टर (FET) है, जो आमतौर पर [[ सिलिकॉन ]] के [[ थर्मल ऑक्सीकरण ]] द्वारा निर्मित होता है। इसमें एक अछूता गेट है, जिसका वोल्टेज डिवाइस की चालकता को निर्धारित करता है। लागू वोल्टेज की मात्रा के साथ चालकता को बदलने की इस क्षमता का उपयोग इलेक्ट्रॉनिक [[ सिग्नल (इलेक्ट्रिकल इंजीनियरिंग) \| सिग्नल ( इलेक्ट्रिकल इंजीनियरिंग )]] को बढ़ाने या स्विच करने के लिए किया जा सकता है। एक मेटल-इंसुलेटर-सेमिकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर या मिसफेट एक शब्द है जो लगभग मॉसफेट का पर्यायवाची है। एक अन्य पर्यायवाची अछूता-गेट फील्ड-इफेक्ट ट्रांजिस्टर (IGFET) के लिए है।

	फील्ड-इफेक्ट ट्रांजिस्टर के मूल सिद्धांत को पहली बार [[ जूलियस एडगर लिलिएनफेल्ड \|जूलियस एडगर लिलिएनफेल्ड]] द्वारा 1925 में पेटेंट कराया गया था।<ref name=p1>Lilienfeld, Julius Edgar (1926-10-08) "Method and apparatus for controlling electric currents" {{US Patent\|1745175A}}</ref>		फील्ड-इफेक्ट ट्रांजिस्टर के मूल सिद्धांत को पहली बार [[ जूलियस एडगर लिलिएनफेल्ड \|जूलियस एडगर लिलिएनफेल्ड]] द्वारा 1925 में पेटेंट कराया गया था।<ref name=p1>Lilienfeld, Julius Edgar (1926-10-08) "Method and apparatus for controlling electric currents" {{US Patent\|1745175A}}</ref>
Line 32:		Line 32:

	== ऑपरेशन ==		== ऑपरेशन ==
	[[file:MOS Capacitor.svg\|thumb\|upright=1.2\|पी-टाइप सिलिकॉन पर मेटल-ऑक्साइड-सेमिकंडक्टर संरचना]]		[[file:MOS Capacitor.svg\|thumb\|upright=1.2\|P-टाइप सिलिकॉन पर मेटल-ऑक्साइड-सेमिकंडक्टर संरचना]]

	=== धातु-ऑक्साइड-सेमिकंडक्टर(अर्धचालक) संरचना ===		=== धातु-ऑक्साइड-सेमिकंडक्टर(अर्धचालक) संरचना ===
Line 52:		Line 52:
	=== संरचना और चैनल गठन ===		=== संरचना और चैनल गठन ===
	{{See also\|क्षेत्र प्रभाव (अर्धचालक)}}		{{See also\|क्षेत्र प्रभाव (अर्धचालक)}}
	[[file:Semiconductor band-bending.png\|thumb\|upright=1.5\|NMOS MOSFET में चैनल का गठन [[ बैंड आरेख ]] के रूप में दिखाया गया है: शीर्ष पैनल: एक एप्लाइड गेट वोल्टेज बेंड्स बैंड, सतह से छेद (बाएं) को कम करना।झुकने को प्रेरित करने वाला चार्ज नकारात्मक स्वीकर्ता-आयन चार्ज (दाएं) की एक परत द्वारा संतुलित होता है।निचला पैनल: एक बड़ा लागू वोल्टेज आगे बढ़ता है, लेकिन चालन बैंड एक संवाहक चैनल को आबाद करने के लिए ऊर्जा में पर्याप्त कम होता है]]		[[file:Semiconductor band-bending.png\|thumb\|upright=1.5\|NMOS MOSFET में चैनल का गठन [[ बैंड आरेख \|बैंड आरेख]] के रूप में दिखाया गया है: शीर्ष पैनल: एक एप्लाइड गेट वोल्टेज बेंड्स बैंड, सतह से छेद (बाएं) को कम करना।झुकने को प्रेरित करने वाला चार्ज नकारात्मक स्वीकर्ता-आयन चार्ज (दाएं) की एक परत द्वारा संतुलित होता है।निचला पैनल: एक बड़ा लागू वोल्टेज आगे बढ़ता है, लेकिन चालन बैंड एक संवाहक चैनल को आबाद करने के लिए ऊर्जा में पर्याप्त कम होता है]]
	[[file:Illustration of C-V measurement.gif\|thumb\|upright=1.5\|अलग -अलग ऑक्साइड मोटाई के साथ एक थोक MOSFET के लिए C -V प्रोफ़ाइल। वक्र का बायां हिस्सा संचय से मेल खाता है। बीच में घाटी कमी से मेल खाती है। दाईं ओर वक्र उलटा से मेल खाता है]]		[[file:Illustration of C-V measurement.gif\|thumb\|upright=1.5\|अलग -अलग ऑक्साइड मोटाई के साथ एक थोक MOSFET के लिए C -V प्रोफ़ाइल। वक्र का बायां हिस्सा संचय से मेल खाता है। बीच में घाटी कमी से मेल खाती है। दाईं ओर वक्र उलटा से मेल खाता है]]

Line 264:		Line 264:
	'''परिपथ प्रतीक'''		'''परिपथ प्रतीक'''

	मॉसफेट के लिए विभिन्न प्रकार के प्रतीकों का उपयोग किया जाता है। मूल डिजाइन आम तौर पर स्रोत के साथ चैनल के लिए एक पंक्ति ~~है और नाली~~ इसे समकोण पर छोड़ रही है और फिर चैनल के समान दिशा में समकोण पर वापस झुक रही है। कभी -कभी [[ चैनल (ट्रांजिस्टर) \| चैनल ( ट्रांजिस्टर )]] के लिए तीन लाइन सेगमेंट का उपयोग किया जाता है और कमी मोड के लिए एक ठोस लाइन (अवक्षेप और वृद्धि मोड देखें)। एक अन्य पंक्ति गेट के लिए चैनल के समानांतर खींची गई है।		मॉसफेट के लिए विभिन्न प्रकार के प्रतीकों का उपयोग किया जाता है। मूल डिजाइन आम तौर पर स्रोत के साथ चैनल के लिए एक पंक्ति इसे समकोण पर छोड़ रही है और फिर चैनल के समान दिशा में समकोण पर वापस झुक रही है। कभी -कभी [[ चैनल (ट्रांजिस्टर) \|चैनल (ट्रांजिस्टर)]] के लिए तीन लाइन सेगमेंट का उपयोग किया जाता है और कमी मोड के लिए एक ठोस लाइन (अवक्षेप और वृद्धि मोड देखें)। एक अन्य पंक्ति गेट के लिए चैनल के समानांतर खींची गई है।

	थोक (बल्क) या बॉडी कनेक्शन, यदि दिखाया गया है, तो पीएमओ या एनएमओ को इंगित करने वाले तीर के साथ चैनल के पीछे से जुड़ा हुआ दिखाया गया है। तीर हमेशा p से n तक इंगित करते हैं, इसलिए एनएमओएस (p-वेल या p-सब्सट्रेट में n-चैनल ) में तीर (थोक से चैनल तक) की ओर इशारा करता है। यदि थोक (बल्क) स्रोत से जुड़ा होता है (जैसा कि आमतौर पर असतत उपकरणों के साथ होता है) तो कभी -कभी यह ट्रांजिस्टर छोड़ने वाले स्रोत के साथ मिलने के लिए कोण होता है। यदि बल्क को नहीं दिखाया गया है (जैसा कि अक्सर आईसी डिजाइन में होता है क्योंकि वे आम तौर पर सामान्य थोक होते हैं) एक उलटा प्रतीक का उपयोग कभी -कभी पीएमओ को इंगित करने के लिए किया जाता है, वैकल्पिक रूप से स्रोत पर एक तीर का उपयोग उसी तरह से किया जा सकता है जैसे कि द्विध्रुवी ट्रांजिस्टर के लिए ( N MOS के लिए, P MOS के लिए)।		थोक (बल्क) या बॉडी कनेक्शन, यदि दिखाया गया है, तो पीएमओ या एनएमओ को इंगित करने वाले तीर के साथ चैनल के पीछे से जुड़ा हुआ दिखाया गया है। तीर हमेशा p से n तक इंगित करते हैं, इसलिए एनएमओएस (p-वेल या p-सब्सट्रेट में n-चैनल ) में तीर (थोक से चैनल तक) की ओर इशारा करता है। यदि थोक (बल्क) स्रोत से जुड़ा होता है (जैसा कि आमतौर पर असतत उपकरणों के साथ होता है) तो कभी -कभी यह ट्रांजिस्टर छोड़ने वाले स्रोत के साथ मिलने के लिए कोण होता है। यदि बल्क को नहीं दिखाया गया है (जैसा कि अक्सर आईसी डिजाइन में होता है क्योंकि वे आम तौर पर सामान्य थोक होते हैं) एक उलटा प्रतीक का उपयोग कभी -कभी पीएमओ को इंगित करने के लिए किया जाता है, वैकल्पिक रूप से स्रोत पर एक तीर का उपयोग उसी तरह से किया जा सकता है जैसे कि द्विध्रुवी ट्रांजिस्टर के लिए ( N MOS के लिए, P MOS के लिए)।

alpha>Abhishek at 10:34, 20 October 2022

2022-10-20T10:34:17Z

Show changes

alpha>Sheelu at 13:45, 23 September 2022

2022-09-23T13:45:04Z

Show changes

alpha>Sheelu at 13:15, 23 September 2022

2022-09-23T13:15:36Z

Show changes

alpha>Sheelu at 10:51, 23 September 2022

2022-09-23T10:51:38Z

Show changes

alpha>Sheelu at 10:37, 23 September 2022

2022-09-23T10:37:10Z

← Older revision		Revision as of 16:07, 23 September 2022
Line 390:		Line 390:
	{{Essay\|section\|date=September 2016}}		{{Essay\|section\|date=September 2016}}
	{{Further\|Dennard scaling}}		{{Further\|Dennard scaling}}
	पिछले दशकों में, मॉसफेट ( जैसा कि डिजिटल लॉजिक के लिए उपयोग किया जाता है ) को लगातार आकार में बढ़ाया गया है; विशिष्ट मॉसफेट चैनल की लंबाई एक बार कई [[ माइक्रोमीटर \| माइक्रोमीटर]] थे, लेकिन आधुनिक एकीकृत सर्किट दसियों नैनोमीटर की चैनल लंबाई के साथ मॉसफेट को शामिल कर रहे हैं। स्केलिंग कानून पर रॉबर्ट एच. डेनार्ड का काम यह मानने में महत्वपूर्ण था कि यह चल रही कमी संभव थी। इंटेल ने 2009 के अंत में 32 nm फीचर साइज ( चैनल के साथ और भी कम होने के साथ ) की एक प्रक्रिया का उत्पादन शुरू किया। अर्धचालक उद्योग एक रोडमैप, सेमीकंडक्टर्स के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप बनाए रखता है,<ref>{{cite web \| url = http://www.itrs.net \| title = International Technology Roadmap for Semiconductors \| url-status = dead \| archiveurl = https://web.archive.org/web/20151228041321/http://www.itrs.net/ \| archivedate = 2015-12-28 }}</ref> जो MOSFET विकास के लिए गति निर्धारित करता है। ऐतिहासिक रूप से, मॉसफेट के आकार को कम करने के साथ कठिनाइयाँ अर्धचालक डिवाइस निर्माण प्रक्रिया के साथ जुड़ी हुई हैं, बहुत कम वोल्टेज का उपयोग करने की आवश्यकता है, और खराब विद्युत प्रदर्शन के साथ सर्किट रीडिज़ाइन और इनोवेशन ( छोटे ~~MOSFETS~~ उच्च रिसाव धाराएं और कम आउटपुट प्रतिरोध का प्रदर्शन करते हैं )।		पिछले दशकों में, मॉसफेट ( जैसा कि डिजिटल लॉजिक के लिए उपयोग किया जाता है ) को लगातार आकार में बढ़ाया गया है; विशिष्ट मॉसफेट चैनल की लंबाई एक बार कई [[ माइक्रोमीटर \| माइक्रोमीटर]] थे, लेकिन आधुनिक एकीकृत सर्किट दसियों नैनोमीटर की चैनल लंबाई के साथ मॉसफेट को शामिल कर रहे हैं। स्केलिंग कानून पर रॉबर्ट एच. डेनार्ड का काम यह मानने में महत्वपूर्ण था कि यह चल रही कमी संभव थी। इंटेल ने 2009 के अंत में 32 nm फीचर साइज (चैनल के साथ और भी कम होने के साथ ) की एक प्रक्रिया का उत्पादन शुरू किया। अर्धचालक उद्योग एक रोडमैप, सेमीकंडक्टर्स के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप बनाए रखता है,<ref>{{cite web \| url = http://www.itrs.net \| title = International Technology Roadmap for Semiconductors \| url-status = dead \| archiveurl = https://web.archive.org/web/20151228041321/http://www.itrs.net/ \| archivedate = 2015-12-28 }}</ref> जो MOSFET विकास के लिए गति निर्धारित करता है। ऐतिहासिक रूप से, मॉसफेट के आकार को कम करने के साथ कठिनाइयाँ अर्धचालक डिवाइस निर्माण प्रक्रिया के साथ जुड़ी हुई हैं, बहुत कम वोल्टेज का उपयोग करने की आवश्यकता है, और खराब विद्युत प्रदर्शन के साथ सर्किट रीडिज़ाइन और इनोवेशन ( छोटे मॉसफेट उच्च रिसाव धाराएं और कम आउटपुट प्रतिरोध का प्रदर्शन करते हैं )।

	छोटे ~~MOSFETs~~ कई कारणों से वांछनीय हैं। ट्रांजिस्टर को छोटा बनाने का मुख्य कारण किसी दिए गए चिप क्षेत्र में अधिक से अधिक डिवाइस पैक करना है। यह एक छोटे क्षेत्र में एक ही कार्यक्षमता के साथ एक चिप में होता है, या एक ही क्षेत्र में अधिक कार्यक्षमता के साथ चिप्स ~~हैं ।~~ चूंकि एक [[ वेफर (इलेक्ट्रॉनिक्स) \| वेफर ( इलेक्ट्रॉनिक्स )]] के लिए निर्माण लागत अपेक्षाकृत तय होती है, इसलिए प्रति एकीकृत सर्किट की लागत मुख्य रूप से उन चिप्स की संख्या से संबंधित होती है जो प्रति वेफर का उत्पादन किया जा सकता है। इसलिए, छोटे आईसीएस प्रति चिप प्रति अधिक चिप्स की अनुमति देते हैं, प्रति चिप की कीमत कम करते हैं। वास्तव में, पिछले 30 वर्षों में एक नई तकनीक नोड पेश किए जाने के बाद प्रति चिप ट्रांजिस्टर की संख्या हर 2-3 साल में दोगुनी हो गई है। उदाहरण के लिए, 45 nm तकनीक में निर्मित माइक्रोप्रोसेसर में ~~MOSFETs~~ की संख्या 65 nm चिप में दोगुनी हो सकती है। ट्रांजिस्टर घनत्व का यह दोहरीकरण पहली बार 1965 में [[ गॉर्डन मूर \| गॉर्डन मूर]] द्वारा देखा गया था और इसे आमतौर पर मूर के नियम के रूप में जाना जाता है।<ref>{{cite web \| title = 1965 – "Moore's Law" Predicts the Future of Integrated Circuits \| work = Computer History Museum \| url = http://www.computerhistory.org/semiconductor/timeline/1965-Moore.html}}</ref> यह भी उम्मीद की जाती है कि छोटे ट्रांजिस्टर तेजी से स्विच करें। उदाहरण के लिए, आकार में कमी के लिए एक ~~दृष्टिकोण MOSFET~~ का एक स्केलिंग है जिसे आनुपातिक रूप से कम करने के लिए सभी डिवाइस आयामों की आवश्यकता होती है। मुख्य डिवाइस आयाम चैनल की लंबाई, चैनल की चौड़ाई और ऑक्साइड मोटाई हैं। जब उन्हें समान कारकों द्वारा कम किया जाता है, तो ट्रांजिस्टर चैनल प्रतिरोध नहीं बदलता है, जबकि गेट कैपेसिटेंस को उस कारक द्वारा काट दिया जाता है। इसलिए, एक समान कारक के साथ ट्रांजिस्टर तराजू की [[ आरसी देरी \| आरसी देरी]] । हालांकि यह पारंपरिक रूप से पुरानी प्रौद्योगिकियों के लिए मामला रहा है, अत्याधुनिक ~~MOSFETS~~ के लिए ट्रांजिस्टर आयामों की कमी के लिए जरूरी नहीं कि उच्च चिप गति में अनुवाद किया जाए क्योंकि इंटरकनेक्ट के कारण देरी अधिक महत्वपूर्ण है।		छोटे मॉसफेट कई कारणों से वांछनीय हैं। ट्रांजिस्टर को छोटा बनाने का मुख्य कारण किसी दिए गए चिप क्षेत्र में अधिक से अधिक डिवाइस पैक करना है। यह एक छोटे क्षेत्र में एक ही कार्यक्षमता के साथ एक चिप में होता है, या एक ही क्षेत्र में अधिक कार्यक्षमता के साथ चिप्स हैं। चूंकि एक [[ वेफर (इलेक्ट्रॉनिक्स) \| वेफर ( इलेक्ट्रॉनिक्स )]] के लिए निर्माण लागत अपेक्षाकृत तय होती है, इसलिए प्रति एकीकृत सर्किट की लागत मुख्य रूप से उन चिप्स की संख्या से संबंधित होती है जो प्रति वेफर का उत्पादन किया जा सकता है। इसलिए, छोटे आईसीएस प्रति चिप प्रति अधिक चिप्स की अनुमति देते हैं, प्रति चिप की कीमत कम करते हैं। वास्तव में, पिछले 30 वर्षों में एक नई तकनीक नोड पेश किए जाने के बाद प्रति चिप ट्रांजिस्टर की संख्या हर 2-3 साल में दोगुनी हो गई है। उदाहरण के लिए, 45 nm तकनीक में निर्मित माइक्रोप्रोसेसर में मॉसफेट की संख्या 65 nm चिप में दोगुनी हो सकती है। ट्रांजिस्टर घनत्व का यह दोहरीकरण पहली बार 1965 में [[ गॉर्डन मूर \| गॉर्डन मूर]] द्वारा देखा गया था और इसे आमतौर पर मूर के नियम के रूप में जाना जाता है।<ref>{{cite web \| title = 1965 – "Moore's Law" Predicts the Future of Integrated Circuits \| work = Computer History Museum \| url = http://www.computerhistory.org/semiconductor/timeline/1965-Moore.html}}</ref> यह भी उम्मीद की जाती है कि छोटे ट्रांजिस्टर तेजी से स्विच करें। उदाहरण के लिए, आकार में कमी के लिए एक दृष्टिकोणमॉसफेट का एक स्केलिंग है जिसे आनुपातिक रूप से कम करने के लिए सभी डिवाइस आयामों की आवश्यकता होती है। मुख्य डिवाइस आयाम चैनल की लंबाई, चैनल की चौड़ाई और ऑक्साइड मोटाई हैं। जब उन्हें समान कारकों द्वारा कम किया जाता है, तो ट्रांजिस्टर चैनल प्रतिरोध नहीं बदलता है, जबकि गेट कैपेसिटेंस को उस कारक द्वारा काट दिया जाता है। इसलिए, एक समान कारक के साथ ट्रांजिस्टर तराजू की [[ आरसी देरी \| आरसी देरी]] । हालांकि यह पारंपरिक रूप से पुरानी प्रौद्योगिकियों के लिए मामला रहा है, अत्याधुनिक मॉसफेट के लिए ट्रांजिस्टर आयामों की कमी के लिए जरूरी नहीं कि उच्च चिप गति में अनुवाद किया जाए क्योंकि इंटरकनेक्ट के कारण देरी अधिक महत्वपूर्ण है।

	चैनल की लंबाई के साथ MOSFETs का उत्पादन एक [[ माइक्रोमीटर ]] की तुलना में बहुत छोटा है, एक चुनौती है, और अर्धचालक डिवाइस निर्माण की कठिनाइयाँ हमेशा एकीकृत सर्किट प्रौद्योगिकी को आगे बढ़ाने में एक सीमित कारक हैं। हालांकि परमाणु परत के बयान जैसी प्रक्रियाओं ने छोटे घटकों के लिए निर्माण में सुधार किया है, ~~MOSFET~~ के छोटे आकार ( कुछ दसियों नैनोमीटर से कम ) ने परिचालन समस्याएं पैदा की हैं:		चैनल की लंबाई के साथ MOSFETs का उत्पादन एक [[ माइक्रोमीटर ]] की तुलना में बहुत छोटा है, एक चुनौती है, और अर्धचालक डिवाइस निर्माण की कठिनाइयाँ हमेशा एकीकृत सर्किट प्रौद्योगिकी को आगे बढ़ाने में एक सीमित कारक हैं। हालांकि परमाणु परत के बयान जैसी प्रक्रियाओं ने छोटे घटकों के लिए निर्माण में सुधार किया है, मॉसफेट के छोटे आकार ( कुछ दसियों नैनोमीटर से कम ) ने परिचालन समस्याएं पैदा की हैं:

	; उच्च सबथ्रेशोल्ड चालन: जैसा कि MOSFET ज्यामिति सिकुड़ जाता है, विश्वसनीयता बनाए रखने के लिए गेट पर लागू होने वाले वोल्टेज को कम किया जाना चाहिए। प्रदर्शन को बनाए रखने के लिए, MOSFET की थ्रेशोल्ड वोल्टेज को भी कम करना होगा। चूंकि थ्रेशोल्ड वोल्टेज कम हो जाता है, ट्रांजिस्टर को सीमित वोल्टेज स्विंग के साथ पूरा टर्न-ऑन करने के लिए पूर्ण टर्न-ऑफ से स्विच नहीं किया जा सकता है; सर्किट डिज़ाइन ऑन केस में मजबूत करंट और ऑफ केस में कम करंट के बीच एक समझौता है, और अनुप्रयोग ( एप्लिकेशन ) यह निर्धारित करता है कि एक दूसरे पर एक का पक्ष लेना है या नहीं। सबथ्रेशोल्ड रिसाव ( सबथ्रेशोल्ड कंडक्शन, गेट-ऑक्साइड रिसाव और रिवर्स-बायस्ड जंक्शन रिसाव सहित ), जिसे अतीत में नजरअंदाज कर दिया गया था, अब आधुनिक उच्च-प्रदर्शन VLSI चिप्स की कुल बिजली की खपत के आधे से ऊपर का उपभोग कर सकता है।<ref name=Roy>{{ cite book \| first1 =Kaushik\|last1=Roy \|first2=Kiat Seng\|last2=Yeo \| title=Low Voltage, Low Power VLSI Subsystems \| year = 2004 \| page = Fig. 2.1, p. 44, Fig. 1.1, p. 4 \| publisher = McGraw-Hill Professional \| isbn = 978-0-07-143786-8 \| url = https://books.google.com/books?id=jXm4pNxCSCYC&pg=PA4 \| no-pp = true }}</ref><ref name=Goodnick>{{ cite book \| first1 =Dragica\|last1=Vasileska \|first2=Stephen\|last2=Goodnick \| title=Computational Electronics \| year = 2006 \| page = 103 \| publisher = Morgan & Claypool \| isbn = 978-1-59829-056-1 \| url = https://books.google.com/books?id=DBPnzqy5Fd8C&pg=PA103 }}</ref>		; उच्च सबथ्रेशोल्ड चालन: जैसा कि MOSFET ज्यामिति सिकुड़ जाता है, विश्वसनीयता बनाए रखने के लिए गेट पर लागू होने वाले वोल्टेज को कम किया जाना चाहिए। प्रदर्शन को बनाए रखने के लिए, MOSFET की थ्रेशोल्ड वोल्टेज को भी कम करना होगा। चूंकि थ्रेशोल्ड वोल्टेज कम हो जाता है, ट्रांजिस्टर को सीमित वोल्टेज स्विंग के साथ पूरा टर्न-ऑन करने के लिए पूर्ण टर्न-ऑफ से स्विच नहीं किया जा सकता है; सर्किट डिज़ाइन ऑन केस में मजबूत करंट और ऑफ केस में कम करंट के बीच एक समझौता है, और अनुप्रयोग ( एप्लिकेशन ) यह निर्धारित करता है कि एक दूसरे पर एक का पक्ष लेना है या नहीं। सबथ्रेशोल्ड रिसाव ( सबथ्रेशोल्ड कंडक्शन, गेट-ऑक्साइड रिसाव और रिवर्स-बायस्ड जंक्शन रिसाव सहित ), जिसे अतीत में नजरअंदाज कर दिया गया था, अब आधुनिक उच्च-प्रदर्शन VLSI चिप्स की कुल बिजली की खपत के आधे से ऊपर का उपभोग कर सकता है।<ref name=Roy>{{ cite book \| first1 =Kaushik\|last1=Roy \|first2=Kiat Seng\|last2=Yeo \| title=Low Voltage, Low Power VLSI Subsystems \| year = 2004 \| page = Fig. 2.1, p. 44, Fig. 1.1, p. 4 \| publisher = McGraw-Hill Professional \| isbn = 978-0-07-143786-8 \| url = https://books.google.com/books?id=jXm4pNxCSCYC&pg=PA4 \| no-pp = true }}</ref><ref name=Goodnick>{{ cite book \| first1 =Dragica\|last1=Vasileska \|first2=Stephen\|last2=Goodnick \| title=Computational Electronics \| year = 2006 \| page = 103 \| publisher = Morgan & Claypool \| isbn = 978-1-59829-056-1 \| url = https://books.google.com/books?id=DBPnzqy5Fd8C&pg=PA103 }}</ref>

alpha>Sheelu at 10:33, 23 September 2022

2022-09-23T10:33:52Z

Show changes

← Older revision		Revision as of 16:07, 23 September 2022
Line 390:		Line 390:
	{{Essay\|section\|date=September 2016}}		{{Essay\|section\|date=September 2016}}
	{{Further\|Dennard scaling}}		{{Further\|Dennard scaling}}
	पिछले दशकों में, मॉसफेट ( जैसा कि डिजिटल लॉजिक के लिए उपयोग किया जाता है ) को लगातार आकार में बढ़ाया गया है; विशिष्ट मॉसफेट चैनल की लंबाई एक बार कई [[ माइक्रोमीटर \| माइक्रोमीटर]] थे, लेकिन आधुनिक एकीकृत सर्किट दसियों नैनोमीटर की चैनल लंबाई के साथ मॉसफेट को शामिल कर रहे हैं। स्केलिंग कानून पर रॉबर्ट एच. डेनार्ड का काम यह मानने में महत्वपूर्ण था कि यह चल रही कमी संभव थी। इंटेल ने 2009 के अंत में 32 nm फीचर साइज ( चैनल के साथ और भी कम होने के साथ ) की एक प्रक्रिया का उत्पादन शुरू किया। अर्धचालक उद्योग एक रोडमैप, सेमीकंडक्टर्स के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप बनाए रखता है,<ref>{{cite web \| url = http://www.itrs.net \| title = International Technology Roadmap for Semiconductors \| url-status = dead \| archiveurl = https://web.archive.org/web/20151228041321/http://www.itrs.net/ \| archivedate = 2015-12-28 }}</ref> जो MOSFET विकास के लिए गति निर्धारित करता है। ऐतिहासिक रूप से, मॉसफेट के आकार को कम करने के साथ कठिनाइयाँ अर्धचालक डिवाइस निर्माण प्रक्रिया के साथ जुड़ी हुई हैं, बहुत कम वोल्टेज का उपयोग करने की आवश्यकता है, और खराब विद्युत प्रदर्शन के साथ सर्किट रीडिज़ाइन और इनोवेशन ( छोटे ~~MOSFETS~~ उच्च रिसाव धाराएं और कम आउटपुट प्रतिरोध का प्रदर्शन करते हैं )।		पिछले दशकों में, मॉसफेट ( जैसा कि डिजिटल लॉजिक के लिए उपयोग किया जाता है ) को लगातार आकार में बढ़ाया गया है; विशिष्ट मॉसफेट चैनल की लंबाई एक बार कई [[ माइक्रोमीटर \| माइक्रोमीटर]] थे, लेकिन आधुनिक एकीकृत सर्किट दसियों नैनोमीटर की चैनल लंबाई के साथ मॉसफेट को शामिल कर रहे हैं। स्केलिंग कानून पर रॉबर्ट एच. डेनार्ड का काम यह मानने में महत्वपूर्ण था कि यह चल रही कमी संभव थी। इंटेल ने 2009 के अंत में 32 nm फीचर साइज (चैनल के साथ और भी कम होने के साथ ) की एक प्रक्रिया का उत्पादन शुरू किया। अर्धचालक उद्योग एक रोडमैप, सेमीकंडक्टर्स के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप बनाए रखता है,<ref>{{cite web \| url = http://www.itrs.net \| title = International Technology Roadmap for Semiconductors \| url-status = dead \| archiveurl = https://web.archive.org/web/20151228041321/http://www.itrs.net/ \| archivedate = 2015-12-28 }}</ref> जो MOSFET विकास के लिए गति निर्धारित करता है। ऐतिहासिक रूप से, मॉसफेट के आकार को कम करने के साथ कठिनाइयाँ अर्धचालक डिवाइस निर्माण प्रक्रिया के साथ जुड़ी हुई हैं, बहुत कम वोल्टेज का उपयोग करने की आवश्यकता है, और खराब विद्युत प्रदर्शन के साथ सर्किट रीडिज़ाइन और इनोवेशन ( छोटे मॉसफेट उच्च रिसाव धाराएं और कम आउटपुट प्रतिरोध का प्रदर्शन करते हैं )।

	छोटे ~~MOSFETs~~ कई कारणों से वांछनीय हैं। ट्रांजिस्टर को छोटा बनाने का मुख्य कारण किसी दिए गए चिप क्षेत्र में अधिक से अधिक डिवाइस पैक करना है। यह एक छोटे क्षेत्र में एक ही कार्यक्षमता के साथ एक चिप में होता है, या एक ही क्षेत्र में अधिक कार्यक्षमता के साथ चिप्स ~~हैं ।~~ चूंकि एक [[ वेफर (इलेक्ट्रॉनिक्स) \| वेफर ( इलेक्ट्रॉनिक्स )]] के लिए निर्माण लागत अपेक्षाकृत तय होती है, इसलिए प्रति एकीकृत सर्किट की लागत मुख्य रूप से उन चिप्स की संख्या से संबंधित होती है जो प्रति वेफर का उत्पादन किया जा सकता है। इसलिए, छोटे आईसीएस प्रति चिप प्रति अधिक चिप्स की अनुमति देते हैं, प्रति चिप की कीमत कम करते हैं। वास्तव में, पिछले 30 वर्षों में एक नई तकनीक नोड पेश किए जाने के बाद प्रति चिप ट्रांजिस्टर की संख्या हर 2-3 साल में दोगुनी हो गई है। उदाहरण के लिए, 45 nm तकनीक में निर्मित माइक्रोप्रोसेसर में ~~MOSFETs~~ की संख्या 65 nm चिप में दोगुनी हो सकती है। ट्रांजिस्टर घनत्व का यह दोहरीकरण पहली बार 1965 में [[ गॉर्डन मूर \| गॉर्डन मूर]] द्वारा देखा गया था और इसे आमतौर पर मूर के नियम के रूप में जाना जाता है।<ref>{{cite web \| title = 1965 – "Moore's Law" Predicts the Future of Integrated Circuits \| work = Computer History Museum \| url = http://www.computerhistory.org/semiconductor/timeline/1965-Moore.html}}</ref> यह भी उम्मीद की जाती है कि छोटे ट्रांजिस्टर तेजी से स्विच करें। उदाहरण के लिए, आकार में कमी के लिए एक ~~दृष्टिकोण MOSFET~~ का एक स्केलिंग है जिसे आनुपातिक रूप से कम करने के लिए सभी डिवाइस आयामों की आवश्यकता होती है। मुख्य डिवाइस आयाम चैनल की लंबाई, चैनल की चौड़ाई और ऑक्साइड मोटाई हैं। जब उन्हें समान कारकों द्वारा कम किया जाता है, तो ट्रांजिस्टर चैनल प्रतिरोध नहीं बदलता है, जबकि गेट कैपेसिटेंस को उस कारक द्वारा काट दिया जाता है। इसलिए, एक समान कारक के साथ ट्रांजिस्टर तराजू की [[ आरसी देरी \| आरसी देरी]] । हालांकि यह पारंपरिक रूप से पुरानी प्रौद्योगिकियों के लिए मामला रहा है, अत्याधुनिक ~~MOSFETS~~ के लिए ट्रांजिस्टर आयामों की कमी के लिए जरूरी नहीं कि उच्च चिप गति में अनुवाद किया जाए क्योंकि इंटरकनेक्ट के कारण देरी अधिक महत्वपूर्ण है।		छोटे मॉसफेट कई कारणों से वांछनीय हैं। ट्रांजिस्टर को छोटा बनाने का मुख्य कारण किसी दिए गए चिप क्षेत्र में अधिक से अधिक डिवाइस पैक करना है। यह एक छोटे क्षेत्र में एक ही कार्यक्षमता के साथ एक चिप में होता है, या एक ही क्षेत्र में अधिक कार्यक्षमता के साथ चिप्स हैं। चूंकि एक [[ वेफर (इलेक्ट्रॉनिक्स) \| वेफर ( इलेक्ट्रॉनिक्स )]] के लिए निर्माण लागत अपेक्षाकृत तय होती है, इसलिए प्रति एकीकृत सर्किट की लागत मुख्य रूप से उन चिप्स की संख्या से संबंधित होती है जो प्रति वेफर का उत्पादन किया जा सकता है। इसलिए, छोटे आईसीएस प्रति चिप प्रति अधिक चिप्स की अनुमति देते हैं, प्रति चिप की कीमत कम करते हैं। वास्तव में, पिछले 30 वर्षों में एक नई तकनीक नोड पेश किए जाने के बाद प्रति चिप ट्रांजिस्टर की संख्या हर 2-3 साल में दोगुनी हो गई है। उदाहरण के लिए, 45 nm तकनीक में निर्मित माइक्रोप्रोसेसर में मॉसफेट की संख्या 65 nm चिप में दोगुनी हो सकती है। ट्रांजिस्टर घनत्व का यह दोहरीकरण पहली बार 1965 में [[ गॉर्डन मूर \| गॉर्डन मूर]] द्वारा देखा गया था और इसे आमतौर पर मूर के नियम के रूप में जाना जाता है।<ref>{{cite web \| title = 1965 – "Moore's Law" Predicts the Future of Integrated Circuits \| work = Computer History Museum \| url = http://www.computerhistory.org/semiconductor/timeline/1965-Moore.html}}</ref> यह भी उम्मीद की जाती है कि छोटे ट्रांजिस्टर तेजी से स्विच करें। उदाहरण के लिए, आकार में कमी के लिए एक दृष्टिकोणमॉसफेट का एक स्केलिंग है जिसे आनुपातिक रूप से कम करने के लिए सभी डिवाइस आयामों की आवश्यकता होती है। मुख्य डिवाइस आयाम चैनल की लंबाई, चैनल की चौड़ाई और ऑक्साइड मोटाई हैं। जब उन्हें समान कारकों द्वारा कम किया जाता है, तो ट्रांजिस्टर चैनल प्रतिरोध नहीं बदलता है, जबकि गेट कैपेसिटेंस को उस कारक द्वारा काट दिया जाता है। इसलिए, एक समान कारक के साथ ट्रांजिस्टर तराजू की [[ आरसी देरी \| आरसी देरी]] । हालांकि यह पारंपरिक रूप से पुरानी प्रौद्योगिकियों के लिए मामला रहा है, अत्याधुनिक मॉसफेट के लिए ट्रांजिस्टर आयामों की कमी के लिए जरूरी नहीं कि उच्च चिप गति में अनुवाद किया जाए क्योंकि इंटरकनेक्ट के कारण देरी अधिक महत्वपूर्ण है।

	चैनल की लंबाई के साथ MOSFETs का उत्पादन एक [[ माइक्रोमीटर ]] की तुलना में बहुत छोटा है, एक चुनौती है, और अर्धचालक डिवाइस निर्माण की कठिनाइयाँ हमेशा एकीकृत सर्किट प्रौद्योगिकी को आगे बढ़ाने में एक सीमित कारक हैं। हालांकि परमाणु परत के बयान जैसी प्रक्रियाओं ने छोटे घटकों के लिए निर्माण में सुधार किया है, ~~MOSFET~~ के छोटे आकार ( कुछ दसियों नैनोमीटर से कम ) ने परिचालन समस्याएं पैदा की हैं:		चैनल की लंबाई के साथ MOSFETs का उत्पादन एक [[ माइक्रोमीटर ]] की तुलना में बहुत छोटा है, एक चुनौती है, और अर्धचालक डिवाइस निर्माण की कठिनाइयाँ हमेशा एकीकृत सर्किट प्रौद्योगिकी को आगे बढ़ाने में एक सीमित कारक हैं। हालांकि परमाणु परत के बयान जैसी प्रक्रियाओं ने छोटे घटकों के लिए निर्माण में सुधार किया है, मॉसफेट के छोटे आकार ( कुछ दसियों नैनोमीटर से कम ) ने परिचालन समस्याएं पैदा की हैं:

	; उच्च सबथ्रेशोल्ड चालन: जैसा कि MOSFET ज्यामिति सिकुड़ जाता है, विश्वसनीयता बनाए रखने के लिए गेट पर लागू होने वाले वोल्टेज को कम किया जाना चाहिए। प्रदर्शन को बनाए रखने के लिए, MOSFET की थ्रेशोल्ड वोल्टेज को भी कम करना होगा। चूंकि थ्रेशोल्ड वोल्टेज कम हो जाता है, ट्रांजिस्टर को सीमित वोल्टेज स्विंग के साथ पूरा टर्न-ऑन करने के लिए पूर्ण टर्न-ऑफ से स्विच नहीं किया जा सकता है; सर्किट डिज़ाइन ऑन केस में मजबूत करंट और ऑफ केस में कम करंट के बीच एक समझौता है, और अनुप्रयोग ( एप्लिकेशन ) यह निर्धारित करता है कि एक दूसरे पर एक का पक्ष लेना है या नहीं। सबथ्रेशोल्ड रिसाव ( सबथ्रेशोल्ड कंडक्शन, गेट-ऑक्साइड रिसाव और रिवर्स-बायस्ड जंक्शन रिसाव सहित ), जिसे अतीत में नजरअंदाज कर दिया गया था, अब आधुनिक उच्च-प्रदर्शन VLSI चिप्स की कुल बिजली की खपत के आधे से ऊपर का उपभोग कर सकता है।<ref name=Roy>{{ cite book \| first1 =Kaushik\|last1=Roy \|first2=Kiat Seng\|last2=Yeo \| title=Low Voltage, Low Power VLSI Subsystems \| year = 2004 \| page = Fig. 2.1, p. 44, Fig. 1.1, p. 4 \| publisher = McGraw-Hill Professional \| isbn = 978-0-07-143786-8 \| url = https://books.google.com/books?id=jXm4pNxCSCYC&pg=PA4 \| no-pp = true }}</ref><ref name=Goodnick>{{ cite book \| first1 =Dragica\|last1=Vasileska \|first2=Stephen\|last2=Goodnick \| title=Computational Electronics \| year = 2006 \| page = 103 \| publisher = Morgan & Claypool \| isbn = 978-1-59829-056-1 \| url = https://books.google.com/books?id=DBPnzqy5Fd8C&pg=PA103 }}</ref>		; उच्च सबथ्रेशोल्ड चालन: जैसा कि MOSFET ज्यामिति सिकुड़ जाता है, विश्वसनीयता बनाए रखने के लिए गेट पर लागू होने वाले वोल्टेज को कम किया जाना चाहिए। प्रदर्शन को बनाए रखने के लिए, MOSFET की थ्रेशोल्ड वोल्टेज को भी कम करना होगा। चूंकि थ्रेशोल्ड वोल्टेज कम हो जाता है, ट्रांजिस्टर को सीमित वोल्टेज स्विंग के साथ पूरा टर्न-ऑन करने के लिए पूर्ण टर्न-ऑफ से स्विच नहीं किया जा सकता है; सर्किट डिज़ाइन ऑन केस में मजबूत करंट और ऑफ केस में कम करंट के बीच एक समझौता है, और अनुप्रयोग ( एप्लिकेशन ) यह निर्धारित करता है कि एक दूसरे पर एक का पक्ष लेना है या नहीं। सबथ्रेशोल्ड रिसाव ( सबथ्रेशोल्ड कंडक्शन, गेट-ऑक्साइड रिसाव और रिवर्स-बायस्ड जंक्शन रिसाव सहित ), जिसे अतीत में नजरअंदाज कर दिया गया था, अब आधुनिक उच्च-प्रदर्शन VLSI चिप्स की कुल बिजली की खपत के आधे से ऊपर का उपभोग कर सकता है।<ref name=Roy>{{ cite book \| first1 =Kaushik\|last1=Roy \|first2=Kiat Seng\|last2=Yeo \| title=Low Voltage, Low Power VLSI Subsystems \| year = 2004 \| page = Fig. 2.1, p. 44, Fig. 1.1, p. 4 \| publisher = McGraw-Hill Professional \| isbn = 978-0-07-143786-8 \| url = https://books.google.com/books?id=jXm4pNxCSCYC&pg=PA4 \| no-pp = true }}</ref><ref name=Goodnick>{{ cite book \| first1 =Dragica\|last1=Vasileska \|first2=Stephen\|last2=Goodnick \| title=Computational Electronics \| year = 2006 \| page = 103 \| publisher = Morgan & Claypool \| isbn = 978-1-59829-056-1 \| url = https://books.google.com/books?id=DBPnzqy5Fd8C&pg=PA103 }}</ref>