बेलमैक 32 - Revision history

Manidh at 06:16, 14 July 2023

2023-07-14T06:16:30Z

@@ Line 253: / Line 253: @@
 * AT&T Tech Channel Archives: [https://www.youtube.com/watch?v=JnSS5qI3Cwo Microprocessor for the Information Age] (video)
-[[Category: एटी एंड टी कंप्यूटर]] [[Category: बेल लैब्स]] [[Category: 32-बिट माइक्रोप्रोसेसर]]
+[[Category:32-बिट माइक्रोप्रोसेसर]]
+[[Category:Citation Style 1 templates|M]]
+[[Category:Collapse templates]]
 [[Category:Created On 19/06/2023]]
-[[Category:Vigyan Ready]]
+[[Category:Lua-based templates]]

Indicwiki: 21 revisions imported from :alpha:बेलमैक_32

2023-07-12T07:10:54Z

21 revisions imported from alpha:बेलमैक_32

← Older revision	Revision as of 12:40, 12 July 2023
(No difference)

alpha>Neeraja: added Category:Vigyan Ready using HotCat

2023-07-11T10:29:31Z

added Category:Vigyan Ready using HotCat

← Older revision		Revision as of 15:59, 11 July 2023
Line 259:		Line 259:
	[[Category: Machine Translated Page]]		[[Category: Machine Translated Page]]
	[[Category:Created On 19/06/2023]]		[[Category:Created On 19/06/2023]]
			[[Category:Vigyan Ready]]

alpha>Shivanidubey at 06:36, 10 July 2023

2023-07-10T06:36:42Z

Show changes

alpha>Sugatha: /* प्रोसेसर स्थिति शब्द */

2023-07-05T06:38:38Z

प्रोसेसर स्थिति शब्द

← Older revision		Revision as of 12:08, 5 July 2023
Line 169:		Line 169:

	प्रोसेस स्टेटस वर्ड रजिस्टर फ़ाइल का भाग है और इसे R11 के रूप में उपनाम दिया गया हैं।		प्रोसेस स्टेटस वर्ड रजिस्टर फ़ाइल का भाग है और इसे R11 के रूप में उपनाम दिया गया हैं।
			{\| class="wikitable"
	\|~~वर्ग~~= ~~विकिटेबल~~		!Bits
	! ~~बिट्स~~		!Meaning
	! ~~अर्थ~~
	\|-		\|-
	\|		\|31:26
			\|Unused
	31:26
	\| ~~अप्रयुक्त~~
	\|-		\|-
	\|		\|25
			\|Cache Flush Disable
	25
	\| ~~कैश फ्लश डिसएबल~~
	\|-		\|-
	\|		\|24
			\|Quick-Interrupt Enable
	24
	\| ~~क्विक इंटरप्ट इनेबल~~
	\|-		\|-
	\|		\|23
			\|Cache Disable
	23
	\| ~~कैश डिसेबल~~
	\|-		\|-
	\|		\|22
			\|Enable Overflow Trap
	22
	\| ~~ओवरफ्लो ट्रैप इनेबल~~
	\|-		\|-
	\|		\|21
			\|Negative
	21
	\| ~~[[नकारात्मक झंडा\|ऋणात्मक]]~~
	\|-		\|-
	\| 20		\|20
	\| ~~[[शून्य ध्वज\|शून्य]]~~		\|Zero
	\|-		\|-
	\|		\|19
			\|Overflow
	19
	\| ~~[[अतिप्रवाह झंडा\|ओवरफ्लो]]~~
	\|-		\|-
	\| 18		\|18
	\| ~~[[झंडा लेकर\|कैर्री]]~~		\|Carry
	\|-		\|-
	\|		\|17
			\|Trace Enable
	17
	\| ~~ट्रेस इनेबल~~
	\|-		\|-
	\| 16:13		\|16:13
	\| ~~इंटरप्ट प्रायोरिटी लेवल~~		\|Interrupt Priority Level
	\|-		\|-
	\| 12:11		\|12:11
	\| ~~करंट एक्सेक्यूशन लेवल~~		\|Current Execution Level
	\|-		\|-
	\| 10:9		\|10:9
	\| ~~प्रीवियस एक्सेक्यूशन लेवल~~		\|Previous Execution Level
	\|-		\|-
	\|		\|8:7
			\|Register-Initial Context
	8:7
	\| ~~रजिस्टर~~-~~इनिशियल कॉन्टेक्स्ट~~
	\|-		\|-
	\|		\|6:3
			\|Internal State Code
	6:3
	\| ~~इंटरनल स्टेट कोड~~
	\|-		\|-
	\|		\|2
			\|Trace Mask
	2
	\| ~~ट्रेस मास्क~~
	\|-		\|-
	\|		\|1:0
			\|Exception Type
	1:0
	\| ~~एक्सेप्शन टाइप~~
	\|}		\|}

alpha>Sugatha: /* प्रोसेसर स्टेटस शब्द */

2023-07-05T06:36:40Z

प्रोसेसर स्टेटस शब्द

← Older revision		Revision as of 12:06, 5 July 2023
Line 109:		Line 109:
	WE 32200 में अतिरिक्त सोलह रजिस्टर हैं,<ref name="attaug87" />इन्हें आठ रजिस्टरों के दो समूहों में विभाजित किया जा रहा है: R16 से R23 उपयोगकर्ता रजिस्टर होने के कारण, किसी भी प्रोसेसर मोड में पढ़ने योग्य और लिखने योग्य, वैश्विक चर और अस्थायी भंडारण के लिए अभिप्रेत है; R24 से R31 कर्नेल, या विशेषाधिकार प्राप्त होने के कारण, रजिस्टर करता है जो केवल कर्नेल मोड में लिखने योग्य हैं, किसी अन्य मोड में पढ़ने योग्य हैं। इन अतिरिक्त रजिस्टरों को उच्च-स्तरीय भाषा संकलक को कोड उत्पन्न करने की अनुमति देने के लिए प्रदर्शित किया गया था जो उन्हें प्रायः उपयोग किए जाने वाले डेटा को संग्रहीत करने के लिए उपयोग कर सकता है, इस प्रकार ऐसी भाषाओं के निष्पादन प्रदर्शन में सुधार होता है।<ref name="ieeemicro198904_we32200">{{cite magazine \| url=https://archive.org/details/ieee_micro_v9n2_apr_89/page/n15/mode/2up \| title=एटी एंड टी WE32200 डिजाइन चैलेंज\| magazine=IEEE Micro \| date=April 1989 \| access-date=19 March 2023 \| last1=Huang \| first1=Victor K. L. \| last2=Seery \| first2=James W. \| last3=Wu \| first3=William S. \| last4=Altabet \| first4=Saul K. \| last5=Killian \| first5=Michael J. \| last6=Aymeloglu \| first6=Simeon \| last7=Gabara \| first7=Thaddeus J. \| last8=Fisher \| first8=Aaron L. \| last9=Hwang \| first9=Inseok S. \| last10=Thompson \| first10=David W. \| pages=14–25 }}</ref>		WE 32200 में अतिरिक्त सोलह रजिस्टर हैं,<ref name="attaug87" />इन्हें आठ रजिस्टरों के दो समूहों में विभाजित किया जा रहा है: R16 से R23 उपयोगकर्ता रजिस्टर होने के कारण, किसी भी प्रोसेसर मोड में पढ़ने योग्य और लिखने योग्य, वैश्विक चर और अस्थायी भंडारण के लिए अभिप्रेत है; R24 से R31 कर्नेल, या विशेषाधिकार प्राप्त होने के कारण, रजिस्टर करता है जो केवल कर्नेल मोड में लिखने योग्य हैं, किसी अन्य मोड में पढ़ने योग्य हैं। इन अतिरिक्त रजिस्टरों को उच्च-स्तरीय भाषा संकलक को कोड उत्पन्न करने की अनुमति देने के लिए प्रदर्शित किया गया था जो उन्हें प्रायः उपयोग किए जाने वाले डेटा को संग्रहीत करने के लिए उपयोग कर सकता है, इस प्रकार ऐसी भाषाओं के निष्पादन प्रदर्शन में सुधार होता है।<ref name="ieeemicro198904_we32200">{{cite magazine \| url=https://archive.org/details/ieee_micro_v9n2_apr_89/page/n15/mode/2up \| title=एटी एंड टी WE32200 डिजाइन चैलेंज\| magazine=IEEE Micro \| date=April 1989 \| access-date=19 March 2023 \| last1=Huang \| first1=Victor K. L. \| last2=Seery \| first2=James W. \| last3=Wu \| first3=William S. \| last4=Altabet \| first4=Saul K. \| last5=Killian \| first5=Michael J. \| last6=Aymeloglu \| first6=Simeon \| last7=Gabara \| first7=Thaddeus J. \| last8=Fisher \| first8=Aaron L. \| last9=Hwang \| first9=Inseok S. \| last10=Thompson \| first10=David W. \| pages=14–25 }}</ref>

	== प्रोसेसर ~~स्टेटस~~ शब्द ==		== प्रोसेसर स्थिति शब्द ==

	{\| class="infobox" style="font-size:88%"		{\| class="infobox" style="font-size:88%"

alpha>Sugatha: /* प्रोसेसर स्टेटस वर्ड */

2023-07-05T06:34:13Z

प्रोसेसर स्टेटस वर्ड

← Older revision		Revision as of 12:04, 5 July 2023
Line 109:		Line 109:
	WE 32200 में अतिरिक्त सोलह रजिस्टर हैं,<ref name="attaug87" />इन्हें आठ रजिस्टरों के दो समूहों में विभाजित किया जा रहा है: R16 से R23 उपयोगकर्ता रजिस्टर होने के कारण, किसी भी प्रोसेसर मोड में पढ़ने योग्य और लिखने योग्य, वैश्विक चर और अस्थायी भंडारण के लिए अभिप्रेत है; R24 से R31 कर्नेल, या विशेषाधिकार प्राप्त होने के कारण, रजिस्टर करता है जो केवल कर्नेल मोड में लिखने योग्य हैं, किसी अन्य मोड में पढ़ने योग्य हैं। इन अतिरिक्त रजिस्टरों को उच्च-स्तरीय भाषा संकलक को कोड उत्पन्न करने की अनुमति देने के लिए प्रदर्शित किया गया था जो उन्हें प्रायः उपयोग किए जाने वाले डेटा को संग्रहीत करने के लिए उपयोग कर सकता है, इस प्रकार ऐसी भाषाओं के निष्पादन प्रदर्शन में सुधार होता है।<ref name="ieeemicro198904_we32200">{{cite magazine \| url=https://archive.org/details/ieee_micro_v9n2_apr_89/page/n15/mode/2up \| title=एटी एंड टी WE32200 डिजाइन चैलेंज\| magazine=IEEE Micro \| date=April 1989 \| access-date=19 March 2023 \| last1=Huang \| first1=Victor K. L. \| last2=Seery \| first2=James W. \| last3=Wu \| first3=William S. \| last4=Altabet \| first4=Saul K. \| last5=Killian \| first5=Michael J. \| last6=Aymeloglu \| first6=Simeon \| last7=Gabara \| first7=Thaddeus J. \| last8=Fisher \| first8=Aaron L. \| last9=Hwang \| first9=Inseok S. \| last10=Thompson \| first10=David W. \| pages=14–25 }}</ref>		WE 32200 में अतिरिक्त सोलह रजिस्टर हैं,<ref name="attaug87" />इन्हें आठ रजिस्टरों के दो समूहों में विभाजित किया जा रहा है: R16 से R23 उपयोगकर्ता रजिस्टर होने के कारण, किसी भी प्रोसेसर मोड में पढ़ने योग्य और लिखने योग्य, वैश्विक चर और अस्थायी भंडारण के लिए अभिप्रेत है; R24 से R31 कर्नेल, या विशेषाधिकार प्राप्त होने के कारण, रजिस्टर करता है जो केवल कर्नेल मोड में लिखने योग्य हैं, किसी अन्य मोड में पढ़ने योग्य हैं। इन अतिरिक्त रजिस्टरों को उच्च-स्तरीय भाषा संकलक को कोड उत्पन्न करने की अनुमति देने के लिए प्रदर्शित किया गया था जो उन्हें प्रायः उपयोग किए जाने वाले डेटा को संग्रहीत करने के लिए उपयोग कर सकता है, इस प्रकार ऐसी भाषाओं के निष्पादन प्रदर्शन में सुधार होता है।<ref name="ieeemicro198904_we32200">{{cite magazine \| url=https://archive.org/details/ieee_micro_v9n2_apr_89/page/n15/mode/2up \| title=एटी एंड टी WE32200 डिजाइन चैलेंज\| magazine=IEEE Micro \| date=April 1989 \| access-date=19 March 2023 \| last1=Huang \| first1=Victor K. L. \| last2=Seery \| first2=James W. \| last3=Wu \| first3=William S. \| last4=Altabet \| first4=Saul K. \| last5=Killian \| first5=Michael J. \| last6=Aymeloglu \| first6=Simeon \| last7=Gabara \| first7=Thaddeus J. \| last8=Fisher \| first8=Aaron L. \| last9=Hwang \| first9=Inseok S. \| last10=Thompson \| first10=David W. \| pages=14–25 }}</ref>

	== प्रोसेसर स्टेटस ~~वर्ड~~ ==		== प्रोसेसर स्टेटस शब्द ==

	{\| class="infobox" style="font-size:88%"		{\| class="infobox" style="font-size:88%"

alpha>Sugatha at 06:33, 5 July 2023

2023-07-05T06:33:42Z

Show changes

alpha>Shivanidubey: /* प्रक्रिया प्रबंधन */

2023-07-03T11:51:09Z

प्रक्रिया प्रबंधन

← Older revision		Revision as of 17:21, 3 July 2023
Line 25:		Line 25:

	=== प्रक्रिया प्रबंधन ===		=== प्रक्रिया प्रबंधन ===
	=== <small>प्रक्रि'''या प्रबंधन के एक विशेष मॉडल का ~~समर्थन~~ करता है, जहां एक प्रक्रिया एकल निष्पादन स्टैक को नियोजित करती है, और जहां एक प्रक्रिया नियंत्रण ब्लॉक (पीसीबी) प्रत्येक प्रक्रिया के निष्पादन संदर्भ को बनाए रखता है, प्रक्रिया के रजिस्टर मूल्यों की प्रतियां रखने के साथ-साथ ब्लॉक मूव डेटा का वर्णन करता है। ~~प्रक्रिया की वर्चुअल मेमोरी कॉन्फ़िगरेशन।~~ ऑपरेटिंग सिस्टम कार्यान्वयनकर्ताओं के लिए एक सुविधा के रूप में, प्रक्रिया स्विचिंग के लिए ~~वास्तुशिल्प समर्थन~~ में ~~पारंपरिक~~ जंप-टू-सबरूटीन और रिटर्न-फ्रॉम-सबरूटीन निर्देशों के अनुरूप दो समर्पित निर्देश ~~शामिल~~ हैं। कॉल-प्रोसेस निर्देश विशेषाधिकार प्राप्त प्रक्रिया नियंत्रण ब्लॉक पॉइंटर (पीसीबीपी) रजिस्टर के माध्यम से उपयोगकर्ता और नियंत्रण रजिस्टरों को किसी दिए गए प्रक्रिया के पीसीबी में ~~सहेजता~~ है, इस प्रकार ~~वर्तमान प्रक्रिया~~ की निष्पादन स्थिति को कैप्चर करता है और इसे ~~निलंबित~~ करने की अनुमति देता है, इसके बाद ऐसे रजिस्टरों को लोड किया जाता है। किसी अन्य प्रक्रिया के पीसीबी से, इस प्रकार दी गई प्रक्रिया की निष्पादन स्थिति को पुनर्स्थापित ~~करना।~~ इस बीच, रिटर्न-टू-प्रोसेस निर्देश किसी दिए गए पीसीबी से प्रोसेस स्टेट को लोड करता है। ब्लॉक ~~चालें~~ करके, प्रक्रिया स्विचिंग निर्देश ऑपरेटिंग सिस्टम द्वारा आगे के ~~हस्तक्षेप~~ के बिना सक्रिय वर्चुअल मेमोरी लेआउट को स्वचालित रूप से पुन: कॉन्फ़िगर करने में सक्षम होते हैं, और इस पुन: कॉन्फ़िगरेशन को प्रोसेसर रजिस्टरों के अपडेट के साथ जोड़कर, ये निर्देश प्रक्रिया के ~~निष्पादन वातावरण~~ को ~~आसानी~~ से ~~बहाल~~ करने की अनुमति देते ~~हैं .~~<ref name="berenbaum1982" />'''</small> ===		=== <small>संरचना प्रक्रि'''या प्रबंधन के विशेष मॉडल का सहायता करता है, जहां एक प्रक्रिया एकल निष्पादन स्टैक को नियोजित करती है, और जहां एक प्रक्रिया नियंत्रण ब्लॉक (पीसीबी) प्रत्येक प्रक्रिया के निष्पादन संदर्भ को बनाए रखता है, प्रक्रिया के रजिस्टर मूल्यों की प्रतियां रखने के साथ-साथ ब्लॉक मूव प्रक्रिया की वर्चुअल मेमोरी कॉन्फ़िगरेशन डेटा का वर्णन करता है। ऑपरेटिंग सिस्टम कार्यान्वयनकर्ताओं के लिए सुविधा के रूप में, प्रक्रिया स्विचिंग के लिए संरचनात्मक सहायता में प्राचीन जंप-टू-सबरूटीन और रिटर्न-फ्रॉम-सबरूटीन निर्देशों के अनुरूप दो समर्पित निर्देश सम्मलित हैं। कॉल-प्रोसेस निर्देश विशेषाधिकार प्राप्त प्रक्रिया नियंत्रण ब्लॉक पॉइंटर (पीसीबीपी) रजिस्टर के माध्यम से उपयोगकर्ता और नियंत्रण रजिस्टरों को किसी दिए गए प्रक्रिया के पीसीबी में संगृहीत करता है, इस प्रकार करंट प्रोसेस की निष्पादन स्थिति को कैप्चर करता है और इसे समाप्त करने की अनुमति देता है, इसके बाद ऐसे रजिस्टरों को लोड किया जाता है। किसी अन्य प्रक्रिया के पीसीबी से, इस प्रकार दी गई प्रक्रिया की निष्पादन स्थिति को पुनर्स्थापित करता हैं। इस बीच, रिटर्न-टू-प्रोसेस निर्देश किसी दिए गए पीसीबी से प्रोसेस स्टेट को लोड करता है। ब्लॉक मूव्स कार्यान्वित करके, प्रक्रिया स्विचिंग निर्देश ऑपरेटिंग सिस्टम द्वारा आगे के इंटरप्ट के बिना सक्रिय वर्चुअल मेमोरी लेआउट को स्वचालित रूप से पुन: कॉन्फ़िगर करने में सक्षम होते हैं, और इस पुन: कॉन्फ़िगरेशन को प्रोसेसर रजिस्टरों के अपडेट के साथ जोड़कर, ये निर्देश प्रक्रिया के एक्सेक्यूशन एन्वॉयरॉन्मेंट को सरलता से कार्यान्वित करने की अनुमति देते हैं।<ref name="berenbaum1982" />'''</small> ===

	'''<small><br /></small>'''		'''<small><br /></small>'''

alpha>Shivanidubey: /* सहायक चिप्स */

2023-07-03T11:42:58Z

सहायक चिप्स

← Older revision		Revision as of 17:12, 3 July 2023
Line 274:		Line 274:

	== सहायक चिप्स ==		== सहायक चिप्स ==
	AT&T के पास WE 32x00 ~~सपोर्टिंग~~ चिप्स और पेरिफेरल्स का लाइनअप था,<ref name=attaug87>{{cite web \|title=AT&T WE 32-Bit Microprocessors and Peripherals \|url=http://www.bitsavers.org/pdf/westernElectric/WE_32-Bit_Microprocessors_and_Peripherals_Aug87.pdf \|publisher=AT&T \| date=August 1987}}</ref> ~~शामिल~~:		एटी&टी के पास डब्ल्यू इ 32x00 सहायक चिप्स और पेरिफेरल्स का लाइनअप सम्मलित था,<ref name=attaug87>{{cite web \|title=AT&T WE 32-Bit Microprocessors and Peripherals \|url=http://www.bitsavers.org/pdf/westernElectric/WE_32-Bit_Microprocessors_and_Peripherals_Aug87.pdf \|publisher=AT&T \| date=August 1987}}</ref>:
	* हम 32101/32201 [[मेमोरी मैनेजमेंट यूनिट]]		* डब्ल्यू इ 32101/32201 [[मेमोरी मैनेजमेंट यूनिट]]
	* हम 32102 घड़ी (10, 14, 18, या 24 मेगाहर्ट्ज)		* डब्ल्यू इ 32102 घड़ी (10, 14, 18, या 24 मेगाहर्ट्ज)
	* हम 32103 ~~घूंट~~ नियंत्रक		* डब्ल्यू इ 32103 डीआरएएम् नियंत्रक
	* हम 32104/32204 डीएमए नियंत्रक		* डब्ल्यू इ 32104/32204 डीएमए नियंत्रक
	* हम 32106/32206 गणित त्वरण इकाई		* डब्ल्यू इ 32106/32206 गणित त्वरण इकाई
	* हम 321SB ~~VMEbus~~ सिंगल बोर्ड कंप्यूटर		* डब्ल्यू इ 321SB विएम्इ बस सिंगल बोर्ड कंप्यूटर
	* हम 321EB मूल्यांकन बोर्ड		* डब्ल्यू इ 321EB मूल्यांकन बोर्ड

	==संदर्भ==		==संदर्भ==