View source for मल्टी-थ्रेसहोल्ड सीएमओएस

{{distinguish|मल्टी-थ्रेसहोल्ड सीएमओएस}}

'''मल्टी-थ्रेशोल्ड सीएमओएस (एमटीसीएमओएस)''' सीएमओएस[[ एकीकृत परिपथ | चिप]] तकनीक का एक रूप है जिसमें विलंब या शक्ति को अनुकूलित करने के लिए कई थ्रेशोल्ड वोल्टेज (वी) वाले [[ट्रांजिस्टर]] होते हैं। [[MOSFET|एमओएसऍफ़इटी]] का वी वां गेट वोल्टेज है जहां ट्रांजिस्टर की इंसुलेटिंग परत (ऑक्साइड) और सब्सट्रेट (बॉडी) के बीच इंटरफेस पर एक व्युत्क्रम परत बनती है। निम्न वी वां उपकरण तेजी से बदलते हैं, और इसलिए घड़ी की अवधि को कम करने के लिए महत्वपूर्ण विलंब पथों पर उपयोगी होते हैं{{clarify|date=May 2012}}। दंड यह है कि वी उपकरणों में स्थैतिक रिसाव शक्ति काफी अधिक होती है। विलंब दंड के बिना स्थैतिक रिसाव शक्ति को कम करने के लिए गैर-महत्वपूर्ण पथों पर उच्च वी उपकरणों का उपयोग किया जाता है। विशिष्ट उच्च वी उपकरण निम्न वी उपकरणों की तुलना में स्थैतिक रिसाव को 10 गुना कम कर देते हैं।<ref name="Anis-Areibi-Mahmoud-Elmasry_2002"/>

एकाधिक थ्रेशोल्ड वोल्टेज वाले उपकरण बनाने की एक विधि ट्रांजिस्टर के बेस या बल्क टर्मिनल पर अलग-अलग पूर्वाग्रह वोल्टेज (वीबी) लागू करना है। अन्य तरीकों में [[गेट ऑक्साइड]] की मोटाई, गेट ऑक्साइड [[ढांकता हुआ]] स्थिरांक (सामग्री प्रकार), या गेट ऑक्साइड के नीचे चैनल क्षेत्र में [[डोपेंट]] एकाग्रता को समायोजित करना सम्मिलित है।

मल्टी-थ्रेशोल्ड सीएमओएस के निर्माण की एक सामान्य विधि में बस अतिरिक्त [[फोटोलिथोग्राफी]] और [[आयन आरोपण]] चरणों को जोड़ना सम्मिलित है।<ref name="Oklobdzija_1997"/> किसी दी गई निर्माण प्रक्रिया के लिए, गेट ऑक्साइड के नीचे चैनल क्षेत्र में डोपेंट परमाणुओं की सांद्रता को बदलकर वी को समायोजित किया जाता है। प्रायः, सांद्रता को आयन आरोपण विधि द्वारा समायोजित किया जाता है। उदाहरण के लिए, फोटोरिस्टिस्ट के साथ पी-एमओएसएफईटी को छोड़कर सभी उपकरणों को कवर करने के लिए फोटोलिथोग्राफी विधियों को लागू किया जाता है। आयन प्रत्यारोपण तब पूरा हो जाता है, जिसमें चुने हुए डोपेंट प्रकार के आयन उन क्षेत्रों में गेट ऑक्साइड में प्रवेश करते हैं जहां कोई फोटोरेसिस्ट निहित नहीं है। फिर फोटोरेसिस्ट को हटा दिया जाता है। एन-एमओएसएफईटी को छोड़कर सभी उपकरणों को कवर करने के लिए फोटोलिथोग्राफी विधियों को फिर से लागू किया जाता है। फिर एक अलग डोपेंट प्रकार का उपयोग करके एक और आरोपण पूरा किया जाता है, जिसमें आयन गेट ऑक्साइड में प्रवेश करते हैं। फोटोरेसिस्ट छीन लिया गया है। बाद की निर्माण प्रक्रिया के दौरान किसी बिंदु पर, प्रत्यारोपित आयनों को ऊंचे तापमान पर एनीलिंग करके सक्रिय किया जाता है।

सिद्धांत रूप में, किसी भी संख्या में थ्रेशोल्ड वोल्टेज ट्रांजिस्टर का उत्पादन किया जा सकता है। दो थ्रेशोल्ड वोल्टेज वाले सीएमओएस के लिए, प्रत्येक p-एमओएसएफईटी और n-एमओएसएफईटी के लिए एक अतिरिक्त फोटोमास्किंग और अंतर्रोपण चरण की आवश्यकता होती है। सामान्य, निम्न और उच्च वी सीएमओएस के निर्माण के लिए, पारंपरिक सिंगल-वी सीएमओएस के सापेक्ष चार अतिरिक्त चरणों की आवश्यकता होती है।

==कार्यान्वयन==
[[विद्युत शक्ति]] को कम करने के लिए एमटीसीएमओएस का सबसे सामान्य कार्यान्वयन स्लीप ट्रांजिस्टर का उपयोग करता है। लॉजिक की आपूर्ति एक वर्चुअल पावर रेल द्वारा की जाती है। निम्न वी उपकरणों का उपयोग लॉजिक में किया जाता है जहां तेज़ स्विचिंग गति महत्वपूर्ण होती है। पावर रेल और वर्चुअल पावर रेल को जोड़ने वाले उच्च वी उपकरण सक्रिय मोड में चालू होते हैं, [[स्लीप मोड]] में बंद होते हैं। स्थैतिक रिसाव शक्ति को कम करने के लिए वी उपकरणों का उपयोग स्लीप ट्रांजिस्टर के रूप में किया जाता है।

पावर [[ बदलना |स्विच]] का डिज़ाइन जो [[ तर्क द्वार |लॉजिक गेट्स]] पर [[बिजली की आपूर्ति]] को चालू और बंद करता है, एमटीसीएमओएस जैसी कम वोल्टेज, उच्च गति [[विद्युत नेटवर्क]] तकनीकों के लिए आवश्यक है। लॉजिक सर्किट की गति, क्षेत्र और शक्ति पावर स्विच की विशेषताओं से प्रभावित होती है।

"स्थूल कणिक" दृष्टिकोण में, उच्च वी स्लीप ट्रांजिस्टर संपूर्ण लॉजिक ब्लॉकों को बिजली प्रदान करते हैं।<ref name="Smith-Di_2009"/> सक्रिय मोड के दौरान स्लीप सिग्नल डी-एसर्ट हो जाता है, जिससे ट्रांजिस्टर चालू हो जाता है और निम्न V लॉजिक को वर्चुअल पावर (ग्राउंड) प्रदान करता है। स्लीप मोड के दौरान स्लीप सिग्नल पर जोर दिया जाता है, जिससे ट्रांजिस्टर बंद हो जाता है और निम्न V लॉजिक से पावर (ग्राउंड) डिस्कनेक्ट हो जाता है। इस दृष्टिकोण की कमियाँ ये हैं:

* यह निर्धारित करने के लिए कि किसी ब्लॉक को सुरक्षित रूप से कब बंद (चालू) किया जा सकता है, लॉजिक ब्लॉकों को विभाजित किया जाना चाहिए
* स्लीप ट्रांजिस्टर बड़े होते हैं और सर्किट ब्लॉक द्वारा आवश्यक करंट की आपूर्ति करने के लिए इनका आकार सावधानीपूर्वक होना चाहिए
* हमेशा सक्रिय (कभी भी स्लीप मोड में नहीं) पावर प्रबंधन सर्किट जोड़ा जाना चाहिए

<nowiki>''</nowiki>सूक्ष्मकणी<nowiki>''</nowiki> दृष्टिकोण में, प्रत्येक गेट के भीतर उच्च वी स्लीप ट्रांजिस्टर सम्मिलित किए गए हैं। निम्न वी ट्रांजिस्टर का उपयोग पुल-अप और पुल-डाउन नेटवर्क और एक उच्च वी के लिए किया जाता है, और एक उच्च  ट्रांजिस्टर का उपयोग दो नेटवर्क के बीच लीकेज करंट को गेट करने के लिए किया जाता है। यह दृष्टिकोण लॉजिक ब्लॉक विभाजन और स्लीप ट्रांजिस्टर साइज़िंग की समस्याओं को समाप्त करता है। हालाँकि, प्रत्येक [[बूलियन बीजगणित]] गेट में अतिरिक्त ट्रांजिस्टर को सम्मिलित करने और स्लीप सिग्नल वितरण ट्री बनाने के कारण बड़ी मात्रा में क्षेत्र ओवरहेड जोड़ा जाता है।

एक मध्यवर्ती दृष्टिकोण उच्च वी स्लीप ट्रांजिस्टर को अधिक जटिल कार्य वाले थ्रेशोल्ड गेटों में सम्मिलित करना है। चूंकि बूलियन गेट्स की तुलना में किसी भी मनमाने फ़ंक्शन को लागू करने के लिए ऐसे कम थ्रेसहोल्ड गेट्स की आवश्यकता होती है, प्रत्येक गेट में एमटीसीएमओएस को सम्मिलित करने के लिए कम क्षेत्र ओवरहेड की आवश्यकता होती है। अधिक जटिल कार्य वाले थ्रेशोल्ड गेट के उदाहरण [[ अशक्त कन्वेंशन तर्क |अशक्त कन्वेंशन लॉजिक]] (एनसीएल) के साथ पाए जाते हैं<ref name="Fant_2005"/>और [[स्लीप कन्वेंशन लॉजिक]] (एससीएल)।<ref name="Smith-Di_2009"/><ref name="Smith-Di_2011"/>गड़बड़ी या अन्य समस्याएं पैदा किए बिना एमटीसीएमओएस को लागू करने के लिए कुछ कला की आवश्यकता होती है।

==संदर्भ==
{{Reflist|refs=
<ref name="Anis-Areibi-Mahmoud-Elmasry_2002">{{cite journal |author-last1=Anis |author-first1=Mohab |author-last2=Areibi |author-first2=Shawki |author-last3=Mahmoud |author-first3=Mohamed |author-last4=Elmasry |author-first4=Mohamed |location=Ontario, Canada |title=Dynamic and Leakage Power Reduction in MTCMOS Circuits Using an Automated Efficient Gate Clustering Technique |journal=[[Design Automation Conference]] |date=2002-06-10 |volume=39 |series=Proceedings |publication-place=New Orleans, Louisiana, USA |isbn=1-58113-461-4 |pages=480–485 |citeseerx=10.1.1.11.9193 |url=https://citeseerx.ist.psu.edu/viewdoc/download;jsessionid=E0C5946744B879E7E3C093A1A2A066CF?doi=10.1.1.11.9193&rep=rep1&type=pdf |access-date=2023-05-18 |url-status=live |archive-url=https://web.archive.org/web/20230518084259/https://citeseerx.ist.psu.edu/viewdoc/download;jsessionid=E0C5946744B879E7E3C093A1A2A066CF?doi=10.1.1.11.9193&rep=rep1&type=pdf |archive-date=2023-05-18}}</ref>
<ref name="Oklobdzija_1997">{{cite book |author-last=Oklobdzija |author-first=Vojin G. |title=Digital Design and Fabrication |date=1997 |publisher=[[CRC Press]] |isbn=978-0-8493-8602-2 |pages=12–18}}</ref>
<ref name="Fant_2005">{{cite book |title=Logically determined design: clockless system design with NULL convention logic (NCL) |author-first=Karl M. |author-last=Fant |date=2005 |publisher=[[John Wiley and Sons]] |location=Chichester, UK |isbn=978-0-471-68478-7 |url=https://books.google.com/books?id=UTHFcdvvHQcC}}</ref>
<ref name="Smith-Di_2009">{{cite book |author-last1=Smith |author-first1=Scott |author-last2=Di |author-first2=Jia |title=Designing Asynchronous Circuits using NULL Conventional Logic (NCL) |date=2009 |publisher={{ill|Morgan & Claypool Publishers|d|Q64605783}} |isbn=978-1-59829-981-6 |pages=61–73}}</ref>
<ref name="Smith-Di_2011">{{cite web |author-last1=Smith |author-first1=Scott |author-last2=Di |author-first2=Jia |title=U.S. 7,977,972 Ultra-Low Power Multi-threshold Asychronous Circuit Design |url=http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO1&Sect2=HITOFF&d=PALL&p=1&u=%2Fnetahtml%2FPTO%2Fsrchnum.htm&r=1&f=G&l=50&s1=7977972.PN.&OS=PN/7977972&RS=PN/7977972 |access-date=2011-12-12}}</ref> 
}}

{{DEFAULTSORT:Multi-Threshold Cmos}}[[Category: इलेक्ट्रॉनिक डिज़ाइन]] [[Category: डिजिटल इलेक्ट्रॉनिक्स]] [[Category: तर्क परिवार]] 



[[Category: Machine Translated Page]]
[[Category:Created On 11/08/2023]]
[[Category:Vigyan Ready]]