प्लेसमेंट (इलेक्ट्रॉनिक डिजाइन स्वचालन)

इलेक्ट्रॉनिक डिजाइन स्वचालन में प्लेसमेंट एक आवश्यक कदम है - भौतिक डिज़ाइन प्रवाह का वह भाग जो चिप के मुख्य क्षेत्र के भीतर विभिन्न सर्किट घटकों के लिए सटीक स्थान प्रदान करता है। एक घटिया प्लेसमेंट असाइनमेंट न केवल एकीकृत सर्किट के प्रदर्शन को प्रभावित करेगा बल्कि अत्यधिक तार-लंबाई का उत्पादन करके इसे गैर-निर्माण योग्य भी बना सकता है, जो उपलब्ध रूटिंग (इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन) संसाधनों से परे है। नतीजतन, यह सुनिश्चित करने के लिए कि एक सर्किट अपनी प्रदर्शन मांगों को पूरा करता है, कई उद्देश्यों को अनुकूलित करते हुए एक प्लेसर को असाइनमेंट करना चाहिए। साथ में, आईसी डिजाइन के प्लेसमेंट और रूटिंग चरणों को स्थान और मार्ग के रूप में जाना जाता है।

प्लेसर दिए गए सिंथेसाइज्ड सर्किट netlist को टेक्नोलॉजी लाइब्रेरी के साथ लेकर एक वैध प्लेसमेंट लेआउट तैयार करता है। लेआउट उपरोक्त उद्देश्यों के अनुसार अनुकूलित है और सेल आकार बदलने और बफरिंग के लिए तैयार है - स्थिर समय विश्लेषण और सिग्नल अखंडता संतुष्टि के लिए आवश्यक कदम। घड़ी वितरण नेटवर्क  | क्लॉक-ट्री सिंथेसिस एंड रूटिंग (EDA) भौतिक डिजाइन प्रक्रिया को पूरा करते हैं। कई मामलों में, डिज़ाइन बंद होने तक भौतिक डिज़ाइन प्रवाह के कुछ हिस्सों या संपूर्ण भौतिक प्रवाह को कई बार पुनरावृत्त किया जाता है।

एप्लिकेशन-विशिष्ट एकीकृत सर्किट, या एएसआईसी के मामले में, चिप के मुख्य लेआउट क्षेत्र में कई निश्चित ऊंचाई पंक्तियां होती हैं, जिनमें उनके बीच कुछ या कोई स्थान नहीं होता है। प्रत्येक पंक्ति में कई साइटें होती हैं, जिन पर सर्किट घटकों का कब्जा हो सकता है। एक मुफ्त साइट एक ऐसी साइट है जिस पर किसी भी घटक का कब्जा नहीं है। सर्किट घटक या तो मानक सेल, मैक्रो ब्लॉक या I/O पैड हैं। मानक कोशिकाओं की एक पंक्ति की ऊँचाई के बराबर एक निश्चित ऊँचाई होती है, लेकिन चर चौड़ाई होती है। सेल की चौड़ाई साइटों की एक अभिन्न संख्या है। दूसरी ओर, ब्लॉक आमतौर पर कोशिकाओं से बड़े होते हैं और चर ऊँचाई होती है जो कई पंक्तियों को फैला सकती है। कुछ ब्लॉकों में पूर्वनिर्धारित स्थान हो सकते हैं - पिछली मंजिल नियोजन प्रक्रिया से कहें - जो केवल कक्षों के लिए स्थानों को असाइन करने के लिए प्लेसर के कार्य को सीमित करता है। इस मामले में, ब्लॉकों को आमतौर पर निश्चित ब्लॉकों द्वारा संदर्भित किया जाता है। वैकल्पिक रूप से, हो सकता है कि कुछ या सभी ब्लॉकों में पहले से निर्दिष्ट स्थान न हों। इस मामले में, उन्हें कोशिकाओं के साथ रखा जाना चाहिए जिसे आमतौर पर मिश्रित-मोड प्लेसमेंट कहा जाता है।

ASICs के अलावा, क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला (FPGAs) जैसे गेट एरे स्ट्रक्चर्स में प्लेसमेंट अपना प्रमुख महत्व रखता है। FPGAs में, प्लेसमेंट सर्किट के सब-सर्किट को प्रोग्राम करने योग्य FPGA लॉजिक ब्लॉक में मैप करता है, जो रूटिंग के बाद के चरण को पूरा करने की गारंटी देता है।

उद्देश्य और बाधाएं
प्लेसमेंट आमतौर पर विवश अनुकूलन की समस्या के रूप में तैयार किया जाता है। बाधा नेटलिस्ट में सभी उदाहरणों के बीच ओवरलैप को हटाना है। ऑप्टिमाइज़ेशन उद्देश्य एकाधिक हो सकते हैं, जिनमें विशिष्ट रूप से निम्न शामिल होते हैं:
 * तार की कुल लंबाई: कुल तार की लंबाई को कम करना, या डिजाइन में सभी तारों की लंबाई का योग, अधिकांश मौजूदा प्लेसर का प्राथमिक उद्देश्य है। यह न केवल चिप के आकार और इसलिए लागत को कम करने में मदद करता है, बल्कि बिजली और देरी को भी कम करता है, जो तार की लंबाई के समानुपाती होते हैं (यह मानता है कि लंबे तारों में अतिरिक्त बफरिंग डाली गई है; सभी आधुनिक डिजाइन प्रवाह ऐसा करते हैं।)
 * समय: किसी चिप का घड़ी का संकेत  चक्र उसके सबसे लंबे पथ की देरी से निर्धारित होता है, जिसे आमतौर पर महत्वपूर्ण पथ के रूप में संदर्भित किया जाता है। एक प्रदर्शन विनिर्देश को देखते हुए, एक प्लेसर को यह सुनिश्चित करना चाहिए कि अधिकतम निर्दिष्ट विलंब से अधिक विलंब के साथ कोई पथ मौजूद नहीं है।
 * संकुलन: जबकि कुल रूटिंग संसाधनों को पूरा करने के लिए कुल तार की लंबाई को कम करना आवश्यक है, चिप के मुख्य क्षेत्र के विभिन्न स्थानीय क्षेत्रों के भीतर रूटिंग संसाधनों को पूरा करना भी आवश्यक है। एक भीड़भाड़ वाले क्षेत्र में अत्यधिक रूटिंग डिटोर्स हो सकती है, या सभी मार्गों को पूरा करना असंभव हो सकता है।
 * पावर: पावर मिनिमाइजेशन में आमतौर पर सेल घटकों के स्थानों को वितरित करना शामिल होता है ताकि समग्र बिजली की खपत को कम किया जा सके, हॉट स्पॉट को कम किया जा सके और तापमान में उतार-चढ़ाव को सुचारू किया जा सके।
 * एक द्वितीयक उद्देश्य प्लेसमेंट रनटाइम न्यूनीकरण है।

बुनियादी तकनीकें
प्लेसमेंट को वैश्विक प्लेसमेंट और विस्तृत प्लेसमेंट में विभाजित किया गया है। ग्लोबल प्लेसमेंट मामूली ओवरलैप्स की अनुमति के साथ ग्लोबल स्केल में उचित स्थानों पर सभी उदाहरणों को वितरित करके नाटकीय परिवर्तन पेश करता है। विस्तृत प्लेसमेंट प्रत्येक उदाहरण को बहुत ही सामान्य लेआउट परिवर्तन के साथ पास के कानूनी स्थान पर स्थानांतरित कर देता है। प्लेसमेंट और समग्र डिजाइन गुणवत्ता वैश्विक प्लेसमेंट प्रदर्शन पर सबसे अधिक निर्भर है।

प्रारंभिक समय में, एकीकृत परिपथों की नियुक्ति संयोजन दृष्टिकोण द्वारा नियंत्रित की जाती है। जब आईसी डिजाइन हजार-गेट स्केल का था, सिम्युलेटेड एनीलिंग टिम्बरवुल्फ़ जैसी पद्धतियाँ सर्वश्रेष्ठ प्रदर्शन प्रदर्शित करता है। जैसा कि आईसी डिजाइन ने मिलियन-स्केल एकीकरण में प्रवेश किया, रिकर्सिव हाइपर-ग्राफ विभाजन द्वारा प्लेसमेंट हासिल किया गया मालिक की तरह। द्विघात प्लेसमेंट ने बाद में गुणवत्ता और स्थिरता दोनों में संयोजी समाधानों से बेहतर प्रदर्शन किया। गॉर्डियन पुनरावर्ती विभाजन के माध्यम से अलग-अलग कोशिकाओं को फैलाते हुए तार लंबाई लागत को द्विघात फ़ंक्शन के रूप में तैयार करता है। एल्गोरिथ्म मॉडल प्लेसमेंट घनत्व द्विघात लागत समारोह में एक रैखिक शब्द के रूप में और शुद्ध द्विघात प्रोग्रामिंग द्वारा प्लेसमेंट समस्या को हल करता है। अधिकांश आधुनिक द्विघात प्लेसर (क्राफ्टवर्क, जल्दी जलना, सादगी ) इस ढांचे का पालन करें, प्रत्येक रैखिक घनत्व बल को निर्धारित करने के तरीके पर अलग-अलग अनुमानों के साथ।

नॉनलाइनियर प्लेसमेंट अन्य श्रेणियों के एल्गोरिदम पर बेहतर प्रदर्शन प्रस्तुत करता है। में दृष्टिकोण बेहतर सटीकता प्राप्त करने के लिए इस प्रकार गुणवत्ता में सुधार करने के लिए पहले मॉडल वायरलेंथ को घातीय (नॉनलाइनियर) कार्यों और स्थानीय टुकड़े-वार द्विघात कार्यों द्वारा घनत्व। अनुवर्ती शैक्षणिक कार्यों में मुख्य रूप से APlace शामिल है और एनटीयू प्लेस। ई-प्लेस कला वैश्विक प्लेसमेंट एल्गोरिथम की स्थिति है। यह एक इलेक्ट्रोस्टैटिक क्षेत्र का अनुकरण करके अलग-अलग उदाहरणों को फैलाता है, जो न्यूनतम गुणवत्ता वाले ओवरहेड का परिचय देता है और इस प्रकार सर्वश्रेष्ठ प्रदर्शन प्राप्त करता है।

यह भी देखें

 * इलेक्ट्रॉनिक डिजाइन स्वचालन
 * डिजाइन प्रवाह (EDA)
 * एकीकृत सर्किट डिजाइन
 * फ्लोरप्लान (माइक्रोइलेक्ट्रॉनिक)
 * स्थान और मार्ग

आगे पढ़ने/बाहरी लिंक

 * इंटीग्रेटेड सर्किट्स एंड सिस्टम्स (टीसीएडी) के कंप्यूटर-एडेड डिजाइन पर आईईईई लेनदेन
 * इलेक्ट्रॉनिक सिस्टम के डिजाइन ऑटोमेशन पर ACM लेनदेन (TODAES)
 * बहुत बड़े पैमाने पर एकीकरण प्रणाली (TVLSI) पर IEEE लेनदेन

श्रेणी:एकीकृत परिपथ श्रेणी:इलेक्ट्रॉनिक डिजाइन स्वचालन श्रेणी:इलेक्ट्रॉनिक्स अनुकूलन