सिरेमिक संधारित्र

एक सिरेमिक संधारित्र एक निश्चित-मूल्य कैपेसिटर होता है जहां सिरेमिक सामग्री ढांकता हुआ के रूप में कार्य करती है। यह सिरेमिक की दो या दो से अधिक वैकल्पिक परतों और इलेक्ट्रोड के रूप में कार्य करने वाली धातु की परत से बना है। सिरेमिक सामग्री की संरचना विद्युत व्यवहार और इसलिए अनुप्रयोगों को परिभाषित करती है। सिरेमिक कैपेसिटर दो अनुप्रयोग वर्गों में विभाजित हैं:
 * कक्षा 1 सिरेमिक कैपेसिटर गुंजयमान सर्किट अनुप्रयोगों के लिए उच्च स्थिरता और कम नुकसान प्रदान करते हैं।
 * क्लास 2 सिरेमिक कैपेसिटर उच्च वॉल्यूमेट्रिक दक्षता प्रदान करते हैं # बफर, बाय-पास और युग्मन अनुप्रयोगों के लिए इलेक्ट्रॉनिक्स।

सिरेमिक कैपेसिटर, विशेष रूप से मल्टीलेयर सिरेमिक कैपेसिटर (MLCCs), इलेक्ट्रॉनिक उपकरणों में सबसे अधिक उत्पादित और उपयोग किए जाने वाले कैपेसिटर हैं जिनमें लगभग एक ट्रिलियन (1012) टुकड़े प्रति वर्ष। विद्युत चुम्बकीय हस्तक्षेप के लिए कैपेसिटर के रूप में विशेष आकृतियों और शैलियों के सिरेमिक कैपेसिटर का उपयोग किया जाता है। RFI / EMI दमन, फीड-थ्रू कैपेसिटर के रूप में और ट्रांसमीटरों के लिए पावर कैपेसिटर के रूप में बड़े आयामों में।

इतिहास
बिजली के अध्ययन की शुरुआत के बाद से गैर-प्रवाहकीय सामग्री जैसे कांच, चीनी मिट्टी के बरतन, कागज और अभ्रक को इन्सुलेटर के रूप में इस्तेमाल किया गया है। कुछ दशक बाद ये सामग्रियां पहले कैपेसिटर के लिए ढांकता हुआ के रूप में आगे उपयोग के लिए भी उपयुक्त थीं।

यहां तक ​​कि मारकोनी के वायरलेस संचारण उपकरण के शुरुआती वर्षों में, चीनी मिटटी कैपेसिटर का उपयोग ट्रांसमीटरों में उच्च वोल्टेज और उच्च आवृत्ति अनुप्रयोग के लिए किया जाता था। रिसीवर की तरफ, अनुनाद सर्किट के लिए छोटे अभ्रक कैपेसिटर का उपयोग किया गया था। मीका डाइलेक्ट्रिक कैपेसिटर का आविष्कार 1909 में विलियम डुबिलियर ने किया था। द्वितीय विश्व युद्ध से पहले, संयुक्त राज्य अमेरिका में कैपेसिटर के लिए अभ्रक सबसे आम ढांकता हुआ था।

अभ्रक एक प्राकृतिक सामग्री है और असीमित मात्रा में उपलब्ध नहीं है। इसलिए 1920 के दशक के मध्य में जर्मनी में अभ्रक की कमी और चीनी मिट्टी के एक विशेष वर्ग के चीनी मिट्टी के बरतन में अनुभव ने जर्मनी में सिरेमिक को ढांकता हुआ उपयोग करने वाले पहले कैपेसिटर का नेतृत्व किया, जिससे सिरेमिक कैपेसिटर के एक नए परिवार की स्थापना हुई। डाइलेक्ट्रिक # पैराइलेक्ट्रिकिटी रंजातु डाइऑक्साइड (रूटाइल) का उपयोग पहले सिरेमिक डाइइलेक्ट्रिक के रूप में किया गया था क्योंकि इसमें अनुनाद सर्किट के तापमान मुआवजे के लिए कैपेसिटेंस की रैखिक तापमान निर्भरता थी और माइका कैपेसिटर को प्रतिस्थापित कर सकती थी। 1926 में ये सिरेमिक कैपेसिटर 1940 के दशक में बढ़ती मात्रा के साथ कम मात्रा में उत्पादित किए गए थे। इन प्रारंभिक मिट्टी के पात्र की शैली एक डिस्क थी जिसमें धातुकरण के साथ दोनों तरफ टिन वाले तारों से संपर्क किया गया था। यह शैली ट्रांजिस्टर से पहले की है और लगभग 1930 से 1950 के दशक तक वैक्यूम-ट्यूब उपकरण (जैसे, रेडियो रिसीवर) में बड़े पैमाने पर इस्तेमाल की गई थी।

लेकिन इस पैराइलेक्ट्रिक डाइलेक्ट्रिक में अपेक्षाकृत कम पारगम्यता थी ताकि केवल छोटे समाई मूल्यों को महसूस किया जा सके। 1930 और 1940 के दशक में रेडियो के बढ़ते बाजार ने उच्च समाई मूल्यों की मांग पैदा की, लेकिन एचएफ डिकॉप्लिंग अनुप्रयोगों के लिए इलेक्ट्रोलाइटिक कैपेसिटर के नीचे। 1921 में खोजा गया, टाइटेनियम डाइऑक्साइड या अभ्रक की तुलना में लगभग दस गुना अधिक 1,000 की सीमा में फेरोइलेक्ट्रिक सिरेमिक सामग्री बेरियम टाइटेनेट ने इलेक्ट्रॉनिक अनुप्रयोगों में बहुत बड़ी भूमिका निभानी शुरू की। उच्च पारगम्यता के परिणामस्वरूप बहुत अधिक समाई मूल्य थे, लेकिन यह अपेक्षाकृत अस्थिर विद्युत मापदंडों के साथ युग्मित था। इसलिए, ये सिरेमिक कैपेसिटर केवल उन अनुप्रयोगों के लिए आमतौर पर इस्तेमाल किए जाने वाले अभ्रक कैपेसिटर को बदल सकते हैं जहां स्थिरता कम महत्वपूर्ण थी। अभ्रक कैपेसिटर की तुलना में छोटे आयाम, कम उत्पादन लागत और अभ्रक उपलब्धता से स्वतंत्रता ने उनकी स्वीकृति को गति दी।

द्वितीय विश्व युद्ध के बाद तेजी से बढ़ते प्रसारण उद्योग ने क्रिस्टलोग्राफी, चरण संक्रमण और सिरेमिक सामग्री के रासायनिक और यांत्रिक अनुकूलन की गहरी समझ पैदा की। विभिन्न बुनियादी सामग्रियों के जटिल मिश्रण के माध्यम से, सिरेमिक कैपेसिटर के विद्युत गुणों को सटीक रूप से समायोजित किया जा सकता है। सिरेमिक कैपेसिटर के विद्युत गुणों को अलग करने के लिए, मानकीकरण ने कई अलग-अलग अनुप्रयोग वर्गों (कक्षा 1, कक्षा 2, कक्षा 3) को परिभाषित किया। यह उल्लेखनीय है कि युद्ध के दौरान और उसके बाद अमेरिका और यूरोपीय बाजार में अलग-अलग विकास ने इन वर्गों (ईआईए बनाम आईईसी) की अलग-अलग परिभाषाएँ दी थीं, और केवल हाल ही में (2010 से) आईईसी मानकीकरण के लिए विश्वव्यापी सामंजस्य है। के बदले स्थान ग्रहण किया।

1950 से 1970 के दशक के युद्ध के बाद रेडियो अनुप्रयोगों में डिस्क के नीचे सिरेमिक कैपेसिटर (उस समय कंडेनसर कहा जाता है) के लिए विशिष्ट शैली अंदर और बाहर दोनों सतह पर टिन या चांदी से ढकी एक सिरेमिक ट्यूब थी। इसमें प्रतिरोधों और अन्य घटकों के साथ अपेक्षाकृत लंबे टर्मिनलों का निर्माण शामिल था, जो ओपन सर्किट वायरिंग की एक उलझन थी।

आसान-से-मोल्ड सिरेमिक सामग्री ने उच्च-वोल्टेज, उच्च-आवृत्ति (आरएफ) और बिजली अनुप्रयोगों के लिए सिरेमिक कैपेसिटर की विशेष और बड़ी शैलियों के विकास की सुविधा प्रदान की।

1950 के दशक में अर्धचालक प्रौद्योगिकी के विकास के साथ, डोपिंग (सेमीकंडक्टर) फेरोइलेक्ट्रिक सिरेमिक का उपयोग करके बैरियर लेयर कैपेसिटर या IEC क्लास 3/EIA क्लास IV कैपेसिटर विकसित किए गए थे। क्योंकि यह डोप की गई सामग्री मल्टीलेयर बनाने के लिए उपयुक्त नहीं थी, उन्हें दशकों बाद Y5V वर्ग 2 कैपेसिटर द्वारा बदल दिया गया था।

सिरेमिक डिस्क कैपेसिटर की प्रारंभिक शैली 1950 और 1970 के दशक में सामान्य सिरेमिक ट्यूब कैपेसिटर की तुलना में अधिक सस्ते में उत्पादित की जा सकती थी। 1961 में शुरू किए गए अपोलो कार्यक्रम के बीच में एक अमेरिकी कंपनी ने एक अखंड ब्लॉक बनाने के लिए कई डिस्क के ढेर लगाने का बीड़ा उठाया। यह मल्टी-लेयर सिरेमिक कैपेसिटर (MLCC) कॉम्पैक्ट था और उच्च-कैपेसिटेंस कैपेसिटर की पेशकश करता था। टेप कास्टिंग और सिरेमिक-इलेक्ट्रोड को-फायर सिरेमिक का उपयोग करके इन कैपेसिटर का उत्पादन एक बड़ी विनिर्माण चुनौती थी। MLCCs ने उन अनुप्रयोगों की श्रेणी का विस्तार किया जिनके लिए छोटे मामलों में बड़े समाई मूल्यों की आवश्यकता होती है। ये सिरेमिक चिप कैपेसिटर 1980 के दशक में थ्रू-होल तकनीक से इलेक्ट्रॉनिक उपकरणों के रूपांतरण के पीछे प्रेरक शक्ति थे। थ्रू-होल माउंटिंग से सतह-माउंट प्रौद्योगिकी। ध्रुवीकृत इलेक्ट्रोलाइटिक कैपेसिटर को गैर-ध्रुवीकृत सिरेमिक कैपेसिटर द्वारा प्रतिस्थापित किया जा सकता है, बढ़ते को सरल बनाना।

1993 में, TDK पैलेडियम वाले इलेक्ट्रोड को बहुत सस्ते निकल इलेक्ट्रोड के साथ विस्थापित करने में सफल रहा, जिससे उत्पादन लागत में काफी कमी आई और MLCC के बड़े पैमाने पर उत्पादन को सक्षम किया गया।

, 10 से अधिक12 एमएलसीसी हर साल बनाए जाते हैं। सिरेमिक चिप कैपेसिटर की शैली के साथ, सिरेमिक डिस्क कैपेसिटर को अक्सर विद्युत चुम्बकीय हस्तक्षेप दमन अनुप्रयोगों में सुरक्षा कैपेसिटर के रूप में उपयोग किया जाता है। इनके अलावा, उच्च वोल्टेज या उच्च आवृत्ति ट्रांसमीटर अनुप्रयोगों के लिए बड़े सिरेमिक पावर कैपेसिटर भी पाए जाने हैं।

एंटी-फेरोइलेक्ट्रिक सिरेमिक के साथ सिरेमिक सामग्रियों में नए विकास किए गए हैं। इस सामग्री में एक नॉनलाइनियर एंटीफेरोइलेक्ट्रिक / फेरोइलेक्ट्रिक चरण परिवर्तन है जो उच्च वॉल्यूमेट्रिक दक्षता के साथ ऊर्जा भंडारण में वृद्धि की अनुमति देता है। उनका उपयोग ऊर्जा भंडारण के लिए किया जाता है (उदाहरण के लिए, डेटोनेटर में)।

आवेदन वर्ग, परिभाषाएँ
सिरेमिक कैपेसिटर, paraelectricity या फेरोबिजली सिरेमिक के लिए उपयोग की जाने वाली विभिन्न सिरेमिक सामग्री कैपेसिटर की विद्युत विशेषताओं को प्रभावित करती है। टाइटेनियम डाइऑक्साइड पर आधारित पैराइलेक्ट्रिक पदार्थों के मिश्रण का उपयोग एक निर्दिष्ट तापमान सीमा के भीतर समाई मूल्य के बहुत स्थिर और रैखिक व्यवहार और उच्च आवृत्तियों पर कम नुकसान में होता है। लेकिन इन मिश्रणों में अपेक्षाकृत कम पारगम्यता होती है जिससे कि इन कैपेसिटर्स के समाई मान अपेक्षाकृत छोटे होते हैं।

विशिष्ट ऑक्साइड के साथ बेरियम टाइटेनेट जैसे फेरोइलेक्ट्रिक सामग्रियों के मिश्रण का उपयोग करके सिरेमिक कैपेसिटर के लिए उच्च समाई मूल्य प्राप्त किया जा सकता है। इन ढांकता हुआ सामग्रियों में बहुत अधिक पारगम्यता होती है, लेकिन एक ही समय में उनकी समाई का मान तापमान सीमा पर कम या ज्यादा गैर-रैखिक होता है, और उच्च आवृत्तियों पर नुकसान बहुत अधिक होता है। सिरेमिक कैपेसिटर्स की इन विभिन्न विद्युत विशेषताओं को उन्हें एप्लिकेशन क्लासेस में समूहित करने की आवश्यकता होती है। आवेदन वर्गों की परिभाषा मानकीकरण से आती है। 2013 तक, मानकों के दो सेट उपयोग में थे, एक अंतर्राष्ट्रीय इंटरनेशनल इलेक्ट्रोटेक्नीकल कमीशनIEC) से और दूसरा अब-मृत इलेक्ट्रॉनिक उद्योग गठबंधन (EIA) से।

दो मानकों में दिए गए आवेदन वर्गों की परिभाषाएँ अलग-अलग हैं। निम्न तालिका सिरेमिक कैपेसिटर्स के लिए आवेदन वर्गों की विभिन्न परिभाषाओं को दर्शाती है: निर्माता, विशेष रूप से यूएस में, इलेक्ट्रॉनिक इंडस्ट्रीज एलायंस (ईआईए) मानकों को प्राथमिकता देते हैं। कई भागों में IEC मानक के समान, EIA RS-198 सिरेमिक कैपेसिटर के लिए चार अनुप्रयोग वर्गों को परिभाषित करता है। दोनों मानकों के भीतर अलग-अलग वर्ग संख्याएं कई निर्माताओं की डेटाशीट्स में वर्ग विवरणों की व्याख्या करने वाली बहुत सी गलतफहमियों का कारण हैं। ईआईए ने 11 फरवरी, 2011 को परिचालन बंद कर दिया, लेकिन पूर्व क्षेत्रों ने अंतरराष्ट्रीय मानकीकरण संगठनों की सेवा जारी रखी।

निम्नलिखित में, आईईसी मानक की परिभाषाओं को प्राथमिकता दी जाएगी और महत्वपूर्ण मामलों में ईआईए मानक की परिभाषाओं की तुलना में।

कक्षा 1 सिरेमिक कैपेसिटर
कक्षा 1 सिरेमिक कैपेसिटर सटीक, तापमान-क्षतिपूर्ति कैपेसिटर हैं। वे सबसे स्थिर वोल्टेज, तापमान और कुछ हद तक आवृत्ति प्रदान करते हैं। उनके पास सबसे कम नुकसान हैं और इसलिए गुंजयमान सर्किट अनुप्रयोगों के लिए विशेष रूप से अनुकूल हैं जहां स्थिरता आवश्यक है या जहां एक सटीक परिभाषित तापमान गुणांक की आवश्यकता होती है, उदाहरण के लिए एक सर्किट के लिए तापमान प्रभाव की भरपाई में। कक्षा 1 सिरेमिक कैपेसिटर की मूल सामग्री टाइटेनियम डाइऑक्साइड (जैसे पैराइलेक्ट्रिक सामग्री) के बारीक पिसे हुए दानों के मिश्रण से बनी होती है।), जस्ता, जिरकोनियम, नाइओबियम, मैग्नीशियम, टैंटलम, कोबाल्ट और स्ट्रोंटियम के एडिटिव्स द्वारा संशोधित, जो संधारित्र की वांछित रैखिक विशेषताओं को प्राप्त करने के लिए आवश्यक हैं। कक्षा 1 कैपेसिटर का सामान्य समाई तापमान व्यवहार, उदाहरण के लिए, मूल पैराइलेक्ट्रिक सामग्री पर निर्भर करता है . वांछित तापमान विशेषता को ठीक से समायोजित करने के लिए रासायनिक संरचना के योजक का उपयोग किया जाता है। कक्षा 1 सिरेमिक कैपेसिटर में सिरेमिक कैपेसिटर के बीच सबसे कम वॉल्यूमेट्रिक दक्षता होती है। यह पैराइलेक्ट्रिक सामग्री की अपेक्षाकृत कम पारगम्यता (6 से 200) का परिणाम है। इसलिए, कक्षा 1 कैपेसिटर के निचले श्रेणी में कैपेसिटेंस मान होते हैं।

कक्षा 1 कैपेसिटर का तापमान गुणांक होता है जो आमतौर पर तापमान के साथ काफी रैखिक होता है। इन कैपेसिटर्स में लगभग 0.15% के अपव्यय कारक के साथ बहुत कम विद्युत हानि होती है। वे कोई महत्वपूर्ण उम्र बढ़ने की प्रक्रिया से नहीं गुजरते हैं और समाई मूल्य लागू वोल्टेज से लगभग स्वतंत्र होता है। ये विशेषताएँ गुंजयमान सर्किट और ऑसिलेटर्स (उदाहरण के लिए, चरण बंद लूप सर्किट में) में उच्च क्यू फिल्टर के लिए अनुप्रयोगों की अनुमति देती हैं।

EIA RS-198 मानक कोड सिरेमिक वर्ग 1 कैपेसिटर तीन वर्ण कोड के साथ है जो तापमान गुणांक को इंगित करता है। पहला अक्षर भागों-प्रति संकेतन | पीपीएम/के में तापमान (तापमान गुणांक α) पर समाई में परिवर्तन का महत्वपूर्ण आंकड़ा देता है। दूसरा वर्ण तापमान गुणांक का गुणक देता है। तीसरा अक्षर पीपीएम/के में उससे अधिकतम सहनशीलता देता है। सभी रेटिंग 25 से 85 डिग्री सेल्सियस तक हैं: EIA कोड के अलावा, वर्ग 1 सिरेमिक कैपेसिटर की समाई निर्भरता का तापमान गुणांक आमतौर पर सिरेमिक नामों जैसे NP0, N220 आदि में व्यक्त किया जाता है। इन नामों में तापमान गुणांक (α) शामिल है। IEC/EN 60384-8/21 मानक में, तापमान गुणांक और सहिष्णुता को दो अंकों के अक्षर कोड (तालिका देखें) द्वारा प्रतिस्थापित किया जाता है जिसमें संबंधित EIA कोड जोड़ा जाता है।

उदाहरण के लिए, EIA कोड C0G वाले NP0 कैपेसिटर में ±30 ppm/K की सहनशीलता के साथ 0 बहाव होगा, जबकि P3K कोड वाले N1500 में -1500 ppm/K बहाव होगा, जिसकी अधिकतम सहनशीलता ±250 ppm/K होगी डिग्री सेल्सियस। ध्यान दें कि आईईसी और ईआईए कैपेसिटर कोड उद्योग कैपेसिटर कोड हैं और सैन्य कैपेसिटर कोड के समान नहीं हैं।

कक्षा 1 कैपेसिटर में अलग-अलग तापमान गुणांक α वाले कैपेसिटर शामिल हैं। विशेष रूप से, α ± 0•10 के साथ NP0/CG/C0G कैपेसिटर−6 /K और 30 भाग प्रति दस लाख की α सहनशीलता तकनीकी रूप से बहुत रुचिकर है। इन कैपेसिटर्स में तापमान रेंज -55 से +125 डिग्री सेल्सियस के भीतर ±0.54% की कैपेसिटेंस भिन्नता dC/C है। यह एक विस्तृत तापमान रेंज (उदाहरण के लिए, गुंजयमान सर्किट) में सटीक आवृत्ति प्रतिक्रिया को सक्षम करता है। उनके विशेष तापमान व्यवहार के साथ अन्य सामग्रियों का उपयोग ऑसिलेटर सर्किट में कॉइल जैसे समानांतर जुड़े घटकों के काउंटर तापमान रन की भरपाई के लिए किया जाता है। क्लास 1 कैपेसिटर रेटेड कैपेसिटेंस की बहुत छोटी सहनशीलता प्रदर्शित करते हैं।

 File:MLCC-Klasse 1-Kurven-engl.svg|विभिन्न वर्ग 1 सिरेमिक कैपेसिटर के आदर्श वक्र File:MLCC-NP0-Kurve-engl.svg|तापमान गुणांक α की सहिष्णुता सीमा का प्रतिनिधित्व 

क्लास 2 सिरेमिक कैपेसिटर
कक्षा 2 सिरेमिक कैपेसिटर में उच्च पारगम्यता के साथ एक ढांकता हुआ होता है और इसलिए कक्षा 1 कैपेसिटर की तुलना में बेहतर वॉल्यूमेट्रिक दक्षता होती है, लेकिन कम सटीकता और स्थिरता होती है। सिरेमिक ढांकता हुआ तापमान सीमा पर समाई के एक गैर-रैखिक परिवर्तन की विशेषता है। समाई मूल्य भी लागू वोल्टेज पर निर्भर करता है। वे बायपास, कपलिंग और डिकॉप्लिंग अनुप्रयोगों के लिए या फ़्रीक्वेंसी डिस्क्रिमिनेटिंग सर्किट के लिए उपयुक्त हैं जहाँ कम नुकसान और कैपेसिटेंस की उच्च स्थिरता कम महत्वपूर्ण है। वे आम तौर पर सिरेमिक कैपेसिटर#माइक्रोफ़ोनी प्रदर्शित करते हैं।

क्लास 2 कैपेसिटर फेरोइलेक्ट्रिकिटी सामग्री जैसे बेरियम टाइटेनैट से बने होते हैं और एल्यूमीनियम सिलिकेट, तालक और अल्यूमिनियम ऑक्साइड जैसे उपयुक्त योजक। इन चीनी मिट्टी की चीज़ें बहुत अधिक पारगम्यता (200 से 14,000) होती हैं, जो अत्यधिक विद्युत क्षेत्र की अनुमति देती हैं और इसलिए अपेक्षाकृत छोटे पैकेजों के भीतर समाई - कक्षा 2 कैपेसिटर तुलनात्मक कक्षा 1 कैपेसिटर से काफी छोटे होते हैं। हालाँकि, परमिटिटिविटी फील्ड स्ट्रेंथ के संबंध में नॉनलाइनियर सिस्टम है, जिसका अर्थ है कि कैपेसिटेंस महत्वपूर्ण रूप से भिन्न होता है क्योंकि टर्मिनलों में वोल्टेज बढ़ता है। क्लास 2 कैपेसिटर भी समय के साथ खराब तापमान स्थिरता और उम्र का प्रदर्शन करते हैं।

इन गुणों के कारण, कक्षा 2 कैपेसिटर आमतौर पर उन अनुप्रयोगों में उपयोग किए जाते हैं जहां कैपेसिटेंस का न्यूनतम मूल्य (एक सटीक मान के विपरीत) आवश्यक होता है, जैसे कि बिजली की आपूर्ति के इनपुट और आउटपुट के बफरिंग/फ़िल्टरिंग, और बिजली के युग्मन संकेत।

क्लास 2 कैपेसिटर को तापमान रेंज में कैपेसिटेंस में बदलाव के अनुसार लेबल किया जाता है। सबसे व्यापक रूप से इस्तेमाल किया जाने वाला वर्गीकरण EIA RS-198 मानक पर आधारित है और तीन अंकों के कोड का उपयोग करता है। पहला अक्षर, एक अक्षर, सबसे ठंडे ऑपरेटिंग तापमान को दर्शाता है; दूसरा वर्ण, एक अंक, सबसे गर्म तापमान को दर्शाता है; और तीसरा वर्ण, एक और अक्षर, संधारित्र की संपूर्ण निर्दिष्ट तापमान सीमा पर अधिकतम अनुमत समाई परिवर्तन को दर्शाता है:

उदाहरण के लिए, एक Z5U कैपेसिटर अधिकतम +22% से -56% के कैपेसिटेंस परिवर्तन के साथ +10 °C से +85 °C तक संचालित होगा। एक X7R कैपेसिटर अधिकतम ±15% के कैपेसिटेंस परिवर्तन के साथ -55 °C से +125 °C तक संचालित होगा।

कुछ आमतौर पर इस्तेमाल किए जाने वाले वर्ग 2 सिरेमिक कैपेसिटर सामग्री नीचे सूचीबद्ध हैं:
 * X8R (−55/+150, ΔC/C0 = ± 15%),
 * X7R (−55/+125 °C, ΔC/C0 = ± 15%),
 * X6R (−55/+105 °C, ΔC/C0 = ± 15%),
 * X5R (−55/+85 °C, ΔC/C0 = ± 15%),
 * X7S (−55/+125, ΔC/C0 = ± 22%),
 * Z5U (+10/+85 °C, ΔC/C0 = +22/−56%),
 * Y5V (−30/+85 °C, ΔC/C0 = +22/−82%),

IEC/EN 60384 -9/22 मानक दूसरे दो अंकों के कोड का उपयोग करता है।

ज्यादातर मामलों में ईआईए कोड का आईईसी/एन कोड में अनुवाद करना संभव है। थोड़ी अनुवाद त्रुटियाँ होती हैं, लेकिन सामान्य रूप से सहनीय होती हैं।
 * X7R 2X1 के साथ संबंध रखता है
 * Z5U 2E6 के साथ संबंध रखता है
 * Y5V 2F4 के समान, विपथन: ΔC/C0 = +30/−80% के बजाय +30/−82%
 * X7S 2C1 के समान, विपथन: ΔC/C0 = ±22% के बजाय ±20%
 * X8R कोई IEC/EN कोड उपलब्ध नहीं है

क्योंकि वर्ग 2 सिरेमिक कैपेसिटर की समाई सटीकता और स्थिरता कम होती है, इसलिए उन्हें उच्च सहनशीलता की आवश्यकता होती है।

सैन्य प्रकारों के लिए कक्षा 2 डाइलेक्ट्रिक्स तापमान विशेषता (टीसी) निर्दिष्ट करते हैं लेकिन तापमान-वोल्टेज विशेषता (टीवीसी) नहीं। X7R के समान, सैन्य प्रकार BX तापमान पर 15% से अधिक भिन्न नहीं हो सकता है, और इसके अतिरिक्त, अधिकतम रेटेड वोल्टेज पर +15%/-25% के भीतर रहना चाहिए। टाइप बीआर की टीवीसी सीमा +15%/-40% है।

कक्षा 3 सिरेमिक कैपेसिटर
क्लास 3 बाधा परत या सेमीकंडक्टर सिरेमिक कैपेसिटर में 50,000 तक बहुत अधिक पारगम्यता होती है और इसलिए क्लास 2 कैपेसिटर की तुलना में बेहतर वॉल्यूमेट्रिक दक्षता होती है। हालांकि, इन कैपेसिटर्स में कम सटीकता और स्थिरता सहित खराब विद्युत विशेषताएं हैं। ढांकता हुआ तापमान सीमा पर समाई के बहुत उच्च गैर-रैखिक परिवर्तन की विशेषता है। समाई मूल्य अतिरिक्त रूप से लागू वोल्टेज पर निर्भर करता है। साथ ही, समय के साथ उन्हें बहुत अधिक नुकसान और उम्र होती है।

बैरियर लेयर सिरेमिक कैपेसिटर डोप्ड फेरोइलेक्ट्रिक सामग्री जैसे बेरियम टाइटेनेट. चूंकि 1980 के दशक के मध्य में इस सिरेमिक तकनीक में सुधार हुआ, बैरियर लेयर कैपेसिटर 100 μF तक के मूल्यों में उपलब्ध हो गए, और उस समय ऐसा लगा कि वे छोटे विद्युत - अपघटनी संधारित्र का स्थानापन्न कर सकते हैं। क्योंकि इस सामग्री के साथ बहुपरत कैपेसिटर बनाना संभव नहीं है, केवल लीडेड सिंगल लेयर प्रकार बाजार में पेश किए जाते हैं। एक छोटे पैकेज में बेहतर प्रदर्शन को सक्षम करने वाले बहुपरत सिरेमिक कैपेसिटर में प्रगति के कारण, एक तकनीक के रूप में बैरियर लेयर कैपेसिटर को अब अप्रचलित माना जाता है और अब IEC द्वारा मानकीकृत नहीं किया जाता है।

निर्माण
 File:MLCC-Structure-Details.svg|एक बहुपरत सिरेमिक चिप कैपेसिटर (MLCC) का विस्तृत निर्माण। File:MLCC-Kondensatoren-1.png|बहुपरत सिरेमिक चिप कैपेसिटर के नमूने  एक MLCC के बारे में सोचा जा सकता है कि इसमें कई सिंगल-लेयर कैपेसिटर एक साथ एक पैकेज में ढेर होते हैं। सभी MLCC चिप्स के लिए शुरुआती सामग्री पैराइलेक्ट्रिक या फेरोइलेक्ट्रिक कच्चे माल के बारीक पिसे हुए दानों का मिश्रण है, जिसे सटीक रूप से निर्धारित एडिटिव्स द्वारा संशोधित किया जाता है। मिश्रण की संरचना और पाउडर के कणों का आकार, 10 एनएम जितना छोटा, निर्माता की विशेषज्ञता को दर्शाता है।

एक उपयुक्त बांधने की मशीन के साथ पाउडर के निलंबन से एक पतली सिरेमिक पन्नी डाली जाती है। पन्नी के रोल को समान आकार की शीट में काटा जाता है, जो धातु के पेस्ट की परत के साथ स्क्रीन पर मुद्रित होते हैं, जो इलेक्ट्रोड बन जाएंगे। एक स्वचालित प्रक्रिया में, इन शीटों को आवश्यक संख्या में परतों में ढेर कर दिया जाता है और दबाव से जम जाता है। सापेक्ष पारगम्यता के अलावा, परतों का आकार और संख्या बाद के समाई मूल्य को निर्धारित करती है। इलेक्ट्रोड एक वैकल्पिक व्यवस्था में आस-पास की परतों से थोड़ा ऑफसेट होते हैं ताकि वे प्रत्येक बाद में ऑफसेट पक्ष, एक बाएं, एक दाएं से जुड़े जा सकें। स्तरित स्टैक को दबाया जाता है और फिर अलग-अलग घटकों में काटा जाता है। उदाहरण के लिए, 0201 (0.5 मिमी × 0.3 मिमी) आकार के 500 या अधिक लेयर स्टैक का उत्पादन करने के लिए उच्च यांत्रिक परिशुद्धता की आवश्यकता होती है।

काटने के बाद बाइंडर को ढेर से जला दिया जाता है। इसके बाद 1,200 और 1,450 °C के बीच तापमान पर सिंटरिंग की जाती है, जिससे अंतिम, मुख्य रूप से क्रिस्टलीय, संरचना तैयार होती है। यह जलने की प्रक्रिया वांछित ढांकता हुआ गुण बनाती है। जलने के बाद सफाई और फिर दोनों सिरों की सतहों का धातुकरण किया जाता है। धातुकरण के माध्यम से, सिरों और आंतरिक इलेक्ट्रोड को समानांतर में जोड़ा जाता है और कैपेसिटर को इसके टर्मिनल मिलते हैं। अंत में, कार्यक्षमता और पर्याप्त प्रदर्शन सुनिश्चित करने के लिए प्रत्येक संधारित्र का विद्युत परीक्षण किया जाता है, और एक टेप रील में पैक किया जाता है।



छोटा करना
एमएलसीसी कैपेसिटर का कैपेसिटेंस फॉर्मूला (सी) परतों की संख्या के साथ बढ़ाए गए प्लेट कैपेसिटर के फॉर्मूले पर आधारित है:

$$C=\varepsilon \cdot { {n \cdot A} \over {d} }$$

जहां ε ढांकता हुआ पारगम्यता के लिए खड़ा है; इलेक्ट्रोड सतह क्षेत्र के लिए ए; n परतों की संख्या के लिए; और डी इलेक्ट्रोड के बीच की दूरी के लिए। एक पतला ढांकता हुआ या एक बड़ा इलेक्ट्रोड क्षेत्र प्रत्येक विद्युत समाई को बढ़ाता है, जैसा कि उच्च पारगम्यता की ढांकता हुआ सामग्री होगी।

हाल के दशकों में डिजिटल डेटा इलेक्ट्रॉनिक्स के प्रगतिशील लघुकरण के साथ, एकीकृत लॉजिक सर्किट की परिधि के घटकों को भी छोटा कर दिया गया है। एमएलसीसी को कम करने में ढांकता हुआ मोटाई कम करना और परतों की संख्या में वृद्धि करना शामिल है। दोनों विकल्पों के लिए भारी प्रयासों की आवश्यकता होती है और ये बहुत अधिक विशेषज्ञता से जुड़े होते हैं।

1995 में परावैद्युत की न्यूनतम मोटाई 4 µm थी। 2005 तक कुछ निर्माताओं ने 1 µm की परत मोटाई वाले MLCC चिप्स का उत्पादन किया।, न्यूनतम मोटाई लगभग 0.5 माइक्रोमीटर है। परावैद्युत में क्षेत्र शक्ति बढ़कर 35 V/µm हो गई। इन कैपेसिटर के आकार में कमी पाउडर के दाने के आकार को कम करने के लिए प्राप्त की जाती है, सिरेमिक परतों को पतला बनाने की धारणा। इसके अलावा, निर्माण प्रक्रिया अधिक सटीक रूप से नियंत्रित हो गई, ताकि अधिक से अधिक परतों को ढेर किया जा सके।

1995 और 2005 के बीच, 1206 आकार के Y5V MLCC कैपेसिटर की धारिता 4.7 μF से बढ़ाकर 100 μF कर दी गई थी। इस बीच, (2013) बहुत सारे निर्माता चिप-आकार 0805 में 100 μF के समाई मूल्य के साथ वर्ग 2 MLCC कैपेसिटर वितरित कर सकते हैं।

एमएलसीसी मामले का आकार === MLCCs के पास लीड्स नहीं होते हैं, और परिणामस्वरूप वे आमतौर पर लीड्स वाले अपने समकक्षों की तुलना में छोटे होते हैं। उन्हें माउंट करने के लिए पीसीबी में थ्रू-होल एक्सेस की आवश्यकता नहीं होती है और उन्हें मनुष्यों के बजाय मशीनों द्वारा नियंत्रित करने के लिए डिज़ाइन किया गया है। नतीजतन, एमएलसीसी जैसे सतह-माउंट घटक आमतौर पर सस्ते होते हैं।

MLCCs तुलनीय हैंडलिंग के लिए मानकीकृत आकार और आकारों में निर्मित होते हैं। क्योंकि प्रारंभिक मानकीकरण में अमेरिकी ईआईए मानकों का प्रभुत्व था, एमएलसीसी चिप्स के आयामों को इंच की इकाइयों में ईआईए द्वारा मानकीकृत किया गया था। 0.06-इंच लंबाई और 0.03-इंच चौड़ाई के आयाम वाले एक आयताकार चिप को 0603 के रूप में कोडित किया गया है। यह कोड अंतर्राष्ट्रीय और सामान्य उपयोग में है। JEDEC (IEC/EN) ने एक दूसरा, मीट्रिक कोड तैयार किया। ईआईए कोड और बहुपरत सिरेमिक चिप कैपेसिटर के सामान्य आकार के मीट्रिक समकक्ष, और मिमी में आयाम निम्न तालिका में दिखाए गए हैं। तालिका से गायब ऊंचाई का माप H है। यह आमतौर पर सूचीबद्ध नहीं है, क्योंकि MLCC चिप्स की ऊंचाई परतों की संख्या और इस प्रकार समाई पर निर्भर करती है। आम तौर पर, हालांकि, ऊंचाई एच चौड़ाई डब्ल्यू से अधिक नहीं होती है।

एनएमई और बीएमई धातुकरण
 File:MLCC-BME-NME-engl.png|MLCC cchips के टर्मिनलों के इलेक्ट्रोड और NME क्रमशः BME धातुकरण की संरचना File:MLCC-BME-NME-Kap-Spg-Kurve-engl.svg|समाई की वोल्टेज निर्भरता पर कक्षा 2 X7R MLCC चिप्स के लिए क्रमशः NME का प्रभाव BME धातुकरण। 

मूल रूप से, MLCC इलेक्ट्रोड का निर्माण चांदी और पैलेडियम जैसी उत्कृष्ट धातुओं से किया गया था, जो आसानी से ऑक्सीकरण किए बिना 1200 से 1400 °C के उच्च सिंटरिंग तापमान का सामना कर सकते हैं। ये महान धातु इलेक्ट्रोड (एनएमई) कैपेसिटर बहुत अच्छे विद्युत गुणों की पेशकश करते हैं।

हालांकि, 1990 के दशक के अंत में उत्कृष्ट धातुओं की कीमतों में वृद्धि ने विनिर्माण लागतों को बहुत बढ़ा दिया; इन दबावों के परिणामस्वरूप कैपेसिटर का विकास हुआ जिसमें तांबा और निकल जैसी सस्ती धातुओं का उपयोग किया गया। इन बेस मेटल इलेक्ट्रोड (बीएमई) कैपेसिटर में खराब विद्युत विशेषताएं थीं; उच्च वोल्टेज और बढ़े हुए नुकसान कारक पर समाई का अधिक संकोचन प्रदर्शित करना।

बीएमई के नुकसान को कक्षा 2 कैपेसिटर के लिए स्वीकार्य माना गया था, जो मुख्य रूप से सटीकता-असंवेदनशील, कम लागत वाले अनुप्रयोगों जैसे कि बिजली आपूर्ति में उपयोग किया जाता है। एनएमई अभी भी कक्षा 1 कैपेसिटर में उपयोग देखता है जहां विनिर्देशों के अनुरूप होना महत्वपूर्ण है और लागत कम चिंता का विषय है।

MLCC कैपेसिटेंस रेंज
MLCC चिप्स की समाई ढांकता हुआ, आकार और आवश्यक वोल्टेज (रेटेड वोल्टेज) पर निर्भर करती है। समाई मान लगभग 1pF से शुरू होता है। अधिकतम समाई मूल्य उत्पादन तकनीक द्वारा निर्धारित किया जाता है। X7R के लिए जो कि 47 µF है, Y5V के लिए: 100 µF।

चित्र दाएँ वर्ग 1 और वर्ग 2 बहुपरत सिरेमिक चिप कैपेसिटर के लिए अधिकतम समाई दिखाता है। सिरेमिक NP0/C0G और X7R प्रत्येक के लिए निम्नलिखित दो तालिकाएँ, प्रत्येक सामान्य केस आकार के लिए अधिकतम उपलब्ध कैपेसिटेंस मान और अग्रणी निर्माताओं मुराटा, TDK, KEMET, AVX के रेटेड वोल्टेज की सूची देती हैं। (स्थिति अप्रैल 2017)

लो-ईएसएल स्टाइल्स
 File:MLCC-Standard-Layout.svg|मानक एमएलसीसी चिप डिजाइन File:MLCC-Low-ESL-Layout.svg|एमएलसीसी चिप का लो-ईएसएल डिजाइन File:MLCC-Low-ESL-Array-Layout.svg|एमएलसीसी चिप सरणी  इसकी अनुनाद आवृत्ति के क्षेत्र में, एक संधारित्र में शोर या विद्युत चुम्बकीय हस्तक्षेप के लिए सर्वोत्तम decoupling गुण होते हैं। संधारित्र की अनुनाद आवृत्ति घटक के अधिष्ठापन द्वारा निर्धारित की जाती है। एक संधारित्र के आगमनात्मक भागों को समतुल्य श्रृंखला अधिष्ठापन, या ईएसएल में संक्षेपित किया गया है। (ध्यान दें कि L अधिष्ठापन के लिए विद्युत प्रतीक है।) अधिष्ठापन जितना छोटा होगा, अनुनाद आवृत्ति उतनी ही अधिक होगी।

क्योंकि, विशेष रूप से डिजिटल सिग्नल प्रोसेसिंग में, स्विचिंग फ़्रीक्वेंसी में वृद्धि जारी है, उच्च फ़्रीक्वेंसी डिकूप्लिंग या फ़िल्टर कैपेसिटर की मांग बढ़ जाती है। एक साधारण डिज़ाइन परिवर्तन के साथ MLCC चिप के ESL को कम किया जा सकता है। इसलिए, स्टैक्ड इलेक्ट्रोड अनुदैर्ध्य पक्ष पर कनेक्टिंग समाप्ति के साथ जुड़े हुए हैं। यह उस दूरी को कम कर देता है जिस पर चार्ज वाहक इलेक्ट्रोड पर प्रवाहित होते हैं, जो घटक के अधिष्ठापन को कम करता है। उदाहरण के लिए, 0805 पैकेज में 0.1µF X7R MLCC 16 MHz पर प्रतिध्वनित होता है। उसी कैपेसिटर के लंबे किनारे (यानी 0508) पर लीड के साथ 22 मेगाहर्ट्ज की अनुनाद आवृत्ति होती है।

डिवाइस को कैपेसिटर की एक सरणी के रूप में बनाने की एक और संभावना है। यहां, एक सामान्य आवास में कई अलग-अलग कैपेसिटर बनाए गए हैं। उन्हें समानांतर में जोड़ने से, परिणामी ESL के साथ-साथ घटकों के ESR मान कम हो जाते हैं।

= X2Y डीकपलिंग कैपेसिटर ===  File:Capacitors x2y.jpg|विभिन्न केस आकारों के साथ X2Y डिकूप्लिंग कैपेसिटर File:MLCC-X2Y-Decoupling-Capacitor.png|एक X2Y संधारित्र का आंतरिक निर्माण File:MLCC-X2Y-Circuit.png|डिकूपिंग सर्किट में X2Y कैपेसिटर का सर्किट आरेख 

एक मानक मल्टी-लेयर सिरेमिक कैपेसिटर में कई विरोधी इलेक्ट्रोड परतें होती हैं जो दो बाहरी समाप्ति के साथ जुड़ी होती हैं। X2Y सिरेमिक चिप कैपेसिटर हालांकि एक 4 टर्मिनल चिप डिवाइस है। यह चिप में शामिल ढाल इलेक्ट्रोड के एक अतिरिक्त तीसरे सेट के साथ स्टैक्ड सिरेमिक परतों से मानक दो-टर्मिनल एमएलसीसी की तरह बनाया गया है। ये शील्ड इलेक्ट्रोड कैपेसिटर प्लेट्स के ढेर के भीतर प्रत्येक मौजूदा इलेक्ट्रोड को घेरते हैं और कैपेसिटर टर्मिनेशन के पार दो अतिरिक्त साइड टर्मिनेशन के साथ कम ओमिक संपर्क होते हैं। X2Y निर्माण के परिणामस्वरूप तीन-नोड कैपेसिटिव सर्किट होता है जो एक साथ लाइन-टू-लाइन और लाइन-टू-ग्राउंड फ़िल्टरिंग प्रदान करता है। 2 या अधिक पारंपरिक उपकरणों को बदलने में सक्षम, X2Y सिरेमिक कैपेसिटर डिजिटल सर्किट में उच्च आवृत्ति फ़िल्टरिंग या आपूर्ति वोल्टेज के शोर दमन के लिए आदर्श हैं, और मोटर वाहन, ऑडियो, सेंसर और डीसी मोटर्स में कड़े विद्युत चुम्बकीय संगतता मांगों को पूरा करने में अमूल्य साबित हो सकते हैं। अन्य अनुप्रयोगों। X2Y पदचिह्न का परिणाम निम्न घुड़सवार अधिष्ठापन में होता है। यह कई 100 मेगाहर्ट्ज और ऊपर की घड़ी दरों के साथ हाई-स्पीड डिजिटल सर्किट में उपयोग के लिए विशेष रूप से दिलचस्प है। आपूर्ति लाइनों के परजीवी अधिष्ठापन के कारण सर्किट बोर्ड पर अलग-अलग आपूर्ति वोल्टेज को अलग करना मुश्किल है। पारंपरिक सिरेमिक कैपेसिटर के साथ एक मानक समाधान के लिए विभिन्न समाई मूल्यों के साथ कई पारंपरिक एमएलसीसी चिप्स के समानांतर उपयोग की आवश्यकता होती है। यहां X2Y कैपेसिटर पीसीबी पर पांच समान आकार के सिरेमिक कैपेसिटर को बदलने में सक्षम हैं। हालाँकि, इस विशेष प्रकार के सिरेमिक कैपेसिटर का पेटेंट कराया गया है, इसलिए ये घटक अभी भी तुलनात्मक रूप से महंगे हैं।

X2Y कैपेसिटर का एक विकल्प तीन-टर्मिनल कैपेसिटर हो सकता है।

यांत्रिक संवेदनशीलता
सिरेमिक भंगुर होते हैं, और MLCC चिप्स सरफेस-माउंट टेक्नोलॉजी | सरफेस-माउंट सोल्डर टू ए सर्किट बोर्ड अक्सर थर्मल एक्सपेंशन या मैकेनिकल स्ट्रेस से क्रैकिंग के लिए कमजोर होते हैं, लेड थ्रू-होल टेक्नोलॉजी | थ्रू-होल कंपोनेंट्स की तुलना में अधिक। सर्किट बोर्ड पर कंपन और आघात बल एमएलसीसी और उसके सोल्डर जोड़ों को कम या ज्यादा प्रेषित होते हैं; अत्यधिक बल के कारण संधारित्र में दरार आ सकती है। जोड़ों में अतिरिक्त सोल्डर अवांछनीय है क्योंकि वे कैपेसिटर के अधीन होने वाली ताकतों को बढ़ा सकते हैं।  File:SMD-chip-soldering.svg|पीसीबी पर सही माउंटेड और सोल्डर की गई MLCC चिप File:MLCC-Schliffbild-mit-Bruch.png|एमएलसीसी चिप में टूटे हुए सिरेमिक का माइक्रोग्राफ File:MLCC-Flexure-Test engl.svg|सोल्डरेड MLCC के लिए बेंडिंग टेस्ट का सरलीकृत आंकड़ा  यांत्रिक तनाव का सामना करने के लिए MLCC चिप्स की क्षमता का परीक्षण एक तथाकथित सब्सट्रेट बेंडिंग टेस्ट द्वारा किया जाता है, जहाँ सोल्डर किए गए MLCC वाले पीसीबी को 1 से 3 मिमी तक पंच द्वारा मोड़ा जाता है। विफलता तब होती है जब MLCC शार्ट सर्किट | शॉर्ट-सर्किट हो जाता है या कैपेसिटेंस में महत्वपूर्ण परिवर्तन होता है।

MLCC चिप्स की झुकने की ताकत सिरेमिक सामग्री, चिप के आकार और कैपेसिटर के भौतिक निर्माण से भिन्न होती है। विशेष शमन के बिना, NP0/C0G वर्ग 1 सिरेमिक MLCC चिप्स 2 मिमी की एक विशिष्ट झुकने की शक्ति तक पहुँचते हैं जबकि बड़े प्रकार के X7R, Y5V वर्ग 2 सिरेमिक चिप्स केवल लगभग 1 मिमी की झुकने की शक्ति प्राप्त करते हैं। छोटे चिप्स, जैसे कि 0402 के आकार, सभी प्रकार के सिरेमिक में बड़े झुकने वाले ताकत मूल्यों तक पहुंच गए।

विशेष डिजाइन सुविधाओं के साथ, विशेष रूप से इलेक्ट्रोड और समाप्ति पर, झुकने की ताकत में सुधार किया जा सकता है। उदाहरण के लिए, विपरीत ध्रुवता वाले दो इलेक्ट्रोड के संपर्क से एक आंतरिक शॉर्ट सर्किट उत्पन्न होता है, जो समाप्ति के क्षेत्र में सिरेमिक के टूटने पर उत्पन्न होगा। इलेक्ट्रोड की ओवरलैप सतहों को कम करके इसे रोका जा सकता है। यह हासिल किया जाता है उदा। एक ओपन मोड डिज़ाइन (OMD) द्वारा। यहाँ समाप्ति के क्षेत्र में एक विराम केवल समाई मान को थोड़ा कम करता है (AVX, KEMET)।

 File:MLCC-Standard-Crack.svg|यांत्रिक तनाव के कारण सिरेमिक टूटने पर मानक एमएलसीसी चिप, शॉर्ट सर्किट संभव है File:MLCC-Fail-Open-Crack.svg|"ओपन-मोड-डिज़ाइन एमएलसीसी चिप, एक ब्रेक केवल कैपेसिटेंस वैल्यू को कम करता है File:MLCC-Floating-Electrode-Crack.svg|फ़्लोटिंग-इलेक्ट्रोड-डिज़ाइन -MLCC, एक ब्रेक केवल समाई मान को कम करता है File:MLCC-FlexTerm-Crack.svg|फ्लेक्स-टर्मिनेशन - MLCC चिप्स, एक लचीली संपर्क परत सिरेमिक को टूटने से बचाती है। 

फ़्लोटिंग इलेक्ट्रोड डिज़ाइन (FED) या मल्टी-लेयर सीरियल कैपेसिटर (MLSC) नामक एक समान निर्माण के साथ, कैपेसिटर बॉडी के कुछ हिस्सों के टूटने पर केवल कैपेसिटेंस में कमी आती है। यह निर्माण अस्थायी इलेक्ट्रोड के साथ समाप्ति के लिए किसी भी प्रवाहकीय कनेक्शन के बिना काम करता है। एक ब्रेक से शॉर्ट नहीं होता है, केवल कैपेसिटेंस में कमी आती है। हालांकि, दोनों संरचनाएं एक ही समाई मूल्य के साथ एक मानक एमएलसीसी संस्करण के संबंध में बड़े डिजाइनों की ओर ले जाती हैं।

मानक MLCCs के संबंध में एक ही मात्रा इलेक्ट्रोड और समाप्ति के बीच एक प्रवाहकीय बहुलक की एक लचीली मध्यवर्ती परत की शुरुआत के द्वारा प्राप्त की जाती है जिसे फ्लेक्सिबल टर्मिनेशन (FT-Cap) या सॉफ्ट टर्मिनेशन कहा जाता है। इस निर्माण में, कठोर धात्विक टांका लगाने का कनेक्शन लचीली बहुलक परत के खिलाफ जा सकता है, और इस प्रकार झुकने वाली ताकतों को अवशोषित कर सकता है, जिसके परिणामस्वरूप सिरेमिक में कोई विराम नहीं होता है।

एक्स- और वाई कैपेसिटर के साथ आरएफआई/ईएमआई दमन
दमन कैपेसिटर प्रभावी हस्तक्षेप कम करने वाले घटक हैं क्योंकि उनकी विद्युत विद्युत प्रतिबाधा बढ़ती आवृत्ति के साथ घट जाती है, जैसे कि उच्च आवृत्तियों पर वे शॉर्ट सर्किट के रूप में उच्च-आवृत्ति वाले विद्युत शोर और लाइनों के बीच, या जमीन पर दिखाई देते हैं। इसलिए वे उपकरण और मशीनरी (मोटर, इनवर्टर और इलेक्ट्रॉनिक रोड़े सहित, साथ ही सॉलिड-स्टेट रिले स्नबर्स और स्पार्क क्वेंचर्स सहित) को इलेक्ट्रोमैग्नेटिक और रेडियो फ्रीक्वेंसी इंटरफेरेंस भेजने और प्राप्त करने से रोकते हैं और साथ ही पूरे-लाइन (एक्स कैपेसिटर) ) और लाइन-टू-ग्राउंड (Y कैपेसिटर) कनेक्शन। एक्स कैपेसिटर सममित, संतुलित या अंतर हस्तक्षेप को प्रभावी ढंग से अवशोषित करते हैं। असममित, असंतुलित, या सामान्य-मोड हस्तक्षेप को अवशोषित करने के लिए वाई कैपेसिटर एक लाइन चरण और शून्य क्षमता के बिंदु के बीच एक लाइन बाईपास में जुड़े हुए हैं।  <गैलरी की चौड़ाई = 280 ऊंचाई = 140 कैप्शन = अतिरिक्त सुरक्षा इन्सुलेशन वर्ग = केंद्र के बिना और उपकरणों के लिए एक्स- और वाई-कैपेसिटर के साथ आरएफआई/ईएमआई दमन File:Safety caps-Appliance Class I.svg|उपकरण वर्ग I संधारित्र कनेक्शन File:Safety caps-Appliance Class II.svg|उपकरण वर्ग II संधारित्र कनेक्शन 

EMI/RFI सप्रेशन कैपेसिटर को इस तरह डिज़ाइन किया गया है कि कोई भी शेष हस्तक्षेप या विद्युत शोर EMC निर्देश EN 50081 की सीमा से अधिक न हो। दमन घटक 10 से 20 साल या उससे अधिक के लिए सीधे मुख्य वोल्टेज से जुड़े होते हैं और इसलिए संभावित रूप से हानिकारक ओवरवॉल्टेज और ट्रांजिस्टर के संपर्क में आते हैं। इस कारण से, दमन कैपेसिटर को अंतरराष्ट्रीय सुरक्षा मानकों की सुरक्षा और गैर-ज्वलनशीलता आवश्यकताओं का पालन करना चाहिए जैसे कि RFI कैपेसिटर जो सभी निर्दिष्ट आवश्यकताओं को पूरा करते हैं, विभिन्न राष्ट्रीय सुरक्षा मानक एजेंसियों के प्रमाणन चिह्न के साथ अंकित होते हैं। पावर लाइन अनुप्रयोगों के लिए, कोटिंग की गैर-ज्वलनशीलता और कैपेसिटर बॉडी को संसेचन या कोटिंग करने वाले एपॉक्सी राल पर विशेष आवश्यकताएं रखी जाती हैं। सुरक्षा अनुमोदन प्राप्त करने के लिए, एक्स और वाई पावरलाइन-रेटेड कैपेसिटर विफलता के बिंदु पर विनाशकारी परीक्षण कर रहे हैं। बड़े ओवरवॉल्टेज सर्ज के संपर्क में आने पर भी, इन सुरक्षा-रेटेड कैपेसिटर को विफल-सुरक्षित तरीके से विफल होना चाहिए जो कर्मियों या संपत्ति को खतरे में नहीं डालता है।
 * यूरोप: एन 60384-14,
 * यूएसए: उल 1414, उल 1283
 * कनाडा: CSA C22.2, No.1, CSA C22.2, No.8
 * चीन: सीक्यूसी (जीबी/टी 14472-1998)

EMI/RFI दमन के लिए उपयोग किए जाने वाले अधिकांश सिरेमिक कैपेसिटर एक PCB पर थ्रू-होल माउंटिंग के लिए लीडेड थे, सरफेस-माउंट तकनीक अधिक से अधिक महत्वपूर्ण होती जा रही है। इस कारण से, हाल के वर्षों में विभिन्न निर्माताओं से EMI/RFI दमन के लिए बहुत सारे MLCC चिप्स को अनुमोदन प्राप्त हुआ है और वे लागू मानकों में दी गई सभी आवश्यकताओं को पूरा करते हैं।

सिरेमिक पावर कैपेसिटर
 File:Kerko-HV-Scheibenkondensator.png|Doorknob शैली उच्च वोल्टेज सिरेमिक संधारित्र File:Kerko-Leistung-P1080451b.jpg|डिस्क शैली शक्ति सिरेमिक संधारित्र File:Kerko-Leistung-P1080446b.jpg|ट्यूबलर या पॉट स्टाइल पावर सिरेमिक कैपेसिटर 

यद्यपि बड़ी शक्ति वाले सिरेमिक कैपेसिटर के लिए उपयोग की जाने वाली सामग्री ज्यादातर छोटे वाले के लिए उपयोग की जाने वाली सामग्री के समान होती है, लेकिन पावर सिस्टम, ट्रांसमीटर और विद्युत प्रतिष्ठानों में अनुप्रयोगों के लिए उच्च से बहुत उच्च शक्ति या वोल्टेज रेटिंग वाले सिरेमिक कैपेसिटर को अक्सर ऐतिहासिक कारणों से अलग-अलग वर्गीकृत किया जाता है। कम शक्ति के लिए सिरेमिक कैपेसिटर का मानकीकरण इलेक्ट्रॉनिक उपकरणों में उपयोग के लिए घटकों के रूप में विद्युत और यांत्रिक मापदंडों की ओर उन्मुख है। पावर कैपेसिटर का मानकीकरण, इसके विपरीत, स्थानीय नियामक प्राधिकरण द्वारा दिए गए कर्मियों और उपकरणों की सुरक्षा पर दृढ़ता से केंद्रित है। जैसा कि आधुनिक इलेक्ट्रॉनिक उपकरणों ने बिजली के स्तर को संभालने की क्षमता प्राप्त की है जो पहले विद्युत शक्ति घटकों का अनन्य डोमेन था, इलेक्ट्रॉनिक और विद्युत शक्ति रेटिंग के बीच का अंतर कम स्पष्ट हो गया है। अतीत में, इन दो परिवारों के बीच की सीमा लगभग 200 वोल्ट-एम्पियर की प्रतिक्रियाशील शक्ति पर थी, लेकिन आधुनिक बिजली इलेक्ट्रॉनिक्स बिजली की बढ़ती मात्रा को संभाल सकते हैं।

पावर सिरेमिक कैपेसिटर ज्यादातर 200 वोल्ट-एम्प्स से बहुत अधिक के लिए निर्दिष्ट होते हैं। सिरेमिक कच्चे माल की महान प्लास्टिसिटी और सिरेमिक की उच्च ढांकता हुआ ताकत कई अनुप्रयोगों के लिए समाधान प्रदान करती है और पावर सिरेमिक कैपेसिटर के परिवार के भीतर शैलियों की विशाल विविधता के कारण हैं। ये पावर कैपेसिटर दशकों से बाजार में हैं। वे उच्च स्थिरता और कम नुकसान वाले क्लास 1 पावर सिरेमिक कैपेसिटर या उच्च वॉल्यूमेट्रिक दक्षता वाले क्लास 2 पावर सिरेमिक कैपेसिटर के रूप में आवश्यकताओं के अनुसार उत्पादित होते हैं।

ट्रांसमीटर स्टेशनों में एलसी सर्किट एप्लिकेशन के लिए क्लास 1 पावर सिरेमिक कैपेसिटर का उपयोग किया जाता है। क्लास 2 पावर सिरेमिक कैपेसिटर का उपयोग परिपथ वियोजक के लिए, विद्युत शक्ति वितरण के लिए, लेजर-एप्लीकेशन में हाई वोल्टेज बिजली की आपूर्ति के लिए, प्रेरण भट्टी के लिए और वोल्टेज डबलर | वोल्टेज-डबलिंग सर्किट में किया जाता है। पावर सिरेमिक कैपेसिटर को 2 kV से लेकर 100 kV तक के उच्च रेटेड वोल्टेज के साथ आपूर्ति की जा सकती है। इन पावर सिरेमिक कैपेसिटर के आयाम बहुत बड़े हो सकते हैं। उच्च शक्ति अनुप्रयोगों में इन कैपेसिटर के नुकसान बहुत अधिक गर्मी उत्पन्न कर सकते हैं। इस कारण से पावर सेरामिक कैपेसिटर की कुछ विशेष शैलियों में पानी को ठंडा करने के लिए पाइप होते हैं।

श्रृंखला-समतुल्य सर्किट
सिरेमिक कैपेसिटर्स की सभी विद्युत विशेषताओं को एक आदर्श कैपेसिटेंस और अतिरिक्त विद्युत घटकों से बना एक श्रृंखला समतुल्य सर्किट द्वारा परिभाषित और निर्दिष्ट किया जा सकता है, जो एक संधारित्र के सभी नुकसान और आगमनात्मक मापदंडों को मॉडल करता है। इस श्रृंखला-समतुल्य सर्किट में कैपेसिटर की विद्युत विशेषताओं को परिभाषित किया गया है


 * सी, संधारित्र की समाई,
 * आरinsulढांकता हुआ का इन्सुलेटर (बिजली), आवास के इन्सुलेशन के साथ भ्रमित नहीं होना चाहिए
 * आरESRसमतुल्य श्रृंखला प्रतिरोध, जो संधारित्र के सभी ओमिक नुकसानों को सारांशित करता है, आमतौर पर ईएसआर के रूप में संक्षिप्त किया जाता है।
 * एलESL, समतुल्य श्रृंखला अधिष्ठापन, जो संधारित्र का प्रभावी स्व-अधिष्ठापन है, जिसे आमतौर पर ESL के रूप में संक्षिप्त किया जाता है।

समांतर समकक्ष सर्किट के बजाय श्रृंखला समतुल्य सर्किट का उपयोग IEC/EN 60384-1 में परिभाषित किया गया है।

समाई मानक मूल्य और सहनशीलता
रेटेड समाई सीR या नाममात्र समाई सीN वह मान है जिसके लिए संधारित्र डिजाइन किया गया है। वास्तविक समाई मापने की आवृत्ति और परिवेश के तापमान पर निर्भर करती है। कैपेसिटर के लिए मानकीकृत स्थितियां 20 डिग्री सेल्सियस के तापमान पर कम वोल्टेज एसी मापने की विधि हैं, जिसमें आवृत्तियों के साथ


 * कक्षा 1 सिरेमिक कैपेसिटर
 * सीR ≤ 1 मेगाहर्ट्ज पर 100 पीएफ, मापने वाला वोल्टेज 5 वी
 * सीR > 1 किलोहर्ट्ज़ पर 100 पीएफ, 5 वी वोल्टेज मापने
 * कक्षा 2 सिरेमिक कैपेसिटर
 * सीR ≤ 1 मेगाहर्ट्ज पर 100 पीएफ, मापने वाला वोल्टेज 1 वी
 * 100 पीएफ <सीR ≤ 10µF 1 kHz पर, मापने वाला वोल्टेज 1 V
 * सीR > 100μF 100/120 हर्ट्ज पर, मापने वाला वोल्टेज 0.5 V

आईईसी/ईएन 60063 में निर्दिष्ट पसंदीदा संख्या मानकों की ई-श्रृंखला में निर्दिष्ट के रूप में कैपेसिटर अलग-अलग, ज्यामितीय रूप से बढ़ते पसंदीदा संख्या में उपलब्ध हैं। प्रति दशक मूल्यों की संख्या के अनुसार, इन्हें ई3, ई6, ई12, ई24 श्रृंखला कहा जाता था। आदि श्रृंखला। कैपेसिटर वैल्यू निर्दिष्ट करने के लिए उपयोग की जाने वाली इकाइयों में पिकोफैराड (पीएफ), नैनोफैराड (एनएफ), माइक्रोफार्ड (μF) और फैराड (एफ) से सब कुछ शामिल है।

रेटेड मूल्य से कैपेसिटेंस के अनुमत विचलन के प्रतिशत को कैपेसिटेंस इंजीनियरिंग सहिष्णुता कहा जाता है। वास्तविक समाई मूल्य सहनशीलता सीमा के भीतर होना चाहिए, या संधारित्र विनिर्देश से बाहर है। तंग स्थानों में संक्षिप्त अंकन के लिए, प्रत्येक सहनशीलता के लिए एक अक्षर कोड IEC/EN 60062 में निर्दिष्ट किया गया है।

आवश्यक समाई सहिष्णुता विशेष अनुप्रयोग द्वारा निर्धारित की जाती है। E24 से E96 की संकीर्ण सहनशीलता सर्किट में उच्च गुणवत्ता वाले वर्ग 1 कैपेसिटर जैसे सटीक ऑसीलेटर और टाइमर के लिए उपयोग की जाएगी। गैर-महत्वपूर्ण फ़िल्टरिंग या कपलिंग सर्किट जैसे अनुप्रयोगों के लिए, कक्षा 2 कैपेसिटर के लिए सहिष्णुता श्रृंखला E12 नीचे E3 पर्याप्त है।

समाई का तापमान निर्भरता
सिरेमिक कैपेसिटर का समाई तापमान के साथ बदलता रहता है। कई प्रकार के कैपेसिटर के विभिन्न डाइलेक्ट्रिक्स तापमान निर्भरता में बहुत अंतर दिखाते हैं। तापमान गुणांक कक्षा 1 सिरेमिक कैपेसिटर के लिए प्रति मिलियन (पीपीएम) प्रति डिग्री सेल्सियस में या कक्षा 2 कैपेसिटर के लिए कुल तापमान सीमा पर प्रतिशत (%) में व्यक्त किया जाता है।

समाई की आवृत्ति निर्भरता
अधिकांश असतत संधारित्र प्रकारों में बढ़ती आवृत्तियों के साथ अधिक या छोटे समाई परिवर्तन होते हैं। कक्षा 2 सिरेमिक और प्लास्टिक फिल्म की ढांकता हुआ ताकत बढ़ती आवृत्ति के साथ कम हो जाती है। इसलिए, बढ़ती आवृत्ति के साथ उनका समाई मूल्य घटता जाता है। यह घटना ढांकता हुआ विश्राम से संबंधित है जिसमें विद्युत द्विध्रुवों का समय निरंतर पारगम्यता की आवृत्ति निर्भरता का कारण है। दाहिने हाथ की ओर का ग्राफ कक्षा 2 बनाम कक्षा 1 कैपेसिटर के लिए विशिष्ट आवृत्ति व्यवहार दिखाता है।

कैपेसिटेंस की वोल्टेज निर्भरता
लागू वोल्टेज के साथ सिरेमिक कैपेसिटर की धारिता भी बदल सकती है। यह प्रभाव वर्ग 2 सिरेमिक कैपेसिटर में अधिक प्रचलित है। फेरोइलेक्ट्रिक सामग्री लागू वोल्टेज पर निर्भर करती है। लागू वोल्टेज जितना अधिक होगा, पारगम्यता उतनी ही कम होगी। उच्च वोल्टेज के साथ मापा या लागू किया गया कैपेसिटेंस 0.5 या 1.0 V के मानकीकृत मापन वोल्टेज के साथ मापे गए मान के -80% के मान तक गिर सकता है। यह व्यवहार कम-विरूपण फिल्टर और अन्य एनालॉग अनुप्रयोगों में गैर-रैखिकता का एक छोटा स्रोत है। ऑडियो अनुप्रयोगों में यह कुल हार्मोनिक विरूपण का कारण हो सकता है।  के लिए कैपेसिटेंस की वोल्टेज निर्भरता File:Delta-Cap-versus-Spannung-english.svg|विभिन्न प्रकार के सिरेमिक ग्रेड में 25-वी कैपेसिटर के लिए लागू वोल्टेज के एक समारोह के रूप में समाई में परिवर्तन का सरलीकृत आरेख File:Delta-Cap-versus-Spannung-X7R-engl.png|विभिन्न रेटेड वोल्टेज के साथ X7R सिरेमिक के लिए लागू वोल्टेज के एक समारोह के रूप में समाई में परिवर्तन का सरलीकृत आरेख 

उपरोक्त दो आरेखों में कैपेसिटेंस की वोल्टेज निर्भरता एनएमई धातुकरण के साथ सिरेमिक कैपेसिटर्स से घटता दिखाती है। बीएमई धातुकरण के साथ कैपेसिटर के लिए कैपेसिटेंस की वोल्टेज निर्भरता में काफी वृद्धि हुई है।

वोल्टेज सबूत
अधिकांश कैपेसिटर के लिए, शारीरिक रूप से वातानुकूलित ढांकता हुआ ताकत या ब्रेकडाउन वोल्टेज आमतौर पर प्रत्येक ढांकता हुआ सामग्री और मोटाई के लिए निर्दिष्ट किया जा सकता है। सिरेमिक कैपेसिटर के साथ यह संभव नहीं है। एक सिरेमिक डाइलेक्ट्रिक परत का ब्रेकडाउन वोल्टेज इलेक्ट्रोड सामग्री और सिरेमिक की सिंटरिंग स्थितियों के आधार पर 10 के कारक तक भिन्न हो सकता है। आज के लिए विद्युत गुणों के बिखरने को बनाए रखने के लिए उच्च स्तर की सटीकता और प्रक्रिया मापदंडों का नियंत्रण आवश्यक है। निर्दिष्ट सीमा के भीतर बहुत पतली सिरेमिक परतें।

सिरेमिक कैपेसिटर का वोल्टेज प्रमाण रेटेड वोल्टेज (यूआर) के रूप में निर्दिष्ट किया गया है। यह अधिकतम डीसी वोल्टेज है जिसे कैपेसिटर पर ऊपरी तापमान सीमा तक लगातार लागू किया जा सकता है। इस गारंटीकृत वोल्टेज प्रमाण का परीक्षण आसन्न तालिका में दिखाए गए वोल्टेज के अनुसार किया जाता है।

इसके अलावा, समय-समय पर जीवन काल परीक्षण (धीरज परीक्षण) में सिरेमिक कैपेसिटर के वोल्टेज प्रूफ को बढ़े हुए टेस्ट वोल्टेज (यू के 120 से 150%) के साथ परीक्षण किया जाता है।R) सुरक्षित निर्माण सुनिश्चित करने के लिए।

प्रतिबाधा
एक संधारित्र की आवृत्ति पर निर्भर एसी शक्ति प्रतिरोध को विद्युत प्रतिबाधा कहा जाता है $$Z$$ और एक एसी सर्किट में वोल्टेज से करंट का एक जटिल अनुपात है। प्रतिबाधा ओम के नियम की अवधारणा को एसी सर्किट तक फैलाती है, और प्रतिरोध के विपरीत, एक विशेष आवृत्ति पर परिमाण और चरण दोनों रखती है, जिसमें केवल परिमाण होता है।

प्रतिबाधा वैकल्पिक धाराओं को पारित करने के लिए संधारित्र की क्षमता का एक उपाय है। इस अर्थ में प्रतिबाधा का उपयोग ओम के नियम की तरह किया जा सकता है


 * $$Z = \frac{\hat u}{\hat \imath} = \frac{U_\mathrm{AC}}{I_\mathrm{AC}}.$$

शिखर या वर्तमान या वोल्टेज के प्रभावी मूल्य की गणना करने के लिए।

जैसा कि एक संधारित्र के श्रृंखला-समतुल्य सर्किट में दिखाया गया है, वास्तविक दुनिया के घटक में एक आदर्श संधारित्र शामिल है $$C$$, एक अधिष्ठापन $$L$$ और एक रोकनेवाला $$R$$.

प्रतिबाधा की गणना करने के लिए $$Z$$ प्रतिरोध और फिर दोनों प्रतिक्रियाएँ ज्यामितीय रूप से जोड़नी होंगी
 * $$Z=\sqrt{{ESR}^2 + (X_\mathrm{C} + (-X_\mathrm{L}))^2}$$

जिसमें कैपेसिटिव रिएक्शन (Capacitance) है
 * $$ X_C= -\frac{1}{\omega C}$$

और एक आगमनात्मक मुक़ाबला (अधिष्ठापन) है
 * $$ X_L=\omega L_{\mathrm{ESL}}$$.

प्रतिध्वनि के विशेष मामले में, जिसमें दोनों प्रतिक्रियाशील प्रतिरोधों का मान समान होता है ($$X_C = X_L$$), तो प्रतिबाधा केवल द्वारा निर्धारित की जाएगी $${ESR}$$.

सिरेमिक कैपेसिटर की डेटा शीट केवल प्रतिबाधा परिमाण निर्दिष्ट करती है $$Z$$. विशिष्ट प्रतिबाधा वक्र दर्शाता है कि बढ़ती आवृत्ति के साथ, प्रतिबाधा कम से कम घट जाती है। प्रतिबाधा जितनी कम होगी, उतनी ही आसानी से प्रत्यावर्ती धाराएँ संधारित्र से होकर गुजर सकती हैं। वक्र के न्यूनतम बिंदु पर, प्रतिध्वनि का बिंदु, जहाँ XC X के समान मान हैL, संधारित्र अपना निम्नतम प्रतिबाधा मान प्रदर्शित करता है। यहाँ केवल ओमिक ईएसआर प्रतिबाधा निर्धारित करता है। अनुनाद के ऊपर आवृत्तियों के साथ, ईएसएल के कारण प्रतिबाधा फिर से बढ़ जाती है।

ईएसआर, अपव्यय कारक, और गुणवत्ता कारक
सिरेमिक कैपेसिटर में सारांशित नुकसान ओमिक वैकल्पिक वर्तमान नुकसान हैं। एकदिश धारा लॉस को लीकेज करंट या इंसुलेटिंग रेजिस्टेंस के रूप में निर्दिष्ट किया जाता है और एसी स्पेसिफिकेशन के लिए नगण्य होता है। ये एसी नुकसान गैर-रैखिक हैं और आवृत्ति, तापमान, आयु और कुछ विशेष प्रकारों के लिए आर्द्रता पर निर्भर हो सकते हैं। नुकसान दो भौतिक स्थितियों के परिणामस्वरूप होता है,
 * आंतरिक आपूर्ति लाइन प्रतिरोधों के साथ लाइन लॉस, इलेक्ट्रोड संपर्क का संपर्क प्रतिरोध, इलेक्ट्रोड का लाइन प्रतिरोध
 * द्विध्रुवीय ध्रुवीकरण से हानि स्पर्शरेखा

बड़े कैपेसिटर में इन नुकसानों का सबसे बड़ा हिस्सा आमतौर पर आवृत्ति पर निर्भर ओमिक डाइइलेक्ट्रिक नुकसान होता है। आईईसी 60384-1 मानक के संबंध में, कैपेसिटर के ओमिक नुकसान को कैपेसिटेंस को मापने के लिए उपयोग की जाने वाली समान आवृत्ति पर मापा जाता है। ये:


 * सी के साथ सिरेमिक कैपेसिटर के लिए 100 kHz, 1 MHz (बेहतर) या 10 MHzR ≤ 1 एनएफ:
 * 1 nF  10 μF

एक संधारित्र के संक्षेपित प्रतिरोधी नुकसान के परिणाम या तो समकक्ष श्रृंखला प्रतिरोध (ईएसआर) के रूप में, अपव्यय कारक (डीएफ, तन δ) के रूप में, या गुणवत्ता कारक (क्यू) के रूप में, आवेदन आवश्यकताओं के आधार पर निर्दिष्ट किए जा सकते हैं।

क्लास 2 कैपेसिटर ज्यादातर अपव्यय कारक, tan δ के साथ निर्दिष्ट होते हैं। अपव्यय कारक को प्रतिक्रिया के स्पर्शक के रूप में निर्धारित किया जाता है $$X_C$$ – $$X_L$$ और ईएसआर, और उपरोक्त वेक्टर आरेख में काल्पनिक और प्रतिबाधा अक्षों के बीच कोण δ के रूप में दिखाया जा सकता है, पैरा इम्पीडेंस देखें।

यदि अधिष्ठापन $$ ESL $$ छोटा है, अपव्यय कारक को अनुमानित किया जा सकता है:
 * $$\tan \delta = ESR \cdot \omega C$$

कक्षा 1 कैपेसिटर बहुत कम नुकसान के साथ एक अपव्यय कारक के साथ निर्दिष्ट किया जाता है और अक्सर क्यू कारक # इलेक्ट्रिकल सिस्टम (क्यू) के साथ। गुणवत्ता कारक को अपव्यय कारक के पारस्परिक के रूप में परिभाषित किया गया है।


 * $$ Q = \frac{1}{\tan \delta} = \frac{f_0}{B} \ $$

क्यू कारक विद्युत प्रतिरोध और चालन के प्रभाव का प्रतिनिधित्व करता है, और एक गुंजयमान यंत्र की बैंडविड्थ (सिग्नल प्रोसेसिंग) की विशेषता है $$B$$ इसके केंद्र या गुंजयमान आवृत्ति के सापेक्ष $$f_0$$. एक उच्च क्यू मान गुंजयमान परिपथों के लिए प्रतिध्वनि की गुणवत्ता का एक चिह्न है।

IEC 60384-8/-21/-9/-22 के अनुसार सिरेमिक कैपेसिटर निम्नलिखित अपव्यय कारकों से अधिक नहीं हो सकते हैं:

सिरेमिक कैपेसिटर के ओमिक नुकसान आवृत्ति, तापमान और वोल्टेज पर निर्भर होते हैं। इसके अतिरिक्त, उम्र बढ़ने के कारण कक्षा 2 संधारित्र माप बदल जाते हैं। विभिन्न सिरेमिक सामग्रियों के तापमान सीमा और ऑपरेटिंग आवृत्ति पर अलग-अलग नुकसान होते हैं। क्लास 1 कैपेसिटर में बदलाव सिंगल-डिजिट रेंज में होते हैं जबकि क्लास 2 कैपेसिटर में काफी ज्यादा बदलाव होते हैं।

एचएफ उपयोग, अधिष्ठापन (ईएसएल) और स्व-अनुनाद आवृत्ति
विद्युत प्रतिध्वनि एक सिरेमिक संधारित्र में एक विशेष अनुनाद पर होती है जहाँ संधारित्र के काल्पनिक भाग विद्युत प्रतिबाधा और प्रवेश एक दूसरे को रद्द करते हैं। यह आवृत्ति जहां XC X जितना ऊंचा हैL स्व-अनुनाद आवृत्ति कहा जाता है और इसके साथ गणना की जा सकती है:

$$\omega = \frac{1}{\sqrt{LC}}$$ जहां ω = 2πf, जिसमें f हेटर्स में अनुनाद आवृत्ति है, L हेनरी (यूनिट) में अधिष्ठापन है, और C फैराड में समाई है।

कैपेसिटेंस C और इंडक्शन L जितना छोटा होगा, अनुनाद आवृत्ति उतनी ही अधिक होगी। स्व-अनुनाद आवृत्ति सबसे कम आवृत्ति होती है जिस पर प्रतिबाधा न्यूनतम से होकर गुजरती है। किसी भी एसी अनुप्रयोग के लिए स्व-अनुनाद आवृत्ति उच्चतम आवृत्ति होती है जिस पर कैपेसिटर को कैपेसिटिव घटक के रूप में उपयोग किया जा सकता है। अनुनाद से ऊपर आवृत्तियों पर, ESL के कारण प्रतिबाधा फिर से बढ़ जाती है: संधारित्र, संधारित्र के ESL के बराबर अधिष्ठापन के साथ एक प्रारंभ करनेवाला बन जाता है, और दी गई आवृत्ति पर ESR के बराबर प्रतिरोध होता है।

औद्योगिक कैपेसिटर में ईएसएल मुख्य रूप से प्लेटों को बाहरी दुनिया से जोड़ने के लिए उपयोग किए जाने वाले लीड और आंतरिक कनेक्शन के कारण होता है। बड़े कैपेसिटर छोटे कैपेसिटर की तुलना में अधिक ईएसएल करते हैं, क्योंकि प्लेट की दूरी लंबी होती है और प्रत्येक मिलीमीटर अधिष्ठापन बढ़ाता है।

सिरेमिक कैपेसिटर, जो बहुत छोटे कैपेसिटेंस वैल्यू (pF और उच्चतर) की रेंज में उपलब्ध हैं, पहले से ही उनके छोटे कैपेसिटेंस वैल्यू से बाहर हैं, जो कई 100 मेगाहर्ट्ज तक की उच्च आवृत्तियों के लिए उपयुक्त हैं (उपरोक्त सूत्र देखें)। लीड की अनुपस्थिति और इलेक्ट्रोड से निकटता के कारण, MLCC चिप्स में f की तुलना में काफी कम परजीवी अधिष्ठापन होता है। इ। लीड प्रकार, जो उन्हें उच्च आवृत्ति अनुप्रयोगों के लिए उपयुक्त बनाता है। पार्श्व पक्ष के बजाय चिप के अनुदैर्ध्य पक्ष पर इलेक्ट्रोड से संपर्क करके परजीवी अधिष्ठापन में और कमी प्राप्त की जाती है।

NP0/C0G के एक सेट और X7R सिरेमिक कैपेसिटर के एक सेट के लिए नमूना स्व-अनुनाद आवृत्तियाँ हैं: ध्यान दें कि C0G की तुलना में X7Rs की आवृत्ति प्रतिक्रिया बेहतर है। यह समझ में आता है, हालांकि, कक्षा 2 के कैपेसिटर कक्षा 1 की तुलना में बहुत छोटे हैं, इसलिए उन्हें कम परजीवी अधिष्ठापन होना चाहिए।

बुढ़ापा
फेरोइलेक्ट्रिसिटी क्लास 2 सिरेमिक कैपेसिटर में समय के साथ कैपेसिटेंस घटता जाता है। इस व्यवहार को बुढ़ापा कहते हैं। एजिंग फेरोइलेक्ट्रिक डाइलेक्ट्रिक्स में होता है, जहां डाइइलेक्ट्रिक में ध्रुवीकरण के डोमेन कुल ध्रुवीकरण में योगदान करते हैं। ढांकता हुआ में ध्रुवीकृत डोमेन का क्षरण समय के साथ पारगम्यता को कम करता है जिससे कि घटक आयु के रूप में वर्ग 2 सिरेमिक कैपेसिटर की समाई घट जाती है। वृद्धावस्था एक लघुगणकीय नियम का पालन करती है। यह कानून परिभाषित तापमान पर सोल्डरिंग रिकवरी समय के बाद एक दशक के लिए कैपेसिटेंस की कमी को प्रतिशत के रूप में परिभाषित करता है, उदाहरण के लिए, 20 डिग्री सेल्सियस पर 1 से 10 घंटे की अवधि में। जैसा कि कानून लघुगणकीय है, समाई का प्रतिशत नुकसान 1 घंटे और 100 घंटे के बीच दो गुना और 1 घंटे और 1000 घंटे के बीच 3 गुना और इसी तरह होगा। तो उम्र बढ़ने की शुरुआत सबसे तेज होती है, और समाई मूल्य समय के साथ प्रभावी रूप से स्थिर हो जाता है।

कक्षा 2 कैपेसिटर की उम्र बढ़ने की दर मुख्य रूप से उपयोग की जाने वाली सामग्रियों पर निर्भर करती है। अंगूठे का एक नियम है, सिरेमिक की तापमान निर्भरता जितनी अधिक होगी, उम्र बढ़ने का प्रतिशत उतना ही अधिक होगा। X7R सिरेमिक कैपेसिटर की सामान्य उम्र लगभग 2.5% प्रति दशक है Z5U सिरेमिक कैपेसिटर की उम्र बढ़ने की दर काफी अधिक है और प्रति दशक 7% तक हो सकती है।

क्यूरी बिंदु के ऊपर घटक को गर्म करके कक्षा 2 कैपेसिटर की उम्र बढ़ने की प्रक्रिया को उलटा किया जा सकता है।

क्लास 1 कैपेसिटर क्लास 2 की तरह फेरोइलेक्ट्रिक एजिंग का अनुभव नहीं करते हैं। लेकिन उच्च तापमान, उच्च आर्द्रता और यांत्रिक तनाव जैसे पर्यावरणीय प्रभाव, लंबे समय तक समाई में एक छोटी अपरिवर्तनीय गिरावट का कारण बन सकते हैं, जिसे कभी-कभी उम्र बढ़ने भी कहा जाता है। P 100 और N 470 वर्ग 1 के लिए समाई का परिवर्तन 1% से कम है, N 750 से N 1500 सिरेमिक वाले कैपेसिटर के लिए यह ≤ 2% है।

इन्सुलेशन प्रतिरोध और स्व-निर्वहन स्थिर
ढांकता हुआ प्रतिरोध कभी भी अनंत नहीं होता है, जिससे डायरेक्ट करंट का कुछ स्तर होता है। डीसी लीकेज करंट, जो सेल्फ-डिस्चार्ज में योगदान देता है। सिरेमिक कैपेसिटर के लिए, कैपेसिटर के श्रृंखला-समतुल्य सर्किट में कैपेसिटर के साथ समानांतर में रखा गया यह प्रतिरोध इन्सुलेशन प्रतिरोध आर कहा जाता हैins. इन्सुलेशन प्रतिरोध को पर्यावरण के संबंध में बाहरी अलगाव के साथ भ्रमित नहीं होना चाहिए।

घटते कैपेसिटर वोल्टेज के साथ स्व-निर्वहन की दर सूत्र का अनुसरण करती है
 * $$u(t) = U_0 \cdot \mathrm{e}^{-t/\tau_\mathrm{s}},$$

संग्रहीत डीसी वोल्टेज के साथ $$U_0$$ और स्व-निर्वहन स्थिरांक
 * $$\tau_\mathrm{s} = R_\mathrm{ins} \cdot C$$

यानी बाद में $$\tau_\mathrm{s}\,$$ संधारित्र वोल्टेज $$U_0$$ प्रारंभिक मूल्य के 37% तक गिर गया।

इकाई MΩ में दिया गया इन्सुलेशन प्रतिरोध (106 ओम) के साथ-साथ सेकंड में स्व-निर्वहन स्थिरांक परावैद्युत इन्सुलेशन की गुणवत्ता के लिए एक महत्वपूर्ण पैरामीटर है। ये समय मान महत्वपूर्ण हैं, उदाहरण के लिए, जब एक कैपेसिटर का उपयोग रिले के लिए समय घटक के रूप में किया जाता है या नमूना और होल्ड सर्किट या परिचालन एम्पलीफायरों के रूप में वोल्टेज मान को संग्रहीत करने के लिए किया जाता है।

लागू मानकों के अनुसार, कक्षा 1 सिरेमिक कैपेसिटर में एक आर हैins C के साथ कैपेसिटर के लिए ≥ 10,000 MΩR ≤ 10 एनएफ या टीs सी के साथ कैपेसिटर के लिए ≥ 100 एसR > 10 एनएफ। कक्षा 2 सिरेमिक कैपेसिटर में एक आर हैins C के साथ कैपेसिटर के लिए ≥ 4,000 MΩR ≤ 25 एनएफ या टीs सी के साथ कैपेसिटर के लिए ≥ 100 एसR > 25 एनएफ।

इन्सुलेशन प्रतिरोध और इस प्रकार स्व-निर्वहन समय दर तापमान पर निर्भर है और बढ़ते तापमान के साथ लगभग 1 MΩ प्रति 60 डिग्री सेल्सियस पर घट जाती है।

ढांकता हुआ अवशोषण (सोकेज)
ढांकता हुआ अवशोषण उस प्रभाव को दिया गया नाम है जिसके द्वारा एक संधारित्र, जिसे लंबे समय तक चार्ज किया गया है, केवल अपूर्ण रूप से निर्वहन करता है। हालांकि एक आदर्श संधारित्र निर्वहन के बाद शून्य वोल्ट पर रहता है, वास्तविक संधारित्र समय-विलंबित द्विध्रुव निर्वहन से आने वाले एक छोटे वोल्टेज का विकास करेंगे, एक घटना जिसे ढांकता हुआ विश्राम, सोखना या बैटरी क्रिया भी कहा जाता है।

कैपेसिटर के कई अनुप्रयोगों में परावैद्युत अवशोषण कोई समस्या नहीं है, लेकिन कुछ अनुप्रयोगों में, जैसे लंबे समय तक स्थिर | समय-स्थिर करनेवाला्स, नमूना और पकड़ सर्किट, स्विच्ड-कैपेसिटर एनॉलॉग से डिजिटल परिवर्तित करने वाला उपकरण और बहुत कम-विरूपण इलेक्ट्रॉनिक फिल्टर, यह महत्वपूर्ण है कि संधारित्र पूर्ण निर्वहन के बाद अवशिष्ट चार्ज को पुनर्प्राप्त नहीं करता है, और कम अवशोषण वाले कैपेसिटर निर्दिष्ट किए जाते हैं। ढांकता हुआ अवशोषण द्वारा उत्पन्न टर्मिनलों पर वोल्टेज कुछ मामलों में संभवतः इलेक्ट्रॉनिक सर्किट के कार्य में समस्या पैदा कर सकता है या कर्मियों के लिए सुरक्षा जोखिम हो सकता है। झटकों को रोकने के लिए, अधिकांश बहुत बड़े कैपेसिटर जैसे पावर कैपेसिटर को शॉर्टिंग तारों के साथ भेज दिया जाता है जिन्हें उपयोग से पहले हटा दिया जाता है।

माइक्रोफोनी
फेरोइलेक्ट्रिक सिरेमिक का उपयोग करने वाले सभी वर्ग 2 सिरेमिक कैपेसिटर piezoelectricity प्रदर्शित करते हैं, और एक पीज़ोइलेक्ट्रिक प्रभाव होता है जिसे microphonics, माइक्रोफ़ोनी या ऑडियो अनुप्रयोगों में स्क्वीलिंग कहा जाता है। माइक्रोफ़ोनी उस घटना का वर्णन करता है जिसमें इलेक्ट्रानिक्स घटक यांत्रिक कंपन को एक विद्युत संकेत में बदलते हैं जो कई मामलों में अवांछित शोर (इलेक्ट्रॉनिक्स) है। संवेदनशील इलेक्ट्रॉनिक preamplifiers आमतौर पर इस प्रभाव से बचने के लिए कक्षा 1 सिरेमिक और फिल्म कैपेसिटर का उपयोग करते हैं। रिवर्स माइक्रोफ़ोनिक प्रभाव में, संधारित्र प्लेटों के बीच अलग-अलग विद्युत क्षेत्र एक भौतिक बल लगाते हैं, उन्हें स्पीकर के रूप में ले जाते हैं। उच्च वर्तमान आवेग भार या उच्च तरंग धाराएं संधारित्र से आने वाली श्रव्य ध्वनिक ध्वनि उत्पन्न कर सकती हैं, लेकिन संधारित्र का निर्वहन करती हैं और ढांकता हुआ पर जोर देती हैं।

सोल्डरिंग
सोल्डरिंग तनाव के कारण सिरेमिक कैपेसिटर अपने विद्युत मापदंडों में परिवर्तन का अनुभव कर सकते हैं। सोल्डर स्नान की गर्मी, विशेष रूप से एसएमडी शैलियों के लिए, टर्मिनलों और इलेक्ट्रोड के बीच संपर्क प्रतिरोध के परिवर्तन का कारण बन सकती है। फेरोइलेक्ट्रिक वर्ग 2 सिरेमिक कैपेसिटर के लिए, टांका लगाने का तापमान क्यूरी बिंदु से ऊपर है। ढांकता हुआ में ध्रुवीकृत डोमेन वापस जा रहे हैं और वर्ग 2 सिरेमिक कैपेसिटर की उम्र बढ़ने की प्रक्रिया फिर से शुरू हो रही है।

इसलिए सोल्डरिंग के बाद लगभग 24 घंटे का रिकवरी टाइम आवश्यक है। रिकवरी के बाद कैपेसिटेंस वैल्यू, ईएसआर, लीकेज करंट जैसे कुछ इलेक्ट्रिकल पैरामीटर अपरिवर्तनीय रूप से बदल जाते हैं। कैपेसिटर की शैली के आधार पर परिवर्तन निम्न प्रतिशत सीमा में हैं।

मानकीकरण
सभी इलेक्ट्रिकल, इलेक्ट्रॉनिक्स घटकों और संबंधित तकनीकों के लिए मानकीकरण अंतर्राष्ट्रीय इलेक्ट्रोटेक्निकल कमीशन (IEC) द्वारा दिए गए नियमों का पालन करता है। एक गैर-लाभकारी, गैर-सरकारी अंतरराष्ट्रीय मानक संगठन। इलेक्ट्रॉनिक उपकरणों में उपयोग के लिए कैपेसिटर के लिए परीक्षण विधियों की विशेषताओं और प्रक्रिया की परिभाषा सामान्य विनिर्देश में निर्धारित की गई है:
 * IEC 60384-1, इलेक्ट्रॉनिक उपकरणों में उपयोग के लिए फिक्स्ड कैपेसिटर - भाग 1: सामान्य विनिर्देश

मानकीकृत प्रकारों के रूप में अनुमोदन के लिए इलेक्ट्रॉनिक उपकरणों में उपयोग के लिए सिरेमिक कैपेसिटर द्वारा मिलने वाले परीक्षण और आवश्यकताएं निम्नलिखित अनुभागीय विनिर्देशों में निर्धारित की गई हैं:


 * आईईसी 60384-8, सिरेमिक डाइइलेक्ट्रिक के फिक्स्ड कैपेसिटर, क्लास 1
 * आईईसी 60384-9, सिरेमिक डाइइलेक्ट्रिक के फिक्स्ड कैपेसिटर, क्लास 2
 * IEC 60384-21, सिरामिक डाइइलेक्ट्रिक, क्लास 1 के फिक्स्ड सरफेस माउंट मल्टीलेयर कैपेसिटर
 * IEC 60384-22, सिरामिक डाइलेक्ट्रिक, क्लास 2 के फिक्स्ड सरफेस माउंट मल्टीलेयर कैपेसिटर

टैंटलम संधारित्र प्रतिस्थापन
टैंटलम कैपेसिटर और कम कैपेसिटेंस एल्यूमीनियम इलेक्ट्रोलाइटिक कैपेसिटर कैपेसिटर को बायपास या उच्च आवृत्ति स्विच-मोड बिजली आपूर्ति जैसे अनुप्रयोगों में प्रतिस्थापित करने के लिए बहुपरत सिरेमिक कैपेसिटर का तेजी से उपयोग किया जाता है क्योंकि उनकी लागत, विश्वसनीयता और आकार प्रतिस्पर्धी हो जाता है। कई अनुप्रयोगों में, उनका कम ईएसआर कम नाममात्र समाई मूल्य के उपयोग की अनुमति देता है।

सिरेमिक कैपेसिटर की विशेषताएं और नुकसान
सिरेमिक कैपेसिटर की विशेषताओं और नुकसान के लिए मुख्य लेख कैपेसिटर प्रकार # तुलना प्रकार देखें

अंकित चिह्न
यदि स्थान अनुमति देता है, तो अधिकांश अन्य इलेक्ट्रॉनिक घटकों की तरह, सिरेमिक कैपेसिटर में निर्माता, प्रकार, उनकी विद्युत और थर्मल विशेषताओं और उनके निर्माण की तारीख को इंगित करने के लिए चिह्नों को अंकित किया गया है। आदर्श स्थिति में, यदि वे काफी बड़े हैं, तो संधारित्र को इसके साथ चिह्नित किया जाएगा:
 * निर्माता का नाम या ट्रेडमार्क;
 * निर्माता का प्रकार पदनाम;
 * रेटेड समाई;
 * रेटेड समाई पर सहिष्णुता
 * रेटेड वोल्टेज और आपूर्ति की प्रकृति (एसी या डीसी)
 * जलवायु श्रेणी या रेटेड तापमान;
 * निर्माण का वर्ष और महीना (या सप्ताह);
 * सुरक्षा मानकों के प्रमाणन चिह्न (सुरक्षा EMI/RFI दमन कैपेसिटर के लिए)

सीमित स्थान में सभी प्रासंगिक जानकारी प्रदर्शित करने के लिए छोटे कैपेसिटर शॉर्टहैंड नोटेशन का उपयोग करते हैं। सबसे अधिक इस्तेमाल किया जाने वाला प्रारूप है: XYZ J/K/M VOLTS V, जहां XYZ समाई का प्रतिनिधित्व करता है (XY × 10 के रूप में गणना की जाती है)Z pF), अक्षर J, K या M सहिष्णुता (क्रमशः ±5%, ±10% और ±20%) को इंगित करते हैं और VOLTS V कार्यशील वोल्टेज का प्रतिनिधित्व करता है।

उदाहरण

 * एक संधारित्र जिसके शरीर पर निम्नलिखित पाठ है: 105K 330V की समाई 10 × 10 है5 pF = 1 µF (K = ±10%) 330 V के वर्किंग वोल्टेज के साथ।
 * निम्नलिखित पाठ के साथ एक संधारित्र: 473M 100V की धारिता 47 × 10 है3 pF = 47 nF (M = ±20%) 100 V के वर्किंग वोल्टेज के साथ।

IEC/EN 60062 के अनुसार कैपेसिटेंस, टॉलरेंस और निर्माण की तारीख को शॉर्ट कोड से पहचाना जा सकता है। रेटेड कैपेसिटेंस (माइक्रोफ़ारड्स) के शॉर्ट-मार्किंग के उदाहरण:
 * μ47 = 0.47 μF
 * 4µ7 = 4.7 µF
 * 47µ = 47 µF

निर्माण की तारीख अक्सर अंतरराष्ट्रीय मानकों के अनुसार छपी होती है। वर्ष कोड: आर = 2003, एस = 2004, टी = 2005, यू = 2006, वी = 2007, डब्ल्यू = 2008, एक्स = 2009, ए = 2010, बी = 2011, सी = 2012, डी = 2013 आदि।
 * संस्करण 1: वर्ष/सप्ताह अंक कोड के साथ कोडिंग, 1208 2012, सप्ताह संख्या 8 है।
 * संस्करण 2: वर्ष कोड / माह कोड के साथ कोडिंग,

माह कोड: 1 से 9 = जनवरी से सितंबर, ओ = अक्टूबर, एन = नवंबर, डी = दिसंबर

X5 तो 2009, मई है

MLCC चिप्स जैसे बहुत छोटे कैपेसिटर के लिए कोई मार्किंग संभव नहीं है। यहां केवल निर्माताओं की ट्रेसबिलिटी ही एक प्रकार की पहचान सुनिश्चित कर सकती है।

रंग कोडिंग
आधुनिक कैपेसिटर की पहचान के लिए कोई विस्तृत कलर कोडिंग नहीं है।

निर्माता और उत्पाद
विश्वव्यापी ऑपरेटिंग निर्माताओं और उनके उत्पाद श्रेणियों का अवलोकन निम्नलिखित तालिका में दिया गया है:

यह भी देखें

 * Decoupling संधारित्र
 * संधारित्र निर्माताओं की सूची
 * टेप कास्टिंग
 * संधारित्र के प्रकार