वोल्टेज-नियंत्रित प्रतिरोधक

वोल्टेज-नियंत्रित अवरोधक (वीसीआर) एक तीन-टर्मिनल सक्रिय उपकरण है जिसमें एक इनपुट पोर्ट और दो आउटपुट पोर्ट होते हैं। इनपुट-पोर्ट वोल्टेज आउटपुट पोर्ट के बीच अवरोधक के मान को नियंत्रित करता है। वीसीआर अक्सर क्षेत्र-प्रभाव ट्रांजिस्टर (एफईटी) के साथ बनाए जाते हैं। दो प्रकार के FET अक्सर उपयोग किए जाते हैं: JFET और MOSFET। इसमें तैरती हुई ज़मीन  वोल्टेज-नियंत्रित रेसिस्टर्स और ग्राउंडेड वोल्टेज-नियंत्रित रेसिस्टर्स दोनों हैं। फ्लोटिंग वीसीआर को दो निष्क्रिय या सक्रिय घटकों के बीच रखा जा सकता है। ग्राउंडेड वीसीआर, अधिक सामान्य और कम जटिल डिज़ाइन, के लिए आवश्यक है कि वोल्टेज-नियंत्रित अवरोधक का एक पोर्ट ग्राउंडेड हो।

उपयोग
वोल्टेज-नियंत्रित प्रतिरोधक सबसे अधिक उपयोग किए जाने वाले एनालॉग डिज़ाइन ब्लॉकों में से एक हैं: अनुकूली एनालॉग फ़िल्टर, स्वचालित लाभ-नियंत्रण सर्किट, घड़ी जनरेटर, कम्प्रेसर, विद्युतमापी, ऊर्जा संचयक, विस्तारक, कान की मशीन,  प्रकाश मंदक ्स, मॉड्यूलेटर (मिक्सर), कृत्रिम तंत्रिका प्रसार, प्रोग्रामयोग्य-लाभ प्रवर्धक, चरणबद्ध सरणियाँ, चरण-बंद लूप, चरण-नियंत्रित डिमिंग सर्किट, चरण-विलंब और -अग्रिम सर्किट, ट्यून करने योग्य फ़िल्टर, वेरिएबल एटेन्यूएटर्स, वोल्टेज-नियंत्रित ऑसिलेटर, वोल्टेज-नियंत्रित मल्टीवाइब्रेटर, साथ ही तरंगरूप जनरेटर, सभी में वोल्टेज-नियंत्रित प्रतिरोधक शामिल हैं।

जेएफईटी वोल्टेज-नियंत्रित प्रतिरोधों के डिजाइन के लिए उपयोग किए जाने वाले अधिक सामान्य सक्रिय उपकरणों में से एक है। इतना कि, JFET उपकरणों को वोल्टेज-नियंत्रित प्रतिरोधकों के रूप में पैक और बेचा जाता है। आमतौर पर, जेएफईटी को जब वीसीआर के रूप में पैक किया जाता है तो उनमें अक्सर उच्च पिंच-ऑफ वोल्टेज होता है, जिसके परिणामस्वरूप अधिक गतिशील प्रतिरोध सीमा होती है। वीसीआर के लिए जेएफईटी को अक्सर जोड़े में पैक किया जाता है, जो वीसीआर डिजाइन की अनुमति देता है जिसके लिए मिलान ट्रांजिस्टर पैरामीटर की आवश्यकता होती है।

वीसीआर अनुप्रयोगों के लिए जिसमें सेंसर सिग्नल प्रवर्धन या ऑडियो शामिल है, असतत जेएफईटी का अक्सर उपयोग किया जाता है। एक कारण यह है कि जेएफईटी और जेएफईटी के साथ निर्मित सर्किट टोपोलॉजी में कम शोर (विशेष रूप से कम 1/एफ झिलमिलाहट शोर और कम विस्फोट शोर) की सुविधा होती है। इन अनुप्रयोगों में, कम शोर वाले जेएफईटी अधिक विश्वसनीय और सटीक माप और ध्वनि शुद्धता के ऊंचे स्तर की अनुमति देते हैं। अलग-अलग जेएफईटी का उपयोग करने का एक अन्य कारण यह है कि जेएफईटी ऊबड़-खाबड़ वातावरण के लिए बेहतर अनुकूल हैं। जेएफईटी एमओएसएफईटी सर्किट की तुलना में विद्युत, विद्युत चुम्बकीय हस्तक्षेप (ईएमआई) और अन्य उच्च विकिरण झटके का बेहतर सामना कर सकते हैं। JFETs एक इनपुट सर्ज-प्रोटेक्शन डिवाइस के रूप में भी काम कर सकते हैं। MOSFETs की तुलना में JFETs इलेक्ट्रोस्टैटिक डिस्चार्ज के प्रति भी कम संवेदनशील होते हैं।

वोल्टेज-नियंत्रित अवरोधक डिज़ाइन
जेएफईटी वीसीआर के लिए दो अधिक सामान्य और सबसे अधिक लागत प्रभावी डिजाइन गैर-रेखीयकृत और रैखिककृत वीसीआर डिजाइन हैं। गैर-रैखिकीकृत डिज़ाइन के लिए केवल एक JFET की आवश्यकता होती है, रैखिककृत डिज़ाइन भी एक JFET का उपयोग करता है, लेकिन इसमें दो रैखिककरण प्रतिरोधक होते हैं। रैखिककृत डिज़ाइन का उपयोग वीसीआर अनुप्रयोगों के लिए किया जाता है जिनके लिए उच्च इनपुट-सिग्नल वोल्टेज स्तर की आवश्यकता होती है। गैर-रेखीय डिज़ाइन का उपयोग कम इनपुट सिग्नल स्तर और लागत-संचालित डीसी अनुप्रयोगों में किया जाता है।

गैर-रैखिकीकृत वीसीआर डिज़ाइन
चित्र पर सर्किट में, एक गैर-रैखिकीकृत वीसीआर डिज़ाइन, वोल्टेज-नियंत्रित अवरोधक, एलएसके489सी जेएफईटी, का उपयोग प्रोग्रामयोग्य वोल्टेज विभक्त के रूप में किया जाता है। वीजीएस आपूर्ति जेएफईटी के आउटपुट प्रतिरोध का स्तर निर्धारित करती है। जेएफईटी (आर) का ड्रेन-टू-सोर्स प्रतिरोधDS) और नाली अवरोधक (आर1) वोल्टेज-डिवाइडर नेटवर्क बनाएं। आउटपुट वोल्टेज समीकरण से निर्धारित किया जा सकता है


 * वीout = वीDC · आरDS / (आर1 + आरDS).

गैर-रैखिकीकृत वीसीआर डिज़ाइन का एक एलटीस्पाइस सिमुलेशन सत्यापित करता है कि जेएफईटी प्रतिरोध गेट-टू-सोर्स वोल्टेज (वी) में बदलाव के साथ बदलता हैGS). सिमुलेशन में (नीचे), एक निरंतर इनपुट वोल्टेज लागू किया जाता है (वीडीसी आपूर्ति 4 वोल्ट पर सेट होती है), और गेट-टू-सोर्स वोल्टेज को चरणों में कम किया जाता है, जिससे जेएफईटी ड्रेन-टू-सोर्स प्रतिरोध बढ़ जाता है। जेएफईटी के ड्रेन से सोर्स टर्मिनलों के बीच प्रतिरोध बढ़ जाता है क्योंकि गेट-टू-सोर्स वोल्टेज अधिक नकारात्मक हो जाता है और गेट-टू-सोर्स वोल्टेज 0 वोल्ट तक पहुंचने पर घट जाता है। नीचे दिया गया अनुकरण इसे स्पष्ट करता है। आउटपुट वोल्टेज लगभग 2.5 वोल्ट है और गेट-टू-सोर्स वोल्टेज -1 वोल्ट है। इसके विपरीत, गेट-टू-सोर्स वोल्टेज 0 वोल्ट होने पर आउटपुट वोल्टेज लगभग 1.6 वोल्ट तक गिर जाता है।

4-वोल्ट इनपुट सिग्नल और आर के साथ1 300 ओम की, जेएफईटी वीसीआर के लिए प्रतिरोध की सीमा की गणना वी के रूप में सिमुलेशन परिणामों से की जा सकती हैGS समीकरण का उपयोग करके -1 वोल्ट और 0 वोल्ट के बीच भिन्न होता है


 * आरDS = वी0 · आर1 / (मेंDS - वी0).

उपरोक्त समीकरण का उपयोग करते हुए, V परGS = −1 वी, वीसीआर प्रतिरोध लगभग 500 ओम है, और वी परGD = 0 वी, वीसीआर प्रतिरोध लगभग 200 ओम है।

एक समान वीसीआर सर्किट (लोड प्रतिरोधी को 3000 ओम में बदल दिया गया है) के इनपुट पर रैंप वोल्टेज लागू करने से किसी को जेएफईटी के प्रतिरोध का सटीक मूल्य निर्धारित करने की अनुमति मिलती है क्योंकि इनपुट वोल्टेज भिन्न होता है।

नीचे दिए गए रैंप सिमुलेशन से पता चलता है कि जेएफईटी का ड्रेन-टू-सोर्स प्रतिरोध इनपुट स्वीप वोल्टेज, वी तक काफी स्थिर (लगभग 280 ओम) है।sweep (मेंsignal), लगभग 2 वी तक पहुंच जाता है। इस बिंदु पर ड्रेन-टू-सोर्स प्रतिरोध धीरे-धीरे बढ़ना शुरू हो जाता है जब तक कि इनपुट वोल्टेज 8 वी तक नहीं पहुंच जाता। लगभग 8 वी पर, इस पूर्वाग्रह स्थिति के लिए (वी)GS = 0 V और R = 3 kΩ), JFET ड्रेन करंट (ID(J1)) संतृप्त हो जाता है, और प्रतिरोध अब स्थिर नहीं रहता है और इनपुट वोल्टेज में वृद्धि के साथ बदलता है। रैंप सिमुलेशन यह भी इंगित करता है कि 2 वी से नीचे भी, वीसीआर का प्रतिरोध इनपुट वोल्टेज स्तर से पूरी तरह से स्वतंत्र नहीं है। अर्थात्, वीसीआर प्रतिरोध एक पूर्णतः रैखिक अवरोधक का प्रतिनिधित्व नहीं करता है।

क्योंकि प्रतिरोध 2 वी से ऊपर स्थिर नहीं है, इस गैर-रैखिकीकृत वीसीआर डिज़ाइन का उपयोग अक्सर तब किया जाता है जब इनपुट वोल्टेज सिग्नल 1 वी से नीचे होता है, जैसे सेंसर अनुप्रयोगों में या ऐसे अनुप्रयोगों में जहां उच्च इनपुट वोल्टेज स्तरों पर विरूपण चिंता का विषय नहीं है। या अन्य मामलों में, जब एक स्थिर अवरोधक मान की आवश्यकता नहीं होती है (उदाहरण के लिए, एलईडी डिमर अनुप्रयोगों और संगीत पेडल-प्रभाव सर्किट में)।

रैखिकीकृत वीसीआर डिज़ाइन
इनपुट वोल्टेज की गतिशील रेंज को बढ़ाने के लिए, इनपुट सिग्नल रेंज पर निरंतर प्रतिरोध बनाए रखने के लिए, और सिग्नल-टू-शोर अनुपात और कुल हार्मोनिक विरूपण विनिर्देशों में सुधार करने के लिए, रैखिककरण प्रतिरोधों का उपयोग किया जाता है।

वोल्टेज-नियंत्रित प्रतिरोधों की एक मूलभूत सीमा यह है कि इनपुट सिग्नल को रैखिककरण वोल्टेज (लगभग वह बिंदु जब JFET संतृप्ति में प्रवेश करता है) से नीचे रखा जाना चाहिए। यदि रैखिककरण वोल्टेज पार हो गया है, तो वोल्टेज नियंत्रण अवरोधक मान इनपुट वोल्टेज सिग्नल के स्तर और गेट-टू-सोर्स वोल्टेज दोनों के साथ बदल जाएगा।

बड़े इनपुट सिग्नलों को संभालने की इस डिज़ाइन की क्षमता के मूल्यांकन के लिए, वीसीआर इनपुट पर एक रैंप लगाया जाता है। रैंप सिमुलेशन के परिणामों से, वीसीआर एक वास्तविक अवरोधक का कितनी बारीकी से अनुकरण करता है और इनपुट वोल्टेज की किस सीमा पर वीसीआर एक अवरोधक के रूप में व्यवहार करता है, यह निर्धारित किया जाता है।

नीचे दिए गए रेखीयकृत वीसीआर रैंप सिमुलेशन से पता चलता है कि वीसीआर प्रतिरोध लगभग -6 वी से 6 वी (वी (वी) तक इनपुट सिग्नल रेंज के लिए लगभग 260 ओम पर स्थिर हैout)/आई(आर1) वक्र). स्वीप यह भी इंगित करता है कि वीसीआर प्रतिरोध नाटकीय रूप से बढ़ना शुरू हो जाता है, जैसा कि गैर-रेखीय डिजाइन में होता है, एक बार जब जेएफईटी अपने संतृप्ति क्षेत्र में प्रवेश करता है।

रैखिककृत वीसीआर के व्यापक स्थिर प्रतिरोध क्षेत्र के कारण, गैर-रैखिकीकृत डिज़ाइनों की तुलना में बहुत बड़े इनपुट संकेतों को विरूपण के बिना वीसीआर पर लागू किया जा सकता है। हालाँकि, यह विचार करना भी महत्वपूर्ण है कि ड्रेन रेसिस्टर मान ड्रेन-टू-सोर्स वोल्टेज की सीमा को थोड़ा प्रभावित करेगा जो कि वीसीआर प्रतिरोध स्थिर है।

बढ़ी हुई रैखिककरण सीमा के कारण, रैखिक सर्किट एसी संकेतों को संभालने में सक्षम है जो विरूपण के दृश्य स्तर सेट होने से पहले 8 वी पीक-टू-पीक के क्रम में हैं। नीचे दिया गया सिमुलेशन, जो 3000-ओम नाली प्रतिरोधी का उपयोग करता है, दर्शाता है कि वीसीआर का उपयोग काफी उच्च इनपुट वोल्टेज इनपुट सिग्नल पर सफलतापूर्वक किया जा सकता है। इस डिज़ाइन के लिए, 8 V पीक-टू-पीक इनपुट वोल्टेज सिग्नल को 2.2 वोल्ट पीक से 0.5 वोल्ट पीक तक क्षीण किया जा सकता है, जब नियंत्रण वोल्टेज -2.5 वोल्ट से 0.5 वोल्ट तक भिन्न होता है।

गैर-रैखिकीकृत डिज़ाइन के विपरीत, रैखिककृत वीसीआर डिज़ाइन के बारे में ध्यान देने योग्य बात यह है कि आउटपुट सिग्नल में कोई महत्वपूर्ण ऑफसेट नहीं होता है। नियंत्रण वोल्टेज बदलने पर यह 0 V पर केन्द्रित रहता है। गैर-रेखीय डिज़ाइन के सिमुलेशन आउटपुट पर एक महत्वपूर्ण ऑफसेट वोल्टेज का संकेत देते हैं। रेखीयकृत वीसीआर डिज़ाइन की एक अन्य महत्वपूर्ण विशेषता यह है कि इसमें गैर-रैखिकीकृत डिज़ाइन की तुलना में अधिक आउटपुट करंट होता है। रैखिककरण प्रतिरोधों का प्रभाव वीसीआर के ट्रांसकंडक्टेंस लाभ को प्रभावी ढंग से बढ़ाना है।

प्रतिरोध सीमा चयन
विभिन्न वीसीआर प्रतिरोध रेंज प्राप्त करने के लिए विभिन्न जेएफईटी का उपयोग किया जा सकता है। आमतौर पर, JFET के लिए IDSS मान जितना अधिक होगा, प्राप्त प्रतिरोध मान उतना ही कम होगा। इसी प्रकार, आईडीएसएस के कम मूल्यों वाले जेएफईटी में प्रतिरोध के उच्च मूल्य होते हैं। JFETs के एक बैंक के साथ, विभिन्न IDSS मानों के साथ (और इसलिए, RDS मान), प्रोग्राम करने योग्य स्वचालित लाभ-नियंत्रण सर्किट के बैंकों का निर्माण किया जा सकता है जो प्रतिरोध रेंज की एक विस्तृत श्रृंखला प्रदान करते हैं। उदाहरण के लिए, LSK489A और LSK489C, ग्रेडेड IDSS JFETS, 3:1 प्रतिरोध भिन्नता दिखाते हैं।

विरूपण संबंधी विचार
वोल्टेज-नियंत्रित प्रतिरोधों के साथ विरूपण एक प्रमुख चिंता का विषय है। जब एक एसी या गैर-डीसी इनपुट सिग्नल लागू किया जाता है जिसके परिणामस्वरूप वीसीआर अवरोधक रैखिक ट्रायोड क्षेत्र से बाहर चला जाता है (या पूरी तरह से रैखिक ट्रायोड क्षेत्र से कम में संचालित होता है), तो इनपुट सिग्नल परिणामों का असमान प्रवर्धन (प्रत्यक्ष परिणाम के रूप में) प्रतिरोध में एक गैर-रैखिक वृद्धि)। इसके परिणामस्वरूप आउटपुट सिग्नल में विकृति आती है।

इस समस्या को दूर करने के लिए, गैर-रैखिकीकृत वीसीआर को काफी कम सिग्नल स्तरों पर संचालित किया जाता है। दूसरी ओर, रैखिककृत वीसीआर डिज़ाइन में बहुत अधिक इनपुट वोल्टेज सिग्नल स्तरों पर काफी कम विरूपण होगा और कुल हार्मोनिक विरूपण विनिर्देश में सुधार की अनुमति होगी।

उदाहरण के लिए, जब 5 वी पीक-टू-पीक का इनपुट सिग्नल एक गैर-रैखिक वीसीआर डिज़ाइन पर लागू किया जाता है, तो नीचे दिया गया सिमुलेशन महत्वपूर्ण मात्रा में दृश्य विरूपण दिखाता है।

दूसरी ओर, जब 8 वी पीक-टू-पीक इनपुट सिग्नल लागू किया जाता है तो एक रेखीयकृत वीसीआर डिज़ाइन का सिमुलेशन बहुत कम विरूपण दिखाता है (चित्रा 7)।

अन्य वीसीआर टोपोलॉजी और डिज़ाइन
इन अधिक बुनियादी वीसीआर डिज़ाइनों के अलावा, कई और अधिक परिष्कृत डिज़ाइन भी हैं। इन डिज़ाइनों में अक्सर एक डिफरेंशियल डिफरेंस कन्वेयर करंट (डीडीसीसी) सर्किट, एक डिफरेंशियल एम्पलीफायर, दो या अधिक मिलान वाले जेएफईटी ट्रांजिस्टर या एक या दो ऑपरेशनल एंप्लीफायर  शामिल होते हैं। ये डिज़ाइन गतिशील रेंज, विरूपण, सिग्नल-टू-शोर अनुपात और तापमान भिन्नता के प्रति संवेदनशीलता में सुधार प्रदान करते हैं।

डिज़ाइन सिद्धांत - IV विश्लेषण
वर्तमान-वोल्टेज (IV) स्थानांतरण विशेषताएँ निर्धारित करती हैं कि JFET VCR कैसा प्रदर्शन करेगा। विशेष रूप से, IV वक्रों के रैखिक क्षेत्र इनपुट सिग्नल रेंज निर्धारित करते हैं जहां वीसीआर एक अवरोधक के रूप में व्यवहार करेगा। एक विशिष्ट JFET के वक्र प्रतिरोधक मानों की सीमा को भी निर्धारित करते हैं जिनके लिए VCR को प्रोग्राम किया जा सकता है।

JFET IV वक्र को परिभाषित करने वाला गणितीय फ़ंक्शन रैखिक नहीं है। हालाँकि, इन वक्रों के ऐसे क्षेत्र हैं जो बहुत रैखिक हैं। इनमें ट्रायोड क्षेत्र (ओमिक या रैखिक क्षेत्र के रूप में भी जाना जाता है) और संतृप्ति क्षेत्र (सक्रिय क्षेत्र या निरंतर-वर्तमान-स्रोत क्षेत्र के रूप में भी जाना जाता है) शामिल हैं। ट्रायोड क्षेत्र में, JFET एक अवरोधक की तरह कार्य करता है, हालाँकि, संतृप्ति क्षेत्र में यह एक स्थिर-वर्तमान स्रोत की तरह व्यवहार करता है। वह बिंदु जो ट्रायोड क्षेत्र और संतृप्ति क्षेत्र को अलग करता है, मोटे तौर पर वह बिंदु है जहां वीDS V के बराबर हैGS प्रत्येक IV वक्र पर।

ट्रायोड क्षेत्र में, ड्रेन-टू-सोर्स वोल्टेज में बदलाव से जेएफईटी के ड्रेन और सोर्स टर्मिनलों के बीच प्रतिरोध में बदलाव नहीं होगा (या बहुत कम बदलाव होगा)। संतृप्ति क्षेत्र में, या अधिक उचित रूप से निरंतर-वर्तमान क्षेत्र में, ड्रेन-टू-सोर्स वोल्टेज में परिवर्तन के लिए ड्रेन-टू-सोर्स प्रतिरोध को इस तरह बदलने की आवश्यकता होगी कि वर्तमान अलग-अलग ड्रेन-टू-सोर्स के लिए स्थिर मूल्य पर बना रहे। वोल्टेज स्तर.

वी के मूल्यों के लिएGS शून्य के निकट, ड्रेन-टू-सोर्स वोल्टेज रैखिककरण वोल्टेज या ट्रायोड ब्रेकप्वाइंट वी की तुलना में बहुत अधिक हैGS स्तर पिंच-ऑफ वोल्टेज के निकट हैं। इसका मतलब वी के विभिन्न मूल्यों के लिए निरंतर अवरोधक व्यवहार को बनाए रखना हैGS, अधिकतम रैखिककरण मान V के उच्चतम मान के अनुसार निर्धारित किया जाएगाGS इस्तेमाल किया गया।

रैखिक ट्रायोड क्षेत्र में वास्तव में V के नकारात्मक मान शामिल हैंGS. नीचे दिया गया चित्र, ट्रायोड क्षेत्र में IV वक्रों का LTSPICE (LTSPICE) सिमुलेशन दिखाता है। जैसा कि देखा जा सकता है, एक गैर-रैखिकीकृत LSK489 लगभग −0.1 V से 0.1 V तक रैखिक है। V के लिएGS 0 वी के करीब के स्तर पर, ट्रायोड रैखिक सीमा लगभग −0.2 वी से 0.2 वी तक फैली हुई है। वी के मूल्य के रूप मेंGS वृद्धि हुई है, रैखिक ट्रायोड क्षेत्र काफी कम हो गया है।

इसके विपरीत, जब रैखिककरण प्रतिरोधों का उपयोग किया जाता है, तो एक समान IV वक्र स्वेप्ट सिमुलेशन इंगित करता है कि रैखिक ट्रायोड क्षेत्र काफी विस्तारित है। IV वक्रों से, कोई देख सकता है कि रैखिक डिज़ाइन के लिए रैखिककरण क्षेत्र -6 V से 6 V (I) तक आसानी से विस्तारित होता हैDS बनाम वीDS बनाम वीin वक्र)। गैर-रैखिकीकृत डिज़ाइन लगभग 200 mV रेंज से बहुत ऊपर उत्पन्न होता है।

आगे दिलचस्प बात यह है कि रैखिककरण के परिणामस्वरूप गेट-टू-सोर्स वोल्टेज का रैखिककरण होता है, भले ही इनपुट वोल्टेज (Vin) प्रत्येक स्वीप के दौरान निरंतर डीसी स्तर पर रखा जाता है। ऐसा इसलिए है क्योंकि जैसे ही इनपुट वोल्टेज बदलता है, वी का मानGS वोल्टेज ऐसे बदलता है कि वीGS सदैव आधे V के बराबर होता हैDS. वी में परिवर्तनGS वी में परिवर्तन के लिएDS ऐसा है कि JFET उस बिंदु तक एक अवरोधक के रूप में व्यवहार करता है जहां JFET संतृप्त होता है।

रैखिकीकरण का गणित
रैखिककरण प्रतिरोधों के पीछे का गणित सीधे तौर पर दूसरी डिग्री वी को रद्द करने से संबंधित हैDS JFET ट्रायोड समीकरण में पद. यह समीकरण ड्रेन करंट को V से संबंधित करता हैGS और वीDS. क्लेनफेल्ड यह साबित करने के लिए किरचॉफ का वर्तमान कानून लागू होता है कि वीDS रैखिकरण प्रतिरोधों के साथ गैर-रैखिक शब्द रद्द हो जाता है। द्वितीय-डिग्री (द्विघात) पद को रद्द करने के लिए रैखिककरण प्रतिरोधक बराबर होने चाहिए। समान मूल्य वाले रैखिककरण प्रतिरोधक ड्रेन-टू-सोर्स वोल्टेज को 2 से विभाजित करते हैं, प्रभावी रूप से गैर-रेखीय वी को रद्द कर देते हैंDS JFET ट्रायोड समीकरण में पद.

वोल्टेज-नियंत्रित प्रतिरोधकों का भविष्य
कई एनालॉग इलेक्ट्रॉनिक सर्किट डिजाइनों के सफल डिजाइन के लिए रोजमर्रा और उच्च-प्रदर्शन वाले वीसीआर आवश्यक हैं और आगे भी रहेंगे। कृत्रिम बुद्धिमत्ता (तंत्रिका) आधारित सेंसर नेटवर्क की उन्नति में वीसीआर डिजाइनों द्वारा केंद्रीय भूमिका निभाने की उम्मीद है। वीसीआर, मूल रूप से एक कृत्रिम तंत्रिका नेटवर्क में सिनैप्टिक कोशिकाओं का हृदय है, हाई-स्पीड एनालॉग डेटा प्रोसेसिंग और सूचना के नियंत्रण को सक्षम करने के लिए आवश्यक है जो माइक्रोकंट्रोलर, डिजिटल-टू-एनालॉग कनवर्टर्स और एनालॉग-टू-डिजिटल कनवर्टर्स वर्तमान में करते हैं।

कम शोर वाले जेएफईटी अपनी कम सिग्नल संवेदनशीलता, विद्युत चुम्बकीय और विकिरण लचीलापन, और एक सिनैप्टिक सेल में वीसीआर के रूप में और कम शोर वाले उच्च प्रदर्शन सेंसर प्रीएम्प्लीफायर दोनों के रूप में कॉन्फ़िगर करने की उनकी क्षमता के कारण कार्यान्वयन के लिए एक समाधान प्रदान करते हैं। कृत्रिम-बुद्धिमान-आधारित सेंसर नोड्स। यह इस तथ्य का स्वाभाविक विस्तार है कि सेंसर माप अनुप्रयोगों में कम शोर वाले वीसीआर और कम शोर वाले प्रीएम्प्लीफायर के डिजाइन में कम शोर वाले जेएफईटी और कम शोर वाले जेएफईटी सर्किट टोपोलॉजी का बड़े पैमाने पर उपयोग किया जाता है।