डीडीआर4 एसडीआरएएम

डबल डेटा रेट 4 सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (DDR4 SDRAM) एक उच्च बैंडविड्थ (कंप्यूटिंग) (डबल डेटा रेट) इंटरफ़ेस के साथ सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी का एक प्रकार है।

2014 में बाजार में जारी किया गया, यह डायनेमिक रैंडम-एक्सेस मेमोरी (DRAM) का एक प्रकार है, जिनमें से कुछ का उपयोग 1970 के दशक की शुरुआत से किया जा रहा है, और DDR2 SDRAM और DDR3 SDRAM प्रौद्योगिकियों के लिए एक उच्च गति उत्तराधिकारी।

DDR4 अन्य कारकों के अलावा, अलग-अलग सिग्नलिंग वोल्टेज और भौतिक इंटरफ़ेस के कारण किसी भी प्रकार की रैंडम-एक्सेस मेमोरी (RAM) के साथ संगत नहीं है।

DDR4 SDRAM को ECC मेमोरी पर ध्यान केंद्रित करते हुए Q2 2014 में सार्वजनिक बाजार में जारी किया गया था, रेफरी> जबकि गैर-ईसीसी डीडीआर4 मॉड्यूल 2014 की तीसरी तिमाही में उपलब्ध हो गए थे, जिसके साथ हैसवेल-ई प्रोसेसर लॉन्च किया गया था जिसके लिए डीडीआर4 मेमोरी की आवश्यकता होती है। रेफरी>

सुविधाएँ
अपने पूर्ववर्ती, DDR3 पर DDR4 के प्राथमिक लाभों में उच्च बिट दर # गुडपुट (डेटा अंतरण दर) गति के साथ उच्च मॉड्यूल घनत्व और कम वोल्टेज आवश्यकताएं शामिल हैं। DDR3 के अधिकतम 16 GB प्रति DIMM की तुलना में DDR4 मानक 64 गीगाबाइट तक के DIMM की अनुमति देता है। DDR मेमोरी की पिछली पीढ़ियों के विपरीत, DDR3 में उपयोग किए गए 8n से प्रीफ़ेच बफर को नहीं बढ़ाया गया है; मूल बर्स्ट आकार आठ 64-बिट शब्द है, और प्रति सेकंड अधिक पढ़ने/लिखने के आदेश भेजकर उच्च बैंडविड्थ प्राप्त किए जाते हैं। इसकी अनुमति देने के लिए, मानक DRAM बैंकों को दो या चार चुनिंदा बैंक समूहों में विभाजित करता है, जहां विभिन्न बैंक समूहों को अधिक तेजी से स्थानान्तरण किया जा सकता है।

क्योंकि बिजली की खपत गति के साथ बढ़ती है, कम वोल्टेज अनुचित शक्ति और शीतलन आवश्यकताओं के बिना उच्च गति के संचालन की अनुमति देता है।

DDR4 400 और 1067 MHz (DDR3-800 से DDR3-2133) के बीच आवृत्तियों की तुलना में 800 और 1600 MHz (DDR4-1600 से DDR4-3200) के बीच आवृत्ति के साथ 1.2 V के वोल्टेज पर संचालित होता है। और DDR3 के 1.5 V की वोल्टेज आवश्यकताएं। डीडीआर की प्रकृति के कारण, गति को आम तौर पर इन नंबरों के दोगुने के रूप में विज्ञापित किया जाता है (DDR3-1600 और DDR4-2400 सामान्य हैं, DDR4-3200, DDR4-4800 और DDR4-5000 उच्च लागत पर उपलब्ध हैं)। DDR3 के 1.35 V कम वोल्टेज मानक DDR3L के विपरीत, DDR4 का कोई DDR4L कम वोल्टेज संस्करण नहीं है।

समयरेखा
* 2005: मानक निकाय JEDEC ने 2005 के आसपास DDR3 के उत्तराधिकारी पर काम करना शुरू किया, 2007 में DDR3 के लॉन्च से लगभग 2 साल पहले। रेफरी> DDR4 के उच्च-स्तरीय आर्किटेक्चर को 2008 में पूरा करने की योजना बनाई गई थी। अप्रैल में, Hynix ने 2GB के उत्पादन की घोषणा की 2400 एमटी/एस पर डीडीआर4 मॉड्यूल, 30 और 39 एनएम के बीच की प्रक्रिया पर 1.2 वी पर भी चल रहा है (सटीक प्रक्रिया निर्दिष्ट नहीं है), यह जोड़ते हुए कि यह 2012 की दूसरी छमाही में उच्च मात्रा में उत्पादन शुरू करने का अनुमान है। DDR4 के लिए सेमीकंडक्टर प्रक्रियाओं के 2012 के अंत और 2014 के बीच किसी बिंदु पर उप-30 एनएम में संक्रमण की उम्मीद है। जुलाई में, सैमसंग ने घोषणा की कि वह उद्योग के पहले 16 जीबी का नमूना लेना शुरू करेगा एंटरप्राइज़ सर्वर सिस्टम के लिए DDR4 SDRAM का उपयोग करके पंजीकृत दोहरी इनलाइन मेमोरी मॉड्यूल (RDIMMs)। सितंबर में, JEDEC ने DDR4 के अंतिम विनिर्देश जारी किए।
 * 2007: 2007 में कुछ अग्रिम सूचना प्रकाशित की गई, और किमोंडा के एक अतिथि वक्ता ने अगस्त 2008 में सैन फ्रांसिस्को इंटेल डेवलपर फोरम (आईडीएफ) में एक प्रस्तुति में और सार्वजनिक विवरण प्रदान किया।  DDR4 को 2133 MT/s नियमित गति और 3200 MT/s उत्साही गति की बस (कंप्यूटिंग) आवृत्तियों के साथ 1.2 वोल्ट पर 30 एनएम प्रक्रिया को शामिल करने और 2013 में 1 वोल्ट में संक्रमण से पहले 2012 में बाजार तक पहुंचने के रूप में वर्णित किया गया था।  * 2009: फरवरी में, सैमसंग ने 40 एनएम डीआरएएम चिप्स को मान्य किया, जिसे डीडीआर4 विकास की दिशा में एक महत्वपूर्ण कदम माना गया 2009 के बाद से, DRAM चिप्स केवल 50 nm प्रक्रिया में माइग्रेट होने लगे थे।
 * 2010: इसके बाद, मेमकोन 2010, टोक्यो (कंप्यूटर मेमोरी उद्योग की एक घटना) में और विवरण सामने आए, जिसमें एक जेईडीईसी निदेशक द्वारा डीडीआर4 पर पुनर्विचार करने का समय शीर्षक से एक प्रस्तुति दी गई। नया रोडमैप: अधिक यथार्थवादी रोडमैप 2015 शीर्षक वाली स्लाइड के साथ कुछ वेबसाइटों ने रिपोर्ट किया कि DDR4 की शुरूआत संभवत: या निश्चित रूप से 2015 तक विलंबित। हालांकि, DDR4 इंजीनियरिंग नमूना 2011 की शुरुआत में मूल कार्यक्रम के अनुरूप घोषित किया गया था, जिस समय निर्माताओं ने सलाह देना शुरू किया कि बड़े पैमाने पर वाणिज्यिक उत्पादन और बाजार में रिलीज 2012 के लिए निर्धारित किया गया था। * 2011: जनवरी में, सैमसंग ने 2 जीबी के परीक्षण के पूरा होने और जारी करने की घोषणा की DDR4 DRAM मॉड्यूल 30 और 39 नैनोमीटर के बीच की प्रक्रिया पर आधारित है। इसकी अधिकतम डेटा अंतरण दर 1.2 V पर 2133 एमटी/एस है, ओपन ड्रेन तकनीक का उपयोग करती है (जीडीडीआर मेमोरी से अनुकूलित) रेफरी नाम = टेकगेज>) और समकक्ष डीडीआर3 मॉड्यूल की तुलना में 40% कम बिजली लेता है।
 * 2012: मई में माइक्रोन टेक्नोलॉजी ने घोषणा की इसका लक्ष्य 2012 के अंत में 30 एनएम मॉड्यूल का उत्पादन शुरू करना है।
 * 2013: DDR4 को 2013 में DRAM बाजार के 5% का प्रतिनिधित्व करने की उम्मीद थी, और 2015 के आसपास बड़े पैमाने पर बाजार को अपनाने और 50% बाजार में प्रवेश करने के लिए; 2013 तक, हालांकि, DDR4 को अपनाने में देरी हुई थी और 2016 या उसके बाद तक इसके अधिकांश बाजार तक पहुंचने की उम्मीद नहीं थी। DDR3 से DDR4 में संक्रमण इस प्रकार DDR2 पर बड़े पैमाने पर बाजार परिवर्तन को प्राप्त करने के लिए DDR3 को लिए गए लगभग पांच वर्षों से अधिक समय ले रहा है। आंशिक रूप से, ऐसा इसलिए है क्योंकि अन्य घटकों के लिए आवश्यक परिवर्तन कंप्यूटर सिस्टम के अन्य सभी भागों को प्रभावित करेंगे, जिन्हें DDR4 के साथ काम करने के लिए अद्यतन करने की आवश्यकता होगी।
 * 2014: अप्रैल में, Hynix ने घोषणा की कि उसने 20nm तकनीक का उपयोग करके 8 गीगाबिट DDR4 पर आधारित दुनिया का पहला उच्चतम-घनत्व वाला 128 GB मॉड्यूल विकसित किया है। मॉड्यूल 64-बिट I/O के साथ 2133 मेगाहर्ट्ज पर काम करता है, और प्रति सेकंड 17 GB तक डेटा प्रोसेस करता है।
 * 2016: अप्रैल में, सैमसंग ने घोषणा की कि उन्होंने 10 एनएम-श्रेणी की प्रक्रिया पर डीआरएएम का बड़े पैमाने पर उत्पादन शुरू कर दिया है, जिसके द्वारा उनका मतलब है 16 एनएम से 19 एनएम का 1x एनएम नोड शासन, जो 30% तेज डेटा अंतरण दर का समर्थन करता है 3,200 Mbit/s का। पहले, 20 एनएम के आकार का उपयोग किया जाता था।

बाजार की धारणा और अपनाना
अप्रैल 2013 में, इंटरनेशनल डेटा ग्रुप (IDG) में एक समाचार लेखक – एक अमेरिकी प्रौद्योगिकी अनुसंधान व्यवसाय मूल रूप से अंतर्राष्ट्रीय डेटा निगम का हिस्सा है – DDR4 SDRAM से संबंधित उनकी धारणाओं का विश्लेषण प्रस्तुत किया। निष्कर्ष यह था कि धीमी लेकिन कम शक्ति वाली मेमोरी का उपयोग करने वाले मोबाइल कंप्यूटिंग और अन्य उपकरणों की बढ़ती लोकप्रियता, पारंपरिक डेस्कटॉप कंप्यूटिंग क्षेत्र में विकास की धीमी गति, और मेमोरी मैन्युफैक्चरिंग मार्केटप्लेस के समेकन (अर्थशास्त्र) का मतलब था कि रैम पर मार्जिन कम था। कसा हुआ।

परिणामस्वरूप, नई तकनीक के लिए वांछित प्रीमियम कीमत हासिल करना कठिन था, और क्षमता अन्य क्षेत्रों में स्थानांतरित हो गई थी। एसडीआरएएम निर्माता और चिपसेट निर्माता, एक हद तक, एक चट्टान और एक कठिन जगह के बीच फंस गए थे जहां कोई भी डीडीआर4 उत्पादों के लिए प्रीमियम का भुगतान नहीं करना चाहता था, और निर्माता स्मृति नहीं बनाना चाहते थे अगर उन्हें प्रीमियम नहीं मिल रहा था, iSuppli के माइक हॉवर्ड के अनुसार। डेस्कटॉप कंप्यूटिंग की ओर उपभोक्ता भावना में बदलाव और इंटेल और एएमडी द्वारा DDR4 समर्थन वाले प्रोसेसर जारी करने से संभावित रूप से आक्रामक विकास हो सकता है।

Intel के 2014 Haswell (माइक्रोआर्किटेक्चर) रोडमैप ने कंपनी के Haswell-EP प्रोसेसर में DDR4 SDRAM के पहले उपयोग का खुलासा किया। AMD के Ryzen प्रोसेसर, 2016 में सामने आए और 2017 में भेज दिए गए, DDR4 SDRAM का उपयोग करें। तक की सुविधा होगी

ऑपरेशन
DDR4 चिप्स 1.2 वोल्ट की आपूर्ति का उपयोग करते हैं  वर्डलाइन बूस्ट के लिए 2.5 V सहायक आपूर्ति के साथ जिसे V कहा जाता हैPP,  DDR3 चिप्स के मानक 1.5 V की तुलना में, 2013 में प्रदर्शित होने वाले 1.35 V पर कम वोल्टेज वेरिएंट के साथ। DDR4 को 2133 MT/s की स्थानांतरण दरों पर पेश किए जाने की उम्मीद है,  संभावित 4266 MT/s तक बढ़ने का अनुमान है 2013 तक। 2133 MT/s की न्यूनतम अंतरण दर DDR3 गति में की गई प्रगति के कारण बताई गई थी, जिसके 2133 MT/s तक पहुंचने की संभावना थी, इस गति के नीचे DDR4 को निर्दिष्ट करने के लिए बहुत कम व्यावसायिक लाभ बचा।  Techgage ने सैमसंग के जनवरी 2011 के इंजीनियरिंग नमूने की व्याख्या 13 घड़ी चक्रों की CAS विलंबता के रूप में की, जिसे DDR2 से DDR3 की चाल के तुलनीय बताया गया।

आंतरिक बैंकों को बढ़ाकर 16 (4 बैंक चुनिंदा बिट्स) कर दिया गया है, जिसमें प्रति डीआईएमएम 8 रैंक तक है। प्रोटोकॉल परिवर्तनों में शामिल हैं:
 * कमांड/एड्रेस बस में समता
 * डेटा बस उलटा (GDDR4 की तरह)
 * डेटा बस पर चक्रीय अतिरेक की जाँच
 * डीआईएमएम पर अलग-अलग डीआरएएम की स्वतंत्र प्रोग्रामिंग, ऑन-डाई टर्मिनेशन के बेहतर नियंत्रण की अनुमति देने के लिए।

संभवतः टीएसवी (थ्रू-सिलिकॉन वाया) या अन्य त्रि-आयामी एकीकृत सर्किट का उपयोग करके स्मृति घनत्व में वृद्धि की उम्मीद है।  DDR4 विनिर्देशन में JEDEC के अनुसार शुरू से ही मानकीकृत त्रि-आयामी एकीकृत परिपथ शामिल होगा, तक के प्रावधान के साथ 8 stacked मर जाता है।  एक्स-बिट लैब्स ने भविष्यवाणी की थी कि परिणामस्वरूप बहुत उच्च घनत्व वाले डीडीआर4 मेमोरी चिप्स अपेक्षाकृत सस्ते हो जाएंगे।

स्विच्ड मेमोरी बैंक भी सर्वरों के लिए एक प्रत्याशित विकल्प हैं।

2008 में वेफर लेवल 3-डी आईसी प्रोसेस टेक्नोलॉजी नामक पुस्तक में चिंताओं को उठाया गया था कि सेमीकंडक्टर डिवाइस फैब्रिकेशन | गैर-स्केलिंग एनालॉग तत्व जैसे चार्ज पंप और बैंडगैप वोल्टेज संदर्भ, और अतिरिक्त सर्किट्री ने बैंडविड्थ (सिग्नल प्रोसेसिंग) में महत्वपूर्ण वृद्धि की अनुमति दी है लेकिन वे अधिक सिलिकॉन मरने का उपभोग करें। उदाहरणों में चक्रीय अतिरेक जाँच त्रुटि-पहचान, ऑन-डाई टर्मिनेशन, बर्स्ट हार्डवेयर, प्रोग्राम योग्य पाइपलाइन, कम विद्युत प्रतिबाधा, और वर्तमान बोध प्रवर्धक की बढ़ती आवश्यकता (कम वोल्टेज के कारण बिट्स प्रति बिटलाइन में गिरावट के लिए जिम्मेदार) शामिल हैं। लेखकों ने नोट किया कि, परिणामस्वरूप, मेमोरी सरणी के लिए उपयोग की जाने वाली डाई की मात्रा समय के साथ SDRAM और DDR1 के लिए 70-78% से घटकर DDR2 के लिए 47%, DDR3 के लिए 38% और संभावित रूप से 30 से कम हो गई है। DDR4 के लिए%। विनिर्देश 2, 4, 8 और 16 Gbit की क्षमता वाले ×4, ×8 और ×16 मेमोरी उपकरणों के लिए मानकों को परिभाषित करता है। बैंडविड्थ और क्षमता वेरिएंट के अलावा, DDR4 मॉड्यूल वैकल्पिक रूप से लागू कर सकते हैं:


 * ईसीसी, जो एक अतिरिक्त डेटा बाइट लेन है जिसका उपयोग छोटी त्रुटियों को ठीक करने और बेहतर विश्वसनीयता के लिए बड़ी त्रुटियों का पता लगाने के लिए किया जाता है। ईसीसी के साथ मॉड्यूल उनके पदनाम में एक अतिरिक्त ईसीसी द्वारा पहचाने जाते हैं। PC4-19200 ECC या PC4-19200E ECC के साथ एक PC4-19200 मॉड्यूल है।
 * पंजीकृत (बफ़र्ड) बनें, जो बढ़ी हुई विलंबता की अतिरिक्त घड़ी की कीमत पर संकेतों को विद्युत रूप से बफ़र करके सिग्नल अखंडता (और इसलिए संभावित घड़ी की दर और भौतिक स्लॉट क्षमता) में सुधार करता है। उन मॉड्यूल को उनके पदनाम में एक अतिरिक्त आर द्वारा पहचाना जाता है, उदा। पीसी4-19200आर. आमतौर पर इस पदनाम वाले मॉड्यूल वास्तव में ईसीसी पंजीकृत होते हैं, लेकिन 'ईसीसी' का 'ई' हमेशा नहीं दिखाया जाता है। जबकि गैर-पंजीकृत (उर्फ अनबफर्ड रैम) की पहचान पदनाम में एक अतिरिक्त यू द्वारा की जा सकती है। उदा. पीसी4-19200यू। * कम किए गए मॉड्यूल लोड करें, जो एलआर द्वारा निर्दिष्ट हैं और पंजीकृत/बफर मेमोरी के समान हैं, इस तरह से कि एलआरडीआईएमएम मॉड्यूल सभी संकेतों की समानांतर प्रकृति को बनाए रखते हुए नियंत्रण और डेटा लाइनों दोनों को बफर करते हैं। इस प्रकार, एलआरडीआईएमएम मेमोरी सीरियल और समांतर सिग्नल रूपों के बीच आवश्यक रूपांतरण से प्रेरित एफबी मेमोरी के कुछ प्रदर्शन और बिजली खपत के मुद्दों को संबोधित करते हुए बड़ी समग्र अधिकतम मेमोरी क्षमता प्रदान करती है।

कमांड एन्कोडिंग
हालाँकि यह अभी भी मौलिक रूप से उसी तरह से संचालित होता है, DDR4 SDRAM#Commands में एक बड़ा बदलाव करता है। एक नया कमांड सिग्नल, $\overline{CS}$, सक्रिय (खुली पंक्ति) कमांड को इंगित करने के लिए कम है।

सक्रिय आदेश को किसी अन्य की तुलना में अधिक पता बिट्स की आवश्यकता होती है (16 Gbit भाग में 18 पंक्ति पता बिट्स), इसलिए मानक $\overline{ACT}$, $\overline{RAS}$, और $\overline{CAS}$ सक्रिय कम संकेतों को उच्च-क्रम वाले पता बिट्स के साथ साझा किया जाता है जिनका उपयोग कब नहीं किया जाता है $\overline{WE}$ ऊंचा है। का संयोजन $\overline{ACT}$= एल और $\overline{RAS}$=$\overline{CAS}$= एच जो पहले एक सक्रिय कमांड को एन्कोड करता था अप्रयुक्त है।

जैसा कि पिछले एसडीआरएएम एनकोडिंग में होता है, ए10 का उपयोग कमांड वेरिएंट का चयन करने के लिए किया जाता है: रीड एंड राइट कमांड पर ऑटो-प्रीचार्ज, और प्रीचार्ज कमांड के लिए एक बैंक बनाम सभी बैंक। यह ZQ अंशांकन कमांड के दो प्रकारों का भी चयन करता है।

DDR3 की तरह, A12 का उपयोग बर्स्ट चॉप के अनुरोध के लिए किया जाता है: चार ट्रांसफर के बाद 8-ट्रांसफर बर्स्ट का ट्रंकेशन। हालांकि बैंक अभी भी व्यस्त है और अन्य आदेशों के लिए अनुपलब्ध है जब तक कि आठ स्थानांतरण समय समाप्त नहीं हो जाते, एक अलग बैंक तक पहुँचा जा सकता है।

साथ ही, बैंक पतों की संख्या बहुत बढ़ा दी गई है। प्रत्येक DRAM के भीतर 16 बैंकों तक का चयन करने के लिए चार बैंक चुनिंदा बिट्स हैं: दो बैंक एड्रेस बिट्स (BA0, BA1), और दो बैंक समूह बिट्स (BG0, BG1)। एक ही बैंक समूह के भीतर बैंकों तक पहुँचने पर अतिरिक्त समय प्रतिबंध हैं; किसी भिन्न बैंक समूह में किसी बैंक तक पहुँचना तेज़ है।

इसके अलावा, तीन चिप सेलेक्ट सिग्नल (C0, C1, C2) हैं, जो आठ मल्टी-चिप मॉड्यूल # चिप स्टैक MCM को एक DRAM पैकेज के अंदर रखने की अनुमति देते हैं। ये प्रभावी रूप से तीन और बैंक चुनिंदा बिट्स के रूप में कार्य करते हैं, कुल सात (128 संभावित बैंक) लाते हैं।

मानक स्थानांतरण दरें 1600, 1866, 2133, 2400, 2666, 2933, और 3200 मीट्रिक टन/सेकेंड हैं ($\overline{WE}$, $\overline{ACT}$, $\overline{RAS}$, $\overline{CAS}$, $\overline{WE}$, $12/15$, और $14/15$GHz क्लॉक फ़्रीक्वेंसी, डबल डेटा रेट), DDR4-4800 तक की गति के साथ (2400 MHz क्लॉक) व्यावसायिक रूप से उपलब्ध है।

डिजाइन विचार
माइक्रोन टेक्नोलॉजी की DDR4 टीम ने IC और PCB डिज़ाइन के लिए कुछ प्रमुख बिंदुओं की पहचान की: आईसी डिजाइन: * VrefDQ अंशांकन (DDR4 के लिए आवश्यक है कि नियंत्रक द्वारा VrefDQ अंशांकन किया जाए);
 * नई एड्रेसिंग स्कीम (बैंक ग्रुपिंग, $16/15$ बदलने के लिए $18/15$, $20/15$, और $22/15$ आदेश, PAR और $24/15$ त्रुटि जाँच के लिए और $\overline{ACT}$ डेटा बस उलटा के लिए);
 * नई बिजली बचत सुविधाएँ (कम-पावर ऑटो सेल्फ-रिफ्रेश, तापमान-नियंत्रित रिफ्रेश, फाइन-ग्रैन्युलैरिटी रिफ्रेश, डेटा-बस इनवर्जन, और सीएमडी/एडीडीआर लेटेंसी)।

सर्किट बोर्ड डिजाइन: * नई बिजली आपूर्ति (1.2 V पर VDD/VDDQ और 2.5 V पर वर्डलाइन बूस्ट, जिसे VPP के नाम से जाना जाता है);
 * VrefDQ को DRAM में आंतरिक रूप से आपूर्ति की जानी चाहिए जबकि VrefCA को बोर्ड से बाहरी रूप से आपूर्ति की जाती है;
 * DQ पिन सूडो-ओपन-ड्रेन I/O का उपयोग करके हाई टर्मिनेट होते हैं (यह DDR3 में CA पिन से भिन्न होता है जो VTT के लिए केंद्र-टैप होते हैं)।

रोवहैमर मिटिगेशन तकनीकों में बड़े स्टोरेज कैपेसिटर शामिल हैं, एड्रेस स्पेस लेआउट रेंडमाइजेशन और ड्यूल-वोल्टेज I/O लाइनों का उपयोग करने के लिए एड्रेस लाइन्स को संशोधित करना जो संभावित सीमा स्थितियों को अलग करता है जिसके परिणामस्वरूप उच्च लिखने/पढ़ने की गति पर अस्थिरता हो सकती है।

मॉड्यूल पैकेजिंग
फाइल: माइक्रोन-टॉप बैक पीएनआर° द्वारा डीडीआर 4 रैम एसओ-डीआईएमएम 16 जीबी0841.jpg|thumb| 16 GB माइक्रोन टेक्नोलॉजी द्वारा DDR4 SO-DIMM मॉड्यूल DDR4 मेमोरी को 288-पिन ड्यूल इन-लाइन मेमोरी मॉड्यूल (DIMMs) में आपूर्ति की जाती है, जो 240-पिन DDR3 DIMM के आकार के समान है। बढ़ी हुई संख्या को समान 5¼ इंच (5+1/4 in) मानक DIMM लंबाई, लेकिन ऊंचाई थोड़ी बढ़ जाती है (31.25 mm के बजाय 30.35 mm) सिग्नल रूटिंग को आसान बनाने के लिए, और अधिक सिग्नल परतों को समायोजित करने के लिए मोटाई भी बढ़ा दी गई है (1.0 से 1.2 मिमी तक)। DDR4 DIMM मॉड्यूल में थोड़ा घुमावदार किनारा कनेक्टर होता है, इसलिए मॉड्यूल डालने के दौरान सभी पिन एक ही समय में नहीं लगे होते हैं, जिससे सम्मिलन बल कम हो जाता है। DDR4 SO-DIMM में DDR3 SO-DIMM के 204 पिन के बजाय 260 पिन होते हैं, जो 0.6 मिमी के बजाय 0.5 पर स्थित होते हैं, और 2.0 मिमी चौड़े (69.6 बनाम 67.6 मिमी) होते हैं, लेकिन ऊंचाई में समान 30 मिमी रहते हैं। अपने स्काइलेक (माइक्रोआर्किटेक्चर) के लिए, इंटेल ने यूनिडीआईएमएम नामक एक एसओ-डीआईएमएम पैकेज तैयार किया, जिसे डीडीआर3 या डीडीआर4 चिप्स के साथ पॉप्युलेट किया जा सकता है। साथ ही, स्काईलेक सीपीयू के एकीकृत मेमोरी कंट्रोलर (आईएमसी) को किसी भी प्रकार की मेमोरी के साथ काम करने में सक्षम होने की घोषणा की जाती है। UniDIMMs का उद्देश्य DDR3 से DDR4 में बाज़ार परिवर्तन में मदद करना है, जहाँ मूल्य निर्धारण और उपलब्धता RAM प्रकार को स्विच करने के लिए अवांछनीय बना सकती है। UniDIMM के समान आयाम और नियमित DDR4 SO-DIMM के रूप में पिन की संख्या होती है, लेकिन असंगत DDR4 SO-DIMM सॉकेट में आकस्मिक उपयोग से बचने के लिए किनारे कनेक्टर के पायदान को अलग तरह से रखा जाता है।

जेईडीईसी मानक डीडीआर4 मॉड्यूल
tRCD: पंक्ति के बीच घड़ी चक्र सक्रिय और पढ़ता/लिखता है टीआरपी: रो प्रीचार्ज और एक्टिवेट के बीच क्लॉक साइकिल
 * CAS लेटेंसी (CL): मेमोरी में कॉलम एड्रेस भेजने और प्रतिक्रिया में डेटा की शुरुआत के बीच क्लॉक सिग्नल

DDR4-xxxx प्रति-बिट डेटा अंतरण दर को दर्शाता है, और आमतौर पर DDR चिप्स का वर्णन करने के लिए उपयोग किया जाता है। PC4-xxxxx प्रति सेकंड मेगाबाइट्स में समग्र अंतरण दर को दर्शाता है, और केवल मॉड्यूल (इकट्ठे DIMMs) पर लागू होता है। क्योंकि DDR4 मेमोरी मॉड्यूल 8 बाइट्स (64 डेटा बिट्स) चौड़ी बस पर डेटा ट्रांसफर करते हैं, मॉड्यूल पीक ट्रांसफर रेट की गणना प्रति सेकंड ट्रांसफर करके और आठ से गुणा करके की जाती है।

उत्तराधिकारी
2016 इंटेल डेवलपर फोरम में, DDR5 SDRAM के भविष्य पर चर्चा की गई। विनिर्देशों को 2016 के अंत में अंतिम रूप दिया गया था – लेकिन 2020 से पहले कोई मॉड्यूल उपलब्ध नहीं होगा। अन्य स्मृति प्रौद्योगिकियां –  अर्थात् उच्च बैंडविड्थ मेमोरी संस्करण 3 और 4 में  –  DDR4 को बदलने का लक्ष्य भी प्रस्तावित किया गया है।

2011 में, JEDEC ने वाइड I/O 2 मानक प्रकाशित किया; यह कई मेमोरी को ढेर कर देता है, लेकिन यह सीधे सीपीयू के ऊपर और उसी पैकेज में होता है। यह मेमोरी लेआउट DDR4 SDRAM की तुलना में उच्च बैंडविड्थ और बेहतर शक्ति प्रदर्शन प्रदान करता है, और कम सिग्नल लंबाई वाले विस्तृत इंटरफ़ेस की अनुमति देता है। यह मुख्य रूप से उच्च प्रदर्शन एम्बेडेड और मोबाइल उपकरणों जैसे स्मार्टफोन में उपयोग किए जाने वाले विभिन्न मोबाइल डीडीआरएक्स एसडीआरएएम मानकों को बदलने का लक्ष्य रखता है। Hynix ने समान हाई बैंडविड्थ मेमोरी (HBM) प्रस्तावित की, जिसे JEDEC JESD235 के रूप में प्रकाशित किया गया था। वाइड I/O 2 और HBM दोनों एक बहुत विस्तृत समानांतर मेमोरी इंटरफ़ेस का उपयोग करते हैं, जो वाइड I/O 2 (DDR4 के लिए 64 बिट्स की तुलना में) के लिए 512 बिट चौड़ा है, DDR4 की तुलना में कम आवृत्ति पर चल रहा है। वाइड I/O 2 स्मार्टफोन जैसे उच्च-प्रदर्शन कॉम्पैक्ट उपकरणों पर लक्षित है, जहां इसे प्रोसेसर या सिस्टम ऑन ए चिप (SoC) पैकेज में एकीकृत किया जाएगा। एचबीएम ग्राफिक्स मेमोरी और सामान्य कंप्यूटिंग पर लक्षित है, जबकि एचएमसी हाई-एंड सर्वर और एंटरप्राइज़ एप्लिकेशन को लक्षित करता है।

माइक्रोन टेक्नोलॉजी की हाइब्रिड मेमोरी क्यूब (HMC) स्टैक्ड मेमोरी एक सीरियल इंटरफ़ेस का उपयोग करती है। कई अन्य कंप्यूटर बसों ने सीरियल बसों के साथ समानांतर बसों को बदलने की दिशा में पलायन किया है, उदाहरण के लिए समानांतर एटीए की जगह सीरियल एटीए के विकास, पारंपरिक पीसीआई की जगह पीसीआई एक्सप्रेस, और समानांतर बंदरगाहों की जगह सीरियल पोर्ट। सामान्य तौर पर, सीरियल बसों को बड़ा करना आसान होता है और उनमें कम तार/निशान होते हैं, जिससे सर्किट बोर्ड को डिजाइन करना आसान हो जाता है। लंबी अवधि में, विशेषज्ञ अनुमान लगाते हैं कि गैर-वाष्पशील रैम प्रकार जैसे पीसीएम (फेज-चेंज मेमोरी), आरआरएएम (रेसिस्टिव रैंडम-एक्सेस मेमोरी), या एमआरएएम (मैग्नेटोरसिस्टिव रैंडम-एक्सेस मेमोरी) डीडीआर4 एसडीआरएएम और इसके उत्तराधिकारियों को बदल सकते हैं। GDDR5 SGRAM DDR3 SDRAM सिंक्रोनस ग्राफिक्स रैम का एक ग्राफिक्स प्रकार है, जिसे DDR4 से पहले पेश किया गया था, और यह DDR4 का उत्तराधिकारी नहीं है।

यह भी देखें

 * तुल्यकालिक गतिशील रैंडम एक्सेस मेमोरी – डीडीआर मेमोरी प्रकारों के लिए मुख्य लेख
 * डिवाइस बैंडविड्थ की सूची
 * मेमोरी टाइमिंग

बाहरी कड़ियाँ

 * , DDR4 SDRAM STANDARD (JESD79-4)

डी:डीडीआर-एसडीआरएएम