परीक्षण के लिए डिजाइन

परीक्षण के लिए डिज़ाइन या टेस्टेबिलिटी के लिए डिज़ाइन (DFT) में IC डिज़ाइन तकनीकें होती हैं जो हार्डवेयर उत्पाद डिज़ाइन में टेस्टेबिलिटी सुविधाएँ जोड़ती हैं। अतिरिक्त सुविधाएँ डिज़ाइन किए गए हार्डवेयर के लिए विनिर्माण परीक्षणों को विकसित करना और लागू करना आसान बनाती हैं। विनिर्माण परीक्षणों का उद्देश्य यह सत्यापित करना है कि उत्पाद हार्डवेयर में कोई विनिर्माण दोष नहीं है जो उत्पाद के सही कामकाज पर प्रतिकूल प्रभाव डाल सकता है।

परीक्षण हार्डवेयर निर्माण प्रवाह में कई चरणों में लागू होते हैं और कुछ उत्पादों के लिए, ग्राहक के वातावरण में हार्डवेयर रखरखाव के लिए भी उपयोग किए जा सकते हैं। परीक्षण आम तौर पर परीक्षण कार्यक्रमों द्वारा संचालित होते हैं जो स्वचालित परीक्षण उपकरण (एटीई) का उपयोग करके निष्पादित होते हैं या सिस्टम रखरखाव के मामले में, इकट्ठे सिस्टम के अंदर ही निष्पादित होते हैं। दोषों की उपस्थिति को खोजने और इंगित करने के अलावा (यानी, परीक्षण विफल हो जाता है), परीक्षण परीक्षण विफल होने की प्रकृति के बारे में नैदानिक ​​​​जानकारी लॉग करने में सक्षम हो सकते हैं। नैदानिक ​​​​जानकारी का उपयोग विफलता के स्रोत का पता लगाने के लिए किया जा सकता है।

दूसरे शब्दों में, एक अच्छे सर्किट से वैक्टर (पैटर्न) की प्रतिक्रिया की तुलना DUT (परीक्षण के तहत उपकरण) से वैक्टर (समान पैटर्न का उपयोग करके) की प्रतिक्रिया से की जाती है। यदि प्रतिक्रिया समान है या मेल खाती है, तो सर्किट अच्छा है। अन्यथा, सर्किट का निर्माण नहीं किया जाता है जैसा कि इसका इरादा था।

डीएफटी परीक्षण कार्यक्रमों के विकास और परीक्षण अनुप्रयोग और निदान के लिए एक इंटरफेस के रूप में एक महत्वपूर्ण भूमिका निभाता है। यदि उपयुक्त डीएफटी नियम और सुझावों को लागू किया गया है, तो स्वचालित परीक्षण पैटर्न पीढ़ी, या एटीपीजी, बहुत आसान है।

इतिहास
DFT तकनीकों का उपयोग कम से कम इलेक्ट्रिक/इलेक्ट्रॉनिक डेटा प्रोसेसिंग उपकरण के शुरुआती दिनों से ही किया जाता रहा है। 1940/50 के दशक के शुरुआती उदाहरण स्विच और उपकरण हैं जो एक इंजीनियर को एनालॉग कंप्यूटर [एनालॉग स्कैन] में कुछ आंतरिक नोड्स पर वोल्टेज/करंट को "स्कैन" (यानी चुनिंदा जांच) करने की अनुमति देते हैं। डीएफटी अक्सर डिजाइन संशोधनों से जुड़ा होता है जो आंतरिक सर्किट तत्वों तक बेहतर पहुंच प्रदान करता है जैसे कि स्थानीय आंतरिक स्थिति को नियंत्रित किया जा सकता है (नियंत्रणीयता) और/या मनाया (अवलोकन) अधिक आसानी से। डिज़ाइन संशोधन प्रकृति में सख्ती से भौतिक हो सकते हैं (उदाहरण के लिए, नेट में भौतिक जांच बिंदु जोड़ना) और/या नियंत्रणीयता/अवलोकन की सुविधा के लिए सक्रिय सर्किट तत्वों को जोड़ना (उदाहरण के लिए, नेट में मल्टीप्लेक्सर डालना)। जबकि आंतरिक सर्किट तत्वों के लिए नियंत्रणीयता और अवलोकन में सुधार निश्चित रूप से परीक्षण के लिए महत्वपूर्ण हैं, वे डीएफटी का एकमात्र प्रकार नहीं हैं। अन्य दिशानिर्देश, उदाहरण के लिए, परीक्षण के तहत उत्पाद और परीक्षण उपकरण के बीच इंटरफेस की इलेक्ट्रोमैकेनिकल विशेषताओं से निपटते हैं। उदाहरण जांच बिंदुओं के आकार, आकार और अंतर के लिए दिशानिर्देश हैं, या प्रोबेड नेट से जुड़े ड्राइवरों के लिए एक उच्च-प्रतिबाधा स्थिति जोड़ने का सुझाव है, ताकि बैक-ड्राइविंग से नुकसान का जोखिम कम हो।

वर्षों से उद्योग ने वांछित और/या अनिवार्य डीएफटी सर्किट संशोधनों के लिए अधिक या कम विस्तृत और अधिक या कम औपचारिक दिशानिर्देशों की एक विशाल विविधता विकसित और उपयोग की है। आधुनिक माइक्रोइलेक्ट्रॉनिक के लिए इलेक्ट्रॉनिक डिजाइन ऑटोमेशन (ईडीए) के संदर्भ में डीएफटी की सामान्य समझ को काफी हद तक वाणिज्यिक डीएफटी सॉफ्टवेयर टूल्स की क्षमताओं के साथ-साथ डीएफटी इंजीनियरों के एक पेशेवर समुदाय की विशेषज्ञता और अनुभव द्वारा शोध, विकास के लिए आकार दिया गया है।, और ऐसे उपकरणों का उपयोग करना। DFT ज्ञान का अधिकांश संबंधित निकाय डिजिटल सर्किट पर केंद्रित है जबकि एनालॉग/मिश्रित-सिग्नल सर्किट के लिए DFT कुछ हद तक पीछे की ओर ले जाता है।

माइक्रोइलेक्ट्रॉनिक उत्पादों के लिए डीएफटी के उद्देश्य
DFT परीक्षण विकास, परीक्षण अनुप्रयोग और निदान के लिए उपयोग की जाने वाली विधियों को प्रभावित करता है और उन पर निर्भर करता है।

कम से कम डिजिटल सर्किट के लिए आज उद्योग में प्रचलित अधिकांश टूल-समर्थित डीएफटी, एक संरचनात्मक परीक्षण प्रतिमान पर आधारित है। संरचनात्मक परीक्षण यह निर्धारित करने का कोई सीधा प्रयास नहीं करता है कि सर्किट की समग्र कार्यक्षमता सही है या नहीं। इसके बजाय, यह सुनिश्चित करने का प्रयास करता है कि संरचनात्मक नेटलिस्ट में निर्दिष्ट कुछ निम्न-स्तरीय बिल्डिंग ब्लॉक्स से सर्किट को सही ढंग से इकट्ठा किया गया है। उदाहरण के लिए, क्या सभी निर्दिष्ट लॉजिक गेट मौजूद हैं, सही ढंग से काम कर रहे हैं, और सही तरीके से जुड़े हुए हैं? शर्त यह है कि यदि नेटलिस्ट सही है, और संरचनात्मक परीक्षण ने सर्किट तत्वों की सही असेंबली की पुष्टि की है, तो सर्किट सही ढंग से कार्य करना चाहिए।

ध्यान दें कि यह कार्यात्मक परीक्षण से बहुत अलग है, जो यह सत्यापित करने का प्रयास करता है कि परीक्षण के तहत सर्किट अपने कार्यात्मक विनिर्देश के अनुसार कार्य करता है। यह निर्धारित करने की कार्यात्मक सत्यापन समस्या से निकटता से संबंधित है कि नेटलिस्ट द्वारा निर्दिष्ट सर्किट कार्यात्मक विनिर्देशों को पूरा करता है, यह मानते हुए कि यह सही ढंग से बनाया गया है।

संरचनात्मक प्रतिमान का एक लाभ यह है कि परीक्षण पीढ़ी कार्यात्मक राज्यों और राज्य संक्रमणों की घातीय रूप से विस्फोट बहुलता से निपटने के बजाय अपेक्षाकृत सरल सर्किट तत्वों की सीमित संख्या के परीक्षण पर ध्यान केंद्रित कर सकती है। जबकि एक समय में एक लॉजिक गेट का परीक्षण करने का कार्य सरल लगता है, इसे दूर करने में एक बाधा है। आज के अत्यधिक जटिल डिज़ाइनों के लिए, अधिकांश गेट गहराई से एम्बेडेड होते हैं जबकि परीक्षण उपकरण केवल प्राथमिक इनपुट/आउटपुट (I/Os) और/या कुछ भौतिक परीक्षण बिंदुओं से जुड़े होते हैं। इसलिए, एम्बेडेड गेट्स को तर्क की मध्यवर्ती परतों के माध्यम से हेरफेर किया जाना चाहिए। यदि हस्तक्षेप करने वाले तर्क में राज्य तत्व होते हैं, तो एक घातीय रूप से विस्फोट करने वाले राज्य स्थान और राज्य संक्रमण अनुक्रमण का मुद्दा परीक्षण पीढ़ी के लिए एक असफल समस्या पैदा करता है। परीक्षण पीढ़ी को सरल बनाने के लिए, डीएफटी कुछ आंतरिक सर्किट तत्व पर क्या हो रहा है, इसे नियंत्रित करने और/या निरीक्षण करने का प्रयास करते समय जटिल राज्य संक्रमण अनुक्रमों की आवश्यकता को हटाकर अभिगम्यता समस्या का समाधान करता है। सर्किट डिजाइन/कार्यान्वयन के दौरान किए गए डीएफटी विकल्पों के आधार पर, जटिल लॉजिक सर्किट के लिए संरचनात्मक परीक्षणों की पीढ़ी कमोबेश स्वचालित या स्व-स्वचालित हो सकती है । इसलिए, डीएफटी पद्धतियों का एक प्रमुख उद्देश्य डिजाइनरों को डीएफटी की राशि और प्रकार और परीक्षण निर्माण कार्य की लागत/लाभ (समय, प्रयास, गुणवत्ता) के बीच ट्रेड-ऑफ करने की अनुमति देना है।

एक अन्य लाभ यह है कि भविष्य में कोई समस्या आने पर सर्किट का निदान किया जाता है। यह डिजाइन में कुछ सुविधाओं या प्रावधानों को जोड़ने जैसा है ताकि इसके उपयोग के दौरान किसी भी गलती के मामले में डिवाइस का परीक्षण किया जा सके।

आगे देख रहे हैं
उद्योग के लिए एक चुनौती चिप प्रौद्योगिकी (I/O काउंट/आकार/प्लेसमेंट/स्पेसिंग, I/O स्पीड, आंतरिक सर्किट काउंट/स्पीड/पावर, थर्मल कंट्रोल, आदि) में तेजी से प्रगति को बनाए रखना है। परीक्षण उपकरणों को लगातार अपग्रेड करें। इसलिए, आधुनिक डीएफटी तकनीकों को ऐसे विकल्प पेश करने पड़ते हैं जो अगली पीढ़ी के चिप्स और असेंबलियों को मौजूदा परीक्षण उपकरणों पर परीक्षण करने की अनुमति देते हैं और/या नए परीक्षण उपकरणों के लिए आवश्यकताओं/लागत को कम करते हैं। नतीजतन, डीएफटी तकनीकों को लगातार अद्यतन किया जा रहा है, जैसे कि संपीड़न को शामिल करना, यह सुनिश्चित करने के लिए कि परीक्षण के तहत उत्पादों के लिए लागत लक्ष्य द्वारा निर्धारित कुछ सीमाओं के भीतर परीक्षक आवेदन समय रहता है।

परीक्षण संचालित विकास
टेस्ट-संचालित विकास | टेस्ट-ड्रिवेन डेवलपमेंट (टीडीडी) आपकी मुख्य कार्यक्षमता लिखने से पहले परीक्षण लिखने की प्रक्रिया है। सॉफ़्टवेयर डेवलपर यह सुनिश्चित करने के लिए टीडीडी पद्धति का उपयोग करते हैं कि कोड लिखा गया है एक अधिक तार्किक और मॉड्यूलर तरीका है, इसलिए कोड को लाइन के नीचे और परीक्षण करना आसान बनाता है।

संक्षेप में, टीडीडी को निम्नलिखित चरणों में तोड़ा जा सकता है:

DFT अंततः TDD पद्धति का पालन करने का उप-उत्पाद है।
 * 1) परियोजना को कार्यात्मक मॉड्यूल या "इकाइयों" में तोड़ना।
 * 2) इनमें से प्रत्येक इकाई के इंटरफेस के बारे में सोचना।
 * 3) इन इकाइयों के वांछित व्यवहार का निर्धारण और उन्हें त्रुटियों को कैसे संभालना चाहिए।
 * 4) लेखन परीक्षण जो इस व्यवहार की जांच करते हैं।
 * 5) अंत में इस व्यवहार को लागू करने और परीक्षण पास सुनिश्चित करने के लिए सॉफ्टवेयर को लागू करना।

निदान
विशेष रूप से उन्नत अर्धचालक प्रौद्योगिकियों के लिए, यह उम्मीद की जाती है कि प्रत्येक निर्मित वेफर पर कुछ चिप्स में दोष होते हैं जो उन्हें गैर-कार्यात्मक बना देते हैं। परीक्षण का प्राथमिक उद्देश्य उन गैर-कार्यात्मक चिप्स को पूरी तरह कार्यात्मक लोगों से ढूंढना और अलग करना है, जिसका अर्थ है कि परीक्षण के तहत एक गैर-कार्यात्मक चिप से परीक्षक द्वारा कैप्चर की गई एक या अधिक प्रतिक्रियाएं अपेक्षित प्रतिक्रिया से भिन्न होती हैं। परीक्षण में विफल होने वाले चिप्स का प्रतिशत, इसलिए उस चिप प्रकार के लिए अपेक्षित कार्यात्मक उपज से निकटता से संबंधित होना चाहिए। हकीकत में, हालांकि, यह असामान्य नहीं है कि पहली बार परीक्षण मंजिल पर पहुंचने वाले नए चिप प्रकार के सभी चिप्स विफल हो जाते हैं (तथाकथित शून्य-उपज स्थिति)। उस स्थिति में, चिप्स को डिबग प्रक्रिया से गुजरना पड़ता है जो शून्य-उपज की स्थिति के कारण की पहचान करने का प्रयास करता है। अन्य मामलों में, टेस्ट फॉल-आउट (परीक्षण विफल होने का प्रतिशत) अपेक्षा से अधिक/स्वीकार्य हो सकता है या अचानक उतार-चढ़ाव हो सकता है। फिर से, अत्यधिक परीक्षण गिरावट के कारण की पहचान करने के लिए चिप्स को एक विश्लेषण प्रक्रिया के अधीन किया जाना है।

दोनों ही मामलों में, अंतर्निहित समस्या की प्रकृति के बारे में महत्वपूर्ण जानकारी छिपी हो सकती है जिस तरह से परीक्षण के दौरान चिप्स विफल हो जाते हैं। बेहतर विश्लेषण की सुविधा के लिए, एक साधारण पास/असफल से परे अतिरिक्त असफल जानकारी को एक असफल लॉग में एकत्र किया जाता है। विफल लॉग में आम तौर पर कब (उदाहरण के लिए, परीक्षक चक्र), कहां (उदाहरण के लिए, किस परीक्षक चैनल पर), और कैसे (उदाहरण के लिए, तर्क मान) परीक्षण विफल होने के बारे में जानकारी होती है। निदान विफल लॉग से प्राप्त करने का प्रयास करता है जिस पर चिप के अंदर तार्किक/भौतिक स्थान समस्या की सबसे अधिक संभावना है। डायग्नोस्टिक्स प्रक्रिया, जिसे वॉल्यूम डायग्नोस्टिक्स कहा जाता है, के माध्यम से बड़ी संख्या में विफलताओं को चलाकर, व्यवस्थित विफलताओं की पहचान की जा सकती है।

कुछ मामलों में (उदाहरण के लिए, मुद्रित सर्किट बोर्ड, मल्टी-चिप मॉड्यूल (एमसीएम), एम्बेडेड या स्टैंड-अलोन मेमोरी) परीक्षण के तहत एक असफल सर्किट की मरम्मत करना संभव हो सकता है। उस प्रयोजन के लिए डायग्नोस्टिक्स को जल्दी से विफल इकाई का पता लगाना चाहिए और विफल इकाई की मरम्मत / बदलने के लिए एक कार्य-आदेश बनाना चाहिए।

DFT दृष्टिकोण कमोबेश निदान-अनुकूल हो सकते हैं। डीएफटी के संबंधित उद्देश्य विफल डेटा संग्रह और निदान को एक हद तक सुविधाजनक/सरल बनाना है जो बुद्धिमान विफलता विश्लेषण (एफए) नमूना चयन को सक्षम कर सकता है, साथ ही निदान और एफए की लागत, सटीकता, गति और थ्रूपुट में सुधार कर सकता है।

स्कैन डिजाइन
चिप इनपुट से परीक्षण डेटा को परीक्षण के तहत आंतरिक सर्किट (संक्षेप में CUTs) तक पहुंचाने और उनके आउटपुट को देखने के लिए सबसे आम तरीका स्कैन-डिज़ाइन कहलाता है। स्कैन-डिज़ाइन में, डिज़ाइन में रजिस्टर (फ्लिप-फ्लॉप या लैच) एक या अधिक स्कैन श्रृंखलाओं में जुड़े होते हैं, जिनका उपयोग चिप के आंतरिक नोड्स तक पहुंच प्राप्त करने के लिए किया जाता है। परीक्षण पैटर्न को स्कैन श्रृंखला (श्रृंखलाओं) के माध्यम से स्थानांतरित किया जाता है, कार्यात्मक घड़ी संकेतों को कैप्चर चक्र के दौरान सर्किट का परीक्षण करने के लिए कार्यात्मक घड़ी संकेतों को स्पंदित किया जाता है, और फिर परिणाम चिप आउटपुट पिन में स्थानांतरित कर दिए जाते हैं और अपेक्षित अच्छे मशीन परिणामों के मुकाबले तुलना की जाती है।

स्कैन तकनीकों के सरल अनुप्रयोग के परिणामस्वरूप लंबे समय तक परीक्षक समय और स्मृति आवश्यकताओं के साथ बड़े वेक्टर सेट हो सकते हैं। परीक्षण संपीड़न तकनीक चिप पर स्कैन इनपुट को डीकंप्रेस करके और परीक्षण आउटपुट को संपीड़ित करके इस समस्या का समाधान करती है। बड़े लाभ संभव हैं क्योंकि किसी विशेष परीक्षण वेक्टर को आमतौर पर केवल स्कैन श्रृंखला बिट्स के एक छोटे से अंश को सेट और/या जांचने की आवश्यकता होती है।

स्कैन डिज़ाइन का आउटपुट सीरियल वेक्टर फॉर्मेट (एसवीएफ) जैसे रूपों में प्रदान किया जा सकता है, जिसे परीक्षण उपकरण द्वारा निष्पादित किया जाना है।

डीएफटी सुविधाओं का उपयोग करके डीबग करें
"गो/नो गो" परीक्षण के निर्माण के लिए उपयोगी होने के अलावा, स्कैन चेन का उपयोग चिप डिजाइनों को "डीबग" करने के लिए भी किया जा सकता है। इस संदर्भ में, चिप का प्रयोग सामान्य "कार्यात्मक मोड" में किया जाता है (उदाहरण के लिए, एक कंप्यूटर या मोबाइल-फोन चिप असेंबली भाषा निर्देशों को निष्पादित कर सकता है)। किसी भी समय, चिप घड़ी को रोका जा सकता है, और चिप को "परीक्षण मोड" में फिर से कॉन्फ़िगर किया जा सकता है। इस बिंदु पर स्कैन श्रृंखलाओं के उपयोग से पूर्ण आंतरिक स्थिति को बाहर निकाला जा सकता है, या किसी वांछित मान पर सेट किया जा सकता है। डिबग की सहायता के लिए स्कैन के एक अन्य उपयोग में सभी मेमोरी तत्वों को प्रारंभिक अवस्था में स्कैन करना और फिर सिस्टम डीबग करने के लिए कार्यात्मक मोड पर वापस जाना शामिल है। कई घड़ी चक्रों से गुजरे बिना सिस्टम को एक ज्ञात स्थिति में लाने का लाभ है। क्लॉक कंट्रोल सर्किट के साथ स्कैन चेन का यह उपयोग "डिबग के लिए डिज़ाइन" या "डिबगबिलिटी के लिए डिज़ाइन" नामक लॉजिक डिज़ाइन का एक संबंधित उप-अनुशासन है।

यह भी देखें

 * स्वचालित परीक्षण उपकरण
 * स्वचालित परीक्षण पैटर्न पीढ़ी
 * बिष्ट
 * X . के लिए डिज़ाइन
 * गलती ग्रेडिंग
 * Iddq परीक्षण
 * जेटीजी

संदर्भ

 * IEEE Std 1149.1 (JTAG) Testability Primer A technical presentation on Design-for-Test centered on JTAG and Boundary Scan
 * VLSI Test Principles and Architectures, by L.T. Wang, C.W. Wu, and X.Q. Wen, Chapter 2, 2006. Elsevier.
 * Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin and Scheffer, ISBN 0-8493-3096-3 A survey of the field of electronic design automation. This summary was derived (with permission) from Vol I, Chapter 21, Design For Test, by Bernd Koenemann.

इस पृष्ठ में अनुपलब्ध आंतरिक कड़ियों की सूची

 * विशिष्ट एकीकृत परिपथ आवेदन
 * डिजिटल डाटा
 * आंकड़े
 * के माध्यम से (इलेक्ट्रॉनिक्स)
 * संवहन दस्तावेज़ स्वरूप
 * विनिर्माण क्षमता के लिए डिजाइन (आईसी)
 * सिलिकॉन सत्यापन पोस्ट करें
 * मास्क डेटा तैयारी
 * असफलता विश्लेषण
 * रजिस्टर ट्रांसफर लेवल
 * सी (प्रोग्रामिंग भाषा)
 * यात्रा
 * मांग
 * उत्पाद आवश्यकता दस्तावेज़
 * बाज़ार अवसर
 * जीवन का अंत (उत्पाद)
 * निर्देश समुच्चय
 * तर्क अनुकरण
 * सिग्नल की समग्रता
 * डिजाइन नियम की जाँच
 * टाइमिंग क्लोजर
 * औपचारिक तुल्यता जाँच
 * सामान्य केन्द्रक
 * ऑप एंप
 * मेंटर ग्राफिक्स
 * एकीकृत परिपथों और प्रणालियों के कंप्यूटर सहायता प्राप्त डिजाइन पर आईईईई लेनदेन
 * असफलता विश्लेषण
 * एन पी-सम्पूर्ण
 * परीक्षण वेक्टर
 * controllability
 * observability
 * प्रशंसक एल्गोरिदम
 * कूट-यादृच्छिक
 * पंक्ति का पिछला अंत
 * बांड विशेषता

बाहरी संबंध

 * Boundary-Scan Chain Design
 * Board Level Design
 * Design for Testability Guidelines