डिले-लॉक लूप

इलेक्ट्रॉनिक्स में, एक देरी-लॉक लूप (डीएलएल) एक चरण-लॉक लूप (पीएलएल) के समान एक छद्म-डिजिटल इलेक्ट्रॉनिक्स सर्किट है, जिसमें मुख्य अंतर एक आंतरिक वोल्टेज-नियंत्रित ऑसिलेटर की अनुपस्थिति है, जिसे देरी लाइन द्वारा प्रतिस्थापित किया जाता है।

एक डीएलएल का उपयोग क्लॉक सिग्नल के चरण को बदलने के लिए किया जा सकता है (आवधिक फ़ंक्शन तरंग के साथ एक सिग्नल), आमतौर पर एकीकृत सर्किट की 'क्लॉक राइज'-टू-''डेटा आउटपुट वैलिड' टाइमिंग विशेषताओं को बढ़ाने के लिए (जैसे गतिशील रैंडम-एक्सेस मेमोरी डिवाइस के रूप में)। DLL का उपयोग घड़ी की वसूली  (CDR) के लिए भी किया जा सकता है। बाहर से, एक DLL को एक डिजिटल सर्किट के क्लॉक पाथ में रखे गए एक नकारात्मक विलंब गेट के रूप में देखा जा सकता है।

डीएलएल का मुख्य घटक एक देरी श्रृंखला है जो आउटपुट-टू-इनपुट से जुड़े कई देरी गेट्स से बना है। श्रृंखला का इनपुट (और इस प्रकार डीएलएल का) उस घड़ी से जुड़ा है जिसे नकारात्मक रूप से विलंबित किया जाना है। विलंब श्रृंखला के प्रत्येक चरण से एक बहुसंकेतक जुड़ा हुआ है; नकारात्मक विलंब प्रभाव उत्पन्न करने के लिए एक नियंत्रण सर्किट स्वचालित रूप से इस मल्टीप्लेक्सर के चयनकर्ता को अपडेट करता है। DLL का आउटपुट परिणामी, नकारात्मक रूप से विलंबित क्लॉक सिग्नल है। [[File:Delay locked loop, 0th order type 0 and 1st order type 1.png|thumb|center|660px|The delay locked loop is a variable delay line whose delay is locked to the duration of the period of a reference clock.

Depending on the signal processing element in the loop (a flat amplifier or an integrator), the DLL loop can be of 0th order type 0 or of 1st order type 1.]]DLL और PLL के बीच अंतर देखने का दूसरा तरीका यह है कि DLL एक चर चरण (= विलंब) ब्लॉक का उपयोग करता है, जबकि एक PLL एक चर आवृत्ति ब्लॉक का उपयोग करता है।

एक डीएलएल एक त्रुटि संकेत उत्पन्न करने के लिए इनपुट क्लॉक के साथ अपने अंतिम आउटपुट के चरण की तुलना करता है जो तब एकीकृत होता है और सभी देरी तत्वों को नियंत्रण के रूप में वापस खिलाया जाता है। नियंत्रण संकेत रखते हुए एकीकरण त्रुटि को शून्य पर जाने की अनुमति देता है, और इस प्रकार देरी, जहां उन्हें चरण लॉक के लिए होना चाहिए। चूंकि नियंत्रण संकेत सीधे चरण को प्रभावित करता है, यह सब आवश्यक है।

एक पीएलएल एक त्रुटि संकेत उत्पन्न करने के लिए आने वाले सिग्नल के साथ अपने ऑसीलेटर के चरण की तुलना करता है जिसे वोल्टेज-नियंत्रित ऑसीलेटर के लिए नियंत्रण सिग्नल बनाने के लिए एकीकृत किया जाता है। नियंत्रण संकेत थरथरानवाला की आवृत्ति को प्रभावित करता है, और चरण आवृत्ति का अभिन्न अंग है, इसलिए दूसरा एकीकरण अनिवार्य रूप से थरथरानवाला द्वारा ही किया जाता है।

नियंत्रण प्रणाली शब्दजाल में, डीएलएल क्रम में और पीएलएल के संबंध में टाइप में एक लूप है, क्योंकि इसमें नियंत्रित ब्लॉक में 1/एस कारक की कमी है: देरी लाइन में एक ट्रांसफर फ़ंक्शन चरण-आउट/चरण है -इनमें केवल एक स्थिरांक है, इसके बजाय VCO ट्रांसफर फ़ंक्शन G हैVCO/एस। पिछले वाक्यों में की गई तुलना में (जो उस आंकड़े के अनुरूप है जहां इंटीग्रेटर, न कि फ्लैट गेन का उपयोग किया जाता है), DLL पहले क्रम का एक लूप है और टाइप 1 और दूसरे क्रम का PLL और टाइप 2 है। बिना त्रुटि संकेत का एकीकरण, DLL 0वां क्रम और प्रकार 0 होगा, और PLL पहला क्रम और प्रकार 1 होगा।

विलंब श्रृंखला में तत्वों की संख्या सम होनी चाहिए, अन्यथा श्रृंखला के मध्यवर्ती नोड्स पर घड़ी का कर्तव्य चक्र अनियमित हो सकता है।

यदि 2N +1 चरणों की विषम-संख्या थी, तो 50% कर्तव्य-चक्र कई बार N/(2N+1) बन जाएगा, कई बार (N+1)/(2N+1), घबराहट के बाद सही ताला के अनुरूप मूल्य के आसपास त्रुटि संकेत।

2N को DLL श्रृंखला के चरणों की संख्या कहते हुए, यह देखना आसान है कि ऊपर दिया गया आंकड़ा DLL से PLL में बदल जाएगा, उसी चरण और आवृत्ति पर लॉक हो जाएगा, यदि निम्नलिखित संशोधन किए गए थे: परिणामी श्रृंखला पिछली श्रृंखला की देरी के बराबर अवधि के साथ एक अंगूठी थरथरानवाला बन जाती है, और लूप उसी संदर्भ घड़ी को समान स्तर के त्रुटि संकेत के साथ लॉक करता है।
 * चरणों की संख्या को दो से विभाजित करना
 * चरणों में से एक को उलटा बनाना
 * संदर्भ घड़ी के बजाय चरणों की श्रृंखला के इनपुट को उसके आउटपुट से जोड़ना।

लूप क्रम और प्रकार दोनों एक-एक करके बढ़ाए जाते हैं। आगे यह टिप्पणी की जा सकती है कि, ऐसे मामले में जहां फ्लैट गेन के बजाय इंटीग्रेटर को चुना जाता है, जो पीएलएल प्राप्त किया जा सकता है वह अस्थिर है।

चरण बदलाव को या तो निरपेक्ष रूप से (विलंब श्रृंखला गेट इकाइयों में), या घड़ी की अवधि के अनुपात के रूप में, या दोनों के रूप में निर्दिष्ट किया जा सकता है।

यह भी देखें

 * फेज-लॉक लूप (PLL)
 * डिजिटल घड़ी प्रबंधक (डीसीएम)
 * घड़ी संकेत

संदर्भ
The Delay Lock Loop has been derived by J.J. Spilker, JR. and D.T. Magill, "The delay-lock discriminator--an optimum tracking device," Proc. IRE, vol.49, pp. 1403–1416, September 1961.