फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स)

इलेक्ट्रॉनिक्स में फ्लिप-फ्लॉप या लैच इलेक्ट्रॉनिक परिपथ है। जिसमें दो स्टेबल स्टेट होते हैं और इसका उपयोग स्टेट की जानकारी को संग्रहीत करने के लिए बाई स्टेबल मल्टीब्रेटर का उपयोग किया जा सकता है। परिपथ को एक या अधिक नियंत्रण इनपुट पर संचालित सिग्नलबं द्वारा स्टेट को बदलने के लिए बनाया जा सकता है और इसमें एक या दो आउटपुट होंगे। यह सीक्वेंसिअल लॉजिक में मूलभूत भंडारण तत्व है। फ्लिप-फ्लॉप और लैच कंप्यूटर, संचार और अनेक अन्य प्रकार के प्रणालियों में उपयोग किए जाने वाले डिजिटल इलेक्ट्रॉनिक्स प्रणाली के मौलिक निर्माण ब्लॉक हैं।

फ्लिप-फ्लॉप और लैच का उपयोग डेटा भंडारण तत्वों के रूप में किया जाता है। फ्लिप-फ्लॉप उपकरण है। जो डेटा के बिट (बाइनरी डिजिट) को संग्रहीत करता है। इसके दो स्टेटों में से एक का प्रतिनिधित्व करता है और दूसरा शून्य का प्रतिनिधित्व करता है। इस प्रकार के डेटा स्टोरेज का उपयोगस्टेट (कंप्यूटर साइंस) के भंडारण के लिए किया जा सकता है और इस प्रकार के परिपथ को इलेक्ट्रॉनिक्स में सीक्वेंसिअल लॉजिक के रूप में वर्णित किया गया है। जब परिमित-स्टेट मशीन में उपयोग किया जाता है, तब आउटपुट और अगली स्टेट न केवल इसके वर्तमान इनपुट पर, किंतु इसकी वर्तमान स्टेट (और इसलिए पिछले इनपुट) पर भी निर्भर करती है। इसका उपयोग पल्स की गिनती के लिए भी किया जा सकता है और कुछ संदर्भ समय सिग्नल के लिए वैरिएबल टाइम्ड इनपुट सिग्नल को सिंक्रनाइज़ करने के लिए भी किया जा सकता है।

फ्लिप-फ्लॉप या तब स्तर-ट्रिगर (एसिंक्रोनस, पारदर्शी या अपारदर्शी) या एज-ट्रिगर (सिंक्रोनस, या क्लॉक सिग्नल) हो सकते हैं। फ्लिप-फ्लॉप शब्द ने ऐतिहासिक रूप से उदारतापूर्वक दोनों स्तर-ट्रिगर और एज-ट्रिगर परिपथ के लिए संदर्भित किया है। जो गेट्स का उपयोग करके डेटा को संग्रहीत करते हैं। आधुनिक लेखकों ने फ्लिप-फ्लॉप शब्द को विशेष रूप से किनारे-ट्रिगर भंडारण तत्वों के लिए और लैच को लेवल-ट्रिगर वाले तत्वों के लिए सुरक्षित रखा है। अस्पष्टता से बचने के लिए "एज-ट्रिगर" और "लेवल-ट्रिगर" शब्दों का उपयोग किया जा सकता है।

जब लेवल-ट्रिगर लैच इनेबल होता है। तब यह पारदर्शी हो जाता है, किन्तु एज-ट्रिगर फ्लिप-फ्लॉप का आउटपुट केवल क्लॉक-एज पर बदलता है (या तो धनात्मक या ऋणात्मक जा रहा है)।

विभिन्न प्रकार के फ्लिप-फ्लॉप और लैच एकीकृत सर्किट के रूप में सामान्यतः प्रति चिप अनेक तत्वों के साथ उपलब्ध हैं। उदाहरण के लिए 74HC75 7400 श्रृंखला में चार गुनी पारदर्शी लैच है।

इतिहास
प्रथम इलेक्ट्रॉनिक फ्लिप-फ्लॉप का आविष्कार 1918 में ब्रिटिश भौतिक विज्ञानी विलियम एक्लेस (भौतिक विज्ञानी) और एफ डब्ल्यू जॉर्डन द्वारा किया गया था। इसे प्रारंभ में एक्लेस-जॉर्डन ट्रिगर परिपथ कहा जाता था और इसमें दो सक्रिय तत्व (वैक्यूम ट्यूब) सम्मिलित थे। इस डिजाइन का उपयोग 1943 के ब्रिटिश कोलोसस कंप्यूटर में किया गया था और इस प्रकार के परिपथ और उनके ट्रांजिस्टर किए गए संस्करण एकीकृत परिपथ की प्रारम्भ के पश्चात भी कंप्यूटर में सामान्य थे, चूकी लॉजिक गेट्स से बने फ्लिप-फ्लॉप भी वर्तमान सामान्य हैं।  प्रारंभिक फ्लिप-फ्लॉप को ट्रिगर परिपथ या मल्टीविब्रेटर के रूप में विभिन्न रूप से जाना जाता था।

पी एल लिंडले के अनुसार, यूएस जेट प्रोपल्शन लेबोरेटरी के इंजीनियर नीचे दिए गए फ्लिप-फ्लॉप प्रकार (SR डी टी जेके) को पहली बार मॉन्टगोमरी फिस्टर द्वारा कंप्यूटर डिजाइन पर 1954 के यूसीएलए पाठ्यक्रम में चर्चा की गई थी और फिर उनके सामने दिखाई दिए।डिजिटल कंप्यूटरों के लॉजिकल डिजाइन बुक करें। लिंडले उस समय एल्ड्रेड नेल्सन के अनुसार ह्यूजेस एयरक्राफ्ट में काम कर रहे थे, जिन्होंने फ्लिप-फ्लॉप के लिए जेके शब्द गढ़ा था, जो दोनों इनपुट्स ( लॉजिकल) पर होने पर स्टेटों को बदल दिया था। अन्य नामों को फिस्टर द्वारा बनाया गया था। वह नीचे दी गई कुछ परिभाषाओं से थोड़ा भिन्न होते हैं। लिंडले बताते हैं कि उन्होंने एल्ड्रेड नेल्सन से जेके फ्लिप-फ्लॉप की कहानी सुनी, जो ह्यूजेस एयरक्राफ्ट में काम करते समय इस शब्द के लिए उत्तरदायी है। उस समय ह्यूजेस में उपयोग में फ्लिप-फ्लॉप सभी प्रकार के थे। जिन्हें जे-के के रूप में जाना जाता था। लॉजिकल प्रणाली को डिजाइन करने में नेल्सन ने फ्लिप-फ्लॉप इनपुट्स को पत्र प्रदान किये हैं। जो निम्नानुसार हैं: #1:A & B, #2: C & D, #3: E & F, #4: G & H, #5:J & K। नेल्सन ने 1953 में दिए गए पेटेंट आवेदन में नोटेशन j-इनपुट और k-इनपुट का उपयोग किया।

कार्यान्वयन
पारदर्शी या अतुल्यकालिक कुंडी को क्रॉस-युग्मित इनवर्टिंग तत्वों की जोड़ी के साथ बनाया जा सकता है। वैक्यूम ट्यूब, द्विध्रुवी ट्रांजिस्टर, फील्ड इफ़ेक्ट ट्रांजिस्टर, इनवर्टर और इनवर्टिंग लॉजिक गेट्स आदि सभी का उपयोग पार्शियल परिपथ में किया गया है।

क्लॉक्ड फ्लिप-फ्लॉप विशेष रूप से सिंक्रोनस प्रणाली के लिए डिज़ाइन किए गए हैं। ऐसे उपकरण समर्पित क्लॉक सिग्नल (जिसे क्लॉकिंग, पल्सिंग या स्ट्रोबिंग के रूप में जाना जाता है) के ट्रांजीशन को छोड़कर अपने इनपुट को अनदेखा कर देते हैं। क्लॉकिंग के कारण फ्लिप-फ्लॉप या तो बदल जाता है या ट्रांजीशन के समय इनपुट सिग्नल के मूल्यों के आधार पर अपने आउटपुट सिग्नल को बनाए रखता है। कुछ फ्लिप-फ्लॉप क्लॉक के बढ़ते किनारे पर आउटपुट बदलते हैं और अन्य फल्लिंग एज पर भी आउटपुट बदलते है।

चूँकि प्राथमिक प्रवर्धन चरण विपरीत होते हैं, इसलिए आवश्यक गैर-इनवर्टिंग एम्पलीफायर बनाने के लिए दो लेवल्स को क्रमिक रूप से (कैस्केड के रूप में) जोड़ा जा सकता है। इस कॉन्फ़िगरेशन में प्रत्येक एम्पलीफायर को अन्य इनवर्टिंग एम्पलीफायर के लिए सक्रिय इनवर्टिंग फीडबैक नेटवर्क के रूप में माना जा सकता है। इस प्रकार दोनों चरण गैर-इनवर्टिंग लूप में जुड़े हुए हैं, चूकी परिपथ आरेख सामान्यतः सममित क्रॉस-युग्मित जोड़ी के रूप में खींचा जाता है (दोनों चित्र प्रारभ में एक्लेस-जॉर्डन पेटेंट में प्रस्तुत किए गए हैं)।

फ्लिप-फ्लॉप प्रकार
फ्लिप-फ्लॉप को सामान्य प्रकारों में विभाजित किया जा सकता है: SR (सेट-रिसेट), D (डेटा या डिले ), T (टॉगल) और JK। किसी विशेष प्रकार के व्यवहार को वर्णित किया जा सकता है। जिसे विशेषता समीकरण कहा जाता है, जो अगले (अर्थात अगली क्लॉक पल्स के पश्चात) आउटपुट प्राप्त करता है, $Q_{next}$ इनपुट सिग्नल (S) और वर्तमान आउटपुट $$Q$$ के संदर्भ में प्रयोग होता है।

सिंपल सेट-रेसेट लैच
बिल्डिंग ब्लॉक के रूप में स्टेटिक गेट्स का उपयोग करते समय सबसे मौलिक लैच सरल SR लैच है। जहां S और R सेट और रिसेट के लिए खड़े होते हैं। इसका निर्माण क्रॉस-युग्मित नोर गेट या एनएएनडी गेट लॉजिक गेट्स की जोड़ी से किया जा सकता है। संग्रहीत बिट आउटपुट चिह्नित Q पर उपस्थित है।

SR NOR लैच
जबकि S और R इनपुट दोनों कम हैं, प्रतिक्रिया Q और $\overline{Q}$ निरंतर स्टेट में आउटपुट के साथ बनाए रखता है। यदि S (सेट) को उच्च स्पंदित किया जाता है, जबकि R (रिसेट) कम आयोजित किया जाता है। तब Q आउटपुट को उच्च स्तर पर रखा जाता है और जब S के कम पर लौटता है, तब Q आउटपुट को उच्च स्तर पर रखा जाता है। इसी प्रकार यदि R को उच्च स्पंदित किया जाता है, जबकि S को कम रखा जाता है, तब Q आउटपुट को कम करने के लिए वाध्य किया जाता है और जब R कम पर लौटता है, तब कम रहता है।


 * {| class="wikitable" style="text-align:center;"

! colspan="4" | विशेषता सारिणी ! colspan="4" | एक्सिटेसन सारिणी ! S !! R !! Qnext !! Action ! Q !! Qnext !! S !! R नोट: X का अर्थ है कि अन्य आवश्यकतानहीं है अर्थात 0 या 1 मान्य मान है।
 * + SR लैच ऑपरेशन
 * 0 || 0 || Q || होल्ड स्टेट
 * 0 || 0 || 0 || X
 * 0 || 1 || 0 || रिसेट
 * 0 || 1 || 1 || 0
 * 1 || 0 || 1 || सेट
 * 1 || 0 || 0 || 1
 * 1 || 1 || X || अनुमति नही
 * 1 || 1 || X || 0
 * }
 * 1 || 1 || X || अनुमति नही
 * 1 || 1 || X || 0
 * }
 * }

R = S = 1 संयोजन को 'प्रतिबंधित संयोजन' या 'निषिद्ध स्टेट' कहा जाता है क्योंकि दोनों न ही गेट्स के रूप में फिर आउटपुट शून्य, यह लॉजिकल समीकरण Q = not 'Q' को विच्छेदित करता है। यह संयोजन परिपथ में भी अनुचित है। जहां दोनों इनपुट साथ कम हो सकते हैं (अर्थात रखने के लिए प्रतिबंधित से ट्रांजीशन)। गेट्स (रेस की स्टेट) के मध्य प्रसार समय संबंधों के आधार पर आउटपुट 1 या 0 पर लॉक होगा।प्रतिबंधित संयोजन को दूर करने के लिए, कोई भी इनपुट में गेट जोड़ सकता है। जो गैर-प्रतिबंधित संयोजनों में से एक के लिए परिवर्तित होगा। वो हो सकता है:


 * Q = 1 (1, 0)- S (डोमिनेटेड) के रूप में संदर्भित किया गया
 * Q = 0 (0, 1)- R (डोमिनेटेड) के रूप में संदर्भित किया गया

यह लगभग प्रत्येक प्रोग्रामेबल लॉजिक कंट्रोलर में किया जाता है।
 * स्टेट रखें (0, 0) E-लैच के रूप में संदर्भित

वैकल्पिक रूप से, प्रतिबंधित संयोजन आउटपुट को टॉगल करने के लिए बनाया जा सकता है। परिणाम JK लैच प्राप्त होता है।

SR लैच के लिए विशेषता समीकरण है: अन्य अभिव्यक्ति है:
 * $$Q_\text{next} = \bar{R}Q + \bar{R}S$$ या $$Q_\text{next} = \bar{R}(Q + S).$$
 * $$Q_\text{next} = S + \bar{R}Q$$ साथ $$SR = 0$$

$\overline{SR}$ NAND लैच
नीचे दिखाया गया परिपथ मूल NAND लैच है। इनपुट सामान्यतः सेट और रीसेट के लिए क्रमशः S और R प्रदान किए जाते हैं क्योंकि NAND इनपुट को सामान्य रूप से लॉचिंग 1 को प्रभावित करने से बचने के लिए लॉजिक 1 होना चाहिए, इनपुट को इस परिपथ (या सक्रिय कम) में विपरीत माना जाता है।

परिपथ नियंत्रित इनपुट सिग्नलन को बदलने के पश्चात भी अपनी लॉजिकल स्टेट को याद रखने और बनाए रखने के लिए प्रतिक्रिया का उपयोग करता है। जब S और R इनपुट दोनों उच्च होते हैं, तब प्रतिक्रिया पिछले स्टेट में Q आउटपुट को बनाए रखती है।

SR AND-OR लैच
शिक्षण दृष्टिकोण से क्रॉस-युग्मित घटकों (ट्रांजिस्टर, गेट्स, ट्यूब, आदि) की जोड़ी के रूप में तैयार किए गए SR लैच को अधिकांशतः प्रारंभिक लोगो के लिए समझना कठिन होता है। क्रॉस-कपलिंग के स्थान पर एकल प्रतिक्रिया लूप के रूप में लैच को खींचने के लिए सरल उपाय है।निम्नलिखित SR लैच है। जो AND गेट के साथ इन्वर्टर (लॉजिक गेट) इनपुट और OR गेट के साथ बनाया गया है। ध्यान दें कि इन्वर्टर को लैच कार्यक्षमता के लिए आवश्यक नहीं है, किंतु दोनों इनपुट को उच्च सक्रिय बनाने के लिए है।
 * {| class="wikitable"

! S !! R !! कार्य ध्यान दें कि SR AND-OR लैच का लाभ है कि S = 1, R = 1 अच्छी प्रकार से परिभाषित है। SR AND-OR लैच के उपरोक्त संस्करण में यह S सिग्नल पर R सिग्नल को प्राथमिकता देता है। यदि S से अधिक R की प्राथमिकता की आवश्यकता है, तब यह आउटपुट Q को AND गेट के आउटपुट के स्थान पर आउटपुट OR को कनेक्ट करके प्राप्त किया जा सकता है।
 * + SR AND-OR लैच ऑपरेशन
 * 0 || 0 || कोई परिवर्तन नहीं
 * 1 || 0 || Q = 1
 * X || 1 || Q = 0
 * }
 * X || 1 || Q = 0
 * }
 * }

SR AND-OR लैच को समझना सरल है, क्योंकि दोनों गेटों की विभिन्नता को समझाया जा सकता है। जब S या R सेट नहीं किया जाता है, तब OR गेट और AND गेट दोनों होल्ड मोड में होते हैं, अर्थात उनका आउटपुट फीडबैक लूप से इनपुट है। जब इनपुट S = 1 तब OR गेट का आउटपुट 1 हो जाता है, फीडबैक लूप (सेट मोड) से अन्य इनपुट की देखरेख किए बिना ही प्रयोग किया जाता है। जब इनपुट R = 1 तब AND गेट का आउटपुट 0 हो जाता है, तब फीडबैक लूप (रीसेट मोड) से अन्य इनपुट की देखरेख किए बिना ही प्रयोग करते है और चूंकि आउटपुट Q सीधे AND गेट के आउटपुट से जुड़ा हुआ है, इसलिए R की प्राथमिकता S है। क्रॉस-युग्मित गेट के रूप में खींची गई कुंडी कम सहज लग सकती है, क्योंकि गेट का व्यवहार दूसरे गेट के साथ जुड़ा हुआ प्रतीत होता है।

ध्यान दें कि SR AND-OR लैच को SR में बदल दिया जा सकता है और न ही लॉजिक परिवर्तनों का उपयोग करके लैच या गेट के आउटपुट को इनवर्ट करना और गेट का दूसरा इनपुट और इन दो जोड़े गए इनवर्टर के मध्य विपरीत Q आउटपुट को कनेक्ट करना; डी मॉर्गन के नियम.के अनुसार दोनों इनपुट AND के साथ और NOR गेट के सामान्तर होने वाले गेट के साथ प्रयोग होता है।

JK लैच
JK लैच, JK फ्लिप-फ्लॉप की तुलना में बहुत कम अधिकांशतः उपयोग किया जाता है। JK लैच निम्न स्टेट सारणी का अनुसरण करती है।


 * {| class=wikitable

! J !! K !! Qnext !! कमेंट इसलिए JK लैच, SR लैच है। जो 11 के इनपुट संयोजन को पास करने पर इसके आउटपुट (0 और 1 के मध्य दोलन) को टॉगल करने के लिए बनाई जाती है। JK फ्लिप-फ्लॉप के विपरीत, JK लैच के लिए 11 इनपुट संयोजन बहुत उपयोगी नहीं है क्योंकि कोई क्लॉक नहीं है, जो टॉगलिंग को निर्देशित करती है।
 * + JK लैच ट्रुथ टेबल
 * 0 || 0 || Q               || कोई परिवर्तन नहीं
 * 0 || 1 || 0               || रिसेट
 * 1 || 0 || 1               || सेट
 * 1 || 1 || $\overline{SR}$  || टॉगल
 * }
 * 1 || 0 || 1               || सेट
 * 1 || 1 || $\overline{SR}$  || टॉगल
 * }
 * }

गेटेड लैच और नियमानुसार पारदर्शिता
लैच को पारदर्शी होने के लिए डिज़ाइन किया गया है।अर्थात्, इनपुट सिग्नल परिवर्तन आउटपुट में शीघ्र परिवर्तन का कारण बनते हैं।अतिरिक्त लॉजिक को साधारण पारदर्शी लैच में जोड़ा जा सकता है, जिससे इसे गैर-पारदर्शी या अपारदर्शी बनाया जा सके, जब किसी अन्य इनपुट (इनेबल इनपुट) को मुखर नहीं किया जाता है। जब अनेक पारदर्शी लैच एक-दूसरे का अनुसरण करते हैं, तब इनेबल सिग्नल का उपयोग करते हुए सिग्नल उन सभी के माध्यम से प्रचार कर सकते हैं। चूकी पारदर्शी-लो (या अपारदर्शी-उच्च) लैच के साथ पारदर्शी-उच्च लैच का पालन करके मास्टर-स्लेव फ्लिप-फ्लॉप संचालित किया जाता है।

गेटेड SR लैच
सिंक्रोनस SR लैच (संभवतः क्लॉक की गई SR फ्लिप-फ्लॉप) को 'विपरीत' SR लैच (या 'डायरेक्ट' SR लैच के लिए दूसरे स्तर और गेट्स के दूसरे स्तर के NAND गेट्स को जोड़कर बनाया जा सकता है।

वैकल्पिक रूप से गेटेड SR लैच (नॉन-इनवर्टिंग इनेबल के साथ) SR लैच में दूसरे स्तर के AND गेट्स जोड़कर बनाया जा सकता है।

E हाई (ट्रू करने में इनेबल) के साथ, सिग्नल इनपुट गेट्स के माध्यम से एनकैप्सुलेटेड लैच से गुजर सकते हैं। (0, 0) = को छोड़कर सभी सिग्नल संयोजनों को छोड़कर, फिर शीघ्र (Q, $\overline{S}$) आउटपुट उत्पन्न करता है अर्थात लैच पारदर्शी है।

E- लो (फाल्स को इनेबल करें) के साथ लैच संवृत है (अपारदर्शी) और स्टेट में रहता है। यह अंतिम बार छोड़ दिया गया था, जब E-उच्च था।

इनेबल इनपुट सभवतः क्लॉक सिग्नल होता है, किन्तुअधिक बार पढ़ने या लिखने वाला स्ट्रोब होता है। जब इनेबल इनपुट क्लॉक सिग्नल होता है, तब लैच को लेवल-सेंसिटिव (क्लॉक सिग्नल के स्तर पर) कहा जाता है, जैसा कि नीचे दिए गए फ्लिप-फ्लॉप जैसे एज-सेसिटिव के विपरीत होता है।

गेटेड D लैच
यह लैच इस तथ्य का लाभ उठाती है कि दो सक्रिय इनपुट संयोजनों (01 और 10) में गेटेड SR लैच में, R S का पूरक है। इनपुट NAND चरण दो D इनपुट स्टेटों (0 और 1) को इन दो इनपुट में अगले के लिए संयोजन $\overline{R}$ डेटा इनपुट सिग्नल को इनवर्ट करके लैच परिवर्तित करता है। इनेबल सिग्नल की निम्न स्टेट निष्क्रिय 11 संयोजन का उत्पादन करती है। इस प्रकार गेटेड D-लैच को इनपुट सिंक्रोनस SR लैच के रूप में माना जा सकता है। यह कॉन्फ़िगरेशन प्रतिबंधित इनपुट संयोजन के अनुप्रयोग को रोकता है। इसे पारदर्शी लैच, डेटा लैच या बस गेटेड लैच के रूप में भी जाना जाता है। इसमें डेटा इनपुट और इनेबल सिग्नल (संभवतः क्लॉक या नियंत्रण का नाम) होता है। पारदर्शी शब्द इस तथ्य से आता है कि जब इनेबल इनपुट प्रारभहोता है, तब सिग्नल परिपथ के माध्यम से सीधे इनपुट D से आउटपुट Q तक फैलता है। गेटेड D-लैच भी 'लेवल-सेंसिटिव' हैं, जो कि स्तर के संबंध में क्लॉक या इनेबल सिग्नल है।

पारदर्शी लैच सामान्यतः I/O पोर्ट या अतुल्यकालिक प्रणालियों में, या सिंक्रोनस दो-चरण प्रणालियों (सिंक्रोनस प्रणाली जो दो-चरण क्लॉक का उपयोग करते हैं) के रूप में उपयोग की जाती हैं, जहां विभिन्न क्लॉक लेवल पर काम करने वाली दो लैच मास्टर-स्लेव फ्लिप-फ्लॉप के समान डेटा पारदर्शिता को रोकती हैं।

नीचे दी गई ट्रुथ सारणी से पता चलता है कि जब इनेबल/क्लॉक इनपुट 0 है, तब D इनपुट का आउटपुट पर कोई प्रभाव नहीं पड़ता है। जब E/C अधिक होता है, तब आउटपुट D के सामान्तर होता है।

अर्ल लैच
क्लासिक गेटेड लैच डिजाइनों में कुछ अवांछनीय विशेषताएं हैं। उन्हें डबल-रेल लॉजिक या इन्वर्टर की आवश्यकता होती है। इनपुट-टू-आउटपुट प्रसार तीन गेट डिले तक ले जा सकता है। इनपुट-टू-आउटपुट प्रसार स्थिर नहीं है। कुछ आउटपुट दो गेट डिले लेते हैं, जबकि अन्य तीन लेते हैं।

डिजाइनरों ने विकल्पों की खोज की। सफल विकल्प अर्ल लैच है। इसके लिए केवल एक ही डेटा इनपुट की आवश्यकता होती है, और इसका आउटपुट निरंतर दो गेट डिले लेता है। इसके अतिरिक्त, अर्ल लैच के दो गेट स्तर, कुछ स्थितियों में, लेच को चलाने वाले परिपथ के अंतिम दो गेट स्तरों के साथ विलय कर सकते हैं क्योंकि अनेक सामान्य कम्प्यूटेशनल परिपथ में परत होती है, जिसके पश्चात एएन और परत उनके अंतिम दो स्तरों के रूप में होती है। लैच फलन को विलय करने से कोई अतिरिक्त गेट डिले के साथ लैच को संचालित किया जा सकता है। मर्ज का सामान्रयतः पाइपलाइन वाले कंप्यूटरों के डिजाइन में उपयोग किया जाता है, और वास्तव में मूल रूप से जॉन जी अर्ल द्वारा विकसित किया गया था, जिससे उस उद्देश्य के लिए आईबीएम प्रणाली/360 मॉडल 91 में उपयोग किया जा सके।

अहैजार्ड मुक्त है। यदि मध्य NAND गेट को छोड़ दिया जाता है, तब किसी को ध्रुवीयता पकड़ की लैच मिलती है, जिसका सामान्यतः उपयोग किया जाता है क्योंकि यह लो लॉजिक की मांग करता है। चूकी यह मेटास्टेबिलिटी के लिए अतिसंवेदनशील है।जानकर क्लॉक के सिग्नल को तिरछा करने से खतरे से बच सकते हैं।

D फ्लिप-फ्लॉप
D फ्लिप-फ्लॉप का व्यापक रूप से उपयोग किया जाता है। इसे डेटा या विलंब फ्लिप-फ्लॉप के रूप में भी जाना जाता है।

D फ्लिप-फ्लॉप क्लॉक चक्र के निश्चित भाग (जैसे क्लॉक के बढ़ते किनारे) पर डी-इनपुट के मूल्य को कैप्चर करता है। यह कैप्चर किया गया मूल्य Q आउटपुट बन जाता है। अन्य समय में आउटपुट Q नहीं बदलता है। D फ्लिप-फ्लॉप को मेमोरी सेल, शून्य-ऑर्डर होल्ड, या एनालॉग डेली लाइन के रूप में देखा जा सकता है।

ट्रुथ टेबल:
 * {| class="wikitable" style="text-align:center;"

! क्लॉक      !! D !! Qnext (X बिना देखभाल की स्थिति को प्रदर्शित करता है, जिसका अर्थ है कि सिग्नल अप्रासंगिक है)
 * राईजिंग एज || 0 || 0
 * राईजिंग एज
 * 1 || 1
 * नॉन-राईजिंग
 * X || Q
 * }
 * नॉन-राईजिंग
 * X || Q
 * }

आईसीएस में अधिकांश D-टाइप फ्लिप-फ्लॉप में सेट या रीसेट स्टेट (जो D और क्लॉक इनपुट को अनदेखा करता है) के लिए बाध्य होने की क्षमता होती है, जो कि SR फ्लिप-फ्लॉप की प्रकार है। सामान्यतः अवैध S = R = 1 स्टेट D-टाइप फ्लिप-फ्लॉप में हल की जाती है। S = R = 0 सेट करना फ्लिप-फ्लॉप को ऊपर वर्णित के रूप में व्यवहार करता है। यहाँ अन्य संभावित S और R कॉन्फ़िगरेशन के लिए ट्रुथ सारणी है:


 * {| class="wikitable" style="text-align:center;" width="150"

! colspan="4" | इनपुट !! colspan="2" | आउटपुट ! S !! R !! D !! > !! Q !! $\overline{Q}$
 * 0 || 1 || X || X || 0 || 1
 * 1 || 0 || X || X || 1 || 0
 * 1 || 1 || X || X || 1 || 1
 * }
 * 1 || 1 || X || X || 1 || 1
 * }
 * }

यह फ्लिप-फ्लॉप बहुत उपयोगी हैं, क्योंकि वह शिफ्ट रजिस्टरों के लिए आधार बनाते हैं, जो अनेक इलेक्ट्रॉनिक उपकरणों का अनिवार्य भाग हैं। D-टाइप पारदर्शी लैच पर D फ्लिप-फ्लॉप का लाभ यह है कि D इनपुट पिन पर सिग्नल को उस क्षण पर अतिक्रमण कर लिया जाता है, जब फ्लिप-फ्लॉप को देखा जाता है और पश्चात में D इनपुट पर परिवर्तनों को अगली क्लॉक की घटना तक इग्नोर कर दिया जाएगा।। यह अपवाद यह है कि कुछ फ्लिप-फ्लॉप में रीसेट सिग्नल इनपुट होता है, जो Q (शून्य से) रीसेट करेगा और क्लॉक के साथ या तब एसिंक्रोनस या सिंक्रोनस हो सकता है।

उपरोक्त परिपथ क्लॉक के प्रत्येक सक्रिय ट्रांजीशन पर रजिस्टर की सामग्री को दाईं ओर, बिट स्टेट में बदल देता है। इनपुट X को बाईं ओर की स्टेट में स्थानांतरित कर दिया जाता है।

मौलिक पॉजिटिव-एज-ट्रिगर D फ्लिप-फ्लॉप
इस परिपथ SR NAND लैच द्वारा कार्यान्वित दो लेवल्स से युक्त होते है| इनपुट चरण (बाईं ओर दो लैच) आउटपुट चरण (दाईं ओर एकल लैच) के लिए सही इनपुट सिग्नल सुनिश्चित करने के लिए क्लॉक और डेटा सिग्नल को संसाधित करते हैं। यदि क्लॉक कम है, तब इनपुट चरण के दोनों आउटपुट सिग्नल डेटा इनपुट की देखरेख किए बिना उच्च हैं; आउटपुट लैच अप्रभावित है और यह पिछले स्टेट को संग्रहीत करती है। जब क्लॉक सिग्नल निम्न से उच्च तक बदलता है, तब केवल आउटपुट वोल्टेज (डेटा सिग्नल के आधार पर) कम हो जाता है और आउटपुट लेच को सेट/रीसेट करता है। यदि D = 0, कम आउटपुट कम हो जाता है। यदि D = 1, उपरोक्त आउटपुट कम हो जाता है। यदि क्लॉक सिग्नल उच्च रहता है, तब आउटपुट डेटा इनपुट की देखरेख किए बिना अपने स्टेटों को रखते हैं और आउटपुट लैच को संबंधित अवस्था में रहने के लिए बाध्य करते हैं क्योंकि इनपुट लॉजिकल ज़ीरो (आउटपुट स्टेज का) सक्रिय रहता है, जबकि क्लॉक अधिक है। इसलिए आउटपुट लैच की भूमिका केवल डेटा को संग्रहीत करने के लिए है, जबकि क्लॉक निम्न है।

परिपथ gated डी लैच से निकटता से संबंधित है क्योंकि दोनों परिपथ आउटपुट के लिए दो डी इनपुट स्टेटों (0 और 1) को दो इनपुट संयोजनों (01 और 10) में परिवर्तित करते हैं $\overline{SR}$ डेटा इनपुट सिग्नल को इनवर्ट करके लेच (दोनों परिपथ दो पूरक में एकल डी सिग्नल को विभाजित करते हैं $\overline{Q}$ तथा $\overline{Q}$ सिग्नल)।अंतर यह है कि गेटेड डी लैच में सरल NAND लॉजिकल फाटकों का उपयोग किया जाता है जबकि धनात्मक-किनारे-ट्रिगर डी फ्लिप-फ्लॉप में $\overline{SR}$ इस उद्देश्य के लिए NAND लैच का उपयोग किया जाता है।इन लैच की भूमिका कम वोल्टेज ( लॉजिकल शून्य) का उत्पादन करने वाले सक्रिय आउटपुट को लॉक करना है;इस प्रकार धनात्मक-एज-ट्रिगर डी फ्लिप-फ्लॉप को भी गेटेड डी लैच के रूप में माना जा सकता है, जिसमें इनपुट गेट्स हैं।

मास्टर-स्लेव एज-ट्रिगर D फ्लिप-फ्लॉप
मास्टर-स्लेव डी फ्लिप-फ्लॉप श्रृंखला में दो गेटेड D लैच को जोड़कर और उनमें से एक को इनेबल इनपुट को इनवर्ट करके बनाया जाता है। इसे मास्टर-स्लेव कहा जाता है क्योंकि मास्टर लैच के आउटपुट वैल्यू Q को नियंत्रित करती है और मास्टर लैच को अपने मूल्य को पकड़ने के लिए बाध्य करती है, जब भी स्लेव लैच इनेबल होती है, क्योंकि स्लेव लैच सदैव मास्टर लैच से अपने नए मूल्य की कॉपी करती है और इसके मूल्य को बदल देती है। केवल मास्टर लैच और क्लॉक सिग्नल के मूल्य में बदलाव के उत्तर में प्राप्त होता है।

पॉजिटिव एज वाले ट्रिगर मास्टर-स्लेव D फ्लिप-फ्लॉप के लिए, जब क्लॉक सिग्नल निम्न होता है (लॉजिकल 0) पहले या मास्टर D लैच (विपरीत क्लॉक सिग्नल) द्वारा देखा जाने वाला इनेबल (लॉजिकल 1) उच्च होता है। यह मास्टर लैच को इनपुट मान को संग्रहीत करने की अनुमति देता है, जब क्लॉक सिग्नल ट्रांजीशन निम्न से उच्च तक ट्रांजीशन करता है। जिस प्रकार क्लॉक सिग्नल उच्च (0 से 1) हो जाता है पहले लैच का विपरीत इनेबल कम (1 से 0) हो जाता है और मास्टर लैच के इनपुट पर देखा गया मान लॉक हो जाता है। लगभग एक साथ क्लॉक सिग्नल के साथ निम्न से उच्च (0 से 1) से दूसरे या स्लेव D लैच ट्रांजीशनों के दो बार विपरीत इनेबल करता है। यह सिग्नल को क्लॉक के बढ़ते किनारे पर वर्तमान लॉक किए गए मास्टर लैच से स्लेव लैच से निकलने की अनुमति देता है। जब क्लॉक सिग्नल निम्न (1 से 0) पर लौटता है, तब स्लेव लैच का आउटपुट लॉक हो जाता है और क्लॉक के अंतिम बढ़ते किनारे पर देखा गया मान आयोजित किया जाता है, जबकि मास्टर लैच अगले राइजिंग क्लॉक एज की तैयारी में नए मूल्यों को स्वीकार करना प्रारंभ कर देती है ।

परिपथ में बाईं ओर के इन्वर्टर को हटाने से D-टाइप फ्लिप-फ्लॉप बनता है, जो क्लॉक सिग्नल के गिरने वाले किनारे पर स्ट्रोब करता है। यह इस प्रकार की ट्रुथ सारणी है:


 * {|class="wikitable" style="text-align:center;"

! D !! Q !! > !! Qnext
 * 0 || X || फालिंग || 0
 * 1 || X ||फालिंग
 * 1
 * }
 * 1
 * }

डुअल-एज-ट्रिगर D फ्लिप-फ्लॉप
फ्लिप-फ्लॉप जो क्लॉक के बढ़ते और गिरते किनारे पर नया मान पढ़ते हैं, उन्हें डुअल-एज-ट्रिगर फ्लिप-फ्लॉप कहा जाता है। इस प्रकार के फ्लिप-फ्लॉप को दो सिंगल-एज-ट्रिगर D-टाइप फ्लिप-फ्लॉप और मल्टीप्लेक्स का उपयोग करके बनाया जा सकता है। जैसा कि छवि में दिखाया गया है।



एज-ट्रिगर डायनेमिक D स्टोरेज एलिमेंट
D फ्लिप-फ्लॉप के लिए कुशल कार्यात्मक विकल्प को गतिशील परिपथ (जहां सूचना केपासिटेंस में संग्रहीत किया जाता है) के साथ बनाया जा सकता है ,जब तक कि यह अधिकांशतः पर्याप्त नहीं होता है। जबकि ट्रुथ फ्लिप-फ्लॉप नहीं है, इसे वर्तमान समय में भी इसकी कार्यात्मक भूमिका के लिए फ्लिप-फ्लॉप कहा जाता है। जबकि मास्टर-स्लेव D तत्व को क्लॉक के किनारे पर ट्रिगर किया जाता है। इसके घटक प्रत्येक क्लॉक के स्तर से ट्रिगर होते हैं। एज-ट्रिगर D फ्लिप-फ्लॉप क्योंकि इसे कहा जाता है, तथापि यह ट्रुथ फ्लिप-फ्लॉप नहीं है और मास्टर-स्लेव गुण नहीं है।

एज-ट्रिगर D फ्लिप-फ्लॉप को अधिकांशतः डायनेमिक लॉजिक (डिजिटल इलेक्ट्रॉनिक्स) का उपयोग करके एकीकृत उच्च गति वाले संचालन में संचालित किया जाता है। इसका अर्थ यह है कि डिजिटल आउटपुट को पैरासाइट डिवाइस कैपेसिटेंस पर संग्रहीत किया जाता है, जबकि डिवाइस ट्रांजीशन नहीं कर रहा है। डायनेमिक फ्लिप फ्लॉप का यह डिज़ाइन भी सरल रीसेटिंग को इनेबल बनाता है क्योंकि रीसेट ऑपरेशन को केवल एक से अधिक आंतरिक नोड्स का निर्वहन करके किया जा सकता है। सामान्य गतिशील फ्लिप-फ्लॉप विविधता सही एकल-चरण क्लॉक (टीएसपीसी) प्रकार है, जो कम शक्ति और उच्च गति पर फ्लिप-फ्लॉप ऑपरेशन करता है। चूकी डायनेमिक फ्लिप-फ्लॉप सामान्यतः स्थिर या कम क्लॉक की गति पर काम नहीं करेंगे। पर्याप्त समय को देखते हुए लीकेज पथ पैरासाइट कैपासिटेन्स को डिस्चार्ज कर सकते हैं, जिससे फ्लिप-फ्लॉप को अमान्य स्टेटों में प्रवेश करने का कारण बन सके।

T फ्लिप-फ्लॉप
यदि T इनपुट अधिक है, तब T फ्लिप-फ्लॉप स्टेट (टॉगल) बदलता है जब भी क्लॉक इनपुट को स्ट्रोब किया जाता है। यदि T इनपुट कम है, तब फ्लिप-फ्लॉप पिछले मान रखता है। इस व्यवहार को विशेषता समीकरण द्वारा वर्णित किया गया है:


 * $$Q_\text{next} = T \oplus Q = T\overline{Q} + \overline{T}Q$$ (XOR गेट ऑपरेटर का विस्तार)

और ट्रुथ सारणी में वर्णित किया जा सकता है:
 * {| class="wikitable" style="text-align:center;"

! colspan="4" | विशेषता सारणी ! colspan="5" | एक्ससिटेसन सारणी ! $$T$$ !! $$Q$$ !! $$Q_\text{next}$$ !!टिप्पणी ! $$Q$$ !! $$Q_\text{next}$$ !! $$T$$ !!टिप्पणी जब T उच्च आयोजित किया जाता है, तब टॉगल फ्लिप-फ्लॉप क्लॉक की आवृत्ति को दो से विभाजित करता है, यदि क्लॉक की आवृत्ति 4 मेगाप्रत्येक्ट्ज है, तब फ्लिप-फ्लॉप से प्राप्त आउटपुट आवृत्ति 2 मेगाप्रत्येक्ट्ज होगी। फीचर द्वारा इस विभाजन में विभिन्न प्रकार के डिजिटल काउंटर (डिजिटल) S में एप्लिकेशन है। T फ्लिप-फ्लॉप भी JK फ्लिप-फ्लॉप का उपयोग करके बनाया जा सकता है (जम्मू-कश्मीर पिनके साथ जुड़े हुए हैं और T के रूप में कार्य करते हैं) या D फ्लिप-फ्लॉप (T इनपुट XOR Qprevious D इनपुट को चलाता है)।
 * + T फ्लिप-फ्लॉप ऑपरेशन
 * 0 || 0 || 0 ||होल्ड स्थिति (कोई क्लॉक नहीं)
 * 0 || 0 || 0 ||कोई परिवर्तन नहीं
 * 0 || 1 || 1 ||होल्ड स्थिति (कोई क्लॉक नहीं)
 * 1 || 1 || 0 ||कोई परिवर्तन नहीं
 * 1 || 0 || 1 || टॉगल
 * 0 || 1 || 1 ||पूरक
 * 1 || 1 || 0 || टॉगल
 * 1 || 0 || 1 ||पूरक
 * }
 * 0 || 1 || 1 ||पूरक
 * 1 || 1 || 0 || टॉगल
 * 1 || 0 || 1 ||पूरक
 * }
 * }

JK फ्लिप-फ्लॉप
JK फ्लिप-फ्लॉप J = K = 1 स्टेट को फ्लिप या टॉगल कमांड के रूप में व्याख्या करके SR फ्लिप-फ्लॉप (J: सेट, K: रिसेट) के व्यवहार को बढ़ाता है। विशेष रूप से, संयोजन K = 1,K = 0 फ्लिप-फ्लॉप सेट करने के लिए एक कमांड है। संयोजन J = 0, K = 1 फ्लिप-फ्लॉप को रीसेट करने के लिए कमांड है और संयोजन j = k = 1 फ्लिप-फ्लॉप को टॉगल करने के लिए एक कमांड है, अर्थात इसके आउटपुट को इसके वर्तमान मूल्य के लॉजिकल पूरक में बदलें। J = k = 0 सेट करना वर्तमान स्टेट को बनाए रखता है। D फ्लिप-फ्लॉप को संश्लेषित करने के लिए, बस k के पूरक के सामान्तर k सेट करें (इनपुट J इनपुट D के रूप में कार्य करेगा)। इसी प्रकार, T फ्लिप-फ्लॉप को संश्लेषित करने के लिए, जे के सामान्तर k सेट करें। JK फ्लिप-फ्लॉप इसलिए सार्वभौमिक फ्लिप-फ्लॉप है क्योंकि इसे SR फ्लिप-फ्लॉप, D फ्लिप-फ्लॉप या K रूप में काम करने के लिए या T फ्लिप-फ्लॉप कॉन्फ़िगर किया जा सकता है

JK फ्लिप-फ्लॉप का विशिष्ट समीकरण है:
 * $$Q_\text{next} = J\overline Q + \overline KQ$$

और यह ट्रुथ सारणी है:
 * {|class="wikitable" style="text-align:center;"

! colspan="4" | विशेषता सारणी ! colspan="5" | एक्ससिटेसन सारणी ! J !! K !!टिप्पणी ! Qnext ! Q !! Qnext !!टिप्पणी ! J !! K
 * + JK ट्रुथ ऑपरेशन सारणी
 * 0 || 0 ||होल्ड स्थिति
 * Q
 * 0 || 0 ||कोई परिवर्तन नहीं
 * 0 || X
 * 0 || 1 || रिसेट|| 0
 * 0 || 1 ||सेट
 * 1 || X
 * 1 || 0 || सेट|| 1
 * 1 || 0 || रिसेट || X || 1
 * 1 || 1 || टॉगल || $\overline{Q}$
 * 1 || 1 ||कोई परिवर्तन नहीं
 * X || 0
 * }
 * 1 || 1 || टॉगल || $\overline{Q}$
 * 1 || 1 ||कोई परिवर्तन नहीं
 * X || 0
 * }

टाइमिंग पैरामीटर
इनपुट को एपर्चर के रूप में जाना जाने वाला क्लॉक के बढ़ते किनारे के पास की अवधि में स्थिर रखा जाना चाहिए। लिली-पैड पर मेंढक की फोटो लेने की कल्पना करें। मान लीजिए कि मेंढक फिर पानी में कूद जाता है। यदि आप मेंढक की फोटो लेते हैं क्योंकि यह पानी में कूदता है, तब आपको पानी में कूदने वाले मेंढक की धुंधली फोटो मिलेगी। यह स्पष्ट नहीं है कि मेंढक किस स्टेट में था। किन्तु यदि आप फोटो लेते हैं, जबकि मेंढक निरंतर पैड पर (या पानी में निरंतर है) बैठता है। आपको स्पष्ट फोटो मिलेगी। उसी प्रकार फ्लिप-फ्लॉप के इनपुट को फ्लिप-फ्लॉप के एपर्चर के समान स्थिर रखा जाना चाहिए।

सेटअप समय न्यूनतम समय है, जब डेटा इनपुट को क्लॉक की घटना से पहले स्थिर रखा जाना चाहिए, जिससे डेटा को क्लॉक द्वारा तेजी से सैंपल लिया जाए।

होल्ड टाइम समय की न्यूनतम राशि है, जिसे डेटा इनपुट क्लॉक की घटना के पश्चात स्थिर रखा जाना चाहिए, जिससे डेटा को क्लॉक द्वारा तेजी से सैंपल लिया जाए।

एपर्चर सेटअप और होल्ड टाइम का योग है। डेटा इनपुट को इस समय के समान स्थिर रखा जाना चाहिए।

रिकवरी का समय न्यूनतम समय है, जब एसिंक्रोनस सेट या रीसेट इनपुट क्लॉक की घटना से पहले निष्क्रिय होना चाहिए, जिससे डेटा को क्लॉक द्वारा तेजी से सैंपल लिया जाए। एसिंक्रोनस सेट या रीसेट इनपुट के लिए रिकवरी समय डेटा इनपुट के लिए सेटअप समय के समान है।

रिमूवल का समय कम से कम समय की राशि है, जो कि एसिंक्रोनस सेट या रीसेट इनपुट क्लॉक की घटना के पश्चात निष्क्रिय होना चाहिए। जिससे डेटा को क्लॉक द्वारा तेजी से सैंपल लिया जाए। एसिंक्रोनस सेट या रीसेट इनपुट के लिए हटाने का समय डेटा इनपुट के लिए होल्ड टाइम के समान है।

एसिंक्रोनस इनपुट (सेट, रीसेट) पर संचालित लघु आवेगों को रिकवरी-रिमूवल की अवधि के अंदर पूर्णरूपेण संचालित नहीं किया जाना चाहिए, अन्यथा यह पूर्णरूपेण अनिश्चित हो जाता है कि फ्लिप-फ्लॉप उचित स्थिति में परिवर्तित हो जाएगा या नहीं। दूसरी स्थिति में, जहां एसिंक्रोनस सिग्नल केवल संक्रमण करता है, जो पुनर्प्राप्ति/हटाने के समय के मध्य होता है, अंततः फ्लिप-फ्लॉप उचित स्थिति में परिवर्तित हो जाएगा, लेकिन आउटपुट पर बहुत ही छोटी कमी दिखाई दे सकती है या नहीं। यह सिंक्रोनस इनपुट सिग्नल पर निर्भर करता है। इस दूसरी स्थिति का परिपथ डिज़ाइन के लिए महत्व हो भी सकता है और नहीं भी।

सेट और रीसेट (और अन्य) सिग्नल या तब सिंक्रोनस या एसिंक्रोनस हो सकते हैं और इसलिए इसे सेटअप/होल्ड या रिकवरी/रिमूवल टाइम के साथ चित्रित किया जा सकता है और सिंक्रोनसिटी फ्लिप-फ्लॉप के डिजाइन पर बहुत निर्भर है। सेटअप/होल्ड और रिकवरी/रिमूवल समय के मध्य सिंक्रोनसअधिकांशतः आवश्यक होता है। जब बड़े परिपथ के समय को सत्यापित करते हैं क्योंकि सिंक्रोनस सिग्नल सिंक्रोनस सिग्नल की तुलना में कम महत्वपूर्ण पाए जा सकते हैं। सिंक्रोनस परिपथ डिजाइनरों को स्वतंत्र रूप से इस प्रकार के सिग्नलबं के लिए सत्यापन की स्टेट को परिभाषित करने की क्षमता प्रदान करता है।

मेटास्टेबिलिटी
फ्लिप-फ्लॉप्स इलेक्ट्रॉनिक्स में मेटास्टेबिलिटी नामक समस्या के अंतर्गत हैं। जो तब हो सकता है जब दो इनपुट, जैसे डेटा और क्लॉक या क्लॉक और रीसेट, लगभग एक ही समय में बदल रहे हैं। जब उचित समय लिमिट के अंदर आर्डर स्पष्ट नहीं होता है, तो परिणाम यह होता है कि आउटपुट अप्रत्याशित रूप से व्यवहार कर सकता है, एक स्टेट या दूसरे स्टेट में व्यवस्थित होने में सामान्य से अनेक गुना अधिक समय लग सकता है, या यहां तक कि व्यवस्थित होने से पहले अनेक बार दोलन भी कर सकता है। सैद्धांतिक रूप से, सेटल होने का समय बाध्य नहीं है। कंप्यूटर प्रणाली में, यह मेटास्टेबिलिटी डेटा या प्रोग्राम क्रैश का कारण बन सकती है। यदि स्टेट किसी अन्य परिपथ के मूल्य का उपयोग करने से पहले स्थिर नहीं है। विशेष रूप से, यदि दो भिन्न लॉजिकल पथ फ्लिप-फ्लॉप के आउटपुट का उपयोग करते हैं, तब एक पथ इसे 0 के रूप में व्याख्या कर सकता है और दूसरे को 1 के रूप में जब यह स्थिर स्टेट में संकल्प नहीं किया है, मशीन को असंगत स्टेट में डाल दिया है।

फ्लिप-फ्लॉप में मेटास्टेबिलिटी को यह सुनिश्चित करके बचा जा सकता है कि डेटा और नियंत्रण इनपुट को क्लॉक की पल्स से पहले और पश्चात में निर्दिष्ट अवधि के लिए मान्य और स्थिर रखा गया है, जिसे सेटअप समय (tsu) और होल्ड टाइम (th) क्रमश कहा जाता है। इन समयों को डिवाइस के लिए डेटा शीट में निर्दिष्ट किया जाता है और सामान्यतः कुछ नैनोसेकंड और आधुनिक उपकरणों के लिए कुछ सौ पिकोसेकंड के मध्य होते हैं। फ्लिप-फ्लॉप के आंतरिक संगठन के आधार पर शून्य (या ऋणात्मक) सेटअप के साथ उपकरण का निर्माण करना या समय की आवश्यकता को रोकना संभव है, किन्तु दोनों एक साथ नहीं संभव हो सकते है।

दुर्भाग्य से, सेटअप को पूरा करना और मानदंडों को पकड़ना सदैव संभव नहीं होता है क्योंकि फ्लिप-फ्लॉप वास्तविक समय के सिग्नल से जुड़ा हो सकता है। जो डिजाइनर के नियंत्रण के पश्चात किसी भी समय बदल सकता है। इस स्थिति में सबसे अच्छा डिजाइनर कर सकता है कि परिपथ की आवश्यक विश्वसनीयता के आधार पर निश्चित स्तर तक त्रुटि की संभावना को कम करना है। मेटास्टेबिलिटी को दबाने के लिए विधि श्रृंखला में दो या अधिक फ्लिप-फ्लॉप को कनेक्ट करना है। जिससे प्रत्येक का आउटपुट अगले के डेटा इनपुट को फीड करे और सभी डिवाइस सामान्य क्लॉक साझा करें। इस पद्धति के साथ मेटास्टेबल घटना की संभावना को नगण्य मूल्य तक कम किया जा सकता है, किन्तु कभी शून्य तक नहीं किया जा सकता है। मेटास्टेबिलिटी की संभावना शून्य के पास हो जाती है क्योंकि श्रृंखला में जुड़े फ्लिप-फ्लॉप की संख्या बढ़ जाती है। कैस्केड किए जाने वाले फ्लिप-फ्लॉप की संख्या को "रैंकिंग" कहा जाता है; "दोहरी-रैंक वाली" फ्लिप फ्लॉप (श्रृंखला में दो फ्लिप फ्लॉप) एक सामान्य स्थिति है।

तथाकथित मेटास्टेबल-कठोर फ्लिप-फ्लॉप उपलब्ध हैं, जो सेटअप को कम करके काम करते हैं और जितना संभव हो उतना समय पकड़ते हैं। किन्तु यहां तक ​​कि ये समस्या को पूर्णरूपेण समाप्त नहीं कर सकते हैं। ऐसा इसलिए है क्योंकि मेटास्टेबिलिटी परिपथ डिजाइन की बात से अधिक है। जब क्लॉक और डेटा में ट्रांजीशन समय के साथ एक साथ बंद हो जाते हैं, तब फ्लिप-फ्लॉप को यह निर्धारित करने के लिए बाध्य किया जाता है कि पहले कौन सी घटना हुई थी। चूकी तेजी से डिवाइस बनाया जाता है, सदैव संभावना होती है कि इनपुट इवेंट के साथ इतने पास होंगे कि यह पता नहीं लगा सकता है कि पहले कौन सा हुआ था। इसलिए पूर्णरूपेण मेटास्टेबल-प्रूफ फ्लिप-फ्लॉप का निर्माण करना लॉजिकल रूप से असंभव है। फ्लिप-फ्लॉप को संभवतः अधिकतम समय के लिए विशेषता दी जाती है (अधिकतम समय वह निर्दिष्ट शर्तबं के अनुसार मेटास्टेबल रहेंगे)। इस स्थिति में, दो क्रम वाले फ्लिप-फ्लॉप जो अधिकतम अनुमति मेटास्टेबिलिटी समय की तुलना में धीमे होते हैं, एसिंक्रोनस (जैसे बाहरी) सिग्नल के लिए उचित कंडीशनिंग प्रदान करेंगे।

प्रसार विलंब
फ्लिप-फ्लॉप के लिए महत्वपूर्ण समय मूल्य क्लॉक-टू-आउटपुट विलंब (डेटा शीट में सामान्य प्रतीक: tCO है), जो कि फ्लिप-फ्लॉप समय है। जो क्लॉक के किनारे के पश्चात अपना आउटपुट बदलने के लिए लेता है। उच्च-से-निम्न ट्रांजीशन (tPHL) के लिए समय संभवतः कम-से-उच्च (tPHL) ट्रांजीशन के लिए समय से भिन्न होता है।

जब फ्लिप-फ्लॉप्स को कैस्केडिंग करते हैं, जो एक ही क्लॉक (एक शिफ्ट रजिस्टर में) साझा करते हैं। तब यह सुनिश्चित करना महत्वपूर्ण है कि tCO पूर्ववर्ती फ्लिप-फ्लॉप होल्ड टाइम निम्नलिखित फ्लिप-फ्लॉप (th) में से अधिक लंबा है, इसलिए सफल फ्लिप-फ्लॉप के इनपुट पर उपस्थित डेटा को क्लॉक के सक्रिय किनारे के पश्चात ठीक से स्थानांतरित किया जाता है। tCO और th के मध्य यह संबंध सामान्यतः गारंटी दी जाती है कि क्या फ्लिप-फ्लॉप भौतिक रूप से समान हैं। इसके अतिरिक्त सही ऑपरेशन के लिए यह सत्यापित करना सरल है कि क्लॉक की अवधि को इनके योग tsu + th से अधिक होना चाहिए।

सामान्यीकरण
फ्लिप-फ्लॉप को कम से कम दो प्रकारों से सामान्यीकृत किया जा सकता है। उन्हें 1-ऑफ-2 के स्थान पर 1-ऑफ-N बनाकर और उन्हें दो से अधिक स्थितियों के साथ लॉजिक में अनुकूलित करके 1-में-3 एन्कोडिंग या बहु-मूल्यवान टर्नरी लॉजिक के विशेष स्थितियों में ऐसे तत्व को फ्लिप-फ्लैप-फ्लॉप के रूप में संदर्भित किया जा सकता है।

इस प्रकार पारंपरिक फ्लिप-फ्लॉप में दो कोम्प्लिमेंट्री आउटपुट में से उच्च है। यह N आउटपुट के साथ मेमोरी तत्व के लिए सामान्यीकृत किया जा सकता है, जिनमें से एक ठीक है (वैकल्पिक रूप से, जहां वास्तव में N से निम्न है)। इसलिए आउटपुट सदैव एक-गर्म (क्रमशः एक-ठंडा) प्रतिनिधित्व होता है। निर्माण पारंपरिक क्रॉस-युग्मित फ्लिप-फ्लॉप के समान है। प्रत्येक आउटपुट जब उच्च अन्य सभी आउटपुट को रोकता है। वैकल्पिक रूप से अधिक या कम पारंपरिक फ्लिप-फ्लॉप का उपयोग किया जा सकता है, प्रति आउटपुट एक या अतिरिक्त सर्किटरी के साथ यह सुनिश्चित करने के लिए कि एक समय में केवल एक ही सही हो सकता है।

पारंपरिक फ्लिप-फ्लॉप का एक और सामान्यीकरण बहु-मूल्यवान लॉजिक के लिए मेमोरी एलिमेंट है। इस स्थिति में मेमोरी एलिमेंट लॉजिक में से एक को बनाए रखता है। जब तक कि नियंत्रण इनपुट परिवर्तन को प्रेरित नहीं करते हैं। इसके अतिरिक्त बहु-मूल्यवान क्लॉक का उपयोग भी किया जा सकता है। जिससे नए संभावित क्लॉक ट्रांजीशन हो सकते हैं।

यह भी देखें

 * लेटचिंग रिले
 * पल्स ट्रांजीशन डिटेक्टर
 * स्टेटिक रैंडम-एक्सेस मेमोरी
 * सैंपल एंड होल्ड
 * श्मिट ट्रिगर

बाप्रत्येकी संबंध

 * FlipFlop Hierarchy, shows interactive flipflop circuits.
 * The J-K Flip-Flop