इंटेल कोर (माइक्रोआर्किटेक्चर)

इंटेल कोर माइक्रोआर्किटेक्चर (अस्थायी रूप से अगली पीढ़ी के माइक्रो-आर्किटेक्चर के रूप में जाना जाता है, और मेरोम के रूप में विकसित) 2006 के मध्य में इंटेल द्वारा लॉन्च किया गया मल्टी-कोर सेंट्रल प्रोसेसिंग यूनिट सूक्ष्मवास्तुकला है। यह योना (माइक्रोप्रोसेसर) की तुलना में प्रमुख विकास है, जो पी6 (माइक्रोआर्किटेक्चर) का पिछला संस्करण है जो 1995 में पेंटियम प्रो के साथ शुरू हुआ था। इसने नेटबर्स्ट माइक्रोआर्किटेक्चर को भी प्रतिस्थापित कर दिया, जो उच्च घड़ी की दर के लिए डिज़ाइन की गई अकुशल पाइपलाइन (कंप्यूटिंग) के कारण उच्च बिजली की खपत और गर्मी की तीव्रता से ग्रस्त था। 2004 की शुरुआत में नेटबर्स्ट (प्रेस्कॉट) के नए संस्करण को प्रतिस्पर्धी प्रदर्शन के लिए आवश्यक घड़ियों तक पहुंचने के लिए बहुत उच्च शक्ति की आवश्यकता थी, जिससे यह मल्टी-कोर प्रोसेसर | डुअल/मल्टी-कोर सीपीयू में बदलाव के लिए अनुपयुक्त हो गया। 7 मई 2004 को इंटेल ने अगले नेटबर्स्ट, तेजस और जयहॉक को रद्द करने की पुष्टि की। इंटेल 2001 से पेंटियम एम का 64-बिट विकास मेरोम विकसित कर रहा था, और डेस्कटॉप कंप्यूटर और सर्वर में नेटबर्स्ट की जगह लेते हुए इसे सभी बाज़ार क्षेत्रों में विस्तारित करने का निर्णय लिया। इसे पेंटियम एम से छोटी और कुशल पाइपलाइन का विकल्प विरासत में मिला है, जो नेटबर्स्ट की उच्च घड़ियों तक नहीं पहुंचने के बावजूद बेहतर प्रदर्शन प्रदान करता है।

इस आर्किटेक्चर का उपयोग करने वाले पहले प्रोसेसर का कोड-नाम 'मेरोम (माइक्रोप्रोसेसर)', 'कॉनरो (माइक्रोप्रोसेसर)', और 'वुडक्रेस्ट (माइक्रोप्रोसेसर)' था; मेरोम मोबाइल कंप्यूटिंग के लिए है, कॉनरो डेस्कटॉप सिस्टम के लिए है, और वुडक्रेस्ट सर्वर और वर्कस्टेशन के लिए है। वास्तुशिल्प रूप से समान होते हुए भी, तीन प्रोसेसर लाइनें उपयोग किए गए सॉकेट, बस की गति और बिजली की खपत में भिन्न होती हैं। पहले कोर-आधारित डेस्कटॉप और मोबाइल प्रोसेसर को इंटेल कोर 2 ब्रांड दिया गया था, बाद में निचले स्तर के [[पेंटियम डुअल-कोर]], पेंटियम और सेलेरोन ब्रांडों तक इसका विस्तार किया गया; जबकि सर्वर और वर्कस्टेशन कोर-आधारित प्रोसेसर को Xeon ब्रांड किया गया था।

सुविधाएँ
पेंटियम 4 और पेंटियम डी-ब्रांडेड सीपीयू के पूर्ववर्ती नेटबर्स्ट माइक्रोआर्किटेक्चर की तुलना में कोर माइक्रोआर्किटेक्चर कम घड़ी दरों पर लौट आया और उपलब्ध घड़ी चक्र और शक्ति दोनों के उपयोग में सुधार हुआ। कोर माइक्रोआर्किटेक्चर अधिक कुशल डिकोडिंग चरण, निष्पादन इकाइयां, सीपीयू कैश और बस (कंप्यूटिंग) प्रदान करता है, जिससे उनकी प्रसंस्करण क्षमता में वृद्धि करते हुए कोर 2-ब्रांडेड सीपीयू की विद्युत ऊर्जा खपत कम हो जाती है। इंटेल के सीपीयू में क्लॉक रेट, आर्किटेक्चर और सेमीकंडक्टर प्रक्रिया के अनुसार बिजली की खपत में व्यापक रूप से भिन्नता है, जैसा कि सीपीयू पावर अपव्यय तालिकाओं में दिखाया गया है।

पिछले नेटबर्स्ट सीपीयू की तरह, कोर आधारित प्रोसेसर में कई कोर और हार्डवेयर वर्चुअलाइजेशन समर्थन (इंटेल वीटी-एक्स के रूप में विपणन), और इंटेल 64 और स्स्स्स्स्स्स्स 3 की सुविधा है। हालाँकि, कोर-आधारित प्रोसेसर में पेंटियम 4 प्रोसेसर की तरह हाइपर थ्रेडिंग तकनीक नहीं होती है। ऐसा इसलिए है क्योंकि कोर माइक्रोआर्किटेक्चर पेंटियम प्रो, II, III और एम द्वारा उपयोग किए जाने वाले P6 (माइक्रोआर्किटेक्चर) पर आधारित है।

64 केबी एल1 कैश/कोर (32 केबी एल1 डेटा + 32 केबी एल1 निर्देश) पर कोर माइक्रोआर्किटेक्चर का एल1 कैश पेंटियम एम जितना बड़ा है, पेंटियम II/III पर 32 केबी (16 केबी एल1 डेटा + 16 केबी) से अधिक है। एल1 निर्देश)। उपभोक्ता संस्करण में पेंटियम 4 एक्सट्रीम संस्करण के गैलेटिन कोर की तरह एल3 कैश का भी अभाव है, हालांकि यह विशेष रूप से कोर-आधारित ज़ीऑन के उच्च-अंत संस्करणों में मौजूद है। L3 कैश और हाइपर-थ्रेडिंग दोनों को नेहलेम माइक्रोआर्किटेक्चर में उपभोक्ता लाइन में फिर से प्रस्तुत किया गया था।

प्रौद्योगिकी
जबकि कोर माइक्रोआर्किटेक्चर प्रमुख वास्तुशिल्प संशोधन है, यह इंटेल इज़राइल द्वारा डिजाइन किए गए पेंटियम एम प्रोसेसर परिवार पर आधारित है। कोर/पेन्रीन (माइक्रोआर्किटेक्चर) की पाइपलाइन (कंप्यूटिंग) 14 चरण लंबी है - पेंटियम 4#प्रेस्कॉट के आधे से भी कम। पेन्रीन के उत्तराधिकारी नेहलेम (माइक्रोआर्किटेक्चर) में कोर/पेन्रीन की तुलना में दो चक्र अधिक शाखा गलत भविष्यवाणी का दंड है। पी6 (माइक्रोआर्किटेक्चर), पेंटियम एम (माइक्रोआर्किटेक्चर) और नेटबर्स्ट माइक्रोआर्किटेक्चर की 3 आईपीसी क्षमता की तुलना में कोर आदर्श रूप से प्रति चक्र 4 निर्देश (आईपीसी) निष्पादन दर को बनाए रख सकता है। नया आर्किटेक्चर डुअल कोर डिज़ाइन है जिसमें प्रति वाट अधिकतम प्रदर्शन और बेहतर स्केलेबिलिटी के लिए साझा L2 कैश इंजीनियर किया गया है।

डिज़ाइन में शामिल नई तकनीक मैक्रो-ऑप्स फ़्यूज़न है, जो दो x86 निर्देशों को एकल माइक्रो आपरेशन में जोड़ती है। उदाहरण के लिए, तुलना जैसा सामान्य कोड अनुक्रम जिसके बाद सशर्त छलांग लगाई जाती है, एकल माइक्रो-ऑप बन जाएगा। हालाँकि, यह तकनीक 64-बिट मोड में काम नहीं करती है।

कोर अज्ञात पतों के साथ मेमोरी डिसएम्बिगेशन#RAW निर्भरता उल्लंघनों को सट्टा रूप से निष्पादित कर सकता है। अन्य नई प्रौद्योगिकियों में सभी 128-बिट एसएसई निर्देशों का 1 चक्र थ्रूपुट (2 चक्र पहले) और नया बिजली बचत डिज़ाइन शामिल है। सभी घटक न्यूनतम गति पर चलेंगे, आवश्यकतानुसार गति को गतिशील रूप से बढ़ाएंगे (एएमडी की कूल'एन'क्विट पावर-सेविंग तकनीक के समान, और पहले के मोबाइल प्रोसेसर से इंटेल की अपनी स्पीडस्टेप तकनीक के समान)। यह चिप को कम गर्मी पैदा करने और बिजली का उपयोग कम करने की अनुमति देता है।

अधिकांश वुडक्रेस्ट सीपीयू के लिए, सामने की ओर बस (एफएसबी) 1333 एमटी/सेकेंड पर चलती है; हालाँकि, निचले स्तर के 1.60 और 1.86 GHz वेरिएंट के लिए इसे घटाकर 1066 MT/s कर दिया गया है। मेरोम मोबाइल वेरिएंट को शुरू में 667 एमटी/एस के एफएसबी पर चलाने का लक्ष्य रखा गया था, जबकि 800 एमटी/एस एफएसबी का समर्थन करने वाले मेरोम की दूसरी लहर को मई 2007 में अलग सॉकेट के साथ सांता रोजा प्लेटफॉर्म के हिस्से के रूप में जारी किया गया था। डेस्कटॉप -ओरिएंटेड कॉनरो ने 800 MT/s या 1066 MT/s की FSB वाले मॉडल के साथ शुरुआत की और 1333 MT/s लाइन को आधिकारिक तौर पर 22 जुलाई 2007 को लॉन्च किया गया।

इन प्रोसेसरों का बिजली उपयोग बहुत कम है: औसत ऊर्जा उपयोग अल्ट्रा लो वोल्टेज वेरिएंट में 1-2 वाट रेंज में होना चाहिए, कॉनरो और अधिकांश वुडक्रेस्ट के लिए 65 वाट की थर्मल डिज़ाइन पावर (टीडीपी), 3.0 के लिए 80 वाट के साथ। GHz वुडक्रेस्ट, और लो-वोल्टेज वुडक्रेस्ट के लिए 40 या 35 वॉट। इसकी तुलना में, 2.2 GHz AMD Opteron 875HE प्रोसेसर 55 वाट की खपत करता है, जबकि ऊर्जा कुशल सॉकेट AM2 लाइन 35 वाट थर्मल लिफाफे में फिट होती है (एक अलग तरीके से निर्दिष्ट इसलिए सीधे तुलनीय नहीं है)। मेरोम, मोबाइल संस्करण, मानक संस्करणों के लिए 35 वाट टीडीपी और अल्ट्रा लो वोल्टेज (यूएलवी) संस्करणों के लिए 5 वाट टीडीपी पर सूचीबद्ध है।

पहले, इंटेल ने घोषणा की थी कि वह अब कच्चे प्रदर्शन के बजाय बिजली दक्षता पर ध्यान केंद्रित करेगा। हालाँकि, 2006 के वसंत में इंटेल डेवलपर फोरम (आईडीएफ) में, इंटेल ने दोनों का विज्ञापन किया। कुछ वादे किए गए नंबर थे:
 * समान शक्ति स्तर पर मेरोम के लिए 20% अधिक प्रदर्शन; कोर डुओ की तुलना में
 * 40% कम बिजली पर कॉनरो के लिए 40% अधिक प्रदर्शन; पेंटियम डी की तुलना में
 * 35% कम बिजली पर वुडक्रेस्ट के लिए 80% अधिक प्रदर्शन; मूल ज़ीऑन#डुअल-कोर ज़ीऑन|डुअल-कोर ज़ीऑन की तुलना में

प्रोसेसर कोर
कोर माइक्रोआर्किटेक्चर के प्रोसेसर को कोर की संख्या, कैश आकार और सॉकेट के आधार पर वर्गीकृत किया जा सकता है; इनमें से प्रत्येक संयोजन का अद्वितीय कोड नाम और उत्पाद कोड होता है जिसका उपयोग कई ब्रांडों में किया जाता है। उदाहरण के लिए, उत्पाद कोड 80557 के साथ कोड नाम ऑलेंडेल में दो कोर, 2 एमबी एल2 कैश है और डेस्कटॉप सॉकेट 775 का उपयोग करता है, लेकिन इसे सेलेरॉन, पेंटियम, कोर 2 और ज़ीऑन के रूप में विपणन किया गया है, जिनमें से प्रत्येक में अलग-अलग सुविधाओं के सेट सक्षम हैं। अधिकांश मोबाइल और डेस्कटॉप प्रोसेसर दो वेरिएंट में आते हैं जो L2 कैश के आकार में भिन्न होते हैं, लेकिन किसी उत्पाद में L2 कैश की विशिष्ट मात्रा को उत्पादन समय पर भागों को अक्षम करके भी कम किया जा सकता है। टाइगर्टन डुअल-कोर और सभी क्वाड-कोर प्रोसेसर को छोड़कर - दो डाई को मिलाने वाले मल्टी-चिप मॉड्यूल हैं। 65 एनएम प्रोसेसर के लिए, ही उत्पाद कोड को अलग-अलग डाई वाले प्रोसेसर द्वारा साझा किया जा सकता है, लेकिन किसका उपयोग किया जाता है, इसके बारे में विशिष्ट जानकारी स्टेपिंग से प्राप्त की जा सकती है।

कॉनरो/मेरोम (65 एनएम)
मूल कोर 2 प्रोसेसर उसी डाई पर आधारित हैं जिन्हें सीपीयूआईडी फैमिली 6 मॉडल 15 के रूप में पहचाना जा सकता है। उनके कॉन्फ़िगरेशन और पैकेजिंग के आधार पर, उनके कोड नाम कॉनरो (एलजीए 775, 4 एमबी एल 2 कैश), ऑलेंडेल (एलजीए 775, 2) हैं एमबी एल2 कैश), मेरोम (सॉकेट एम, 4 एमबी एल2 कैश) और केंट्सफील्ड (मल्टी-चिप मॉड्यूल, एलजीए 775, 2x4एमबी एल2 कैश)। सीमित सुविधाओं वाले मेरोम और ऑलेंडेल प्रोसेसर पेंटियम डुअल कोर और सेलेरॉन प्रोसेसर में हैं, जबकि कॉनरो, ऑलेंडेल और केंट्सफील्ड भी ज़ीऑन प्रोसेसर के रूप में बेचे जाते हैं।

इस मॉडल पर आधारित प्रोसेसर के लिए अतिरिक्त कोड नाम Xeon#5100-सीरीज़ वुडक्रेस्ट (LGA 771, 4 MB L2 कैश), Xeon#5300-सीरीज़ क्लोवरटाउन (MCM, LGA 771, 2×4MB L2 कैश) और Xeon#7300-सीरीज़ हैं। टाइगर्टन (एमसीएम, सॉकेट 604, 2×4एमबी एल2 कैशे), इन सभी का विपणन केवल ज़ीऑन ब्रांड के तहत किया जाता है।

कॉनरो-एल/मेरोम-एल
कॉनरो-एल और मेरोम-एल प्रोसेसर कॉनरो और मेरोम के समान कोर पर आधारित हैं, लेकिन इसमें केवल कोर और 1 एमबी एल2 कैश होता है, जो प्रदर्शन की कीमत पर प्रोसेसर की उत्पादन लागत और बिजली की खपत को काफी कम कर देता है। दोहरे कोर संस्करण. इसका उपयोग केवल अल्ट्रा-लो वोल्टेज कोर 2 सोलो यू2xxx और सेलेरॉन प्रोसेसर में किया जाता है और इसे सीपीयूआईडी परिवार 6 मॉडल 22 के रूप में पहचाना जाता है।

पेन्रीन/वुल्फडेल (शाम 45 बजे)
इंटेल के इंटेल टिक-टॉक | टिक-टॉक चक्र में, 2007/2008 टिक सीपीयूआईडी मॉडल 23 के रूप में कोर माइक्रोआर्किटेक्चर को 45 नैनोमीटर तक छोटा कर दिया गया था। कोर 2 प्रोसेसर में, इसका उपयोग कोड नाम पेन्रीन (सॉकेट पी) के साथ किया जाता है। वोल्फडेल (एलजीए 775) और यॉर्कफील्ड (एमसीएम, एलजीए 775), जिनमें से कुछ सेलेरॉन, पेंटियम और ज़ीऑन प्रोसेसर के रूप में भी बेचे जाते हैं। Xeon ब्रांड में, Xeon#5200-श्रृंखला वोल्फडेल-DP |Wolfdale-DP और Xeon#5400-श्रृंखला हार्परटाउन कोड नाम दो या चार सक्रिय वोल्फडेल कोर के साथ LGA 771 आधारित MCM के लिए उपयोग किए जाते हैं।

वास्तुकला की दृष्टि से, 45 एनएम कोर 2 प्रोसेसर में SSE4.1 और नया डिवाइड/शफल इंजन है। चिप्स दो आकारों में आते हैं, 6 एमबी और 3 एमबी एल2 कैश के साथ। छोटे संस्करण को आमतौर पर क्रमशः पेन्रीन-3एम और वोल्फडेल-3एम और यॉर्कफील्ड-6एम कहा जाता है। पेन्रीन का सिंगल-कोर संस्करण, जिसे यहां पेन्रीन-एल के रूप में सूचीबद्ध किया गया है, मेरोम-एल की तरह अलग मॉडल नहीं है, बल्कि केवल सक्रिय कोर के साथ पेन्रीन-3एम मॉडल का संस्करण है।

डनिंगटन
Xeon#7400-श्रृंखला डनिंगटन | ज़ीऑन के रूप में, कोर 2 के रूप में नहीं।

कदम
कोर माइक्रोआर्किटेक्चर कई स्टेपिंग स्तरों (स्टेपिंग्स) का उपयोग करता है, जो पिछले माइक्रोआर्किटेक्चर के विपरीत, वृद्धिशील सुधार और कैश आकार और कम पावर मोड जैसी सुविधाओं के विभिन्न सेटों का प्रतिनिधित्व करता है। इनमें से अधिकांश कदम उठाने का स्तर उपयोग ब्रांडों में किया जाता है, आमतौर पर कुछ सुविधाओं को अक्षम करके और लो-एंड चिप्स पर घड़ी की आवृत्तियों को सीमित करके।

कम कैश आकार वाले स्टेपिंग अलग नामकरण योजना का उपयोग करते हैं, जिसका अर्थ है कि रिलीज़ अब वर्णमाला क्रम में नहीं हैं। अतिरिक्त स्टेपिंग का उपयोग आंतरिक और इंजीनियरिंग नमूनों में किया गया है, लेकिन तालिकाओं में असूचीबद्ध हैं।

कई हाई-एंड कोर 2 और ज़ीऑन प्रोसेसर बड़े कैश आकार या दो से अधिक कोर प्राप्त करने के लिए दो चिप्स के मल्टी-चिप मॉड्यूल का उपयोग करते हैं।

65 एनएम प्रक्रिया का उपयोग कर कदम
प्रारंभिक ES/QS चरण हैं: B0 (CPUID 6F4h), B1 (6F5h) और E0 (6F9h)।

मॉडल 15 (सीपीयूआईडी 06एफएक्स) प्रोसेसर के स्टेपिंग बी2/बी3, ई1, और जी0 4 एमबी एल2 कैश के साथ मानक मेरोम/कॉनरो डाई के विकासवादी चरण हैं, अल्पकालिक ई1 स्टेपिंग का उपयोग केवल मोबाइल प्रोसेसर में किया जाता है। स्टेपिंग एल2 और एम0 केवल 2 एमबी एल2 कैश के साथ कॉनरो (माइक्रोप्रोसेसर)#एलेंडेल चिप्स हैं, जो लो-एंड प्रोसेसर के लिए उत्पादन लागत और बिजली की खपत को कम करते हैं।

G0 और M0 चरण C1E स्थिति में निष्क्रिय बिजली की खपत में सुधार करते हैं और डेस्कटॉप प्रोसेसर में C2E स्थिति जोड़ते हैं। मोबाइल प्रोसेसर में, जो सभी C4 निष्क्रिय अवस्थाओं के माध्यम से C1 का समर्थन करते हैं, स्टेपिंग E1, G0 और M0 सॉकेट पी के साथ मोबाइल इंटेल 965 एक्सप्रेस (सेंट्रिनो#सांता रोजा प्लेटफॉर्म (2007)) प्लेटफॉर्म के लिए समर्थन जोड़ते हैं, जबकि पहले वाले B2 और L2 स्टेपिंग केवल सॉकेट एम आधारित मोबाइल इंटेल 945 एक्सप्रेस (सेंट्रिनो#नापा प्लेटफॉर्म (2006)) प्लेटफॉर्म के लिए दिखाई देते हैं।

मॉडल 22 स्टेपिंग A1 (cpuid 10661h) महत्वपूर्ण डिज़ाइन परिवर्तन को दर्शाता है, जिसमें केवल कोर और 1 एमबी L2 कैश है जो निम्न-अंत के लिए बिजली की खपत और विनिर्माण लागत को कम करता है। पहले के चरणों की तरह, A1 का उपयोग मोबाइल इंटेल 965 एक्सप्रेस प्लेटफ़ॉर्म के साथ नहीं किया जाता है।

स्टेपिंग G0, M0 और A1 ने 2008 में ज्यादातर सभी पुराने स्टेपिंग को बदल दिया। 2009 में, मूल स्टेपिंग B2 को बदलने के लिए नया स्टेपिंग G2 पेश किया गया था।

45 एनएम प्रक्रिया का उपयोग करते हुए कदम
मॉडल 23 (सीपीयूआईडी 01067एक्सएच) में, इंटेल ने ही समय में पूर्ण (6 एमबी) और कम (3 एमबी) एल2 कैश के साथ विपणन शुरू किया, और उन्हें समान सीपीयू मान दिए। सभी चरणों में नए SSE4|SSE4.1 निर्देश हैं। स्टेपिंग C1/M1 विशेष रूप से क्वाड कोर प्रोसेसर के लिए C0/M0 का बग फिक्स संस्करण था और केवल उन्हीं में उपयोग किया जाता था। स्टेपिंग E0/R0 दो नए निर्देश (XSAVE/XRSTOR) जोड़ता है और सभी पुराने स्टेपिंग्स को बदल देता है।

मोबाइल प्रोसेसर में, स्टेपिंग C0/M0 का उपयोग केवल इंटेल मोबाइल 965 एक्सप्रेस (सेंट्रिनो#सांता रोजा प्लेटफॉर्म (2007)) प्लेटफॉर्म में किया जाता है, जबकि स्टेपिंग E0/R0 बाद के इंटेल मोबाइल 4 एक्सप्रेस (सेंट्रिनो#मोंटेविना प्लेटफॉर्म (2008)) को सपोर्ट करता है। प्लैटफ़ॉर्म।

मॉडल 30 स्टेपिंग ए1 (सीपीयूआईडी 106डी1एच) सामान्य दो कोर के बजाय एल3 कैश और छह जोड़ता है, जिससे 503 मिमी² का असामान्य रूप से बड़ा डाई आकार बनता है। फरवरी 2008 तक, इसे केवल उच्च-स्तरीय ज़ीऑन 7400 श्रृंखला (डनिंगटन (माइक्रोप्रोसेसर)) में ही जगह मिली है।

मदरबोर्ड अनुकूलता
कॉनरो, कॉनरो एक्सई और ऑलेंडेल सभी सॉकेट एलजीए 775 का उपयोग करते हैं; हालाँकि, प्रत्येक मदरबोर्ड इन प्रोसेसर के साथ संगत नहीं है।

सहायक चिपसेट हैं:
 * इंटेल कॉर्पोरेशन: 865G/PE/P, 945G/GZ/GC/P/PL, 965G/P, 975X, P/G/Q965, Q963, 946GZ/PL, P3x, G3x, Q3x, X38, X48, P4x, 5400 एक्सप्रेस (यह भी देखें: इंटेल चिपसेट की सूची)
 * NVIDIA: इंटेल के लिए nForce4 Ultra/SLI एसएलआई/790आई अल्ट्रा एसएलआई।
 * वीआईए टेक्नोलॉजीज: पी4एम800, पी4एम800प्रो, पी4एम890, पी4एम900, पीटी880 प्रो/अल्ट्रा, पीटी890। (यह भी देखें: VIA चिपसेट की सूची)
 * सिलिकॉन इंटीग्रेटेड सिस्टम: 662, 671, 671fx, 672, 672fx
 * एटीआई टेक्नोलॉजीज: इंटेल के लिए एक्सप्रेस 200 और क्रॉसफायर एक्सप्रेस 3200

यॉर्कफील्ड XE मॉडल QX9770 (1600 MT/s FSB के साथ 45 एनएम) में सीमित चिपसेट अनुकूलता है - केवल X38, P35 ( overclocking के साथ) और कुछ उच्च-प्रदर्शन X48 और P45 मदरबोर्ड संगत हैं। Penryn तकनीक के लिए समर्थन प्रदान करने के लिए धीरे-धीरे BIOS अपडेट जारी किए जा रहे थे, और QX9775 केवल Intel D5400XS मदरबोर्ड के साथ संगत है। वोल्फडेल-3एम मॉडल ई7200 में भी सीमित अनुकूलता है (कम से कम एक्सप्रेस 200 चिपसेट असंगत है).

हालाँकि मदरबोर्ड में कॉनरो को सपोर्ट करने के लिए आवश्यक चिपसेट हो सकता है, लेकिन उपर्युक्त चिपसेट पर आधारित कुछ मदरबोर्ड कॉनरो को सपोर्ट नहीं करते हैं। ऐसा इसलिए है क्योंकि सभी कॉनरो-आधारित प्रोसेसर को वोल्टेज रेगुलेटर-डाउन (VRD) 11.0 में निर्दिष्ट नई पावर डिलीवरी सुविधा सेट की आवश्यकता होती है। यह आवश्यकता कॉनरो द्वारा प्रतिस्थापित पेंटियम 4/डी सीपीयू की तुलना में काफी कम बिजली खपत का परिणाम है। मदरबोर्ड जिसमें सहायक चिपसेट और वीआरडी 11 दोनों हैं, कॉनरो प्रोसेसर का समर्थन करता है, लेकिन फिर भी कुछ बोर्डों को कॉनरो की एफआईडी (फ़्रीक्वेंसी आईडी) और वीआईडी ​​(वोल्टेज आईडी) को पहचानने के लिए अद्यतन BIOS की आवश्यकता होगी।

सिंक्रोनस मेमोरी मॉड्यूल
पहले के पेंटियम 4 और पेंटियम डी डिज़ाइन के विपरीत, कोर 2 तकनीक फ्रंट-साइड बस (एफएसबी) के साथ मेमोरी रनिंग सिंक्रोनाइज़ेशन (कंप्यूटर विज्ञान) से अधिक लाभ देखती है। इसका मतलब यह है कि 1066 MT/s के FSB वाले कॉनरो सीपीयू के लिए, DDR2 के लिए आदर्श मेमोरी प्रदर्शन DDR2 SDRAM#Specification मानक|PC2-8500 है। कुछ कॉन्फ़िगरेशन में, PC2-4200 के बजाय DDR2 SDRAM#Specification मानकों|PC2-5300 का उपयोग करने से वास्तव में प्रदर्शन में कमी आ सकती है। केवल DDR2 SDRAM#Specificationstandards|PC2-6400 पर जाने पर ही प्रदर्शन में उल्लेखनीय वृद्धि होती है। जबकि सख्त टाइमिंग विनिर्देशों के साथ DDR2 मेमोरी मॉडल प्रदर्शन में सुधार करते हैं, वास्तविक दुनिया के गेम और एप्लिकेशन में अंतर अक्सर नगण्य होता है। इष्टतम रूप से, प्रदान की गई मेमोरी बैंडविड्थ को एफएसबी की बैंडविड्थ से मेल खाना चाहिए, यानी कि 533 एमटी/एस रेटेड बस गति वाले सीपीयू को उसी रेटेड गति से मेल खाने वाली रैम के साथ जोड़ा जाना चाहिए, उदाहरण के लिए डीडीआर2 533, या पीसी2-4200. आम मिथक यह है कि इंटरलीव्ड रैम स्थापित करने से दोगुनी बैंडविड्थ मिलेगी। हालाँकि, इंटरलीव्ड रैम स्थापित करने से बैंडविड्थ में अधिकतम वृद्धि लगभग 5-10% होती है। AGTL+ PSB सभी नेटबर्स्ट प्रोसेसर और वर्तमान और मध्यम द्वारा उपयोग किया जाता है- टर्म (प्री-इंटेल क्विकपाथ इंटरकनेक्ट) कोर 2 प्रोसेसर 64-बिट डेटा पथ प्रदान करते हैं। वर्तमान चिपसेट कुछ DDR2 या DDR3 चैनल प्रदान करते हैं।

बड़ी मात्रा में मेमोरी एक्सेस की आवश्यकता वाले कार्यों पर, क्वाड-कोर कोर 2 प्रोसेसर महत्वपूर्ण रूप से लाभान्वित हो सकते हैं DDR2 SDRAM#Specification मानकों|PC2-8500 मेमोरी का उपयोग करने से, जो CPU के FSB के समान गति से चलती है; यह आधिकारिक रूप से समर्थित कॉन्फ़िगरेशन नहीं है, लेकिन कई मदरबोर्ड इसका समर्थन करते हैं।

कोर 2 प्रोसेसर को DDR2 के उपयोग की आवश्यकता नहीं है। जबकि Intel 975X और P965 चिपसेट को इस मेमोरी की आवश्यकता होती है, कुछ मदरबोर्ड और चिपसेट Core 2 प्रोसेसर और DDR SDRAM मेमोरी दोनों का समर्थन करते हैं। डीडीआर मेमोरी का उपयोग करते समय, कम उपलब्ध मेमोरी बैंडविड्थ के कारण प्रदर्शन कम हो सकता है।

चिप इरेटा
X6800, E6000 और E4000 प्रोसेसर में कोर 2 स्मृति प्रबंधन इकाई (MMU) x86 हार्डवेयर की पिछली पीढ़ियों में पूर्व विनिर्देशों के कार्यान्वयन के लिए काम नहीं करती है। इससे मौजूदा ऑपरेटिंग सिस्टम सॉफ़्टवेयर के साथ समस्याएं पैदा हो सकती हैं, जिनमें से कई गंभीर सुरक्षा और स्थिरता संबंधी समस्याएं हैं। इंटेल के दस्तावेज़ में कहा गया है कि उनके प्रोग्रामिंग मैनुअल को आने वाले महीनों में समस्याओं से बचने के लिए कोर 2 के लिए अनुवाद लुकासाइड बफर (टीएलबी) को प्रबंधित करने के अनुशंसित तरीकों की जानकारी के साथ अपडेट किया जाएगा, और स्वीकार करते हैं कि, दुर्लभ मामलों में, अनुचित टीएलबी अमान्यता के परिणामस्वरूप अप्रत्याशित परिणाम हो सकते हैं। सिस्टम व्यवहार, जैसे हैंग होना या गलत डेटा। बताए गए मुद्दों में से:


 * NX बिट|गैर-निष्पादित बिट को कोर में साझा किया जाता है।
 * फ़्लोटिंग पॉइंट निर्देश गैर-सुसंगति।
 * सामान्य अनुदेश अनुक्रम चलाकर किसी प्रक्रिया के लिए अनुमत लेखन की सीमा के बाहर स्मृति भ्रष्टाचार की अनुमति दी जाती है।

Intel इरेटा Ax39, Ax43, Ax65, Ax79, Ax90, Ax99 को विशेष रूप से गंभीर कहा जाता है। 39, 43, 79, जो अप्रत्याशित व्यवहार या सिस्टम हैंग का कारण बन सकते हैं, को हाल के स्टेपिंग स्तर में ठीक कर दिया गया है।

जिन लोगों ने इरेटा को विशेष रूप से गंभीर बताया है उनमें ओपनबीएसडी के थियो डी रैड्ट शामिल हैं और ड्रैगनफ्लाई बीएसडी के मैट डिलन (कंप्यूटर वैज्ञानिक)। लिनस टोरवाल्ड्स ने विपरीत दृष्टिकोण रखते हुए टीएलबी मुद्दे को पूरी तरह से महत्वहीन बताया और कहा, सबसे बड़ी समस्या यह है कि इंटेल को टीएलबी व्यवहार को बेहतर तरीके से प्रलेखित करना चाहिए था। माइक्रोकोड अपडेट द्वारा इरेटा को संबोधित करने के लिए माइक्रोसॉफ्ट ने अपडेट KB936357 जारी किया है, बिना किसी प्रदर्शन दंड के। समस्या को ठीक करने के लिए BIOS अपडेट भी उपलब्ध हैं।

यह भी देखें

 * x86
 * इंटेल सीपीयू माइक्रोआर्किटेक्चर की सूची

बाहरी संबंध

 * Intel Core Microarchitecture website
 * Intel press release announcing plans for a new microarchitecture
 * Intel press release introducing the Core Microarchitecture
 * Intel processor roadmap
 * A Detailed Look at Intel's New Core Architecture
 * Intel names the Core Microarchitecture
 * Pictures of processors using the Core Microarchitecture, among others (also first mention of Clovertown-MP)
 * IDF keynotes, advertising the performance of the new processors
 * The Core of Intel's new chips
 * RealWorld Tech's overview of the Core microarchitecture
 * Detailed overview of the Core microarchitecture at Ars Technica
 * Intel Core versus AMD's K8 architecture at Anandtech
 * Release dates of upcoming Intel Core processors using the Intel Core Microarchitecture
 * Benchmarks Comparing the Computational Power of Core Architecture against Older Intel NetBurst and AMD Athlon64 Central Processing Units