ग्राउंड बाउंस

इलेक्ट्रॉनिक इंजीनियरिंग में, ग्राउंड बाउंस ट्रांजिस्टर स्विचिंग से जुड़ी घटना है जहां गेट वोल्टेज स्थानीय ग्राउंड क्षमता से कम दिखाई दे सकता है, जिससे लॉजिक गेट का अस्थिर संचालन हो सकता है।

विवरण
ग्राउंड बाउंस सामान्यतः उच्च घनत्व वाले वीएलएसआई पर देखा जाता है जहां भूमि पर पर्याप्त रूप से कम प्रतिबाधा कनेक्शन (या पर्याप्त उच्च क्षमता) के साथ लॉजिक गेट की आपूर्ति के लिए अपर्याप्त सावधानी बरती जाती है। इस घटना में, जब एनपीएन ट्रांजिस्टर का आधार एमिटर-कलेक्टर परिपथ के माध्यम से पर्याप्त धारा प्रवाह पर प्रारम्भ होता है, तो एमिटर-ग्राउंड कनेक्शन के निकट के सिलिकॉन को आंशिक रूप से कई वोल्ट द्वारा आंशिक रूप से उच्च किया जाता है, इस प्रकार स्थानीय भूमि को वास्तविक भूमि से अधिक मान के रूप में गेट पर माना जाता है। इस स्थानीय आधार के सापेक्ष, आधार वोल्टेज ऋणात्मक हो सकता है, इस प्रकार ट्रांजिस्टर संवृत हो जाता है। जैसे ही अतिरिक्त स्थानीय आवेश समाप्त हो जाता है, ट्रांजिस्टर पुनः प्रारम्भ हो जाता है, संभवतः घटना की पुनरावृत्ति कभी-कभी आधा दर्जन बाउंस तक हो जाती है।

ग्राउंड बाउंस आधुनिक डिजिटल परिपथ डिजाइन में त्रिशंकु या मेटास्टेबल गेट्स के प्रमुख कारणों में से है। ऐसा इसलिए होता है क्योंकि ग्राउंड बाउंस फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) के इनपुट को प्रभावी ढंग से वोल्टेज स्तर पर रखता है जो घड़ी के समय में न तो एक होता है और न ही शून्य होता है या घड़ी में ही अप्रिय प्रभाव उत्पन्न करता है। समान वोल्टेज सैग घटना कलेक्टर की ओर देखी जा सकती है जिसे सप्लाई वोल्टेज सैग (या VCC सैग) कहा जाता है जहां VCC को अस्वाभाविक रूप से कम किया जाता है। समग्र रूप से, वीएलएसआई में नैनोमीटर सीमा प्रौद्योगिकियों में ग्राउंड बाउंस प्रमुख अभिप्राय है।

ग्राउंड बाउंस तब भी हो सकता है जब परिपथ बोर्ड ने ग्राउंड पाथ को अनुचित विधि से डिजाइन किया हो। अनुचित भूमि या VCC विभिन्न घटकों के मध्य भूमि स्तर में स्थानीय भिन्नताएं उत्पन्न कर सकता है। यह सामान्यतः उन परिपथ बोर्डों में देखा जाता है जिनमें बोर्ड की सतहों पर भूमि और VCC पथ होते हैं।

अभाव
गेट स्विच के समय धारा प्रवाह को सीमित करने के लिए स्विचिंग आउटपुट में से प्रत्येक के लिए श्रृंखला में 10-30 ओम अवरोधक लगाकर ग्राउंड बाउंस को कम किया जा सकता है।

यह भी देखें

 * इलेक्ट्रॉनिक्स में मेटास्टेबिलिटी
 * असीमित नॉनडेटर्मिनिस्म
 * बुरिदान ऐश

संदर्भ

 * Jeff Barrow, Reducing Ground Bounce, (2007), Analog Devices
 * Vikas Kumar, Ground Bounce Primer, (2005), TechOnLine (now EETimes).
 * Ground Bounce in 8-Bit High-Speed Logic, Pericom Application Note.
 * AN-640 Understanding and Minimizing Ground Bounce, (2003) Fairchild Semiconductor, Application Note 640.
 * Minimizing Ground Bounce & VCC Sag, White Paper, (2001) Altera Corporation.
 * Ground Bounce part-1 and part-2 by Douglas Brooks,Articles, Ultra Cad Design.