14 एनएम प्रक्रिया

14 एनएम प्रक्रिया MOSFET प्रौद्योगिकी नोड को संदर्भित करती है जो 22 एनएम प्रक्रिया का उत्तराधिकारी है|22{{nbsp}एनएम (या 20{{nbsp}एनएम) नोड। 14{{nbsp}एनएम को सेमीकंडक्टर (आईटीआरएस) के लिए अंतर्राष्ट्रीय प्रौद्योगिकी रोडमैप द्वारा नामित किया गया था। लगभग 2011 तक, नोड 22 के बाद{{nbsp}एनएम 16 होने की उम्मीद थी{{nbsp}एनएम। सभी 14nm नोड्स FinFET (फिन फील्ड-इफेक्ट ट्रांजिस्टर) तकनीक का उपयोग करते हैं, एक प्रकार की मल्टी-गेट MOSFET तकनीक जो कि प्लानर सिलिकॉन CMOS तकनीक का एक गैर-प्लानर विकास है।

2013 में 10 एनएम प्रक्रिया NAND फ्लैश चिप्स बनाने से पहले सैमसंग इलेक्ट्रॉनिक्स ने 2014 में 14 एनएम चिप को टैप आउट किया था। उसी वर्ष, SK Hynix ने 16 का बड़े पैमाने पर उत्पादन प्रारंभ किया{{nbsp}एनएम  नैंड फ्लैश, और टीएसएमसी 16 प्रारंभ  हुआ{{nbsp}एनएम FinFET उत्पादन। अगले वर्ष, इंटेल ने 14 की शिपिंग प्रारंभ  की{{nbsp}उपभोक्ताओं के लिए एनएम स्केल डिवाइस।

पृष्ठभूमि
इलेक्ट्रॉन-बीम लिथोग्राफी के साथ भी, एक बहुलक प्रतिरोध में 14 एनएम रिज़ॉल्यूशन हासिल करना कठिन है। इसके अतिरिक्त, आयनीकरण विकिरण के रासायनिक प्रभाव भी अत्यधिक पराबैंगनी लिथोग्राफी के लिए विश्वसनीय संकल्प को सीमित करते हैं, जो कि वर्तमान अत्याधुनिक विसर्जन लिथोग्राफी का उपयोग करके भी प्राप्त किया जा सकता है। हार्डमास्क सामग्री और कई पैटर्निंग की आवश्यकता होती है।

कम-κ परावैद्युत | कम-के सामग्री के लिए प्लाज्मा क्षति से एक अधिक महत्वपूर्ण सीमा आती है। नुकसान की सीमा सामान्यतः 20 एनएम मोटी होती है, लेकिन लगभग 100 एनएम तक भी जा सकता है। क्षति संवेदनशीलता के बदतर होने की उम्मीद है क्योंकि लो-के सामग्री अधिक झरझरा हो जाती है। तुलना के लिए, एक अप्रतिबंधित सिलिकॉन का परमाणु त्रिज्या 0.11 एनएम है। इस प्रकार लगभग 90 Si परमाणु चैनल की लंबाई को बढ़ा देंगे, जिससे पर्याप्त रिसाव (इलेक्ट्रॉनिक्स) हो जाएगा।

Tela Innovations और Sequoia Design Systems ने 2010 के आसपास 16/14 nm नोड के लिए दोहरे प्रदर्शन की अनुमति देने वाली एक पद्धति विकसित की। Samsung Electronics और Synopsys ने भी 22 एनएम और 16 एनएम डिज़ाइन फ्लो में डबल पैटर्निंग लागू करना प्रारंभ कर दिया है। मेंटर ग्राफिक्स ने 2010 में 16 एनएम टेस्ट चिप्स को टैप आउट करने की सूचना दी। 17 जनवरी, 2011 को आईबीएम ने घोषणा की कि वे 14 एनएम चिप प्रसंस्करण प्रौद्योगिकी विकसित करने के लिए आर्म होल्डिंग्स के साथ मिलकर काम कर रहे हैं। 18 फरवरी, 2011 को, इंटेल ने घोषणा की कि वह एरिज़ोना  में एक नए $5 बिलियन के सेमीकंडक्टर निर्माण संयंत्र का निर्माण करेगा, जिसे 14 एनएम निर्माण प्रक्रियाओं और अग्रणी-धार 300 मिमी वेफर (इलेक्ट्रॉनिक्स) का उपयोग करके चिप्स बनाने के लिए डिज़ाइन किया गया है।  नए निर्माण संयंत्र को फैब 42 नाम दिया जाना था, और निर्माण 2011 के मध्य में प्रारंभ  होना था। इंटेल ने नई सुविधा को दुनिया में सबसे उन्नत, उच्च-मात्रा निर्माण सुविधा के रूप में प्रस्तुत   किया और कहा कि यह 2019 में लाइन पर आ जाएगी। 2013. इंटेल ने तब से इस सुविधा को खोलने को स्थगित करने का निर्णय लिया है और इसके अतिरिक्त 14-एनएम चिप्स का समर्थन करने के लिए अपनी उपस्थित ा सुविधाओं का उन्नयन किया है। 17 मई, 2011 को, Intel ने 2014 के लिए एक रोडमैप की घोषणा की जिसमें उनके Xeon, Intel Core, और Intel Atom उत्पाद लाइनों के लिए 14 nm ट्रांजिस्टर सम्मलित  थे।

प्रौद्योगिकी डेमो
1990 के दशक के अंत में, Hitachi  सेंट्रल रिसर्च लेबोरेटरी से हिसामोटो की जापानी टीम ने TSMC के  चेन नाम हू  और कैलिफोर्निया के विभिन्न विश्वविद्यालय, बर्कले के शोधकर्ताओं सहित FinFET तकनीक को और विकसित करने के लिए शोधकर्ताओं की एक अंतरराष्ट्रीय टीम के साथ सहयोग करना प्रारंभ  किया। 1998 में, टीम ने सफलतापूर्वक उपकरणों को 17 तक नीचे कर दिया{{nbsp}एनएम प्रक्रिया। उन्होंने बाद में एक 15 विकसित किया{{nbsp}एनएम FinFET प्रक्रिया 2001 में। 2002 में, यूसी बर्कले में शोधकर्ताओं की एक अंतरराष्ट्रीय टीम, जिसमें शिबली अहमद (बांग्लादेशी), स्कॉट बेल, साइरस टेबेरी (ईरानी), जेफरी बुश, डेविड किसर, चेनमिंग हू (ताइवान सेमीकंडक्टर मैन्युफैक्चरिंग कंपनी), और त्सू-जे किंग लियू सम्मलित  हैं। FinFET उपकरणों को 10 एनएम गेट लंबाई तक प्रदर्शित किया। 2005 में, तोशीबा  ने साइडवॉल स्पेसर प्रक्रिया का उपयोग करते हुए 15 एनएम गेट लंबाई और 10 एनएम फिन (विस्तारित सतह) चौड़ाई के साथ 15 एनएम फिनफेट प्रक्रिया का प्रदर्शन किया। यह सुझाव दिया गया है कि 16 एनएम नोड के लिए, एक लॉजिक ट्रांजिस्टर की गेट लंबाई लगभग 5 एनएम होगी। दिसंबर 2007 में, तोशिबा ने एक प्रोटोटाइप मेमोरी यूनिट का प्रदर्शन किया जिसमें 15-नैनोमीटर पतली रेखाओं का उपयोग किया गया था। दिसंबर 2009 में, ताइवान सरकार के स्वामित्व वाली नेशनल नैनो डिवाइस लेबोरेटरीज ने 16 एनएम स्टेटिक रैंडम-एक्सेस मेमोरी चिप का उत्पादन किया। सितंबर 2011 में, एसके हाइनिक्स ने 15 एनएम एनएएनडी कोशिकाओं के विकास की घोषणा की। दिसंबर 2012 में, सैमसंग इलेक्ट्रॉनिक्स ने 14 एनएम चिप को टैप आउट किया। सितंबर 2013 में, इंटेल ने एक अल्ट्राबुक लैपटॉप का प्रदर्शन किया जिसमें 14 एनएम ब्रॉडवेल (माइक्रोआर्किटेक्चर) का उपयोग किया गया था, और इंटेल के सीईओ ब्रायन क्रज़ानिच ने कहा, [सीपीयू] इस साल के अंत तक शिपिंग कर दिया जाएगा। चूंकि, शिपमेंट में 2014 की चौथी तिमाही तक और देरी हुई। अगस्त 2014 में, इंटेल कोर एम माइक्रोप्रोसेसरों की सूची की अपनी आगामी सूची के लिए 14 एनएम माइक्रोआर्किटेक्चर के विवरण की घोषणा की, जो इंटेल की 14 एनएम निर्माण प्रक्रिया पर निर्मित होने वाला पहला उत्पाद था। प्रेस विज्ञप्ति के मुताबिक, कोर एम प्रोसेसर पर आधारित पहला सिस्टम 2014 की चौथी तिमाही में उपलब्ध होना था। इंटेल की 14 नैनोमीटर तकनीक दूसरी पीढ़ी के मल्टीगेट डिवाइस#ट्राई-गेट ट्रांजिस्टर|ट्राई-गेट ट्रांजिस्टर का उपयोग उद्योग-अग्रणी प्रदर्शन, शक्ति, घनत्व और लागत प्रति ट्रांजिस्टर देने के लिए करती है, मार्क बोर, इंटेल सीनियर फेलो, टेक्नोलॉजी एंड मैन्युफैक्चरिंग ग्रुप और निदेशक ने कहा, प्रक्रिया वास्तुकला और एकीकरण। 2018 में इंटेल द्वारा 14 एनएम फैब क्षमता की कमी की घोषणा की गई थी।

शिपिंग डिवाइस
2013 में, SK Hynix ने 16 का बड़े पैमाने पर उत्पादन प्रारंभ किया{{nbsp}एनएम नंद फ्लैश, TSMC 16 से प्रारंभ  हुआ{{nbsp}एनएम FinFET उत्पादन, और  SAMSUNG  ने 10 एनएम प्रक्रिया प्रारंभ  की|10 एनएम क्लास एनएएनडी फ्लैश प्रोडक्शन। 5 सितंबर 2014 को, इंटेल ने पहले तीन ब्रॉडवेल-आधारित प्रोसेसर लॉन्च किए जो थर्मल डिज़ाइन पावर | लो-टीडीपी कोर एम परिवार से संबंधित थे: कोर एम-5वाई10, कोर एम-5वाई10ए और कोर एम-5वाई70। फरवरी 2015 में, सैमसंग ने घोषणा की कि उनके फ्लैगशिप स्मार्टफोन, सैमसंग गैलेक्सी S6 में एक चिप (एसओसी) पर 14 एनएम Exynos  सिस्टम होगा। 9 मार्च, 2015 को, Apple Inc. ने प्रारंभिक 2015 मैकबुक (12-इंच) और मैकबुक प्रो जारी किया, जिसमें 14 एनएम इंटेल प्रोसेसर का उपयोग किया गया था। ध्यान देने योग्य i7-5557U है, जिसमें Intel HD, UHD और Iris ग्राफ़िक्स 6100 और दो कोर हैं जो केवल 28 वाट का उपयोग करके 3.1 GHz पर चल रहे हैं। 25 सितंबर, 2015 को, Apple Inc. ने iPhone 6S|iPhone 6S और 6S Plus जारी किया, जो डेस्कटॉप-क्लास Apple A9 चिप्स से लैस हैं जो सैमसंग द्वारा 14 एनएम और टीएसएमसी (ताइवान सेमीकंडक्टर मैन्युफैक्चरिंग कंपनी) द्वारा 16 एनएम दोनों में निर्मित हैं।

मई 2016 में, Nvidia ने पास्कल (माइक्रोआर्किटेक्चर) आर्किटेक्चर पर आधारित अपनी GeForce 10 सीरीज़ ग्राफ़िक्स प्रोसेसिंग युनिट जारी की, जिसमें TSMC की 16 nm FinFET तकनीक और सैमसंग की 14 nm FinFET तकनीक सम्मलित है। जून 2016 में, उन्नत माइक्रो डिवाइसेस ने ग्राफिक्स कोर नेक्स्ट#GCN 4th जनरेशन (आर्कटिक आइलैंड्स) आर्किटेक्चर पर आधारित अपना AMD Radeon 400 सीरीज GPU जारी किया, जिसमें सैमसंग की 14 nm FinFET तकनीक सम्मलित है। दोहरी सोर्सिंग के लिए ग्लोबल फाउंड्रीज को प्रौद्योगिकी का लाइसेंस दिया गया था।

2 अगस्त 2016 को, Microsoft ने Xbox One#Xbox One S जारी किया, जिसमें TSMC द्वारा 16 एनएम का उपयोग किया गया।

2 मार्च, 2017 को, एएमडी ने ज़ेन (माइक्रोआर्किटेक्चर) आर्किटेक्चर के आधार पर अपने रेजेन सीपीयू जारी किए, जिसमें सैमसंग से 14 एनएम फिनफेट तकनीक सम्मलित थी जिसे ग्लोबलफाउंड्रीज़ के निर्माण के लिए ग्लोबल फाउंड्रीज़ को लाइसेंस दिया गया था। रेफरी नाम = एक्सट्रीमटेक.कॉम>

NEC SX-Aurora TSUBASA प्रोसेसर, अक्टूबर 2017 में प्रस्तुत  किया गया, रेफरी नाम = 2017-एनईसी-प्रेस विज्ञप्ति> 16 का उपयोग करता है{{nbsp}TSMC से nm FinFET प्रक्रिया और NEC SX सुपर कंप्यूटर के साथ उपयोग के लिए डिज़ाइन की गई है। 22 जुलाई, 2018 को, GlobalFoundries ने सैमसंग से लाइसेंस प्राप्त 14LP प्रक्रिया के आधार पर अपनी 12 एनएम लीडिंग-परफॉर्मेंस (12LP) प्रक्रिया की घोषणा की। सितंबर 2018 में एनवीडिया ने अपने ट्यूरिंग (माइक्रोआर्किटेक्चर) के आधार पर जीपीयू जारी किए, जो टीएसएमसी की 12 एनएम प्रक्रिया पर बने थे और प्रति वर्ग मिलीमीटर 24.67 मिलियन ट्रांजिस्टर का ट्रांजिस्टर घनत्व है।

14 एनएम प्रक्रिया नोड्स
ट्रांजिस्टर घनत्व को छोड़कर, जिस स्थिति में विपरीत होता है, कम संख्या बेहतर होती है। ट्रांजिस्टर गेट पिच को सीपीपी (संपर्कित पॉली पिच) के रूप में भी जाना जाता है, और इंटरकनेक्ट पिच को एमएमपी (न्यूनतम धातु पिच) भी कहा जाता है।