स्विच्ड कैपेसिटर

एक स्विचित संधारित्र (एससी) एक विद्युत परिपथ है जो इलेक्ट्रॉनिक स्विच के खुलने और बंद होने पर विद्युत के आवेश को संधारित्र में और बाहर ले जाकर एक फलन(गणित) को लागू करता है। सामान्यतः गैर-अतिव्यापी घड़ी के संकेत का उपयोग स्विच को नियंत्रित करने के लिए किया जाता है, ताकि सभी स्विच एक साथ बंद न हों। इन अवयवों के साथ लागू किए गए इलेक्ट्रॉनिक फिल्टर को 'स्विचित-संधारित्र फिल्टर' कहा जाता है, जो मात्र धारिता और  स्विचन आवृत्ति के बीच के अनुपात पर निर्भर करते हैं, न कि यथार्थ अवरोध पर। यह उन्हें एकीकृत परिपथों के भीतर उपयोग के लिए अधिक उपयुक्त बनाता है, जहां यथार्थ रूप से निर्दिष्ट प्रतिरोधक और संधारित्र निर्माण के लिए  मितव्ययी नहीं होते हैं।

एससी परिपथ सामान्यतः एमओएस संधारित्र और एमओएसएफईटी स्विच के साथ धातु-ऑक्साइड-अर्धचालक (एमओएस) तकनीक का उपयोग करके कार्यान्वित किए जाते हैं, और वे सामान्यतः पूरक एमओएस (सीएमओएस) प्रक्रिया का उपयोग करके अर्धचालक उपकरण निर्माण किए जाते हैं। एमओएस एससी परिपथ के सामान्य अनुप्रयोगों में मिश्रित-संकेत एकीकृत परिपथ, डिज़िटल से एनालॉग परिवर्त्तक (डीएसी) चिप्स, एनॉलॉग से अंकीय  परिवर्तित करने वाले उपकरण (एडीसी) चिप्स,  स्पंद कोड मॉडुलन (पीसीएम) कोडेक-फिल्टर और पीसीएम अंकीय  टेलीफोनी सम्मिलित हैं।

एक स्विच-संधारित्र का उपयोग करके समानांतर अवरोधक अनुकरण
सबसे सरल स्विचित-संधारित्र (एससी) परिपथ एक संधारित्र $$C_S$$ से बना होता है और दो स्विच S$1$ और S$2$ जो वैकल्पिक रूप से $$f$$ की स्विचन आवृत्ति पर संधारित्र को अंदर या बाहर से जोड़ता है।

याद रखें कि ओम का नियम वोल्टेज, करंट और प्रतिरोध के बीच संबंध को इस प्रकार व्यक्त कर सकता है:
 * $$R = {V \over I} .\ $$

निम्नलिखित समतुल्य प्रतिरोध गणना से पता चलेगा कि कैसे प्रत्येक स्विचन चक्र के दौरान, यह स्विचित-संधारित्र परिपथ चार्ज की मात्रा को अंदर से बाहर स्थानांतरित करता है जैसे कि यह एक समान रैखिकता के अनुसार व्यवहार करता है। $$R_{\text{equivalent}} = 1 / (C_S f). $$

समतुल्य प्रतिरोध गणना
परिभाषा के अनुसार, चार्ज $$q$$ किसी भी संधारित्र पर $$C$$ एक वोल्टेज के साथ $$V$$ इसकी प्लेटों के बीच है:
 * $$q = CV.\ $$

इसलिए, जब S$1$ बंद है जबकि S$2$ खुला है, संधारित्र में संग्रहित आवेश $$C_S$$ होगा:
 * $$q_{\text{in}} = C_S V_{\text{in}} $$

मान लिया जाये $$V_{\text{in}} $$ एक आदर्श वोल्टेज स्रोत है।

जब S$2$ बंद है (एस$1$ खुला है - वे दोनों एक ही समय में कभी भी बंद नहीं होते हैं), उस आवेश का कुछ भाग संधारित्र से बाहर स्थानांतरित हो जाता है। वास्तव में कितना चार्ज स्थानांतरित हो जाता है यह जानने के बिना निर्धारित नहीं किया जा सकता है कि आउटपुट से कौन सा लोड जुड़ा हुआ है। हालाँकि, परिभाषा के अनुसार, संधारित्र पर शेष आवेश $$C_S$$ अज्ञात चर के संदर्भ में व्यक्त किया जा सकता है $$V_{\text{out}} $$:


 * $$q_{\text{out}} = C_S V_{\text{out}}.\ $$

इस प्रकार, एक स्विचन चक्र के दौरान अंदर से बाहर स्थानांतरित किया गया चार्ज है:
 * $$q_{\text{in-out}} = q_{\text{in}}-q_{\text{out}} = C_S(V_{\text{in}}-V_{\text{out}}) .\ $$

की दर से स्थानांतरित किया जाता है $$f$$। तो औसत विद्युत प्रवाह (प्रति इकाई समय में चार्ज के हस्तांतरण की दर) से अंदर से बाहर है:
 * $$I_{\text{in-out}} = q_{\text{in-out}} f = C_S(V_{\text{in}}-V_{\text{out}})f .\ $$

अंदर से बाहर वोल्टेज अंतर को इस प्रकार लिखा जा सकता है:
 * $$V_{\text{in-out}} = V_{\text{in}} - V_{\text{out}} .\ $$

अंत में, वर्तमान-वोल्टेज संबंध को ओम के नियम के रूप में उसी रूप में व्यक्त किया जा सकता है, यह दिखाने के लिए कि यह स्विचित-संधारित्र परिपथ एक प्रतिरोधक को समकक्ष प्रतिरोध के साथ अनुकरण करता है: इस परिपथ को समांतर प्रतिरोधी अनुकरण कहा जाता है क्योंकि 'इन' और 'आउट' समानांतर में जुड़े हुए हैं और सीधे युग्मित नहीं हैं। अन्य प्रकार के एससी सिम्युलेटेड रेसिस्टर परिपथ बिलिनियर रेसिस्टर अनुकरण, सीरीज़ रेसिस्टर अनुकरण, सीरीज़-पैरेलल रेसिस्टर अनुकरण और परजीवी-असंवेदनशील रेसिस्टर अनुकरण हैं।
 * $$R_{\text{equivalent}} = {V_{\text{in-out}} \over I_{\text{in-out}}} = {(V_{\text{in}} - V_{\text{out}}) \over C_S(V_{\text{in}}-V_{\text{out}})f} = {1 \over {C_S f}}.\ $$

वास्तविक अवरोधक के साथ अंतर
चार्ज को असतत दालों के रूप में अंदर से बाहर स्थानांतरित किया जाता है, लगातार नहीं। जब स्विचन आवृत्ति इनपुट संकेत की बैंडलिमिटिंग की तुलना में पर्याप्त रूप से अधिक (≥100x) होती है, तो यह ट्रांसफर एक रेसिस्टर के चार्ज के समतुल्य निरंतर ट्रांसफर का अनुमान लगाता है।

शून्य प्रतिरोध के साथ आदर्श स्विच का उपयोग करके यहां तैयार किया गया एससी परिपथ नियमित प्रतिरोधी के जौल ताप ऊर्जा हानि से पीड़ित नहीं होता है, और इसलिए आदर्श रूप से हानि मुक्त प्रतिरोधी कहा जा सकता है। हालांकि वास्तविक स्विचों के चैनल या पी-एन जंक्शन|पी-एन जंक्शनों में कुछ छोटे प्रतिरोध होते हैं, इसलिए विद्युत अभी भी छितरी हुई है।

क्योंकि विद्युत के स्विच के अंदर प्रतिरोध सामान्यतः नियमित प्रतिरोधों पर निर्भर परिपथ में प्रतिरोधों की तुलना में बहुत छोटा होता है, एससी परिपथ में जॉनसन-निक्विस्ट शोर काफी कम हो सकता है। हालांकि स्विचन आवृत्ति का लयबद्ध उच्च आवृत्ति शोर (संकेत प्रोसेसिंग) के रूप में प्रकट हो सकता है जिसे लो पास फिल्टर के साथ क्षीण करने की आवश्यकता हो सकती है।

एससी सिम्युलेटेड रेसिस्टर्स का यह भी लाभ है कि उनके समतुल्य प्रतिरोध को स्विचन आवृत्ति (यानी, यह एक प्रोग्राम करने योग्य प्रतिरोध है) को बदलकर  स्विचन अवधि के रिज़ॉल्यूशन द्वारा सीमित रिज़ॉल्यूशन के साथ समायोजित किया जा सकता है। इस प्रकार "ऑनलाइन" या "रनटाइम" समायोजन स्विच के दोलन को नियंत्रित करके किया जा सकता है (उदाहरण के लिए एक microcontroller से कॉन्फ़िगर करने योग्य घड़ी आउटपुट संकेत का उपयोग करके)।

अनुप्रयोग
एकीकृत परिपथों में वास्तविक प्रतिरोधकों के स्थानापन्न के रूप में एससी सिम्युलेटेड प्रतिरोधों का उपयोग किया जाता है क्योंकि मूल्यों की एक विस्तृत श्रृंखला के साथ मज़बूती से निर्माण करना आसान होता है और यह बहुत कम सिलिकॉन क्षेत्र ले सकता है।

इसी परिपथ का उपयोग असतत-समय प्रणाली (जैसे ADCs) में नमूना और होल्ड परिपथ के रूप में किया जा सकता है। उपयुक्त घड़ी चरण के दौरान, संधारित्र स्विच S के माध्यम से एनालॉग वोल्टेज का नमूना लेता है1और दूसरे चरण में स्विच S के माध्यम से इस आयोजित नमूना मूल्य को प्रस्तुत करता है2प्रसंस्करण के लिए एक इलेक्ट्रॉनिक परिपथ के लिए।

फ़िल्टर
प्रतिरोधों और संधारित्र से युक्त इलेक्ट्रॉनिक फ़िल्टर में उनके प्रतिरोधों को समतुल्य स्विचित-संधारित्र सिम्युलेटेड प्रतिरोधों के साथ प्रतिस्थापित किया जा सकता है, जिससे वास्तविक प्रतिरोधों पर भरोसा किए बिना फ़िल्टर को मात्र स्विच और संधारित्र का उपयोग करके निर्मित किया जा सकता है।

परजीवी-संवेदनशील इंटीग्रेटर
स्विचित-संधारित्र सिम्युलेटेड रेसिस्टर्स यथार्थ वोल्टेज गेन और इंटीग्रेशन प्रदान करने के लिए एक सेशन amp इंटीग्रेटर में इनपुट रेसिस्टर को बदल सकते हैं।

इनमें से सबसे शुरुआती परिपथों में से एक चेक इंजीनियर बेडरिक होस्टिका द्वारा विकसित परजीवी-संवेदनशील इंटीग्रेटर है।

विश्लेषण
द्वारा निरूपित करें $$T = 1 / f$$ स्विचन अवधि। संधारित्र में,
 * $$\text{charge} = \text{capacitance} \times \text{voltage}$$

फिर, जब S1खुलता है और S2बंद हो जाता है (वे दोनों एक ही समय में कभी भी बंद नहीं होते हैं), हमारे पास निम्नलिखित हैं:

1) क्योंकि $$C_s$$ अभी चार्ज किया है:
 * $$ Q_s(t) = C_s \cdot V_s(t)\, $$

2) क्योंकि फीडबैक कैप, $$C_{fb}$$, अचानक इतने चार्ज से चार्ज हो जाता है (op amp द्वारा, जो अपने इनपुट के बीच वर्चुअल शॉर्ट परिपथ की तलाश करता है):
 * $$ Q_{fb}(t) = Q_s(t-T) + Q_{fb}(t-T)\, $$

अब 2) से विभाजित करें $$C_{fb}$$:
 * $$ V_{fb}(t) = \frac {Q_s(t-T)}{C_{fb}} + V_{fb}(t-T)\, $$

और 1 डालना):
 * $$ V_{fb}(t) = \frac {C_s}{C_{fb}} \cdot V_s(t-T) + V_{fb}(t-T)\, $$

यह अंतिम समीकरण दर्शाता है कि क्या चल रहा है $$C_{fb}$$ - यह प्रत्येक चक्र में अपने वोल्टेज को उस आवेश के अनुसार बढ़ाता (या घटाता) है जिससे पंप किया जा रहा है $$C_s$$ (ऑप-एम्प के कारण)।

हालांकि, इस तथ्य को तैयार करने का एक और शानदार तरीका है $$T$$ बहुत छोटा है। आइए परिचय कराते हैं $$dt\leftarrow T$$ और $$dV_{fb}\leftarrow V_{fb}(t)-V_{fb}(t-dt)$$ और डीटी द्वारा विभाजित अंतिम समीकरण को फिर से लिखें:
 * $$ \frac {dV_{fb}(t)}{dt} = f \frac {C_s}{C_{fb}} \cdot V_s(t)\, $$

इसलिए, ऑप-एम्प आउटपुट वोल्टेज रूप लेता है:
 * $$ V_{\text{out}}(t) = -V_{fb}(t) = - \frac{1}{\frac{1}{fC_s}C_{fb}} \int V_s(t)dt \, $$

यह op amp ऑपरेशनल एम्पलीफायर एप्लिकेशन #इनवर्टिंग इंटीग्रेटर के समान सूत्र है जहां प्रतिरोध को एससी सिम्युलेटेड रेसिस्टर द्वारा समकक्ष प्रतिरोध के साथ प्रतिस्थापित किया जाता है:
 * $$R_{\text{equivalent}} = {1 \over {C_s f}}.\ $$

इस स्विचित-संधारित्र परिपथ को पैरासिटिक-सेंसिटिव कहा जाता है क्योंकि इसका व्यवहार परजीवी समाई से काफी प्रभावित होता है, जिससे परजीवी धारिता को नियंत्रित नहीं किया जा सकता है। परजीवी असंवेदनशील परिपथ इस पर काबू पाने की कोशिश करते हैं।

असतत-समय प्रणालियों में प्रयोग करें
विलंबित परजीवी असंवेदनशील इंटीग्रेटर का असतत समय के इलेक्ट्रॉनिक परिपथ में व्यापक उपयोग होता है जैसे कि अंकीय बायकाड फिल्टर, एंटी-अलियास संरचनाएं और डेल्टा-सिग्मा मॉड्यूलेशन|डेल्टा-सिग्मा डेटा परिवर्त्तक्स। यह परिपथ निम्न जेड-डोमेन फ़ंक्शन लागू करता है:
 * $$ H(z) = \frac{1}{z-1}$$

गुणा करने वाला अंकीय से एनालॉग कनवर्टर
स्विचित-संधारित्र परिपथ की एक उपयोगी विशेषता यह है कि उनका उपयोग एक ही समय में कई परिपथ कार्यों को करने के लिए किया जा सकता है, जो गैर-असतत समय घटकों (यानी एनालॉग इलेक्ट्रॉनिक्स) के साथ कठिन है। गुणा करने वाला अंकीय से एनालॉग परिवर्त्तक (MDAC) एक उदाहरण है क्योंकि यह एक एनालॉग इनपुट ले सकता है, एक अंकीय  मान जोड़ सकता है $$d$$ इसके लिए, और इसे संधारित्र अनुपात के आधार पर कुछ कारक से गुणा करें। MDAC का आउटपुट निम्नलिखित द्वारा दिया गया है:
 * $$ V_{Out} = \frac {V_{i} \cdot (C_{1}+C_{2}) - (d-1) \cdot V_{r} \cdot C_{2} + V_{os} \cdot (C_{1}+C_{2}+C_{p})} {C_{1} + \frac {(C_{1} + C_{2} + C_{p})} {A} } $$

MDAC आधुनिक पाइपलाइन एनालॉग से अंकीय परिवर्त्तक्स के साथ-साथ अन्य यथार्थ एनालॉग इलेक्ट्रॉनिक्स में एक सामान्य घटक है और इसे सबसे पहले बेल लेबोरेटरीज में स्टीफन लुईस और अन्य लोगों द्वारा ऊपर के रूप में बनाया गया था।

स्विचित-संधारित्र परिपथ का विश्लेषण
स्विचित-संधारित्र परिपथ का विश्लेषण चार्ज संरक्षण समीकरणों को लिखकर किया जाता है, जैसा कि इस लेख में है, और उन्हें कंप्यूटर बीजगणित टूल से हल किया गया है। हाथ के विश्लेषण के लिए और परिपथ में अधिक अंतर्दृष्टि प्राप्त करने के लिए, संकेत-फ्लो ग्राफ विश्लेषण करना भी संभव है, एक विधि के साथ जो स्विचित-संधारित्र और निरंतर-समय परिपथ के लिए बहुत समान है।

यह भी देखें

 * एलियासिंग
 * चार्ज पंप
 * निक्विस्ट-शैनन नमूनाकरण प्रमेय
 * स्विचित-मोड विद्युत की आपूर्ति
 * थाइरिस्टर-स्विचित संधारित्र (Tएससी)

संदर्भ

 * Mingliang Liu, Demystifying Switched-Capacitor Circuits, ISBN 0-7506-7907-7