स्थैतिक रैंडम-एक्सेस मेमोरी



स्टेटिक रैंडम एक्सेस मेमोरी  (स्टैटिक रैम या एसआरएएम) एक प्रकार की रैंडम-एक्सेस मेमोरी (रैम) है जो प्रत्येक बिट को स्टोर करने के लिए फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) | लैचिंग सर्किट्री (फ्लिप-फ्लॉप) का उपयोग करती है। SRAM अस्थिर मेमोरी है; बिजली हटा दिए जाने पर डेटा नष्ट हो जाता है.

स्टैटिक शब्द एसआरएएम को गतिशील रैंडम-एक्सेस मेमोरी (डायनामिक रैंडम-एक्सेस मेमोरी) से अलग करता है - एसआरएएम अपने डेटा को बिजली की उपस्थिति में स्थायी रूप से रखेगा, जबकि डीआरएएम में डेटा सेकंड में नष्ट हो जाता है और इस प्रकार समय-समय पर स्मृति ताज़ा  होना चाहिए। SRAM DRAM से तेज़ है लेकिन सिलिकॉन क्षेत्र और लागत के मामले में यह अधिक महंगा है; इसका उपयोग आमतौर पर [[ CPU  कैश]] और सीपीयू के आंतरिक सीपीयू रजिस्टर के लिए किया जाता है जबकि DRAM का उपयोग कंप्यूटर की मुख्य मेमोरी के लिए किया जाता है।

इतिहास
सेमीकंडक्टर बाइपोलर SRAM का आविष्कार 1963 में फेयरचाइल्ड सेमीकंडक्टर में रॉबर्ट नॉर्मन द्वारा किया गया था। MOS SRAM का आविष्कार 1964 में फेयरचाइल्ड सेमीकंडक्टर में जॉन श्मिट द्वारा किया गया था। यह 64-बिट एमओएस पी-चैनल एसआरएएम था। 1959 में जब CMOS का आविष्कार हुआ था तब से SRAM किसी भी नई CMOS-आधारित प्रौद्योगिकी निर्माण प्रक्रिया के पीछे मुख्य चालक था। 1964 में, आईबीएम के लिए काम करते हुए, अर्नोल्ड फार्बर और यूजीन श्लिग ने एक [[अवरोध]] गेट और सुरंग डायोड  फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) का उपयोग करके एक हार्ड-वायर्ड मेमोरी सेल बनाया। उन्होंने कुंडी को दो ट्रांजिस्टर और दो प्रतिरोधकों से बदल दिया, एक विन्यास जिसे फार्बर-श्लिग सेल के रूप में जाना जाने लगा। उस वर्ष उन्होंने एक आविष्कार समापन प्रस्तुत किया, लेकिन इसे शुरू में अस्वीकार कर दिया गया था।  1965 में, IBM में बेंजामिन अगस्ता और उनकी टीम ने 80 ट्रांजिस्टर, 64 रेसिस्टर्स और 4 डायोड के साथ फार्बर-श्लिग सेल पर आधारित 16-बिट सिलिकॉन मेमोरी चिप बनाई।

अप्रैल 1969 में, इंटेल इंक ने अपना पहला उत्पाद, इंटेल 3101, एक एसआरएएम मेमोरी चिप पेश किया, जिसका उद्देश्य भारी चुंबकीय-कोर मेमोरी मॉड्यूल को बदलना था; इसकी क्षमता 64 बिट्स थी (एक बग के कारण केवल 63 बिट्स ही उपयोग योग्य थे) और द्विध्रुवी जंक्शन ट्रांजिस्टर पर आधारित था इसे रूबीलिथ का उपयोग करके डिज़ाइन किया गया था।

विशेषताएँ
हालाँकि इसे अस्थिर मेमोरी के रूप में जाना जा सकता है, SRAM डेटा अवशेष प्रदर्शित करता है। SRAM एक सरल डेटा एक्सेस मॉडल प्रदान करता है और इसके लिए रिफ्रेश सर्किट की आवश्यकता नहीं होती है। प्रदर्शन और विश्वसनीयता अच्छी है और निष्क्रिय होने पर बिजली की खपत कम होती है। चूँकि SRAM को लागू करने के लिए प्रति बिट अधिक ट्रांजिस्टर की आवश्यकता होती है, यह DRAM की तुलना में कम सघन और अधिक महंगा होता है और पढ़ने या लिखने के दौरान इसमें उच्च पावर (भौतिकी) की खपत भी होती है। SRAM की बिजली खपत इस बात पर निर्भर करती है कि इसे कितनी बार एक्सेस किया जाता है।

एम्बेडेड उपयोग
औद्योगिक और वैज्ञानिक उपप्रणालियों, ऑटोमोटिव इलेक्ट्रॉनिक्स और समान अंतः स्थापित प्रणाली  की कई श्रेणियों में एसआरएएम शामिल है, जिसे इस संदर्भ में ईएसआरएएम के रूप में संदर्भित किया जा सकता है। कुछ मात्रा (किलोबाइट या उससे कम) व्यावहारिक रूप से सभी आधुनिक उपकरणों, खिलौनों आदि में भी अंतर्निहित होती है जो इलेक्ट्रॉनिक उपयोगकर्ता इंटरफ़ेस लागू करते हैं।

SRAM अपने दोहरे पोर्ट वाले RAM | दोहरे पोर्टेड रूप में कभी-कभी वास्तविक समय अंकीय संकेत प्रक्रिया  सर्किट के लिए उपयोग किया जाता है।

कंप्यूटर में
SRAM का उपयोग पर्सनल कंप्यूटर, वर्कस्टेशन, राउटर और परिधीय उपकरणों में भी किया जाता है: सीपीयू फ़ाइल पंजीकृत करें, आंतरिक सीपीयू कैश, आंतरिक जीपीयू कैश और बाहरी बर्स्ट मोड (कंप्यूटिंग) एसआरएएम कैश, हार्ड डिस्क बफ़र्स, राउटर (कंप्यूटिंग) बफ़र्स, आदि। एलसीडी चित्रपट  और  संगणक मुद्रक  भी आम तौर पर प्रदर्शित छवि को पकड़ने (या मुद्रित करने) के लिए एसआरएएम का उपयोग करते हैं। SRAM का उपयोग कई प्रारंभिक व्यक्तिगत कंप्यूटरों जैसे ZX80, TRS-80 मॉडल 100 और VIC-20 की मुख्य मेमोरी के लिए किया जाता था।

शौकिया
शौक़ीन लोग, विशेष रूप से घरेलू निर्मित प्रोसेसर के शौकीन, इंटरफ़ेसिंग की आसानी के कारण अक्सर SRAM को प्राथमिकता देते हैं। DRAM की तुलना में इसके साथ काम करना बहुत आसान है क्योंकि इसमें कोई ताज़ा चक्र नहीं है और पता और डेटा बसें अक्सर सीधे पहुंच योग्य होती हैं। बसों और बिजली कनेक्शन के अलावा, SRAM को आमतौर पर केवल तीन नियंत्रणों की आवश्यकता होती है: चिप इनेबल (CE), राइट इनेबल (WE) और आउटपुट इनेबल (OE)। सिंक्रोनस SRAM में क्लॉक (CLK) भी शामिल है।

गैर-वाष्पशील SRAM
nvSRAM|गैर-वाष्पशील SRAM (nvSRAM) में मानक SRAM कार्यक्षमता होती है, लेकिन वे बिजली की आपूर्ति खो जाने पर डेटा को बचाते हैं, जिससे महत्वपूर्ण जानकारी का संरक्षण सुनिश्चित होता है। nvSRAMs का उपयोग विभिन्न स्थितियों में किया जाता है – नेटवर्किंग, एयरोस्पेस, और चिकित्सा, सहित कई अन्य – जहां डेटा का संरक्षण महत्वपूर्ण है और जहां बैटरियां अव्यावहारिक हैं।

छद्मस्थैतिक रैम
स्यूडोस्टैटिक रैम (PSRAM) एक सेल्फ-रिफ्रेश सर्किट के साथ संयुक्त DRAM है। यह बाह्य रूप से धीमे SRAM के रूप में दिखाई देता है, यद्यपि वास्तविक SRAM की तुलना में घनत्व/लागत लाभ के साथ, और DRAM की पहुंच जटिलता के बिना।

ट्रांजिस्टर प्रकार के अनुसार

 * द्विध्रुवी जंक्शन ट्रांजिस्टर (ट्रांजिस्टर-ट्रांजिस्टर तर्क और उत्सर्जक युग्मित तर्क में प्रयुक्त) – बहुत तेज़ लेकिन उच्च बिजली खपत के साथ
 * MOSFET (सीएमओएस में प्रयुक्त) – कम बिजली
 * बाइनरी एसआरएएम
 * टर्नरी कंप्यूटर SRAM

फ़ंक्शन द्वारा
1990 के दशक में, एसिंक्रोनस SRAM का उपयोग तेज़ एक्सेस समय के लिए किया जाता था। एसिंक्रोनस एसआरएएम का उपयोग औद्योगिक इलेक्ट्रॉनिक्स और माप प्रणालियों से लेकर हार्ड डिस्क और नेटवर्किंग उपकरण तक कई अन्य अनुप्रयोगों में उपयोग किए जाने वाले छोटे कैश-लेस एम्बेडेड प्रोसेसर के लिए मुख्य मेमोरी के रूप में किया गया था। आजकल, सिंक्रोनस SRAM (जैसे DDR SRAM) का उपयोग सिंक्रोनस DRAM के समान ही किया जाता है – DDR SDRAM मेमोरी का उपयोग एसिंक्रोनस DRAM के बजाय किया जाता है। सिंक्रोनस मेमोरी इंटरफ़ेस बहुत तेज़ है क्योंकि पाइपलाइन (कंप्यूटिंग) आर्किटेक्चर को नियोजित करके एक्सेस समय को काफी कम किया जा सकता है। इसके अलावा, चूंकि DRAM, SRAM की तुलना में बहुत सस्ता है, SRAM को अक्सर DRAM द्वारा प्रतिस्थापित किया जाता है, खासकर उस स्थिति में जब बड़ी मात्रा में डेटा की आवश्यकता होती है। हालाँकि, SRAM मेमोरी रैंडम (ब्लॉक/बर्स्ट नहीं) एक्सेस के लिए बहुत तेज़ है। इसलिए, SRAM मेमोरी का उपयोग मुख्य रूप से CPU कैश, छोटी ऑन-चिप मेमोरी, FIFO (कंप्यूटिंग और इलेक्ट्रॉनिक्स) या अन्य छोटे बफ़र्स के लिए किया जाता है।
 * अतुल्यकालिक सर्किट – घड़ी की आवृत्ति से स्वतंत्र; डेटा इन और डेटा आउट को एड्रेस ट्रांज़िशन द्वारा नियंत्रित किया जाता है। उदाहरणों में सर्वव्यापी 28-पिन 8K × 8 और 32K × 8 चिप्स (अक्सर लेकिन हमेशा क्रमशः 6264 और 62C256 की तर्ज पर कुछ नाम नहीं दिया गया), साथ ही प्रति चिप 16 Mbit तक के समान उत्पाद शामिल हैं।
 * तादात्म्य – सभी समय घड़ी के किनारों से शुरू होते हैं। पता, डेटा इन और अन्य नियंत्रण सिग्नल घड़ी सिग्नल से जुड़े होते हैं।

विशेषता द्वारा

 * शून्य बस टर्नअराउंड (ZBT) – टर्नअराउंड, एसआरएएम तक पहुंच को लिखने से पढ़ने और इसके विपरीत में बदलने के लिए आवश्यक घड़ी चक्रों की संख्या है। ZBT SRAMs के लिए टर्नअराउंड या पढ़ने और लिखने के चक्र के बीच विलंबता शून्य है।
 * सिंकबर्स्ट (सिंकबर्स्ट एसआरएएम या सिंक्रोनस-बर्स्ट एसआरएएम) – SRAM में राइट ऑपरेशन को बढ़ाने के लिए SRAM में सिंक्रोनस बर्स्ट राइट एक्सेस की सुविधा है।
 * डीडीआर एसआरएएम – सिंक्रोनस, सिंगल रीड/राइट पोर्ट, डबल डेटा रेट I/O।
 * क्वाड डेटा दर SRAM – सिंक्रोनस, अलग पढ़ने और लिखने वाले पोर्ट, चौगुनी डेटा दर I/O।

चिप पर एकीकृत
SRAM को माइक्रो-नियंत्रकों (आमतौर पर लगभग 32 बाइट्स से 128 किलोबाइट तक) में रैम या कैश मेमोरी के रूप में एकीकृत किया जा सकता है, शक्तिशाली माइक्रोप्रोसेसरों में प्राथमिक कैश के रूप में, जैसे कि x86 परिवार, और कई अन्य (8 किलोबाइट से, कई मेगाबाइट तक), कुछ माइक्रोप्रोसेसरों में उपयोग किए जाने वाले राज्य-मशीनों के रजिस्टरों और हिस्सों को संग्रहीत करने के लिए (रजिस्टर फ़ाइल देखें), एप्लिकेशन-विशिष्ट एकीकृत सर्किट (एएसआईसी) पर (आमतौर पर) किलोबाइट्स का क्रम) और क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला (एफपीजीए) और जटिल प्रोग्रामयोग्य तर्क उपकरण (सीपीएलडी) में।

डिज़ाइन
एक विशिष्ट SRAM सेल छह MOSFETs से बना होता है, और इसे अक्सर कहा जाता है SRAM सेल। सेल में प्रत्येक अंश  चार ट्रांजिस्टर (एम1, एम2, एम3, एम4) पर संग्रहीत होता है जो दो क्रॉस-युग्मित इनवर्टर बनाते हैं। इस स्टोरेज सेल में दो स्थिर अवस्थाएँ होती हैं जिनका उपयोग 0 और 1 को दर्शाने के लिए किया जाता है। दो अतिरिक्त एक्सेस ट्रांजिस्टर पढ़ने और लिखने के संचालन के दौरान स्टोरेज सेल तक पहुंच को नियंत्रित करने का काम करते हैं। 6T SRAM के अलावा, अन्य प्रकार के SRAM चिप्स प्रति बिट 4, 8, 10 (4T, 8T, 10T SRAM), या अधिक ट्रांजिस्टर का उपयोग करते हैं।   चार-ट्रांजिस्टर एसआरएएम स्टैंड-अलोन एसआरएएम उपकरणों में काफी आम है (सीपीयू कैश के लिए उपयोग किए जाने वाले एसआरएएम के विपरीत), पॉलीसिलिकॉन की एक अतिरिक्त परत के साथ विशेष प्रक्रियाओं में कार्यान्वित किया जाता है, जो बहुत उच्च प्रतिरोध पुल-अप प्रतिरोधों की अनुमति देता है। 4T SRAM का उपयोग करने का मुख्य दोष CMOS # पावर में वृद्धि है: पुल-डाउन ट्रांजिस्टर (एम 1 या एम 2) में से एक के माध्यम से निरंतर प्रवाह के कारण स्विचिंग और रिसाव।

इसका उपयोग कभी-कभी एक से अधिक (पढ़ने और/या लिखने) पोर्ट को लागू करने के लिए किया जाता है, जो कुछ प्रकार की वीडियो स्मृति  और मल्टी-पोर्टेड एसआरएएम सर्किटरी के साथ कार्यान्वित फ़ाइलों को पंजीकृत करने में उपयोगी हो सकता है।

आम तौर पर, प्रति सेल जितने कम ट्रांजिस्टर की आवश्यकता होगी, प्रत्येक सेल उतना ही छोटा हो सकता है। चूंकि सिलिकॉन वेफर को संसाधित करने की लागत अपेक्षाकृत तय होती है, छोटी कोशिकाओं का उपयोग करने और इसलिए एक वेफर पर अधिक बिट्स पैक करने से मेमोरी की प्रति बिट लागत कम हो जाती है।

चार से कम ट्रांजिस्टर का उपयोग करने वाली मेमोरी कोशिकाएं संभव हैं; हालाँकि, ऐसे 3T या 1T सेल DRAM हैं, SRAM नहीं (तथाकथित 1T-SRAM भी)।

सेल तक पहुंच वर्ड लाइन (चित्रा में डब्ल्यूएल) द्वारा सक्षम की जाती है जो दो एक्सेस ट्रांजिस्टर एम को नियंत्रित करती है5 और एम6 जो, बदले में, नियंत्रित करता है कि सेल को बिट लाइनों से जोड़ा जाना चाहिए या नहीं: बीएल और बीएल. इनका उपयोग पढ़ने और लिखने दोनों कार्यों के लिए डेटा स्थानांतरित करने के लिए किया जाता है। हालाँकि दो बिट लाइनों का होना सख्ती से आवश्यक नहीं है, शोर में कमी में सुधार के लिए सिग्नल और इसका व्युत्क्रम दोनों आमतौर पर प्रदान किए जाते हैं।

रीड एक्सेस के दौरान, SRAM सेल में इनवर्टर द्वारा बिट लाइनें सक्रिय रूप से उच्च और निम्न संचालित होती हैं। यह DRAM की तुलना में SRAM बैंडविड्थ में सुधार करता है – DRAM में, बिट लाइन स्टोरेज कैपेसिटर से जुड़ी होती है और  प्रभार साझा करना  के कारण बिट लाइन ऊपर या नीचे की ओर स्विंग होती है। एसआरएएम की सममित संरचना विभेदक सिग्नलिंग की भी अनुमति देती है, जो छोटे वोल्टेज उतार-चढ़ाव को अधिक आसानी से पता लगाने योग्य बनाती है। DRAM के साथ एक और अंतर जो SRAM को तेज़ बनाने में योगदान देता है वह यह है कि वाणिज्यिक चिप्स एक समय में सभी एड्रेस बिट्स को स्वीकार करते हैं। तुलनात्मक रूप से, कमोडिटी DRAM में उनके आकार और लागत को कम रखने के लिए पते को दो हिस्सों में मल्टीप्लेक्स किया जाता है, यानी उच्च बिट्स के बाद निचले बिट्स, एक ही पैकेज पिन पर।

एक SRAM का आकार $m$ पता पंक्तियाँ और $n$ डेटा लाइन है $2^{m}$ शब्द, या $2^{m} × n$ बिट्स. सबसे आम शब्द का आकार 8 बिट है, जिसका अर्थ है कि प्रत्येक बाइट को पढ़ा या लिखा जा सकता है $2^{m}$ SRAM चिप के भीतर अलग-अलग शब्द। कई सामान्य SRAM चिप्स में 11 एड्रेस लाइनें होती हैं (इस प्रकार एक क्षमता होती है $2^{11} = 2,048 =$ 2kibi (बाइनरी उपसर्ग) शब्द) और एक 8-बिट शब्द, इसलिए उन्हें 2k × 8 SRAM कहा जाता है।

आईसी पर एसआरएएम सेल का आयाम आईसी बनाने के लिए उपयोग की जाने वाली प्रक्रिया के न्यूनतम फीचर आकार द्वारा निर्धारित किया जाता है।

एसआरएएम ऑपरेशन
एक SRAM सेल की तीन अलग-अलग अवस्थाएँ होती हैं: स्टैंडबाय (सर्किट निष्क्रिय है), पढ़ना (डेटा का अनुरोध किया गया है) या लिखना (सामग्री को अद्यतन करना)। पढ़ने और लिखने के मोड में काम करने वाले SRAM में क्रमशः पठनीयता और लिखने की स्थिरता होनी चाहिए। तीन अलग-अलग राज्य इस प्रकार काम करते हैं:

स्टैंडबाय
यदि शब्द रेखा पर जोर नहीं दिया गया है, तो एक्सेस ट्रांजिस्टर एम5 और एम6 सेल को बिट लाइनों से डिस्कनेक्ट करें। एम द्वारा निर्मित दो क्रॉस-युग्मित इनवर्टर1 – एम4 जब तक वे आपूर्ति से जुड़े रहेंगे, एक-दूसरे को सुदृढ़ करना जारी रखेंगे।

पढ़ना
सिद्धांत रूप में, पढ़ने के लिए केवल वर्ड लाइन डब्लूएल पर जोर देने और एकल एक्सेस ट्रांजिस्टर और बिट लाइन द्वारा एसआरएएम सेल स्थिति को पढ़ने की आवश्यकता होती है, उदाहरण के लिए एम6, बीएल. हालाँकि, बिट लाइनें अपेक्षाकृत लंबी होती हैं और उनमें बड़ी परजीवी क्षमता होती है। पढ़ने में तेजी लाने के लिए, अभ्यास में एक अधिक जटिल प्रक्रिया का उपयोग किया जाता है: पढ़ने का चक्र दोनों बिट लाइनों बीएल और बीएल, उच्च (तर्क 1) वोल्टेज के लिए। फिर वर्ड लाइन WL पर जोर देने से दोनों एक्सेस ट्रांजिस्टर M सक्षम हो जाते हैं5 और एम6, जिसके कारण एक बिट लाइन बीएल वोल्टेज थोड़ा कम हो जाता है। फिर बीएल और बीएल लाइनों के बीच एक छोटा वोल्टेज अंतर होगा। एक सेंस एम्पलीफायर समझ जाएगा कि किस लाइन में उच्च वोल्टेज है और इस प्रकार यह निर्धारित करेगा कि 1 या 0 संग्रहीत था या नहीं। सेंस एम्पलीफायर की संवेदनशीलता जितनी अधिक होगी, रीड ऑपरेशन उतना ही तेज़ होगा। चूंकि एनएमओएस अधिक शक्तिशाली है, पुल-डाउन आसान है। इसलिए, बिट लाइनों को पारंपरिक रूप से उच्च वोल्टेज पर प्रीचार्ज किया जाता है। कई शोधकर्ता बिजली की खपत को कम करने के लिए थोड़े कम वोल्टेज पर प्रीचार्ज करने का भी प्रयास कर रहे हैं।

लेखन
लिखने का चक्र बिट लाइनों पर लिखे जाने वाले मान को लागू करने से शुरू होता है। 0 लिखने के लिए, बिट लाइनों पर 0 लगाया जाता है, जैसे सेटिंग बीएल से 1 और बीएल से 0. यह एक कुंडी (इलेक्ट्रॉनिक) |एसआर-लैच में रीसेट पल्स लगाने के समान है, जो फ्लिप फ्लॉप की स्थिति बदलने का कारण बनता है। बिट लाइनों के मानों को उलटा करके 1 लिखा जाता है। इसके बाद डब्लूएल पर जोर दिया जाता है और जो मूल्य संग्रहित किया जाना है उसे ला दिया जाता है। यह काम करता है क्योंकि बिट लाइन इनपुट-ड्राइवरों को सेल में अपेक्षाकृत कमजोर ट्रांजिस्टर की तुलना में बहुत मजबूत बनाया जाता है ताकि वे क्रॉस-युग्मित इनवर्टर की पिछली स्थिति को आसानी से ओवरराइड कर सकें। व्यवहार में, एनएमओएस ट्रांजिस्टर एम तक पहुंचें5 और एम6 किसी भी निचले एनएमओएस (एम) से अधिक मजबूत होना होगा1, एम3) या शीर्ष पीएमओएस (एम2, एम4) ट्रांजिस्टर. इसे आसानी से प्राप्त किया जा सकता है क्योंकि समान आकार के होने पर पीएमओएस ट्रांजिस्टर एनएमओएस की तुलना में बहुत कमजोर होते हैं। नतीजतन, जब एक ट्रांजिस्टर जोड़ी (जैसे एम3 और एम4) लिखने की प्रक्रिया से केवल थोड़ा सा ओवरराइड होता है, विपरीत ट्रांजिस्टर जोड़ी (एम1 और एम2) गेट वोल्टेज भी बदल दिया गया है। इसका मतलब यह है कि एम1 और एम2 ट्रांजिस्टर को आसानी से ओवरराइड किया जा सकता है, इत्यादि। इस प्रकार, क्रॉस-युग्मित इनवर्टर लेखन प्रक्रिया को बढ़ाते हैं।

बस व्यवहार
70 एनएस के एक्सेस समय के साथ रैंडम-एक्सेस मेमोरी, पता पंक्तियों के वैध होने के समय से 70 एनएस के भीतर वैध डेटा आउटपुट करेगी। कुछ एसआरएएम सेल में एक पेज मोड होता है, जहां पेज के शब्दों (256, 512, या 1024 शब्द) को काफी कम एक्सेस समय (आमतौर पर लगभग 30 एनएस) के साथ क्रमिक रूप से पढ़ा जा सकता है। ऊपरी पता पंक्तियों को सेट करके पृष्ठ का चयन किया जाता है और फिर निचली पता पंक्तियों के माध्यम से शब्दों को क्रमिक रूप से पढ़ा जाता है।

उत्पादन चुनौतियाँ
SRAM कोशिकाओं के फिनफेट ट्रांजिस्टर कार्यान्वयन की शुरुआत के साथ, वे सेल आकार में बढ़ती अक्षमताओं से पीड़ित होने लगे। पिछले 30 वर्षों में (1987 से 2017 तक) सेमीकंडक्टर डिवाइस निर्माण (नोड आकार) में लगातार कमी के साथ एसआरएएम सेल टोपोलॉजी के पदचिह्न-सिकुड़ने की गति धीमी हो गई, जिससे कोशिकाओं को अधिक सघनता से पैक करना कठिन हो गया।

आकार संबंधी समस्याओं के अलावा आधुनिक एसआरएएम कोशिकाओं की एक महत्वपूर्ण चुनौती स्थिर धारा रिसाव है। धारा, जो सकारात्मक आपूर्ति से बहती है (Vdd), कोशिका के माध्यम से और जमीन तक, कोशिका का तापमान बढ़ने पर तेजी से बढ़ता है। सेल पावर ड्रेन सक्रिय और निष्क्रिय दोनों स्थितियों में होता है, इस प्रकार बिना किसी उपयोगी कार्य के उपयोगी ऊर्जा बर्बाद हो जाती है। भले ही पिछले 20 वर्षों में इस मुद्दे को आंशिक रूप से डेटा रिटेंशन वोल्टेज तकनीक (डीआरवी) द्वारा 5 से 10 तक की कटौती दर के साथ संबोधित किया गया था, नोड आकार में कमी के कारण कटौती दर लगभग 2 तक गिर गई।

इन दो मुद्दों के साथ ऊर्जा-कुशल और सघन SRAM मेमोरी विकसित करना अधिक चुनौतीपूर्ण हो गया, जिससे सेमीकंडक्टर उद्योग को STT-MRAM और F-RAM जैसे विकल्पों की तलाश करने के लिए प्रेरित किया गया।

अनुसंधान
2019 में एक फ्रांसीसी संस्थान ने चीजों की इंटरनेट सेमीकंडक्टर डिवाइस फैब्रिकेशन फैब्रिकेटेड एकीकृत परिपथ  के एक शोध पर रिपोर्ट दी। यह सिलिकॉन ऑन इंसुलेटर-ट्रांजिस्टर (FD-SOI) पर आधारित था, इसमें सिंक्रोनस/एसिंक्रोनस एक्सेस के लिए दो-पोर्टेड SRAM मेमोरी रेल और सेलेक्टिव  आभासी मैदान  (SVGND) था। अध्ययन में दावा किया गया है कि वोल्टेज को बारीक करके स्लीप और रीड मोड में अल्ट्रा-लो एसवीजीएनडी करंट तक पहुंचा जा सकता है।

यह भी देखें

 * फ्लैश मेमोरी
 * लघु कार्ड, एक बंद SRAM मेमोरी कार्ड मानक
 * इन-मेमोरी प्रोसेसिंग