एक चिप पर प्रणाली

एक चिप पर प्रणाली या एक चिप (SoC) पर एक प्रणाली एक एकीकृत सर्किट है जो कंप्यूटर या अन्य इलेक्ट्रॉनिक सिस्टम के अधिकांश या सभी घटकों को एकीकृत करता है। इन घटकों में लगभग हमेशा एक सेंट्रल प्रोसेसिंग यूनिट (CPU), मेमोरी इंटरफेस, ऑन-चिप इनपुट/आउटपुट डिवाइस, इनपुट/आउटपुट इंटरफेस और सेकेंडरी स्टोरेज इंटरफेस, अक्सर रेडियो मोडेम और अन्य घटक जैसे ग्राफिक्स प्रोसेसिंग यूनिट (GPU) शामिल होते हैं। एक ही सबस्ट्रेट या माइक्रोचिप पर।[1] इसमें डिजिटल, एनालॉग, मिश्रित-सिग्नल, और अक्सर रेडियो फ्रीक्वेंसी सिग्नल प्रोसेसिंग फ़ंक्शंस शामिल हो सकते हैं (अन्यथा इसे केवल एक एप्लिकेशन प्रोसेसर माना जाता है)। इसमें डिजिटल, एनालॉग, मिश्रित-संकेत और अक्सर रेडियो आवृत्ति संकेत प्रसंस्करण कार्यक्षमता शामिल हो सकते हैं (अन्यथा इसे सिर्फ एक अनुप्रयोग संसाधक माना जाता है)।

उच्च-प्रदर्शन वाले एसओसी (SoCs) को अक्सर समर्पित और भौतिक रूप से अलग मेमोरी और सेकेंडरी स्टोरेज (जैसे एलपीडीडीआर (LPDDR) और ईयूएफएस (eUFS)) या eMMC (ईएमएमसी), क्रमशः) चिप्स के साथ जोड़ा जाता है, जिसे SoC के शीर्ष पर पैकेज ऑन पैकेज (PoP) कहा जाता है।) विन्यास के रूप में जाना जाता है। या SoC के करीब रखा जा सकता है। साथ ही, SoCs अलग वायरलेस मोडेम का उपयोग कर सकते हैं। SoC आम पारंपरिक मदरबोर्ड-आधारित पीसी वास्तुकला के विपरीत हैं, जो कार्य के आधार पर घटकों को अलग करता है और उन्हें केंद्रीय इंटरफेसिंग सर्किट बोर्ड के माध्यम से जोड़ता है। जबकि मदरबोर्ड में अलग करने योग्य या बदलने योग्य घटक होते हैं और उन्हें जोड़ता है, SoC इन सभी घटकों को एक एकीकृत सर्किट में एकीकृत करता है। एक SoC आम तौर पर एक CPU, ग्राफिक्स और मेमोरी इंटरफेस, सेकेंडरी स्टोरेज और USB कनेक्टिविटी, रैंडम-एक्सेस और रीड-ओनली मेमोरी और सेकेंडरी स्टोरेज और / या उनके कंट्रोलर्स को सिंगल सर्किट पर इंटीग्रेट करेगा। मदरबोर्ड इन मॉड्यूल को असतत घटकों या विस्तार कार्ड के रूप में संयोजित करेगा।

SoC एक माइक्रोकंट्रोलर, माइक्रोप्रोसेसर या शायद कई प्रोसेसर कोर को परिधीय के साथ एकीकृत करता है जैसे कि जीपीयू (GPU), वाई-फाई और सेलुलर नेटवर्क रेडियो मोडेम, और / या एक या अधिक कोप्रोसेसर। जिस तरह माइक्रोकंट्रोलर एक माइक्रोप्रोसेसर को परिधीय सर्किट और मेमोरी के साथ एकीकृत करता है, उसी तरह एक SoC को एक माइक्रोकंट्रोलर को और भी अधिक उन्नत बाह्य उपकरणों के साथ एकीकृत करने के रूप में देखा जा सकता है। सिस्टम घटकों को एकीकृत करने के एक सिंहावलोकन के लिए सिस्टम एकीकरण देखें।

एकीकृत कंप्यूटर सिस्टम डिजाइन प्रदर्शन में सुधार करते हैं और बिजली की खपत को कम करते हैं, साथ ही अर्धचालक, समान कार्यक्षमता वाले मल्टी-चिप डिजाइनों की तुलना में डाई क्षेत्र। यह घटकों की कम प्रतिस्थापन क्षमता की कीमत पर आता है। परिभाषा के अनुसार, SoC डिजाइन पूरी तरह से या लगभग पूरी तरह से विभिन्न घटक मॉड्यूल में एकीकृत हैं। इन कारणों से, कंप्यूटर हार्डवेयर उद्योग में घटकों के सख्त एकीकरण की ओर एक सामान्य प्रवृत्ति रही है, आंशिक रूप से एसओसी के प्रभाव और मोबाइल और एम्बेडेड कंप्यूटिंग बाजारों से सीखे गए पाठों के कारण। SoCs को एम्बेडेड कंप्यूटिंग और हार्डवेयर त्वरण की ओर एक बड़े रुझान के हिस्से के रूप में देखा जा सकता है।

SoCs मोबाइल कंप्यूटिंग (जैसे स्मार्टफोन और टैबलेट कंप्यूटर में) और एज कंप्यूटिंग मार्केट में बहुत आम हैं। वे आमतौर पर एम्बेडेड सिस्टम जैसे वाईफाई राउटर और इंटरनेट ऑफ थिंग्स में भी उपयोग किए जाते हैं।

प्रकार
सामान्य तौर पर, SOCs के तीन अलग -अलग प्रकार हैं:


 * SoCs एक माइक्रोकंट्रोलर के आसपास बनाए जाते हैं,
 * माइक्रोप्रोसेसर के इर्दगिर्द निर्मित SoC, जो अक्सर मोबाइल फोन में पाया जाता है;
 * विशिष्ट अनुप्रयोग-विशिष्ट एकीकृत परिपथ SoCs विशिष्ट अनुप्रयोगों के लिए संरचित किए गए हैं जो उपरोक्त दो श्रेणियों में उपयुक्त नहीं होते हैं।

अनुप्रयोग
किसी भी कंप्यूटिंग कार्य के लिए SoCs को लागू किया जा सकता है। हालांकि, वे आमतौर पर मोबाइल कंप्यूटिंग जैसे टैबलेट, स्मार्टफोन, स्मार्टवॉच और नेटबुक के साथ-साथ एम्बेडेड सिस्टम और एप्लिकेशन में उपयोग किए जाते हैं जहां माइक्रोकंट्रोलर पहले इस्तेमाल किए गए थे।

अंतः स्थापित प्रणाली (एम्बेडेड सिस्टम)
जहां पहले केवल माइक्रोकंट्रोलर का उपयोग किया जा सकता था, SoC अंतः स्थापित प्रणाली बाजार में प्रमुखता प्राप्त कर रहे हैं। सख्त सिस्टम एकीकरण विफलताओं के बीच बेहतर विश्वसनीयता और औसत समय प्रदान करता है, और SoCs माइक्रोकंट्रोलर की तुलना में अधिक उन्नत कार्यक्षमता और कंप्यूटिंग शक्ति प्रदान करते हैं। अनुप्रयोगों में AI, एम्बेडेड मशीन विजन, डेटा संग्रह, टेलीमेट्री, वेक्टर प्रोसेसिंग और परिवेशी खुफिया शामिल हैं। अक्सर एम्बेडेड एसओसी इंटरनेट ऑफ थिंग्स, औद्योगिक इंटरनेट ऑफ थिंग्स और एज कंप्यूटिंग बाजारों को लक्षित करते हैं।

मोबाइल कंप्यूटिंग
मोबाइल कंप्यूटिंग-आधारित SoCs हमेशा प्रोसेसर, मेमोरी, ऑन-चिप कैश, वायरलेस नेटवर्किंग क्षमताओं और अक्सर डिजिटल कैमरा हार्डवेयर और फ़र्मवेयर को बंडल करते हैं। मेमोरी के बढ़ते आकार के साथ, उच्च अंत SoC में अक्सर कोई मेमोरी और फ्लैश स्टोरेज नहीं होगा और इसके बजाय, मेमोरी और फ्लैश मेमोरी को एसओसी के ठीक बगल में या ऊपर (पैकेज पर पैकेज), SoC पर रखा जाएगा। मोबाइल कंप्यूटिंग SoC के कुछ उदाहरणों में शामिल हैं:


 * सैमसंग इलेक्ट्रॉनिक्स: इन्वेंटरी, आमतौर पर ARM पर आधारित
 * Exynos, मुख्य रूप से सैमसंग की गैलेक्सी श्रृंखला के स्मार्टफोन द्वारा उपयोग किया जाता है
 * क्वालकॉम (Qualcomm):
 * स्नैपड्रैगन (सूची), कई LG, Xiaomi, Google Pixel, HTC और Samsung Galaxy स्मार्टफ़ोन में उपयोग किया जाता है। 2018 में, स्नैपड्रैगन SOC का उपयोग विंडोज 10 चलाने वाले लैपटॉप कंप्यूटरों की रीढ़ के रूप में किया जा रहा है, जिसे "ऑलवेज कनेक्टेड पीसी" के रूप में विपणन किया जाता है।

पर्सनल कंप्यूटर
1992 में, Acorn Computers ने ARM250 SoC के साथ व्यक्तिगत कंप्यूटरों की A3010, A3020 और A4000 श्रेणी का उत्पादन किया। इसने मूल एकोर्न एआरएम2 प्रोसेसर को एक मेमोरी कंट्रोलर (एमईएमसी), वीडियो कंट्रोलर (वीआईडीसी), और आई/ओ कंट्रोलर (आईओसी) के साथ जोड़ा। पिछले एकोर्न एआरएम संचालित कंप्यूटरों में, ये चार अलग-अलग चिप्स थे। ARM7500 चिप ARM700, VIDC20 और IOMD नियंत्रकों पर आधारित उनकी दूसरी पीढ़ी का SoC था, और व्यापक रूप से एम्बेडेड डिवाइस जैसे सेट-टॉप-बॉक्स, साथ ही बाद में एकोर्न पर्सनल कंप्यूटर में लाइसेंस प्राप्त था।

SoC 2018 से मुख्यधारा के पर्सनल कंप्यूटर पर लागू किया जा रहा है वे खासकर लैपटॉप और टैबलेट पीसी पर लागू होते हैं। टैबलेट और लैपटॉप निर्माताओं ने कम बिजली की खपत, हार्डवेयर और फर्मवेयर मॉड्यूल के सख्त एकीकरण से बेहतर प्रदर्शन और विश्वसनीयता और एकीकृत LTE और अन्य वायरलेस नेटवर्क संचार (यूनिफाइड नेटवर्क इंटरफेस कंट्रोलर) ऑन-चिप के बारे में एम्बेडेड सिस्टम और स्मार्टफोन बाजारों से सबक सीखा है।

एआरएम (ARM) आधारित:


 * क्वालकॉम स्नैपड्रैगन
 * एप्पल M1

x86-आधारित:


 * इंटेल कोर CULV (Intel Core CULV)

संरचना
SoC में हार्डवेयर कार्यात्मक इकाइयाँ होती हैं, जिसमें माइक्रोप्रोसेसर शामिल होते हैं जो सॉफ़्टवेयर कोड चलाते हैं, साथ ही इन कार्यात्मक मॉड्यूल के बीच कनेक्ट, नियंत्रण, प्रत्यक्ष और इंटरफ़ेस के लिए एक संचार सबसिस्टम भी शामिल है।

प्रोसेसर कोर
एसओसी में कम से कम एक प्रोसेसर कोर होना चाहिए, लेकिन आम तौर पर एक एसओसी में से अधिक कोर होते हैं। प्रोसेसर कोर एक माइक्रोकंट्रोलर, माइक्रोप्रोसेसर (μP), डिजिटल सिग्नल प्रोसेसर (डीएसपी) या एप्लिकेशन-विशिष्ट निर्देश सेट प्रोसेसर (एएसआईपी) कोर हो सकते हैं। ASIP में निर्देश सेट होते हैं जो एक एप्लिकेशन डोमेन के लिए अनुकूलित होते हैं। और एक विशिष्ट प्रकार के कार्यभार के लिए सामान्य-उद्देश्य वाले निर्देशों की तुलना में अधिक कुशल होने के लिए डिज़ाइन किए गए हैं। मल्टीप्रोसेसर SoCs में परिभाषा के अनुसार एक से अधिक प्रोसेसर कोर होते हैं।

चाहे सिंगल-कोर, मल्टी-कोर या मल्टी-कोर, SoC प्रोसेसर कोर आमतौर पर RISC इंस्ट्रक्शन सेट आर्किटेक्चर का उपयोग करते हैं। आरआईएससी आर्किटेक्चर सीआईएससी प्रोसेसर पर एसओसी के लिए फायदेमंद हैं क्योंकि उन्हें कम डिजिटल तर्क की आवश्यकता होती है, और इसलिए बोर्ड पर कम शक्ति और क्षेत्र, और एम्बेडेड और मोबाइल कंप्यूटिंग बाजारों में, क्षेत्र और शक्ति अक्सर अत्यधिक बाधित होती है। विशेष रूप से, SoC प्रोसेसर कोर अक्सर ARM आर्किटेक्चर का उपयोग करते हैं क्योंकि यह एक IP कोर के रूप में नामित सॉफ्ट प्रोसेसर है और x86 की तुलना में अधिक योग्य है।

मेमोरी
SoCs में उनकी गणना करने के लिए सेमीकंडक्टर मेमोरी ब्लॉक होने चाहिए, जैसा कि माइक्रोकंट्रोलर और अन्य एम्बेडेड सिस्टम करते हैं। अनुप्रयोग के आधार पर, SoC मेमोरी मेमोरी पदानुक्रम और कैश पदानुक्रम बना सकती है। मोबाइल कंप्यूटिंग बाजार में, यह आम है, लेकिन कई कम-शक्ति एम्बेडेड माइक्रोकंट्रोलर में, यह आवश्यक नहीं है। SoCs के लिए मेमोरी तकनीकों में रीड-ओनली मेमोरी (ROM), रैंडम-एक्सेस मेमोरी (RAM), विद्युत रूप से मिटाने योग्य प्रोग्रामेबल ROM (EEPROM), और फ्लैश मेमोरी शामिल हैं। अन्य कंप्यूटर प्रणालियों की तरह, रैम को अपेक्षाकृत तेज लेकिन अधिक महंगी स्थिर रैम (SRAM) और धीमी लेकिन सस्ती गतिशील रैम (DRAM) में विभाजित किया जा सकता है। जब SoC में कैश (cache) पदानुक्रम होता है, तो SRAM का उपयोग आम तौर पर प्रोसेसर रजिस्टरों और कोर के अंतर्निहित कैश को लागू करने के लिए किया जाएगा जबकि DRAM का उपयोग मुख्य मेमोरी के लिए किया जाएगा। "मुख्य मेमोरी" एकल प्रोसेसर (जो बहु-कोर हो सकता है) के लिए विशिष्ट हो सकता है जब SoC में कई प्रोसेसर होते हैं, इस मामले में, इसे स्मृति वितरित किया जाता है और इंटरमॉड्यूल कम्युनिकेशन ऑन-चिप के माध्यम से संचार किया जाता है। मल्टी-प्रोसेसिंग मेमोरी मुद्दों की आगे की चर्चा के लिए, कैश सुसंगतता और स्मृति विलंबता देखें।

इंटरफेस
SoC में आमतौर पर संचार प्रोटोकॉल के लिए बाहरी इंटरफेस शामिल होते हैं। ये अक्सर USB, फायरवायर, ईथरनेट, यूएसएआरटी (USART), एसपीआई (SPI), एचडीएमआई (HDMI) I²C, आदि जैसे उद्योग मानकों पर आधारित होते हैं। ये इंटरफेस इच्छित एप्लिकेशन के अनुसार अलग-अलग होंगे। वायरलेस नेटवर्किंग प्रोटोकॉल जैसे वाई-फाई, ब्लूटूथ, 6लोवपैन (6LoWPAN) और निकट-क्षेत्र संचार का भी समर्थन किया जा सकता है।

जरूरत पड़ने पर, SoCs में एनालॉग-टू-डिजिटल और डिजिटल-टू-एनालॉग कन्वर्टर्स सहित एनालॉग इंटरफेस शामिल होते हैं, जो अक्सर सिग्नल प्रोसेसिंग के लिए होते हैं। ये स्मार्ट ट्रांसड्यूसर सहित कई तरह के सेंसर या एक्चुएटर्स के साथ इंटरफेस करने में सक्षम हो सकते हैं। वे एप्लिकेशन-विशिष्ट मॉड्यूल या ढाल के साथ इंटरफेस कर सकते हैं। या वे SoC के लिए आंतरिक हो सकते हैं, जैसे कि एसओसी में एनालॉग सेंसर बनाया गया है और इसकी रीडिंग को गणितीय प्रसंस्करण के लिए डिजिटल सिग्नल में परिवर्तित किया जाना चाहिए।

अंकीय संकेत प्रक्रमक (Digital signal processors)
डिजिटल सिग्नल प्रोसेसर (DSP) कोर को अक्सर SoC में शामिल किया जाता है। वे डेटा संग्रह, डेटा विश्लेषण और मल्टीमीडिया प्रोसेसिंग के लिए नियंत्रक, क्रियाकारक, SoC में संकेत प्रक्रमन संचालन करते हैं। DSP कोर में आमतौर पर बहुत लंबे निर्देश शब्द (VLIW) और एकल निर्देश, एकाधिक डेटा (SIMD) निर्देश सेट स्थापत्य होते हैं, और इसलिए समानांतर प्रसंस्करण और सुपरस्केलर निष्पादन के माध्यम से निर्देश-स्तर समानांतरता का फायदा उठाने में अत्यधिक सक्षम होते हैं। DSP कोर में अक्सर एप्लिकेशन-विशिष्ट निर्देश होते हैं, और जैसे कि आमतौर पर एप्लिकेशन-विशिष्ट निर्देश सेट प्रोसेसर (ASIP) होते हैं। इस तरह के अनुप्रयोग-विशिष्ट निर्देश समर्पित हार्डवेयर कार्यात्मक इकाइयों के अनुरूप होते हैं जो उन निर्देशों की गणना करते हैं।

विशिष्ट DSP निर्देशों में गुणन-संचय, तेज़ फूरियर रूपांतरण, फ़्यूज़्ड मल्टीप्ली-ऐड और कनवल्शन शामिल हैं।

अन्य
अन्य कंप्यूटर सिस्टम की तरह, SoCs को क्लॉक सिग्नल उत्पन्न करने, SoC फ़ंक्शंस के निष्पादन को नियंत्रित करने और आवश्यकता पड़ने पर SoC के सिग्नल प्रोसेसिंग अनुप्रयोगों को समय संदर्भ प्रदान करने के लिए समय स्रोतों की आवश्यकता होती है। लोकप्रिय समय स्रोत क्रिस्टल ऑसिलेटर्स और फेज़-लॉक्ड लूप हैं।

SoC बाह्य उपकरणों में एक काउंटर-टाइमर, रीयल-टाइम टाइमर और पावर-ऑन रीसेट जनरेटर शामिल हैं। एसओसी में वोल्टेज नियामक और बिजली प्रबंधन सर्किट भी शामिल हैं।

इंटरमॉड्यूल कम्युनिकेशन
SoC में कई निष्पादन इकाइयां शामिल हैं। इन इकाइयों को अक्सर डेटा और निर्देश आगे-पीछे भेजने होते हैं। इस वजह से, सबसे तुच्छ SoC को छोड़कर सभी को संचार उपप्रणाली की आवश्यकता होती है। मूल रूप से, अन्य माइक्रो कंप्यूटर प्रौद्योगिकियों के साथ, एक डेटा बस (BUS) वास्तुकला का उपयोग किया गया था, लेकिन हाल ही में नेटवर्क-ऑन-चिप (NOC) के रूप में जाने जाने वाले विरल इंटरकम्युनिकेशन नेटवर्क पर आधारित डिज़ाइन प्रमुखता से और निकट भविष्य में बढ़े हैं। यह अमेरिका में SoC डिजाइन के लिए बस वास्तुकला से आगे निकल जाने का अनुमान है।

बस-आधारित संचार (Bus-based communication)
ऐतिहासिक रूप से, साझा वैश्विक कंप्यूटर बस आमतौर पर विभिन्न घटकों को जोड़ती है, जिन्हें एसओसी के "ब्लॉक" भी कहा जाता है। SoC संचार के लिए एक बहुत ही सामान्य बस ARM का रॉयल्टी-मुक्त उन्नत माइक्रोकंट्रोलर बस आर्किटेक्चर (AMBA) मानक है।

डायरेक्ट मेमोरी एक्सेस कंट्रोलर सीपीयू या कंट्रोल यूनिट को बायपास करते हुए बाहरी इंटरफेस और एसओसी मेमोरी के बीच सीधे डेटा रूट करते हैं, जिससे एसओसी के डेटा थ्रूपुट में वृद्धि होती है। यह कंपोनेंट-आधारित मल्टी-चिप मॉड्यूल पीसी आर्किटेक्चर पर बाह्य उपकरणों के कुछ उपकरण ड्राइवरों के समान है।

कंप्यूटर बस मापनीयता में सीमित हैं, केवल चिप पर दसियों कोर (मल्टीकोर) तक का समर्थन करती हैं। निरंतर लघुकरण के कारण वायर विलंब स्केलेबल नहीं है, सिस्टम प्रदर्शन संलग्न कोर की संख्या के साथ स्केल नहीं करता है, एसओसी की ऑपरेटिंग आवृत्ति को टिकाऊ होने के लिए बिजली के लिए संलग्न प्रत्येक अतिरिक्त कोर के साथ कम करने की आवश्यकता होती है, और लंबे तार बड़ी मात्रा में लेते हैं। समय। विद्युत शक्ति का उपभोग करें। ये चुनौतियाँ एक चिप पर कई कोर सिस्टम को सपोर्ट करने के लिए निषेधात्मक हैं।

चिप पर नेटवर्क
2010 के उत्तरार्ध में, बस-आधारित प्रोटोकॉल के बजाय नेटवर्क जैसी टोपोलॉजी के संदर्भ में संचार उप-प्रणालियों को लागू करने वाले एसओसी की प्रवृत्ति उभरी। SoCs पर अधिक प्रोसेसर कोर की ओर रुझान ने ऑन-चिप संचार दक्षता को समग्र सिस्टम प्रदर्शन और लागत का निर्धारण करने वाले प्रमुख कारकों में से एक बना दिया है।[ इससे राउटर-आधारित पैकेट स्विचिंग के साथ इंटरकनेक्शन नेटवर्क का उदय हुआ है, जिसे बस-आधारित नेटवर्क की बाधाओं को दूर करने के लिए "नेटवर्क्स ऑन ए चिप" (एनओसी) के रूप में जाना जाता है।

नेटवर्क-ऑन-चिप में गंतव्य- और एप्लिकेशन-विशिष्ट रूटिंग, अधिक बिजली दक्षता और बस विवाद की कम क्षमता सहित फायदे हैं। नेटवर्क-ऑन-चिप आर्किटेक्चर टीसीपी जैसे संचार प्रोटोकॉल और ऑन-चिप संचार के लिए इंटरनेट प्रोटोकॉल सूट से प्रेरणा लेते हैं, [13] हालांकि उनमें आमतौर पर कम नेटवर्क परतें होती हैं। इष्टतम नेटवर्क-ऑन-चिप नेटवर्क आर्किटेक्चर बहुत शोध रुचि का सतत क्षेत्र है। NoC आर्किटेक्चर पारंपरिक वितरित कंप्यूटिंग नेटवर्क टोपोलॉजी जैसे टोरस, हाइपरक्यूब, मेश और ट्री नेटवर्क से लेकर आनुवंशिक एल्गोरिथम निर्धारण से लेकर रैंडमाइज्ड एल्गोरिदम जैसे रैंडम वॉक विद ब्रांचिंग और रैंडमाइज्ड टाइम टू लिव (TTL) तक है।

कई SoC शोधकर्ता NOC आर्किटेक्चर को SoC संरचना का भविष्य मानते हैं क्योंकि उन्हें Soc संरचनाओं की शक्ति और प्रवाह जरूरतों को कुशलतापूर्वक पूरा करने के लिए दिखाया गया है। वर्तमान NOC आर्किटेक्चर द्वि-आयामी हैं। 2D IC डिज़ाइन में सीमित फ्लोरप्लानिंग विकल्प हैं क्योंकि SoCs में कोर की संख्या बढ़ जाती है, इसलिए जैसे-जैसे त्रि-आयामी एकीकृत सर्किट (3DIC) सामने आते हैं, SoC डिज़ाइनर त्रि-आयामी ऑन-चिप नेटवर्क बनाने की तलाश करते हैं, जिसे 3DNOCs के रूप में जाना जाता है।

डिजाइन प्रवाह
चिप पर एक प्रणाली में संरचना में वर्णित हार्डवेयर और माइक्रोकंट्रोलर, माइक्रोप्रोसेसर या डिजिटल सिग्नल प्रोसेसर कोर, बाह्य उपकरणों और इंटरफेस को नियंत्रित करने वाले सॉफ़्टवेयर दोनों होते हैं। एक एसओसी के लिए डिजाइन प्रवाह का उद्देश्य एक ही समय में इस हार्डवेयर और सॉफ्टवेयर को विकसित करना है, जिसे आर्किटेक्चरल को-डिजाइन भी कहा जाता है। डिजाइन प्रवाह में अनुकूलन (§ अनुकूलन लक्ष्य) और बाधाओं को भी ध्यान में रखा जाना चाहिए।

अधिकांश SoC हार्डवेयर तत्वों और निष्पादन इकाइयों के लिए पूर्व-योग्य हार्डवेयर घटकों को IP कोर विनिर्देशों से विकसित किया गया है, सामूहिक रूप से ऊपर वर्णित "ब्लॉक" के साथ-साथ सॉफ़्टवेयर डिवाइस ड्राइवर जो उनके संचालन को नियंत्रित कर सकते हैं। विशेष महत्व के प्रोटोकॉल स्टैक हैं जो उद्योग-मानक इंटरफेस जैसे USB को चलाते हैं। हार्डवेयर ब्लॉक को कंप्यूटर एडेड डिज़ाइन टूल, विशेष रूप से इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन टूल का उपयोग करके एक साथ रखा जाता है; सॉफ्टवेयर मॉड्यूल एक सॉफ्टवेयर-एकीकृत विकास वातावरण का उपयोग करके एकीकृत होते हैं।

SoCs घटकों को अक्सर उच्च-स्तरीय प्रोग्रामिंग भाषाओं जैसे C++, MATLAB या SystemC में डिज़ाइन किया जाता है और उच्च-स्तरीय संश्लेषण (HLS) टूल जैसे C से HDL या HDL तक प्रवाह के माध्यम से RTL डिज़ाइन में परिवर्तित किया जाता है। एचएलएस उत्पाद, जिसे "एल्गोरिदमिक संश्लेषण" कहा जाता है, डिजाइनरों को सिस्टम, सर्किट, सॉफ्टवेयर और सत्यापन स्तरों को मॉडल और संश्लेषित करने के लिए सी ++ का उपयोग करने की अनुमति देता है, जो आमतौर पर कंप्यूटर इंजीनियरों के लिए जाना जाने वाला उच्च स्तरीय प्रक्रिया है। स्तरीय भाषा, जो आमतौर पर एचडीएल में निर्दिष्ट होती है। अन्य घटक सॉफ्टवेयर बने रह सकते हैं और एक मॉड्यूल के रूप में एसओसी में शामिल सॉफ्ट-कोर प्रोसेसर पर आईपी कोर के रूप में एचडीएल में संकलित और एम्बेडेड हो सकते हैं।

एक बार SoC के वास्तुकला को परिभाषित करने के बाद, किसी भी नए हार्डवेयर तत्व को एक अमूर्त हार्डवेयर विवरण भाषा में लिखा जाता है जिसे रजिस्टर ट्रांसफर लेवल (आरटीएल) कहा जाता है जो सर्किट व्यवहार को परिभाषित करता है, या उच्च स्तरीय संश्लेषण के माध्यम से। उच्च-स्तरीय भाषा से RTL तक। इन तत्वों को एक संपूर्ण एसओसी डिज़ाइन बनाने के लिए हार्डवेयर विवरण भाषा में एक साथ जोड़ा जाता है। इन घटकों को जोड़ने और विभिन्न विक्रेताओं द्वारा प्रदान किए गए संभावित रूप से भिन्न इंटरफेस के बीच परिवर्तित करने के लिए निर्दिष्ट तर्क को गोंद तर्क कहा जाता है।

डिजाइन सत्यापन
चिप्स को सेमीकंडक्टर फाउंड्री में भेजे जाने से पहले सटीकता के लिए सत्यापित किया जाता है। इस प्रक्रिया को कार्यात्मक सत्यापन कहा जाता है और यह चिप डिजाइन जीवन चक्र के दौरान खर्च किए गए समय और ऊर्जा के एक महत्वपूर्ण हिस्से के लिए जिम्मेदार होता है, जिसे अक्सर 70% के रूप में उद्धृत किया जाता है। बढ़ती जटिलता के साथ, सिस्टम वेरिलोग(SystemVerilog, SystemC), इ (E) और ओपनवेरा (OpenVera) जैसी हार्डवेयर सत्यापन भाषाओं का उपयोग किया जा रहा है। सत्यापन चरण में पाए जाने वाले बग डिज़ाइनर को सूचित किए जाते हैं।

परंपरागत रूप से, इंजीनियरों ने टेप-आउट के रूप में जाने जाने वाले डिज़ाइन को अंतिम रूप देने से पहले एसओसी डिज़ाइन के लिए हार्डवेयर और सॉफ़्टवेयर को सत्यापित और डीबग करने के लिए पुन: प्रोग्राम करने योग्य हार्डवेयर पर सिमुलेशन त्वरण, अनुकरण, या प्रोटोटाइप का उपयोग किया। है। प्रोटोटाइप एसओसी के लिए फील्ड-प्रोग्रामेबल गेट एरेज़ (एफपीजीए) को प्राथमिकता दी जाती है क्योंकि एफपीजीए प्रोटोटाइप रीप्रोग्रामेबल होते हैं, डिबगिंग की अनुमति देते हैं और एप्लिकेशन-विशिष्ट एकीकृत सर्किट (एएसआईसी) की तुलना में अधिक लचीले होते हैं। उच्च दक्षता और तेजी से संकलन समय के साथ, सिमुलेशन त्वरण और अनुकरण शक्तिशाली प्रौद्योगिकियां हैं जो सिस्टम में व्यापक दृश्यता प्रदान करती हैं। हालांकि, दोनों प्रौद्योगिकियां मेगाहर्ट्ज के क्रम पर धीरे-धीरे काम करती हैं, जो कि काफी धीमी हो सकती है - एसओसी की ऑपरेटिंग आवृत्ति से 100 गुना धीमी। एक्सेलेरेशन और इम्यूलेशन बॉक्स भी बहुत बड़े और महंगे हैं, जिनकी कीमत यूएस $1 मिलियन से अधिक है। FPGA प्रोटोटाइप, इसके विपरीत, FPGAs का उपयोग सीधे इंजीनियरों को वास्तविक दुनिया के उत्साह के साथ सिस्टम की पूर्ण ऑपरेटिंग आवृत्ति को सत्यापित करने और परीक्षण करने में सक्षम बनाने के लिए करते हैं। FPGA RTL में जांच डालने के लिए Certus जैसे उपकरण का उपयोग किया जा सकता है। जो निरीक्षण के लिए सुराग प्रदान करते हैं। हार्डवेयर, फ़र्मवेयर और सॉफ़्टवेयर इंटरैक्शन को डीबग करने के लिए तर्क विश्लेषक जैसी क्षमताओं वाले कई FPGAs में इसका उपयोग किया जाता है।

समानांतर में, हार्डवेयर तत्वों को समूहीकृत किया जाता है और तर्क संश्लेषण की प्रक्रिया के माध्यम से पारित किया जाता है, जिसके दौरान ऑपरेटिंग आवृत्ति और अपेक्षित सिग्नल देरी जैसे प्रदर्शन बाधाओं को लागू किया जाता है। यह एक आउटपुट उत्पन्न करता है जिसे नेटलिस्ट के रूप में जाना जाता है जो डिज़ाइन को भौतिक सर्किट और उसके इंटरकनेक्शन के रूप में वर्णित करता है। फिर इन नेटलिस्ट्स को चिप पर मुद्रित किए जा सकने वाले सर्किट के रूप में SoC के एक योजनाबद्ध विवरण का उत्पादन करने के लिए घटकों को जोड़ने वाले गोंद तर्क के साथ जोड़ा जाता है। इस प्रक्रिया को स्थान और रूटिंग के रूप में जाना जाता है और यदि एसओसी को एप्लिकेशन-विशिष्ट एकीकृत सर्किट (एएसआईसी) के रूप में तैयार किया जाता है तो टेप-आउट से पहले होता है।

अनुकूलन लक्ष्य
SOCs को पावर उपयोग, मरने पर क्षेत्र, संचार, मॉड्यूलर इकाइयों और अन्य कारकों के बीच इलाके के लिए स्थिति का अनुकूलन करना चाहिए। अनुकूलन आवश्यक रूप से SOCs का एक डिजाइन लक्ष्य है। यदि अनुकूलन आवश्यक नहीं था, तो इंजीनियर उसी सीमा तक क्षेत्र के उपयोग, बिजली की खपत या सिस्टम के प्रदर्शन के लिए लेखांकन के बिना मल्टी-चिप मॉड्यूल वास्तुकला का उपयोग करेंगे।

एसओसी डिजाइनों के लिए सामान्य अनुकूलन लक्ष्य प्रत्येक के स्पष्टीकरण के साथ पालन करते हैं। सामान्य तौर पर, इनमें से किसी भी मात्रा को अनुकूलित करना एक हार्ड कॉम्बीनेटरियल ऑप्टिमाइज़ेशन समस्या हो सकती है, और वास्तव में एनपी-हार्डनेस हो सकती है। एनपी-हार्ड काफी आसानी से। इसलिए, परिष्कृत अनुकूलन एल्गोरिदम की अक्सर आवश्यकता होती है और कुछ मामलों में सन्निकटन एल्गोरिदम या ह्यूरिस्टिक्स का उपयोग करना व्यावहारिक हो सकता है। इसके अतिरिक्त, अधिकांश SOC डिजाइनों में एक साथ अनुकूलन करने के लिए कई चर होते हैं, इसलिए Pareto कुशल समाधान SOC डिजाइन के बाद मांगे जाते हैं। अक्सर इन मात्राओं में से कुछ को अनुकूलित करने के लक्ष्य सीधे बाधाओं पर होते हैं, आगे SOCs के अनुकूलन को डिजाइन करने और ट्रेड-ऑफ#इंजीनियरिंग शुरू करने के लिए जटिलता को जोड़ते हैं। सिस्टम डिजाइन में व्यापार-बंद।

ट्रेड-ऑफ और आवश्यकताओं के विश्लेषण के व्यापक कवरेज के लिए, आवश्यकताएँ इंजीनियरिंग देखें।

बिजली की खपत
SOCs को SOC के कार्यों को करने के लिए उपयोग की जाने वाली विद्युत शक्ति को कम करने के लिए अनुकूलित किया जाता है।अधिकांश SOC को कम शक्ति का उपयोग करना चाहिए।SOC सिस्टम को अक्सर लंबी बैटरी जीवन (जैसे स्मार्टफोन) की आवश्यकता होती है, संभवतः स्वायत्त कार्य को बनाए रखने की आवश्यकता के दौरान बिजली स्रोत के बिना महीनों या वर्षों को खर्च कर सकते हैं, और अक्सर क्षेत्र में एक साथ नेटवर्क किए जा रहे उच्च संख्या में एम्बेडेड एसओसी द्वारा बिजली के उपयोग में सीमित होते हैं।।इसके अतिरिक्त, ऊर्जा की लागत अधिक हो सकती है और ऊर्जा का संरक्षण एसओसी के स्वामित्व की कुल लागत को कम कर देगा।अंत में, उच्च ऊर्जा की खपत से अपशिष्ट गर्मी अन्य सर्किट घटकों को नुकसान पहुंचा सकती है यदि बहुत अधिक गर्मी भंग हो जाती है, तो ऊर्जा के संरक्षण के लिए एक और व्यावहारिक कारण देता है। सर्किट में उपयोग की जाने वाली ऊर्जा की मात्रा समय के संबंध में खपत बिजली का अभिन्न अंग है, और बिजली की खपत की औसत दर वोल्टेज द्वारा वर्तमान का उत्पाद है।ओम के कानून के बराबर, शक्ति वर्तमान वर्ग के समय प्रतिरोध या वोल्टेज को प्रतिरोध द्वारा विभाजित किया गया है:

$$P = IV = \frac{V^2}{R} = {I^2}{R}$$SOCs अक्सर स्मार्टफोन, GPS नेविगेशन डिवाइस, डिजिटल घड़ियों (स्मार्टवॉच सहित) और नेटबुक जैसे पोर्टेबल उपकरणों में एम्बेडेड होते हैं।ग्राहक मोबाइल कंप्यूटिंग उपकरणों के लिए लंबी बैटरी जीवन चाहते हैं, एक और कारण है कि बिजली की खपत को SOCs में कम से कम किया जाना चाहिए।मल्टीमीडिया अनुप्रयोगों को अक्सर इन उपकरणों पर निष्पादित किया जाता है, जिसमें वीडियो गेम, वीडियो स्ट्रीमिंग, इमेज प्रोसेसिंग शामिल हैं;जिनमें से सभी हाल के वर्षों में उपयोगकर्ता की मांगों और उच्च गुणवत्ता वाले मल्टीमीडिया के लिए अपेक्षाओं के साथ कम्प्यूटेशनल जटिलता में विकसित हुए हैं।कम्प्यूटेशन अधिक मांग कर रहा है क्योंकि उम्मीदें कई मानकों के साथ उच्च रिज़ॉल्यूशन पर 3 डी वीडियो की ओर बढ़ती हैं, इसलिए मानक मोबाइल बैटरी को चलाने के लिए कम बिजली होने के दौरान मल्टीमीडिया कार्यों का प्रदर्शन करने वाले एसओसी को कम्प्यूटेशनल रूप से सक्षम प्लेटफॉर्म होना चाहिए।

प्रदर्शन प्रति वाट
एसओसी को प्रति वाट के प्रदर्शन में बिजली दक्षता को अधिकतम करने के लिए अनुकूलित किया जाता है: बिजली के उपयोग के बजट को दिए गए एसओसी के प्रदर्शन को अधिकतम करें।एज कम्प्यूटिंग, डिस्ट्रीब्यूटेड प्रोसेसिंग और एंबिएंट इंटेलिजेंस जैसे कई अनुप्रयोगों के लिए कम्प्यूटेशनल प्रदर्शन के एक निश्चित स्तर की आवश्यकता होती है, लेकिन अधिकांश SOC वातावरणों में बिजली सीमित होती है।एआरएम आर्किटेक्चर में एम्बेडेड सिस्टम में x86 की तुलना में प्रति वाट अधिक प्रदर्शन होता है, इसलिए इसे एम्बेडेड प्रोसेसर की आवश्यकता वाले अधिकांश एसओसी अनुप्रयोगों के लिए x86 से अधिक पसंद किया जाता है।

व्यर्थ गर्मी
चिप पर अपशिष्ट ताप उत्पादन को कम करने के लिए SOC डिज़ाइन को अनुकूलित किया गया है। अन्य एकीकृत परिपथों की तरह, उच्च शक्ति घनत्व के कारण उत्पन्न ऊष्मा घटकों के और लघुकरण के लिए एक अड़चन है। हाई-स्पीड इंटीग्रेटेड सर्किट, विशेष रूप से माइक्रोप्रोसेसर और SoCs की पावर डेंसिटी अत्यधिक असमान हो गई है। बहुत अधिक अपशिष्ट गर्मी समय के साथ सर्किट को नुकसान पहुंचा सकती है और सर्किट की विश्वसनीयता को नष्ट कर सकती है। उच्च तापमान और थर्मल तनाव समय के साथ विश्वसनीयता, तनाव प्रवासन, विफलताओं के बीच औसत समय, विद्युत प्रवास, तार बंधन, मेटास्टेबिलिटी और एसओसी के अन्य प्रदर्शन में गिरावट को नकारात्मक रूप से प्रभावित करते हैं।

विशेष रूप से, अधिकांश SoCs एक छोटे भौतिक क्षेत्र या आयतन में होते हैं और इसलिए अपशिष्ट ताप के प्रभाव जटिल होते हैं क्योंकि इसके लिए सिस्टम से बाहर निकलने की बहुत कम जगह होती है। आधुनिक उपकरणों पर उच्च ट्रांजिस्टर की गिनती के कारण, कई बार पर्याप्त थ्रूपुट और उच्च ट्रांजिस्टर घनत्व का एक लेआउट निर्माण प्रक्रियाओं से भौतिक रूप से प्राप्त किया जा सकता है, लेकिन इसके परिणामस्वरूप सर्किट की मात्रा में गर्मी की एक अस्वीकार्य रूप से उच्च मात्रा होती है। ये थर्मल प्रभाव एसओसी और अन्य चिप डिजाइनरों को रूढ़िवादी डिजाइन मार्जिन लागू करने के लिए मजबूर करते हैं, विनाशकारी विफलता के जोखिम को कम करने के लिए कम प्रदर्शन करने वाले उपकरणों का निर्माण करते हैं। जैसे-जैसे ट्रांजिस्टर घनत्व में वृद्धि के कारण लंबाई का पैमाना छोटा होता जाता है, प्रत्येक प्रक्रिया उत्पादन पिछले की तुलना में अधिक गर्मी उत्पादन करता है। इस समस्या को जटिल करते हुए, एसओसी आर्किटेक्चर आमतौर पर विषम होते हैं, जो एक स्थानिक रूप से अमानवीय गर्मी प्रवाह बनाते हैं, जिसे समान निष्क्रिय शीतलन से प्रभावी ढंग से कम नहीं किया जा सकता है।

प्रवाह क्षमता
कम्प्यूटेशनल और संचार प्रवाह क्षमता को अधिकतम करने के लिए SoCs को अनुकूलित किया गया है।

विलंबता
SoCs अपने कुछ या सभी कार्यों के लिए विलंबता को कम करने के लिए अनुकूलित हैं। यह इंटरकनेक्शन देरी को कम करने और मॉड्यूल, कार्यात्मक इकाइयों और यादों के बीच डेटा संचार की गति को अधिकतम करने के लिए एक दूसरे के लिए उपयुक्त निकटता और इलाके के साथ तत्वों को बिछाने के द्वारा पूरा किया जा सकता है। सामान्य तौर पर, विलंबता को कम करने के लिए ऑप्टिमाइज़ेशन एक एनपी-पूर्ण समस्या है जो बूलियन संतुष्टि समस्या के बराबर है।

प्रोसेसर कोर पर चलने वाले कार्यों के लिए, कार्य निर्धारण के साथ विलंबता और प्रवाह क्षमता को बेहतर बनाया जा सकता है। हालाँकि, कुछ कार्य अनुप्रयोग-विशिष्ट हार्डवेयर इकाइयों में चलते हैं, और यहां तक कि कार्य निर्धारण समय और थ्रूपुट बाधाओं को पूरा करने के लिए सभी सॉफ़्टवेयर-आधारित कार्यों को अनुकूलित करने के लिए पर्याप्त नहीं हो सकता है।

कार्यप्रणाली
चिप पर सिस्टम को मानक हार्डवेयर सत्यापन और सत्यापन तकनीकों के साथ डिज़ाइन किया गया है, लेकिन उपरोक्त अनुकूलन लक्ष्यों पर बहु-मानदंड निर्णय विश्लेषण के संबंध में सिस्टम को अनुकूलित करने के लिए एसओसी डिज़ाइन विकल्पों को मॉडल और अनुकूलित करने के लिए अतिरिक्त तकनीकों का उपयोग। पूरा कर लिया गया है।

कार्य समयबद्धन
कार्य अनुसूचक किसी भी कंप्यूटर सिस्टम में एक महत्वपूर्ण गतिविधि है जिसमें एक ही प्रोसेसर कोर को साझा करने वाली कई प्रक्रियाएं या थ्रेड होते हैं। SoC के प्रोसेसर कोर पर चलने वाले एम्बेडेड सॉफ़्टवेयर के लिए विलंबता को कम करना और थ्रूपुट को बढ़ाना महत्वपूर्ण है। SoC में प्रत्येक महत्वपूर्ण कंप्यूटिंग गतिविधि ऑन-चिप प्रोसेसर पर चलने वाले सॉफ़्टवेयर में नहीं की जाती है, लेकिन शेड्यूलिंग सॉफ़्टवेयर-आधारित कार्यों और साझा संसाधनों से जुड़े अन्य कार्यों के प्रदर्शन में बहुत सुधार कर सकती है।

SoCs अक्सर नेटवर्क शेड्यूलिंग और रैंडमाइज्ड शेड्यूलिंग एल्गोरिदम के अनुसार कार्यों को अनुसूचित करते हैं।

अनुप्रक्रमण
प्रोसेसर डिजाइन में हार्डवेयर और सॉफ्टवेयर कार्यों को अक्सर पाइपलाइन में रखा जाता है। कंप्यूटर वास्तुकला में गति के लिए पाइपलाइनिंग एक महत्वपूर्ण सिद्धांत है। वे अक्सर GPUs (ग्राफिक्स पाइपलाइन) और RISC प्रोसेसर (क्लासिक RISC पाइपलाइन का एक विकास) में उपयोग किए जाते हैं, लेकिन एसओसी के संदर्भ में डिजिटल सिग्नल प्रोसेसिंग और मल्टीमीडिया हेरफेर जैसे एप्लिकेशन-विशिष्ट कार्यों पर भी लागू होते हैं।

संभावित मॉडलिंग
एसओसी का विश्लेषण अक्सर संभाव्य मॉडल, कतार सिद्धांत § कतार नेटवर्क और मार्कोव श्रृंखला के माध्यम से किया जाता है। उदाहरण के लिए, लिटिल का कानून एसओसी राज्यों और एनओसी बफर को आगमन प्रक्रियाओं के रूप में मॉडलिंग करने की अनुमति देता है और पॉइसन यादृच्छिक चर और पॉइसन प्रक्रियाओं के माध्यम से विश्लेषण किया जाता है।

मार्कोव श्रृंखला
SoCs को अक्सर मार्कोव श्रृंखलाओं के साथ तैयार किया जाता है, दोनों असतत समय और निरंतर समय के रूप में। मार्कोव चेन मॉडलिंग एसओसी के बिजली, गर्मी, विलंबता और अन्य कारकों के स्थिर-राज्य वितरण के एसिम्प्टोटिक विश्लेषण की अनुमति देता है ताकि आम मामले के लिए डिजाइन निर्णयों को अनुकूलित किया जा सके।

निर्माण
एसओसी चिप्स आमतौर पर मेटल-ऑक्साइड-सेमीकंडक्टर (एमओएस) तकनीक का उपयोग करके बनाए जाते हैं। ऊपर वर्णित नेटलिस्ट का उपयोग एसओसी के डिजाइन में डिजाइनर के इरादे का अनुवाद करने के लिए भौतिक डिजाइन (स्थान और मार्ग) प्रवाह के आधार के रूप में किया जाता है। इस रूपांतरण प्रक्रिया के दौरान, डिजाइन का विश्लेषण निरंतर समय मॉडलिंग, सिमुलेशन और अन्य उपकरणों के साथ किया जाता है ताकि यह सुनिश्चित हो सके कि यह आवृत्ति, बिजली की खपत और अपव्यय के अनुरूप है, कार्यात्मक अखंडता (जैसा कि रजिस्टर ट्रांसफर लेवल कोड में वर्णित है) निर्दिष्ट ऑपरेटिंग मानकों के अनुरूप है और पूरा करता है, जैसे विद्युत अखंडता।

जब सभी ज्ञात बगों को ठीक कर दिया गया है और फिर से सत्यापित किया गया है और सभी भौतिक डिजाइन जांच की जाती है, तो चिप की प्रत्येक परत का वर्णन करने वाली भौतिक डिजाइन फाइलें ढलाई की मास्क की दुकान पर भेजी जाती हैं, जहां ग्लास लिथोग्राफिक मास्क का एक पूरा सेट फिट किया जाएगा। ये पैकेजिंग और परीक्षण से पहले एसओसी स्पट बनाने के लिए वेफर फैब्रिकेशन प्लांट में भेजे जाते हैं।

SoCs को कई तकनीकों द्वारा निर्मित किया जा सकता है, जिनमें शामिल हैं:


 * पूर्ण कस्टम एएसआईसी
 * मानक सेल ऐसिक
 * फील्ड प्रोग्राम करने योग्य गेट ऐरे (एफपीजीए)

ASICs कम बिजली की खपत करते हैं और FPGAs की तुलना में तेज़ होते हैं लेकिन इन्हें फिर से प्रोग्राम नहीं किया जा सकता है और निर्माण के लिए महंगा है। FPGA डिज़ाइन कम मात्रा वाले डिज़ाइन के लिए अधिक उपयुक्त होते हैं, लेकिन ASICs उत्पादन की पर्याप्त इकाइयों के उत्पादन के बाद स्वामित्व की कुल लागत को कम कर देता है। SoC डिज़ाइन कम बिजली की खपत करते हैं और उनके द्वारा प्रतिस्थापित मल्टी-चिप सिस्टम की तुलना में कम लागत और उच्च विश्वसनीयता है। सिस्टम में कम पैकेज के साथ, असेंबली की लागत भी कम होती है।

हालांकि, अधिकांश बहुत बड़े पैमाने के एकीकरण (वीएलएसआई) डिजाइनों की तरह, कुल लागत [स्पष्टीकरण की आवश्यकता] एक बड़ी चिप के लिए कम पैदावार [स्पष्टीकरण की आवश्यकता] और उच्च गैर के कारण कई छोटे चिप्स पर वितरित समान कार्यक्षमता की तुलना में अधिक है। -आवर्ती इंजीनियरिंग लागत।

जब किसी विशेष एप्लिकेशन के लिए एसओसी का निर्माण संभव नहीं है, तो एक विकल्प एक सिस्टम इन पैकेज (एसआईपी) है जिसमें एक पैकेज में कई चिप्स शामिल हैं। बड़ी मात्रा में उत्पादित होने पर, एसओसी एसआईपी की तुलना में अधिक लागत प्रभावी होता है क्योंकि इसकी पैकेजिंग सरल होती है।। एसआईपी को प्राथमिकता देने का एक अन्य कारण यह है कि किसी दिए गए उद्देश्य के लिए एसओसी में अपशिष्ट गर्मी बहुत अधिक हो सकती है क्योंकि कार्यात्मक घटक एक साथ बहुत करीब होते हैं, और एक एकल एसआईपी अलग कार्यात्मक मॉड्यूल से बेहतर होता है। विभिन्न प्रकार के गर्म क्योंकि वे शारीरिक रूप से अलग-अलग फैले हुए हैं।

मानक
SoC अनुसंधान अक्सर कई विकल्पों की तुलना करता है। इस तरह के मूल्यांकन में सहायता करने के लिए कॉस्मिक (COSMIC) ,इस तरह के मूल्यांकन में मदद करने के लिए विकसित किए जाते हैं।

यह भी देखें

 * सिस्टम-ऑन-ए-चिप आपूर्तिकर्ताओं की सूची
 * पोस्ट-सिलिकॉन सत्यापन
 * आर्म आर्किटेक्चर
 * सिंगल-बोर्ड कंप्यूटर
 * पैकेज में सिस्टम
 * एक चिप पर नेटवर्क
 * प्रोग्रामेबल सिस्टम-ऑन-चिप | प्रोग्रामेबल एसओसी
 * आवेदन-विशिष्ट अनुदेश सेट प्रोसेसर (ASIP)
 * प्लेटफ़ॉर्म-आधारित डिजाइन
 * एक चिप पर लैब
 * बायोमेडिकल तकनीक में एक चिप पर अंग
 * बहु-चिप मॉड्यूल

अग्रिम पठन

 * 465 pages.

बाहरी संबंध

 * SOCC Annual IEEE International SoC Conference
 * Baya free SoC platform assembly and IP integration tool
 * Systems on Chip for Embedded Applications, Auburn University seminar in VLSI
 * Instant SoC SoC for FPGAs defined by C++

]

]