उत्तरोत्तर आसन्नीकरण ए.डी.सी

एक क्रमिक-सन्निकटन एडीसी एक प्रकार का एनालॉग-टू-डिजिटल कनवर्टर है जो एक निरंतर एनालॉग तरंग को एक असतत डिजिटल प्रतिनिधित्व में परिवर्तित करता है, जो प्रत्येक रूपांतरण के लिए एक डिजिटल आउटपुट पर अंत में परिवर्तित होने से पहले सभी संभावित परिमाणीकरण स्तरों के माध्यम से एक द्विआधारी खोज का उपयोग करता है।

एल्गोरिथ्म
क्रमिक-सन्निकटन एनालॉग-टू-डिजिटल कनवर्टर सर्किट में आमतौर पर चार मुख्य उप-सर्किट होते हैं:


 * 1) इनपुट वोल्टेज Vin करने के लिए एक नमूना-और-पकड़ सर्किट.
 * 2) एक एनालॉग वोल्टेज तुलनित्र जो Vin तुलना आंतरिक DAC के आउटपुट से करता है और क्रमिक-सन्निकटन रजिस्टर (SAR) की तुलना के परिणाम को आउटपुट करता है।
 * 3) आंतरिक डीएसी Vin के अनुमानित डिजिटल कोड की आपूर्ति करने के लिए डिज़ाइन किया गया एक क्रमिक-सन्निकटन रजिस्टर उप-सर्किट।
 * 4) एक आंतरिक संदर्भ डीएसी, जो Vref के साथ तुलना के लिए, एसएआर के डिजिटल कोड आउटपुट के बराबर एनालॉग वोल्टेज के साथ तुलनित्र की आपूर्ति करता है।

क्रमिक सन्निकटन रजिस्टर को इनिशियलाइज़ किया जाता है ताकि सबसे महत्वपूर्ण बिट (MSB) एक डिजिटल 1 के बराबर हो। इस कोड को डीएसी में फीड किया जाता है, जो तब इस डिजिटल कोड ( वी रेफरी / 2) के एनालॉग समकक्ष को नमूना इनपुट वोल्टेज के साथ तुलना के लिए तुलनित्र सर्किट में आपूर्ति करता है। यदि यह एनालॉग वोल्टेज V in से अधिक है, तो तुलनित्र SAR को इस बिट को रीसेट करने का कारण बनता है; अन्यथा, बिट को 1 के रूप में छोड़ दिया जाता है। फिर अगला बिट 1 पर सेट किया जाता है और वही परीक्षण किया जाता है, इस बाइनरी खोज को तब तक जारी रखा जाता है जब तक कि SAR में प्रत्येक बिट का परीक्षण नहीं किया जाता है। परिणामी कोड नमूना इनपुट वोल्टेज का डिजिटल अनुमान है और अंत में रूपांतरण (ईओसी) के अंत में एसएआर द्वारा आउटपुट होता है।

गणितीय रूप से, मान लीजिए V in = xV ref, तो x [−1 में] 1] सामान्यीकृत इनपुट वोल्टेज है। इसका उद्देश्य x को लगभग 1/2 n की सटीकता तक डिजिटाइज़ करना है। एल्गोरिथ्म निम्नानुसार आगे बढ़ता है:


 * 1) प्रारंभिक सन्निकटन x 0 = 0.
 * 2) i वां सन्निकटन x i = x i −1 − s ( x i −1 − x )/2 i, जहां s ( x ) साइनम फलन है (sgn( x ) = +1 x 0 के लिए, −1 के लिए एक्स <0)। यह गणितीय प्रेरण का उपयोग करता है कि | एक्स एन - एक्स | ≤ 1/2 एन ।

जैसा कि उपरोक्त एल्गोरिथम में दिखाया गया है, एक एसएआर एडीसी की आवश्यकता है:


 * 1) एक इनपुट वोल्टेज स्रोत वी.
 * 2) इनपुट को सामान्य करने के लिए एक संदर्भ वोल्टेज स्रोत वी रेफरी ।
 * 3) I वें सन्निकटन x i को वोल्टेज में बदलने के लिए एक DAC।
 * 4) इनपुट वोल्टेज के साथ DAC के वोल्टेज की तुलना करके फंक्शन s ( x i - x ) करने के लिए एक तुलनित्र।
 * 5) तुलनित्र के आउटपुट को स्टोर करने और x i −1 - s ( x i −1 - x )/2 i लागू करने के लिए एक रजिस्टर।

उदाहरण: क्रमिक सन्निकटन का उपयोग करते हुए एनालॉग इनपुट को 10 बिट डिजिटल में बदलने के दस चरण, 5 से सभी वोल्टेज के लिए यहां दिखाए गए हैं। वी से 0 वी 0.1. में वी पुनरावृत्तियों। चूंकि संदर्भ वोल्टेज 5. है वी, जब इनपुट वोल्टेज भी 5. है वी, सभी बिट सेट हैं। जैसे ही वोल्टेज घटकर 4.9. हो जाता है वी, केवल कम से कम महत्वपूर्ण बिट्स में से कुछ को साफ किया जाता है। MSB तब तक सेट रहेगा जब तक इनपुट संदर्भ वोल्टेज का आधा नहीं हो जाता, 2.5 वी है।

MSB से शुरू होने वाले प्रत्येक बिट को दिए गए बाइनरी वेट 2.5, 1.25, 0.625, 0.3125, 0.15625, 0.078125, 0.0390625, 0.01953125, 0.009765625, 0.0048828125 हैं। ये सभी 4.9951171875 तक जोड़ते हैं, जिसका अर्थ है बाइनरी 11111111111, या एक एलएसबी 5 से कम है।

जब एनालॉग इनपुट की आंतरिक डीएसी आउटपुट से तुलना की जा रही है, तो 2.5 से शुरू होने वाले इन बाइनरी भारों में से प्रत्येक के साथ प्रभावी ढंग से तुलना की जा रही है। वी और या तो इसे रखने या परिणाम के रूप में इसे साफ़ करने के लिए। फिर अगले वजन को पिछले परिणाम में जोड़कर, फिर से तुलना करना, और तब तक दोहराना जब तक कि सभी बिट्स और उनके वजन की तुलना इनपुट से नहीं की जाती है, अंतिम परिणाम, एनालॉग इनपुट का प्रतिनिधित्व करने वाला एक बाइनरी नंबर पाया जाता है।

वेरिएंट

 * काउंटर प्रकार एडीसी
 * डी से ए कनवर्टर को उलटा कार्य ए से डी रूपांतरण प्रदान करने के लिए आसानी से चालू किया जा सकता है। सिद्धांत डीएसी के इनपुट कोड को तब तक समायोजित करना है जब तक कि डीएसी का आउटपुट ± के भीतर न आ जाए1 ⁄ 2एनालॉग इनपुट के लिए एलएसबी जिसे बाइनरी डिजिटल रूप में परिवर्तित किया जाना है।
 * सर्वो ट्रैकिंग एडीसी
 * यह एडीसी की गिनती का एक उन्नत संस्करण है। सर्किट में एक अप-डाउन काउंटर होता है जिसमें तुलनित्र गिनती की दिशा को नियंत्रित करता है। डीएसी के एनालॉग आउटपुट की तुलना एनालॉग इनपुट से की जाती है। यदि इनपुट डीएसी आउटपुट सिग्नल से अधिक है, तो तुलनित्र का आउटपुट अधिक हो जाता है और काउंटर की गिनती होती है। ट्रैकिंग एडीसी को सरल होने का फायदा है। नुकसान, हालांकि, स्थिर होने के लिए आवश्यक समय है क्योंकि एक नया रूपांतरण मूल्य सीधे उस दर के समानुपाती होता है जिस पर एनालॉग सिग्नल बदलता है।

चार्ज-रिडिस्ट्रिब्यूशन क्रमिक-अनुमोदन ADC
क्रमिक-सन्निकटन ADC के सबसे सामान्य कार्यान्वयनों में से एक, चार्ज-पुनर्वितरण क्रमिक-सन्निकटन ADC, चार्ज-स्केलिंग DAC का उपयोग करता है। चार्ज-स्केलिंग डीएसी में व्यक्तिगत रूप से स्विच किए गए बाइनरी-भारित कैपेसिटर की एक सरणी होती है। सरणी में प्रत्येक संधारित्र पर चार्ज की मात्रा का उपयोग उपरोक्त बाइनरी खोज को डीएसी के आंतरिक तुलनित्र और क्रमिक-सन्निकटन रजिस्टर के संयोजन के साथ करने के लिए किया जाता है।


 * 1) संधारित्र सरणी पूरी तरह से तुलनित्र, VOS के ऑफसेट वोल्टेज में छुट्टी दे दी जाती है। यह चरण स्वचालित ऑफ़सेट रद्दीकरण प्रदान करता है (अर्थात ऑफ़सेट वोल्टेज डेड चार्ज के अलावा और कुछ नहीं दर्शाता है, जिसे कैपेसिटर द्वारा जोड़-तोड़ नहीं किया जा सकता है)।
 * 2) सरणी के भीतर सभी कैपेसिटर इनपुट सिग्नल Vin स्विच किए जाते हैं। कैपेसिटर के पास अब उनके संबंधित कैपेसिटेंस के बराबर चार्ज होता है इनपुट वोल्टेज उनमें से प्रत्येक पर ऑफ़सेट वोल्टेज घटाता है।
 * 3) फिर कैपेसिटर को स्विच किया जाता है ताकि यह चार्ज तुलनित्र इनपुट पर लागू हो, एक तुलनित्र इनपुट वोल्टेज - Vin बराबर बना।
 * 4) वास्तविक रूपांतरण प्रक्रिया आगे बढ़ती है। सबसे पहले, एमएसबी कैपेसिटर को वी रेफरी पर स्विच किया जाता है, जो एडीसी की पूर्ण-पैमाने पर सीमा से मेल खाता है। सरणी के बाइनरी-वेटिंग के कारण, MSB कैपेसिटर शेष सरणी के साथ 1:1 चार्ज डिवाइडर बनाता है। इस प्रकार, तुलनित्र के लिए इनपुट वोल्टेज अब - वी इन + वी रेफरी / 2 है। इसके बाद, यदि वी इन वी रेफरी / 2 से अधिक है, तो तुलनित्र एमएसबी के रूप में एक डिजिटल 1 आउटपुट करता है, अन्यथा यह एमएसबी के रूप में एक डिजिटल 0 आउटपुट करता है। प्रत्येक संधारित्र का परीक्षण उसी तरह से किया जाता है जब तक कि तुलनित्र इनपुट वोल्टेज ऑफ़सेट वोल्टेज में परिवर्तित नहीं हो जाता है, या कम से कम जितना संभव हो सके डीएसी के संकल्प को देखते हुए।



गैर-आदर्श एनालॉग सर्किट के साथ उपयोग करें
जब एक एनालॉग सर्किट के रूप में लागू किया जाता है - जहां प्रत्येक क्रमिक बिट का मान पूरी तरह से 2 N (जैसे 1.1, 2.12, 4.05, 8.01, आदि) नहीं होता है - एक क्रमिक-सन्निकटन दृष्टिकोण आदर्श मान को आउटपुट नहीं कर सकता है क्योंकि बाइनरी सर्च एल्गोरिथम गलत तरीके से जो अज्ञात इनपुट नहीं हो सकता, उसका आधा मान उसे हटा देता है। वास्तविक और आदर्श प्रदर्शन के बीच अंतर के आधार पर, अधिकतम त्रुटि आसानी से कई एलएसबी से अधिक हो सकती है, खासकर जब वास्तविक और आदर्श 2 एन के बीच की त्रुटि एक या अधिक बिट्स के लिए बड़ी हो जाती है। चूंकि वास्तविक इनपुट अज्ञात है, इसलिए यह बहुत महत्वपूर्ण है कि एसएआर एडीसी को लागू करने के लिए उपयोग किए जाने वाले एनालॉग सर्किट की सटीकता आदर्श 2 एन मानों के बहुत करीब हो; अन्यथा, यह सर्वोत्तम मिलान खोज की गारंटी नहीं दे सकता।

यह भी देखें

 * परिमाणीकरण शोर
 * डिज़िटल से एनालॉग कन्वर्टर

अग्रिम पठन

 * CMOS Circuit Design, Layout, and Simulation, 3rd Edition; R. J. Baker; Wiley-IEEE; 1208 pages; 2010; ISBN 978-0-470-88132-3
 * Data Conversion Handbook; Analog Devices; Newnes; 976 pages; 2004; ISBN 978-0750678414

बाहरी संबंध

 * Understanding SAR ADCs: Their Architecture and Comparison with Other ADCs - Maxim
 * Choose the right A/D converter for your application - TI