रेसिस्टर–ट्रांजिस्टर लॉजिक

रेसिस्टर-अवरोध लॉजिक (RTL) (कभी-कभी ट्रांजिस्टर-रेसिस्टर लॉजिक (TRL) भी) डिजिटल सर्किट का एक वर्ग है जो प्रतिरोधों को इनपुट नेटवर्क और द्विध्रुवी जंक्शन ट्रांजिस्टर  (BJTs) के रूप में स्विचिंग डिवाइस के रूप में उपयोग करता है। RTL ट्रांजिस्टरीकृत डिजिटल लॉजिक सर्किट का प्रारंभिक वर्ग है; यह डायोड-ट्रांजिस्टर लॉजिक (DTL) और ट्रांजिस्टर-ट्रांजिस्टर लॉजिक (TTL) द्वारा सफल हुआ।

RTL सर्किट का निर्माण पहले असतत घटकों के साथ किया गया था, लेकिन 1961 में यह एक अखंड एकीकृत सर्किट के रूप में निर्मित होने वाला पहला डिजिटल लॉजिक परिवार बन गया। अपोलो गाइडेंस कंप्यूटर में RTL इंटीग्रेटेड सर्किट का इस्तेमाल किया गया था, जिसका डिज़ाइन 1961 में शुरू हुआ था और जिसने पहली बार 1966 में उड़ान भरी थी।

आरटीएल इन्वर्टर
एक द्विध्रुवीय ट्रांजिस्टर एक स्विच के रूप में ट्रांजिस्टर सबसे सरल आरटीएल गेट (इन्वर्टर (लॉजिक गेट) या गेट नहीं) है जो तार्किक निषेध को लागू करता है। इसमें एक सामान्य उत्सर्जक  | कॉमन-एमिटर स्टेज होता है, जिसमें बेस और इनपुट वोल्टेज स्रोत के बीच एक बेस रेसिस्टर जुड़ा होता है। बेस रेसिस्टर की भूमिका इनपुट वोल्टेज को करंट में परिवर्तित करके बहुत छोटे ट्रांजिस्टर इनपुट वोल्टेज रेंज (लगभग 0.7 V) को तार्किक 1 स्तर (लगभग 3.5 V) तक विस्तारित करना है। इसका प्रतिरोध एक समझौता द्वारा तय किया जाता है: यह ट्रांजिस्टर को संतृप्त करने के लिए काफी कम और उच्च इनपुट प्रतिरोध प्राप्त करने के लिए पर्याप्त उच्च चुना जाता है। कलेक्टर रोकनेवाला की भूमिका कलेक्टर करंट को वोल्टेज में बदलना है; ट्रांजिस्टर को संतृप्त करने के लिए इसका प्रतिरोध काफी अधिक चुना जाता है और कम आउटपुट प्रतिरोध (उच्च  प्रशंसक बाहर ) प्राप्त करने के लिए पर्याप्त कम होता है।



एक-ट्रांजिस्टर RTL NOR गेट
दो या दो से अधिक बेस रेसिस्टर्स (R3 और आर4) एक के बजाय, इन्वर्टर दो-इनपुट RTL NOR गेट बन जाता है (दाईं ओर का चित्र देखें)। लॉजिकल ऑपरेशन तार्किक विच्छेदन  दो अंकगणितीय संचालन जोड़ और तुलना (गणित) को लगातार लागू करके किया जाता है (इनपुट रेसिस्टर नेटवर्क समान भार वाले इनपुट के साथ समानांतर वोल्टेज समर के रूप में कार्य करता है और निम्न कॉमन-एमिटर ट्रांजिस्टर स्टेज वोल्टेज तुलनित्र के रूप में एक थ्रेशोल्ड के साथ लगभग 0.7 वी)। तार्किक 1 से जुड़े सभी प्रतिरोधों के समतुल्य प्रतिरोध और तार्किक 0 से जुड़े सभी प्रतिरोधों के समतुल्य प्रतिरोध ट्रांजिस्टर को चलाने वाले एक रचित वोल्टेज डिवाइडर के दो पैर बनाते हैं। आधार प्रतिरोध और इनपुट की संख्या को चुना जाता है (सीमित) ताकि केवल एक तार्किक 1 बेस-एमिटर वोल्टेज को थ्रेशोल्ड से अधिक बनाने के लिए पर्याप्त हो और परिणामस्वरूप, ट्रांजिस्टर को संतृप्त कर सके। यदि सभी इनपुट वोल्टेज कम हैं (तार्किक 0), ट्रांजिस्टर कट-ऑफ है। पुल-डाउन रोकनेवाला आर1 ट्रांजिस्टर को उचित ऑन-ऑफ थ्रेशोल्ड पर बायस करता है। ट्रांजिस्टर क्यू के कलेक्टर-एमिटर वोल्टेज के बाद से आउटपुट उलटा है1 आउटपुट के रूप में लिया जाता है, और इनपुट कम होने पर उच्च होता है। इस प्रकार, एनालॉग प्रतिरोधक नेटवर्क और एनालॉग ट्रांजिस्टर स्टेज लॉजिक फ़ंक्शन NOR करते हैं।



मल्टी-ट्रांजिस्टर RTL NOR गेट
एक-ट्रांजिस्टर RTL NOR गेट की सीमाएँ बहु-ट्रांजिस्टर RTL कार्यान्वयन से दूर हो जाती हैं। इसमें लॉजिक इनपुट द्वारा संचालित समानांतर-जुड़े ट्रांजिस्टर स्विच का एक सेट होता है (दाईं ओर की आकृति देखें)। इस कॉन्फ़िगरेशन में, इनपुट पूरी तरह से अलग हो जाते हैं और इनपुट की संख्या आउटपुट लॉजिकल 1 पर कट-ऑफ ट्रांजिस्टर के छोटे लीकेज करंट द्वारा ही सीमित होती है। उसी विचार का उपयोग बाद में प्रत्यक्ष-युग्मित ट्रांजिस्टर तर्क, एमिटर-युग्मित लॉजिक, कुछ ट्रांजिस्टर-ट्रांजिस्टर तर्क  (7450, 7460), NMOS लॉजिक और CMOS गेट्स के निर्माण के लिए किया गया था।

ट्रांजिस्टर पूर्वाग्रह
द्विध्रुवी ट्रांजिस्टर की स्थिरता और अनुमानित आउटपुट सुनिश्चित करने के लिए उनके बेस-इनपुट (Vb या बेस-टर्मिनल वोल्टेज) पक्षपाती है।

लाभ
RTL तकनीक का प्राथमिक लाभ यह था कि इसमें न्यूनतम संख्या में ट्रांजिस्टर का उपयोग किया जाता था। असतत घटकों का उपयोग करने वाले सर्किट में, एकीकृत सर्किट से पहले, ट्रांजिस्टर उत्पादन के लिए सबसे महंगे घटक थे। आरंभिक आईसी लॉजिक प्रोडक्शन (जैसे 1961 में फेयरचाइल्ड) ने उसी दृष्टिकोण का संक्षिप्त रूप से उपयोग किया, लेकिन डायोड-ट्रांजिस्टर लॉजिक और फिर ट्रांजिस्टर-ट्रांजिस्टर लॉजिक (1963 में सिल्वेनिया इलेक्ट्रिक उत्पाद  से शुरू) जैसे उच्च-प्रदर्शन सर्किटों में परिवर्तित हो गया, क्योंकि डायोड और ट्रांजिस्टर आईसी में प्रतिरोधों से ज्यादा महंगे नहीं थे।

सीमाएं
कलेक्टर और बेस रेसिस्टर्स में करंट प्रवाहित होने पर ट्रांजिस्टर के चालू होने पर RTL का नुकसान इसकी उच्च शक्ति अपव्यय है। इसके लिए आवश्यक है कि अधिक करंट की आपूर्ति की जाए और RTL सर्किट से हीट को हटाया जाए। इसके विपरीत, टोटेम पोल आउटपुट के साथ टीटीएल सर्किट | टोटेम-पोल आउटपुट स्टेज इन दोनों आवश्यकताओं को कम करता है।

RTL की एक और सीमा इसकी सीमित प्रशंसक में  है: 3 इनपुट कई सर्किट डिज़ाइनों की सीमा होने से पहले, इससे पहले कि यह प्रयोग करने योग्य शोर प्रतिरक्षा को पूरी तरह से खो देता है। इसमें कम शोर में कमी है। लैंकेस्टर का कहना है कि एकीकृत सर्किट RTL NOR गेट्स (जिसमें प्रति इनपुट एक ट्रांजिस्टर है) का निर्माण किसी भी उचित संख्या में लॉजिक इनपुट के साथ किया जा सकता है, और यह 8-इनपुट NOR गेट का उदाहरण देता है। एक मानक एकीकृत सर्किट RTL NOR लॉजिक गेट 3 अन्य समान गेटों तक ड्राइव कर सकता है। वैकल्पिक रूप से, इसमें 2 मानक एकीकृत सर्किट RTL बफ़र्स तक ड्राइव करने के लिए पर्याप्त आउटपुट है, जिनमें से प्रत्येक 25 अन्य मानक RTL NOR गेट्स तक ड्राइव कर सकता है।

आरटीएल तेज करना
RTL को असतत करने के लिए विभिन्न कंपनियों ने निम्नलिखित स्पीड-अप विधियों को लागू किया।

ट्रांजिस्टर स्विचिंग गति पहले ट्रांजिस्टरकृत कंप्यूटरों से वर्तमान के माध्यम से तेजी से बढ़ी है। GE ट्रांजिस्टर मैनुअल (7वां संस्करण, पृष्ठ 181, या तीसरा संस्करण, पृष्ठ 97 या मध्यवर्ती संस्करण) उच्च आवृत्ति ट्रांजिस्टर, या कैपेसिटर, या बेस से कलेक्टर (बेकर क्लैंप) तक एक डायोड का उपयोग करके गति प्राप्त करने की सिफारिश करता है। संतृप्ति को रोकें।

{{anchor|RCTL}प्रत्येक इनपुट रेसिस्टर के समानांतर एक कैपेसिटर रखने से एक ड्राइविंग चरण के लिए एक संचालित चरण के बेस-एमिटर जंक्शन को आगे-पूर्वाग्रह करने के लिए आवश्यक समय कम हो जाता है। स्पीड-अप कैपेसिटर से लैस फाटकों को नामित करने के लिए इंजीनियर और तकनीशियन RCTL (रेसिस्टर-कैपेसिटर-ट्रांजिस्टर लॉजिक) का उपयोग करते हैं। लिंकन प्रयोगशाला TX-0|TX-0 कंप्यूटर के सर्किट में कुछ RCTL शामिल थे। हालांकि, कैपेसिटर से जुड़े तरीके एकीकृत सर्किट के लिए अनुपयुक्त थे।

एक उच्च कलेक्टर आपूर्ति वोल्टेज और डायोड क्लैम्पिंग का उपयोग कलेक्टर-बेस और वायरिंग कैपेसिटेंस चार्जिंग समय को कम करता है। इस व्यवस्था के लिए कलेक्टर को डिज़ाइन लॉजिक स्तर पर क्लैम्पिंग डायोड की आवश्यकता होती है। यह विधि असतत DTL (डायोड-ट्रांजिस्टर लॉजिक) के लिए भी लागू की गई थी। एक अन्य विधि जो असतत-डिवाइस लॉजिक सर्किट में परिचित थी, एक नकारात्मक प्रतिक्रिया व्यवस्था में एक डायोड और एक प्रतिरोधक, एक जर्मेनियम और एक सिलिकॉन डायोड, या तीन डायोड का उपयोग करती थी। विभिन्न बेकर क्लैम्प के रूप में जाने जाने वाले इन डायोड नेटवर्क ने आधार पर लागू वोल्टेज को कम कर दिया क्योंकि कलेक्टर संतृप्ति के करीब पहुंच गया। क्योंकि ट्रांजिस्टर संतृप्ति में कम गहराई तक गया, ट्रांजिस्टर ने कम संग्रहित चार्ज वाहक जमा किए। इसलिए, ट्रांजिस्टर के बंद होने के दौरान संग्रहीत चार्ज को हटाने के लिए कम समय की आवश्यकता थी। ट्रांजिस्टर की संतृप्ति को रोकने के लिए व्यवस्थित एक कम वोल्टेज डायोड को स्कॉटकी ट्रांजिस्टर-ट्रांजिस्टर तर्क के रूप में स्कॉटकी डायोड का उपयोग करके एकीकृत तर्क परिवारों पर लागू किया गया था।

यह भी देखें

 * उत्तर

अग्रिम पठन

 * RTL Cookbook; 1st Ed; Don Lancaster; Sams; 240 pages; 1969; ISBN 978-0672207150. (3ed archive)