अनुरूप से अंकीय परिवर्तक

इलेक्ट्रॉनिक्स में, एक एनालॉग-टू-डिजिटल कनवर्टर (ADC, A/D, or A-to-D) एक ऐसी प्रणाली है जो एक एनालॉग सिग्नल को परिवर्तित करती है, जैसे किसी माइक्रोफ़ोन द्वारा उठाई गई ध्वनि या डिजिटल कैमरा में प्रवेश करने वाला प्रकाश, डिजिटल सिग्नल में। एक एडीसी एक पृथक माप भी प्रदान कर सकता है जैसे कि एक इलेक्ट्रॉनिक डिवाइस जो वोल्टेज या करंट के परिमाण का प्रतिनिधित्व करने वाले डिजिटल संख्या में एक एनालॉग इनपुट वोल्टेज या करंट को परिवर्तित करता है। आमतौर पर डिजिटल आउटपुट एक दो पूरक बाइनरी नंबर है जो इनपुट के लिए आनुपातिक है, लेकिन अन्य संभावनाएं हैं।

कई एडीसी आर्किटेक्चर हैं। जटिलता और सटीक रूप से मिलान किए गए घटकों की आवश्यकता के कारण, सभी लेकिन सबसे विशिष्ट एडीसी को एकीकृत सर्किट (आईसीएस) के रूप में लागू किया जाता है। ये आम तौर पर धातु-ऑक्साइड-सेमिकंडक्टर (MOS) मिश्रित-सिग्नल एकीकृत सर्किट चिप्स का रूप लेते हैं जो एनालॉग और डिजिटल सर्किट दोनों को एकीकृत करते हैं।

एक डिजिटल-टू-एनालॉग कनवर्टर (डीएसी) रिवर्स फ़ंक्शन करता है; यह एक डिजिटल सिग्नल को एक एनालॉग सिग्नल में परिवर्तित करता है।

व्याख्या
एक ADC एक निरंतर-समय और निरंतर-आयाम अनुरूप एनालॉग सिग्नल को विविक्त-समय और विविक्त आयाम अंकीय सिग्नल में परिवर्तित करता है। रूपांतरण में इनपुट का परिमाणीकरण शामिल है, इसलिए यह आवश्यक रूप से अल्प मात्रा में त्रुटि या शोर का परिचय देता है। इसके अतिरिक्त, लगातार रूपांतरण करने के स्थान पर एक ADC समय-समय पर रूपांतरण करता है, इनपुट का नमूना लेता है व इनपुट सिग्नल की स्वीकार्य बैंड चौड़ाई को सीमित करता है।

ADC का प्रदर्शन मुख्य रूप से इसकी बैंड चौड़ाई और सिग्नल-टू-शोर अनुपात (SNR) की विशेषता है।। एक ADC की बैंड चौड़ाई को मुख्य रूप से इसकी नमूना दर से विशेषता है। एक एडीसी का एसएनआर कई कारकों से प्रभावित होता है, जिसमें रिज़ॉल्यूशन, रैखिकता और सटीकता (कितनी अच्छी तरह से परिमाणीकरण स्तर सही एनालॉग सिग्नल से मेल खाता है), अलियासिंग और घबराना शामिल है। एक एडीसी के एसएनआर को अक्सर बिट्स (ईएनओबी) की प्रभावी संख्या के संदर्भ में संक्षेपित किया जाता है, प्रत्येक माप के बिट्स की संख्या यह रिटर्न होती है जो औसतन शोर नहीं होती है। एक आदर्श एडीसी के पास इसके संकल्प के बराबर एक ENOB है। एडीसी को बैंडविड्थ से मेल खाने के लिए चुना जाता है और सिग्नल के एसएनआर को डिजिटाइज्ड करने की आवश्यकता होती है। यदि कोई एडीसी सिग्नल के बैंडविड्थ से दोगुना से अधिक नमूना दर पर संचालित होता है, तो Nyquist -shannon नमूना प्रमेय के अनुसार, सही पुनर्निर्माण संभव है। परिमाणीकरण त्रुटि की उपस्थिति एक आदर्श एडीसी के एसएनआर को भी सीमित करती है। हालांकि, यदि एडीसी का एसएनआर इनपुट सिग्नल से अधिक है, तो इसके प्रभावों की उपेक्षा की जा सकती है, जिसके परिणामस्वरूप एनालॉग इनपुट सिग्नल का अनिवार्य रूप से सही डिजिटल प्रतिनिधित्व होता है।

संकल्प
कनवर्टर का रिज़ॉल्यूशन अलग -अलग, यानी असतत की संख्या को इंगित करता है, मूल्यों को यह एनालॉग इनपुट मानों की अनुमत सीमा पर उत्पन्न कर सकता है।इस प्रकार एक विशेष रिज़ॉल्यूशन परिमाणीकरण त्रुटि के परिमाण को निर्धारित करता है और इसलिए ओवरसैम्पलिंग के उपयोग के बिना एक आदर्श एडीसी के लिए अधिकतम संभावित सिग्नल-टू-शोर अनुपात निर्धारित करता है।इनपुट नमूनों को आमतौर पर एडीसी के भीतर बाइनरी रूप में इलेक्ट्रॉनिक रूप से संग्रहीत किया जाता है, इसलिए संकल्प को आमतौर पर ऑडियो बिट गहराई के रूप में व्यक्त किया जाता है।परिणाम में, उपलब्ध असतत मूल्यों की संख्या आमतौर पर दो की शक्ति होती है।उदाहरण के लिए, 8 बिट्स के रिज़ॉल्यूशन वाला एक एडीसी 256 विभिन्न स्तरों में से एक में एक एनालॉग इनपुट को एनकोड कर सकता है (2)8 & nbsp; = & nbsp; 256)।मान 0 से 255 (यानी अहस्ताक्षरित पूर्णांक के रूप में) या −128 से 127 (यानी हस्ताक्षरित पूर्णांक के रूप में) तक की सीमाओं का प्रतिनिधित्व कर सकते हैं, जो आवेदन पर निर्भर करता है।

संकल्प को विद्युत रूप से भी परिभाषित किया जा सकता है, और वोल्ट में व्यक्त किया जा सकता है।आउटपुट कोड स्तर में परिवर्तन की गारंटी के लिए आवश्यक वोल्टेज में परिवर्तन को कम से कम महत्वपूर्ण बिट (एलएसबी) वोल्टेज कहा जाता है।ADC का संकल्प Q LSB वोल्टेज के बराबर है।एक एडीसी का वोल्टेज रिज़ॉल्यूशन अंतराल की संख्या से विभाजित समग्र वोल्टेज माप सीमा के बराबर है:


 * $$Q = \dfrac{E_\mathrm {FSR}}{2^M},$$

जहां एम बिट्स और ई में एडीसी का संकल्प हैFSR पूर्ण पैमाने पर वोल्टेज रेंज है (जिसे 'स्पैन' भी कहा जाता है)।इFSR द्वारा दिया गया है


 * $$E_ \mathrm {FSR} = V_\mathrm {RefHi} - V_ \mathrm {RefLow}, \,$$

जहां वीRefHi और वीRefLow ऊपरी और निचले चरम क्रमशः, वोल्टेज के हैं, जिन्हें कोडित किया जा सकता है।

आम तौर पर, वोल्टेज अंतराल की संख्या दी जाती है


 * $$N = 2^M, \,$$

जहां एम बिट्स में एडीसी का संकल्प है। अर्थात्, एक वोल्टेज अंतराल को लगातार दो कोड स्तरों के बीच सौंपा गया है।

उदाहरण:
 * चित्र 1 में कोडिंग योजना
 * पूर्ण पैमाने पर माप रेंज = 0 से 1 वोल्ट
 * एडीसी रिज़ॉल्यूशन 3 बिट्स: 2 है3 = 8 परिमाणीकरण स्तर (कोड)
 * ADC वोल्टेज रिज़ॉल्यूशन, q = 1 & nbsp; v / 8 = 0.125 & nbsp; v।

कई मामलों में, एक कनवर्टर का उपयोगी संकल्प सिग्नल-टू-शोर अनुपात (एसएनआर) और एक ईएनओबी के रूप में व्यक्त समग्र प्रणाली में अन्य त्रुटियों द्वारा सीमित है।



परिमाणीकरण त्रुटि
परिमाणीकरण त्रुटि एक आदर्श एडीसी में निहित परिमाणीकरण द्वारा पेश की जाती है।यह एडीसी के लिए एनालॉग इनपुट वोल्टेज और आउटपुट डिजीटल मान के बीच एक राउंडिंग त्रुटि है।त्रुटि nonlinear और सिग्नल-निर्भर है।एक आदर्श एडीसी में, जहां परिमाणीकरण त्रुटि को समान रूप से/1/2 एलएसबी और +1/2 एलएसबी के बीच वितरित किया जाता है, और सिग्नल में एक समान वितरण है जो सभी परिमाणीकरण स्तरों को कवर करता है, सिग्नल-टू-क्वेंटाइजेशन-शोर अनुपात (SQNR) हैके द्वारा दिया गया


 * $$\mathrm{SQNR} = 20 \log_{10}(2^Q) \approx 6.02 \cdot Q\ \mathrm{dB} \,\!$$

जहां क्यू मात्राकरण बिट्स की संख्या है।उदाहरण के लिए, 16-बिट एडीसी के लिए, परिमाणीकरण त्रुटि 96.3 & nbsp; db अधिकतम स्तर से नीचे है।

परिमाणीकरण त्रुटि डीसी से Nyquist आवृत्ति तक वितरित की जाती है।नतीजतन, यदि एडीसी के बैंडविड्थ के हिस्से का उपयोग नहीं किया जाता है, जैसा कि ओवरसैम्प्लिंग के मामले में होता है, तो कुछ मात्रा में त्रुटि के साथ-साथ आउट-ऑफ-बैंड होगा, प्रभावी रूप से उपयोग में बैंडविड्थ के लिए SQNR में सुधार होगा।एक ओवरसैम्ड सिस्टम में, बैंड से अधिक मात्रा में त्रुटि को मजबूर करके SQNR को और बढ़ाने के लिए शोर आकार देने का उपयोग किया जा सकता है।

dory
एडीसीएस में, प्रदर्शन को आमतौर पर dever का उपयोग करके सुधार किया जा सकता है। यह बहुत कम मात्रा में यादृच्छिक शोर (जैसे सफेद शोर) है, जिसे रूपांतरण से पहले इनपुट में जोड़ा जाता है। इसका प्रभाव सिग्नल के आधार पर एलएसबी की स्थिति को यादृच्छिक करना है। सिग्नल के बजाय केवल निम्न स्तर पर पूरी तरह से कटौती हो रही है, यह संकेतों की प्रभावी सीमा का विस्तार करता है जो एडीसी शोर में मामूली वृद्धि की कीमत पर परिवर्तित कर सकता है। ध्यान दें कि या तो केवल एक नमूना के संकल्प को बढ़ा सकता है। यह रैखिकता में सुधार नहीं कर सकता है, और इस प्रकार सटीकता जरूरी नहीं है।

एडीसी की बिट गहराई के संबंध में बहुत निम्न स्तर के एक ऑडियो सिग्नल में परिमाणीकरण विरूपण सिग्नल के साथ सहसंबद्ध है और विकृत और अप्रिय लगता है। डाइथिंग के साथ, विकृति शोर में बदल जाती है। समय के साथ औसत से अवांछित सिग्नल को सटीक रूप से पुनर्प्राप्त किया जा सकता है। डीथिंग का उपयोग बिजली मीटर जैसे सिस्टम को एकीकृत करने में भी किया जाता है। चूंकि मूल्यों को एक साथ जोड़ा जाता है, इसलिए डाइथिंग परिणाम उत्पन्न करता है जो एनालॉग-टू-डिजिटल कनवर्टर के एलएसबी की तुलना में अधिक सटीक होते हैं।

अधिक अक्सर लागू किया जाता है जब फोटोग्राफिक छवियों को प्रति पिक्सेल के बिट्स की कुछ संख्या के लिए निर्धारित किया जाता है - छवि शोर हो जाती है, लेकिन आंख के लिए मात्राबद्ध छवि की तुलना में कहीं अधिक यथार्थवादी लगती है, जो अन्यथा बैंडेड हो जाती है। यह अनुरूप प्रक्रिया डिजिटल में परिवर्तित होने वाले एनालॉग ऑडियो सिग्नल पर dever के प्रभाव की कल्पना करने में मदद कर सकती है।

सटीकता
एक एडीसी में त्रुटियों के कई स्रोत हैं।परिमाणीकरण त्रुटि और (यह मानते हुए कि एडीसी रैखिक होने का इरादा है) गैर-रैखिकता किसी भी एनालॉग-टू-डिजिटल रूपांतरण के लिए आंतरिक हैं।इन त्रुटियों को कम से कम महत्वपूर्ण बिट (एलएसबी) नामक एक इकाई में मापा जाता है।आठ-बिट एडीसी के उपरोक्त उदाहरण में, एक एलएसबी की एक त्रुटि पूर्ण सिग्नल रेंज का 1/256 है, या लगभग 0.4%है।

nonlinearity
सभी ADCs उनकी भौतिक खामियों के कारण होने वाली गैर -त्रुटियों की त्रुटियों से पीड़ित हैं, जिससे उनके आउटपुट को उनके इनपुट के एक जानबूझकर nonlinear ADC के मामले में एक रैखिक फ़ंक्शन (या कुछ अन्य फ़ंक्शन, या कुछ अन्य फ़ंक्शन से विचलित कर दिया जाता है।इन त्रुटियों को कभी -कभी अंशांकन द्वारा कम किया जा सकता है, या परीक्षण द्वारा रोका जा सकता है।रैखिकता के लिए महत्वपूर्ण पैरामीटर अभिन्न नॉनलाइनरिटी और डिफरेंशियल नॉनलाइनरिटी हैं।ये nonlinearities विकृति का परिचय देते हैं जो ADC के सिग्नल-टू-शोर अनुपात प्रदर्शन को कम कर सकते हैं और इस प्रकार इसके प्रभावी संकल्प को कम कर सकते हैं।

घबराना
जब एक साइन लहर को डिजिटाइज़ करना $$x(t)=A \sin{(2 \pi f_0 t)}$$, एक गैर-आदर्श नमूना घड़ी के उपयोग के परिणामस्वरूप नमूने दर्ज किए जाने पर कुछ अनिश्चितता होगी।बशर्ते कि घड़ी घबराने के कारण वास्तविक नमूना समय अनिश्चितता हो $$\Delta t$$, इस घटना के कारण होने वाली त्रुटि का अनुमान लगाया जा सकता है $$E_{ap} \le |x'(t) \Delta t| \le 2A \pi f_0 \Delta t$$।इससे अतिरिक्त रिकॉर्ड किए गए शोर का परिणाम होगा जो अकेले परिमाणीकरण त्रुटि द्वारा भविष्यवाणी की गई बिट्स (ENOB) की प्रभावी संख्या को कम कर देगा।डीसी के लिए त्रुटि शून्य है, कम आवृत्तियों पर छोटा है, लेकिन उच्च आयाम और उच्च आवृत्ति के संकेतों के साथ महत्वपूर्ण है।प्रदर्शन पर घबराहट के प्रभाव की तुलना परिमाणीकरण त्रुटि से की जा सकती है: $$\Delta t < \frac{1}{2^q \pi f_0}$$, जहां क्यू एडीसी बिट्स की संख्या है।  

घड़ी घबराना चरण शोर के कारण होता है। 1 & nbsp; mHz और 1 & nbsp; GHz के बीच एक डिजिटलीकरण बैंडविड्थ के साथ ADCs का संकल्प घबराना द्वारा सीमित है। कम बैंडविड्थ रूपांतरणों के लिए जैसे कि 44.1 & nbsp; kHz पर ऑडियो सिग्नल का नमूना लेना, घड़ी घबराना प्रदर्शन पर कम महत्वपूर्ण प्रभाव डालता है।

नमूना दर
एक एनालॉग सिग्नल समय में निरंतर होता है और इसे डिजिटल मूल्यों के प्रवाह में बदलना आवश्यक है। इसलिए उस दर को परिभाषित करना आवश्यक है जिस पर नए डिजिटल मूल्यों को एनालॉग सिग्नल से नमूना लिया जाता है। नए मूल्यों की दर को कनवर्टर की नमूनाकरण दर या नमूना आवृत्ति कहा जाता है। लगातार अलग-अलग बैंडलिमिटेड सिग्नल का नमूना लिया जा सकता है और फिर मूल सिग्नल को पुनर्निर्माण फ़िल्टर द्वारा असतत-समय मूल्यों से पुन: पेश किया जा सकता है। Nyquist -shannon नमूना प्रमेय का अर्थ है कि मूल संकेत का एक वफादार प्रजनन केवल तभी संभव है जब नमूना दर सिग्नल की उच्चतम आवृत्ति से दोगुना से अधिक हो।

चूंकि एक व्यावहारिक एडीसी तात्कालिक रूपांतरण नहीं कर सकता है, इसलिए इनपुट मूल्य को आवश्यक रूप से उस समय के दौरान स्थिर रखा जाना चाहिए जो कनवर्टर एक रूपांतरण (जिसे रूपांतरण समय कहा जाता है) करता है। एक इनपुट सर्किट नामक एक नमूना और होल्ड इस कार्य को करता है - ज्यादातर मामलों में इनपुट पर एनालॉग वोल्टेज को संग्रहीत करने के लिए एक संधारित्र का उपयोग करके, और इनपुट से संधारित्र को डिस्कनेक्ट करने के लिए एक इलेक्ट्रॉनिक स्विच या गेट का उपयोग करके। कई एडीसी एकीकृत सर्किट में नमूना और आंतरिक रूप से सबसिस्टम होल्ड शामिल हैं।

अलियासिंग
एक एडीसी समय में असतत अंतराल पर इनपुट के मूल्य का नमूना लेकर काम करता है। बशर्ते कि इनपुट को Nyquist दर से ऊपर का नमूना लिया गया है, जिसे ब्याज की उच्चतम आवृत्ति से दोगुना के रूप में परिभाषित किया गया है, फिर सिग्नल में सभी आवृत्तियों को फिर से बनाया जा सकता है। यदि आधी Nyquist दर से ऊपर की आवृत्तियों का नमूना लिया जाता है, तो उन्हें गलत तरीके से कम आवृत्तियों के रूप में पाया जाता है, एक प्रक्रिया को अलियासिंग के रूप में संदर्भित किया जाता है। अलियासिंग इसलिए होता है क्योंकि तुरंत एक फ़ंक्शन को दो या उससे कम समय पर एक फ़ंक्शन का नमूना देता है, जो कि मिस्ड साइकिल में होता है, और इसलिए गलत तरीके से कम आवृत्ति की उपस्थिति होती है। उदाहरण के लिए, एक 2 & nbsp; khz साइन लहर 1.5 & nbsp पर नमूना लिया जा रहा है; kHz को 500 & nbsp; Hz साइन वेव के रूप में पुनर्निर्माण किया जाएगा।

अलियासिंग से बचने के लिए, एडीसी के लिए इनपुट को कम-पास फ़िल्टर किया जाना चाहिए ताकि आधा नमूना दर से ऊपर की आवृत्तियों को हटाया जा सके। इस फ़िल्टर को एक एंटी-अलियासिंग फ़िल्टर कहा जाता है, और एक व्यावहारिक एडीसी प्रणाली के लिए आवश्यक है जो उच्च आवृत्ति सामग्री के साथ एनालॉग सिग्नल पर लागू होता है। उन अनुप्रयोगों में जहां अलियासिंग के खिलाफ सुरक्षा आवश्यक है, ओवरसामिंग का उपयोग इसे कम करने या यहां तक ​​कि इसे खत्म करने के लिए किया जा सकता है।

यद्यपि अधिकांश प्रणालियों में उपनाम अवांछित है, यह एक बैंड-सीमित उच्च-आवृत्ति सिग्नल के एक साथ-साथ-मिश्रण प्रदान करने के लिए शोषण किया जा सकता है (देखें अंडरसैम्पलिंग और आवृत्ति मिक्सर)। उपनाम प्रभावी रूप से सिग्नल आवृत्ति और नमूना आवृत्ति के निचले हेटेरोडाइन है।

ओवरसैम्पलिंग
अर्थव्यवस्था के लिए, संकेतों को अक्सर इस परिणाम के साथ आवश्यक न्यूनतम दर पर नमूना लिया जाता है कि पेश की गई परिमाणीकरण त्रुटि कनवर्टर के पूरे पासबैंड पर फैली सफेद शोर है।यदि एक सिग्नल को Nyquist दर की तुलना में बहुत अधिक दर पर नमूना लिया जाता है और फिर डिजिटल रूप से इसे सिग्नल बैंडविड्थ तक सीमित करने के लिए फ़िल्टर किया जाता है, तो निम्नलिखित फायदे पैदा करता है:
 * ओवरसैम्पलिंग एनालॉग एंटी-अलियासिंग फिल्टर को महसूस करना आसान बना सकता है
 * बेहतर ऑडियो बिट गहराई
 * कम शोर, खासकर जब शोर को आकार देने के अलावा शोर को आकार देने के लिए नियोजित किया जाता है।

Oversampling का उपयोग आमतौर पर ऑडियो फ्रीक्वेंसी ADCs में किया जाता है, जहां आवश्यक नमूनाकरण दर (आमतौर पर 44.1 या 48 & nbsp; kHz) ठेठ ट्रांजिस्टर सर्किट (> 1 & nbsp; MHz) की घड़ी की गति की तुलना में बहुत कम होती है।इस मामले में, एडीसी के प्रदर्शन को बहुत कम या बिना लागत में बहुत बढ़ाया जा सकता है।इसके अलावा, जैसा कि कोई भी उपनाम संकेत भी आमतौर पर बैंड से बाहर होते हैं, अलियासिंग को अक्सर बहुत कम लागत वाले फिल्टर का उपयोग करके पूरी तरह से समाप्त किया जा सकता है।

सापेक्ष गति और परिशुद्धता
ADC की गति प्रकार से भिन्न होती है।विल्किंसन एडीसी घड़ी की दर से सीमित है जो वर्तमान डिजिटल सर्किट द्वारा प्रक्रिया योग्य है।एक क्रमिक-अनुमोदन एडीसी के लिए, संकल्प के लघुगणक के साथ रूपांतरण समय तराजू, अर्थात् बिट्स की संख्या।फ्लैश एडीसी निश्चित रूप से तीनों का सबसे तेज प्रकार है;रूपांतरण मूल रूप से एक ही समानांतर चरण में किया जाता है।

गति और सटीकता के बीच एक संभावित व्यापार है।फ्लैश एडीसी में ड्रेफ और अनिश्चितताएं होती हैं और तुलनित्र स्तरों से जुड़ी अनिश्चितताएं खराब रैखिकता में होती हैं।कुछ हद तक, खराब रैखिकता भी क्रमिक-अनुमोदन एडीसी के लिए एक मुद्दा हो सकती है।यहां, घटाव प्रक्रियाओं से त्रुटियों को जमा करने से नॉनलाइनरिटी उत्पन्न होती है।विल्किंसन एडीसी में तीनों की सबसे अच्छी रैखिकता है।

स्लाइडिंग स्केल सिद्धांत
स्लाइडिंग स्केल या रैंडमाइजिंग विधि को किसी भी प्रकार के एडीसी की रैखिकता में सुधार करने के लिए नियोजित किया जा सकता है, लेकिन विशेष रूप से फ्लैश और क्रमिक सन्निकटन प्रकार। किसी भी एडीसी के लिए इनपुट वोल्टेज से डिजिटल आउटपुट मूल्य तक मैपिंग बिल्कुल एक मंजिल या छत फ़ंक्शन नहीं है जैसा कि यह होना चाहिए। सामान्य परिस्थितियों में, एक विशेष आयाम की एक नब्ज हमेशा एक ही डिजिटल मूल्य में परिवर्तित हो जाती है। समस्या यह है कि डिजिटाइज्ड मानों के लिए एनालॉग मानों की सीमाएं सभी समान चौड़ाई नहीं हैं, और अंतर रैखिकता औसत चौड़ाई से विचलन के साथ आनुपातिक रूप से कम हो जाती है। स्लाइडिंग स्केल सिद्धांत इस घटना को दूर करने के लिए एक औसत प्रभाव का उपयोग करता है। एक यादृच्छिक, लेकिन ज्ञात एनालॉग वोल्टेज को सैंपल इनपुट वोल्टेज में जोड़ा जाता है। फिर इसे डिजिटल रूप में बदल दिया जाता है, और समतुल्य डिजिटल राशि को घटाया जाता है, इस प्रकार इसे अपने मूल मूल्य में बहाल किया जाता है। लाभ यह है कि रूपांतरण एक यादृच्छिक बिंदु पर हुआ है। अंतिम स्तरों का सांख्यिकीय वितरण एडीसी की सीमा के एक क्षेत्र में एक भारित औसत द्वारा तय किया जाता है। यह बदले में इसे किसी भी विशिष्ट स्तर की चौड़ाई तक पहुंचाता है।

प्रकार
इलेक्ट्रॉनिक ADC को लागू करने के ये कई सामान्य तरीके हैं।

प्रत्यक्ष-रूपांतरण
एक प्रत्यक्ष-रूपांतरण या फ्लैश ADC में एक विशिष्ट वोल्टेज रेंज के लिए समानांतर में इनपुट सिग्नल का नमूना लेने वाले तुलनित्रों ( कम्परेटर ) का एक बैंक होता है। तुलनित्र ( कम्परेटर ) बैंक एक लॉजिक सर्किट फीड करता है जो प्रत्येक वोल्टेज रेंज के लिए एक कोड उत्पन्न करता है।

इस प्रकार के ADCs में एक बड़ा आकार और उच्च शक्ति अपव्यय होता है। ये प्रायः वीडियो, वाइडबैंड संचार, या ऑप्टिकल और चुंबकीय भंडारण में अन्य तेज संकेतों के लिए उपयोग किए जाते हैं।

सर्किट में एक प्रतिरोधात्मक विभक्त नेटवर्क, op-amp तुलनित्र का एक सेट और एक प्राथमिक एनकोडर होता है। वोल्टेज सीमाओं पर किसी भी समस्या को हल करने के लिए तुलनित्र में अल्प मात्रा में हिस्टैरिसीस बनाया गया है। प्रतिरोधक विभक्त के प्रत्येक नोड पर, एक संतुलक वोल्टेज उपलब्ध होता है। सर्किट का उद्देश्य प्रत्येक नोड वोल्टेज के साथ एनालॉग इनपुट वोल्टेज की तुलना करना है।

सर्किट में उच्च गति का लाभ होता है क्योंकि रूपांतरण क्रमिक रूप से होने के स्थान पर एक साथ होता है। विशिष्ट रूपांतरण समय 100 ns या उससे कम होता है। रूपांतरण समय केवल तुलनित्र की गति और प्राथमिक एन्कोडर द्वारा सीमित है। इस प्रकार के ADC का नुकसान यह है कि प्रत्येक जोड़े गए बिट के लिए आवश्यक तुलनित्रों की संख्या लगभग दोगुनी होती है। साथ ही, n का मान जितना बड़ा होगा, प्राथमिक एनकोडर उतना ही अधिक जटिल होगा।

क्रमिक सन्निकटन
एक क्रमिक-सन्निकटन ADC एक तुलनित्र और एक द्विआधारी खोज का उपयोग करता है जो एक सीमा को क्रमिक रूप से संकीर्ण करता है जिसमें इनपुट वोल्टेज होता है। प्रत्येक क्रमिक चरण में, कनवर्टर इनपुट वोल्टेज की तुलना आंतरिक डिजिटल के आउटपुट से एनालॉग कनवर्टर से करता है जो शुरू में अनुमत इनपुट वोल्टेज रेंज के मध्य बिंदु का प्रतिनिधित्व करता है।इस प्रक्रिया में प्रत्येक चरण में, सन्निकटन को एक क्रमिक सन्निकटन रजिस्टर (एसएआर) में संग्रहीत किया जाता है और डिजिटल से एनालॉग कनवर्टर के आउटपुट को एक संकीर्ण रेंज पर तुलना के लिए अपडेट किया जाता है।

रैंप-कम्पेयर
एक रैंप-कम्पेयर एडीसी एक आरा-दांतेदार संकेत का उत्पादन करता है जो ऊपर या नीचे रैंप करता है और फिर जल्दी से शून्य पर लौटता है। जब रैंप शुरू होता है, तो एक टाइमर की गिनती शुरू होती है।जब रैंप वोल्टेज इनपुट से मेल खाता है, तो एक तुलनित्र आग लगाता है, और टाइमर का मूल्य दर्ज किया जाता है।समयबद्ध रैंप कन्वर्टर्स को आर्थिक रूप से लागू किया जा सकता है, हालांकि, रैंप का समय तापमान के प्रति संवेदनशील हो सकता है क्योंकि रैंप उत्पन्न करने वाला सर्किट अक्सर एक साधारण एनालॉग इंटीग्रेटर होता है।एक अधिक सटीक कनवर्टर एक डिजिटल-टू-एनालॉग कनवर्टर ड्राइविंग एक क्लॉक्ड काउंटर का उपयोग करता है। DACरैंप-कम्पेयर सिस्टम का एक विशेष लाभ यह है कि एक दूसरे संकेत को परिवर्तित करने के लिए बस एक और तुलनित्र और टाइमर मूल्य को संग्रहीत करने के लिए एक और रजिस्टर की आवश्यकता होती है।रूपांतरण के दौरान इनपुट परिवर्तनों के प्रति संवेदनशीलता को कम करने के लिए, एक नमूना और होल्ड एक संधारित्र को तात्कालिक इनपुट वोल्टेज के साथ चार्ज कर सकता है और कनवर्टर एक निरंतर वर्तमान के साथ निर्वहन करने के लिए आवश्यक समय समय कर सकता है।

विल्किनसन
विल्किनसन ADC को 1950 में डेनिस विल्किनसन द्वारा डिजाइन किया गया था। विल्किन्सन ADC एक चार्जिंग संधारित्र द्वारा उत्पादित इनपुट वोल्टेज की तुलना पर आधारित होता है। संधारित्र को तब तक चार्ज करने की अनुमति दी जाती है जब तक एक तुलनित्र यह निर्धारित नहीं करता कि यह इनपुट वोल्टेज से मेल खाता है। फिर, संधारित्र को रैखिक रूप से मुक्त कर दिया जाता है। संधारित्र को मुक्त (डिस्चार्ज) करने में लगा समय इनपुट वोल्टेज के आयाम के समानुपाती होता है। जबकि संधारित्र मुक्त (डिस्चार्ज) हो रहा है, एक उच्च-आवृत्ति ऑसिलेटर घड़ी से स्पंदन को एक रजिस्टर द्वारा गिना जाता है। रजिस्टर में दर्ज घड़ी स्पंदन (क्लॉक पल्स) की संख्या भी इनपुट वोल्टेज के समानुपाती होती है।

एकीकृत
एक एकीकृत ADC (दोहरी ढलान या बहु-ढलान ADC भी) एक इंटीग्रेटर के इनपुट पर अज्ञात इनपुट वोल्टेज को लागू करता है और वोल्टेज को एक निश्चित समय अवधि (रन-अप अवधि) के लिए रैंप करने की अनुमति देता है। फिर विपरीत ध्रुवीयता के एक ज्ञात संदर्भ वोल्टेज को इंटीग्रेटर पर लागू किया जाता है और इसे तब तक रैंप करने की अनुमति दी जाती है जब तक कि इंटीग्रेटर आउटपुट शून्य (रन-डाउन अवधि) पर वापस न आ जाए। इनपुट वोल्टेज की गणना, संदर्भ वोल्टेज के एक फ़ंक्शन के रूप में निरंतर रन-अप समय अवधि और मापी गई रन-डाउन समय अवधि के रूप में की जाती है। रन-डाउन समय की माप आमतौर पर कनवर्टर की घड़ी की इकाइयों में की जाती है, इसलिए लंबे समय तक एकीकरण समय उच्च विभेदन की अनुमति देता है। इसी तरह, विभेदन (रेजोल्यूशन) का त्याग करके कनवर्टर की गति में सुधार किया जा सकता है। इस प्रकार के कन्वर्टर्स (या अवधारणा पर भिन्नता) का उपयोग अधिकांश डिजिटल वोल्टमीटर में उनकी रैखिकता और लचीलेपन (फ्लेक्सीबिलिटी) के लिए किया जाता है।
 * चार्ज संतुलन ADC: चार्ज संतुलन ADC का सिद्धांत पहले इनपुट सिग्नल को वोल्टेज-टू-फ़्रीक्वेंसी कनवर्टर का उपयोग करके आवृत्ति में परिवर्तित करना है। इस आवृत्ति को तब एक काउंटर द्वारा मापा जाता है और एनालॉग इनपुट के आनुपातिक आउटपुट कोड में परिवर्तित किया जाता है। इन कन्वर्टर्स का मुख्य लाभ यह है कि शोर वातावरण में या पृथक रूप में भी आवृत्ति को संचारित करना संभव है। हालांकि, इस सर्किट की सीमा यह है कि वोल्टेज-टू-फ़्रीक्वेंसी कनवर्टर का आउटपुट एक RC उत्पाद पर निर्भर करता है जिसका मान, तापमान और समय पर सटीक रूप से नहीं बनाए रखा जा सकता है।

द्वि-ढलान ADC

 * सर्किट के एनालॉग भाग में एक उच्च इनपुट प्रतिबाधा बफर, सुनिश्चित इंटीग्रेटर और एक वोल्टेज तुलनित्र होता है। कनवर्टर पहले एक निश्चित अवधि के लिए एनालॉग इनपुट सिग्नल को एकीकृत करता है और फिर यह विपरीत ध्रुवीयता के एक आंतरिक संकेत वोल्टेज को एकीकृत करता है जब तक कि इंटीग्रेटर आउटपुट शून्य न हो। इस सर्किट का मुख्य दोष लंबी अवधि का समय है। ये विशेष रूप से धीरे -धीरे अलग -अलग संकेतों जैसे कि थर्मोकपल्स और वजन तराजू के सटीक माप के लिए उपयुक्त हैं।

डेल्टा-एन्कोडेड
एक डेल्टा-एन्कोडेड या काउंटर-रैंप ADC में एक अप-डाउन काउंटर होता है जो एक डिजिटल से एनालॉग कनवर्टर (DAC) को फीड करता है। इनपुट सिग्नल और DAC दोनों एक तुलनित्र में जाते हैं। तुलनित्र काउंटर को नियंत्रित करता है। सर्किट काउंटर को समायोजित करने के लिए तुलनित्र से नकारात्मक प्रतिक्रिया का उपयोग करता है जब तक कि DAC का आउटपुट इनपुट सिग्नल से मेल नहीं खाता है और काउंटर से संख्या पढ़ी जाती है। डेल्टा कन्वर्टर्स में बहुत व्यापक रेंज और उच्च रिज़ॉल्यूशन होता है, लेकिन रूपांतरण समय इनपुट सिग्नल व्यवहार पर निर्भर होता है, हालांकि इसमें हमेशा सबसे निकृष्टतम स्थिति की आश्वस्तता (गारंटी) होगी। डेल्टा कन्वर्टर्स अक्सर वास्तविक दुनिया के संकेतों को पढ़ने के लिए बहुत अच्छे विकल्प होते हैं क्योंकि भौतिक प्रणालियों के अधिकांश संकेत अकस्मात नहीं बदलते हैं। कुछ कन्वर्टर्स डेल्टा और क्रमिक सन्निकटन दृष्टिकोण को जोड़ते हैं, यह विशेष रूप से अच्छी तरह से कार्य करता है जब इनपुट सिग्नल के उच्च आवृत्ति घटकों को परिमाण में छोटा माना जाता है।

पाइपलाइन
एक पाइपलाइज्ड ADC (जिसे सबरेंजिंग क्वांटाइज़र भी कहा जाता है) दो या अधिक रूपांतरण चरणों का उपयोग करता है। सबसे पहले, एक अपरिष्कृत रूपांतरण किया जाता है। दूसरे चरण में, इनपुट सिग्नल के अंतर को डिजिटल से एनालॉग कनवर्टर (DAC) के साथ निर्धारित किया जाता है। यह अंतर तब अधिक सटीक रूप से परिवर्तित होता है और परिणाम अंतिम चरण में संयुक्त होता हैं। इसे क्रमिक-सन्निकटन ADC का परिशोधन माना जा सकता है जिसमें प्रतिक्रिया संदर्भ संकेत में केवल अगले-सबसे महत्वपूर्ण बिट के बजाय बिट्स की एक पूरी श्रृंखला (उदाहरण के लिए, चार बिट्स) का अंतरिम रूपांतरण होता है। क्रमिक सन्निकटन और फ्लैश ADC के गुणों के संयोजन का यह प्रकार तीव्र है, इसका उच्च रिज़ॉल्यूशन है और इसे कुशलता से लागू किया जा सकता है।

सिग्मा-डेल्टा
एक सिग्मा-डेल्टा ADC (जिसे डेल्टा-सिग्मा ADC भी कहा जाता है) एक बड़े कारक द्वारा आने वाले सिग्नल को आवश्यकता से कम बिट्स व फ्लैश ADC का उपयोग करके परिवर्तित किया जाता है और वांछित सिग्नल बैंड को फ़िल्टर किया जाता है। परिणामी संकेत, फ्लैश के असतत स्तरों द्वारा उत्पन्न त्रुटि के साथ, वापस फीड किया जाता है और इनपुट से फ़िल्टर में घटाया जाता है। इस नकारात्मक प्रतिक्रिया के परिमाणीकरण त्रुटि को आकार देने वाले शोर का प्रभाव है कि वांछित सिग्नल आवृत्तियों में प्रकट नहीं होता है। एक डिजिटल फ़िल्टर (डिकिमेशन फ़िल्टर) ADC का अनुसरण करता है जो नमूनाकरण दर को कम करता है, अवांछित ध्वनि सिग्नल को फिल्टर करता है और आउटपुट के रिज़ॉल्यूशन को बढ़ाता है।

समय-अंतरापत्रित (टाइम-इंटरलेवेड)
एक समय-अंतरापत्रित ADC एम समानांतर ADCs का उपयोग करता है जहां प्रत्येक ADC प्रभावी प्रतिदर्श (सैम्पल) घड़ी के प्रत्येक M वें चक्र के डेटा का नमूना लेता है। परिणाम यह है कि प्रत्येक ADC जो प्रबंधन कर सकता है उसकी तुलना में नमूना दर M गुना बढ़ जाती है। अभ्यास में, M ADCs के बीच अलग-अलग अंतर समग्र प्रदर्शन को कम कर देता है जो कि सहज-मुक्त गतिशील रेंज (SFDR) को कम करता है। हालांकि, समय-अंतरापत्रित (टाइम-इंटरलेवेड) बेमेल त्रुटियों को ठीक करने के लिए कई तकनीक मौजूद हैं।

इंटरमीडिएट एफएम चरण
एक इंटरमीडिएट एफएम चरण के साथ एक ADC पहले इनपुट सिग्नल के वोल्टेज के लिए एक आवृत्ति आनुपातिक के साथ एक आवृत्ति के साथ एक दोलन संकेत का उत्पादन करने के लिए एक वोल्टेज-टू-फ़्रीक्वेंसी कनवर्टर का उपयोग करता है और फिर उस आवृत्ति को वांछित सिग्नल वोल्टेज के आनुपातिक डिजिटल गणना में परिवर्तित करने के लिए आवृत्ति काउंटर का उपयोग करता है। लंबे समय तक एकीकरण समय उच्च रिज़ॉल्यूशन के लिए अनुमति देता है। इसी तरह, विभेदन (रिज़ॉल्यूशन) का त्याग करके कनवर्टर की गति में सुधार किया जा सकता है। ADC के दो भागों को व्यापक रूप से अलग किया जा सकता है जैसे आवृत्ति संकेत, ऑप्टो-आइसोलेटर के माध्यम से पारित किया जाता है या वायरलेस रूप से प्रेषित होता है। ऐसे कुछ ADCs साइन तरंग या स्क्वायर तरंग फ्रीक्वेंसी मॉड्यूलेशन का उपयोग करते हैं, अन्य पल्स-फ्रीक्वेंसी मॉड्यूलेशन का उपयोग करते हैं। इस तरह के ADCs एक बार एक दूरस्थ एनालॉग सेंसर की स्थिति का डिजिटल प्रदर्शन दिखाने के लिए सबसे लोकप्रिय तरीका थे।

समय विस्तार
एक समय विस्तार एनालॉग-टू-डिजिटल कनवर्टर (TS-ADC) एक बहुत ही विस्तृत बैंडविड्थ एनालॉग सिग्नल को डिजिटाइज़ करता है, जिसे डिजिटाइजेशन से पहले सिग्नल को समय-स्ट्रेचिंग द्वारा एक परम्परागत इलेक्ट्रॉनिक ADC द्वारा डिजिटाइज्ड नहीं किया जा सकता है। यह सामान्यतः सिग्नल को टाइम-स्ट्रेच करने के लिए एक फोटोनिक प्रीप्रोसेसर का उपयोग करता है, जो समय पर सिग्नल को प्रभावी ढंग से धीमा कर देता है और इसकी बैंड चैड़ाई को संपीड़ित करता है।परिणामतः, एक इलेक्ट्रॉनिक ADC, जो मूल सिग्नल को पकड़ने में बहुत धीमा होता है, अब इस धीमे-धीमे सिग्नल को पकड़ सकता है। सिग्नल के निरंतर कैप्चर के लिए, फ्रंटेंड भी समय-स्ट्रेचिंग के अलावा सिग्नल को कई खंडों में विभाजित करता है। प्रत्येक खंड को व्यक्तिगत रूप से एक अलग इलेक्ट्रॉनिक ADC द्वारा डिजिटाइज़ किया जाता है। अंत में, एक डिजिटल सिग्नल प्रोसेसर नमूनों को पुनर्व्यवस्थित करता है और प्रीप्रोसेसर द्वारा जोड़े गए किसी भी विकृतियों को बाइनरी डेटा उत्पन्न करने के लिए हटा देता है जो मूल एनालॉग सिग्नल का डिजिटल प्रतिनिधित्व है।

वाणिज्यिक
कई मामलों में, एक एकीकृत सर्किट का सबसे महंगा हिस्सा पिन होता है, क्योंकि वे पैकेज को बड़ा बनाते हैं, और प्रत्येक पिन को एकीकृत सर्किट के सिलिकॉन से जोड़ा जाना होता है। पिन को बचाने के लिए, ADCs द्वारा कंप्यूटर में एक सीरियल इंटरफ़ेस पर एक बार में अपना एक बिट डेटा भेजना सामान्य बात है, प्रत्येक बिट के साथ घड़ी सिग्नल की स्थिति बदल जाती है। यह ADC पैकेज पर पर्याप्त पिन बचाता है, और अनेक स्थितियों में, सभी डिजाइन को और अधिक जटिल नहीं बनाता है।

वाणिज्यिक ADCs में अक्सर कई इनपुट होते हैं जो एक कनवर्टर को सामान्यत: एक एनालॉग मल्टीप्लेक्सर के माध्यम से फीड करते हैं। ADC के विभिन्न मॉडलों में नमूने और होल्ड सर्किट, इंस्ट्रूमेंटेशन प्रवर्धक ( एम्पलीफायर ) या डिफरेंशियल इनपुट शामिल हो सकते हैं, जहां मापी गई मात्रा दो इनपुट के बीच का अंतर है।

संगीत रिकॉर्डिंग
एनालॉग-टू-डिजिटल कन्वर्टर्स आधुनिक संगीत पुनरुत्पत्ति प्रौद्योगिकी और डिजिटल ऑडियो वर्कस्टेशन-आधारित ध्वनि रिकॉर्डिंग के अभिन्न अंग हैं। एनालॉग रिकॉर्डिंग का उपयोग करके कंप्यूटर पर संगीत का उत्पादन किया जा सकता है और इसलिए कॉम्पैक्ट डिस्क और डिजिटल म्यूजिक फाइलों पर जाने वाले पल्स-कोड मॉड्यूलेशन (PCM) डेटा स्ट्रीम को बनाने के लिए एनालॉग-टू-डिजिटल कन्वर्टर्स की आवश्यकता होती है। संगीत में उपयोग किए जाने वाले एनालॉग-टू-डिजिटल कन्वर्टर्स की वर्तमान क्रॉप 192 किलोहर्ट्ज़ तक की दरों पर नमूना ले सकती है। कई रिकॉर्डिंग स्टूडियो 24-बिट/96 किलोहर्ट्ज़ पल्स-कोड मॉड्यूलेशन (PCM) प्रारूप में रिकॉर्ड करते हैं और फिर कॉम्पैक्ट डिस्क डिजिटल ऑडियो प्रोडक्शन (44.1 किलोहर्ट्ज़) या रेडियो और टेलीविज़न प्रसारण अनुप्रयोगों के लिए 48 किलोहर्ट्ज़ के सिग्नल को कम करते हैं।

अंकीय संकेत प्रक्रिया ( डिजिटल सिग्नल प्रोसेसिंग )
डिजिटल सिग्नल प्रोसेसिंग सिस्टम में ADC की आवश्यकता होती है जो डिजिटल रूप में किसी भी एनालॉग सिग्नल को प्रोसेस, स्टोर या ट्रांसपोर्ट करता है। टीवी ट्यूनर कार्ड, उदाहरण के लिए, तेज़ वीडियो एनालॉग-टू-डिजिटल कन्वर्टर्स का उपयोग करते हैं। धीमी ऑन-चिप 8-, 10-, 12- या 16-बिट एनालॉग-टू-डिजिटल कन्वर्टर्स माइक्रोकंट्रोलर में सामान्य हैं। डिजिटल स्टोरेज ऑसिलोस्कोप को बहुत तेज़ एनालॉग-टू-डिजिटल कन्वर्टर्स की आवश्यकता होती है, जो सॉफ्टवेयर-परिभाषित रेडियो और उनके नए अनुप्रयोगों के लिए भी महत्वपूर्ण है।

वैज्ञानिक उपकरण
डिजिटल इमेजिंग सिस्टम सामान्यत: पिक्सल को डिजिटाइज़ करने के लिए एनालॉग-टू-डिजिटल कन्वर्टर्स का उपयोग करते हैं। कुछ रडार सिस्टम सिग्नल क्षमता को अनुगामी सिग्नल प्रसंस्करण ( प्रोसेसिंग ) के लिए अंकीय मान में बदलने के लिए एनालॉग-टू-डिजिटल कन्वर्टर्स का उपयोग करते हैं। Situ और रिमोट सेंसिंग सिस्टम में कई अन्य सामान्यत: समान तकनीक का उपयोग करते हैं।

वैज्ञानिक उपकरणों में कई सेंसर एक एनालॉग सिग्नल तापमान, दाब, पीएच, प्रकाश की तीव्रता आदि का उत्पादन करते हैं। इन सभी संकेतों के डिजिटल प्रतिरूप का उत्पादन करने के लिए ADC को प्रवर्धित और फेड किया जा सकता है।

चक्रीय संकेतक ( रोटरी एनकोडर )
कुछ गैर-इलेक्ट्रॉनिक या केवल आंशिक रूप से इलेक्ट्रॉनिक उपकरण, जैसे चक्रीय संकेतक ( रोटरी एनकोडर ), को भी ADCs माना जा सकता है। विशिष्ट रूप से ADC का डिजिटल आउटपुट एक द्विपूरक बाइनरी नंबर होगा जो इनपुट के समानुपाती होता है। एक संकेतक एक ग्रे कोड आउटपुट कर सकता है।

डिस्प्ले
फ्लैट-पैनल डिस्प्ले स्वाभाविक रूप से डिजिटल होते हैं और एक अनूरूप ( एनालॉग ) सिग्नल जैसे संयुक्त या VGA को संसाधित करने के लिए ADC की आवश्यकता होती है।

परीक्षण
एनालॉग-टू-डिजिटल कनवर्टर का परीक्षण करने के लिए नियंत्रण सिग्नल भेजने और डिजिटल डेटा आउटपुट कैप्चर करने के लिए एक एनालॉग इनपुट स्रोत और हार्डवेयर की आवश्यकता होती है। कुछ एडीसी को संदर्भ संकेत के सटीक स्रोत की भी आवश्यकता होती है।

ADC का परीक्षण करने के लिए प्रमुख मापदंड हैं:
 * 1) डीसी ऑफसेट त्रुटि
 * 2) डीसी लाभ त्रुटि
 * 3) सिग्नल-टू-शोर अनुपात (SNR)
 * 4) कुल हार्मोनिक विरूपण (THD)
 * 5) अभिन्न अरैखिकता (INL)
 * 6) विभेदक अरैखिकता (DNL)
 * 7) मिथ्या मुक्त गतिशील सीमा
 * 8) शक्ति का अपव्यय

यह भी देखें

 * अनुकूली भविष्यसूचक कोडिंग, एक प्रकार का ADC जिसमें सिग्नल का मान एक रैखिक फ़ंक्शन द्वारा पूर्वकथित होता है
 * ऑडियो कोडेक
 * बीटा एनकोडर
 * डिजिटलीकरण
 * अंकीय संकेत प्रक्रिया
 * अभिन्न रैखिकता
 * मॉडेम

बाहरी संबंध

 * An Introduction to Delta Sigma Converters A very nice overview of Delta-Sigma converter theory.
 * Digital Dynamic Analysis of A/D Conversion Systems through Evaluation Software based on FFT/DFT Analysis RF Expo East, 1987
 * Which ADC Architecture Is Right for Your Application? article by Walt Kester
 * ADC and DAC Glossary Defines commonly used technical terms.
 * Introduction to ADC in AVR – Analog to digital conversion with Atmel microcontrollers
 * Signal processing and system aspects of time-interleaved ADCs.
 * Explanation of analog-digital converters with interactive principles of operations.
 * MATLAB Simulink model of a simple ramp ADC.

]