स्टॉप-एंड-वेट एआरक्यू

स्टॉप-एंड-वेट एआरक्यू, जिसे वैकल्पिक बिट प्रोटोकॉल भी कहा जाता है, दूरसंचार में दो जुड़े उपकरणों के मध्य जानकारी भेजने की विधि है। यह सुनिश्चित करता है कि लॉस्ट हुए पैकेटों के कारण जानकारी नष्ट न हो और पैकेट सही क्रम में प्राप्त हों। यह सबसे सरल स्वचालित दोहराव-अनुरोध (ARQ) सिस्टम है। स्टॉप-एंड-वेट एआरक्यू रिसीवर समय में फ्रेम (दूरसंचार) भेजता है; यह सामान्य स्लाइडिंग विंडो प्रोटोकॉल की विशेष स्तिथि है जिसमें ट्रांसमिट और रिसीव विंडो का आकार दोनों स्थितियों में समान है। प्रत्येक फ़्रेम भेजने के पश्चात्, रिसीवर तब तक कोई और फ़्रेम नहीं भेजता जब तक उसे स्वीकृति (डेटा नेटवर्क) (एसीके) सिग्नल प्राप्त न हो जाए। वैध फ्रेम प्राप्त करने के पश्चात्, रिसीवर एसीके भेजता है। यदि एसीके निश्चित समय से पहले रिसीवर तक नहीं पहुंचता है, जिसे टाइमआउट के रूप में जाना जाता है, तो रिसीवर फिर से वही फ्रेम भेजता है। प्रत्येक फ़्रेम ट्रांसमिशन के पश्चात् टाइमआउट विपरीत गिनती रीसेट हो जाती है। उपरोक्त व्यवहार स्टॉप-एंड-वेट का मूल उदाहरण है। चूँकि, डिज़ाइन के कुछ विषयों को संबोधित करने के लिए वास्तविक जीवन के कार्यान्वयन भिन्न-भिन्न होते हैं।

सामान्यतः ट्रांसमीटर प्रत्येक फ्रेम के अंत में अतिरेक परीक्षण संख्या जोड़ता है। संभावित क्षति के परीक्षण के लिए रिसीवर अतिरेक परीक्षण संख्या का उपयोग करता है। यदि रिसीवर देखता है कि फ्रेम उत्तम है, तो वह एसीके भेजता है। यदि रिसीवर देखता है कि फ्रेम क्षतिग्रस्त है, तो रिसीवर इसे त्याग देता है और एसीके नहीं भेजता है- यह दिखाते हुए कि फ्रेम पूर्ण रूप से लुप्त हो गया है, न कि केवल क्षतिग्रस्त हो गया है।

समस्या तब होती है जब रिसीवर द्वारा भेजा गया एसीके क्षतिग्रस्त या लुप्त हो जाता है। इस स्थिति में, रिसीवर को एसीके प्राप्त नहीं होता है, समय समाप्त हो जाता है और वह फ़्रेम को फिर से भेज देता है। अब रिसीवर के पास फ्रेम की दो प्रतियां हैं, और यह नहीं ज्ञात है कि दूसरा डुप्लिकेट फ्रेम है या अनुक्रम का अगला फ्रेम समान डेटा ले जा रहा है।

और समस्या तब होती है जब ट्रांसमिशन माध्यम में इतनी लंबी विलंबता (इंजीनियरिंग) होती है कि फ्रेम रिसीवर तक पहुंचने से पहले रिसीवर का समय समाप्त हो जाता है। इस स्थिति में रिसीवर वही पैकेट दोबारा भेजता है। अंततः रिसीवर को फ्रेम की दो प्रतियां मिलती हैं, और प्रत्येक के लिए एसीके भेजता है। एसीके की प्रतीक्षा कर रहे रिसीवर को दो एसीके प्राप्त होते हैं, जो समस्या उत्पन्न कर सकता है यदि वह मानता है कि दूसरा एसीके अनुक्रम में अगले फ्रेम के लिए है।

इन समस्याओं से बचने के लिए, सबसे सरल समाधान फ्रेम के हेडर में 1 बिट अनुक्रम संख्या को परिभाषित करना है। यह क्रम संख्या पश्चात् के फ़्रेमों में (0 से 1 तक) परिवर्तित होती रहती है। जब रिसीवर एसीके भेजता है, तो इसमें अगले अपेक्षित पैकेट की अनुक्रम संख्या सम्मिलित होती है। इस प्रकार, रिसीवर यह परीक्षण कर डुप्लिकेट फ़्रेम को ज्ञात कर सकता है कि फ़्रेम अनुक्रम संख्याएँ वैकल्पिक हैं या नहीं। यदि पश्चात् के दो फ़्रेमों में समान अनुक्रम संख्या है, तो वे डुप्लिकेट हैं, और दूसरा फ़्रेम बहिष्कृत कर दिया गया है। इसी प्रकार, यदि दो पश्चात् के एसीके अनुक्रम संख्या को संदर्भित करते हैं, तो वे फ्रेम को स्वीकार कर रहे हैं।

स्टॉप-एंड-वेट एआरक्यू अन्य एआरक्यू की तुलना में अक्षम है, क्योंकि पैकेट के मध्य का समय, यदि एसीके और डेटा सफलतापूर्वक प्राप्त होता है, तो ट्रांजिट समय से दोगुना होता है (यह मानते हुए कि टर्न राउंड टाइम शून्य हो सकता है)। चैनल पर थ्रूपुट जो हो सकता है उसका भाग है। इस समस्या का समाधान करने के लिए, समय में बड़े अनुक्रम संख्या के साथ अधिक पैकेट भेज सकता है और सेट के लिए एसीके का उपयोग कर सकता है। गो-बैक-एन एआरक्यू और चयनात्मक दोहराएँ एआरक्यू में यही किया जाता है।

यह भी देखें

 * वैकल्पिक बिट प्रोटोकॉल
 * डेटा लिंक लेयर
 * एरर डिटेक्शन एंड करेक्शन

संदर्भ

 * Tanenbaum, Andrew S., Computer Networks, 4th ed. ISBN 0-13-066102-3

ARQ-Protokoll Stop-and-wait ARQ Stop-and-wait ARQ