5 एनएम प्रक्रिया

अर्द्धचालक निर्माण में, उपकरणों और प्रणालियों के लिए अंतर्राष्ट्रीय रोडमैप 5 एनएम प्रक्रिया को 7 एनएम प्रक्रिया नोड के पश्चात एमओएसएफईटी प्रौद्योगिकी नोड के रूप में परिभाषित करता है। 2020 में, सैमसंग इलेक्ट्रॉनिक्स और टीएसएमसी ने 5 एनएम चिप्स के मात्रा उत्पादन में प्रवेश किया, जो कि एप्पल इंक, मार्वल टेक्नोलॉजी ग्रुप, हुआवेई और क्वालकॉम सहित कंपनियों के लिए निर्मित है।  5 एनएम शब्द का 5 नैनोमीटर आकार के ट्रांजिस्टर के किसी भी वास्तविक भौतिक विशेषता (जैसे गेट की लंबाई, धातु की पिच या गेट पिच) से कोई संबंध नहीं है। आईईईई मानक संघ उद्योग कनेक्शन द्वारा प्रकाशित उपकरणों और प्रणालियों के लिए अंतर्राष्ट्रीय रोडमैप के 2021 अपडेट में निहित अनुमानों के अनुसार, 5 एनएम नोड में 51 नैनोमीटर की संपर्क गेट पिच और 30 नैनोमीटर की सबसे दृढ़ धातु पिच होने की आशा है। चूंकि, वास्तविक विश्व वाणिज्यिक अभ्यास में, 5 एनएम का उपयोग मुख्य रूप से माइक्रोचिप निर्माताओं द्वारा विपणन शब्द के रूप में किया जाता है, जो कि बढ़ी हुई ट्रांजिस्टर घनत्व (अर्थात लघुकरण की उच्च डिग्री), बढ़ी हुई गति के संदर्भ में सिलिकॉन अर्द्धचालक चिप्स की नई, उत्तम पीढ़ी को संदर्भित करता है। और पूर्व 7 एनएम प्रक्रिया की तुलना में कम विद्युत के उपयोग के संदर्भ में है।

पृष्ठभूमि
7 एनएम और 5 एनएम ट्रांजिस्टर पर गेट ऑक्साइड परत के माध्यम से क्वांटम टनलिंग प्रभाव उपस्थित अर्द्धचालक प्रक्रियाओं का उपयोग करके तीव्रता से प्रबंधित करना कठिन हो जाता है। 2000 दशक के प्रारम्भ में शोधकर्ताओं ने प्रथम बार 7 एनएम से नीचे के सिंगल-ट्रांजिस्टर उपकरणों का प्रदर्शन किया था। 2002 में, ब्रूस डोरिस, ओमर डोकुमासी, मेइकी इओंग और एंडा मोकुटा सहित आईबीएम शोध दल ने 7 एनएम प्रक्रिया टेक्नोलॉजी डेमो 6-नैनोमीटर सिलिकॉन-पर-इन्सुलेटर (SOI) एमओएसएफईटी का निर्माण किया।  2003 में, हितोशी वाकाबायाशी और शिगेहारु यामागामी के नेतृत्व में एनईसी में जापानी शोध दल ने प्रथम 5 एनएम मोसफेट का निर्माण किया।  2015 में, आईएमईसी और केडेंस ने 5 एनएम टेस्ट चिप्स बनाए थे। बने हुए परीक्षण चिप्स पूर्ण रूप से कार्यात्मक उपकरण नहीं हैं, चूंकि परस्प (एकीकृत सर्किट) परतों के पैटर्निंग का मूल्यांकन करने के लिए हैं।  2015 में, इंटेल ने 5 एनएम नोड के लिए पार्श्व नैनोवायर (या गेट-ऑल-अराउंड) एफईटी अवधारणा का वर्णन किया था।

2017 में, आईबीएम ने वर्णन किया कि उसने 5 एनएम सिलिकॉन चिप्स बनाए हैं, गेट-ऑल-अराउंड कॉन्फिगरेशन (GAAFET) में सिलिकॉन नैनोशीट का उपयोग करना, सामान्य फिनफेट डिज़ाइन से भिन्न उपयोग किए गए। जीएएएफईटी ट्रांजिस्टर में 3 नैनोशीट दूसरे के ऊपर खड़ी होती हैं, जो गेट से पूर्ण रूप से से ढकी होती हैं, उसी प्रकार जैसे फिनफेट में सामान्यतः कई भौतिक पंख साथ-साथ होते हैं जो विद्युत रूप से इकाई होते हैं और गेट से पूर्ण रूप से से ढके होते हैं। आईबीएम की चिप 50 mm2 मापी गई और 600 मिलियन ट्रांजिस्टर प्रति mm2 थे, कुल 30 बिलियन ट्रांजिस्टर (1667 nm 2 प्रति ट्रांजिस्टर या 41 एनएम ट्रांजिस्टर रिक्ति)।

व्यावसायीकरण
अप्रैल 2019 में, सैमसंग इलेक्ट्रॉनिक्स ने घोषणा की कि वे 2018 की चौथी तिमाही से अपने ग्राहकों को 5 एनएम प्रोसेस (5LPE) उपकरण प्रस्तुत कर रहे हैं। अप्रैल 2019 में, टीएसएमसी ने घोषणा की कि उनकी 5 एनएम प्रक्रिया (CLN5FF, N5) ने हानि उत्पादन प्रारम्भ कर दिया है, और यह कि पूर्ण चिप डिज़ाइन विनिर्देश अब संभावित ग्राहकों के लिए उपलब्ध हैं। N5 प्रक्रिया N6 और N7++ में केवल 5 या 4 परतों की तुलना में 14 परतों तक चरम पराबैंगनी लिथोग्राफी का उपयोग कर सकती है। अपेक्षित 28 एनएम न्यूनतम धातु पिच के लिए, अत्यधिक पराबैंगनी लिथोग्राफी बहु-पैटर्निंग के साथ प्रयोग प्रस्तावित सर्वोत्तम पैटर्निंग विधि है। अपनी 5 एनएम प्रक्रिया के लिए, सैमसंग ने धातु में और परतों के माध्यम से स्टोकेस्टिक (यादृच्छिक) दोषों की घटना के कारण स्वचालित परिक्षण और फिक्स द्वारा प्रक्रिया दोष शमन प्रारम्भ किया। अक्टूबर 2019 में, टीएसएमसी ने कथित तौर पर 5 एनएम Apple A14 का प्रतिरूप लेना प्रारम्भ किया। दिसंबर 2019 में, टीएसएमसी ने लगभग 80% की औसत उपज की घोषणा की, जिसमें 17.92 mm2 के डाई आकार के साथ उनके 5 एनएम परीक्षण चिप्स के लिए 90% से अधिक प्रति वेफर की अधिकतम उपज थी। 2020 के मध्य में टीएसएमसी ने अधिकार किया कि इसकी (N5) 5 एनएम प्रक्रिया ने इसकी 7 एनएम N7 प्रक्रिया की तुलना में 1.8 गुना घनत्व प्रदान किया, जिसमें 15% गति सुधार या 30% कम विद्युत का व्यय था, उत्तम उप-संस्करण (N5P या N4) को N5 पर +5% गति या -10% शक्ति के साथ उत्तम बनाने का अधिकार किया गया था। 13 अक्टूबर 2020 को, Apple ने Apple A14 का उपयोग करके नए आई-फ़ोन 12 लाइनअप की घोषणा की। हायसिलिकॉन किरिन 9000 और किरिन 9000E का उपयोग करने वाले हुआवेई मेट 40 लाइनअप के साथ, A14 और किरिन 9000 टीएसएमसी के 5 nm नोड पर व्यावसायीकरण करने वाले प्रथम उपकरण थे। पश्चात में, 10 नवंबर 2020 को, Apple ने Apple M1, अन्य 5 nm चिप का उपयोग करते हुए तीन नए मैक मॉडल भी प्रदर्शित किए। सेमियानालिसिस के अनुसार, के अनुसार, A14 प्रोसेसर का ट्रांजिस्टर घनत्व 134 मिलियन ट्रांजिस्टर प्रति mm 2 है। अक्टूबर 2021 में, टीएसएमसी ने अपने 5 nm प्रोसेस समुदाय का नया सदस्य प्रस्तुत किया, N4P। N5 की तुलना में, नोड 11% उच्च प्रदर्शन 22% उच्च ऊर्जा दक्षता, 6% उच्च ट्रांजिस्टर घनत्व और कम मास्क काउंट प्रदान करता है। टीएसएमसी को 2022 की दूसरी छमाही तक प्रथम टेपआउट होने की आशा है। दिसंबर 2021 में, टीएसएमसी ने HPC अनुप्रयोगों के लिए डिज़ाइन किए गए अपने 5nm प्रोसेस समुदाय के नए सदस्य की घोषणा की। N4X इस प्रक्रिया में अनुकूलित ट्रांजिस्टर डिजाइन और संरचनाएं, कम प्रतिरोध और लक्षित धातु परतों की समाई और उच्च घनत्व वाले एमआईएम कैपेसिटर सम्मिलित हैं। प्रक्रिया 15% उच्च प्रदर्शन के प्रति N5 (या 4% बनाम N4P तक) 1.2 V पर प्रस्तुत करेगी और 1.2 V से अधिक वोल्टेज की आपूर्ति करेगी। टीएसएमसी को आशा है कि N4X 2023 की प्रथम छमाही तक हानि उत्पादन में प्रवेश करेगा ।

जून 2022 में, इंटेल ने 4 प्रक्रिया (2021 में नाम परिवर्तित करने से प्रथम 7nm के रूप में जाना जाता है) के विषय में कुछ विवरण प्रस्तुत किए, EUV का उपयोग करने वाली कंपनी की प्रथम प्रक्रिया, इंटेल 7 की तुलना में 2x उच्च ट्रांजिस्टर घनत्व (जिसे 10nm ESF (एन्हांस्ड सुपर फिन) के रूप में जाना जाता है) परस्पर को उत्तम पांच परतों के लिए कोबाल्ट-क्लैड कॉपर का उपयोग, आईएसओ पावर पर 21.5% उच्च प्रदर्शन या इंटेल 7 आदि की तुलना में 0.65 वी पर आईएसओ आवृति पर 40% कम पावर इंटेल का प्रथम उत्पाद इंटेल पर फैब किया जाना है। 4 उल्का झील है, जो 2022 की दूसरी तिमाही में संचालित है और 2023 में शिपिंग के लिए निर्धारित है। इंटेल 4 ने 50 एनएम के गेट पिच, 30 एनएम के फिन और न्यूनतम धातु पिच, और 240 एनएम की लाइब्रेरी ऊंचाई दोनों से संपर्क किया है। धातु-इन्सुलेटर-धातु समाई को इंटेल 7 की तुलना में 376 fF/μm² तक बढ़ाया गया था, जो सामान्यतः 2x था। प्रक्रिया HPC अनुप्रयोगों के लिए अनुकूलित है और <0.65 V से> 1.3 V तक वोल्टेज का समर्थन करती है। इंटेल 4 के लिए विकीचिप का ट्रांजिस्टर घनत्व अनुमान 123.4 Mtr./mm², इंटेल 7 के लिए 60.5 Mtr./mm² से 2.04x है। चूंकि, उच्च-घनत्व एसआरएएम सेल ने इंटेल 7 की तुलना में केवल 0.77x (0.0312 से 0.024 μm²) और उच्च-प्रदर्शन सेल को 0.68x (0.0441 से 0.03 μm²) बढ़ाया गया है।

27 सितंबर 2022 को,

एएमडी ने टीएसएमसी 5 nm प्रक्रिया और ज़ेन 4 सूक्ष्म वास्तुकला पर आधारित केंद्रीय प्रसंस्करण इकाइयों की Ryzen 7000 श्रृंखला को आधिकारिक रूप से प्रारम्भ किया। ज़ेन 4 x86-आधारित डेस्कटॉप प्रोसेसर के लिए 5 एनएम प्रक्रिया का प्रथम उपयोग चिह्नित करता है। एएमडी ने आरडीएनए 3 पर आधारित ग्राफिक्स प्रोसेसिंग यूनिट की Radeon 7000 श्रृंखला भी प्रारम्भ की, जो टीएसएमसी 5nm प्रक्रिया का भी उपयोग करती है।

5 एनएम प्रोसेस नोड
ट्रांजिस्टर गेट पिच को सीपीपी (संपर्कित पॉली पिच) के रूप में भी जाना जाता है और इंटरकनेक्ट पिच को एमएमपी (न्यूनतम धातु पिच) भी कहा जाता है।

5 एनएम से आगे
3 एनएम (3-नैनोमीटर) 5 एनएम के पश्चात नोड के लिए सामान्य शब्द है।, टीएसएमसी की योजना 2022 के लिए 3 एनएम नोड का व्यावसायीकरण करने की है, जबकि सैमसंग और इंटेल की 2023 के लिए योजना है।   3.5 एनएम को 5 एनएम से आगे के प्रथम नोड के लिए नाम के रूप में भी दिया गया है।

बाहरी संबंध

 * 5 nm lithography process