डीडीआर3 एसडीआरएएम

डबल डेटा रेट 3 सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (डीडीआर3 एसडीआरएएम) एक उच्च बैंडविड्थ (कंप्यूटिंग) (डबल डेटा रेट) इंटरफ़ेस के साथ सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (एसडीआरएएम) का एक प्रकार है, और 2007 से उपयोग में है। डीडीआर एसडीआरएएम और डीडीआर2 एसडीआरएएम के लिए उच्च गति उत्तराधिकारी और डीडीआर4 एसडीआरएएम सिंक्रोनस डायनेमिक रैंडम-एक्सेस मेमोरी (एसडीआरएएम) चिप्स के पूर्ववर्ती हैं। डीडीआर3 एसडीआरएएम अलग-अलग सिग्नलिंग वोल्टेज, समय और अन्य कारकों के कारण किसी भी प्रकार की रैंडम-एक्सेस मेमोरी (रैम) के साथ न तो अग्रिम समानता है और न ही पश्चवर्ती समानता।

डीडीआर3 एक डीआरएएम इंटरफ़ेस विनिर्देश है। वास्तविक डीआरएएम सरणियाँ जो डेटा को संग्रहीत करती हैं, समान प्रदर्शन के साथ पहले के प्रकारों के समान होती हैं। अपने तत्काल पूर्ववर्ती डीडीआर2 एसडीआरएएम पर डीडीआर3 एसडीआरएएम का प्राथमिक लाभ, उच्च बैंडविड्थ या पीक डेटा दरों को सक्षम करते हुए, दो बार दर (आंतरिक मेमोरी सरणियों की गति से आठ गुना) पर डेटा स्थानांतरित करने की क्षमता है।

डीडीआर3 मानक 8 गीगाबिट्स (जीबीit) तक की डीआरएएम चिप क्षमता की अनुमति देता है, और प्रति डीडीआर3 डीआईएमएम कुल अधिकतम 16 गीगाबाइट्स (जीबी) के लिए 64 बिट्स की चार मेमोरी रैंक तक की अनुमति देता है। 2013 में आइवी ब्रिज-ई तक हार्डवेयर सीमा तय नहीं होने के कारण, अधिकांश पुराने इंटेल सीपीयू केवल 8जीबी डीआईएमएम के लिए 4-जीबीit चिप्स तक का समर्थन करते हैं (इंटेल के कोर 2 डीडीआर3 चिपसेट केवल 2 जीबीit तक का समर्थन करते हैं)। सभी एएमडी सीपीयू 16 जीबी डीडीआर3 डीआईएमएम के लिए पूर्ण विनिर्देशन का सही ढंग से समर्थन करते हैं।

इतिहास
फरवरी 2005 में, सैमसंग ने पहला प्रोटोटाइप डीडीआर3 मेमोरी चिप प्रस्तुत किया। सैमसंग ने डीडीआर3 के विकास और मानकीकरण में एक प्रमुख भूमिका निभाई। मई 2005 में, JEDEC समिति के अध्यक्ष, डेसी रोडेन ने कहा कि डीडीआर3 का विकास लगभग 3 वर्षों से चल रहा था।

DDR3 को आधिकारिक तौर पर 2007 में लॉन्च किया गया था, लेकिन Intel रणनीतिकार कार्लोस वीसेनबर्ग के अनुसार, अगस्त 2008 में उनके रोल-आउट के शुरुआती भाग के दौरान बोलते हुए, बिक्री 2009 के अंत तक या संभवतः 2010 की शुरुआत तक DDR2 से आगे निकलने की उम्मीद नहीं थी। रेफरी> (मार्केटिंग इंटेलिजेंस कंपनी DRAMeXchange द्वारा एक साल पहले अप्रैल 2007 में बाजार में प्रवेश के लिए समान समय-सीमा बताई गई थी, रेफरी> और देसी रोडेन द्वारा DDR3 के बढ़ते उपयोग के पीछे प्राथमिक प्रेरक बल Intel से नए Core i7 प्रोसेसर और AMD से Phenom II प्रोसेसर रहे हैं, जिनमें से दोनों में आंतरिक मेमोरी नियंत्रक हैं: पूर्व को DDR3 की आवश्यकता होती है, बाद वाले इसकी अनुशंसा करते हैं। इंटरनेशनल डेटा कॉरपोरेशन ने जनवरी 2009 में कहा कि DDR3 की बिक्री 2009 में बेची गई कुल DRAM इकाइयों का 29% होगी, जो 2011 तक बढ़कर 72% हो जाएगी।

उत्तराधिकारी
सितंबर 2012 में, JEDEC ने डीडीआर4 का अंतिम विनिर्देश जारी किया। डीडीआर3 की तुलना में डीडीआर4 के प्राथमिक लाभों में क्लॉक फ्रीक्वेंसी और ट्रांसफर (कंप्यूटिंग) की उच्च मानकीकृत रेंज सम्मिलित है। और काफी कम वोल्टेज।

अवलोकन
डीडीआर2 मेमोरी की तुलना में, डीडीआर3 मेमोरी कम बिजली का उपयोग करती है। कुछ निर्माता मल्टीगेट डिवाइस का उपयोग करने का प्रस्ताव देते हैं करंट के रिसाव (इलेक्ट्रॉनिक्स) को कम करने के लिए डुअल-गेट ट्रांजिस्टर।

जेईडीईसी के अनुसार, 1.575 वोल्ट को पूर्ण अधिकतम माना जाना चाहिए जब स्मृति स्थिरता सबसे महत्वपूर्ण विचार है, जैसे सर्वर या अन्य मिशन-महत्वपूर्ण उपकरणों में। इसके अलावा, जेईडीईसी कहता है कि मेमोरी मॉड्यूल को 1.80 वोल्ट तक का सामना करना चाहिए स्थायी क्षति होने से पहले, हालांकि उन्हें उस स्तर पर ठीक से काम करने की आवश्यकता नहीं है।

एक अन्य लाभ इसका प्रीफ़ेच बफर है, जो 8-बर्स्ट-डीप है। इसके विपरीत, डीडीआर2 का प्रीफ़ेच बफ़र 4-बर्स्ट-डीप है, और डीडीआर का प्रीफ़ेच बफ़र 2-बर्स्ट-डीप है। यह लाभ डीडीआर3 की स्थानांतरण गति में सक्षम करने वाली तकनीक है।

डीडीआर3 मॉड्यूल 400–1066 मेगाहर्ट्ज I/O क्लॉक सिग्नल की डबल डेटा दर का उपयोग करके 800–2133 ट्रांसफ़र (कंप्यूटिंग)/s की दर से डेटा स्थानांतरित कर सकते हैं। यह डीडीआर2 की डेटा अंतरण दर का दोगुना है (200–533 मेगाहर्ट्ज I/O घड़ी का उपयोग करके 400–1066 MT/s) और डीडीआर की दर का चार गुना (100–200 MHz I/O घड़ी का उपयोग करके 200–400 MT/s). उच्च-प्रदर्शन ग्राफिक्स ऐसी बैंडविड्थ आवश्यकताओं का प्रारंभिक चालक था, जहां फ़्रेमबफ़र्स के बीच उच्च बैंडविड्थ डेटा स्थानांतरण की आवश्यकता होती है।

चूंकि हर्ट्ज प्रति सेकेंड चक्र का एक उपाय है, और हर दूसरे हस्तांतरण की तुलना में अधिक बार कोई संकेत चक्र नहीं है, मेगाहर्ट्ज की इकाइयों में अंतरण दर का वर्णन करना तकनीकी रूप से गलत है, हालांकि बहुत आम है। यह भ्रामक भी है क्योंकि घड़ी चक्रों की इकाइयों में विभिन्न स्मृति समय दिए गए हैं, जो डेटा स्थानांतरण की आधी गति हैं।

डीडीआर3 डीडीआर और डीडीआर2, स्टब सीरीज़ टर्मिनेटेड लॉजिक के समान इलेक्ट्रिक सिग्नलिंग मानक का उपयोग करता है, हालांकि यह अलग-अलग समय और वोल्टेज पर होता है। विशेष रूप से, डीडीआर3 SSTL_15 का उपयोग करता है।

फरवरी 2005 में, सैमसंग ने 512 की क्षमता के साथ पहले डीडीआर3 मेमोरी प्रोटोटाइप का प्रदर्शन किया मेगाबिट और 1.066 की बैंडविड्थ जीबीपीएस। मदरबोर्ड के रूप में उत्पाद जून 2007 में बाजार में आए डीडीआर3-1600 (PC3-12800) तक बैंडविड्थ पर डीआईएमएम के साथ इंटेल Corporation के इंटेल P35|P35 Bearlake चिपसेट पर आधारित है। नवंबर 2008 में जारी इंटेल कोर i7, चिपसेट के स्थान पर सीधे मेमोरी से जुड़ता है। कोर i7, i5 और i3 CPU ने शुरू में केवल डीडीआर3 का समर्थन किया। फरवरी 2009 में रिलीज़ किए गए एडवांस्ड माइक्रो डिवाइसेस के सॉकेट AM3 फिनोम II X4 प्रोसेसर, डीडीआर3 को सपोर्ट करने वाले पहले थे (जबकि अभी भी पश्चवर्ती समानता के लिए डीडीआर2 का समर्थन रहे हैं)।

डुअल-इनलाइन मेमोरी मॉड्यूल
डीडीआर3 डीआईएमएम | डुअल-इनलाइन मेमोरी मॉड्यूल (डीआईएमएम) में 240 पिन होते हैं और डीडीआर2 के साथ विद्युत रूप से असंगत होते हैं। डीडीआर2 और डीडीआर3 डीआईएमएम में अलग-अलग स्थित एक प्रमुख पायदान- गलती से उन्हें बदलने से रोकता है। न केवल उन्हें अलग-अलग कुंजीबद्ध किया गया है, बल्कि डीडीआर 2 के किनारों पर गोल निशान हैं और डीडीआर 3 मॉड्यूल के पक्ष में वर्ग के निशान हैं। डीडीआर3 SO-डीआईएमएम में 204 पिन होते हैं। स्काइलेक माइक्रोआर्किटेक्चर के लिए, इंटेल ने यूनिडीआईएमएम नामक एक एसओ-डीआईएमएम पैकेज भी डिजाइन किया है, जो डीडीआर3 या डीडीआर4 चिप्स का उपयोग कर सकता है। सीपीयू का एकीकृत मेमोरी कंट्रोलर तब किसी के साथ भी काम कर सकता है। युनीडीआईएमएस का उद्देश्य डीडीआर3 से डीडीआर4 में संक्रमण को संभालना है, जहाँ मूल्य निर्धारण और उपलब्धता रैम विशेषता को परिवर्तित करने के लिए वांछनीय बना सकती है। युनीडीआईएमएस में नियमित डीडीआर4 SO-डीआईएमएम के समान विस्तार और पिन की संख्या होती है, लेकिन असंगत डीडीआर4 SO-डीआईएमएम सॉकेट में गलती से उपयोग करने से बचने के लिए पायदान को अलग विधि से रखा जाता है।

विलंबता
डीडीआर3 विलंबता संख्यात्मक रूप से अधिक है क्योंकि I/O बस क्लॉक सिग्नल चक्र जिसके द्वारा उन्हें मापा जाता है, छोटा होता है; वास्तविक समय अंतराल डीडीआर2 विलंबता के समान है, लगभग 10 एनएस। कुछ सुधार हुआ है क्योंकि डीडीआर3 सामान्यतःअधिक हालिया निर्माण प्रक्रियाओं का उपयोग करता है, लेकिन यह सीधे डीडीआर3 में परिवर्तन के कारण नहीं होता है।

कैस लेटेंसी (एनएस) = 1000 × सीएल (चक्र) ÷ घड़ी की आवृत्ति (मेगाहर्ट्ज) = 2000 × सीएल (चक्र) ÷ अंतरण दर (एमटी/एस)

जबकि JEDEC डीडीआर2-800 डिवाइस के लिए विशिष्ट मेमोरी समय 5-5-5-15 (12.5 ns) थे, JEDEC डीडीआर3 डिवाइस के लिए कुछ मानक विलंबता में डीडीआर3-1066 (13.125 ns) और 8 के लिए 7-7-7-20सम्मिलित हैं -8-8-24 डीडीआर3-1333 (12 एनएस) के लिए।

पहले की मेमोरी पीढ़ी के साथ, प्रारंभिक संस्करणों के रिलीज़ होने के बाद तेज़ डीडीआर3 मेमोरी उपलब्ध हो गई। डीडीआर3-2000 मेमोरी 9-9-9-28 विलंबता (9 ns) के साथ 2008 के अंत में इंटेल कोर i7 रिलीज़ के समय उपलब्ध थी, जबकि बाद के विकास ने डीडीआर3-2400 को व्यापक रूप से उपलब्ध कराया (CL 9–12 चक्र = 7.5–10 ns के साथ), और डीडीआर3-3200 तक की गति उपलब्ध (CL 13 चक्र = 8.125 ns के साथ)।

बिजली का उपभोग
अलग-अलग एसडीआरएएम चिप्स ( विस्तार से, डीआईएमएम) की बिजली की उपभोग गति, उपयोग के प्रकार, वोल्टेज आदि सहित कई कारकों के आधार पर भिन्न होती है। डेल के पावर एडवाइजर ने गणना की है कि 4 जीबी ईसीसी डीडीआर1333 आरडीआईएमएम प्रत्येक लगभग 4 डब्ल्यू का उपयोग करते हैं। इसके विपरीत, एक अधिक आधुनिक मेनस्ट्रीम डेस्कटॉप-उन्मुख भाग 8जीबी, डीडीआर3/1600 डीआईएमएम, काफ़ी तेज़ होने के पश्चात्, 2.58 W मापा गया है।

मॉड्यूल
* वैकल्पिक

डीडीआर3-xxx डेटा अंतरण दर को दर्शाता है, और डीडीआर चिप्स का वर्णन करता है, जबकि PC3-xxxx सैद्धांतिक बैंडविड्थ को दर्शाता है (अंतिम दो अंकों को काट दिया गया है), और इकट्ठे डीआईएमएम का वर्णन करने के लिए उपयोग किया जाता है। बैंडविड्थ की गणना प्रति सेकंड स्थानान्तरण और आठ से गुणा करके की जाती है। ऐसा इसलिए है क्योंकि डीडीआर3 मेमोरी मॉड्यूल एक बस में डेटा ट्रांसफर करता है जो 64 डेटा बिट्स चौड़ा है, और चूंकि एक बाइट में 8 बिट्स होते हैं, यह प्रति ट्रांसफर 8 बाइट्स डेटा के बराबर होता है।

चौगुनी क्लॉक सिग्नल के प्रति चक्र दो स्थानान्तरण के साथ, एक 64-बिट चौड़ा डीडीआर3 मॉड्यूल मेमोरी क्लॉक सिग्नल गति के 64 गुना तक की अंतरण दर प्राप्त कर सकता है। प्रति मेमोरी मॉड्यूल में एक समय में 64 बिट्स डेटा स्थानांतरित होने के साथ, डीडीआर3 एसडीआरएएम (मेमोरी घडी की दर) × 4 (बस क्लॉक मल्टीप्लायर के लिए) × 2 (डेटा दर के लिए) × 64 (स्थानांतरित बिट्स की संख्या) / 8 की ट्रांसफर दर देता है। (एक बाइट में बिट्स की संख्या)। इस प्रकार 100 MHz की मेमोरी क्लॉक आवृत्ति के साथ, डीडीआर3 एसडीआरएएम 6400 MB/s की अधिकतम अंतरण दर देता है।

डीडीआर मेमोरी की दोहरी डेटा दर के कारण डेटा दर (स्थानांतरण (कंप्यूटिंग)|MT/s) I/O बस घड़ी (मेगाहर्ट्ज में) से दोगुनी है। जैसा कि ऊपर बताया गया है, एमबी/एस में बैंडविड्थ आठ से गुणा की गई डेटा दर है।

सीएल - कैस लेटेंसी क्लॉक सिग्नल, मेमोरी में कॉलम एड्रेस भेजने और प्रतिक्रिया में डेटा की प्रारम्भिक प्रकिया

टीआरसीडी - पंक्ति के बीच घड़ी चक्र सक्रिय और पढ़ता/लिखता है

टीआरपी - रो प्रीचार्ज और एक्टिवेट के बीच क्लॉक साइकिल

भिन्नात्मक आवृत्तियों को सामान्यतःगोल किया जाता है, लेकिन सटीक संख्या 666 होने के कारण 667 तक गोल करना आम है$1/3$ और निकटतम पूर्ण संख्या तक गोलाई। कुछ निर्माता इसके अतिरिक्त एक निश्चित सटीकता या राउंड अप भी करते हैं। उदाहरण के लिए, PC3-10666 मेमोरी को PC3-10600 या PC3-10700 के रूप में सूचीबद्ध किया जा सकता है।

नोट: ऊपर सूचीबद्ध सभी आइटम JEDEC द्वारा JESD79-3F के रूप में निर्दिष्ट किए गए हैं। इन सूचीबद्ध विनिर्देशों के बीच या ऊपर सभी रैम डेटा दरें JEDEC द्वारा मानकीकृत नहीं हैं - अक्सर वे उच्च-सहिष्णुता या ओवरवॉल्टेड चिप्स का उपयोग करके केवल निर्माता अनुकूलन होते हैं। मई 2010 तक इन गैर-मानक विशिष्टताओं में से उच्चतम रिपोर्ट की गई गति डीडीआर3-2544 के बराबर थी।

वैकल्पिक नामकरण: डीडीआर3 मॉड्यूल को अक्सर विपणन कारणों से, डेटा-दर के बाद, उपसर्ग PC (PC3 के अतिरिक्त) के साथ गलत अनुसार से लेबल किया जाता है। इस परिपाटी केअंतर्गत PC3-10600 को PC1333 के रूप में सूचीबद्ध किया गया है।

सीरियल उपस्थिति का पता लगाने
डीडीआर3 मेमोरी सीरियल उपस्थिति का पता लगाने का उपयोग करती है। सीरियल उपस्थिति का पता लगाने (एसपीडी) एक सीरियल इंटरफ़ेस का उपयोग करके यादृच्छिक-एक्सेस मेमोरी के बारे में जानकारी को स्वचालित रूप से एक्सेस करने का एक मानकीकृत विधि है। यह सामान्यतः मेमोरी मॉड्यूल के स्वचालित कॉन्फ़िगरेशन के लिए पावर-ऑन सेल्फ-टेस्ट के दौरान उपयोग किया जाता है।

रिलीज 4
डीडीआर3 सीरियल प्रजेंस डिटेक्ट (SPD) अभिलेख (SPD4_01_02_11) का रिलीज़ 4 लोड रिडक्शन डीआईएमएम और 16b-SO-डीआईएमएम और 32b-SO-डीआईएमएम के लिए भी समर्थन जोड़ता है।

JEDEC सॉलिड स्टेट टेक्नोलॉजी एसोसिएशन ने 1 सितंबर, 2011 को डीडीआर3 सीरियल प्रेजेंस डिटेक्ट (SPD) अभिलेखके रिलीज़ 4 के प्रकाशन की घोषणा की।

एक्सएमपी एक्सटेंशन
इंटेल Corporation ने आधिकारिक तौर पर 23 मार्च, 2007 को eXtreme मेमोरी प्रोफाइल (सीरियल प्रेजेंस डिटेक्ट # एक्सट्रीम मेमोरी प्रोफाइल (XMP)) विशिष्टता प्रस्तुतकी, डीडीआर3 एसडीआरएएम के लिए पारंपरिक JEDEC सीरियल प्रेजेंस डिटेक्ट स्पेसिफिकेशंस के उत्साही प्रदर्शन एक्सटेंशन को सक्षम करने के लिए।

प्रकार
बैंडविड्थ पदनाम (जैसे डीडीआर3-800D), और क्षमता वेरिएंट के अलावा, मॉड्यूल निम्न में से एक हो सकते हैं:
 * 1) ECC मेमोरी, जिसमें एक अतिरिक्त डेटा बाइट लेन है, जिसका उपयोग मामूली त्रुटियों को ठीक करने और बेहतर विश्वसनीयता के लिए बड़ी त्रुटियों का पता लगाने के लिए किया जाता है। ECC वाले मॉड्यूल की पहचान एक अतिरिक्त ECC या E द्वारा उनके पदनाम में की जाती है। उदाहरण के लिए: PC3-6400 ECC, या PC3-8500E।
 * 2) पंजीकृत मेमोरी, जो बढ़ी हुई विलंबता की अतिरिक्त घड़ी के मूल्य पर, हार्डवेयर रजिस्टर के साथ संकेतों को विद्युत रूप से बफ़र करके सिग्नल अखंडता (और इसलिए संभावित रूप से घड़ी की दर और भौतिक स्लॉट क्षमता) में सुधार करती है। उन मॉड्यूल की पहचान उनके पदनाम में एक अतिरिक्त R द्वारा की जाती है, उदाहरण के लिए PC3-6400R।
 * 3) गैर-पंजीकृत (उर्फ अनबफर्ड मेमोरी) रैम को पदनाम में एक अतिरिक्त 'यू' द्वारा पहचाना जा सकता है।
 * 4) पूरी तरह से बफ़र किए गए डीआईएमएम मॉड्यूल, जिन्हें F या FB द्वारा नामित किया गया है और अन्य वर्गों के समान पायदान की स्थिति नहीं है। पूरी तरह से बफ़र्ड मॉड्यूल का उपयोग उन मदरबोर्ड के साथ नहीं किया जा सकता है जो पंजीकृत मॉड्यूल के लिए बने हैं, और अलग-अलग पायदान की स्थिति भौतिक रूप से उनके सम्मिलन को रोकती है।
 * 5) एलआरडीआईएमएम मॉड्यूल, जो एलआर द्वारा नामित हैं और पंजीकृत/बफर मेमोरी के समान हैं, एक तरह से एलआरडीआईएमएम मॉड्यूल सभी संकेतों की समानांतर प्रकृति को बनाए रखते हुए नियंत्रण और डेटा लाइनों दोनों को बफर करते हैं। इस प्रकार, एलआरडीआईएमएम मेमोरी सीरियल और समांतर सिग्नल रूपों के बीच आवश्यक रूपांतरण से प्रेरित एफबी मेमोरी के कुछ प्रदर्शन और बिजली खपत के मुद्दों को संबोधित करते हुए बड़ी समग्र अधिकतम मेमोरी क्षमता प्रदान करती है।

दोनों FBडीआईएमएम (पूरी तरह से बफ़र्ड) और LRडीआईएमएम (लोड रिड्यूस्ड) मेमोरी प्रकार मुख्य रूप से किसी भी समय मेमोरी चिप्स में आने और जाने वाले विद्युत प्रवाह की मात्रा को नियंत्रित करने के लिए डिज़ाइन किए गए हैं। वे पंजीकृत/बफ़र्ड मेमोरी के साथ संगत नहीं हैं, और जिन मदरबोर्ड को उनकी आवश्यकता होती है, वे सामान्यतःकिसी अन्य प्रकार की मेमोरी को स्वीकार नहीं करेंगे।

डीडीआर3L और डीडीआर3U एक्सटेंशन
डीडीआर3L (डीडीआर3 लो वोल्टेज) मानक JESD79-3 डीडीआर3 मेमोरी डिवाइस मानक का एक परिशिष्ट है जो कम वोल्टेज उपकरणों को निर्दिष्ट करता है। डीडीआर3L मानक 1.35 V है और इसके मॉड्यूल के लिए PC3L लेबल है। उदाहरणों में डीडीआर3L-800 (PC3L-6400), डीडीआर3L-1066 (PC3L-8500), डीडीआर3L-1333 (PC3L-10600), और डीडीआर3L-1600 (PC3L-12800)सम्मिलित हैं। डीडीआर3L और डीडीआर3U विनिर्देशों के लिए निर्दिष्ट मेमोरी मूल डीडीआर3 मानक के साथ संगत है, और कम वोल्टेज या 1.50 V पर चल सकती है। हालाँकि, जिन उपकरणों को स्पष्ट रूप से डीडीआर3L की आवश्यकता होती है, जो 1.35 V पर काम करते हैं, जैसे कि चौथी पीढ़ी के इंटेल कोर प्रोसेसर के मोबाइल संस्करणों का उपयोग करने वाले सिस्टम, 1.50 V डीडीआर3 मेमोरी के साथ संगत नहीं हैं। डीडीआर3L LPडीडीआर#LP-डीडीआर3 मोबाइल मेमोरी मानक से अलग और असंगत है।

डीडीआर3U (डीडीआर3 अल्ट्रा लो वोल्टेज) मानक 1.25 V है और इसके मॉड्यूल के लिए लेबल PC3U है।

JEDEC सॉलिड स्टेट टेक्नोलॉजी एसोसिएशन ने 26 जुलाई, 2010 को JEDEC डीडीआर3L के प्रकाशन की घोषणा की और डीडीआर3U अक्टूबर 2011 में।

घटक

 * अतुल्यकालिक रीसेट पिन का परिचय
 * सिस्टम-स्तरीय उड़ान-समय मुआवजे का समर्थन
 * ऑन-डीआईएमएम मिरर-फ्रेंडली डीआरएएम पिनआउट
 * CWL (CAS राइट लेटेंसी) प्रति क्लॉक बिन का परिचय
 * ऑन-डाई I/O अंशांकन इंजन
 * अंशांकन पढ़ें और लिखें
 * डायनेमिक ओडीटी (ऑन-डाई-टर्मिनेशन) सुविधा पढ़ने और लिखने के लिए अलग-अलग समाप्ति मूल्यों की अनुमति देती है

मॉड्यूल

 * ऑन-डीआईएमएम टर्मिनेशन के साथ फ्लाई-बाय कमांड/एड्रेस/कंट्रोल बस
 * उच्च परिशुद्धता अंशांकन प्रतिरोधक
 * पश्चगामी संगतता नहीं हैं—डीडीआर3 मॉड्यूल डीडीआर2 सॉकेट में फ़िट नहीं होते हैं; उन्हें मजबूर करने से डीआईएमएम और/या मदरबोर्ड को हानी हो सकता है

डीडीआर2 पर तकनीकी लाभ

 * उच्च बैंडविड्थ प्रदर्शन, 2133 एमटी/एस तक मानकीकृत
 * नैनोसेकंड में मापी गई विलंबता में थोड़ा सुधार हुआ है
 * कम बिजली पर उच्च प्रदर्शन (लैपटॉप में लंबी बैटरी लाइफ)
 * बढ़ी हुई कम-शक्ति सुविधाएँ

यह भी देखें

 * डिवाइस बैंडविड्थ की सूची
 * मोबाइल डीडीआर#एलपीडीडीआर3|कम पावर डीडीआर3 एसडीआरएएम (एलपीडीडीआर3)
 * मल्टी-चैनल मेमोरी आर्किटेक्चर

बाहरी कड़ियाँ

 * JEDEC standard No. 79-3 (JESD79-3: डीडीआर3 एसडीआरएएम)
 * डीडीआर3 एसडीआरएएम standard JESD79-3F
 * Addendum No. 1 to JESD79-3 - 1.35 V डीडीआर3L-800, डीडीआर3L-1066, डीडीआर3L-1333, डीडीआर3L-1600, and डीडीआर3L-1866 (JESD79-3-1A.01)
 * Addendum No. 2 to JESD79-3 - 1.25 V डीडीआर3U-800, डीडीआर3U-1066, डीडीआर3U-1333, and डीडीआर3U-1600
 * Addendum No. 3 to JESD79-3 - 3D Stacked एसडीआरएएम
 * SPD (Serial Presence Detect), from JEDEC standard No. 21-C (JESD21C: JEDEC configurations for solid state memories)
 * SPD Annex K - Serial Presence Detect (SPD) for डीडीआर3 एसडीआरएएम Modules (SPD4_01_02_11)
 * डीडीआर, डीडीआर2, डीडीआर3 memory slots testing
 * डीडीआर3 Synchronous डीआरएएम Memory