क्लॉक सिग्नल

इलेक्ट्रॉनिक्स और विशेष रूप से समकालिक अंकीय विद्युत परिपथ में,एक घड़ी संकेत (ऐतिहासिक रूप से लॉजिक बीट के रूप में भी जाना जाता है) एक उच्च और निम्न स्थिति के बीच दोलन करता है और अंकीय विद्युत परिपथ के कार्यों को समन्वित करने के लिए मेट्रोनोम (ताल-मापनी) की तरह उपयोग किया जाता है।

एक घड़ी संकेत (इलेक्ट्रिकल इंजीनियरिंग) एक घड़ी जनरेटर द्वारा निर्मित होता है। यद्यपि अधिक जटिल व्यवस्थाओं का उपयोग किया जाता है तो सबसे आम घड़ी संकेत एक वर्ग तरंग के रूप में होता है जिसमें 50% कर्तव्य चक्र होता है, आमतौर पर एक निश्चित, स्थिर आवृत्ति के साथ समकालीन बनाने की क्रिया के लिए क्लॉक सिग्नल का उपयोग करने वाले  विद्युत परिपथ या तो बढ़ते किनारे या तो  गिरते किनारे पर या दोहरे डेटा दर के मामले में, घड़ी चक्र के बढ़ते और गिरते किनारों दोनों में सक्रिय हो सकते हैं।

डिजिटल सर्किट
पर्याप्त जटिलता वाले अधिकांश एकीकृत परिपथ (आईसी) सर्किट के विभिन्न भागों को समकालिक करने के लिए एक घड़ी संकेत का उपयोग करते हैं, जो सबसे खराब स्थिति वाले आंतरिक प्रसार विलंब की तुलना में धीमी गति से साइकिल चलाते हैं। कुछ मामलों में, एक पूर्वानुमानित क्रिया करने के लिए एक से अधिक घड़ी चक्र की आवश्यकता होती है। जैसे-जैसे IC अधिक जटिल होते जाते हैं, सभी परिपथों को सटीक और समकालिक घड़ियों की आपूर्ति करने की समस्या और अधिक कठिन होती जाती है। इस तरह के जटिल चिप्स का प्रमुख उदाहरण माइक्रोप्रोसेसर है, जो आधुनिक कंप्यूटरों का केंद्रीय घटक है,जो एक क्रिस्टल ऑसिलेटर की घड़ी पर निर्भर करता है। एसिंक्रोनस सर्किट जैसे एसिंक्रोनस सीपीयू एकमात्र अपवाद हैं।

एक घड़ी संकेत को भी सुरक्षा पूर्ण किया जा सकता है, जो कि एक नियंत्रण संकेत के साथ संयुक्त होता है जो एक विद्युत परिपथ के एक निश्चित हिस्से के लिए घड़ी संकेत को सक्षम या अक्षम करता है। इस तकनीक का उपयोग अक्सर अंकीय विद्युत परिपथ के कुछ हिस्सों को प्रभावी ढंग से बंद करके बिजली बचाने के लिए किया जाता है, जब वे उपयोग में नहीं होते हैं, लेकिन समय विश्लेषण में बढ़ी हुई जटिलता की कीमत पर आता है।

एकल-चरण घड़ी
अधिकांश आधुनिक समकालिक विद्युत परिपथ केवल एकल चरण घड़ी का उपयोग करते हैं - दूसरे शब्दों में, सभी घड़ी संकेत (प्रभावी रूप से) 1 तार पर प्रेषित होते हैं।

दो-चरण घड़ी
समकालिक विद्युत परिपथ में, एक "दो-चरण घड़ी" 2 तारों पर वितरित घड़ी संकेतों को संदर्भित करती है,प्रत्येक गैर-अतिव्यापी दालों के साथ, परंपरागत रूप से एक तार को चरण 1 या 1 (phi1) कहा जाता है, दूसरे तार को चरण 2 या 2 संकेत होता है।  चूंकि दो चरणों को गैर-अतिव्यापी गारंटी दी जाती है, इसलिए किनारे-ट्रिगर फ्लिप-फ्लॉप के बजाय गेटेड लैच का उपयोग राज्य की जानकारी को संग्रहीत करने के लिए किया जा सकता है, जब तक कि एक चरण पर लैच करने के लिए इनपुट केवल दूसरे चरण में कुंडी से आउटपुट पर निर्भर करता है। चूंकि एक सुरक्षा पूर्ण कुंडी एज-ट्रिगर फ्लिप-फ्लॉप के लिए केवल चार द्वार की तुलना में छह द्वार का उपयोग करता है, इसलिए दो चरण की घड़ी एक छोटे समग्र सुरक्षा पूर्ण संख्या के साथ एक डिज़ाइन का कारण बन सकती है, लेकिन आमतौर पर डिज़ाइन कठिनाई और प्रदर्शन में कुछ दंड पर होती है।

1970 के दशक में मेटल ऑक्साइड सेमीकंडक्टर (MOS) IC में आमतौर पर दोहरी घड़ी संकेत(दो-चरण वाली घड़ी) का इस्तेमाल किया जाता था। ये मोटोरोला 6800 और इंटेल 8080 माइक्रोप्रोसेसरों दोनों के लिए बाह्य रूप से उत्पन्न हुए थे। अगली पीढ़ी के माइक्रोप्रोसेसरों में चिप पर घड़ी की पीढ़ी शामिल है। 8080 2 मेगाहर्ट्ज घड़ी का उपयोग करता है लेकिन प्रसंस्करण थ्रूपुट 1 मेगाहर्ट्ज 6800 के समान है। 8080 को प्रोसेसर निर्देश निष्पादित करने के लिए अधिक घड़ी चक्र की आवश्यकता होती है।6800 की न्यूनतम घड़ी दर 100 kHz है और 8080 में न्यूनतम घड़ी दर 500 kHz है। 1976 तक दोनों माइक्रोप्रोसेसरों के उच्च गति वाले संस्करण जारी किए गए थे। 6501 के लिए बाहरी 2-चरण घड़ी जनरेटर की आवश्यकता होती है। एमओएस टेक्नोलॉजी 6502 आंतरिक रूप से समान 2-चरण तर्क का उपयोग करती है, लेकिन इसमें दो-चरण घड़ी जनरेटर ऑन-चिप भी शामिल है, इसलिए इसे सिस्टम डिज़ाइन को सरल बनाने के लिए केवल एक चरण घड़ी इनपुट की आवश्यकता होती है।

4-चरण घड़ी
कुछ प्रारंभिक एकीकृत परिपथ चार-चरण तर्क का उपयोग करते हैं, जिसके लिए चार चरण घड़ी इनपुट की आवश्यकता होती है जिसमें चार अलग,गैर-अतिव्यापी घड़ी संकेत शामिल होते हैं। यह विशेष रूप से शुरुआती माइक्रोप्रोसेसरों जैसे कि नेशनल सेमीकंडक्टर IMP-16, टेक्सास इंस्ट्रूमेंट्स TMS9900, और DEC LSI-11 में उपयोग किए जाने वाले वेस्टर्न डिजिटल WD16 चिपसेट में आम था।

चार चरण की घड़ियों का उपयोग केवल नए CMOS प्रोसेसर जैसे DEC WRL मल्टीटाइटन माइक्रोप्रोसेसर में शायद ही कभी किया गया हो। और Intrinsity की Fast14 तकनीक में। अधिकांश आधुनिक माइक्रोप्रोसेसर और माइक्रोकंट्रोलर एकल-चरण घड़ी का उपयोग करते हैं।

घड़ी गुणक
कई आधुनिक माइक्रो कंप्यूटर एक घड़ी गुणक का उपयोग करते हैं जो कम आवृत्ति वाली बाहरी घड़ी को माइक्रोप्रोसेसर की उपयुक्त घड़ी की दर से गुणा करता है। यह सीपीयू को बाकी कंप्यूटर की तुलना में बहुत अधिक आवृत्ति पर संचालित करने की अनुमति देता है, जो उन स्थितियों में प्रदर्शन लाभ देता है जहां सीपीयू को बाहरी कारक (जैसे मेमोरी या इनपुट / आउटपुट) पर प्रतीक्षा करने की आवश्यकता नहीं होती है।

गतिशील आवृत्ति परिवर्तन
अधिकांश डिजिटल उपकरणों को एक निश्चित, स्थिर आवृत्ति पर घड़ी की आवश्यकता नहीं होती है। जब तक न्यूनतम और अधिकतम घड़ी अवधि का सम्मान किया जाता है, तब तक घड़ी के किनारों के बीच का समय एक किनारे से दूसरे किनारे तक और फिर से अलग-अलग हो सकता है। ऐसे डिजिटल उपकरण घड़ी जनरेटर के साथ ही काम करते हैं जो गतिशील रूप से इसकी आवृत्ति को बदलता है, जैसे स्प्रेड स्पेक्ट्रम घड़ी | स्प्रेड-स्पेक्ट्रम घड़ी पीढ़ी, गतिशील आवृत्ति स्केलिंग इत्यादि। स्थिर तर्क (डिजिटल तर्क) का उपयोग करने वाले उपकरणों में अधिकतम घड़ी अवधि (या दूसरे शब्दों में, न्यूनतम घड़ी आवृत्ति) भी नहीं होती है; ऐसे उपकरणों को धीमा और अनिश्चित काल के लिए रोका जा सकता है, फिर किसी भी समय पूर्ण घड़ी की गति से फिर से शुरू किया जा सकता है।

अन्य सर्किट
कुछ संवेदनशील मिश्रित-सिग्नल एकीकृत सर्किट|मिश्रित-सिग्नल सर्किट, जैसे कि सटीक एनालॉग-टू-डिजिटल कन्वर्टर्स, अपने घड़ी संकेतों के रूप में वर्ग तरंगों के बजाय साइन तरंगों का उपयोग करते हैं, क्योंकि वर्ग तरंगों में उच्च आवृत्ति वाले हार्मोनिक्स होते हैं जो एनालॉग सर्किटरी में हस्तक्षेप कर सकते हैं। और सिग्नल शोर का कारण बनता है। इस तरह की साइन वेव क्लॉक अक्सर डिफरेंशियल सिग्नलिंग होती हैं, क्योंकि इस प्रकार के सिग्नल में स्लीव रेट से दोगुना होता है, और इसलिए सिंगल-एंडेड सिग्नलिंग का आधा टाइमिंग अनिश्चितता, एक ही वोल्टेज रेंज के साथ सिंगल-एंडेड सिग्नल। विभेदक संकेत एक पंक्ति की तुलना में कम तीव्रता से विकिरण करते हैं। वैकल्पिक रूप से, बिजली और जमीनी लाइनों द्वारा परिरक्षित एकल लाइन का उपयोग किया जा सकता है।

CMOS सर्किट में, गेट कैपेसिटेंस को लगातार चार्ज और डिस्चार्ज किया जाता है। एक संधारित्र ऊर्जा को नष्ट नहीं करता है, लेकिन ड्राइविंग ट्रांजिस्टर में ऊर्जा बर्बाद हो जाती है। प्रतिवर्ती कंप्यूटिंग में, इस ऊर्जा को संग्रहीत करने और ऊर्जा हानि को कम करने के लिए इंडक्टर्स का उपयोग किया जा सकता है, लेकिन वे काफी बड़े होते हैं। वैकल्पिक रूप से, साइन वेव क्लॉक, सीएमओएस ट्रांसमिशन गेट्स और ऊर्जा-बचत तकनीकों का उपयोग करके, बिजली की आवश्यकताओं को कम किया जा सकता है।

वितरण
एक चिप के हर हिस्से को घड़ी का संकेत प्राप्त करने का सबसे प्रभावी तरीका, जिसे इसकी आवश्यकता होती है, सबसे कम तिरछा के साथ, एक धातु ग्रिड है। एक बड़े माइक्रोप्रोसेसर में, क्लॉक सिग्नल को चलाने के लिए उपयोग की जाने वाली शक्ति संपूर्ण चिप द्वारा उपयोग की जाने वाली कुल शक्ति का 30% से अधिक हो सकती है। सिरों पर फाटकों के साथ पूरी संरचना और बीच में सभी एम्पलीफायरों को हर चक्र में लोड और अनलोड करना पड़ता है। ऊर्जा बचाने के लिए, घड़ी की गेटिंग अस्थायी रूप से पेड़ के हिस्से को बंद कर देती है।

क्लॉक डिस्ट्रीब्यूशन नेटवर्क (या क्लॉक ट्री, जब यह नेटवर्क एक ट्री बनाता है) क्लॉक सिग्नल को एक कॉमन पॉइंट से उन सभी तत्वों को वितरित करता है, जिन्हें इसकी आवश्यकता होती है। चूंकि यह फ़ंक्शन एक तुल्यकालिक प्रणाली के संचालन के लिए महत्वपूर्ण है, इसलिए इन घड़ी संकेतों की विशेषताओं और उनके वितरण में उपयोग किए जाने वाले विद्युत नेटवर्क पर बहुत ध्यान दिया गया है। घड़ी के संकेतों को अक्सर सरल नियंत्रण संकेतों के रूप में माना जाता है; हालांकि, इन संकेतों में कुछ बहुत ही विशेष विशेषताएं और विशेषताएं हैं।

क्लॉक सिग्नल आमतौर पर सबसे बड़े फैनआउट से भरे होते हैं और सिंक्रोनस सिस्टम के भीतर किसी भी सिग्नल की उच्चतम गति पर काम करते हैं। चूंकि डेटा सिग्नल घड़ी के संकेतों द्वारा एक अस्थायी संदर्भ के साथ प्रदान किए जाते हैं, इसलिए घड़ी की तरंगें विशेष रूप से साफ और तेज होनी चाहिए। इसके अलावा, ये घड़ी संकेत विशेष रूप से प्रौद्योगिकी स्केलिंग (मूर के नियम देखें) से प्रभावित होते हैं, उस लंबी वैश्विक इंटरकनेक्ट लाइनें काफी अधिक प्रतिरोधी हो जाती हैं क्योंकि लाइन आयाम कम हो जाते हैं। यह बढ़ी हुई लाइन प्रतिरोध तुल्यकालिक प्रदर्शन पर घड़ी वितरण के बढ़ते महत्व के प्राथमिक कारणों में से एक है। अंत में, आने वाले समय में किसी भी मतभेद और अनिश्चितता का नियंत्रण क्लॉक सिग्नल पूरे सिस्टम के अधिकतम प्रदर्शन को गंभीर रूप से सीमित कर सकते हैं और भयावह रेस खतरा पैदा कर सकते हैं जिसमें एक गलत डेटा सिग्नल एक रजिस्टर के भीतर लग सकता है।

अधिकांश सिंक्रोनस 'डिजिटल डेटा' सिस्टम में अनुक्रमिक फ्लिप-फ्लॉप (इलेक्ट्रॉनिक्स) के कैस्केड बैंक होते हैं, जिसमें रजिस्टरों के प्रत्येक सेट के बीच संयोजन तर्क होता है। डिजिटल सिस्टम की कार्यात्मक आवश्यकताओं को तर्क चरणों से संतुष्ट किया जाता है। प्रत्येक तर्क चरण देरी का परिचय देता है जो समय के प्रदर्शन को प्रभावित करता है, और समय विश्लेषण द्वारा समय की आवश्यकताओं के सापेक्ष डिजिटल डिजाइन के समय के प्रदर्शन का मूल्यांकन किया जा सकता है। समय की आवश्यकताओं को पूरा करने के लिए अक्सर विशेष ध्यान दिया जाना चाहिए। उदाहरण के लिए, वैश्विक प्रदर्शन और स्थानीय समय की आवश्यकताओं को द्वारा संतुष्ट किया जा सकता है महत्वपूर्ण सबसे खराब स्थिति समय की कमी को पूरा करने के लिए समान दूरी वाली समय खिड़कियों में पाइपलाइन (कंप्यूटिंग) की सावधानीपूर्वक प्रविष्टि। क्लॉक डिस्ट्रीब्यूशन नेटवर्क का उचित डिज़ाइन यह सुनिश्चित करने में मदद करता है कि महत्वपूर्ण समय की आवश्यकताएं पूरी हों और कोई दौड़ की स्थिति मौजूद न हो (क्लॉक स्क्यू भी देखें)।

एक सामान्य सिंक्रोनस सिस्टम बनाने वाले विलंब घटक निम्नलिखित तीन अलग-अलग उप-प्रणालियों से बने होते हैं: मेमोरी स्टोरेज एलिमेंट्स, लॉजिक एलिमेंट्स और क्लॉकिंग सर्किटरी और डिस्ट्रीब्यूशन नेटवर्क।

इन मुद्दों को सुधारने और प्रभावी समाधान प्रदान करने के लिए वर्तमान में उपन्यास संरचनाएं विकसित की जा रही हैं। अनुसंधान के महत्वपूर्ण क्षेत्रों में रेज़ोनेंट क्लॉकिंग तकनीक, ऑन-चिप ऑप्टिकल इंटरकनेक्ट, और स्थानीय सिंक्रनाइज़ेशन पद्धतियां शामिल हैं।

यह भी देखें
• Bit-synchronous operation

• Clock domain crossing

• Clock rate

• Design flow (EDA)

• Electronic design automation

• Four-phase logic

• Integrated circuit design

• Interface Logic Model

• Jitter

• Pulse-per-second signal

• Self-clocking signal

अग्रिम पठन

 * Eby G. Friedman (Ed.), Clock Distribution Networks in VLSI Circuits and Systems, ISBN 0-7803-1058-6, IEEE Press. 1995.
 * Eby G. Friedman,, Proceedings of the IEEE, Vol. 89, No. 5, pp. 665–692, May 2001.
 * "ISPD 2010 High Performance Clock Network Synthesis Contest", International Symposium on Physical Design, Intel, IBM, 2010.
 * D.-J. Lee, "High-performance and Low-power Clock Network Synthesis in the Presence of Variation", Ph.D. dissertation, University of Michigan, 2011.
 * I. L. Markov, D.-J. Lee, "Algorithmic Tuning of Clock Trees and Derived Non-Tree Structures", in Proc. Int'l. Conf. Comp.-Aided Design (ICCAD), 2011.
 * V. G. Oklobdzija, V. M. Stojanovic, D. M. Markovic, and N. M. Nedovic, Digital System Clocking: High-Performance and Low-Power Aspects, ISBN 0-471-27447-X, IEEE Press/Wiley-Interscience, 2003.
 * Mitch Dale, "The power of RTL Clock-gating", Electronic Systems Design Engineering Incorporating Chip Design, January 20, 2007.

Adapted from Eby Friedman's column in the ACM SIGDA e-newsletter by Igor Markov

Original text is available at https://web.archive.org/web/20100711135550/http://www.sigda.org/newsletter/2005/eNews_051201.html