उत्तरोत्तर आसन्नीकरण ए.डी.सी

क्रमागत -सन्निकटन एडीसी (ADC) एक प्रकार का एनालॉग-टू-डिजिटल कनवर्टर है जो निरंतर एनालॉग तरंग को असतत डिजिटल आकार में परिवर्तित करता है | ऐसे प्रत्येक रूपांतरण के लिए अंततः किसी डिजिटल आउटपुट में परिवर्तित होने से पहले यह सभी संभावित परिमाणीकरण स्तरों के माध्यम से द्विआधारी खोज का उपयोग करता है।

एल्गोरिथ्म
क्रमागत -सन्निकटन एनालॉग-टू-डिजिटल कनवर्टर (ADC) सर्किट में विशेष रूप से चार मुख्य उप-सर्किट होते हैं:


 * 1) इनपुट वोल्टेज Vin पाने के लिए नमूना-और-होल्ड (Sample-and-Hold) सर्किट
 * 2) एनालॉग वोल्टेज तुलनित्र, इनपुट वोल्टेज Vin की तुलना आंतरिक डिजिटल-टू-एनालॉग सर्किट के आउटपुट से करता है और तुलना के परिणाम को क्रमिक-सन्निकटन रजिस्टर (SAR) के आउटपुट में दिखता  है।
 * 3) Vin के अनुमानित डिजिटल कोड को आंतरिक डिजिटल-टू-एनालॉग सर्किट में प्रदान के लिए डिज़ाइन किया गया, क्रमिक-सन्निकटन रजिस्टर उप-सर्किट।
 * 4) Vref के साथ तुलना के लिए, आंतरिक संदर्भ डीएसी (DAC) जो क्रमिक-सन्निकटन रजिस्टर (SAR) के डिजिटल कोड आउटपुट के बराबर एनालॉग वोल्टेज तुलनित्र को आपूर्ति करता है।

क्रमिक सन्निकटन रजिस्टर को इनिशियलाइज़ किया जाता है ताकि सबसे महत्वपूर्ण बिट (MSB) डिजिटल 1 के बराबर हो जाय । इस कोड को डीएसी (DAC) में भेजा जाता है, जो इस डिजिटल कोड (Vref / 2) के एनालॉग समकक्ष को नमूना इनपुट वोल्टेज के साथ तुलना के लिए तुलनित्र सर्किट में भेजता है। यदि यह एनालॉग वोल्टेज V in से अधिक होता है तो तुलनित्र एसएआर (SAR) से इस बिट को रीसेट करवाता है; अन्यथा बिट को 1 ही रहने दिया जाता है। अब अगला बिट 1 पर सेट किया जाता है और वही परीक्षण किया जाता है, इस बाइनरी खोज को तब तक जारी रखा जाता है जब तक कि एसएआर (SAR) में प्रत्येक बिट का परीक्षण नहीं हो जाय। यह परिणामी कोड, नमूना इनपुट वोल्टेज का डिजिटल अनुमान है और ईओसी (EOC) के अंत में एसएआर (SAR) द्वारा आउटपुट किया जाता है।

मान लीजिए गणितीय रूप से V in = xV ref तो x, [−1,1] में सामान्यीकृत इनपुट वोल्टेज है। इसका उद्देश्य x को लगभग 1/2 n की सटीकता तक डिजिटाइज़ करना है। एल्गोरिथ्म निम्नानुसार आगे बढ़ता है:


 * 1) प्रारंभिक सन्निकटन x 0 = 0
 * 2) i वां सन्निकटन x i = x i −1 − s ( x i −1 − x )/2 i, जहां s ( x ) साइनम फलन है (sgn( x ) = +1; x ≥ 0, −1 के लिए, −1; x<0 के लिए )। यह गणितीय प्रेरण  |xn − x| ≤ 1/2n  का उपयोग करता है।

जैसा कि उपरोक्त एल्गोरिथम में दिखाया गया है कि एसएआर एडीसी (SAR ADC) को आवश्यकता है :


 * 1) एक इनपुट वोल्टेज स्रोत Vin.
 * 2) इनपुट को सामान्यीकृत करने के लिए एक संदर्भ वोल्टेज स्रोत Vref
 * 3) i वें सन्निकटन x i को वोल्टेज में बदलने के लिए  डीएसी (DAC)
 * 4) इनपुट वोल्टेज के साथ डीएसी (DAC) वोल्टेज की तुलना के लिए तुलनित्र, s ( x i - x ) फलन के साथ
 * 5) रजिस्टर, तुलनित्र के आउटपुट को स्टोर करने लिए और x i −1 - s ( x i −1 - x )/2 i लागू करने के लिए

उदाहरण: यहां दस चरणों में 5 वोल्ट से 0 वोल्ट तक, 0.1 वोल्ट की पुनरावृत्तियों में सभी वोल्टेज को, क्रमिक सन्निकटन का उपयोग करते हुए एनालॉग इनपुट से 10 बिट डिजिटल आकार में बदलने की प्रक्रिया दिखाई गयी है। चूंकि संदर्भ वोल्टेज 5 है और इनपुट वोल्टेज भी 5 है, सभी बिट सेट होते  हैं। जैसे ही वोल्टेज घटकर 4.9 हो जाता है, सबसे कम महत्वपूर्ण बिट्स (LSB) में से कुछ को त्याग दिया जाता है। सबसे महत्वपूर्ण बिट्स (MSB) तब तक सेट रहता है जब तक इनपुट, संदर्भ वोल्टेज का आधा नहीं हो जाता जो कि 2.5 वोल्ट है।

MSB से शुरू होने वाले प्रत्येक बिट को दिए गए बाइनरी मान  2.5, 1.25, 0.625, 0.3125, 0.15625, 0.078125, 0.0390625, 0.01953125, 0.009765625, 0.0048828125 वोल्ट हैं। ये सभी जुड़कर 4.9951171875 होते हैं इसका अर्थ है बाइनरी 11111111111, या 5 से एक एलएसबी (LSB) कम।

जब एनालॉग इनपुट और आंतरिक डीएसी (DAC) आउटपुट की तुलना की जाती है तो 2.5 से शुरू होने वाले इन बाइनरी मानों में से प्रत्येक के साथ प्रभावी ढंग से तुलना की जाती है और परिणाम स्वरुप या तो इसे रखते हैं या फिर त्याग देते हैं ।अगले आने वाले मानों को पिछले परिणाम में जोड़कर फिर से तुलना करते हैं और तब तक दोहराते हैं जब तक कि सभी बिट्स और उनके मानों की तुलना इनपुट से नहीं हो जाती है | अंततः एनालॉग इनपुट को दर्शाने वाला बाइनरी नंबर मिल जाता है।

वेरिएंट

 * काउंटर प्रकार एडीसी
 * डिजिटल-टू-एनालॉग कनवर्टर का रूपांतरण एनालॉग-टू-डिजिटल कन्वर्शन का विपरीत कार्य  प्रदान करने के लिए आसानी किया जा सकता है। सिद्धांततः डीएसी (DAC) के इनपुट कोड को तब तक समायोजित करना है जब तक कि डीएसी (DAC)का आउटपुट एनालॉग इनपुट, जिसे बाइनरी डिजिटल रूप में परिवर्तित किया जाना है, के ±1⁄2 एलएसबी (LSB) के भीतर न आ जाए।
 * सर्वो ट्रैकिंग एडीसी
 * यह गणना एडीसी (ADC) का परिस्कृत रूप है। सर्किट में एक अप-डाउन काउंटर होता है जिसमें तुलनित्र गिनती की दिशा को नियंत्रित करता है। डीएसी (DAC) के एनालॉग आउटपुट की तुलना एनालॉग इनपुट से की जाती है। यदि इनपुट डीएसी (DAC) आउटपुट सिग्नल से अधिक है, तो तुलनित्र का आउटपुट अधिक हो जाता है और काउंटर की गिनती बढ़ जाती है। ट्रैकिंग एडीसी का सरल होना इसकी विशेषता है। हालांकि दोष रूप में यह स्थिर होने के लिए पर्याप्त समय लेता है क्योंकि नया रूपांतरण मूल्य सीधे उस दर के समानुपाती होता है जिस पर एनालॉग सिग्नल बदलता है।

चार्ज-पुनर्वितरक क्रमिक-अनुमोदन एडीसी (ADC)
क्रमागत-सन्निकटन एडीसी (ADC) के सबसे सामान्य कार्यान्वयनों में चार्ज-पुनर्वितरक क्रमिक-सन्निकटन एडीसी (ADC) है जो चार्ज-स्केलिंग डीएसी (DAC) का उपयोग करता है। चार्ज-स्केलिंग डीएसी (DAC) में मुख्य रूप से स्विच किए गए बाइनरी-भारित संधारित्र की एक सरणी होती है। सरणी में प्रत्येक संधारित्र पर चार्ज की मात्रा का उपयोग उपरोक्त बाइनरी खोज को डीएसी (DAC) के आंतरिक तुलनित्र और क्रमिक-सन्निकटन रजिस्टर के संयोजन के साथ करने के लिए किया जाता है।


 * 1) संधारित्र सरणी पूरी तरह से तुलनित्र के ऑफसेट वोल्टेज, VOS तक डिस्चार्ज की जाती है। यह उपाय स्वचालित ऑफ़सेट निरसन प्रदान करता है (अर्थात ऑफ़सेट वोल्टेज डेड चार्ज के अलावा और कुछ नहीं दर्शाता है, जिसे संधारित्र द्वारा जोड़-तोड़ नहीं किया जा सकता है)।
 * 2) सरणी के भीतर सभी संधारित्र इनपुट सिग्नल Vin पर स्विच किए जाते हैं। संधारित्र के पास अब उनके संबंधित कैपेसिटेंस गुना के बराबर चार्ज और इनपुट वोल्टेज उनमें से प्रत्येक पर ऑफ़सेट वोल्टेज घटाता है।
 * 3) फिर संधारित्र को स्विच किया जाता है ताकि यह चार्ज तुलनित्र इनपुट पर लागू हो जो तुलनित्र इनपुट वोल्टेज - Vin के बराबर बनता है ।
 * 4) इस तरह वास्तविक रूपांतरण प्रक्रिया आगे बढ़ती है। सबसे पहले, एमएसबी (MSB) संधारित्र को Vref पर स्विच किया जाता है, जो एडीसी की पूर्ण-पैमाने पर सीमा से मेल खाता है। सरणी के बाइनरी-वेटिंग के कारण, एमएसबी (MSB) संधारित्र शेष सरणी के साथ 1:1 चार्ज डिवाइडर बनाता है। इस प्रकार, तुलनित्र के लिए इनपुट वोल्टेज अब −Vin + Vref/2 है। इसके बाद, यदि Vin, Vref/2 से अधिक है, तो तुलनित्र एमएसबी (MSB) के रूप में एक डिजिटल 1 आउटपुट करता है, अन्यथा यह एमएसबी (MSB) के रूप में एक डिजिटल 0 आउटपुट करता है। प्रत्येक संधारित्र का परीक्षण उसी तरह से किया जाता है जब तक कि तुलनित्र इनपुट वोल्टेज ऑफ़सेट वोल्टेज में परिवर्तित नहीं हो जाता है, या कम से कम जितना संभव हो सके डीएसी (DAC) के संकल्प को देखते हुए।



गैर-आदर्श एनालॉग सर्किट के साथ उपयोग
जब एनालॉग सर्किट के रूप में प्रयोग किया जाता है - जहां प्रत्येक क्रमिक बिट का मान पूरी तरह से 2 N (जैसे 1.1, 2.12, 4.05, 8.01, आदि) नहीं होता है - एक क्रमिक-सन्निकटन दृष्टिकोण आदर्श मान को आउटपुट नहीं कर सकता है क्योंकि बाइनरी सर्च एल्गोरिथम गलत तरीके से जो अज्ञात इनपुट नहीं हो सकता, उसका आधा मान उसे हटा देता है। वास्तविक और आदर्श प्रदर्शन के बीच अंतर के आधार पर, अधिकतम त्रुटि आसानी से कई एलएसबी (LSB) से अधिक हो सकती है, खासकर जब वास्तविक और आदर्श 2 N के बीच की त्रुटि एक या अधिक बिट्स के लिए बड़ी हो जाती है। चूंकि वास्तविक इनपुट अज्ञात है, इसलिए यह बहुत महत्वपूर्ण है कि एसएआर एडीसी को लागू करने के लिए उपयोग किए जाने वाले एनालॉग सर्किट की सटीकता आदर्श 2 N मानों के बहुत करीब हो; अन्यथा यह सर्वोत्तम मिलान खोज का वादा नहीं कर सकता।

यह भी देखें

 * परिमाणीकरण नॉइज़
 * डिज़िटल से एनालॉग कन्वर्टर (DAC)

अग्रिम पठन

 * CMOS Circuit Design, Layout, and Simulation, 3rd Edition; R. J. Baker; Wiley-IEEE; 1208 pages; 2010; ISBN 978-0-470-88132-3
 * Data Conversion Handbook; Analog Devices; Newnes; 976 pages; 2004; ISBN 978-0750678414

बाहरी संबंध

 * Understanding SAR ADCs: Their Architecture and Comparison with Other ADCs - Maxim
 * Choose the right A/D converter for your application - TI