पैकेज पर पैकेज

पैकेज ऑन ए पैकेज (पीओपी) असतत तर्क और सेमीकंडक्टर मेमोरी बॉल ग्रिड ऐरे (बीजीए) पैकेजों को लंबवत रूप से संयोजित करने के लिए एक एकीकृत सर्किट पैकेजिंग विधि है। दो या दो से अधिक पैकेज एक दूसरे के ऊपर स्थापित होते हैं, यानी स्टैक्ड, उनके बीच सिग्नल रूट करने के लिए एक मानक इंटरफ़ेस के साथ। यह उपकरणों में उच्च घटक घनत्व की अनुमति देता है, जैसे कि चल दूरभाष, व्यक्तिगत डिजिटल सहायक (पीडीए), और डिजिटल कैमरा, थोड़ी अधिक ऊंचाई की आवश्यकताओं की कीमत पर। गर्मी अपव्यय विचारों के कारण 2 से अधिक पैकेज वाले ढेर असामान्य हैं।

कॉन्फ़िगरेशन
PoP के लिए दो व्यापक रूप से उपयोग किए जाने वाले कॉन्फ़िगरेशन मौजूद हैं:
 * शुद्ध मेमोरी स्टैकिंग: दो या दो से अधिक मेमोरी केवल पैकेज एक दूसरे पर स्टैक्ड होते हैं
 * मिश्रित तर्क-मेमोरी स्टैकिंग: तल पर तर्क (सीपीयू) पैकेज, शीर्ष पर मेमोरी पैकेज। उदाहरण के लिए, नीचे एक मोबाइल फोन के लिए चिप (SoC) पर एक सिस्टम हो सकता है। लॉजिक पैकेज सबसे नीचे है क्योंकि इसे मदरबोर्ड के लिए कई और बीजीए कनेक्शन की जरूरत है।

पीसीबी असेंबली के दौरान, पीओपी स्टैक के निचले पैकेज को सीधे पीसीबी पर रखा जाता है, और स्टैक के अन्य पैकेज शीर्ष पर रखे जाते हैं। इलेक्ट्रॉनिक उपकरणों में एक लेप लगाकर टाँका लगाना के दौरान पीओपी स्टैक के पैकेज एक दूसरे से (और पीसीबी से) जुड़ जाते हैं।

लाभ
पैकेज तकनीक पर पैकेज पारंपरिक पैकेजिंग के लाभों को त्रि-आयामी एकीकृत सर्किट | डाई-स्टैकिंग तकनीकों के लाभों के साथ संयोजित करने का प्रयास करता है, जबकि उनकी कमियों से बचा जाता है।

पारंपरिक पैकेजिंग प्रत्येक डाई को अपने स्वयं के पैकेज में रखती है, सामान्य पीसीबी असेंबली तकनीकों के लिए डिज़ाइन किया गया एक पैकेज जो प्रत्येक पैकेज को सीधे पीसीबी के साथ-साथ रखता है। पैकेज (SiP) तकनीकों में 3डी डाई-स्टैकिंग सिस्टम एक ही पैकेज में कई डाई को ढेर कर देता है, जिसके कई फायदे हैं और पारंपरिक पीसीबी असेंबली की तुलना में कुछ नुकसान भी हैं।

एम्बेडेड पीओपी तकनीकों में, चिप्स पैकेज के तल पर एक सब्सट्रेट में एम्बेडेड होते हैं। यह पीओपी तकनीक छोटे विद्युत कनेक्शन वाले छोटे पैकेजों को सक्षम बनाती है और उन्नत सेमीकंडक्टर इंजीनियरिंग (एएसई) जैसी कंपनियों द्वारा समर्थित है।

पारंपरिक आइसोलेटेड-चिप पैकेजिंग
पर लाभ

सबसे स्पष्ट लाभ मदरबोर्ड अंतरिक्ष बचत है। PoP बहुत कम PCB क्षेत्र का उपयोग करता है, लगभग स्टैक्ड-डाई पैकेज जितना कम।

विद्युत रूप से, पीओपी विभिन्न इंटरऑपरेटिंग भागों, जैसे नियंत्रक और मेमोरी के बीच ट्रैक की लंबाई को कम करके लाभ प्रदान करता है। यह उपकरणों के बेहतर विद्युत प्रदर्शन का उत्पादन करता है, क्योंकि सर्किट के बीच इंटरकनेक्शन की छोटी रूटिंग तेजी से सिग्नल प्रसार और शोर और क्रॉस-टॉक को कम करती है।

चिप स्टैकिंग पर लाभ
स्टैक्ड-डाई और स्टैक्ड-पैकेज उत्पादों के बीच कई महत्वपूर्ण अंतर हैं।

पैकेज पर पैकेज का मुख्य वित्तीय लाभ यह है कि मेमोरी डिवाइस को लॉजिक डिवाइस से अलग किया जाता है। इसलिए यह PoP को वही लाभ देता है जो स्टैक-डाई उत्पादों की तुलना में पारंपरिक पैकेजिंग में होता है:
 * मेमोरी पैकेज को लॉजिक पैकेज से अलग से टेस्ट किया जा सकता है
 * फाइनल असेंबली में केवल ज्ञात अच्छे पैकेज का उपयोग किया जाता है (यदि मेमोरी खराब है तो केवल मेमोरी को छोड़ दिया जाता है और इसी तरह)। इसकी तुलना स्टैक्ड-डाई पैकेज से करें जहां पूरा सेट बेकार है और या तो मेमोरी या लॉजिक खराब होने पर खारिज कर दिया जाता है।
 * अंतिम उपयोगकर्ता (जैसे मोबाइल फोन या डिजिटल कैमरे के निर्माता) रसद को नियंत्रित करते हैं। इसका मतलब यह है कि अलग-अलग आपूर्तिकर्ताओं से स्मृति तर्क को बदले बिना अलग-अलग समय पर इस्तेमाल किया जा सकता है। मेमोरी सबसे कम लागत वाले आपूर्तिकर्ता से मंगाई जाने वाली वस्तु बन जाती है। यह विशेषता PiP (पैकेज में पैकेज) की तुलना में भी एक लाभ है, जिसके लिए एक विशिष्ट मेमोरी डिवाइस को अंतिम उपयोगकर्ता के अपस्ट्रीम में डिज़ाइन और सोर्स करने की आवश्यकता होती है।
 * किसी भी यंत्रवत् संभोग शीर्ष पैकेज का उपयोग किया जा सकता है। निम्न-अंत फ़ोन के लिए, शीर्ष पैकेज पर एक छोटी मेमोरी कॉन्फ़िगरेशन का उपयोग किया जा सकता है। एक उन्नत फ़ोन के लिए, समान बॉटम पैकेज के साथ अधिक मेमोरी का उपयोग किया जा सकता है। यह ओईएम द्वारा इन्वेंट्री नियंत्रण को सरल करता है। स्टैक्ड-डाई पैकेज या यहां तक ​​कि PiP (पैकेज में पैकेज) के लिए, सटीक मेमोरी कॉन्फ़िगरेशन को हफ्तों या महीनों पहले ही जाना जाना चाहिए।
 * क्योंकि स्मृति केवल अंतिम असेंबली में मिश्रण में आती है, तर्क आपूर्तिकर्ताओं के लिए कोई स्मृति स्रोत करने का कोई कारण नहीं है। स्टैक्ड-डाई डिवाइस के साथ, लॉजिक प्रोवाइडर को मेमोरी सप्लायर से मेमोरी के वेफर्स खरीदना चाहिए।

जेईडीईसी मानकीकरण

 * जेईडीईसी जेसी-11 समिति बॉटम पीओपी पैकेज से संबंधित पैकेज रूपरेखा रेखांकन मानकों से संबंधित है। दस्तावेज़ देखें MO-266A और JEDEC प्रकाशन 95, डिज़ाइन गाइड 4.22।
 * JEDEC JC-63 समिति शीर्ष (मेमोरी) PoP पैकेज पिनआउट मानकीकरण से संबंधित है। जेईडीईसी मानक संख्या 21-सी, पृष्ठ 3.12.2 - 1 देखें

अन्य नाम
पैकेज पर पैकेज को अन्य नामों से भी जाना जाता है:
 * पीओपी: संयुक्त शीर्ष और निचले पैकेज को संदर्भित करता है
 * PoPt: शीर्ष पैकेज को संदर्भित करता है
 * PoPb: नीचे के पैकेज को संदर्भित करता है
 * PSvfBGA: नीचे के पैकेज को संदर्भित करता है: पैकेज स्टैकेबल वेरी थिन फाइन पिच बॉल ग्रिड ऐरे * PSfcCSP: नीचे के पैकेज को संदर्भित करता है: पैकेज स्टैकेबल फ्लिप चिप चिप स्केल पैकेज

इतिहास
2001 में, टी. इमोटो, एम. मात्सुई और सी. ताकुबो सहित एक तोशीबा  अनुसंधान दल ने 3डी एकीकृत सर्किट (3डी आईसी) पैकेज के निर्माण के लिए एक सिस्टम ब्लॉक मॉड्यूल वेफर बॉन्डिंग प्रक्रिया विकसित की।  3डी पैकेज-ऑन-पैकेज चिप का सबसे पहला ज्ञात वाणिज्यिक उपयोग सोनी के प्लेस्टेशन पोर्टेबल (पीएसपी)  हाथ में गेम कंसोल  में था, जिसे 2004 में जारी किया गया था। पीएसपी हार्डवेयर में ईडीआरएएम (एम्बेडेड  डायनेमिक रैंडम-एक्सेस मेमोरी ) मेमोरी शामिल है जो तोशिबा द्वारा 3डी में निर्मित है। दो डाई के साथ पैकेज चिप लंबवत रूप से खड़ी होती है। तोशिबा ने उस समय इसे सेमी-एम्बेडेड DRAM कहा, बाद में इसे स्टैक्ड चिप-ऑन-चिप (CoC) समाधान कहा। अप्रैल 2007 में, तोशिबा ने एक आठ-परत 3डी चिप पैकेज, 16 का व्यावसायीकरण किया{{nbsp}गिबिबाइट टीएचजीएएम अंतः स्थापित प्रणाली एनएएनडी फ्लैश मेमोरी चिप, जिसे आठ स्टैक्ड 2 के साथ निर्मित किया गया थाजीबी नंद फ्लैश चिप्स। उसी महीने, (पैकेज-ऑन-पैकेज सुरक्षित मॉड्यूल जिसमें ऊपरी पैकेज के सब्सट्रेट में एंटी-टैम्पर मेश है) मैक्सिम इंटीग्रेटेड के स्टीवन एम. पोप और रूबेन सी. ज़ेटा द्वारा दायर किया गया था। सितंबर 2007 में, हाइनिक्स सेमीकंडक्टर ने 16 के साथ 24-परत 3डी पैकेजिंग तकनीक पेश की{{nbsp}जीबी फ्लैश मेमोरी चिप जिसे वेफर बॉन्डिंग प्रक्रिया का उपयोग करके 24 स्टैक्ड एनएएनडी फ्लैश चिप्स के साथ निर्मित किया गया था।

अग्रिम पठन

 * Innovations push Package on Package into new markets, Flynn Carson, Semiconductor International, April 2010
 * Practical Components PoP Samples and Test Boards (daisy chains)
 * Package-on-Package: The Story Behind This Industry Hit (Semiconductor International, 2007-06-01)
 * Package-on-package is killer app for handsets (EETimes Article July 2008)
 * "POP" Goes the Future (Assembly Magazine, 2008-09-30)
 * Package on Package: Top and Bottom PoP Technologies
 * PoP Solder Balling (Circuits Assembly Magazine, December 2010)
 * The BeagleBoard uses a PoP processor
 * Killer app for cell handsets EETimes 2008-10-20
 * TMV: An ‘Enabling’ Technology for Next-Gen PoP Requirements Semicon International 2008-11-04
 * Rolling with Solder Balls (Circuits Assembly Magazine, October 2010)
 * Don't Drown the Part! (Circuits Assembly Magazine, August 2010)
 * POP (Package On Package): An Ems Perspective On Assembly, Rework And Reliability 2009-02-12
 * Hamid Eslampour et al.Comparison of Advanced PoP Package Configurations, 2010 Electronic Components and Technology Conference (ECTC) Proceedings
 * Package On Package Assembly Inspection & Quality Control Ebook, Bob Willis