क्विल्ट पैकेजिंग



क्विल्ट पैकेजिंग (क्यूपी) एक एकीकृत परिपथ पैकेजिंग और कॉपर इंटरकनेक्ट है। चिप-से-चिप इंटरकनेक्ट इंटीग्रेटेड परिपथ पैकेजिंग तकनीक जो "टर्मिनल (इलेक्ट्रॉनिक्स)" संरचनाओं का उपयोग करती है जो विद्युत और यांत्रिक रूप से शक्तिशाली चिप बनाने के लिए माइक्रोचिप्स के किनारों से क्षैतिज रूप से बाहर निकलती हैं। टू-चिप इंटरकनेक्शन।  क्यूपी नोड्यूल्स को लाइन अर्धचालक अर्धचालक उपकरण अर्धचालक उपकरण का निर्माण तकनीकों के मानक बैक एंड का उपयोग करके माइक्रोचिप के एक अभिन्न अंग के रूप में बनाया गया है। सोल्डर तब उप-माइक्रोन संरेखण स्पष्टता के साथ चिप इंटरकनेक्शन को सक्षम करने के लिए चिप को सक्षम करने के लिए नोड्यूल के शीर्ष पर विद्युत कर रहा है।

किसी भी अर्धचालक पदार्थ (सिलिकॉन, गैलियम आर्सेनाइड, सिलिकन कार्बाइड, गैलियम नाइट्राइड, आदि) से बने छोटे उच्च उपज वाले "मल्टी-चिप मॉड्यूल" को पैकेज या मेटा-चिप में बड़े बहुक्रिया प्रणाली बनाने के लिए एक साथ "क्विल्टेड" किया जा सकता है। इस प्रकार, क्यूपी तकनीक मल्टी-चिप मॉड्यूल को अलग-अलग तकनीकों या प्लानर, त्रि-आयामी एकीकृत परिपथ या 2.5डी और 3डी कॉन्फ़िगरेशन में सब्सट्रेट पदार्थ के साथ एकीकृत कर सकती है।

आरएफ एनालॉग प्रदर्शन
क्यूपी इंटरकनेक्ट्स पर मल्टीपल मापे गए निविष्ट वस्तु का हानि को क्विल्टेड चिपसेट पर सजातीय और विषम अर्धचालक पदार्थ के सेट के साथ आयोजित किया गया है। रेडियोआवृति एस पैरामीटर माप डीसी से 220 गीगाहर्ट्ज तक किए गए थे। क्यूपी इंटरकनेक्ट ने सिलिकॉन और सिलिकॉन चिप्स के बीच डीसी से 100 गीगाहर्ट्ज तक 0.1 डीबी से कम प्रविष्टि हानि का प्रदर्शन किया है, और सिलिकॉन और गैलियम आर्सेनाइड के बीच 220 गीगाहर्ट्ज तक 0.8 डीबी से कम प्रविष्टि हानि का प्रदर्शन किया है।।

डिजिटल प्रदर्शन
क्यूपी इंटरकनेक्ट्स में चिप के किनारे पर 10 माइक्रोन पिच पर 10 माइक्रोन नोड्यूल के साथ बिना किसी विरूपण के 12 गीगाबिट/सेकंड (जीबीपीएस) बिट-रेट थ्रूपुट प्राप्त होता है।

प्रकाशिकी/फोटोनिक्स
प्रारंभिक ऑप्टिकल युग्मन हानि सिमुलेशन और माप इंगित करते हैं कि इंटर-चिप युग्मन हानि 4 माइक्रोमीटर से कम के अंतराल के लिए <6 डीबी है। अंतर तेजी से सुधार होता है क्योंकि अंतर शून्य तक पहुंचता है, जो क्विल्ट पैकेजिंग असेंबली सहनशीलता के साथ प्राप्त करने योग्य है।