इलेक्ट्रॉनिक डिजाइन स्वचालन

इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन (ईडीए), जिसे इलेक्ट्रॉनिक कंप्यूटर एडेड डिज़ाइन (ईसीएडी) भी कहा जाता है, एकीकृत सर्किट और मुद्रित सर्किट बोर्ड  जैसे  इलेक्ट्रानिक्स  डिजाइन करने के लिए  सॉफ्टवेयर उपकरण  की एक श्रेणी है। उपकरण एक  डिजाइन प्रवाह (ईडीए)  में एक साथ काम करते हैं जो चिप डिजाइनर पूरे अर्धचालक चिप्स को डिजाइन और विश्लेषण करने के लिए उपयोग करते हैं। चूंकि एक आधुनिक  सेमीकंडक्टर  चिप में अरबों घटक हो सकते हैं, ईडीए उपकरण उनके डिजाइन के लिए आवश्यक हैं; यह आलेख विशेष रूप से एकीकृत सर्किट (आईसी) के संबंध में विशेष रूप से ईडीए का वर्णन करता है।

शुरुआती दिन
ईडीए के विकास से पहले, एकीकृत सर्किट हाथ से डिजाइन किए गए थे और मैन्युअल रूप से रखे गए थे। कुछ उन्नत दुकानों ने एक गेरबर प्रारूप   फोटोप्लॉटर  के लिए टेप उत्पन्न करने के लिए ज्यामितीय सॉफ़्टवेयर का उपयोग किया, जो एक मोनोक्रोमैटिक एक्सपोजर छवि बनाने के लिए ज़िम्मेदार था, लेकिन यहां तक ​​​​कि यांत्रिक रूप से तैयार घटकों की डिजिटल रिकॉर्डिंग की प्रतिलिपि बनाई गई थी। यह प्रक्रिया मौलिक रूप से ग्राफिक थी, जिसमें इलेक्ट्रॉनिक्स से ग्राफिक्स में मैन्युअल रूप से अनुवाद किया गया था; इस युग की सबसे प्रसिद्ध कंपनी  Calma  थी, जिसका  GDSII  प्रारूप आज भी उपयोग में है। 1970 के दशक के मध्य तक, डेवलपर्स ने प्रारूपण के अलावा सर्किट डिजाइन को स्वचालित करना शुरू कर दिया और पहले  स्थान और मार्ग  उपकरण विकसित किए गए; जैसा कि हुआ, डिजाइन ऑटोमेशन सम्मेलन की कार्यवाही ने उस समय के अधिकांश विकासों को सूचीबद्ध किया।

1980 में कार्वर मीड  और  लिन कॉनवे  द्वारा इंट्रोडक्शन टू  बड़े पैमाने पर एकीकरण  सिस्टम्स के प्रकाशन के बाद अगला युग शुरू हुआ; इस अभूतपूर्व पाठ ने सिलिकॉन से संकलित प्रोग्रामिंग भाषाओं के साथ चिप डिजाइन की वकालत की। तत्काल परिणाम चिप्स की जटिलता में काफी वृद्धि थी जिसे डिज़ाइन किया जा सकता था, जिसमें  कार्यात्मक सत्यापन  उपकरण तक बेहतर पहुंच थी जो तर्क सतत का उपयोग करते थे। अक्सर चिप्स को रखना आसान होता था और उनके सही ढंग से काम करने की अधिक संभावना होती थी, क्योंकि उनके डिजाइनों को निर्माण से पहले अधिक अच्छी तरह से अनुकरण किया जा सकता था। हालाँकि भाषाएँ और उपकरण विकसित हो गए हैं, एक पाठ्य प्रोग्रामिंग भाषा में वांछित व्यवहार को निर्दिष्ट करने और उपकरणों को विस्तृत भौतिक डिज़ाइन प्राप्त करने देने का यह सामान्य दृष्टिकोण आज भी डिजिटल आईसी डिज़ाइन का आधार बना हुआ है।

प्रारंभिक ईडीए उपकरण अकादमिक रूप से तैयार किए गए थे। सबसे प्रसिद्ध में से एक बर्कले वीएलएसआई टूल्स टैरबॉल था, यूनिक्स  उपयोगिताओं का एक सेट जो शुरुआती वीएलएसआई सिस्टम को डिजाइन करने के लिए उपयोग किया जाता था। अभी भी व्यापक रूप से उपयोग किए जाने वाले  एस्प्रेसो हेयुरिस्टिक लॉजिक मिनिमाइज़र  हैं, जो सर्किट जटिलता में कमी और मैजिक (सॉफ़्टवेयर), एक कंप्यूटर-एडेड डिज़ाइन प्लेटफ़ॉर्म के लिए जिम्मेदार हैं। एक अन्य महत्वपूर्ण विकास  MOSIS  का गठन था, विश्वविद्यालयों और फैब्रिकेटरों का एक संघ जिसने वास्तविक एकीकृत सर्किट का निर्माण करके छात्र चिप डिजाइनरों को प्रशिक्षित करने का एक सस्ता तरीका विकसित किया। मूल अवधारणा विश्वसनीय, कम लागत वाली, अपेक्षाकृत कम-प्रौद्योगिकी आईसी प्रक्रियाओं का उपयोग करना और प्रति  वेफर (इलेक्ट्रॉनिक्स)  में बड़ी संख्या में परियोजनाओं को पैक करना था, जिसमें प्रत्येक परियोजना से चिप्स की कई प्रतियां संरक्षित रहती थीं। सहयोगी फैब्रिकेटरों ने या तो प्रसंस्कृत वेफर्स को दान कर दिया या उन्हें कीमत पर बेच दिया, क्योंकि उन्होंने कार्यक्रम को अपने दीर्घकालिक विकास के लिए मददगार देखा।

वाणिज्यिक ईडीए का जन्म
1981 ने एक उद्योग के रूप में ईडीए की शुरुआत को चिह्नित किया। कई वर्षों के लिए, बड़ी इलेक्ट्रॉनिक कंपनियों, जैसे कि हेवलेट पैकर्ड,  Tektronix  और  इंटेल  ने आंतरिक रूप से ईडीए का अनुसरण किया था, प्रबंधकों और डेवलपर्स ने इन कंपनियों से बाहर निकलने के लिए ईडीए पर एक व्यवसाय के रूप में ध्यान केंद्रित करना शुरू कर दिया था।  डेज़ी सिस्टम ्स,  मेंटर ग्राफिक्स  और  वैध तर्क प्रणाली  सभी इसी समय के आसपास स्थापित किए गए थे और सामूहिक रूप से डीएमवी के रूप में संदर्भित किए गए थे। 1981 में, अमेरिकी रक्षा विभाग ने अतिरिक्त रूप से  VHDL  को एक हार्डवेयर विवरण भाषा के रूप में वित्तपोषित करना शुरू किया। कुछ वर्षों के भीतर, ईडीए में विशेषज्ञता वाली कई कंपनियां थीं, जिनमें से प्रत्येक पर थोड़ा अलग जोर था।

ईडीए के लिए पहला व्यापार शो 1984 में डिजाइन ऑटोमेशन सम्मेलन में आयोजित किया गया था और 1986 में, गेटवे डिजाइन ऑटोमेशन  द्वारा एक और लोकप्रिय उच्च स्तरीय डिजाइन भाषा,  Verilog  को पहली बार हार्डवेयर विवरण भाषा के रूप में पेश किया गया था। सिमुलेटर ने जल्दी से इन परिचयों का पालन किया, चिप डिजाइन और निष्पादन योग्य विनिर्देशों के प्रत्यक्ष अनुकरण की अनुमति दी। कई वर्षों के भीतर,  तर्क संश्लेषण  करने के लिए बैक-एंड विकसित किए गए थे।

वर्तमान स्थिति
वर्तमान डिजिटल प्रवाह बेहद मॉड्यूलर हैं, सामने के छोर से मानकीकृत डिजाइन विवरण तैयार होते हैं जो कि उनकी व्यक्तिगत तकनीक की परवाह किए बिना कोशिकाओं के समान इकाइयों के आह्वान में संकलित होते हैं। सेल एक विशेष एकीकृत सर्किट प्रौद्योगिकी के उपयोग के माध्यम से तर्क या अन्य इलेक्ट्रॉनिक कार्यों को लागू करते हैं। फैब्रिकेटर आमतौर पर अपनी उत्पादन प्रक्रियाओं के लिए घटकों के पुस्तकालय प्रदान करते हैं, जिसमें सतत मॉडल होते हैं जो मानक सतत टूल में फिट होते हैं।

अधिकांश एनालॉग सर्किट अभी भी एक मैनुअल फैशन में डिज़ाइन किए गए हैं, जिसके लिए विशेषज्ञ ज्ञान की आवश्यकता होती है जो एनालॉग डिज़ाइन (जैसे मिलान अवधारणाओं) के लिए अद्वितीय है। इसलिए, एनालॉग ईडीए उपकरण बहुत कम मॉड्यूलर हैं, क्योंकि कई और कार्यों की आवश्यकता होती है, वे अधिक दृढ़ता से बातचीत करते हैं और घटक सामान्य रूप से कम आदर्श होते हैं।

सेमीकंडक्टर प्रौद्योगिकी के निरंतर विस्तार के साथ इलेक्ट्रॉनिक्स के लिए ईडीए का महत्व तेजी से बढ़ा है। रेफरी> कुछ उपयोगकर्ता फाउंड्री (इलेक्ट्रॉनिक्स)  ऑपरेटर हैं, जो  अर्धचालक निर्माण  सुविधाओं (फैब्स) का संचालन करते हैं और तकनीकी डिजाइन-सेवा कंपनियों के उपयोग के लिए जिम्मेदार अतिरिक्त व्यक्ति हैं जो विनिर्माण तत्परता के लिए आने वाले डिजाइन का मूल्यांकन करने के लिए ईडीए सॉफ्टवेयर का उपयोग करते हैं। ईडीए टूल का उपयोग  FPGA s या फील्ड-प्रोग्रामेबल गेट एरेज़, अनुकूलन योग्य एकीकृत सर्किट डिज़ाइन में प्रोग्रामिंग डिज़ाइन कार्यक्षमता के लिए भी किया जाता है।

डिजाइन
डिजाइन प्रवाह मुख्य रूप से कई प्राथमिक घटकों के माध्यम से विशेषता रहता है; इसमे शामिल है:
 * उच्च-स्तरीय संश्लेषण (इसके अतिरिक्त व्यवहार संश्लेषण या एल्गोरिथम संश्लेषण के रूप में जाना जाता है) - उच्च-स्तरीय डिज़ाइन विवरण (जैसे C/C++ में) को रजिस्टर-ट्रांसफर स्तर या रजिस्टर ट्रांसफर स्तर में परिवर्तित किया जाता है, जिसके उपयोग के माध्यम से सर्किटरी का प्रतिनिधित्व करने के लिए जिम्मेदार होता है। रजिस्टरों के बीच बातचीत।
 * लॉजिक सिंथेसिस - रजिस्टर-स्थानांतरण स्तर  डिज़ाइन विवरण (जैसे वेरिलोग या वीएचडीएल में लिखा गया) का असतत  नेटलिस्ट  या लॉजिक गेट्स के प्रतिनिधित्व में अनुवाद।
 * योजनाबद्ध कब्जा - मानक सेल डिजिटल, एनालॉग, आरएफ-जैसे कैप्चर सीआईएस इन ऑर्कैड बाय कैडेंस और आईएसआईएस इन प्रोटियस के लिए।
 * प्लेसमेंट (ईडीए) - आमतौर पर योजनाबद्ध-संचालित लेआउट, जैसे ताल द्वारा ऑर्कैड में लेआउट, प्रोटियस में एआरईएस

सतत

 * मसाला - एक योजनाबद्ध/लेआउट के व्यवहार का निम्न-स्तरीय ट्रांजिस्टर-सतत, डिवाइस-स्तर पर सटीक।
 * लॉजिक सतत - एक रजिस्टर-ट्रांसफर स्तर या गेट-नेटलिस्ट के डिजिटल ( बूलियन बीजगणित 0/1) व्यवहार का डिजिटल-सतत, बूलियन-स्तर पर सटीक।
 * व्यवहार अनुकरण - एक डिजाइन के वास्तुशिल्प संचालन का उच्च-स्तरीय अनुकरण, चक्र-स्तर या इंटरफ़ेस-स्तर पर सटीक।
 * हार्डवेयर अनुकरण - प्रस्तावित डिजाइन के तर्क का अनुकरण करने के लिए विशेष प्रयोजन हार्डवेयर का उपयोग। कभी-कभी अभी तक बनने वाली चिप के स्थान पर सिस्टम में प्लग किया जा सकता है; इसे इन-सर्किट इम्यूलेशन कहा जाता है।
 * प्रौद्योगिकी सीएडी अंतर्निहित प्रक्रिया प्रौद्योगिकी का अनुकरण और विश्लेषण करती है। उपकरणों के विद्युत गुण सीधे उपकरण भौतिकी से प्राप्त होते हैं।
 * विद्युत चुम्बकीय क्षेत्र सॉल्वर, या सिर्फ इलेक्ट्रोमैग्नेटिक फील्ड सॉल्वर, आईसी और पीसीबी डिजाइन में रुचि के मामलों के लिए सीधे मैक्सवेल के समीकरणों को हल करते हैं। वे धीमे होने के लिए जाने जाते हैं लेकिन ऊपर दिए गए लेआउट निष्कर्षण  की तुलना में अधिक सटीक होते हैं।



विश्लेषण और सत्यापन

 * कार्यात्मक सत्यापन
 * घड़ी डोमेन क्रॉसिंग (सीडीसी चेक):  लिंट प्रोग्रामिंग टूल  के समान, लेकिन ये चेक/टूल्स  डेटा हानि,  इलेक्ट्रॉनिक्स में मेटास्टेबिलिटी  जैसे संभावित मुद्दों का पता लगाने और रिपोर्ट करने में विशेषज्ञ हैं। डिजाइन में कई क्लॉक डोमेन के उपयोग के कारण मेटा-स्थिरता।
 * औपचारिक सत्यापन, मॉडल जाँच भी: गणितीय तरीकों से यह साबित करने का प्रयास कि सिस्टम में कुछ वांछित गुण हैं, और कुछ अवांछित प्रभाव (जैसे गतिरोध ) नहीं हो सकते हैं।
 * औपचारिक तुल्यता जाँच : तार्किक स्तर पर कार्यात्मक तुल्यता सुनिश्चित करने के लिए चिप के RTLinux -विवरण और संश्लेषित गेट-नेटलिस्ट के बीच एल्गोरिथम तुलना।
 * स्थिर समय विश्लेषण: एक इनपुट-स्वतंत्र तरीके से एक सर्किट के समय का विश्लेषण, इसलिए सभी संभावित इनपुट पर सबसे खराब स्थिति का पता लगाना।
 * भौतिक सत्यापन, पीवी: यह जांचना कि क्या कोई डिज़ाइन भौतिक रूप से निर्माण योग्य है, और परिणामी चिप्स में कोई फ़ंक्शन नहीं होगा-भौतिक दोषों को रोकना, और मूल विनिर्देशों को पूरा करेगा।

निर्माण की तैयारी

 * मास्क डेटा तैयार करना या एमडीपी - वास्तविक फोटोलिथोग्राफी   फोटोमास्क  की पीढ़ी, जिसका उपयोग भौतिक रूप से चिप के निर्माण के लिए किया जाता है।
 * चिप फिनिशिंग जिसमें लेआउट की मैन्युफैक्चरिबिलिटी (आईसी) के लिए डिजाइन में सुधार के लिए कस्टम पदनाम और संरचनाएं शामिल हैं। उत्तरार्द्ध के उदाहरण एक सील की अंगूठी और भराव संरचनाएं हैं। ** परीक्षण पैटर्न और संरेखण चिह्नों के साथ एक लजीला व्यक्ति लेआउट का निर्माण।
 * लेआउट-टू-मास्क तैयारी जो ग्राफिक्स संचालन के साथ लेआउट डेटा को बढ़ाती है, जैसे संकल्प बढ़ाने की तकनीक  या आरईटी - अंतिम फोटोमास्क की गुणवत्ता बढ़ाने के तरीके। इसमें  ऑप्टिकल निकटता सुधार  या ओपीसी भी शामिल है -  विवर्तन  और हस्तक्षेप (तरंग प्रसार) प्रभावों के लिए अप-फ्रंट मुआवजा बाद में होता है जब इस मास्क का उपयोग करके चिप का निर्माण किया जाता है।
 * मुखौटा पीढ़ी - पदानुक्रमित डिज़ाइन से फ़्लैट मास्क छवि का निर्माण।
 * स्वचालित परीक्षण पैटर्न पीढ़ी या एटीपीजी - अधिक से अधिक लॉजिक-गेट्स और अन्य घटकों का उपयोग करने के लिए व्यवस्थित रूप से पैटर्न डेटा की पीढ़ी।
 * अंतर्निहित स्व-परीक्षण या बीआईएसटी - डिजाइन में तर्क या स्मृति संरचना का स्वचालित रूप से परीक्षण करने के लिए स्वयं निहित परीक्षण-नियंत्रकों की स्थापना

कार्यात्मक सुरक्षा

 * वांछित सुरक्षा अखंडता स्तरों के लिए अनुपालन आवश्यकताओं को पूरा करने के लिए कार्यात्मक सुरक्षा विश्लेषण, समय में विफलता (एफआईटी) दरों की व्यवस्थित गणना और डिजाइन के लिए नैदानिक ​​​​कवरेज मेट्रिक्स।
 * कार्यात्मक सुरक्षा संश्लेषण, गलती का पता लगाने / गलती सहनशीलता में सुधार के लिए संरचित तत्वों (मॉड्यूल, रैम, रोम, रजिस्टर फाइल, फीफो) में विश्वसनीयता वृद्धि जोड़ें। इनमें शामिल हैं (सीमित नहीं), त्रुटि का पता लगाने और / या सुधार कोड (हैमिंग), गलती का पता लगाने के लिए अनावश्यक तर्क और गलती सहनशीलता (डुप्लिकेट / ट्रिपलेट) और प्रोटोकॉल जांच (इंटरफ़ेस समता, पता संरेखण, बीट गिनती)
 * कार्यात्मक सुरक्षा सत्यापन, एक गलती अभियान चलाना, जिसमें डिजाइन और सत्यापन में दोषों को सम्मिलित करना शामिल है कि सुरक्षा तंत्र उन दोषों के लिए उपयुक्त तरीके से प्रतिक्रिया करता है जिन्हें कवर किया गया माना जाता है।



पुरानी कंपनियां
बाजार पूंजीकरण और कंपनी का नाम : नोट: EEsof  इस सूची में होने की संभावना है, लेकिन इसका मार्केट कैप नहीं है क्योंकि यह  Keysight  का ईडीए डिवीजन है।
 * $ 5.77 बिलियन - Synopsys
 * $4.46 बिलियन - ताल डिजाइन सिस्टम
 * $3.41 बिलियन - Altium
 * $ 2.33 बिलियन - मेंटर ग्राफिक्स
 * 507 मिलियन डॉलर - मैग्मा डिजाइन ऑटोमेशन ; सिनोप्सिस ने फरवरी 2012 में मैग्मा का अधिग्रहण किया
 * नया ताइवान डॉलर|NT$6.44 बिलियन - स्प्रिंगसॉफ्ट ; सिनोप्सिस ने अगस्त 2012 में स्प्रिंगसॉफ्ट का अधिग्रहण किया
 * 11.95 बिलियन - ज़ुकेन | ज़ुकेन इंक।

अधिग्रहण
कई ईडीए कंपनियां सॉफ्टवेयर या अन्य तकनीक के साथ छोटी कंपनियों का अधिग्रहण करती हैं जिन्हें उनके मुख्य व्यवसाय के लिए अनुकूलित किया जा सकता है। बाजार के अधिकांश नेता कई छोटी कंपनियों के समामेलन हैं और इस प्रवृत्ति को सॉफ्टवेयर कंपनियों द्वारा सहायक उपकरण के रूप में उपकरण डिजाइन करने की प्रवृत्ति से मदद मिलती है जो डिजिटल सर्किटरी  पर कार्यक्रमों के बड़े विक्रेता के सूट में स्वाभाविक रूप से फिट होते हैं; कई नए टूल में एनालॉग डिज़ाइन और मिश्रित सिस्टम शामिल हैं। ऐसा सिस्टम को चिप पर रखने की प्रवृत्ति के कारण हो रहा है।

यह भी देखें

 * कंप्यूटर एडेड डिजाइन (सीएडी)
 * सर्किट डिज़ाइन
 * एक डेटाबेस
 * साइनऑफ़ (इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन)
 * ईडीए सॉफ्टवेयर की तुलना
 * प्लेटफॉर्म आधारित डिजाइन

संदर्भ

 * Notes


 * http://www.staticfreesoft.com/documentsTextbook.html Computer Aids for VLSI Design by Steven M. Rubin
 * Fundamentals of Layout Design for Electronic Circuits, by Lienig, Scheible, Springer, ISBN 978-3-030-39284-0, 2020
 * VLSI Physical Design: From Graph Partitioning to Timing Closure, by Kahng, Lienig, Markov and Hu, ISBN 978-90-481-9590-9, 2011
 * Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3, 2006
 * The Electronic Design Automation Handbook, by Dirk Jansen et al., Kluwer Academic Publishers, ISBN 1-4020-7502-2, 2003, available also in German ISBN 3-446-21288-4 (2005)
 * Combinatorial Algorithms for Integrated Circuit Layout, by Thomas Lengauer, ISBN 3-519-02110-2, Teubner Verlag, 1997.