फिल्ड-प्रोग्रामेबल गेट ऐरे (एफपीजीए)

फील्ड-प्रोग्रामेबल गेट ऐरे (FPGA) एक एकीकृत सर्किट है जो ग्राहक या डिजाइनर द्वारा कॉन्फ़िगर करने के लिए डिज़ाइन किया गया इसलिए इसको फील्ड-प्रोग्रामेबल नाम दिया है। एफपीजीए (FPGA) कॉन्फ़िगरेशन आमतौर पर हार्डवेयर विवरण भाषा (HDL) का उपयोग करके निर्दिष्ट किया जाता है जैसा कि एप्लिकेशन-विशिष्ट एकीकृत सर्किट (ASIC) के लिए उपयोग किया गया है। सर्किट आरेखों का उपयोग पहले कॉन्फ़िगरेशन को निर्दिष्ट करने के लिए किया गया था, लेकिन इलेक्ट्रॉनिक डिजाइन स्वचालन उपकरणों के आगमन के कारण यह तेजी से दुर्लभ होता जा रहा है।

एफपीजीए (FPGAs) में प्रोग्रामेबल लॉजिक ब्लॉक की एक सरणी होती है और पुनर्निर्माण योग्य इंटरकनेक्ट्स का एक पदानुक्रम होता है, जिससे ब्लॉक को एक साथ जोड़ा जाता है। लॉजिक ब्लॉक को जटिल कॉम्बिनेशनल फ़ंक्शंस करने के लिए कॉन्फ़िगर किया जा सकता है, या सरल लॉजिक गेट्स जैसे AND और XOR के रूप में उपयोग में जा सकता है।अधिकांश एफपीजीए (FPGAs) में, लॉजिक ब्लॉकों में मेमोरी तत्व भी शामिल हैं, जो साधारण फ्लिप-फ्लॉप (filp-flops) हो सकते हैं या अतिरिक्त संपूर्ण मेमोरी ब्लॉक। कई एफपीजीए (FPGA) को विभिन्न तर्क कार्यों को करने के लिए पुन: रिप्रोग्राम किया जा सकता है, जिससे कंप्यूटर सॉफ़्टवेयर में प्रदर्शन के जैसी लचीली पुनर्संयोजन कम्प्यूटिंग की सहूलियत मिलती है।

हार्डवेयर के साथ सिस्टम सॉफ्टवेयर विकास शुरू करने की क्षमता के कारण एफपीजीए (FPGAs) की एम्बेडेड सिस्टम विकास में एक उल्लेखनीय भूमिका है, विकास के बहुत ही शुरुआती चरण में सिस्टम प्रदर्शन सिमुलेशन में सहयोग करता है और सिस्टम आर्किटेक्चर को अंतिम रूप देने से पहले विभिन्न सिस्टम परीक्षणों और डिजाइन पुनरावृत्तियों की अनुमति देता है।

इतिहास
एफपीजीए (FPGA) उद्योग, प्रोग्रामेबल रीड-ओनली मेमोरी (PROM) और प्रोग्रामेबल लॉजिक डिवाइसेस (PLDs) से उत्पन्न हुआ है। पीआरएमएस (PROMS) और पीएलडी (PLDs) दोनों के पास कारखाने या कार्य क्षेत्र (फील्ड-प्रोग्रामेबल) में बैचों में प्रोग्राम किए जाने का विकल्प था।हालांकि, प्रोग्रामेबल लॉजिक को लॉजिक गेट्स के बीच हार्ड-वायर्ड किया गया था।

Altala की स्थापना 1983 में की गई और इसने 1984 में उद्योग को प्रथम रि-प्रोग्रामेबल लॉजिक डिवाइस-EP300 वितरित जिसमें पैकेज में एक क्वार्ट्ज विंडो थी | इसमें उपयोगकर्ताओं को साचे ?(die) पर डिवाइस कॉन्फ़िगरेशन का आयोजन करने वाले इप्रोम सेल्स (EPROM Cells) को मिटाने के लिए अल्ट्रा-वायलेट लैंप को जलाने की सुविधा थी।।

ज़िलिनक्स (Xilinx) के सह-संस्थापक रॉस फ्रीमैन (Ross Freeman) और बर्नार्ड वोंडर्सचमिट (Bernard Vonderschmitt) ने 1985 में प्रथम व्यावसायिक रूप से व्यवहार्य फील्ड-प्रोग्रामेबल गेट ऐरे (FPGA) -XC2064 का आविष्कार किया। XC2064 में गेट्स के बीच प्रोग्रामेबल गेट्स और प्रोग्रामेबल इंटरकनेक्ट्स होते हैं, जो एक नई तकनीक और बाजार[6] की शुरुआत थी। XC2064 में 64 कॉन्फ़िगरेबल लॉजिक ब्लॉक्स (CLB) होते हैं जिसमें दो तीन-इनपुट लुकअप टेबल (LUTs) [7] होती हैं। लगभग 20 वर्षों के बाद, फ्रीमैन (Freeman) को उनके आविष्कार [8][9]के लिए राष्ट्रीय आविष्कारक हॉल ऑफ फेम में प्रवेश दिया गया।

1987 में, नेवल सरफेस वारफेयर सेंटर (Naval Surface Warfare Center) ने स्टीव कैसलमैन (Steve Casselman) द्वारा प्रस्तावित प्रयोग को एक कंप्यूटर विकसित करने के लिए एक प्रयोग किया गया, जो 600,000 रिप्रोग्रामेबल गेट को कार्यान्यवित कर सके । कैसलमैन सफल रहे और सिस्टम से संबंधित पेटेंट 1992 में जारी किया गया।

अल्टेरा (Alltera) और ज़िलिनक्स (Xilinx) 1985 से मध्य-1990 तक अबाध रूप से विकसित होते रहे जब अन्य प्रतियोगियों ने बाजार में प्रवेश किया और उनकी हिस्सेदारी को काफी कम कर दिया। 1993 तक, एक्टेल (Actel, now Microsemi) के पास बाजार की लगभग 18% हिस्सेदारी हो गई।

सर्किट परिष्करण और उत्पादन की मात्रा के लिहाज से 1990 का दशक, एफपीजीए (FPGA) के विकास का स्वर्णिम समय था। 1990 के दशक की शुरुआत में, एफपीजीए (FPGA) का उपयोग मुख्य रूप से दूरसंचार और नेटवर्किंग में किया गया। दशक के अंत तक, एफपीजीए (FPGAs) ने उपभोक्ता, मोटर वाहन और औद्योगिक अनुप्रयोगों में अपना स्थान बना लिया।

2013 तक, अल्टेरा (31 प्रतिशत), एक्टेल (10 प्रतिशत) और ज़िलिनक्स (36 प्रतिशत) एक साथ एफपीजीए (FPGA) बाजार के लगभग 77 प्रतिशत का प्रतिनिधित्व करते थे।

माइक्रोसॉफ्ट (Microsoft) जैसी कंपनियों ने एफपीजीए (FPGAs) के प्रति वाट बेहतर प्रदर्शन के कारण, उच्च प्रदर्शन और कम्प्यूटेशनल रूप से गहन प्रणालियों (जैसे डेटा सेंटर जो इसके बिंग (Bing) खोज इंजन को संचालित करता है) को बढ़ाने के लिए एफपीजीए (FPGAs) का उपयोग करना शुरू कर दिया है। माइक्रोसॉफ्ट (Microsoft) ने 2014 में बिंग को और तेज करने के लिए एफपीजीए (FPGAs) का उपयोग करना शुरू किया और 2018 में अपने अज़ुर (Azure) क्लाउड कंप्यूटिंग प्लेटफॉर्म और अन्य डेटा सेंटर वर्कलोड के लिए FPGAs का उपयोग करना शुरू कर दिया।

प्रस्तुत समयरेखा एफपीजीए (FPGA) डिजाइन के विभिन्न पहलुओं में प्रगति को दर्शाती है :


 * गेट्स
 * 1987: 9,000 गेट्स, Xilinx *
 * 1992: 600,000, नौसेना सतह युद्ध विभाग *
 * 2000 के दशक की शुरुआत: लाखों में *
 * 2013: 50 मिलियन, Xilinx
 * बाजार का आकार
 * 1985: पहला वाणिज्यिक एफपीजीए (FPGA): Xilinx XC2064 *
 * 1987: $ 14 मिलियन *
 * c. 1993:> $ 385 मिलियन
 * 2005: $ 1.9 बिलियन
 * 2010 का अनुमान: $ 2.75 बिलियन *
 * 2013: $ 5.4 बिलियन
 * 2020 अनुमान: $ 9.8 बिलियन

डिजाइन स्टार्ट एफपीजीए (FPGA) पर कार्यान्वयन के लिए एक नया कस्टम डिज़ाइन है।
 * डिजाइन की शुरुवात
 * 2005: 80,000
 * 2008: 90,000

डिजाइन
समकालीन एफपीजीए (FPGAs) के पास जटिल डिजिटल संगणना करने के लिए लॉजिक गेट्स और रैम ब्लॉक के बड़े संसाधन हैं। क्यों कि एफपीजीए (FPGA) डिजाइन बहुत तेज I/O दरें और द्विदिश डेटा बसों का उपयोग करते हैं, यह सेटअप समय और होल्ड समय के दायरे में मान्य डेटा के सही समय को सत्यापित करने के लिए एक चुनौती बन जाता है।

फ्लोर प्लानिंग इन समय सम्बंधित कमियों को पूरा करने के लिए एफपीजीए (FPGAs) के भीतर संसाधन आवंटन को सक्षम बनाता है। एफपीजीए (FPGAs) का उपयोग किसी भी तार्किक फ़ंक्शन को लागू करने के लिए किया जा सकता है जो एप्लिकेशन-विशिष्ट एकीकृत सर्किट (ASIC) कर सकता है। शिपिंग के बाद कार्यक्षमता को अद्यतन करने की क्षमता, डिजाइन के एक हिस्से के आंशिक पुन: कॉन्फ़िगरेशन और कम गैर-आवर्ती इंजीनियरिंग लागत, ASIC डिजाइन की तुलना में (आम तौर पर उच्च इकाई लागत के बावजूद) कई अनुप्रयोगों में उपयोगी है।

कुछ एफपीजीए (FPGA) में डिजिटल सुविधाओं के अलावा एनालॉग विशेषताएं भी हैं। सबसे आम एनालॉग विशेषता इसके प्रत्येक आउटपुट पिन पर प्रोग्राम करने योग्य स्लीव रेट (slew rate) है, जिससे इंजीनियर को कम लोड किए गए पिनों पर कम दरों को सेट करने की सहूलियत मिलती है अन्यथा जो अस्वीकार्य रूप से रिंग या युगल बन जायेगा | उच्च गति वाले चैनलों पर भारी लोड किए गए पिनों की उच्च दर निर्धारित करता है जो अन्यथा बहुत धीरे चलेंगे। इसके अलावा सामान्य क्वार्ट्ज-क्रिस्टल ऑसिलेटर (quartz-crystal oscillators), ऑन-चिप प्रतिरोध-कैपेसिटेंस ऑसिलेटर (on-chip resistance-capacitance oscillators), और क्लॉक उत्पत्ति और प्रबंधन के लिए उपयोग किए जाने वाले एम्बेडेड वोल्टेज-नियंत्रित ऑसिलेटर (voltage-controlled oscillators) के साथ चरण-बंद लूप (phase-locked loops) हैं, साथ ही साथ हाई-स्पीड सीरिएलाइज़र-डिसेरिएलाइज़र (SERDES) ट्रांसमिट क्लॉक और रिसीवर क्लॉक रिकवरी भी हैं । इनपुट पिन पर अंतर तुलनित्र जो अंतर सिग्नलिंग चैनलों से जुड़े होने के लिए डिज़ाइन किए गए हैं, काफी प्रचलित हैं। कुछ मिश्रित सिग्नल एफपीजीए (FPGAs) में एनालॉग सिग्नल कंडीशनिंग ब्लॉक के साथ एकीकृत परिधीय, एनालॉग-टू-डिजिटल कन्वर्टर्स (ADCs) और डिजिटल-टू-एनालॉग कन्वर्टर्स (DACs) को एक सिस्टम-ऑन-ए- चिप (SoC) के रूप में संचालित करने की सहूलियत है। इस तरह के डिवाइस, एफपीजीए (FPGA) जो अपने आंतरिक प्रोग्रामेबल इंटरकनेक्ट फैब्रिक पर केवल डिजिटल 1 और 0 ही वहन करता है, और फील्ड-प्रोग्रामेबल एनालॉग ऐरे (FPAA), जो इसके आंतरिक प्रोग्रामेबल इंटरकनेक्ट फैब्रिक पर एनालॉग मान ही करता है, के बीच के अंतर को धुंधला कर देते हैं|

लॉजिक ब्लॉक
सबसे प्रचलित एफपीजीए (FPGA) आर्किटेक्चर में लॉजिक ब्लॉक की एक सरणी (जिसको कॉन्फिगुरबल लॉजिक ब्लॉक, सीएलबी (CLB) या लॉजिक एरे ब्लॉक, ऐलऐबी (LAB) भी कहते हैं जो उनके वेंडर पर निर्भर करता है), I/O पैड और रूटिंग चैनल होती है। आम तौर पर सभी रूटिंग चैनलों में समान चौड़ाई (तारों की संख्या) होती है। बहुत से I/O पैड एक पंक्ति की ऊंचाई या सरणी में एक कॉलम की चौड़ाई में फिट हो सकते हैं।

एप्लिकेशन सर्किट को पर्याप्त संसाधनों के साथ एफपीजीए (FPGA)में मैप किया जाना चाहिए।जबकि CLB/LABS और I/OS की संख्या को आसानी से डिज़ाइन द्वारा निर्धारित किया जाता है, लेकिन समान मात्रा के साथ लॉजिक डिजाइनों के बीच आवश्यक रूटिंग ट्रैक की संख्या काफी भिन्न हो सकती है।(उदाहरण के लिए, क्रॉसबार स्विच(crossbar switch) को समान गेट काउंट के साथ सिस्टोलिक सरणी (systolic array) की तुलना में बहुत अधिक रूटिंग की आवश्यकता होती है। चूंकि अप्रयुक्त रूटिंग ट्रैक किसी भी लाभ को प्रदान किए बिना इसकी लागत (और प्रदर्शन को कम करते हैं) बढ़ाते हैं, एफपीजीए (FPGA) निर्माता केवल पर्याप्त ट्रैक प्रदान करने का प्रयास करते हैं ताकि अधिकांश डिज़ाइन जो लुकअप टेबल (LUTs) और I/OS के संदर्भ में फिट होंगे, को रूट किया जा सके। यह अनुमानों द्वारा निर्धारित किया जाता है जैसे कि किराए के नियम से प्राप्त या मौजूदा डिजाइनों के साथ प्रयोगों द्वारा। आज 2018 में, रूटिंग और इंटरकनेक्शन के लिए नेटवर्क-ऑन-चिप आर्किटेक्चर विकसित किए जा रहे हैं। सामान्य तौर पर, लॉजिक ब्लॉक में कुछ लॉजिकल सेल्स (logical cells) होती हैं (जिन्हें एएलएम (ALM), ऐलई (LE), स्लाइस (Slice) आदि कहा जाता है)। किसी विशिष्ट सेल में 4-इनपुट ऐलयुटी (LUT), एक पूर्ण योजक (LA) और एक डी टाइप फ्लिप-फ्लॉप शामिल हैं। इन्हें दो 3-इनपुट ऐलयुटी(LUT) में विभाजित किया जा सकता है। सामान्य अवस्था में उनको पहले मल्टीप्लेक्सर (MUX) के माध्यम से 4-इनपुट ऐलयुटी (LUT) में जोड़ा जाता है। और अंकगणितीय तौर पर उनके आउटपुट को योजक को दिया जाता है। मोड के चयन को दूसरे MUX में प्रोग्राम किया जाता है। तीसरे MUX की प्रोग्रामिंग के आधार पर आउटपुट या तो सिंक्रोनस (synchronous) या असिंक्रोनस (asynchronous) हो सकता है। व्यावहारिक रूप में, योजक के पूरे या कुछ हिस्सों को जगह बचाने के लिए ऐलयुटी (LUTs) में फ़ंक्शन के रूप में संग्रहीत किया जाता है।

हार्ड ब्लॉक
उपरोक्त क्षमताओं के आधार पर आधुनिक एफपीजीए (FPGA) वर्ग का विस्तार हुआ है, जिसमें सिलिकॉन में संभव उच्च स्तर की कार्यक्षमता शामिल है। सर्किट में एम्बेडेड इन सामान्य फ़ंक्शन के होने से आवश्यक क्षेत्र कम हो जाता है और सुरुवाती सर्किट्स से उन्हें बनाने की तुलना में अधिक गति प्रदान करता है। इनके उदाहरणों में गुणक (multipliers), जेनेरिक डीएसपी ब्लॉक (DSP blocks), एम्बेडेड प्रोसेसर (embedded processors), हाई स्पीड I/O लॉजिक और एम्बेडेड मेमोरीज (embedded memories) शामिल हैं।

उच्चस्तरीय एफपीजीए (FPGAs) में उच्च गति मल्टी-गीगाबिट ट्रांसरिसीवर ( multi-gigabit transceivers) और हार्ड आईपी कोर (hard IP cores) जैसे प्रोसेसर कोर ( processor cores), ईथरनेट माध्यम के एक्सेस कण्ट्रोल यूनिट ( Ethernet medium access control units), पीसीआई/पीसीआई एक्सप्रेस नियंत्रक (PCI/PCI Express controllers) और बाह्य मेमोरी कंट्रोलर (external memory controllers) हो सकते हैं। ये कोर प्रोग्रामेबल फैब्रिक के साथ मौजूद होते हैं लेकिन वे ऐलयुटी (LUTs) के बजाय ट्रांजिस्टर से बाहर बने होते हैं| इसलिए उनके पास ASIC के स्तर का प्रदर्शन और ऊर्जा खपत होती है जो कि पर्याप्त मात्रा में फैब्रिक के संसाधनों का सेवन किए बिना होता है| जिसको एप्लिकेशन-विशिष्ट कार्य के लिए फैब्रिक के संसाधनों का सेवन किया जा सकता है। मल्टी-गिगाबिट ट्रांससीवर्स (( multi-gigabit transceivers)) में उच्च प्रदर्शन एनालॉग इनपुट और आउटपुट सर्किटरी होते हैं जिसमें उच्च गति वाले सीरियलाइज़र (serializers) और डिसेरियलिज़र (deserializers) घटक होते हैं जिन्हें ऐलयुटी (LUTs) से बाहर नहीं बनाया जा सकता है। उच्च-स्तरीय भौतिक परत (PHY) कार्यक्षमता जैसे कि लाइन कोडिंग, सीरियलाइज़र (serializers) और डिसेरियलिज़र (deserializers) के साथ हार्ड लॉजिक में कार्यान्वित होना या न होना उस एफपीजीए (FPGA) पर निर्भर करता है|

सॉफ्ट कोर
हार्ड-मैक्रो (hard-macro) प्रोसेसर के विकल्प के रूप में, सॉफ्ट प्रोसेसर आईपी कोर (soft processor IP cores) का उपयोग करते हैं जो एफपीजीए (FPGA) लॉजिक के भीतर लागू किया जाता है। निओस-II (NIOS II), माइक्रोब्लेज़ (Microblaze) और लैटिसिमिको32 (Latticemico32) लोकप्रिय सॉफ्टकोर प्रोसेसर (softcore processors) के प्रचलित उदाहरण हैं। कई आधुनिक एफपीजीए (FPGA) को रन टाइम ("run time") पर प्रोग्राम किया जाता है, जिसके कारण पुन: उपयोग करने योग्य कंप्यूटिंग या पुनर्निर्माण योग्य सिस्टम - सीपीयू (CPUs) का विचार है जो प्रस्तुत कार्य के अनुरूप खुद को फिर से कॉन्फ़िगर करता है। इसके अतिरिक्त, नए गैर-एफपीजीए (FPGA) आर्किटेक्चर उभरने लगे हैं। सॉफ्टवेयर-कॉन्फ़िगर करने योग्य माइक्रोप्रोसेसर्स जैसे कि स्ट्रेच (Stretch) S5000 एक ही चिप पर प्रोसेसर कोर की सरणी और एफपीजीए (FPGA) जैसे प्रोग्रामेबल कोर प्रदान करके हाइब्रिड दृष्टिकोण को अपनाते हैं।

एकीकरण
2012 में कोर्स ग्रेन्ड (coarse-grained) संरचना दृष्टिकोण को प्रोग्राम ब्लॉकों और पारंपरिक एफपीजीए (FPGA) के इंटरकनेक्ट्स के संयोजन से एक कदम और आगे बढ़ाया गया, जो एम्बेडेड माइक्रोप्रोसेसरों और संबंधित बाह्य उपकरणों के साथ एक प्रोग्राम योग्य चिप पर एक पूर्ण प्रणाली बनाने के लिए किया गया। यह काम 1982 में रॉन पर्लॉफ (Ron Perloff) और बरोज़ एडवांस्ड सिस्टम्स ग्रुप (Burroughs Advanced Systems Group) के हनन पोटाश (Hanan Potash) द्वारा बनाई गई संरचना को दर्शाता है, जिसने SB24 नामक एकल चिप पर पुन: संयोजक सीपीयू (CPU) संरचना को जोड़ दिया है। इस तरह की हाइब्रिड प्रौद्योगिकियों के उदाहरण Xilinx ZynQ-7000 में सभी प्रोग्रामेबल सिस्टम-ऑन-चिप (SoC) में पाए जा सकते हैं। जिसमें एक 1.0 GHz ड्यूल-कोर आर्म कॉर्टेक्स (ARM Cortex)-A9 MPCore प्रोसेसर, एफपीजीए (FPGA) के लॉजिक फैब्रिक या अल्टेरा अरिया (Altera Arria) V एफपीजीए (FPGA) के भीतर एम्बेडेड है, जिसमें 800 MHz ड्यूल-कोर आर्म कॉर्टेक्स-A9 MPCore शामिल है। एटमेल एफपीएसएलआईसी (Atmel FPSLIC) एक और ऐसा उपकरण है, जो एटमेल (Atmel) के प्रोग्रामेबल लॉजिक संरचना के साथ संयोजन में एवीआर (AVR) प्रोसेसर का उपयोग करता है। माइक्रोसेमी स्मार्ट फ्यूजन (Microsemi Smart Fusion) डिवाइस के फ्लैश मेमोरी-आधारित एफपीजीए (FPGA) फैब्रिक में एक ARM Cortex-M3 हार्ड प्रोसेसर कोर (512 kB तक का फ़्लैश और 64 kB का RAM) और एनालॉग परिधीय जैसे कि मल्टी-चैनल एनालॉग-टू-डिजिटल कन्वर्टर्स और डिजिटल-टू-एनालॉग कन्वर्टर्स शामिल हैं।

क्लॉकिंग
एफपीजीए (FPGA) के अंदर निर्मित अधिकांश सर्किटरी सिंक्रोनस सर्किटरी है जिसमें एक घड़ी सिग्नल की आवश्यकता होती है। एफपीजीए (FPGAs) में घड़ी और रीसेट के लिए समर्पित वैश्विक और क्षेत्रीय रूटिंग नेटवर्क होते हैं ताकि उन्हें न्यूनतम छेड़-छाड़ के साथ वितरित किया जा सके। इसके अलावा, एफपीजीए (FPGAs) में आम तौर पर एनालॉग चरण-बंद लूप (phase-locked loop) और/या देरी-बंद लूप (delay-locked loop) घटकों को नई घड़ी आवृत्तियों को संश्लेषित करने और जिटर ( jitter) को कम करने के लिए भी शामिल किया जाता है। जटिल डिजाइन अलग -अलग आवृत्ति और चरण संबंधों के साथ कई घड़ियों का उपयोग कर सकते हैं, प्रत्येक अलग घड़ी डोमेन बनाते हैं। ये घड़ी संकेत स्थानीय रूप से आसलेटर (oscillator) द्वारा उत्पन्न किए जा सकते हैं या उन्हें उच्च गति सीरियल डेटा स्ट्रीम से पुनर्प्राप्त किया जा सकता है। मेटास्टेबिलिटी ( metastability) से बचने के लिए घड़ी डोमेन क्रॉसिंग सर्किटरी का निर्माण करते समय सावधानी बरतनी चाहिए।एफपीजीए (FPGAs) में आम तौर पर रैम (RAM) के ब्लॉक होते हैं जो दोहरे पोर्ट रैम ( dual port RAMs) के रूप में काम करने में सक्षम होते हैं। ये अलग-अलग घड़ियों के साथ दोहरे पोर्ट रैम, अलग-अलग घड़ी डोमेन को जोड़ने वाले फिफोस (FIFOs) और दोहरे पोर्ट बफ़र्स के निर्माण में सहायता करते हैं।

3डी आर्किटेक्चर
एफपीजीए (FPGAs) के आकार और ऊर्जा की खपत को कम करने के लिए, तबुला (Tabula) और ज़िलिनक्स (Xilinx) जैसे विक्रेताओं ने तीन-आयामी या क्रमबद्ध (stacked) आर्किटेक्चर पेश किया है। इसके 28 nm 7-सीरीज़ एफपीजीएएस (FPGA) की शुरूआत के बाद 28 और एनबीएसपी; एनएम 7-सीरीज़ एफपीजीएएस, ज़िलिनक्स ने कहा कि उन एफपीजीएएस (FPGA) उत्पाद लाइनों में उच्चतम घनत्व वाले भागों में से कई का निर्माण, एक पैकेज में ही कई सांचों का उपयोग करके किया जाएगा। इसमें 3 डी निर्माण और स्टैक्ड-डाई असेंबली के लिए विकसित प्रौद्योगिकी का उपयोग किया जाता है ।

ज़िलिनक्स (Xilinx) के दृष्टिकोण के अनुसार कई (तीन या चार) सक्रिय एफपीजीएएस (FPGA) सांचे, सिलिकॉन इंटरपोसर (interposer) पास पास स्टैक किये जाते हैं | इंटरपोसर सिलिकॉन का एकल टुकड़ा है जिसमें निष्क्रिय इंटरकनेक्ट होते हैं। मल्टी-डाई निर्माण, एफपीजीएएस (FPGA) के विभिन्न भागों को विभिन्न प्रक्रिया-प्रौद्योगिकियों के साथ बनाने की सहूलियत देता है, क्योंकि प्रक्रिया की आवश्यकताएं, एफपीजीएएस (FPGA) फैब्रिक और बहुत उच्च गति 28 Gbit/s सीरियल ट्रांसीवर्स के बीच भिन्न होती हैं। इस तरह से निर्मित एफपीजीएएस (FPGA) को विषम (heterogeneous) एफपीजीएएस (FPGA) कहा जाता है।

अलटेरा (Altera) के विषम दृष्टिकोण में एकल मोनोलिथिक एफपीजीएएस (FPGA) साँचा शामिल है और इंटेल के एम्बेडेड मल्टी-डाई इंटरकनेक्ट ब्रिज (EMIB) तकनीक का उपयोग करके एफपीजीएएस (FPGA) से अन्य डाई/प्रौद्योगिकियों को जोड़ना शामिल है।

प्रोग्रामिंग
FPGA के व्यवहार को परिभाषित करने के लिए, उपयोगकर्ता एक हार्डवेयर विवरण भाषा (HDL) या एक योजनाबद्ध डिजाइन के रूप में एक डिज़ाइन प्रदान करता है। एचडीएल फॉर्म बड़ी संरचनाओं के साथ काम करने के लिए अधिक अनुकूल है क्योंकि हाथ से हर टुकड़े को आकर्षित करने के बजाय उच्च-स्तरीय कार्यात्मक व्यवहार को निर्दिष्ट करना संभव है। हालांकि, योजनाबद्ध प्रविष्टि एक डिजाइन और इसके घटक मॉड्यूल के आसान दृश्य के लिए अनुमति दे सकती है।

एक इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन टूल का उपयोग करके, एक प्रौद्योगिकी-मैप्ड नेटलिस्ट उत्पन्न होता है। तब नेटलिस्ट को प्लेस-एंड-रूट नामक प्रक्रिया का उपयोग करके वास्तविक FPGA आर्किटेक्चर के लिए फिट किया जा सकता है, जिसे आमतौर पर FPGA कंपनी के मालिकाना स्थान-और-रूट सॉफ्टवेयर द्वारा किया जाता है। उपयोगकर्ता समय विश्लेषण, सिमुलेशन और अन्य सत्यापन और सत्यापन तरीकों के माध्यम से मानचित्र, स्थान और मार्ग परिणामों को मान्य करेगा। एक बार डिजाइन और सत्यापन प्रक्रिया पूरी हो जाने के बाद, बाइनरी फ़ाइल उत्पन्न होती है, आमतौर पर FPGA विक्रेता के मालिकाना सॉफ्टवेयर का उपयोग करते हुए, FPGA को कॉन्फ़िगर करने के लिए (पुनः) का उपयोग किया जाता है। यह फ़ाइल FPGA/CPLD को एक सीरियल इंटरफ़ेस (JTAG) के माध्यम से या EEPROM की तरह बाहरी मेमोरी डिवाइस में स्थानांतरित कर दी जाती है।

सबसे आम HDLs VHDL और Verilog के साथ -साथ सिस्टमवरिलोग जैसे एक्सटेंशन हैं। हालांकि, एचडीएल में डिजाइनिंग की जटिलता को कम करने के प्रयास में, जिनकी तुलना असेंबली भाषाओं के बराबर की गई है, चालें हैं वैकल्पिक भाषाओं की शुरूआत के माध्यम से अमूर्त स्तर बढ़ाने के लिए।नेशनल इंस्ट्रूमेंट्स की LabView ग्राफिकल प्रोग्रामिंग लैंग्वेज (कभी-कभी G के रूप में संदर्भित) में FPGA ऐड-इन मॉड्यूल है जो FPGA हार्डवेयर को लक्ष्य और प्रोग्राम करने के लिए उपलब्ध है।Verilog को एचडीएल को अधिक मजबूत और लचीला बनाने की प्रक्रिया को सरल बनाने के लिए बनाया गया था।Verilog वर्तमान में सबसे लोकप्रिय है।Verilog इसके कार्यान्वयन के विवरण को छिपाने के लिए अमूर्तता का एक स्तर बनाता है।VHDL के विपरीत Verilog में C- जैसा सिंटैक्स होता है। FPGAs में जटिल प्रणालियों के डिजाइन को सरल बनाने के लिए, पूर्वनिर्धारित जटिल कार्यों और सर्किटों के पुस्तकालय मौजूद हैं जिन्हें डिजाइन प्रक्रिया को गति देने के लिए परीक्षण और अनुकूलित किया गया है। इन पूर्वनिर्धारित सर्किटों को आमतौर पर बौद्धिक संपदा (आईपी) कोर कहा जाता है, और एफपीजीए विक्रेताओं और तृतीय-पक्ष आईपी आपूर्तिकर्ताओं से उपलब्ध हैं। वे शायद ही कभी स्वतंत्र होते हैं, और आमतौर पर मालिकाना लाइसेंस के तहत जारी किए जाते हैं। अन्य पूर्वनिर्धारित सर्किट डेवलपर समुदायों से उपलब्ध हैं जैसे कि OpenCores (आमतौर पर मुफ्त और ओपन-सोर्स सॉफ़्टवेयर के तहत जारी किया गया है। नि: शुल्क और खुले स्रोत लाइसेंस जैसे कि GPL, BSD या इसी तरह के लाइसेंस), और अन्य स्रोत। इस तरह के डिजाइनों को ओपन-सोर्स हार्डवेयर के रूप में जाना जाता है।

एक विशिष्ट डिजाइन प्रवाह में, एक FPGA एप्लिकेशन डेवलपर डिजाइन प्रक्रिया के दौरान कई चरणों में डिजाइन का अनुकरण करेगा। प्रारंभ में रजिस्टर-ट्रांसफर स्तर | VHDL या Verilog में RTL विवरण सिस्टम को अनुकरण करने और परिणामों का निरीक्षण करने के लिए परीक्षण बेंच बनाकर सिम्युलेटेड है। फिर, संश्लेषण इंजन ने डिज़ाइन को एक नेटलिस्ट के लिए मैप किया है, नेटलिस्ट को एक गेट-लेवल विवरण में अनुवादित किया जाता है, जहां त्रुटियों के बिना आगे बढ़े संश्लेषण की पुष्टि करने के लिए सिमुलेशन को दोहराया जाता है। अंत में डिजाइन को FPGA में रखा गया है, जिस बिंदु पर प्रसार में देरी को जोड़ा जा सकता है और सिमुलेशन फिर से इन मूल्यों के साथ नेटलिस्ट पर वापस आ सकता है।

हाल ही में, OpENCL (ओपन कंप्यूटिंग भाषा) का उपयोग प्रोग्रामर द्वारा किया जा रहा है ताकि FPGA प्रदान करने वाली प्रदर्शन और शक्ति क्षमता का लाभ उठाया जा सके। OpenCL प्रोग्रामर को C प्रोग्रामिंग भाषा में कोड विकसित करने और OpenCL निर्माणों का उपयोग करके OpenCL गुठली के रूप में FPGA फ़ंक्शन को लक्षित करने की अनुमति देता है। अधिक जानकारी के लिए, उच्च-स्तरीय संश्लेषण और C से HDL देखें।

अधिकांश FPGAs एक स्थिर यादृच्छिक-पहुंच मेमोरी पर भरोसा करते हैं। SRAM- आधारित दृष्टिकोण प्रोग्राम किए जाने के लिए।ये FPGA इन-सिस्टम प्रोग्रामेबल और री-प्रोग्रामेबल हैं, लेकिन बाहरी बूट डिवाइस की आवश्यकता होती है।उदाहरण के लिए, फ्लैश मेमोरी या EEPROM डिवाइस अक्सर आंतरिक SRAM में सामग्री को लोड कर सकते हैं जो रूटिंग और लॉजिक को नियंत्रित करता है।SRAM दृष्टिकोण CMOS पर आधारित है।

SRAM दृष्टिकोण के लिए दुर्लभ विकल्प शामिल हैं:


 * फ्यूज: वन-टाइम प्रोग्रामेबल।द्विध्रुवी।अप्रचलित।
 * एंटीफ्यूज़: वन-टाइम प्रोग्रामेबल।सीएमओएस।उदाहरण: एक्टेल एसएक्स और एक्ससेलरेटर परिवार;QuickLogic Eclipse II परिवार।
 * प्रोग्रामेबल रीड-ओनली मेमोरी | प्रोम: प्रोग्रामेबल रीड-ओनली मेमोरी टेक्नोलॉजी।प्लास्टिक पैकेजिंग के कारण एक बार का प्रोग्राम।अप्रचलित।
 * EPROM: इरेज़ेबल प्रोग्रामेबल रीड-ओनली मेमोरी टेक्नोलॉजी।एक बार प्रोग्राम करने योग्य लेकिन खिड़की के साथ, पराबैंगनी (यूवी) प्रकाश के साथ मिटाया जा सकता है।सीएमओएस।अप्रचलित।
 * EEPROM: विद्युत रूप से इरेज़ेबल प्रोग्रामेबल रीड-ओनली मेमोरी टेक्नोलॉजी।प्लास्टिक पैकेजों में भी मिटाया जा सकता है।कुछ लेकिन सभी EEPROM उपकरणों को इन-सिस्टम प्रोग्राम नहीं किया जा सकता है।सीएमओएस।
 * फ्लैश: फ्लैश-एरेस EPROM तकनीक।प्लास्टिक पैकेजों में भी मिटाया जा सकता है।कुछ लेकिन सभी फ्लैश डिवाइस इन-सिस्टम प्रोग्राम किए जा सकते हैं।आमतौर पर, एक फ्लैश सेल एक समान EEPROM सेल से छोटा होता है और इसलिए निर्माण के लिए कम खर्चीला होता है।सीएमओएस।उदाहरण: एक्टेल प्रोसेक परिवार।

प्रमुख निर्माता
2016 में, लंबे समय तक उद्योग प्रतिद्वंद्वियों Xilinx (अब AMD का हिस्सा) और Altera (अब एक इंटेल सहायक) FPGA बाजार के नेता थे। उस समय, उन्होंने लगभग 90 प्रतिशत बाजार को नियंत्रित किया।

Xilinx (अब AMD) और ALTERATA (अब इंटेल) दोनों विंडोज और लिनक्स (ISE/VIVADO और क्वार्टस) के लिए मालिकाना इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन सॉफ्टवेयर प्रदान करते हैं जो इंजीनियरों को उनके डिजाइनों को डिजाइन, विश्लेषण, अनुकरण और संश्लेषित करने में सक्षम बनाता है। अन्य निर्माताओं में शामिल हैं: मार्च 2010 में, तबुला ने अपनी FPGA तकनीक की घोषणा की, जो समय-डिवीजन मल्टीप्लेक्सिंग का उपयोग करता है। टाइम-मल्टीप्लेक्सेड लॉजिक और इंटरकनेक्ट जो उच्च घनत्व वाले अनुप्रयोगों के लिए संभावित लागत बचत का दावा करता है। 24 मार्च, 2015 को, तबुला आधिकारिक तौर पर बंद हो गया। 1 जून, 2015 को, इंटेल ने घोषणा की कि वह लगभग 16.7 बिलियन डॉलर में अल्टरटा का अधिग्रहण करेगा और 30 दिसंबर, 2015 को अधिग्रहण पूरा कर लिया। 27 अक्टूबर, 2020 को, एएमडी ने घोषणा की कि यह Xilinx का अधिग्रहण करेगा।
 * माइक्रोचिप:
 * माइक्रोसेमी (पहले एक्टेल), एंटीफ्यूज़, फ्लैश-आधारित, मिश्रित-सिग्नल इंटीग्रेटेड सर्किट का उत्पादन। मिश्रित-सिग्नल एफपीजीए;2018 में माइक्रोचिप द्वारा अधिग्रहित
 * Atmel, कुछ Altera- संगत उपकरणों का दूसरा स्रोत;इसके अलावा fpslic उपर्युक्त; 2016 में माइक्रोचिप द्वारा अधिग्रहित
 * जाली सेमीकंडक्टर, जो कम-शक्ति वाले इलेक्ट्रॉनिक्स का निर्माण करता है। कम-शक्ति SRAM- आधारित FPGAs जिसमें एकीकृत कॉन्फ़िगरेशन फ्लैश, इंस्टेंट-ऑन और लाइव पुनर्संरचना की विशेषता है
 * सिलिकॉनब्लू टेक्नोलॉजीज, जो वैकल्पिक एकीकृत गैर-वाष्पशील मेमोरी के साथ बेहद कम बिजली SRAM- आधारित FPGAs प्रदान करता है। गैर-वॉल्टाइल कॉन्फ़िगरेशन मेमोरी;2011 में जाली द्वारा अधिग्रहित
 * QuickLogic, जो अल्ट्रा कम पावर सेंसर हब, बेहद कम संचालित, कम घनत्व SRAM- आधारित FPGAs का निर्माण करता है, जिसमें प्रदर्शन पुल MIPI & RGB इनपुट्स, MIPI, RGB और LVDS आउटपुट्स के साथ
 * Achronix, 1.5 & nbsp; GHz कपड़े की गति के साथ SRAM आधारित FPGAs का निर्माण

अनुप्रयोग
एक FPGA का उपयोग किसी भी समस्या को हल करने के लिए किया जा सकता है जो कम्प्यूटेशनल है।यह इस तथ्य से तुच्छ रूप से साबित होता है कि FPGA का उपयोग नरम माइक्रोप्रोसेसर को लागू करने के लिए किया जा सकता है, जैसे कि Xilinx Microblaze या Altera Nios II।उनका लाभ इस बात में निहित है कि वे कुछ अनुप्रयोगों के लिए कुछ अनुप्रयोगों के लिए काफी तेज हैं क्योंकि कुछ प्रक्रियाओं के लिए उपयोग किए जाने वाले फाटकों की संख्या के संदर्भ में उनकी समानांतर प्रकृति और इष्टतमता है। FPGAs मूल रूप से मुद्रित सर्किट बोर्डों के लिए गोंद तर्क को लागू करने के लिए CPLDs के प्रतियोगियों के रूप में शुरू हुआ।जैसे -जैसे उनके आकार, क्षमताओं और गति में वृद्धि हुई, FPGAs ने उस बिंदु पर अतिरिक्त कार्यों को संभाला, जहां कुछ को अब चिप्स (SOCs) पर पूर्ण सिस्टम के रूप में विपणन किया जाता है।विशेष रूप से 1990 के दशक के उत्तरार्ध में FPGA आर्किटेक्चर में समर्पित गुणकों की शुरूआत के साथ, जो अनुप्रयोग पारंपरिक रूप से डिजिटल सिग्नल प्रोसेसर हार्डवेयर (DSPS) का एकमात्र रिजर्व था, इसके बजाय FPGAs को शामिल करना शुरू कर दिया। FPGAs के विकास ने इन उपकरणों के उपयोग में वृद्धि को प्रेरित किया है, जिनकी वास्तुकला जटिल कार्यों के लिए अनुकूलित हार्डवेयर समाधानों के विकास की अनुमति देती है, जैसे कि 3 डी एमआरआई छवि विभाजन, 3 डी असतत वेवलेट ट्रांसफ़ॉर्म, टोमोग्राफिक छवि पुनर्निर्माण, या पीईटी/एमआरआई सिस्टम। विकसित समाधान समानांतर प्रसंस्करण के साथ गहन गणना कार्यों का प्रदर्शन कर सकते हैं, गतिशील रूप से पुनरावृत्ति हैं, और चिकित्सा इमेजिंग से जुड़ी कठिन वास्तविक समय की आवश्यकताओं को पूरा करते हुए सभी की लागत कम होती है।

FPGAs के उपयोग में एक और प्रवृत्ति हार्डवेयर त्वरण है, जहां कोई FPGA का उपयोग एल्गोरिथ्म के कुछ भागों को तेज करने और FPGA और एक जेनेरिक प्रोसेसर के बीच गणना के हिस्से को साझा करने के लिए कर सकता है।खोज इंजन बिंग 2014 में अपने खोज एल्गोरिथ्म के लिए FPGA त्वरण को अपनाने के लिए नोट किया गया है।, FPGAs Microsoft के इतने-तले हुए प्रोजेक्ट कैटापुल्ट सहित AI एक्सेलेरेटर के रूप में उपयोग में वृद्धि देख रहे हैं और मशीन सीखने के अनुप्रयोगों के लिए कृत्रिम तंत्रिका नेटवर्क को तेज करने के लिए।

परंपरागत रूप से, FPGAs को विशिष्ट ऊर्ध्वाधर अनुप्रयोगों के लिए आरक्षित किया गया है जहां उत्पादन की मात्रा छोटी है।इन कम-मात्रा वाले अनुप्रयोगों के लिए, एक प्रोग्राम योग्य चिप के लिए प्रति यूनिट हार्डवेयर लागत में कंपनियां जो प्रीमियम भुगतान करती हैं, वह ASIC बनाने पर खर्च किए गए विकास संसाधनों की तुलना में अधिक सस्ती है।, नई लागत और प्रदर्शन की गतिशीलता ने व्यवहार्य अनुप्रयोगों की सीमा को व्यापक बनाया है।

कंपनी गीगाबाइट तकनीक ने एक I-RAM कार्ड बनाया, जिसमें Xilinx FPGA का उपयोग किया गया था, हालांकि बड़ी मात्रा में बनाए जाने पर एक कस्टम मेड चिप सस्ता होगा।FPGA को इसे जल्दी से बाजार में लाने के लिए चुना गया था और प्रारंभिक रन केवल 1000 इकाइयों को FPGA का सबसे अच्छा विकल्प बना रहा था।यह डिवाइस लोगों को हार्ड ड्राइव के रूप में कंप्यूटर रैम का उपयोग करने की अनुमति देता है। FPGAs के लिए अन्य उपयोगों में शामिल हैं:


 * अंतरिक्ष (यानी विकिरण सख्त होने के साथ )
 * हार्डवेयर सुरक्षा मॉड्यूल

सुरक्षा
हार्डवेयर सुरक्षा के विषय में एफपीजीए के पास एएसआईसी या सुरक्षित माइक्रोप्रोसेसरों की तुलना में फायदे और नुकसान दोनों हैं।FPGAS का लचीलापन निर्माण के दौरान दुर्भावनापूर्ण संशोधनों को कम जोखिम देता है। पहले, कई FPGAs के लिए, डिज़ाइन बिटस्ट्रीम को उजागर किया गया था, जबकि FPGA इसे बाहरी मेमोरी (आमतौर पर हर पावर-ऑन पर) से लोड करता है।सभी प्रमुख FPGA विक्रेता अब बिटस्ट्रीम एन्क्रिप्शन और प्रमाणीकरण जैसे डिजाइनरों को सुरक्षा समाधानों का एक स्पेक्ट्रम प्रदान करते हैं।उदाहरण के लिए, Altera और Xilinx एक बाहरी फ्लैश मेमोरी में संग्रहीत बिटस्ट्रीम के लिए AES एन्क्रिप्शन (256-बिट तक) की पेशकश करते हैं।

FPGAs जो अपने कॉन्फ़िगरेशन को आंतरिक रूप से गैर -फ्लैश फ्लैश मेमोरी में संग्रहीत करते हैं, जैसे कि माइक्रोसेमी के प्रोसेसिक 3 या लैटिस के XP2 प्रोग्रामेबल डिवाइस, बिटस्ट्रीम को उजागर नहीं करते हैं और एन्क्रिप्शन की आवश्यकता नहीं होती है।इसके अलावा, लुकअप टेबल के लिए फ्लैश मेमोरी स्पेस एप्लिकेशन के लिए सिंगल इवेंट परेशान सुरक्षा प्रदान करती है। छेड़छाड़ प्रतिरोध की उच्च गारंटी देने वाले ग्राहक लेखन-एक बार का उपयोग कर सकते हैं, माइक्रोसेमी जैसे विक्रेताओं से एंटीफ्यूज़ एफपीजीए।

अपने स्ट्रैटिक्स 10 एफपीजीएएस और एसओसीएस के साथ, एल्टा ने शारीरिक हमलों के खिलाफ उच्च स्तर की सुरक्षा प्रदान करने के लिए एक सुरक्षित डिवाइस मैनेजर और फिजिकल अस्वाभाविक कार्यों को पेश किया। 2012 में शोधकर्ताओं सर्गेई स्कोरोबोगाटोव और क्रिस्टोफर वुड्स ने प्रदर्शित किया कि कुछ एफपीजीए शत्रुतापूर्ण इरादे के लिए असुरक्षित हो सकते हैं।उन्होंने खोज की कि एक महत्वपूर्ण पिछले दरवाजे की भेद्यता सिलिकॉन में एक्टेल/माइक्रोसेमी प्रोएसिक 3 के हिस्से के रूप में निर्मित की गई थी, जो इसे कई स्तरों पर असुरक्षित बनाती है जैसे कि क्रिप्टो को रिप्रोग्रामिंग और एक्सेस कीज़, अनएन्क्रिप्टेड बिटस्ट्रीम तक पहुंचना, उच्च और निम्न-स्तरीय सिलिकॉन को संशोधित करना।सुविधाएँ, और कॉन्फ़िगरेशन डेटा निकालने।

समान प्रौद्योगिकियां
ऐतिहासिक रूप से, FPGAs धीमे, कम ऊर्जा कुशल रहे हैं और आम तौर पर उनके निश्चित अनुप्रयोग-विशिष्ट एकीकृत सर्किट की तुलना में कम कार्यक्षमता हासिल की है। ASIC समकक्ष।2006 के एक अध्ययन से पता चला है कि एफपीजीए पर लागू किए गए डिजाइनों को औसतन 40 गुना अधिक क्षेत्र की आवश्यकता होती है, 12 गुना अधिक गतिशील शक्ति को आकर्षित किया जाता है, और इसी एएसआईसी कार्यान्वयन की गति को एक तिहाई से चलता है। हाल ही में, FPGAs जैसे कि Xilinx Virtex-7 या Altera Stratix 5 ) महत्वपूर्ण रूप से कम बिजली के उपयोग, बढ़ी हुई गति, कम सामग्री लागत, न्यूनतम कार्यान्वयन रियल-एस्टेट, और 'ऑन-द-फ्लाई' के लिए पुन: संयोजन के लिए संभावनाओं में वृद्धि करके समाधान।एक डिज़ाइन जिसमें 6 से 10 ASICs शामिल थे, अब केवल एक FPGA का उपयोग करके प्राप्त किया जा सकता है। FPGAs के लाभों में बग्स को ठीक करने के लिए पहले से ही (यानी क्षेत्र में) तैनात होने पर फिर से प्रोग्राम करने की क्षमता शामिल है, और अक्सर बाजार में कम समय और गैर-आवर्ती इंजीनियरिंग लागतों को कम करना शामिल है।विक्रेता FPGA प्रोटोटाइपिंग के माध्यम से एक मध्य सड़क भी ले सकते हैं: FPGAs पर अपने प्रोटोटाइप हार्डवेयर को विकसित करना, लेकिन अपने अंतिम संस्करण को ASIC के रूप में निर्मित करें ताकि डिजाइन के प्रतिबद्ध होने के बाद इसे अब संशोधित नहीं किया जा सके।यह अक्सर नए प्रोसेसर डिजाइन के साथ भी होता है। कुछ FPGAs में आंशिक पुन: कॉन्फ़िगरेशन की क्षमता होती है जो डिवाइस के एक हिस्से को फिर से प्रोग्राम किया जाता है, जबकि अन्य भाग चलते रहते हैं। जटिल प्रोग्रामेबल लॉजिक डिवाइस (CPLDS) और FPGAs के बीच प्राथमिक अंतर वास्तुशिल्प हैं।CPLD में तुलनात्मक रूप से प्रतिबंधात्मक संरचना होती है जिसमें एक या एक से अधिक प्रोग्रामेबल सम-ऑफ-प्रोडक्ट्स लॉजिक एरेज़ होते हैं, जो अपेक्षाकृत कम संख्या में क्लॉक्ड रजिस्टरों को खिलाते हैं।नतीजतन, CPLDs कम लचीले होते हैं, लेकिन अधिक पूर्वानुमानित समय में देरी का लाभ होता है और दूसरी ओर, FPGA आर्किटेक्चर, इंटरकनेक्ट द्वारा हावी हैं। यह उन्हें कहीं अधिक लचीला बनाता है (उन डिजाइनों की सीमा के संदर्भ में जो उन पर कार्यान्वयन के लिए व्यावहारिक हैं), लेकिन अधिक जटिल इलेक्ट्रॉनिक डिजाइन स्वचालन (EDA) सॉफ़्टवेयर के लिए डिजाइन करने के लिए, या अधिक जटिल भी अधिक जटिल है। व्यवहार में, FPGAs और CPLDS के बीच का अंतर अक्सर आकार में से एक होता है क्योंकि FPGAs आमतौर पर CPLDs की तुलना में संसाधनों के मामले में बहुत बड़ा होता है। आमतौर पर केवल FPGAs में अधिक जटिल एम्बेडेड फ़ंक्शन जैसे कि Adders, Multiver, Memory, और Serializer/deserializers होते हैं। एक और सामान्य अंतर यह है कि CPLDs में अपने कॉन्फ़िगरेशन को स्टोर करने के लिए एम्बेडेड फ्लैश मेमोरी होती है जबकि FPGAs को आमतौर पर बाहरी गैर-वाष्पशील मेमोरी (लेकिन हमेशा नहीं) की आवश्यकता होती है। जब एक डिज़ाइन को सरल इंस्टेंट-ऑन की आवश्यकता होती है (लॉजिक पहले से ही पावर-अप पर कॉन्फ़िगर किया गया है) CPLDs को आमतौर पर पसंद किया जाता है। अधिकांश अन्य अनुप्रयोगों के लिए FPGAs आमतौर पर पसंद किए जाते हैं। कभी -कभी CPLDS और FPGAs दोनों का उपयोग एकल सिस्टम डिज़ाइन में किया जाता है। उन डिजाइनों में, CPLDs आम तौर पर गोंद तर्क कार्य करते हैं, और FPGA को बूट करने के साथ -साथ पूर्ण सर्किट बोर्ड के रीसेट और बूट अनुक्रम को नियंत्रित करने के लिए जिम्मेदार होते हैं। इसलिए, एप्लिकेशन के आधार पर एक ही डिज़ाइन में FPGA और CPLDs दोनों का उपयोग करना विवेकपूर्ण हो सकता है।

यह भी देखें

 * Fpga mezzanine कार्ड
 * FPGA प्रोटोटाइपिंग
 * एचडीएल सिमुलेटर की सूची
 * Xilinx fpgas की सूची
 * वेरिलॉग
 * SystemVerilog
 * VHDL
 * हार्डवेयर एक्सिलरेशन

अग्रिम पठन

 * Mencer, Oskar et al. (2020). "The history, status, and future of FPGAs". Communications of the ACM. ACM. Vol. 63, No. 10. doi:10.1145/3410669
 * Mencer, Oskar et al. (2020). "The history, status, and future of FPGAs". Communications of the ACM. ACM. Vol. 63, No. 10. doi:10.1145/3410669
 * Mencer, Oskar et al. (2020). "The history, status, and future of FPGAs". Communications of the ACM. ACM. Vol. 63, No. 10. doi:10.1145/3410669
 * Mencer, Oskar et al. (2020). "The history, status, and future of FPGAs". Communications of the ACM. ACM. Vol. 63, No. 10. doi:10.1145/3410669

बाहरी संबंध


] ]