7 एनएम प्रक्रिया

अर्धचालक निर्माण में, अर्धचालक के लिए अंतर्राष्ट्रीय प्रौद्योगिकीय रोडमैप में 7 एनएम प्रक्रिया को 10 एनएम नोडों के बाद मॉसफेट प्रौद्योगिकीय नोड के रूप में परिभाषित किया गया है। यह फिनफेट (फिन फील्ड-इफेक्ट ट्रांजिस्टर) प्रौद्योगिकीय पर आधारित होती है, जो एक प्रकार की मल्टी गेट मॉसफेट प्रौद्योगिकीय के रूप में होती है।

ताइवान अर्धचालक निर्माण  कंपनी (टीएसएमसी) ने जून 2016 में N7 नामक 7 नैनोमीटर प्रक्रिया का उपयोग करके 256 एमबीटी स्टैटिक रैंडम-एक्सेस मेमोरी (एसआरएएम) चिप्स का उत्पादन प्रारंभ किया था, सैमसंग ने अपने 7 एनएम प्रक्रिया का बड़े पैमाने पर उत्पादन शुरू करने से पहले 2018 में 7LPP डिवाइस के रूप में जाना जाता है। सार्वजनिक बाजार के लिए बनाई गई पहली मुख्यधारा की 7 एनएम मोबाइल प्रोसेसर एप्पल A 12 बायोनिक, एप्पल के सितंबर 2018 में आयोजित किया गया था। चूँकि, हुवावे  ने एप्पल A 12 बायोनिक के पहले अपने 7 एनएम प्रोसेसर की घोषणा की और इस प्रकार 31 अगस्त 2018 को किरिन 980 को एपल A 12 बायोनिक को सार्वजनिक करने के लिए आयोजित किया गया था, लेकिन इसने किरिन 980 से पहले उपभोक्ताओं के लिए बड़े पैमाने पर बाजार का उपयोग किया था। दोनों चिप्स टीएसएमसी द्वारा निर्मित होते है।

2017 में, AMD ने सर्वर और डेटासेंटर के लिए अपने Epyc#Epyc 2 (EPYC 2) प्रोसेसर आयोजित किए, जो TSMC के N7 पर आधारित हैं।{{nbsp}नोड और 64 कोर और 128 धागे तक सुविधा प्रदान करता है। उन्होंने 16 कोर और 32 थ्रेड्स के साथ अपने ज़ेन 2 उपभोक्ता डेस्कटॉप प्रोसेसर भी आयोजित किए। चूंकि, रोम मल्टी-चिप मॉड्यूल (MCM) पर I/O डाई GlobalFoundries|GlobalFoundries' 14 nm (14HP) प्रक्रिया से निर्मित है, जबकि मैटिस का I/O डाई GlobalFoundries' 12 nm (12LP+) प्रक्रिया का उपयोग करता है। Radeon RX 5000 श्रृंखला श्रृंखला भी TSMC की N7 प्रक्रिया पर आधारित है।

चूंकि, कम से कम 1997 के बाद से, विपणन उद्देश्यों के लिए नोड एक व्यावसायिक नाम बन गया है<रेफरी नाम= urlकोई और नैनोमीटर नहीं - EEJournal>{{cite web |last1=Morris |first1=Kevin |date=July 23, 2020 |title=नो मोर नैनोमीटर: यह नए नोड नामकरण का समय है|url= https://www.eejournal.com/article/no-more-nanometers/ |website=Electronic Engineering Journal |access-date=September 17, 2022} जो गेट की लंबाई, मेटल पिच या गेट पिच से किसी भी संबंध के बिना प्रक्रिया प्रौद्योगिकियों की नई पीढ़ी को इंगित करता है। रेफरी> TSMC और सैमसंग की 10 nm (10 LPE) प्रक्रियाएँ ट्रांजिस्टर घनत्व में Intel की 14 nm और 10 nm प्रक्रियाओं के बीच कहीं हैं।

प्रौद्योगिकीय डेमो
2000 के दशक की शुरुआत में शोधकर्ताओं द्वारा पहली बार 7 एनएम स्केल मॉसफेट का प्रदर्शन किया गया था। 2002 में, ब्रूस डोरिस, ओमर डोकुमासी, मीकी इओंग और एंडा मोकुटा सहित एक आईबीएम शोध दल ने एक 6 एनएम सिलिकॉन-पर-इन्सुलेटर (एसओआई) मॉसफेट  तैयार किया।  2003 में, शिगेहरु यामागामी के विज्ञान विभाग द्वारा तैयार किए गए हितोशी वाकाबयाशी द्वारा मूल्य सी की शोध परियोजना। जुलाई 2015 में, आईबीएम ने घोषणा की कि उन्होंने सिलिकॉन जर्मेनियम  प्रक्रिया का उपयोग करके 7 एनएम प्रौद्योगिकीय के साथ पहला कार्यात्मक ट्रांजिस्टर बनाया है। जून 2016 में, TSMC ने अपनी 7nm प्रक्रिया में 256 Mbit स्टैटिक रैंडम-एक्सेस मेमोरी मेमोरी सेल का उत्पादन किया था, 0.027 वर्ग माइक्रोमीटर के सेल क्षेत्र के साथ (550 एफ2) उचित जोखिम उत्पादन उपज के साथ।

अपेक्षित व्यावसायीकरण और प्रौद्योगिकियां
अप्रैल 2016 में, TSMC ने घोषणा की कि 7 एनएम परीक्षण उत्पादन 2017 की पहली छमाही में प्रारंभ हो जाएगा। अप्रैल 2017 में, TSMC ने 7nm (N7FF+) प्रक्रिया का उपयोग करके 256 Mbit SRAM मेमोरी चिप्स का जोखिम उत्पादन प्रारंभ  किया, अत्यधिक पराबैंगनी लिथोग्राफी (ईयूवी) के साथ। TSMC की 7 nm उत्पादन योजना, 2017 की शुरुआत में, इस प्रक्रिया नोड (N7FF) पर प्रारंभ  में गहरी पराबैंगनी (DUV) विसर्जन लिथोग्राफी का उपयोग करने के लिए थी, और Q2 2017 से Q2 2018 तक जोखिम से व्यावसायिक मात्रा निर्माण में संक्रमण। साथ ही, उनकी बाद की पीढ़ी 7 nm (N7FF+) उत्पादन की योजना EUV मल्टीपल पैटर्निंग का उपयोग करने और 2018 और 2019 के बीच जोखिम से वॉल्यूम निर्माण के लिए अनुमानित संक्रमण के लिए बनाई गई है। सितंबर 2016 में, GlobalFoundries ने 2017 की दूसरी छमाही में परीक्षण उत्पादन और 2018 की शुरुआत में जोखिम उत्पादन की घोषणा की, जिसमें परीक्षण चिप्स पहले से ही चल रहे थे। फरवरी 2017 में, इंटेल ने चांडलर, एरिजोना में फैब 42 की घोषणा की, जो 7 एनएम (इंटेल 4) का उपयोग करके माइक्रोप्रोसेसर का उत्पादन करेगा। निर्माण प्रक्रिया, निर्माण कार्यविधि। कंपनी ने इस प्रक्रिया नोड पर फीचर लंबाई के लिए कोई अपेक्षित मान प्रकाशित नहीं किया है।

अप्रैल 2018 में, TSMC ने 7 एनएम (CLN7FF, N7) चिप्स के बड़े पैमाने पर उत्पादन की घोषणा की। जून 2018 में, कंपनी ने बड़े पैमाने पर उत्पादन रैंप अप की घोषणा की।

मई 2018 में, सैमसंग ने इस साल 7 nm (7LPP) चिप्स के उत्पादन की घोषणा की। एएसएमएल होल्डिंग एनवी ईयूवी लिथोग्राफी मशीनों का उनका मुख्य आपूर्तिकर्ता है। अगस्त 2018 में, GlobalFoundries ने लागत का हवाला देते हुए 7 एनएम चिप्स के विकास को रोकने की घोषणा की। 28 अक्टूबर, 2018 को, सैमसंग ने घोषणा की कि उनकी दूसरी पीढ़ी की 7 एनएम प्रक्रिया (7LPP) ने जोखिम उत्पादन में प्रवेश कर लिया है और 2019 में बड़े पैमाने पर उत्पादन में प्रवेश करना चाहिए।

17 जनवरी, 2019 को 2018 की चौथी तिमाही के आय कॉल के लिए, TSMC ने उल्लेख किया कि भिन्न -भिन्न ग्राहकों के पास दूसरी पीढ़ी के 7 एनएम के भिन्न -भिन्न  स्वाद होंगे। 16 अप्रैल, 2019 को, TSMC ने अपनी 6 एनएम प्रक्रिया (CLN6FF, N6) की घोषणा की, जिसके 2021 से बड़े पैमाने पर उत्पादों में आने की उम्मीद है। N6 अपनी N7+ प्रक्रिया में 4 परतों की तुलना में 5 परतों तक EUVL का उपयोग करता है। 28 जुलाई, 2019 को, TSMC ने N7P नामक अपनी दूसरी पीढ़ी की 7 nm प्रक्रिया की घोषणा की, जो उनकी N7 प्रक्रिया की तरह ही DUV-आधारित है। चूंकि N7P मूल 7 nm के साथ पूरी तरह से IP-संगत है, जबकि N7+ (जो EUV का उपयोग करता है) नहीं है, N7+ (जिसे पहले '7 nm+' के रूप में घोषित किया गया था) '7 nm' से भिन्न प्रक्रिया है। N6 ('6 nm'), एक अन्य EUV-आधारित प्रक्रिया है, जिसे N7 के साथ IP-संगतता के साथ TSMC की 5 nm (N5) प्रक्रिया के बाद भी रिलीज़ करने की योजना है। 2019 की पहली तिमाही के आय कॉल में, TSMC ने 2018 की चौथी तिमाही के अपने बयान को दोहराया कि N7+ 2019 में $1 बिलियन TWD से कम राजस्व उत्पन्न करेगा। 5 अक्टूबर, 2019 को, AMD ने अपने Epyc रोडमैप की घोषणा की, जिसमें TSMC की N7+ प्रक्रिया का उपयोग करके निर्मित मिलान चिप्स की विशेषता है। 7 अक्टूबर, 2019 को, TSMC ने घोषणा की कि उन्होंने बाजार में उच्च मात्रा में N7+ उत्पादों की डिलीवरी प्रारंभ कर दी है। 26 जुलाई, 2021 को, इंटेल ने अपने भविष्य के सभी प्रोसेस नोड्स का नाम बदलकर अपने नए निर्माण रोडमैप की घोषणा की। Intel का 10 nm एन्हांस्ड सुपरफ़िन (10ESF), जो मोटे तौर पर TSMC की N7 प्रक्रिया के समतुल्य है, अब Intel 7 के नाम से जाना जाएगा, जबकि उनकी पहले की 7 nm प्रक्रिया को अब Intel 4 कहा जाएगा। इसका मतलब है कि नए 7 एनएम पर आधारित उनका पहला प्रोसेसर 2022 की दूसरी छमाही तक शिपिंग प्रारंभ कर देगा। इंटेल ने पहले घोषणा की थी कि वे 2023 में 7 एनएम प्रोसेसर लॉन्च करेंगे।

प्रौद्योगिकीय व्यावसायीकरण
जून 2018 में, उन्नत माइक्रो डिवाइसेस ने 2018 की दूसरी छमाही में 7 एनएम Radeon वृत्ति जीपीयू लॉन्च करने की घोषणा की। अगस्त 2018 में, कंपनी ने जीपीयू आयोजित करने की पुष्टि की। 21 अगस्त, 2018 को, हुआवेई ने अपने HiSilicon#Kirin 980 SoC को TSMC की 7 nm (N7) प्रक्रिया का उपयोग करके निर्मित अपने हुवावे Mate 20 में उपयोग करने की घोषणा की।

12 सितंबर, 2018 को, Apple Inc. ने TSMC की 7 nm (N7) प्रक्रिया का उपयोग करके निर्मित iPhone XS और iPhone XR में उपयोग की गई अपनी Apple A12 चिप की घोषणा की। A12 प्रोसेसर बड़े पैमाने पर बाजार में उपयोग के लिए पहली 7 एनएम चिप बन गया, जैसा कि यह हुवावे Mate 20 से पहले आयोजित किया गया था।  30 अक्टूबर, 2018 को, Apple ने TSMC की 7 nm (N7) प्रक्रिया का उपयोग करके निर्मित iPad Pro में उपयोग की गई अपनी Apple A12X चिप की घोषणा की। 4 दिसंबर, 2018 को, क्वालकॉम ने कुयल्कोम्म अजगर का चित्र  सिस्टम-ऑन-चिप #स्नैपड्रैगन 855 और 8cx (2019) की अपनी क्वालकॉम स्नैपड्रैगन सूची की घोषणा की, जिसे TSMC की 7 nm (N7) प्रक्रिया का उपयोग करके बनाया गया है। स्नैपड्रैगन 855 की विशेषता वाला पहला सामूहिक उत्पाद Lenovo Z5 Pro GT था, जिसकी घोषणा 18 दिसंबर, 2018 को की गई थी। 29 मई, 2019 को मीडियाटेक ने TSMC 7 nm प्रक्रिया का उपयोग करके निर्मित अपने 5G SoC की घोषणा की। 7 जुलाई, 2019 को, AMD ने आधिकारिक तौर पर TSMC 7 nm प्रक्रिया और Zen 2 माइक्रोआर्किटेक्चर पर आधारित केंद्रीय प्रसंस्करण इकाइयों की अपनी Ryzen 3000 श्रृंखला लॉन्च की।

6 अगस्त, 2019 को, सैमसंग इलेक्ट्रॉनिक्स ने अपने Exynos 9825 SoC की घोषणा की, जो उनकी 7LPP प्रक्रिया का उपयोग करके निर्मित पहली चिप है। Exynos 9825 एक्सट्रीम अल्ट्रावायलेट लिथोग्राफी की विशेषता वाला पहला मास मार्केट चिप है। 6 सितंबर, 2019 को, हुआवेई ने अपने HiSilicon#Kirin 990 4G और 990 5G|HiSilicon Kirin 990 4G और 990 5G SoCs की घोषणा की, जिसे TSMC के N7 और N7+ प्रक्रियाओं का उपयोग करके बनाया गया है। 10 सितंबर, 2019 को, Apple ने TSMC की दूसरी पीढ़ी की N7P प्रक्रिया का उपयोग करके निर्मित iPhone 11 और iPhone 11 Pro में उपयोग की गई Apple A13 चिप की घोषणा की। 2020 की दूसरी तिमाही में TSMC के राजस्व में 7 nm (N7 नोड्स) की हिस्सेदारी 36% रही। 17 अगस्त, 2020 को IBM ने अपने Power10 प्रोसेसर की घोषणा की।

26 जुलाई, 2021 को इंटेल ने घोषणा की कि उनके एल्डर झील (माइक्रोप्रोसेसर)  प्रोसेसर को उनकी नई रीब्रांडेड इंटेल 7 प्रक्रिया का उपयोग करके निर्मित किया जाएगा, जिसे पहले 10 एनएम एन्हांस्ड सुपरफिन के रूप में जाना जाता था। ये प्रोसेसर 2021 की दूसरी छमाही में आयोजित किए जाएंगे। कंपनी ने पहले 7 एनएम की पुष्टि की थी, जिसे अब इंटेल 4 कहा जाता है। उल्का झील नामक माइक्रोप्रोसेसर परिवार को 2023 में आयोजित किया जाएगा।

7 एनएम पैटर्निंग कठिनाइयाँ
7 एनएम फाउंड्री नोड से निम्नलिखित पैटर्निंग प्रौद्योगिकीय में से किसी एक या संयोजन का उपयोग करने की उम्मीद है: एकाधिक पैटर्निंग, एकाधिक पैटर्निंग|स्व-संरेखित पैटर्निंग, और ईयूवीएल। इन प्रौद्योगिकीय में से प्रत्येक महत्वपूर्ण आयाम (सीडी) नियंत्रण के साथ-साथ पैटर्न प्लेसमेंट में महत्वपूर्ण चुनौतियों का सामना करती है, जिसमें सभी निकटतम विशेषताएं शामिल हैं।

पिच विभाजन
पिच स्प्लिटिंग में स्प्लिटिंग फीचर्स शामिल होते हैं जो भिन्न -भिन्न मास्क पर एक साथ बहुत निकट  होते हैं, जो क्रमिक रूप से सामने आते हैं, इसके बाद लिथो-ईच प्रोसेसिंग होती है। भिन्न -भिन्न  एक्सपोज़र के उपयोग के कारण, दो एक्सपोज़र के साथ-साथ भिन्न -भिन्न  एक्सपोज़र के परिणामस्वरूप भिन्न -भिन्न  सीडी के बीच ओवरले त्रुटि का जोखिम हमेशा बना रहता है।

स्पेसर पैटर्निंग
स्पेसर पैटर्निंग में पूर्व-पैटर्न वाली सुविधाओं पर एक परत जमा करना शामिल है, फिर उन सुविधाओं के साइडवॉल पर स्पेसर बनाने के लिए वापस नक़्क़ाशी करना, जिसे मुख्य विशेषताएं कहा जाता है। मुख्य विशेषताओं को हटाने के बाद, अन्तर्निहित परत में खाइयों को परिभाषित करने के लिए स्पेसर्स को एक नक़्क़ाशीदार मुखौटा के रूप में उपयोग किया जाता है। जबकि स्पेसर सीडी नियंत्रण सामान्यतः उत्कृष्ट होता है, ट्रेंच सीडी दो आबादी में से एक में गिर सकती है, जहां एक मुख्य विशेषता स्थित थी या शेष अंतराल में स्थित होने की दो संभावनाएं हैं। इसे 'पिच वॉकिंग' के नाम से जाना जाता है। सामान्यतः  पिच = कोर सीडी + गैप सीडी + 2 * स्पेसर सीडी, लेकिन यह कोर सीडी = गैप सीडी की गारंटी नहीं देता है। गेट या सक्रिय क्षेत्र भिन्न ाव (जैसे, पंख) जैसी एफईओएल सुविधाओं के लिए, ट्रेंच सीडी स्पेसर-परिभाषित सीडी के रूप में महत्वपूर्ण नहीं है, इस स्थितियों में, स्पेसर पैटर्निंग वास्तव में पसंदीदा पैटर्निंग दृष्टिकोण है।

जब स्व-संरेखित चौगुनी पैटर्निंग (SAQP) का उपयोग किया जाता है, तो एक दूसरा स्पेसर होता है जिसका उपयोग किया जाता है, जो पहले वाले को प्रतिस्थापित करता है। इस स्थितियों में, कोर सीडी को कोर सीडी - 2 * 2 स्पेसर सीडी से बदल दिया जाता है, और गैप सीडी को गैप सीडी - 2 * 2 स्पेसर सीडी से बदल दिया जाता है। इस प्रकार, कुछ फीचर आयामों को दूसरे स्पेसर सीडी द्वारा सख्ती से परिभाषित किया जाता है, जबकि शेष फीचर आयामों को कोर सीडी, कोर पिच और पहले और दूसरे स्पेसर सीडी द्वारा परिभाषित किया जाता है। कोर सीडी और कोर पिच को पारंपरिक लिथोग्राफी द्वारा परिभाषित किया गया है, जबकि स्पेसर सीडी लिथोग्राफी से स्वतंत्र हैं। यह वास्तव में पिच विभाजन की तुलना में कम भिन्नता होने की उम्मीद है, जहां एक अतिरिक्त एक्सपोजर सीधे और ओवरले के माध्यम से अपनी स्वयं की सीडी को परिभाषित करता है।

स्पेसर-परिभाषित लाइनों को भी काटने की आवश्यकता होती है। कट स्पॉट एक्सपोजर पर शिफ्ट हो सकते हैं, जिसके परिणामस्वरूप विकृत लाइन समाप्त हो जाती है या आसन्न लाइनों में घुसपैठ हो जाती है।

7 एनएम बीईओएल पैटर्निंग के लिए स्व-संरेखित लिथो-एट-लिथो-ईच (सेल) लागू किया गया है।

ईयूवी लिथोग्राफी
अत्यधिक पराबैंगनी लिथोग्राफी (जिसे ईयूवी या ईयूवीएल के रूप में भी जाना जाता है) पारंपरिक लिथोग्राफी शैली में 20 एनएम से नीचे की सुविधाओं को हल करने में सक्षम है। चूँकि, EUV मास्क की 3D चिंतनशील प्रकृति के परिणामस्वरूप इमेजिंग में नई विसंगतियाँ होती हैं। एक विशेष उपद्रव दो-बार प्रभाव है, जहां समान बार-आकार की सुविधाओं की एक जोड़ी समान रूप से ध्यान केंद्रित नहीं करती है। एक विशेषता अनिवार्य रूप से दूसरे की 'छाया' में है। परिणामस्वरुप , दो विशेषताओं में सामान्यतः भिन्न -भिन्न  सीडी होती हैं जो फोकस के माध्यम से बदलती हैं, और ये विशेषताएं भी फोकस के माध्यम से स्थिति बदलती हैं।   यह प्रभाव वैसा ही हो सकता है जैसा पिच बंटवारे के दौरान हो सकता है। एक संबंधित मुद्दा विभिन्न पिचों की विशेषताओं के बीच सर्वश्रेष्ठ फोकस का अंतर है। EUV में एक बड़ी आबादी में सभी सुविधाओं को मज़बूती से प्रिंट करने में भी समस्याएँ हैं; कुछ संपर्क पूरी तरह से गायब हो सकते हैं या लाइनें ब्रिज हो सकती हैं। इन्हें स्टोकेस्टिक प्रिंटिंग विफलताओं के रूप में जाना जाता है। दोष स्तर लगभग 1K/mm है 2। ईयूवी के लिए टिप-टू-टिप गैप को नियंत्रित करना कठिन है, मुख्यतः रोशनी की कमी के कारण। लाइनों को काटने के लिए एक भिन्न एक्सपोजर को प्राथमिकता दी जाती है।

एआरएफ लेजर वेवलेंथ (193 एनएम) के साथ मनमाने ढंग से पिच किए गए संपर्कों के लिए पर्याप्त फोकस विंडो के लिए 90 एनएम प्रक्रिया नोड के उत्पादन में फेज-शिफ्ट मास्क का उपयोग किया गया है। जबकि यह रिज़ॉल्यूशन एन्हांसमेंट EUV के लिए उपलब्ध नहीं है। 2021 SPIE के EUV लिथोग्राफी कॉन्फ़्रेंस में, TSMC के एक ग्राहक ने बताया कि EUV कॉन्टैक्ट यील्ड की तुलना इमर्शन मल्टीपैटर्निंग यील्ड से की जा सकती है।

पिछले नोड्स के साथ तुलना
इन चुनौतियों के कारण, 7 एनएम लाइन के पिछले सिरे (बीईओएल) में अभूतपूर्व पैटर्निंग कठिनाई उत्पन्न करता है। पिछले उच्च मात्रा, लंबे समय तक रहने वाले फाउंड्री नोड (सैमसंग 10 एनएम, टीएसएमसी 16 एनएम) ने सख्त पिच धातु परतों के लिए पिच विभाजन का उपयोग किया।

साइकिल का समय: विसर्जन बनाम ईयूवी
विसर्जन उपकरण वर्तमान में तेजी से होने के कारण, अधिकांश परतों पर अभी भी मल्टीपैटर्निंग का उपयोग किया जाता है। विसर्जन क्वाड-पैटर्निंग की आवश्यकता वाली परतों पर, EUV द्वारा परत पूर्णता थ्रूपुट तुलनीय है। अन्य परतों पर, मल्टीपैटर्निंग के साथ भी परत को पूरा करने में विसर्जन अधिक उत्पादक होगा।

7 एनएम डिजाइन नियम प्रबंधन मात्रा में उत्पादन
TSMC द्वारा वर्तमान में अपनाई जा रही 7 एनएम धातु पैटर्निंग में सेल की ऊंचाई कम करने के लिए आवश्यकतानुसार एक भिन्न मास्क पर सेल के भीतर कट्स के साथ स्व-संरेखित डबल पैटर्निंग (SADP) लाइनें शामिल हैं। चूँकि, स्व-संरेखित क्वाड पैटर्निंग (SAQP) का उपयोग फिन बनाने के लिए किया जाता है, जो प्रदर्शन का सबसे महत्वपूर्ण कारक है। डिजाइन नियम की जांच भी मल्टी-पैटर्निंग से बचने की अनुमति देती है, और कटौती के लिए पर्याप्त मंजूरी प्रदान करती है कि केवल एक कट मास्क की आवश्यकता होती है।

7 एनएम प्रोसेस नोड्स और प्रोसेस प्रसाद
4 भिन्न -भिन्न निर्माताओं (TSMC, Samsung, अर्धचालक मैन्युफैक्चरिंग इंटरनेशनल कॉर्पोरेशन, Intel) द्वारा प्रक्रिया नोड्स का नामकरण आंशिक रूप से विपणन-संचालित है और चिप पर किसी मापनीय दूरी से सीधे संबंधित नहीं है। –  उदाहरण के लिए, TSMC का 7 एनएम नोड पहले कुछ प्रमुख आयामों में इंटेल के नियोजित प्रथम-पुनरावृत्ति 10 एनएम नोड के समान था, इससे पहले कि इंटेल ने और पुनरावृत्तियों को आयोजित किया, 10nm एन्हांस्ड सुपरफिन में परिणत हुआ, जिसे बाद में विपणन कारणों से इंटेल 7 का नाम दिया गया। चूंकि 7 एनएम पर ईयूवी कार्यान्वयन अभी भी सीमित है, मल्टीपैटर्निंग अभी भी लागत और उपज में एक महत्वपूर्ण भूमिका निभाता है; ईयूवी अतिरिक्त विचार जोड़ता है। अधिकांश महत्वपूर्ण परतों के लिए रिज़ॉल्यूशन अभी भी कई पैटर्निंग द्वारा निर्धारित किया जाता है। उदाहरण के लिए, सैमसंग के 7 एनएम के लिए, यहां तक ​​कि ईयूवी सिंगल-पैटर्न वाली 36 एनएम पिच लेयर्स के साथ भी, 44 एनएम पिच लेयर्स चौगुनी पैटर्न वाली होंगी।

GlobalFoundries की 7 nm 7LP (अग्रणी प्रदर्शन) प्रक्रिया ने घनत्व में 2x स्केलिंग के साथ 40% उच्च प्रदर्शन या 60%+ कम शक्ति की प्रस्तुत की होगी और इसकी 14 nm प्रक्रिया पर 30-45+% कम लागत प्रति डाई की प्रस्तुत कश की होगी। कॉन्टैक्टेड पॉली पिच (CPP) 56 एनएम और न्यूनतम मेटल पिच (एमएमपी) 40 एनएम होती, जिसे सेल्फ-अलाइन्ड डबल पैटर्निंग (एसएडीपी) के साथ तैयार किया जाता। एक 6T SRAM सेल का आकार 0.269 वर्ग माइक्रोन होता। GlobalFoundries ने अंततः 7LP+ नामक एक बेहतर प्रक्रिया में EUV लिथोग्राफी का उपयोग करने की योजना बनाई। GlobalFoundries ने बाद में सभी 7 एनएम और प्रक्रिया विकास से परे बंद कर दिया। इंटेल की नई इंटेल 7 प्रक्रिया, जिसे पहले 10 एनएम एन्हांस्ड सुपरफिन (10ESF) के रूप में जाना जाता था, इसके पिछले 10 एनएम नोड पर आधारित है। नोड में प्रति वाट प्रदर्शन में 10-15% की वृद्धि होगी। इस बीच, उनकी पुरानी 7 एनएम प्रक्रिया, जिसे अब इंटेल 4 कहा जाता है, के 2023 में आयोजित होने की उम्मीद है। इंटेल 4 नोड के बारे में कुछ विवरण सार्वजनिक किए गए हैं, चूंकि इसकी ट्रांजिस्टर घनत्व प्रति वर्ग मिलीमीटर कम से कम 202 मिलियन ट्रांजिस्टर होने का अनुमान लगाया गया है। 2020 तक, इंटेल अपने पोंटे वेक्चियो जीपीयू के उत्पादन को आउटसोर्स करने के स्थितियों में अपनी इंटेल 4 प्रक्रिया के साथ समस्याओं का सामना कर रहा है।

बाहरी संबंध

 * 7 nm lithography process