2 एनएम प्रक्रिया

अर्धचालक निर्माण में, 2 एनएम प्रक्रिया अगला एमओएसएफईटी (मेटल-ऑक्साइड-सेमीकंडक्टर फील्ड-इफेक्ट ट्रांजिस्टर) है जो 3 एनएम प्रक्रिया नोड के बाद मर जाता है। मई 2022 तक, TSMC की 2024 के अंत में जोखिम 2 एनएम उत्पादन और 2025 में बड़े पैमाने पर उत्पादन शुरू करने की योजना है; इंटेल ने 2024 में उत्पादन का अनुमान लगाया और 2025 में दक्षिण कोरियाई चिपमेकर SAMSUNG । शब्द 2 नैनोमीटर या वैकल्पिक रूप से 20 एंग्स्ट्रॉम (इंटेल द्वारा प्रयुक्त शब्द) का ट्रांजिस्टर के किसी भी वास्तविक भौतिक विशेषता (जैसे गेट की लंबाई, धातु की पिच या गेट पिच) से कोई संबंध नहीं है। इंस्टीट्यूट ऑफ़ इलेक्ट्रिकल एंड इलेक्ट्रॉनिक्स इंजीनियर्स (IEEE) द्वारा प्रकाशित उपकरणों और प्रणालियों के लिए अंतर्राष्ट्रीय रोडमैप के 2021 अपडेट में निहित अनुमानों के अनुसार, 2.1 एनएम नोड रेंज लेबल में 45 नैनोमीटर की संपर्क गेट पिच और सबसे कड़ी होने की उम्मीद है। 20 नैनोमीटर की धातु की पिच।

इस प्रकार, सेमीकंडक्टर उद्योग द्वारा ट्रांजिस्टर घनत्व (लघुकरण की एक उच्च डिग्री), बढ़ी हुई गति, और कम बिजली की खपत के मामले में चिप्स की एक नई, बेहतर पीढ़ी को संदर्भित करने के लिए मुख्य रूप से 2 एनएम का उपयोग विपणन शब्द के रूप में किया जाता है। पिछली 3 एनएम नोड पीढ़ी।

पृष्ठभूमि
2018 तक, FinFET के अंतिम प्रतिस्थापन के लिए कई ट्रांजिस्टर आर्किटेक्चर प्रस्तावित किए गए थे, जिनमें से अधिकांश GAAFET की अवधारणा पर आधारित हैं: क्षैतिज और लंबवत नैनोवायर, क्षैतिज नैनोशीट ट्रांजिस्टर (Samsung MBCFET, Intel Nanoribbon), वर्टिकल FET (VFET), पूरक FET (CFET), स्टैक्ड FET, और नेगेटिव-कैपेसिटेंस FET (NC-FET) जो अत्यधिक विभिन्न सामग्रियों का उपयोग करता है। 2018 के अंत में, TSMC के अध्यक्ष मार्क लियू ने भविष्यवाणी की कि चिप स्केलिंग 3 एनएम और 2 एनएम नोड्स तक जारी रहेगी; हालांकि, 2019 तक, अन्य सेमीकंडक्टर विशेषज्ञ इस बारे में अनिर्णीत थे कि 3 एनएम से आगे के नोड व्यवहार्य हो सकते हैं या नहीं। TSMC ने 2019 में 2 nm पर शोध शुरू किया - FinFET से GAAFET ट्रांजिस्टर प्रकार में परिवर्तन की अपेक्षा। जुलाई 2021 में, TSMC को अपना 2 nm प्लांट बनाने के लिए सरकारी मंज़ूरी मिली थी। अगस्त 2020 में इसने सिंचु में 2 एनएम तकनीक के लिए एक आरएंडडी लैब का निर्माण शुरू किया, जिसके 2021 तक आंशिक रूप से चालू होने की उम्मीद है। सितंबर 2020 में TSMC ने इसकी पुष्टि की और कहा कि वह मांग के आधार पर ताइचुंग में भी उत्पादन स्थापित कर सकती है। ताइवान आर्थिक दैनिक  (2020) के अनुसार उम्मीदें 2023 के अंत में उच्च उपज जोखिम उत्पादन के लिए थीं।  Nikkei, Inc. के अनुसार कंपनी को 2023 तक 2 एनएम के लिए उत्पादन उपकरण स्थापित करने की उम्मीद है। इंटेल के 2019 रोडमैप ने क्रमशः 2025 और 2027 के लिए संभावित समतुल्य 3 एनएम और 2 एनएम नोड्स निर्धारित किए, और दिसंबर 2019 में 2029 में 1.4 एनएम उत्पादन की योजना की घोषणा की। 2020 के अंत में, सत्रह यूरोपीय संघ के देशों ने अपने संपूर्ण सेमीकंडक्टर उद्योग को विकसित करने के लिए एक संयुक्त घोषणा पर हस्ताक्षर किए, जिसमें 2 एनएम जितना छोटा प्रोसेस नोड विकसित करना, साथ ही साथ कस्टम प्रोसेसर का डिजाइन और निर्माण करना शामिल है, जिसमें 145 बिलियन यूरो तक की धनराशि आवंटित की गई है। मई 2021 में, आईबीएम ने घोषणा की कि उसने 12 एनएम की गेट लंबाई के साथ तीन सिलिकॉन परत नैनोशीट्स का उपयोग करके 2 एनएम क्लास जीएएएफईटी ट्रांजिस्टर के साथ चिप्स का उत्पादन किया है। जुलाई 2021 में, इंटेल ने 2021 के बाद से अपने प्रोसेस नोड रोडमैप का अनावरण किया। कंपनी ने Intel 20A नामक उनके 2nm प्रोसेस नोड की पुष्टि की, ए का संदर्भ एंगस्ट्रॉम से है, जो 0.1 नैनोमीटर के बराबर इकाई है। उसी समय उन्होंने एक नई प्रक्रिया नोड नामकरण योजना शुरू की जिसने उनके उत्पाद नामों को उनके मुख्य प्रतिस्पर्धियों से समान पदनामों के साथ संरेखित किया। Intel के 20A नोड को FinFET से गेट-ऑल-अराउंड ट्रांजिस्टर (GAAFET) में जाने वाला पहला नोड होने का अनुमान है; Intel के वर्जन का नाम 'RibbonFET' है। उनके 2021 रोडमैप ने 2024 में वॉल्यूम उत्पादन के लिए Intel 20A नोड और 2025 के लिए Intel 18A निर्धारित किया।

अक्टूबर 2021 में, सैमसंग फाउंड्री फोरम 2021 में, सैमसंग ने घोषणा की कि वह 2025 में अपने एमबीसीएफईटी (मल्टी-ब्रिज चैनल एफईटी, सैमसंग का जीएएएफईटी का संस्करण) 2 एनएम प्रक्रिया के साथ बड़े पैमाने पर उत्पादन शुरू करेगा। अप्रैल 2022 में, TSMC ने घोषणा की कि इसकी GAAFET N2 प्रक्रिया प्रौद्योगिकी 2024 के अंत में जोखिम उत्पादन चरण और 2025 में उत्पादन चरण में प्रवेश करेगी। जुलाई 2022 में, TSMC ने घोषणा की कि इसकी N2 प्रोसेस टेक्नोलॉजी में बैकसाइड पावर डिलीवरी की सुविधा होगी और यह iso पावर पर 10–15% उच्च प्रदर्शन या iso प्रदर्शन पर 20–30% कम पावर और 20% से अधिक उच्च ट्रांजिस्टर घनत्व की पेशकश करेगी। N3E की तुलना में। रेफरी>

जुलाई 2022 में, सैमसंग ने कंपनी की आगामी प्रोसेस टेक्नोलॉजी 2GAP (2nm गेट ऑल-अराउंड प्रोडक्शन) के बारे में कई खुलासे किए: बड़े पैमाने पर उत्पादन में 2025 लॉन्च के लिए प्रक्रिया ट्रैक पर बनी हुई है; 3जीएपी में नैनोशीट्स की संख्या 3 से बढ़कर 4 हो जाएगी; कंपनी मेटलाइजेशन के कई सुधारों पर काम करती है, जैसे कि लो-रेसिस्टेंस वियास के लिए सिंगल-ग्रेन मेटल और 2GAP और उससे आगे के लिए डायरेक्ट-एच्च्ड मेटल इंटरकनेक्ट।

अगस्त 2022 में, जापानी कंपनियों के एक संघ ने 2 एनएम चिप्स के निर्माण के लिए तेज़  नामक सरकारी समर्थन के साथ एक नए उद्यम को वित्त पोषित किया। रैपिडस ने आईएमईसी के साथ समझौते पर हस्ताक्षर किए रेफरी> और आईबीएम रेफरी>{{Cite web |title=जापान IBM की थोड़ी सी मदद से 2nm चिप्स का निर्माण करेगा|url=https://www.pcmag.com/news/japan-to-manufacture-2nm-chips-with-a-little-help-from-ibm |date=2022-12-13 |first=Matthew |last=Humphries |website=PCMAG |language=en} दिसंबर 2022 में।

अप्रैल 2023 में, अपने प्रौद्योगिकी संगोष्ठी में, TSMC ने अपने 2nm प्रौद्योगिकी प्लेटफॉर्म की दो और प्रक्रियाओं की शुरुआत की: N2P जिसमें बैकसाइड पावर डिलीवरी और 2026 के लिए निर्धारित और उच्च-प्रदर्शन अनुप्रयोगों के लिए N2X शामिल है। यह भी पता चला कि एआरएम कॉर्टेक्स-ए715 कोर उच्च-प्रदर्शन मानक पुस्तकालय का उपयोग करते हुए एन2 प्रक्रिया पर आधारित है, आईएसओ पावर पर 16.4% गति प्राप्त करता है, आईएसओ गति पर 37.2% बिजली बचाता है, या ~ 10% गति प्राप्त करता है और ~ 20% बचाता है। 3-2 फिन लाइब्रेरी का उपयोग करते हुए N3E पर कोर फैबेड की तुलना में आइसो वोल्टेज (0.8 V) पर एक साथ बिजली। रेफरी नाम = tsmc2023>

2 एनएम से परे
2008 में ब्रिटेन के शोधकर्ताओं ने एक परमाणु मोटा और दस परमाणु चौड़ा ट्रांजिस्टर बनाया था। वे भविष्य की कंप्यूटिंग के आधार के रूप में सिलिकॉन के संभावित विकल्प ग्राफीन से उकेरे गए थे। ग्राफीन कार्बन की चपटी चादरों से मधुकोश व्यवस्था में बनी सामग्री है, और एक प्रमुख दावेदार है। ब्रिटेन के मैनचेस्टर विश्वविद्यालय की एक टीम ने इस समय कुछ सबसे छोटे ट्रांजिस्टर बनाने के लिए इसका इस्तेमाल किया: केवल 1 एनएम के उपकरण जिनमें केवल कुछ कार्बन रिंग होते हैं। 2012 में, एक एकल-परमाणु ट्रांजिस्टर को एक सिलिकॉन सतह (दो काफी बड़े इलेक्ट्रोड के बीच) से जुड़े फास्फोरस परमाणु का उपयोग करके बनाया गया था। इस ट्रांजिस्टर को 180 पीकोमीटर  ट्रांजिस्टर कहा जा सकता है, फॉस्फोरस परमाणु का वैन डेर वाल्स त्रिज्या; हालांकि इसकी सहसंयोजक त्रिज्या सिलिकॉन से बंधी होने की संभावना कम है। इससे छोटे ट्रांजिस्टर बनाने के लिए या तो छोटे परमाणु त्रिज्या वाले तत्वों का उपयोग करना होगा, या उपपरमाण्विक कणों जैसे इलेक्ट्रॉनों या प्रोटॉनों का उपयोग कार्यात्मक ट्रांजिस्टर के रूप में करना होगा।

2016 में लॉरेंस बर्कले राष्ट्रीय प्रयोगशाला  के शोधकर्ताओं ने 1-नैनोमीटर गेट के साथ एक ट्रांजिस्टर बनाया। जुलाई 2021 में, Intel ने 2025 के लिए 18A (1.8 एनएम के बराबर) उत्पादन की योजना बनाई है। Intel के फरवरी 2022 के रोडमैप में कहा गया है कि 18A, Intel 20A की तुलना में प्रति वाट प्रदर्शन में 10% सुधार प्रदान करेगा और 2024 H2 में निर्माण के लिए तैयार हो जाएगा।

दिसंबर 2021 में वर्टिकल-ट्रांसपोर्ट FET (VTFET) सीएमओएस लॉजिक ट्रांजिस्टर डिज़ाइन को वर्टिकल नैनोशीट के साथ सब-45 एनएम गेट पिच पर प्रदर्शित किया गया था। मई 2022 में, IMEC ने एक प्रोसेस टेक्नोलॉजी रोडमैप प्रस्तुत किया, जो नोड परिचय की वर्तमान द्विवार्षिक ताल और 2036 तक दो नोड नामकरण नियम का वर्ग-रूट बढ़ाता है। रोडमैप TSMC के नामकरण के अनुरूप प्रक्रिया नोड A2 (2 एंग्स्ट्रॉम के लिए) के साथ समाप्त होता है। तब तक योजना शुरू की जाएगी। ट्रांजिस्टर संरचनाओं और इंटरकनेक्ट के आयामी स्केलिंग के अलावा, आईमेक द्वारा पूर्वानुमानित नवाचार इस प्रकार हैं:
 * ट्रांजिस्टर आर्किटेक्चर (फोर्कशीट एफईटी, सीएफईटी, सीएफईटी परमाणु (2डी सामग्री) चैनल के साथ);
 * 2023 में ASML होल्डिंग में पूरा होने वाले पहले $400 मिलियन टूल के साथ हाई-NA (0.55) अत्यधिक पराबैंगनी लिथोग्राफी  टूल की तैनाती, और 2025 में Intel को भेजे जाने वाले पहले प्रोडक्शन टूल;
 * मानक सेल ऊंचाई में और कमी (अंततः 4 ट्रैक से कम);
 * बैक-साइड बिजली वितरण, दफन बिजली रेल;
 * नई सामग्री (धातुकरण के लिए रूथेनियम (इंटरकनेक्ट), ग्राफीन, डब्ल्यूएस2 परमाणु चैनल के लिए मोनोलेयर);
 * नई निर्माण तकनीकें (घटाव धातुकरण, प्रत्यक्ष धातु खोदना);
 * इंटरमेटल डाइलेक्ट्रिक की सापेक्ष पारगम्यता को और कम करने के लिए वायु अंतराल और इसलिए, इंटरकनेक्ट कैपेसिटेंस;
 * आईसी डिजाइन नवाचार (2.5डी चिपलेट्स, 3डी इंटरकनेक्ट), अधिक उन्नत ईडीए उपकरण।

सितंबर 2022 में, सैमसंग इलेक्ट्रॉनिक्स ने अपने भविष्य के व्यावसायिक लक्ष्यों को प्रस्तुत किया जिसमें 2027 तक बड़े पैमाने पर 1.4 एनएम का उत्पादन करने का लक्ष्य शामिल है।