क्वाड इन-लाइन पैकेज

माइक्रोइलेक्ट्रॉनिक में, क्वाड इन-लाइन पैकेज (क्यूआईपी या क्यूआईएल), सेमीकंडक्टर पैकेज है जिसमें आयताकार आवास और विद्युत कनेक्टिंग पिन की चार समानांतर पंक्तियां होती हैं। पैकेज छेद के माध्यम से मुद्रित सर्किट बोर्ड (पीसीबी) पर चढ़ाया जा सकता है या सॉकेट में डाला जा सकता है। रॉकवेल इंटरनेशनल ने 1973 में प्रारम्भ किए गए अपने पीपीएस-4 माइक्रोप्रोसेसर परिवार और अन्य माइक्रोप्रोसेसरों और माइक्रोकंट्रोलर्स के लिए कंपित पंक्तियों में गठित 42 लीड के साथ क्यूआईपी का उपयोग किया, जिनमें से कुछ उच्च लीड काउंट के साथ, 1990 के दशक के प्रारम्भ में थे।

क्यूआईपी के दोहरे दोहरी इन-लाइन पैकेज (डीआईपी) के समान आयाम हैं, किन्तु प्रत्येक ओर की लीड वैकल्पिक ज़िगज़ैग कॉन्फ़िगरेशन में मुड़ी हुई है जिससे सोल्डर पैड की चार पंक्तियों को उपयुक्त किया जा सके (डीआईपी के साथ दो के अतिरिक्त किन्तु ज़िग के समान) ज़िग-ज़ैग इन-लाइन पैकेज)। क्यूआईपी डिज़ाइन ने दो कारणों से पैकेज आकार को बढ़ाए बिना सोल्डर पैड के मध्य की दूरी बढ़ा दी।
 * 1) प्रथम इसने अधिक विश्वसनीय  सोल्डरिंग की अनुमति दी। यह आज विचित्र लग सकता है, अब उपयोग में आने वाले अत्यधिक निकट सोल्डर पैड रिक्ति को देखते हुए, किन्तु 1970 के दशक में,QIL के सुनहरे दिनों में, DIP IC पर निकटतम सोल्डर पैड्स को ब्रिज करना कई बार विषय था।
 * 2) QIP ने दो सोल्डर पैड्स के मध्य  ताँबा  ट्रैक चलाने की संभावना भी बढ़ा दी। यह तत्कालीन मानक तरफा एकल परत पीसीबी पर अत्यधिक सरल था।

कुछ क्यूआईपी पैकेज्ड एकीकृत परिपथ  में  ताप सिंकिंग टैब जोड़े गए थे, जैसे कि HA1306W हैं।



इंटेल और 3M ने माइक्रोप्रोसेसर घनत्व और अर्थव्यवस्था को बढ़ावा देने के लिए 1979 में प्रस्तुत किए गए सिरेमिक लेडलेस क्वाड इन-लाइन पैकेज (QUIP) को विकसित किया। सिरैमिक लेडलेस

क्यूयूआईपी पर्वत सतह उपयोग के लिए डिज़ाइन नहीं किया गया है, और इसके लिए सॉकेट की आवश्यकता होती है। इसका उपयोग इंटेल द्वारा इंटेल iAPX 432 माइक्रोप्रोसेसर चिप सेट के लिए किया गया था, और ज़ाइलॉग द्वारा ज़ाइलॉग Z8 सूक्ष्म नियंत्रण के Z8-02 बाहरी-रोम प्रोटोटाइप संस्करण के लिए किया गया था।