यूनिवर्सल अतुल्यकालिक रिसीवर-ट्रांसमीटर

सार्वभौमिक अतुल्यकालिक रिसीवर-ट्रांसमीटर (यूएआरटी ) अतुल्यकालिक धारावाहिक संचार के लिए कंप्यूटर हार्डवेयर उपकरण है जिसमें डेटा प्रारूप और संचार गति को कंफिगर किया जा सकता है। यह डेटा अंश को एक-एक करके भेजता है, कम से कम महत्वपूर्ण से सबसे महत्वपूर्ण, स्टार्ट और स्टॉप बिट्स द्वारा तैयार किया जाता है जिससे कि संचार चैनल द्वारा सटीक समय को नियंत्रित किया जा सकता हैं। इस प्रकार विद्युत संकेतन स्तरों को यूएआरटी के बाहरी ड्राइवर के परिपथ द्वारा नियंत्रित किया जाता है। इस प्रकार सामान्य संकेतो के स्तर आरएस-232, आरएस-485, और रॉ ट्रांजिस्टर-ट्रांजिस्टर लॉजिक सीरियल संकेतिंग हैं लघु डिबगिंग लिंक के लिए प्रारंभिक टेलीटाइपराइटर ने डिजिटल धारा लूप इंटरफ़ेस का उपयोग किया हैं।

यह प्रारंभिक कंप्यूटर संचार उपकरणों में से था, जिसका उपयोग कमांड लाइन इंटरफेस के लिए टेलेटाइपराइटर को जोड़ने के लिए किया जाता था। यह सीरियल लाइन इंटरनेट प्रोटोकॉल के लिए प्रारंभिक हार्डवेयर सिस्टम भी था।

एक यूएआरटी सामान्यतः कंप्यूटर या परिधीय उपकरण आनुक्रमिक द्वार पर सीरियल संचार के लिए उपयोग किया जाने वाला व्यक्ति (या एक) एकीकृत परिपथ (आईसी) होता है या इससे अधिक यूएआरटी बाह्य उपकरणों को सामान्यतः माइक्रो नियंत्रक चिप्स में एकीकृत किया जाता है। इस प्रकार की विशिष्ट यूएआरटी का उपयोग स्थानीय इंटरकनेक्ट नेटवर्क, स्मार्ट कार्ड और सिम कार्ड के लिए किया जाता है।

एक संबंधित उपकरण, सार्वभौमिक तुल्यकालिक और अतुल्यकालिक रिसीवर-ट्रांसमीटर (यूएसएआरटी) भी तुल्यकालिक ऑपरेशन का समर्थन करता है।

सीरियल डेटा प्रसारित करना और प्राप्त करना
सार्वभौमिक अतुल्यकालिक रिसीवर संचार (यूएआरटी) डेटा के बाइट लेता है और व्यक्तिगत बिट्स को अनुक्रमिक प्रारूप में प्रसारित करता है। इस प्रकार संकेतों के गंतव्य पर, दूसरा यूएआरटी बिट्स को पूर्ण बाइट्स में फिर से एकत्रित करता है। प्रत्येक यूएआरटी में शिफ्ट का रजिस्टर होता है, जो इस प्रकार सीरियल और समांतर रूपों के बीच रूपांतरण की मौलिक विधि है। इस प्रकार एकल तार या अन्य माध्यम से डिजिटल सूचना (बिट्स) का सीरियल संचार कई तारों के माध्यम से समानांतर संचार की तुलना में कम खर्चीला है।

यूएआरटी सामान्यतः उपकरणों के विभिन्न मदों के बीच उपयोग किए जाने वाले बाहरी संकेतों को सीधे उत्पन्न या प्राप्त नहीं करता है। इस प्रकार यूएआरटी के तर्क स्तर के संकेतों को बाहरी संकेतिंग स्तरों से परिवर्तित करने के लिए अलग इंटरफ़ेस उपकरणों का उपयोग किया जाता है, जो मानकीकृत वोल्टेज स्तर, धारा स्तर या अन्य संकेत हो सकते हैं।

संचार 3 मोड हो सकता है:
 * सिम्पलेक्स संचार (केवल दिशा में, प्राप्त करने वाले उपकरण के लिए ट्रांसमिटिंग उपकरण पर सूचना वापस भेजने के लिए कोई प्रावधान नहीं है)
 * डुप्लेक्स (दूरसंचार) फुल_डुप्लेक्स (दोनों उपकरण ही समय में भेजते और प्राप्त करते हैं)
 * डुप्लेक्स (दूरसंचार) हाफ_डुप्लेक्स (उपकरण बारी-बारी से संचारण और प्राप्त करते हैं)

डेटा फ़्रेमिंग
यूएआरटी के कार्य करने के लिए निम्नलिखित सेटिंग्स को प्रेषण और प्राप्त करने वाले पक्ष दोनों पर समान होना चाहिए:


 * बॉड दर
 * समता द्वियक
 * डेटा बिट्स का आकार
 * स्टॉप बिट्स साइज
 * प्रवाह नियंत्रण (डेटा)

8 डेटा बिट्स की सबसे आम सेटिंग्स में, कोई समता नहीं और 1 स्टॉप बिट (उर्फ 8N1), प्रोटोकॉल दक्षता 80% है। तुलना करके ईथरनेट फ्रेम 97% तक है।

यूएआरटी के फ्रेम में 5 तत्व होते हैं: निष्क्रिय, कोई डेटा स्थिति उच्च-वोल्टेज या संचालित नहीं है। यह टेलीग्राफी की ऐतिहासिक विरासत है, जिसमें यह दिखाने के लिए कि लाइन और ट्रांसमीटर क्षतिग्रस्त नहीं हैं, लाइन को ऊंचा रखा जाता है।
 * निष्क्रिय (तर्क उच्च (1))
 * प्रारंभ बिट (तर्क कम (0))
 * डेटा बिट्स
 * समता द्वियक
 * क्लोज करना (तर्क उच्च (1))

प्रत्येक करेक्टर को लॉजिक लो स्टार्ट बिट, डेटा बिट्स, संभवतः समता बिट और या अधिक स्टॉप बिट्स के रूप में तैयार किया गया है। अधिकांश अनुप्रयोगों में सबसे कम महत्वपूर्ण डेटा बिट (इस आरेख में बाईं ओर वाला) पहले प्रसारित होता है, अपितु अपवाद हैं (जैसे आईबीएम 2741 प्रिंटिंग टर्मिनल)।

प्रारंभ बिट
प्रारंभ बिट रिसीवर को संकेत देता है कि नया करेक्टर आ रहा है।

डेटा बिट
अगले पांच से नौ बिट, नियोजित कोड सेट के अर्धर पर, करेक्टर का प्रतिनिधित्व करते हैं।

समता बिट
यदि समता बिट का उपयोग किया जाता है, तो इसे सभी डेटा बिट्स के बाद रखा जाता हैं।

समानता बिट यूएआरटी प्राप्त करने के लिए यह बताने की विधि है कि संचार के समय कोई डेटा परिवर्तित हो गया है या नहीं हुआ हैं।

थोड़ा रुकें
अगले या दो बिट सदैव मार्क (तर्क उच्च, अर्ताथ, '1') स्थिति में होते हैं और स्टॉप बिट (एस) कहलाते हैं। वे रिसीवर को संकेत देते हैं कि करेक्टर पूरा हो गया है। चूँकि स्टार्ट बिट लॉजिक लो (0) है और स्टॉप बिट लॉजिक हाई (1) है, करेक्टर के बीच सदैव कम से कम दो गारंटीकृत संकेत परिवर्तन होते हैं।

यदि रेखा करेक्टर समय से अधिक समय तक लॉजिक कम स्थिति में आयोजित की जाती है, तो यह ब्रेक की स्थिति है जिसे यूएआरटी द्वारा पता लगाया जा सकता है।

रिसीवर
यूएआरटी हार्डवेयर के सभी संचालन आंतरिक घड़ी संकेत द्वारा नियंत्रित होते हैं जो डेटा दर के से अधिक पर चलता है, सामान्यतः बिट दर से 8 या 16 गुणा। रिसीवर प्रारंभ बिट के प्रारंभिक विलुप्त होज में, प्रत्येक घड़ी पल्स पर आने वाले संकेत की स्थिति का परीक्षण करता है। यदि स्पष्ट प्रारंभ बिट बिट समय के कम से कम आधे समय तक रहता है, तो यह मान्य है और नए करेक्टर की प्रारंभ का संकेत देता है। यदि नहीं, तो इसे असत्य पल्स माना जाता है और इसकी उपेक्षा कर दी जाती है। इस प्रकार कुछ और समय प्रतीक्षा करने के बाद, लाइन की स्थिति का फिर से प्रमाण लिया जाता है और परिणामी स्तर को शिफ्ट रजिस्टर में विज्ञापित किया जाता है। करेक्टर लंबाई (सामान्यतः 5 से 8 बिट्स) के लिए बिट अवधि की आवश्यक संख्या बीत जाने के बाद, शिफ्ट रजिस्टर की सामग्री (समानांतर फैशन में) प्राप्त प्रणाली को उपलब्ध कराई जाती है। यूएआरटी नया डेटा उपलब्ध होने का संकेत देने वाला फ़्लैग सेट करेगा, और यह अनुरोध करने के लिए कि होस्ट प्रोसेसर प्राप्त डेटा को स्थानांतरित करता है, प्रोसेसर बाधा भी उत्पन्न कर सकता है।

कम्युनिकेटिंग यूएआरटी के पास संचार संकेत के अलावा कोई साझा समय प्रणाली नहीं है। सामान्यतः, यूएआरटी डेटा लाइन के प्रत्येक परिवर्तन पर अपनी आंतरिक घड़ियों को पुन: सिंक्रनाइज़ करते हैं जिन्हें असत्य पल्स नहीं माना जाता है। इस तरीके से समय की जानकारी प्राप्त करते हुए, वे विश्वसनीय रूप से तब प्राप्त करते हैं जब ट्रांसमीटर अपनी गति से थोड़ी अलग गति से भेज रहा होता है। सरलीकृत यूएआरटी ऐसा नहीं करते हैं; इसके अतिरिक्त वे केवल स्टार्ट बिट के गिरने वाले किनारे पर पुन: सिंक्रनाइज़ करते हैं, और फिर प्रत्येक अपेक्षित डेटा बिट के केंद्र को पढ़ते हैं, और यह सिस्टम कार्य करता है यदि ब्रॉडकास्ट डेटा दर पर्याप्त सटीक है जिससे स्टॉप बिट्स को मज़बूती से प्रमाण लेने की अनुमति मिलती है।

यूएआरटी के लिए यह मानक सुविधा है कि वह अगला प्राप्त करते समय सबसे हाल के करेक्टर को संग्रहीत करते हैं। यह डबल बफ़रिंग प्राप्त कंप्यूटर को प्राप्त करेक्टर प्राप्त करने के लिए संपूर्ण करेक्टर संचरण समय देता है। कई यूएआरटीs में रिसीवर शिफ्ट रजिस्टर और होस्ट सिस्टम इंटरफ़ेस के बीच छोटा फर्स्ट-इन, फ़र्स्ट-आउट (फिफो (कंप्यूटिंग और इलेक्ट्रॉनिक्स)) बफर मेमोरी होती है। यह मेजबान प्रोसेसर को यूएआरटी से बाधा को संभालने के लिए और भी अधिक समय देता है और उच्च दरों पर प्राप्त डेटा की हानि को रोकता है।

ट्रांसमीटर
संचार ऑपरेशन सरल है क्योंकि समय को लाइन स्थिति से निर्धारित नहीं करना पड़ता है, न ही यह किसी निश्चित समय अंतराल के लिए बाध्य है। जैसे ही भेजने वाला सिस्टम शिफ्ट रजिस्टर पिछले कैरेक्टर के पूरा होने के पश्चात कैरेक्टर एकत्रित करता है, यूएआरटी स्टार्ट बिट उत्पन्न करता है, डेटा बिट्स की आवश्यक संख्या को लाइन से बाहर कर देता है, समता बिट उत्पन्न करता है और भेजता है (यदि उपयोग किया जाता है) ), और स्टॉप बिट्स भेजता है। चूंकि पूर्ण-द्वैध संचालन के लिए पात्रों को ही समय में भेजने और प्राप्त करने की आवश्यकता होती है, इस प्रकार यूएआरटी संचरित और प्राप्त करेक्टर के लिए दो अलग-अलग परिवर्तित रजिस्टरों का उपयोग करते हैं। उच्च निष्पादन यूएआरटी में ट्रांसमिट फीफो (फर्स्ट इन फर्स्ट आउट) बफर हो सकता है, जिससे सीपीयू या डीएमए नियंत्रक शिफ्ट रजिस्टर में बार में कैरेक्टर एकत्रित करने के अतिरिक्त फीफो में कई अक्षर एकत्रित कर सकते हैं। चूंकि एकल या एकाधिक करेक्टर के प्रसारण में सीपीयू गति के सापेक्ष लंबा समय लग सकता है, इस प्रकार यूएआरटी व्यस्त स्थिति दिखाते हुए फ़्लैग बनाए रखता है जिससे कि होस्ट सिस्टम जान सके कि ट्रांसमिट बफर या शिफ्ट रजिस्टर में कम से कम करेक्टर है या नहीं; अगले करेक्टर के लिए तैयार भी बाधा के साथ संकेतित किया जा सकता है।

आवेदन
यूएआरटी को प्रसारित और प्राप्त करना समान बिट गति, करेक्टर लंबाई, समानता और उचित संचालन के लिए बिट्स को रोकना चाहिए। प्राप्त करने वाला यूएआरटी कुछ बेमेल सेटिंग्स का पता लगा सकता है और मेजबान प्रणाली के लिए फ्रेमिंग त्रुटि फ्लैग बिट सेट कर सकता है; इस प्रकार की असाधारण स्थिति में, प्राप्त करने वाला यूएआरटी कटे-फटे करेक्टर की अनियमित धारा उत्पन्न करेगा और उन्हें होस्ट सिस्टम में स्थानांतरित कर देता हैं।

मॉडेम से जुड़े व्यक्तिगत कंप्यूटरों के साथ उपयोग किए जाने वाले विशिष्ट सीरियल पोर्ट आठ डेटा बिट्स, कोई समता और स्टॉप बिट का उपयोग नहीं करते हैं; इस कॉन्फ़िगरेशन के लिए, प्रति सेकंड ASCII करेक्टर की संख्या 10 से विभाजित बिट दर के बराबर होती है।

कुछ बहुत कम लागत वाले घरेलू कंप्यूटर या अंतः स्थापित प्रणालियाँ यूएआरटी के साथ डिस्पेंस करते हैं और इनपुट पोर्ट की स्थिति का प्रमाण लेने के लिए सेंट्रल प्रोसेसिंग यूनिट का उपयोग करते हैं या सीधे डेटा संचार के लिए आउटपुट पोर्ट में हेरफेर करते हैं। जबकि बहुत अधिक सीपीयू-गहन (चूंकि सीपीयू समय महत्वपूर्ण है), यूएआरटी चिप को इस प्रकार छोड़ा जा सकता है, जिससे धन और स्थान की बचत होती है। इस प्रकार तकनीक को बिट बैंगिग के रूप में जाना जाता है।

इतिहास
कुछ प्रारंभिक इलेक्ट्रिक टेलीग्राफ योजनाओं में अल्फ़ाबेटिक करेक्टर को प्रसारित करने के लिए चर-लंबाई वाली पल्सेस (मोर्स कोड में) और घूर्णन घड़ी तंत्र का उपयोग किया गया था। पहले धारावाहिक संचार उपकरण (निश्चित-लंबाई वाली पल्सेस के साथ) यांत्रिक स्विच (कम्यूटेटर) को घुमा रहे थे। 5, 6, 7, या 8 डेटा बिट्स का उपयोग करते हुए विभिन्न अक्षरों को सांकेतिक अक्षरों में बदलना टेलीप्रिंटर और बाद में कंप्यूटर बाह्य उपकरणों के रूप में साधारण हैं। इस प्रकार टेलेटाइपराइटर ने छोटे कंप्यूटर के लिए उत्कृष्ट सामान्य-उद्देश्य I/O उपकरण बनाया जाता हैं।

डिजिटल उपकरण निगम के गॉर्डन बेल ने पीडीपी-1 से शुरू होने वाले कंप्यूटरों की क्रमादेशित डेटा प्रोसेसर श्रृंखला के लिए पहला यूएआरटी डिजाइन किया, जिसमें लाइन यूनिट नामक पूरे परिपथ बोर्ड पर अधिकार कर लिया गया।

बेल के अनुसार, यूएआरटी का मुख्य नवाचार संकेत को डिजिटल डोमेन में बदलने के लिए इसका प्रमाणकरण (संकेत प्रोसेसिंग) का उपयोग था, जो पिछले परिपथों की तुलना में अधिक विश्वसनीय समय की अनुमति देता है जो मैन्युअल रूप से समायोजित तनाव नापने का यंत्र के साथ एनालॉग टाइमिंग उपकरण का उपयोग करते थे। इस प्रकार वायरिंग, बैकप्लेन और अन्य घटकों की लागत को कम करने के लिए, इन कंप्यूटरों ने हार्डवेयर तारों के अतिरिक्त सॉफ्टवेयर प्रवाह नियंत्रण का भी बीड़ा उठाया हैं।

डीईसी ने अपने स्वयं के उपयोग के लिए प्रारंभिक एकल-चिप यूएआरटी में लाइन यूनिट डिज़ाइन को संघनित किया जाता हैं। पश्चिमी डिजिटल ने इसे 1971 के आसपास पहले व्यापक रूप से उपलब्ध सिंगल-चिप यूएआरटी, WD1402A में विकसित किया था। इस प्रकार यह इंटीग्रेटेड परिपथ|मीडियम-स्केल इंटीग्रेटेड परिपथ का प्रारंभिक उदाहरण था। सिग्नेटिक्स 2650 परिवार से अन्य लोकप्रिय चिप SCN2651 थी।

1980 के दशक के प्रारंभिक यूएआरटी का उदाहरण आईबीएम पर्सनल कंप्यूटर के अतुल्यकालिक संचार एडेप्टर कार्ड में उपयोग किया जाने वाला राष्ट्रीय अर्धचालक 8250 यूएआरटी था। 1990 के दशक में, ऑन-चिप बफ़र्स के साथ नए यूएआरटी विकसित किए गए थे। इसने डेटा हानि के बिना और कंप्यूटर से इस समान के लगातार ध्यान देने की आवश्यकता के बिना उच्च संचरण गति की अनुमति दी गई थी। उदाहरण के लिए, लोकप्रिय नेशनल अर्धचालक 16550 यूएआरटी में 16-बाइट फिफो (कंप्यूटिंग और इलेक्ट्रॉनिक्स) है, और इसने 16C550, 16C650, 16C750, और 16C850 सहित कई रूपों को जन्म दिया हैं।

इस प्रकार के निर्माताओं के अर्धर पर, यूएआरटी कार्यों को करने वाले उपकरणों की पहचान करने के लिए विभिन्न शर्तों का उपयोग किया जाता है। इंटेल ने अपने इंटेल 8251 उपकरण को प्रोग्रामेबल कम्युनिकेशन इंटरफेस कहा है। इस प्रकार एसओएस टेक्नोलाॅजी 6551 को अतुल्यकालिक संचार इंटरफ़ेस एडेप्टर (ACIA) के नाम से जाना जाता था। इस प्रकार सीरियल संचार इंटरफेस (SCI) शब्द का पहली बार उपयोग मोटोरोला में 1975 के आसपास उनके स्टार्ट-स्टॉप अतुल्यकालिक सीरियल इंटरफ़ेस उपकरण को संदर्भित करने के लिए किया गया था, जिसे अन्य लोग यूएआरटी कह रहे थे। इस प्रकार जिलाॅग ने कई जिलाॅग SCC या SCCs का निर्माण किया था।

2000 के दशक की प्रारंभ में, अधिकांश IBM PC संगत कंप्यूटरों ने अपने बाहरी आरएस-232 COM (हार्डवेयर इंटरफ़ेस) को हटा दिया और यूएसबी पोर्ट का उपयोग किया जो डेटा को तेज़ी से भेज सकता है। उन उपयोगकर्ताओं के लिए जिन्हें अभी भी आरएस-232 सीरियल पोर्ट की आवश्यकता है, जो बाहरी यूएसबी एडेप्टर या यूएस बी से यूएआरटी ब्रिज अब सामान्यतः उपयोग किए जाते हैं। वे यूएसबी और यूएआरटी रूपांतरण करने के लिए हार्डवेयर केबल और चिप को संयोजित करते हैं। इस प्रकार सरू अर्धचालक और एफटीडीआई इन चिप्स के दो महत्वपूर्ण वाणिज्यिक आपूर्तिकर्ता हैं। चूंकि इस प्रकार अधिकांश कंप्यूटरों के बाहर उपयोगकर्ताओं के लिए आरएस-232 पोर्ट अब उपलब्ध नहीं हैं, कई आंतरिक प्रोसेसर और माइक्रोप्रोसेसरों ने हार्डवेयर डिजाइनरों को आरएस-232 या आरएस-232 या आरएस- का उपयोग करने वाले अन्य चिप्स या उपकरणों के साथ इंटरफेस करने की क्षमता देने के लिए संचार के लिए 485 यूएआरटी को अपने चिप्स में बनाया है।

संरचना
यूएआरटी में सामान्यतः निम्नलिखित घटक होते हैं:


 * एक घड़ी जनरेटर, सामान्यतः बिट अवधि के बीच में प्रमाण लेने की अनुमति देने के लिए बिट दर का गुणक प्रकट करती हैं
 * इनपुट और आउटपुट शिफ्ट रजिस्टर
 * प्रेषण / नियंत्रण प्राप्त करें
 * नियंत्रण तर्क पढ़ें/लिखें
 * स्वचालित बॉड दर पहचान माप (वैकल्पिक)
 * संचारित/प्राप्त बफ़र्स (वैकल्पिक)
 * सिस्टम डेटा बस बफर (वैकल्पिक)
 * फर्स्ट-इन, फर्स्ट-आउट (फिफो (कंप्यूटिंग और इलेक्ट्रॉनिक्स)) बफर मेमोरी (वैकल्पिक)
 * तीसरे पक्ष के डीएमए नियंत्रक द्वारा आवश्यक संकेत (वैकल्पिक)
 * एकीकृत बस संयुक्त डीएमए नियंत्रक (वैकल्पिक)

ओवररन त्रुटि
ओवररन त्रुटि तब होता है जब रिसीवर उस कैरेक्टर को प्रोसेस नहीं कर पाता है जो अगले आने से पहले आया था। प्राप्त करेक्टर को धारण करने के लिए विभिन्न उपकरणों में अलग-अलग मात्रा में बफर स्थान होता है। इनपुट बफ़र से करेक्टर को निकालने के लिए सीपीयू या डीएमए नियंत्रक को यूएआरटी की सेवा करनी चाहिए। यदि सीपीयू या डीएमए नियंत्रक यूएआरटी को शीघ्रता से सेवा नहीं देता है और बफर भर जाता है, तो ओवररन त्रुटि उत्पन्न होगी और आने वाले करेक्टर विलुप्त कर देंगे।

अंडररन त्रुटि
एक अंडररन त्रुटि तब होती है जब यूएआरटी ट्रांसमीटर ने करेक्टर भेजना पूरा कर लिया है और ट्रांसमिट बफर रिक्त होता है। अतुल्यकालिक मोड में इसे संकेत के रूप में माना जाता है कि कोई त्रुटि के अतिरिक्त प्रेषित होने के लिए कोई डेटा नहीं रहता है, क्योंकि अतिरिक्त स्टॉप बिट्स को जोड़ा जा सकता है। यह त्रुटि संकेत सामान्यतः यूएसएआरटी में पाया जाता है, क्योंकि तुल्यकालिक सिस्टम में अंडररन अधिक गंभीर होता है।

फ़्रेमिंग त्रुटि
एक यूएआरटी फ्रेमिंग त्रुटि का पता लगाएगा जब उसे अपेक्षित स्टॉप बिट समय पर स्टॉप बिट नहीं दिखाई देगा। चूंकि प्रारंभ बिट का उपयोग आने वाले करेक्टर की प्रारंभ की पहचान करने के लिए किया जाता है, इसका समय शेष बिट्स के लिए संदर्भ है। यदि स्टॉप बिट अपेक्षित होने पर डेटा लाइन अपेक्षित स्थिति (उच्च) में नहीं है (डेटा और समता बिट्स की संख्या के अनुसार जिसके लिए यूएआरटी सेट है), यूएआरटी फ़्रेमिंग त्रुटि का संकेत देगा। लाइन पर ब्रेक की स्थिति को भी फ्रेमिंग त्रुटि के रूप में संकेतित किया जाता है।

समता त्रुटि
समता बिट तब होता है जब एक-बिट की संख्या की समता (गणित) समता बिट द्वारा निर्दिष्ट संख्या से असहमत होती है। पारेषण त्रुटियों का पता लगाने के लिए अधिकांशतः समता जाँच का उपयोग किया जाता है। इस प्रकार समता बिट का उपयोग वैकल्पिक है, इसलिए यह त्रुटि केवल तभी होगी जब समता-जांच सक्षम की गई हो।

तोड़ हालत
एक ब्रेक की स्थिति तब होती है जब रिसीवर इनपुट अंतरिक्ष (तर्क कम, अर्ताथ, '0') स्तर पर कुछ अवधि से अधिक समय तक होता है, सामान्यतः, करेक्टर समय से अधिक के लिए। यह अनिवार्य रूप से त्रुटि नहीं है, अपितु रिसीवर को फ्रेमिंग त्रुटि के साथ सभी शून्य-बिट्स के करेक्टर के रूप में दिखाई देता है।

शब्द विराम धारा लूप संकेतिंग से निकला है, जो टेलेटाइपराइटर के लिए उपयोग किया जाने वाला पारंपरिक संकेतिंग था। इस प्रकार धारा परिपथ लाइन की स्पेसिंग कंडीशन को विद्युत धारा के प्रवाह नहीं होने से दर्शाया जाता है, और बिना विद्युत धारा प्रवाह की बहुत लंबी अवधि अधिकांशतः लाइन में ब्रेक या अन्य फॉल्ट के कारण होती है। इस प्रकार कुछ उपकरण ध्यान संकेत के रूप में इसे क्षेत्रीय स्तर के लिए इस करेक्टर से अधिक समय तक प्रसारित करेंगे। इस प्रकार जब संकेतिंग दरें बेमेल होती हैं, तो कोई सार्थक करेक्टर नहीं भेजा जा सकता है, अपितु बेमेल रिसीवर का ध्यान कुछ करने के लिए लंबा ब्रेक संकेत उपयोगी तरीका हो सकता है, जैसे खुद को रीसेट करना इसका प्रमुख उदाहरण हैं। इस प्रकार कई संकेतिंग दरों पर डायल-इन एक्सेस का समर्थन करने के लिए कंप्यूटर सिस्टम संकेतिंग दर को बदलने के अनुरोध के रूप में लंबे ब्रेक स्तर का उपयोग कर सकते हैं। DMX512 प्रोटोकॉल नए पैकेट की प्रारंभ का संकेत देने के लिए ब्रेक स्थिति का उपयोग करता है।

यूएआरटी मॉडल
एक दोहरी यूएआरटी, या Dयूएआरटी, दो यूएआरटी को चिप में जोड़ती है। इसी समान, चौगुनी यूएआरटी या क्यूयूएआरटी, चार यूएआरटी को पैकेज में जोड़ती है, जैसे कि NXP 28L194 इत्यादि। ऑक्टल यूएआरटी या OCTART आठ यूएआरटी को पैकेज में जोड़ता है, जैसे एक्सार कार्पोरेशन XR16L788 या NXP SCC2698 इत्यादि।

मोडम में यूएआरटी
मदरबोर्ड स्लॉट में प्लग करने वाले पर्सनल कंप्यूटर के मोडेम में कार्ड पर यूएआरटी फ़ंक्शन भी सम्मिलित होना चाहिए। इस प्रकार आईबीएम पर्सनल कंप्यूटर के साथ भेजी गई मूल 8250 यूएआरटी चिप में रिसीवर और प्रत्येक ट्रांसमीटर के लिए करेक्टर बफर था, जिसका अर्थ था कि संचार सॉफ़्टवेयर ने 9600 बिट/एस से ऊपर की गति पर खराब प्रदर्शन किया, मुख्य रूप से यदि मल्टीटास्किंग सिस्टम के अनुसार कार्य कर रहा हो या यदि व्यवधान को संभाल रहा हो डिस्क नियंत्रक से की जाती हैं। इस प्रकार हाई-गति मोडेम ने यूएआरटी का उपयोग किया जो मूल चिप के साथ संगत थे अपितु जिसमें अतिरिक्त फीफो बफ़र्स सम्मिलित थे, आने वाले डेटा का जवाब देने के लिए सॉफ़्टवेयर को अतिरिक्त समय देते थे।

उच्च बिट दर पर प्रदर्शन आवश्यकताओं पर नज़र से पता चलता है कि 16-, 32-, 64- या 128-बाइट फिफो क्यों आवश्यकता है। डाॅस सिस्टम के लिए माइक्रोसाॅफ्ट विनिर्देशन के लिए आवश्यक है कि समय में 1 मिलीसेकंड से अधिक के लिए व्यवधान को अक्षम न किया जाता हैं। इस प्रकार कुछ हार्ड डिस्क ड्राइव और वीडियो नियंत्रक इस विनिर्देशन का उल्लंघन करते हैं। इस प्रकार 9600 बिट/एस लगभग हर मिलीसेकंड पर कैरेक्टर डिलीवर करेगा, इसलिए 1-बाइट फिफो डाॅस सिस्टम पर इस दर पर पर्याप्त होना चाहिए जो अधिकतम इंटरप्ट डिसेबल टाइमिंग को पूरा करता हो। इससे ऊपर की दरें पुराने वाले को प्राप्त करने से पहले नया करेक्टर प्राप्त कर सकती हैं, और इस प्रकार के करेक्टर विलुप्त हो जाएगा। इस प्रकार इसे ओवररन त्रुटि के रूप में संदर्भित किया जाता है और इसके परिणामस्वरूप या अधिक करेक्टर विलुप्त हो जाते हैं।

एक 16-बाइट फिफो 16 करेक्टर तक प्राप्त करने की अनुमति देता है, इससे पहले कि कंप्यूटर को रुकावट की सेवा करनी पड़े। यह अधिकतम बिट दर को बढ़ाता है जिसे कंप्यूटर 9600 से 153,000 बिट/सेकंड तक मज़बूती से संसाधित कर सकता है, इस प्रकार यदि इसमें 1 मिलीसेकंड का समय समाप्त हो जाता है। 32-बाइट फिफो अधिकतम दर को 300,000 बिट/सेकंड से अधिक बढ़ा देता है। फिफो होने का दूसरा लाभ यह है कि कंप्यूटर को केवल 8 से 12% सर्विस करनी पड़ती है, क्योंकि स्क्रीन को अपडेट करने या अन्य कार्य करने के लिए अधिक सीपीयू समय की अनुमति देता है। इस प्रकार कंप्यूटर की प्रतिक्रियाओं में भी सुधार होगा।

यह भी देखें

 * स्वचालित बॉड दर का पता लगाना
 * बॉड
 * बिट दर
 * तुल्यकालिक और अतुल्यकालिक संकेतिंग की तुलना
 * क्रिस्टल थरथरानवाला आवृत्तियों
 * मिडी
 * तुल्यकालिक धारावाहिक संचार

अग्रिम पठन

 * Serial Port Complete: COM Ports, यूएसबी Virtual COM Ports, and Ports for Embedded Systems; 2nd Edition; Jan Axelson; Lakeview Research; 380 pages; 2007; ISBN 978-1-931-44806-2.
 * Serial Port Complete: Programming and Circuits for आरएस-232 and आरएस-485 Links and Networks; 1st Edition; Jan Axelson; Lakeview Research; 306 pages; 1998; ISBN 978-0-965-08192-4.
 * Serial port and Microcontrollers: Principles, Circuits, and Source Codes; 1st Edition; Grzegorz Niemirowski; CreateSpace; 414 pages; 2013; ISBN 978-1-481-90897-9.
 * Serial Programming (Wikibook).

बाहरी संबंध

 * FreeBSD Serial and यूएआरटी Tutorial, includes standard signal definitions, history of यूएआरटी ICs, and pinout for commonly used DB25 connector.
 * यूएआरटी Tutorial for Robotics, contains many practical examples.

USART