उत्तरोत्तर आसन्नीकरण ए.डी.सी

एक क्रमिक-अनुमोदन एडीसी एक प्रकार का एनालॉग-टू-डिजिटल कनवर्टर है जो प्रत्येक रूपांतरण के लिए डिजिटल आउटपुट पर अंत पर परिवर्तित करने से पहले सभी संभावित मात्रा में मात्रा में सभी संभावित मात्रा में एक बाइनरी खोज का उपयोग करके एक निरंतर एनालॉग तरंग को असतत डिजिटल प्रतिनिधित्व में परिवर्तित करता है।

एल्गोरिथ्म
क्रमिक-अनुमोदन एनालॉग-टू-डिजिटल कनवर्टर सर्किट में आमतौर पर चार मुख्य उप-उपचर्मक होते हैं:
 * 1) इनपुट वोल्टेज v प्राप्त करने के लिए एक नमूना-और-होल्ड सर्किटin।
 * 2) एक एनालॉग वोल्टेज तुलनित्र जो वी की तुलना करता हैin आंतरिक डिजिटल-टू-एनालॉग कनवर्टर के आउटपुट के लिए | DAC और क्रमिक-अनुमोदन रजिस्टर (SAR) की तुलना की तुलना का परिणाम देता है।
 * 3) एक क्रमिक-अनुमोदन रजिस्टर सबसिर्किट V के अनुमानित डिजिटल कोड की आपूर्ति करने के लिए डिज़ाइन किया गया हैin आंतरिक डीएसी के लिए।
 * 4) एक आंतरिक संदर्भ डीएसी, जो वी के साथ तुलना के लिएref, एसएआर के डिजिटल कोड आउटपुट के बराबर एक एनालॉग वोल्टेज के साथ तुलनित्र की आपूर्ति करता हैin.

क्रमिक सन्निकटन रजिस्टर को आरंभ किया जाता है ताकि सबसे महत्वपूर्ण बिट (एमएसबी) एक डिजिटल के बराबर हो। इस कोड को डीएसी में खिलाया जाता है, जो तब इस डिजिटल कोड के एनालॉग के बराबर की आपूर्ति करता है (वीref/2) नमूना इनपुट वोल्टेज के साथ तुलना के लिए तुलनित्र सर्किट में।यदि यह एनालॉग वोल्टेज v से अधिक हैin, फिर तुलनित्र SAR को इस बिट को रीसेट करने का कारण बनता है;अन्यथा, बिट को 1 के रूप में छोड़ दिया जाता है। फिर अगला बिट 1 पर सेट हो जाता है और एक ही परीक्षण किया जाता है, इस बाइनरी खोज को जारी रखते हुए जब तक कि एसएआर में हर बिट का परीक्षण नहीं किया जाता है।परिणामी कोड नमूना इनपुट वोल्टेज का डिजिटल सन्निकटन है और अंततः रूपांतरण (EOC) के अंत में SAR द्वारा आउटपुट होता है।

गणितीय रूप से, v चलोin = xvref, तो x [−1, & nbsp; 1] में सामान्यीकृत इनपुट वोल्टेज है।उद्देश्य 1/2 की सटीकता के लिए x को डिजिटाइज़ करना हैn।एल्गोरिथ्म निम्नानुसार आगे बढ़ता है:
 * 1) प्रारंभिक सन्निकटन एक्स0 = 0।
 * 2) ith सन्निकटन xi = xi−1 - एस (एक्सi−1 - x)/2i, जहाँ, s (x) साइनम फ़ंक्शन (SGN (x) = +1 X ≥ 0 के लिए, −1 के लिए x <0) है।यह गणितीय प्रेरण का उपयोग करता है कि | xn - x |≤ 1/2n।

जैसा कि उपरोक्त एल्गोरिथ्म में दिखाया गया है, एक एसएआर एडीसी की आवश्यकता है:
 * 1) एक इनपुट वोल्टेज स्रोत vin।
 * 2) एक संदर्भ वोल्टेज स्रोत vref इनपुट को सामान्य करने के लिए।
 * 3) Ith सन्निकटन x को बदलने के लिए एक DACi एक वोल्टेज के लिए।
 * 4) फ़ंक्शन s (x (x) करने के लिए एक तुलनित्रi - x) DAC के वोल्टेज की तुलना इनपुट वोल्टेज के साथ करके।
 * 5) तुलनित्र के आउटपुट को संग्रहीत करने और एक्स लागू करने के लिए एक रजिस्टरi−1 - एस (एक्सi−1 - x)/2मैं।

उदाहरण: एक एनालॉग इनपुट को 10 बिट डिजिटल में परिवर्तित करने के लिए दस चरण, क्रमिक सन्निकटन का उपयोग करते हुए, सभी वोल्टेज के लिए 5 & nbsp; v से 0 & nbsp; v 0.1 & nbsp; v iterations में दिखाए गए हैं। चूंकि संदर्भ वोल्टेज 5 & nbsp; v है, जब इनपुट वोल्टेज भी 5 & nbsp; v, सभी बिट्स सेट हैं। चूंकि वोल्टेज घटकर 4.9 & nbsp; v हो जाता है, केवल कुछ कम से कम महत्वपूर्ण बिट्स को साफ किया जाता है। MSB तब तक सेट रहेगा जब तक कि इनपुट एक आधा संदर्भ वोल्टेज, 2.5 & nbsp; v है।

प्रत्येक बिट को सौंपा गया बाइनरी वेट, एमएसबी के साथ शुरू होता है, 2.5, 1.25, 0.625, 0.3125, 0.15625, 0.078125, 0.0390625, 0.01953125, 0.009765625, 0.0048828125 है। ये सभी 4.9951171875 तक जोड़ते हैं, जिसका अर्थ बाइनरी 11111111111111111111111111 या 5 से कम है।

जब एनालॉग इनपुट की तुलना आंतरिक डीएसी आउटपुट से की जा रही है, तो यह प्रभावी रूप से इन बाइनरी वेट में से प्रत्येक से तुलना की जा रही है, जो 2.5 & nbsp; v से शुरू होती है और या तो इसे रखती है या परिणाम के रूप में इसे साफ करती है। फिर पिछले परिणाम में अगले वजन को जोड़कर, फिर से तुलना करना, और दोहराए जाने तक, जब तक कि सभी बिट्स और उनके वजन की तुलना इनपुट से की गई हो, अंतिम परिणाम, एनालॉग इनपुट का प्रतिनिधित्व करने वाला एक बाइनरी नंबर पाया जाता है।

वेरिएंट

 * काउंटर टाइप ADC: D से कन्वर्टर को आसानी से उलटा फ़ंक्शन A से D रूपांतरण प्रदान करने के लिए चारों ओर घुमाया जा सकता है।सिद्धांत DAC के इनपुट कोड को समायोजित करना है जब तक कि DAC का आउटपुट ± के भीतर नहीं आता है$1/2$ एलएसबी एनालॉग इनपुट के लिए जिसे बाइनरी डिजिटल रूप में परिवर्तित किया जाना है।
 * सर्वो ट्रैकिंग एडीसी: यह एक गिनती एडीसी का एक बेहतर संस्करण है।सर्किट में गिनती की दिशा को नियंत्रित करने वाले तुलनित्र के साथ एक अप-डाउन काउंटर होता है।DAC के एनालॉग आउटपुट की तुलना एनालॉग इनपुट के साथ की जाती है।यदि इनपुट DAC आउटपुट सिग्नल से अधिक है, तो तुलनित्र का आउटपुट उच्च हो जाता है और काउंटर की गिनती होती है।ट्रैकिंग एडीसी को सरल होने का फायदा है।हालांकि, नुकसान, एक नए रूपांतरण मूल्य के रूप में स्थिर करने के लिए आवश्यक समय है, जिस दर पर एनालॉग सिग्नल बदल जाता है, वह सीधे आनुपातिक है।

चार्ज-रिडिस्ट्रिब्यूशन क्रमिक-अनुमोदन ADC
क्रमिक-अनुमोदन एडीसी के सबसे आम कार्यान्वयन में से एक, चार्ज-रेडिस्ट्रिब्यूशन क्रमिक-अनुमोदन एडीसी, एक चार्ज-स्केलिंग डिजिटल-टू-एनालॉग कनवर्टर का उपयोग करता है। डीएसी।चार्ज-स्केलिंग डीएसी में केवल व्यक्तिगत रूप से स्विच किए गए बाइनरी-भारित कैपेसिटर की एक सरणी होती है।सरणी में प्रत्येक संधारित्र पर चार्ज की मात्रा का उपयोग डीएसी के लिए एक तुलनित्र आंतरिक और क्रमिक-अनुमोदन रजिस्टर के साथ संयोजन में उपरोक्त बाइनरी खोज करने के लिए किया जाता है।


 * 1) कैपेसिटर सरणी को पूरी तरह से तुलनित्र, वी के ऑफसेट वोल्टेज के लिए डिस्चार्ज कर दिया गया हैOS।यह कदम स्वचालित ऑफसेट रद्द करने के लिए प्रदान करता है (यानी ऑफसेट वोल्टेज मृत चार्ज के अलावा कुछ भी नहीं दर्शाता है, जिसे कैपेसिटर द्वारा जुगल नहीं किया जा सकता है)।
 * 2) सरणी के भीतर सभी कैपेसिटर इनपुट सिग्नल V पर स्विच किए जाते हैंin।कैपेसिटर के पास अब उनके संबंधित कैपेसिटेंस समय के बराबर एक चार्ज होता है, इनपुट वोल्टेज माइनस उनमें से प्रत्येक पर ऑफसेट वोल्टेज।
 * 3) कैपेसिटर को तब स्विच किया जाता है ताकि इस चार्ज को तुलनित्र इनपुट पर लागू किया जाए, जिससे एक तुलनित्र इनपुट वोल्टेज बनाin।
 * 4) वास्तविक रूपांतरण प्रक्रिया आगे बढ़ती है।सबसे पहले, MSB संधारित्र V पर स्विच किया जाता हैref, जो एडीसी के पूर्ण पैमाने पर सीमा से मेल खाती है।सरणी के बाइनरी-वेटिंग के कारण, MSB संधारित्र बाकी सरणी के साथ 1: 1 चार्ज डिवाइडर बनाता है।इस प्रकार, तुलनित्र के लिए इनपुट वोल्टेज अब −v हैin + वीref/2।इसके बाद, अगर वीin v से अधिक हैref/2, फिर तुलनित्र MSB के रूप में एक डिजिटल 1 को आउटपुट करता है, अन्यथा यह MSB के रूप में एक डिजिटल 0 को आउटपुट करता है।प्रत्येक संधारित्र को उसी तरह से परीक्षण किया जाता है जब तक कि तुलनित्र इनपुट वोल्टेज ऑफसेट वोल्टेज में परिवर्तित नहीं होता है, या कम से कम डीएसी के संकल्प को देखते हुए जितना संभव हो उतना करीब।

गैर-आदर्श एनालॉग सर्किट के साथ उपयोग करें
जब एक एनालॉग सर्किट के रूप में लागू किया जाता है - जहां प्रत्येक क्रमिक बिट का मूल्य पूरी तरह से 2 नहीं हैN (जैसे 1.1, 2.12, 4.05, 8.01, आदि)-एक क्रमिक-अनुमोदन दृष्टिकोण आदर्श मूल्य को आउटपुट नहीं कर सकता है क्योंकि बाइनरी सर्च एल्गोरिथ्म गलत तरीके से हटाता है जो यह मानता है कि अज्ञात इनपुट उन मूल्यों का आधा हिस्सा नहीं है जो अज्ञात इनपुट नहीं कर सकते हैं।होना।वास्तविक और आदर्श प्रदर्शन के बीच के अंतर के आधार पर, अधिकतम त्रुटि आसानी से कई एलएसबी से अधिक हो सकती है, विशेष रूप से वास्तविक और आदर्श 2 के बीच त्रुटि के रूप मेंN एक या अधिक बिट्स के लिए बड़ा हो जाता है।चूंकि वास्तविक इनपुट अज्ञात है, इसलिए यह बहुत महत्वपूर्ण है कि एसएआर एडीसी को लागू करने के लिए उपयोग किए जाने वाले एनालॉग सर्किट की सटीकता आदर्श 2 के बहुत करीब होN मान;अन्यथा, यह एक सर्वश्रेष्ठ मैच खोज की गारंटी नहीं दे सकता है।

यह भी देखें

 * परिमाणीकरण शोर
 * डिज़िटल से एनालॉग कन्वर्टर

अग्रिम पठन

 * CMOS Circuit Design, Layout, and Simulation, 3rd Edition; R. J. Baker; Wiley-IEEE; 1208 pages; 2010; ISBN 978-0-470-88132-3
 * Data Conversion Handbook; Analog Devices; Newnes; 976 pages; 2004; ISBN 978-0750678414

बाहरी संबंध

 * Understanding SAR ADCs: Their Architecture and Comparison with Other ADCs - Maxim
 * Choose the right A/D converter for your application - TI

]