इंटेल कोर (माइक्रोआर्किटेक्चर)

इंटेल कोर माइक्रोआर्किटेक्चर (अस्थायी रूप से आने वाली जनरेशन के माइक्रो-आर्किटेक्चर के रूप में जाना जाता है, और यह मेरोम के रूप में विकसित) 2006 के मध्य में इंटेल द्वारा लॉन्च किया गया था मल्टी-कोर सेंट्रल प्रोसेसिंग यूनिट सूक्ष्मवास्तुकला है। यह योना (माइक्रोप्रोसेसर) की तुलना में प्रमुख विकास होता है, जो पी6 (माइक्रोआर्किटेक्चर) का पूर्व संस्करण है जो 1995 में पेंटियम प्रो के साथ प्रारंभ हुआ था। इसने नेटबर्स्ट माइक्रोआर्किटेक्चर को भी प्रतिस्थापित कर दिया था, जो उच्च क्लॉक रेट के लिए डिज़ाइन की गई अकुशल पाइपलाइन (कंप्यूटिंग) के कारण उच्च विद्युत की खपत और ऊर्जा की तीव्रता से ग्रस्त था। 2004 के प्रारंभ में नेटबर्स्ट (प्रेस्कॉट) के नए संस्करण को प्रतिस्पर्धी प्रदर्शन के लिए आवश्यक क्लॉक तक पहुंचने के लिए बहुत उच्च शक्ति की आवश्यकता थी, जिससे यह मल्टी-कोर प्रोसेसर डुअल/मल्टी-कोर सीपीयू में परिवर्तन के लिए अनुपयुक्त हो गया था। 7 मई 2004 को इंटेल ने अगले नेटबर्स्ट, तेजस और जयहॉक को अस्वीकृत करने की पुष्टि की हैं। इंटेल 2001 से पेंटियम एम का 64-बिट विकास मेरोम विकसित कर रहा था, और डेस्कटॉप कंप्यूटर और सर्वर में नेटबर्स्ट की स्थान लेते हुए इसे सभी मार्केट क्षेत्रों में विस्तारित करने का निर्णय लिया हैं। इसे पेंटियम एम से छोटी और कुशल पाइपलाइन का विकल्प उत्तराधिकार में मिला है, जो नेटबर्स्ट की उच्च क्लॉक तक नहीं पहुंचने के अतिरिक्त उत्तम प्रदर्शन प्रदान करता है।

इस आर्किटेक्चर का उपयोग करने वाले पूर्व प्रोसेसर का कोड-नाम 'मेरोम (माइक्रोप्रोसेसर)', 'कॉनरो (माइक्रोप्रोसेसर)', और 'वुडक्रेस्ट (माइक्रोप्रोसेसर)' था; मेरोम मोबाइल कंप्यूटिंग के लिए है, कॉनरो डेस्कटॉप सिस्टम के लिए है, और वुडक्रेस्ट सर्वर और वर्कस्टेशन के लिए उपयोग किया जाता है। वास्तुशिल्प रूप से समान होते हुए भी, तीन प्रोसेसर लाइनें उपयोग किए गए सॉकेट, बस की गति और विद्युत की खपत में भिन्न होती हैं। पूर्व कोर-आधारित डेस्कटॉप और मोबाइल प्रोसेसर को इंटेल कोर 2 ब्रांड दिया गया था,इसके पश्चात् इसमें निचले स्तर के [[पेंटियम डुअल-कोर]], पेंटियम और सेलेरोन ब्रांडों तक इसका विस्तार किया गया; जबकि सर्वर और वर्कस्टेशन कोर-आधारित प्रोसेसर को जिऑन ब्रांड किया गया था।

सुविधाएँ
पेंटियम 4 और पेंटियम डी-ब्रांडेड सीपीयू के पूर्ववर्ती नेटबर्स्ट माइक्रोआर्किटेक्चर की तुलना में कोर माइक्रोआर्किटेक्चर कम क्लॉक रेटो पर परिवर्तित किया और उपलब्ध क्लॉक साइकल्स और शक्ति दोनों के उपयोग में सुधार हुआ। कोर माइक्रोआर्किटेक्चर अधिक कुशल डिकोडिंग चरण, निष्पादन इकाइयां, सीपीयू कैश और बस (कंप्यूटिंग) प्रदान करता है, जिससे उनकी प्रसंस्करण क्षमता में वृद्धि करते हुए कोर 2-ब्रांडेड सीपीयू की विद्युत ऊर्जा खपत कम हो जाती है। इंटेल के सीपीयू में क्लॉक रेट, आर्किटेक्चर और सेमीकंडक्टर प्रक्रिया के अनुसार विद्युत की खपत में व्यापक रूप से भिन्नता है, जैसा कि सीपीयू पावर अपव्यय तालिकाओं में दिखाया गया है।

पिछले नेटबर्स्ट सीपीयू की तरह, कोर आधारित प्रोसेसर में अनेक कोर और हार्डवेयर वर्चुअलाइजेशन समर्थन (इंटेल वीटी-एक्स के रूप में विपणन), और इंटेल 64 और स्स्स्स्स्स्स्स 3 की सुविधा है। चूँकि, कोर-आधारित प्रोसेसर में पेंटियम 4 प्रोसेसर की प्रकार हाइपर थ्रेडिंग तकनीक नहीं होती है। ऐसा इसलिए है क्योंकि कोर माइक्रोआर्किटेक्चर पेंटियम प्रो, II, III और एम द्वारा उपयोग किए जाने वाले पी6 (माइक्रोआर्किटेक्चर) पर आधारित है।

64 केबी एल1 कैश/कोर (32 केबी एल1 डेटा + 32 केबी एल1 निर्देश) पर कोर माइक्रोआर्किटेक्चर का एल1 कैश पेंटियम एम जितना बड़ा है, पेंटियम II/III पर 32 केबी (16 केबी एल1 डेटा + 16 केबी) से अधिक है। एल1 निर्देश)। उपभोक्ता संस्करण में पेंटियम 4 एक्सट्रीम संस्करण के गैलेटिन कोर की प्रकार एल3 कैश का भी अभाव है, चूँकि यह विशेष रूप से कोर-आधारित ज़ीऑन के उच्च-अंत संस्करणों में उपस्थित है।एल3 कैश और हाइपर-थ्रेडिंग दोनों को नेहलेम माइक्रोआर्किटेक्चर में उपभोक्ता लाइन में फिर से प्रस्तुत किया गया था।

प्रौद्योगिकी
जबकि कोर माइक्रोआर्किटेक्चर प्रमुख वास्तुशिल्प संशोधन है, यह इंटेल इज़राइल द्वारा डिजाइन किए गए पेंटियम एम प्रोसेसर वर्ग पर आधारित है। कोर/पेन्रीन (माइक्रोआर्किटेक्चर) की पाइपलाइन (कंप्यूटिंग) 14 चरण लंबी है - पेंटियम 4 या प्रेस्कॉट के अर्ध से भी कम हैं। पेन्रीन के उत्तराधिकारी नेहलेम (माइक्रोआर्किटेक्चर) में कोर/पेन्रीन की तुलना में दो चक्र अधिक शाखा त्रुटि पूर्वानुमान का पेनल्टी है। पी6 (माइक्रोआर्किटेक्चर), पेंटियम एम (माइक्रोआर्किटेक्चर) और नेटबर्स्ट माइक्रोआर्किटेक्चर की 3 आई पीसी क्षमता की तुलना में कोर आदर्श रूप से प्रति चक्र 4 निर्देश (आई पीसी) निष्पादन दर को बनाए रख सकता है। नया आर्किटेक्चर डुअल कोर डिज़ाइन है जिसमें प्रति वाट अधिकतम प्रदर्शन और उत्तम स्केलेबिलिटी के लिए साझा एल2कैश इंजीनियर किया गया है।

डिज़ाइन में सम्मिलित नवीन तकनीक मैक्रो-ऑप्स फ़्यूज़न है, जो दो एक्स86 निर्देशों को एकल माइक्रो आपरेशन में जोड़ती है। उदाहरण के लिए, तुलना जैसा सामान्य कोड अनुक्रम जिसके पश्चात् सशर्त जम्प लगाई जाती है, तब एकल माइक्रो-ऑप बन जाएगा। चूँकि, यह तकनीक 64-बिट मोड में कार्य नहीं करती है।

कोर अज्ञात पतों के साथ मेमोरी डिसएम्बिगेशन या रॉ निर्भरता उल्लंघनों को चिंतन रूप से निष्पादित कर सकता है।

अन्य नवीन प्रौद्योगिकियों में सभी 128-बिट एसएसई निर्देशों का 1 चक्र थ्रूपुट (2 चक्र पूर्व) और नया विद्युत बचत डिज़ाइन सम्मिलित है। सभी घटक न्यूनतम गति पर चलेंगे, और आवश्यकतानुसार गति को गतिशील रूप से बढ़ाएंगे (एएमडी की कूल'एन'क्विट पावर-सेविंग तकनीक के समान, और पूर्व के मोबाइल प्रोसेसर से इंटेल की अपनी स्पीडस्टेप तकनीक के समान) होती हैं। यह चिप को कम ऊर्जा उत्पन्न करने और विद्युत का उपयोग कम करने की अनुमति देता है।

अधिकांश वुडक्रेस्ट सीपीयू के लिए, सामने की ओर बस (एफएसबी) 1333 एमटी/सेकेंड पर चलती है; चूँकि, निचले स्तर के 1.60 और 1.86 गीगा वेरिएंट के लिए इसे घटाकर 1066 एमटी/एस कर दिया गया है। मेरोम मोबाइल वेरिएंट के- प्रारंभ में 667 एमटी/एस के एफएसबी पर चलाने का लक्ष्य रखा गया था, जबकि 800 एमटी/एस एफएसबी का समर्थन करने वाले मेरोम की दूसरी लहर को मई 2007 में भिन्न सॉकेट के साथ सांता रोजा प्लेटफॉर्म के भाग के रूप में प्रस्तुत किया गया था। डेस्कटॉप -ओरिएंटेड कॉनरो ने 800 एमटी/एस या 1066 एमटी/एस की एफएसबी वाले मॉडल के साथ प्रारंभ की और 1333 एमटी/एस लाइन को आधिकारिक तौर पर 22 जुलाई 2007 को लॉन्च किया गया।

इन प्रोसेसरों का विद्युत उपयोग बहुत कम है: औसत ऊर्जा उपयोग अल्ट्रा लो वोल्टेज वेरिएंट में 1-2 वाट रेंज में होना चाहिए, कॉनरो और अधिकांश वुडक्रेस्ट के लिए 65 वाट की थर्मल डिज़ाइन पावर (टीडीपी), 3.0 के लिए 80 वाट के साथ होता हैं। गीगावुडक्रेस्ट, और लो-वोल्टेज वुडक्रेस्ट के लिए 40 या 35 वॉट की होती हैं। इसकी तुलना में, 2.2 गीगा एएमडी ओपर्टन 875एचई प्रोसेसर 55 वाट की खपत करता है, जबकि ऊर्जा कुशल सॉकेट एएम2 लाइन 35 वाट थर्मल लिफाफे में फिट होती है (एक भिन्न विधि से निर्दिष्ट इसलिए सीधे तुलनीय नहीं है)। मेरोम, मोबाइल संस्करण, मानक संस्करणों के लिए 35 वाट टीडीपी और अल्ट्रा लो वोल्टेज (यूएलवी) संस्करणों के लिए 5 वाट टीडीपी पर सूचीबद्ध है।

पूर्व, इंटेल ने घोषणा की थी कि वह अब कच्चे प्रदर्शन के अतिरिक्त विद्युत दक्षता पर ध्यान केंद्रित करेगा। चूँकि, 2006 के वसंत में इंटेल डेवलपर फोरम (आईडीएफ) में, इंटेल ने दोनों का विज्ञापन किया। कुछ प्रॉमिस किए गए नंबर थे:
 * समान शक्ति स्तर पर मेरोम के लिए 20% अधिक प्रदर्शन; कोर डुओ की तुलना में
 * 40% कम विद्युत पर कॉनरो के लिए 40% अधिक प्रदर्शन; पेंटियम डी की तुलना में
 * 35% कम विद्युत पर वुडक्रेस्ट के लिए 80% अधिक प्रदर्शन; मूल ज़ीऑन या डुअल-कोर ज़ीऑन|डुअल-कोर ज़ीऑन की तुलना में

प्रोसेसर कोर
कोर माइक्रोआर्किटेक्चर के प्रोसेसर को कोर की संख्या, कैश आकार और सॉकेट के आधार पर वर्गीकृत किया जा सकता है; इनमें से प्रत्येक संयोजन का अद्वितीय कोड नाम और उत्पाद कोड होता है जिसका उपयोग अनेक ब्रांडों में किया जाता है। उदाहरण के लिए, उत्पाद कोड 80557 के साथ कोड नाम ऑलेंडेल में दो कोर, 2 एमबी एल2 कैश है और डेस्कटॉप सॉकेट 775 का उपयोग करता है, किन्तु इसे सेलेरॉन, पेंटियम, कोर 2 और ज़ीऑन के रूप में विपणन किया गया है, जिनमें से प्रत्येक में भिन्न-भिन्न सुविधाओं के सेट सक्षम हैं। अधिकांश मोबाइल और डेस्कटॉप प्रोसेसर दो वेरिएंट में आते हैं जो एल2 कैश के आकार में भिन्न होते हैं, किन्तु किसी उत्पाद में एल2 कैश की विशिष्ट मात्रा को उत्पादन समय पर भागों को अक्षम करके भी कम किया जा सकता है। टाइगर्टन डुअल-कोर और सभी क्वाड-कोर प्रोसेसर को छोड़कर - दो डाई को मिलाने वाले मल्टी-चिप मॉड्यूल हैं। 65 एनएम प्रोसेसर के लिए, ही उत्पाद कोड को भिन्न-भिन्न डाई वाले प्रोसेसर द्वारा साझा किया जा सकता है, किन्तु किसका उपयोग किया जाता है, इसके बारे में विशिष्ट सूचना स्टेपिंग से प्राप्त की जा सकती है।

कॉनरो/मेरोम (65 एनएम)
मूल कोर 2 प्रोसेसर उसी डाई पर आधारित हैं जिन्हें सीपीयूआईडी फैमिली 6 मॉडल 15 के रूप में पहचाना जा सकता है। उनके कॉन्फ़िगरेशन और पैकेजिंग के आधार पर, उनके कोड नाम कॉनरो (एलजीए 775, 4 एमबी एल 2 कैश), ऑलेंडेल (एलजीए 775, 2) हैं एमबी एल2 कैश), मेरोम (सॉकेट एम, 4 एमबी एल2 कैश) और केंट्सफील्ड (मल्टी-चिप मॉड्यूल, एलजीए 775, 2एक्स4एमबी एल2 कैश) हैं। सीमित सुविधाओं वाले मेरोम और ऑलेंडेल प्रोसेसर पेंटियम डुअल कोर और सेलेरॉन प्रोसेसर में हैं, जबकि कॉनरो, ऑलेंडेल और केंट्सफील्ड भी ज़ीऑन प्रोसेसर के रूप में विक्रय जाते हैं।

इस मॉडल पर आधारित प्रोसेसर के लिए अतिरिक्त कोड नाम जिऑन या 5100-सीरीज़ वुडक्रेस्ट (एलजीए 771, 4 एमबी एल2कैश), जिऑन या 5300-सीरीज़ क्लोवरटाउन (एमCएम, एलजीए 771, 2×4एमबी एल2कैश) और जिऑन या 7300-सीरीज़ हैं। टाइगर्टन (एमसीएम, सॉकेट 604, 2×4एमबी एल2 कैशे), इन सभी का विपणन केवल ज़ीऑन ब्रांड के अनुसार किया जाता है।

कॉनरो-एल/मेरोम-एल
कॉनरो-एल और मेरोम-एल प्रोसेसर कॉनरो और मेरोम के समान कोर पर आधारित हैं, किन्तु इसमें केवल कोर और 1 एमबी एल2 कैश होता है, जो प्रदर्शन की कीमत पर प्रोसेसर की उत्पादन निवेश और विद्युत की खपत को अधिक कम कर देता है। दोहरे कोर संस्करण. इसका उपयोग केवल अल्ट्रा-लो वोल्टेज कोर 2 सोलो यू2एक्सएक्सएक्स और सेलेरॉन प्रोसेसर में किया जाता है और इसे सीपीयूआईडी वर्ग 6 मॉडल 22 के रूप में पहचाना जाता है।

पेन्रीन/वुल्फडेल (45 एनएम)
इंटेल के इंटेल टिक-टॉक | टिक-टॉक चक्र में, 2007/2008 टिक सीपीयूआईडी मॉडल 23 के रूप में कोर माइक्रोआर्किटेक्चर को 45 नैनोमीटर तक छोटा कर दिया गया था। कोर 2 प्रोसेसर में, इसका उपयोग कोड नाम पेन्रीन (सॉकेट पी) के साथ किया जाता है। वोल्फडेल (एलजीए 775) और यॉर्कफील्ड (एमसीएम, एलजीए 775), जिनमें से कुछ सेलेरॉन, पेंटियम और ज़ीऑन प्रोसेसर के रूप में भी विक्रय जाते हैं। जिऑन ब्रांड में, जिऑन या 5200-श्रृंखला वोल्फडेल-डी पी हैं |वोल्फडेल-डी पी और जिऑन या 5400-श्रृंखला हार्परटाउन कोड नाम दो या चार सक्रिय वोल्फडेल कोर के साथ एलजीए 771 आधारित एमCएमके लिए उपयोग किए जाते हैं।

वास्तुकला की दृष्टि से, 45 एनएम कोर 2 प्रोसेसर में एसएसई4.1 और नया डिवाइड/शफल इंजन है।

चिप्स दो आकारों में आते हैं, 6 एमबी और 3 एमबी एल2 कैश के साथ होते हैं। लघु संस्करण को सामान्यता क्रमशः पेन्रीन-3एम और वोल्फडेल-3एम और यॉर्कफील्ड-6एम कहा जाता है। पेन्रीन का सिंगल-कोर संस्करण, जिसे यहां पेन्रीन-एल के रूप में सूचीबद्ध किया गया है, मेरोम-एल की प्रकार भिन्न मॉडल नहीं है, किंतु केवल सक्रिय कोर के साथ पेन्रीन-3एम मॉडल का संस्करण है।

डनिंगटन
ज़ीऑन "डनिंगटन" प्रोसेसर (सीपीयूआईडी फ़ैमिली 6, मॉडल 29) वोल्फडेल से समीपता से संबंधित है, किन्तु यह छह कोर और एक ऑन-चिप एल3 कैश के साथ आता है और यह सॉकेट 604 वाले सर्वर के लिए डिज़ाइन किया गया है, इसलिए इसे केवल ज़ीऑन के रूप में विपणन किया जाता है, न ही कोर 2. के रूप में उपयोग किया जाता हैं।

प्रारंभिक प्रयास
कोर माइक्रोआर्किटेक्चर अनेक स्टेपिंग स्तरों (स्टेपिंग्स) का उपयोग करता है, जो पिछले माइक्रोआर्किटेक्चर के विपरीत, वृद्धिशील सुधार और कैश आकार और कम पावर मोड जैसी सुविधाओं के विभिन्न सेटों का प्रतिनिधित्व करता है। इनमें से अधिकांश स्टेपिंग उठाने का स्तर उपयोग ब्रांडों में किया जाता है, सामान्यता कुछ सुविधाओं को अक्षम करके और लो-एंड चिप्स पर क्लॉक की आवृत्तियों को सीमित करके इसका उपयोग किया जाता हैं।

कम कैश आकार वाले स्टेपिंग भिन्न नामकरण योजना का उपयोग करते हैं, जिसका अर्थ है कि रिलीज़ अब वर्णमाला क्रम में नहीं हैं। अतिरिक्त स्टेपिंग का उपयोग आंतरिक और इंजीनियरिंग प्रतिरूप में किया गया है, किन्तु यह तालिकाओं में असूचीबद्ध हैं।

अनेक हाई-एंड कोर 2 और ज़ीऑन प्रोसेसर बड़े कैश आकार या दो से अधिक कोर प्राप्त करने के लिए दो चिप्स के मल्टी-चिप मॉड्यूल का उपयोग करते हैं।

65 एनएम प्रक्रिया का उपयोग कर स्टेपिंग
प्रारंभिक ईएस/क्यूएस बी0 (सीपीयूआईडी 6F4h), बी1 (6F5h) और ई0 (6F9h) चरण हैं:।

मॉडल 15 (सीपीयूआईडी 06एफएक्स) प्रोसेसर के स्टेपिंग बी2/बी3, ई1, और जी0 4 एमबी एल2 कैश के साथ मानक मेरोम/कॉनरो डाई के विकासवादी चरण हैं, अल्पकालिक ई1 स्टेपिंग का उपयोग केवल मोबाइल प्रोसेसर में किया जाता है। स्टेपिंग एल2 और एम0 केवल 2 एमबी एल2 कैश के साथ कॉनरो (माइक्रोप्रोसेसर) या एलेंडेल चिप्स हैं, जो लो-एंड प्रोसेसर के लिए उत्पादन निवेश और विद्युत की खपत को कम करते हैं।

जी0 और एम0 चरण सी1ई स्थिति में निष्क्रिय विद्युत की खपत में सुधार करते हैं और डेस्कटॉप प्रोसेसर में सी2ई स्थिति जोड़ते हैं। मोबाइल प्रोसेसर में, जो सभी सी4 निष्क्रिय अवस्थाओं के माध्यम से सी1 का समर्थन करते हैं, स्टेपिंग ई1, जी0 और एम0 सॉकेट पी के साथ मोबाइल इंटेल 965 एक्सप्रेस (सेंट्रिनो या सांता रोजा प्लेटफॉर्म (2007)) प्लेटफॉर्म के लिए समर्थन जोड़ते हैं, जबकि पूर्व वाले बी2 और एल2स्टेपिंग केवल सॉकेट एम आधारित मोबाइल इंटेल 945 एक्सप्रेस (सेंट्रिनो या नापा प्लेटफॉर्म (2006)) प्लेटफॉर्म के लिए दिखाई देते हैं।

मॉडल 22 स्टेपिंग ए1 (सीपीयूआईडी 10661h) महत्वपूर्ण डिज़ाइन परिवर्तन को दर्शाता है, जिसमें केवल कोर और 1 एमबी एल2 कैश है जो निम्न-अंत के लिए विद्युत की खपत और विनिर्माण निवेश को कम करता है। पूर्व के चरणों की अनुसार, ए1 का उपयोग मोबाइल इंटेल 965 एक्सप्रेस प्लेटफ़ॉर्म के साथ नहीं किया जाता है।

स्टेपिंग जी0, एम0 और ए1 ने 2008 में अधिकतर सभी पूर्व स्टेपिंग को परिवर्तित कर दिया हैं। 2009 में, मूल स्टेपिंग बी2 को परिवर्तन के लिए नया स्टेपिंग जी2 प्रस्तुत किया गया था।

45 एनएम प्रक्रिया का उपयोग करते हुए स्टेपिंग
मॉडल 23 (सीपीयूआईडी 01067 एक्सएच) में, इंटेल ने ही समय में पूर्ण (6 एमबी) और कम (3 एमबी) एल2 कैश के साथ विपणन प्रारंभ किया, और उन्हें समान सीपीयू मान भी दिए। सभी चरणों में नए एसएसई4|एसएसई4.1 निर्देश हैं। स्टेपिंग सी1/एम1 विशेष रूप से क्वाड कोर प्रोसेसर के लिए सी0/एम0 का बग फिक्स संस्करण था और केवल उन्हीं में उपयोग किया जाता था। स्टेपिंग ई0/आर0 दो नए निर्देश (एक्ससेव/एक्सआरएसस्टोर) को जोड़ता है और सभी पूर्व स्टेपिंग्स को परिवर्तित कर देता है।

मोबाइल प्रोसेसर में, स्टेपिंग सी0/एम0 का उपयोग केवल इंटेल मोबाइल 965 एक्सप्रेस (सेंट्रिनो या सांता रोजा प्लेटफॉर्म (2007)) प्लेटफॉर्म में किया जाता है, जबकि स्टेपिंग ई0/आर0 के पश्चात् इंटेल मोबाइल 4 एक्सप्रेस (सेंट्रिनो या मोंटेविना प्लेटफॉर्म (2008)) प्लैटफ़ॉर्म को सहायता करता है। ।

मॉडल 30 स्टेपिंग ए1 (सीपीयूआईडी 106डी1एच) सामान्य दो कोर के अतिरिक्त एल3 कैश और छह को जोड़ता है, जिससे 503 मिमी² का असामान्य रूप से बड़ा डाई आकार बनता है। फरवरी 2008 तक, इसे केवल उच्च-स्तरीय ज़ीऑन 7400 श्रृंखला (डनिंगटन (माइक्रोप्रोसेसर)) में ही स्थान मिला है।

मदरबोर्ड अनुकूलता
कॉनरो, कॉनरो एक्सई और ऑलेंडेल सभी सॉकेट एलजीए 775 का उपयोग करते हैं; चूँकि, प्रत्येक मदरबोर्ड इन प्रोसेसर के साथ संगत नहीं है।

सहायक चिपसेट हैं:
 * इंटेल कॉर्पोरेशन:865जी/पीई/पी, 945जी/जीजेड/जीसी/पी/पीएल, 965जी/पी, 975एक्स, पी/जी/क्यू965, क्यू963, 946जीजेड/पीएल, पी3एक्स, जी3एक्स, क्यू3एक्स, एक्स38, एक्स48, पी4एक्स, 5400 एक्सप्रेस हैं (यह भी देखें: इंटेल चिपसेट की सूची)
 * NVIDIA : इंटेल के लिए एनफोर्स4 अल्ट्रा/एसएलआई एसएलआई/790एआई अल्ट्रा एसएलएआई के लिए होता हैं।
 * वीआईए टेक्नोलॉजीज: पी4एम800, पी4एम800प्रो, पी4एम890, पी4एम900, पीटी880 प्रो/अल्ट्रा, पीटी890 हैं। (यह भी देखें: वीआईए चिपसेट की सूची)
 * सिलिकॉन इंटीग्रेटेड सिस्टम: 662, 671, 671fएक्स, 672, 672एफएक्स हैं
 * एटीआई टेक्नोलॉजी: इंटेल के लिए एक्सप्रेस 200 और क्रॉसफायर एक्सप्रेस 3200 आवश्यक होता हैं

यॉर्कफील्डएक्सई मॉडल क्यूएक्स9770 (1600 एमटी/एस एफएसबी के साथ 45 एनएम) में सीमित चिपसेट अनुकूलता है - केवल एक्स38, पी35 ( ओवेर्स.लॉकिंग के साथ) और कुछ उच्च-प्रदर्शन एक्स48 और पी45 मदरबोर्ड संगत हैं। पेन्रीन तकनीक के लिए समर्थन प्रदान करने के लिए धीरे-धीरे बीआईओएस अपडेट प्रस्तुत किए जा रहे थे, और क्यूएक्स9775 केवल इंटेल डी5400एक्सएस मदरबोर्ड के साथ संगत है। वोल्फडेल-3एम मॉडल ई7200 में भी सीमित अनुकूलता है यह (कम से कम एक्सप्रेस 200 का असंगत चिपसेट होता है).

चूँकि मदरबोर्ड में कॉनरो की सहायता करने के लिए आवश्यक चिपसेट हो सकता है, किन्तु उपर्युक्त चिपसेट पर आधारित कुछ मदरबोर्ड कॉनरो को सहायता नहीं करते हैं। ऐसा इसलिए है क्योंकि सभी कॉनरो-आधारित प्रोसेसर को वोल्टेज रेगुलेटर-डाउन (वी.आर.डी) 11.0 में निर्दिष्ट नवीन पावर डिलीवरी सुविधा सेट की आवश्यकता होती है। यह आवश्यकता कॉनरो द्वारा प्रतिस्थापित पेंटियम 4/डी सीपीयू की तुलना में अधिक कम विद्युत खपत का परिणाम है। मदरबोर्ड जिसमें सहायक चिपसेट और वीआरडी 11 दोनों हैं, वह कॉनरो प्रोसेसर का समर्थन करता है, किन्तु फिर भी कुछ बोर्डों को कॉनरो की एफआईडी (फ़्रीक्वेंसी आईडी) और वीआईडी ​​(वोल्टेज आईडी) को पहचानने के लिए अद्यतन बीआईओएस की आवश्यकता होती हैं।

सिंक्रोनस मेमोरी मॉड्यूल
पूर्व के पेंटियम 4 और पेंटियम डी डिज़ाइन के विपरीत, कोर 2 तकनीक फ्रंट-साइड बस (एफएसबी) के साथ मेमोरी रनिंग सिंक्रोनाइज़ेशन (कंप्यूटर विज्ञान) से अधिक लाभ देखती है। इसका अर्थ यह है कि 1066 एमटी/एस के एफएसबी वाले कॉनरो सीपीयू के लिए, डीडीआर2 के लिए आदर्श मेमोरी प्रदर्शन डीडीआर2 एसडीआरएएम या विशिष्टता आईओएन मानक पीसी2-8500 है। कुछ कॉन्फ़िगरेशन में, पीसी2-4200 के अतिरिक्त डीडीआर2 एसडीआरएएम या विशिष्टता आईओएन मानकों में पीसी2-5300 का उपयोग करने से वास्तव में प्रदर्शन में कमी आ सकती है। केवल डीडीआर2 एसडीआरएएम या विशिष्टता आईओएन मानकों पीसी2-6400 पर जाने पर ही प्रदर्शन में उल्लेखनीय वृद्धि होती है। जबकि सख्त टाइमिंग विनिर्देशों के साथ डीडीआर2 मेमोरी मॉडल प्रदर्शन में सुधार करते हैं, वास्तविक विश्व के गेम और एप्लिकेशन में अंतर प्रायः नगण्य होता है।

इष्टतम रूप से, प्रदान की गई मेमोरी बैंडविड्थ को एफएसबी की बैंडविड्थ से सामान्य मिलना चाहिए, अर्थात 533 एमटी/एस रेटेड बस गति वाले सीपीयू को उसी रेटेड गति से सामान्य मिलने वाली रैम के साथ जोड़ा जाना चाहिए, उदाहरण के लिए डीडीआर2 533, या पीसी2-4200. सामान्य काल्पनिकता यह है कि इंटरलीव्ड रैम स्थापित करने से दोगुनी बैंडविड्थ मिलेगी। चूँकि, इंटरलीव्ड रैम स्थापित करने से बैंडविड्थ में अधिकतम वृद्धि लगभग 5-10% होती है। एजीटीएल+ पीएसबी सभी नेटबर्स्ट प्रोसेसर और वर्तमान और मध्यम द्वारा उपयोग किया जाता है- यह टर्म (प्री-इंटेल क्विकपाथ इंटरकनेक्ट) कोर 2 प्रोसेसर 64-बिट डेटा पथ प्रदान करते हैं। वर्तमान चिपसेट कुछ डीडीआर2 या डीडीआर3 चैनल प्रदान करते हैं।

बड़ी मात्रा में मेमोरी एक्सेस की आवश्यकता वाले कार्यों पर, क्वाड-कोर कोर 2 प्रोसेसर महत्वपूर्ण रूप से लाभान्वित हो सकते हैं डीडीआर2 एसडीआरएएम या विशिष्टता आईओएन मानकों में पीसी2-8500 मेमोरी का उपयोग करने से, जो सीपीयू के एफएसबी के समान गति से चलती है; यह आधिकारिक रूप से समर्थित कॉन्फ़िगरेशन नहीं है, किन्तु अनेक मदरबोर्ड इसका समर्थन करते हैं।

कोर 2 प्रोसेसर को डीडीआर2 के उपयोग की आवश्यकता नहीं है। जबकि इंटेल 975एक्स और पी965 चिपसेट को इस मेमोरी की आवश्यकता होती है, कुछ मदरबोर्ड और चिपसेट कोर 2 प्रोसेसर और डीडीआर एसडीआरएएम मेमोरी दोनों का समर्थन करते हैं। डीडीआर मेमोरी का उपयोग करते समय, कम उपलब्ध मेमोरी बैंडविड्थ के कारण इसकाप्रदर्शन कम हो सकता है।

चिप इरेटा
एक्स6800, ई6000 और ई4000 प्रोसेसर में कोर 2 स्मृति प्रबंधन इकाई (एमएमयू) एक्स86 हार्डवेयर की पूर्व जरेशन में पूर्व विनिर्देशों के कार्यान्वयन के लिए कार्य नहीं करती है। इसमें उपस्थित ऑपरेटिंग सिस्टम सॉफ़्टवेयर के साथ समस्याएं उत्पन्न हो सकती हैं, जिनमें से अनेक गंभीर सुरक्षा और स्थिरता संबंधी समस्याएं हैं। इंटेल के पत्र में कहा गया है कि उनके प्रोग्रामिंग मैनुअल को आने वाले महीनों में समस्याओं से बचने के लिए कोर 2 के लिए अनुवाद लुकासाइड बफर (टीएलबी) को प्रबंधित करने के अनुशंसित विधियों की सूचना के साथ अपडेट किया जाता हैं, और यह स्वीकार करते हैं कि, दुर्लभ स्थितियों में, अनुचित टीएलबी अमान्यता के परिणाम स्वरूप सिस्टम व्यवहार में अप्रत्याशित परिणाम हो सकते हैं।, जैसे हैंग होना या त्रुटि डेटा का होना हैं।

बताए गए विवादों में से:


 * एनएक्स बिट गैर-निष्पादित बिट को कोर में साझा किया जाता है।
 * फ़्लोटिंग पॉइंट निर्देश गैर-सुसंगति हैं।
 * सामान्य अनुदेश अनुक्रम चलाकर किसी प्रक्रिया के लिए अनुमत लेखन की सीमा के बाहर स्मृति में अवमिश्रण की अनुमति दी जाती है।

इंटेल इरेटाएएक्स39,एएक्स43,एएक्स65,एएक्स79,एएक्स90,एएक्स99 को विशेष रूप से गंभीर कहा जाता है। यह 39, 43, 79, जो अप्रत्याशित व्यवहार या सिस्टम हैंग का कारण बन सकते हैं, इसको

वर्तमान के स्टेपिंग स्तर में सही कर दिया गया है।

जिन व्यकितयों ने इरेटा को विशेष रूप से सम्मिश्र बताया है उनमें ओपनबीएसडी केथियो डी रैड्ट सम्मिलित हैं और ड्रैगनफ्लाई बीएसडी के मैट डिलन (कंप्यूटर वैज्ञानिक) भी सम्मिलित हैं। लिनस टोरवाल्ड्स ने विपरीत दृष्टिकोण रखते हुए टीएलबी विवादों को पूरी तरह से महत्वहीन बताया गया हैं और कहा, सबसे बड़ी समस्या यह है कि इंटेल को टीएलबी व्यवहार की उत्तम विधि से प्रलेखित करना चाहिए था।

माइक्रोकोड अपडेट द्वारा इरेटा को संबोधित करने के लिए माइक्रोसॉफ्ट ने बिना किसी प्रदर्शन पेनल्टी के इसको अपडेट केबी936357 में प्रस्तुत किया है, । समस्या को सही करने के लिए इसमें बीआईओएस अपडेट भी उपलब्ध हैं।

यह भी देखें

 * एक्स86
 * इंटेल सीपीयू माइक्रोआर्किटेक्चर की सूची

बाहरी संबंध

 * इंटेल Corई एमicroarchiटीईcटीयूrई wईb एसiटीई
 * इंटेल पीre एसएस releaएसe annoयूncinजी पीlanएस for a neडब्ल्यू एमicroarchiटीecटीयूre
 * इंटेल presएस release inटीrodयूcinजी टीhe Core एमicroarchiटीecटीure
 * इंटेल प्रोसेसर roadएमap
 * A Deटीailedएलook aटी Inटीel'एस Neडब्ल्यू Core Archiटीecटीure
 * इंटेल naएमeएस टीhe Core एमicroarchiटीecटीure
 * Picटीureएस of प्रोसेसरएस usinजी टीhe Core एमicroarchiटीecटीure, aएमonजी oटीherएस (also firsटी एमenटीआईओएन of क्लॉवरटाउन-एमP)
 * IDF keynoटीes, adverटीisinजी टीhe perforएमance of टीhe new प्रोसेसरs
 * टीhe Core of Inटीel'एस new chips
 * RealWorld टीech'एस overview of टीhe Core एमicroarchiटीecटीure
 * Deटीailed overview of टीhe Core एमicroarchiटीecटीure aटी Arएस टीechnica
 * इंटेल Core versuएस AएमD'एस K8 archiटीecटीure aटी Anऔरटीech
 * Release daटीeएस of u पीसीoएमinजी इंटेल Core प्रोसेसरएस usinजी टीhe इंटेल Core एमicroarchiटीecटीure
 * Benchएमarkएस Coएमparinजी टीhe Coएमpuटीaटीआईओएनal Power of Core Archiटीecटीure aजीainsटी Older इंटेल NeटीBursटीऔरएएमडी Aटीhlon64 Cenटीral Processinजी Uniटीs