आईबीएम जेड13 (माइक्रोप्रोसेसर)

जेड13 आईबीएम द्वारा उनके जेड13 मेनफ्रेम कंप्यूटरों के लिए बनाया गया एक माइक्रोप्रोसेसर है, जिसकी घोषणा 14 जनवरी 2015 को की गई थी। ग्लोबलफाउंड्रीज़ के ईस्ट फिशकिल, न्यूयॉर्क फैब्रिकेशन प्लांट (पूर्व में आईबीएम का अपना प्लांट) में निर्मित। आईबीएम ने कहा कि यह दुनिया का सबसे तेज़ माइक्रोप्रोसेसर है और सामान्य सिंगल-थ्रेडेड कंप्यूटिंग में अपने पूर्ववर्ती जेडईसी12 की तुलना में लगभग 10% तेज़ है, लेकिन विशेष कार्य करते समय यह काफी अधिक है।

आईबीएम z13 ईएसए/390 आर्किटेक्चर मोड में ऑपरेटिंग सिस्टम को चलाने का समर्थन करने वाला अंतिम जेड सिस्टम सर्वर है। हालाँकि, सभी 24-बिट और 31-बिट समस्या-स्थिति एप्लिकेशन प्रोग्राम जो मूल रूप से ईएसए/390 आर्किटेक्चर पर चलने के लिए लिखे गए थे, इस परिवर्तन से अप्रभावित हैं।

विवरण
प्रोसेसर यूनिट चिप (पीयू चिप) का क्षेत्रफल 678 मिमी है2और इसमें 3.99 बिलियन ट्रांजिस्टर हैं। इसे आईबीएम के 22 एनएम सीएमओएस इन्सुलेटर पर सिलिकॉन अर्धचालक उपकरण निर्माण  का उपयोग करके बनाया गया है, जिसमें 17 धातु परतों और 5.0 गीगाहर्ट्ज की सहायक गति का उपयोग किया गया है, जो इसके पूर्ववर्ती, जेडईसी 12 से कम है। पीयू चिप में कॉन्फ़िगरेशन के आधार पर छह, सात या आठ कोर (या आईबीएम की भाषा में प्रोसेसर इकाइयां) सक्षम हो सकती हैं। पीयू चिप को सिंगल-चिप मॉड्यूल में पैक किया गया है, जो आईबीएम के पिछले मेनफ्रेम प्रोसेसर से अलग है, जो बड़े मल्टी-चिप मॉड्यूल पर लगाए गए थे। एक कंप्यूटर ड्रॉअर में छह पीयू चिप्स और दो स्टोरेज कंट्रोलर (एससी) चिप्स होते हैं।

कोर जटिल अनुदेश सेट कंप्यूटर  z/आर्किटेक्चर को सुपरस्केलर, आउट-ऑफ-ऑर्डर निष्पादन|आउट-ऑफ-ऑर्डर  अनुदेश पाइपलाइन  के साथ कार्यान्वित करते हैं। इसमें  लेन-देन संबंधी स्मृति  से संबंधित सुविधाएं और दो-तरफा एक साथ मल्टीथ्रेडिंग (एसएमटी), 139 नए SIMD निर्देश, डेटा संपीड़न, बेहतर क्रिप्टोग्राफी और  तार्किक विभाजन (वर्चुअल कंप्यूटिंग प्लेटफ़ॉर्म)  जैसी नई सुविधाएं हैं। कोर में कई अन्य संवर्द्धन हैं जैसे नई सुपरस्केलर पाइपलाइन, ऑन-चिप कैश डिज़ाइन और त्रुटि सुधार।

निर्देश पाइपलाइन में एक निर्देश कतार होती है जो प्रति चक्र 6 निर्देश प्राप्त कर सकती है; और प्रति चक्र 10 निर्देश तक जारी करें। प्रत्येक कोर में एक निजी 96 किलोबाइट सीपीयू कैश, एक निजी 128 केबी एल1 डेटा कैश, एक निजी 2 मेगाबाइट सीपीयू कैश निर्देश कैश और एक निजी 2 एमबी एल2 डेटा कैश होता है। इसके अलावा, eDRAM में 64 एमबी साझा L3 कैश लागू किया गया है।

Z13 चिप में मल्टी-चैनल DDR SDRAM मेमोरी नियंत्रक  है जो मेमोरी दोषों से उबरने के लिए RAID जैसी कॉन्फ़िगरेशन का समर्थन करता है। Z13 में दो PowerPC 600#6XX और GX बसों के साथ-साथ होस्ट चैनल एडेप्टर और बाह्य उपकरणों तक पहुंचने के लिए दो नए Gen 3 PCIe नियंत्रक भी शामिल हैं।

वेक्टर सुविधा
Z13 प्रोसेसर एक नई वेक्टर सुविधा आर्किटेक्चर का समर्थन करता है। यह 32 वेक्टर रजिस्टर जोड़ता है, प्रत्येक 128 बिट चौड़ा; मौजूदा 16 फ़्लोटिंग-पॉइंट रजिस्टर नए वेक्टर रजिस्टरों पर मढ़े हुए हैं। नया आर्किटेक्चर पूर्णांक, फ़्लोटिंग-पॉइंट और स्ट्रिंग डेटा प्रकारों सहित वेक्टर रजिस्टरों में डेटा पर काम करने के लिए 150 से अधिक नए निर्देश जोड़ता है। Z13 कार्यान्वयन में वेक्टर डेटा पर काम करने के लिए दो स्वतंत्र SIMD इकाइयाँ शामिल हैं।

भंडारण नियंत्रक
एक कंप्यूट ड्रॉअर में दो क्लस्टर होते हैं। प्रत्येक क्लस्टर में तीन पीयू चिप्स और एक स्टोरेज कंट्रोलर चिप (एससी चिप) शामिल हैं। भले ही प्रत्येक पीयू चिप में 8 कोर और अन्य ऑन-डाई सुविधाओं द्वारा साझा किया गया 64 एमबी एल3 कैश है, एससी चिप तीन पीयू चिप्स द्वारा साझा किया गया 480 एमबी ऑफ-डाई सीपीयू कैश जोड़ता है। दो एससी चिप्स प्रति ड्रॉअर कुल 960 एमबी एल4 कैश जोड़ते हैं। एससी चिप्स तीन पीयू चिप्स के सेट और अन्य दराजों के बीच संचार को भी संभालते हैं। SC चिप को z13 PU चिप्स के समान 22 एनएम प्रक्रिया पर निर्मित किया गया है, इसमें 15 धातु परतें हैं, माप 28.4 × 23.9 मिमी (678 मिमी) हैं2), में 7.1 अरब ट्रांजिस्टर होते हैं और यह सीपी चिप की आधी घड़ी आवृत्ति पर चलता है।