अतुल्यकालिक परिपथ

अतुल्यकालिक सर्किट (क्लॉकलेस या सेल्फ-टाइम सर्किट)   एक अनुक्रमिक तर्क डिजिटल तर्क विद्युत नेटवर्क है जो अपने घटकों को सिंक्रनाइज़ करने के लिए वैश्विक घड़ी सर्किट या घड़ी संकेत जनरेटर का उपयोग नहीं करता है।   इसके बजाय, घटक एक हैंडशेकिंग सर्किट द्वारा संचालित होते हैं जो निर्देशों के एक सेट के पूरा होने का संकेत देता है। हैंडशेकिंग साधारण डेटा ट्रांसफर संचार प्रोटोकॉल द्वारा काम करता है। 1950 के दशक की शुरुआत में कई सिंक्रोनस सर्किट बड़े  अतुल्यकालिक प्रणाली  (जैसे ORDVAC) के हिस्से के रूप में विकसित किए गए थे। अतुल्यकालिक सर्किट और आसपास के सिद्धांत एकीकृत सर्किट डिजाइन, डिजिटल इलेक्ट्रॉनिक्स इंजीनियरिंग के क्षेत्र में कई चरणों का एक हिस्सा है।

अतुल्यकालिक सर्किट सिंक्रोनस सर्किट के विपरीत होते हैं, जिसमें सर्किट में सिग्नल वैल्यू में परिवर्तन दोहराए जाने वाले दालों द्वारा ट्रिगर किया जाता है जिसे क्लॉक सिग्नल कहा जाता है। अधिकांश डिजिटल डिवाइस आज सिंक्रोनस सर्किट का उपयोग करते हैं। हालांकि अतुल्यकालिक सर्किट में बहुत तेज होने की क्षमता होती है, बिजली की खपत का स्तर कम होता है, विद्युत चुम्बकीय हस्तक्षेप होता है, और बड़ी प्रणालियों में बेहतर मॉड्यूलरिटी होती है। एसिंक्रोनस सर्किट तर्क डिजाइन में अनुसंधान का एक सक्रिय क्षेत्र है। यह 1990 के दशक तक नहीं था जब अतुल्यकालिक सर्किट की व्यवहार्यता वास्तविक जीवन के वाणिज्यिक उत्पादों द्वारा दिखाई गई थी।

सिंहावलोकन
सभी डिजिटल लॉजिक सर्किट को संयोजन तर्क में विभाजित किया जा सकता है, जिसमें आउटपुट सिग्नल केवल वर्तमान इनपुट सिग्नल और अनुक्रमिक लॉजिक पर निर्भर करते हैं, जिसमें आउटपुट वर्तमान इनपुट और पिछले इनपुट दोनों पर निर्भर करता है। दूसरे शब्दों में, अनुक्रमिक तर्क कंप्यूटर स्मृति के साथ संयोजनात्मक तर्क है। वस्तुतः सभी व्यावहारिक डिजिटल उपकरणों को अनुक्रमिक तर्क की आवश्यकता होती है। अनुक्रमिक तर्क को दो प्रकारों में विभाजित किया जा सकता है, तुल्यकालिक तर्क और अतुल्यकालिक तर्क।

तुल्यकालिक सर्किट
सिंक्रोनस सर्किट में, एक इलेक्ट्रॉनिक थरथरानवाला समान दूरी वाली दालों की दोहराव वाली श्रृंखला उत्पन्न करता है जिसे क्लॉक सिग्नल कहा जाता है। आईसी के सभी घटकों को क्लॉक संकेत किनारा आपूर्ति की जाती है। फ्लिप-फ्लॉप केवल घड़ी पल्स के सिग्नल किनारे से ट्रिगर होने पर फ़्लिप करते हैं, इसलिए पूरे सर्किट में लॉजिक सिग्नल में परिवर्तन एक ही समय और नियमित अंतराल पर शुरू होते हैं। एक सर्किट में सभी मेमोरी तत्वों के आउटपुट को सर्किट की स्थिति (कंप्यूटर विज्ञान) कहा जाता है। एक तुल्यकालिक सर्किट की स्थिति केवल क्लॉक पल्स पर बदलती है। सर्किट के कॉम्बिनेशन लॉजिक गेट्स के माध्यम से सिग्नल में बदलाव के लिए एक निश्चित समय की आवश्यकता होती है। इस समय को प्रसार विलंब कहा जाता है।

2021 तक, आधुनिक सिंक्रोनस आईसी के समय में महत्वपूर्ण इंजीनियरिंग प्रयासों और परिष्कृत इलेक्ट्रॉनिक डिजाइन स्वचालन की आवश्यकता होती है। डिजाइनरों को यह सुनिश्चित करना होगा कि घड़ी का आगमन दोषपूर्ण न हो। आईसी के बढ़ते आकार और जटिलता के साथ (उदाहरण के लिए एप्लिकेशन-विशिष्ट एकीकृत सर्किट) यह एक चुनौतीपूर्ण कार्य है। विशाल सर्किट में, क्लॉक डिस्ट्रीब्यूशन नेटवर्क पर भेजे गए सिग्नल अक्सर अलग-अलग हिस्सों में अलग-अलग समय पर समाप्त होते हैं। इस समस्या को व्यापक रूप से कालद विचलन के रूप में जाना जाता है।

अधिकतम संभावित क्लॉक रेट को लॉजिक पाथ द्वारा सबसे लंबी प्रसार देरी के साथ कैप किया जाता है, जिसे क्रिटिकल पाथ कहा जाता है। इसके कारण, जो पथ शीघ्रता से संचालित हो सकते हैं, वे अधिकांश समय निष्क्रिय रहते हैं। एक व्यापक रूप से वितरित घड़ी नेटवर्क बहुत सारी उपयोगी शक्ति को नष्ट कर देता है और यह चलना चाहिए कि सर्किट इनपुट प्राप्त कर रहा है या नहीं। जटिलता के इस स्तर के कारण, सिंक्रोनस सर्किट के लिए परीक्षण और डिबगिंग सभी आयामों में आधे से अधिक विकास समय लेता है।

अतुल्यकालिक सर्किट
अतुल्यकालिक सर्किट को वैश्विक घड़ी की आवश्यकता नहीं होती है, और इनपुट बदलते ही सर्किट की स्थिति बदल जाती है। स्थानीय कार्यात्मक ब्लॉकों को अभी भी नियोजित किया जा सकता है लेकिन घड़ी की तिरछी समस्या को अभी भी सहन किया जा सकता है।

चूंकि एसिंक्रोनस सर्किट को इनपुट प्रोसेसिंग शुरू करने के लिए क्लॉक पल्स का इंतजार नहीं करना पड़ता है, इसलिए वे तेजी से काम कर सकते हैं। उनकी गति सैद्धांतिक रूप से केवल लॉजिक गेट्स और अन्य तत्वों के प्रसार विलंब से सीमित है।

हालांकि, एसिंक्रोनस सर्किट को डिजाइन करना अधिक कठिन होता है और सिंक्रोनस सर्किट में नहीं पाई जाने वाली समस्याओं के अधीन होता है। ऐसा इसलिए है क्योंकि अतुल्यकालिक सर्किट की परिणामी स्थिति गेट्स पर इनपुट के सापेक्ष आगमन समय के प्रति संवेदनशील हो सकती है। यदि दो इनपुट पर ट्रांज़िशन लगभग एक ही समय पर आते हैं, तो गेट के प्रसार विलंब में मामूली अंतर के आधार पर सर्किट गलत स्थिति में जा सकता है।

इसे दौड़ की स्थिति कहा जाता है। सिंक्रोनस सर्किट में यह समस्या कम गंभीर होती है क्योंकि रेस की स्थिति केवल सिंक्रोनस सिस्टम के बाहर से इनपुट के कारण उत्पन्न हो सकती है, जिसे एसिंक्रोनस इनपुट कहा जाता है।

हालांकि कुछ पूरी तरह से अतुल्यकालिक डिजिटल सिस्टम बनाए गए हैं (नीचे देखें), आज एसिंक्रोनस सर्किट आमतौर पर सिंक्रोनस सिस्टम के कुछ महत्वपूर्ण हिस्सों में उपयोग किए जाते हैं जहां गति प्रीमियम पर होती है, जैसे सिग्नल प्रोसेसिंग सर्किट।

सैद्धांतिक आधार
अतुल्यकालिक सर्किट का मूल सिद्धांत डेविड ई. मुलर द्वारा 1950 के दशक के मध्य में बनाया गया था। इस सिद्धांत को बाद में रेमंड मिलर की प्रसिद्ध पुस्तक स्विचिंग थ्योरी में प्रस्तुत किया गया था। एसिंक्रोनस लॉजिक शब्द का उपयोग विभिन्न प्रकार की डिज़ाइन शैलियों का वर्णन करने के लिए किया जाता है, जो सर्किट गुणों के बारे में विभिन्न धारणाओं का उपयोग करते हैं। ये बंडल किए गए विलंब मॉडल से भिन्न होते हैं - जो पारंपरिक डेटा प्रोसेसिंग तत्वों का उपयोग स्थानीय रूप से उत्पन्न विलंब मॉडल द्वारा संकेतित पूर्णता के साथ - असंवेदनशील डिजाइन में देरी के लिए करते हैं - जहां सर्किट तत्वों के माध्यम से मनमानी देरी को समायोजित किया जा सकता है। बाद वाली शैली ऐसे सर्किट उत्पन्न करती है जो बंडल किए गए डेटा कार्यान्वयन से बड़े होते हैं, लेकिन जो लेआउट और पैरामीट्रिक विविधताओं के प्रति असंवेदनशील होते हैं और इस प्रकार डिज़ाइन द्वारा सही होते हैं।

अतुल्यकालिक तर्क
अतुल्यकालिक तर्क अतुल्यकालिक डिजिटल सिस्टम के डिजाइन के लिए आवश्यक तर्क है। ये क्लॉक सिग्नल के बिना कार्य करते हैं और इसलिए व्यक्तिगत तर्क तत्वों पर किसी भी समय असतत सही/गलत स्थिति होने पर भरोसा नहीं किया जा सकता है। बूलियन तर्क (दो मूल्यवान) लॉजिक इसके लिए अपर्याप्त है और इसलिए एक्सटेंशन की आवश्यकता है।

कार्ल एम. फैंट ने 2005 में अपने कार्य तार्किक रूप से निर्धारित डिजाइन में इसका एक सैद्धांतिक उपचार विकसित किया, जिसमें बहु-मूल्यवान तर्क का उपयोग किया गया। चार-मूल्यवान तर्क के साथ निरर्थक प्रकार और मध्यवर्ती अतिरिक्त मूल्य हैं। यह आर्किटेक्चर महत्वपूर्ण है क्योंकि यह अर्ध-देरी-असंवेदनशील है। स्कॉट स्मिथ और जिया डी ने फंट के नल कन्वेंशन लॉजिक का एक अल्ट्रा-लो-पॉवर संस्करण विकसित किया जिसमें बहु-दहलीज सीएमओएस शामिल है। इस भिन्नता को मल्टी-थ्रेशोल्ड नल कन्वेंशन लॉजिक (एमटीएनसीएल), या वैकल्पिक रूप से स्लीप कन्वेंशन लॉजिक (एससीएल) कहा जाता है।

{{anchor|Venjunction|Sequention}1984 से, वादिम ओ. वासुकेविच ने नए तार्किक संचालन के आधार पर एक अलग दृष्टिकोण विकसित किया, जिसे उन्होंने वेंजंक्शन कहा (एसिंक्रोनस ऑपरेटर x∠y पृष्ठभूमि y पर x स्विच करने के लिए खड़ा है या यदि x जब y तो ) और अनुक्रम (प्राथमिकता चिह्न x के साथ)i≻xjऔर एक्सi≺xj). यह न केवल एक तत्व के वर्तमान मूल्य, अनुक्रमिक तर्क को ध्यान में रखता है।

पेट्री जाल
पेट्री नेट एसिंक्रोनस सर्किट के बारे में तर्क करने के लिए एक आकर्षक और शक्तिशाली मॉडल हैं (देखें पेट्री नेट # कॉन्करेंसी के अन्य मॉडल)। 1985 में लियोनिद रोसेनब्लम और एलेक्स याकोवलेव द्वारा स्वतंत्र रूप से एक विशेष रूप से उपयोगी प्रकार के व्याख्या किए गए पेट्री नेट, जिसे सिग्नल संक्रमण रेखांकन (एसटीजी) कहा जाता है, प्रस्तावित किया गया था। और तम-अंह च। तब से, एसटीजी का सिद्धांत और व्यवहार में बड़े पैमाने पर अध्ययन किया गया है, जिसके कारण अतुल्यकालिक नियंत्रण सर्किट के विश्लेषण और संश्लेषण के लिए लोकप्रिय सॉफ्टवेयर टूल का विकास हुआ है, जैसे कि पेट्रीफाई और वर्कक्राफ्ट। पेट्री नेट के बाद संगामिति के अन्य मॉडल विकसित किए गए हैं जो अभिनेता मॉडल और प्रक्रिया गणना सहित अतुल्यकालिक सर्किट को मॉडल कर सकते हैं।

लाभ
अतुल्यकालिक सर्किट द्वारा कई प्रकार के फायदे प्रदर्शित किए गए हैं। अर्ध-विलंब-असंवेदनशील (क्यूडीआई) सर्किट दोनों (आम तौर पर अतुल्यकालिक तर्क का सबसे शुद्ध रूप माना जाता है जो कम्प्यूटेशनल सार्वभौमिकता को बरकरार रखता है) और अतुल्यकालिक सर्किटरी के कम शुद्ध रूप जो उच्च प्रदर्शन और निचले क्षेत्र और शक्ति के लिए समय की कमी का उपयोग करते हैं, कई फायदे पेश करते हैं।


 * आर्बिटर (इलेक्ट्रॉनिक्स) के इलेक्ट्रॉनिक्स में मेटास्टेबिलिटी का मजबूत और सस्ता संचालन।
 * औसत-मामले का प्रदर्शन: ऑपरेशन का औसत-मामला समय (विलंब) घटक (गेट, तार, ब्लॉक इत्यादि) के सबसे खराब-मामले के पूरा होने के समय तक सीमित नहीं है क्योंकि यह सिंक्रोनस सर्किट में है। इसका परिणाम बेहतर विलंबता और थ्रुपुट प्रदर्शन में होता है। उदाहरणों में सट्टा पूरा करना शामिल है जिसे सिंक्रोनस वाले की तुलना में तेजी से समानांतर उपसर्ग योजक डिजाइन करने के लिए लागू किया गया है, और एक उच्च-प्रदर्शन डबल-परिशुद्धता फ़्लोटिंग पॉइंट योजक जो प्रमुख तुल्यकालिक डिजाइनों से बेहतर प्रदर्शन करता है।
 * जल्दी पूरा करना: जब इनपुट प्रोसेसिंग का परिणाम अनुमानित या अप्रासंगिक हो तो आउटपुट समय से पहले उत्पन्न हो सकता है।
 * निहित लोच: किसी भी समय पाइपलाइन इनपुट में डेटा आइटम की चर संख्या दिखाई दे सकती है (पाइपलाइन का अर्थ है लिंक किए गए कार्यात्मक ब्लॉकों का एक झरना)। अनक्लॉक किए गए पाइपलाइन चरणों (कार्यात्मक ब्लॉक) देरी के कारण परिवर्तनीय इनपुट और आउटपुट दरों को शानदार ढंग से संभालने के दौरान यह उच्च प्रदर्शन में योगदान देता है (भीड़ अभी भी संभव हो सकती है और इनपुट-आउटपुट गेट्स देरी को भी ध्यान में रखा जाना चाहिए).
 * कार्यात्मक ब्लॉकों के बीच समय-मिलान की कोई आवश्यकता नहीं है। हालांकि अलग-अलग विलंब मॉडल (गेट/वायर विलंब समय की भविष्यवाणी) दिए गए हैं, यह एसिंक्रोनस सर्किट कार्यान्वयन के वास्तविक दृष्टिकोण पर निर्भर करता है।
 * हाई- प्रशंसक बाहर, टाइमिंग-सेंसिटिव क्लॉक सिग्नल के वितरण की लगातार बिगड़ती कठिनाइयों से मुक्ति।
 * सर्किट की गति तापमान और वोल्टेज की स्थिति को बदलने के बजाय सबसे खराब स्थिति की धारणाओं द्वारा अनिवार्य गति पर बंद होने के लिए अनुकूल है।
 * कम, ऑन-डिमांड बिजली की खपत; शून्य स्टैंडबाय बिजली की खपत। 2005 में  epson  ने सिंक्रोनस डिजाइन की तुलना में 70% कम बिजली की खपत की सूचना दी थी। साथ ही, क्लॉक ड्राइवर्स को हटाया जा सकता है जो बिजली की खपत को काफी कम कर सकता है। हालांकि, कुछ एन्कोडिंग का उपयोग करते समय, एसिंक्रोनस सर्किट को अधिक क्षेत्र की आवश्यकता हो सकती है, यदि अंतर्निहित प्रक्रिया में खराब रिसाव गुण हैं (उदाहरण के लिए, उच्च-κ डाइलेक्ट्रिक्स की शुरूआत से पहले उपयोग की जाने वाली गहरी सबमाइक्रोमीटर प्रक्रियाएं)।
 * सर्किटरी के स्थानीय अतुल्यकालिक कार्यात्मक डोमेन के बीच शक्ति-मिलान की कोई आवश्यकता नहीं है। सिंक्रोनस सर्किट क्लॉक एज पर और उसके तुरंत बाद बड़ी मात्रा में करंट खींचते हैं। स्विचिंग नोड्स की संख्या (और इसलिए, खींची गई धारा की मात्रा) क्लॉक एज के बाद तेजी से गिरती है, अगली क्लॉक एज से ठीक पहले शून्य तक पहुंच जाती है। एक अतुल्यकालिक सर्किट में, नोड्स के स्विचिंग समय इस तरह से सहसंबद्ध नहीं होते हैं, इसलिए वर्तमान ड्रा अधिक समान और कम बर्स्टी होता है।
 * विनिर्माण हस्तांतरण प्रक्रिया में ट्रांजिस्टर-टू-ट्रांजिस्टर परिवर्तनशीलता की ओर मजबूती (जो कि सेमीकंडक्टर उद्योग के सामने आने वाली सबसे गंभीर समस्याओं में से एक है, क्योंकि मर जाता है), वोल्टेज की आपूर्ति, तापमान और निर्माण प्रक्रिया मापदंडों में बदलाव।
 * कम गंभीर विद्युत चुम्बकीय हस्तक्षेप (EMI)। सिंक्रोनस सर्किट आवृत्ति बैंड में अपनी घड़ी आवृत्ति और इसके हार्मोनिक्स पर (या बहुत निकट) ईएमआई का एक बड़ा सौदा बनाते हैं; अतुल्यकालिक सर्किट ईएमआई पैटर्न उत्पन्न करते हैं जो पूरे स्पेक्ट्रम में समान रूप से फैले हुए हैं।
 * डिजाइन मॉड्यूलरिटी (पुन: उपयोग), बेहतर शोर प्रतिरक्षा और विद्युत चुम्बकीय संगतता। अतुल्यकालिक सर्किट विविधताओं और बाहरी वोल्टेज में उतार-चढ़ाव को संसाधित करने के लिए अधिक सहिष्णु हैं।

नुकसान

 * हैंडशेकिंग को लागू करने वाले अतिरिक्त तर्क के कारण क्षेत्र ओवरहेड। कुछ मामलों में एक एसिंक्रोनस डिज़ाइन को एक सिंक्रोनस डिज़ाइन के संसाधनों (क्षेत्र, सर्किट गति, बिजली की खपत) को दोगुना करने की आवश्यकता हो सकती है, पूर्णता का पता लगाने और डिज़ाइन-फॉर-टेस्ट सर्किट के कारण।
 * एक तुल्यकालिक डिजाइन की तुलना में, 1990 के दशक और 2000 के दशक की शुरुआत में बहुत से लोग अतुल्यकालिक सर्किट के डिजाइन में प्रशिक्षित या अनुभवी नहीं थे। * सिंक्रोनस डिज़ाइन अतुल्यकालिक डिज़ाइनों की तुलना में स्वाभाविक रूप से परीक्षण और डिबग करना आसान है। हालांकि, यह स्थिति फंट द्वारा विवादित है, जो दावा करती है कि सिंक्रोनस लॉजिक की स्पष्ट सादगी सामान्य डिजाइन दृष्टिकोणों द्वारा उपयोग किए जाने वाले गणितीय मॉडल का एक आर्टिफैक्ट है।
 * अधिक पारंपरिक तुल्यकालिक डिजाइनों में क्लॉक गेटिंग अतुल्यकालिक आदर्श का एक अनुमान है, और कुछ मामलों में, इसकी सादगी पूरी तरह से अतुल्यकालिक डिजाइन के लाभों से अधिक हो सकती है।
 * इनपुट-पूर्णता (अधिक जटिल डेटा पथ) की आवश्यकता वाले आर्किटेक्चर में एसिंक्रोनस सर्किट का प्रदर्शन (गति) कम हो सकता है।
 * समर्पित, अतुल्यकालिक डिजाइन-केंद्रित वाणिज्यिक इलेक्ट्रॉनिक डिजाइन स्वचालन उपकरण का अभाव। हालाँकि, 2006 तक स्थिति में धीरे-धीरे सुधार हो रहा था।

संचार
अतुल्यकालिक संचार चैनल बनाने के कई तरीके हैं जिन्हें उनके प्रोटोकॉल और डेटा एन्कोडिंग द्वारा वर्गीकृत किया जा सकता है।

प्रोटोकॉल
दो व्यापक रूप से उपयोग किए जाने वाले प्रोटोकॉल परिवार हैं जो संचार को एन्कोड करने के तरीके में भिन्न हैं:


 * दो-चरण हैंडशेक (दो-चरण प्रोटोकॉल के रूप में भी जाना जाता है, गैर-रिटर्न-टू-ज़ीरो (NRZ) एन्कोडिंग, या संक्रमण संकेतन): संचार किसी भी तार संक्रमण द्वारा दर्शाया जाता है; 0 से 1 और 1 से 0 तक के संक्रमण दोनों को संचार के रूप में गिना जाता है।
 * चार-चरण हैंडशेक (चार-चरण प्रोटोकॉल के रूप में भी जाना जाता है, या रिटर्न-टू-ज़ीरो (आरजेड) एन्कोडिंग): संचार को एक रीसेट के बाद तार संक्रमण द्वारा दर्शाया जाता है; 0 से 1 और वापस 0 से एक संक्रमण अनुक्रम एकल संचार के रूप में गिना जाता है।

प्रति संचार में अधिक संक्रमण शामिल होने के बावजूद, चार-चरण प्रोटोकॉल को लागू करने वाले सर्किट आमतौर पर दो-चरण प्रोटोकॉल की तुलना में तेज़ और सरल होते हैं क्योंकि सिग्नल लाइनें प्रत्येक संचार के अंत तक अपनी मूल स्थिति में वापस आ जाती हैं। दो चरण के प्रोटोकॉल में, सर्किट कार्यान्वयन को सिग्नल लाइन की स्थिति को आंतरिक रूप से संग्रहीत करना होगा।

ध्यान दें कि ये बुनियादी अंतर विभिन्न प्रकार के प्रोटोकॉल के लिए जिम्मेदार नहीं हैं। ये प्रोटोकॉल केवल अनुरोधों और पावती को एन्कोड कर सकते हैं या डेटा को भी एन्कोड कर सकते हैं, जो लोकप्रिय मल्टी-वायर डेटा एन्कोडिंग की ओर जाता है। कई अन्य, कम सामान्य प्रोटोकॉल प्रस्तावित किए गए हैं जिनमें अनुरोध और पावती के लिए एक तार का उपयोग करना, कई महत्वपूर्ण वोल्टेज का उपयोग करना, केवल दालों का उपयोग करना या लैच को हटाने के लिए समय को संतुलित करना शामिल है।

डेटा एन्कोडिंग
अतुल्यकालिक सर्किट में दो व्यापक रूप से उपयोग किए जाने वाले डेटा एन्कोडिंग हैं: बंडल-डेटा एन्कोडिंग और मल्टी-रेल एन्कोडिंग

डेटा को एनकोड करने का एक अन्य सामान्य तरीका एक अंक को एनकोड करने के लिए कई तारों का उपयोग करना है: मूल्य उस तार द्वारा निर्धारित किया जाता है जिस पर घटना होती है। यह बंडल-डेटा एन्कोडिंग के साथ आवश्यक कुछ विलंब अनुमानों से बचा जाता है, क्योंकि अनुरोध और डेटा अब अलग नहीं होते हैं।

बंडल-डेटा एन्कोडिंग
बंडल-डेटा एन्कोडिंग एक अनुरोध और एक पावती संकेत के साथ एक तार प्रति बिट डेटा का उपयोग करता है; यह वही एन्कोडिंग है जिसका उपयोग सिंक्रोनस सर्किट में बिना किसी प्रतिबंध के किया जाता है कि ट्रांज़िशन क्लॉक एज पर होता है। उपरोक्त प्रोटोकॉल में से एक के साथ अनुरोध और पावती अलग-अलग तारों पर भेजी जाती है। ये सर्किट आमतौर पर एक बाउंडेड डिले मॉडल की कल्पना करते हैं, जिसके पूरा होने के संकेतों में गणना होने के लिए काफी देर हो जाती है।

संचालन में, प्रेषक एक अनुरोध के साथ डेटा की उपलब्धता और वैधता का संकेत देता है। प्राप्तकर्ता तब एक पावती के साथ पूरा होने का संकेत देता है, यह दर्शाता है कि वह नए अनुरोधों को संसाधित करने में सक्षम है। यही है, अनुरोध डेटा के साथ बंडल किया गया है, इसलिए नाम बंडल-डेटा है।

बंडल-डेटा सर्किट को अक्सर माइक्रोपाइपलाइन के रूप में संदर्भित किया जाता है, चाहे वे दो-चरण या चार-चरण प्रोटोकॉल का उपयोग करते हों, भले ही यह शब्द दो-चरण बंडल-डेटा के लिए शुरू में पेश किया गया हो।



मल्टी-रेल एन्कोडिंग
मल्टी-रेल एन्कोडिंग बिट्स और तारों के बीच एक-से-एक संबंध के बिना और एक अलग पावती संकेत के बिना कई तारों का उपयोग करता है। बंडल-डेटा एन्कोडिंग के रूप में अनुरोध सिग्नल के बजाय डेटा उपलब्धता को एक या एक से अधिक डेटा तारों (मल्टी-रेल एन्कोडिंग के प्रकार के आधार पर) पर संक्रमण द्वारा इंगित किया जाता है। यह लाभ प्रदान करता है कि डेटा संचार विलंब-असंवेदनशील है। दो सामान्य मल्टी-रेल एनकोडिंग एक-हॉट और डुअल रेल हैं। वन-हॉट (1-ऑफ़-एन के रूप में भी जाना जाता है) एन्कोडिंग एन तारों में से एक पर संचार के साथ आधार एन में एक संख्या का प्रतिनिधित्व करता है। डुअल-रेल एन्कोडिंग डेटा के प्रत्येक बिट का प्रतिनिधित्व करने के लिए तारों के जोड़े का उपयोग करता है, इसलिए इसका नाम डुअल-रेल है; जोड़ी में एक तार 0 के बिट मान का प्रतिनिधित्व करता है और दूसरा 1 के बिट मान का प्रतिनिधित्व करता है। उदाहरण के लिए, एक दोहरी-रेल एन्कोडेड दो बिट संख्या को कुल चार तारों के लिए दो जोड़े तारों के साथ दर्शाया जाएगा। डेटा संचार के दौरान, डेटा के बिट्स को इंगित करने के लिए प्रत्येक जोड़ी तारों में से एक पर संचार होता है। सामान्य मामले में, एक एम $$\times$$ एन एन्कोडिंग डेटा को बेस एन के एम शब्दों के रूप में दर्शाता है।



डुअल-रेल एन्कोडिंग
चार-चरण प्रोटोकॉल के साथ दोहरी-रेल एन्कोडिंग सबसे आम है और इसे तीन-राज्य एन्कोडिंग भी कहा जाता है, क्योंकि इसमें दो वैध राज्य (10 और 01, एक संक्रमण के बाद) और एक रीसेट स्थिति (00) हैं। एक अन्य सामान्य एन्कोडिंग, जो एक-गर्म, दो-चरण दोहरे-रेल की तुलना में सरल कार्यान्वयन की ओर जाता है, चार-राज्य एन्कोडिंग, या स्तर-एन्कोडेड दोहरी-रेल है, और दो-चरण प्राप्त करने के लिए डेटा बिट और समता बिट का उपयोग करता है। शिष्टाचार।

अतुल्यकालिक सीपीयू
एसिंक्रोनस सीपीयू सामान्य प्रयोजन के सीपीयू # 1990 से आज तक के इतिहास में से एक हैं: आगे देख रहे हैं।

एक पारंपरिक प्रोसेसर के विपरीत, एक क्लॉकलेस प्रोसेसर (एसिंक्रोनस सीपीयू) में पाइपलाइन के माध्यम से डेटा की प्रगति को समन्वित करने के लिए कोई केंद्रीय घड़ी नहीं होती है। इसके बजाय, सीपीयू के चरणों को पाइपलाइन नियंत्रण या फीफो सीक्वेंसर नामक तर्क उपकरणों का उपयोग करके समन्वित किया जाता है। मूल रूप से, पाइपलाइन नियंत्रक तर्क के अगले चरण को तब देखता है जब मौजूदा चरण पूरा हो जाता है। इस तरह केंद्रीय घड़ी अनावश्यक है। क्लॉक्ड, लॉजिक के विपरीत एसिंक्रोनस में उच्च प्रदर्शन वाले उपकरणों को लागू करना वास्तव में और भी आसान हो सकता है:
 * घटक एक अतुल्यकालिक सीपीयू पर अलग-अलग गति से चल सकते हैं; क्लॉक किए गए CPU के सभी प्रमुख घटकों को केंद्रीय क्लॉक के साथ सिंक्रनाइज़ रहना चाहिए;
 * एक पारंपरिक सीपीयू सबसे धीमी अवस्था/निर्देश/घटक के अपेक्षित सबसे खराब स्थिति के प्रदर्शन से तेज नहीं हो सकता। जब एक एसिंक्रोनस सीपीयू प्रत्याशित से अधिक तेज़ी से एक ऑपरेशन पूरा करता है, तो अगला चरण केंद्रीय घड़ी के साथ सिंक्रनाइज़ेशन की प्रतीक्षा करने के बजाय तुरंत परिणाम संसाधित करना शुरू कर सकता है। संसाधित किए जा रहे डेटा की विशेषताओं के कारण एक ऑपरेशन सामान्य से अधिक तेज़ी से समाप्त हो सकता है (उदाहरण के लिए, गुणा बहुत तेज़ हो सकता है जब 0 या 1 से गुणा किया जाता है, यहां तक ​​​​कि जब एक सहज संकलक द्वारा उत्पादित कोड चल रहा हो), या उच्च वोल्टेज की उपस्थिति के कारण या बस की गति सेटिंग, या 'सामान्य' या अपेक्षा से कम परिवेश का तापमान।

अतुल्यकालिक तर्क समर्थकों का मानना ​​है कि इन क्षमताओं के ये लाभ होंगे:


 * किसी दिए गए प्रदर्शन स्तर के लिए कम बिजली अपव्यय, और
 * उच्चतम संभव निष्पादन गति।

क्लॉकलेस CPU का सबसे बड़ा नुकसान यह है कि अधिकांश CPU डिज़ाइन टूल एक क्लॉक्ड CPU (यानी, एक सिंक्रोनस सर्किट) मानते हैं। कई उपकरण तुल्यकालिक डिजाइन प्रथाओं को लागू करते हैं। क्लॉकलेस सीपीयू (एक एसिंक्रोनस सर्किट डिजाइन करना) बनाने में क्लॉकलेस लॉजिक को संभालने के लिए डिज़ाइन टूल्स को संशोधित करना और डिज़ाइन को इलेक्ट्रॉनिक समस्याओं में मेटास्टेबिलिटी से बचने के लिए अतिरिक्त परीक्षण करना शामिल है। जिस समूह ने AMULET ताबीज माइक्रोप्रोसेसर डिज़ाइन किया था, उदाहरण के लिए, उसने LARD नामक एक उपकरण विकसित किया AMULET3 के जटिल डिजाइन से निपटने के लिए।

उदाहरण
तमाम कठिनाइयों के बावजूद कई अतुल्यकालिक सीपीयू बनाए गए हैं।

1951 का ORDVAC, ENIAC का उत्तराधिकारी था और अब तक निर्मित पहला अतुल्यकालिक कंप्यूटर था।

ILLIAC II अब तक निर्मित पहला पूरी तरह से अतुल्यकालिक, गति स्वतंत्र प्रोसेसर डिजाइन था; यह उस समय का सबसे शक्तिशाली कंप्यूटर था।

DEC PDP-16 रजिस्टर ट्रांसफर मॉड्यूल (ca. 1973) ने प्रयोगकर्ता को अतुल्यकालिक, 16-बिट प्रसंस्करण तत्वों के निर्माण की अनुमति दी। प्रत्येक मॉड्यूल के लिए देरी तय की गई थी और मॉड्यूल के सबसे खराब स्थिति के समय पर आधारित थी।

कैल्टेक
1980 के दशक के मध्य से, कैलिफोर्निया प्रौद्योगिकी संस्थान ने एसिंक्रोनस सर्किट के प्रदर्शन और ऊर्जा दक्षता का मूल्यांकन करने के प्रयास में चार गैर-वाणिज्यिक सीपीयू डिजाइन किए हैं। 1988 में कैलटेक एसिंक्रोनस माइक्रोप्रोसेसर (सीएएम) कैलटेक द्वारा बनाया गया पहला एसिंक्रोनस, अर्ध विलंब असंवेदनशील|क्वैसी डिले-इनसेंसिटिव (क्यूडीआई) माइक्रोप्रोसेसर था। प्रोसेसर में 16-बिट चौड़ा अल्प निर्देश सेट कंप्यूटर  ISA और  हार्वर्ड वास्तुकला  था। यह MOSIS द्वारा निर्मित और DARPA द्वारा वित्त पोषित किया गया था। परियोजना की निगरानी नौसेना अनुसंधान कार्यालय, सेना अनुसंधान कार्यालय और वायु सेना अनुसंधान प्रयोगशाला द्वारा की गई थी।
 * कैल्टेक अतुल्यकालिक माइक्रोप्रोसेसर (सीएएम)

प्रदर्शनों के दौरान, शोधकर्ताओं ने एक साधारण प्रोग्राम लोड किया जो एक तंग लूप में चलता था, प्रत्येक निर्देश के बाद आउटपुट लाइनों में से एक को स्पंदित करता था। यह आउटपुट लाइन एक ऑसिलोस्कोप से जुड़ी थी। जब एक कप गर्म कॉफी को चिप पर रखा गया, तो गर्म ट्रांजिस्टर के बिगड़ते प्रदर्शन के अनुकूल होने के लिए पल्स रेट (प्रभावी क्लॉक रेट) स्वाभाविक रूप से धीमा हो गया। जब चिप पर तरल नाइट्रोजन डाला गया, तो बिना किसी अतिरिक्त हस्तक्षेप के निर्देश दर बढ़ गई। इसके अतिरिक्त, कम तापमान पर, चिप को आपूर्ति की गई वोल्टेज को सुरक्षित रूप से बढ़ाया जा सकता है, जिसने निर्देश दर में भी सुधार किया - फिर से, बिना किसी अतिरिक्त कॉन्फ़िगरेशन के।

गैलियम आर्सेनाइड में लागू होने पर यह 100MIPS प्राप्त करने का दावा किया गया था। कुल मिलाकर, शोध पत्र ने उस समय उपलब्ध व्यावसायिक विकल्पों की तुलना में सीएएम के परिणामी प्रदर्शन को बेहतर बताया।

1998 में MiniMIPS, एक प्रायोगिक, अतुल्यकालिक MIPS I-आधारित माइक्रोकंट्रोलर बनाया गया था। भले ही इसका SPICE-पूर्वानुमानित प्रदर्शन 3.3 V पर लगभग 280 MIPS था, कार्यान्वयन लेआउट (मानव गलती) में कई गलतियों से प्रभावित हुआ और परिणाम लगभग 40% कम हो गए (तालिका देखें)।
 * मिनीएमआईपीएस

2003 में बनाया गया, यह एक अर्ध-विलंब-असंवेदनशील सर्किट था। ऊर्जा दक्षता के लिए डिज़ाइन किया गया अर्ध-विलंब-असंवेदनशील अतुल्यकालिक माइक्रोकंट्रोलर। माइक्रोकंट्रोलर कार्यान्वयन ने हार्वर्ड आर्किटेक्चर का पालन किया।
 * ल्यूटोनियम 8051

ईपीएसन
2004 में, एप्सॉन ने ACT11 नामक दुनिया का पहला मुड़ने योग्य माइक्रोप्रोसेसर, एक 8-बिट एसिंक्रोनस चिप का निर्माण किया।    सिंक्रोनस लचीले प्रोसेसर धीमे होते हैं, क्योंकि उस सामग्री को मोड़ना जिस पर एक चिप गढ़ी जाती है, विभिन्न ट्रांजिस्टर की देरी में जंगली और अप्रत्याशित बदलाव का कारण बनती है, जिसके लिए सबसे खराब स्थिति को हर जगह माना जाना चाहिए और हर चीज को सबसे खराब गति से देखा जाना चाहिए। प्रोसेसर स्मार्ट कार्ड में उपयोग के लिए अभिप्रेत है, जिनके चिप्स वर्तमान में आकार में इतने छोटे हैं कि वे पूरी तरह से कठोर रह सकते हैं।

आईबीएम
2014 में, IBM ने एक SyNAPSE- विकसित चिप की घोषणा की जो अतुल्यकालिक तरीके से चलती है, जिसमें अब तक उत्पादित किसी भी चिप की उच्चतम ट्रांजिस्टर की गिनती है। आईबीएम की चिप पैटर्न रिकग्निशन बेंचमार्क पर पारंपरिक कंप्यूटिंग सिस्टम की तुलना में कम बिजली के ऑर्डर की खपत करती है।

समयरेखा

 * ORDVAC और (समान) ILLIAC I (1951)
 * जॉनियाक (1953)
 * वीज़ैक (1955)
 * कीव (1958), एक सोवियत मशीन जो पीएल/1 भाषा में आने से बहुत पहले पॉइंटर्स के साथ प्रोग्रामिंग भाषा का उपयोग कर रही थी
 * ILIAC II (1962)
 * मैनचेस्टर के विक्टोरिया विश्वविद्यालय ने एटलस कंप्यूटर (मैनचेस्टर) बनाया (1964)


 * ICL 1906A और 1906S मेनफ्रेम कंप्यूटर, 1900 श्रृंखला का हिस्सा हैं और 1964 से इंटरनेशनल कंप्यूटर लिमिटेड द्वारा एक दशक से अधिक समय तक बेचे गए
 * पोलिश कंप्यूटर जेसेक कारपिन्स्की#KAR-65|KAR-65 और K-202 (क्रमशः 1965 और 1970)
 * हनीवेल सीपीयू 6180 (1972) और सीरीज 60 लेवल 68 (1981) जिस पर  मॉलटिक्स  अतुल्यकालिक रूप से चलता था


 * सोवियत बिट-स्लाइस माइक्रोप्रोसेसर मॉड्यूल (1970 के दशक के अंत में) K587 के रूप में उत्पादित, K588 और К1883 (पूर्वी जर्मनी में U83x)
 * कैलटेक एसिंक्रोनस माइक्रोप्रोसेसर, दुनिया का पहला एसिंक्रोनस माइक्रोप्रोसेसर (1988) * ARM आर्किटेक्चर-कार्यान्वयन ताबीज माइक्रोप्रोसेसर (1993 और 2000)
 * एआरएम वास्तुकला R3000 का अतुल्यकालिक कार्यान्वयन, डब MiniMIPS (1998)
 * एक्सएपी प्रोसेसर के कई संस्करणों ने विभिन्न अतुल्यकालिक डिजाइन शैलियों के साथ प्रयोग किया: एक बंडल डेटा एक्सएपी, 1-ऑफ-4 एक्सएपी, और 1-ऑफ-2 (डुअल-रेल) एक्सएपी (2003?) * एआरएम-संगत प्रोसेसर (2003?) जेडसी यू, स्टीव फर्बर | एस द्वारा डिजाइन किया गया। बी. फरबर, और एल.ए. प्लाना; विशेष रूप से सुरक्षा संवेदनशील अनुप्रयोगों के लिए अतुल्यकालिक डिजाइन के लाभों का पता लगाने के लिए डिज़ाइन किया गया * नेटवर्क-आधारित एसिंक्रोनस आर्किटेक्चर प्रोसेसर (2005) जो MIPS आर्किटेक्चर इंस्ट्रक्शन सेट के सबसेट को निष्पादित करता है
 * हैंडशेक सॉल्यूशंस से ARM996HS प्रोसेसर (2006)।
 * हैंडशेक सॉल्यूशंस से HT80C51 प्रोसेसर (2007?)।
 * वोर्टेक्स, लोड-स्टोर आर्किटेक्चर के साथ सामान्य-उद्देश्य वाले सीपीयू का एक सुपरस्केलर प्रोसेसर इतिहास। इंटेल से लोड/स्टोर आर्किटेक्चर (2007); इसे फुलक्रम माइक्रोसिस्टम टेस्ट चिप 2 के रूप में विकसित किया गया था और इसके कुछ घटकों को छोड़कर इसका व्यावसायीकरण नहीं किया गया था; चिप में डीडीआर एसडीआरएएम और एक 10 जीबी ईथरनेट इंटरफेस शामिल है जो नेक्सस सिस्टम-ऑन-चिप नेट के माध्यम से सीपीयू से जुड़ा हुआ है।
 * चार्ल्स एच. मूर से सीफर्थ मल्टी कोर  प्रोसेसर (2008)।
 * जीए144 चार्ल्स एच. मूर का मल्टी-कोर प्रोसेसर (2010)।
 * TAM16: 16-बिट एसिंक्रोनस माइक्रोकंट्रोलर IP कोर (टिएम्पो)
 * शील्ड अतुल्यकालिक DLX बेटी? अतुल्यकालिक ओपन-सोर्स DLX प्रोसेसर (ASPIDA) को ASIC और FPGA दोनों संस्करणों में सफलतापूर्वक लागू किया गया है

यह भी देखें

 * विश्व स्तर पर अतुल्यकालिक स्थानीय रूप से तुल्यकालिक सर्किट
 * अनुक्रमिक तर्क (अतुल्यकालिक)
 * स्थिरोष्म तर्क
 * परफेक्ट क्लॉक गेटिंग
 * सिग्नल ट्रांजिशन ग्राफ
 * पेट्री जाल

अग्रिम पठन

 * TiDE from Handshake Solutions in The Netherlands, Commercial asynchronous circuits design tool. Commercial asynchronous ARM (ARM996HS) and 8051 (HT80C51) are available.
 * An introduction to asynchronous circuit design by Davis and Nowick
 * Null convention logic, a design style pioneered by Theseus Logic, who have fabricated over 20 ASICs based on their NCL08 and NCL8501 microcontroller cores
 * The Status of Asynchronous Design in Industry Information Society Technologies (IST) Programme, IST-1999-29119, D. A. Edwards W. B. Toms, June 2004, via www.scism.lsbu.ac.uk
 * The Red Star is a version of the MIPS R3000 implemented in asynchronous logic
 * The Amulet microprocessors were asynchronous ARMs, built in the 1990s at University of Manchester, England
 * The N-Protocol developed by Navarre AsyncArt, the first commercial asynchronous design methodology for conventional FPGAs
 * PGPSALM an asynchronous implementation of the 6502 microprocessor
 * Caltech Async Group home page
 * Tiempo: French company providing asynchronous IP and design tools
 * Epson ACT11 Flexible CPU Press Release
 * Newcastle upon Tyne Async Group page