वोल्टेज-नियंत्रित प्रतिरोधक

वोल्टेज-नियंत्रित प्रतिरोधक (वीसीआर) एक तीन-टर्मिनल सक्रिय उपकरण है जिसमें एक इनपुट पोर्ट और दो आउटपुट पोर्ट होते हैं। इनपुट-पोर्ट वोल्टेज आउटपुट पोर्ट के मध्य प्रतिरोधक के मान को नियंत्रित करता है। वीसीआर अधिकांश क्षेत्र-प्रभाव ट्रांजिस्टर (एफईटी) के साथ बनाए जाते हैं। दो प्रकार के एफईटी अधिकांश उपयोग किए जाते हैं: जेएफईटी और एमओएसएफईटी। इसमें फ्लोटिंग वोल्टेज-नियंत्रित प्रतिरोधक और ग्राउंडेड वोल्टेज-नियंत्रित प्रतिरोधक दोनों हैं। फ्लोटिंग वीसीआर को दो निष्क्रिय या सक्रिय घटकों के मध्य रखा जा सकता है। ग्राउंडेड वीसीआर, अधिक सामान्य और कम जटिल डिज़ाइन, के लिए आवश्यक है कि वोल्टेज-नियंत्रित प्रतिरोधक का एक पोर्ट ग्राउंडेड हो।

उपयोग
वोल्टेज-नियंत्रित प्रतिरोधक सबसे अधिक उपयोग किए जाने वाले एनालॉग डिज़ाइन ब्लॉकों में से एक हैं: अनुकूली एनालॉग फ़िल्टर, स्वतः लब्धि नियंत्रण परिपथ, घड़ी जनरेटर, संपीड़क, विद्युतमापी, ऊर्जा संचयक, विस्तारक, श्रवण यंत्र, प्रकाश मंदक, मॉड्यूलेटर (मिक्सर), कृत्रिम न्यूरल नेटवर्क, प्रोग्रामयोग्य-लाभ एम्पलीफायर, चरणबद्ध सरणियाँ, चरण-बंद लूप, चरण-नियंत्रित डिमिंग परिपथ, चरण-विलंब और -अग्रिम परिपथ, ट्यून करने योग्य फ़िल्टर, वेरिएबल एटेन्यूएटर्स, वोल्टेज-नियंत्रित ऑसिलेटर, वोल्टेज-नियंत्रित मल्टीवाइब्रेटर, साथ ही तरंगरूप जनरेटर, सभी में वोल्टेज-नियंत्रित प्रतिरोधक सम्मिलित हैं।

जेएफईटी वोल्टेज-नियंत्रित प्रतिरोधों के डिजाइन के लिए उपयोग किए जाने वाले अधिक सामान्य सक्रिय उपकरणों में से एक है। इतना कि, जेएफईटी उपकरणों को वोल्टेज-नियंत्रित प्रतिरोधकों के रूप में पैक और बेचा जाता है। सामान्यतः, जेएफईटी को जब वीसीआर के रूप में पैक किया जाता है तब उनमें अधिकांश उच्च संकुचन वोल्टता होता है, जिसके परिणामस्वरूप अधिक गतिशील प्रतिरोध सीमा होती है। वीसीआर के लिए जेएफईटी को अधिकांश जोड़े में पैक किया जाता है, जो वीसीआर डिजाइन की अनुमति देता है जिसके लिए सुमेलित ट्रांजिस्टर पैरामीटर की आवश्यकता होती है।

वीसीआर अनुप्रयोगों के लिए जिसमें सेंसर संकेत प्रवर्धन या ऑडियो सम्मिलित है, असतत जेएफईटी का अधिकांश उपयोग किया जाता है। एक कारण यह है कि जेएफईटी और जेएफईटी के साथ निर्मित परिपथ टोपोलॉजी में कम ध्वनि (विशेष रूप से कम 1/f फ्लिकर ध्वनि और कम विस्फोट ध्वनि) की सुविधा होती है। इन अनुप्रयोगों में, कम ध्वनि वाले जेएफईटी अधिक विश्वसनीय और त्रुटिहीन माप और ध्वनि शुद्धता के ऊंचे स्तर की अनुमति देते हैं।

भिन्न-भिन्न जेएफईटी का उपयोग करने का एक अन्य कारण यह है कि जेएफईटी असमतल वातावरण के लिए उत्तम अनुकूल हैं। जेएफईटी एमओएसएफईटी परिपथ की तुलना में विद्युत, विद्युत चुम्बकीय व्यतिकरण (ईएमआई) और अन्य उच्च विकिरण झटके का उत्तम सामना कर सकते हैं। JFETs एक इनपुट सर्ज-प्रोटेक्शन उपकरण के रूप में भी काम कर सकते हैं। MOSFETs की तुलना में JFETs इलेक्ट्रोस्टैटिक डिस्चार्ज के प्रति भी कम संवेदनशील होते हैं।

वोल्टेज-नियंत्रित प्रतिरोधक डिज़ाइन
जेएफईटी वीसीआर के लिए दो अधिक सामान्य और सबसे अधिक निवेश प्रभावी डिजाइन गैर-रेखीयकृत और रैखिककृत वीसीआर डिजाइन हैं। गैर-रैखिकीकृत डिज़ाइन के लिए केवल एक जेएफईटी की आवश्यकता होती है, रैखिककृत डिज़ाइन भी एक जेएफईटी का उपयोग करता है, किन्तु इसमें दो रैखिककरण प्रतिरोधक होते हैं। रैखिककृत डिज़ाइन का उपयोग वीसीआर अनुप्रयोगों के लिए किया जाता है जिनके लिए उच्च इनपुट-संकेत वोल्टेज स्तर की आवश्यकता होती है। गैर-रेखीय डिज़ाइन का उपयोग कम इनपुट संकेत स्तर और निवेश-संचालित DC अनुप्रयोगों में किया जाता है।

गैर-रैखिकीकृत वीसीआर डिज़ाइन
चित्र पर परिपथ में, एक गैर-रैखिकीकृत वीसीआर डिज़ाइन, वोल्टेज-नियंत्रित प्रतिरोधक, LSK489C जेएफईटी, का उपयोग प्रोग्रामयोग्य वोल्टेज डिवाइडर के रूप में किया जाता है। VGS आपूर्ति जेएफईटी के आउटपुट प्रतिरोध का स्तर निर्धारित करती है। JFET (RDS) का ड्रेन-टू-सोर्स प्रतिरोध और ड्रेन रेसिस्टर (R1) वोल्टेज-डिवाइडर नेटवर्क बनाते हैं। आउटपुट वोल्टेज समीकरण से निर्धारित किया जा सकता है


 * Vout = VDC · RDS / (R1 + RDS).

गैर-रैखिकीकृत वीसीआर डिज़ाइन का एक एलटीस्पाइस सिमुलेशन सत्यापित करता है कि जेएफईटी प्रतिरोध गेट-टू-सोर्स वोल्टेज (VGS) में बदलाव के साथ बदलता है। सिमुलेशन (नीचे) में, एक निरंतर इनपुट वोल्टेज प्रयुक्त (वीडीसी आपूर्ति 4 वोल्ट पर सेट होती है) किया जाता है, और गेट-टू-सोर्स वोल्टेज चरणों में कम हो जाता है, जिससे जेएफईटी ड्रेन-टू-सोर्स प्रतिरोध बढ़ जाता है। जेएफईटी के ड्रेन से सोर्स टर्मिनलों के मध्य प्रतिरोध बढ़ जाता है क्योंकि गेट-टू-सोर्स वोल्टेज अधिक ऋणात्मक हो जाता है और गेट-टू-सोर्स वोल्टेज 0 वोल्ट तक पहुंचने पर घट जाता है। नीचे दिया गया अनुकरण इसे स्पष्ट करता है। आउटपुट वोल्टेज लगभग 2.5 वोल्ट है और गेट-टू-सोर्स वोल्टेज -1 वोल्ट हैहै। इसके विपरीत, गेट-टू-सोर्स वोल्टेज 0 वोल्ट होने पर आउटपुट वोल्टेज लगभग 1.6 वोल्ट तक गिर जाता है।

4-वोल्ट इनपुट सिग्नल और 300 ओम के R1 के साथ, जेएफईटी वीसीआर के लिए प्रतिरोध की सीमा की गणना सिमुलेशन परिणामों से की जा सकती है क्योंकि VGS समीकरण का उपयोग करके -1 वोल्ट और 0 वोल्ट के मध्य भिन्न होता है।


 * RDS = V0 · R1 / (VDS − V0).

उपरोक्त समीकरण का उपयोग करते हुए, VGS = −1 V पर, वीसीआर प्रतिरोध लगभग 500 ओम है, और VGD = 0 V, वीसीआर प्रतिरोध लगभग 200 ओम है।

एक समान वीसीआर परिपथ (लोड प्रतिरोधी को 3000 ओम में बदल दिया गया है) के इनपुट पर रैंप वोल्टेज प्रयुक्त करने से किसी को जेएफईटी के प्रतिरोध का त्रुटिहीन मान निर्धारित करने की अनुमति मिलती है क्योंकि इनपुट वोल्टेज भिन्न होता है।

नीचे दिए गए रैम्प सिमुलेशन से पता चलता है कि JFET का ड्रेन-टू-सोर्स प्रतिरोध इनपुट स्वीप वोल्टेज, Vsweep (Vsignal) तक लगभग 2 V तक पहुंचने तक अत्यंत स्थिर (लगभग 280 ओम) है। इस बिंदु पर ड्रेन-टू -स्रोत प्रतिरोध तब तक धीरे-धीरे बढ़ना प्रारंभ हो जाता है जब तक कि इनपुट वोल्टेज 8 V तक नहीं पहुंच जाता। लगभग 8 V पर, इस पूर्वाग्रह स्थिति (VGS = 0 V और R = 3 kΩ) के लिए, JFET ड्रेन करंट (ID(J1)) संतृप्त होता है, और प्रतिरोध अब स्थिर नहीं है और इनपुट वोल्टेज में वृद्धि के साथ बदलता है। रैंप सिमुलेशन यह भी निरुपित करता है कि 2 V से नीचे भी, वीसीआर का प्रतिरोध इनपुट वोल्टेज स्तर से पूरी तरह से स्वतंत्र नहीं है। अर्थात्, वीसीआर प्रतिरोध एक पूर्णतः रैखिक प्रतिरोधक का प्रतिनिधित्व नहीं करता है।

क्योंकि प्रतिरोध 2 V से ऊपर स्थिर नहीं है, इस गैर-रैखिकीकृत वीसीआर डिज़ाइन का उपयोग अधिकांश तब किया जाता है जब इनपुट वोल्टेज संकेत 1 V से नीचे होता है, जैसे सेंसर अनुप्रयोगों में या ऐसे अनुप्रयोगों में जहां उच्च इनपुट वोल्टेज स्तरों पर विरूपण चिंता का विषय नहीं है। या अन्य स्थितियों में, जब एक स्थिर प्रतिरोधक मान की आवश्यकता नहीं (उदाहरण के लिए, एलईडी डिमर अनुप्रयोगों और संगीत पेडल-प्रभाव परिपथ में) होती है।

रैखिकीकृत वीसीआर डिज़ाइन
इनपुट वोल्टेज की गतिशील सीमा को बढ़ाने के लिए, इनपुट संकेत सीमा पर निरंतर प्रतिरोध बनाए रखने के लिए, और संकेत-से-ध्वनि अनुपात और कुल हार्मोनिक विरूपण विनिर्देशों में सुधार करने के लिए, रैखिककरण प्रतिरोधों का उपयोग किया जाता है।

वोल्टेज-नियंत्रित प्रतिरोधों की एक मूलभूत सीमा यह है कि इनपुट संकेत को रैखिककरण वोल्टेज (लगभग वह बिंदु जब जेएफईटी संतृप्ति में प्रवेश करता है) से नीचे रखा जाना चाहिए। यदि रैखिककरण वोल्टेज पार हो गया है, तब वोल्टेज नियंत्रण प्रतिरोधक मान इनपुट वोल्टेज संकेत के स्तर और गेट-टू-सोर्स वोल्टेज दोनों के साथ बदल जाएगा।

बड़े इनपुट सिग्नलों को संभालने की इस डिज़ाइन की क्षमता के मूल्यांकन के लिए, वीसीआर इनपुट पर एक रैंप लगाया जाता है। रैंप सिमुलेशन के परिणामों से, वीसीआर एक वास्तविक प्रतिरोधक का कितनी निकटतम से अनुकरण करता है और इनपुट वोल्टेज की किस सीमा पर वीसीआर एक प्रतिरोधक के रूप में व्यवहार करता है, यह निर्धारित किया जाता है।

नीचे रैखिककृत वीसीआर रैंप सिमुलेशन निरुपित करता है कि वीसीआर प्रतिरोध लगभग −6 V से 6 V (the V(Vout)/I(R1) वक्र) तक इनपुट सिग्नल सीमा के लिए लगभग 260 ओम पर स्थिर है। स्वीप यह भी निरुपित करता है कि वीसीआर प्रतिरोध नाटकीय रूप से बढ़ना प्रारंभ हो जाता है, जैसा कि जेएफईटी के संतृप्ति क्षेत्र में प्रवेश करने के पश्चात् गैर-रेखीय डिजाइन में होता है।

रैखिककृत वीसीआर के व्यापक स्थिर प्रतिरोध क्षेत्र के कारण, गैर-रैखिकीकृत डिज़ाइनों की तुलना में बहुत बड़े इनपुट संकेतों को विरूपण के बिना वीसीआर पर प्रयुक्त किया जा सकता है। चूँकि, यह विचार करना भी महत्वपूर्ण है कि ड्रेन रेसिस्टर मान ड्रेन-टू-सोर्स वोल्टेज की सीमा को थोड़ा प्रभावित करेगा जो कि वीसीआर प्रतिरोध स्थिर है।

बढ़ी हुई रैखिककरण सीमा के कारण, रैखिक परिपथ एसी संकेतों को संभालने में सक्षम है जो विरूपण के दृश्य स्तर सेट होने से पहले 8 V पीक-टू-पीक के क्रम में हैं। नीचे दिया गया सिमुलेशन, जो 3000-ओम नाली प्रतिरोधी का उपयोग करता है, दर्शाता है कि वीसीआर का उपयोग अत्यंत उच्च इनपुट वोल्टेज इनपुट संकेत पर सफलतापूर्वक किया जा सकता है। इस डिज़ाइन के लिए, 8 V पीक-टू-पीक इनपुट वोल्टेज संकेत को 2.2 वोल्ट पीक से 0.5 वोल्ट पीक तक क्षीण किया जा सकता है, जब नियंत्रण वोल्टेज -2.5 वोल्ट से 0.5 वोल्ट तक भिन्न होता है।

गैर-रैखिकीकृत डिज़ाइन के विपरीत, रैखिककृत वीसीआर डिज़ाइन के बारे में ध्यान देने योग्य बात यह है कि आउटपुट संकेत में कोई महत्वपूर्ण ऑफसेट नहीं होता है। नियंत्रण वोल्टेज बदलने पर यह 0 V पर केन्द्रित रहता है। गैर-रेखीय डिज़ाइन के सिमुलेशन आउटपुट पर एक महत्वपूर्ण ऑफसेट वोल्टेज का संकेत देते हैं। रेखीयकृत वीसीआर डिज़ाइन की एक अन्य महत्वपूर्ण विशेषता यह है कि इसमें गैर-रैखिकीकृत डिज़ाइन की तुलना में अधिक आउटपुट करंट होता है। रैखिककरण प्रतिरोधों का प्रभाव वीसीआर के अंतराचालकता लाभ को प्रभावी रूप से बढ़ाना है।

प्रतिरोध सीमा चयन
विभिन्न वीसीआर प्रतिरोध सीमा प्राप्त करने के लिए विभिन्न जेएफईटी का उपयोग किया जा सकता है। सामान्यतः, जेएफईटी के लिए आईडीएसएस मान जितना अधिक होगा, प्राप्त प्रतिरोध मान उतना ही कम होगा। इसी प्रकार, आईडीएसएस के कम मानों वाले जेएफईटी में प्रतिरोध के उच्च मान होते हैं। JFETs के एक बैंक के साथ, विभिन्न आईडीएसएस मानों के साथ (और इसलिए, RDS मान), प्रोग्राम करने योग्य स्वचालित लाभ-नियंत्रण परिपथ के बैंकों का निर्माण किया जा सकता है जो प्रतिरोध सीमा की एक विस्तृत श्रृंखला प्रदान करते हैं। उदाहरण के लिए, LSK489A और LSK489C, ग्रेडेड IDSS JFETS, 3:1 प्रतिरोध भिन्नता दिखाते हैं।

विरूपण संबंधी विचार
वोल्टेज-नियंत्रित प्रतिरोधों के साथ विरूपण एक प्रमुख चिंता का विषय है। जब एक एसी या गैर-डीसी इनपुट संकेत प्रयुक्त किया जाता है जिसके परिणामस्वरूप वीसीआर प्रतिरोधक रैखिक ट्रायोड क्षेत्र से बाहर चला जाता है (या पूरी तरह से रैखिक ट्रायोड क्षेत्र से कम में संचालित होता है), तब इनपुट संकेत परिणामों का असमान प्रवर्धन (प्रत्यक्ष परिणाम के रूप में) प्रतिरोध में एक गैर-रैखिक वृद्धि) होता हैं। इसके परिणामस्वरूप आउटपुट संकेत में विकृति आती है।

इस समस्या को दूर करने के लिए, गैर-रैखिकीकृत वीसीआर को अत्यंत कम संकेत स्तरों पर संचालित किया जाता है। दूसरी ओर, रैखिककृत वीसीआर डिज़ाइन में बहुत अधिक इनपुट वोल्टेज संकेत स्तरों पर अत्यंत कम विरूपण होगा और कुल हार्मोनिक विरूपण विनिर्देश में सुधार की अनुमति होगी।

उदाहरण के लिए, जब 5 V पीक-टू-पीक का इनपुट संकेत एक गैर-रैखिक वीसीआर डिज़ाइन पर प्रयुक्त किया जाता है, तब नीचे दिया गया सिमुलेशन महत्वपूर्ण मात्रा में दृश्य विरूपण दिखाता है।

दूसरी ओर, जब 8 V पीक-टू-पीक इनपुट संकेत प्रयुक्त किया जाता है तब एक रेखीयकृत वीसीआर डिज़ाइन का सिमुलेशन बहुत कम विरूपण (चित्रा 7) दिखाता है।

अन्य वीसीआर टोपोलॉजी और डिज़ाइन
इन अधिक मौलिक वीसीआर डिज़ाइनों के अतिरिक्त, अनेक और अधिक परिष्कृत डिज़ाइन भी हैं। इन डिज़ाइनों में अधिकांश एक डिफरेंशियल डिफरेंस कन्वेयर करंट (डीडीसीसी) परिपथ, एक डिफरेंशियल एम्पलीफायर, दो या अधिक मिलान वाले जेएफईटी ट्रांजिस्टर या एक या दो ऑपरेशनल एंप्लीफायर सम्मिलित होते हैं। यह डिज़ाइन गतिशील सीमा, विरूपण, संकेत-टू-ध्वनि अनुपात और तापमान भिन्नता के प्रति संवेदनशीलता में सुधार प्रदान करते हैं।

डिज़ाइन सिद्धांत - IV विश्लेषण
वर्तमान-वोल्टेज (IV) स्थानांतरण विशेषताएँ निर्धारित करती हैं कि JFET VCR कैसा प्रदर्शन करेगा। विशेष रूप से, IV वक्रों के रैखिक क्षेत्र इनपुट संकेत सीमा निर्धारित करते हैं जहां वीसीआर एक प्रतिरोधक के रूप में व्यवहार करेगा। एक विशिष्ट जेएफईटी के वक्र प्रतिरोधक मानों की सीमा को भी निर्धारित करते हैं जिनके लिए VCR को प्रोग्राम किया जा सकता है।

जेएफईटी IV वक्र को परिभाषित करने वाला गणितीय फलन रैखिक नहीं है। चूँकि, इन वक्रों के ऐसे क्षेत्र हैं जो बहुत रैखिक हैं। इनमें ट्रायोड क्षेत्र (ओमिक या रैखिक क्षेत्र के रूप में भी जाना जाता है) और संतृप्ति क्षेत्र (सक्रिय क्षेत्र या निरंतर-वर्तमान-स्रोत क्षेत्र के रूप में भी जाना जाता है) सम्मिलित हैं। ट्रायोड क्षेत्र में, जेएफईटी एक प्रतिरोधक की तरह कार्य करता है, चूँकि, संतृप्ति क्षेत्र में यह एक स्थिर-वर्तमान स्रोत की तरह व्यवहार करता है। वह बिंदु जो ट्रायोड क्षेत्र और संतृप्ति क्षेत्र को भिन्न करता है, सामान्यतः वह बिंदु है जहां VDS प्रत्येक IV वक्र पर VGS के सामान्तर है।

ट्रायोड क्षेत्र में, ड्रेन-टू-सोर्स वोल्टेज में बदलाव से जेएफईटी के ड्रेन और सोर्स टर्मिनलों के मध्य प्रतिरोध में बदलाव नहीं (या बहुत कम बदलाव होगा) होगा। संतृप्ति क्षेत्र में, या अधिक उचित रूप से निरंतर-वर्तमान क्षेत्र में, ड्रेन-टू-सोर्स वोल्टेज में परिवर्तन के लिए ड्रेन टू सोर्स प्रतिरोध को इस तरह बदलने की आवश्यकता होगी कि विभिन्न ड्रेन-टू-सोर्स वोल्टेज स्तरों के लिए करंट एक स्थिर मान पर बना रहे।

शून्य के निकट VGS के मानों के लिए, ड्रेन-टू-सोर्स वोल्टेज रैखिककरण वोल्टेज या ट्रायोड ब्रेकप्वाइंट उस समय की तुलना में बहुत अधिक होता है जब VGS का स्तर पिंच-ऑफ वोल्टेज के निकट होता है। इसका अर्थ है कि VGS के विभिन्न मानों के लिए निरंतर प्रतिरोधी व्यवहार को बनाए रखने के लिए, अधिकतम रैखिककरण मूल्य उपयोग किए गए VGS के उच्चतम मान के अनुसार निर्धारित किया जाएगा।

रैखिक ट्रायोड क्षेत्र में वास्तव में VGS के ऋणात्मक मान सम्मिलित हैं। नीचे दिया गया चित्र, ट्रायोड क्षेत्र में IV वक्रों का LTSPICE (LTSPICE) सिमुलेशन दिखाता है। जैसा कि देखा जा सकता है, एक गैर-रैखिकीकृत एलएसके489 लगभग −0.1 वी से 0.1 वी तक रैखिक है। 0 वी के निकट VGS स्तरों के लिए, ट्रायोड रैखिक सीमा लगभग -0.2 वी से 0.2 वी तक फैली हुई है। जैसे-जैसे VGS का मान बढ़ता है रैखिक ट्रायोड क्षेत्र अत्यंत कम हो गया है।

इसके विपरीत, जब रैखिककरण प्रतिरोधों का उपयोग किया जाता है, तो एक समान IV वक्र स्वेप्ट सिमुलेशन निरुपित करता है कि रैखिक ट्रायोड क्षेत्र अत्यंत विस्तारित है। IV वक्रों से, कोई देख सकता है कि रैखिक डिज़ाइन के लिए रैखिककरण क्षेत्र -6 V से 6 V (IDS बनाम VDS बनाम Vin वक्र) तक आसानी से विस्तारित होता है। गैर-रैखिकीकृत डिज़ाइन लगभग 200 mV रेंज से बहुत ऊपर उत्पन्न होता है।

आगे रोचक बात यह है कि रैखिककरण के परिणामस्वरूप गेट-टू-सोर्स वोल्टेज का रैखिककरण होता है, किन्तु इनपुट वोल्टेज (Vin) प्रत्येक स्वीप के समय निरंतर DC स्तर पर रखा जाता है। ऐसा इसलिए है क्योंकि जैसे ही इनपुट वोल्टेज बदलता है, VGS का मान वोल्टेज ऐसे बदलता है कि VGS सदैव आधे VDS के सामान्तर होता है। VDS में परिवर्तन VGS में परिवर्तन के लिए ऐसा है कि जेएफईटी उस बिंदु तक एक प्रतिरोधक के रूप में व्यवहार करता है जहां जेएफईटी संतृप्त होता है।

रैखिकीकरण का गणित
रैखिककरण प्रतिरोधों के पीछे का गणित सामान्यतः जेएफईटी ट्रायोड समीकरण में दूसरी डिग्री VDS शब्द को रद्द करने से संबंधित है। यह समीकरण ड्रेन करंट को VGS और VDS से संबंधित करता है। क्लेनफेल्ड यह सिद्ध करने के लिए किरचॉफ का वर्तमान नियम प्रयुक्त होता है कि VDS गैर-रेखीय शब्द रैखिककरण प्रतिरोधों के साथ रद्द हो जाता है। द्वितीय-डिग्री (द्विघात) पद को रद्द करने के लिए रैखिककरण प्रतिरोधक सामान्तर होने चाहिए। समान मान वाले रैखिककरण प्रतिरोधक ड्रेन-टू-सोर्स वोल्टेज को 2 से विभाजित करते हैं, जिससे जेएफईटी ट्रायोड समीकरण में गैर-रेखीय VDS शब्द प्रभावी रूप से रद्द हो जाता है।

वोल्टेज-नियंत्रित प्रतिरोधकों का भविष्य
अनेक एनालॉग इलेक्ट्रॉनिक परिपथ डिजाइनों के सफल डिजाइन के लिए दैनिक और उच्च-प्रदर्शन वाले वीसीआर आवश्यक हैं और आगे भी रहेंगे। कृत्रिम बुद्धिमत्ता (न्यूरल) आधारित सेंसर नेटवर्क की उन्नति में वीसीआर डिजाइनों द्वारा केंद्रीय भूमिका निभाने का विश्वाश है। वीसीआर, मूल रूप से एक कृत्रिम न्यूरल नेटवर्क में सिनैप्टिक कोशिकाओं का हृदय है, हाई-स्पीड एनालॉग डेटा प्रोसेसिंग और सूचना के नियंत्रण को सक्षम करने के लिए आवश्यक है जो माइक्रोकंट्रोलर, डिजिटल-टू-एनालॉग कनवर्टर्स और एनालॉग-से-डिजिटल कनवर्टर्स वर्तमान में करते हैं।

कम ध्वनि वाले जेएफईटी अपनी कम संकेत संवेदनशीलता, विद्युत चुम्बकीय और विकिरण प्रत्यास्थता, और एक सिनैप्टिक सेल में वीसीआर के रूप में और कम ध्वनि वाले उच्च प्रदर्शन सेंसर प्रीएम्प्लीफायर दोनों के रूप में कॉन्फ़िगर करने की उनकी क्षमता के कारण कृत्रिम-बुद्धिमान-आधारित सेंसर नोड्स कार्यान्वयन के लिए एक समाधान प्रदान करते हैं। यह इस तथ्य का स्वाभाविक विस्तार है कि सेंसर माप अनुप्रयोगों में कम ध्वनि वाले वीसीआर और कम ध्वनि वाले प्रीएम्प्लीफायर के डिजाइन में कम ध्वनि वाले जेएफईटी और कम ध्वनि वाले जेएफईटी परिपथ टोपोलॉजी का बड़े स्तर पर उपयोग किया जाता है।