शक्ति मॉसफेट

पावर MOSFET एक विशिष्ट प्रकार का धातु-ऑक्साइड-अर्धचालक क्षेत्र-प्रभाव ट्रांजिस्टर (MOSFET) है जिसे महत्वपूर्ण शक्ति स्तरों को संभालने के लिए डिज़ाइन किया गया है। अन्य पावर सेमीकंडक्टर उपकरणों की तुलना में, जैसे विद्युत रोधित गेट द्विध्रुवी ट्रांजिस्टर  (आईजीबीटी) या thyristor, इसका मुख्य लाभ उच्च स्विच #इलेक्ट्रॉनिक स्विच गति और कम वोल्टेज पर अच्छी दक्षता है। यह IGBT के साथ एक अलग गेट साझा करता है जो इसे चलाना आसान बनाता है। वे कम लाभ के अधीन हो सकते हैं, कभी-कभी इस हद तक कि गेट वोल्टेज को नियंत्रण में वोल्टेज से अधिक होना आवश्यक है।

पावर MOSFETs का डिज़ाइन MOSFET और CMOS तकनीक के विकास से संभव हुआ, जिसका उपयोग 1960 के दशक से एकीकृत सर्किट के निर्माण के लिए किया जाता था। पावर MOSFET अपने संचालन सिद्धांत को अपने कम-शक्ति समकक्ष, पार्श्व MOSFET के साथ साझा करता है। पावर MOSFET, जो आमतौर पर बिजली के इलेक्ट्रॉनिक्स  में उपयोग किया जाता है, को मानक MOSFET से अनुकूलित किया गया था और 1970 के दशक में व्यावसायिक रूप से पेश किया गया था। पावर MOSFET दुनिया में सबसे आम पावर सेमीकंडक्टर डिवाइस है, इसकी कम गेट ड्राइव पावर, तेज़ स्विचिंग गति के कारण, आसान उन्नत समानांतर क्षमता, विस्तृत बैंडविड्थ, मजबूती, आसान ड्राइव, सरल पूर्वाग्रह, आवेदन में आसानी और मरम्मत में आसानी। विशेष रूप से, यह सबसे व्यापक रूप से उपयोग किया जाने वाला लो-वोल्टेज (200 V से कम) स्विच है। इसे अनुप्रयोगों की एक विस्तृत श्रृंखला में पाया जा सकता है, जैसे कि अधिकांश बिजली आपूर्ति, डीसी-टू-डीसी कनवर्टर, लो-वोल्टेज मोटर नियंत्रक, और #अनुप्रयोग।

इतिहास
MOSFET का आविष्कार 1959 में बेल लैब्स में मोहम्मद एम. अटाला और दावों कहंग द्वारा किया गया था। यह पावर इलेक्ट्रॉनिक्स में एक सफलता थी। MOSFETs की पीढ़ियों ने पावर डिजाइनरों को प्रदर्शन और घनत्व स्तर प्राप्त करने में सक्षम बनाया जो द्विध्रुवी ट्रांजिस्टर के साथ संभव नहीं है। 1969 में, Hitachi  ने पहली ऊर्ध्वाधर शक्ति MOSFET पेश की, जिसे बाद में वीएमओएस (वी-ग्रूव एमओएसएफईटी) के नाम से जाना जाएगा। उसी वर्ष, स्व-संरेखित गेट के साथ MOSFET#DMOS (डबल-डिफ्यूज्ड MOSFET) की रिपोर्ट सबसे पहले राष्ट्रीय उन्नत औद्योगिक विज्ञान और प्रौद्योगिकी संस्थान (ETL) के वाई. तारुई, वाई. हयाशी और तोशीहिरो सेकिगावा ने की थी। 1974 में, तोहोकू विश्वविद्यालय में  आदेश-स्थिति निशिजावा  ने ऑडियो के लिए एक पावर MOSFET का आविष्कार किया, जिसे जल्द ही यामाहा कॉर्पोरेशन द्वारा उनके उच्च निष्ठा ऑडियो पावर [[एम्पलीफायर]] के लिए निर्मित किया गया था। JVC, पायनियर कॉर्पोरेशन, सोनी और  तोशीबा  ने भी 1974 में पावर MOSFETs के साथ एम्पलीफायरों का निर्माण शुरू किया। सिलिकॉनिक्स ने 1975 में व्यावसायिक रूप से VMOS पेश किया।

VMOS और DMOS विकसित होकर VDMOS (वर्टिकल DMOS) के नाम से जाने गए। एचपी लैब्स में जॉन एल. मोल की अनुसंधान टीम ने 1977 में डीएमओएस प्रोटोटाइप तैयार किया, और वीएमओएस पर फायदे का प्रदर्शन किया, जिसमें कम ऑन-प्रतिरोध और उच्च ब्रेकडाउन वोल्टेज शामिल थे। उसी वर्ष, हिताची ने एलडीएमओएस (पार्श्व डीएमओएस) पेश किया, जो डीएमओएस का एक समतल प्रकार है। हिताची 1977 और 1983 के बीच एकमात्र एलडीएमओएस निर्माता थी, उस दौरान एलडीएमओएस का उपयोग एचएच इलेक्ट्रॉनिक्स (वी-सीरीज़) और एशली ऑडियो जैसे निर्माताओं के ऑडियो पावर एम्पलीफायरों में किया जाता था, और संगीत और सार्वजनिक संबोधन प्रणालियों के लिए उपयोग किया जाता था। 1995 में 2जी डिजिटल सेल्युलर नेटवर्क की शुरुआत के साथ, एलडीएमओएस 2जी, 3जी जैसे मोबाइल नेटवर्क में सबसे व्यापक रूप से इस्तेमाल किया जाने वाला आरएफ पावर एम्पलीफायर बन गया। और 4जी. एलेक्स लिडो ने 1977 में स्टैनफोर्ड विश्वविद्यालय में हेक्सफेट, एक हेक्सागोनल प्रकार की पावर एमओएसएफईटी का सह-आविष्कार किया। टॉम हरमन के साथ। HexFET का 1978 में अंतर्राष्ट्रीय सुधारक  द्वारा व्यावसायीकरण किया गया था।  इंसुलेटेड-गेट बाइपोलर ट्रांजिस्टर (IGBT), जो पावर MOSFET और  द्विध्रुवी जंक्शन ट्रांजिस्टर  (BJT) दोनों के तत्वों को जोड़ता है, 1977 और 1979 के बीच  सामान्य विद्युतीय  में बी. जयंत बालिगा द्वारा विकसित किया गया था। सुपरजंक्शन MOSFET एक प्रकार का पावर MOSFET है जो P+ कॉलम का उपयोग करता है जो N-एपिटैक्सी परत में प्रवेश करता है। पी और एन परतों को ढेर करने का विचार पहली बार 1978 में ओसाका विश्वविद्यालय में शोज़ो शिरोटा और शिगियो कनेडा द्वारा प्रस्तावित किया गया था। फिलिप्स में डेविड जे. कोए ने 1984 में एक यूएस पेटेंट दाखिल करके वैकल्पिक पी-टाइप और एन-टाइप परतों के साथ सुपरजंक्शन एमओएसएफईटी का आविष्कार किया, जिसे 1988 में प्रदान किया गया था।

अनुप्रयोग
पावर MOSFET दुनिया में सबसे अधिक इस्तेमाल किया जाने वाला पावर सेमीकंडक्टर उपकरण है।, पावर सेमीकंडक्टर डिवाइस बाजार में पावर MOSFET की हिस्सेदारी 53% है, जो इंसुलेटेड-गेट बाइपोलर ट्रांजिस्टर (27%), आरएफ पावर एम्पलीफायर (11%) और बाइपोलर जंक्शन ट्रांजिस्टर (9%) से आगे है। , प्रतिवर्ष 50 बिलियन से अधिक पावर MOSFETs भेजे जाते हैं। इनमें ट्रेंच पावर MOSFET शामिल है, जिसकी फरवरी 2017 तक 100 बिलियन से अधिक इकाइयाँ बिकीं। और STMicroelectronics का MDmesh (सुपरजंक्शन MOSFET) जिसने 5 बिलियन यूनिट्स बेची हैं.

पावर MOSFETs का उपयोग आमतौर पर उपभोक्ता इलेक्ट्रॉनिक्स की एक विस्तृत श्रृंखला के लिए किया जाता है। आरएफ डीएमओएस, जिसे आरएफ पावर एमओएसएफईटी के रूप में भी जाना जाता है, आकाशवाणी आवृति  (आरएफ) अनुप्रयोगों के लिए डिज़ाइन किया गया एक प्रकार का डीएमओएस पावर ट्रांजिस्टर है। इसका उपयोग विभिन्न रेडियो और आरएफ अनुप्रयोगों में किया जाता है। पावर MOSFETs का व्यापक रूप से परिवहन प्रौद्योगिकी में उपयोग किया जाता है,  जिसमें वाहनों की एक विस्तृत श्रृंखला शामिल है।

ऑटोमोटिव उद्योग में,  ऑटोमोटिव इलेक्ट्रॉनिक्स में पावर MOSFETs का व्यापक रूप से उपयोग किया जाता है।

पावर MOSFETs (DMOS, LDMOS और VMOS सहित) आमतौर पर अन्य अनुप्रयोगों की एक विस्तृत श्रृंखला के लिए उपयोग किए जाते हैं।

मूल संरचना
1970 के दशक में कई संरचनाओं की खोज की गई थी, जब पहली वाणिज्यिक पावर एमओएसएफईटी पेश की गई थी। हालाँकि, उनमें से अधिकांश को वर्टिकल डिफ्यूज्ड एमओएस (वीडीएमओएस) संरचना (जिसे डबल-डिफ्यूज्ड एमओएस या बस डीएमओएस भी कहा जाता है) और एलडीएमओएस (लेटरली डिफ्यूज्ड एमओएस) संरचना के पक्ष में छोड़ दिया गया है (कम से कम हाल तक)।

वीडीएमओएस का क्रॉस सेक्शन (चित्र 1 देखें) डिवाइस की ऊर्ध्वाधरता को दर्शाता है: यह देखा जा सकता है कि स्रोत इलेक्ट्रोड को नाली के ऊपर रखा गया है, जिसके परिणामस्वरूप ट्रांजिस्टर चालू स्थिति में होने पर मुख्य रूप से ऊर्ध्वाधर धारा उत्पन्न होती है। वीडीएमओएस में प्रसार विनिर्माण प्रक्रिया को संदर्भित करता है: पी कुएं (चित्र 1 देखें) एक प्रसार प्रक्रिया द्वारा प्राप्त किए जाते हैं (वास्तव में पी और एन प्राप्त करने के लिए एक दोहरी प्रसार प्रक्रिया)+क्षेत्र, इसलिए नाम डबल डिफ्यूज्ड)।

पावर MOSFETs की संरचना पार्श्व MOSFET से भिन्न होती है: अधिकांश बिजली उपकरणों की तरह, उनकी संरचना ऊर्ध्वाधर होती है न कि समतलीय। एक तलीय संरचना में, वर्तमान और ब्रेकडाउन वोल्टेज रेटिंग दोनों चैनल आयामों (क्रमशः चैनल की चौड़ाई और लंबाई) के कार्य हैं, जिसके परिणामस्वरूप सिलिकॉन रियल एस्टेट का अकुशल उपयोग होता है। एक ऊर्ध्वाधर संरचना के साथ, ट्रांजिस्टर की वोल्टेज रेटिंग डोपिंग (अर्धचालक) और एन एपिटैक्सियल परत की मोटाई (क्रॉस सेक्शन देखें) का एक कार्य है, जबकि वर्तमान रेटिंग चैनल की चौड़ाई का एक कार्य है। इससे ट्रांजिस्टर के लिए सिलिकॉन के एक कॉम्पैक्ट टुकड़े के भीतर उच्च अवरोधक वोल्टेज और उच्च धारा दोनों को बनाए रखना संभव हो जाता है।

एलडीएमओएस पार्श्व संरचना वाले पावर एमओएसएफईटी हैं। इनका उपयोग मुख्य रूप से हाई-एंड ऑडियो पावर एम्पलीफायरों में किया जाता है, और वायरलेस सेल्युलर नेटवर्क में आरएफ पावर एम्पलीफायर, जैसे 2जी, 3जी, और 4जी. उनका लाभ ऊर्ध्वाधर MOSFETs की तुलना में संतृप्त क्षेत्र (द्विध्रुवी जंक्शन ट्रांजिस्टर के रैखिक क्षेत्र के अनुरूप) में बेहतर व्यवहार है। वर्टिकल MOSFETs को अनुप्रयोगों को स्विच करने के लिए डिज़ाइन किया गया है, इसलिए उनका उपयोग केवल चालू या बंद स्थिति में किया जाता है।

ऑन-स्टेट प्रतिरोध
जब पावर MOSFET ऑन-स्टेट में होता है (ऑपरेशन मोड पर चर्चा के लिए MOSFET देखें), तो यह ड्रेन और स्रोत टर्मिनलों के बीच एक प्रतिरोधक व्यवहार प्रदर्शित करता है। चित्र 2 में देखा जा सकता है कि यह प्रतिरोध (जिसे R कहा जाता है)DSon ऑन-स्टेट में ड्रेन टू सोर्स प्रतिरोध के लिए) कई प्राथमिक योगदानों का योग है:
 * आरS स्रोत प्रतिरोध है. यह पैकेज के स्रोत टर्मिनल से MOSFET के चैनल के बीच सभी प्रतिरोधों का प्रतिनिधित्व करता है: तार का जोड़  का प्रतिरोध, स्रोत धातुकरण का, और एन का प्रतिरोध+कुएँ;
 * आरch. यह चैनल प्रतिरोध है. यह चैनल की चौड़ाई और किसी दिए गए डाई आकार के लिए चैनल घनत्व के व्युत्क्रमानुपाती होता है। चैनल प्रतिरोध आर के मुख्य योगदानकर्ताओं में से एक हैDSon कम वोल्टेज वाले MOSFETs, और चैनल घनत्व को बढ़ाने के लिए उनके सेल आकार को कम करने के लिए गहन कार्य किया गया है;
 * आरa पहुँच प्रतिरोध है. यह सीधे गेट इलेक्ट्रोड के नीचे एपिटैक्सियल ज़ोन के प्रतिरोध का प्रतिनिधित्व करता है, जहां वर्तमान की दिशा क्षैतिज (चैनल में) से ऊर्ध्वाधर (नाली संपर्क तक) में बदलती है;
 * आरJFET ऊपर उल्लिखित सेल आकार में कमी का हानिकारक प्रभाव है: पी इम्प्लांटेशन (चित्र 1 देखें) एक परजीवी जेएफईटी ट्रांजिस्टर के द्वार बनाते हैं जो वर्तमान प्रवाह की चौड़ाई को कम करते हैं;
 * आरn एपिटैक्सियल परत का प्रतिरोध है। चूंकि इस परत की भूमिका अवरोधक वोल्टेज, आर को बनाए रखना हैn यह सीधे डिवाइस की वोल्टेज रेटिंग से संबंधित है। एक उच्च वोल्टेज MOSFET के लिए एक मोटी, कम-डोप्ड परत की आवश्यकता होती है, यानी, अत्यधिक प्रतिरोधी, जबकि कम-वोल्टेज ट्रांजिस्टर को केवल उच्च डोपिंग स्तर, यानी, कम प्रतिरोधी के साथ एक पतली परत की आवश्यकता होती है। परिणामस्वरूप, आरn उच्च-वोल्टेज MOSFETs के प्रतिरोध के लिए जिम्मेदार मुख्य कारक है;
 * आरD R के समतुल्य हैS नाली के लिए. यह ट्रांजिस्टर सब्सट्रेट के प्रतिरोध का प्रतिनिधित्व करता है (चित्रा 1 में क्रॉस सेक्शन स्केल पर नहीं है, निचला एन+परत वास्तव में सबसे मोटी है) और पैकेज कनेक्शन की।

ब्रेकडाउन वोल्टेज/ऑन-स्टेट प्रतिरोध ट्रेड-ऑफ
जब ऑफ-स्टेट में, पावर MOSFET एक पिन डायोड (पी द्वारा गठित) के बराबर होता है+प्रसार, एन−एपिटैक्सियल परत और एन+सब्सट्रेट). जब यह अत्यधिक गैर-सममित संरचना रिवर्स-बायस्ड होती है, तो स्पेस-चार्ज क्षेत्र मुख्य रूप से प्रकाश-डोप्ड पक्ष पर, यानी एन के ऊपर फैलता है।−परत. इसका मतलब यह है कि इस परत को MOSFET के अधिकांश ऑफ-स्टेट ड्रेन-टू-सोर्स वोल्टेज का सामना करना पड़ता है।

हालाँकि, जब MOSFET चालू स्थिति में होता है, तो यह N−परत का कोई कार्य नहीं है। इसके अलावा, चूंकि यह हल्का डोप किया गया क्षेत्र है, इसकी आंतरिक प्रतिरोधकता नगण्य है और MOSFET के ऑन-स्टेट ड्रेन-टू-सोर्स प्रतिरोध (R) में जुड़ जाती है।DSon) (यह आर हैn चित्र 2 में प्रतिरोध)।

दो मुख्य पैरामीटर ब्रेकडाउन वोल्टेज और आर दोनों को नियंत्रित करते हैंDSon ट्रांजिस्टर का: डोपिंग स्तर और एन की मोटाई−एपिटैक्सियल परत. परत जितनी मोटी होगी और इसका डोपिंग स्तर जितना कम होगा, ब्रेकडाउन वोल्टेज उतना ही अधिक होगा। इसके विपरीत, परत जितनी पतली होगी और डोपिंग स्तर जितना अधिक होगा, आर उतना ही कम होगाDSon (और इसलिए MOSFET की चालन हानि जितनी कम होगी)। इसलिए, यह देखा जा सकता है कि MOSFET के डिज़ाइन में इसकी वोल्टेज रेटिंग और इसके ऑन-स्टेट प्रतिरोध के बीच एक समझौता है। यह चित्र 3 में कथानक द्वारा प्रदर्शित किया गया है।

बॉडी डायोड
चित्र 1 में देखा जा सकता है कि स्रोत धातुकरण दोनों एन को जोड़ता है+और पी+प्रत्यारोपण, हालांकि MOSFET के संचालन सिद्धांत के लिए केवल स्रोत को N से कनेक्ट करने की आवश्यकता होती है+ज़ोन. हालाँकि, यदि ऐसा होता, तो इसके परिणामस्वरूप एन-डोप्ड स्रोत और ड्रेन के बीच एक फ्लोटिंग पी ज़ोन बन जाता, जो एक गैर-कनेक्टेड बेस वाले बाइपोलर जंक्शन ट्रांजिस्टर#एनपीएन के बराबर है। कुछ शर्तों के तहत (उच्च ड्रेन करंट के तहत, जब ऑन-स्टेट ड्रेन टू सोर्स वोल्टेज कुछ वोल्ट के क्रम में होता है), यह परजीवी एनपीएन ट्रांजिस्टर चालू हो जाएगा, जिससे एमओएसएफईटी अनियंत्रित हो जाएगा। स्रोत धातुकरण के लिए पी इम्प्लांटेशन का कनेक्शन परजीवी ट्रांजिस्टर के आधार को उसके उत्सर्जक (एमओएसएफईटी के स्रोत) से छोटा कर देता है और इस प्रकार नकली लैचिंग को रोकता है। हालाँकि, यह समाधान MOSFET के ड्रेन (कैथोड) और स्रोत (एनोड) के बीच एक डायोड बनाता है, जिससे यह केवल एक दिशा में करंट को अवरुद्ध करने में सक्षम होता है।

बॉडी डायोड का उपयोग एच ब्रिज या हाफ ब्रिज जैसे कॉन्फ़िगरेशन में आगमनात्मक भार के लिए फ्लाईबैक डायोड के रूप में किया जा सकता है। हालांकि इन डायोडों में आम तौर पर उच्च फॉरवर्ड वोल्टेज ड्रॉप होता है, वे बड़ी धाराओं को संभाल सकते हैं और कई अनुप्रयोगों में पर्याप्त होते हैं, जिससे भाग की संख्या कम हो जाती है, और इस प्रकार, डिवाइस की लागत और बोर्ड स्थान कम हो जाता है। दक्षता बढ़ाने के लिए, बॉडी डायोड द्वारा करंट प्रवाहित करने के समय को कम करने के लिए अक्सर तुल्यकालिक सुधार  का उपयोग किया जाता है।

स्विचिंग ऑपरेशन
उनकी एकध्रुवीय प्रकृति के कारण, पावर MOSFET बहुत तेज़ गति से स्विच कर सकता है। वास्तव में, द्विध्रुवी उपकरणों की तरह अल्पसंख्यक वाहकों को हटाने की कोई आवश्यकता नहीं है। कम्यूटेशन गति में एकमात्र आंतरिक सीमा MOSFET की आंतरिक कैपेसिटेंस के कारण है (चित्र 4 देखें)। ट्रांजिस्टर स्विच होने पर इन कैपेसिटेंस को चार्ज या डिस्चार्ज किया जाना चाहिए। यह अपेक्षाकृत धीमी प्रक्रिया हो सकती है क्योंकि गेट कैपेसिटेंस के माध्यम से प्रवाहित होने वाली धारा बाहरी ड्राइवर सर्किट द्वारा सीमित होती है। यह सर्किट वास्तव में ट्रांजिस्टर की कम्यूटेशन गति को निर्देशित करेगा (यह मानते हुए कि पावर सर्किट में पर्याप्त रूप से कम प्रेरकत्व है)।

धारिता
MOSFET डेटा शीट  में, कैपेसिटेंस को अक्सर C नाम दिया जाता हैiss (इनपुट कैपेसिटेंस, ड्रेन और सोर्स टर्मिनल छोटा), सीoss (आउटपुट कैपेसिटेंस, गेट और स्रोत छोटा), और सीrss (रिवर्स ट्रांसफर कैपेसिटेंस, जमीन से जुड़ा स्रोत)। इन कैपेसिटेंस और नीचे वर्णित कैपेसिटेंस के बीच संबंध है:

$$\begin{matrix} C_{iss} & = & C_{GS}+C_{GD}\\ C_{oss} & = & C_{GD}+C_{DS}\\ C_{rss} & = & C_{GD} \end{matrix} $$ जहां सीGS, सीGD और सीDS क्रमशः गेट-टू-सोर्स, गेट-टू-ड्रेन और ड्रेन-टू-सोर्स कैपेसिटेंस हैं (नीचे देखें)। निर्माता सी को उद्धृत करना पसंद करते हैंiss, सीoss और सीrss क्योंकि इन्हें सीधे ट्रांजिस्टर पर मापा जा सकता है। हालाँकि, जैसा कि सीGS, सीGD और सीDS भौतिक अर्थ के करीब हैं, उनका उपयोग इस लेख के शेष भाग में किया जाएगा।

गेट टू सोर्स कैपेसिटेंस
सीGS कैपेसिटेंस का गठन C के समानांतर कनेक्शन से होता हैoxN+, सीoxP और सीoxm (चित्र 4 देखें)। जैसा कि एन+ और पी क्षेत्र अत्यधिक डोप किए गए हैं, दो पूर्व कैपेसिटेंस को स्थिर माना जा सकता है। सीoxm (पॉलीसिलिकॉन) गेट और (धातु) स्रोत इलेक्ट्रोड के बीच की धारिता है, इसलिए यह भी स्थिर है। इसलिए, सी पर विचार करना आम बात हैGS एक स्थिर धारिता के रूप में, अर्थात इसका मान ट्रांजिस्टर की स्थिति पर निर्भर नहीं करता है।

गेट टू ड्रेन कैपेसिटेंस
सीGD कैपेसिटेंस को दो प्राथमिक कैपेसिटेंस की श्रृंखला में कनेक्शन के रूप में देखा जा सकता है। पहला है ऑक्साइड कैपेसिटेंस (CoxD), गेट इलेक्ट्रोड, सिलिकॉन डाइऑक्साइड और एन एपिटैक्सियल परत के शीर्ष द्वारा गठित। इसका एक स्थिर मूल्य है. दूसरी धारिता (CGDj) जब MOSFET ऑफ-स्टेट में होता है तो डिप्लेशन क्षेत्र|स्पेस-चार्ज ज़ोन के विस्तार के कारण होता है। इसलिए, यह ड्रेन टू गेट वोल्टेज पर निर्भर है। इससे C का मान ज्ञात होता हैGD है:

$$C_{GD}=\frac{C_{oxD}\times C_{GDj}\left(V_{GD}\right)}{C_{oxD}+ C_{GDj}\left(V_{GD}\right)}$$ स्पेस-चार्ज क्षेत्र की चौड़ाई किसके द्वारा दी गई है?

$$w_{GDj}=\sqrt{\frac{2\epsilon_{Si}V_{GD}}{qN}}$$ कहाँ $$\epsilon_{Si}$$ सिलिकॉन की पारगम्यता है, q इलेक्ट्रॉन आवेश है, और N डोपिंग (अर्धचालक) स्तर है। C का मानGDj कैपेसिटर#समानांतर-प्लेट कैपेसिटर की अभिव्यक्ति का उपयोग करके अनुमान लगाया जा सकता है:

$$C_{GDj}=A_{GD}\frac{\epsilon_{Si}}{w_{GDj}}$$ जहाँ एकGD गेट-ड्रेन ओवरलैप का सतह क्षेत्र है। इसलिए, यह आता है:

$$C_{GDj}\left(V_{GD}\right)=A_{GD}\sqrt{\frac{q\epsilon_{Si}N}{2V_{GD}}}$$ यह देखा जा सकता है कि सीGDj (और इस प्रकार सीGD) एक धारिता है जिसका मान गेट टू ड्रेन वोल्टेज पर निर्भर करता है। जैसे-जैसे यह वोल्टेज बढ़ता है, धारिता कम होती जाती है। जब MOSFET ऑन-स्टेट में होता है, तो CGDj शंट किया जाता है, इसलिए निकास क्षमता का गेट C के बराबर रहता हैoxD, एक स्थिर मान.

निकास से स्रोत धारिता
चूंकि स्रोत धातुकरण पी-कुओं को ओवरलैप करता है (चित्र 1 देखें), नाली और स्रोत टर्मिनलों को पी-एन जंक्शन द्वारा अलग किया जाता है। इसलिए, सीDS जंक्शन धारिता है. यह एक गैर-रैखिक धारिता है, और इसके मान की गणना C के समान समीकरण का उपयोग करके की जा सकती हैGDj.

पैकेजिंग अधिष्ठापन
संचालित करने के लिए, MOSFET को बाहरी सर्किट से जोड़ा जाना चाहिए, ज्यादातर समय वायर बॉन्डिंग का उपयोग करते हुए (हालांकि वैकल्पिक तकनीकों की जांच की जाती है)। ये कनेक्शन एक परजीवी अधिष्ठापन प्रदर्शित करते हैं, जो किसी भी तरह से MOSFET तकनीक के लिए विशिष्ट नहीं है, लेकिन उच्च कम्यूटेशन गति के कारण इसका महत्वपूर्ण प्रभाव पड़ता है। परजीवी अधिष्ठापन अपने वर्तमान स्थिरांक को बनाए रखते हैं और ट्रांजिस्टर बंद होने के दौरान ओवरवॉल्टेज उत्पन्न करते हैं, जिसके परिणामस्वरूप कम्यूटेशन घाटे में वृद्धि होती है।

MOSFET के प्रत्येक टर्मिनल के साथ एक परजीवी अधिष्ठापन जोड़ा जा सकता है। उनके अलग-अलग प्रभाव हैं:
 * गेट इंडक्शन का बहुत कम प्रभाव होता है (यह मानते हुए कि यह कुछ सैकड़ों नैनोहेनरीज़ से कम है), क्योंकि गेट पर वर्तमान ग्रेडिएंट अपेक्षाकृत धीमे हैं। हालाँकि, कुछ मामलों में, गेट इंडक्शन और ट्रांजिस्टर की इनपुट कैपेसिटेंस एक इलेक्ट्रॉनिक थरथरानवाला का निर्माण कर सकते हैं। इससे बचना चाहिए, क्योंकि इसके परिणामस्वरूप बहुत अधिक कम्यूटेशन हानि (डिवाइस के नष्ट होने तक) होती है। एक विशिष्ट डिज़ाइन पर, इस घटना को रोकने के लिए परजीवी अधिष्ठापन को काफी कम रखा जाता है;
 * MOSFET चालू होने पर ड्रेन इंडक्शन ड्रेन वोल्टेज को कम कर देता है, इसलिए यह टर्न ऑन घाटे को कम करता है। हालाँकि, चूंकि यह टर्न-ऑफ के दौरान ओवरवॉल्टेज पैदा करता है, इससे टर्न-ऑफ नुकसान बढ़ जाता है;
 * स्रोत परजीवी इंडक्शन का व्यवहार ड्रेन इंडक्शन के समान होता है, साथ ही एक प्रतिक्रिया  प्रभाव होता है जो कम्यूटेशन को लंबे समय तक बनाए रखता है, जिससे कम्यूटेशन हानि बढ़ जाती है।
 * तेज़ टर्न-ऑन की शुरुआत में, स्रोत अधिष्ठापन के कारण, स्रोत पर वोल्टेज (डाई पर) गेट वोल्टेज के साथ-साथ ऊपर कूदने में सक्षम होगा; आंतरिक वीGS वोल्टेज लंबे समय तक कम रहेगा, इसलिए चालू करने में देरी होगी।
 * तेजी से टर्न-ऑफ की शुरुआत में, जैसे ही स्रोत इंडक्शन के माध्यम से करंट तेजी से घटता है, परिणामी वोल्टेज नकारात्मक हो जाता है (पैकेज के बाहर लीड के संबंध में) आंतरिक वी बढ़ जाता हैGS वोल्टेज, MOSFET को चालू रखता है, और इसलिए टर्न-ऑफ में देरी करता है।

गेट ऑक्साइड टूटना
गेट ऑक्साइड बहुत पतला (100 एनएम या उससे कम) है, इसलिए यह केवल सीमित वोल्टेज ही बनाए रख सकता है। डेटाशीट में, निर्माता अक्सर अधिकतम गेट टू सोर्स वोल्टेज, लगभग 20 वी बताते हैं, और इस सीमा से अधिक होने पर घटक नष्ट हो सकता है। इसके अलावा, उच्च गेट टू सोर्स वोल्टेज MOSFET के जीवनकाल को काफी कम कर देता है, जिससे R पर कोई लाभ नहीं होता हैDSon कमी।

इस समस्या से निपटने के लिए अक्सर गेट ड्राइवर सर्किट का उपयोग किया जाता है।

स्रोत वोल्टेज के लिए अधिकतम निकास
पावर MOSFETs में अधिकतम निर्दिष्ट ड्रेन टू सोर्स वोल्टेज (बंद होने पर) होता है, जिसके परे हिमस्खलन टूटना हो सकता है। ब्रेकडाउन वोल्टेज से अधिक होने से उपकरण संचालन में बाधा उत्पन्न करता है, संभावित रूप से अत्यधिक बिजली अपव्यय के कारण इसे और अन्य सर्किट तत्वों को नुकसान पहुंचता है।

अधिकतम नाली धारा
ड्रेन करंट आम तौर पर एक निश्चित निर्दिष्ट मान (अधिकतम निरंतर ड्रेन करंट) से नीचे रहना चाहिए। यह बहुत कम समय के लिए उच्च मूल्यों तक पहुंच सकता है (अधिकतम स्पंदित नाली धारा, कभी-कभी विभिन्न पल्स अवधि के लिए निर्दिष्ट)। वायर बॉन्डिंग जैसे आंतरिक घटकों में जूल तापन और धातु की परत में इलेक्ट्रोमाइग्रेशन जैसी अन्य घटनाओं के कारण ड्रेन करंट सीमित होता है।

अधिकतम तापमान
जंक्शन तापमान (टीJ) डिवाइस के विश्वसनीय रूप से कार्य करने के लिए MOSFET का एक निर्दिष्ट अधिकतम मान के अंतर्गत रहना चाहिए, जो MOSFET डाई लेआउट और पैकेजिंग सामग्री द्वारा निर्धारित किया जाता है। मोल्डिंग कंपाउंड और (जहां उपयोग किया जाता है) एपॉक्सी विशेषताओं के कारण पैकेजिंग अक्सर अधिकतम जंक्शन तापमान को सीमित करती है।

अधिकतम परिचालन तापमान का तापमान बिजली अपव्यय और थर्मल प्रतिरोध द्वारा निर्धारित किया जाता है। जंक्शन-टू-केस थर्मल प्रतिरोध डिवाइस और पैकेज के लिए आंतरिक है; केस-टू-एम्बिएंट थर्मल प्रतिरोध काफी हद तक बोर्ड/माउंटिंग लेआउट, हीटसिंकिंग क्षेत्र और वायु/द्रव प्रवाह पर निर्भर है।

बिजली अपव्यय का प्रकार, चाहे निरंतर या स्पंदित, थर्मल द्रव्यमान विशेषताओं के कारण अधिकतम ऑपरेटिंग तापमान को प्रभावित करता है; सामान्य तौर पर, किसी दिए गए बिजली अपव्यय के लिए दालों की आवृत्ति जितनी कम होगी, डिवाइस को ठंडा होने के लिए लंबे अंतराल की अनुमति के कारण अधिकतम ऑपरेटिंग परिवेश का तापमान उतना अधिक होगा। मॉडल, जैसे कि फोस्टर की प्रतिक्रिया प्रमेय, का उपयोग शक्ति क्षणकों से तापमान की गतिशीलता का विश्लेषण करने के लिए किया जा सकता है।

सुरक्षित परिचालन क्षेत्र
सुरक्षित परिचालन क्षेत्र ड्रेन करंट और ड्रेन टू सोर्स वोल्टेज की संयुक्त रेंज को परिभाषित करता है जिसे पावर MOSFET बिना किसी क्षति के संभालने में सक्षम है। इसे इन दो मापदंडों द्वारा परिभाषित विमान में एक क्षेत्र के रूप में रेखांकन द्वारा दर्शाया गया है। ड्रेन करंट और ड्रेन-टू-सोर्स वोल्टेज दोनों को उनके संबंधित अधिकतम मूल्यों से नीचे रहना चाहिए, लेकिन उनका उत्पाद उस अधिकतम बिजली अपव्यय से भी नीचे रहना चाहिए जिसे डिवाइस संभालने में सक्षम है। इस प्रकार, डिवाइस को उसके अधिकतम करंट और अधिकतम वोल्टेज पर एक साथ संचालित नहीं किया जा सकता है।

लैच-अप
पावर MOSFET के समतुल्य सर्किट में एक परजीवी BJT के समानांतर एक MOSFET होता है। यदि BJT चालू हो जाता है, तो इसे बंद नहीं किया जा सकता, क्योंकि गेट का इस पर कोई नियंत्रण नहीं है। इस घटना को लैच-अप के रूप में जाना जाता है, जिससे उपकरण नष्ट हो सकता है। पी-टाइप बॉडी क्षेत्र में वोल्टेज ड्रॉप के कारण BJT को चालू किया जा सकता है। लैच-अप से बचने के लिए, डिवाइस पैकेज के भीतर बॉडी और स्रोत को आमतौर पर शॉर्ट-सर्किट किया जाता है।

सेलुलर संरचना
जैसा कि ऊपर बताया गया है, पावर MOSFET की वर्तमान हैंडलिंग क्षमता उसके गेट चैनल की चौड़ाई से निर्धारित होती है। गेट चैनल की चौड़ाई चित्रित क्रॉस-सेक्शन का तीसरा (जेड-अक्ष) आयाम है।

लागत और आकार को कम करने के लिए, ट्रांजिस्टर के डाई क्षेत्र के आकार को यथासंभव छोटा रखना मूल्यवान है। इसलिए, चैनल सतह क्षेत्र की चौड़ाई बढ़ाने, यानी चैनल घनत्व बढ़ाने के लिए अनुकूलन विकसित किए गए हैं। इनमें मुख्य रूप से MOSFET डाई के पूरे क्षेत्र में दोहराई जाने वाली सेलुलर संरचनाएं बनाना शामिल है। इन कोशिकाओं के लिए कई आकार प्रस्तावित किए गए हैं, जिनमें से सबसे प्रसिद्ध अंतर्राष्ट्रीय रेक्टिफायर के HEXFET उपकरणों में उपयोग किया जाने वाला हेक्सागोनल आकार है।

चैनल घनत्व बढ़ाने का दूसरा तरीका प्राथमिक संरचना के आकार को कम करना है। यह किसी दिए गए सतह क्षेत्र में अधिक कोशिकाओं की अनुमति देता है, और इसलिए अधिक चैनल चौड़ाई। हालाँकि, जैसे-जैसे कोशिका का आकार सिकुड़ता है, प्रत्येक कोशिका का उचित संपर्क सुनिश्चित करना अधिक कठिन हो जाता है। इसे दूर करने के लिए अक्सर एक पट्टी संरचना का उपयोग किया जाता है (चित्र देखें)। यह चैनल घनत्व के संदर्भ में समकक्ष रिज़ॉल्यूशन की सेलुलर संरचना से कम कुशल है, लेकिन छोटी पिच का सामना कर सकता है। समतल धारी संरचना का एक अन्य लाभ यह है कि यह हिमस्खलन टूटने की घटनाओं के दौरान विफलता के प्रति कम संवेदनशील होता है जिसमें परजीवी द्विध्रुवी ट्रांजिस्टर पर्याप्त आगे के पूर्वाग्रह से चालू होता है। सेलुलर संरचना में, यदि किसी एक कोशिका के स्रोत टर्मिनल से खराब तरीके से संपर्क किया जाता है, तो यह अधिक संभावना हो जाती है कि हिमस्खलन टूटने की घटना के दौरान परजीवी द्विध्रुवी ट्रांजिस्टर बंद हो जाता है। इस वजह से, तलीय धारी संरचना का उपयोग करने वाले MOSFETs केवल अत्यधिक थर्मल तनाव के कारण हिमस्खलन टूटने के दौरान विफल हो सकते हैं।

पी-सब्सट्रेट पावर एमओएसएफईटी
एक पी-सब्सट्रेट एमओएसएफईटी (अक्सर पीएमओएस कहा जाता है) एक एमओएसएफईटी है जिसमें विपरीत डोपिंग प्रकार होते हैं (चित्र 1 में क्रॉस-सेक्शन में पी के बजाय एन और एन के बजाय पी)। यह MOSFET P के साथ P-प्रकार सब्सट्रेट का उपयोग करके बनाया गया है−एपिटैक्सी. जैसे ही चैनल एन-क्षेत्र में बैठता है, यह ट्रांजिस्टर एक नकारात्मक गेट टू सोर्स वोल्टेज द्वारा चालू हो जाता है। यह इसे हिरन कनवर्टर में वांछनीय बनाता है, जहां स्विच का एक टर्मिनल इनपुट वोल्टेज के उच्च पक्ष से जुड़ा होता है: एन-एमओएसएफईटी के साथ, इस कॉन्फ़िगरेशन के लिए गेट पर बराबर वोल्टेज लागू करने की आवश्यकता होती है $$V_{in} +V_{GS}$$, जबकि कोई वोल्टेज खत्म नहीं हुआ $$V_{in}$$ P-MOSFET के साथ आवश्यक है।

इस प्रकार के MOSFET का मुख्य नुकसान खराब ऑन-स्टेट प्रदर्शन है, क्योंकि यह चार्ज वाहक के रूप में छेद का उपयोग करता है, जिसमें इलेक्ट्रॉनों की तुलना में बहुत कम इलेक्ट्रॉन गतिशीलता होती है। चूंकि विद्युत प्रतिरोधकता और चालकता सीधे गतिशीलता से संबंधित है, किसी दिए गए पीएमओएस डिवाइस में एक होगा $$R_{DSon}$$ समान आयाम वाले N-MOSFET से तीन गुना अधिक।

वीएमओएस
वीएमओएस संरचना में गेट क्षेत्र पर एक वी-ग्रूव है और इसका उपयोग पहले वाणिज्यिक उपकरणों के लिए किया गया था।

यूएमओएस
इस पावर MOSFET संरचना में, जिसे ट्रेंच-एमओएस भी कहा जाता है, गेट इलेक्ट्रोड को सिलिकॉन में खोदी गई खाई में दफनाया जाता है। इसका परिणाम एक ऊर्ध्वाधर चैनल होता है। संरचना का मुख्य हित जेएफईटी प्रभाव की अनुपस्थिति है। संरचना का नाम खाई के यू-आकार से आता है।

सुपर-जंक्शन डीप-ट्रेंच तकनीक
विशेष रूप से 500 वी से अधिक वोल्टेज के लिए, कुछ निर्माताओं, जिनमें इसके CoolMOS उत्पादों के साथ Infineon Technologies शामिल हैं, ने चार्ज क्षतिपूर्ति सिद्धांत का उपयोग करना शुरू कर दिया है। इस तकनीक के साथ, एपिटैक्सियल परत का प्रतिरोध, जो उच्च-वोल्टेज MOSFETs के डिवाइस प्रतिरोध में सबसे बड़ा योगदानकर्ता (95% से अधिक) है, को 5 से अधिक के कारक से कम किया जा सकता है।

सुपर-जंक्शन एमओएसएफईटी की विनिर्माण दक्षता और विश्वसनीयता में सुधार करने की मांग करते हुए, रेनेसा इलेक्ट्रॉनिक्स ने एक गहरी-ट्रेंच प्रक्रिया तकनीक के साथ एक सुपर-जंक्शन संरचना विकसित की। इस तकनीक में पी-प्रकार के क्षेत्र बनाने के लिए कम अशुद्धता वाले एन-प्रकार की सामग्री में खाइयां खोदना शामिल है। यह प्रक्रिया बहु-स्तरीय एपिटैक्सियल विकास दृष्टिकोण में निहित समस्याओं पर काबू पाती है और इसके परिणामस्वरूप बेहद कम प्रतिरोध और कम आंतरिक क्षमता होती है।

बढ़े हुए पी-एन जंक्शन क्षेत्र के कारण, एक सुपर-जंक्शन संरचना में पारंपरिक प्लानर पावर MOSFET की तुलना में कम रिवर्स रिकवरी समय होता है, लेकिन बड़ा रिवर्स रिकवरी करंट होता है।

यह भी देखें

 * विद्युत रोधित गेट द्विध्रुवी ट्रांजिस्टर
 * मॉसफेट
 * बिजली के इलेक्ट्रॉनिक्स
 * पावर सेमीकंडक्टर डिवाइस