मानक सेल



सेमीकंडक्टर डिजाइन में, मानक सेल पद्धति ज्यादातर डिजिटल-लॉजिक विशेषताओं के साथ एप्लिकेशन-विशिष्ट एकीकृत सर्किट (एएसआईसी) को डिजाइन करने की एक विधि है। मानक सेल पद्धति डिजाइन अमूर्तता का एक उदाहरण है, जिससे एक निम्न-स्तरीय बहुत बड़े पैमाने पर एकीकरण ( वीएलएसआई ) एकीकृत सर्किट लेआउट  एक अमूर्त तर्क प्रतिनिधित्व (जैसे कि एक  नकारात्मक और गेट ) में समझाया जाता है।

सेल-आधारित कार्यप्रणाली - सामान्य वर्ग जिससे मानक कोशिकाएं संबंधित हैं - एक डिजाइनर के लिए डिजिटल डिजाइन के उच्च-स्तरीय (तार्किक कार्य) पहलू पर ध्यान केंद्रित करना संभव बनाता है, जबकि दूसरा डिजाइनर कार्यान्वयन (भौतिक) पहलू पर ध्यान केंद्रित करता है। सेमीकंडक्टर निर्माण प्रगति के साथ, मानक सेल कार्यप्रणाली ने डिजाइनरों को ASIC को तुलनात्मक रूप से सरल सिंगल-फंक्शन IC (कई हजार गेट्स) से लेकर चिप पर जटिल मल्टी-मिलियन गेट सिस्टम | सिस्टम-ऑन-ए-चिप (SoC) उपकरणों तक स्केल करने में मदद की है।.

एक मानक सेल का निर्माण
एक मानक सेल ट्रांजिस्टर और इंटरकनेक्ट संरचनाओं का एक समूह है जो एक बूलियन लॉजिक फ़ंक्शन (जैसे, और गेट,  या गेट , एक्सओआर,  एक्सएनओआर , इनवर्टर) या एक स्टोरेज फ़ंक्शन (फ्लिपफ्लॉप या लैच) प्रदान करता है। सरलतम कोशिकाएं मौलिक नंद, एनओआर, और एक्सओआर बूलियन फ़ंक्शन का प्रत्यक्ष प्रतिनिधित्व हैं, हालांकि बहुत अधिक जटिलता वाली कोशिकाओं का आमतौर पर उपयोग किया जाता है (जैसे कि 2-बिट  योजक (इलेक्ट्रॉनिक्स)  | पूर्ण-योजक, या मिश्रित डी-इनपुट फ्लिपफ्लॉप। ) सेल के बूलियन लॉजिक फंक्शन को इसका लॉजिकल व्यू कहा जाता है: फंक्शनल बिहेवियर को  ट्रुथ टेबल  या  बूलियन बीजगणित (तर्क) लॉजिक) इक्वेशन (कॉम्बिनेशन लॉजिक के लिए), या  राज्य संक्रमण तालिका  (अनुक्रमिक लॉजिक के लिए) के रूप में कैप्चर किया जाता है।

आमतौर पर, एक मानक सेल का प्रारंभिक डिज़ाइन ट्रांजिस्टर स्तर पर ट्रांजिस्टर नेटलिस्ट  या योजनाबद्ध दृश्य के रूप में विकसित किया जाता है। नेटलिस्ट ट्रांजिस्टर का एक नोडल विवरण है, एक दूसरे से उनके कनेक्शन का, और बाहरी वातावरण में उनके टर्मिनलों (बंदरगाहों) का। कई अलग-अलग  कंप्यूटर एडेड डिजाइन  (CAD) या  इलेक्ट्रॉनिक डिजाइन स्वचालन  (EDA) प्रोग्राम के साथ एक योजनाबद्ध दृश्य उत्पन्न किया जा सकता है जो इस नेटलिस्ट जनरेशन प्रक्रिया के लिए एक  ग्राफिकल यूज़र इंटरफ़ेस  (GUI) प्रदान करता है। डिजाइनर अतिरिक्त सीएडी कार्यक्रमों का उपयोग करते हैं, जैसे कि  मसाला, नेटलिस्ट के इलेक्ट्रॉनिक व्यवहार को अनुकरण करने के लिए, इनपुट उत्तेजना (वोल्टेज या वर्तमान तरंगों) की घोषणा करके और फिर सर्किट के समय डोमेन (एनालॉग) प्रतिक्रिया की गणना करके। सिमुलेशन सत्यापित करते हैं कि क्या नेटलिस्ट वांछित फ़ंक्शन को लागू करता है और अन्य प्रासंगिक मापदंडों की भविष्यवाणी करता है, जैसे कि बिजली की खपत या सिग्नल के प्रसार में देरी।

चूंकि तार्किक और नेटलिस्ट दृश्य केवल सार (बीजगणितीय) अनुकरण के लिए उपयोगी होते हैं, न कि उपकरण निर्माण के लिए, मानक सेल का भौतिक प्रतिनिधित्व भी डिज़ाइन किया जाना चाहिए। इसे लेआउट व्यू भी कहा जाता है, यह सामान्य डिज़ाइन अभ्यास में डिज़ाइन एब्स्ट्रैक्शन का निम्नतम स्तर है। निर्माण के दृष्टिकोण से, मानक सेल का वीएलएसआई लेआउट सबसे महत्वपूर्ण दृश्य है, क्योंकि यह मानक सेल के वास्तविक निर्माण ब्लूप्रिंट के सबसे करीब है। लेआउट को आधार परतों में व्यवस्थित किया जाता है, जो ट्रांजिस्टर उपकरणों की विभिन्न संरचनाओं के अनुरूप होता है, और तारों की परतों और परतों के माध्यम से इंटरकनेक्ट होता है, जो ट्रांजिस्टर संरचनाओं के टर्मिनलों को एक साथ जोड़ता है। इंटरकनेक्ट वायरिंग परतें आमतौर पर क्रमांकित होती हैं और प्रत्येक अनुक्रमिक परत के बीच विशिष्ट कनेक्शन का प्रतिनिधित्व करने वाली परतों के माध्यम से विशिष्ट होती हैं। डिजाइन स्वचालन  के प्रयोजनों के लिए गैर-विनिर्माण परतें भी एक लेआउट में मौजूद हो सकती हैं, लेकिन प्लेस और रूट (पीएनआर) सीएडी कार्यक्रमों के लिए स्पष्ट रूप से उपयोग की जाने वाली कई परतें अक्सर एक अलग लेकिन समान सार दृश्य में शामिल होती हैं। सार दृश्य में अक्सर लेआउट की तुलना में बहुत कम जानकारी होती है और इसे  लेआउट निष्कर्षण प्रारूप  (एलईएफ) फ़ाइल या समकक्ष के रूप में पहचाना जा सकता है।

एक लेआउट बनने के बाद, अतिरिक्त सीएडी उपकरण अक्सर कई सामान्य सत्यापन करने के लिए उपयोग किए जाते हैं। यह सत्यापित करने के लिए डिज़ाइन नियम जाँच (DRC) की जाती है कि डिज़ाइन फाउंड्री और अन्य लेआउट आवश्यकताओं को पूरा करता है। एक परजीवी निष्कर्षण  (पीईएक्स) तब लेआउट से परजीवी गुणों के साथ एक पीईएक्स-नेटलिस्ट उत्पन्न करने के लिए किया जाता है। उस नेटलिस्ट के नोडल कनेक्शन की तुलना लेआउट बनाम योजनाबद्ध (एलवीएस) प्रक्रिया के साथ योजनाबद्ध नेटलिस्ट से की जाती है ताकि यह सत्यापित किया जा सके कि कनेक्टिविटी मॉडल समकक्ष हैं। PEX-netlist को फिर से अनुकरण किया जा सकता है (क्योंकि इसमें परजीवी गुण होते हैं) अधिक सटीक समय, शक्ति और शोर मॉडल प्राप्त करने के लिए। इन मॉडलों को अक्सर Synopsys  लिबर्टी प्रारूप में चित्रित (निहित) किया जाता है, लेकिन अन्य  Verilog  प्रारूपों का भी उपयोग किया जा सकता है।

अंत में, शक्तिशाली प्लेस एंड रूट (पीएनआर) टूल का उपयोग सब कुछ एक साथ खींचने और उच्च स्तरीय डिज़ाइन नेटलिस्ट और फ्लोर-प्लान से स्वचालित फैशन में बहुत बड़े पैमाने पर एकीकरण  (वीएलएसआई) लेआउट को संश्लेषित (उत्पन्न) करने के लिए किया जा सकता है।

इसके अतिरिक्त, सेल दृश्यों और मॉडलों के अन्य पहलुओं को मान्य करने के लिए कई अन्य सीएडी उपकरणों का उपयोग किया जा सकता है। और अन्य फ़ाइलों को विभिन्न उपकरणों का समर्थन करने के लिए बनाया जा सकता है जो अन्य कारणों से मानक कोशिकाओं का उपयोग करते हैं। ये सभी फ़ाइलें जो सभी मानक सेल विविधताओं के उपयोग का समर्थन करने के लिए बनाई गई हैं, सामूहिक रूप से एक मानक सेल लाइब्रेरी के रूप में जानी जाती हैं।

एक विशिष्ट बूलियन फ़ंक्शन के लिए, कई अलग-अलग कार्यात्मक रूप से समकक्ष ट्रांजिस्टर नेटलिस्ट हैं। इसी तरह, एक विशिष्ट नेटलिस्ट के लिए, कई अलग-अलग लेआउट हैं जो नेटलिस्ट के प्रदर्शन मापदंडों के अनुरूप हैं। डिज़ाइनर की चुनौती मानक सेल के लेआउट (आमतौर पर सर्किट के डाई क्षेत्र को कम करके) की निर्माण लागत को कम करना है, जबकि अभी भी सेल की गति और शक्ति प्रदर्शन आवश्यकताओं को पूरा करना है। नतीजतन, इस प्रक्रिया में सहायता के लिए डिज़ाइन टूल के अस्तित्व के बावजूद, एकीकृत सर्किट लेआउट एक अत्यधिक श्रम-केंद्रित काम है।

लाइब्रेरी
एक मानक सेल लाइब्रेरी निम्न-स्तरीय इलेक्ट्रॉनिक तर्क समारोह  जैसे AND, OR, INVERT, फ्लिप-फ्लॉप, लैच और बफ़र्स का एक संग्रह है। इन कोशिकाओं को निश्चित-ऊंचाई, चर-चौड़ाई पूर्ण-कस्टम कोशिकाओं के रूप में महसूस किया जाता है। इन पुस्तकालयों के साथ मुख्य पहलू यह है कि वे एक निश्चित ऊंचाई के हैं, जो उन्हें स्वचालित डिजिटल लेआउट की प्रक्रिया को आसान बनाते हुए पंक्तियों में रखने में सक्षम बनाता है। सेल आमतौर पर पूर्ण-कस्टम लेआउट को अनुकूलित करते हैं, जो देरी और क्षेत्र को कम करते हैं।

एक विशिष्ट मानक-कोशिका पुस्तकालय में दो मुख्य घटक होते हैं:
 * 1) लाइब्रेरी डेटाबेस - लेआउट, योजनाबद्ध, प्रतीक, सार, और अन्य तार्किक या अनुकरण विचारों सहित अक्सर कई विचारों से मिलकर बनता है। इससे, कैडेंस एलईएफ प्रारूप, और सिनोप्सिस मिल्कीवे प्रारूप सहित कई प्रारूपों में विभिन्न सूचनाओं को कैप्चर किया जा सकता है, जिसमें सेल लेआउट के बारे में कम जानकारी होती है, जो स्वचालित प्लेस और रूट टूल्स के लिए पर्याप्त होती है।
 * 2) समय सार - आम तौर पर  लिबर्टी (सात)  में, प्रत्येक सेल के लिए कार्यात्मक परिभाषा, समय, शक्ति और शोर जानकारी प्रदान करने के लिए।

एक मानक-सेल पुस्तकालय में निम्नलिखित अतिरिक्त घटक भी हो सकते हैं:
 * कोशिकाओं का एक पूरा लेआउट
 * SPICE#कोशिकाओं के उपकरण मॉडल
 * वेरिलोग मॉडल या वीएचडीएल-महत्वपूर्ण  मॉडल
 * परजीवी निष्कर्षण मॉडल
 * डिजाइन नियम जाँच नियम डेक

एक उदाहरण एक साधारण XOR लॉजिक गेट है, जिसे OR, INVERT और AND गेट से बनाया जा सकता है।

मानक सेल का अनुप्रयोग
कड़ाई से बोलते हुए, 2-इनपुट NAND या NOR फ़ंक्शन किसी भी मनमाना बूलियन फ़ंक्शन सेट को बनाने के लिए पर्याप्त है। लेकिन आधुनिक एएसआईसी डिजाइन में, मानक-कोशिका पद्धति का अभ्यास कोशिकाओं के एक बड़े पुस्तकालय (या पुस्तकालयों) के साथ किया जाता है। पुस्तकालय में आमतौर पर एक ही तर्क समारोह के कई कार्यान्वयन होते हैं, जो क्षेत्र और गति में भिन्न होते हैं। यह किस्म स्वचालित संश्लेषण, स्थान और मार्ग (एसपीआर) उपकरणों की दक्षता को बढ़ाती है। परोक्ष रूप से, यह डिजाइनर को कार्यान्वयन ट्रेड-ऑफ (क्षेत्र बनाम गति बनाम बिजली की खपत) करने की अधिक स्वतंत्रता देता है। मानक-सेल विवरण के एक पूरे समूह को आमतौर पर तकनीकी पुस्तकालय कहा जाता है।

व्यावसायिक रूप से उपलब्ध इलेक्ट्रॉनिक डिज़ाइन ऑटोमेशन (ईडीए) उपकरण डिजिटल एएसआईसी के संश्लेषण, प्लेसमेंट और रूटिंग को स्वचालित करने के लिए प्रौद्योगिकी पुस्तकालयों का उपयोग करते हैं। प्रौद्योगिकी पुस्तकालय को फाउंड्री  ऑपरेटर द्वारा विकसित और वितरित किया जाता है। पुस्तकालय (एक डिजाइन नेटलिस्ट प्रारूप के साथ) एसपीआर प्रक्रिया के विभिन्न चरणों के बीच डिजाइन जानकारी के आदान-प्रदान का आधार है।

संश्लेषण
टेक्नोलॉजी लाइब्रेरी के सेल लॉजिकल व्यू का उपयोग करते हुए, तर्क संश्लेषण  टूल ASIC के  रजिस्टर-हस्तांतरण स्तर  (RTL) विवरण को तकनीकी-निर्भर नेटलिस्ट में गणितीय रूप से बदलने की प्रक्रिया करता है। यह प्रक्रिया एक सॉफ्टवेयर कंपाइलर के समान है जो एक उच्च-स्तरीय सी-प्रोग्राम लिस्टिंग को प्रोसेसर-निर्भर असेंबली-लैंग्वेज लिस्टिंग में परिवर्तित करता है।

नेटलिस्ट तार्किक दृश्य स्तर पर ASIC डिज़ाइन का मानक-सेल प्रतिनिधित्व है। इसमें स्टैंडर्ड-सेल लाइब्रेरी गेट्स और गेट्स के बीच पोर्ट कनेक्टिविटी के उदाहरण शामिल हैं। उचित संश्लेषण तकनीक संश्लेषित नेटलिस्ट और मूल आरटीएल विवरण के बीच गणितीय समानता सुनिश्चित करती है। नेटलिस्ट में कोई अनमैप्ड RTL स्टेटमेंट और डिक्लेरेशन नहीं है।

उच्च स्तरीय संश्लेषण उपकरण सी-स्तरीय मॉडल (सिस्टमसी, एएनएसआई सी/सी++) विवरण को प्रौद्योगिकी-निर्भर नेटलिस्ट में बदलने की प्रक्रिया करता है।

प्लेसमेंट
प्लेसमेंट (ईडीए) EDA) उपकरण ASIC के भौतिक कार्यान्वयन को प्रारंभ करता है। ASIC डिज़ाइनर द्वारा प्रदान किए गए 2-D फ़्लोरप्लान के साथ, प्लेसर टूल नेटलिस्ट में प्रत्येक गेट के लिए स्थान निर्दिष्ट करता है। परिणामी गेट्स नेटलिस्ट में नेटलिस्ट के प्रत्येक मानक-कोशिकाओं का भौतिक स्थान होता है, लेकिन गेट्स के टर्मिनलों को एक-दूसरे से कैसे जोड़ा जाता है, इसका एक सार विवरण बरकरार रखता है।

आम तौर पर मानक कोशिकाओं में कम से कम एक आयाम में स्थिर आकार होता है जो उन्हें एकीकृत सर्किट पर पंक्तियों में पंक्तिबद्ध करने की अनुमति देता है। चिप में बड़ी संख्या में पंक्तियाँ होंगी (प्रत्येक पंक्ति के बगल में बिजली और जमीन के साथ) प्रत्येक पंक्ति में वास्तविक डिज़ाइन बनाने वाली विभिन्न कोशिकाओं से भरी होगी। प्लेसर कुछ नियमों का पालन करते हैं: प्रत्येक गेट को डाई मैप पर एक अद्वितीय (अनन्य) स्थान सौंपा गया है। एक दिया गया गेट एक बार रखा गया है, और किसी अन्य गेट के स्थान पर कब्जा या ओवरलैप नहीं कर सकता है।

रूटिंग
प्लेस्ड-गेट्स नेटलिस्ट और लाइब्रेरी के लेआउट व्यू का उपयोग करते हुए, रूटिंग (EDA) सिग्नल कनेक्ट लाइन और पावर सप्लाई लाइन दोनों को जोड़ता है। पूरी तरह से रूट की गई भौतिक नेटलिस्ट में संश्लेषण से गेट्स की सूची, प्लेसमेंट से प्रत्येक गेट की नियुक्ति, और रूटिंग से तैयार किए गए इंटरकनेक्ट शामिल हैं।

डीआरसी/एलवीएस
डिज़ाइन नियम जाँच (DRC) और लेआउट बनाम योजनाबद्ध  (LVS) सत्यापन प्रक्रियाएँ हैं।  आधुनिक डीप-सबमाइक्रोमीटर (130 नैनोमीटर | 0.13 µm और नीचे) पर विश्वसनीय उपकरण निर्माण के लिए ट्रांजिस्टर रिक्ति, धातु परत मोटाई, और शक्ति घनत्व नियमों के सख्त पालन की आवश्यकता होती है। डीआरसी फाउंड्री डिजाइन नियमों (फाउंड्री ऑपरेटर से) के एक सेट के खिलाफ भौतिक नेटलिस्ट की विस्तृत रूप से तुलना करता है, फिर किसी भी उल्लंघन को चिह्नित करता है।

LVS प्रक्रिया पुष्टि करती है कि लेआउट में संबंधित योजनाबद्ध के समान संरचना है; यह आमतौर पर लेआउट प्रक्रिया का अंतिम चरण है। LVS टूल एक इनपुट के रूप में एक योजनाबद्ध आरेख और एक लेआउट से निकाले गए दृश्य को लेता है। यह तब प्रत्येक से एक नेटलिस्ट उत्पन्न करता है और उनकी तुलना करता है। नोड्स, पोर्ट और डिवाइस साइजिंग सभी की तुलना की जाती है। यदि वे समान हैं, तो LVS पास हो जाता है और डिज़ाइनर जारी रख सकता है। एलवीएस ट्रांजिस्टर उंगलियों को एक अतिरिक्त चौड़ा ट्रांजिस्टर के समान मानता है। इस प्रकार, समानांतर में 4 ट्रांजिस्टर (प्रत्येक 1 माइक्रोन चौड़ा), एक 4-उंगली 1 माइक्रोन ट्रांजिस्टर, या 4 माइक्रोन ट्रांजिस्टर को एलवीएस टूल द्वारा समान देखा जाता है। .lib फ़ाइलों की कार्यक्षमता SPICE मॉडल से ली जाएगी और .lib फ़ाइल में एक विशेषता के रूप में जोड़ी जाएगी।

अन्य सेल-आधारित कार्यप्रणाली
मानक सेल डिज़ाइन स्वचालन प्रवाह के अधिक सामान्य वर्ग में आता है जिसे सेल-आधारित डिज़ाइन कहा जाता है। संरचित ASIC s,  क्षेत्र में प्रोग्राम की जा सकने वाली द्वार श्रंखला, और  जटिल प्रोग्रामेबल लॉजिक डिवाइस  सेल-आधारित डिज़ाइन पर भिन्नताएँ हैं। डिज़ाइनर के दृष्टिकोण से, सभी समान इनपुट फ्रंट एंड साझा करते हैं: डिज़ाइन का RTL विवरण। हालांकि, तीन तकनीकें एसपीआर प्रवाह (संश्लेषण, स्थान-और-मार्ग) और भौतिक कार्यान्वयन के विवरण में काफी भिन्न हैं।

जटिलता माप
डिजिटल मानक सेल डिजाइनों के लिए, उदाहरण के लिए सीएमओएस  में, जटिलता माप के लिए एक सामान्य प्रौद्योगिकी-स्वतंत्र मीट्रिक  गेट समकक्ष  | गेट समकक्ष (जीई) है।

यह भी देखें

 * एकीकृत सर्किट
 * सर्किट डिज़ाइन
 * अर्धचालक
 * बहुत बड़े पैमाने पर एकीकरण  (वीएलएसआई)

इस पृष्ठ में अनुपलब्ध आंतरिक कड़ियों की सूची

 * विशिष्ट एकीकृत परिपथ आवेदन
 * डिजिटल डाटा
 * आंकड़े
 * के माध्यम से (इलेक्ट्रॉनिक्स)
 * संवहन दस्तावेज़ स्वरूप
 * विनिर्माण क्षमता के लिए डिजाइन (आईसी)
 * सिलिकॉन सत्यापन पोस्ट करें
 * मास्क डेटा तैयारी
 * असफलता विश्लेषण
 * रजिस्टर ट्रांसफर लेवल
 * सी (प्रोग्रामिंग भाषा)
 * यात्रा
 * मांग
 * उत्पाद आवश्यकता दस्तावेज़
 * बाज़ार अवसर
 * जीवन का अंत (उत्पाद)
 * निर्देश समुच्चय
 * तर्क अनुकरण
 * सिग्नल की समग्रता
 * डिजाइन नियम की जाँच
 * टाइमिंग क्लोजर
 * औपचारिक तुल्यता जाँच
 * सामान्य केन्द्रक
 * ऑप एंप
 * मेंटर ग्राफिक्स
 * एकीकृत परिपथों और प्रणालियों के कंप्यूटर सहायता प्राप्त डिजाइन पर आईईईई लेनदेन
 * असफलता विश्लेषण
 * एन पी-सम्पूर्ण
 * परीक्षण वेक्टर
 * controllability
 * observability
 * प्रशंसक एल्गोरिदम
 * कूट-यादृच्छिक
 * पंक्ति का पिछला अंत
 * बांड विशेषता
 * दोहरी इन-लाइन पैकेज
 * मरो (एकीकृत सर्किट)
 * निर्माण (अर्धचालक)
 * विद्युतचुंबकीय व्यवधान
 * epoxy
 * भली भांति बंद सील
 * फ्लैटपैक (इलेक्ट्रॉनिक्स)
 * पतली छोटी रूपरेखा पैकेज
 * गोंद
 * मेटलाइजिंग
 * अनावर्ती अभियांत्रिकी
 * बाजार के लिए समय
 * तार का जोड़
 * नमी
 * विद्युतीय
 * स्थानीय कर से मुक्ति
 * साफ-सुथरे कमरे
 * अवरोधित हो जाना
 * HIRF
 * एकीकृत परिपथ
 * रूटिंग (इलेक्ट्रॉनिक डिजाइन ऑटोमेशन)
 * प्रक्रिया के कोने
 * मानक सेल
 * आईसी बिजली की आपूर्ति पिन
 * घड़ी की आवृत्ति
 * सिग्नल की समग्रता
 * उत्तम नस्ल
 * रजिस्टर ट्रांसफर लेवल
 * मूल्य संवर्धित
 * पुस्तकालय (कंप्यूटर विज्ञान)
 * मॉडल आधारित डिजाइन
 * स्वत: नियंत्रण
 * राज्य मशीनें
 * सोर्स कोड
 * स्वचालित कोड पीढ़ी
 * शून्य से विभाजन
 * आवश्यकताओं का पता लगाने योग्यता
 * मॉडल जांच
 * औपचारिक तरीके
 * मॉडल केंद्र
 * वेब आधारित अनुकरण
 * Xcos
 * साइलैब
 * पूर्णांक
 * मैक ओएस
 * प्रयोक्ता इंटरफ़ेस
 * समारोह (गणित)
 * फोरट्रान
 * स्थिर (कंप्यूटर विज्ञान)
 * खिसकाना
 * जादू वर्ग
 * लैम्ब्डा कैलकुलस
 * मेक्स फ़ाइल
 * मेथेमेटिका
 * तुम क्या सहन करते हो
 * संख्यात्मक-विश्लेषण सॉफ्टवेयर की तुलना
 * आईईईई मानक
 * एक्सेलेरा
 * जावा (प्रोग्रामिंग भाषा)
 * पैक्ड सरणी
 * कड़ा मुकाबला
 * struct
 * टाइपडीफ
 * कुंडी (इलेक्ट्रॉनिक)
 * रन टाइम (कार्यक्रम जीवनचक्र चरण)
 * एकल विरासत
 * टेम्पलेट विशेषज्ञता
 * जानकारी छिपाना
 * ऑपरेटर नया
 * यादृच्छिक परीक्षण
 * सामग्री निहितार्थ (अनुमान का नियम)
 * पूर्ववृत्त (तर्क)
 * फलस्वरूप
 * सिमुलेशन
 * स्वचालित प्रमेय सिद्ध करना
 * कार्तीय गुणन
 * परीक्षण के अंतर्गत उपकरण
 * डिजाइन अंतरिक्ष सत्यापन
 * टेस्ट कवरेज
 * उदाहरण (कंप्यूटर विज्ञान)
 * तुल्यकालन (कंप्यूटर विज्ञान)
 * सशक्त टाइपिंग
 * पाश के लिए
 * बहाव को काबू करें
 * लगातार (कंप्यूटर प्रोग्रामिंग)
 * भाषा अंतरसंचालनीयता
 * सी-परिवार प्रोग्रामिंग भाषाओं की सूची
 * प्रक्रमण करने से पहले के निर्देश
 * मूल फाइल
 * लिंट (सॉफ्टवेयर)
 * एकीकृत सर्किट डिजाइन
 * एकीकृत सर्किट लेआउट
 * एकीकृत परिपथ
 * पूरा रिवाज
 * इन्सुलेटर पर सिलिकॉन
 * मुखौटा डेटा तैयारी
 * उच्च स्तरीय संश्लेषण
 * असतत घटना सिमुलेशन
 * आईडिया1
 * उच्च स्तरीय प्रोग्रामिंग भाषा
 * संगणक वैज्ञानिक
 * वितरित अभिकलन
 * व्युत्पन्न वर्ग
 * सीएलयू (प्रोग्रामिंग भाषा)
 * अदा (प्रोग्रामिंग भाषा)
 * कक्षा (कंप्यूटर प्रोग्रामिंग)
 * कास्ट (कंप्यूटर विज्ञान)
 * एक्सेप्शन हेंडलिंग
 * सभा की भाषा
 * अवधारणाएं (सी ++)
 * सी ++ मानक पुस्तकालय
 * एब्स्ट्रैक्शन (कंप्यूटर साइंस)
 * कक्षा (कंप्यूटर विज्ञान)
 * संकलन समय
 * सहयोगी सरणी
 * सुविधा (सॉफ्टवेयर डिजाइन)
 * अनवरत वृद्धि # अनियंत्रित विस्तार
 * विशिष्ट एकीकृत परिपथ आवेदन
 * अर्धचालक निर्माण
 * एक चिप पर सिस्टम
 * नि: शुल्क
 * अनुक्रमिक तर्क
 * स्थान और मार्ग
 * रूटिंग (ईडीए)
 * सेमीकंडक्टर

बाहरी संबंध
The standard cell areas in a CBIC are built-up of rows of standard cells, like a wall built-up of bricks
 * VLSI Technology— This site contains support material for a book that Graham Petley is writing, The Art of Standard Cell Library Design
 * Oklahoma State University— This site contains support material for a complete System on Chip standard cell library that utilizes public-domain and Mentor Graphics/Synopsys/Cadence Design System tools
 * Virginia Tech— This is a standard cell library developed by the Virginia Technology VLSI for Telecommunications (VTVT)
 * ChipX - Interesting overview of Standard Cell as well as metal layer configurable chip options.
 * Low Power Standard Cell Design